特開 2025-14347 半導体装置及び半導体モジュール

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025014347

(43)【公開日】2025-01-30

(54)【発明の名称】半導体装置及び半導体モジュール

(51)【国際特許分類】

   H01L 25/07 20060101AFI20250123BHJP

   H01L 23/28 20060101ALI20250123BHJP

【ＦＩ】

H01L25/04 C

H01L23/28 J

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2023116834

(22)【出願日】2023-07-18

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】110002918

【氏名又は名称】弁理士法人扶桑国際特許事務所

(72)【発明者】

【氏名】堀 元人

(72)【発明者】

【氏名】池田 良成

【テーマコード（参考）】

4M109

【Ｆターム（参考）】

4M109AA01

4M109DA07

4M109EA02

4M109EA07

4M109EB12

4M109EB13

4M109EC07

(57)【要約】

【課題】インダクタンスを低減する。
【解決手段】半導体モジュール２は、出力電極及び入力電極を有する半導体チップと、配線端子５１の負極導電層５４と接触し、半導体チップの出力電極に電気的に接続される負極端子４１と、負極端子４１と離隔し、負極端子４１と平行でありかつ配線端子５１の正極導電層５３と電気的に接触し、半導体チップの入力電極に電気的に接続される正極端子４０と、を備える。半導体モジュール２は、さらに、配線端子５１と対向する長側面１０ａから正極端子４０及び負極端子４１が同一方向に長側面１０ａより外部に延在し、半導体チップと正極端子４０及び負極端子４１とを固定し、長側面１０ａの正極端子４０及び負極端子４１の間に収納溝１０ｇを有し、配線端子５１の絶縁層５２の絶縁端辺が収納溝１０ｇに挿入される封止体１０を備える。
【選択図】図２

【特許請求の範囲】

【請求項1】

絶縁層と前記絶縁層の一方の主面並びに他方の主面にそれぞれ設けられた第１導電層及び第２導電層とを含み、前記絶縁層の絶縁端辺が前記第１導電層及び前記第２導電層のそれぞれの導電端辺よりも外側に延在する配線端子と、
半導体モジュールと、
を備え、
前記半導体モジュールは、
第１電極及び第２電極を有する半導体チップと、
前記配線端子の前記第１導電層と接触する第１接触面を有する第１端部を含み、前記半導体チップの前記第１電極に電気的に接続される第１端子と、
前記第１端部と離隔し、前記第１接触面と平行でありかつ前記配線端子の前記第２導電層と電気的に接触する第２接触面を有する第２端部を含み、前記半導体チップの前記第２電極に電気的に接続される第２端子と、
前記配線端子と対向する基底面から前記第１端部及び前記第２端部が同一方向に前記基底面より外部に延在し、前記半導体チップと前記第１端子と前記第２端子とを固定し、前記基底面の前記第１端部と前記第２端部との間に窪みを有し、前記配線端子の前記絶縁層の前記絶縁端辺が前記窪みに挿入される固定部と、
を有する、
半導体装置。

【請求項2】

前記固定部は封止部材である、
請求項１に記載の半導体装置。

【請求項3】

前記第１端部及び前記第２端部は平板状を成し、
前記第１端部及び前記第２端部は、平面視で、前記第１端部の第１幅方向と前記第２端部の第２幅方向とが平行を成して、前記基底面に設けられ、
前記窪みは平面視で前記第１幅方向及び前記第２幅方向に平行を成している、
請求項２に記載の半導体装置。

【請求項4】

前記窪みは、前記第１幅方向及び前記第２幅方向に平行を成して前記基底面を横断して形成されている、
請求項３に記載の半導体装置。

【請求項5】

前記第１端部及び前記第２端部は平面視で前記基底面に前記第１幅方向及び前記第２幅方向にそれぞれ位置ずれして設けられている、
請求項４に記載の半導体装置。

【請求項6】

前記配線端子の前記第１導電層及び前記第２導電層のそれぞれの前記導電端辺は、前記半導体モジュールの前記基底面に当接している、
請求項１に記載の半導体装置。

【請求項7】

前記配線端子を含むキャパシタをさらに有する、
請求項１に記載の半導体装置。

【請求項8】

第１電極及び第２電極を有する第１半導体チップと、
前記第１半導体チップの前記第１電極に電気的に接続された第３電極及び第４電極を有する第２半導体チップと、
第１接触面を有する第１端部を含み、前記第１半導体チップの前記第１電極に電気的に接続される第１端子と、
前記第１端部と離隔し、前記第１接触面と平行である第２接触面を有する第２端部を含み、前記第２半導体チップの前記第４電極に電気的に接続される第２端子と、
前記第１端部及び前記第２端部が基底面から同一方向に前記基底面より外部に延在し、前記第１半導体チップと前記第２半導体チップと前記第１端子と前記第２端子とを固定し、前記基底面の前記第１端部と前記第２端部との間に窪みを有している固定部と、
を有する半導体モジュール。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置及び半導体モジュールに関する。

【背景技術】

【0002】

半導体装置は、半導体モジュールと当該半導体モジュールに接続されるコンデンサ（キャパシタ）とを含んでいる（例えば、特許文献１を参照）。半導体モジュールは、半導体チップと正極、負極のそれぞれの端子と半導体チップを封止する封止部材とを備え、封止部材の一面から正極、負極のそれぞれの端子が外側に延伸している（例えば、特許文献２，３，４を参照）。また、半導体モジュールにバスバーを接続するに当たり、ボルトの締め付けによらない方法が提案されている（例えば、特許文献５を参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２１－１４１７２９号公報

【特許文献2】特開２０１９－１１７９４４号公報

【特許文献3】国際公開第２０１７／１１９２２６号

【特許文献4】国際公開第２０１４／００２４４２号

【特許文献5】国際公開第２０１５／１６２７１２号

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明は、インダクタンスが低減された半導体装置及び半導体モジュールを提供することを目的とする。

【課題を解決するための手段】

【0005】

本発明の一観点によれば、絶縁層と前記絶縁層の一方の主面並びに他方の主面にそれぞれ設けられた第１導電層及び第２導電層とを含み、前記絶縁層の絶縁端辺が前記第１導電層及び前記第２導電層のそれぞれの導電端辺よりも外側に延在する配線端子と、半導体モジュールと、を備え、前記半導体モジュールは、第１電極及び第２電極を有する半導体チップと、前記配線端子の前記第１導電層と接触する第１接触面を有する第１端部を含み、前記半導体チップの前記第１電極に電気的に接続される第１端子と、前記第１端部と離隔し、前記第１接触面と平行でありかつ前記配線端子の前記第２導電層と電気的に接触する第２接触面を有する第２端部を含み、前記半導体チップの前記第２電極に電気的に接続される第２端子と、前記配線端子と対向する基底面から前記第１端部及び前記第２端部が同一方向に前記基底面より外部に延在し、前記半導体チップと前記第１端子と前記第２端子とを固定し、前記基底面の前記第１端部と前記第２端部との間に窪みを有し、前記配線端子の前記絶縁層の前記絶縁端辺が前記窪みに挿入される固定部と、を有する、半導体装置を提供する。

【0006】

また、前記固定部は封止部材であってよい。
また、前記第１端部及び前記第２端部は平板状を成し、前記第１端部及び前記第２端部は、平面視で、前記第１端部の第１幅方向と前記第２端部の第２幅方向とが平行を成して、前記基底面に設けられ、前記窪みは平面視で前記第１幅方向及び前記第２幅方向に平行を成してよい。

【0007】

また、前記窪みは、前記第１幅方向及び前記第２幅方向に平行を成して前記基底面を横断して形成されてよい。
また、前記第１端部及び前記第２端部は平面視で前記基底面に前記第１幅方向及び前記第２幅方向にそれぞれ位置ずれして設けられてよい。

【0008】

また、前記配線端子の前記第１導電層及び前記第２導電層のそれぞれの前記導電端辺は、前記半導体モジュールの前記基底面に当接してよい。
また、前記配線端子を含むキャパシタをさらに有してよい。

【0009】

また、本発明の一観点によれば、第１電極及び第２電極を有する第１半導体チップと、前記第１半導体チップの前記第１電極に電気的に接続された第３電極及び第４電極を有する第２半導体チップと、第１接触面を有する第１端部を含み、前記第１半導体チップの前記第１電極に電気的に接続される第１端子と、前記第１端部と離隔し、前記第１接触面と平行である第２接触面を有する第２端部を含み、前記第２半導体チップの前記第４電極に電気的に接続される第２端子と、前記第１端部及び前記第２端部が基底面から同一方向に前記基底面より外部に延在し、前記第１半導体チップと前記第２半導体チップと前記第１端子と前記第２端子とを固定し、前記基底面の前記第１端部と前記第２端部との間に窪みを有している固定部と、を有する半導体モジュールを提供する。

【0010】

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた発明となりうる。

【発明の効果】

【0011】

開示の技術によれば、インダクタンスが低減される。

【図面の簡単な説明】

【0012】

【図1】実施の形態の半導体装置の平面図である。

【図2】実施の形態の半導体装置の側面図（Ｘ－Ｚ面）である。

【図3】実施の形態の半導体装置に含まれる半導体モジュールの斜視図である。

【図4】実施の形態の半導体装置に含まれる半導体モジュールの側面図（Ｘ－Ｚ面）である。

【図5】実施の形態の半導体装置に含まれる半導体モジュールの側面図（Ｚ－Ｙ面）である。

【図6】実施の形態の半導体装置に含まれる半導体モジュールの裏面図である。

【図7】実施の形態の半導体モジュールに含まれる半導体ユニットの平面図である。

【図8】実施の形態の半導体モジュールに含まれる半導体ユニットの断面図である。

【図9】実施の形態の半導体モジュールに含まれる半導体ユニットの側面図（Ｚ－Ｙ面）である。

【図10】実施の形態の半導体モジュールに含まれる絶縁回路基板の平面図である。

【図11】実施の形態の半導体装置に含まれるキャパシタの斜視図である。

【図12】実施の形態の半導体装置の連結箇所の断面図である。

【図13】参考例の半導体装置の側面図（Ｘ－Ｚ面）である。

【図14】実施の形態（変形例１）の半導体装置に含まれる半導体モジュールの側面図（Ｚ－Ｙ面）である。

【図15】実施の形態（変形例１）の半導体装置の連結箇所の断面図である。

【図16】実施の形態（変形例２）の半導体装置に含まれる半導体モジュールの側面図（Ｚ－Ｙ面）である。

【図17】実施の形態（変形例２）の半導体装置の連結箇所の断面図である。

【発明を実施するための形態】

【0013】

以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図の半導体装置１において、上側（＋Ｚ方向）を向いたＸ－Ｙ面を表す。同様に、「上」とは、図の半導体装置１において、上側（＋Ｚ方向）の方向を表す。「裏面」及び「下面」とは、図の半導体装置１において、下側（－Ｚ方向）を向いたＸ－Ｙ面を表す。同様に、「下」とは、図の半導体装置１において、下側（－Ｚ方向）の方向を表す。必要に応じて他の図面でも上記と同様の方向性を意味する。「高位」とは、図の半導体装置１において、上側（＋Ｚ方向）の位置を表す。同様に、「低位」とは、図の半導体装置１において、下側（－Ｚ方向）の位置を表す。「おもて面」、「上面」、「上」と「裏面」、「下面」、「下」と「側面」とは、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。また、以下の説明において「主成分」とは、８０ｖｏｌ％以上含む場合を表す。また、「略同一」とは、±１０％以内の範囲であればよい。また、「垂直」並びに「直交」、「平行」とは、±１０°以内の範囲であればよい。

【0014】

［実施の形態］
実施の形態の半導体装置について、図１及び図２を用いて説明する。図１は、実施の形態の半導体装置の平面図であり、図２は、実施の形態の半導体装置の側面図（Ｘ－Ｚ面）である。なお、図２は、図１の半導体装置１を＋Ｙ方向に見た側面図である。

【0015】

半導体装置１は、３つの半導体モジュール２ａ～２ｃとキャパシタ５とを含んでいる半導体モジュール２ａ～２ｃは、いずれも同じ構成、同じ機能を有する。以下では、半導体モジュール２ａ～２ｃを区別しない場合には、半導体モジュール２とする。

【0016】

半導体モジュール２に含まれる、後述する正極端子４０及び負極端子４１により、キャパシタ５に含まれる、後述する配線端子５１のおもて側及び裏側がそれぞれ挟持されて、半導体モジュール２とキャパシタ５とが接続される。キャパシタ５の配線端子５１に対して、半導体モジュール２の正極端子４０及び負極端子４１がそれぞれナット及びボルトで連結される。この連結の詳細について後述する。

【0017】

次に、実施の形態の半導体モジュール２の外観について、図３～図６を用いて説明する。図３は、実施の形態の半導体装置に含まれる半導体モジュールの斜視図である。図４は、実施の形態の半導体装置に含まれる半導体モジュールの側面図（Ｘ－Ｚ面）である。図５は、実施の形態の半導体装置に含まれる半導体モジュールの側面図（Ｚ－Ｙ面）である。図６は、実施の形態の半導体装置に含まれる半導体モジュールの裏面図である。

【0018】

なお、図４は、図３の半導体モジュール２を－Ｙ方向に見た側面図であり、図５は、図３の半導体モジュール２を、＋Ｘ方向に見た側面図である。図６は、図３の半導体モジュール２を＋Ｚ方向に見た裏面図である。図５の半導体モジュール２の－Ｙ方向に見た側面図は、図４を参照することができる。図３の半導体モジュール２の－Ｘ方向に見た側面図は、省略するものの、長側面１０ｃに出力端子４２のみが延伸している。

【0019】

半導体モジュール２は、後述する半導体ユニット３（図８～図１０）と半導体ユニット３を封止する封止体１０とを含んでいる。封止体１０は、固定部の一例であり、半導体ユニット３に含まれる半導体チップ３０と正極端子４０及び負極端子４１とを固定する。封止体１０は、立方体を成しており、平面視で矩形状を成す上面１０ｅと上面１０ｅに対向する底面１０ｆとを含んでいる。封止体１０は、さらに、上面１０ｅ及び底面１０ｆの四方を順に取り囲む長側面１０ａ、短側面１０ｂ、長側面１０ｃ、短側面１０ｄを含んでいる。

【0020】

上面１０ｅ及び底面１０ｆは略同じ形状であって、略同じサイズを成している。上面１０ｅ及び底面１０ｆはそれぞれ全体的に略平滑である。上面１０ｅ及び底面１０ｆはまた略平行を成している。上面１０ｅから半導体ユニット３に含まれる制御端子４３ａ，４３ｂが鉛直上方（＋Ｚ方向）にそれぞれ延伸している。底面１０ｆから半導体ユニット３に含まれる、後述する絶縁回路基板２０の金属層２３の裏面が露出している。金属層２３は底面１０ｆに対して略同一平面を成している。

【0021】

長側面１０ａ，１０ｃは、上面１０ｅ及び底面１０ｆの長辺をそれぞれ接続している。接続箇所は略直角を成している。接続箇所は、直角に限らず、Ｒ面取り、Ｃ面取りされていてよい。長側面１０ａは、基底面であって、半導体ユニット３に含まれる正極端子４０及び負極端子４１が鉛直（－Ｘ方向）にそれぞれ延伸している。なお、側面視（＋Ｘ方向に見て）で、負極端子４１は上面１０ｅ側に、正極端子４０は底面１０ｆ側にそれぞれ位置している。

【0022】

また、長側面１０ａは、側面視（＋Ｘ方向に見て）で、正極端子４０及び負極端子４１（上面１０ｅと底面１０ｆと）の間に、窪みである収納溝１０ｇが形成されている。収納溝１０ｇは、長側面１０ａの±Ｙ方向の幅を横断するように長側面１０ａに形成されている。また、収納溝１０ｇは、平面視で、正極端子４０及び負極端子４１のそれぞれの幅方向に平行を成している。収納溝１０ｇの（＋Ｘ方向の）深さ、並びに、（±Ｚ方向の）幅は、後述する、キャパシタ５の配線端子５１の正極導電層５３及び負極導電層５４から突出する絶縁層５２の先端が完全に入り込むことができるサイズであってよい。なお、収納溝１０ｇの（＋Ｘ方向の）深さは、封止体１０内の負極端子４１の連係領域４１ｂ（図８を参照）に及ばない深さであってよい。負極端子４１の連係領域４１ｂの絶縁性が維持されるには、収納溝１０ｇの底部と封止体１０内の負極端子４１の連係領域４１ｂとの（±Ｘ方向）距離は１ｍｍ程度であってよい。なお、収納溝１０ｇの開口はＲ面取り、Ｃ面取りされていてよい。

【0023】

長側面１０ｃの中央部は、半導体ユニット３に含まれる出力端子４２が垂直（＋Ｘ方向）に延伸している。なお、出力端子４２は、正極端子４０と略同一の高さに位置してよい。

【0024】

短側面１０ｂ，１０ｄは、上面１０ｅ及び底面１０ｆの短辺をそれぞれ接続している。さらに、短側面１０ｂ，１０ｄは、（封止体１０の周径方向に沿って）長側面１０ａ，１０ｃの両辺をそれぞれ接続している。それぞれの接続箇所は略直角を成している。接続箇所は、直角に限らず、Ｒ面取り、Ｃ面取りされていてよい。

【0025】

このような封止体１０は、熱硬化性樹脂を主成分として構成されている。熱硬化性樹脂は、例えば、エポキシ樹脂、フェノール樹脂、マレイミド樹脂が挙げられる。また、当該熱硬化性樹脂は充填剤を含んでよい。充填剤は、例えば、酸化シリコン、酸化アルミニウム、窒化ホウ素、窒化アルミニウムが挙げられる。

【0026】

次に、半導体ユニット３について、図７～図１０を用いて説明する。図７は、実施の形態の半導体モジュールに含まれる半導体ユニットの平面図であり、図８は、実施の形態の半導体モジュールに含まれる半導体ユニットの断面図である。図９は、実施の形態の半導体モジュールに含まれる半導体ユニットの側面図（Ｚ－Ｙ面）である。図１０は、実施の形態の半導体モジュールに含まれる絶縁回路基板の平面図である。なお、図８は、図７の一点鎖線Ｙ－Ｙにおける断面図である。図９は、図７の半導体ユニット３を＋Ｘ方向に見た側面図である。また、図８及び図９は、制御端子４３ａ，４３ｂ及び各種ワイヤの図示を省略している。

【0027】

半導体ユニット３は、絶縁回路基板２０と半導体チップ３０と制御ワイヤ３６とセンスワイヤ３７と主電流ワイヤ３８と正極端子４０と負極端子４１と出力端子４２と制御端子４３ａ，４３ｂとを含んでいる。

【0028】

絶縁回路基板２０は、平面視で矩形状である。絶縁回路基板２０は、絶縁層２１と絶縁層２１のおもて面に形成された複数の回路パターン層と絶縁層２１の裏面に形成された金属層２３と、を有している。なお、複数の回路パターン層は、正極回路パターン層２２ａ、負極回路パターン層２２ｂ、出力回路パターン層２２ｃ、制御回路パターン層２２ｄ，２２ｆ、センス回路パターン層２２ｅ，２２ｇを含む。以降、これらを特に区別しない場合には、回路パターン層と称する。複数の回路パターン層及び金属層２３の外形は、平面視で、絶縁層２１の外形より小さく、絶縁層２１の内側に形成されている。なお、複数の回路パターン層の形状、個数、大きさは一例である。

【0029】

絶縁層２１は、平面視で矩形状を成す。また、絶縁層２１は、角部が面取りされていてもよい。例えば、Ｃ面取りあるいはＲ面取りされていてもよい。絶縁層２１は、外周辺である長側面２１ａ、短側面２１ｂ、長側面２１ｃ、短側面２１ｄにより四方が囲まれている。このような絶縁層２１は、熱伝導性のよいセラミックスにより構成されている。セラミックスは、例えば、酸化アルミニウム、窒化アルミニウム、または、窒化珪素を主成分とする材料により構成されている。

【0030】

金属層２３は、平面視で矩形状を成す。また、角部が、例えば、Ｃ面取りあるいはＲ面取りされていてもよい。金属層２３は、絶縁層２１のサイズより小さく、絶縁層２１の縁部を除いた裏面全面に形成されている。金属層２３は、熱伝導性に優れた金属を主成分として構成されている。金属は、例えば、銅、アルミニウムまたは、少なくともこれらの一種を含む合金である。金属板の耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金である。

【0031】

複数の回路パターン層は、既述の通り、正極回路パターン層２２ａ、負極回路パターン層２２ｂ、出力回路パターン層２２ｃ、制御回路パターン層２２ｄ，２２ｆ、センス回路パターン層２２ｅ，２２ｇを含む。複数の回路パターン層は、絶縁層２１の縁部を除いた全面に形成されている。好ましくは、平面視で、複数の回路パターン層の絶縁層２１の外周に面する端部は、金属層２３の絶縁層２１の外周側の端部と重畳する。

【0032】

複数の回路パターン層は、導電性に優れた金属により構成されている。このような金属は、例えば、銅、アルミニウム、または、少なくともこれらの一種を含む合金である。また、複数の回路パターン層の表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金である。

【0033】

複数の回路パターン層に含まれる正極回路パターン層２２ａは、平面視で、Ｆ字状を成して、絶縁層２１の長側面２１ａに面して形成されている。正極回路パターン層２２ａは、端子領域２２ａ１とチップ領域２２ａ２，２２ａ３とを含んでいる。

【0034】

端子領域２２ａ１は平面視で矩形状を成している。端子領域２２ａ１は、絶縁層２１のおもて面に、長側面２１ａ（長手方向）に対して平行に延伸して形成されている。端子領域２２ａ１の－Ｙ方向の端部は、絶縁層２１のおもて面の中心線Ｃから短側面２１ｂ側に所定の距離離れている。なお、中心線Ｃは、長側面２１ａ，２１ｃの中心を通り、短側面２１ｂ，２１ｄに平行である。端子領域２２ａ１の＋Ｙ方向の端部と短側面２１ｂとの間には隙間が空いている。端子領域２２ａ１は、長側面２１ａに面している。端子領域２２ａ１内に示されている破線の領域（配置領域Ｔａ）は、正極端子４０の接合箇所である。

【0035】

チップ領域２２ａ２は、平面視で矩形状を成している。チップ領域２２ａ２は、端子領域２２ａ１の＋Ｙ方向の端部から短側面２１ｂ，２１ｄ（短手方向）に平行を成して長側面２１ｃに向かって延伸している。チップ領域２２ａ２の＋Ｘ方向の端部と長側面２１ｃとの間には隙間が空いている。チップ領域２２ａ２の＋Ｙ方向の端部と端子領域２２ａ１の＋Ｙ方向の端部とは同一平面を成している。チップ領域２２ａ２内に示されている２つの破線の領域は、半導体チップ３０の接合箇所である。

【0036】

チップ領域２２ａ３は、平面視で矩形状を成している。チップ領域２２ａ３は、端子領域２２ａ１の－Ｙ方向の端部から＋Ｙ方向に所定の距離、離れた位置に接続されて、短側面２１ｂ，２１ｄに平行を成して長側面２１ｃに向かって延伸している。チップ領域２２ａ３の＋Ｘ方向の端部と長側面２１ｃとの間には隙間が空いている。チップ領域２２ａ２，２２ａ３の＋Ｘ方向の端部は同一平面を成している。また、チップ領域２２ａ３の－Ｙ方向の端部と中心線Ｃとは隙間が空いている。チップ領域２２ａ２の－Ｙ方向の端部と、チップ領域２２ａ３の＋Ｙ方向の端部とは隙間が空いている。チップ領域２２ａ３内に示されている２つの破線の領域は、半導体チップ３０の接合箇所である。なお、チップ領域２２ａ３の±Ｙ方向の幅は、チップ領域２２ａ２の同方向の幅と略等しい。

【0037】

複数の回路パターン層に含まれる負極回路パターン層２２ｂは、平面視で、Ｊ字状を成して、絶縁層２１の長側面２１ａに面して形成されている。負極回路パターン層２２ｂは、端子領域２２ｂ１と配線領域２２ｂ２，２２ｂ３とを含んでいる。

【0038】

端子領域２２ｂ１は平面視で矩形状を成している。端子領域２２ｂ１は、絶縁層２１のおもて面に、長側面２１ａ（長手方向）に対して平行に延伸して形成されている。端子領域２２ｂ１の＋Ｙ方向の端部は、絶縁層２１のおもて面の中心線Ｃから短側面２１ｄ側に所定の距離離れている。また、端子領域２２ｂ１の＋Ｙ方向の端部と、端子領域２２ａ１の－Ｙ方向の端部とは、中心線Ｃに対して線対称を成している。端子領域２２ｂ１は、長側面２１ａに面している。端子領域２２ｂ１内に示されている破線の領域（配置領域Ｔｂ）は、負極端子４１の接合箇所である。

【0039】

配線領域２２ｂ２は、平面視で矩形状を成している。配線領域２２ｂ２は、端子領域２２ｂ１の＋Ｙ方向の端部から短側面２１ｂ，２１ｄ（短手方向）に平行を成して長側面２１ｃに向かって延伸している。配線領域２２ｂ２の＋Ｘ方向の端部と長側面２１ｃとの間には隙間が空いている。配線領域２２ｂ２の＋Ｙ方向の端部と端子領域２２ｂ１の＋Ｙ方向の端部とは同一平面を成している。

【0040】

配線領域２２ｂ３は、平面視で矩形状を成している。配線領域２２ｂ３は、端子領域２２ｂ１の－Ｙ方向の端部から短側面２１ｂ，２１ｄ（短手方向）に平行を成して長側面２１ｃに向かって延伸している。配線領域２２ｂ３の＋Ｘ方向の端部は長側面２１ｃ側の縁部を空けて形成されている。さらに、配線領域２２ｂ３の－Ｙ方向の端部は短側面２１ｄに面している。配線領域２２ｂ３の－Ｙ方向の端部と端子領域２２ｂ１の－Ｙ方向の端部とは同一平面を成している。なお、配線領域２２ｂ３の±Ｙ方向の幅は、配線領域２２ｂ２の同方向の幅と略等しい。

【0041】

複数の回路パターン層に含まれる出力回路パターン層２２ｃは、平面視で、櫛歯状を成して、絶縁層２１の長側面２１ｃに面して形成されている。出力回路パターン層２２ｃは、端子領域２２ｃ１と配線領域２２ｃ２，２２ｃ３とチップ領域２２ｃ４，２２ｃ５とを含んでいる。

【0042】

端子領域２２ｃ１は平面視で矩形状を成している。端子領域２２ｃ１は、絶縁層２１のおもて面に、長側面２１ｃ（長手方向）に対して平行に延伸して形成されている。端子領域２２ｃ１の＋Ｙ方向の端部は、絶縁層２１のおもて面の短側面２１ｂに面している。また、端子領域２２ｃ１の－Ｙ方向の端部は短側面２１ｄから隙間を空けて形成されている。端子領域２２ｃ１は、長側面２１ｃにも面している。端子領域２２ｃ１内に示されている破線の領域（配置領域Ｔｃ）は、出力端子４２の接合箇所である。

【0043】

配線領域２２ｃ２は、平面視で矩形状を成している。配線領域２２ｃ２は、端子領域２２ｃ１の＋Ｙ方向の端部から短側面２１ｂ，２１ｄ（短手方向）に平行を成して長側面２１ａに向かって延伸している。配線領域２２ｃ２の－Ｘ方向の端部は長側面２１ａに面している。配線領域２２ｃ２の＋Ｙ方向の端部と端子領域２２ｃ１の＋Ｙ方向の端部とは同一平面を成している。

【0044】

配線領域２２ｃ３は、平面視で矩形状を成している。配線領域２２ｃ３は、端子領域２２ｃ１から短側面２１ｂ，２１ｄ（短手方向）に平行を成し、チップ領域２２ａ３及び配線領域２２ｂ２の間を長側面２１ａに向かって延伸している。配線領域２２ｃ３の－Ｘ方向の端部は端子領域２２ａ１に面している。配線領域２２ｃ３の±Ｙ方向の幅は、チップ領域２２ａ３と配線領域２２ｂ２との間隔に対応すると共に、配線領域２２ｃ２の同方向の幅と略等しい。

【0045】

チップ領域２２ｃ４は、平面視で矩形状を成している。チップ領域２２ｃ４は、端子領域２２ｃ１から配線領域２２ｂ２と後述する制御回路パターン層２２ｆとの間を短側面２１ｂ，２１ｄ（短手方向）に平行を成して長側面２１ａに向かって延伸している。チップ領域２２ｃ４の－Ｘ方向の端部は、端子領域２２ｂ１に面している。チップ領域２２ｃ４内に示されている２つの破線の領域は、半導体チップ３０の接合箇所である。

【0046】

チップ領域２２ｃ５は、平面視で矩形状を成している。チップ領域２２ｃ５は、端子領域２２ｃ１の－Ｙ方向の端部から、配線領域２２ｂ３と後述するセンス回路パターン層２２ｇとの間を短側面２１ｂ，２１ｄ（短手方向）に平行を成して長側面２１ａに向かって延伸している。チップ領域２２ｃ５の－Ｘ方向の端部は端子領域２２ｂ１に面している。チップ領域２２ｃ４，２２ｃ５及び配線領域２２ｃ３の－Ｘ方向の端部は同一平面を成している。また、チップ領域２２ｃ５の－Ｙ方向の端部と端子領域２２ｃ１の－Ｙ方向の端部とは同一平面を成している。チップ領域２２ｃ５内に示されている２つの破線の領域は、半導体チップ３０の接合箇所である。なお、チップ領域２２ｃ５の±Ｙ方向の幅は、チップ領域２２ｃ４の同方向の幅と略等しい。また、チップ領域２２ｃ５の＋Ｙ方向の端部とチップ領域２２ｃ４の－Ｙ方向の端部との隙間の幅は、チップ領域２２ｃ４，２２ｃ５の同方向の幅と略等しい。

【0047】

複数の回路パターン層に含まれる制御回路パターン層２２ｄ及びセンス回路パターン層２２ｅは、平面視で、矩形状を成して、正極回路パターン層２２ａと出力回路パターン層２２ｃの端子領域２２ｃ１とで囲まれる領域に、短側面２１ｂ，２１ｄ（短手方向）に平行を成して形成されている。制御回路パターン層２２ｄ及びセンス回路パターン層２２ｅの±Ｙ方向の幅は、配線領域２２ｃ２の同方向の幅よりも小さい。

【0048】

複数の回路パターン層に含まれる制御回路パターン層２２ｆ及びセンス回路パターン層２２ｇは、平面視で、矩形状を成して、負極回路パターン層２２ｂの端子領域２２ｂ１と出力回路パターン層２２ｃの端子領域２２ｃ１及びチップ領域２２ｃ４，２２ｃ５とで囲まれる領域に、短側面２１ｂ，２１ｄ（短手方向）に平行を成して形成されている。制御回路パターン層２２ｆ及びセンス回路パターン層２２ｇの±Ｙ方向の幅は、配線領域２２ｃ２の同方向の幅よりも小さい。

【0049】

このような構成を有する絶縁回路基板２０として、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板を用いてもよい。絶縁回路基板２０は、半導体チップ３０で発生した熱を正極回路パターン層２２ａ及び負極回路パターン層２２ｂ、絶縁層２１、金属層２３を介して、絶縁回路基板２０の裏面側に伝導させて放熱する。

【0050】

半導体チップ３０は、炭化シリコンにより構成されるパワーデバイスである。このパワーデバイスの一例として、パワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）が挙げられる。パワーＭＯＳＦＥＴでは、ボディダイオードがＦＷＤ（Free Wheeling Diode）として機能する。半導体チップ３０は裏面に入力電極としてドレイン電極を、おもて面に、制御電極３１としてゲート電極及び出力電極としてソース電極をそれぞれ備えている。

【0051】

また、半導体チップ３０は、シリコンにより構成されるパワーデバイスであってもよい。この場合のパワーデバイスは、例えば、ＲＣ（Reverse Conducting）－ＩＧＢＴ（Insulated Gate Bipolar Transistor）である。ＲＣ－ＩＧＢＴは、スイッチング素子であるＩＧＢＴ及びダイオード素子であるＦＷＤが逆並列で構成された回路が１チップ内に構成されたものである。この半導体チップ３０は、例えば、裏面に入力電極としてコレクタ電極を、おもて面に、制御電極としてゲート電極及び出力電極としてエミッタ電極をそれぞれ備えている。

【0052】

なお、半導体チップ３０は、本実施の形態では、正極回路パターン層２２ａ及び出力回路パターン層２２ｃに、既述の接合部材３５を介してそれぞれ複数配置されている。本実施の形態では、半導体チップ３０を正極回路パターン層２２ａのチップ領域２２ａ２，２２ａ３及び出力回路パターン層２２ｃのチップ領域２２ｃ４，２２ｃ５に２つずつ短側面２１ｂ，２１ｄに沿って配置している場合を例示している。また、本実施の形態では、正極回路パターン層２２ａのチップ領域２２ａ２，２２ａ３及び出力回路パターン層２２ｃのチップ領域２２ｃ４，２２ｃ５にそれぞれ配置されている２つの半導体チップ３０は、互いの制御電極３１が対向して配置されている。

【0053】

正極端子４０、負極端子４１、出力端子４２、制御端子４３ａ，４３ｂは、導電性に優れた金属により構成されている。このような金属は、例えば、銅、銅合金、アルミニウム、アルミニウム合金である。正極端子４０、負極端子４１、出力端子４２、制御端子４３ａ，４３ｂの金属板の耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金である。

【0054】

正極端子４０は平板状を成している。正極端子４０の内端部である正極接合領域４０ａが正極回路パターン層２２ａの端子領域２２ａ１の配置領域Ｔａに接合部材３５を介して接合されている。すなわち、正極端子４０は、半導体チップ３０の裏面の入力電極に電気的に接続されている。正極端子４０の外端部（第１端部）は正極回路パターン層２２ａの端子領域２２ａ１から鉛直（－Ｘ方向）に延伸している。正極端子４０の外端部の角部はＲ面取り、Ｃ面取りされていてよい。正極端子４０の外端部のおもて面側の接触面４０ｃ１が後述するキャパシタ５の配線端子５１に含まれる正極導電層５３に接触する。また、正極端子４０の外端部に貫通された締結孔４０ｄが形成されてよい。このような締結孔４０ｄを用いて、バスバーを取り付けてよい。正極端子４０は全体的に略均一な厚さ並びに均一な（図７中、±Ｙ方向の）幅を成している。正極端子４０の厚さは、例えば、０．４ｍｍ以上、０．６ｍｍ以下である。また、正極端子４０の封止体１０の長側面１０ａから－Ｘ方向に延伸する長さは、例えば、２０ｍｍ以上、３０ｍｍ以下である。

【0055】

負極端子４１は負極接合領域４１ａと連係領域４１ｂと配線領域４１ｃとを含んでいる。負極接合領域４１ａと連係領域４１ｂと配線領域４１ｃとはいずれも平板状を成している。負極端子４１は全体的に略均一な厚さ並びに均一な（図７中の±Ｙ方向の）幅を成している。負極端子４１は、平面視で、その幅方向（±Ｙ方向）が正極端子４０の幅方向（±Ｙ方向）と平行を成している。よって、負極端子４１及び正極端子４０のそれぞれの幅方向は、封止体１０の長側面１０ａに平行を成している。また、負極端子４１は、正極端子４０に対して、幅方向（±Ｙ方向）に位置ずれしている。負極端子４１の内端部である負極接合領域４１ａは負極回路パターン層２２ｂの端子領域２２ｂ１の配置領域Ｔｂに接合部材３５を介して接合されている。連係領域４１ｂは、負極接合領域４１ａの（図７中の－Ｘ方向の）端部に接続されて、鉛直上方（＋Ｚ方向）に延伸している。配線領域４１ｃは、連係領域４１ｂに接続されて、負極回路パターン層２２ｂの端子領域２２ｂ１から鉛直（－Ｘ方向）に延伸している。したがって、負極端子４１の配線領域４１ｃは、絶縁回路基板２０のおもて面から連係領域４１ｂの高さの分だけ＋Ｚ方向に離隔している。また、負極端子４１の配線領域４１ｃの外端部の角部はＲ面取り、Ｃ面取りされていてよい。負極端子４１（配線領域４１ｃ）の外端部の裏面側の接触面４１ｃ１が後述するキャパシタ５の配線端子５１に含まれる負極導電層５４に接触する。負極端子４１の接触面４１ｃ１は、側面視で、正極端子４０の接触面４０ｃ１に平行を成す。負極端子４１の外端部に貫通された締結孔４１ｄが形成されてよい。このような締結孔４１ｄを用いて、後述するキャパシタ５の配線端子５１を取り付けてよい。負極端子４１の厚さは、例えば、０．４ｍｍ以上、０．６ｍｍ以下である。また、負極端子４１の封止体１０の長側面１０ａから－Ｘ方向に延伸する長さは、例えば、２０ｍｍ以上、３０ｍｍ以下である。

【0056】

出力端子４２は平板状を成している。出力端子４２の内端部である出力接合領域４２ａが出力回路パターン層２２ｃの端子領域２２ｃ１の配置領域Ｔｃに接合部材３５を介して接合されている。出力端子４２の外端部は出力回路パターン層２２ｃの端子領域２２ｃ１から鉛直（＋Ｘ方向）に延伸している。なお、出力端子４２の外端部の角部はＲ面取り、Ｃ面取りされていてよい。また、出力端子４２の外端部には貫通孔が形成されてもよい。このような貫通孔を用いて、バスバーを取り付けてよい。また、出力端子４２は全体的に略均一な厚さ並びに均一な（図７中、±Ｙ方向の）幅を成している。

【0057】

制御端子４３ａ，４３ｂは柱状を成している。柱状とは、断面が、多角形状、円形状、楕円形状であってよい。制御端子４３ａの下端部は、制御回路パターン層２２ｄ及びセンス回路パターン層２２ｅの長側面２１ａの端部に接合部材３５（図示を省略）によりそれぞれ接合されている。制御端子４３ａの上端部は、制御回路パターン層２２ｄ及びセンス回路パターン層２２ｅから鉛直上方（＋Ｚ方向）に延伸している。制御端子４３ｂの下端部は、制御回路パターン層２２ｆ及びセンス回路パターン層２２ｇの長側面２１ａの端部に接合部材３５（図示を省略）によりそれぞれ接合されている。制御端子４３ｂの上端部は、制御回路パターン層２２ｆ及びセンス回路パターン層２２ｇから鉛直上方（＋Ｚ方向）に延伸している。

【0058】

制御ワイヤ３６、センスワイヤ３７、主電流ワイヤ３８は、導電性に優れた材質を主成分としている。このような材質は、例えば、金、銅、アルミニウム、または、少なくともこれらの１種を含む合金により構成されている。また、制御ワイヤ３６及びセンスワイヤ３７の径は、主電流ワイヤ３８の径よりも小さくてよい。

【0059】

制御ワイヤ３６（図７中の＋Ｙ方向側）は、各半導体チップ３０の制御電極３１と制御回路パターン層２２ｄとを直接それぞれ接続している。制御ワイヤ３６（図７中の－Ｙ方向側）は、各半導体チップ３０の制御電極３１と制御回路パターン層２２ｆとを直接それぞれ接続している。

【0060】

センスワイヤ３７（図７中の＋Ｙ方向側）は、各半導体チップ３０の出力電極とセンス回路パターン層２２ｅとを直接それぞれ接続している。センスワイヤ３７（図７中の－Ｙ方向側）は、各半導体チップ３０の出力電極とセンス回路パターン層２２ｇとを直接それぞれ接続している。

【0061】

主電流ワイヤ３８（図７中の＋Ｙ方向側）は、各半導体チップ３０の出力電極と出力回路パターン層２２ｃの配線領域２２ｃ２，２２ｃ３とを直接それぞれ接続している。主電流ワイヤ３８（図７中の－Ｙ方向側）は、各半導体チップ３０の出力電極と負極回路パターン層２２ｂの配線領域２２ｂ２，２２ｂ３とを直接それぞれ接続している。主電流ワイヤ３８は、長側面２１ａ，２１ｃに対して平行を成してそれぞれ配線されている。

【0062】

次に、キャパシタ５について、図１１を用いて説明する。図１１は、実施の形態の半導体装置に含まれるキャパシタの斜視図である。キャパシタ５は、筐体５０と配線端子５１とを含んでいる。

【0063】

筐体５０は、キャパシタ本体である。筐体５０は、上面５０ｅと底面５０ｆと長側面５０ａと短側面５０ｂと長側面５０ｃと短側面５０ｄとを含む。上面５０ｅ及び底面５０ｆは、形状及びサイズが等しく、平面視で矩形状を成す。長側面５０ａと短側面５０ｂと長側面５０ｃと短側面５０ｄとは、上面５０ｅ及び底面５０ｆの四方を順に取り囲んでいる。長側面５０ａ，５０ｃは、上面５０ｅ及び底面５０ｆの長辺に対応している。短側面５０ｂ，５０ｄは、上面５０ｅ及び底面５０ｆの短辺に対応している。筐体５０の材質は、例えば、エポキシ樹脂である。筐体５０内には、図示を省略する、Ｎ極及びＰ極を有するキャパシタ部品が、複数収納されている。

【0064】

配線端子５１は、絶縁層５２と正極導電層５３と負極導電層５４とを含んでいる。絶縁層５２は、絶縁性を有する絶縁材により構成されている。このような絶縁材は、例えば、全芳香族ポリアミドポリマーによる絶縁紙、フッ素系、ポリイミド系の樹脂材料を主成分として構成される。また、絶縁層５２は、このような絶縁材によりシート状に形成されたものである。絶縁層５２は、筐体５０の長側面５０ａから外側に延伸する。絶縁層５２は、後述するように正極導電層５３及び負極導電層５４に挟持されて、正極導電層５３及び負極導電層５４の絶縁性を維持する。また、絶縁層５２は、筐体５０内でも、正極導電層５３及び負極導電層５４の間の絶縁性を維持する。絶縁層５２は、後述する正極締結孔５３ａ、負極開口孔５３ｂ、負極締結孔５４ａ、正極開口孔５４ｂに対向する箇所に孔が形成されている。

【0065】

正極導電層５３は、筐体５０内で複数のキャパシタ部品のＰ極にそれぞれ電気的に接続されて、筐体５０の長側面５０ａから外側に延伸する。正極導電層５３は、外側に延伸する部分は平板状を成して、絶縁層５２の裏面に設けられている。正極導電層５３は、正極締結孔５３ａ及び負極開口孔５３ｂがそれぞれ形成されている（図１２を参照）。正極締結孔５３ａ及び負極開口孔５３ｂを一組として、配線端子５１に取り付けられる半導体モジュール２の個数に対応して設けられる。正極締結孔５３ａは、半導体モジュール２の正極端子４０がボルトで締結される。負極開口孔５３ｂは正極締結孔５３ａよりも径が十分大きい。負極開口孔５３ｂは、半導体モジュール２の負極端子４１を締結するボルトが触れることなく挿通される。

【0066】

負極導電層５４は、筐体５０内で複数のキャパシタ部品のＮ極にそれぞれ電気的に接続されて、筐体５０の長側面５０ａから外側に延伸する。負極導電層５４は、外側に延伸する部分は平板状を成して、絶縁層５２のおもて面側に設けられている。負極導電層５４の外側に延伸する部分は、正極導電層５３の外側に延伸する部分と、形状及びサイズが同じである。負極導電層５４は、負極締結孔５４ａ及び正極開口孔５４ｂがそれぞれ形成されている（図１２を参照）。負極締結孔５４ａ及び正極開口孔５４ｂを一組として、配線端子５１に取り付けられる半導体モジュール２の個数に対応して設けられる。負極締結孔５４ａは、半導体モジュール２の負極端子４１がボルトで締結される。正極開口孔５４ｂは負極締結孔５４ａよりも径が十分大きい。正極開口孔５４ｂは、半導体モジュール２の正極端子４０を締結するボルトが触れることなく挿通される。

【0067】

このような配線端子５１では、平面視で、正極締結孔５３ａと正極開口孔５４ｂとが対応し、負極締結孔５４ａと負極開口孔５３ｂとが対応している。絶縁層５２は、少なくとも筐体５０の長側面５０ａの外側の部分については、正極導電層５３及び負極導電層５４のサイズよりも大きい。このため、正極導電層５３及び負極導電層５４に挟持される絶縁層５２の外縁（端辺）は、正極導電層５３及び負極導電層５４の外縁（端辺）からそれぞれ突出している。絶縁層５２の突出長さは、例えば、１．０ｍｍ以上、１．４ｍｍ以下である。このため、正極導電層５３及び負極導電層５４の絶縁距離が維持されて、正極導電層５３及び負極導電層５４の絶縁性が維持される。

【0068】

次に、半導体モジュール２とキャパシタ５との連結について、図１及び図２並びに図１２を用いて説明する。図１２は、実施の形態の半導体装置の連結箇所の断面図である。なお、図１２は、図１及び図２において、ボルト５５ａとナット５５ｂにより連結した場合に対する一点鎖線Ｘ－Ｘにおける断面図である。また、ボルト５５ａ及びナット５５ｂは、ここでは、例えば、導電性の金属により構成されている。

【0069】

このようなキャパシタ５の長側面５０ａに、複数（ここでは、例えば３つ）の半導体モジュール２の長側面１０ａをそれぞれ対向し、複数の半導体モジュール２をキャパシタ５にそれぞれ移動させる。これにより、図１及び図２に示されるように、キャパシタ５の配線端子５１が、複数の半導体モジュール２の正極端子４０及び負極端子４１により挟持される。すなわち、複数の半導体モジュール２の正極端子４０が、配線端子５１の正極導電層５３の裏面に接触する。この際、配線端子５１の正極導電層５３の先端は、半導体モジュール２の長側面１０ａに接触する。複数の半導体モジュール２の負極端子４１が、配線端子５１の負極導電層５４のおもて面に接触する。この際、配線端子５１の負極導電層５４の先端は、半導体モジュール２の長側面１０ａに接触する。さらに、絶縁層５２の先端が、半導体モジュール２の長側面１０ａの収納溝１０ｇに入り込む（収納される）。

【0070】

キャパシタ５の配線端子５１を半導体モジュール２の正極端子４０及び負極端子４１の間に取り付けた後、図１２に示されるように、ボルト５５ａを負極端子４１の締結孔４１ｄ及び負極導電層５４の負極締結孔５４ａに、負極端子４１のおもて側から挿通する。ボルト５５ａの下端部は、正極導電層５３の負極開口孔５３ｂから露出し、正極導電層５３の負極開口孔５３ｂ内で当該下端部にナット５５ｂを締結する。この際、正極導電層５３の負極開口孔５３ｂの径はナット５５ｂの径よりも十分に大きいため、ボルト５５ａ及びナット５５ｂと、正極導電層５３とは接触することがなく、絶縁性が維持される。すなわち、負極端子４１と正極導電層５３とは絶縁性が維持される。

【0071】

同様に、ボルト５５ａを負極導電層５４の正極開口孔５４ｂから、正極導電層５３の正極締結孔５３ａ及び正極端子４０の締結孔４０ｄに挿通する。ボルト５５ａの下端部は、正極端子４０の締結孔４０ｄから露出し、当該下端部にナット５５ｂを締結する。この際、負極導電層５４の正極開口孔５４ｂの径はボルト５５ａの径よりも十分に大きいため、ボルト５５ａと、負極導電層５４とは接触することがなく、絶縁性が維持される。すなわち、正極端子４０と負極導電層５４とは絶縁性が維持される。
以上により、複数の半導体モジュール２とキャパシタ５とが機械的かつ電気的に連結されて半導体装置１が構成される。

【0072】

ここで、実施の形態の半導体装置１に対する参考例について説明する。参考例の半導体装置に含まれる半導体モジュールは、半導体モジュール２の収納溝１０ｇが形成されていない。このような参考例の半導体装置について図１３を用いて説明する。図１３は、参考例の半導体装置の側面図（Ｘ－Ｚ面）である。なお、図１３は、参考例の半導体装置１００において図２に対応する。

【0073】

半導体装置１００は、複数の半導体モジュール２００とキャパシタ５とを含んでいる。キャパシタ５は、実施の形態のキャパシタ５と同様である。半導体モジュール２００は、実施の形態の半導体モジュール２に含まれる長側面１０ａに収納溝１０ｇが形成されておらず、長側面１０ａの全体は平坦である。半導体モジュール２００は、長側面１０ａ以外は、半導体モジュール２と同様の構成である。

【0074】

キャパシタ５の配線端子５１と複数の半導体モジュール２００の正極端子４０及び負極端子４１とを図１３に示されるように取り付ける（図１も参照）。この場合、配線端子５１（絶縁層５２）の（＋Ｘ方向の）先端は、半導体モジュール２００の長側面１０ａに当接する。また、正極導電層５３及び負極導電層５４の（＋Ｘ方向の）先端と半導体モジュール２００の長側面１０ａとは隙間Ｇが空く。

【0075】

半導体装置１００のインダクタンス成分は、キャパシタ５の配線端子５１と半導体モジュール２００の正極端子４０及び負極端子４１との長さに依存する。キャパシタ５の配線端子５１は、正極導電層５３と負極導電層５４との間に絶縁層５２を挟んで（ラミネート化して）インダクタンスが低減される。また、このような配線端子５１により半導体モジュール２００の正極端子４０及び負極端子４１も含めてラミネート化を行うことが望まれる。これにより、配線端子５１と正極端子４０及び負極端子４１とは、スイッチングに応じて往復する電流が重なり合う配置関係となる。この結果、磁界が相殺されてインダクタンスを抑制することができる。

【0076】

しかし、半導体モジュール２００において、隙間Ｇでは、配線端子５１と正極端子４０及び負極端子４１とが完全に重なることができない。このため、隙間Ｇにおいてインダクタンスを低減することができない。

【0077】

一方、実施の形態の半導体装置１は半導体モジュール２とキャパシタ５とを含む。キャパシタ５は、絶縁層５２と絶縁層５２の一方の主面並びに他方の主面にそれぞれ設けられた正極導電層５３及び負極導電層５４とを含み、絶縁層５２の絶縁端辺が正極導電層５３及び負極導電層５４のそれぞれの導電端辺よりも外側に延在する配線端子５１を備える。

【0078】

半導体モジュール２は、出力電極及び入力電極を有する半導体チップ３０と、配線端子５１の負極導電層５４と接触する接触面４１ｃ１を含み、半導体チップ３０の出力電極に電気的に接続される負極端子４１と、負極端子４１と離隔し、負極端子４１と平行でありかつ配線端子５１の正極導電層５３と電気的に接触する接触面４０ｃ１を含み、半導体チップ３０の入力電極に電気的に接続される正極端子４０と、を備える。半導体モジュール２は、さらに、配線端子５１と対向する長側面１０ａから正極端子４０及び負極端子４１が同一方向に長側面１０ａより外部に延在し、半導体チップ３０と正極端子４０及び負極端子４１とを固定し、長側面１０ａの正極端子４０及び負極端子４１の間に収納溝１０ｇを有し、配線端子５１の絶縁層５２の先端が収納溝１０ｇに挿入される封止体１０を備える。この半導体装置１では、キャパシタ５の配線端子５１の絶縁層５２の先端が半導体モジュール２の長側面１０ａの収納溝１０ｇに入り込むことで、半導体モジュール２の正極端子４０及び負極端子４１とキャパシタ５の配線端子５１とが重畳する部分を増やすことができる。このため、参考例の半導体装置１００よりもインダクタンスを低減することができる。

【0079】

配線端子５１の絶縁層５２の当該先端が半導体モジュール２の長側面１０ａの収納溝１０ｇに深く入るにつれて、参考例の隙間Ｇが小さくなり、インダクタンスを低減することができる。すなわち、半導体モジュール２の長側面１０ａの収納溝１０ｇは、配線端子５１の絶縁層５２の当該先端が少しでも入り、隙間Ｇを小さくすることができればインダクタンスを低減することができる。したがって、半導体モジュール２の長側面１０ａの収納溝１０ｇの深さは、隙間Ｇが無くなるように、キャパシタ５の配線端子５１の正極導電層５３及び負極導電層５４から突出する絶縁層５２の先端の全体が入る深さであることが好ましい。

【0080】

（変形例１）
以下、半導体装置１の変形例について説明する。まず、変形例１の半導体モジュール２について、図１４を用いて説明する。図１４は、実施の形態（変形例１）の半導体装置に含まれる半導体モジュールの側面図（Ｚ－Ｙ面）である。変形例１の半導体モジュール２では、図１４に示されるように、実施の形態の半導体モジュール２において、長側面１０ａから延伸する正極端子４０及び負極端子４１が対向して設けられている。なお、半導体モジュール２の封止体１０内では、正極端子４０及び負極端子４１がこのように設けられるように、正極端子４０、負極端子４１の形状が変更されてよい。

【0081】

次に、このような半導体モジュール２とキャパシタ５との連結について、図１５を用いて説明する。図１５は、実施の形態（変形例１）の半導体装置の連結箇所の断面図である。なお、図１５は、変形例１の半導体モジュール２とキャパシタ５とを連結した場合において、図１及び図２の一点鎖線Ｘ－Ｘにおける図１２の断面図に対応する。

【0082】

変形例１のキャパシタ５に含まれる配線端子５１もまた絶縁層５２が正極導電層５３及び負極導電層５４により挟持されている。変形例１の正極導電層５３及び負極導電層５４は、実施の形態の正極導電層５３及び負極導電層５４に対して、正極締結孔５３ａ及び負極締結孔５４ａがそれぞれ対応する位置に形成されている。また、変形例１の正極導電層５３及び負極導電層５４は、負極開口孔５３ｂ及び正極開口孔５４ｂは形成されていない。

【0083】

このようなキャパシタ５の長側面５０ａに、複数（ここでは、例えば３つ）の半導体モジュール２の長側面１０ａをそれぞれ対向し、複数の半導体モジュール２をキャパシタ５に移動させる。キャパシタ５の配線端子５１が、複数の半導体モジュール２の正極端子４０及び負極端子４１により挟持される。この際、絶縁層５２の先端が、半導体モジュール２の長側面１０ａの収納溝１０ｇに入り込む（収納される）。

【0084】

キャパシタ５の配線端子５１を半導体モジュール２の正極端子４０及び負極端子４１の間に取り付けた後、図１５に示されるように、ボルト５５ａが負極端子４１の締結孔４１ｄと負極導電層５４の負極締結孔５４ａと正極導電層５３の正極締結孔５３ａと正極端子４０の締結孔４０ｄを挿通する。ボルト５５ａの下端部は、正極端子４０の締結孔４０ｄから露出し、当該下端部にナット５５ｂを締結する。

【0085】

このような半導体モジュール２及びキャパシタ５を含む半導体装置１もまた、実施の形態と同様に、インダクタンスを低減することができる。なお、変形例１では、ボルト５５ａと負極端子４１との間、ナット５５ｂと正極端子４０との間、締結孔４１ｄ、負極締結孔５４ａ、正極締結孔５３ａ、締結孔４０ｄ内に絶縁部材５５ｃ，５５ｄ，５５ｅが設けられている。このため、負極端子４１と正極端子４０との絶縁性が維持される。

【0086】

（変形例２）
変形例２の半導体モジュール２について、図１６を用いて説明する。図１６は、実施の形態（変形例２）の半導体装置に含まれる半導体モジュールの側面図（Ｚ－Ｙ面）である。変形例２の半導体モジュール２では、図１６に示されるように、実施の形態の半導体モジュール２において長側面１０ａから延伸する正極端子４０及び負極端子４１が側面視で同一平面を成している。なお、半導体モジュール２の封止体１０内では、正極端子４０及び負極端子４１がこのように設けられるように、正極端子４０、負極端子４１の形状が変更されてよい。

【0087】

次に、このような半導体モジュール２とキャパシタ５との連結について、図１７を用いて説明する。図１７は、実施の形態（変形例２）の半導体装置の連結箇所の断面図である。なお、図１７は、変形例２の半導体モジュール２とキャパシタ５とを連結した場合において、図１２の一点鎖線Ｘ－Ｘにおける断面図に対応する。

【0088】

変形例２のキャパシタ５に含まれる配線端子５１もまた絶縁層５２が正極導電層５３及び負極導電層５４により挟持されている。変形例２の正極導電層５３は、実施の形態の正極導電層５３と同様である。他方、変形例２の負極導電層５４は、実施の形態の負極導電層５４に対して、正極端子４０に接する部分が開口されて、フローティング配線５４ｄが設けられている。フローティング配線５４ｄは、負極導電層５４の他の部分から離隔されており、電気的に孤立している。フローティング配線５４ｄの厚さは負極導電層５４と同じ厚さである。フローティング配線５４ｄは、フローティング締結孔５４ｅが形成されている。変形例２の負極導電層５４は、正極開口孔５４ｂが形成されていない。

【0089】

このような配線端子５１では、負極導電層５４の負極締結孔５４ａと正極導電層５３の負極開口孔５３ｂが対応している。また、負極導電層５４に含まれるフローティング配線５４ｄのフローティング締結孔５４ｅと正極導電層５３の正極締結孔５３ａが対応している。

【0090】

このようなキャパシタ５の長側面５０ａに、複数（ここでは、例えば３つ）の半導体モジュール２の長側面１０ａをそれぞれ対向し、複数の半導体モジュール２をキャパシタ５に移動させる。キャパシタ５の配線端子５１に、おもて側から、複数の半導体モジュール２の正極端子４０及び負極端子４１が配置される。この際、絶縁層５２の先端が、半導体モジュール２の長側面１０ａの収納溝１０ｇに入り込む（収納される）。

【0091】

キャパシタ５の配線端子５１に半導体モジュール２の正極端子４０及び負極端子４１が配置された後、図１７に示されるように、ボルト５５ａが負極端子４１の締結孔４１ｄと負極導電層５４の負極締結孔５４ａとを挿通する。ボルト５５ａの下端部は、正極導電層５３の負極開口孔５３ｂから露出し、当該下端部にナット５５ｂを締結する。

【0092】

また、ボルト５５ａが正極端子４０の締結孔４０ｄとフローティング配線５４ｄのフローティング締結孔５４ｅと正極導電層５３の正極締結孔５３ａを挿通する。ボルト５５ａの下端部は、正極導電層５３の正極締結孔５３ａから露出し、当該下端部にナット５５ｂを締結する。

【0093】

このような半導体モジュール２及びキャパシタ５を含む半導体装置１もまた、実施の形態と同様に、インダクタンスを低減することができる。

【符号の説明】

【0094】

１ 半導体装置
２，２ａ，２ｂ，２ｃ 半導体モジュール
３ 半導体ユニット
５ キャパシタ
１０ 封止体
１０ａ，１０ｃ 長側面
１０ｂ，１０ｄ 短側面
１０ｅ 上面
１０ｆ 底面
１０ｇ 収納溝（窪み）
２０ 絶縁回路基板
２１ 絶縁層
２１ａ，２１ｃ 長側面
２１ｂ，２１ｄ 短側面
２２ａ 正極回路パターン層
２２ａ１ 端子領域
２２ａ２，２２ａ３ チップ領域
２２ｂ 負極回路パターン層
２２ｂ１ 端子領域
２２ｂ２，２２ｂ３ 配線領域
２２ｃ 出力回路パターン層
２２ｃ１ 端子領域
２２ｃ２，２２ｃ３ 配線領域
２２ｃ４，２２ｃ５ チップ領域
２２ｄ，２２ｆ 制御回路パターン層
２２ｅ，２２ｇ センス回路パターン層
２３ 金属層
３０ 半導体チップ
３１ 制御電極
３５ 接合部材
３６ 制御ワイヤ
３７ センスワイヤ
３８ 主電流ワイヤ
４０ 正極端子
４０ａ 正極接合領域
４０ｃ１ 接触面
４０ｄ 締結孔
４１ 負極端子
４１ａ 負極接合領域
４１ｂ 連係領域
４１ｃ 配線領域
４１ｃ１ 接触面
４１ｄ 締結孔
４２ 出力端子
４２ａ 出力接合領域
４３ａ，４３ｂ 制御端子
Ｔａ，Ｔｂ，Ｔｃ 配置領域
５０ 筐体
５０ａ，５０ｃ 長側面
５０ｂ，５０ｄ 短側面
５０ｅ 上面
５０ｆ 底面
５１ 配線端子
５２ 絶縁層
５３ 正極導電層
５３ａ 正極締結孔
５３ｂ 負極開口孔
５４ 負極導電層
５４ａ 負極締結孔
５４ｂ 正極開口孔
５４ｄ フローティング配線
５４ｅ フローティング締結孔
５５ａ ボルト
５５ｂ ナット
５５ｃ，５５ｄ，５５ｅ 絶縁部材

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】