知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025146783
(43)【公開日】2025-10-03
(54)【発明の名称】イメージセンサー及びその動作方法
(51)【国際特許分類】
H04N 25/77 20230101AFI20250926BHJP
H04N 25/771 20230101ALI20250926BHJP
H04N 25/532 20230101ALI20250926BHJP
H04N 25/59 20230101ALI20250926BHJP
H10F 39/18 20250101ALI20250926BHJP
H04N 25/531 20230101ALI20250926BHJP
【ＦＩ】
H04N25/77
H04N25/771
H04N25/532
H04N25/59
H10F39/18 A
H04N25/531
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2025044696
(22)【出願日】2025-03-19
(31)【優先権主張番号】10-2024-0039956
(32)【優先日】2024-03-22
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】110000051
【氏名又は名称】弁理士法人共生国際特許事務所
(72)【発明者】
【氏名】徐 ミン 雄
【テーマコード（参考）】
5C024
【Ｆターム（参考）】
5C024CX43
5C024CX51
5C024GX03
5C024GX16
5C024GX18
5C024GY39
5C024GY41
(57)【要約】 （修正有）
【課題】グローバルシャッター（ＧＳ）方式とローリングシャッター（ＲＳ）方式で動作可能なイメージセンサーを提供する。
【解決手段】伝送トランジスタＴＸを通じフォトダイオードＰＤで生成された光電荷を蓄積するフローティング拡散領域ＦＤ、リセットトランジスタＲＸ、ＦＤの電圧を増幅し第１ノードＮ１に出力するソースフォロワートランジスタＳＦ、第１ノードＮ１と出力ラインＣＬｉを接続させる選択トランジスタＳＸ、リセットトランジスタに接続される第２ノードＮ２、第１と第２ノードを接続する経路に配置される第１及び第２キャパシタＣＰ１、ＣＰ２を有し、ＧＳモードの信号ダンプ動作で第１ノードを通じ第１キャパシタにピクセル電圧を格納し、第１ノードを通じ第２キャパシタにリセット電圧を格納し、ＲＳモードで第１及び第２キャパシタ中の１つはＰＤからオーバーフローした電荷が格納されるよう構成される。
【選択図】図３Ａ
【解決手段】伝送トランジスタＴＸを通じフォトダイオードＰＤで生成された光電荷を蓄積するフローティング拡散領域ＦＤ、リセットトランジスタＲＸ、ＦＤの電圧を増幅し第１ノードＮ１に出力するソースフォロワートランジスタＳＦ、第１ノードＮ１と出力ラインＣＬｉを接続させる選択トランジスタＳＸ、リセットトランジスタに接続される第２ノードＮ２、第１と第２ノードを接続する経路に配置される第１及び第２キャパシタＣＰ１、ＣＰ２を有し、ＧＳモードの信号ダンプ動作で第１ノードを通じ第１キャパシタにピクセル電圧を格納し、第１ノードを通じ第２キャパシタにリセット電圧を格納し、ＲＳモードで第１及び第２キャパシタ中の１つはＰＤからオーバーフローした電荷が格納されるよう構成される。
【選択図】図３Ａ
【特許請求の範囲】
【請求項1】
ロードライバーと、
少なくとも１つのフォトダイオードと、
伝送トランジスタを通じて前記少なくとも１つのフォトダイオードで生成された光電荷を蓄積するフローティング拡散領域と、
リセット制御信号に基づいて、ピクセル電源端の電圧を前記フローティング拡散領域に提供するリセットトランジスタと、
前記フローティング拡散領域の電圧を増幅して第１ノードに出力するソースフォロワートランジスタと、
前記第１ノードと出力ラインを接続させる選択トランジスタと、
前記リセットトランジスタに接続される第２ノードと、
前記第１ノード及び前記第２ノードを接続する経路に配置される第１キャパシタ及び第２キャパシタと、
前記第１ノードと前記第２ノードとの間に位置し、前記第１キャパシタ及び前記第２キャパシタに各々接続される複数のトランジスタと、を有し、
グローバルシャッターモードの信号ダンプ動作（ｓｉｇｎａｌ－ｄｕｍｐ ｏｐｅｒａｔｉｏｎ）で、
前記ロードライバーは、前記複数のトランジスタを制御して前記第１ノードを通じて前記第１キャパシタにピクセル電圧を格納し、
前記第１ノードを通じて前記第２キャパシタにリセット電圧を格納し、
ローリングシャッターモードで、前記第１キャパシタ及び前記第２キャパシタの中の少なくとも１つは、前記少なくとも１つのフォトダイオードからオーバーフローした電荷が格納されるように構成されるラテラルオーバーフロー蓄積キャパシタ（Ｌａｔｅｒａｌ Ｏｖｅｒｆｌｏｗ Ｉｎｔｅｇｒａｔｉｏｎ Ｃａｐａｃｉｔｏｒ：ＬＯＦＩＣ）であることを特徴とするイメージセンサー。
少なくとも１つのフォトダイオードと、
伝送トランジスタを通じて前記少なくとも１つのフォトダイオードで生成された光電荷を蓄積するフローティング拡散領域と、
リセット制御信号に基づいて、ピクセル電源端の電圧を前記フローティング拡散領域に提供するリセットトランジスタと、
前記フローティング拡散領域の電圧を増幅して第１ノードに出力するソースフォロワートランジスタと、
前記第１ノードと出力ラインを接続させる選択トランジスタと、
前記リセットトランジスタに接続される第２ノードと、
前記第１ノード及び前記第２ノードを接続する経路に配置される第１キャパシタ及び第２キャパシタと、
前記第１ノードと前記第２ノードとの間に位置し、前記第１キャパシタ及び前記第２キャパシタに各々接続される複数のトランジスタと、を有し、
グローバルシャッターモードの信号ダンプ動作（ｓｉｇｎａｌ－ｄｕｍｐ ｏｐｅｒａｔｉｏｎ）で、
前記ロードライバーは、前記複数のトランジスタを制御して前記第１ノードを通じて前記第１キャパシタにピクセル電圧を格納し、
前記第１ノードを通じて前記第２キャパシタにリセット電圧を格納し、
ローリングシャッターモードで、前記第１キャパシタ及び前記第２キャパシタの中の少なくとも１つは、前記少なくとも１つのフォトダイオードからオーバーフローした電荷が格納されるように構成されるラテラルオーバーフロー蓄積キャパシタ（Ｌａｔｅｒａｌ Ｏｖｅｒｆｌｏｗ Ｉｎｔｅｇｒａｔｉｏｎ Ｃａｐａｃｉｔｏｒ：ＬＯＦＩＣ）であることを特徴とするイメージセンサー。
【請求項2】
前記グローバルシャッターモードのリードアウト動作で、前記ロードライバーは、前記複数のトランジスタの中の少なくとも一部を制御して、前記第２キャパシタに格納された前記リセット電圧を前記第２ノードを通じて前記フローティング拡散領域に伝達することを特徴とする請求項１に記載のイメージセンサー。
【請求項3】
前記第２ノードは、前記フローティング拡散領域と等電位を有することを特徴とする請求項１に記載のイメージセンサー。
【請求項4】
前記第２ノードと前記フローティング拡散領域を接続するコンバーティングゲイントランジスタをさらに有することを特徴とする請求項１に記載のイメージセンサー。
【請求項5】
前記ローリングシャッターモードのリードアウト動作で、
前記ロードライバーは、前記第２キャパシタが選択的に前記フローティング拡散領域に電気的に接続されるように前記複数のトランジスタの中の少なくとも一部を制御し、
前記第２キャパシタは、ラテラルオーバーフロー蓄積キャパシタで構成されることを特徴とする請求項１に記載のイメージセンサー。
前記ロードライバーは、前記第２キャパシタが選択的に前記フローティング拡散領域に電気的に接続されるように前記複数のトランジスタの中の少なくとも一部を制御し、
前記第２キャパシタは、ラテラルオーバーフロー蓄積キャパシタで構成されることを特徴とする請求項１に記載のイメージセンサー。
【請求項6】
前記グローバルシャッターモード及び前記ローリングシャッターモードで、前記フローティング拡散領域に格納された前記リセット電圧又は前記ピクセル電圧は、前記ソースフォロワートランジスタによって増幅されることを特徴とする請求項１に記載のイメージセンサー。
【請求項7】
前記第１ノードと接地との間で、互いに直列に接続されるプリチャージトランジスタ及びプリチャージ選択トランジスタと、
前記第１ノードと前記第２ノードとの間で、互いに直列に接続されるフィードバックトランジスタ、第１トランジスタ、及び第２トランジスタと、
前記フィードバックトランジスタを通じて前記第１ノードと接続される前記第１キャパシタと、
前記フィードバックトランジスタ及び前記第１トランジスタを通じて前記第１ノードと接続される前記第２キャパシタと、
前記第２キャパシタと前記第２ノードを接続する前記第２トランジスタと、をさらに有することを特徴とする請求項１に記載のイメージセンサー。
前記第１ノードと前記第２ノードとの間で、互いに直列に接続されるフィードバックトランジスタ、第１トランジスタ、及び第２トランジスタと、
前記フィードバックトランジスタを通じて前記第１ノードと接続される前記第１キャパシタと、
前記フィードバックトランジスタ及び前記第１トランジスタを通じて前記第１ノードと接続される前記第２キャパシタと、
前記第２キャパシタと前記第２ノードを接続する前記第２トランジスタと、をさらに有することを特徴とする請求項１に記載のイメージセンサー。
【請求項8】
前記ローリングシャッターモードで、前記ロードライバーは、前記フィードバックトランジスタ及び前記第１トランジスタをターンオフさせ、
前記グローバルシャッターモードで、前記ロードライバーは、前記フィードバックトランジスタ及び前記第１トランジスタを選択的にターンオフさせることを特徴とする請求項７に記載のイメージセンサー。
前記グローバルシャッターモードで、前記ロードライバーは、前記フィードバックトランジスタ及び前記第１トランジスタを選択的にターンオフさせることを特徴とする請求項７に記載のイメージセンサー。
【請求項9】
前記グローバルシャッターモードの前記信号ダンプ動作で、前記ロードライバーは、
前記フィードバックトランジスタ及び前記第１トランジスタをターンオンさせ、
前記第２トランジスタをターンオフさせて、前記第２キャパシタにリセット電圧を格納させることを特徴とする請求項７に記載のイメージセンサー。
前記フィードバックトランジスタ及び前記第１トランジスタをターンオンさせ、
前記第２トランジスタをターンオフさせて、前記第２キャパシタにリセット電圧を格納させることを特徴とする請求項７に記載のイメージセンサー。
【請求項10】
前記グローバルシャッターモードの前記信号ダンプ動作で、前記ロードライバーは、
前記フィードバックトランジスタをターンオンさせ、
前記第１トランジスタをターンオフさせて、前記第１キャパシタにピクセル電圧を格納させることを特徴とする請求項９に記載のイメージセンサー。
前記フィードバックトランジスタをターンオンさせ、
前記第１トランジスタをターンオフさせて、前記第１キャパシタにピクセル電圧を格納させることを特徴とする請求項９に記載のイメージセンサー。
【請求項11】
前記第１キャパシタと前記フローティング拡散領域を接続する第１リードトランジスタをさらに有し、
前記グローバルシャッターモードのリードアウト動作で、前記ロードライバーは、
前記第１リードトランジスタを制御して、第１キャパシタに格納された前記ピクセル電圧を前記フローティング拡散領域に伝達させ、
前記第２リードトランジスタを制御して、前記第２キャパシタに格納された前記リセット電圧を前記第２ノードを通じて前記フローティング拡散領域に伝達させることを特徴とする請求項１０に記載のイメージセンサー。
前記グローバルシャッターモードのリードアウト動作で、前記ロードライバーは、
前記第１リードトランジスタを制御して、第１キャパシタに格納された前記ピクセル電圧を前記フローティング拡散領域に伝達させ、
前記第２リードトランジスタを制御して、前記第２キャパシタに格納された前記リセット電圧を前記第２ノードを通じて前記フローティング拡散領域に伝達させることを特徴とする請求項１０に記載のイメージセンサー。
【請求項12】
前記第１ノードと接地との間で互いに直列に接続されるプリチャージトランジスタ及びプリチャージ選択トランジスタと、
前記第１ノードと前記第２ノードとの間で、互いに並列に接続される第１フィードバックトランジスタ及び第２フィードバックトランジスタと、
前記第１キャパシタ及び前記第２ノードに接続される第３トランジスタと、
前記第２キャパシタ及び前記第３ノードに接続される第４トランジスタと、をさらに有し、
前記第１キャパシタは、前記第１フィードバックトランジスタを通じて前記第１ノードと接続され、
前記第２キャパシタは、前記第２フィードバックトランジスタを通じて前記第１ノードと接続される請求項１に記載のイメージセンサー。
前記第１ノードと前記第２ノードとの間で、互いに並列に接続される第１フィードバックトランジスタ及び第２フィードバックトランジスタと、
前記第１キャパシタ及び前記第２ノードに接続される第３トランジスタと、
前記第２キャパシタ及び前記第３ノードに接続される第４トランジスタと、をさらに有し、
前記第１キャパシタは、前記第１フィードバックトランジスタを通じて前記第１ノードと接続され、
前記第２キャパシタは、前記第２フィードバックトランジスタを通じて前記第１ノードと接続される請求項１に記載のイメージセンサー。
【請求項13】
前記第２ノードと前記フローティング拡散領域を接続するコンバーティングゲイントランジスタをさらに有し、
前記グローバルシャッターモードのリードアウト動作で、前記ロードライバーは、前記リセット電圧及び前記ピクセル電圧が前記フローティング拡散領域に伝達される前に、前記リセットトランジスタ及び前記コンバーティングゲイントランジスタを制御して、前記フローティング拡散領域をプリチャージさせることを特徴とする請求項１に記載のイメージセンサー。
前記グローバルシャッターモードのリードアウト動作で、前記ロードライバーは、前記リセット電圧及び前記ピクセル電圧が前記フローティング拡散領域に伝達される前に、前記リセットトランジスタ及び前記コンバーティングゲイントランジスタを制御して、前記フローティング拡散領域をプリチャージさせることを特徴とする請求項１に記載のイメージセンサー。
【請求項14】
前記第１ノード及び前記第２ノードを接続する経路に一端が接続され、他端は接地に接続される第３キャパシタをさらに有し、
前記少なくとも１つのフォトダイオードは、第１フォトダイオード及び第２フォトダイオードを含み、
前記グローバルシャッターモードの前記信号ダンプ動作で、前記ロードライバーは、前記複数のトランジスタの中の少なくとも一部を制御して、
第１フォトダイオードで生成された光電荷に対応するピクセル電圧を前記第１キャパシタに格納させ、
第２フォトダイオードで生成された光電荷、又は第１フォトダイオードと第２フォトダイオードの全てで生成された光電荷に対応するピクセル電圧を前記第３キャパシタに格納させることを特徴とする請求項１に記載のイメージセンサー。
前記少なくとも１つのフォトダイオードは、第１フォトダイオード及び第２フォトダイオードを含み、
前記グローバルシャッターモードの前記信号ダンプ動作で、前記ロードライバーは、前記複数のトランジスタの中の少なくとも一部を制御して、
第１フォトダイオードで生成された光電荷に対応するピクセル電圧を前記第１キャパシタに格納させ、
第２フォトダイオードで生成された光電荷、又は第１フォトダイオードと第２フォトダイオードの全てで生成された光電荷に対応するピクセル電圧を前記第３キャパシタに格納させることを特徴とする請求項１に記載のイメージセンサー。
【請求項15】
前記第３キャパシタと前記フローティング拡散領域を接続する第２リードトランジスタをさらに有することを特徴とする請求項１４に記載のイメージセンサー。
【請求項16】
ロードライバーと、
少なくとも１つのフォトダイオードと、
伝送トランジスタを通じて前記少なくとも１つのフォトダイオードで生成された光電荷を蓄積するように構成されるフローティング拡散領域と、
リセット制御信号に基づいて、ピクセル電源端子の電圧を前記フローティング拡散領域に提供するリセットトランジスタと、
前記フローティング拡散領域の電圧を増幅して第１ノードに出力するソースフォロワートランジスタと、
前記第１ノードと出力ラインを接続する選択トランジスタと、
複数のトランジスタを通じて前記第１ノードに接続される複数のキャパシタと、を有し、
グローバルシャッターモードの信号ダンプ動作で、前記ロードライバーは、前記複数のトランジスタの中の少なくとも一部を制御して前記フローティング拡散領域からピクセル電圧又はリセット電圧を前記ソースフォロワートランジスタ及び前記第１ノードを通じて前記複数のキャパシタに格納させ、
前記複数のキャパシタの中の少なくともいずれか１つは、ローリングシャッターモードで、前記少なくとも１つのフォトダイオードからオーバーフローした電荷が格納されるように構成されるラテラルオーバーフロー蓄積キャパシタ（Ｌａｔｅｒａｌ Ｏｖｅｒｆｌｏｗ Ｉｎｔｅｇｒａｔｉｏｎ Ｃａｐａｃｉｔｏｒ：ＬＯＦＩＣ）であることを特徴とするイメージセンサー。
少なくとも１つのフォトダイオードと、
伝送トランジスタを通じて前記少なくとも１つのフォトダイオードで生成された光電荷を蓄積するように構成されるフローティング拡散領域と、
リセット制御信号に基づいて、ピクセル電源端子の電圧を前記フローティング拡散領域に提供するリセットトランジスタと、
前記フローティング拡散領域の電圧を増幅して第１ノードに出力するソースフォロワートランジスタと、
前記第１ノードと出力ラインを接続する選択トランジスタと、
複数のトランジスタを通じて前記第１ノードに接続される複数のキャパシタと、を有し、
グローバルシャッターモードの信号ダンプ動作で、前記ロードライバーは、前記複数のトランジスタの中の少なくとも一部を制御して前記フローティング拡散領域からピクセル電圧又はリセット電圧を前記ソースフォロワートランジスタ及び前記第１ノードを通じて前記複数のキャパシタに格納させ、
前記複数のキャパシタの中の少なくともいずれか１つは、ローリングシャッターモードで、前記少なくとも１つのフォトダイオードからオーバーフローした電荷が格納されるように構成されるラテラルオーバーフロー蓄積キャパシタ（Ｌａｔｅｒａｌ Ｏｖｅｒｆｌｏｗ Ｉｎｔｅｇｒａｔｉｏｎ Ｃａｐａｃｉｔｏｒ：ＬＯＦＩＣ）であることを特徴とするイメージセンサー。
【請求項17】
ローリングシャッターモードのリードアウト動作で、前記ロードライバーは、前記複数のトランジスタの中の少なくとも一部を制御して、前記複数のキャパシタの中の前記少なくとも１つのフォトダイオードからオーバーフローして第１キャパシタに格納された電荷を、前記リセットトランジスタに接続された第２ノードに伝達させることを特徴とする請求項１６に記載のイメージセンサー。
【請求項18】
前記ロードライバーは、コンバーティングゲイントランジスタを制御して前記オーバーフローした電荷を前記フローティング拡散領域に伝達させることを特徴とする請求項１７に記載のイメージセンサー。
【請求項19】
前記グローバルシャッターモードのリードアウト動作で、前記ロードライバーは、前記リセットトランジスタ及び前記コンバーティングゲイントランジスタを制御して、前記フローティング拡散領域をプリチャージさせることを特徴とする請求項１８に記載のイメージセンサー。
【請求項20】
フォトダイオード及び複数のトランジスタを含む複数のピクセルと、前記複数のピクセルの各々に制御信号を供給するロードライバーと、前記ロードライバーの駆動を制御するタイミングコントローラと、前記複数のピクセルのイメージ信号を出力する読出し回路と、を含むイメージセンサーで、
前記イメージセンサーが、グローバルシャッターモード制御信号に対応して、同一の時間区間で、光に露出された前記複数のピクセルの各々に含まれたフォトダイオードで生成した光電荷に対応して、ソースフォロワートランジスタが出力した第１ピクセル電圧を第１キャパシタに格納し、前記ソースフォロワートランジスタが出力したフローティング拡散領域の第１リセット電圧を第２キャパシタに格納する段階と、
前記イメージセンサーが、前記グローバルシャッターモード制御信号に対応して、前記複数のピクセルからのローリングリードアウトで、前記第１キャパシタに格納された前記第１ピクセル電圧及び前記第２キャパシタに格納された前記第１リセット電圧に各々対応する前記ソースフォロワートランジスタの出力をカラムラインに出力する段階と、
前記イメージセンサーが、ローリングシャッターモード制御信号に対応して、少なくとも一部が互いに異なる時間区間で、光に露出された前記複数のピクセルの各々に含まれたフォトダイオードで生成した光電荷に対応して、ソースフォロワートランジスタが出力した第２ピクセル電圧、及び前記ソースフォロワートランジスタが出力した前記フローティング拡散領域の第２リセット電圧をローリングリードアウトで前記カラムラインに出力する段階と、
前記イメージセンサーが、前記ローリングシャッターモード制御信号に対応して、ラテラルオーバーフロー蓄積（Ｌａｔｅｒａｌ Ｏｖｅｒｆｌｏｗ Ｉｎｔｅｇｒａｔｉｏｎ）方式により、前記フォトダイオードからオーバーフローした電荷が格納される前記第１キャパシタ又は前記第２キャパシタのキャパシタンスを選択的に前記フローティング拡散領域に提供する段階と、を有することを特徴とするイメージセンサーの動作方法。
前記イメージセンサーが、グローバルシャッターモード制御信号に対応して、同一の時間区間で、光に露出された前記複数のピクセルの各々に含まれたフォトダイオードで生成した光電荷に対応して、ソースフォロワートランジスタが出力した第１ピクセル電圧を第１キャパシタに格納し、前記ソースフォロワートランジスタが出力したフローティング拡散領域の第１リセット電圧を第２キャパシタに格納する段階と、
前記イメージセンサーが、前記グローバルシャッターモード制御信号に対応して、前記複数のピクセルからのローリングリードアウトで、前記第１キャパシタに格納された前記第１ピクセル電圧及び前記第２キャパシタに格納された前記第１リセット電圧に各々対応する前記ソースフォロワートランジスタの出力をカラムラインに出力する段階と、
前記イメージセンサーが、ローリングシャッターモード制御信号に対応して、少なくとも一部が互いに異なる時間区間で、光に露出された前記複数のピクセルの各々に含まれたフォトダイオードで生成した光電荷に対応して、ソースフォロワートランジスタが出力した第２ピクセル電圧、及び前記ソースフォロワートランジスタが出力した前記フローティング拡散領域の第２リセット電圧をローリングリードアウトで前記カラムラインに出力する段階と、
前記イメージセンサーが、前記ローリングシャッターモード制御信号に対応して、ラテラルオーバーフロー蓄積（Ｌａｔｅｒａｌ Ｏｖｅｒｆｌｏｗ Ｉｎｔｅｇｒａｔｉｏｎ）方式により、前記フォトダイオードからオーバーフローした電荷が格納される前記第１キャパシタ又は前記第２キャパシタのキャパシタンスを選択的に前記フローティング拡散領域に提供する段階と、を有することを特徴とするイメージセンサーの動作方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ＣＭＯＳイメージセンサー（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｍａｇｅ Ｓｅｎｓｏｒ）に関し、特に、グローバルシャッターモード及びローリングシャッターモードで動作可能なイメージイメージセンサーに関するものである。
【背景技術】
【0002】
イメージセンサーは、光信号を電気信号に変換させる装置である。
ローリングシャッター（ｒｏｌｌｉｎｇ ｓｈｕｔｔｅｒ）方式のイメージセンサーは、ピクセルアレイの各ローごとに露出される時間区間が互いに異なって動作する。
これに比べて、グローバルシャッター（ｇｌｏｂａｌ ｓｈｕｔｔｅｒ）方式のイメージセンサーは、ピクセルアレイの各ローごとに露出される時間区間が互いに同一に動作する。
ローリングシャッター（ｒｏｌｌｉｎｇ ｓｈｕｔｔｅｒ）方式のイメージセンサーは、ピクセルアレイの各ローごとに露出される時間区間が互いに異なって動作する。
これに比べて、グローバルシャッター（ｇｌｏｂａｌ ｓｈｕｔｔｅｒ）方式のイメージセンサーは、ピクセルアレイの各ローごとに露出される時間区間が互いに同一に動作する。
【0003】
日々進歩するイメージセンサーにおいては、常に、性能を向上させるという課題が存在する。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】米国特許第１１，３１７，０４２号明細書
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は上記従来のイメージセンサーにおける課題に鑑みてなされたものであって、本発明の目的は、グローバルシャッター方式とローリングシャッター方式の中のいずれか１つで選択的に動作可能なイメージセンサーを提供することにある。
【課題を解決するための手段】
【0006】
上記目的を達成するためになされた本発明によるイメージセンサーは、ロードライバーと、少なくとも１つのフォトダイオードと、伝送トランジスタを通じて前記少なくとも１つのフォトダイオードで生成された光電荷を蓄積するフローティング拡散領域と、リセット制御信号に基づいて、ピクセル電源端の電圧を前記フローティング拡散領域に提供するリセットトランジスタと、前記フローティング拡散領域の電圧を増幅して第１ノードに出力するソースフォロワートランジスタと、前記第１ノードと出力ラインを接続させる選択トランジスタと、前記リセットトランジスタに接続される第２ノードと、前記第１ノード及び前記第２ノードを接続する経路に配置される第１キャパシタ及び第２キャパシタと、前記第１ノードと前記第２ノードとの間に位置し、前記第１キャパシタ及び前記第２キャパシタに各々接続される複数のトランジスタと、を有し、グローバルシャッターモードの信号ダンプ動作（ｓｉｇｎａｌ－ｄｕｍｐ ｏｐｅｒａｔｉｏｎ）で、前記ロードライバーは、前記複数のトランジスタを制御して前記第１ノードを通じて前記第１キャパシタにピクセル電圧を格納し、前記第１ノードを通じて前記第２キャパシタにリセット電圧を格納し、ローリングシャッターモードで、前記第１キャパシタ及び前記第２キャパシタの中の少なくとも１つは、前記少なくとも１つのフォトダイオードからオーバーフローした電荷が格納されるように構成されるラテラルオーバーフロー蓄積キャパシタ（Ｌａｔｅｒａｌ Ｏｖｅｒｆｌｏｗ Ｉｎｔｅｇｒａｔｉｏｎ Ｃａｐａｃｉｔｏｒ：ＬＯＦＩＣ）であることを特徴とする。
【0007】
また、上記目的を達成するためになされた本発明によるイメージセンサーは、ロードライバーと、少なくとも１つのフォトダイオードと、伝送トランジスタを通じて前記少なくとも１つのフォトダイオードで生成された光電荷を蓄積するように構成されるフローティング拡散領域と、リセット制御信号に基づいて、ピクセル電源端子の電圧を前記フローティング拡散領域に提供するリセットトランジスタと、前記フローティング拡散領域の電圧を増幅して第１ノードに出力するソースフォロワートランジスタと、前記第１ノードと出力ラインを接続する選択トランジスタと、複数のトランジスタを通じて前記第１ノードに接続される複数のキャパシタと、を有し、グローバルシャッターモードの信号ダンプ動作で、前記ロードライバーは、前記複数のトランジスタの中の少なくとも一部を制御して前記フローティング拡散領域からピクセル電圧又はリセット電圧を前記ソースフォロワートランジスタ及び前記第１ノードを通じて前記複数のキャパシタに格納させ、前記複数のキャパシタの中の少なくともいずれか１つは、ローリングシャッターモードで、前記少なくとも１つのフォトダイオードからオーバーフローした電荷が格納されるように構成されるラテラルオーバーフロー蓄積キャパシタ（Ｌａｔｅｒａｌ Ｏｖｅｒｆｌｏｗ Ｉｎｔｅｇｒａｔｉｏｎ Ｃａｐａｃｉｔｏｒ：ＬＯＦＩＣ）であることを特徴とする。
【0008】
上記目的を達成するためになされた本発明によるイメージセンサーの動作方法は、フォトダイオード及び複数のトランジスタを含む複数のピクセルと、前記複数のピクセルの各々に制御信号を供給するロードライバーと、前記ロードライバーの駆動を制御するタイミングコントローラと、前記複数のピクセルのイメージ信号を出力する読出し回路と、を含むイメージセンサーで、前記イメージセンサーが、グローバルシャッターモード制御信号に対応して、同一の時間区間で、光に露出された前記複数のピクセルの各々に含まれたフォトダイオードで生成した光電荷に対応して、ソースフォロワートランジスタが出力した第１ピクセル電圧を第１キャパシタに格納し、前記ソースフォロワートランジスタが出力したフローティング拡散領域の第１リセット電圧を第２キャパシタに格納する段階と、前記イメージセンサーが、前記グローバルシャッターモード制御信号に対応して、前記複数のピクセルからのローリングリードアウトで、前記第１キャパシタに格納された前記第１ピクセル電圧及び前記第２キャパシタに格納された前記第１リセット電圧に各々対応する前記ソースフォロワートランジスタの出力をカラムラインに出力する段階と、前記イメージセンサーが、ローリングシャッターモード制御信号に対応して、少なくとも一部が互いに異なる時間区間で、光に露出された前記複数のピクセルの各々に含まれたフォトダイオードで生成した光電荷に対応して、ソースフォロワートランジスタが出力した第２ピクセル電圧、及び前記ソースフォロワートランジスタが出力した前記フローティング拡散領域の第２リセット電圧をローリングリードアウトで前記カラムラインに出力する段階と、
前記イメージセンサーが、前記ローリングシャッターモード制御信号に対応して、ラテラルオーバーフロー蓄積（Ｌａｔｅｒａｌ Ｏｖｅｒｆｌｏｗ Ｉｎｔｅｇｒａｔｉｏｎ）方式により、前記フォトダイオードからオーバーフローした電荷が格納される前記第１キャパシタ又は前記第２キャパシタのキャパシタンスを選択的に前記フローティング拡散領域に提供する段階と、を有することを特徴とする。
前記イメージセンサーが、前記ローリングシャッターモード制御信号に対応して、ラテラルオーバーフロー蓄積（Ｌａｔｅｒａｌ Ｏｖｅｒｆｌｏｗ Ｉｎｔｅｇｒａｔｉｏｎ）方式により、前記フォトダイオードからオーバーフローした電荷が格納される前記第１キャパシタ又は前記第２キャパシタのキャパシタンスを選択的に前記フローティング拡散領域に提供する段階と、を有することを特徴とする。
【発明の効果】
【0009】
本発明に係るイメージセンサーによれば、グローバルシャッター方式とローリングシャッター方式の中のいずれか１つで選択的に動作可能である。
本発明のイメージセンサーは、少ない数のトランジスタを利用して単純な構造としてグローバルシャッター方式とローリングシャッター方式の中のいずれか１つで動作可能であり、グローバルシャッター方式及びローリングシャッター方式の全てで劣化が少ないイメージを生成可能である。
本発明のイメージセンサーは、少ない数のトランジスタを利用して単純な構造としてグローバルシャッター方式とローリングシャッター方式の中のいずれか１つで動作可能であり、グローバルシャッター方式及びローリングシャッター方式の全てで劣化が少ないイメージを生成可能である。
【図面の簡単な説明】
【0010】
【図1】本発明の一実施形態によるイメージセンサーの概略構成を示すブロック図である。
【図3A】本発明の一実施形態によるイメージセンサーのピクセルの回路図である。
【図4A】本発明の一実施形態によるイメージセンサーのピクセルの回路図である。
【図5A】本発明の一実施形態によるイメージセンサーのピクセルの回路図である。
【図6A】本発明の一実施形態によるイメージセンサーのピクセルの回路図である。
【図7A】本発明の一実施形態によるイメージセンサーのピクセルの回路図である。
【図8A】本発明の一実施形態によるイメージセンサーのピクセルの回路図である。
【図9A】本発明の一実施形態によるイメージセンサーのピクセルの回路図である。
【図10A】本発明の一実施形態によるイメージセンサーのピクセルの回路図である。
【図11A】本発明の一実施形態によるイメージセンサーのピクセルの回路図である。
【図12】本発明の実施形態によるピクセルアレイのピクセルグループを説明するための図である。
【図13】本発明の一実施形態によるイメージセンサーの概略構成を示す斜視図である。
【図14】本発明の一実施形態によるイメージセンサーの概略構成を示す斜視図である。
【図15】本発明の一実施形態によるイメージセンサーの概略構成を示す斜視図である。
【図16A】本発明の一実施形態によるイメージセンサーの概略構成を示す斜視図である。
【図17】本発明の一実施形態による電子装置の概略構成を示すブロック図である。
【図18】本発明の一実施形態によるアプリケーションプロセッサの概略構成を示すブロック図である。
【図19】本発明の一実施形態によるイメージセンサーの動作方法を説明するためのフローチャートである。
【発明を実施するための形態】
【0011】
次に、本発明に係るイメージセンサー及びその動作方法を実施するための形態の具体例を図面を参照しながら説明する。
【0012】
図１は、本発明の一実施形態によるイメージセンサー１００の概略構成を示すブロック図である。
本発明の実施形態によるイメージセンサー１００は、モード制御信号ＭＣに基づいて、グローバルシャッターモード及びローリングシャッターモードの中のいずれか１つで動作する。
イメージセンサー１００は、グローバルシャッターモードでフィードバック構造に基づいて、１つのソースフォロワートランジスタを利用して信号ダンプ（ｓｉｇｎａｌ ｄｕｍｐ）動作とローリングリードアウト動作を全て実行する。
また、イメージセンサー１００は、グローバルシャッターモードでピクセル電圧又はリセット電圧を格納するキャパシタをラテラルオーバーフロー蓄積キャパシタ（Ｌａｔｅｒａｌ Ｏｖｅｒｆｌｏｗ Ｉｎｔｅｇｒａｔｉｏｎ Ｃａｐａｃｉｔｏｒ：ＬＯＦＩＣ）で構成する。
一実施形態で、イメージセンサー１００は、ローリングシャッターモードのリードアウト動作で、キャパシタの静電容量をフローティング拡散領域に選択的に提供する。
本明細書で、ピクセル電圧は、フォトダイオードで生成された光電荷に対応してカラムラインに出力される電圧を意味する。
本発明の実施形態によるイメージセンサー１００は、モード制御信号ＭＣに基づいて、グローバルシャッターモード及びローリングシャッターモードの中のいずれか１つで動作する。
イメージセンサー１００は、グローバルシャッターモードでフィードバック構造に基づいて、１つのソースフォロワートランジスタを利用して信号ダンプ（ｓｉｇｎａｌ ｄｕｍｐ）動作とローリングリードアウト動作を全て実行する。
また、イメージセンサー１００は、グローバルシャッターモードでピクセル電圧又はリセット電圧を格納するキャパシタをラテラルオーバーフロー蓄積キャパシタ（Ｌａｔｅｒａｌ Ｏｖｅｒｆｌｏｗ Ｉｎｔｅｇｒａｔｉｏｎ Ｃａｐａｃｉｔｏｒ：ＬＯＦＩＣ）で構成する。
一実施形態で、イメージセンサー１００は、ローリングシャッターモードのリードアウト動作で、キャパシタの静電容量をフローティング拡散領域に選択的に提供する。
本明細書で、ピクセル電圧は、フォトダイオードで生成された光電荷に対応してカラムラインに出力される電圧を意味する。
【0013】
図１を参照してイメージセンサー１００を詳細に説明する。
図１は、例示的にカラムライン別に並列にピクセル信号ＰＸＳを出力するイメージセンサー１００を示したが、本発明はこれに限定されなく、ピクセル別に並列にピクセル信号を出力するイメージセンサーで具現可能である。
イメージセンサー１００は、レンズを通じて撮像された物体の視覚的情報であるイメージデータを生成し、イメージ信号プロセッサ（未図示）は、イメージセンサー１００によって生成されたイメージデータを処理してディスプレイ装置に出力するか、或いは格納装置に格納するように具現される。
イメージセンサー１００は、ピクセルアレイ１１０、ロードライバー１２０、タイミングコントローラ１３０、ランプ信号生成器１４０、ＡＤＣ（ａｎａｌｏｇ－ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ）１５０、及び出力バッファ１６０を含む。
図１は、例示的にカラムライン別に並列にピクセル信号ＰＸＳを出力するイメージセンサー１００を示したが、本発明はこれに限定されなく、ピクセル別に並列にピクセル信号を出力するイメージセンサーで具現可能である。
イメージセンサー１００は、レンズを通じて撮像された物体の視覚的情報であるイメージデータを生成し、イメージ信号プロセッサ（未図示）は、イメージセンサー１００によって生成されたイメージデータを処理してディスプレイ装置に出力するか、或いは格納装置に格納するように具現される。
イメージセンサー１００は、ピクセルアレイ１１０、ロードライバー１２０、タイミングコントローラ１３０、ランプ信号生成器１４０、ＡＤＣ（ａｎａｌｏｇ－ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ）１５０、及び出力バッファ１６０を含む。
【0014】
ピクセルアレイ１１０は、複数のピクセルＰＸｓを含む。
ピクセルアレイ１１０は、ロードライバー１２０から選択トランジスタを制御する選択信号、リセットトランジスタを制御するリセット信号、及び伝送トランジスタを制御する伝送トランジスタ制御信号等の複数のピクセル駆動信号ＣＳｎを受信する。
ピクセルアレイ１１０の複数のピクセルＰＸｓの各々は、受信したピクセル駆動信号ＣＳｎの制御に応じて動作する。
複数のピクセルＰＸｓは、例えば、マトリックス（ｍａｔｒｉｘ）形状に配列される。
ピクセルＰＸの各々は、複数のローライン及び複数のカラムラインの中のいずれか１つのローライン及びいずれか１つのカラムラインと電気的に接続される。
一実施形態で、各ピクセルＰＸは、ロードライバー１２０によって制御される複数のトランジスタを含む。
一実施形態で、互いに隣接する２以上のピクセルＰＸｓは、１つのピクセルグループを構成し、ピクセルグループに含まれる２以上のピクセルＰＸｓは、伝送トランジスタ、駆動トランジスタ、選択トランジスタ、及びリセットトランジスタの中の少なくとも一部を互いに共有する。
ピクセルアレイ１１０は、ロードライバー１２０から選択トランジスタを制御する選択信号、リセットトランジスタを制御するリセット信号、及び伝送トランジスタを制御する伝送トランジスタ制御信号等の複数のピクセル駆動信号ＣＳｎを受信する。
ピクセルアレイ１１０の複数のピクセルＰＸｓの各々は、受信したピクセル駆動信号ＣＳｎの制御に応じて動作する。
複数のピクセルＰＸｓは、例えば、マトリックス（ｍａｔｒｉｘ）形状に配列される。
ピクセルＰＸの各々は、複数のローライン及び複数のカラムラインの中のいずれか１つのローライン及びいずれか１つのカラムラインと電気的に接続される。
一実施形態で、各ピクセルＰＸは、ロードライバー１２０によって制御される複数のトランジスタを含む。
一実施形態で、互いに隣接する２以上のピクセルＰＸｓは、１つのピクセルグループを構成し、ピクセルグループに含まれる２以上のピクセルＰＸｓは、伝送トランジスタ、駆動トランジスタ、選択トランジスタ、及びリセットトランジスタの中の少なくとも一部を互いに共有する。
【0015】
複数のピクセルＰＸｓの各々は、入射した光信号を電気的信号に変換する光電変換素子を含む。
各ピクセルＰＸは、少なくとも１つの光電変換素子を含む。
光電変換素子は、フォトダイオード（ｐｈｏｔｏｄｉｏｄｅ：ＰＤ）であり得る。
光電変換素子は、フォトダイオード（ｐｈｏｔｏｄｉｏｄｅ：ＰＤ）、フォトキャパシタ（ｐｈｏｔｏｃａｐａｃｉｔｏｒ）、フォトゲート（ｐｈｏｔｏｇａｔｅ）、ピンドフォトダイオード（ｐｉｎｎｅｄ ｐｈｏｔｏｄｉｏｄｅ：ＰＰＤ）、部分的ピンドフォトダイオード（ｐａｒｔｉａｌｌｙ ｐｉｎｎｅｄ ｐｈｏｔｏｄｉｏｄｅ）、有機フォトダイオード（Ｏｒｇａｎｉｃ Ｐｈｏｔｏ Ｄｉｏｄｅ：ＯＰＤ）、及びクォンタムドット（Ｑｕａｎｔｕｍ Ｄｏｔ：ＱＤ）の中のいずれか１つであるか、或いはこれらの組み合わせ等であり得る。
本明細書の実施形態は、光電変換素子がフォトダイオードＰＤであることを前提として説明するが、先に記述した他の光電変換素子を使用することができ、フォトダイオードＰＤであることに限定しない。
各ピクセルＰＸは、少なくとも１つの光電変換素子を含む。
光電変換素子は、フォトダイオード（ｐｈｏｔｏｄｉｏｄｅ：ＰＤ）であり得る。
光電変換素子は、フォトダイオード（ｐｈｏｔｏｄｉｏｄｅ：ＰＤ）、フォトキャパシタ（ｐｈｏｔｏｃａｐａｃｉｔｏｒ）、フォトゲート（ｐｈｏｔｏｇａｔｅ）、ピンドフォトダイオード（ｐｉｎｎｅｄ ｐｈｏｔｏｄｉｏｄｅ：ＰＰＤ）、部分的ピンドフォトダイオード（ｐａｒｔｉａｌｌｙ ｐｉｎｎｅｄ ｐｈｏｔｏｄｉｏｄｅ）、有機フォトダイオード（Ｏｒｇａｎｉｃ Ｐｈｏｔｏ Ｄｉｏｄｅ：ＯＰＤ）、及びクォンタムドット（Ｑｕａｎｔｕｍ Ｄｏｔ：ＱＤ）の中のいずれか１つであるか、或いはこれらの組み合わせ等であり得る。
本明細書の実施形態は、光電変換素子がフォトダイオードＰＤであることを前提として説明するが、先に記述した他の光電変換素子を使用することができ、フォトダイオードＰＤであることに限定しない。
【0016】
ロードライバー１２０は、タイミングコントローラ１３０の制御に応じてピクセルアレイ１１０のいずれか１つのロー（ｒｏｗ）又は複数のローを駆動する。
即ち、ロードライバー１２０は、複数のローの中の少なくともいずれか１つのローを駆動する。
ロードライバー１２０は、複数のローの中の少なくともいずれか１つのローを駆動するための選択信号を生成する。
ロードライバー１２０は、選択されたローに対応するピクセルを活性化させる。
選択されたローのピクセルのピクセル信号ＰＸＳは、複数のカラムラインＣＬｍを通じてＡＤＣ１５０に伝達される。
即ち、ロードライバー１２０は、複数のローの中の少なくともいずれか１つのローを駆動する。
ロードライバー１２０は、複数のローの中の少なくともいずれか１つのローを駆動するための選択信号を生成する。
ロードライバー１２０は、選択されたローに対応するピクセルを活性化させる。
選択されたローのピクセルのピクセル信号ＰＸＳは、複数のカラムラインＣＬｍを通じてＡＤＣ１５０に伝達される。
【0017】
ピクセル信号ＰＸＳは、リセット電圧信号及びピクセル電圧信号を含む。
ピクセル電圧信号は、複数のピクセルの各々に含まれたフォトダイオードＰＤで生成された電荷が反映されたフローティング拡散領域（ｆｌｏａｔｉｎｇ ｄｉｆｆｕｓｉｏｎ ｒｅｇｉｏｎ）の電圧である。
リセット電圧信号は、ピクセル電圧信号と相関二重サンプリング（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ：ＣＤＳ）を実行するための基準電圧として使用されるフローティング拡散領域の電圧である。
タイミングコントローラ１３０は、ピクセルアレイ１１０、ロードライバー１２０、ランプ信号生成器１４０、及びＡＤＣ１５０を制御する。
タイミングコントローラ１３０は、ロードライバー１２０にタイミングコントロール信号（ｔｉｍｉｎｇ ｃｏｎｔｒｏｌ ｓｉｇｎａｌ：ＴＣ）を提供する。
ピクセル電圧信号は、複数のピクセルの各々に含まれたフォトダイオードＰＤで生成された電荷が反映されたフローティング拡散領域（ｆｌｏａｔｉｎｇ ｄｉｆｆｕｓｉｏｎ ｒｅｇｉｏｎ）の電圧である。
リセット電圧信号は、ピクセル電圧信号と相関二重サンプリング（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ：ＣＤＳ）を実行するための基準電圧として使用されるフローティング拡散領域の電圧である。
タイミングコントローラ１３０は、ピクセルアレイ１１０、ロードライバー１２０、ランプ信号生成器１４０、及びＡＤＣ１５０を制御する。
タイミングコントローラ１３０は、ロードライバー１２０にタイミングコントロール信号（ｔｉｍｉｎｇ ｃｏｎｔｒｏｌ ｓｉｇｎａｌ：ＴＣ）を提供する。
【0018】
本発明の実施形態によるタイミングコントロール信号ＴＣは、モード制御信号ＭＣに基づいて、異なって設定される。
例えば、モード制御信号ＭＣは、ユーザ（ｕｓｅｒ）から選択された撮影モードに基づいた信号であり、撮影モードは、停止画モード、動画モード等を含む。
モード制御信号ＭＣは、イメージセンサー１００がグローバルシャッターモード又はローリングシャッターモードで動作するように制御する信号である。
一実施形態で、モード制御信号ＭＣは、イメージ信号プロセッサから提供される。
ロードライバー１２０は、タイミングコントロール信号ＴＣに基づいて、複数のピクセルＰＸｓの各々をグローバルシャッター方式又はローリングシャッター方式で駆動させる。
ロードライバー１２０は、ソースフォロワートランジスタを制御する信号を利用して、グローバルシャッター方式又はローリングシャッター方式の全てで複数のピクセルＰＸｓの各々のピクセル信号ＰＸＳを出力する。
複数のピクセルＰＸｓの各々は、１つのソースフォロワートランジスタを含む。
即ち、１つの同一のソースフォロワートランジスタがグローバルシャッター方式又はローリングシャッター方式の全てでピクセル信号ＰＸＳの出力として利用される。
例えば、モード制御信号ＭＣは、ユーザ（ｕｓｅｒ）から選択された撮影モードに基づいた信号であり、撮影モードは、停止画モード、動画モード等を含む。
モード制御信号ＭＣは、イメージセンサー１００がグローバルシャッターモード又はローリングシャッターモードで動作するように制御する信号である。
一実施形態で、モード制御信号ＭＣは、イメージ信号プロセッサから提供される。
ロードライバー１２０は、タイミングコントロール信号ＴＣに基づいて、複数のピクセルＰＸｓの各々をグローバルシャッター方式又はローリングシャッター方式で駆動させる。
ロードライバー１２０は、ソースフォロワートランジスタを制御する信号を利用して、グローバルシャッター方式又はローリングシャッター方式の全てで複数のピクセルＰＸｓの各々のピクセル信号ＰＸＳを出力する。
複数のピクセルＰＸｓの各々は、１つのソースフォロワートランジスタを含む。
即ち、１つの同一のソースフォロワートランジスタがグローバルシャッター方式又はローリングシャッター方式の全てでピクセル信号ＰＸＳの出力として利用される。
【0019】
一実施形態で、ロードライバー１２０は、ローリングシャッター方式に複数のピクセルＰＸｓの各々を駆動させる場合、複数の変換利得モード（ｃｏｎｖｅｒｓｉｏｎ ｇａｉｎ ｍｏｄｅｓ）を提供するようにピクセルＰＸを動作させる。
この場合、ピクセルＰＸがピクセル電圧に高変換利得（Ｈｉｇｈ Ｃｏｎｖｅｒｓｉｏｎ Ｇａｉｎ：ＨＣＧ）を適用してピクセル電圧信号を生成するか、或いは、ピクセル電圧に低変換利得（Ｌｏｗ Ｃｏｎｖｅｒｓｉｏｎ Ｇａｉｎ：ＬＣＧ）を適用してピクセル電圧信号を生成するように、ロードライバー１２０は、ラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣをフローティング拡散領域に選択的に、電気的に接続させる。
ローリングシャッターモードで、複数の変換利得モードで使用されるラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣは、グローバルシャッターモードの信号ダンプ動作でピクセル電圧を格納するキャパシタ又はリセット電圧を格納するキャパシタである。
タイミングコントローラ１３０は、ランプ制御信号（ＣＳ＿ＲＰ）を通じてランプ信号生成器１４０を制御し、ＡＤＣ制御信号（ＣＳ＿ＡＤＣ）を通じてＡＤＣ１５０を制御する。
ランプ制御信号（ＣＳ＿ＲＰ）は、ランプイネーブル信号、モード信号等を含む。
この場合、ピクセルＰＸがピクセル電圧に高変換利得（Ｈｉｇｈ Ｃｏｎｖｅｒｓｉｏｎ Ｇａｉｎ：ＨＣＧ）を適用してピクセル電圧信号を生成するか、或いは、ピクセル電圧に低変換利得（Ｌｏｗ Ｃｏｎｖｅｒｓｉｏｎ Ｇａｉｎ：ＬＣＧ）を適用してピクセル電圧信号を生成するように、ロードライバー１２０は、ラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣをフローティング拡散領域に選択的に、電気的に接続させる。
ローリングシャッターモードで、複数の変換利得モードで使用されるラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣは、グローバルシャッターモードの信号ダンプ動作でピクセル電圧を格納するキャパシタ又はリセット電圧を格納するキャパシタである。
タイミングコントローラ１３０は、ランプ制御信号（ＣＳ＿ＲＰ）を通じてランプ信号生成器１４０を制御し、ＡＤＣ制御信号（ＣＳ＿ＡＤＣ）を通じてＡＤＣ１５０を制御する。
ランプ制御信号（ＣＳ＿ＲＰ）は、ランプイネーブル信号、モード信号等を含む。
【0020】
ランプ信号生成器１４０は、ランプ制御信号（ＣＳ＿ＲＰ）に対応してランプ信号ＲＡＭＰを生成する。
ランプ信号生成器１４０は、予め設定された勾配を有するランプ信号ＲＡＭＰを生成する。
ランプ信号生成器１４０は、生成したランプ信号ＲＡＭＰをＡＤＣ１５０に提供する。
ＡＤＣ１５０は、ランプ信号ＲＡＭＰに基づいて、ピクセル信号ＰＸＳのリセット電圧信号及びピクセル電圧信号をデジタル信号ピクセルデータＰＸＤに変換して出力する。
例えば、ＡＤＣ１５０は、相関二重サンプリング方式にリセット電圧信号及びピクセル電圧信号をランプ信号ＲＡＭＰに基づいて、各々デジタル信号に変換し、リセット電圧信号とピクセル電圧信号との差をデジタル信号であるピクセルデータＰＸＤに出力する。
ＡＤＣ１５０は、比較器１５１及びカウンター回路１５２を含む。
ランプ信号生成器１４０は、予め設定された勾配を有するランプ信号ＲＡＭＰを生成する。
ランプ信号生成器１４０は、生成したランプ信号ＲＡＭＰをＡＤＣ１５０に提供する。
ＡＤＣ１５０は、ランプ信号ＲＡＭＰに基づいて、ピクセル信号ＰＸＳのリセット電圧信号及びピクセル電圧信号をデジタル信号ピクセルデータＰＸＤに変換して出力する。
例えば、ＡＤＣ１５０は、相関二重サンプリング方式にリセット電圧信号及びピクセル電圧信号をランプ信号ＲＡＭＰに基づいて、各々デジタル信号に変換し、リセット電圧信号とピクセル電圧信号との差をデジタル信号であるピクセルデータＰＸＤに出力する。
ＡＤＣ１５０は、比較器１５１及びカウンター回路１５２を含む。
【0021】
ピクセル信号ＰＸＳ及びランプ信号ＲＡＭＰは、比較器１５１に提供される。
カウンター回路１５２は、リセット電圧信号のレベル及びピクセル電圧信号のレベルに対応するクロック信号をカウントする。
カウンター回路１５２は、リセット電圧信号のレベルとピクセル電圧信号のレベルとの差をデジタル信号であるピクセルデータＰＸＤとして生成する。
出力バッファ１６０は、ピクセル信号ＰＸＤの格納のために各カラムに対応する複数のカラムメモリブロック１６１を含む。
出力バッファ１６０は、カラムメモリブロック１６１に格納されたピクセル信号ＰＸＤを増幅するためのセンスアンプ１６２を含む。
センスアンプＳＡは、増幅されたピクセル信号ＰＸＤをイメージデータＩＤＴに出力する。
カウンター回路１５２は、リセット電圧信号のレベル及びピクセル電圧信号のレベルに対応するクロック信号をカウントする。
カウンター回路１５２は、リセット電圧信号のレベルとピクセル電圧信号のレベルとの差をデジタル信号であるピクセルデータＰＸＤとして生成する。
出力バッファ１６０は、ピクセル信号ＰＸＤの格納のために各カラムに対応する複数のカラムメモリブロック１６１を含む。
出力バッファ１６０は、カラムメモリブロック１６１に格納されたピクセル信号ＰＸＤを増幅するためのセンスアンプ１６２を含む。
センスアンプＳＡは、増幅されたピクセル信号ＰＸＤをイメージデータＩＤＴに出力する。
【0022】
図２Ａは、図１のイメージセンサー１００のグローバルシャッターモードの動作を説明するための図であり、図２Ｂは、図１のイメージセンサー１００のローリングシャッターモードの動作を説明するための図である。
図１及び図２Ａを参照すると、イメージセンサー１００は、グローバルシャッターモードで動作する時、ピクセルアレイ１１０の全体ピクセルに対してフォトダイオードの光電荷蓄積時間（ｉｎｔｅｇｒａｔｉｏｎ ｔｉｍｅ）Ｐ１が同一の時間区間に位置するように各ピクセルＰＸを制御する。
蓄積時間は、フォトダイオードが実質的に光電荷を蓄積する時間を意味する。
イメージセンサー１００は、光電荷蓄積時間Ｐ１に信号ダンプ動作を実行する。
図１及び図２Ａを参照すると、イメージセンサー１００は、グローバルシャッターモードで動作する時、ピクセルアレイ１１０の全体ピクセルに対してフォトダイオードの光電荷蓄積時間（ｉｎｔｅｇｒａｔｉｏｎ ｔｉｍｅ）Ｐ１が同一の時間区間に位置するように各ピクセルＰＸを制御する。
蓄積時間は、フォトダイオードが実質的に光電荷を蓄積する時間を意味する。
イメージセンサー１００は、光電荷蓄積時間Ｐ１に信号ダンプ動作を実行する。
【0023】
グローバルシャッターモードで、イメージセンサー１００は、ローリングリードアウト動作を実行する。
即ち、イメージセンサー１００は、蓄積時間の後に、リードアウトが実行される時間区間がピクセルアレイのロー別に異なるように各ピクセルＰＸを制御する。
又は、リードアウトが実行される時間区間は、一定グループのロー別に異なり得る。
この場合、同一グループのピクセルは、同一の時間区間で、リードアウトが実行される。
イメージ信号のいずれか１つのフレームに対応して、ピクセルアレイ１１０の全体のピクセルＰＸｓに対するリードアウトに所要される時間は、フレームリードアウト時間Ｐ２である。
即ち、イメージセンサー１００は、蓄積時間の後に、リードアウトが実行される時間区間がピクセルアレイのロー別に異なるように各ピクセルＰＸを制御する。
又は、リードアウトが実行される時間区間は、一定グループのロー別に異なり得る。
この場合、同一グループのピクセルは、同一の時間区間で、リードアウトが実行される。
イメージ信号のいずれか１つのフレームに対応して、ピクセルアレイ１１０の全体のピクセルＰＸｓに対するリードアウトに所要される時間は、フレームリードアウト時間Ｐ２である。
【0024】
図１及び図２Ｂを参照すると、イメージセンサー１００は、ローリングシャッターモードで動作する時、フォトダイオードの光電荷蓄積時間Ｐ３が位置した時間区間がピクセルアレイのロー別に互いに異なるように各ピクセルＰＸを制御する。
実施形態に応じて、蓄積が実行される時間区間は、すべてのロー別に異なり得る。
又は、蓄積が実行される時間区間は、一定グループのロー別に異なり得る。
この場合、同一グループのピクセルは、同一の時間区間で光電荷の蓄積が実行される。
ローリングシャッターモードで、イメージセンサー１００は、ローリングリードアウト動作を実行する。
即ち、イメージセンサー１００は、蓄積時間の後に、リードアウトが実行される時間区間Ｐ４がピクセルアレイのロー別に異なるように各ピクセルＰＸを制御する。
又は、リードアウトが実行される時間区間は、一定グループのロー別に異なり得る。
この場合、同一グループのピクセルは、同一の時間区間でリードアウトが実行される。
実施形態に応じて、蓄積が実行される時間区間は、すべてのロー別に異なり得る。
又は、蓄積が実行される時間区間は、一定グループのロー別に異なり得る。
この場合、同一グループのピクセルは、同一の時間区間で光電荷の蓄積が実行される。
ローリングシャッターモードで、イメージセンサー１００は、ローリングリードアウト動作を実行する。
即ち、イメージセンサー１００は、蓄積時間の後に、リードアウトが実行される時間区間Ｐ４がピクセルアレイのロー別に異なるように各ピクセルＰＸを制御する。
又は、リードアウトが実行される時間区間は、一定グループのロー別に異なり得る。
この場合、同一グループのピクセルは、同一の時間区間でリードアウトが実行される。
【0025】
図３Ａは、本発明の一実施形態によるイメージセンサーのピクセルの回路図である。
図３ＡのピクセルＰＸは、図１のイメージセンサー１００のピクセルＰＸに対応する。
図３Ｂは、図３ＡのピクセルＰＸのグローバルシャッターモードで信号ダンプ動作を概念的に説明するための図であり、図３Ｃは、図３ＡのピクセルＰＸのグローバルシャッターモードでリードアウト動作を概念的に）であり、図３Ｄは、図３ＡのピクセルのグローバルシャッターモードでピクセルＰＸの動作を説明するためのタイミング図であり、図３Ｅは、図３ＡのピクセルＰＸのローリングシャッターモードの動作を概念的に説明するための図であり、図３Ｆは、図３ＡのピクセルのローリングシャッターモードでピクセルＰＸの動作を説明するためのタイミング図である。
図３ＡのピクセルＰＸは、図１のイメージセンサー１００のピクセルＰＸに対応する。
図３Ｂは、図３ＡのピクセルＰＸのグローバルシャッターモードで信号ダンプ動作を概念的に説明するための図であり、図３Ｃは、図３ＡのピクセルＰＸのグローバルシャッターモードでリードアウト動作を概念的に）であり、図３Ｄは、図３ＡのピクセルのグローバルシャッターモードでピクセルＰＸの動作を説明するためのタイミング図であり、図３Ｅは、図３ＡのピクセルＰＸのローリングシャッターモードの動作を概念的に説明するための図であり、図３Ｆは、図３ＡのピクセルのローリングシャッターモードでピクセルＰＸの動作を説明するためのタイミング図である。
【0026】
図３Ａを参照すると、本発明の実施形態によるピクセルＰＸは、フォトダイオードＰＤ、伝送トランジスタＴＸ、リセットトランジスタＲＸ、ソースフォロワートランジスタＳＦ、選択トランジスタＳＸ、プリチャージトランジスタＰＸ、プリチャージ選択トランジスタＰＳＸ、フィードバックトランジスタＦＢＴ、第１トランジスタＴ１、第２トランジスタＴ２、第１キャパシタＣＰ１、及び第２キャパシタＣＰ２を含む。
伝送トランジスタＴＸは、フォトダイオードＰＤとフローティング拡散領域ＦＤを接続し、伝送制御信号ＴＧによって制御される。
リセットトランジスタＲＸは、第１ピクセル電圧電源ＶＤＤ１とフローティング拡散領域ＦＤを接続し、リセット制御信号ＲＳによって制御される。
リセットトランジスタＲＸの一端子は、第１ピクセル電圧電源ＶＤＤ１に接続され、他の端子は、第２ノードＮ２に接続される。
第２ノードＮ２は、フローティング拡散領域ＦＤに含まれる。
したがって、第２ノードＮ２の電位は、フローティング拡散領域ＦＤの電位と同一である。
伝送トランジスタＴＸは、フォトダイオードＰＤとフローティング拡散領域ＦＤを接続し、伝送制御信号ＴＧによって制御される。
リセットトランジスタＲＸは、第１ピクセル電圧電源ＶＤＤ１とフローティング拡散領域ＦＤを接続し、リセット制御信号ＲＳによって制御される。
リセットトランジスタＲＸの一端子は、第１ピクセル電圧電源ＶＤＤ１に接続され、他の端子は、第２ノードＮ２に接続される。
第２ノードＮ２は、フローティング拡散領域ＦＤに含まれる。
したがって、第２ノードＮ２の電位は、フローティング拡散領域ＦＤの電位と同一である。
【0027】
本発明の実施形態によるピクセルＰＸは、グローバルシャッターモードのローリングリードアウト動作で、リセットトランジスタＲＸを利用してフローティング拡散領域ＦＤをプリチャージする。
即ち、フローティング拡散領域ＦＤをプリチャージするための別のトランジスタを含まなくともよい。
ソースフォロワートランジスタＳＦは、駆動トランジスタと称され、フローティング拡散領域ＦＤの電圧によって制御される。
ソースフォロワートランジスタＳＦは、第１ノードＮ１と第２ピクセル電圧電源ＶＤＤ２を接続する。
第２ピクセル電圧電源ＶＤＤ２は、第１ピクセル電圧電源ＶＤＤ１と同一であるか、或いは、異なる電圧を提供する。
即ち、フローティング拡散領域ＦＤをプリチャージするための別のトランジスタを含まなくともよい。
ソースフォロワートランジスタＳＦは、駆動トランジスタと称され、フローティング拡散領域ＦＤの電圧によって制御される。
ソースフォロワートランジスタＳＦは、第１ノードＮ１と第２ピクセル電圧電源ＶＤＤ２を接続する。
第２ピクセル電圧電源ＶＤＤ２は、第１ピクセル電圧電源ＶＤＤ１と同一であるか、或いは、異なる電圧を提供する。
【0028】
第１ノードＮ１と第２ノードＮ２との間にはフィードバックトランジスタＦＢＴ、第１トランジスタＴ１、及び第２トランジスタＴ２が互いに直列に接続されて配置される。
フィードバックトランジスタＦＢＴ、第１トランジスタＴ１、及び第２トランジスタＴ２が互いに直列に順次に配置される場合、フィードバックトランジスタＦＢＴの一端子は、第１ノードＮ１に接続され、他の端子は、第１トランジスタＴ１の一端子と第１キャパシタＣＰ１の一端子に接続される。
第１トランジスタＴ１の一端子は、フィードバックトランジスタＦＢＴの他の端子に接続され、第１トランジスタＴ１の他の端子は、第２トランジスタＴ２の一端子と第２キャパシタＣＰ２の一端子に接続される。
第２トランジスタＴ２の一端子は、第１トランジスタＴ１の他の端子に接続され、第２トランジスタＴ２の他の端子は、第２ノードＮ２に接続される。
フィードバックトランジスタＦＢＴ、第１トランジスタＴ１、及び第２トランジスタＴ２が互いに直列に順次に配置される場合、フィードバックトランジスタＦＢＴの一端子は、第１ノードＮ１に接続され、他の端子は、第１トランジスタＴ１の一端子と第１キャパシタＣＰ１の一端子に接続される。
第１トランジスタＴ１の一端子は、フィードバックトランジスタＦＢＴの他の端子に接続され、第１トランジスタＴ１の他の端子は、第２トランジスタＴ２の一端子と第２キャパシタＣＰ２の一端子に接続される。
第２トランジスタＴ２の一端子は、第１トランジスタＴ１の他の端子に接続され、第２トランジスタＴ２の他の端子は、第２ノードＮ２に接続される。
【0029】
第１ノードＮ１とグラウンドとの間にはプリチャージトランジスタＰＸ及びプリチャージ選択トランジスタＰＳＸが直列に接続される。
プリチャージトランジスタＰＸは、第１ノードＮ１とプリチャージ選択トランジスタＰＳＸを接続し、プリチャージ信号ＰＣによって制御される。
プリチャージ選択トランジスタＰＳＸは、プリチャージトランジスタＰＸとグラウンドを接続し、プリチャージ選択信号ＰＳＥＬによって制御される。
選択トランジスタＳＸは、第１ノードＮ１とカラムラインＣＬｉを接続し、選択信号ＳＥＬによって制御される。
プリチャージトランジスタＰＸは、第１ノードＮ１とプリチャージ選択トランジスタＰＳＸを接続し、プリチャージ信号ＰＣによって制御される。
プリチャージ選択トランジスタＰＳＸは、プリチャージトランジスタＰＸとグラウンドを接続し、プリチャージ選択信号ＰＳＥＬによって制御される。
選択トランジスタＳＸは、第１ノードＮ１とカラムラインＣＬｉを接続し、選択信号ＳＥＬによって制御される。
【0030】
本発明の実施形態によるピクセルＰＸは、１つのソースフォロワートランジスタＳＦを利用してグローバルシャッターモードで信号ダンプ動作及びローリングリードアウト動作を実行する。
また、第２キャパシタＣＰ２は、ラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成される。
即ち、イメージセンサー１００がローリングシャッターモードで動作する場合、蓄積時間にフォトダイオードＰＤでオーバーフローされた電荷は、第２キャパシタＣＰ２に格納される。
イメージセンサー１００がグローバルシャッターモードで動作する場合、蓄積時間にリセット制御信号ＲＳは、ハイレベルを有し、フォトダイオードＰＤでオーバーフローされた電荷は、第２キャパシタＣＰ２に格納されないことがあり得る。
また、第２キャパシタＣＰ２は、ラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成される。
即ち、イメージセンサー１００がローリングシャッターモードで動作する場合、蓄積時間にフォトダイオードＰＤでオーバーフローされた電荷は、第２キャパシタＣＰ２に格納される。
イメージセンサー１００がグローバルシャッターモードで動作する場合、蓄積時間にリセット制御信号ＲＳは、ハイレベルを有し、フォトダイオードＰＤでオーバーフローされた電荷は、第２キャパシタＣＰ２に格納されないことがあり得る。
【0031】
図３Ｂを参照すると、ピクセルＰＸは、グローバルシャッターモードで信号ダンプ動作を実行する。
フローティング拡散領域ＦＤのピクセル電圧は、ソースフォロワートランジスタＳＦで増幅されて第１キャパシタＣＰ１に格納され、フローティング拡散領域ＦＤのリセット電圧はソースフォロワートランジスタＳＦで増幅されて第２キャパシタＣＰ２に格納される。
又は、リセット電圧が第１キャパシタＣＰ１に格納され、ピクセル電圧が第２キャパシタＣＰ２に格納される。
この時、選択トランジスタＳＸは、ターンオフされる。
フローティング拡散領域ＦＤのピクセル電圧は、ソースフォロワートランジスタＳＦで増幅されて第１キャパシタＣＰ１に格納され、フローティング拡散領域ＦＤのリセット電圧はソースフォロワートランジスタＳＦで増幅されて第２キャパシタＣＰ２に格納される。
又は、リセット電圧が第１キャパシタＣＰ１に格納され、ピクセル電圧が第２キャパシタＣＰ２に格納される。
この時、選択トランジスタＳＸは、ターンオフされる。
【0032】
グローバルシャッターモードで、プリチャージトランジスタＰＸには一定であり、小さいサイズの電流が流れるようにプリチャージ信号ＰＳによって制御され、プリチャージ選択トランジスタＰＳＸは、ハイレベルのプリチャージ選択信号ＰＳＥＬによってターンオンされる。
この場合、プリチャージトランジスタＰＸは、飽和領域で動作し、プリチャージ選択トランジスタＰＳＸは、線型領域で動作する。
以下で説明される他の実施形態のピクセルがグローバルシャッターモードで動作する場合、プリチャージトランジスタＰＸ及びプリチャージ選択トランジスタＰＳＸは、これと類似に動作する。
この場合、プリチャージトランジスタＰＸは、飽和領域で動作し、プリチャージ選択トランジスタＰＳＸは、線型領域で動作する。
以下で説明される他の実施形態のピクセルがグローバルシャッターモードで動作する場合、プリチャージトランジスタＰＸ及びプリチャージ選択トランジスタＰＳＸは、これと類似に動作する。
【0033】
図３Ｃを参照すると、ピクセルＰＸは、グローバルシャッターモードでローリングリードアウト動作を実行する。
第１キャパシタＣＰ１に格納されたピクセル電圧に対応する電荷は、フローティング拡散領域ＦＤに移動する。
フローティング拡散領域ＦＤのピクセル電圧は、ソースフォロワートランジスタＳＦによって増幅されて選択トランジスタＳＸを経てカラムラインＣＬｉに出力される。
第２キャパシタＣＰ２に格納されたリセット電圧に対応する電荷は、フローティング拡散領域ＦＤに移動する。
フローティング拡散領域ＦＤのリセット電圧は、ソースフォロワートランジスタＳＦによって増幅されて選択トランジスタＳＸを経てカラムラインＣＬｉに出力される。
第１キャパシタＣＰ１に格納されたピクセル電圧に対応する電荷は、フローティング拡散領域ＦＤに移動する。
フローティング拡散領域ＦＤのピクセル電圧は、ソースフォロワートランジスタＳＦによって増幅されて選択トランジスタＳＸを経てカラムラインＣＬｉに出力される。
第２キャパシタＣＰ２に格納されたリセット電圧に対応する電荷は、フローティング拡散領域ＦＤに移動する。
フローティング拡散領域ＦＤのリセット電圧は、ソースフォロワートランジスタＳＦによって増幅されて選択トランジスタＳＸを経てカラムラインＣＬｉに出力される。
【0034】
ローリングリードアウト動作で、ピクセル電圧及びリセット電圧の増幅を実行するソースフォロワートランジスタＳＦは、信号ダンプ動作でピクセル電圧及びリセット電圧の増幅を実行するソースフォロワートランジスタＳＦと同一である。
即ち、信号ダンプ動作のピクセル電圧及びリセット電圧は、ローリングリードアウト動作でフローティング拡散領域ＦＤに再びフィードバックされる。
したがって、ピクセルＰＸは、グローバルシャッターモードに専用に使用される別のサンプルホールド回路を必要としなく、ピクセルＰＸは、少ない数のトランジスタを利用してグローバルシャッターモードで動作する。
即ち、信号ダンプ動作のピクセル電圧及びリセット電圧は、ローリングリードアウト動作でフローティング拡散領域ＦＤに再びフィードバックされる。
したがって、ピクセルＰＸは、グローバルシャッターモードに専用に使用される別のサンプルホールド回路を必要としなく、ピクセルＰＸは、少ない数のトランジスタを利用してグローバルシャッターモードで動作する。
【0035】
図３Ｄは、グローバルシャッターモードでのピクセルＰＸの動作を説明するためのタイミング図である。
信号ダンプ動作のために、Ｔ１時点で、リセット制御信号ＲＳはハイレベルに遷移し、フローティング拡散領域ＦＤは、リセットされる。
Ｔ２時点で、フローティング拡散領域ＦＤの電圧に対応してソースフォロワートランジスタＳＦは、第１ノードＮ１にリセット電圧を出力する。
Ｔ３時点で、フィードバック制御信号ＦＢがハイレベルに遷移し、フィードバック制御信号ＦＢは、ピクセル電圧とリセット電圧を各々第１キャパシタＣＰ１と第２キャパシタＣＰ２に格納する間に、ハイレベルを維持する。
信号ダンプ動作のために、Ｔ１時点で、リセット制御信号ＲＳはハイレベルに遷移し、フローティング拡散領域ＦＤは、リセットされる。
Ｔ２時点で、フローティング拡散領域ＦＤの電圧に対応してソースフォロワートランジスタＳＦは、第１ノードＮ１にリセット電圧を出力する。
Ｔ３時点で、フィードバック制御信号ＦＢがハイレベルに遷移し、フィードバック制御信号ＦＢは、ピクセル電圧とリセット電圧を各々第１キャパシタＣＰ１と第２キャパシタＣＰ２に格納する間に、ハイレベルを維持する。
【0036】
Ｔ３時点で、第１制御信号ＬＯＦ１がハイレベルに遷移して第１トランジスタＴ１がターンオンされ、ＴＡ時点で、リセット電圧は、第２キャパシタＣＰ２に格納される。
Ｔ４時点で、第１制御信号ＬＯＦ１がローレベルに遷移し、第１トランジスタＴ１は、ターンオフされる。
Ｔ５時点で、伝送制御信号ＴＧはハイレベルに遷移し、フォトダイオードＰＤの電荷は、フローティング拡散領域ＦＤに移動する。
フローティング拡散領域ＦＤの電圧に対応して、ソースフォロワートランジスタＳＦは第１ノードＮ１にピクセル電圧を出力する。
ＴＢ時点で、第１ノードＮ１のピクセル電圧が第１キャパシタＣＰ１に格納される。
ローリングリードアウト動作のために、Ｔ８時点で、リセット制御信号ＲＳはハイレベルに遷移し、フローティング拡散領域ＦＤはリセット（プリチャージ）される。
選択制御信号ＳＥＬは、ピクセル電圧及びリセット電圧のローリングリードアウト動作の間にハイレベルを維持し、選択トランジスタＳＸがターンオンされる。
Ｔ４時点で、第１制御信号ＬＯＦ１がローレベルに遷移し、第１トランジスタＴ１は、ターンオフされる。
Ｔ５時点で、伝送制御信号ＴＧはハイレベルに遷移し、フォトダイオードＰＤの電荷は、フローティング拡散領域ＦＤに移動する。
フローティング拡散領域ＦＤの電圧に対応して、ソースフォロワートランジスタＳＦは第１ノードＮ１にピクセル電圧を出力する。
ＴＢ時点で、第１ノードＮ１のピクセル電圧が第１キャパシタＣＰ１に格納される。
ローリングリードアウト動作のために、Ｔ８時点で、リセット制御信号ＲＳはハイレベルに遷移し、フローティング拡散領域ＦＤはリセット（プリチャージ）される。
選択制御信号ＳＥＬは、ピクセル電圧及びリセット電圧のローリングリードアウト動作の間にハイレベルを維持し、選択トランジスタＳＸがターンオンされる。
【0037】
Ｔ１０時点で、第２制御信号ＬＯＦ２は、ハイレベルに遷移して第２トランジスタＴ２がターンオンされ、第２キャパシタＣＰ２に格納された電荷は、フローティング拡散領域ＦＤに移動する。
ＴＣ時点で、フローティング拡散領域ＦＤのリセット電圧は、ソースフォロワートランジスタＳＦによって増幅されて選択トランジスタＳＸを経てカラムラインＣＬｉに出力される。
Ｔ１２時点で、リセット制御信号ＲＳは、再びハイレベルに遷移し、フローティング拡散領域ＦＤは、リセット（プリチャージ）される。
Ｔ１４時点で、第１制御信号ＬＯＦ１及び第２制御信号ＬＯＦ２は、ハイレベルに遷移して第１トランジスタＴ１及び第２トランジスタＴ２はターンオンされ、第１キャパシタＣＰ１に格納された電荷はフローティング拡散領域ＦＤに移動する。
ＴＤ時点で、フローティング拡散領域ＦＤのピクセル電圧は、ソースフォロワートランジスタＳＦによって増幅されて選択トランジスタＳＸを経てカラムラインＣＬｉに出力される。
ＴＣ時点で、フローティング拡散領域ＦＤのリセット電圧は、ソースフォロワートランジスタＳＦによって増幅されて選択トランジスタＳＸを経てカラムラインＣＬｉに出力される。
Ｔ１２時点で、リセット制御信号ＲＳは、再びハイレベルに遷移し、フローティング拡散領域ＦＤは、リセット（プリチャージ）される。
Ｔ１４時点で、第１制御信号ＬＯＦ１及び第２制御信号ＬＯＦ２は、ハイレベルに遷移して第１トランジスタＴ１及び第２トランジスタＴ２はターンオンされ、第１キャパシタＣＰ１に格納された電荷はフローティング拡散領域ＦＤに移動する。
ＴＤ時点で、フローティング拡散領域ＦＤのピクセル電圧は、ソースフォロワートランジスタＳＦによって増幅されて選択トランジスタＳＸを経てカラムラインＣＬｉに出力される。
【0038】
図３Ｅは、ピクセルＰＸのローリングシャッターモードの動作を概念的に説明するための図である。
ローリングシャッターモードで、プリチャージ選択信号ＰＳＥＬ、フィードバック制御信号ＦＢ、及び第１制御信号ＬＯＦ１は、ローレベルを維持し、プリチャージ選択トランジスタＰＳＸ、フィードバックトランジスタＦＢＴ、及び第１トランジスタＴ１は、ターンオフされる。
光電荷は、蓄積時間の間にフォトダイオードＰＤに蓄積される。
照度が高い場合、フォトダイオードＰＤでオーバーフローされた光電荷は、ラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成された第２キャパシタＣＰ２に移動する。
一実施形態で、第２キャパシタＣＰ２とフォトダイオードＰＤとの間にオーバーフローされた光電荷が移動される経路が別に形成されるか、或いは、第２トランジスタＴ２の電位障壁を調節してフォトダイオードＰＤでオーバーフローされた光電荷が第２キャパシタＣＰ２に移動する。
ローリングシャッターモードで、プリチャージ選択信号ＰＳＥＬ、フィードバック制御信号ＦＢ、及び第１制御信号ＬＯＦ１は、ローレベルを維持し、プリチャージ選択トランジスタＰＳＸ、フィードバックトランジスタＦＢＴ、及び第１トランジスタＴ１は、ターンオフされる。
光電荷は、蓄積時間の間にフォトダイオードＰＤに蓄積される。
照度が高い場合、フォトダイオードＰＤでオーバーフローされた光電荷は、ラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成された第２キャパシタＣＰ２に移動する。
一実施形態で、第２キャパシタＣＰ２とフォトダイオードＰＤとの間にオーバーフローされた光電荷が移動される経路が別に形成されるか、或いは、第２トランジスタＴ２の電位障壁を調節してフォトダイオードＰＤでオーバーフローされた光電荷が第２キャパシタＣＰ２に移動する。
【0039】
実施形態に応じて、第１キャパシタＣＰ１もまたラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣとして構成され得る。
この場合、第１キャパシタＣＰ１の静電容量と第２キャパシタＣＰ２の静電容量を異なって構成することができる。
したがって、第１キャパシタＣＰ１及び第２キャパシタＣＰ２は、２段階のラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣｓとして動作する。
即ち、第２キャパシタＣＰ２でオーバーフローされた光電荷が、再び第１キャパシタＣＰ１に移動する。
図３Ｅ及び図３Ｆを参照して説明する実施形態は、第１トランジスタＴ１がターンオフされ、第２キャパシタＣＰ２のみがラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成されたことを仮定して説明するが、本発明はこれに限定されない。
この場合、第１キャパシタＣＰ１の静電容量と第２キャパシタＣＰ２の静電容量を異なって構成することができる。
したがって、第１キャパシタＣＰ１及び第２キャパシタＣＰ２は、２段階のラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣｓとして動作する。
即ち、第２キャパシタＣＰ２でオーバーフローされた光電荷が、再び第１キャパシタＣＰ１に移動する。
図３Ｅ及び図３Ｆを参照して説明する実施形態は、第１トランジスタＴ１がターンオフされ、第２キャパシタＣＰ２のみがラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成されたことを仮定して説明するが、本発明はこれに限定されない。
【0040】
図３Ｆは、ローリングシャッターモードでのピクセルＰＸの動作を説明するためのタイミング図である。
図３Ｆを参照すると、本発明の実施形態によるピクセルＰＸは、高変換利得ＨＣＧモード及び低変換利得ＬＣＧモードを提供する。
Ｔ１時点で、リセット制御信号ＲＳがハイレベルに遷移してリセットトランジスタＲＸがターンオンされ、フローティング拡散領域ＦＤがリセットされる。
この時、第２トランジスタＴ２は、ターンオフされた状態である。
Ｔ３時点で、ハイレベルの選択制御信号ＳＥＬによって選択トランジスタＳＸがターンオンされ、ＴＡ時点で、フローティング拡散領域ＦＤの電圧に対応するＨＣＧモードのリセット電圧がサンプリングされる。
Ｔ４時点で、ハイレベルの伝送制御信号ＴＧによって伝送トランジスタＴＸがターンオンされ、フォトダイオードＰＤの光電荷は、フローティング拡散領域ＦＤに移動する。
図３Ｆを参照すると、本発明の実施形態によるピクセルＰＸは、高変換利得ＨＣＧモード及び低変換利得ＬＣＧモードを提供する。
Ｔ１時点で、リセット制御信号ＲＳがハイレベルに遷移してリセットトランジスタＲＸがターンオンされ、フローティング拡散領域ＦＤがリセットされる。
この時、第２トランジスタＴ２は、ターンオフされた状態である。
Ｔ３時点で、ハイレベルの選択制御信号ＳＥＬによって選択トランジスタＳＸがターンオンされ、ＴＡ時点で、フローティング拡散領域ＦＤの電圧に対応するＨＣＧモードのリセット電圧がサンプリングされる。
Ｔ４時点で、ハイレベルの伝送制御信号ＴＧによって伝送トランジスタＴＸがターンオンされ、フォトダイオードＰＤの光電荷は、フローティング拡散領域ＦＤに移動する。
【0041】
ＴＢ時点で、フローティング拡散領域ＦＤの電圧に対応するＨＣＧモードのピクセル電
圧がサンプリングされる。
Ｔ６時点で、第２ノードＮ２とラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成された第２キャパシタＣＰ２を接続する第２トランジスタＴ２が、ハイレベルの第２制御信号ＬＯＦ２によってターンオンされ、第２キャパシタＣＰ２は、フローティング拡散領域ＦＤに電気的に結合する。
ＴＣ時点で、第２キャパシタＣＰ２が電気的に結合されたフローティング拡散領域ＦＤでＬＣＧモードのピクセル電圧がサンプリングされる。
Ｔ７時点で、ハイレベルのリセット制御信号ＲＳによって、リセットトランジスタＲＸがターンオンされて、第２キャパシタＣＰ２が電気的に結合されたフローティング拡散領域ＦＤがリセットされる。
ＴＤ時点で、第２キャパシタＣＰ２が電気的に結合されたフローティング拡散領域ＦＤでＬＣＧモードのリセット電圧がサンプリングされる。
圧がサンプリングされる。
Ｔ６時点で、第２ノードＮ２とラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成された第２キャパシタＣＰ２を接続する第２トランジスタＴ２が、ハイレベルの第２制御信号ＬＯＦ２によってターンオンされ、第２キャパシタＣＰ２は、フローティング拡散領域ＦＤに電気的に結合する。
ＴＣ時点で、第２キャパシタＣＰ２が電気的に結合されたフローティング拡散領域ＦＤでＬＣＧモードのピクセル電圧がサンプリングされる。
Ｔ７時点で、ハイレベルのリセット制御信号ＲＳによって、リセットトランジスタＲＸがターンオンされて、第２キャパシタＣＰ２が電気的に結合されたフローティング拡散領域ＦＤがリセットされる。
ＴＤ時点で、第２キャパシタＣＰ２が電気的に結合されたフローティング拡散領域ＦＤでＬＣＧモードのリセット電圧がサンプリングされる。
【0042】
本発明の実施形態によるピクセルＰＸは、グローバルシャッターモードで、ピクセル電圧及び／又はリセット電圧を格納する少なくとも１つのキャパシタ（ＣＰ１、ＣＰ２）がラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成されて、ローリングシャッターモードで、フォトダイオードＰＤのオーバーフローされた光電荷を格納する。
また、ローリングシャッターモードで少なくとも１つのキャパシタ（ＣＰ１、ＣＰ２）が選択的に静電容量をフローティング拡散領域ＦＤに提供することによって、ピクセルＰＸは、複数の変換利得モードを提供することができる。
したがって、高品質のイメージを生成することができる。
また、ローリングシャッターモードで少なくとも１つのキャパシタ（ＣＰ１、ＣＰ２）が選択的に静電容量をフローティング拡散領域ＦＤに提供することによって、ピクセルＰＸは、複数の変換利得モードを提供することができる。
したがって、高品質のイメージを生成することができる。
【0043】
図４Ａは、本発明の一実施形態によるイメージセンサーのピクセルの回路図である。
図４ＡのピクセルＰＸａは、図１のイメージセンサー１００のピクセルＰＸに対応する。
図３Ａ～図３Ｆを参照して、重複するか、或いは、類似の部分は詳細な説明を省略する。
図４Ａを参照すると、本発明の実施形態によるピクセルＰＸａは、図３Ａを参照して説明したピクセルＰＸと異なって、第２ノードＮ２とフローティング拡散領域ＦＤを接続する変換利得トランジスタＣＧＴを含む。
図４ＡのピクセルＰＸａは、図１のイメージセンサー１００のピクセルＰＸに対応する。
図３Ａ～図３Ｆを参照して、重複するか、或いは、類似の部分は詳細な説明を省略する。
図４Ａを参照すると、本発明の実施形態によるピクセルＰＸａは、図３Ａを参照して説明したピクセルＰＸと異なって、第２ノードＮ２とフローティング拡散領域ＦＤを接続する変換利得トランジスタＣＧＴを含む。
【0044】
第２ノードＮ２は、変換利得トランジスタＣＧＴのターンオン又はターンオフによって選択的にフローティング拡散領域ＦＤと電気的に結合する。
第２キャパシタＣＰ２は、第２トランジスタＴ２及び変換利得トランジスタＣＧＴのターンオン又はターンオフによって、フローティング拡散領域ＦＤと電気的に結合する。
一実施形態で、第２キャパシタＣＰ２は、ラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成される。
実施形態によって、第１キャパシタＣＰ１もまたラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成され得る。
ピクセルＰＸａは、グローバルシャッターモードのローリングリードアウト動作で、リセットトランジスタＲＸ及び変換利得トランジスタＣＧＴを利用して、フローティング拡散領域ＦＤをプリチャージする。
即ち、フローティング拡散領域ＦＤをプリチャージするための別のトランジスタを含まなくともよい。
第２キャパシタＣＰ２は、第２トランジスタＴ２及び変換利得トランジスタＣＧＴのターンオン又はターンオフによって、フローティング拡散領域ＦＤと電気的に結合する。
一実施形態で、第２キャパシタＣＰ２は、ラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成される。
実施形態によって、第１キャパシタＣＰ１もまたラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成され得る。
ピクセルＰＸａは、グローバルシャッターモードのローリングリードアウト動作で、リセットトランジスタＲＸ及び変換利得トランジスタＣＧＴを利用して、フローティング拡散領域ＦＤをプリチャージする。
即ち、フローティング拡散領域ＦＤをプリチャージするための別のトランジスタを含まなくともよい。
【0045】
図４Ｂは、図４ＡのピクセルのグローバルシャッターモードでのピクセルＰＸａの動作を説明するためのタイミング図である。
信号ダンプ動作のために、Ｔ１時点で、リセット制御信号ＲＳ及び変換利得制御信号ＤＣＧはハイレベルに遷移し、リセットトランジスタＲＸ及び変換利得トランジスタＣＧＴはターンオンされ、フローティング拡散領域ＦＤはリセットされる。
Ｔ２時点で、フローティング拡散領域ＦＤの電圧に対応してソースフォロワートランジスタＳＦは、第１ノードＮ１にリセット電圧を出力する。
Ｔ３時点で、フィードバック制御信号ＦＢがハイレベルに遷移し、フィードバック制御信号ＦＢは、ピクセル電圧とリセット電圧を各々第１キャパシタＣＰ１と第２キャパシタＣＰ２に格納する間に、ハイレベルを維持する。
信号ダンプ動作のために、Ｔ１時点で、リセット制御信号ＲＳ及び変換利得制御信号ＤＣＧはハイレベルに遷移し、リセットトランジスタＲＸ及び変換利得トランジスタＣＧＴはターンオンされ、フローティング拡散領域ＦＤはリセットされる。
Ｔ２時点で、フローティング拡散領域ＦＤの電圧に対応してソースフォロワートランジスタＳＦは、第１ノードＮ１にリセット電圧を出力する。
Ｔ３時点で、フィードバック制御信号ＦＢがハイレベルに遷移し、フィードバック制御信号ＦＢは、ピクセル電圧とリセット電圧を各々第１キャパシタＣＰ１と第２キャパシタＣＰ２に格納する間に、ハイレベルを維持する。
【0046】
Ｔ３時点で、第１制御信号ＬＯＦ１がハイレベルに遷移して、第１トランジスタＴ１がターンオンされる。
ＴＡ時点で、第１ノードＮ１のリセット電圧は、第２キャパシタＣＰ２に格納される。
Ｔ４時点で、第１制御信号ＬＯＦ１がローレベルに遷移し、第１トランジスタＴ１はターンオフされる。
Ｔ５時点で、伝送制御信号ＴＧはハイレベルに遷移し、フォトダイオードＰＤの電荷はフローティング拡散領域ＦＤに移動する。
フローティング拡散領域ＦＤの電圧に対応してソースフォロワートランジスタＳＦは、第１ノードＮ１にピクセル電圧を出力する。
ＴＢ時点で、第１ノードＮ１のピクセル電圧は、第１キャパシタＣＰ１に格納される。
ＴＡ時点で、第１ノードＮ１のリセット電圧は、第２キャパシタＣＰ２に格納される。
Ｔ４時点で、第１制御信号ＬＯＦ１がローレベルに遷移し、第１トランジスタＴ１はターンオフされる。
Ｔ５時点で、伝送制御信号ＴＧはハイレベルに遷移し、フォトダイオードＰＤの電荷はフローティング拡散領域ＦＤに移動する。
フローティング拡散領域ＦＤの電圧に対応してソースフォロワートランジスタＳＦは、第１ノードＮ１にピクセル電圧を出力する。
ＴＢ時点で、第１ノードＮ１のピクセル電圧は、第１キャパシタＣＰ１に格納される。
【0047】
ローリングリードアウト動作のために、Ｔ８時点で、リセット制御信号ＲＳ及び変換利得制御信号ＤＣＧはハイレベルに遷移し、リセットトランジスタＲＸ及び変換利得トランジスタＣＧＴはターンオンされ、フローティング拡散領域ＦＤはプリチャージされる。
選択制御信号ＳＥＬ及び変換利得制御信号ＤＣＧは、ピクセル電圧及びリセット電圧のローリングリードアウト動作の間にハイレベルを維持し、選択トランジスタＳＸ及び変換利得トランジスタＣＧＴは、ターンオン状態を維持する。
Ｔ１０時点で、第２制御信号ＬＯＦ２はハイレベルに遷移して、第２トランジスタＴ２がターンオンされ、第２キャパシタＣＰ２に格納された電荷は、フローティング拡散領域ＦＤに移動する。
ＴＣ時点で、フローティング拡散領域ＦＤのリセット電圧は、ソースフォロワートランジスタＳＦによって増幅されて選択トランジスタＳＸを経てカラムラインＣＬｉに出力される。
選択制御信号ＳＥＬ及び変換利得制御信号ＤＣＧは、ピクセル電圧及びリセット電圧のローリングリードアウト動作の間にハイレベルを維持し、選択トランジスタＳＸ及び変換利得トランジスタＣＧＴは、ターンオン状態を維持する。
Ｔ１０時点で、第２制御信号ＬＯＦ２はハイレベルに遷移して、第２トランジスタＴ２がターンオンされ、第２キャパシタＣＰ２に格納された電荷は、フローティング拡散領域ＦＤに移動する。
ＴＣ時点で、フローティング拡散領域ＦＤのリセット電圧は、ソースフォロワートランジスタＳＦによって増幅されて選択トランジスタＳＸを経てカラムラインＣＬｉに出力される。
【0048】
Ｔ１２時点で、リセット制御信号ＲＳは、再びハイレベルに遷移し、フローティング拡散領域ＦＤは、プリチャージされる。
Ｔ１３時点で、リセットトランジスタＲＸは、ターンオフされる。
Ｔ１４時点で、第１制御信号ＬＯＦ１及び第２制御信号ＬＯＦ２はハイレベルに遷移して、第１トランジスタＴ１及び第２トランジスタＴ２はターンオンされ、第１キャパシタＣＰ１に格納された電荷は、フローティング拡散領域ＦＤに移動する。
ＴＤ時点で、フローティング拡散領域ＦＤのピクセル電圧は、ソースフォロワートランジスタＳＦによって増幅されて選択トランジスタＳＸを経てカラムラインＣＬｉに出力される。
Ｔ１３時点で、リセットトランジスタＲＸは、ターンオフされる。
Ｔ１４時点で、第１制御信号ＬＯＦ１及び第２制御信号ＬＯＦ２はハイレベルに遷移して、第１トランジスタＴ１及び第２トランジスタＴ２はターンオンされ、第１キャパシタＣＰ１に格納された電荷は、フローティング拡散領域ＦＤに移動する。
ＴＤ時点で、フローティング拡散領域ＦＤのピクセル電圧は、ソースフォロワートランジスタＳＦによって増幅されて選択トランジスタＳＸを経てカラムラインＣＬｉに出力される。
【0049】
図４Ｃは、図４ＡのピクセルのローリングシャッターモードでのピクセルＰＸａの動作を説明するためのタイミング図である。
図４Ｃを参照すると、本発明の実施形態によるピクセルＰＸａは、高変換利得ＨＣＧモード及び低変換利得ＬＣＧモードを提供する。
本発明の実施形態によるピクセルＰＸａは、図３Ｆを参照して説明したピクセルＰＸの動作と異なって、変換利得トランジスタＣＧＴは、ＨＣＧモードでターンオフ状態を維持し、ＬＣＧモードでターンオン状態を維持する。
したがって、ＨＣＧモードで、第２ノードＮ２がフローティング拡散領域ＦＤから分離されることによって、イメージセンサー１００で生成するイメージの品質が向上させることができる。
図４Ｃを参照すると、本発明の実施形態によるピクセルＰＸａは、高変換利得ＨＣＧモード及び低変換利得ＬＣＧモードを提供する。
本発明の実施形態によるピクセルＰＸａは、図３Ｆを参照して説明したピクセルＰＸの動作と異なって、変換利得トランジスタＣＧＴは、ＨＣＧモードでターンオフ状態を維持し、ＬＣＧモードでターンオン状態を維持する。
したがって、ＨＣＧモードで、第２ノードＮ２がフローティング拡散領域ＦＤから分離されることによって、イメージセンサー１００で生成するイメージの品質が向上させることができる。
【0050】
Ｔ１時点で、リセット制御信号ＲＳがハイレベルに遷移して、リセットトランジスタＲＸがターンオンされ、フローティング拡散領域ＦＤがリセットされる。
この時、第２トランジスタＴ２は、ターンオフされた状態である。
Ｔ３時点で、ハイレベルの選択制御信号ＳＥＬによって選択トランジスタＳＸがターンオンされ、ＴＡ時点で、フローティング拡散領域ＦＤの電圧に対応するＨＣＧモードのリセット電圧がサンプリングされる。
Ｔ４時点で、ハイレベルの伝送制御信号ＴＧによって伝送トランジスタＴＸがターンオンされ、フォトダイオードＰＤの光電荷は、フローティング拡散領域ＦＤに移動する。
ＴＢ時点で、フローティング拡散領域ＦＤの電圧に対応するＨＣＧモードのピクセル電圧がサンプリングされる。
Ｔ６時点で、第２ノードＮ２とラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成された第２キャパシタＣＰ２を接続する第２トランジスタＴ２がハイレベルの第２制御信号ＬＯＦ２によってターンオンされる。
この時、第２トランジスタＴ２は、ターンオフされた状態である。
Ｔ３時点で、ハイレベルの選択制御信号ＳＥＬによって選択トランジスタＳＸがターンオンされ、ＴＡ時点で、フローティング拡散領域ＦＤの電圧に対応するＨＣＧモードのリセット電圧がサンプリングされる。
Ｔ４時点で、ハイレベルの伝送制御信号ＴＧによって伝送トランジスタＴＸがターンオンされ、フォトダイオードＰＤの光電荷は、フローティング拡散領域ＦＤに移動する。
ＴＢ時点で、フローティング拡散領域ＦＤの電圧に対応するＨＣＧモードのピクセル電圧がサンプリングされる。
Ｔ６時点で、第２ノードＮ２とラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成された第２キャパシタＣＰ２を接続する第２トランジスタＴ２がハイレベルの第２制御信号ＬＯＦ２によってターンオンされる。
【0051】
第２ノードＮ２とフローティング拡散領域ＦＤを接続する変換利得トランジスタＣＧＴがハイレベルの変換利得制御信号ＤＣＧによってターンオンされる。
第２トランジスタＴ２及び変換利得トランジスタＣＧＴは、ＬＣＧモードで、ターンオン状態を維持する。
第２キャパシタＣＰ２は、フローティング拡散領域ＦＤに電気的に結合する。
ＴＣ時点で、第２キャパシタＣＰ２が電気的に結合されたフローティング拡散領域ＦＤでＬＣＧモードのピクセル電圧がサンプリングされる。
Ｔ７時点で、ハイレベルのリセット制御信号ＲＳによって、リセットトランジスタＲＸがターンオンされて、第２キャパシタＣＰ２が電気的に結合されたフローティング拡散領域ＦＤがリセットされる。
ＴＤ時点で、第２キャパシタＣＰ２が電気的に結合されたフローティング拡散領域ＦＤで、ＬＣＧモードのリセット電圧がサンプリングされる。
第２トランジスタＴ２及び変換利得トランジスタＣＧＴは、ＬＣＧモードで、ターンオン状態を維持する。
第２キャパシタＣＰ２は、フローティング拡散領域ＦＤに電気的に結合する。
ＴＣ時点で、第２キャパシタＣＰ２が電気的に結合されたフローティング拡散領域ＦＤでＬＣＧモードのピクセル電圧がサンプリングされる。
Ｔ７時点で、ハイレベルのリセット制御信号ＲＳによって、リセットトランジスタＲＸがターンオンされて、第２キャパシタＣＰ２が電気的に結合されたフローティング拡散領域ＦＤがリセットされる。
ＴＤ時点で、第２キャパシタＣＰ２が電気的に結合されたフローティング拡散領域ＦＤで、ＬＣＧモードのリセット電圧がサンプリングされる。
【0052】
図４Ｄは、図４ＡのピクセルのローリングシャッターモードでのピクセルＰＸａの動作を説明するためのタイミング図である。
図４Ｄを参照すると、本発明の実施形態によるピクセルＰＸａは、高変換利得ＨＣＧモード、中変換利得（Ｍｉｄｄｌｅ Ｃｏｎｖｅｒｓｉｏｎ Ｇａｉｎ：ＭＣＧ）モード、及び低変換利得ＬＣＧモードを提供する。
即ち、本発明の実施形態によるピクセルＰＸａは、図４Ｃを参照して説明したピクセルＰＸａの動作と異なって、中変換利得モードを提供することによって、ＨＣＧモードでＬＣＧモードに変換される時の大きい変換利得下落を減少させることができる。
また、ＨＣＧモードで第２ノードＮ２がフローティング拡散領域ＦＤから分離されることによって、イメージセンサー１００で生成するイメージの品質が向上させることができる。
図４Ｄを参照すると、本発明の実施形態によるピクセルＰＸａは、高変換利得ＨＣＧモード、中変換利得（Ｍｉｄｄｌｅ Ｃｏｎｖｅｒｓｉｏｎ Ｇａｉｎ：ＭＣＧ）モード、及び低変換利得ＬＣＧモードを提供する。
即ち、本発明の実施形態によるピクセルＰＸａは、図４Ｃを参照して説明したピクセルＰＸａの動作と異なって、中変換利得モードを提供することによって、ＨＣＧモードでＬＣＧモードに変換される時の大きい変換利得下落を減少させることができる。
また、ＨＣＧモードで第２ノードＮ２がフローティング拡散領域ＦＤから分離されることによって、イメージセンサー１００で生成するイメージの品質が向上させることができる。
【0053】
図４Ｃを参照して説明したピクセルＰＸａの動作と異なる部分を主に説明する。
図４Ｄを参照すると、ピクセルＰＸａは、ローリングシャッターモードで、ＭＣＧ／ＬＣＧモードでリードアウト動作を実行する。
Ｔ６時点で、第２ノードＮ２とフローティング拡散領域ＦＤを接続する変換利得トランジスタＣＧＴがハイレベルの変換利得制御信号ＤＣＧによってターンオンされる。
変換利得トランジスタＣＧＴは、ＭＣＧ／ＬＣＧモードでターンオン状態を維持する。
第２ノードＮ２は、フローティング拡散領域ＦＤに電気的に結合する。
即ち、第２ノードＮ２のジャンクション（ｊｕｎｃｔｉｏｎ）による寄生静電容量がフローティング拡散領域ＦＤに提供される。
ＴＣ時点で、第２ノードＮ２が電気的に結合されたフローティング拡散領域ＦＤでＭＣＧモードのピクセル電圧がサンプリングされる。
図４Ｄを参照すると、ピクセルＰＸａは、ローリングシャッターモードで、ＭＣＧ／ＬＣＧモードでリードアウト動作を実行する。
Ｔ６時点で、第２ノードＮ２とフローティング拡散領域ＦＤを接続する変換利得トランジスタＣＧＴがハイレベルの変換利得制御信号ＤＣＧによってターンオンされる。
変換利得トランジスタＣＧＴは、ＭＣＧ／ＬＣＧモードでターンオン状態を維持する。
第２ノードＮ２は、フローティング拡散領域ＦＤに電気的に結合する。
即ち、第２ノードＮ２のジャンクション（ｊｕｎｃｔｉｏｎ）による寄生静電容量がフローティング拡散領域ＦＤに提供される。
ＴＣ時点で、第２ノードＮ２が電気的に結合されたフローティング拡散領域ＦＤでＭＣＧモードのピクセル電圧がサンプリングされる。
【0054】
Ｔ７時点で、第２ノードＮ２とラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成された第２キャパシタＣＰ２を接続する第２トランジスタＴ２が、ハイレベルの第２制御信号ＬＯＦ２によってターンオンされる。
第２キャパシタＣＰ２の静電容量が追加的にフローティング拡散領域ＦＤに提供される。
ＴＤ時点で、第２ノードＮ２及び第２キャパシタＣＰ２が電気的に結合されたフローティング拡散領域ＦＤで、ＬＣＧモードのピクセル電圧がサンプリングされる。
Ｔ８時点で、ハイレベルのリセット制御信号ＲＳによってリセットトランジスタＲＸがターンオンされて、第２キャパシタＣＰ２及び第２ノードＮ２が電気的に結合されたフローティング拡散領域ＦＤがリセットされる。
ＴＥ時点で、第２キャパシタＣＰ２及び第２ノードＮ２が電気的に結合されたフローティング拡散領域ＦＤで、ＬＣＧモードのリセット電圧がサンプリングされる。
Ｔ１０時点で、第２トランジスタＴ２がローレベルの第２制御信号ＬＯＦ２によってターンオフされる。
ＴＦ時点で、第２ノードＮ２が電気的に結合されたフローティング拡散領域ＦＤで、ＭＣＧモードのリセット電圧がサンプリングされる。
第２キャパシタＣＰ２の静電容量が追加的にフローティング拡散領域ＦＤに提供される。
ＴＤ時点で、第２ノードＮ２及び第２キャパシタＣＰ２が電気的に結合されたフローティング拡散領域ＦＤで、ＬＣＧモードのピクセル電圧がサンプリングされる。
Ｔ８時点で、ハイレベルのリセット制御信号ＲＳによってリセットトランジスタＲＸがターンオンされて、第２キャパシタＣＰ２及び第２ノードＮ２が電気的に結合されたフローティング拡散領域ＦＤがリセットされる。
ＴＥ時点で、第２キャパシタＣＰ２及び第２ノードＮ２が電気的に結合されたフローティング拡散領域ＦＤで、ＬＣＧモードのリセット電圧がサンプリングされる。
Ｔ１０時点で、第２トランジスタＴ２がローレベルの第２制御信号ＬＯＦ２によってターンオフされる。
ＴＦ時点で、第２ノードＮ２が電気的に結合されたフローティング拡散領域ＦＤで、ＭＣＧモードのリセット電圧がサンプリングされる。
【0055】
Ｔ１時点で、リセット制御信号ＲＳがハイレベルに遷移してリセットトランジスタＲＸがターンオンされ、フローティング拡散領域ＦＤがリセットされる。
この時、第２トランジスタＴ２は、ターンオフされた状態である。
Ｔ３時点で、ハイレベルの選択制御信号ＳＥＬによって、選択トランジスタＳＸがターンオンされ、ＴＡ時点でフローティング拡散領域ＦＤの電圧に対応するＨＣＧモードのリセット電圧がサンプリングされる。
Ｔ４時点で、ハイレベルの伝送制御信号ＴＧによって、伝送トランジスタＴＸがターンオンされ、フォトダイオードＰＤの光電荷は、フローティング拡散領域ＦＤに移動する。
ＴＢ時点で、フローティング拡散領域ＦＤの電圧に対応するＨＣＧモードのピクセル電圧がサンプリングされる。
Ｔ６時点で、第２ノードＮ２とラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成された第２キャパシタＣＰ２を接続する第２トランジスタＴ２がハイレベルの第２制御信号ＬＯＦ２によってターンオンされる。
この時、第２トランジスタＴ２は、ターンオフされた状態である。
Ｔ３時点で、ハイレベルの選択制御信号ＳＥＬによって、選択トランジスタＳＸがターンオンされ、ＴＡ時点でフローティング拡散領域ＦＤの電圧に対応するＨＣＧモードのリセット電圧がサンプリングされる。
Ｔ４時点で、ハイレベルの伝送制御信号ＴＧによって、伝送トランジスタＴＸがターンオンされ、フォトダイオードＰＤの光電荷は、フローティング拡散領域ＦＤに移動する。
ＴＢ時点で、フローティング拡散領域ＦＤの電圧に対応するＨＣＧモードのピクセル電圧がサンプリングされる。
Ｔ６時点で、第２ノードＮ２とラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成された第２キャパシタＣＰ２を接続する第２トランジスタＴ２がハイレベルの第２制御信号ＬＯＦ２によってターンオンされる。
【0056】
第２ノードＮ２とフローティング拡散領域ＦＤを接続する変換利得トランジスタＣＧＴが、ハイレベルの変換利得制御信号ＤＣＧによってターンオンされる。
第２トランジスタＴ２及び変換利得トランジスタＣＧＴは、ＬＣＧモードでターンオン状態を維持する。
第２キャパシタＣＰ２は、フローティング拡散領域ＦＤに電気的に結合する。
ＴＣ時点で、第２キャパシタＣＰ２が電気的に結合されたフローティング拡散領域ＦＤで、ＬＣＧモードのピクセル電圧がサンプリングされる。
Ｔ７時点で、ハイレベルのリセット制御信号ＲＳによってリセットトランジスタＲＸがターンオンされて、第２キャパシタＣＰ２が電気的に結合されたフローティング拡散領域ＦＤがリセットされる。
ＴＤ時点で、第２キャパシタＣＰ２が電気的に結合されたフローティング拡散領域ＦＤで、ＬＣＧモードのリセット電圧がサンプリングされる。
第２トランジスタＴ２及び変換利得トランジスタＣＧＴは、ＬＣＧモードでターンオン状態を維持する。
第２キャパシタＣＰ２は、フローティング拡散領域ＦＤに電気的に結合する。
ＴＣ時点で、第２キャパシタＣＰ２が電気的に結合されたフローティング拡散領域ＦＤで、ＬＣＧモードのピクセル電圧がサンプリングされる。
Ｔ７時点で、ハイレベルのリセット制御信号ＲＳによってリセットトランジスタＲＸがターンオンされて、第２キャパシタＣＰ２が電気的に結合されたフローティング拡散領域ＦＤがリセットされる。
ＴＤ時点で、第２キャパシタＣＰ２が電気的に結合されたフローティング拡散領域ＦＤで、ＬＣＧモードのリセット電圧がサンプリングされる。
【0057】
本発明の実施形態によるピクセルＰＸａは、グローバルシャッターモードで、ピクセル電圧及び／又はリセット電圧を格納する少なくとも１つのキャパシタ（ＣＰ１、ＣＰ２）がラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成されて、ローリングシャッターモードで、フォトダイオードＰＤのオーバーフローされた光電荷を格納する。
また、ローリングシャッターモードで、少なくとも１つのキャパシタ（ＣＰ１、ＣＰ２）が選択的に静電容量をフローティング拡散領域ＦＤに提供することによって、ピクセルＰＸは、複数の変換利得モードを提供する。
また、変換利得トランジスタＣＧＴによって第２ノードＮ２とフローティング拡散領域ＦＤが分離されることによって、さらに多い数の変換利得モードを提供することができる。
したがって、高品質のイメージを生成することができる。
また、ローリングシャッターモードで、少なくとも１つのキャパシタ（ＣＰ１、ＣＰ２）が選択的に静電容量をフローティング拡散領域ＦＤに提供することによって、ピクセルＰＸは、複数の変換利得モードを提供する。
また、変換利得トランジスタＣＧＴによって第２ノードＮ２とフローティング拡散領域ＦＤが分離されることによって、さらに多い数の変換利得モードを提供することができる。
したがって、高品質のイメージを生成することができる。
【0058】
図５Ａは、本発明の一実施形態によるイメージセンサーのピクセルの回路図である。
図５ＡのピクセルＰＸｂは、図１のイメージセンサー１００のピクセルＰＸに対応する。
図３Ａ～図４Ｄを参照して重複するか、或いは、類似の部分は詳細な説明を省略する。
図５Ａを参照すると、本発明の実施形態によるピクセルＰＸｂは、図４Ａを参照して説明したピクセルＰＸａと異なって、第１キャパシタＣＰ１の一端子とフローティング拡散領域ＦＤを接続するリードトランジスタＲＴを含む。
図５ＡのピクセルＰＸｂは、図１のイメージセンサー１００のピクセルＰＸに対応する。
図３Ａ～図４Ｄを参照して重複するか、或いは、類似の部分は詳細な説明を省略する。
図５Ａを参照すると、本発明の実施形態によるピクセルＰＸｂは、図４Ａを参照して説明したピクセルＰＸａと異なって、第１キャパシタＣＰ１の一端子とフローティング拡散領域ＦＤを接続するリードトランジスタＲＴを含む。
【0059】
リードトランジスタＲＴは、リード制御信号ＲＤによって制御される。
ピクセルＰＸｂは、グローバルシャッターモードのリードアウト動作で、第１キャパシタＣＰ１に格納されたピクセル電圧に対応する電荷が、リードトランジスタＲＴを通じてフローティング拡散領域ＦＤに移動することによって、イメージ品質の劣化を減少させることができる。
即ち、ピクセル電圧に対応する電荷が、少ない数のトランジスタを通じてフローティング拡散領域ＦＤに移動することによって、イメージ品質を向上させることができる。
また、ピクセルＰＸｂは、ローリングシャッターモードのＨＣＧモードで、第２ノードＮ２がフローティング拡散領域ＦＤから分離されることによって、イメージセンサー１００で生成するイメージの品質を向上させることができる。
一実施形態で、第２キャパシタＣＰ２は、ラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成される。
実施形態によって、第１キャパシタＣＰ１もまたラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成され得る。
ピクセルＰＸｂは、グローバルシャッターモードのリードアウト動作で、第１キャパシタＣＰ１に格納されたピクセル電圧に対応する電荷が、リードトランジスタＲＴを通じてフローティング拡散領域ＦＤに移動することによって、イメージ品質の劣化を減少させることができる。
即ち、ピクセル電圧に対応する電荷が、少ない数のトランジスタを通じてフローティング拡散領域ＦＤに移動することによって、イメージ品質を向上させることができる。
また、ピクセルＰＸｂは、ローリングシャッターモードのＨＣＧモードで、第２ノードＮ２がフローティング拡散領域ＦＤから分離されることによって、イメージセンサー１００で生成するイメージの品質を向上させることができる。
一実施形態で、第２キャパシタＣＰ２は、ラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成される。
実施形態によって、第１キャパシタＣＰ１もまたラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成され得る。
【0060】
図５Ｂは、図５ＡのピクセルのグローバルシャッターモードでのピクセルＰＸｂの動作を説明するためのタイミング図である。
図４Ｂを参照して説明したピクセルＰＸａの動作と相違点を主に説明する。
信号ダンプ動作で、リードトランジスタＲＴは、ローレベルのリード制御信号ＲＤによってターンオフ状態を維持する。
図４Ｂを参照して説明したピクセルＰＸａの動作と相違点を主に説明する。
信号ダンプ動作で、リードトランジスタＲＴは、ローレベルのリード制御信号ＲＤによってターンオフ状態を維持する。
【0061】
ローリングリードアウト動作のために、Ｔ８時点で、リセット制御信号ＲＳ及び変換利得制御信号ＤＣＧはハイレベルに遷移し、リセットトランジスタＲＸ及び変換利得トランジスタＣＧＴはターンオンされ、フローティング拡散領域ＦＤは、プリチャージされる。
選択制御信号ＳＥＬは、ピクセル電圧及びリセット電圧のローリングリードアウト動作の間にハイレベルを維持し、選択トランジスタＳＸはターンオン状態を維持する。
Ｔ１０時点で、第２制御信号ＬＯＦ２は、ハイレベルに遷移して第２トランジスタＴ２がターンオンされる。
変換利得トランジスタＣＧＴは、ターンオンされた状態である。
第２キャパシタＣＰ２に格納された電荷は、第２トランジスタＴ２及び変換利得トランジスタＣＧＴを通じてフローティング拡散領域ＦＤに移動する。
ＴＣ時点で、フローティング拡散領域ＦＤのリセット電圧は、ソースフォロワートランジスタＳＦによって増幅されて選択トランジスタＳＸを経てカラムラインＣＬｉに出力される。
選択制御信号ＳＥＬは、ピクセル電圧及びリセット電圧のローリングリードアウト動作の間にハイレベルを維持し、選択トランジスタＳＸはターンオン状態を維持する。
Ｔ１０時点で、第２制御信号ＬＯＦ２は、ハイレベルに遷移して第２トランジスタＴ２がターンオンされる。
変換利得トランジスタＣＧＴは、ターンオンされた状態である。
第２キャパシタＣＰ２に格納された電荷は、第２トランジスタＴ２及び変換利得トランジスタＣＧＴを通じてフローティング拡散領域ＦＤに移動する。
ＴＣ時点で、フローティング拡散領域ＦＤのリセット電圧は、ソースフォロワートランジスタＳＦによって増幅されて選択トランジスタＳＸを経てカラムラインＣＬｉに出力される。
【0062】
他の実施形態で、第２トランジスタＴ２及び変換利得トランジスタＣＧＴがターンオフされ、リードトランジスタＲＴがターンオンされ、第２キャパシタＣＰ２に格納された電荷は、リードトランジスタＲＴを通じてフローティング拡散領域ＦＤに移動し得る。
Ｔ１２時点で、リセット制御信号ＲＳは、再びハイレベルに遷移し、フローティング拡散領域ＦＤは、プリチャージされる。
Ｔ１３時点で、変換利得制御信号ＤＣＧは、ローレベルに遷移し、変換利得トランジスタＣＧＴは、ターンオフされる。
したがって、第２ノードＮ２は、フローティング拡散領域ＦＤで電気的に分離される。
Ｔ１４時点で、リード制御信号ＲＤは、ハイレベルに遷移してリードトランジスタＲＴがターンオンされる。
第１トランジスタＴ１及び第２トランジスタＴ２は、ターンオフされた状態である。
第１キャパシタＣＰ１に格納された電荷は、リードトランジスタＲＴを通じてフローティング拡散領域ＦＤに移動する。
ＴＤ時点で、フローティング拡散領域ＦＤのピクセル電圧は、ソースフォロワートランジスタＳＦによって増幅されて選択トランジスタＳＸを経てカラムラインＣＬｉに出力される。
Ｔ１２時点で、リセット制御信号ＲＳは、再びハイレベルに遷移し、フローティング拡散領域ＦＤは、プリチャージされる。
Ｔ１３時点で、変換利得制御信号ＤＣＧは、ローレベルに遷移し、変換利得トランジスタＣＧＴは、ターンオフされる。
したがって、第２ノードＮ２は、フローティング拡散領域ＦＤで電気的に分離される。
Ｔ１４時点で、リード制御信号ＲＤは、ハイレベルに遷移してリードトランジスタＲＴがターンオンされる。
第１トランジスタＴ１及び第２トランジスタＴ２は、ターンオフされた状態である。
第１キャパシタＣＰ１に格納された電荷は、リードトランジスタＲＴを通じてフローティング拡散領域ＦＤに移動する。
ＴＤ時点で、フローティング拡散領域ＦＤのピクセル電圧は、ソースフォロワートランジスタＳＦによって増幅されて選択トランジスタＳＸを経てカラムラインＣＬｉに出力される。
【0063】
図５Ｃは、図５ＡのピクセルのローリングシャッターモードでのピクセルＰＸｂの動作を説明するためのタイミング図である。
図４Ｃを参照して説明したピクセルＰＸａの動作と相違点を主に説明する。
ピクセルＰＸｂは、リード制御信号ＲＤがＨＣＧモード及びＬＣＧモードのリードアウト動作の全てでローレベルを維持し、リードトランジスタＲＴがターンオフされた状態を維持する。
図４Ｃを参照して説明したピクセルＰＸａの動作と相違点を主に説明する。
ピクセルＰＸｂは、リード制御信号ＲＤがＨＣＧモード及びＬＣＧモードのリードアウト動作の全てでローレベルを維持し、リードトランジスタＲＴがターンオフされた状態を維持する。
【0064】
図５Ｄは、図５Ａのピクセルの一実施形態によるローリングシャッターモードでのピクセルＰＸｂの動作を説明するためのタイミング図である。
図４Ｄを参照して説明したピクセルＰＸａの動作と相違点を主に説明する。
ピクセルＰＸｂは、リード制御信号ＲＤが、ＨＣＧモード、ＭＣＧモード、及びＬＣＧモードのリードアウト動作の全てでローレベルを維持し、リードトランジスタＲＴがターンオフされた状態を維持する。
図４Ｄを参照して説明したピクセルＰＸａの動作と相違点を主に説明する。
ピクセルＰＸｂは、リード制御信号ＲＤが、ＨＣＧモード、ＭＣＧモード、及びＬＣＧモードのリードアウト動作の全てでローレベルを維持し、リードトランジスタＲＴがターンオフされた状態を維持する。
【0065】
図６Ａは、本発明の一実施形態によるイメージセンサーのピクセルの回路図である。
図６ＡのピクセルＰＸｃは、図１のイメージセンサー１００のピクセルＰＸに対応する。
図３Ａ～図５Ｄを参照して重複するか、或いは、類似の部分は詳細な説明を省略する。
図６Ａを参照すると、本発明の実施形態によるピクセルＰＸｃは、図５Ａを参照して説明したピクセルＰＸｂと異なって、複数のフォトダイオード（ＰＤ１、ＰＤ２）、複数の伝送トランジスタ（ＴＸ１、ＴＸ２）、第３キャパシタＣＰ３、第２トランジスタＴ２、及び第２リードトランジスタＲＴ２を含む。
第１リードトランジスタＲＴ１は、図５ＡのリードトランジスタＲＴに対応し、第３トランジスタＴ３は、図５Ａの第２トランジスタＴ２に対応する。
図６ＡのピクセルＰＸｃは、図１のイメージセンサー１００のピクセルＰＸに対応する。
図３Ａ～図５Ｄを参照して重複するか、或いは、類似の部分は詳細な説明を省略する。
図６Ａを参照すると、本発明の実施形態によるピクセルＰＸｃは、図５Ａを参照して説明したピクセルＰＸｂと異なって、複数のフォトダイオード（ＰＤ１、ＰＤ２）、複数の伝送トランジスタ（ＴＸ１、ＴＸ２）、第３キャパシタＣＰ３、第２トランジスタＴ２、及び第２リードトランジスタＲＴ２を含む。
第１リードトランジスタＲＴ１は、図５ＡのリードトランジスタＲＴに対応し、第３トランジスタＴ３は、図５Ａの第２トランジスタＴ２に対応する。
【0066】
本発明の実施形態によるピクセルＰＸｃは、デュアルフォトダイオードピクセルである。
即ち、１つのピクセルＰＸｃが複数のフォトダイオード（ＰＤ１、ＰＤ２）を含み、複数のフォトダイオード（ＰＤ１、ＰＤ２）が同一のマイクロレンズを共有する。
ピクセルＰＸｃは、図１のイメージセンサー１００のピクセルアレイ１１０に含まれたピクセルＰＸｓの中の一部のピクセルに対応するか、或いは、全部のピクセルに対応することができる。
即ち、１つのピクセルＰＸｃが複数のフォトダイオード（ＰＤ１、ＰＤ２）を含み、複数のフォトダイオード（ＰＤ１、ＰＤ２）が同一のマイクロレンズを共有する。
ピクセルＰＸｃは、図１のイメージセンサー１００のピクセルアレイ１１０に含まれたピクセルＰＸｓの中の一部のピクセルに対応するか、或いは、全部のピクセルに対応することができる。
【0067】
図６Ａ～図６Ｄを参照して説明する実施形態は、ピクセルＰＸｃがデュアルフォトダイオードピクセルであることを仮定して説明するが、複数のピクセルが各々別個のフォトダイオードを有し、１つの同一のマイクロレンズを共有するスーパーフォトダイオードピクセルにも同様に適用される。
本発明の実施形態によるピクセルＰＸｃは、グローバルシャッターモードの信号ダンプ動作で、複数のフォトダイオード（ＰＤ１、ＰＤ２）で生成した光電荷に対応する電圧を各々互いに異なるキャパシタ（ＣＰ１、ＣＰ２）に別々に格納する。
又は、第２キャパシタＣＰ２には第１フォトダイオードＰＤ１で生成した光電荷に対応する電圧を格納し、第１キャパシタＣＰ１には第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２で生成した光電荷に対応する電圧を共に格納する。
本発明の実施形態によるピクセルＰＸｃは、グローバルシャッターモードの信号ダンプ動作で、複数のフォトダイオード（ＰＤ１、ＰＤ２）で生成した光電荷に対応する電圧を各々互いに異なるキャパシタ（ＣＰ１、ＣＰ２）に別々に格納する。
又は、第２キャパシタＣＰ２には第１フォトダイオードＰＤ１で生成した光電荷に対応する電圧を格納し、第１キャパシタＣＰ１には第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２で生成した光電荷に対応する電圧を共に格納する。
【0068】
イメージセンサー１００は、ピクセルＰＸｃの第１フォトダイオードＰＤ１で生成した光電荷に対応するピクセル電圧と第２フォトダイオードＰＤ２で生成した光電荷に対応するピクセル電圧を利用して、グローバルシャッターモードで、オートフォーカシング動作を実行する。
一実施形態で、オートフォーカシングに使用される位相データを生成するピクセルＰＸｃがスーパーフォトダイオードピクセルで構成される場合、ピクセルＰＸｃのローリングシャッターモードで、出力はイメージ生成に使用されなく、バッドピクセル訂正（ｂａｄ ｐｉｘｅｌ ｃｏｒｒｅｃｔｉｏｎ）処理が実行される。
一実施形態で、オートフォーカシングに使用される位相データを生成するピクセルＰＸｃがスーパーフォトダイオードピクセルで構成される場合、ピクセルＰＸｃのローリングシャッターモードで、出力はイメージ生成に使用されなく、バッドピクセル訂正（ｂａｄ ｐｉｘｅｌ ｃｏｒｒｅｃｔｉｏｎ）処理が実行される。
【0069】
また、ピクセルＰＸｃは、グローバルシャッターモードのリードアウト動作で、第１キャパシタＣＰ１及び／又は第２キャパシタＣＰ２に格納されたピクセル電圧に対応する電荷がリードトランジスタ（ＲＴ１、ＲＴ２）の中の１つを通じてフローティング拡散領域ＦＤに移動することによって、イメージ品質の劣化を減少させることができる。
また、ピクセルＰＸｃは、ローリングシャッターモードのＨＣＧモードで、第２ノードＮ２がフローティング拡散領域ＦＤから分離されることによって、イメージセンサー１００で生成するイメージの品質を向上させることができる。
一実施形態で、第３キャパシタＣＰ３は、ラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成される。
実施形態によって、第１キャパシタＣＰ１及び／又は第２キャパシタＣＰ２もまたラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成され得る。
また、ピクセルＰＸｃは、ローリングシャッターモードのＨＣＧモードで、第２ノードＮ２がフローティング拡散領域ＦＤから分離されることによって、イメージセンサー１００で生成するイメージの品質を向上させることができる。
一実施形態で、第３キャパシタＣＰ３は、ラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成される。
実施形態によって、第１キャパシタＣＰ１及び／又は第２キャパシタＣＰ２もまたラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成され得る。
【0070】
図６Ｂは、図６ＡのピクセルのグローバルシャッターモードでのピクセルＰＸｃの動作を説明するためのタイミング図である。
図６Ｂを参照して説明するピクセルＰＸｃの動作は、第２キャパシタＣＰ２には第１フォトダイオードＰＤ１で生成した光電荷に対応する電圧を格納し、第１キャパシタＣＰ１には第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２で生成した光電荷に対応する電圧を共に格納するものと仮定して説明する。
第３キャパシタＣＰ３にはリセット電圧が格納される。
図５Ｂを参照して説明したピクセルＰＸｂの動作と相違点を主に説明する。
図６Ｂを参照して説明するピクセルＰＸｃの動作は、第２キャパシタＣＰ２には第１フォトダイオードＰＤ１で生成した光電荷に対応する電圧を格納し、第１キャパシタＣＰ１には第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２で生成した光電荷に対応する電圧を共に格納するものと仮定して説明する。
第３キャパシタＣＰ３にはリセット電圧が格納される。
図５Ｂを参照して説明したピクセルＰＸｂの動作と相違点を主に説明する。
【0071】
信号ダンプ動作で、リードトランジスタ（ＲＴ１、ＲＴ２）及び第３トランジスタＴ３は、ローレベルのリード制御信号（ＲＤ１、ＲＤ２）及び第３制御信号ＬＯＦ３によってターンオフ状態を維持する。
Ｔ１時点で、ハイレベルのリセット制御信号ＲＳ及び変換利得制御信号ＤＣＧによって、リセットトランジスタＲＸ及び変換利得トランジスタＣＧＴはターンオンされ、フローティング拡散領域ＦＤはリセットされる。
Ｔ２時点で、フローティング拡散領域ＦＤの電圧に対応してソースフォロワートランジスタＳＦは、第１ノードＮ１にリセット電圧を出力する。
ハイレベルのフィードバック制御信号ＦＢ、第１制御信号ＬＯＦ１、及び第２制御信号ＬＯＦ２によって、フィードバックトランジスタＦＢＴ、第１トランジスタＴ１、及び第２トランジスタＴ２がターンオンされる。
ＴＡ時点で、第１ノードＮ１のリセット電圧が第３キャパシタＣＰ３に格納される。
Ｔ１時点で、ハイレベルのリセット制御信号ＲＳ及び変換利得制御信号ＤＣＧによって、リセットトランジスタＲＸ及び変換利得トランジスタＣＧＴはターンオンされ、フローティング拡散領域ＦＤはリセットされる。
Ｔ２時点で、フローティング拡散領域ＦＤの電圧に対応してソースフォロワートランジスタＳＦは、第１ノードＮ１にリセット電圧を出力する。
ハイレベルのフィードバック制御信号ＦＢ、第１制御信号ＬＯＦ１、及び第２制御信号ＬＯＦ２によって、フィードバックトランジスタＦＢＴ、第１トランジスタＴ１、及び第２トランジスタＴ２がターンオンされる。
ＴＡ時点で、第１ノードＮ１のリセット電圧が第３キャパシタＣＰ３に格納される。
【0072】
Ｔ３時点で、第２トランジスタＴ２は、第２制御信号ＬＯＦ２によってターンオフされ、Ｔ４時点で、第１伝送トランジスタＴＸ１のターンオンによって第１フォトダイオードＰＤ１で生成された光電荷に対応するピクセル電圧が第１ノードＮ１に出力される。
ＴＢ時点で、第１フォトダイオードＰＤ１で生成された光電荷に対応する第１ノードＮ１のピクセル電圧が第２キャパシタに格納される。
Ｔ７時点で、第１伝送トランジスタＴＸ１及び第２伝送トランジスタＴＸ２のターンオンによって、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２の全てで生成された光電荷に対応するピクセル電圧が第１ノードＮ１に出力される。
ＴＣ時点で、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２で生成された光電荷に対応するピクセル電圧が第１キャパシタＣＰ１に格納される。
ローリングリードアウト動作のために、Ｔ８時点で、リセット制御信号ＲＳ及び変換利得制御信号ＤＣＧはハイレベルに遷移し、リセットトランジスタＲＸ及び変換利得トランジスタＣＧＴはターンオンされ、フローティング拡散領域ＦＤは、プリチャージされる。
選択制御信号ＳＥＬは、ピクセル電圧及びリセット電圧のローリングアウト動作の間にハイレベルを維持し、選択トランジスタＳＸはターンオン状態を維持する。
ＴＢ時点で、第１フォトダイオードＰＤ１で生成された光電荷に対応する第１ノードＮ１のピクセル電圧が第２キャパシタに格納される。
Ｔ７時点で、第１伝送トランジスタＴＸ１及び第２伝送トランジスタＴＸ２のターンオンによって、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２の全てで生成された光電荷に対応するピクセル電圧が第１ノードＮ１に出力される。
ＴＣ時点で、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２で生成された光電荷に対応するピクセル電圧が第１キャパシタＣＰ１に格納される。
ローリングリードアウト動作のために、Ｔ８時点で、リセット制御信号ＲＳ及び変換利得制御信号ＤＣＧはハイレベルに遷移し、リセットトランジスタＲＸ及び変換利得トランジスタＣＧＴはターンオンされ、フローティング拡散領域ＦＤは、プリチャージされる。
選択制御信号ＳＥＬは、ピクセル電圧及びリセット電圧のローリングアウト動作の間にハイレベルを維持し、選択トランジスタＳＸはターンオン状態を維持する。
【0073】
Ｔ１０時点で、第３制御信号ＬＯＦ３は、ハイレベルに遷移して第３トランジスタＴ３がターンオンされる。
変換利得トランジスタＣＧＴは、ターンオンされた状態である。
第３キャパシタＣＰ３に格納された電荷は、第３トランジスタＴ３及び変換利得トランジスタＣＧＴを通じてフローティング拡散領域ＦＤに移動する。
ＴＤ時点で、フローティング拡散領域ＦＤのリセット電圧は、ソースフォロワートランジスタＳＦによって増幅されて選択トランジスタＳＸを経てカラムラインＣＬｉに出力される。
Ｔ１２時点で、リセット制御信号ＲＳは、再びハイレベルに遷移し、フローティング拡散領域ＦＤは、プリチャージされる。
Ｔ１３時点で、変換利得制御信号ＤＣＧは、ローレベルに遷移し、変換利得トランジスタＣＧＴは、ターンオフされる。
したがって、第２ノードＮ２は、フローティング拡散領域ＦＤで電気的に分離される。
変換利得トランジスタＣＧＴは、ターンオンされた状態である。
第３キャパシタＣＰ３に格納された電荷は、第３トランジスタＴ３及び変換利得トランジスタＣＧＴを通じてフローティング拡散領域ＦＤに移動する。
ＴＤ時点で、フローティング拡散領域ＦＤのリセット電圧は、ソースフォロワートランジスタＳＦによって増幅されて選択トランジスタＳＸを経てカラムラインＣＬｉに出力される。
Ｔ１２時点で、リセット制御信号ＲＳは、再びハイレベルに遷移し、フローティング拡散領域ＦＤは、プリチャージされる。
Ｔ１３時点で、変換利得制御信号ＤＣＧは、ローレベルに遷移し、変換利得トランジスタＣＧＴは、ターンオフされる。
したがって、第２ノードＮ２は、フローティング拡散領域ＦＤで電気的に分離される。
【0074】
Ｔ１４時点で、第２リード制御信号ＲＤ２は、ハイレベルに遷移して第２リードトランジスタＲＴ２がターンオンされる。
第２トランジスタＴ２及び第３トランジスタＴ３は、ターンオフされた状態である。
第２キャパシタＣＰ２に格納された電荷は、第２リードトランジスタＲＴ２を通じてフローティング拡散領域ＦＤに移動する。
ＴＥ時点で、フローティング拡散領域ＦＤのピクセル電圧は、ソースフォロワートランジスタＳＦによって増幅されて選択トランジスタＳＸを経てカラムラインＣＬｉに出力される。
Ｔ１６時点で、フローティング拡散領域ＦＤは、再びプリチャージされ、Ｔ１８時点で、ハイレベルの第１リード制御信号ＲＤ１によって第１リードトランジスタＲＴ１がターンオンされ、第１キャパシタＣＰ１に格納された電荷が第１リードトランジスタＲＴ１を通じてフローティング拡散領域ＦＤに移動する。
ＴＦ時点で、フローティング拡散領域ＦＤのピクセル電圧は、ソースフォロワートランジスタＳＦによって増幅されて選択トランジスタＳＸを経てカラムラインＣＬｉに出力される。
第２トランジスタＴ２及び第３トランジスタＴ３は、ターンオフされた状態である。
第２キャパシタＣＰ２に格納された電荷は、第２リードトランジスタＲＴ２を通じてフローティング拡散領域ＦＤに移動する。
ＴＥ時点で、フローティング拡散領域ＦＤのピクセル電圧は、ソースフォロワートランジスタＳＦによって増幅されて選択トランジスタＳＸを経てカラムラインＣＬｉに出力される。
Ｔ１６時点で、フローティング拡散領域ＦＤは、再びプリチャージされ、Ｔ１８時点で、ハイレベルの第１リード制御信号ＲＤ１によって第１リードトランジスタＲＴ１がターンオンされ、第１キャパシタＣＰ１に格納された電荷が第１リードトランジスタＲＴ１を通じてフローティング拡散領域ＦＤに移動する。
ＴＦ時点で、フローティング拡散領域ＦＤのピクセル電圧は、ソースフォロワートランジスタＳＦによって増幅されて選択トランジスタＳＸを経てカラムラインＣＬｉに出力される。
【0075】
図６Ｃは、図６ＡのピクセルのローリングシャッターモードでのピクセルＰＸｃの動作を説明するためのタイミング図である。
図６Ｃを参照して説明するピクセルＰＸｃの動作は、ピクセルＰＸｃがデュアルフォトダイオードピクセルであることを仮定して説明する。
図４Ｃを参照して説明したピクセルＰＸａの動作と相違点を主に説明する。
図６Ｃを参照して説明するピクセルＰＸｃの動作は、複数の変換利得モードを提供する。
一実施形態で、複数の変換利得モードは、ＨＣＧモード及びＬＣＧモードを含む。
図６Ｃを参照して説明するピクセルＰＸｃの動作は、ピクセルＰＸｃがデュアルフォトダイオードピクセルであることを仮定して説明する。
図４Ｃを参照して説明したピクセルＰＸａの動作と相違点を主に説明する。
図６Ｃを参照して説明するピクセルＰＸｃの動作は、複数の変換利得モードを提供する。
一実施形態で、複数の変換利得モードは、ＨＣＧモード及びＬＣＧモードを含む。
【0076】
ピクセルＰＸｃは、第１及び第２リード制御信号（ＲＤ１、ＲＤ２）がＨＣＧモード及びＬＣＧモードのリードアウト動作の全てでローレベルを維持し、第１及び第２リードトランジスタ（ＲＴ１、ＲＴ２）がターンオフされた状態を維持する。
ＨＣＧモードで、ＴＡ時点で、リセット電圧がサンプリングされた後、第１及び第２伝送トランジスタ（ＴＸ１、ＴＸ２）が第１及び第２伝送制御信号（ＴＧ１、ＴＧ２）によって同時にターンオンされる。
したがって、第１及び第２フォトダイオード（ＰＤ１、ＰＤ２）によって生成された光電荷が同時にフローティング拡散領域ＦＤに移動し、ＴＢ時点で、ピクセル電圧がサンプリングされる。
ＬＣＧモードで、変換利得トランジスタＣＧＴがターンオンされて、第３キャパシタＣＰ３がフローティング拡散領域ＦＤに電気的に接続される。
第３キャパシタＣＰ３がフローティング拡散領域ＦＤに電気的に接続された状態で、ＴＣ時点で、ＬＣＧモードのピクセル電圧がサンプリングされる。
Ｔ７時点で、リセットトランジスタＲＸがターンオンされ、ＴＤ時点で、ＬＣＧモードのリセット電圧がサンプリングされる。
ＨＣＧモードで、ＴＡ時点で、リセット電圧がサンプリングされた後、第１及び第２伝送トランジスタ（ＴＸ１、ＴＸ２）が第１及び第２伝送制御信号（ＴＧ１、ＴＧ２）によって同時にターンオンされる。
したがって、第１及び第２フォトダイオード（ＰＤ１、ＰＤ２）によって生成された光電荷が同時にフローティング拡散領域ＦＤに移動し、ＴＢ時点で、ピクセル電圧がサンプリングされる。
ＬＣＧモードで、変換利得トランジスタＣＧＴがターンオンされて、第３キャパシタＣＰ３がフローティング拡散領域ＦＤに電気的に接続される。
第３キャパシタＣＰ３がフローティング拡散領域ＦＤに電気的に接続された状態で、ＴＣ時点で、ＬＣＧモードのピクセル電圧がサンプリングされる。
Ｔ７時点で、リセットトランジスタＲＸがターンオンされ、ＴＤ時点で、ＬＣＧモードのリセット電圧がサンプリングされる。
【0077】
図６Ｄは、図６ＡのピクセルのローリングシャッターモードでのピクセルＰＸｃの動作を説明するタイミング図である。
図６Ｄを参照して説明するピクセルＰＸｃの動作は、ピクセルＰＸｃがデュアルフォトダイオードピクセルであることを仮定して説明する。
図４Ｄを参照して説明したピクセルＰＸａの動作と相違点を主に説明する。
図６Ｄを参照して説明するピクセルＰＸｄの動作は、複数の変換利得モードを提供する。
一実施形態で、複数の変換利得モードは、ＨＣＧモード、ＭＣＧモード、及びＬＣＧモードを含む。
図６Ｄを参照して説明するピクセルＰＸｃの動作は、ピクセルＰＸｃがデュアルフォトダイオードピクセルであることを仮定して説明する。
図４Ｄを参照して説明したピクセルＰＸａの動作と相違点を主に説明する。
図６Ｄを参照して説明するピクセルＰＸｄの動作は、複数の変換利得モードを提供する。
一実施形態で、複数の変換利得モードは、ＨＣＧモード、ＭＣＧモード、及びＬＣＧモードを含む。
【0078】
ピクセルＰＸｃは、第１及び第２リード制御信号（ＲＤ１、ＲＤ２）がＨＣＧモード及びＬＣＧモードのリードアウト動作の全てでローレベルを維持し、第１及び第２リードトランジスタ（ＲＴ１、ＲＴ２）がターンオフされた状態を維持する。
また、ＨＣＧモードで、ＴＡ時点で、リセット電圧がサンプリングされた後、第１及び第２伝送トランジスタ（ＴＸ１、ＴＸ２）が第１及び第２伝送制御信号（ＴＧ１、ＴＧ２）によって同時にターンオンされる。
したがって、第１及び第２フォトダイオード（ＰＤ１、ＰＤ２）によって生成された光電荷が同時にフローティング拡散領域ＦＤに移動し、ＴＢ時点で、サンプリングされる。
ＭＣＧモード及びＬＣＧモードで、変換利得トランジスタＣＧＴがターンオン状態を維持する。
また、ＨＣＧモードで、ＴＡ時点で、リセット電圧がサンプリングされた後、第１及び第２伝送トランジスタ（ＴＸ１、ＴＸ２）が第１及び第２伝送制御信号（ＴＧ１、ＴＧ２）によって同時にターンオンされる。
したがって、第１及び第２フォトダイオード（ＰＤ１、ＰＤ２）によって生成された光電荷が同時にフローティング拡散領域ＦＤに移動し、ＴＢ時点で、サンプリングされる。
ＭＣＧモード及びＬＣＧモードで、変換利得トランジスタＣＧＴがターンオン状態を維持する。
【0079】
ＴＣ時点で、第３トランジスタＴ３がターンオフされた状態でフローティング拡散領域ＦＤのＭＣＧモードのピクセル電圧がサンプリングされる。
Ｔ７時点で、第３トランジスタＴ３ターンオンされ、第３キャパシタＣＰ３がフローティング拡散領域ＦＤに電気的に接続される。
ＴＤ時点で、フローティング拡散領域ＦＤのＬＣＧモードのピクセル電圧がサンプリングされる。
Ｔ８時点で、フローティング拡散領域ＦＤがリセットされ、ＴＥ時点で、第３キャパシタＣＰ３がフローティング拡散領域ＦＤに電気的に接続された状態でＬＣＧモードのリセット電圧がサンプリングされる。
Ｔ１０時点で、第３キャパシタＣＰ３がフローティング拡散領域ＦＤから電気的に分離され、ＴＦ時点で、フローティング拡散領域ＦＤのＭＣＧモードのリセット電圧がサンプリングされる。
Ｔ７時点で、第３トランジスタＴ３ターンオンされ、第３キャパシタＣＰ３がフローティング拡散領域ＦＤに電気的に接続される。
ＴＤ時点で、フローティング拡散領域ＦＤのＬＣＧモードのピクセル電圧がサンプリングされる。
Ｔ８時点で、フローティング拡散領域ＦＤがリセットされ、ＴＥ時点で、第３キャパシタＣＰ３がフローティング拡散領域ＦＤに電気的に接続された状態でＬＣＧモードのリセット電圧がサンプリングされる。
Ｔ１０時点で、第３キャパシタＣＰ３がフローティング拡散領域ＦＤから電気的に分離され、ＴＦ時点で、フローティング拡散領域ＦＤのＭＣＧモードのリセット電圧がサンプリングされる。
【0080】
図７Ａは、本発明の一実施形態によるイメージセンサーのピクセルの回路図である。
図７ＡのピクセルＰＸｄは、図１のイメージセンサー１００のピクセルＰＸに対応する。
図３Ａ～図６Ｂを参照して重複するか、或いは、類似の部分は詳細な説明を省略する。
図７Ａを参照すると、本発明の実施形態によるピクセルＰＸｄは、図３Ａを参照して説明したピクセルＰＸと異なって、第１ノードＮ１と第２ノードＮ２との間には第１フィードバックトランジスタＦＢＴ１及び第２フィードバックトランジスタＦＢＴ２が並列に接続されて配置される。
また、第１トランジスタＴ１及び第２トランジスタＴ２は、各々第１フィードバックトランジスタＦＢＴ１及び第２フィードバックトランジスタＦＢＴ２と直列に接続される。
図７ＡのピクセルＰＸｄは、図１のイメージセンサー１００のピクセルＰＸに対応する。
図３Ａ～図６Ｂを参照して重複するか、或いは、類似の部分は詳細な説明を省略する。
図７Ａを参照すると、本発明の実施形態によるピクセルＰＸｄは、図３Ａを参照して説明したピクセルＰＸと異なって、第１ノードＮ１と第２ノードＮ２との間には第１フィードバックトランジスタＦＢＴ１及び第２フィードバックトランジスタＦＢＴ２が並列に接続されて配置される。
また、第１トランジスタＴ１及び第２トランジスタＴ２は、各々第１フィードバックトランジスタＦＢＴ１及び第２フィードバックトランジスタＦＢＴ２と直列に接続される。
【0081】
第１キャパシタＣＰ１の一端子は、第１フィードバックトランジスタＦＢＴ１と第１トランジスタＴ１の各々一端子と接続され、第２キャパシタＣＰ２の一端子は、第２フィードバックトランジスタＦＢＴ２と第２トランジスタＴ２の各々一端子と接続される。
したがって、第１ノードＮ１と第２ノードＮ２との間に第１キャパシタＣＰ１及び第２キャパシタＣＰ２が互いに並列に接続される。
一実施形態で、第２キャパシタＣＰ２は、ラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成される。
実施形態によって、第１キャパシタＣＰ１もまたラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成され得る。
即ち、第１キャパシタＣＰ１及び第２キャパシタＣＰ２の中の少なくともいずれか１つは、ラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成される。
本発明の実施形態によるピクセルＰＸｄは、少ない数のトランジスタを利用してグローバルシャッターモードで動作することができる。
また、第１キャパシタＣＰ１及び第２キャパシタＣＰ２の各々とフローティング拡散領域ＦＤとの間の経路は互いに対称的である。
したがって、グローバルシャッターモードでも相関二重サンプリング（ＣＤＳ）が正確に実行され得る。
したがって、第１ノードＮ１と第２ノードＮ２との間に第１キャパシタＣＰ１及び第２キャパシタＣＰ２が互いに並列に接続される。
一実施形態で、第２キャパシタＣＰ２は、ラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成される。
実施形態によって、第１キャパシタＣＰ１もまたラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成され得る。
即ち、第１キャパシタＣＰ１及び第２キャパシタＣＰ２の中の少なくともいずれか１つは、ラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成される。
本発明の実施形態によるピクセルＰＸｄは、少ない数のトランジスタを利用してグローバルシャッターモードで動作することができる。
また、第１キャパシタＣＰ１及び第２キャパシタＣＰ２の各々とフローティング拡散領域ＦＤとの間の経路は互いに対称的である。
したがって、グローバルシャッターモードでも相関二重サンプリング（ＣＤＳ）が正確に実行され得る。
【0082】
図７Ｂは、図７ＡのピクセルのグローバルシャッターモードでのピクセルＰＸｄの動作を説明するためのタイミング図である。
図７Ｂを参照して説明するピクセルＰＸｄの動作は、第１キャパシタＣＰ１及び第２キャパシタＣＰ２に各々リセット電圧及びピクセル電圧を格納する。
図３Ｂを参照して説明したピクセルＰＸの動作と相違点を主に説明する。
図７Ｂを参照して説明するピクセルＰＸｄの動作は、第１キャパシタＣＰ１及び第２キャパシタＣＰ２に各々リセット電圧及びピクセル電圧を格納する。
図３Ｂを参照して説明したピクセルＰＸの動作と相違点を主に説明する。
【0083】
信号ダンプ動作で、第１及び第２トランジスタ（Ｔ１、Ｔ２）は、ローレベルの第１及び第２制御信号（ＬＯＦ１、ＬＯＦ２）によってターンオフ状態を維持する。
Ｔ１時点で、リセット制御信号ＲＳは、ハイレベルに遷移し、フローティング拡散領域ＦＤは、リセットされる。
Ｔ２時点で、フローティング拡散領域ＦＤの電圧に対応してソースフォロワートランジスタＳＦは、第１ノードＮ１にリセット電圧を出力する。
Ｔ３時点で、第１フィードバック制御信号ＦＢ１がハイレベルに遷移し、第１フィードバックトランジスタＦＢＴ１がターンオンされる。
ＴＡ時点で、第１ノードＮ１のリセット電圧が第１キャパシタＣＰ１に格納される。
Ｔ５時点で、伝送制御信号ＴＧは、ハイレベルに遷移し、フォトダイオードＰＤの電荷は、フローティング拡散領域ＦＤに移動する。
第２フィードバック制御信号ＦＢ２がハイレベルに遷移し、第２フィードバックトランジスタＦＢＴ２がターンオンされる。
フローティング拡散領域ＦＤの電圧に対応してソースフォロワートランジスタＳＦは、第１ノードＮ１にピクセル電圧を出力する。
Ｔ１時点で、リセット制御信号ＲＳは、ハイレベルに遷移し、フローティング拡散領域ＦＤは、リセットされる。
Ｔ２時点で、フローティング拡散領域ＦＤの電圧に対応してソースフォロワートランジスタＳＦは、第１ノードＮ１にリセット電圧を出力する。
Ｔ３時点で、第１フィードバック制御信号ＦＢ１がハイレベルに遷移し、第１フィードバックトランジスタＦＢＴ１がターンオンされる。
ＴＡ時点で、第１ノードＮ１のリセット電圧が第１キャパシタＣＰ１に格納される。
Ｔ５時点で、伝送制御信号ＴＧは、ハイレベルに遷移し、フォトダイオードＰＤの電荷は、フローティング拡散領域ＦＤに移動する。
第２フィードバック制御信号ＦＢ２がハイレベルに遷移し、第２フィードバックトランジスタＦＢＴ２がターンオンされる。
フローティング拡散領域ＦＤの電圧に対応してソースフォロワートランジスタＳＦは、第１ノードＮ１にピクセル電圧を出力する。
【0084】
ＴＢ時点で、第１ノードＮ１のピクセル電圧が第２キャパシタＣＰ２に格納される。
ローリングリードアウト動作のために、Ｔ８時点で、リセット制御信号ＲＳは、ハイレベルに遷移し、フローティング拡散領域ＦＤは、リセット（プリチャージ）される。
選択制御信号ＳＥＬは、ピクセル電圧及びリセット電圧のローリングリードアウト動作の間にハイレベルを維持し、選択トランジスタＳＸがターンオンされる。
Ｔ１０時点で、第１制御信号ＬＯＦ１は、ハイレベルに遷移して第１トランジスタＴ１がターンオンされ、第１キャパシタＣＰ１に格納された電荷は、フローティング拡散領域ＦＤに移動する。
ＴＣ時点で、フローティング拡散領域ＦＤのリセット電圧は、カラムラインＣＬｉに出力される。
図３ＢのピクセルＰＸの動作と異なって、第１トランジスタＴ１は、Ｔ１１時点で、ターンオフされる。
Ｔ１２時点で、リセット制御信号ＲＳは、再びハイレベルに遷移し、フローティング拡散領域ＦＤは、リセット（プリチャージ）される。
Ｔ１４時点で、第２制御信号ＬＯＦ２は、ハイレベルに遷移して第２トランジスタＴ１はターンオンされ、第２キャパシタＣＰ２に格納された電荷は、フローティング拡散領域ＦＤに移動する。
ＴＤ時点で、フローティング拡散領域ＦＤのピクセル電圧は、カラムラインＣＬｉに出力される。
ローリングリードアウト動作のために、Ｔ８時点で、リセット制御信号ＲＳは、ハイレベルに遷移し、フローティング拡散領域ＦＤは、リセット（プリチャージ）される。
選択制御信号ＳＥＬは、ピクセル電圧及びリセット電圧のローリングリードアウト動作の間にハイレベルを維持し、選択トランジスタＳＸがターンオンされる。
Ｔ１０時点で、第１制御信号ＬＯＦ１は、ハイレベルに遷移して第１トランジスタＴ１がターンオンされ、第１キャパシタＣＰ１に格納された電荷は、フローティング拡散領域ＦＤに移動する。
ＴＣ時点で、フローティング拡散領域ＦＤのリセット電圧は、カラムラインＣＬｉに出力される。
図３ＢのピクセルＰＸの動作と異なって、第１トランジスタＴ１は、Ｔ１１時点で、ターンオフされる。
Ｔ１２時点で、リセット制御信号ＲＳは、再びハイレベルに遷移し、フローティング拡散領域ＦＤは、リセット（プリチャージ）される。
Ｔ１４時点で、第２制御信号ＬＯＦ２は、ハイレベルに遷移して第２トランジスタＴ１はターンオンされ、第２キャパシタＣＰ２に格納された電荷は、フローティング拡散領域ＦＤに移動する。
ＴＤ時点で、フローティング拡散領域ＦＤのピクセル電圧は、カラムラインＣＬｉに出力される。
【0085】
図７Ｃは、図７ＡのピクセルのローリングシャッターモードでのピクセルＰＸｄの動作を説明するためのタイミング図である。
図７Ｃを参照して説明するピクセルＰＸｄの動作は、複数の変換利得モードを提供する。
図３Ｆを参照して説明したピクセルＰＸの動作と相違点を主に説明する。
図７Ｃを参照して説明するピクセルＰＸｄの動作は、複数の変換利得モードを提供する。
図３Ｆを参照して説明したピクセルＰＸの動作と相違点を主に説明する。
【0086】
一実施形態で、複数の変換利得モードは、ＨＣＧモード及びＬＣＧモードを含む。
ＬＣＧモードで、第１キャパシタＣＰ１又は第２キャパシタＣＰ２の静電容量がフローティング拡散領域ＦＤに提供される。
又は、ＬＣＧモードで、第１キャパシタＣＰ１及び第２キャパシタＣＰ２の静電容量の全てがフローティング拡散領域ＦＤに提供される。
他の実施形態で、複数の変換利得モードは、図４Ｄを参照して説明した実施形態と同様にＨＣＧモード、ＭＣＧモード、及びＬＣＧモードを含む。
この場合、第１キャパシタＣＰ１の静電容量が第２キャパシタＣＰ２の静電容量と異なって構成される。
又は、ＭＣＧモードでは、第１キャパシタＣＰ１又は第２キャパシタＣＰ２の静電容量がフローティング拡散領域ＦＤに提供され、ＬＣＧモードでは、第１キャパシタＣＰ１及び第２キャパシタＣＰ２の全ての静電容量がフローティング拡散領域ＦＤに提供される。
ＬＣＧモードで、第１キャパシタＣＰ１又は第２キャパシタＣＰ２の静電容量がフローティング拡散領域ＦＤに提供される。
又は、ＬＣＧモードで、第１キャパシタＣＰ１及び第２キャパシタＣＰ２の静電容量の全てがフローティング拡散領域ＦＤに提供される。
他の実施形態で、複数の変換利得モードは、図４Ｄを参照して説明した実施形態と同様にＨＣＧモード、ＭＣＧモード、及びＬＣＧモードを含む。
この場合、第１キャパシタＣＰ１の静電容量が第２キャパシタＣＰ２の静電容量と異なって構成される。
又は、ＭＣＧモードでは、第１キャパシタＣＰ１又は第２キャパシタＣＰ２の静電容量がフローティング拡散領域ＦＤに提供され、ＬＣＧモードでは、第１キャパシタＣＰ１及び第２キャパシタＣＰ２の全ての静電容量がフローティング拡散領域ＦＤに提供される。
【0087】
図７Ｃを参照して説明するピクセルＰＸｄの動作は、複数の変換利得モードは、ＨＣＧモード及びＬＣＧモードを含むものを仮定して説明する。
また、ＬＣＧモードで、第１キャパシタＣＰ１の静電容量がフローティング拡散領域ＦＤに提供されるものを仮定して説明する。
ＨＣＧモード及びＬＣＧモードで、第１フィードバック制御信号ＦＢ１及び第２フィードバック制御信号ＦＢ２は、ローレベルを維持する。
ＨＣＧモードで、Ｔ１時点で、リセットトランジスタＲＸのターンオンによってフローティング拡散領域ＦＤがリセットされ、Ｔ３時点で、選択トランジスタＳＸがターンオンされ、ＴＡ時点で、フローティング拡散領域ＦＤのリセット電圧がカラムラインＣＬｉに出力される。
Ｔ４時点で、伝送トランジスタＴＸがターンオンされてフォトダイオードＰＤの電荷がフローティング拡散領域ＦＤに移動し、ＴＢ時点で、フローティング拡散領域ＦＤのピクセル電圧がカラムラインＣＬｉに出力される。
また、ＬＣＧモードで、第１キャパシタＣＰ１の静電容量がフローティング拡散領域ＦＤに提供されるものを仮定して説明する。
ＨＣＧモード及びＬＣＧモードで、第１フィードバック制御信号ＦＢ１及び第２フィードバック制御信号ＦＢ２は、ローレベルを維持する。
ＨＣＧモードで、Ｔ１時点で、リセットトランジスタＲＸのターンオンによってフローティング拡散領域ＦＤがリセットされ、Ｔ３時点で、選択トランジスタＳＸがターンオンされ、ＴＡ時点で、フローティング拡散領域ＦＤのリセット電圧がカラムラインＣＬｉに出力される。
Ｔ４時点で、伝送トランジスタＴＸがターンオンされてフォトダイオードＰＤの電荷がフローティング拡散領域ＦＤに移動し、ＴＢ時点で、フローティング拡散領域ＦＤのピクセル電圧がカラムラインＣＬｉに出力される。
【0088】
ＬＣＧモードで、Ｔ６時点で、ハイレベルの第１制御信号ＬＯＦ１によって第１トランジスタＴ１がターンオンされて、第１キャパシタＣＰ１がフローティング拡散領域ＦＤと電気的に接続される。
ＴＣ時点で、フローティング拡散領域ＦＤのピクセル電圧がカラムラインＣＬｉに出力される。
Ｔ７時点で、第１トランジスタＴ１がターンオンされた状態で、リセットトランジスタＲＸのターンオンによって、再びフローティング拡散領域ＦＤがリセットされる。
ＴＤ時点で、フローティング拡散領域ＦＤのリセット電圧がカラムラインＣＬｉに出力される。
先に説明したように、ピクセルＰＸｄが、ＨＣＧモード、ＭＣＧモード、及びＬＣＧモードを提供する場合、ピクセルＰＸｄは、図４Ｄを参照して説明した実施形態と同様に動作することができる。
ＴＣ時点で、フローティング拡散領域ＦＤのピクセル電圧がカラムラインＣＬｉに出力される。
Ｔ７時点で、第１トランジスタＴ１がターンオンされた状態で、リセットトランジスタＲＸのターンオンによって、再びフローティング拡散領域ＦＤがリセットされる。
ＴＤ時点で、フローティング拡散領域ＦＤのリセット電圧がカラムラインＣＬｉに出力される。
先に説明したように、ピクセルＰＸｄが、ＨＣＧモード、ＭＣＧモード、及びＬＣＧモードを提供する場合、ピクセルＰＸｄは、図４Ｄを参照して説明した実施形態と同様に動作することができる。
【0089】
図８Ａは、本発明の一実施形態によるイメージセンサーのピクセルの回路図である。
図８ＡのピクセルＰＸｅは、図１のイメージセンサー１００のピクセルＰＸに対応する。
図３Ａ～図７Ｃを参照して重複するか、或いは、類似の部分は詳細な説明を省略する。
図８Ａを参照すると、本発明の実施形態によるピクセルＰＸｅは、図７Ａを参照して説明したピクセルＰＸｄと異なって、第２ノードＮ２とフローティング拡散領域ＦＤを接続する変換利得トランジスタＣＧＴを含む。
第２ノードＮ２は、変換利得トランジスタＣＧＴのターンオン又はターンオフによって選択的にフローティング拡散領域ＦＤと電気的に結合する。
第１キャパシタＣＰ１及び／又は第２キャパシタＣＰ２は、第１トランジスタＴ１及び／又は第２トランジスタＴ２と変換利得トランジスタＣＧＴのターンオン又はターンオフによって、選択的にフローティング拡散領域ＦＤと電気的に結合する。
図８ＡのピクセルＰＸｅは、図１のイメージセンサー１００のピクセルＰＸに対応する。
図３Ａ～図７Ｃを参照して重複するか、或いは、類似の部分は詳細な説明を省略する。
図８Ａを参照すると、本発明の実施形態によるピクセルＰＸｅは、図７Ａを参照して説明したピクセルＰＸｄと異なって、第２ノードＮ２とフローティング拡散領域ＦＤを接続する変換利得トランジスタＣＧＴを含む。
第２ノードＮ２は、変換利得トランジスタＣＧＴのターンオン又はターンオフによって選択的にフローティング拡散領域ＦＤと電気的に結合する。
第１キャパシタＣＰ１及び／又は第２キャパシタＣＰ２は、第１トランジスタＴ１及び／又は第２トランジスタＴ２と変換利得トランジスタＣＧＴのターンオン又はターンオフによって、選択的にフローティング拡散領域ＦＤと電気的に結合する。
【0090】
一実施形態で、第１キャパシタＣＰ１及び第２キャパシタＣＰ２の中の少なくともいずれか１つは、ラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成される。
本発明の実施形態によるピクセルＰＸｅは、少ない数のトランジスタを利用してグローバルシャッターモードで動作することができる。
また、第１キャパシタＣＰ１及び第２キャパシタＣＰ２の各々とフローティング拡散領域ＦＤとの間の経路は、互いに対称的である。
したがって、グローバルシャッターモードでも相関二重サンプリング（ＣＤＳ）が正確に実行され得る。
また、ピクセルＰＸｄは、ローリングシャッターモードのＨＣＧモードで、第２ノードＮ２がフローティング拡散領域ＦＤから分離されることによって、イメージセンサー１００で生成するイメージの品質を向上させることができる。
本発明の実施形態によるピクセルＰＸｅは、少ない数のトランジスタを利用してグローバルシャッターモードで動作することができる。
また、第１キャパシタＣＰ１及び第２キャパシタＣＰ２の各々とフローティング拡散領域ＦＤとの間の経路は、互いに対称的である。
したがって、グローバルシャッターモードでも相関二重サンプリング（ＣＤＳ）が正確に実行され得る。
また、ピクセルＰＸｄは、ローリングシャッターモードのＨＣＧモードで、第２ノードＮ２がフローティング拡散領域ＦＤから分離されることによって、イメージセンサー１００で生成するイメージの品質を向上させることができる。
【0091】
図８Ｂは、図８ＡのピクセルのグローバルシャッターモードでのピクセルＰＸｅの動作を説明するためのタイミング図である。
図８Ｂを参照して説明するピクセルＰＸｅの動作は、第１キャパシタＣＰ１及び第２キャパシタＣＰ２に、各々リセット電圧及びピクセル電圧を格納する。
図７Ｂを参照して説明したピクセルＰＸｄの動作と相違点を主に説明する。
ピクセルＰＸｅで、変換利得トランジスタＣＧＴは、信号ダンプ動作で、ローレベルの変換利得制御信号ＤＣＧによってターンオフ状態を維持し、ハイレベルの変換利得制御信号ＤＣＧによってローリングリードアウト動作でターンオン状態を維持する。
図８Ｂを参照して説明するピクセルＰＸｅの動作は、第１キャパシタＣＰ１及び第２キャパシタＣＰ２に、各々リセット電圧及びピクセル電圧を格納する。
図７Ｂを参照して説明したピクセルＰＸｄの動作と相違点を主に説明する。
ピクセルＰＸｅで、変換利得トランジスタＣＧＴは、信号ダンプ動作で、ローレベルの変換利得制御信号ＤＣＧによってターンオフ状態を維持し、ハイレベルの変換利得制御信号ＤＣＧによってローリングリードアウト動作でターンオン状態を維持する。
【0092】
信号ダンプ動作で、ＴＡ時点で、ハイレベルの第１フィードバック制御信号ＦＢ１によってターンオンされた第１フィードバックトランジスタＦＢＴ１を通じて、リセット電圧が第１キャパシタＣＰ１に格納される。
ＴＢ時点で、ハイレベルの第２フィードバック制御信号ＦＢ２によってターンオンされた第２フィードバックトランジスタＦＢＴ２を通じて、ピクセル電圧が第２キャパシタＣＰ２に格納される。
ローリングリードアウト動作で、ＴＣ時点で、第１制御信号ＬＯＦ１によってターンオンされた第１トランジスタＴ１によって第１キャパシタＣＰ１に格納されたリセット電圧がフローティング拡散領域ＦＤに移動し、リセット電圧がカラムラインＣＬｉに出力される。
ＴＤ時点で、第２制御信号ＬＯＦ２によってターンオンされた第２トランジスタＴ２によって、第２キャパシタＣＰ２に格納されたピクセル電圧がフローティング拡散領域ＦＤに移動し、ピクセル電圧がカラムラインＣＬｉに出力される。
ＴＢ時点で、ハイレベルの第２フィードバック制御信号ＦＢ２によってターンオンされた第２フィードバックトランジスタＦＢＴ２を通じて、ピクセル電圧が第２キャパシタＣＰ２に格納される。
ローリングリードアウト動作で、ＴＣ時点で、第１制御信号ＬＯＦ１によってターンオンされた第１トランジスタＴ１によって第１キャパシタＣＰ１に格納されたリセット電圧がフローティング拡散領域ＦＤに移動し、リセット電圧がカラムラインＣＬｉに出力される。
ＴＤ時点で、第２制御信号ＬＯＦ２によってターンオンされた第２トランジスタＴ２によって、第２キャパシタＣＰ２に格納されたピクセル電圧がフローティング拡散領域ＦＤに移動し、ピクセル電圧がカラムラインＣＬｉに出力される。
【0093】
図８Ｃは、図８ＡのピクセルのローリングシャッターモードでのピクセルＰＸｅの動作を説明するためのタイミング図である。
図８Ｃを参照して説明するピクセルＰＸｅの動作は、複数の変換利得モードを提供する。
図７Ｃを参照して説明したピクセルＰＸｄの動作と相違点を主に説明する。
一実施形態で、複数の変換利得モードはＨＣＧモード及びＬＣＧモードを含む。
ＬＣＧモードで、第１キャパシタＣＰ１又は第２キャパシタＣＰ２の静電容量がフローティング拡散領域ＦＤに提供される。
又は、ＬＣＧモードで、第１キャパシタＣＰ１及び第２キャパシタＣＰ２の静電容量の全てがフローティング拡散領域ＦＤに提供される。
又は、ＬＣＧモードで、第２ノードＮ２のジャンクションキャパシタンスがフローティング拡散領域ＦＤに提供される。
図８Ｃを参照して説明するピクセルＰＸｅの動作は、複数の変換利得モードを提供する。
図７Ｃを参照して説明したピクセルＰＸｄの動作と相違点を主に説明する。
一実施形態で、複数の変換利得モードはＨＣＧモード及びＬＣＧモードを含む。
ＬＣＧモードで、第１キャパシタＣＰ１又は第２キャパシタＣＰ２の静電容量がフローティング拡散領域ＦＤに提供される。
又は、ＬＣＧモードで、第１キャパシタＣＰ１及び第２キャパシタＣＰ２の静電容量の全てがフローティング拡散領域ＦＤに提供される。
又は、ＬＣＧモードで、第２ノードＮ２のジャンクションキャパシタンスがフローティング拡散領域ＦＤに提供される。
【0094】
他の実施形態で、複数の変換利得モードは、図４Ｄを参照して説明した実施形態と同様に、ＨＣＧモード、ＭＣＧモード、及びＬＣＧモードを含む。
この場合、第１キャパシタＣＰ１の静電容量が第２キャパシタＣＰ２の静電容量と異なって構成される。
又は、ＭＣＧモードでは、第１キャパシタＣＰ１又は第２キャパシタＣＰ２の静電容量がフローティング拡散領域ＦＤに提供され、ＬＣＧモードでは、第１キャパシタＣＰ１及び第２キャパシタＣＰ２の全ての静電容量がフローティング拡散領域ＦＤに提供される。
又は、ＭＣＧモードでは、第２ノードＮ２のジャンクションキャパシタンスがフローティング拡散領域ＦＤに提供され、ＬＣＧモードでは、第１キャパシタＣＰ１又は第２キャパシタＣＰ２の静電容量がフローティング拡散領域ＦＤに提供される。
この場合、第１キャパシタＣＰ１の静電容量が第２キャパシタＣＰ２の静電容量と異なって構成される。
又は、ＭＣＧモードでは、第１キャパシタＣＰ１又は第２キャパシタＣＰ２の静電容量がフローティング拡散領域ＦＤに提供され、ＬＣＧモードでは、第１キャパシタＣＰ１及び第２キャパシタＣＰ２の全ての静電容量がフローティング拡散領域ＦＤに提供される。
又は、ＭＣＧモードでは、第２ノードＮ２のジャンクションキャパシタンスがフローティング拡散領域ＦＤに提供され、ＬＣＧモードでは、第１キャパシタＣＰ１又は第２キャパシタＣＰ２の静電容量がフローティング拡散領域ＦＤに提供される。
【0095】
図８Ｃを参照して説明するピクセルＰＸｅの動作は、複数の変換利得モードは、ＨＣＧモード及びＬＣＧモードを含むものを仮定して説明する。
また、ＬＣＧモードで、第１キャパシタＣＰ１の静電容量がフローティング拡散領域ＦＤに提供されるものを仮定して説明する。
変換利得トランジスタＣＧＴは、ＨＣＧモードで、ターンオフ状態を維持し、ＬＣＧモードで、ターンオン状態を維持する。
第１トランジスタＴ１は、ＨＣＧモードでターンオフされ、ＬＣＧモードでターンオンされて、第１キャパシタＣＰ１のキャパシタンスがフローティング拡散領域ＦＤに提供される。
ピクセルＰＸｅは、ＬＣＧモードで、第１キャパシタＣＰ１がフローティング拡散領域ＦＤに電気的に接続された状態で、ピクセル電圧及びリセット電圧を各々ＴＣ時点とＴＤ時点で、サンプリング（カラムラインＣＬｉに出力）する。
また、ＬＣＧモードで、第１キャパシタＣＰ１の静電容量がフローティング拡散領域ＦＤに提供されるものを仮定して説明する。
変換利得トランジスタＣＧＴは、ＨＣＧモードで、ターンオフ状態を維持し、ＬＣＧモードで、ターンオン状態を維持する。
第１トランジスタＴ１は、ＨＣＧモードでターンオフされ、ＬＣＧモードでターンオンされて、第１キャパシタＣＰ１のキャパシタンスがフローティング拡散領域ＦＤに提供される。
ピクセルＰＸｅは、ＬＣＧモードで、第１キャパシタＣＰ１がフローティング拡散領域ＦＤに電気的に接続された状態で、ピクセル電圧及びリセット電圧を各々ＴＣ時点とＴＤ時点で、サンプリング（カラムラインＣＬｉに出力）する。
【0096】
図８Ｃに示していない他の実施形態で、ピクセルＰＸｅの動作は、ＨＣＧモード、ＭＣＧモード、及びＬＣＧモードを含み得る。
この場合、ピクセルＰＸｅは、ＭＣＧモードで、変換利得トランジスタＣＧＴのターンオンによって、第２ノードＮ２のジャンクションキャパシタンスをフローティング拡散領域ＦＤに提供する。
また、ピクセルＰＸｅは、ＬＣＧモードで、変換利得トランジスタＣＧＴ及び第１トランジスタＴ１のターンオンによって、第２ノードＮ２のジャンクションキャパシタンス及び第１キャパシタＣＰ１のキャパシタンスをフローティング拡散領域ＦＤに提供する。
この場合、ピクセルＰＸｅは、ＭＣＧモードで、変換利得トランジスタＣＧＴのターンオンによって、第２ノードＮ２のジャンクションキャパシタンスをフローティング拡散領域ＦＤに提供する。
また、ピクセルＰＸｅは、ＬＣＧモードで、変換利得トランジスタＣＧＴ及び第１トランジスタＴ１のターンオンによって、第２ノードＮ２のジャンクションキャパシタンス及び第１キャパシタＣＰ１のキャパシタンスをフローティング拡散領域ＦＤに提供する。
【0097】
図９Ａは、本発明の一実施形態によるイメージセンサーのピクセルの回路図である。
図９ＡのピクセルＰＸｆは、図１のイメージセンサー１００のピクセルＰＸに対応する。
図３Ａ～図８Ｃを参照して重複するか、或いは、類似の部分は詳細な説明を省略する。
図９Ａを参照すると、本発明の実施形態によるピクセルＰＸｆは、図７Ａを参照して説明したピクセルＰＸｄと異なって、第１ノードＮ１と第２ノードＮ２との間に第３フィードバックトランジスタＦＢＴ３が追加に並列に接続されて配置される。
図９ＡのピクセルＰＸｆは、図１のイメージセンサー１００のピクセルＰＸに対応する。
図３Ａ～図８Ｃを参照して重複するか、或いは、類似の部分は詳細な説明を省略する。
図９Ａを参照すると、本発明の実施形態によるピクセルＰＸｆは、図７Ａを参照して説明したピクセルＰＸｄと異なって、第１ノードＮ１と第２ノードＮ２との間に第３フィードバックトランジスタＦＢＴ３が追加に並列に接続されて配置される。
【0098】
また、第１ノードＮ１と第２ノードＮ２との間に第３キャパシタＣＰ３が追加に並列に接続される。
即ち、第１ノードＮ１と第２ノードＮ２との間に第１フィードバックトランジスタＦＢＴ１、第２フィードバックトランジスタＦＢＴ２、及び第３フィードバックトランジスタＦＢＴ３が互いに並列に接続される。
また、第１フィードバックトランジスタＦＢＴ１、第２フィードバックトランジスタＦＢＴ２、及び第３フィードバックトランジスタＦＢＴ３の各一端子と各々接続された第１キャパシタＣＰ１、第２キャパシタＣＰ２、及び第３キャパシタＣＰ３も互いに並列に接続される。
第１トランジスタＴ１、第２トランジスタＴ２、及び第３トランジスタＴ３は、各々第１フィードバックトランジスタＦＢＴ１、第２フィードバックトランジスタＦＢＴ２、及び第３フィードバックトランジスタＦＢＴ３と直列に接続される。
一実施形態で、第１キャパシタＣＰ１、第２キャパシタＣＰ２、及び第３キャパシタＣＰ３の中の少なくともいずれか１つは、ラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成される。
即ち、第１ノードＮ１と第２ノードＮ２との間に第１フィードバックトランジスタＦＢＴ１、第２フィードバックトランジスタＦＢＴ２、及び第３フィードバックトランジスタＦＢＴ３が互いに並列に接続される。
また、第１フィードバックトランジスタＦＢＴ１、第２フィードバックトランジスタＦＢＴ２、及び第３フィードバックトランジスタＦＢＴ３の各一端子と各々接続された第１キャパシタＣＰ１、第２キャパシタＣＰ２、及び第３キャパシタＣＰ３も互いに並列に接続される。
第１トランジスタＴ１、第２トランジスタＴ２、及び第３トランジスタＴ３は、各々第１フィードバックトランジスタＦＢＴ１、第２フィードバックトランジスタＦＢＴ２、及び第３フィードバックトランジスタＦＢＴ３と直列に接続される。
一実施形態で、第１キャパシタＣＰ１、第２キャパシタＣＰ２、及び第３キャパシタＣＰ３の中の少なくともいずれか１つは、ラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成される。
【0099】
本発明の実施形態によるピクセルＰＸｆは、少ない数のトランジスタを利用してグローバルシャッターモードで動作する。
また、第１キャパシタＣＰ１、第２キャパシタＣＰ２、及び第３キャパシタＣＰ３の各々とフローティング拡散領域ＦＤとの間の経路は、互いに対称的である。
したがって、グローバルシャッターモードでも相関二重サンプリング（ＣＤＳ）が正確に実行される。
また、第１キャパシタＣＰ１、第２キャパシタＣＰ２、及び第３キャパシタＣＰ３の各々とフローティング拡散領域ＦＤとの間の経路は、互いに対称的である。
したがって、グローバルシャッターモードでも相関二重サンプリング（ＣＤＳ）が正確に実行される。
【0100】
図９Ａ～図９Ｃを参照して説明する実施形態は、ピクセルＰＸｆがデュアルフォトダイオードピクセルであることを仮定して説明するが、実施形態によってピクセルＰＸｆは、スーパーフォトダイオードピクセルであり得る。
ピクセルＰＸｆは、図１のイメージセンサー１００のピクセルアレイ１１０に含まれたピクセルＰＸｓの中の一部のピクセルに対応するか、或いは、全部のピクセルに対応し得る。
ピクセルＰＸｆは、グローバルシャッターモードのオートフォーカシング動作のためのピクセル電圧を生成する。
例えば、グローバルシャッターモードの信号ダンプ動作で、複数のフォトダイオード（ＰＤ１、ＰＤ２）で生成した光電荷に対応する電圧を、各々互いに異なるキャパシタ（ＣＰ１、ＣＰ２）に別々に格納する。
ピクセルＰＸｆは、図１のイメージセンサー１００のピクセルアレイ１１０に含まれたピクセルＰＸｓの中の一部のピクセルに対応するか、或いは、全部のピクセルに対応し得る。
ピクセルＰＸｆは、グローバルシャッターモードのオートフォーカシング動作のためのピクセル電圧を生成する。
例えば、グローバルシャッターモードの信号ダンプ動作で、複数のフォトダイオード（ＰＤ１、ＰＤ２）で生成した光電荷に対応する電圧を、各々互いに異なるキャパシタ（ＣＰ１、ＣＰ２）に別々に格納する。
【0101】
又は、第２キャパシタＣＰ２には第１フォトダイオードＰＤ１で生成した光電荷に対応する電圧を格納し、第１キャパシタＣＰ１には第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２で生成した光電荷に対応する電圧を共に格納する。
イメージセンサー１００は、ピクセルＰＸｃの第１フォトダイオードＰＤ１で生成した光電荷に対応するピクセル電圧と第２フォトダイオードＰＤ２で生成した光電荷に対応するピクセル電圧を利用して、グローバルシャッターモードで、オートフォーカシング動作を実行する。
一実施形態で、オートフォーカシングに使用される位相データを生成するピクセルＰＸｆが、スーパーフォトダイオードピクセルで構成される場合、ピクセルＰＸｆのローリングシャッターモードで出力は、イメージ生成に使用されなく、バッドピクセル訂正処理が実行される。
イメージセンサー１００は、ピクセルＰＸｃの第１フォトダイオードＰＤ１で生成した光電荷に対応するピクセル電圧と第２フォトダイオードＰＤ２で生成した光電荷に対応するピクセル電圧を利用して、グローバルシャッターモードで、オートフォーカシング動作を実行する。
一実施形態で、オートフォーカシングに使用される位相データを生成するピクセルＰＸｆが、スーパーフォトダイオードピクセルで構成される場合、ピクセルＰＸｆのローリングシャッターモードで出力は、イメージ生成に使用されなく、バッドピクセル訂正処理が実行される。
【0102】
図９Ｂは、図９ＡのピクセルＰＸｆのグローバルシャッターモードでの動作を説明するためのタイミング図である。
図９Ｂを参照して説明するピクセルＰＸｆの動作は、第２キャパシタＣＰ２には第１フォトダイオードＰＤ１で生成した光電荷に対応する電圧が格納され、第３キャパシタＣＰ３には第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２で生成した光電荷に対応する電圧が共に格納されることを仮定して説明する。
第１キャパシタＣＰ１にはリセット電圧が格納される。
図７Ｂを参照して説明したピクセルＰＸｄの動作と相違点を主に説明する。
図９Ｂを参照して説明するピクセルＰＸｆの動作は、第２キャパシタＣＰ２には第１フォトダイオードＰＤ１で生成した光電荷に対応する電圧が格納され、第３キャパシタＣＰ３には第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２で生成した光電荷に対応する電圧が共に格納されることを仮定して説明する。
第１キャパシタＣＰ１にはリセット電圧が格納される。
図７Ｂを参照して説明したピクセルＰＸｄの動作と相違点を主に説明する。
【0103】
信号ダンプ動作で、ＴＡ時点で、ハイレベルの第１フィードバック制御信号ＦＢ１によってターンオンされた第１フィードバックトランジスタを通じて、リセット電圧が第１キャパシタＣＰ１に格納される。
ＴＢ時点で、ハイレベルの第２フィードバック制御信号ＦＢ２によってターンオンされた第２フィードバックトランジスタを通じて、第１フォトダイオードＰＤ１の光電荷に対応するピクセル電圧が第２キャパシタＣＰ２に格納される。
ＴＣ時点で、ハイレベルの第３フィードバック制御信号ＦＢ３によってターンオンされた第３フィードバックトランジスタを通じて、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２の全ての光電荷に対応するピクセル電圧が第３キャパシタＣＰ３に格納される。
ＴＢ時点で、ハイレベルの第２フィードバック制御信号ＦＢ２によってターンオンされた第２フィードバックトランジスタを通じて、第１フォトダイオードＰＤ１の光電荷に対応するピクセル電圧が第２キャパシタＣＰ２に格納される。
ＴＣ時点で、ハイレベルの第３フィードバック制御信号ＦＢ３によってターンオンされた第３フィードバックトランジスタを通じて、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２の全ての光電荷に対応するピクセル電圧が第３キャパシタＣＰ３に格納される。
【0104】
ローリングリードアウト動作で、ＴＤ時点で、第１制御信号ＬＯＦ１によってターンオンされた第１トランジスタＴ１によって第１キャパシタＣＰ１に格納されたリセット電圧がフローティング拡散領域ＦＤに移動し、リセット電圧がカラムラインＣＬｉに出力される。
ＴＥ時点で、第２制御信号ＬＯＦ２によってターンオンされた第２トランジスタＴ２によって第２キャパシタＣＰ２に格納されたピクセル電圧がフローティング拡散領域ＦＤに移動する。
第１フォトダイオードＰＤ１の光電荷に対応するピクセル電圧がカラムラインＣＬｉに出力される。
ＴＦ時点で、第３キャパシタＣＰ３に格納されたピクセル電圧がフローティング拡散領域ＦＤに移動する。
第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２の全ての光電荷に対応するピクセル電圧がカラムラインＣＬｉに出力される。
ＴＥ時点で、第２制御信号ＬＯＦ２によってターンオンされた第２トランジスタＴ２によって第２キャパシタＣＰ２に格納されたピクセル電圧がフローティング拡散領域ＦＤに移動する。
第１フォトダイオードＰＤ１の光電荷に対応するピクセル電圧がカラムラインＣＬｉに出力される。
ＴＦ時点で、第３キャパシタＣＰ３に格納されたピクセル電圧がフローティング拡散領域ＦＤに移動する。
第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２の全ての光電荷に対応するピクセル電圧がカラムラインＣＬｉに出力される。
【0105】
図９Ｃは、図９ＡのピクセルＰＸｆのローリングシャッターモードでの動作を説明するためのタイミング図である。
図９Ｃを参照して説明するピクセルＰＸｆの動作は、ピクセルＰＸｆがデュアルフォトダイオードピクセルであることを仮定して説明する。
図８Ｃを参照して説明したピクセルＰＸｅの動作と相違点を主に説明する。
図９Ｃを参照して説明するピクセルＰＸｆの動作は、複数の変換利得モードを提供する。
一実施形態で、複数の変換利得モードは、ＨＣＧモード及びＬＣＧモードを含む。
図９Ｃを参照して説明するピクセルＰＸｆの動作は、ピクセルＰＸｆがデュアルフォトダイオードピクセルであることを仮定して説明する。
図８Ｃを参照して説明したピクセルＰＸｅの動作と相違点を主に説明する。
図９Ｃを参照して説明するピクセルＰＸｆの動作は、複数の変換利得モードを提供する。
一実施形態で、複数の変換利得モードは、ＨＣＧモード及びＬＣＧモードを含む。
【0106】
ピクセルＰＸｆは、第２及び第３制御信号（ＬＯＦ２、ＬＯＦ３）がＨＣＧモード及びＬＣＧモードのリードアウト動作の全てでローレベルを維持し、第２及び第３トランジスタ（Ｔ２、Ｔ３）がターンオフされた状態を維持する。
第１、第２、及び第３フィードバックトランジスタ（ＦＢＴ１、ＦＢＴ２、ＦＢＴ３）は、リードアウト動作の全てでローレベルを維持する。
ＨＣＧモードで、ＴＡ時点で、リセット電圧がサンプリングされた後、第１及び第２伝送トランジスタ（ＴＸ１、ＴＸ２）が第１及び第２伝送制御信号（ＴＧ１、ＴＧ２）によって同時にターンオンされる。
したがって、第１及び第２フォトダイオード（ＰＤ１、ＰＤ２）によって生成された光電荷が同時にフローティング拡散領域ＦＤに移動し、ＴＢ時点で、ピクセル電圧がサンプリングされる。
ＬＣＧモードで、第１トランジスタＴ１がターンオンされて、第１キャパシタＣＰ１がフローティング拡散領域ＦＤに電気的に接続される。
第１キャパシタＣＰ１がフローティング拡散領域ＦＤに電気的に接続された状態で、ＴＣ時点で、ＬＣＧモードのピクセル電圧がサンプリングされる。
Ｔ７時点で、リセットトランジスタＲＸがターンオンされ、ＴＤ時点で、ＬＣＧモードのリセット電圧がサンプリングされる。
第１、第２、及び第３フィードバックトランジスタ（ＦＢＴ１、ＦＢＴ２、ＦＢＴ３）は、リードアウト動作の全てでローレベルを維持する。
ＨＣＧモードで、ＴＡ時点で、リセット電圧がサンプリングされた後、第１及び第２伝送トランジスタ（ＴＸ１、ＴＸ２）が第１及び第２伝送制御信号（ＴＧ１、ＴＧ２）によって同時にターンオンされる。
したがって、第１及び第２フォトダイオード（ＰＤ１、ＰＤ２）によって生成された光電荷が同時にフローティング拡散領域ＦＤに移動し、ＴＢ時点で、ピクセル電圧がサンプリングされる。
ＬＣＧモードで、第１トランジスタＴ１がターンオンされて、第１キャパシタＣＰ１がフローティング拡散領域ＦＤに電気的に接続される。
第１キャパシタＣＰ１がフローティング拡散領域ＦＤに電気的に接続された状態で、ＴＣ時点で、ＬＣＧモードのピクセル電圧がサンプリングされる。
Ｔ７時点で、リセットトランジスタＲＸがターンオンされ、ＴＤ時点で、ＬＣＧモードのリセット電圧がサンプリングされる。
【0107】
図１０Ａは、本発明の一実施形態によるイメージセンサーのピクセルの回路図である。
図１０ＡのピクセルＰＸｇは、図１のイメージセンサー１００のピクセルＰＸに対応する。
図３Ａ～図９Ｃを参照して重複するか、或いは、類似の部分は詳細な説明を省略する。
図１０Ａを参照すると、本発明の実施形態によるピクセルＰＸｇは、図９Ａを参照して説明したピクセルＰＸｆと異なって、第２ノードＮ２とフローティング拡散領域ＦＤを接続する変換利得トランジスタＣＧＴを含む。
図１０ＡのピクセルＰＸｇは、図１のイメージセンサー１００のピクセルＰＸに対応する。
図３Ａ～図９Ｃを参照して重複するか、或いは、類似の部分は詳細な説明を省略する。
図１０Ａを参照すると、本発明の実施形態によるピクセルＰＸｇは、図９Ａを参照して説明したピクセルＰＸｆと異なって、第２ノードＮ２とフローティング拡散領域ＦＤを接続する変換利得トランジスタＣＧＴを含む。
【0108】
一実施形態で、第２ノードＮ２は、変換利得トランジスタＣＧＴのターンオン又はターンオフによって選択的にフローティング拡散領域ＦＤと電気的に結合する。
他の実施形態で、第１キャパシタＣＰ１、第２キャパシタＣＰ２、及び第３キャパシタＣＰ３の中の少なくとも１つは、第１トランジスタＴ１、第２トランジスタＴ２、及び第３トランジスタＴ３と変換利得トランジスタＣＧＴのターンオン又はターンオフによって選択的にフローティング拡散領域ＦＤと電気的に結合する。
一実施形態で、第１キャパシタＣＰ１、第２キャパシタＣＰ２、及び第３キャパシタＣＰ３の中の少なくともいずれか１つは、ラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成される。
本発明の実施形態によるピクセルＰＸｇは、少ない数のトランジスタを利用してグローバルシャッターモードで動作することができ、キャパシタ（ＣＰ１、ＣＰ２、ＣＰ３）の各々とフローティング拡散領域ＦＤとの間の経路は互いに対称的である。
したがって、グローバルシャッターモードでも相関二重サンプリング（ＣＤＳ）が正確に実行される。
他の実施形態で、第１キャパシタＣＰ１、第２キャパシタＣＰ２、及び第３キャパシタＣＰ３の中の少なくとも１つは、第１トランジスタＴ１、第２トランジスタＴ２、及び第３トランジスタＴ３と変換利得トランジスタＣＧＴのターンオン又はターンオフによって選択的にフローティング拡散領域ＦＤと電気的に結合する。
一実施形態で、第１キャパシタＣＰ１、第２キャパシタＣＰ２、及び第３キャパシタＣＰ３の中の少なくともいずれか１つは、ラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成される。
本発明の実施形態によるピクセルＰＸｇは、少ない数のトランジスタを利用してグローバルシャッターモードで動作することができ、キャパシタ（ＣＰ１、ＣＰ２、ＣＰ３）の各々とフローティング拡散領域ＦＤとの間の経路は互いに対称的である。
したがって、グローバルシャッターモードでも相関二重サンプリング（ＣＤＳ）が正確に実行される。
【0109】
ピクセルＰＸｇは、グローバルシャッターモードのオートフォーカシング動作のためのピクセル電圧を生成する。
ピクセルＰＸｇは、変換利得トランジスタＣＧＴのターンオン又はターンオフによって選択的に第２ノードＮ２のジャンクションキャパシタンスをフローティング拡散領域ＦＤに提供する。
また、ピクセルＰＸｇは、変換利得トランジスタＣＧＴのターンオンと第１、第２、及び第３トランジスタ（Ｔ１、Ｔ２、Ｔ３）の選択的なターンオン又はターンオフによって選択的にキャパシタ（ＣＰ１、ＣＰ２、ＣＰ３）の中の少なくとも１つのキャパシタンスをフローティング拡散領域ＦＤに提供する。
したがって、ピクセルＰＸｇは、ローリングシャッターモードで、複数の変換利得モードを提供する。
また、ピクセルＰＸｇは、ローリングシャッターモードのＨＣＧモードで、第２ノードＮ２がフローティング拡散領域ＦＤから分離されることによって、イメージセンサー１００で生成するイメージの品質を向上させることができる。
ピクセルＰＸｇは、変換利得トランジスタＣＧＴのターンオン又はターンオフによって選択的に第２ノードＮ２のジャンクションキャパシタンスをフローティング拡散領域ＦＤに提供する。
また、ピクセルＰＸｇは、変換利得トランジスタＣＧＴのターンオンと第１、第２、及び第３トランジスタ（Ｔ１、Ｔ２、Ｔ３）の選択的なターンオン又はターンオフによって選択的にキャパシタ（ＣＰ１、ＣＰ２、ＣＰ３）の中の少なくとも１つのキャパシタンスをフローティング拡散領域ＦＤに提供する。
したがって、ピクセルＰＸｇは、ローリングシャッターモードで、複数の変換利得モードを提供する。
また、ピクセルＰＸｇは、ローリングシャッターモードのＨＣＧモードで、第２ノードＮ２がフローティング拡散領域ＦＤから分離されることによって、イメージセンサー１００で生成するイメージの品質を向上させることができる。
【0110】
図１０Ａ～図１０Ｃを参照して説明する実施形態は、ピクセルＰＸｇがデュアルフォトダイオードピクセルであることを仮定して説明するが、実施形態によってピクセルＰＸｇは、スーパーフォトダイオードピクセルであり得る。
ピクセルＰＸｇは、図１のイメージセンサー１００のピクセルアレイ１１０に含まれたピクセルＰＸｓの中の一部のピクセルに対応するか、或いは、全部のピクセルに対応し得る。
一実施形態で、オートフォーカシングに使用される位相データを生成するピクセルＰＸｇが、スーパーフォトダイオードピクセルで構成される場合、ピクセルＰＸｇのローリングシャッターモードで出力は、イメージ生成に使用されなく、バッドピクセル訂正処理が実行される。
ピクセルＰＸｇは、図１のイメージセンサー１００のピクセルアレイ１１０に含まれたピクセルＰＸｓの中の一部のピクセルに対応するか、或いは、全部のピクセルに対応し得る。
一実施形態で、オートフォーカシングに使用される位相データを生成するピクセルＰＸｇが、スーパーフォトダイオードピクセルで構成される場合、ピクセルＰＸｇのローリングシャッターモードで出力は、イメージ生成に使用されなく、バッドピクセル訂正処理が実行される。
【0111】
図１０Ｂは、図１０ＡのピクセルのグローバルシャッターモードでのピクセルＰＸｇの動作を説明するためのタイミング図である。
図９Ｂを参照して説明したピクセルＰＸｆの動作と相違点を主に説明する。
図１０Ｂを参照して説明するピクセルＰＸｇの動作は、第２キャパシタＣＰ２には第１フォトダイオードＰＤ１で生成した光電荷に対応する電圧が格納され、第３キャパシタＣＰ３には第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２で生成した光電荷に対応する電圧が共に格納されることを仮定して説明する。
図９Ｂを参照して説明したピクセルＰＸｆの動作と相違点を主に説明する。
図１０Ｂを参照して説明するピクセルＰＸｇの動作は、第２キャパシタＣＰ２には第１フォトダイオードＰＤ１で生成した光電荷に対応する電圧が格納され、第３キャパシタＣＰ３には第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２で生成した光電荷に対応する電圧が共に格納されることを仮定して説明する。
【0112】
第１キャパシタＣＰ１にはリセット電圧が格納される。
図９Ｂを参照して説明したピクセルＰＸｆの動作と相違点を主に説明する。
変換利得トランジスタＣＧＴは、ローレベルの変換利得制御信号ＤＣＧによって信号ダンプ動作でターンオフ状態を維持し、ハイレベルの変換利得制御信号ＤＣＧによってローリングリードアウト動作でターンオン状態を維持する。
図９Ｂを参照して説明したピクセルＰＸｆの動作と相違点を主に説明する。
変換利得トランジスタＣＧＴは、ローレベルの変換利得制御信号ＤＣＧによって信号ダンプ動作でターンオフ状態を維持し、ハイレベルの変換利得制御信号ＤＣＧによってローリングリードアウト動作でターンオン状態を維持する。
【0113】
図１０Ｃは、図１０ＡのピクセルＰＸｇのローリングシャッターモードでの動作を説明するためのタイミング図である。
図１０Ｃを参照して説明するピクセルＰＸｇの動作は、ピクセルＰＸｇがデュアルフォトダイオードピクセルであることを仮定して説明する。
図９Ｃを参照して説明したピクセルＰＸｆの動作と相違点を主に説明する。
図１０Ｃを参照して説明するピクセルＰＸｇの動作は、ピクセルＰＸｇがデュアルフォトダイオードピクセルであることを仮定して説明する。
図９Ｃを参照して説明したピクセルＰＸｆの動作と相違点を主に説明する。
【0114】
図１０Ｃを参照して説明するピクセルＰＸｇの動作は、複数の変換利得モードを提供する。
一実施形態で、複数の変換利得モードは、ＨＣＧモード及びＬＣＧモードを含む。
変換利得トランジスタＣＧＴは、ＨＣＧモードでターンオフ状態を維持し、ＬＣＧモードでターンオン状態を維持する。
したがって、ＨＣＧモードで第２ノードＮ２がフローティング拡散領域ＦＤから分離されることによって、イメージセンサー１００で生成するイメージの品質を向上させることができる。
一実施形態で、複数の変換利得モードは、ＨＣＧモード及びＬＣＧモードを含む。
変換利得トランジスタＣＧＴは、ＨＣＧモードでターンオフ状態を維持し、ＬＣＧモードでターンオン状態を維持する。
したがって、ＨＣＧモードで第２ノードＮ２がフローティング拡散領域ＦＤから分離されることによって、イメージセンサー１００で生成するイメージの品質を向上させることができる。
【0115】
図１０Ｃに示さない他の実施形態で、ピクセルＰＸｇの動作は、ＨＣＧモード、ＭＣＧモード、及びＬＣＧモードを含む。
この場合、ピクセルＰＸｇは、ＭＣＧモードで、変換利得トランジスタＣＧＴのターンオンによって第２ノードＮ２のジャンクションキャパシタンスをフローティング拡散領域ＦＤに提供する。
また、ピクセルＰＸｇは、ＬＣＧモードで、変換利得トランジスタＣＧＴ及び第１トランジスタＴ１のターンオンによって第２ノードＮ２のジャンクションキャパシタンス及び第１キャパシタＣＰ１のキャパシタンスをフローティング拡散領域ＦＤに提供する。
したがって、変換利得トランジスタＣＧＴによって第２ノードＮ２とフローティング拡散領域ＦＤが分離されることによって、ＨＣＧモードでイメージの品質が向上され、さらに多い数の変換利得モードを提供することができる。
この場合、ピクセルＰＸｇは、ＭＣＧモードで、変換利得トランジスタＣＧＴのターンオンによって第２ノードＮ２のジャンクションキャパシタンスをフローティング拡散領域ＦＤに提供する。
また、ピクセルＰＸｇは、ＬＣＧモードで、変換利得トランジスタＣＧＴ及び第１トランジスタＴ１のターンオンによって第２ノードＮ２のジャンクションキャパシタンス及び第１キャパシタＣＰ１のキャパシタンスをフローティング拡散領域ＦＤに提供する。
したがって、変換利得トランジスタＣＧＴによって第２ノードＮ２とフローティング拡散領域ＦＤが分離されることによって、ＨＣＧモードでイメージの品質が向上され、さらに多い数の変換利得モードを提供することができる。
【0116】
図１１Ａは、本発明の一実施形態によるイメージセンサーのピクセルの回路図である。
図１１ＡのピクセルＰＸｈは、図１のイメージセンサー１００のピクセルＰＸに対応する。
図３Ａ～図１０Ｃを参照して重複するか、或いは、類似む部分は詳細な説明を省略する。
図１１Ａを参照すると、本発明の実施形態によるピクセルＰＸｈは、図６Ａを参照して説明したピクセルＰＸｃと異なって、フォトダイオードＰＤ、及び伝送トランジスタＴＸを含む。
図１１ＡのピクセルＰＸｈは、図１のイメージセンサー１００のピクセルＰＸに対応する。
図３Ａ～図１０Ｃを参照して重複するか、或いは、類似む部分は詳細な説明を省略する。
図１１Ａを参照すると、本発明の実施形態によるピクセルＰＸｈは、図６Ａを参照して説明したピクセルＰＸｃと異なって、フォトダイオードＰＤ、及び伝送トランジスタＴＸを含む。
【0117】
本発明の実施形態によるピクセルＰＸｈは、イメージセンサー１００がグローバルシャッターモードで動作する場合、蓄積時間にフォトダイオードＰＤでオーバーフローされた電荷が、変換利得トランジスタＣＧＴの電位障壁を越えてラテラルオーバーフロー蓄積キャパシタＬＯＦＩＣで構成された第３キャパシタＣＰ３に格納される。
この場合、リセット制御信号ＲＳは、ローレベルを有し、リセットトランジスタＲＸは、ターンオフされる。
第３トランジスタＴ３は、ターンオンされ、第２ノードＮ２と第３キャパシタＣＰ３を電気的に接続する。
ピクセルＰＸｈは、第３キャパシタＣＰ３に格納されたオーバーフローされた光電荷に対応する電圧を、第１キャパシタＣＰ１に格納された光電荷に対応する電圧と別に読み出す。
即ち、ピクセルＰＸｈは、イメージセンサー１００のグローバルシャッターモードでも高照度環境に対応してフォトダイオードＰＤでオーバーフローされた電荷にさらに基づいてイメージ信号を生成することができる。
この場合、リセット制御信号ＲＳは、ローレベルを有し、リセットトランジスタＲＸは、ターンオフされる。
第３トランジスタＴ３は、ターンオンされ、第２ノードＮ２と第３キャパシタＣＰ３を電気的に接続する。
ピクセルＰＸｈは、第３キャパシタＣＰ３に格納されたオーバーフローされた光電荷に対応する電圧を、第１キャパシタＣＰ１に格納された光電荷に対応する電圧と別に読み出す。
即ち、ピクセルＰＸｈは、イメージセンサー１００のグローバルシャッターモードでも高照度環境に対応してフォトダイオードＰＤでオーバーフローされた電荷にさらに基づいてイメージ信号を生成することができる。
【0118】
ピクセルＰＸｈは、イメージセンサー１００のグローバルシャッターモードで信号ダンプ動作を実行する。
フローティング拡散領域ＦＤのピクセル電圧は、ソースフォロワートランジスタＳＦで増幅されて第１キャパシタＣＰ１に格納され、フローティング拡散領域ＦＤのリセット電圧は、ソースフォロワートランジスタＳＦで増幅されて第２キャパシタＣＰ２に格納される。
又は、リセット電圧が第１キャパシタＣＰ１に格納され、ピクセル電圧が第２キャパシタＣＰ２に格納される。
この時、選択トランジスタＳＸは、ターンオフされる。
また、ピクセルＰＸｈは、グローバルシャッターモードのリードアウト動作で、第１キャパシタＣＰ１及び／又は第２キャパシタＣＰ２に各々格納されたピクセル電圧及び／又はリセット電圧に対応する電荷が、リードトランジスタ（ＲＴ１、ＲＴ２）の中の１つを通じてフローティング拡散領域ＦＤに移動することによって、イメージ品質の劣化を減少させることができる。
また、ピクセルＰＸｈは、ローリングシャッターモードのＨＣＧモードで、第２ノードＮ２がフローティング拡散領域ＦＤから分離されることによって、イメージセンサー１００で生成するイメージの品質を向上させることができる。
フローティング拡散領域ＦＤのピクセル電圧は、ソースフォロワートランジスタＳＦで増幅されて第１キャパシタＣＰ１に格納され、フローティング拡散領域ＦＤのリセット電圧は、ソースフォロワートランジスタＳＦで増幅されて第２キャパシタＣＰ２に格納される。
又は、リセット電圧が第１キャパシタＣＰ１に格納され、ピクセル電圧が第２キャパシタＣＰ２に格納される。
この時、選択トランジスタＳＸは、ターンオフされる。
また、ピクセルＰＸｈは、グローバルシャッターモードのリードアウト動作で、第１キャパシタＣＰ１及び／又は第２キャパシタＣＰ２に各々格納されたピクセル電圧及び／又はリセット電圧に対応する電荷が、リードトランジスタ（ＲＴ１、ＲＴ２）の中の１つを通じてフローティング拡散領域ＦＤに移動することによって、イメージ品質の劣化を減少させることができる。
また、ピクセルＰＸｈは、ローリングシャッターモードのＨＣＧモードで、第２ノードＮ２がフローティング拡散領域ＦＤから分離されることによって、イメージセンサー１００で生成するイメージの品質を向上させることができる。
【0119】
一実施形態で、第３トランジスタＴ３は、省略され、第２ノードＮ２と第３キャパシタＣＰ３は、互いに分離される。
一実施形態で、デュアル変換利得トランジスタＤＣＧは、省略され、第２ノードＮ２とフローティング拡散領域ＦＤは、直接接続される。
この場合、図３Ａの実施形態と同様に動作する。
一実施形態で、ピクセルＰＸｈは、第１～第３キャパシタ（ＣＰ１～ＣＰ３）と並列に接続された追加キャパシタを含み、オートフォーカシング動作を支援することができる。
この場合、フォトダイオードは、２つのデュアルフォトダイオードで構成され、図６ＡのピクセルＰＸｃと同様に動作することができる。
一実施形態で、デュアル変換利得トランジスタＤＣＧは、省略され、第２ノードＮ２とフローティング拡散領域ＦＤは、直接接続される。
この場合、図３Ａの実施形態と同様に動作する。
一実施形態で、ピクセルＰＸｈは、第１～第３キャパシタ（ＣＰ１～ＣＰ３）と並列に接続された追加キャパシタを含み、オートフォーカシング動作を支援することができる。
この場合、フォトダイオードは、２つのデュアルフォトダイオードで構成され、図６ＡのピクセルＰＸｃと同様に動作することができる。
【0120】
図１１Ｂは、図１１ＡのピクセルＰＸｈのグローバルシャッターモードでの動作を説明するためのタイミング図である。
図１１Ｂを参照して説明するピクセルＰＸｈの動作は、第１キャパシタＣＰ１にピクセル電圧を格納し、第２キャパシタＣＰ２にリセット電圧を格納し、第３キャパシタＣＰ３にフォトダイオードＰＤでオーバーフローされた電荷が格納されることを仮定して説明する。
信号ダンプ動作で、リードトランジスタ（ＲＴ１、ＲＴ２）、第２トランジスタＴ２、及び第３トランジスタＴ３は、ローレベルのリード制御信号（ＲＤ１、ＲＤ２）、第２制御信号ＬＯＦ２、及び第３制御信号ＬＯＦ３によってターンオフ状態を維持する。
図１１Ｂを参照して説明するピクセルＰＸｈの動作は、第１キャパシタＣＰ１にピクセル電圧を格納し、第２キャパシタＣＰ２にリセット電圧を格納し、第３キャパシタＣＰ３にフォトダイオードＰＤでオーバーフローされた電荷が格納されることを仮定して説明する。
信号ダンプ動作で、リードトランジスタ（ＲＴ１、ＲＴ２）、第２トランジスタＴ２、及び第３トランジスタＴ３は、ローレベルのリード制御信号（ＲＤ１、ＲＤ２）、第２制御信号ＬＯＦ２、及び第３制御信号ＬＯＦ３によってターンオフ状態を維持する。
【0121】
Ｔ１時点で、ハイレベルのリセット制御信号ＲＳ及び変換利得制御信号ＤＣＧによって、リセットトランジスタＲＸ及び変換利得トランジスタＣＧＴは、ターンオンされ、フローティング拡散領域ＦＤは、リセットされる。
Ｔ２時点で、フローティング拡散領域ＦＤの電圧に対応してソースフォロワートランジスタＳＦは、第１ノードＮ１にリセット電圧を出力する。
ハイレベルのフィードバック制御信号ＦＢ及び第１制御信号ＬＯＦ１によって、フィードバックトランジスタＦＢＴ及び第１トランジスタＴ１がターンオンされる。
ＴＡ時点で、第１ノードＮ１のリセット電圧が第２キャパシタＣＰ２に格納される。
Ｔ３時点で、第１トランジスタＴ１は、第１制御信号ＬＯＦ１によってターンオフされ、Ｔ４時点で、伝送トランジスタＴＸのターンオンによってフォトダイオードＰＤで生成された光電荷に対応するピクセル電圧が、第１ノードＮ１に出力される。
ＴＢ時点で、フォトダイオードＰＤで生成された光電荷に対応する第１ノードＮ１のピクセル電圧が、第１キャパシタＣＰ１に格納される。
Ｔ２時点で、フローティング拡散領域ＦＤの電圧に対応してソースフォロワートランジスタＳＦは、第１ノードＮ１にリセット電圧を出力する。
ハイレベルのフィードバック制御信号ＦＢ及び第１制御信号ＬＯＦ１によって、フィードバックトランジスタＦＢＴ及び第１トランジスタＴ１がターンオンされる。
ＴＡ時点で、第１ノードＮ１のリセット電圧が第２キャパシタＣＰ２に格納される。
Ｔ３時点で、第１トランジスタＴ１は、第１制御信号ＬＯＦ１によってターンオフされ、Ｔ４時点で、伝送トランジスタＴＸのターンオンによってフォトダイオードＰＤで生成された光電荷に対応するピクセル電圧が、第１ノードＮ１に出力される。
ＴＢ時点で、フォトダイオードＰＤで生成された光電荷に対応する第１ノードＮ１のピクセル電圧が、第１キャパシタＣＰ１に格納される。
【0122】
ローリングリードアウト動作のために、Ｔ７時点で、リセット制御信号ＲＳ及び変換利得制御信号ＤＣＧは、ハイレベルに遷移し、リセットトランジスタＲＸ及び変換利得トランジスタＣＧＴは、ターンオンされ、フローティング拡散領域ＦＤは、プリチャージされる。
選択制御信号ＳＥＬは、ピクセル電圧及びリセット電圧のローリングリードアウト動作の間にハイレベルを維持し、選択トランジスタＳＸは、ターンオン状態を維持する。
Ｔ８時点で、リセットトランジスタＲＸ及び変換利得トランジスタＣＧＴは、ターンオフされ、Ｔ９時点で、第２リード制御信号ＲＤ２は、ハイレベルに遷移して第２リードトランジスタＲＴ２がターンオンされる。
第２キャパシタＣＰ２に格納された電荷は、第２リードトランジスタＲＴ２を通じてフローティング拡散領域ＦＤに移動する。
ＴＣ時点で、フローティング拡散領域ＦＤのリセット電圧は、ソースフォロワートランジスタＳＦによって増幅されて選択トランジスタＳＸを経てカラムラインＣＬｉに出力される。
選択制御信号ＳＥＬは、ピクセル電圧及びリセット電圧のローリングリードアウト動作の間にハイレベルを維持し、選択トランジスタＳＸは、ターンオン状態を維持する。
Ｔ８時点で、リセットトランジスタＲＸ及び変換利得トランジスタＣＧＴは、ターンオフされ、Ｔ９時点で、第２リード制御信号ＲＤ２は、ハイレベルに遷移して第２リードトランジスタＲＴ２がターンオンされる。
第２キャパシタＣＰ２に格納された電荷は、第２リードトランジスタＲＴ２を通じてフローティング拡散領域ＦＤに移動する。
ＴＣ時点で、フローティング拡散領域ＦＤのリセット電圧は、ソースフォロワートランジスタＳＦによって増幅されて選択トランジスタＳＸを経てカラムラインＣＬｉに出力される。
【0123】
Ｔ１０時点で、第２リードトランジスタＲＴ２は、ローレベルの第２リード制御信号ＲＤ２によってターンオフされ、Ｔ１１時点で、リセット制御信号ＲＳ及び変換利得制御信号ＤＣＧは、ハイレベルに遷移し、リセットトランジスタＲＸ及び変換利得トランジスタＣＧＴは、ターンオンされ、フローティング拡散領域ＦＤは、再びプリチャージされる。
Ｔ１２時点で、リセットトランジスタＲＸ及び変換利得トランジスタＣＧＴは、ターンオフされ、Ｔ１３時点で、第１リード制御信号ＲＤ１は、ハイレベルに遷移して第１リードトランジスタＲＴ１がターンオンされる。
第１キャパシタＣＰ１に格納された電荷は、第１リードトランジスタＲＴ１を通じてフローティング拡散領域ＦＤに移動する。
ＴＤ時点で、フローティング拡散領域ＦＤのピクセル電圧は、ソースフォロワートランジスタＳＦによって増幅されて選択トランジスタＳＸを経てカラムラインＣＬｉに出力される。
Ｔ１４時点で、第１リードトランジスタＲＴ１は、ターンオフされ、Ｔ１５時点で、第３制御信号ＬＯＦ３及び変換利得制御信号ＤＣＧは、ハイレベルに遷移して第３トランジスタＴ３及び変換利得トランジスタＣＧＴがターンオンされる。
第３キャパシタＣＰ３に格納されたオーバーフローされた電荷は、第３トランジスタＴ３及び変換利得トランジスタＣＧＴを通じてフローティング拡散領域ＦＤに移動する。
ＴＥ時点で、フローティング拡散領域ＦＤの電圧は、ソースフォロワートランジスタＳＦによって増幅されて選択トランジスタＳＸを経てカラムラインＣＬｉに出力される。
Ｔ１２時点で、リセットトランジスタＲＸ及び変換利得トランジスタＣＧＴは、ターンオフされ、Ｔ１３時点で、第１リード制御信号ＲＤ１は、ハイレベルに遷移して第１リードトランジスタＲＴ１がターンオンされる。
第１キャパシタＣＰ１に格納された電荷は、第１リードトランジスタＲＴ１を通じてフローティング拡散領域ＦＤに移動する。
ＴＤ時点で、フローティング拡散領域ＦＤのピクセル電圧は、ソースフォロワートランジスタＳＦによって増幅されて選択トランジスタＳＸを経てカラムラインＣＬｉに出力される。
Ｔ１４時点で、第１リードトランジスタＲＴ１は、ターンオフされ、Ｔ１５時点で、第３制御信号ＬＯＦ３及び変換利得制御信号ＤＣＧは、ハイレベルに遷移して第３トランジスタＴ３及び変換利得トランジスタＣＧＴがターンオンされる。
第３キャパシタＣＰ３に格納されたオーバーフローされた電荷は、第３トランジスタＴ３及び変換利得トランジスタＣＧＴを通じてフローティング拡散領域ＦＤに移動する。
ＴＥ時点で、フローティング拡散領域ＦＤの電圧は、ソースフォロワートランジスタＳＦによって増幅されて選択トランジスタＳＸを経てカラムラインＣＬｉに出力される。
【0124】
本発明の実施形態によるピクセルＰＸｈのＴＥ時点で出力されるフローティング拡散領域ＦＤの電圧は、第３キャパシタＣＰ３に格納されたオーバーフローされた電荷に対応する電圧とフォトダイオードＰＤのピクセル電圧を合計した値であり得る。
即ち、第３キャパシタＣＰ３に格納されたオーバーフローされた電荷がフローティング拡散領域ＦＤに移動する前に、フローティング拡散領域ＦＤは、プリチャージされなくともよい。
一実施形態で、ＴＤ時点で、カラムラインＣＬｉに出力された信号、及びＴＥ時点で、カラムラインＣＬｉに出力された信号は、各々リセット電圧に基づいてデジタルピクセル信号に変換され、ピクセル外部の信号処理回路で、その中で１つのデジタルピクセル信号を最終ピクセル信号に決定することができる。
したがって、ピクセルＰＸｈは、高照度でも飽和されないイメージを生成することができる。
即ち、第３キャパシタＣＰ３に格納されたオーバーフローされた電荷がフローティング拡散領域ＦＤに移動する前に、フローティング拡散領域ＦＤは、プリチャージされなくともよい。
一実施形態で、ＴＤ時点で、カラムラインＣＬｉに出力された信号、及びＴＥ時点で、カラムラインＣＬｉに出力された信号は、各々リセット電圧に基づいてデジタルピクセル信号に変換され、ピクセル外部の信号処理回路で、その中で１つのデジタルピクセル信号を最終ピクセル信号に決定することができる。
したがって、ピクセルＰＸｈは、高照度でも飽和されないイメージを生成することができる。
【0125】
図１１Ｃは、図１１ＡのピクセルＰＸｈのローリングシャッターモードでの動作を説明するためのタイミング図である。
図６Ｃを参照して説明したピクセルＰＸｃの動作と相違点を主に説明する。
図１１Ｃを参照して説明するピクセルＰＸｈの動作は、複数の変換利得モードを提供する。
一実施形態で、複数の変換利得モードは、ＨＣＧモード及びＬＣＧモードを含む。
ピクセルＰＸｈは、図６Ｃを参照して説明したピクセルＰＸｃのローリングシャッターモードでの動作と同一に動作することができる。
しかし、図６Ｃと異なって伝送トランジスタ制御信号ＴＧは、１つの信号のみが存在する。
図６Ｃを参照して説明したピクセルＰＸｃの動作と相違点を主に説明する。
図１１Ｃを参照して説明するピクセルＰＸｈの動作は、複数の変換利得モードを提供する。
一実施形態で、複数の変換利得モードは、ＨＣＧモード及びＬＣＧモードを含む。
ピクセルＰＸｈは、図６Ｃを参照して説明したピクセルＰＸｃのローリングシャッターモードでの動作と同一に動作することができる。
しかし、図６Ｃと異なって伝送トランジスタ制御信号ＴＧは、１つの信号のみが存在する。
【0126】
図１１Ｄは、図１１ＡのピクセルＰＸｈのローリングシャッターモードでの動作を説明するためのタイミング図である。
図６Ｄを参照して説明したピクセルＰＸｃの動作と相違点を主に説明する。
図１１Ｄを参照して説明するピクセルＰＸｈの動作は、複数の変換利得モードを提供する。
一実施形態で、複数の変換利得モードは、ＨＣＧモード、ＭＣＧモード、及びＬＣＧモードを含む。
ピクセルＰＸｈは、図６Ｄを参照して説明したピクセルＰＸｃのローリングシャッターモードでの動作と同一に動作することができる。
しかし、図６Ｄと異なって伝送トランジスタ制御信号ＴＧは、１つの信号のみが存在する。
図６Ｄを参照して説明したピクセルＰＸｃの動作と相違点を主に説明する。
図１１Ｄを参照して説明するピクセルＰＸｈの動作は、複数の変換利得モードを提供する。
一実施形態で、複数の変換利得モードは、ＨＣＧモード、ＭＣＧモード、及びＬＣＧモードを含む。
ピクセルＰＸｈは、図６Ｄを参照して説明したピクセルＰＸｃのローリングシャッターモードでの動作と同一に動作することができる。
しかし、図６Ｄと異なって伝送トランジスタ制御信号ＴＧは、１つの信号のみが存在する。
【0127】
図１２は、本発明の一実施形態によるピクセルアレイのピクセルグループを説明するための図である。
図１２を参照して説明するピクセルグループは、図１のイメージセンサー１００のピクセルアレイ１１０の一部に対応する。
図１２のピクセルは、図１～図１１Ｄを参照して説明した実施形態の中のいずれか１つのピクセルに対応する。
図１及び図１２を参照してピクセルアレイ１１０を説明する。
図１２を参照して説明するピクセルグループは、図１のイメージセンサー１００のピクセルアレイ１１０の一部に対応する。
図１２のピクセルは、図１～図１１Ｄを参照して説明した実施形態の中のいずれか１つのピクセルに対応する。
図１及び図１２を参照してピクセルアレイ１１０を説明する。
【0128】
一実施形態で、ピクセルアレイ１１０には同一のカラーフィルターを有するピクセルが連続して配置される。
同一のカラーフィルターを含むピクセルをピクセルグループと称する。
図１２は、ピクセルアレイ１１０がテトラセル構造として、同一のカラーフィルターを有する４つのピクセルがピクセルグループを構成する実施形態を仮定して説明する。
この場合、第１ピクセルグループＰＧ１及び第４ピクセルグループＰＧ４は、緑色カラーフィルターを含み、第２ピクセルグループＰＧ２はレッドカラーフィルターを含み、第３ピクセルグループＰＧ３はブルーカラーフィルターを含む。
即ち、ピクセルグループ（ＰＧ１、ＰＧ２、ＰＧ３、ＰＧ４）は、ベイヤー（ｂａｙｅｒ）パターンに配置される。
ピクセルアレイ１１０には図１２のようなピクセルグループ（ＰＧ１、ＰＧ２、ＰＧ３、ＰＧ４）は、繰り返して配置される。
同一のカラーフィルターを含むピクセルをピクセルグループと称する。
図１２は、ピクセルアレイ１１０がテトラセル構造として、同一のカラーフィルターを有する４つのピクセルがピクセルグループを構成する実施形態を仮定して説明する。
この場合、第１ピクセルグループＰＧ１及び第４ピクセルグループＰＧ４は、緑色カラーフィルターを含み、第２ピクセルグループＰＧ２はレッドカラーフィルターを含み、第３ピクセルグループＰＧ３はブルーカラーフィルターを含む。
即ち、ピクセルグループ（ＰＧ１、ＰＧ２、ＰＧ３、ＰＧ４）は、ベイヤー（ｂａｙｅｒ）パターンに配置される。
ピクセルアレイ１１０には図１２のようなピクセルグループ（ＰＧ１、ＰＧ２、ＰＧ３、ＰＧ４）は、繰り返して配置される。
【0129】
図１２の実施形態によるピクセルアレイ１１０を含むイメージセンサー１００は、テトラモード又はノーマルモードで動作する。
外部環境が低照度である場合、イメージセンサー１００は、テトラモードで動作する。
外部環境が正常照度である場合、イメージセンサー１００は、ノーマルモードで動作する。
ノーマルモードで、ピクセルアレイ１１０は、ピクセルグループ（ＰＧ１、ＰＧ２、ＰＧ３、ＰＧ４）に含まれたピクセルの各々でアナログ信号を出力する。
テトラモードで、ピクセルアレイ１１０は、ピクセルの各々でアナログ信号を出力する代わりに、ピクセルグループ（ＰＧ１、ＰＧ２、ＰＧ３、ＰＧ４）別にアナログ信号を出力する。
即ち、ピクセルアレイ１１０は、ピクセルグループ単位に動作する。
例えば、同一のピクセルグループに含まれたピクセルは、同様に制御され、同一のピクセルグループに含まれたピクセルで出力される信号は、ビニング（ｂｉｎｎｉｎｇ）される。
外部環境が低照度である場合、イメージセンサー１００は、テトラモードで動作する。
外部環境が正常照度である場合、イメージセンサー１００は、ノーマルモードで動作する。
ノーマルモードで、ピクセルアレイ１１０は、ピクセルグループ（ＰＧ１、ＰＧ２、ＰＧ３、ＰＧ４）に含まれたピクセルの各々でアナログ信号を出力する。
テトラモードで、ピクセルアレイ１１０は、ピクセルの各々でアナログ信号を出力する代わりに、ピクセルグループ（ＰＧ１、ＰＧ２、ＰＧ３、ＰＧ４）別にアナログ信号を出力する。
即ち、ピクセルアレイ１１０は、ピクセルグループ単位に動作する。
例えば、同一のピクセルグループに含まれたピクセルは、同様に制御され、同一のピクセルグループに含まれたピクセルで出力される信号は、ビニング（ｂｉｎｎｉｎｇ）される。
【0130】
一実施形態で、ピクセルグループは、Ｍ×Ｎ（Ｍ、Ｎは２以上の整数）形態のピクセルを×含む。
Ｍ×Ｎ形態は、Ｍ個のピクセルラインが垂直方向に羅列された形態である。
Ｍ個のピクセルラインの各々は、水平方向に連続して羅列されたＮ個のピクセルを含む。
図１２を参照した実施形態は、Ｍ及びＮは、２であることと仮定されるが、本発明はこれに限定されなく、Ｍ及びＮは、３であるか、或いは、それより大きい。
また、ＭとＮは、異なる整数であり得る。
Ｍ×Ｎ形態は、Ｍ個のピクセルラインが垂直方向に羅列された形態である。
Ｍ個のピクセルラインの各々は、水平方向に連続して羅列されたＮ個のピクセルを含む。
図１２を参照した実施形態は、Ｍ及びＮは、２であることと仮定されるが、本発明はこれに限定されなく、Ｍ及びＮは、３であるか、或いは、それより大きい。
また、ＭとＮは、異なる整数であり得る。
【0131】
図１３は、本発明の一実施形態によるイメージセンサー１００ａの概略構成を示す斜視図である。
先に説明した部分と重複される部分は詳細な説明を省略する。
イメージセンサー１００ａは、積層された第１基板１０ａと第２基板２０ａを含む。
第１基板１０ａは、例えば、第２基板２０ａ上に基板の平面（Ｄ１及びＤ２と平行である面）と垂直になる方向Ｄ３に積層される。
第１基板１０ａと第２基板２０ａは、電気的に接続される。
例えば、第１基板１０ａと第２基板２０ａは、基板周辺領域に位置したパッドの間の貫通シリコン電極（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ：ＴＳＶ）を通じてピクセル信号又は制御信号を伝送する。
第１基板１０ａと第２基板２０ａは、ピクセルＰＸｉの内部のインピクセルコンタクト（ＩＮ＿ＣＴ）を通じても電気的に接続される。
インピクセルコンタクトは、例えば、Ｃｕ－ｔｏ－Ｃｕ（Ｃ２Ｃ）ボンディングコンタクトであり得る。
第１基板１０ａのピクセル信号（又はピクセルデータ）は、第２基板２０ａの読出し回路（又は、イメージ信号処理ロジック）に伝送される。
第２基板２０ａは、読出し回路、タイミング制御器、イメージ信号処理ロジック等のロジック、及びインターフェイス回路を含み得る。
読出し回路はＡＤＣを含み得る。
先に説明した部分と重複される部分は詳細な説明を省略する。
イメージセンサー１００ａは、積層された第１基板１０ａと第２基板２０ａを含む。
第１基板１０ａは、例えば、第２基板２０ａ上に基板の平面（Ｄ１及びＤ２と平行である面）と垂直になる方向Ｄ３に積層される。
第１基板１０ａと第２基板２０ａは、電気的に接続される。
例えば、第１基板１０ａと第２基板２０ａは、基板周辺領域に位置したパッドの間の貫通シリコン電極（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ：ＴＳＶ）を通じてピクセル信号又は制御信号を伝送する。
第１基板１０ａと第２基板２０ａは、ピクセルＰＸｉの内部のインピクセルコンタクト（ＩＮ＿ＣＴ）を通じても電気的に接続される。
インピクセルコンタクトは、例えば、Ｃｕ－ｔｏ－Ｃｕ（Ｃ２Ｃ）ボンディングコンタクトであり得る。
第１基板１０ａのピクセル信号（又はピクセルデータ）は、第２基板２０ａの読出し回路（又は、イメージ信号処理ロジック）に伝送される。
第２基板２０ａは、読出し回路、タイミング制御器、イメージ信号処理ロジック等のロジック、及びインターフェイス回路を含み得る。
読出し回路はＡＤＣを含み得る。
【0132】
図１４は、本発明の一実施形態によるイメージセンサー１００ｂの概略構成を示す斜視図である。
先に説明した部分と重複される部分は詳細な説明を省略する。
イメージセンサー１００ｂは、積層された第１基板１０ｂと第２基板２０ｂを含む。
第１基板１０ｂと第２基板２０ｂは、ピクセルレベルのＣ２Ｃインターコネクションを利用したウエハボンディング工程を通じて互いに接続される。
第１基板１０ｂと第２基板２０ｂは、ピクセルＰＸｊ内部のインピクセルコンタクトのみならず、基板周辺領域に位置したＣ２Ｃ（Ｃｕ－ｔｏ－Ｃｕ）アレイを通じても電気的に接続される。
Ｃ２Ｃアレイを通じてピクセル回路を制御するための制御信号が伝送される。
インピクセルコンタクトを通じて第１基板１０ｂのピクセル信号（又は、ピクセルデータ）は、第２基板２０ｂの読出し回路（又は、イメージ信号処理ロジック）に伝送される。
先に説明した部分と重複される部分は詳細な説明を省略する。
イメージセンサー１００ｂは、積層された第１基板１０ｂと第２基板２０ｂを含む。
第１基板１０ｂと第２基板２０ｂは、ピクセルレベルのＣ２Ｃインターコネクションを利用したウエハボンディング工程を通じて互いに接続される。
第１基板１０ｂと第２基板２０ｂは、ピクセルＰＸｊ内部のインピクセルコンタクトのみならず、基板周辺領域に位置したＣ２Ｃ（Ｃｕ－ｔｏ－Ｃｕ）アレイを通じても電気的に接続される。
Ｃ２Ｃアレイを通じてピクセル回路を制御するための制御信号が伝送される。
インピクセルコンタクトを通じて第１基板１０ｂのピクセル信号（又は、ピクセルデータ）は、第２基板２０ｂの読出し回路（又は、イメージ信号処理ロジック）に伝送される。
【0133】
図１５は、本発明の一実施形態によるイメージセンサー１００ｃの概略構成を示す斜視図である。
先に説明した部分と重複される部分は詳細な説明を省略する。
図１５を参照すると、イメージセンサー１００ｃは、第１基板１０ｃ、第２基板２０ｃの外に第３基板３０ｃをさらに含む。
第３基板３０ｃ、第２基板２０ｃ、及び第１基板１０ｃは、基板の平面（Ｄ１及びＤ２と平行である面）と垂直になる方向Ｄ３に順次に積層される。
第３基板３０ｃは、メモリ装置を含む。
例えば、第３基板３０ｃは、ＤＲＡＭ、ＳＲＡＭ等の揮発性メモリ装置を含み得る。
第３基板３０ｃは、第１基板１０ｃ及び第２基板２０ｃから信号が伝達され、メモリ装置を通じて信号を処理する。
先に説明した部分と重複される部分は詳細な説明を省略する。
図１５を参照すると、イメージセンサー１００ｃは、第１基板１０ｃ、第２基板２０ｃの外に第３基板３０ｃをさらに含む。
第３基板３０ｃ、第２基板２０ｃ、及び第１基板１０ｃは、基板の平面（Ｄ１及びＤ２と平行である面）と垂直になる方向Ｄ３に順次に積層される。
第３基板３０ｃは、メモリ装置を含む。
例えば、第３基板３０ｃは、ＤＲＡＭ、ＳＲＡＭ等の揮発性メモリ装置を含み得る。
第３基板３０ｃは、第１基板１０ｃ及び第２基板２０ｃから信号が伝達され、メモリ装置を通じて信号を処理する。
【0134】
図１６Ａは、本発明の一実施形態によるイメージセンサー１００ｄの概略構成を示す斜視図である。
先に説明した部分と重複される部分は詳細な説明を省略する。
図１６Ａを参照すると、イメージセンサー１００ｄは、第１基板１０ｄ、第２基板２０ｄ、及び第３基板３０ｄを含む。
第３基板３０ｄ、第２基板２０ｄ、及び第１基板１０ｄは、基板の平面（Ｄ１及びＤ２と平行である面）と垂直になる方向Ｄ３に順次に積層される。
一実施形態で、第１基板１０ｄ及び第２基板２０ｄの各々に、ピクセルの回路（ＰＸｌ＿ａ、ＰＸｌ＿ｂ）の一部が形成される。
ピクセルの第１の部分回路（ＰＸｌ＿ａ）は、第１基板１０ｄに配置され、ピクセルの残りの第２の部分回路（ＰＸｌ＿ｂ）は、第２基板２０ｄに配置される。
第３基板３０ｄは、読出し回路、タイミング制御器、イメージ信号処理ロジック等のロジック、及びインターフェイス回路を含み得る。
読出し回路は、ＡＤＣを含み得る。
先に説明した部分と重複される部分は詳細な説明を省略する。
図１６Ａを参照すると、イメージセンサー１００ｄは、第１基板１０ｄ、第２基板２０ｄ、及び第３基板３０ｄを含む。
第３基板３０ｄ、第２基板２０ｄ、及び第１基板１０ｄは、基板の平面（Ｄ１及びＤ２と平行である面）と垂直になる方向Ｄ３に順次に積層される。
一実施形態で、第１基板１０ｄ及び第２基板２０ｄの各々に、ピクセルの回路（ＰＸｌ＿ａ、ＰＸｌ＿ｂ）の一部が形成される。
ピクセルの第１の部分回路（ＰＸｌ＿ａ）は、第１基板１０ｄに配置され、ピクセルの残りの第２の部分回路（ＰＸｌ＿ｂ）は、第２基板２０ｄに配置される。
第３基板３０ｄは、読出し回路、タイミング制御器、イメージ信号処理ロジック等のロジック、及びインターフェイス回路を含み得る。
読出し回路は、ＡＤＣを含み得る。
【0135】
例えば、図１～図１１の実施形態によるピクセル（ＰＸａ～ＰＸｈ）でフォトダイオードが第１基板１０ｄに配置され、残りのピクセル回路は、第２基板２０ｄに配置される。
又は、ピクセル（ＰＸａ～ＰＸｈ）でフォトダイオード、伝送トランジスタ、リセットトランジスタ、ソースフォロワートランジスタ、及び選択トランジスタが、第１基板１０ｄに配置され、実施形態によって、デュアル変換利得トランジスタ、キャパシタ、キャパシタと接続されたトランジスタ、及びフィードバックトランジスタは、第２基板２０ｄに配置され得る。
又は、ピクセル（ＰＸａ～ＰＸｈ）でフォトダイオード、伝送トランジスタ、リセットトランジスタ、デュアル変換利得トランジスタ、キャパシタ、及びキャパシタと接続されたトランジスタは、第１基板１０ｄに配置され、残りの回路は、第２基板２０ｄに配置される。
ピクセル（ＰＸａ～ＰＸｈ）を構成する回路の中で第１基板１０ｄ及び第２基板２０ｄに配置される形態はこれに限定されない。
又は、ピクセル（ＰＸａ～ＰＸｈ）でフォトダイオード、伝送トランジスタ、リセットトランジスタ、ソースフォロワートランジスタ、及び選択トランジスタが、第１基板１０ｄに配置され、実施形態によって、デュアル変換利得トランジスタ、キャパシタ、キャパシタと接続されたトランジスタ、及びフィードバックトランジスタは、第２基板２０ｄに配置され得る。
又は、ピクセル（ＰＸａ～ＰＸｈ）でフォトダイオード、伝送トランジスタ、リセットトランジスタ、デュアル変換利得トランジスタ、キャパシタ、及びキャパシタと接続されたトランジスタは、第１基板１０ｄに配置され、残りの回路は、第２基板２０ｄに配置される。
ピクセル（ＰＸａ～ＰＸｈ）を構成する回路の中で第１基板１０ｄ及び第２基板２０ｄに配置される形態はこれに限定されない。
【0136】
第１基板１０ｄ及び第２基板２０ｄは、互いに電気的に接続される。
一実施形態で、第１基板１０ｄと第２基板２０ｄは、基板周辺領域に位置した貫通シリコン電極ＴＳＶを通じてピクセル信号又は制御信号を伝送する。
一実施形態で、第１基板１０ｄのピクセルの第１の部分回路（ＰＸｌ＿ａ）と第２基板２０ｄのピクセルの第２の部分回路（ＰＸｌ＿ｂ）は、第１インター基板接続構造ＩＮＴＣ１を通じても電気的に接続される。
インター基板接続構造ＩＮＴＣ１は、Ｃｕ－ｔｏ－Ｃｕ（Ｃ２Ｃ）ボンディングコンタクト、ディープコンタクト構造であり得る。
ディープコンタクト構造は、貫通シリコン電極を含む。
一実施形態で、第１基板１０ｄと第２基板２０ｄは、基板周辺領域に位置した貫通シリコン電極ＴＳＶを通じてピクセル信号又は制御信号を伝送する。
一実施形態で、第１基板１０ｄのピクセルの第１の部分回路（ＰＸｌ＿ａ）と第２基板２０ｄのピクセルの第２の部分回路（ＰＸｌ＿ｂ）は、第１インター基板接続構造ＩＮＴＣ１を通じても電気的に接続される。
インター基板接続構造ＩＮＴＣ１は、Ｃｕ－ｔｏ－Ｃｕ（Ｃ２Ｃ）ボンディングコンタクト、ディープコンタクト構造であり得る。
ディープコンタクト構造は、貫通シリコン電極を含む。
【0137】
以下で図１６Ｂ及び図１６Ｃを参照して説明する。
インター基板接続構造ＩＮＴＣ１は、ピクセルの第１の部分回路（ＰＸｌ＿ａ）の素子と電気的に接続されたインピクセルコンタクト（ＩＮ＿ＣＴ１）とピクセルの第２の部分回路（ＰＸｌ＿ｂ）の素子と電気的に接続されたインピクセルコンタクト（ＩＮ＿ＣＴ２）を互いに電気的に接続する。
一実施形態で、第１基板１０ｄ及び／又は第２基板２０ｄは、貫通シリコン電極ＴＳＶ及び／又は第２インター基板接続構造ＩＮＴＣ２を通じて第３基板３０ｄと電気的に接続される。
第１基板１０ｄ及び／又は第２基板２０ｄの信号は、貫通シリコン電極ＴＳＶ及び／又は第２インター基板接続構造ＩＮＴＣ２を通じて第３基板３０ｄの読出し回路（又は、イメージ信号処理ロジック）に伝送される。
一実施形態で、ピクセルの第２の部分回路（ＰＸｌ＿ｂ）は、第３基板３０ｄの回路とＣｕ－ｔｏ－Ｃｕ（Ｃ２Ｃ）ボンディングコンタクトを通じて電気的に接続される。
第２インター基板接続構造ＩＮＴＣ２は、Ｃｕ－ｔｏ－Ｃｕ（Ｃ２Ｃ）ボンディングコンタクトを含む。
一実施形態で、ピクセルの第２の部分回路（ＰＸｌ＿ｂ）は、第３基板３０ｄの回路とＴＳＣ（Ｔｈｒｕ－ｓｉｌｉｃｏｎ Ｃｏｐｐｅｒ）を通じて電気的に接続される。
インター基板接続構造ＩＮＴＣ１は、ピクセルの第１の部分回路（ＰＸｌ＿ａ）の素子と電気的に接続されたインピクセルコンタクト（ＩＮ＿ＣＴ１）とピクセルの第２の部分回路（ＰＸｌ＿ｂ）の素子と電気的に接続されたインピクセルコンタクト（ＩＮ＿ＣＴ２）を互いに電気的に接続する。
一実施形態で、第１基板１０ｄ及び／又は第２基板２０ｄは、貫通シリコン電極ＴＳＶ及び／又は第２インター基板接続構造ＩＮＴＣ２を通じて第３基板３０ｄと電気的に接続される。
第１基板１０ｄ及び／又は第２基板２０ｄの信号は、貫通シリコン電極ＴＳＶ及び／又は第２インター基板接続構造ＩＮＴＣ２を通じて第３基板３０ｄの読出し回路（又は、イメージ信号処理ロジック）に伝送される。
一実施形態で、ピクセルの第２の部分回路（ＰＸｌ＿ｂ）は、第３基板３０ｄの回路とＣｕ－ｔｏ－Ｃｕ（Ｃ２Ｃ）ボンディングコンタクトを通じて電気的に接続される。
第２インター基板接続構造ＩＮＴＣ２は、Ｃｕ－ｔｏ－Ｃｕ（Ｃ２Ｃ）ボンディングコンタクトを含む。
一実施形態で、ピクセルの第２の部分回路（ＰＸｌ＿ｂ）は、第３基板３０ｄの回路とＴＳＣ（Ｔｈｒｕ－ｓｉｌｉｃｏｎ Ｃｏｐｐｅｒ）を通じて電気的に接続される。
【0138】
図１６Ｂは、図１６Ａのイメージセンサー１００ｄの一実施形態による概略構成を示す断面図である。
先に説明した部分と重複される部分は詳細な説明を省略する。
図１６Ｂを参照すると、イメージセンサー１００ｄ１は、第１構造体Ｓ１、第２構造体Ｓ２、及び第３構造体Ｓ３を含む。
一実施形態で、第１構造体Ｓ１は、フォトダイオードＰＤ、伝送ゲートＴＧ、及びフローティング拡散領域ＦＤを含む。
一実施形態で、ピクセル（ＰＸｌ＿１、ＰＸｌ＿２）の各々のピクセル回路は、第２構造体Ｓ２に配置される。
又は、一実施形態で、ピクセル（ＰＸｌ＿１、ＰＸｌ＿２）の各々のピクセル回路の一部は、第１構造体Ｓ１に配置され、他の部は、第２構造体Ｓ２に配置される。
先に説明した部分と重複される部分は詳細な説明を省略する。
図１６Ｂを参照すると、イメージセンサー１００ｄ１は、第１構造体Ｓ１、第２構造体Ｓ２、及び第３構造体Ｓ３を含む。
一実施形態で、第１構造体Ｓ１は、フォトダイオードＰＤ、伝送ゲートＴＧ、及びフローティング拡散領域ＦＤを含む。
一実施形態で、ピクセル（ＰＸｌ＿１、ＰＸｌ＿２）の各々のピクセル回路は、第２構造体Ｓ２に配置される。
又は、一実施形態で、ピクセル（ＰＸｌ＿１、ＰＸｌ＿２）の各々のピクセル回路の一部は、第１構造体Ｓ１に配置され、他の部は、第２構造体Ｓ２に配置される。
【0139】
即ち、図１６Ｂは、例示的に、第１構造体Ｓ１のフローティング拡散領域ＦＤが第２構造体Ｓ２のトランジスタＴＲと直接接続されることを示す。
しかし、図１６Ｂと異なって第１構造体Ｓ１のフローティング拡散領域ＦＤは、第１構造体Ｓ１の他のピクセル回路を通じて第２構造体Ｓ２のトランジスタＴＲと電気的に接続されてもよい。
一実施形態で、第３構造体Ｓ３は、読出し回路、タイミング制御器、イメージ信号処理ロジック等のロジック、及びインターフェイス回路を含み得る。
一実施形態で、第１構造体Ｓ１、第２構造体Ｓ２、及び第３構造体Ｓ３は、電気的信号の伝達のための配線層ＷＳを含む。
一実施形態で、第１構造体Ｓ１は、互いに対向する第１面ＦＳ１と第２面ＢＳ１を含む。
第１面ＦＳ１は、第１構造体Ｓ１の前面であり、第２面ＢＳ１は、第１構造体Ｓ１の背面であり得る。
例えば、イメージセンサー１００ｄ１は、第１構造体Ｓ１の後面へ光が入射される、背面照射型（ｂａｃｋ ｓｉｄ ｅｉｌｌｕｍｉｎａｔｉｏｎ ｔｙｐｅ：ＢＳＩ）イメージイメージセンサーであり得る。
しかし、図１６Ｂと異なって第１構造体Ｓ１のフローティング拡散領域ＦＤは、第１構造体Ｓ１の他のピクセル回路を通じて第２構造体Ｓ２のトランジスタＴＲと電気的に接続されてもよい。
一実施形態で、第３構造体Ｓ３は、読出し回路、タイミング制御器、イメージ信号処理ロジック等のロジック、及びインターフェイス回路を含み得る。
一実施形態で、第１構造体Ｓ１、第２構造体Ｓ２、及び第３構造体Ｓ３は、電気的信号の伝達のための配線層ＷＳを含む。
一実施形態で、第１構造体Ｓ１は、互いに対向する第１面ＦＳ１と第２面ＢＳ１を含む。
第１面ＦＳ１は、第１構造体Ｓ１の前面であり、第２面ＢＳ１は、第１構造体Ｓ１の背面であり得る。
例えば、イメージセンサー１００ｄ１は、第１構造体Ｓ１の後面へ光が入射される、背面照射型（ｂａｃｋ ｓｉｄ ｅｉｌｌｕｍｉｎａｔｉｏｎ ｔｙｐｅ：ＢＳＩ）イメージイメージセンサーであり得る。
【0140】
一実施形態で、第１構造体Ｓ１に配置されたピクセル（ＰＸｌ＿１、ＰＸｌ＿２）は、各々フォトダイオードＰＤ、カラーフィルター（ＣＦａ、ＣＦｂ）、及びマイクロレンズ（ＭＬａ、ＭＬｂ）を含む。
図１６Ｂは、ピクセル（ＰＸｌ＿１、ＰＸｌ＿２）の各々が互いに異なるマイクロレンズ（ＭＬａ、ＭＬｂ）を含むことを示したが、これとは異なって、イメージセンサー１００ｄ１の複数のピクセルが１つのマイクロレンズを共有することもできる。
又は、複数のフォトダイオードが１つのマイクロレンズを共有することもできる。
即ち、１つのマイクロレンズが複数のピクセル又は複数のフォトダイオードを横切って延長して形成することができる。
例えば、イメージセンサー１００ｄ１のピクセルは、一ピクセルの複数のフォトダイオードが１つのマイクロレンズを共有するデュアルフォトダイオードピクセルであり得る。
又はイメージセンサー１００ｄ１のピクセルは、複数のピクセルが１つのマイクロレンズを共有するスーパーピクセルであり得る。
図１６Ｂは、ピクセル（ＰＸｌ＿１、ＰＸｌ＿２）の各々が互いに異なるマイクロレンズ（ＭＬａ、ＭＬｂ）を含むことを示したが、これとは異なって、イメージセンサー１００ｄ１の複数のピクセルが１つのマイクロレンズを共有することもできる。
又は、複数のフォトダイオードが１つのマイクロレンズを共有することもできる。
即ち、１つのマイクロレンズが複数のピクセル又は複数のフォトダイオードを横切って延長して形成することができる。
例えば、イメージセンサー１００ｄ１のピクセルは、一ピクセルの複数のフォトダイオードが１つのマイクロレンズを共有するデュアルフォトダイオードピクセルであり得る。
又はイメージセンサー１００ｄ１のピクセルは、複数のピクセルが１つのマイクロレンズを共有するスーパーピクセルであり得る。
【0141】
一実施形態で、第１構造体Ｓ１の第１基板Ｗ１の第１面ＦＳ１と第２面ＢＳ１との間で、第２面ＢＳ１から第１面ＦＳ１に向かって延長される複数の画素分離膜ＤＴＩが形成される。
画素分離膜ＤＴＩで、ピクセル（ＰＸｌ＿１、ＰＸｌ＿２）が互いに区分される。
一実施形態で、第１構造体Ｓ１は、素子分離部ＳＴＩを含む。
一実施形態で、素子分離部ＳＴＩは、第１基板Ｗ１の第１面ＦＳ１から第２面ＢＳ１に向かって所定の深さに延長され、絶縁物質を含む。
この場合、素子分離部ＳＴＩは、画素分離膜ＤＴＩと互いに接続され、素子分離部ＳＴＩと画素分離膜ＤＴＩの境界は、不明確であり得る。
一実施形態で、素子分離部ＳＴＩは、第１基板Ｗ１の第１面ＦＳ１から第２面ＢＳ１に向かって所定の深さを有するドーピング領域として形成される。
ドーピング領域は、Ｐタイプの物質でドーピングされる。
画素分離膜ＤＴＩで、ピクセル（ＰＸｌ＿１、ＰＸｌ＿２）が互いに区分される。
一実施形態で、第１構造体Ｓ１は、素子分離部ＳＴＩを含む。
一実施形態で、素子分離部ＳＴＩは、第１基板Ｗ１の第１面ＦＳ１から第２面ＢＳ１に向かって所定の深さに延長され、絶縁物質を含む。
この場合、素子分離部ＳＴＩは、画素分離膜ＤＴＩと互いに接続され、素子分離部ＳＴＩと画素分離膜ＤＴＩの境界は、不明確であり得る。
一実施形態で、素子分離部ＳＴＩは、第１基板Ｗ１の第１面ＦＳ１から第２面ＢＳ１に向かって所定の深さを有するドーピング領域として形成される。
ドーピング領域は、Ｐタイプの物質でドーピングされる。
【0142】
一実施形態で、第２構造体Ｓ２は、第２基板Ｗ２を含む。
一実施形態で、第２基板Ｗ２は、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板であり得る。
この場合、ＳＯＩ基板が第１構造体Ｓ１に接合された後、ＳＯＩ基板の一部がグラインディング（ｇｒｉｎｄｉｎｇ）されるか、或いは、ポリッシング（ｐｏｌｉｓｈｉｎｇ）されるか、或いはイオンカッティングされて分離される。
この場合、第２基板Ｓ２は、酸化物層ＯＸ及び埋め込み酸化物（ｂｕｒｉｅｄ ｏｘｉｄｅ：ＢＯＸ）層を含む。
第２基板Ｗ２は、活性層と称され得る。
一実施形態で、図１６Ｂで例示的に示したものとは異なって第２基板Ｗ２は、埋め込み酸化物ＢＯＸ層を含まなくともよい。
即ち、第２基板Ｗ２は、ＳＯＩ基板ではない一般的な半導体基板であり得る。
一実施形態で、第２基板Ｗ２は、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板であり得る。
この場合、ＳＯＩ基板が第１構造体Ｓ１に接合された後、ＳＯＩ基板の一部がグラインディング（ｇｒｉｎｄｉｎｇ）されるか、或いは、ポリッシング（ｐｏｌｉｓｈｉｎｇ）されるか、或いはイオンカッティングされて分離される。
この場合、第２基板Ｓ２は、酸化物層ＯＸ及び埋め込み酸化物（ｂｕｒｉｅｄ ｏｘｉｄｅ：ＢＯＸ）層を含む。
第２基板Ｗ２は、活性層と称され得る。
一実施形態で、図１６Ｂで例示的に示したものとは異なって第２基板Ｗ２は、埋め込み酸化物ＢＯＸ層を含まなくともよい。
即ち、第２基板Ｗ２は、ＳＯＩ基板ではない一般的な半導体基板であり得る。
【0143】
一実施形態で、第１構造体Ｓ１と第２構造体Ｓ２は、ディープコンタクト構造ＤＣＮＴを通じて互いに電気的に接続される。
ディープコンタクト構造ＤＣＮＴは、第１構造体Ｓ１の少なくとも一部と第２構造体Ｓ２の少なくとも一部を横切るコンタクトで形成される。
ディープコンタクト構造ＤＣＮＴは、第１構造体Ｓ１と第２構造体Ｓ２の接合の後に形成される。
一実施形態で、ディープコンタクト構造ＤＣＮＴは、タングステンで構成された電気的接続経路を含み得る。
又は、一実施形態で、図１６Ｂで示したものとは異なって、第１構造体Ｓ１と第２構造体Ｓ２は、貫通シリコン電極を通じて互いに電気的に接続することもできる。
ディープコンタクト構造ＤＣＮＴは、第１構造体Ｓ１の少なくとも一部と第２構造体Ｓ２の少なくとも一部を横切るコンタクトで形成される。
ディープコンタクト構造ＤＣＮＴは、第１構造体Ｓ１と第２構造体Ｓ２の接合の後に形成される。
一実施形態で、ディープコンタクト構造ＤＣＮＴは、タングステンで構成された電気的接続経路を含み得る。
又は、一実施形態で、図１６Ｂで示したものとは異なって、第１構造体Ｓ１と第２構造体Ｓ２は、貫通シリコン電極を通じて互いに電気的に接続することもできる。
【0144】
又は、一実施形態で、第１構造体Ｓ１と第２構造体Ｓ２は、Ｃｕ－ｔｏ－Ｃｕ（Ｃ２Ｃ）ボンディングコンタクトを通じて互いに電気的に接続することもできる。
又は、一実施形態で、第１構造体Ｓ１と第２構造体Ｓ２は、Ｃｕ－ｔｏ－Ｃｕ（Ｃ２Ｃ）ボンディングコンタクト、ディープコンタクト構造ＤＣＮＴ、及び貫通シリコン電極の全てを通じて互いに電気的に接続することもできる。
一実施形態で、第２構造体Ｓ２と第３構造体Ｓ３は、Ｃｕ－ｔｏ－Ｃｕ（Ｃ２Ｃ）ボンディングコンタクトを通じて電気的に接続される。
又は、図１６Ｂで示したものとは異なって、第２構造体Ｓ２と第３構造体Ｓ３は、貫通シリコン電極及び／又はＴＳＣを通じて互いに電気的に接続することもできる。
一実施形態で、第１基板Ｗ１の第１面ＦＳ１と第２基板Ｗ２の第３面ＢＳ２が互いに対向し、第２基板Ｗ２の第４面ＦＳ２と第３基板Ｗ３の第５面ＦＳ３が互いに対向する。
又は、一実施形態で、第１構造体Ｓ１と第２構造体Ｓ２は、Ｃｕ－ｔｏ－Ｃｕ（Ｃ２Ｃ）ボンディングコンタクト、ディープコンタクト構造ＤＣＮＴ、及び貫通シリコン電極の全てを通じて互いに電気的に接続することもできる。
一実施形態で、第２構造体Ｓ２と第３構造体Ｓ３は、Ｃｕ－ｔｏ－Ｃｕ（Ｃ２Ｃ）ボンディングコンタクトを通じて電気的に接続される。
又は、図１６Ｂで示したものとは異なって、第２構造体Ｓ２と第３構造体Ｓ３は、貫通シリコン電極及び／又はＴＳＣを通じて互いに電気的に接続することもできる。
一実施形態で、第１基板Ｗ１の第１面ＦＳ１と第２基板Ｗ２の第３面ＢＳ２が互いに対向し、第２基板Ｗ２の第４面ＦＳ２と第３基板Ｗ３の第５面ＦＳ３が互いに対向する。
【0145】
図１６Ｃは、図１６Ａのイメージセンサー１００ｄの一実施形態による概略構成を示す断面図である。
図１６Ｂのイメージセンサー１００ｄ１を参照した説明と重複するか、或いは類似の部分は詳細な説明を省略する。
図１６Ｃを参照すると、イメージセンサー１００ｄ２は、第１構造体Ｓ１、第２構造体Ｓ２、及び第３構造体Ｓ３を含む。
一実施形態で、第１構造体Ｓ１、第２構造体Ｓ２、及び第３構造体Ｓ３は、各々基板（Ｗ１、Ｗ２、Ｗ３）を含む。
一実施形態で、第１構造体Ｓ１と第２構造体Ｓ２は、Ｃｕ－ｔｏ－Ｃｕ（Ｃ２Ｃ）ボンディングコンタクトを通じて互いに電気的に接続される。
図１６Ｂのイメージセンサー１００ｄ１を参照した説明と重複するか、或いは類似の部分は詳細な説明を省略する。
図１６Ｃを参照すると、イメージセンサー１００ｄ２は、第１構造体Ｓ１、第２構造体Ｓ２、及び第３構造体Ｓ３を含む。
一実施形態で、第１構造体Ｓ１、第２構造体Ｓ２、及び第３構造体Ｓ３は、各々基板（Ｗ１、Ｗ２、Ｗ３）を含む。
一実施形態で、第１構造体Ｓ１と第２構造体Ｓ２は、Ｃｕ－ｔｏ－Ｃｕ（Ｃ２Ｃ）ボンディングコンタクトを通じて互いに電気的に接続される。
【0146】
又は、図１６Ｃで示したものとは異なって、第１構造体Ｓ１と第２構造体Ｓ２は、貫通シリコン電極を通じて互いに電気的に接続することもできる。
又は、第１構造体Ｓ１と第２構造体Ｓ２は、Ｃｕ－ｔｏ－Ｃｕ（Ｃ２Ｃ）ボンディングコンタクト及び貫通シリコン電極の全てを通じて互いに電気的に接続することもできる。
一実施形態で、第２構造体Ｓ２と第３構造体Ｓ３は、ＴＳＣ及び／又はＣｕ－ｔｏ－Ｃｕ（Ｃ２Ｃ）ボンディングコンタクトを通じて電気的に接続される。
ＴＳＣは、第２基板Ｗ２を貫通して形成されたＣｕ－ｔｏ－Ｃｕ（Ｃ２Ｃ）ボンディングコンタクトを含む。
又は、図１６Ｃで示したものとは異なって、第２構造体Ｓ２と第３構造体Ｓ３は、貫通シリコン電極及び／又はＣｕ－ｔｏ－Ｃｕ（Ｃ２Ｃ）ボンディングコンタクトを通じて互いに電気的に接続することもできる。
一実施形態で、第１基板Ｗ１の第１面ＦＳ１と第２基板Ｗ２の第４面ＦＳ２が互いに対向し、第２基板Ｗ２の第３面ＢＳ２と第３基板Ｗ３の第５面ＦＳ３が互いに対向する。
又は、第１構造体Ｓ１と第２構造体Ｓ２は、Ｃｕ－ｔｏ－Ｃｕ（Ｃ２Ｃ）ボンディングコンタクト及び貫通シリコン電極の全てを通じて互いに電気的に接続することもできる。
一実施形態で、第２構造体Ｓ２と第３構造体Ｓ３は、ＴＳＣ及び／又はＣｕ－ｔｏ－Ｃｕ（Ｃ２Ｃ）ボンディングコンタクトを通じて電気的に接続される。
ＴＳＣは、第２基板Ｗ２を貫通して形成されたＣｕ－ｔｏ－Ｃｕ（Ｃ２Ｃ）ボンディングコンタクトを含む。
又は、図１６Ｃで示したものとは異なって、第２構造体Ｓ２と第３構造体Ｓ３は、貫通シリコン電極及び／又はＣｕ－ｔｏ－Ｃｕ（Ｃ２Ｃ）ボンディングコンタクトを通じて互いに電気的に接続することもできる。
一実施形態で、第１基板Ｗ１の第１面ＦＳ１と第２基板Ｗ２の第４面ＦＳ２が互いに対向し、第２基板Ｗ２の第３面ＢＳ２と第３基板Ｗ３の第５面ＦＳ３が互いに対向する。
【0147】
図１７は、本発明の一実施形態による電子装置の概略構成を示すブロック図である。
先に説明した部分と重複される部分は詳細な説明を省略する。
電子装置１０００は、撮像部１１００、イメージセンサー１２００、及びプロセッサ１３００を含む。
電子装置１０００は、イメージセンサー１２００からプロセッサ１３００に提供する位相データに基づいたオートフォーカシングを実行する。
位相データは、図６Ａ、図９Ａ、及び図１０Ａを参照して説明したピクセル（ＰＸｃ、ＰＸｆ、ＰＸｇ）のピクセル電圧に基づいて、イメージ信号プロセッサ１２４０で生成する。
先に説明した部分と重複される部分は詳細な説明を省略する。
電子装置１０００は、撮像部１１００、イメージセンサー１２００、及びプロセッサ１３００を含む。
電子装置１０００は、イメージセンサー１２００からプロセッサ１３００に提供する位相データに基づいたオートフォーカシングを実行する。
位相データは、図６Ａ、図９Ａ、及び図１０Ａを参照して説明したピクセル（ＰＸｃ、ＰＸｆ、ＰＸｇ）のピクセル電圧に基づいて、イメージ信号プロセッサ１２４０で生成する。
【0148】
プロセッサ１３００は、電子装置１０００の全体的な動作を制御する。
プロセッサ１３００は、レンズ駆動部１１２０に制御信号を提供して、レンズ１１１０の位置を制御する。
その結果、焦点距離が制御される。
撮像部１１００は、光を受信する構成要素として、レンズ１１１０、レンズ駆動部１１２０を含む。
レンズ１１１０は、複数のレンズを含む。
レンズ駆動部１１２０は、プロセッサ１３００の制御信号に基づいて、客体Ｓからの距離が増加する方向又は減少する方向にレンズ１１１０を移動させる。
プロセッサ１３００は、レンズ駆動部１１２０に制御信号を提供して、レンズ１１１０の位置を制御する。
その結果、焦点距離が制御される。
撮像部１１００は、光を受信する構成要素として、レンズ１１１０、レンズ駆動部１１２０を含む。
レンズ１１１０は、複数のレンズを含む。
レンズ駆動部１１２０は、プロセッサ１３００の制御信号に基づいて、客体Ｓからの距離が増加する方向又は減少する方向にレンズ１１１０を移動させる。
【0149】
イメージセンサー１２００は、入射した光に基づいて、イメージデータ及び位相データを生成する。
イメージセンサー１２００は、ピクセルアレイ１２１０、タイミングコントローラ１２２０、ＡＤＣ１２３０、及びイメージ信号プロセッサ１２４０を含む。
ピクセルアレイ１２１０のピクセルは、少なくとも１つの光電変換素子を含む。
本発明の実施形態によるピクセルアレイ１２１０のピクセルは、グローバルシャッターモード又はローリングシャッターモードで動作することができる。
イメージ信号プロセッサ１２４０は、プロセッサ１３００が伝送した撮影モード信号ＭＯＤＥに基づいて、モード制御信号ＭＣを生成する。
ピクセルは、イメージ信号プロセッサ１２４０が伝送したモード制御信号ＭＣに基づいて、グローバルシャッターモード及びローリングシャッターモードの中のいずれか１つで動作する。
イメージセンサー１２００は、ピクセルアレイ１２１０、タイミングコントローラ１２２０、ＡＤＣ１２３０、及びイメージ信号プロセッサ１２４０を含む。
ピクセルアレイ１２１０のピクセルは、少なくとも１つの光電変換素子を含む。
本発明の実施形態によるピクセルアレイ１２１０のピクセルは、グローバルシャッターモード又はローリングシャッターモードで動作することができる。
イメージ信号プロセッサ１２４０は、プロセッサ１３００が伝送した撮影モード信号ＭＯＤＥに基づいて、モード制御信号ＭＣを生成する。
ピクセルは、イメージ信号プロセッサ１２４０が伝送したモード制御信号ＭＣに基づいて、グローバルシャッターモード及びローリングシャッターモードの中のいずれか１つで動作する。
【0150】
プロセッサ１３００は、位相データを利用して位相差（ｄｉｓｐａｒｉｔｙ）演算を実行する。
プロセッサ１３００は、レンズ１１１０の位置を移動させるため、レンズ駆動部１１２０に位相差演算結果に基づいた制御信号を提供する。
プロセッサ１３００は、タイミングコントローラ１２２０に動作モード制御信号（ＩＮＦＯ＿ＭＤ）を提供する。
タイミングコントローラ１２２０は、動作モード制御信号（ＩＮＦＯ＿ＭＤ）に基づいて、ピクセルアレイ１２１０の動作を制御する。
プロセッサ１３００は、レンズ１１１０の位置を移動させるため、レンズ駆動部１１２０に位相差演算結果に基づいた制御信号を提供する。
プロセッサ１３００は、タイミングコントローラ１２２０に動作モード制御信号（ＩＮＦＯ＿ＭＤ）を提供する。
タイミングコントローラ１２２０は、動作モード制御信号（ＩＮＦＯ＿ＭＤ）に基づいて、ピクセルアレイ１２１０の動作を制御する。
【0151】
図１８は、本発明の一実施形態によるアプリケーションプロセッサ１３００ａの概略構成を示すブロック図である。
先に説明した部分と重複される部分は詳細な説明を省略する。
アプリケーションプロセッサ１３００ａは、イメージ信号処理装置１３１０を含む。
イメージ信号処理装置１３１０は、複数のイメージ信号処理部（ＩＳＰ１、ＩＳＰ２、ＩＳＰ３）（１３１１～１３１３）、カメラモジュール制御部１３１４、及びカメラインターフェイス１３１５を含む。
先に説明した部分と重複される部分は詳細な説明を省略する。
アプリケーションプロセッサ１３００ａは、イメージ信号処理装置１３１０を含む。
イメージ信号処理装置１３１０は、複数のイメージ信号処理部（ＩＳＰ１、ＩＳＰ２、ＩＳＰ３）（１３１１～１３１３）、カメラモジュール制御部１３１４、及びカメラインターフェイス１３１５を含む。
【0152】
カメラモジュール制御部１３１４は、複数のカメラモジュールに制御信号（ＣＳａ、ＣＳｂ、ＣＳｃ）を伝送する。
図１８は、３つのカメラモジュールに制御信号（ＣＳａ、ＣＳｂ、ＣＳｃ）を伝送するものとして示したが、実施形態がこれに制限されることではない。
実施形態に応じて、カメラモジュール制御部１３１４は、２つのカメラモジュールに制御信号を伝送するか、或いは、４つ以上のカメラモジュールに制御信号を伝送することができる。
本発明の実施形態によるカメラモジュール制御部１３１４は、複数のカメラモジュールの中の少なくとも１つをグローバルシャッターモードで動作するように制御信号（ＣＳａ、ＣＳｂ、ＣＳｃ）を伝送する。
イメージ信号（ＩＳａ、ＩＳｂ、ＩＳｃ）は、複数のカメラからカメラインターフェイス１３１５を通じて外部メモリ１４００に格納される。
図１８は、３つのカメラモジュールに制御信号（ＣＳａ、ＣＳｂ、ＣＳｃ）を伝送するものとして示したが、実施形態がこれに制限されることではない。
実施形態に応じて、カメラモジュール制御部１３１４は、２つのカメラモジュールに制御信号を伝送するか、或いは、４つ以上のカメラモジュールに制御信号を伝送することができる。
本発明の実施形態によるカメラモジュール制御部１３１４は、複数のカメラモジュールの中の少なくとも１つをグローバルシャッターモードで動作するように制御信号（ＣＳａ、ＣＳｂ、ＣＳｃ）を伝送する。
イメージ信号（ＩＳａ、ＩＳｂ、ＩＳｃ）は、複数のカメラからカメラインターフェイス１３１５を通じて外部メモリ１４００に格納される。
【0153】
イメージ信号処理部（ＩＳＰ１、ＩＳＰ２）は、外部メモリ１４００に格納されたイメージ信号（ＩＳａ、ＩＳｂ、ＩＳｃ）を処理してディスプレイに表示するか、又はオートフォーカシングを実行する。
イメージ信号（ＩＳａ、ＩＳｂ、ＩＳｃ）は、イメージデータ及び位相データを含む。
外部メモリ１４００に格納されるイメージ信号（ＩＳａ、ＩＳｂ、ＩＳｃ）は、エンコーディングされたイメージ信号である。
イメージ信号処理部（ＩＳＰ１、ＩＳＰ２）は、外部メモリ１４００からエンコーディングされたイメージ信号を読出してデコーディングし、デコーディングされたイメージ信号に基づいて、生成されるイメージデータをディスプレイする。
イメージ信号（ＩＳａ、ＩＳｂ、ＩＳｃ）は、イメージデータ及び位相データを含む。
外部メモリ１４００に格納されるイメージ信号（ＩＳａ、ＩＳｂ、ＩＳｃ）は、エンコーディングされたイメージ信号である。
イメージ信号処理部（ＩＳＰ１、ＩＳＰ２）は、外部メモリ１４００からエンコーディングされたイメージ信号を読出してデコーディングし、デコーディングされたイメージ信号に基づいて、生成されるイメージデータをディスプレイする。
【0154】
図１９は、本発明の一実施形態によるイメージセンサーの動作方法を説明するためのフローチャートである。
イメージセンサーは、図１のイメージセンサー１００であり得る。
イメージセンサー１００は、Ｓ１１０段階で、制御信号を受信する。
制御信号は、イメージ処理プロセッサ又は電子装置で提供される。
制御信号は、グローバルシャッターモードでイメージ撮影を指示する信号又はローリングシャッターモードでイメージ撮影を指示する信号である。
イメージセンサーは、図１のイメージセンサー１００であり得る。
イメージセンサー１００は、Ｓ１１０段階で、制御信号を受信する。
制御信号は、イメージ処理プロセッサ又は電子装置で提供される。
制御信号は、グローバルシャッターモードでイメージ撮影を指示する信号又はローリングシャッターモードでイメージ撮影を指示する信号である。
【0155】
Ｓ１２０段階で、制御信号がグローバルシャッターモードを指示する場合、Ｓ１３０段階を実行し、制御信号がローリングシャッターモードを指示する場合、Ｓ１５０段階を実行する。
Ｓ１３０段階で、イメージセンサー１００は、リセット電圧とピクセル電圧の信号ダンピング動作を実行する。
イメージセンサー１００のピクセルは、図３Ａ、図４Ａ、図５Ａ、図６Ａ、図７Ａ、図８Ａ、図９Ａ、及び図１０Ａの中のいずれか１つであり得る。
信号ダンピング動作は、同一の時間区間で光に露出された複数のピクセルの各々に含まれたフォトダイオードで生成した光電荷に対応して、ソースフォロワートランジスタが出力した第１ピクセル電圧を第１キャパシタに格納し、ソースフォロワートランジスタが出力したフローティング拡散領域の第１リセット電圧を第２キャパシタに格納して実行する。
信号ダンピング動作は、図３Ｄ、図４Ｂ、図５Ｂ、図６Ｂ、図７Ｂ、図８Ｂ、図９Ｂ、及び図１０Ｂのタイミングのように動作することができる。
Ｓ１３０段階で、イメージセンサー１００は、リセット電圧とピクセル電圧の信号ダンピング動作を実行する。
イメージセンサー１００のピクセルは、図３Ａ、図４Ａ、図５Ａ、図６Ａ、図７Ａ、図８Ａ、図９Ａ、及び図１０Ａの中のいずれか１つであり得る。
信号ダンピング動作は、同一の時間区間で光に露出された複数のピクセルの各々に含まれたフォトダイオードで生成した光電荷に対応して、ソースフォロワートランジスタが出力した第１ピクセル電圧を第１キャパシタに格納し、ソースフォロワートランジスタが出力したフローティング拡散領域の第１リセット電圧を第２キャパシタに格納して実行する。
信号ダンピング動作は、図３Ｄ、図４Ｂ、図５Ｂ、図６Ｂ、図７Ｂ、図８Ｂ、図９Ｂ、及び図１０Ｂのタイミングのように動作することができる。
【0156】
Ｓ１４０段階で、イメージセンサー１００は、ローリングリードアウトで第１キャパシタに格納された第１ピクセル電圧及び第２キャパシタに格納された第１リセット電圧に各々対応して、ソースフォロワートランジスタの出力をカラムラインに出力する。
ローリングリードアウト動作は、図３Ｄ、図４Ｂ、図５Ｂ、図６Ｂ、図７Ｂ、図８Ｂ、図９Ｂ、及び図１０Ｂのタイミングのように動作することができる。
Ｓ１５０段階で、イメージセンサー１００は、制御信号がローリングシャッターモードの複数の変換利得モードで撮影を指示する場合、Ｓ１６０段階を実行し、制御信号がローリングシャッターモードの単一変換利得モードで撮影を指示する場合、Ｓ１８０段階を実行する。
Ｓ１６０段階で、イメージセンサー１００は、第１キャパシタ及び第２キャパシタの中の少なくともいずれか１つのキャパシタンスをフローティング拡散領域に選択的に提供する。
ローリングリードアウト動作は、図３Ｄ、図４Ｂ、図５Ｂ、図６Ｂ、図７Ｂ、図８Ｂ、図９Ｂ、及び図１０Ｂのタイミングのように動作することができる。
Ｓ１５０段階で、イメージセンサー１００は、制御信号がローリングシャッターモードの複数の変換利得モードで撮影を指示する場合、Ｓ１６０段階を実行し、制御信号がローリングシャッターモードの単一変換利得モードで撮影を指示する場合、Ｓ１８０段階を実行する。
Ｓ１６０段階で、イメージセンサー１００は、第１キャパシタ及び第２キャパシタの中の少なくともいずれか１つのキャパシタンスをフローティング拡散領域に選択的に提供する。
【0157】
Ｓ１７０段階で、イメージセンサー１００は、第１キャパシタ及び第２キャパシタの中の少なくともいずれか１つとフローティング拡散領域を電気的に分離又は結合させながら、ローリングリードアウト方式でリセット電圧及びピクセル電圧を出力する。
Ｓ１８０段階で、イメージセンサー１００は、第１キャパシタ及び第２キャパシタとフローティング拡散領域の結合又は分離が固定された状態で、ローリングリードアウト方式でリセット電圧及びピクセル電圧を出力する。
即ち、１つの変換利得モードで、ローリングリードアウト方式でリセット電圧及びピクセル電圧を出力する。
Ｓ１８０段階で、イメージセンサー１００は、第１キャパシタ及び第２キャパシタとフローティング拡散領域の結合又は分離が固定された状態で、ローリングリードアウト方式でリセット電圧及びピクセル電圧を出力する。
即ち、１つの変換利得モードで、ローリングリードアウト方式でリセット電圧及びピクセル電圧を出力する。
【0158】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【符号の説明】
【0159】
１０ｂ、１０ｃ、１０ｄ 第１基板
２０ｂ、２０ｃ、２０ｄ 第２基板
３０ｃ、３０ｄ 第３基板
１００、１００ａ～ｄ、１００ｄ１、１００ｄ２ イメージセンサー
１１０ ピクセルアレイ
１２０ ロードライバー
１３０ タイミングコントローラ
１４０ ランプ信号生成器
１５０ ＡＤＣ
１５１ 比較器
１５２ カウンター回路
１６０ 出力バッファ
１６１ カラムメモリブロック
１６２ センスアンプ
１０００ 電子装置
１１００ 撮像部
１１１０ レンズ
１１２０ レンズ駆動部
１２００ イメージセンサー
１２１０ ピクセルアレイ
１２２０ タイミングコントローラ
１２３０ ＡＤＣ
１２４０ イメージ信号プロセッサ
１３００ プロセッサ
１３００ａ アプリケーションプロセッサ
１３１０ イメージ信号処理装置
１３１１～１３１３ イメージ信号処理部
１３１４ カメラモジュール制御部
１３１５ カメラインターフェイス
１４００ 外部メモリ
ＣＰ１、ＣＰ２ （第１、第２）キャパシタ
ＦＢＴ フィードバックトランジスタ
ＦＤ フローティング拡散領域
ＰＤ フォトダイオード
ＰＳＸ プリチャージ選択トランジスタ
ＰＸ プリチャージトランジスタ
ＰＸ ピクセル
ＲＸ リセットトランジスタ
ＳＦ ソースフォロワートランジスタ
ＳＸ 選択トランジスタ
Ｔ１、Ｔ２ （第１、第２）トランジスタ
ＴＸ 伝送トランジスタ
２０ｂ、２０ｃ、２０ｄ 第２基板
３０ｃ、３０ｄ 第３基板
１００、１００ａ～ｄ、１００ｄ１、１００ｄ２ イメージセンサー
１１０ ピクセルアレイ
１２０ ロードライバー
１３０ タイミングコントローラ
１４０ ランプ信号生成器
１５０ ＡＤＣ
１５１ 比較器
１５２ カウンター回路
１６０ 出力バッファ
１６１ カラムメモリブロック
１６２ センスアンプ
１０００ 電子装置
１１００ 撮像部
１１１０ レンズ
１１２０ レンズ駆動部
１２００ イメージセンサー
１２１０ ピクセルアレイ
１２２０ タイミングコントローラ
１２３０ ＡＤＣ
１２４０ イメージ信号プロセッサ
１３００ プロセッサ
１３００ａ アプリケーションプロセッサ
１３１０ イメージ信号処理装置
１３１１～１３１３ イメージ信号処理部
１３１４ カメラモジュール制御部
１３１５ カメラインターフェイス
１４００ 外部メモリ
ＣＰ１、ＣＰ２ （第１、第２）キャパシタ
ＦＢＴ フィードバックトランジスタ
ＦＤ フローティング拡散領域
ＰＤ フォトダイオード
ＰＳＸ プリチャージ選択トランジスタ
ＰＸ プリチャージトランジスタ
ＰＸ ピクセル
ＲＸ リセットトランジスタ
ＳＦ ソースフォロワートランジスタ
ＳＸ 選択トランジスタ
Ｔ１、Ｔ２ （第１、第２）トランジスタ
ＴＸ 伝送トランジスタ
【図1】
【図2A】
【図2B】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図4A】
【図4B】
【図4C】
【図4D】
【図5A】
【図5B】
【図5C】
【図5D】
【図6A】
【図6B】
【図6C】
【図6D】
【図7A】
【図7B】
【図7C】
【図8A】
【図8B】
【図8C】
【図9A】
【図9B】
【図9C】
【図10A】
【図10B】
【図10C】
【図11A】
【図11B】
【図11C】
【図11D】
【図12】
【図13】
【図14】
【図15】
【図16A】
【図16B】
【図16C】
【図17】
【図18】
【図19】