ホーム > 特許ランキング > 株式会社テクノリンク
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025014842
(43)【公開日】2025-01-30
(54)【発明の名称】生体刺激装置
(51)【国際特許分類】
A61N 1/36 20060101AFI20250123BHJP
【ＦＩ】
A61N1/36
【審査請求】有
【請求項の数】6
【出願形態】ＯＬ
(21)【出願番号】P 2023117740
(22)【出願日】2023-07-19
(71)【出願人】
【識別番号】391009800
【氏名又は名称】株式会社テクノリンク
(74)【代理人】
【識別番号】110000176
【氏名又は名称】弁理士法人一色国際特許事務所
(72)【発明者】
【氏名】小林 辰之
【テーマコード（参考）】
4C053
【Ｆターム（参考）】
4C053JJ01
4C053JJ02
4C053JJ03
4C053JJ05
(57)【要約】
【課題】刺激信号の大きさを瞬時に変化させること。
【解決手段】一対の電極を介して、生体に刺激信号を出力する生体刺激装置であって、前記一対の電極の一方に接続される第１端子と、前記一対の電極の他方に接続される第２端子と、第１電源電圧を生成する第１電源回路と、前記第１電源電圧よりも低い第２電源電圧を生成する第２電源回路と、前記第１電源電圧が印加され、前記第１電源電圧に応じた第１高圧電圧を前記刺激信号として出力する第１高圧回路と、前記第２電源電圧が印加され、前記第２電源電圧に応じた第１低圧電圧を前記刺激信号として出力する第１低圧回路と、前記第２端子と接地との間に設けられた第１スイッチと、前記第１スイッチのオン、オフを制御するとともに、前記第１高圧電圧又は前記第１低圧電圧が、前記第１端子に前記刺激信号として出力されるよう、前記第１高圧回路及び前記第１低圧回路を制御する制御回路と、を備える。
【選択図】図１
【解決手段】一対の電極を介して、生体に刺激信号を出力する生体刺激装置であって、前記一対の電極の一方に接続される第１端子と、前記一対の電極の他方に接続される第２端子と、第１電源電圧を生成する第１電源回路と、前記第１電源電圧よりも低い第２電源電圧を生成する第２電源回路と、前記第１電源電圧が印加され、前記第１電源電圧に応じた第１高圧電圧を前記刺激信号として出力する第１高圧回路と、前記第２電源電圧が印加され、前記第２電源電圧に応じた第１低圧電圧を前記刺激信号として出力する第１低圧回路と、前記第２端子と接地との間に設けられた第１スイッチと、前記第１スイッチのオン、オフを制御するとともに、前記第１高圧電圧又は前記第１低圧電圧が、前記第１端子に前記刺激信号として出力されるよう、前記第１高圧回路及び前記第１低圧回路を制御する制御回路と、を備える。
【選択図】図１
【特許請求の範囲】
【請求項1】
一対の電極を介して、生体に刺激信号を出力する生体刺激装置であって、
前記一対の電極の一方に接続される第１端子と、
前記一対の電極の他方に接続される第２端子と、
第１電源電圧を生成する第１電源回路と、
前記第１電源電圧よりも低い第２電源電圧を生成する第２電源回路と、
前記第１電源電圧が印加され、前記第１電源電圧に応じた第１高圧電圧を前記刺激信号として出力する第１高圧回路と、
前記第２電源電圧が印加され、前記第２電源電圧に応じた第１低圧電圧を前記刺激信号として出力する第１低圧回路と、
前記第２端子と接地との間に設けられた第１スイッチと、
前記第１スイッチのオン、オフを制御するとともに、前記第１高圧電圧又は前記第１低圧電圧が、前記第１端子に前記刺激信号として出力されるよう、前記第１高圧回路及び前記第１低圧回路を制御する制御回路と、
を備える生体刺激装置。
前記一対の電極の一方に接続される第１端子と、
前記一対の電極の他方に接続される第２端子と、
第１電源電圧を生成する第１電源回路と、
前記第１電源電圧よりも低い第２電源電圧を生成する第２電源回路と、
前記第１電源電圧が印加され、前記第１電源電圧に応じた第１高圧電圧を前記刺激信号として出力する第１高圧回路と、
前記第２電源電圧が印加され、前記第２電源電圧に応じた第１低圧電圧を前記刺激信号として出力する第１低圧回路と、
前記第２端子と接地との間に設けられた第１スイッチと、
前記第１スイッチのオン、オフを制御するとともに、前記第１高圧電圧又は前記第１低圧電圧が、前記第１端子に前記刺激信号として出力されるよう、前記第１高圧回路及び前記第１低圧回路を制御する制御回路と、
を備える生体刺激装置。
【請求項2】
請求項１に記載の生体刺激装置であって、
前記第１電源電圧が印加され、前記第１電源電圧に応じた第２高圧電圧を前記刺激信号として出力する第２高圧回路と、
前記第２電源電圧が印加され、前記第２電源電圧に応じた第２低圧電圧を前記刺激信号として出力する第２低圧回路と、
前記第１端子と接地との間に設けられた第２スイッチと、
を備え、
前記制御回路は、
前記第２スイッチのオン、オフを制御するとともに、前記第２高圧電圧又は前記第２低圧電圧が前記第２端子に前記刺激信号として出力されるよう、前記第２高圧回路及び前記第２低圧回路を制御する、
生体刺激装置。
前記第１電源電圧が印加され、前記第１電源電圧に応じた第２高圧電圧を前記刺激信号として出力する第２高圧回路と、
前記第２電源電圧が印加され、前記第２電源電圧に応じた第２低圧電圧を前記刺激信号として出力する第２低圧回路と、
前記第１端子と接地との間に設けられた第２スイッチと、
を備え、
前記制御回路は、
前記第２スイッチのオン、オフを制御するとともに、前記第２高圧電圧又は前記第２低圧電圧が前記第２端子に前記刺激信号として出力されるよう、前記第２高圧回路及び前記第２低圧回路を制御する、
生体刺激装置。
【請求項3】
請求項１又は２に記載の生体刺激装置であって、
前記第２電源回路は、前記第２電源電圧のレベルを変更可能である、
生体刺激装置。
前記第２電源回路は、前記第２電源電圧のレベルを変更可能である、
生体刺激装置。
【請求項4】
請求項１又は２に記載の生体刺激装置であって、
前記第１高圧回路は、
前記第１電源電圧が電源側の電極に印加される第１トランジスタと、
アノードが前記第１トランジスタの出力側の電極に接続され、カソードが前記第１端子に接続された第１ダイオードと、
を備え、
前記第１低圧回路は、
前記第２電源電圧が電源側の電極に印加される第２トランジスタと、
アノードが前記第２トランジスタの出力側の電極に接続され、カソードが前記第１端子に接続された第２ダイオードと、
を備える生体刺激装置。
前記第１高圧回路は、
前記第１電源電圧が電源側の電極に印加される第１トランジスタと、
アノードが前記第１トランジスタの出力側の電極に接続され、カソードが前記第１端子に接続された第１ダイオードと、
を備え、
前記第１低圧回路は、
前記第２電源電圧が電源側の電極に印加される第２トランジスタと、
アノードが前記第２トランジスタの出力側の電極に接続され、カソードが前記第１端子に接続された第２ダイオードと、
を備える生体刺激装置。
【請求項5】
請求項２に記載の生体刺激装置であって、
前記制御回路は、第１パルスと、前記第１パルスとは逆極性で前記第１パルスよりも振幅の小さい第２パルスとが、前記刺激信号として前記第１及び第２端子の間に発生するように、前記第１及び第２高圧回路、前記第１及び第２低圧回路、前記第１及び第２スイッチをそれぞれ制御する、
生体刺激装置。
前記制御回路は、第１パルスと、前記第１パルスとは逆極性で前記第１パルスよりも振幅の小さい第２パルスとが、前記刺激信号として前記第１及び第２端子の間に発生するように、前記第１及び第２高圧回路、前記第１及び第２低圧回路、前記第１及び第２スイッチをそれぞれ制御する、
生体刺激装置。
【請求項6】
請求項５に記載の生体刺激装置であって、
前記制御回路は、１つの前記第１パルスに対して、複数の前記第２パルスが発生するように、前記第１及び第２高圧回路、前記第１及び第２低圧回路、前記第１及び第２スイッチをそれぞれ制御する、
生体刺激装置。
前記制御回路は、１つの前記第１パルスに対して、複数の前記第２パルスが発生するように、前記第１及び第２高圧回路、前記第１及び第２低圧回路、前記第１及び第２スイッチをそれぞれ制御する、
生体刺激装置。
【請求項7】
請求項５に記載の生体刺激装置であって、
前記制御回路は、前記第２パルスのパルス幅が、前記第１パルスのパルス幅よりも長くなるように、前記第１及び第２高圧回路、前記第１及び第２低圧回路、前記第１及び第２スイッチをそれぞれ制御する、
生体刺激装置。
前記制御回路は、前記第２パルスのパルス幅が、前記第１パルスのパルス幅よりも長くなるように、前記第１及び第２高圧回路、前記第１及び第２低圧回路、前記第１及び第２スイッチをそれぞれ制御する、
生体刺激装置。
【請求項8】
請求項５～７の何れか一項に記載の生体刺激装置であって、
前記制御回路は、第１期間、前記第１及び第２パルスを発生させた後、第２期間、前記第１期間の前記第１パルスの振幅を低下させて、前記第１及び第２パルスを発生させる、
生体刺激装置。
前記制御回路は、第１期間、前記第１及び第２パルスを発生させた後、第２期間、前記第１期間の前記第１パルスの振幅を低下させて、前記第１及び第２パルスを発生させる、
生体刺激装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、生体刺激装置に関する。
【背景技術】
【0002】
一対の電極を介して、生体に刺激信号（パルス信号）を出力する生体刺激装置が知られている（例えば、特許文献１参照）。一般的に、刺激の強さは、出力する刺激信号の電圧レベル（パルスの振幅）に依存し、刺激信号の電圧が大きいほど刺激が強く、電圧が小さいほど刺激が弱くなる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平３－７７５６２号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１の生体刺激装置では、刺激信号の電源電圧を生成する電源回路として、コイルと、コンデンサと、トランジスタと、を備えた昇圧回路が用いられている。このような生体刺激装置では、コンデンサの充放電における時定数が大きいことにより、刺激信号の大きさ（電圧レベル）を瞬時に変化させることは困難である。
【0005】
本発明は、刺激信号の大きさを瞬時に変化させることを目的とする。
【課題を解決するための手段】
【0006】
上記目的を達成するための主たる発明は、一対の電極を介して、生体に刺激信号を出力する生体刺激装置であって、前記一対の電極の一方に接続される第１端子と、前記一対の電極の他方に接続される第２端子と、第１電源電圧を生成する第１電源回路と、前記第１電源電圧よりも低い第２電源電圧を生成する第２電源回路と、前記第１電源電圧が印加され、前記第１電源電圧に応じた第１高圧電圧を前記刺激信号として出力する第１高圧回路と、前記第２電源電圧が印加され、前記第２電源電圧に応じた第１低圧電圧を前記刺激信号として出力する第１低圧回路と、前記第２端子と接地との間に設けられた第１スイッチと、前記第１スイッチのオン、オフを制御するとともに、前記第１高圧電圧又は前記第１低圧電圧が、前記第１端子に前記刺激信号として出力されるよう、前記第１高圧回路及び前記第１低圧回路を制御する制御回路と、を備える生体刺激装置である。
【0007】
本発明の他の特徴については、後述する明細書及び図面の記載により明らかにする。
【発明の効果】
【0008】
本発明によれば、刺激信号の大きさを瞬時に変化させることができる。
【図面の簡単な説明】
【0009】
【図1】生体刺激装置１の構成を示す説明図である。
【図2】比例降圧電源回路２０の構成の一例を示す図である。
【図3A】パルス波形の一例を示す図である。
【図3B】パルス波形の一例を示す図である。
【図3C】パルス波形の一例を示す図である。
【図3D】パルス波形の一例を示す図である。
【図4A】イオンバランスを整えるためのパルス波形の一例を示す図である。
【図4B】イオンバランスを整えるためのパルス波形の一例を示す図である。
【図4C】イオンバランスを整えるためのパルス波形の一例を示す図である。
【発明を実施するための形態】
【0010】
後述する明細書及び図面の記載から、少なくとも以下の事項が明らかとなる。
【0011】
なお、本実施形態において、「接続」とは、特段の言及がない限り電気的に接続されている状態をいう。このため「接続」には、２つの部品が配線のみならず、例えば、抵抗を介して接続されている場合も含む。
【0012】
【0013】
生体刺激装置１は、人間や動物などの生体（例えば人体）に刺激信号を出力して、生体に電気的な刺激を付与する装置である。刺激信号による電流が生体に流れることによって、神経が刺激され、筋肉が収縮・弛緩され、これにより生体に刺激が付与されることになる。本実施形態の生体刺激装置１は、例えば、数十Ｈｚの低周波パルス信号を刺激信号として出力する。
【0014】
なお、一般的に、刺激信号の周波数が高いほど、筋刺激の感覚が小さくなる。一方、刺激信号の周波数が低いほど、刺激感が強くなる。
【0015】
また、一般的に、刺激信号の電圧（パルスの振幅）が高いほど、刺激が強くなり、電圧が低いほど、刺激が弱くなる。
【0016】
本実施形態の生体刺激装置１では、出力するパルスの周波数やパルス幅を変化させることができる他に、後述するように、パルスの振幅（電圧）を瞬時に変化させることができる。これにより、多様な刺激を与えることが可能となっている。
【0017】
生体刺激装置１は、スイッチ回路３、表示部５、ＣＰＵ７、出力部８、昇圧電源回路１０、比例降圧電源回路２０、高圧正側制御回路３０Ａ、低圧正側制御回路３０Ｂ、負パルス制御回路４０、高圧負側制御回路５０Ａ、低圧負側制御回路５０Ｂ、及び正パルス制御回路６０を備えている。
【0018】
スイッチ回路３は、刺激の種類（刺激モード）や強さ（レベル）を選択するためのスイッチなどの複数のスイッチ（不図示）を有している。そして、例えば、生体刺激装置１の使用者の操作によって任意のスイッチがオンすると、スイッチ回路３は、その旨（モードやレベルが選択されたこと）を示す信号をＣＰＵ７に出力する。
【0019】
表示部５は、スイッチ回路３で選択されたモードやレベルなどを表示する。表示部５は、例えば複数の発光ダイオード（ＬＥＤ）を有しており、ＣＰＵ７からの指示に応じて適宜ＬＥＤを発光させて表示を行う。
【0020】
出力部８は、刺激信号を出力するための複数の端子（端子８１，８３）を有している。端子８３は、生体に配置される一対の電極１００の一方（電極１００ａ）に接続されており、「第１端子」に相当する。また、端子８１は、一対の電極１００の他方（電極１００ｂ）に接続されており、「第２端子」に相当する。一対の電極１００（電極１００ａ，１００ｂ）は、生体に接触させる導子（例えば、粘着パッド、吸引パッド、金属棒状若しくはグローブ状の形態をした導子）に内蔵されている。但し、一対の電極１００を生体に直接接触させてもよい。
【0021】
なお、本実施形態において、端子８３は、正パルス（後述）を出力する際に（端子８１よりも）高い電圧になる。また、端子８１は、負パルス（後述）を出力する際に（端子８３よりも）高い電圧になる。
【0022】
ＣＰＵ７は、生体刺激装置１全体を制御する処理装置（中央演算処理装置）であり、「制御回路」に相当する。ＣＰＵ７は、ＡＣアダプターや電池等からの主電源（例えば５Ｖ）が印加されて動作する。また、ＣＰＵ７は、スイッチ回路３で選択されたモードやレベルのパルス波形を生成するように、後述する各回路（昇圧電源回路１０等）を制御する。
【0023】
以下、ＣＰＵ７に制御される昇圧電源回路１０、比例降圧電源回路２０、高圧正側制御回路３０Ａ、低圧正側制御回路３０Ｂ、負パルス制御回路４０、高圧負側制御回路５０Ａ、低圧負側制御回路５０Ｂ、及び正パルス制御回路６０について説明する。
【0024】
＜昇圧電源回路１０＞
昇圧電源回路１０は、主電源（例えば５Ｖ）を昇圧して、主電源よりも高い電源電圧ＨＶ（例えば３５Ｖ）を生成する。なお、昇圧電源回路１０は「第１電源回路」に相当し、電源電圧ＨＶは「第１電源電圧」に相当する。本実施形態の昇圧電源回路１０は、コイルＬ１、ＮＰＮトランジスタＱ１、抵抗Ｒ１、ショットキーバリアダイオードＤ１、及びコンデンサＣ３を備えている。
昇圧電源回路１０は、主電源（例えば５Ｖ）を昇圧して、主電源よりも高い電源電圧ＨＶ（例えば３５Ｖ）を生成する。なお、昇圧電源回路１０は「第１電源回路」に相当し、電源電圧ＨＶは「第１電源電圧」に相当する。本実施形態の昇圧電源回路１０は、コイルＬ１、ＮＰＮトランジスタＱ１、抵抗Ｒ１、ショットキーバリアダイオードＤ１、及びコンデンサＣ３を備えている。
【0025】
コイルＬ１の一端は、主電源が供給される電源ラインに接続され、コイルＬ１の他端は、ＮＰＮトランジスタＱ１のコレクタ電極に接続されている。なお、上記電源ラインと接地との間には、電圧安定化用のコンデンサＣ１（電解コンデンサ）が接続されている。
【0026】
ＮＰＮトランジスタＱ１のエミッタ電極は接地され、ベース電極にはＣＰＵ７からの出力制御信号Ｓ１が抵抗Ｒ１を介して入力される。なお、ＣＰＵ７は、昇圧電源回路１０の出力（電源電圧ＨＶ）が所定電圧（例えば３５Ｖ）となるように、出力制御信号Ｓ１をハイレベル（以下、Ｈレベル）又はローレベル（以下、Ｌレベル）に切替え、ＮＰＮトランジスタＱ１のオン、オフを制御する。
【0027】
ショットキーバリアダイオードＤ１は整流用のダイオードである。ショットキーバリアダイオードＤ１のアノードは、コイルＬ１とＮＰＮトランジスタＱ１（コレクタ電極）との接続点に接続されている。また、ショットキーバリアダイオードＤ１のカソードと、接地との間には、電圧平滑用のコンデンサＣ３が接続されている。そして、ショットキーバリアダイオードＤ１のカソードとコンデンサＣ３との接続点の電圧（コンデンサＣ３の充電電圧）が昇圧電源回路１０の出力電圧（電源電圧ＨＶ）となる。なお、コンデンサＣ３には、静電容量の大きい電解コンデンサが用いられている。
【0028】
次に、昇圧電源回路１０の動作について説明する。
【0029】
出力制御信号Ｓ１がＨレベルのとき、ＮＰＮトランジスタＱ１がオンし、コイルＬ１に主電源からのエネルギーが蓄えられる。その後、出力制御信号Ｓ１がＬレベルになると、ＮＰＮトランジスタＱ１がオフし、コイルＬ１に逆起電力が発生する。この逆起電力により、コイルＬ１に蓄えられたエネルギーに相当する電圧がショットキーバリアダイオードＤ１を介してコンデンサＣ３に印加（コンデンサＣ３の電圧に重畳）される。このＮＰＮトランジスタＱ１のスイッチングを繰り返すことにより、昇圧電源回路１０の出力電圧（電源電圧ＨＶ）は、主電源の電圧よりも高くなる（最大数十倍になる）。なお、昇圧電源回路１０の出力電圧（電源電圧ＨＶ）は、出力制御信号Ｓ１のデューティ比に依存し、例えば、デューティ比が高くなると電源電圧ＨＶも高くなる。本実施形態においてＣＰＵ７は、電源電圧ＨＶが３５Ｖとなるように、出力制御信号Ｓ１のデューティ比を定めている。
【0030】
＜比例降圧電源回路２０＞
比例降圧電源回路２０は、電源電圧ＨＶを降圧して、電源電圧ＨＶよりも低い電源電圧ＬＶを生成する。本実施形態の比例降圧電源回路２０は、電源電圧ＨＶに比例（連動）するように電源電圧ＨＶを降圧し電源電圧ＬＶを生成する。なお、比例降圧電源回路２０は「第２電源回路」に相当し、電源電圧ＬＶは「第２電源電圧」に相当する。
比例降圧電源回路２０は、電源電圧ＨＶを降圧して、電源電圧ＨＶよりも低い電源電圧ＬＶを生成する。本実施形態の比例降圧電源回路２０は、電源電圧ＨＶに比例（連動）するように電源電圧ＨＶを降圧し電源電圧ＬＶを生成する。なお、比例降圧電源回路２０は「第２電源回路」に相当し、電源電圧ＬＶは「第２電源電圧」に相当する。
【0031】
【0032】
抵抗Ｒ５と、抵抗Ｒ６とは直列接続されており、抵抗Ｒ５には電源電圧ＨＶが印加され、抵抗Ｒ６は接地されている。
【0033】
オペアンプＯＰ１の非反転入力端子（＋端子）は、抵抗Ｒ５と抵抗Ｒ６の接続点に接続され、反転入力端子（－端子）は、オペアンプＯＰ１の出力に接続されている。また、オペアンプＯＰ１の出力と接地との間には電圧平滑用のコンデンサＣ５が接続されている。なお、コンデンサＣ５には、コンデンサＣ３よりも容量の小さい電解コンデンサが用いられている。そして、オペアンプＯＰ１の出力（コンデンサＣ５の充電電圧）が比例降圧電源回路２０の出力（電源電圧ＬＶ）になる。
【0034】
以上の構成により、比例降圧電源回路２０のオペアンプＯＰ１は、増幅率（利得）が１倍のボルテージフォロワとなり、＋端子の電圧（抵抗Ｒ５と抵抗Ｒ６による電源電圧ＨＶの分圧電圧）がそのまま出力される。つまり、オペアンプＯＰ１の出力がそのまま－端子に返ってくるため、出力が＋端子の電圧より高くなると出力を下げようとフィードバックがかかり、出力が＋端子の電圧より低くなると出力を上げようとフィードバックがかかる。その結果、オペアンプＯＰ１の出力は＋端子の電圧と等しくなる。
【0035】
よって、例えば、抵抗Ｒ５と抵抗Ｒ６の抵抗値が同じ場合、電源電圧ＬＶは、電源電圧ＨＶの１／２になる。抵抗Ｒ５と抵抗Ｒ６の抵抗値の比（分圧比）を変えれば、電源電圧ＬＶの大きさを変えることができる。
【0036】
なお、抵抗Ｒ５と抵抗Ｒ６の他に、抵抗、及びスイッチをさらに設けて、ＣＰＵ７からの分圧比設定信号Ｓ２によって、スイッチを切り替えて、所望の分圧電圧となるようにしてもよい。あるいは、デジタル的に抵抗を変更できるデジタルポテンションメータを用いて、分圧比設定信号Ｓ２に応じて分圧電圧を変えてもよい。これにより、電源電圧ＬＶのレベルを変更することができ、刺激の種類やパターンをさらに増やすことができる。
【0037】
また、比例降圧電源回路２０は、オペアンプＯＰ１を使用したものには限られない。例えば、トランジスタのエミッタフォロワを利用して、電源電圧ＨＶから電源電圧ＬＶを生成するようにしてもよい。
【0038】
また、本実施形態では、比例降圧電源回路２０において電源電圧ＨＶを降圧して電源電圧ＬＶを生成しているが、これには限られない。例えば、主電源を利用（昇圧または降圧）して、電源電圧ＨＶよりも低い電源電圧ＬＶを生成してもよい。また、電源電圧ＬＶは、電源電圧ＨＶに比例していなくてもよい。
【0039】
＜高圧正側制御回路３０Ａ＞
高圧正側制御回路３０Ａは、電源電圧ＨＶが印加され、当該電源電圧ＨＶに応じた電圧（以下、電圧ＨＶ１）を、出力部８の端子８３に刺激信号として出力する回路である。なお、高圧正側制御回路３０Ａは「第１高圧回路」に相当し、高圧正側制御回路３０Ａの出力（電圧ＨＶ１）は「第１高圧電圧」に相当する。
高圧正側制御回路３０Ａは、電源電圧ＨＶが印加され、当該電源電圧ＨＶに応じた電圧（以下、電圧ＨＶ１）を、出力部８の端子８３に刺激信号として出力する回路である。なお、高圧正側制御回路３０Ａは「第１高圧回路」に相当し、高圧正側制御回路３０Ａの出力（電圧ＨＶ１）は「第１高圧電圧」に相当する。
【0040】
高圧正側制御回路３０Ａは、抵抗Ｒ１１，Ｒ１３，Ｒ１４、ＮＰＮトランジスタＱ１１、ＰＮＰトランジスタＱ１２、ショットキーバリアダイオードＤ１３、コンデンサＣ１１を備えている。
【0041】
ＮＰＮトランジスタＱ１１のベース電極は抵抗Ｒ１１を介してＣＰＵ７に接続されており、ＣＰＵ７から高圧正側制御信号Ｓ３Ａが入力される。また、ＮＰＮトランジスタＱ１１のエミッタ電極は接地され、コレクタ電極は直列接続された抵抗Ｒ１３，Ｒ１４を介して電源電圧ＨＶが印加される。
【0042】
ＰＮＰトランジスタＱ１２のベース電極は、直列接続された抵抗Ｒ１３，Ｒ１４の接続点に接続されている。また、ＰＮＰトランジスタＱ１２のエミッタ電極には電源電圧ＨＶが印加され、ＰＮＰトランジスタＱ１２のコレクタ電極は、ショットキーバリアダイオードＤ１３のアノードに接続されている。なお、ＰＮＰトランジスタＱ１２は「第１トランジスタ」に相当し、エミッタ電極は「電源側の電極」に相当し、コレクタ電極は「出力側の電極」に相当する。本実施形態ではＰＮＰトランジスタＱ１２を用いているが、例えばＰＭＯＳトランジスタ等、他の種類のトランジスタを用いても良い。例えばＰＭＯＳトランジスタの場合、ソース電極が「電源側の電極」に相当し、ドレイン電極が「接地側の電極」に相当する。
【0043】
ショットキーバリアダイオードＤ１３は逆流防止用のダイオードである。ショットキーバリアダイオードＤ１３のカソードは、負パルス制御回路４０のＮＰＮトランジスタＱ１５のコレクタ電極、低圧正側制御回路３０ＢのショットキーバリアダイオードＤ１４のカソード、及び出力部８の端子８３に接続されている。なお、ショットキーバリアダイオードＤ１３は、「第１ダイオード」に相当する。
【0044】
コンデンサＣ１１は電圧安定化用のコンデンサであり、一端には電源電圧ＨＶが印加され、他端は接地されている。
【0045】
以上の構成により、ＣＰＵ７から出力される高圧正側制御信号Ｓ３ＡがＨレベルの場合、ＮＰＮトランジスタＱ１１がオンし、ＰＮＰトランジスタＱ１２のベース電極に、抵抗Ｒ１３と抵抗Ｒ１４による電源電圧ＨＶの分圧電圧が印加される。これにより、ＰＮＰトランジスタＱ１２のベース電位がエミッタ電位より低くなりＰＮＰトランジスタＱ１２もオンする。よって、この場合、ショットキーバリアダイオードＤ１３を介して端子８３に電源電圧ＨＶに応じた電圧（電圧ＨＶ１）が出力される。電圧ＨＶ１は、ＰＮＰトランジスタＱ１２のオン抵抗を無視すると、電源電圧ＨＶから、ショットキーバリアダイオードＤ１３の順方向電圧だけ低い電圧である。
【0046】
一方、高圧正側制御信号Ｓ３ＡがＬレベルの場合、ＮＰＮトランジスタＱ１１がオフする。これにより、ＰＮＰトランジスタＱ１２のベース－エミッタ間が同電位となるため、ＰＮＰトランジスタＱ１２もオフする。よって、この場合、高圧正側制御回路３０Ａから電圧ＨＶ１は出力されない。
【0047】
本実施形態では、ＮＰＮトランジスタＱ１１とＰＮＰトランジスタＱ１２の２段構成にしている。これによりＮＰＮトランジスタＱ１１の制御により、電源電圧ＨＶが印加されるＰＮＰトランジスタＱ１２を駆動させることができる。また、ＮＰＮトランジスタＱ１１を設けていることにより、ＰＮＰトランジスタＱ１２がオンするときに、電源電圧ＨＶに基づく電圧（ＰＮＰトランジスタＱ１２のベース電圧）が、ＣＰＵ７に入力されないようにすることができ、ＣＰＵ７を保護することができる。
【0048】
＜低圧正側制御回路３０Ｂ＞
低圧正側制御回路３０Ｂは、電源電圧ＬＶが印加され、当該電源電圧ＬＶに応じた電圧（以下、電圧ＬＶ１）を出力部８の端子８３に刺激信号として出力する回路である。なお、低圧正側制御回路３０Ｂは「第１低圧回路」に相当し、低圧正側制御回路３０Ｂの出力（電圧ＬＶ１）は「第１低圧電圧」に相当する。
低圧正側制御回路３０Ｂは、電源電圧ＬＶが印加され、当該電源電圧ＬＶに応じた電圧（以下、電圧ＬＶ１）を出力部８の端子８３に刺激信号として出力する回路である。なお、低圧正側制御回路３０Ｂは「第１低圧回路」に相当し、低圧正側制御回路３０Ｂの出力（電圧ＬＶ１）は「第１低圧電圧」に相当する。
【0049】
低圧正側制御回路３０Ｂは、抵抗Ｒ１５，Ｒ１７，Ｒ１８、ＮＰＮトランジスタＱ１３、ＰＮＰトランジスタＱ１４、ショットキーバリアダイオードＤ１４、コンデンサＣ１２を備えている。本実施形態において、ＰＮＰトランジスタＱ１４は「第２トランジスタ」に相当し、ショットキーバリアダイオードＤ１４は「第２ダイオード」に相当する。
【0050】
低圧正側制御回路３０Ｂの構成は、高圧正側制御回路３０Ａと同様であるので、詳細な説明は省略する。なお、ＮＰＮトランジスタＱ１３のベース電極は抵抗Ｒ１５を介してＣＰＵ７に接続されており、ＣＰＵ７から低圧正側制御信号Ｓ３Ｂが入力される。
【0051】
低圧正側制御信号Ｓ３ＢがＨレベルの場合、ＮＰＮトランジスタＱ１３がオンし、ＰＮＰトランジスタＱ１４もオンし、ショットキーバリアダイオードＤ１４を介して、電源電圧ＬＶに応じた電圧ＬＶ１が端子８３に出力される。電圧ＬＶ１は、ＰＮＰトランジスタＱ１４のオン抵抗を無視すると、電源電圧ＬＶから、ショットキーバリアダイオードＤ１４の順方向電圧だけ低い電圧である。
【0052】
一方、低圧正側制御信号Ｓ３ＢがＬレベルの場合、ＮＰＮトランジスタＱ１３がオフし、ＰＮＰトランジスタＱ１４もオフする。よって、この場合、低圧正側制御回路３０Ｂから電圧ＬＶ１は出力されない。
【0053】
＜負パルス制御回路４０＞
負パルス制御回路４０は、負側に立ち下がるパルス波形（負パルス）を生成する際に、端子８３を接地させるための回路である。なお、負パルスの場合には、端子８１がパルスで正、端子８３が接地になる。正パルスの場合には、端子８３がパルスで正、端子８１が接地になる。負パルス制御回路４０は、抵抗Ｒ１９とＮＰＮトランジスタＱ１５を備えている。ＮＰＮトランジスタＱ１５は、「第２スイッチ」に相当する。また、負パルスは「第２パルス」に相当する。
負パルス制御回路４０は、負側に立ち下がるパルス波形（負パルス）を生成する際に、端子８３を接地させるための回路である。なお、負パルスの場合には、端子８１がパルスで正、端子８３が接地になる。正パルスの場合には、端子８３がパルスで正、端子８１が接地になる。負パルス制御回路４０は、抵抗Ｒ１９とＮＰＮトランジスタＱ１５を備えている。ＮＰＮトランジスタＱ１５は、「第２スイッチ」に相当する。また、負パルスは「第２パルス」に相当する。
【0054】
ＮＰＮトランジスタＱ１５のベース電極は抵抗Ｒ１９を介してＣＰＵ７に接続されており、ＣＰＵ７から負パルス生成信号Ｓ４が入力される。また、ＮＰＮトランジスタＱ１５のコレクタ電極は端子８３に接続されており、エミッタ電極は接地されている。ＣＰＵ７は、負パルス生成信号Ｓ４をＨレベル又はＬレベルに切替え、ＮＰＮトランジスタＱ１５のオン、オフを制御する。
【0055】
負パルス生成信号Ｓ４がＨレベルの場合、ＮＰＮトランジスタＱ１５がオンし、端子８３が接地される。一方、負パルス生成信号Ｓ４がＬレベルの場合、ＮＰＮトランジスタＱ１５はオフするため、端子８３は接地されない。なお、詳細は後述するが、ＰＮＰトランジスタＱ１２，Ｑ１４の何れかがオンのときには、ＮＰＮトランジスタＱ１５はオフする。逆に、ＮＰＮトランジスタＱ１５がオンのときには、ＰＮＰトランジスタＱ１２，Ｑ１４はともにオフする。このように、ＰＮＰトランジスタＱ１２，Ｑ１４と、ＮＰＮトランジスタＱ１２とは、相補的に動作する。
【0056】
＜高圧負側制御回路５０Ａ＞
高圧負側制御回路５０Ａは、電源電圧ＨＶが印加され、その電源電圧ＨＶに応じた電圧（以下、電圧ＨＶ２）を、出力部８の端子８１に刺激信号として出力する回路である。なお、高圧負側制御回路５０Ａは「第２高圧回路」に相当し、高圧負側制御回路５０Ａの出力（電圧ＨＶ２）は「第２高圧電圧」に相当する。
高圧負側制御回路５０Ａは、電源電圧ＨＶが印加され、その電源電圧ＨＶに応じた電圧（以下、電圧ＨＶ２）を、出力部８の端子８１に刺激信号として出力する回路である。なお、高圧負側制御回路５０Ａは「第２高圧回路」に相当し、高圧負側制御回路５０Ａの出力（電圧ＨＶ２）は「第２高圧電圧」に相当する。
【0057】
高圧負側制御回路５０Ａは、抵抗Ｒ２１，Ｒ２３，Ｒ２４、ＮＰＮトランジスタＱ２１、ＰＮＰトランジスタＱ２２、ショットキーバリアダイオードＤ２３、コンデンサＣ２１を備えている。
【0058】
高圧負側制御回路５０Ａの構成も、高圧正側制御回路３０Ａと同様であるので、詳細な説明は省略する。なお、ＮＰＮトランジスタＱ２１のベース電極は抵抗Ｒ２１を介してＣＰＵ７に接続されており、ＣＰＵ７から高圧負側制御信号Ｓ５Ａが入力される。
【0059】
高圧負側制御信号Ｓ５ＡがＨレベルの場合、ＮＰＮトランジスタＱ２１がオンし、ＰＮＰトランジスタＱ２２もオンし、ショットキーバリアダイオードＤ２３を介して、電源電圧ＨＶに応じた電圧ＨＶ２が端子８１に出力される。電圧ＨＶ２は、ＰＮＰトランジスタＱ２２のオン抵抗を無視すると、電源電圧ＨＶから、ショットキーバリアダイオードＤ２３の順方向電圧だけ低い電圧である。
【0060】
一方、高圧負側制御信号Ｓ５ＡがＬレベルの場合、ＮＰＮトランジスタＱ２１がオフし、ＰＮＰトランジスタＱ２２もオフする。よって、この場合、高圧正側制御回路３０Ａから電圧ＨＶ２は出力されない。
【0061】
＜低圧負側制御回路５０Ｂ＞
低圧負側制御回路５０Ｂは、電源電圧ＬＶが印加され、当該電源電圧ＬＶに応じた電圧（以下、電圧ＬＶ２）を出力部８の端子８１に刺激信号として出力する回路である。なお、低圧負側制御回路５０Ｂは「第２低圧回路」に相当し、低圧負側制御回路５０Ｂの出力（電圧ＬＶ２）は「第２低圧電圧」に相当する。
低圧負側制御回路５０Ｂは、電源電圧ＬＶが印加され、当該電源電圧ＬＶに応じた電圧（以下、電圧ＬＶ２）を出力部８の端子８１に刺激信号として出力する回路である。なお、低圧負側制御回路５０Ｂは「第２低圧回路」に相当し、低圧負側制御回路５０Ｂの出力（電圧ＬＶ２）は「第２低圧電圧」に相当する。
【0062】
低圧負側制御回路５０Ｂは、抵抗Ｒ２５，Ｒ２７，Ｒ２８、ＮＰＮトランジスタＱ２３、ＰＮＰトランジスタＱ２４、ショットキーバリアダイオードＤ２４、コンデンサＣ２２を備えている。
【0063】
低圧負側制御回路５０Ｂの構成も、高圧負側制御回路５０Ａと同様であるので、詳細な説明は省略する。なお、ＮＰＮトランジスタＱ２３のベース電極は抵抗Ｒ２５を介してＣＰＵ７に接続されており、ＣＰＵ７から低圧負側制御信号Ｓ５Ｂが入力される。
【0064】
低圧負側制御信号Ｓ５ＢがＨレベルの場合、ＮＰＮトランジスタＱ２３がオンし、ＰＮＰトランジスタＱ２４もオンし、ショットキーバリアダイオードＤ２４を介して、電源電圧ＬＶに応じた電圧ＬＶ２が端子８１に出力される。電圧ＬＶ２は、ＰＮＰトランジスタＱ２４のオン抵抗を無視すると、電源電圧ＬＶから、ショットキーバリアダイオードＤ２４の順方向電圧だけ低い電圧である。
【0065】
一方、低圧負側制御信号Ｓ５ＢがＬレベルの場合、ＮＰＮトランジスタＱ２３がオフし、ＰＮＰトランジスタＱ２４もオフする。よって、この場合、高圧正側制御回路３０Ａから電圧ＬＶ２は出力されない。
【0066】
＜正パルス制御回路６０＞
正パルス制御回路６０は、正側に立ち上がるパルス波形（正パルス）を生成する際に、端子８１を接地させるための回路であり、抵抗Ｒ２９とＮＰＮトランジスタＱ２５を備えている。なお、ＮＰＮトランジスタＱ２５は、「第１スイッチ」に相当する。また、正パルスは「第１パルス」に相当する。
正パルス制御回路６０は、正側に立ち上がるパルス波形（正パルス）を生成する際に、端子８１を接地させるための回路であり、抵抗Ｒ２９とＮＰＮトランジスタＱ２５を備えている。なお、ＮＰＮトランジスタＱ２５は、「第１スイッチ」に相当する。また、正パルスは「第１パルス」に相当する。
【0067】
ＮＰＮトランジスタＱ２５のベース電極は抵抗Ｒ２９を介してＣＰＵ７に接続されており、ＣＰＵ７から正パルス生成信号Ｓ６が入力される。また、ＮＰＮトランジスタＱ２５のコレクタ電極は端子８１に接続されており、エミッタ電極は接地されている。ＣＰＵ７は、正パルス生成信号Ｓ６をＨレベル又はＬレベルに切替え、ＮＰＮトランジスタＱ２５のオン、オフを制御する。
【0068】
正パルス生成信号Ｓ６がＨレベルの場合、ＮＰＮトランジスタＱ２５がオンし、端子８１が接地される。一方、正パルス生成信号Ｓ６がＬレベルの場合、ＮＰＮトランジスタＱ２５がオフするため、端子８１は接地されない。なお、詳細は後述するが、ＰＮＰトランジスタＱ２２，Ｑ２４の何れかがオンのときには、ＮＰＮトランジスタＱ２５はオフする。逆に、ＮＰＮトランジスタＱ２５がオンのときには、ＰＮＰトランジスタＱ２２，Ｑ２４はともにオフする。このように、ＰＮＰトランジスタＱ２２，Ｑ２４と、ＮＰＮトランジスタＱ２２とは、相補的に動作する。
【0069】
＜＜生体刺激装置１のパルス生成の動作＞＞
＜正パルスについて＞
正側に立ち上がるパルス（正パルス）を生成する場合、ＣＰＵ７は、正パルス生成信号Ｓ６をＨレベルにし、正パルス制御回路６０のＮＰＮトランジスタＱ２５をオンにする。また、ＣＰＵ７は、ＮＰＮトランジスタＱ２５をオンさせるのとほぼ同じタイミングで、電圧ＨＶ１又は電圧ＬＶ１が、端子８３に刺激信号として出力されるよう、高圧正側制御回路３０Ａ及び低圧正側制御回路３０Ｂを制御する。
＜正パルスについて＞
正側に立ち上がるパルス（正パルス）を生成する場合、ＣＰＵ７は、正パルス生成信号Ｓ６をＨレベルにし、正パルス制御回路６０のＮＰＮトランジスタＱ２５をオンにする。また、ＣＰＵ７は、ＮＰＮトランジスタＱ２５をオンさせるのとほぼ同じタイミングで、電圧ＨＶ１又は電圧ＬＶ１が、端子８３に刺激信号として出力されるよう、高圧正側制御回路３０Ａ及び低圧正側制御回路３０Ｂを制御する。
【0070】
例えば、端子８３に電圧ＨＶ１を出力させる場合、ＣＰＵ７は、高圧正側制御信号Ｓ３ＡをＨレベル、低圧正側制御信号Ｓ３ＢをＬレベルにする。この場合、電源電圧ＨＶ→高圧正側制御回路３０Ａ（電圧ＨＶ１）→端子８３→電極１００ａ→生体抵抗（不図示）→電極１００ｂ→端子８１→正パルス制御回路６０（ＮＰＮトランジスタＱ２５）→接地の経路の電流が流れる。そして、パルス幅に相当する時間（例えば２００μｓ）経過後に、ＣＰＵ７は、高圧正側制御信号Ｓ３Ａ（及び正パルス生成信号Ｓ６）をＬレベルにする。これにより、端子８３と端子８１の間に、パルス幅が２００μｓ、振幅が電圧ＨＶ１の正パルスが生成される。
【0071】
また、端子８３に電圧ＬＶ１を出力させる場合、ＣＰＵ７は、高圧正側制御信号Ｓ３ＡをＬレベル、低圧正側制御信号Ｓ３ＢをＨレベルにする。この場合、電源電圧ＬＶ→低圧正側制御回路３０Ｂ（電圧ＬＶ１）→端子８３→電極１００ａ→生体抵抗（不図示）→電極１００ｂ→端子８１→正パルス制御回路６０（ＮＰＮトランジスタＱ２５）→接地の経路の電流が流れる。そして、パルス幅に相当する時間（例えば２００μｓ）経過後に、ＣＰＵ７は、低圧正側制御信号Ｓ３Ｂ（及び正パルス生成信号Ｓ６）をＬレベルにする。これにより、端子８３と端子８１の間に、パルス幅が２００μｓ、振幅が電圧ＬＶ１（＜電圧ＨＶ１）の正パルスが生成される。
【0072】
なお、仮に、比例降圧電源回路２０を設けずに、昇圧電源回路１０において電源電圧ＨＶを低く変更する場合、出力制御信号Ｓ１のデューティ比を変えてもコンデンサＣ３の静電容量が大きいために、電圧変化の追従速度が遅い。このため、パルスの振幅（刺激信号の大きさ）を瞬時に変えることができない。ここで「瞬時」とは、昇圧電源回路１０の電源電圧ＨＶのレベルを、例えば、３５Ｖから、電源電圧ＬＶのレベル（例えば１０Ｖ）まで変化させる期間よりも十分短い期間である。
【0073】
これに対し、本実施形態の生体刺激装置１では、比例降圧電源回路２０を設けて電源電圧ＬＶを生成しているため、ＣＰＵ７の制御によって端子８３に出力する電圧を切替えることで、パルスの振幅を瞬時に変えることが可能である。
【0074】
また、仮に、高圧正側制御回路３０Ａと低圧正側制御回路３０Ｂに、それぞれ、ショットキーバリアダイオードＤ１３，Ｄ１４を設けていない場合、電圧を出力しない側（オフに制御している側）のＰＮＰトランジスタのコレクタ－ベース間に電流が流れてパルス波形が歪むおそれがある。また、ＰＮＰトランジスタの代わりにＭＯＳトランジスタ（ＰＭＯＳトランジスタ）を使用した場合、寄生ダイオードを介して電流が逆流するおそれがある。
【0075】
これに対し、本実施形態では、高圧正側制御回路３０Ａに逆流防止用のショットキーバリアダイオードＤ１３を設け、低圧正側制御回路３０Ｂに逆流防止用のショットキーバリアダイオードＤ１４を設けている。これにより電流の逆流を確実に防止することができる。後述する負側の構成（負パルスを形成する構成）についても同様である。
【0076】
＜負パルスについて＞
負側に立ち下がるパルス（負パルス）を生成する場合、ＣＰＵ７は、負パルス生成信号Ｓ４をＨレベルにし、負パルス制御回路４０のＮＰＮトランジスタＱ１５をオンにする。また、ＣＰＵ７は、ＮＰＮトランジスタＱ１５をオンさせるのとほぼ同じタイミングで、電圧ＨＶ２又は電圧ＬＶ３が、端子８１に刺激信号として出力されるよう、高圧負側制御回路５０Ａ及び低圧負側制御回路５０Ｂを制御する。
負側に立ち下がるパルス（負パルス）を生成する場合、ＣＰＵ７は、負パルス生成信号Ｓ４をＨレベルにし、負パルス制御回路４０のＮＰＮトランジスタＱ１５をオンにする。また、ＣＰＵ７は、ＮＰＮトランジスタＱ１５をオンさせるのとほぼ同じタイミングで、電圧ＨＶ２又は電圧ＬＶ３が、端子８１に刺激信号として出力されるよう、高圧負側制御回路５０Ａ及び低圧負側制御回路５０Ｂを制御する。
【0077】
例えば、端子８１に電圧ＨＶ２を出力させる場合、ＣＰＵ７は、高圧負側制御信号Ｓ５ＡをＨレベル、低圧負側制御信号Ｓ５ＢをＬレベルにする。この場合、電源電圧ＨＶ→高圧負側制御回路５０Ａ（電圧ＨＶ２）→端子８１→電極１００ｂ→生体抵抗（不図示）→電極１００ａ→端子８３→負パルス制御回路４０（ＮＰＮトランジスタＱ１５）→接地の経路の電流が流れる。そして、パルス幅に相当する時間（例えば２００μｓ）経過後に、ＣＰＵ７は、高圧負側制御信号Ｓ５Ａ（及び負パルス生成信号Ｓ４）をＬレベルにする。これにより、端子８３と端子８１の間に、パルス幅が２００μｓ、振幅が電圧ＨＶ２の負パルスが生成される。
【0078】
また、端子８１に電圧ＬＶ２を出力させる場合、ＣＰＵ７は、高圧負側制御信号Ｓ５ＡをＬレベル、低圧負側制御信号Ｓ５ＢをＨレベルにする。この場合、電源電圧ＬＶ→低圧負側制御回路５０Ｂ（電圧ＬＶ２）→端子８１→電極１００ｂ→生体抵抗（不図示）→電極１００ａ→端子８３→負パルス制御回路４０（ＮＰＮトランジスタＱ１５）→接地の経路の電流が流れる。そして、パルス幅に相当する時間（例えば２００μｓ）経過後に、ＣＰＵ７は、低圧負側制御信号Ｓ５Ｂ（及び負パルス生成信号Ｓ４）をＬレベルにする。これにより、端子８３と端子８１の間に、パルス幅が２００μｓ、振幅が電圧ＬＶ２（＜電圧ＨＶ２）の負パルスが生成される。
【0079】
負パルスの場合も、正パルスの場合と同様に、パルスの振幅（刺激信号の大きさ）を瞬時に変えることができる。また、本実施形態の生体刺激装置１では、後述するように、両極性のパルス（正パルス及び負パルス）を続けて出す場合においても、パルスの振幅を瞬時に切り替えることができる。
【0080】
【0081】
図３Ａでは、負パルスと正パルスの組み合わせが所定周期（２０ｍｓ周期で）ごとに形成されており、負パルスと正パルスの振幅が同じである（正負電圧比１）。図３Ａの場合、ＣＰＵ７は、高圧負側制御回路５０Ａから電圧ＨＶ２を出力させて負パルスを生成した後、高圧正側制御回路３０Ａから電圧ＨＶ１を出力させて正パルスを生成する。これにより、正パルスと負パルスの振幅がほぼ同じ（約３５Ｖ）になる。なお、負パルスと正パルスのパルス幅は、例えば０．２ｍｓ（２００μｓ）である。
【0082】
図３Ｂでは、負パルスの振幅が正パルスの振幅の１／２である（正負電圧比１／２）。この図３Ｂの場合、ＣＰＵ７は、低圧負側制御回路５０Ｂから電圧ＬＶ２を出力させて負パルスを生成した後、高圧正側制御回路３０Ａから電圧ＨＶ１を出力させて正パルスを生成する。これにより、電圧ＬＶ２が電圧ＨＶ１の１／２の場合、負パルスの振幅は、正パルスの振幅の１／２になる。
【0083】
図３Ｃでは、負パルスの振幅が正パルスの振幅の１／４である（正負電圧比１／４）。例えば、ＣＰＵ７は、分圧比設定信号Ｓ２によって、比例降圧電源回路２０における電源電圧ＨＶの分圧比が１／４となるように設定する。これにより比例降圧電源回路２０で生成される電源電圧ＬＶは、電源電圧ＨＶの１／４になる。そしてＣＰＵ７が、図３Ｂの場合と同様に制御を行うことで、図３Ｃのパルス波形が得られる。
【0084】
図３Ｄでは、正側のみにパルス（正パルス）が生成されている。この場合、ＣＰＵ７は、高圧正側制御回路３０Ａから電圧ＨＶ１を出力させて正パルスのみを生成する（負パルスは生成しない）。
【0085】
図３Ｂ～図３Ｄでは極性のバランス（パルスバランス）を崩している。このように極性のバランスを崩すことにより、治療効果を高めることできる。ただし、図３Ｂ～図３Ｄのようにパルスの正負のバランスを崩した場合、生体内にバランスの大きい方の極性の電荷（イオン）が蓄積され、生体に対するイオンバランスが崩れる。そこで、以下では、イオンバランスを整えるようにしている。
【0086】
【0087】
図４Ａでは、一つの正パルスに対して、振幅の小さい複数の負パルスを発生させている。なお、振幅の小さい負パルスは、生体（人体）では感じない程度の大きさのパルスである。このようにすることで、生体に対するイオンバランスを整える（例えば中和する）ことができ、例えば、生体に不要な負担がかかることを防ぐことができる。
【0088】
図４Ｂでは、振幅の小さい負パルスのパルス幅を、正パルスのパルス幅よりも長くしている。この場合も図４Ａと同様の効果が得られる。また、図４Ｂの場合、負パルスを複数生成しなくてもよいので、図４Ａの場合よりも制御が簡易になり、ＣＰＵ７の負荷が小さくなる。
【0089】
【0090】
図４Ｃに示す第２期間では、第１期間の正パルスよりも正パルスの振幅を低下させている（例えば、低圧正側制御回路３０Ｂから出力される電圧ＬＶ１を用いて正パルスを生成している）。また、負側も同様に、例えば、低圧負側制御回路５０Ｂから出力される電圧ＬＶ２を用いて、負パルスを形成している。このように、図４Ｃでは第１期間の後の第２期間に、第１期間の正パルスよりも振幅の小さい両極性のパルス（正パルス、負パルス）を形成している。これにより、第１期間でパルスの極性のバランスを崩した場合においても、第２期間でイオンバランスを整えることができる。
【0091】
＝＝＝＝＝まとめ＝＝＝＝＝
以上、本実施形態の生体刺激装置１について説明した。生体刺激装置１は、一対の電極１００を介して、生体に刺激信号を出力する装置であり、端子８３、端子８１、昇圧電源回路１０、比例降圧電源回路２０、高圧正側制御回路３０Ａ、低圧正側制御回路３０Ｂ、ＮＰＮトランジスタＱ２５、及びＣＰＵ７を備えている。端子８３は、一対の電極１００の電極１００ａに接続され、端子８１は電極１００ｂに接続される。昇圧電源回路１０は、電源電圧ＨＶを生成し、比例降圧電源回路２０は、電源電圧ＨＶよりも低い電源電圧ＬＶを生成する。高圧正側制御回路３０Ａは、電源電圧ＨＶに応じた電圧ＨＶ１を出力し、低圧正側制御回路３０Ｂは、電源電圧ＬＶに応じた電圧ＬＶ１を出力する。ＮＰＮトランジスタＱ２５は、端子８１と接地との間に設けられており、ＣＰＵ７は、ＮＰＮトランジスタＱ２５のオン、オフを制御するとともに、電圧ＨＶ１、又は、電圧ＬＶ１が刺激信号として端子８３に出力されるように、高圧正側制御回路３０Ａ及び低圧正側制御回路３０Ｂを制御する。これにより、刺激信号（ここでは正パルス）の電圧（振幅）を瞬時に変えることができる。
以上、本実施形態の生体刺激装置１について説明した。生体刺激装置１は、一対の電極１００を介して、生体に刺激信号を出力する装置であり、端子８３、端子８１、昇圧電源回路１０、比例降圧電源回路２０、高圧正側制御回路３０Ａ、低圧正側制御回路３０Ｂ、ＮＰＮトランジスタＱ２５、及びＣＰＵ７を備えている。端子８３は、一対の電極１００の電極１００ａに接続され、端子８１は電極１００ｂに接続される。昇圧電源回路１０は、電源電圧ＨＶを生成し、比例降圧電源回路２０は、電源電圧ＨＶよりも低い電源電圧ＬＶを生成する。高圧正側制御回路３０Ａは、電源電圧ＨＶに応じた電圧ＨＶ１を出力し、低圧正側制御回路３０Ｂは、電源電圧ＬＶに応じた電圧ＬＶ１を出力する。ＮＰＮトランジスタＱ２５は、端子８１と接地との間に設けられており、ＣＰＵ７は、ＮＰＮトランジスタＱ２５のオン、オフを制御するとともに、電圧ＨＶ１、又は、電圧ＬＶ１が刺激信号として端子８３に出力されるように、高圧正側制御回路３０Ａ及び低圧正側制御回路３０Ｂを制御する。これにより、刺激信号（ここでは正パルス）の電圧（振幅）を瞬時に変えることができる。
【0092】
また、本実施形態の生体刺激装置１は、電源電圧ＨＶに応じた電圧ＨＶ２を出力する高圧負側制御回路５０Ａと、電源電圧ＬＶに応じた電圧ＬＶ２を出力する低圧負側制御回路５０Ｂと、端子８３と接地との間に設けられたＮＰＮトランジスタＱ１５を有している。そして、ＣＰＵ７は、ＮＰＮトランジスタＱ１５のオン、オフを制御するとともに、ＨＶ２、又は、電圧ＬＶ２が端子８１に出力されるように、高圧負側制御回路５０Ａ及び低圧負側制御回路５０Ｂを制御する。これにより、刺激信号（ここでは負パルス）の電圧（振幅）を瞬時に変えることができる。また、両極性のパルス（正パルス及び負パルス）を続けて出力する場合にもパルスの電圧を瞬時に変えることができる（図３Ｂ、図３Ｃ参照）。
【0093】
また、比例降圧電源回路２０は、電源電圧ＨＶの分圧電圧に基づいて電源電圧ＬＶを生成しており、例えば、分圧比を変更することにより、電源電圧のレベルを変更可能である。これにより、刺激の種類やパターンを増やすことができる。
【0094】
また、高圧正側制御回路３０Ａは、電源電圧ＨＶがエミッタ電極に印加されるＰＮＰトランジスタＱ１２と、アノードがＰＮＰトランジスタＱ１２のコレクタ電極に接続され、カソードが端子８３に接続されたショットキーバリアダイオードＤ１３を有している。また、低圧正側制御回路３０Ｂは、電源電圧ＬＶがエミッタ電極に印加されるＰＮＰトランジスタＱ１４と、アノードがＰＮＰトランジスタＱ１４のコレクタ電極に接続され、カソードが端子８３に接続されたショットキーバリアダイオードＤ１４を有している。これにより、高圧正側制御回路３０Ａと低圧正側制御回路３０Ｂの一方を駆動させるときに、他方側に電流が流れ込まない（逆流しない）ようにできる。
【0095】
また、図３Ｂおよび図３Ｃの場合、ＣＰＵ７は、正パルスと、正パルスよりも振幅の小さい負パルスとが、刺激信号として端子８３及び端子８１の間に発生するように、高圧正側制御回路３０Ａ及び高圧負側制御回路５０Ａ、低圧正側制御回路３０Ｂ及び低圧負側制御回路５０Ｂ、正パルス制御回路６０（ＮＰＮトランジスタＱ２５）及び負パルス制御回路４０（ＮＰＮトランジスタＱ１５）をそれぞれ制御している。このように、極性のバランスを崩すことにより、治療の効果を高めることができる。
【0096】
また、図４Ａの場合、ＣＰＵ７は、一つの正パルスに対して、複数の負パルスが発生するように、上記各回路を制御している。これにより、イオンバランスを整える（例えば中和する）ことができ、例えば、生体に不要な負担がかかることを防ぐことができる。
【0097】
また、図４Ｂの場合、ＣＰＵ７は、負パルスのパルス幅が、正パルスのパルス幅よりも長くなるように、上記各回路をそれぞれ制御している。これにより、イオンバランスを整える（例えば中和する）ことができる。また、図４Ａの場合と比べ、ＣＰＵ７の制御が簡易になる（ＣＰＵ７の負荷が減る）。
【0098】
また、図４Ｃは、図３Ａ～図３Ｄ及び図４Ａ、図４Ｂにおける期間（第１期間）の後の第２期間を示しており、この図４Ｃの第２期間では、正パルスの振幅を第１期間よりも低下させて、両極性のパルス（正パルス及び負パルス）を発生させている。特に、パルスのバランスを崩した後（図３Ｂ～図３Ｄの後）に、図４Ｃのような両極性のパルスを追加することで、イオンバランスを整えることができる。
【0099】
＝＝＝その他＝＝＝
上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれることは言うまでもない。
上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれることは言うまでもない。
【0100】
前述の実施形態では、比例降圧電源回路２０が一つであったが、比例降圧電源回路２０を複数設け、それぞれ生成する電源電圧ＬＶの値を異ならせてもよい。そして、例えば、ＣＰＵ７が、各比例降圧電源回路２０の出力（電圧の異なる電源電圧ＬＶ）を、選択的に低圧正側制御回路３０Ｂおよび低圧負側制御回路５０Ｂに印加させるようにしてもよい。これにより、刺激の種類やパターンをさらに増やすことができる。
【0101】
また、前述の実施形態では、ダイオードとしてショットキーバリアダイオード（Ｄ１，Ｄ１３，Ｄ１４，Ｄ２３，Ｄ２４）を用いていたが、ショットキーバリアダイオードには限られない。例えば一般的な整流ダイオードを用いても良い。但し、ショットキーバリアダイオードを用いると、順方向電圧が低いので、電圧降下を抑制することができる。
【符号の説明】
【0102】
１ 生体刺激装置
３ スイッチ回路
５ 表示部
７ ＣＰＵ
８ 出力部
１０ 昇圧電源回路
２０ 比例降圧電源回路
３０Ａ 高圧正側制御回路
３０Ｂ 低圧正側制御回路
４０ 負パルス制御回路
５０Ａ 高圧負側制御回路
５０Ｂ 低圧負側制御回路
６０ 正パルス制御回路
８１，８３ 端子
１００ａ 電極
１００ｂ 電極
Ｃ１，Ｃ３，Ｃ５ コンデンサ
Ｄ１，Ｄ１３，Ｄ１４，Ｄ２３，Ｄ２４ ショットキーバリアダイオード
Ｑ１，Ｑ１１，Ｑ１３，Ｑ２１，Ｑ２３，Ｑ２５ ＮＰＮトランジスタ
Ｑ１２，Ｑ１４，Ｑ２２，Ｑ２４ ＰＮＰトランジスタ
Ｒ１，Ｒ５，Ｒ６，Ｒ１１，Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１７，Ｒ１８，Ｒ１９，Ｒ２１，Ｒ２３，Ｒ２４，Ｒ２５，Ｒ２７，Ｒ２８，Ｒ２９ 抵抗
Ｌ１ コイル
ＯＰ１ オペアンプ
３ スイッチ回路
５ 表示部
７ ＣＰＵ
８ 出力部
１０ 昇圧電源回路
２０ 比例降圧電源回路
３０Ａ 高圧正側制御回路
３０Ｂ 低圧正側制御回路
４０ 負パルス制御回路
５０Ａ 高圧負側制御回路
５０Ｂ 低圧負側制御回路
６０ 正パルス制御回路
８１，８３ 端子
１００ａ 電極
１００ｂ 電極
Ｃ１，Ｃ３，Ｃ５ コンデンサ
Ｄ１，Ｄ１３，Ｄ１４，Ｄ２３，Ｄ２４ ショットキーバリアダイオード
Ｑ１，Ｑ１１，Ｑ１３，Ｑ２１，Ｑ２３，Ｑ２５ ＮＰＮトランジスタ
Ｑ１２，Ｑ１４，Ｑ２２，Ｑ２４ ＰＮＰトランジスタ
Ｒ１，Ｒ５，Ｒ６，Ｒ１１，Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１７，Ｒ１８，Ｒ１９，Ｒ２１，Ｒ２３，Ｒ２４，Ｒ２５，Ｒ２７，Ｒ２８，Ｒ２９ 抵抗
Ｌ１ コイル
ＯＰ１ オペアンプ
【図1】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図4A】
【図4B】
【図4C】
【手続補正書】
【提出日】2024-10-21
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
一対の電極を介して、生体に刺激信号を出力する生体刺激装置であって、
前記一対の電極の一方に接続される第１端子と、
前記一対の電極の他方に接続される第２端子と、
第１電源電圧を生成する第１電源回路と、
前記第１電源電圧よりも低い第２電源電圧を生成する第２電源回路と、
前記第１電源電圧が印加され、前記第１電源電圧に応じた第１高圧電圧を前記刺激信号として出力する第１高圧回路と、
前記第２電源電圧が印加され、前記第２電源電圧に応じた第１低圧電圧を前記刺激信号として出力する第１低圧回路と、
前記第２端子と接地との間に設けられた第１スイッチと、
前記第１電源電圧が印加され、前記第１電源電圧に応じた第２高圧電圧を前記刺激信号として出力する第２高圧回路と、
前記第２電源電圧が印加され、前記第２電源電圧に応じた第２低圧電圧を前記刺激信号として出力する第２低圧回路と、
前記第１端子と接地との間に設けられた第２スイッチと、
前記第１スイッチのオン、オフを制御するとともに、前記第１高圧電圧又は前記第１低圧電圧が、前記第１端子に前記刺激信号として出力されるよう、前記生体の抵抗に関わらず前記第１高圧回路及び前記第１低圧回路を制御する制御回路と、
を備え、
前記制御回路は、
前記第２スイッチのオン、オフを制御するとともに、前記第２高圧電圧又は前記第２低圧電圧が前記第２端子に前記刺激信号として出力されるよう、前記生体の抵抗に関わらず前記第２高圧回路及び前記第２低圧回路を制御し、
第１パルスと、前記第１パルスとは逆極性で前記第１パルスよりも振幅の小さい第２パルスとが、前記刺激信号として前記第１及び第２端子の間に発生するように、前記生体の抵抗に関わらず前記第１及び第２高圧回路、前記第１及び第２低圧回路、前記第１及び第２スイッチをそれぞれ制御する、
生体刺激装置。
前記一対の電極の一方に接続される第１端子と、
前記一対の電極の他方に接続される第２端子と、
第１電源電圧を生成する第１電源回路と、
前記第１電源電圧よりも低い第２電源電圧を生成する第２電源回路と、
前記第１電源電圧が印加され、前記第１電源電圧に応じた第１高圧電圧を前記刺激信号として出力する第１高圧回路と、
前記第２電源電圧が印加され、前記第２電源電圧に応じた第１低圧電圧を前記刺激信号として出力する第１低圧回路と、
前記第２端子と接地との間に設けられた第１スイッチと、
前記第１電源電圧が印加され、前記第１電源電圧に応じた第２高圧電圧を前記刺激信号として出力する第２高圧回路と、
前記第２電源電圧が印加され、前記第２電源電圧に応じた第２低圧電圧を前記刺激信号として出力する第２低圧回路と、
前記第１端子と接地との間に設けられた第２スイッチと、
前記第１スイッチのオン、オフを制御するとともに、前記第１高圧電圧又は前記第１低圧電圧が、前記第１端子に前記刺激信号として出力されるよう、前記生体の抵抗に関わらず前記第１高圧回路及び前記第１低圧回路を制御する制御回路と、
を備え、
前記制御回路は、
前記第２スイッチのオン、オフを制御するとともに、前記第２高圧電圧又は前記第２低圧電圧が前記第２端子に前記刺激信号として出力されるよう、前記生体の抵抗に関わらず前記第２高圧回路及び前記第２低圧回路を制御し、
第１パルスと、前記第１パルスとは逆極性で前記第１パルスよりも振幅の小さい第２パルスとが、前記刺激信号として前記第１及び第２端子の間に発生するように、前記生体の抵抗に関わらず前記第１及び第２高圧回路、前記第１及び第２低圧回路、前記第１及び第２スイッチをそれぞれ制御する、
生体刺激装置。
【請求項2】
請求項１に記載の生体刺激装置であって、
前記第２電源回路は、前記第２電源電圧のレベルを変更可能である、
生体刺激装置。
前記第２電源回路は、前記第２電源電圧のレベルを変更可能である、
生体刺激装置。
【請求項3】
請求項１に記載の生体刺激装置であって、
前記第１高圧回路は、
前記第１電源電圧が電源側の電極に印加される第１トランジスタと、
アノードが前記第１トランジスタの出力側の電極に接続され、カソードが前記第１端子に接続された第１ダイオードと、
を備え、
前記第１低圧回路は、
前記第２電源電圧が電源側の電極に印加される第２トランジスタと、
アノードが前記第２トランジスタの出力側の電極に接続され、カソードが前記第１端子に接続された第２ダイオードと、
を備える生体刺激装置。
前記第１高圧回路は、
前記第１電源電圧が電源側の電極に印加される第１トランジスタと、
アノードが前記第１トランジスタの出力側の電極に接続され、カソードが前記第１端子に接続された第１ダイオードと、
を備え、
前記第１低圧回路は、
前記第２電源電圧が電源側の電極に印加される第２トランジスタと、
アノードが前記第２トランジスタの出力側の電極に接続され、カソードが前記第１端子に接続された第２ダイオードと、
を備える生体刺激装置。
【請求項4】
請求項１に記載の生体刺激装置であって、
前記制御回路は、１つの前記第１パルスに対して、複数の前記第２パルスが発生するように、前記生体の抵抗に関わらず前記第１及び第２高圧回路、前記第１及び第２低圧回路、前記第１及び第２スイッチをそれぞれ制御する、
生体刺激装置。
前記制御回路は、１つの前記第１パルスに対して、複数の前記第２パルスが発生するように、前記生体の抵抗に関わらず前記第１及び第２高圧回路、前記第１及び第２低圧回路、前記第１及び第２スイッチをそれぞれ制御する、
生体刺激装置。
【請求項5】
請求項１に記載の生体刺激装置であって、
前記制御回路は、前記第２パルスのパルス幅が、前記第１パルスのパルス幅よりも長くなるように、前記生体の抵抗に関わらず前記第１及び第２高圧回路、前記第１及び第２低圧回路、前記第１及び第２スイッチをそれぞれ制御する、
生体刺激装置。
前記制御回路は、前記第２パルスのパルス幅が、前記第１パルスのパルス幅よりも長くなるように、前記生体の抵抗に関わらず前記第１及び第２高圧回路、前記第１及び第２低圧回路、前記第１及び第２スイッチをそれぞれ制御する、
生体刺激装置。
【請求項6】
請求項１，４又は５の何れか一項に記載の生体刺激装置であって、
前記制御回路は、第１期間、前記第１及び第２パルスを発生させた後、第２期間、前記第１期間の前記第１パルスの振幅を低下させて、前記第１及び第２パルスを発生させる、
生体刺激装置。
前記制御回路は、第１期間、前記第１及び第２パルスを発生させた後、第２期間、前記第１期間の前記第１パルスの振幅を低下させて、前記第１及び第２パルスを発生させる、
生体刺激装置。