特開 2025-149021 駆動回路及び電気音響変換システム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025149021

(43)【公開日】2025-10-08

(54)【発明の名称】駆動回路及び電気音響変換システム

(51)【国際特許分類】

   H04R 3/00 20060101AFI20251001BHJP

【ＦＩ】

H04R3/00 310

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2024049447

(22)【出願日】2024-03-26

(71)【出願人】

【識別番号】000006220

【氏名又は名称】ミツミ電機株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】木村 祐司

(72)【発明者】

【氏名】永渡 麻衣子

【テーマコード（参考）】

5D220

【Ｆターム（参考）】

5D220AA47

(57)【要約】

【課題】圧電素子の劣化を抑制することが可能な駆動回路及を提供する。
【解決手段】駆動回路１０は、入力信号を増幅し、増幅された信号を、圧電素子２１により駆動されるＭＥＭＳスピーカー２０の前記圧電素子２１に駆動信号として供給する増幅器１４と、前記駆動信号の電圧の絶対値の最小値が正の所定電圧以上となるようなオフセットを生成するオフセット生成部１６ａ～１６ｃと、を備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

入力信号を増幅し、増幅された信号を、圧電素子により駆動されるＭＥＭＳスピーカーの前記圧電素子に駆動信号として供給する増幅器と、
前記駆動信号の電圧の絶対値の最小値が正の所定電圧以上となるようなオフセットを生成するオフセット生成部と、
を備える駆動回路。

【請求項2】

前記圧電素子は、圧電体と、前記圧電体に電圧を印加する第１電極及び第２電極と、を備え、
前記駆動信号は、前記第１電極に対し前記第２電極が正の電圧となるように前記圧電素子に供給される請求項１に記載の駆動回路。

【請求項3】

前記圧電体は、前記第１電極に対し前記第２電極の方が正に自発分極されている請求項２に記載の駆動回路。

【請求項4】

前記オフセット生成部は、前記増幅器が増幅した後の前記駆動信号に前記オフセットを加える請求項１から３のいずれか一項に記載の駆動回路。

【請求項5】

前記オフセット生成部は、前記増幅器が増幅する前の前記入力信号にオフセットを加える請求項１から３のいずれか一項に記載の駆動回路。

【請求項6】

デジタル信号をアナログ信号である前記入力信号に変換するデジタルアナログ変換器を備え、
前記オフセット生成部は、前記デジタル信号にオフセットを加える請求項１から３のいずれか一項に記載の駆動回路。

【請求項7】

請求項１または請求項２に記載の駆動回路と、
前記ＭＥＭＳスピーカーと、
を備える電気音響変換システム。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、駆動回路及び電気音響変換システムに関する。

【背景技術】

【0002】

電気音響変換器として、ＭＥＭＳ（Micro Electro Mechanical Systems）を用いたスピーカーが知られている。ＭＥＭＳの駆動部として圧電素子を用いることが知られている（例えば、特許文献１）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特許第７１５７３３２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

圧電素子の圧電体に直流電圧を印加することで、圧電体が分極する。圧電体に印加された直流電圧を印加した後も圧電体は分極状態を維持する。このため、圧電体の圧電特性を高く維持することができる。圧電体に分極とは逆方向の電圧が加わると、分極が消失した状態となる、いわゆる脱分極が生じる。圧電体の脱分極を抑制するために、圧電素子には正の駆動信号を供給する。しかし、駆動信号にノイズ等が加わると、圧電素子に負の電圧が加わり圧電素子が劣化する可能性がある。

【0005】

本開示は、圧電素子の劣化を抑制することが可能な駆動回路及び電気音響変換システムを提供する。

【課題を解決するための手段】

【0006】

本開示の実施形態によれば、駆動回路は、入力信号を増幅し、増幅された信号を、圧電素子により駆動されるＭＥＭＳスピーカーの前記圧電素子に駆動信号として供給する増幅器と、前記駆動信号の電圧の絶対値の最小値が正の所定電圧以上となるようなオフセットを生成するオフセット生成部と、を備える。

【発明の効果】

【0007】

本開示によれば、圧電素子の劣化を抑制できる。

【図面の簡単な説明】

【0008】

【図1】図１は、第１実施形態に係る電気音響変換システムのブロック図である。

【図2】図２は、第１実施形態におけるＭＥＭＳスピーカーの平面図である。

【図3】図３（ａ）及び図３（ｂ）は、比較構成における駆動信号の時間に対する電圧を示す図、図３（ｃ）は、第１実施形態における駆動信号の時間に対する電圧を示す図である。

【図4】図４（ａ）から図４（ｃ）は、それぞれ回路３０、回路３１及び回路３２の回路図である。

【図5】図５（ａ）から図５（ｃ）は、それぞれ回路３０、回路３１及び回路３２における時間に対する電圧を示す図である。

【発明を実施するための形態】

【0009】

以下、図面を参照して本開示を実施するための形態について詳細に説明する。下記の実施形態は、発明の技術思想を具体化するための例示であり、本発明を記載された構成や数値に限定するものではない。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を適宜省略する場合がある。各図面が示す各部材の大きさ、位置関係等は、発明の理解を容易にするために誇張して描かれている場合がある。

【0010】

（第１実施形態）
図１は、第１実施形態に係る電気音響変換システムのブロック図である。第１実施形態に係る電気音響変換システム１００は、駆動回路１０及びＭＥＭＳスピーカー２０を備えている。電気音響変換システム１００には、デジタル音声信号生成部２８から音声デジタル信号Ｓ１が入力する。

【0011】

駆動回路１０は、デジタルアナログ変換器（ＤＡＣ：Digital Analog Convertor）１２、増幅器１４、オフセット生成部１６ａから１６ｃ及び加算器１８ａから１８ｃを備えている。なお、ＤＡＣ１２は、駆動回路１０の外に設けられていてもよい。駆動回路１０は、オフセット生成部１６ａと加算器１８ａのセット、オフセット生成部１６ｂと加算器１８ｂのセット、及びオフセット生成部１６ｃと加算器１８ｃのセットのうち少なくとも１つのセットを備えていればよい。

【0012】

ＤＡＣ１２は、デジタル信号Ｓ１またはＳ１ａをアナログ信号Ｓ２に変換する。増幅器１４は、アナログ信号Ｓ２またはＳ２ａを増幅し、増幅された信号を信号Ｓ３として出力する。増幅器１４は、例えば、オーディオアンプまたはピエゾドライバーである。信号Ｓ３またはＳ３ａはＭＥＭＳスピーカー２０に出力される。

【0013】

オフセット生成部１６ａは、デジタル値であるオフセット値Ｖｏｆａを生成する。加算器１８ａは、デジタル信号Ｓ１にオフセット値Ｖｏｆａを加算し、オフセット値Ｖｏｆａが加算された信号Ｓ１をデジタル信号Ｓ１ａとしてＤＡＣ１２に出力する。オフセット生成部１６ａと加算器１８ａのセットが設けられていない場合には、信号Ｓ１がＤＡＣ１２に入力する。

【0014】

オフセット生成部１６ｂは、オフセット電圧Ｖｏｆｂを生成する。加算器１８ｂは、信号Ｓ２にオフセット電圧Ｖｏｆｂを加算し、オフセット電圧Ｖｏｆｂが加算された信号Ｓ２を信号Ｓ２ａとして増幅器１４に出力する。オフセット生成部１６ｂと加算器１８ｂのセットが設けられていない場合には、信号Ｓ２が増幅器１４に入力する。

【0015】

オフセット生成部１６ｃは、オフセット電圧Ｖｏｆｃを生成する。加算器１８ｃは、信号Ｓ３にオフセット電圧Ｖｏｆｃを加算し、オフセット電圧Ｖｏｆｃが加算された信号Ｓ３を駆動信号Ｓ３ａとしてＭＥＭＳスピーカー２０内の圧電素子２１に出力する。オフセット生成部１６ｃと加算器１８ｃのセットが設けられていない場合には、信号Ｓ３が駆動信号として圧電素子２１に供給される。

【0016】

図１では、オフセット生成部１６ａから１６ｃと加算器１８ａから１８ｃとは、機能を説明するために分けて図示しているが、実際の回路では、オフセット生成部１６ａから１６ｃと対応する加算器１８ａから１８ｃとは、一体としてオフセット生成部１６ａから１６ｃを形成していてもよい。

【0017】

ＭＥＭＳスピーカー２０は、ＭＥＭＳを用いた電気音響変換器であり、イヤホンまたは設置型のスピーカーである。ＭＥＭＳスピーカー２０は、ＭＥＭＳスピーカー２０を駆動する圧電素子２１を備えている。圧電素子２１は、圧電体２２と、圧電体２２に電圧を印加する電極２３（第１電極）及び２４（第２電極）を備えている。圧電体２２は、電極２３に対し電極２４の方向が正となるように自発分極（矢印２９）されている。電極２３に対し電極２４に正の電圧となるように圧電素子２１に駆動信号Ｓ３またはＳ３ａが供給される。

【0018】

（ＭＥＭＳスピーカーの説明）
図２は、第１実施形態におけるＭＥＭＳスピーカーの平面図である。図２に示すように、ＭＥＭＳスピーカーは、圧電体２２、可動部２５、トーションバー２６、固定枠２７、電極２３ａ及び２４ａを備えている。固定枠２７は剛体の枠体である。固定枠２７の平面形状は矩形、多角形、円形または楕円形など適宜設定できる。固定枠２７内に可動部２５が設けられている。可動部２５の平面形状は矩形、多角形、円形または楕円形など適宜設定できる。可動部２５には複数のトーションバー２６が設けられている。トーションバー２６と固定枠２７とは圧電体２２により接続されている。

【0019】

固定枠２７には、電極２３ａ及び２４ａが設けられている。電極２３ａ及び２４ａは、固定枠２７に設けられた配線を介し、圧電体２２に接触する電極２３及び２４（図１参照）に電気的に接続されている。電極２３ａと２４ａとの間に電圧が印加されると、電極２３と２４との間に電圧が印加される。これにより、逆ピエゾ効果により、圧電体２２が歪み、可動部２５が駆動する。電極２３と２４との間の電圧値により、可動部２５の駆動量が異なる。電極２３と２４との間に信号Ｓ３またはＳ３ａが加わることにより、可動部２５が駆動してＭＥＭＳスピーカー２０から音が出力される。可動部２５、トーションバー２６及び固定枠２７は、例えばシリコン基板から形成されている。

【0020】

ＭＥＭＳスピーカー２０は、半導体プロセスにより製造されるため、性能のばらつきが小さく、小型、薄型、軽量及び低消費電力である。また、周波数特性が中高域まで平坦である。ＭＥＭＳスピーカー２０では、半導体プロセスより作製された後に、圧電素子２１の圧電体に直流電圧を印加することで、圧電体２２を自発分極させる。圧電体２２に印加された直流電圧を印加した後も圧電体２２は分極状態を維持する。このため、圧電体２２の圧電特性を高く維持することができる。しかし、圧電体２２に自発分極とは逆方向の電圧が加わると、自発分極が消失した状態となる。これを脱分極という。

【0021】

このような特性は、圧電体２２としてペロブスカイト結晶構造を有する圧電体を用いたときに、特に大きい。ペロブスカイト結晶構造を有する圧電体としては、例えば、ＰＺＴ（チタン酸ジルコン酸鉛）、ＰＮＺＴ（チタン酸ジルコン酸ニオブ酸鉛）、ＰＬＺＴ（チタン酸ジルコン酸ランタン鉛）、ＰＬＴ（チタン酸ランタン鉛）、ＰＭＮ（マグネシウム酸ニオブ酸鉛）、ＰＭＮＮ（マンガン酸ニオブ酸鉛）またはＢａＴｉＯ_３（チタン酸バリウム）である。

【0022】

図２のＭＥＭＳスピーカー２０の構造は、一例であり、ＭＥＭＳスピーカー２０は、圧電素子２１を有しており、圧電素子２１が可動部２５を駆動させる構造であればよい。

【0023】

（比較構成）
オフセット生成部１６ａから１６ｃと加算器１８ａから１８ｃとを設けない比較構成について説明する。図３（ａ）及び図３（ｂ）は、比較構成における駆動信号の時間に対する電圧を示す図、図３（ｃ）は、第１実施形態における駆動信号の時間に対する電圧を示す図である。目標の駆動信号Ｓ３の波形を細い実線で示し、実際の波形を太い実線で示している。

【0024】

図３（ａ）に示すように、目標の波形は、０Ｖを最小値とする波形である。これにより、圧電素子２１の圧電体２２の脱分極が抑制される。しかし、ノイズの影響により、実際の波形では、信号に電圧が負となるノイズ５０が入る可能性がある。圧電素子２１に短時間の負の電圧が加わっても、ただちに圧電体２２が脱分極することは考えにくいが、ノイズ５０が積み重なると、圧電体２２の分極状態に悪影響を及ぼす可能性がある。

【0025】

図３（ｂ）に示すように、増幅器１４の種類によっては、０Ｖ付近の線形性が劣化することがある。これにより、破線円５２のように、実際の波形では、波形が歪んでしまう。この場合、信号Ｓ３には、２次歪み、３次歪み、のような不要な全高調波歪みが生じる。さらに、相互変調歪みを生じることもある。これにより、ＭＥＭＳスピーカー２０の音質が劣化してしまう。

【0026】

（第１実施形態）
図３（ｃ）に示すように、第１実施形態では、オフセット生成部１６ａから１６ｃは、駆動信号Ｓ３またはＳ３ａの電圧の絶対値の最小値が正の所定電圧以上となるようなオフセット電圧Ｖｏｆを生成する。これにより、目標の波形の最小値は、オフセット電圧Ｖｏｆとなる。これにより、信号にノイズ５１が入っても、電圧が負となることを抑制できる。よって、ノイズ５１が圧電体２２の分極状態に悪影響を及ぼすことを抑制できる。

【0027】

また、増幅器１４の線形性のよい電圧範囲を用いることができる。このため、電圧の最小値付近においても、波形の歪を抑制できる。よって、全高調波歪みなどを抑制でき、これにより、ＭＥＭＳスピーカー２０の音質を向上できる。

【0028】

オフセット生成部１６ｃは、増幅器１４が増幅した後の駆動信号Ｓ３にオフセットを加えてもよい。オフセット生成部１６ｂは、増幅器１４が増幅する前の入力信号Ｓ２にオフセットを加えてもよい。オフセット生成部１６ａは、デジタル信号Ｓ１にオフセットを加えてもよい。

【0029】

増幅器１４においてノイズが生じる場合には、オフセット生成部１６ｃを用いた場合に効果がある。増幅器１４の歪の観点では、オフセット生成部１６ａ及び１６ｂの少なくとも一方を用いた場合に効果がある。

【0030】

図３（ｃ）において、オフセット電圧Ｖｏｆの大きさは、ノイズ５１が負とならない程度であり、増幅器１４の歪が大きくない範囲とすることが好ましい。この観点から、オフセット電圧Ｖｏｆは、目標の波形の最大値に対し０．１％以上が好ましく、１％以上がより好ましい。オフセット電圧Ｖｏｆが大き過ぎるとダイナミックレンジが小さくなってしまう。この観点からオフセット電圧Ｖｏｆは、目標の波形の最大値に対し１０％以下が好ましい。一例として、目標の波形の最大値が３０Ｖのとき、オフセット電圧Ｖｏｆは２Ｖである。

【0031】

（オフセット生成部１６ｂ及び１６ｃの回路例）
まず、オフセット生成部１６ｂ及び１６ｃを備えない比較構成の回路３０について説明する。図４（ａ）は、回路３０の回路図である。図５（ａ）は、回路３０における時間に対する電圧を示す図である。

【0032】

図４（ａ）に示すように、回路３０は、アンプ１５、キャパシタＣ２からＣ４、抵抗Ｒ３及びＲ４を備えている。アンプ１５は、差動入力、差動出力増幅器である。アンプ１５には、グランドに対し電源電圧Ｖｄｄが供給されている。アンプ１５の正入力端子に信号Ｓ２が入力する。アンプ１５の負入力端子は、キャパシタＣ２を介し接地される。アンプ１５の正出力端子は、キャパシタＣ３を介し圧電素子２１の電極２４に電気的に接続される。アンプ１５の負出力端子は、キャパシタＣ４を介し電極２３に電気的に接続される。

【0033】

キャパシタＣ３と電極２４との間のノードＮ１は抵抗Ｒ３を介し電源電圧Ｖｄｄに電気的に接続されている。キャパシタＣ４と電極２３との間のノードＮ２は、抵抗Ｒ４を介し接地されている。キャパシタＣ２からＣ４は、交流信号のカップリングコンデンサである。抵抗Ｒ３及び抵抗Ｒ４の抵抗値は、圧電素子２１のインピーダンスに比べ十分に低く、かつ信号Ｓ３ａ＋及びＳ３ａ－が電源及びグランドに漏れない程度の大きさである。

【0034】

図５（ａ）に示すように、信号Ｓ２は、０Ｖを中心とした信号である。アンプ１５は、負入力端子の０Ｖに対する正入力端子に入力する信号Ｓ２の電圧を増幅し、正出力端子に信号Ｓ３＋を出力し、負出力端子に信号Ｓ３－を出力する。信号Ｓ３＋及びＳ３－は、０Ｖを中心とした信号であり、最大の振幅はＶｄｄである。信号Ｓ３－は、信号Ｓ３＋の反転信号である。

【0035】

ノードＮ１の電圧はＶｄｄにプルアップされ、ノードＮ２の電圧は０Ｖにプルダウンされる。これにより、信号Ｓ３ａ＋はＶｄｄを中心とした信号となり、信号Ｓ３ａ－は０Ｖを中心とした信号となる。

【0036】

圧電素子２１の電極２３に対し電極２４に加わる駆動信号Ｓ３ａの電圧（Ｓ３ａ＋）－（Ｓ３ａ－）はＶｄｄ中心の信号となり、最小値が０Ｖである。このように、駆動信号Ｓ３ａの最小値が０Ｖとなる。

【0037】

次に、オフセット生成部１６ｂを設けた回路３１について説明する。図４（ｂ）は、回路３１の回路図である。図５（ｂ）は、回路３１における時間に対する電圧を示す図である。

【0038】

図４（ｂ）に示すように、回路３１では、入力信号Ｓ２は、オフセット生成部１６ｂを介し、アンプ１５の正入力端子に入力する。オフセット生成部１６ｂは、キャパシタＣ１、抵抗Ｒ１及びＲ２を備えている。キャパシタＣ１とアンプ１５の正入力端子との間のノードＮ３は、抵抗Ｒ１を介し電源電圧Ｖｄｄに電気的に接続され、かつ抵抗Ｒ２を介し接地されている。キャパシタＣ１は、交流信号のカップリングコンデンサである。抵抗Ｒ１及び抵抗Ｒ２の抵抗値は、アンプ１５の正入力端子の入力インピーダンスに比べ十分に低く、かつ信号Ｓ２が電源及びグランドに漏れない程度の大きさである。アンプ１５の正出力端子は、圧電素子２１の電極２４に電気的に接続される。アンプ１５の負出力端子は、電極２３に電気的に接続される。その他の構成は回路３０と同じであり説明を省略する。

【0039】

ノードＮ３のバイアス電圧は、電源電圧Ｖｄｄを抵抗Ｒ１とＲ２とで抵抗分割された電圧となる。抵抗Ｒ１及びＲ２の抵抗値をノードＮ３のバイアス電圧がオフセット電圧Ｖｏｆ１となるように設定する。図５（ｂ）に示すように、信号Ｓ２ａは、オフセット電圧Ｖｏｆ１を中心とする信号となる。信号Ｓ２ａの最小の電圧は正である。

【0040】

信号Ｓ３＋は、オフセット電圧Ｖｏｆ２を中心とする信号となり、信号Ｓ３－は、オフセット電圧－Ｖｏｆ２を中心とする信号となる。信号Ｓ３＋の最小の電圧は正であり、信号Ｓ３－の最大の電圧は負である。

【0041】

圧電素子２１の電極２３に対し電極２４に加わる駆動信号Ｓ３の電圧（Ｓ３＋）－（Ｓ３－）の最小値は、ほぼ２×Ｖｏｆ２のＶｏｆとなる。このように、駆動信号Ｓ３の最小値を正のＶｏｆとすることができる。

【0042】

次に、オフセット生成部１６ｃを設けた回路３２について説明する。図４（ｃ）は、回路３１の回路図である。図５（ｃ）は、回路３２における時間に対する電圧を示す図である。

【0043】

図４（ｃ）に示すように、回路３２では、ノードＮ２は、抵抗Ｒ４を介しオフセット電圧－Ｖｏｆに接続される。その他の構成は回路３０と同じであり説明を省略する。

【0044】

図５（ｃ）に示すように、信号Ｓ３ａ－は、オフセット電圧－Ｖｏｆを中心とする信号となる。圧電素子２１の電極２３に対し電極２４に加わる駆動信号Ｓ３ａの電圧（Ｓ３ａ＋）－（Ｓ３ａ－）の最小値は、オフセット電圧Ｖｏｆとなる。このように、駆動信号Ｓ３ａの最小値を正のＶｏｆとすることができる。

【0045】

回路３１及び３２は一例であり、駆動信号Ｓ３ａの最小値を正のオフセット電圧Ｖｏｆとできれば、他の回路構成でもよい。例えば、オフセット生成部１６ｂは、抵抗Ｒ１およいＲ２を用いなくてもノードＮ３のバイアス電圧をＶｏｆ１に設定できればよい。

【0046】

オフセット生成部１６ｃにおいて、ノードＮ１の電圧のプルアップは抵抗Ｒ３を用いなくてもよく、ノードＮ２のプルダウンの電圧は抵抗Ｒ４を用いなくてもよい。ノードＮ１をＶｄｄ＋ｖｏｆにプルアップし、ノードＮ２を０Ｖにプルダウンしてもよい。アンプ１５は、差動出力でなく、グランドに対し信号Ｓ３を出力し、電極２３を接地してもよい。

【0047】

以上の通り、実施形態を説明したが、上記実施形態は、例として提示したものであり、上記実施形態により本発明が限定されるものではない。上記実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の組み合わせ、省略、置き換え、変更などを行うことが可能である。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0048】

１０：駆動回路
１２：デジタルアナログ変換器
１４：増幅器
１５：アンプ
１６ａ、１６ｂ、１６ｃ：オフセット生成部
１８ａ、１８ｂ、１８ｃ：加算器
２０：ＭＥＭＳスピーカー
２１：圧電素子
２２：圧電体
２３、２４：電極

【図1】

【図2】

【図3】

【図4】

【図5】