特開 2025-149087 ジョセフソン素子、量子ビット、及びジョセフソン素子の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025149087

(43)【公開日】2025-10-08

(54)【発明の名称】ジョセフソン素子、量子ビット、及びジョセフソン素子の製造方法

(51)【国際特許分類】

   H10N 60/12 20230101AFI20251001BHJP

   H10N 60/01 20230101ALI20251001BHJP

【ＦＩ】

H10N60/12 A ZAA

H10N60/01 J

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2024049527

(22)【出願日】2024-03-26

(71)【出願人】

【識別番号】000005223

【氏名又は名称】富士通株式会社

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(72)【発明者】

【氏名】中村 誠

【テーマコード（参考）】

4M113

【Ｆターム（参考）】

4M113AA02

4M113AA03

4M113AA05

4M113AA13

4M113AA17

4M113AA25

4M113AA26

4M113BB02

4M113BB03

4M113BB07

4M113BC02

4M113CA03

4M113CA04

(57)【要約】

【課題】特性のばらつきを抑えることが可能なジョセフソン素子の製造方法を提供する。
【解決手段】ジョセフソン素子１００の製造方法は、スパッタリング法を用いてチタン膜及び窒化チタン膜の少なくとも一方を含む第１導電膜２０とアルミニウムを含む第２導電膜２２とを成膜して、第１導電膜２０と第１導電膜２０の上面に設けられた第２導電膜２２とを含む下部電極１４を形成する工程と、下部電極１４上に絶縁膜１６を形成する工程と、絶縁膜１６を介して下部電極１４に重なる領域を有するように超伝導材料を含む上部電極１８を形成する工程と、を備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

スパッタリング法を用いてチタン膜及び窒化チタン膜の少なくとも一方を含む第１導電膜とアルミニウムを含む第２導電膜とを成膜して、前記第１導電膜と前記第１導電膜の上面に設けられた前記第２導電膜とを含む下部電極を形成する工程と、
前記下部電極上に絶縁膜を形成する工程と、
前記絶縁膜を介して前記下部電極に重なる領域を有するように超伝導材料を含む上部電極を形成する工程と、を備える、ジョセフソン素子の製造方法。

【請求項2】

前記第１導電膜は（１１１）配向を有する窒化チタン膜である、請求項１に記載のジョセフソン素子の製造方法。

【請求項3】

前記第１導電膜と前記第２導電膜は真空中で連続して成膜される、請求項１または２に記載のジョセフソン素子の製造方法。

【請求項4】

前記下部電極を形成する工程は、前記第１導電膜を成膜する前にスパッタリング法を用いて（００２）配向を有するチタン膜である第３導電膜を成膜して、前記第３導電膜と前記第３導電膜の上面に設けられた前記第１導電膜と前記第１導電膜の上面に設けられた前記第２導電膜とを含む前記下部電極を形成する、請求項２に記載のジョセフソン素子の製造方法。

【請求項5】

チタン膜及び窒化チタン膜の少なくとも一方を含む第１導電膜と、前記第１導電膜の上面に設けられ、（１１１）配向を有するアルミニウムを含む第２導電膜と、を含む下部電極と、
前記下部電極上に設けられた絶縁膜と、
前記絶縁膜を介して前記下部電極に重なる領域を有して設けられ、超伝導材料を含む上部電極と、を備えるジョセフソン素子。

【請求項6】

前記第１導電膜は（１１１）配向を有する窒化チタン膜である、請求項５に記載のジョセフソン素子。

【請求項7】

前記下部電極は（００２）配向を有するチタン膜である第３導電膜を含み、
前記第１導電膜は前記第３導電膜の上面に設けられる、請求項６に記載のジョセフソン素子。

【請求項8】

前記第２導電膜はアルミニウムに他の元素が添加されたアルミニウム合金膜を含む、請求項５または６に記載のジョセフソン素子。

【請求項9】

前記第２導電膜は、アルミニウムに他の元素が添加されたアルミニウム合金膜と、前記アルミニウム合金膜と前記絶縁膜との間に設けられたアルミニウム膜と、を含む、請求項５または６に記載のジョセフソン素子。

【請求項10】

ジョセフソン素子を備えた量子ビットであって、
前記ジョセフソン素子は、
チタン膜及び窒化チタン膜の少なくとも一方を含む第１導電膜と、前記第１導電膜の上面に設けられ、（１１１）配向を有するアルミニウムを含む第２導電膜と、を含む下部電極と、
前記下部電極上に設けられた絶縁膜と、
前記絶縁膜を介して前記下部電極に重なる領域を有して設けられ、超伝導材料を含む上部電極と、を備える、量子ビット。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ジョセフソン素子、量子ビット、及びジョセフソン素子の製造方法に関する。

【背景技術】

【0002】

ジョセフソン素子を用いた超伝導量子ビットの開発が進められている。ジョセフソン素子は、超伝導材料を各々含む下部電極及び上部電極の間に絶縁膜が挟まれた構造を有する。下部電極及び上部電極はアルミニウム及び／又は窒化チタンにより形成されることが知られている（例えば特許文献１－５）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特表２０２２－５１８１１２号公報

【特許文献2】特表２０２３－５１８３４８号公報

【特許文献3】米国特許第９５１５２４７号明細書

【特許文献4】米国特許出願公開第２０２２／０４１６３９２号明細書

【特許文献5】米国特許第１０２５６３９２号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

現状の超伝導量子ビットは特性のばらつきが大きい。これは、ジョセフソン素子の特性のばらつきが大きいためと考えられる。

【0005】

１つの側面では、ジョセフソン素子の特性のばらつきを抑えることを目的とする。

【課題を解決するための手段】

【0006】

１つの態様では、スパッタリング法を用いてチタン膜及び窒化チタン膜の少なくとも一方を含む第１導電膜とアルミニウムを含む第２導電膜とを成膜して、前記第１導電膜と前記第１導電膜の上面に設けられた前記第２導電膜とを含む下部電極を形成する工程と、前記下部電極上に絶縁膜を形成する工程と、前記絶縁膜を介して前記下部電極に重なる領域を有するように超伝導材料を含む上部電極を形成する工程と、を備える、ジョセフソン素子の製造方法である。

【0007】

１つの態様では、チタン膜及び窒化チタン膜の少なくとも一方を含む第１導電膜と、前記第１導電膜の上面に設けられ、（１１１）配向を有するアルミニウムを含む第２導電膜と、を含む下部電極と、前記下部電極上に設けられた絶縁膜と、前記絶縁膜を介して前記下部電極に重なる領域を有して設けられ、超伝導材料を含む上部電極と、を備えるジョセフソン素子である。

【0008】

１つの態様では、ジョセフソン素子を備えた量子ビットであって、前記ジョセフソン素子は、チタン膜及び窒化チタン膜の少なくとも一方を含む第１導電膜と、前記第１導電膜の上面に設けられ、（１１１）配向を有するアルミニウムを含む第２導電膜と、を含む下部電極と、前記下部電極上に設けられた絶縁膜と、前記絶縁膜を介して前記下部電極に重なる領域を有して設けられ、超伝導材料を含む上部電極と、を備える、量子ビットである。

【発明の効果】

【0009】

１つの側面として、ジョセフソン素子の特性のばらつきを抑えることができる。

【図面の簡単な説明】

【0010】

【図1】図１（ａ）は、実施例１に係るジョセフソン素子の平面図、図１（ｂ）は、図１（ａ）のＡ－Ａ断面図である。

【図2】図２（ａ）から図２（ｄ）は、実施例１に係るジョセフソン素子の製造方法を示す断面図（その１）である。

【図3】図３（ａ）から図３（ｄ）は、実施例１に係るジョセフソン素子の製造方法を示す断面図（その２）である。

【図4】図４（ａ）から図４（ｃ）は、実施例１に係るジョセフソン素子の製造方法を示す断面図（その３）である。

【図5】図５（ａ）及び図５（ｂ）は、アルミニウムの結晶粒子が大きい場合の平面模式図及び断面模式図、図５（ｃ）及び図５（ｄ）は、アルミニウムの結晶粒子が小さい場合の平面模式図及び断面模式図である。

【図6】図６（ａ）及び図６（ｂ）は、実施例１の変形例１及び変形例２に係るジョセフソン素子の断面図である。

【図7】図７は、実施例２に係るジョセフソン素子の断面図である。

【図8】図８（ａ）及び図８（ｂ）は、実施例２に係るジョセフソン素子の製造方法を示す断面図である。

【図9】図９（ａ）及び図９（ｂ）は、実施例３及び実施例３の変形例に係るジョセフソン素子の断面図である。

【図10】図１０は、実施例４に係るジョセフソン素子の断面図である。

【図11】図１１（ａ）から図１１（ｄ）は、実施例４に係るジョセフソン素子の製造方法を示す断面図（その１）である。

【図12】図１２（ａ）から図１２（ｄ）は、実施例４に係るジョセフソン素子の製造方法を示す断面図（その２）である。

【図13】図１３は、実施例５に係る量子ビットの回路図である。

【発明を実施するための形態】

【0011】

以下、図面を参照し、本発明の実施例について説明する。

【実施例0012】

図１（ａ）は、実施例１に係るジョセフソン素子１００の平面図、図１（ｂ）は、図１（ａ）のＡ－Ａ断面図である。図１（ａ）では、基板１０上に設けられた下部電極１４と上部電極１８を図示し、その他については図示を省略している。基板１０の上面に平行でかつ互いに直交する方向をＸ軸方向及びＹ軸方向とする。基板１０の上面に垂直な方向をＺ軸方向とする。図１（ａ）及び図１（ｂ）のように、実施例１に係るジョセフソン素子１００は、基板１０上に絶縁膜１２が設けられている。絶縁膜１２の厚さは例えば５０ｎｍ～２００ｎｍである。基板１０は例えばシリコン（Ｓｉ）基板である。絶縁膜１２は例えば酸化シリコン（ＳｉＯ_２）膜である。なお、基板１０及び絶縁膜１２はその他の材料により形成される場合でもよい。

【0013】

絶縁膜１２上に下部電極１４が設けられている。下部電極１４は、第１導電膜２０と、第１導電膜２０の上面に接して設けられた第２導電膜２２と、を含む。第１導電膜２０はチタン（Ｔｉ）膜及び窒化チタン（ＴｉＮ）膜の少なくとも一方を含む。実施例１では、第１導電膜２０はＴｉ膜又はＴｉＮ膜である場合を例に示すが、Ｔｉ膜とその上に積層されたＴｉＮ膜との積層膜の場合でもよい。第２導電膜２２は（１１１）配向が支配的な結晶状態を有するアルミニウム（Ａｌ）膜である。本願において、Ａｌ膜はＡｌ純度が９９．０％以上の純Ａｌ膜のことを指す。第１導電膜２０の厚さは例えば５０ｎｍ～１００ｎｍである。第２導電膜２２の厚さは例えば１００ｎｍ～３００ｎｍである。第２導電膜２２は例えば第１導電膜２０よりも厚い。

【0014】

第１導電膜２０がＴｉ膜である場合、（００２）配向が支配的な結晶状態を有するＴｉ膜である場合が好ましい。第１導電膜２０がＴｉＮ膜である場合、（１１１）配向が支配的な結晶状態を有するＴｉＮ膜である場合が好ましい。第１導電膜２０及び第２導電膜２２における配向が支配的とは、配向度が８０％以上の場合であり、９０％以上の場合でもよい。各膜の配向性は、例えばＸ線回折により測定することや、各膜の平面を電子顕微鏡で測定すること等により得ることができる。

【0015】

下部電極１４上に絶縁膜１６が設けられている。絶縁膜１６は例えば酸化アルミニウム（Ａｌ_２Ｏ_３）膜である。絶縁膜１６の厚さは例えば１０ｎｍ～３０ｎｍである。絶縁膜１６上に上部電極１８が設けられている。絶縁膜１６と上部電極１８は平面視においてほぼ同じ大きさ及びほぼ同じ形状をしている。すなわち、絶縁膜１６全体に上部電極１８の全体が重なっていて、絶縁膜１６と上部電極１８は共に平面視において長方形状をしている。上部電極１８は例えばアルミニウム（Ａｌ）膜である。上部電極１８の厚さは例えば５０ｎｍ～２００ｎｍである。絶縁膜１６を挟んで下部電極１４と上部電極１８とが重なる領域がジョセフソン接合部１９となる。

【0016】

下部電極１４、絶縁膜１６、及び上部電極１８を覆って絶縁膜３０が設けられている。絶縁膜３０は例えば酸化シリコン（ＳｉＯ_２）膜である。絶縁膜３０の厚さは例えば４００ｎｍ～６００ｎｍである。絶縁膜３０を貫通して下部電極１４及び上部電極１８に接続した配線３２が設けられている。配線３２は、例えばアルミニウム（Ａｌ）膜又はアルミニウム（Ａｌ）合金膜等の導電膜である。配線３２を覆って絶縁膜３０上に保護膜３４が設けられている。保護膜３４は例えば酸化シリコン（ＳｉＯ_２）膜等の絶縁膜である。保護膜３４の厚さは例えば４００ｎｍ～６００ｎｍである。

【0017】

［製造方法］
図２（ａ）から図４（ｃ）は、実施例１に係るジョセフソン素子１００の製造方法を示す断面図である。図２（ａ）のように、基板１０上にスパッタリング法又はＣＶＤ（Chemical Vapor Deposition）法を用いて絶縁膜１２を成膜する。絶縁膜１２上にスパッタリング法を用いて第１導電膜２０及び第２導電膜２２を順に成膜する。第１導電膜２０と第２導電膜２２は、真空を破ることなく、真空中で連続して成膜することが好ましい。例えば、第１導電膜２０と第２導電膜２２は、同一チャンバーで真空を破ることなく成膜してもよいし、相互に真空で接続された別チャンバーそれぞれで真空を破ることなくそれぞれを成膜してもよい。また、第２導電膜２２を成膜する前に第１導電膜２０に対して逆スパッタ処理を行ってもよい。第１導電膜２０はＴｉ膜又はＴｉＮ膜である。第２導電膜２２はＡｌ膜である。

【0018】

第１導電膜２０としてＴｉ膜をスパッタリング法で成膜する場合、Ｔｉターゲットとアルゴン（Ａｒ）ガスを用い、例えばＲＦパワー：７．０ｋＷ、ガス圧：１×１０^－２Ｐａ、基板温度：５２３Ｋの条件で成膜する。基板温度を５７３Ｋ以下と低くした条件でのスパッタリングによってＴｉ膜を成膜することで、（００２）配向が支配的な結晶状態を有するＴｉ膜が形成される（例えば「スパッタ条件がシリコン基板上のチタン薄膜の微細組織に及ぼす影響」、佐々木元 他４名、日本金属学会誌、２００３年、第６７巻、第１２号、ｐｐ７０３～ｐｐ７０７を参照）。以下においてこの文献を資料１と称す場合がある。

【0019】

第１導電膜２０としてＴｉＮ膜をスパッタリング法で成膜する場合、ＴｉターゲットとＡｒガスと窒素（Ｎ_２）ガスを用い、例えばＲＦパワー：３００Ｗ、到達圧力：１×１０^－４Ｐａ、Ｎ_２分圧：２～６×１０^－３Ｐａ、Ａｒ分圧：０．４Ｐａの条件で成膜する（例えば「高周波反応性スパッタリング法による窒化物薄膜作製プロセスにおよぼすターゲット金属の影響」、井上尚三 他２名、精密工学会誌、２００３年、Ｖｏｌ．６９、Ｎｏ．７、ｐｐ９７６－９８０を参照）。Ｎ_２分圧を２×１０^－３Ｐａ以上とすることで、（１１１）配向が支配的な結晶状態を有するＴｉＮ膜が形成される（例えば「反応性スパッタ蒸着による窒化チタン膜特性の窒素ガス分圧依存性」、西村生哉 他２名、表面技術、１９９２年、Ｖｏｌ．４３、Ｎｏ．６、ｐｐ５８４－５８８を参照）。

【0020】

第２導電膜２２は、一般的な条件でのスパッタリングによってＡｌ膜を成膜する。例えば、ＡｌターゲットとＡｒガスを用い、ＲＦパワー：１０Ｗ～８０Ｗ、ガス圧：０．４Ｐａの条件でのスパッタリングによってＡｌ膜を成膜する。第２導電膜２２は、Ｔｉ膜又はＴｉＮ膜である第１導電膜２０の上面に形成されるため、（１１１）配向が支配的な結晶状態を有するＡｌ膜が形成される。特に、Ｔｉ膜が（００２）配向を有する場合、及び、ＴｉＮ膜が（１１１）配向を有する場合に、（１１１）配向を有するＡｌ膜が形成され易い（例えば上記の資料１を参照）。（００２）配向を有するＴｉ膜上又は（１１１）配向を有するＴｉＮ膜上にＡｌ膜を成膜することで、（１１１）配向を有するＡｌ膜が形成され易いのは、Ｔｉの（００２）面とＴｉＮの（１１１）面の面間隔はＡｌの（１１１）面の面間隔に近いためと考えられる。

【0021】

図２（ｂ）のように、第２導電膜２２上に例えばＡＬＤ（Atomic Layer Deposition）法を用いて中間絶縁膜５０を成膜する。中間絶縁膜５０は例えば酸化アルミニウム（Ａｌ_２Ｏ_３）膜である。中間絶縁膜５０の厚さは例えば１０ｎｍ～３０ｎｍである。中間絶縁膜５０はＡＬＤ法の代わりに陽極酸化を用いて形成してもよい。ＡＬＤ法を用いて中間絶縁膜５０を成膜することで、中間絶縁膜５０の膜厚を良好に制御できる。

【0022】

図２（ｃ）のように、中間絶縁膜５０上に例えばスパッタリング法又は蒸着法を用いて超伝導膜５２を成膜する。超伝導膜５２は例えばアルミニウム（Ａｌ）膜である。超伝導膜５２の厚さは例えば５０ｎｍ～２００ｎｍである。

【0023】

図２（ｄ）のように、超伝導膜５２上に上部電極１８を形成する領域を覆うレジストマスク層５４を形成する。

【0024】

図３（ａ）のように、レジストマスク層５４をマスクとして例えば塩素系ガスを用いた反応性イオンエッチングにより超伝導膜５２をエッチングする。これにより、超伝導膜５２からなる上部電極１８が形成される。

【0025】

図３（ｂ）のように、レジストマスク層５４をマスクとして例えばイオンミリング法により中間絶縁膜５０をエッチングする。これにより、上部電極１８の下に重なって、平面視において上部電極１８とほぼ同じ大きさかつほぼ同じ形状をした絶縁膜１６が形成される。

【0026】

図３（ｃ）のように、レジストマスク層５４を除去した後、下部電極１４を形成する領域を覆うレジストマスク層５６を形成する。

【0027】

図３（ｄ）のように、レジストマスク層５６をマスクとして例えば塩素系ガスを用いた反応性イオンエッチングにより第２導電膜２２と第１導電膜２０をエッチングする。これにより、第１導電膜２０と第２導電膜２２の積層膜である下部電極１４が形成される。絶縁膜１６を挟んで下部電極１４と上部電極１８が重なる領域がジョセフソン接合部１９となる。

【0028】

図４（ａ）のように、基板１０上に下部電極１４と絶縁膜１６と上部電極１８とを覆う絶縁膜３０を成膜する。絶縁膜３０は例えばＣＶＤ法を用いて成膜する。その後、下部電極１４上及び上部電極１８上において絶縁膜３０を貫通する貫通孔５８を形成する。貫通孔５８は例えばフッ素系ガスを用いた反応性イオンエッチングにより絶縁膜３０をエッチングすることで形成する。

【0029】

図４（ｂ）のように、貫通孔５８に埋め込まれて、下部電極１４及び上部電極１８に接続した配線３２を形成する。配線３２は、例えばスパッタリング法を用いて貫通孔５８に埋め込まれるように金属膜（例えばＡｌ膜又はＡｌ合金膜）を成膜し、その後、例えばフォトリソグラフィ法及びエッチング法により金属膜をパターニングすることで形成する。

【0030】

図４（ｃ）のように、配線３２を覆うように絶縁膜３０上に保護膜３４を成膜する。保護膜３４は例えばＣＶＤ法を用いて成膜する。

【0031】

実施例１によれば、図１（ｂ）のように、下部電極１４は、Ｔｉ膜及びＴｉＮ膜の少なくとも一方を含む第１導電膜２０と、第１導電膜２０の上面に設けられ、（１１１）配向を有するＡｌを含む第２導電膜２２と、を含む。第２導電膜２２が（１１１）配向のＡｌを含むことで、下部電極１４の上面に結晶密度の高い面が現れて、下部電極１４の上面での結晶性が安定する。このため、下部電極１４の上面に絶縁膜１６が安定して形成され易くなり、絶縁膜１６の膜厚が安定する。また、下部電極１４の上面の自然酸化が進み難くなるため、この点においても絶縁膜１６の膜厚が安定する。第２導電膜２２が第１導電膜（Ｔｉ膜又はＴｉＮ膜）の上面に形成されることで、例えば第２導電膜２２がＳｉＯ_２膜の上面に形成される場合に比べて、Ａｌの結晶粒径が小さくなる。これは、Ｔｉ及びＴｉＮの結晶粒径は小さいため、その上に成膜するＡｌが下地の結晶の影響を受けて、Ａｌの結晶粒径も小さくなるためである。これにより、ジョセフソン接合部１９においてＡｌの結晶粒界が占める面積の割合のばらつきが小さくなる。このことについて、図５（ａ）から図５（ｄ）を用いて説明する。

【0032】

図５（ａ）及び図５（ｂ）は、アルミニウムの結晶粒子が大きい場合の平面模式図及び断面模式図、図５（ｃ）及び図５（ｄ）は、アルミニウムの結晶粒子が小さい場合の平面模式図及び断面模式図である。図５（ａ）のように、Ａｌの結晶粒子６０が大きい場合、ジョセフソン接合部１９の形成位置がばらつくと、ジョセフソン接合部１９においてＡｌの結晶粒界６２が占める面積の割合がばらつく。一方、図５（ｃ）のように、結晶粒子６０が小さい場合では、ジョセフソン接合部１９の形成位置がばらついても、ジョセフソン接合部１９において結晶粒界６２が占める面積の割合のばらつきが小さく抑えられる。また、図５（ｂ）のように、結晶粒子６０が大きい場合では、結晶粒界６２での凹みが大きくなる。これに対し、図５（ｄ）のように、結晶粒子６０が小さい場合では、結晶粒界６２での凹みは小さい。これらのことから、結晶粒子６０が大きい場合では、下部電極１４上に形成される絶縁膜１６の膜厚のばらつきが大きくなるが、結晶粒子６０が小さいと、絶縁膜１６の膜厚のばらつきが小さく抑えられる。

【0033】

以上のように、実施例１では、第２導電膜２２が（１１１）配向のＡｌを含んでいることで、下部電極１４の上面は結晶密度の高い面となるため、下部電極１４上に形成される絶縁膜１６の膜厚が安定する。更に、第２導電膜２２がＴｉ膜又はＴｉＮ膜である第１導電膜２０の上面に形成されることで、Ａｌの結晶粒子６０が小さくなるため、これによっても絶縁膜１６の膜厚が安定する。このように、絶縁膜１６の膜厚のばらつきが抑えられるため、ジョセフソン素子の特性のばらつきを抑えることができる。

【0034】

また、実施例１の製造方法によれば、図２（ａ）のように、スパッタリング法を用いてＴｉ膜及びＴｉＮ膜の少なくとも一方を含む第１導電膜２０とＡｌを含む第２導電膜２２とを成膜する。図３（ｄ）のように、第１導電膜２０と第１導電膜２０の上面に設けられた第２導電膜２２とを含む下部電極１４を形成する。下部電極１４上に絶縁膜１６を形成する。絶縁膜１６を介して下部電極１４に重なる領域（ジョセフソン接合部１９）を有するように上部電極１８を形成する。例えば、蒸着法を用いて成膜する場合、高融点金属であるＴｉは蒸着法での成膜が難しいため、Ｔｉ膜及びＴｉＮ膜の少なくとも一方を含む第１導電膜２０はスパッタリング法により成膜し、第２導電膜２２のみ蒸着法により成膜することになる。この場合、第１導電膜２０の上面に自然酸化膜が形成された状態で、第２導電膜２２は第１導電膜２０上に成膜されるようになる。第２導電膜２２が自然酸化膜上に成膜される場合では、（１１１）配向を有するＡｌを含む第２導電膜２２が形成され難い。一方、実施例１のように、第１導電膜２０と第２導電膜２２をスパッタリング法により成膜することで、第１導電膜２０に続いて第２導電膜２２を真空中で連続して成膜することができる。このため、第１導電膜２０の上面に自然酸化膜が形成されない状態で、第２導電膜２２が第１導電膜２０の上面に成膜される。この場合、（１１１）配向を有するＡｌを含む第２導電膜２２を形成することができる。また、第２導電膜２２のＡｌの結晶粒径が小さくなる。よって、上述したように、絶縁膜１６の膜厚を安定させることができ、ジョセフソン素子１００の特性のばらつきを抑えることができる。また、第１導電膜２０と第２導電膜２２をスパッタリング法により成膜することで、第１導電膜２０と第２導電膜２２は共に緻密な膜となる。

【0035】

また、実施例１の製造方法では、図２（ａ）のように、スパッタリング法を用いて第１導電膜２０と第２導電膜２２を成膜する。図２（ｂ）のように、第２導電膜２２上に中間絶縁膜５０を成膜する。図２（ｃ）のように、中間絶縁膜５０上に超伝導材料を含む超伝導膜５２を成膜する。図３（ａ）のように、超伝導膜５２上に形成したレジストマスク層５４（第１マスク層）をマスクとして超伝導膜５２をパターニングすることで上部電極１８を形成する。図３（ｂ）のように、レジストマスク層５４をマスクとして中間絶縁膜５０をパターニングすることで絶縁膜１６を形成する。図３（ｄ）のように、上部電極１８と絶縁膜１６を覆って第２導電膜２２上に形成したレジストマスク層５６（第２マスク層）をマスクとして第２導電膜２２と第１導電膜２０をパターニングすることで下部電極１４を形成する。これにより、特性のばらつきが抑えられたジョセフソン素子を容易に形成できる。

【0036】

また、実施例１では、第１導電膜２０は（１１１）配向を有するＴｉＮ膜である場合が好ましい。この場合、（１１１）配向を有するＡｌを含む第２導電膜２２が形成され易くなる。

【0037】

［変形例］
図６（ａ）は、実施例１の変形例１に係るジョセフソン素子１１０の断面図である。図６（ａ）のように、実施例１の変形例１では、上部電極１８の上面を覆って被覆膜７０が設けられている。被覆膜７０は例えばＴｉＮ膜又は窒化シリコン（ＳｉＮ）膜である。被覆膜７０は図２（ｄ）におけるレジストマスク層５４の代わりに形成し、被覆膜７０をマスクとして超伝導膜５２及び中間絶縁膜５０をパターニングした後に除去せずにそのまま残したものである。その他の構成は実施例１と同じであるため説明を省略する。中間絶縁膜５０はイオンミリング法でエッチングするため、レジストマスク層５４を用いる場合、レジストマスク層５４が除去されて上部電極１８がエッチングされる場合が考えられる。レジストマスク層５４の代わりにＴｉＮ膜又はＳｉＮ膜である被覆膜７０を用いることで、被覆膜７０はイオンミリング法においてレジストマスク層５４よりエッチングされ難いため、上部電極１８がエッチングされることを抑制できる。

【0038】

図６（ｂ）は、実施例１の変形例２に係るジョセフソン素子１２０の断面図である。図６（ｂ）のように、実施例１の変形例２では、平面視において絶縁膜１６は上部電極１８より大きい、上部電極１８の上面及び側面を覆って絶縁膜１６上に被覆膜７２が設けられている。平面視において被覆膜７２は絶縁膜１６とほぼ同じ大きさをしている。その他の構成は実施例１と同じであるため説明を省略する。

【実施例0039】

図７は、実施例２に係るジョセフソン素子２００の断面図である。図７のように、実施例２では、下部電極１４ａは絶縁膜１２と第１導電膜２０との間に位置する第３導電膜２４を含む。下部電極１４ａにおいて、第１導電膜２０は第３導電膜２４の上面に設けられたＴｉＮ膜である。第１導電膜２０は例えば（１１１）配向が支配的な結晶状態を有するＴｉＮ膜である。第３導電膜２４はＴｉ膜である。第３導電膜２４は例えば（００２）配向が支配的な結晶状態を有するＴｉ膜である。その他の構成は実施例１と同じであるため説明を省略する。

【0040】

［製造方法］
図８（ａ）及び図８（ｂ）は、実施例２に係るジョセフソン素子２００の製造方法を示す断面図である。図８（ａ）のように、基板１０上にスパッタリング法又はＣＶＤ法を用いて絶縁膜１２を成膜する。絶縁膜１２上にスパッタリング法を用いて第３導電膜２４と第１導電膜２０と第２導電膜２２を順に成膜する。第３導電膜２４と第１導電膜２０と第２導電膜２２は、真空を破ることなく、真空中で連続して成膜することが好ましい。第３導電膜２４はＴｉ膜である。第１導電膜２０はＴｉＮ膜である。第２導電膜２２はＡｌ膜である。

【0041】

第３導電膜２４は、ＴｉターゲットとＡｒガスを用い、例えばＲＦパワー：７．０ｋＷ、ガス圧：１×１０^－２Ｐａ、基板温度：５２３Ｋの条件でのスパッタリングにより成膜する。これにより、上述したように、（００２）配向が支配的な結晶状態を有するＴｉ膜が形成される。第１導電膜２０は、ＴｉターゲットとＡｒガスとＮ_２ガスを用い、例えばＲＦパワー：３００Ｗ、到達圧力：１×１０^－４Ｐａ、Ｎ_２分圧：２～６×１０^－３Ｐａ、Ａｒ分圧：０．４Ｐａの条件でのスパッタリングにより成膜する。これにより、上述したように、（１１１）配向が支配的な結晶状態を有するＴｉＮ膜が形成される。ＴｉＮの（１１１）面の面間隔はＴｉの（００２）面の面間隔に近いため、Ｔｉの（００２）面上にＴｉＮを成膜することで、（１１１）配向を有するＴｉＮ膜が更に形成され易くなる。第２導電膜２２は、一般的な条件でのスパッタリングによってＡｌ膜を成膜する。例えば、ＡｌターゲットとＡｒガスを用い、ＲＦパワー：１０Ｗ～８０Ｗ、ガス圧：０．４Ｐａの条件でのスパッタリングによってＡｌ膜を成膜する。Ａｌの（１１１）面の面間隔とＴｉＮの（１１１）面の面間隔は近いため、ＴｉＮの（１１１）面上にＡｌを成膜することで、（１１１）配向を有するＡｌを含む第２導電膜２２が形成され易くなる。

【0042】

その後、実施例１の図２（ｂ）から図３（ｃ）と同じ工程を行う。次いで、図８（ｂ）のように、レジストマスク層５６をマスクとして例えば塩素系ガスを用いた反応性イオンエッチングにより第２導電膜２２と第１導電膜２０と第３導電膜２４をエッチングする。これにより、第３導電膜２４と第１導電膜２０と第２導電膜２２の積層膜である下部電極１４ａが形成される。絶縁膜１６を挟んで下部電極１４ａと上部電極１８が重なる領域がジョセフソン接合部１９となる。

【0043】

その後、実施例１の図４（ａ）から図４（ｃ）と同じ工程を行う。

【0044】

実施例２によれば、第１導電膜２０は（１１１）配向を有するＴｉＮ膜である。この場合、（１１１）配向を有するＡｌを含む第２導電膜２２が形成され易くなる。

【0045】

また、実施例２では、下部電極１４ａは、絶縁膜１２と第１導電膜２０との間に設けられた、（００２）配向を有するＴｉ膜である第３導電膜２４を含む。第１導電膜２０は第３導電膜２４の上面に設けられている。ＴｉＮ膜である第１導電膜２０と基板１０との間にＴｉ膜である第３導電膜２４が設けられることで、下部電極１４ａと基板１０との間の密着性を向上させることができる。第３導電膜２４が（００２）配向を有するＴｉ膜であることで、（１１１）配向を有するＴｉＮ膜である第１導電膜２０が形成され易くなる。第１導電膜２０が（１１１）配向を有するＴｉＮ膜であることで、（１１１）配向を有するＡｌ膜である第２導電膜２２が形成され易くなる。よって、絶縁膜１６の膜厚が安定し、ジョセフソン素子の特性のばらつきが抑えられる。

【0046】

実施例２においても、実施例１の変形例１及び変形例２のように、上部電極１８の上面に被覆膜７０が設けられてもよいし、上部電極１８の側面と上面に被覆膜７２が設けられてもよい。