知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025154709
(43)【公開日】2025-10-10
(54)【発明の名称】インバータ装置
(51)【国際特許分類】
H02M 1/08 20060101AFI20251002BHJP
H02M 7/48 20070101ALI20251002BHJP
【ＦＩ】
H02M1/08 A
H02M7/48 M
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2024057864
(22)【出願日】2024-03-29
(71)【出願人】
【識別番号】000000262
【氏名又は名称】株式会社ダイヘン
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】河野 真吾
【テーマコード（参考）】
5H740
5H770
【Ｆターム（参考）】
5H740BA12
5H740BB01
5H740BB05
5H740BB08
5H740BC01
5H740BC02
5H740HH05
5H740JA01
5H740JB01
5H740KK01
5H740MM01
5H770AA05
5H770DA01
5H770DA44
5H770GA01
5H770GA07
5H770JA18X
(57)【要約】
【課題】コモンモードノイズを小さくし、誤動作及び回路故障の可能性を抑制する。
【解決手段】インバータ装置は、Ｎ個のハイサイドスイッチと、Ｎ個のハイサイドドライバと、Ｎ個のハイサイド絶縁型伝送回路と、ハイサイドＤＣ／ＤＣコンバータと、を備え、Ｎ個のハイサイドスイッチに対して、導通時における低電位側の端子の電位と非導通時における低電位側の端子の電位との電位差の絶対値が一番小さいハイサイドスイッチを第１とし、電位差の絶対値が一番大きいハイサイドスイッチを第Ｎとなるように順番に番号付けした場合、第１～第Ｎのハイサイド絶縁型伝送回路は、それぞれ直列に接続された少なくともｎ個の分割絶縁型伝送回路を含み、第ｎ以降の分割絶縁型伝送回路における２個の出力端子のうちの基準電位側端子は、第ｎのハイサイドスイッチの非導通時における低電位側の端子と同じ電位の箇所に接続される。
【選択図】図３
【解決手段】インバータ装置は、Ｎ個のハイサイドスイッチと、Ｎ個のハイサイドドライバと、Ｎ個のハイサイド絶縁型伝送回路と、ハイサイドＤＣ／ＤＣコンバータと、を備え、Ｎ個のハイサイドスイッチに対して、導通時における低電位側の端子の電位と非導通時における低電位側の端子の電位との電位差の絶対値が一番小さいハイサイドスイッチを第１とし、電位差の絶対値が一番大きいハイサイドスイッチを第Ｎとなるように順番に番号付けした場合、第１～第Ｎのハイサイド絶縁型伝送回路は、それぞれ直列に接続された少なくともｎ個の分割絶縁型伝送回路を含み、第ｎ以降の分割絶縁型伝送回路における２個の出力端子のうちの基準電位側端子は、第ｎのハイサイドスイッチの非導通時における低電位側の端子と同じ電位の箇所に接続される。
【選択図】図３
【特許請求の範囲】
【請求項1】
第１電圧が印加される第１入力端子と、パルス電圧出力端子との間に直列に接続されたＮ個のハイサイドスイッチ（Ｎは、２以上の整数）と、
前記Ｎ個のハイサイドスイッチに一対一で設けられ、ハイサイド制御信号を受け取り、前記ハイサイド制御信号に応じて前記Ｎ個のハイサイドスイッチのうちの対応するハイサイドスイッチを導通または非導通に切り替えるＮ個のハイサイドドライバと、
前記Ｎ個のハイサイドドライバに一対一で設けられ、制御回路から出力された信号を受け取り、前記制御回路から絶縁された前記ハイサイド制御信号を、前記Ｎ個のハイサイドドライバのうちの対応するハイサイドドライバに与えるＮ個のハイサイド絶縁型伝送回路と、
前記Ｎ個のハイサイドドライバのそれぞれに対して駆動電圧を供給するハイサイドＤＣ／ＤＣコンバータと、
を備え、
前記Ｎ個のハイサイドスイッチに対して、導通時における低電位側の端子の電位と非導通時における低電位側の端子の電位との電位差の絶対値が一番小さいハイサイドスイッチを第１とし、前記電位差の絶対値が一番大きいハイサイドスイッチを第Ｎとなるように順番に番号付けした場合、
前記第１～第Ｎのハイサイド絶縁型伝送回路のうちの第ｎのハイサイド絶縁型伝送回路（ｎは、１以上、Ｎ以下の整数）における２個の出力端子のうちの基準電位側端子は、第ｎのハイサイドスイッチの非導通時における低電位側の端子と同じ電位の箇所又は前記低電位側の端子に対して所定の電位差の電位の箇所に接続され、
前記第１～第Ｎのハイサイド絶縁型伝送回路は、それぞれ直列に接続された少なくともｎ個の分割絶縁型伝送回路を含み、このうち前記制御回路側から数えて第ｎ以降の分割絶縁型伝送回路における２個の出力端子のうちの基準電位側端子は、第ｎのハイサイドスイッチの非導通時における低電位側の端子と同じ電位の箇所又は前記低電位側の端子に対して所定の電位差の電位の箇所に接続される
インバータ装置。
前記Ｎ個のハイサイドスイッチに一対一で設けられ、ハイサイド制御信号を受け取り、前記ハイサイド制御信号に応じて前記Ｎ個のハイサイドスイッチのうちの対応するハイサイドスイッチを導通または非導通に切り替えるＮ個のハイサイドドライバと、
前記Ｎ個のハイサイドドライバに一対一で設けられ、制御回路から出力された信号を受け取り、前記制御回路から絶縁された前記ハイサイド制御信号を、前記Ｎ個のハイサイドドライバのうちの対応するハイサイドドライバに与えるＮ個のハイサイド絶縁型伝送回路と、
前記Ｎ個のハイサイドドライバのそれぞれに対して駆動電圧を供給するハイサイドＤＣ／ＤＣコンバータと、
を備え、
前記Ｎ個のハイサイドスイッチに対して、導通時における低電位側の端子の電位と非導通時における低電位側の端子の電位との電位差の絶対値が一番小さいハイサイドスイッチを第１とし、前記電位差の絶対値が一番大きいハイサイドスイッチを第Ｎとなるように順番に番号付けした場合、
前記第１～第Ｎのハイサイド絶縁型伝送回路のうちの第ｎのハイサイド絶縁型伝送回路（ｎは、１以上、Ｎ以下の整数）における２個の出力端子のうちの基準電位側端子は、第ｎのハイサイドスイッチの非導通時における低電位側の端子と同じ電位の箇所又は前記低電位側の端子に対して所定の電位差の電位の箇所に接続され、
前記第１～第Ｎのハイサイド絶縁型伝送回路は、それぞれ直列に接続された少なくともｎ個の分割絶縁型伝送回路を含み、このうち前記制御回路側から数えて第ｎ以降の分割絶縁型伝送回路における２個の出力端子のうちの基準電位側端子は、第ｎのハイサイドスイッチの非導通時における低電位側の端子と同じ電位の箇所又は前記低電位側の端子に対して所定の電位差の電位の箇所に接続される
インバータ装置。
【請求項2】
前記パルス電圧出力端子と、前記第１電圧より低い第２電圧が印加される第２入力端子との間に直列に接続されたＭ個のローサイドスイッチ（Ｍは、２以上の整数）と、
前記Ｍ個のローサイドスイッチに一対一で設けられ、ローサイド制御信号を受け取り、前記ローサイド制御信号に応じて前記Ｍ個のローサイドスイッチのうちの対応するローサイドスイッチを導通または非導通に切り替えるＭ個のローサイドドライバと、
前記Ｍ個のローサイドドライバに一対一で設けられ、前記制御回路から出力された信号を受け取り、前記制御回路から絶縁された前記ローサイド制御信号を、前記Ｍ個のローサイドドライバのうちの対応するローサイドドライバに与えるＭ個のローサイド絶縁型伝送回路と、
前記Ｍ個のローサイドドライバのそれぞれに対して駆動電圧を供給するローサイドＤＣ／ＤＣコンバータと、
を備え、
前記Ｍ個のローサイドスイッチに対して、導通時における低電位側の端子の電位と非導通時における低電位側の端子の電位との電位差の絶対値が一番小さいローサイドスイッチを第１とし、前記電位差の絶対値が一番大きいローサイドスイッチを第Ｍとなるように順番に番号付けした場合、
前記第１～第Ｍのローサイド絶縁型伝送回路のうちの第ｍのローサイド絶縁型伝送回路（ｍは、１以上、Ｍ以下の整数）における２個の出力端子のうちの基準電位側端子は、第ｍのローサイドスイッチの非導通時における低電位側の端子と同じ電位の箇所又は前記低電位側の端子に対して所定の電位差の電位の箇所に接続され、
前記第１～第Ｍのローサイド絶縁型伝送回路は、それぞれ直列に接続された少なくともｍ個の分割絶縁型伝送回路を含み、このうち前記制御回路側から数えて第ｍ以降の分割絶縁型伝送回路における２個の出力端子のうちの基準電位側端子は、第ｍのローサイドスイッチの非導通時における低電位側の端子と同じ電位の箇所又は前記低電位側の端子に対して所定の電位差の電位の箇所に接続される
請求項１に記載のインバータ装置。
前記Ｍ個のローサイドスイッチに一対一で設けられ、ローサイド制御信号を受け取り、前記ローサイド制御信号に応じて前記Ｍ個のローサイドスイッチのうちの対応するローサイドスイッチを導通または非導通に切り替えるＭ個のローサイドドライバと、
前記Ｍ個のローサイドドライバに一対一で設けられ、前記制御回路から出力された信号を受け取り、前記制御回路から絶縁された前記ローサイド制御信号を、前記Ｍ個のローサイドドライバのうちの対応するローサイドドライバに与えるＭ個のローサイド絶縁型伝送回路と、
前記Ｍ個のローサイドドライバのそれぞれに対して駆動電圧を供給するローサイドＤＣ／ＤＣコンバータと、
を備え、
前記Ｍ個のローサイドスイッチに対して、導通時における低電位側の端子の電位と非導通時における低電位側の端子の電位との電位差の絶対値が一番小さいローサイドスイッチを第１とし、前記電位差の絶対値が一番大きいローサイドスイッチを第Ｍとなるように順番に番号付けした場合、
前記第１～第Ｍのローサイド絶縁型伝送回路のうちの第ｍのローサイド絶縁型伝送回路（ｍは、１以上、Ｍ以下の整数）における２個の出力端子のうちの基準電位側端子は、第ｍのローサイドスイッチの非導通時における低電位側の端子と同じ電位の箇所又は前記低電位側の端子に対して所定の電位差の電位の箇所に接続され、
前記第１～第Ｍのローサイド絶縁型伝送回路は、それぞれ直列に接続された少なくともｍ個の分割絶縁型伝送回路を含み、このうち前記制御回路側から数えて第ｍ以降の分割絶縁型伝送回路における２個の出力端子のうちの基準電位側端子は、第ｍのローサイドスイッチの非導通時における低電位側の端子と同じ電位の箇所又は前記低電位側の端子に対して所定の電位差の電位の箇所に接続される
請求項１に記載のインバータ装置。
【請求項3】
前記Ｎ個のハイサイドスイッチは、同期して導通または非導通に切り替えられ、
前記Ｍ個のローサイドスイッチは、同期して導通または非導通に切り替えられ、
前記Ｎ個のハイサイドスイッチと、前記Ｍ個のローサイドスイッチとは、導通または非導通が相補的に切り替えられる
請求項２に記載のインバータ装置。
前記Ｍ個のローサイドスイッチは、同期して導通または非導通に切り替えられ、
前記Ｎ個のハイサイドスイッチと、前記Ｍ個のローサイドスイッチとは、導通または非導通が相補的に切り替えられる
請求項２に記載のインバータ装置。
【請求項4】
前記Ｎ個のハイサイド絶縁型伝送回路のそれぞれは、
直列に接続されたＮ個の分割絶縁型伝送回路を含み、
前記Ｎ個の分割絶縁型伝送回路のそれぞれは、直列に接続された前段の回路から信号を受け取り、受け取った信号に応じた信号であって、前記前段の回路から絶縁された信号を出力し、
前記Ｎ個の分割絶縁型伝送回路のうちの先頭の分割絶縁型伝送回路は、前記制御回路から出力された信号を受け取り、前記Ｎ個の分割絶縁型伝送回路のうちの末尾の分割絶縁型伝送回路は、対応するハイサイドドライバに前記ハイサイド制御信号を与える
請求項１に記載のインバータ装置。
直列に接続されたＮ個の分割絶縁型伝送回路を含み、
前記Ｎ個の分割絶縁型伝送回路のそれぞれは、直列に接続された前段の回路から信号を受け取り、受け取った信号に応じた信号であって、前記前段の回路から絶縁された信号を出力し、
前記Ｎ個の分割絶縁型伝送回路のうちの先頭の分割絶縁型伝送回路は、前記制御回路から出力された信号を受け取り、前記Ｎ個の分割絶縁型伝送回路のうちの末尾の分割絶縁型伝送回路は、対応するハイサイドドライバに前記ハイサイド制御信号を与える
請求項１に記載のインバータ装置。
【請求項5】
前記Ｍ個のローサイド絶縁型伝送回路のそれぞれは、
直列に接続されたＭ個の分割絶縁型伝送回路を含み、
前記Ｍ個の分割絶縁型伝送回路のそれぞれは、直列に接続された前段の回路から信号を受け取り、受け取った信号に応じた信号であって、前記前段の回路から絶縁された信号を出力し、
前記Ｍ個の分割絶縁型伝送回路のうちの先頭の分割絶縁型伝送回路は、前記制御回路から出力された信号を受け取り、前記Ｍ個の分割絶縁型伝送回路のうちの末尾の分割絶縁型伝送回路は、対応するローサイドドライバに前記ローサイド制御信号を与える
請求項２に記載のインバータ装置。
直列に接続されたＭ個の分割絶縁型伝送回路を含み、
前記Ｍ個の分割絶縁型伝送回路のそれぞれは、直列に接続された前段の回路から信号を受け取り、受け取った信号に応じた信号であって、前記前段の回路から絶縁された信号を出力し、
前記Ｍ個の分割絶縁型伝送回路のうちの先頭の分割絶縁型伝送回路は、前記制御回路から出力された信号を受け取り、前記Ｍ個の分割絶縁型伝送回路のうちの末尾の分割絶縁型伝送回路は、対応するローサイドドライバに前記ローサイド制御信号を与える
請求項２に記載のインバータ装置。
【請求項6】
前記ハイサイドＤＣ／ＤＣコンバータは、前記Ｎ個のハイサイドドライバに一対一で設けられ、それぞれが絶縁型の直流－直流の電力変換をするＮ個の分割ＤＣ／ＤＣコンバータが直列接続されて構成されており、
前記Ｎ個の分割ＤＣ／ＤＣコンバータに対して、外部回路から出力された電圧を受け取る分割ＤＣ／ＤＣコンバータを第１の分割ＤＣ／ＤＣコンバータとし、末尾の分割ＤＣ／ＤＣコンバータが第Ｎの分割ＤＣ／ＤＣコンバータとなるように順番に番号付けした場合、
前記第１～第Ｎの分割ＤＣ／ＤＣコンバータは、それぞれ前記Ｎ個のハイサイドスイッチのうちの非導通時における低電位側の端子の電位の絶対値が一番小さいハイサイドスイッチに対応するハイサイドドライバから非導通時における低電位側の端子の電位の絶対値が一番大きいハイサイドスイッチに対応するハイサイドドライバに向かう順番で、それぞれに対応するハイサイドドライバに対して駆動電圧を供給するものであり、
第ｎの分割ＤＣ／ＤＣコンバータにおける２個の出力端子のうちの基準電位側端子は、第ｎのハイサイドスイッチの非導通時における低電位側の端子と同じ電位の箇所又は前記低電位側の端子に対して所定の電位差の電位の箇所に接続される
請求項１に記載のインバータ装置。
前記Ｎ個の分割ＤＣ／ＤＣコンバータに対して、外部回路から出力された電圧を受け取る分割ＤＣ／ＤＣコンバータを第１の分割ＤＣ／ＤＣコンバータとし、末尾の分割ＤＣ／ＤＣコンバータが第Ｎの分割ＤＣ／ＤＣコンバータとなるように順番に番号付けした場合、
前記第１～第Ｎの分割ＤＣ／ＤＣコンバータは、それぞれ前記Ｎ個のハイサイドスイッチのうちの非導通時における低電位側の端子の電位の絶対値が一番小さいハイサイドスイッチに対応するハイサイドドライバから非導通時における低電位側の端子の電位の絶対値が一番大きいハイサイドスイッチに対応するハイサイドドライバに向かう順番で、それぞれに対応するハイサイドドライバに対して駆動電圧を供給するものであり、
第ｎの分割ＤＣ／ＤＣコンバータにおける２個の出力端子のうちの基準電位側端子は、第ｎのハイサイドスイッチの非導通時における低電位側の端子と同じ電位の箇所又は前記低電位側の端子に対して所定の電位差の電位の箇所に接続される
請求項１に記載のインバータ装置。
【請求項7】
前記ローサイドＤＣ／ＤＣコンバータは、前記Ｍ個のローサイドドライバに一対一で設けられ、それぞれが絶縁型の直流－直流の電力変換をするＭ個の分割ＤＣ／ＤＣコンバータが直列接続されて構成されており、
前記Ｍ個の分割ＤＣ／ＤＣコンバータに対して、外部回路から出力された電圧を受け取る分割ＤＣ／ＤＣコンバータを第１の分割ＤＣ／ＤＣコンバータとし、末尾の分割ＤＣ／ＤＣコンバータが第Ｍの分割ＤＣ／ＤＣコンバータとなるように順番に番号付けした場合、
前記第１～第Ｍの分割ＤＣ／ＤＣコンバータは、それぞれ前記Ｍ個のローサイドスイッチのうちの非導通時における低電位側の端子の電位の絶対値が一番小さいローサイドスイッチに対応するローサイドドライバから非導通時における低電位側の端子の電位の絶対値が一番大きいローサイドスイッチに対応するローサイドドライバに向かう順番で、それぞれに対応するローサイドドライバに対して駆動電圧を供給するものであり、
第ｍの分割ＤＣ／ＤＣコンバータにおける２個の出力端子のうちの基準電位側端子は、第ｍのローサイドスイッチの非導通時における低電位側の端子と同じ電位の箇所又は前記低電位側の端子に対して所定の電位差の電位の箇所に接続される
請求項２に記載のインバータ装置。
前記Ｍ個の分割ＤＣ／ＤＣコンバータに対して、外部回路から出力された電圧を受け取る分割ＤＣ／ＤＣコンバータを第１の分割ＤＣ／ＤＣコンバータとし、末尾の分割ＤＣ／ＤＣコンバータが第Ｍの分割ＤＣ／ＤＣコンバータとなるように順番に番号付けした場合、
前記第１～第Ｍの分割ＤＣ／ＤＣコンバータは、それぞれ前記Ｍ個のローサイドスイッチのうちの非導通時における低電位側の端子の電位の絶対値が一番小さいローサイドスイッチに対応するローサイドドライバから非導通時における低電位側の端子の電位の絶対値が一番大きいローサイドスイッチに対応するローサイドドライバに向かう順番で、それぞれに対応するローサイドドライバに対して駆動電圧を供給するものであり、
第ｍの分割ＤＣ／ＤＣコンバータにおける２個の出力端子のうちの基準電位側端子は、第ｍのローサイドスイッチの非導通時における低電位側の端子と同じ電位の箇所又は前記低電位側の端子に対して所定の電位差の電位の箇所に接続される
請求項２に記載のインバータ装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、インバータ装置に関する。
【背景技術】
【0002】
例えばプラズマ装置等に数ｋＶ～数１０ｋの振幅の高電圧のパルスを印加する場合がある（特許文献１参照）。このような、高電圧のパルスを発生するインバータ装置は、スイッチとして、高耐圧のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）又は高耐圧のＩＧＢＴ（Insulated-Gate Bipolar Transistor）等が用いられる。
【0003】
このような高電圧のパルスを発生するインバータ装置は、スイッチと、スイッチを制御するための制御回路との間の配線を絶縁して信号を伝達する絶縁型の伝送回路を備える。例えば、高電圧のパルスを発生するインバータ装置は、トランスにより入力側（一次側）の配線と、出力側（二次側）の配線とを電気的に絶縁して信号を伝達する絶縁型の伝送回回路を備える。また、例えば、高電圧のパルスを発生するインバータ装置は、電気信号を発光素子で光に変換し、光を受光素子で電子信号に変換することにより絶縁をする光ファイバを用いた伝送回路を備えてもよい。さらに、高電圧のパルスを発生するインバータ装置は、駆動回路に電力を供給する電力変換回路として、絶縁型ＤＣ／ＤＣコンバータを備える。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０２３－９５４８３号公報
【特許文献2】特開２０２０－１１４１４２号公報
【非特許文献】
【0005】
【非特許文献1】神宮 克哉、和田 圭二、“ゲート信号遅延によるSiC-MOSFET直列接続時における電圧バランス制御”、２０１８年１１月１日、電気学会論文誌Ｄ（産業応用部誌）／１３８巻（２０１８）１１号、ｐ．８６４－８７０
【発明の概要】
【発明が解決しようとする課題】
【0006】
ところで、高電圧のパルスを発生するインバータ装置は、高速にスイッチングをした場合、絶縁型の回路の入出力間に、大きな電圧時間変化（ｄＶ／ｄｔ）であるコモンモードノイズが発生する。絶縁型の伝送回路及び絶縁型ＤＣ／ＤＣコンバータは、大きなコモンモードノイズが発生した場合、電圧時間変化によって生じる電流変化によって誤動作又は故障をする場合がある。例えば、光ファイバ又はトランスを用いた伝送回路は、このような電流変化に対する耐性が、同相過渡耐性又はコモンモード耐量（ＣＭＴＩ）として規定される。絶縁型の伝送回路は、一般的な半導体により実現された場合、数１０ｋＶ／μｓ～数１００ｋＶ／μｓ程度の耐性を有する。また、絶縁型ＤＣ／ＤＣコンバータは、このような電流変化に対する耐性が、コモンモード電流耐性として規定される。
【0007】
高電圧のパルスを発生するインバータ装置は、絶縁型の伝送回路を同相過渡耐性及びコモンモード耐性の規定範囲内で用いる場合、高価な回路を用いるか、スイッチのスイッチング速度を遅くしなければならない。また、高電圧のパルスを発生するインバータ装置は、絶縁型ＤＣ／ＤＣコンバータをコモンモード電流耐性の規定範囲内で用いる場合、同様に、高価な回路を用いるか、スイッチのスイッチング速度を遅くしなければならない。しかしながら、高電圧のパルスを発生するインバータ装置は、高価な回路を用いた場合、コストが高くなってしまい、スイッチのスイッチング速度を遅くした場合、スイッチ損失が大きくなってしまう。
【0008】
また、このような対策のため、高電圧のパルスを発生するインバータ装置は、絶縁型の伝送回路を直列に複数個接続したり、絶縁型ＤＣ／ＤＣコンバータを直列に複数個接続したりすることにより、個々の回路のコモンモードノイズの負担を軽減することができる（例えば、特許文献２及び非特許文献１）。しかし、各回路は、入出力間の寄生容量にばらつきがあるので、容量の大きい回路の入出力間より、容量の小さい回路の入出力間に大きな電圧が印加される。従って、高電圧のパルスを発生するインバータ装置は、絶縁型の伝送回路を直列に複数個接続したり、ＤＣ／ＤＣコンバータを直列に複数個接続したりした場合であっても、個々の回路のコモンモードノイズの負担を軽減することが好ましい。
【0009】
本発明は、上記に鑑みてなされたものであって、Ｎ個のハイサイド絶縁型伝送回路のそれぞれに印加されるコモンモードノイズを小さくし、誤動作及び回路故障の可能性を抑制することができるインバータ装置を提供する。
【課題を解決するための手段】
【0010】
上述した課題を解決し、目的を達成するために、本発明に係るインバータ装置は、第１電圧が印加される第１入力端子と、パルス電圧出力端子との間に直列に接続されたＮ個のハイサイドスイッチ（Ｎは、２以上の整数）と、前記Ｎ個のハイサイドスイッチに一対一で設けられ、ハイサイド制御信号を受け取り、前記ハイサイド制御信号に応じて前記Ｎ個のハイサイドスイッチのうちの対応するハイサイドスイッチを導通または非導通に切り替えるＮ個のハイサイドドライバと、前記Ｎ個のハイサイドドライバに一対一で設けられ、制御回路から出力された信号を受け取り、前記制御回路から絶縁された前記ハイサイド制御信号を、前記Ｎ個のハイサイドドライバのうちの対応するハイサイドドライバに与えるＮ個のハイサイド絶縁型伝送回路と、前記Ｎ個のハイサイドドライバのそれぞれに対して駆動電圧を供給するハイサイドＤＣ／ＤＣコンバータと、を備え、前記Ｎ個のハイサイドスイッチに対して、導通時における低電位側の端子の電位と非導通時における低電位側の端子の電位との電位差の絶対値が一番小さいハイサイドスイッチを第１とし、前記電位差の絶対値が一番大きいハイサイドスイッチを第Ｎとなるように順番に番号付けした場合、前記第１～第Ｎのハイサイド絶縁型伝送回路のうちの第ｎのハイサイド絶縁型伝送回路（ｎは、１以上、Ｎ以下の整数）における２個の出力端子のうちの基準電位側端子は、第ｎのハイサイドスイッチの非導通時における低電位側の端子と同じ電位の箇所又は前記低電位側の端子に対して所定の電位差の電位の箇所に接続され、前記第１～第Ｎのハイサイド絶縁型伝送回路は、それぞれ直列に接続された少なくともｎ個の分割絶縁型伝送回路を含み、このうち前記制御回路側から数えて第ｎ以降の分割絶縁型伝送回路における２個の出力端子のうちの基準電位側端子は、第ｎのハイサイドスイッチの非導通時における低電位側の端子と同じ電位の箇所又は前記低電位側の端子に対して所定の電位差の電位の箇所に接続される。
【発明の効果】
【0011】
本発明によれば、Ｎ個のハイサイド絶縁型伝送回路のそれぞれに印加されるコモンモードノイズを小さくし、誤動作及び回路故障の可能性を抑制することができる。
【図面の簡単な説明】
【0012】
【発明を実施するための形態】
【0013】
（第１実施形態）
図１は、第１実施形態に係る送信装置１０及びインバータ装置２０を示す図である。
図１は、第１実施形態に係る送信装置１０及びインバータ装置２０を示す図である。
【0014】
送信装置１０は、制御信号をインバータ装置２０に送信する。例えば、送信装置１０は、制御信号として、光信号をインバータ装置２０に送信してもよい。また、送信装置１０は、制御信号として、電気信号をインバータ装置２０に送信してもよい。
【0015】
インバータ装置２０は、送信装置１０から制御信号を受信し、受信した制御信号に応じてスイッチングする。インバータ装置２０は、第１入力端子２２と、第２入力端子２４と、基準電圧入力端子２６と、駆動電圧入力端子２８と、信号入力端子３２と、パルス電圧出力端子３４とを備える。第１入力端子２２、第２入力端子２４、基準電圧入力端子２６、駆動電圧入力端子２８、信号入力端子３２及びパルス電圧出力端子３４は、電極又は金属パット等であってもよいし、電気配線の一部分であってもよい。
【0016】
第１入力端子２２は、第１電圧が印加される。第２入力端子２４は、第１電圧より低い第２電圧が印加される。本実施形態において、第２電圧は、負の電圧である。本実施形態において、第１電圧は、出力側の電力線系統のグランド電位である０Ｖである。本実施形態において、第２電圧は、出力側の電力線系統の－３ｋＶである。なお、第２電圧が第１電圧より低ければ、第１電圧及び第２電圧は、このような電圧値に限らず、他の電圧値であってもよい。例えば、第１電圧がグランド電位である０Ｖであり、第２電圧が－１０ｋＶであってもよいし、第１電圧が１５ｋＶであり、第２電圧がグランド電位である０Ｖであってもよい。また、第１電圧及び第２電圧のそれぞれは、時間経過に従って変化する電圧であってもよい。例えば、第１電圧及び第２電圧のそれぞれは、パルス電圧又は正弦波電圧等であってもよい。
【0017】
基準電圧入力端子２６は、入力側の電力線系統の基準電圧である０Ｖが印加される。駆動電圧入力端子２８は、電源電圧が印加される。本実施形態においては、駆動電圧入力端子２８は、電源電圧として、入力側の電力線系統の＋２４Ｖが印加される。電源電圧は、＋２４Ｖに限らず、他の直流電圧であってもよい。
【0018】
信号入力端子３２は、送信装置１０から出力された制御信号が与えられる。
【0019】
パルス電圧出力端子３４は、第１入力端子２２に印加された第１電圧（０Ｖ）又は第２入力端子２４に印加された第２電圧（－３ｋＶ）の何れかを出力する。なお、パルス電圧出力端子３４は、第１電圧（０Ｖ）及び第２電圧（－３ｋＶ）の何れも出力せずに、ハイインピーダンスの状態となってもよい。
【0020】
インバータ装置２０は、信号入力端子３２に供給された制御信号に応じて、パルス電圧出力端子３４から、第１入力端子２２に印加される第１電圧（０Ｖ）を出力するか、第２入力端子２４に印加される第２電圧（－３ｋＶ）を出力するかを切り替える。また、インバータ装置２０の内部回路は、駆動電圧入力端子２８から供給される電力に基づき駆動する。
【0021】
図２は、第１実施形態に係るインバータ装置２０の構成を示す図である。
【0022】
インバータ装置２０は、Ｎ個のハイサイドスイッチ４２（４２－１～４２Ｎ）（Ｎは、２以上の整数）と、Ｍ個のローサイドスイッチ４４（４４－１～４４－Ｍ）（Ｍは、２以上の整数）と、ハイサイド駆動回路４６と、ローサイド駆動回路４８と、制御回路５０とを備える。
【0023】
Ｎ個のハイサイドスイッチ４２は、第１入力端子２２とパルス電圧出力端子３４との間に直列に接続される。Ｎ個のハイサイドスイッチ４２のそれぞれは、導通又は非導通に切り替えられる。Ｎ個のハイサイドスイッチ４２は、全てが導通に切り替えられた場合、第１入力端子２２とパルス電圧出力端子３４との間を導通させることができる。Ｎ個のハイサイドスイッチ４２は、少なくとも１個が非導通に切り替えられた場合、第１入力端子２２とパルス電圧出力端子３４との間を非導通とさせることができる。
【0024】
Ｍ個のローサイドスイッチ４４は、第２入力端子２４とパルス電圧出力端子３４との間に直列に接続される。Ｍ個のローサイドスイッチ４４のそれぞれは、導通又は非導通に切り替えられる。Ｍ個のローサイドスイッチ４４は、全てが導通に切り替えられた場合、第２入力端子２４とパルス電圧出力端子３４との間を導通させることができる。Ｍ個のローサイドスイッチ４４は、少なくとも１個が非導通に切り替えられた場合、第２入力端子２４とパルス電圧出力端子３４との間を非導通とさせることができる。
【0025】
制御回路５０は、信号入力端子３２を介して、送信装置１０から送信された制御信号を受信する。制御回路５０は、信号入力端子３２を介して受信した制御信号に応じた、第１の制御信号と第２の制御信号とを生成する。第１の制御信号と第２の制御信号とは、互いに論理が反転した信号である。第１の制御信号がハイ論理（例えば５Ｖの電圧信号）である場合、第２の制御信号は、ロー論理（例えば０Ｖの電圧信号）である。また、第１の制御信号がロー論理である場合、第２の制御信号は、ハイ論理である。
【0026】
ハイサイド駆動回路４６は、制御回路５０から第１の制御信号を受け取り、第１の制御信号の論理の変化に応じて、Ｎ個のハイサイドスイッチ４２を同期して導通又は非導通に切り替える。ハイサイド駆動回路４６は、電源電圧（＋２４Ｖ）を電力源として動作する。
【0027】
ローサイド駆動回路４８は、制御回路５０から第２の制御信号を受け取り、第２の制御信号の論理の変化に応じて、Ｍ個のローサイドスイッチ４４を同期して導通又は非導通に切り替える。ローサイド駆動回路４８は、電源電圧（＋２４Ｖ）を電力源として動作する。
【0028】
例えば、ハイサイド駆動回路４６は、第１の制御信号がハイ論理である場合、Ｎ個のハイサイドスイッチ４２を導通とし、第１の制御信号がロー論理である場合、Ｎ個のハイサイドスイッチ４２を非導通とする。例えば、ローサイド駆動回路４８は、第２の制御信号がハイ論理である場合、Ｍ個のローサイドスイッチ４４を導通とし、第２の制御信号がロー論理である場合、Ｍ個のローサイドスイッチ４４を非導通とする。これにより、制御回路５０は、Ｎ個のハイサイドスイッチ４２が導通となっている場合、Ｍ個のローサイドスイッチ４４を、非導通とすることができる。また、制御回路５０は、Ｎ個のハイサイドスイッチ４２が非導通となっている場合、Ｍ個のローサイドスイッチ４４を導通とすることができる。従って、Ｎ個のハイサイドスイッチ４２と、Ｍ個のローサイドスイッチ４４とは、導通又は非導通が相補的に切り替えられる。これにより、インバータ装置２０は、信号入力端子３２に印加された制御信号に応じて、パルス電圧出力端子３４から第１電圧（０Ｖ）を出力するか、第２電圧（－３ｋＶ）を出力するかを切り替えることができる。
【0029】
Ｎ個のハイサイドスイッチ４２のそれぞれは、ＮチャネルのＭＯＳＦＥＴである。図２は、Ｎ＝３の場合の構成例を示している。Ｎ個のハイサイドスイッチ４２は、ドレイン－ソースが直列に並ぶように接続される。Ｎ個のハイサイドスイッチ４２のそれぞれは、ドレインが第１入力端子２２の側に配置され、ソースがパルス電圧出力端子３４の側に配置される。また、Ｎ個のハイサイドスイッチ４２のそれぞれは、ゲート－ソース間に、ハイサイド駆動回路４６から電圧が印加される。Ｎ個のハイサイドスイッチ４２のそれぞれは、ゲート－ソース間に印加された電圧に応じて、ドレイン－ソース間が導通（ＯＮ）又は非導通（ＯＦＦ）に切り替えられる。
【0030】
第１入力端子２２は、第２入力端子２４より高い電圧が印加される。Ｎ個のハイサイドスイッチ４２のそれぞれは、ボディーダイオードを含む。ボディーダイオードは、アノードがソースに接続され、カソードがドレインに接続される。従って、Ｎ個のハイサイドスイッチ４２のそれぞれにおいて、ドレインは、非導通時における高電位側の端子となり、ソースは、非導通時における低電位側の端子となる。
【0031】
導通時において、Ｎ個のハイサイドスイッチ４２のそれぞれにおける低電位側の端子（ソース）の電位は、第１入力端子２２に印加される第１電圧（０Ｖ）となる。
【0032】
Ｎ個のハイサイドスイッチ４２が非導通時において、パルス電圧出力端子３４の電位は、第２入力端子２４に印加される第２電圧（－３Ｖ）となる。従って、非導通時において、Ｎ個のハイサイドスイッチ４２のそれぞれにおける低電位側の端子（ソース）の電位は、第１入力端子２２の電位（０Ｖ）と第２入力端子２４の電位（－３ｋＶ）との電位差（３ｋＶ）に、第１分圧比を乗じた分圧電圧を、パルス電圧出力端子３４の電位（－３ｋＶ）に加算した値となる。なお、第１分圧比は、Ｎを、パルス電圧出力端子３４から低電位側の端子（ソース）までのボディーダイオードの個数により除算した値である。
【0033】
ここで、Ｎ個のハイサイドスイッチ４２に対して、導通時における低電位側の端子の電位と非導通における低電位側の端子の電位との電位差の絶対値が一番小さいハイサイドスイッチ４２を第１とし、電位差の絶対値が一番大きいハイサイドスイッチ４２を第Ｎとなるように、電位差が小さい方から順番に番号付けをする。この場合、第１～第ＮのＮ個のハイサイドスイッチ４２のうちの電位差の絶対値が小さい方からｎ番目のハイサイドスイッチ４２（ｎは、１以上、Ｎ以下の整数）は、第ｎのハイサイドスイッチ４２－ｎとなる。
【0034】
図２の構成例において、最も第１入力端子２２の側に配置されるハイサイドスイッチ４２は、導通時（ＯＮ）における低電位側の端子（ソース）の電位が０Ｖとなり、非導通時（ＯＦＦ）における低電位側の端子（ソース）の電位が－１ｋＶとなり、電位差が１ｋＶとなる。第１入力端子２２の側から２番目に配置されるハイサイドスイッチ４２は、導通時（ＯＮ）における低電位側の端子（ソース）の電位が０Ｖとなり、非導通時（ＯＦＦ）における低電位側の端子（ソース）の電位が－２ｋＶとなり、電位差が２ｋＶとなる。最もパルス電圧出力端子３４の側に配置されるハイサイドスイッチ４２は、導通時（ＯＮ）における低電位側の端子（ソース）の電位が０Ｖとなり、非導通時（ＯＦＦ）における低電位側の端子の電位が－３ｋＶとなり、電位差が３ｋＶとなる。従って、図２の構成例において、最も第１入力端子２２の側に配置されるハイサイドスイッチ４２が第１のハイサイドスイッチ４２－１となる。第１入力端子２２の側から２番目に配置されるハイサイドスイッチ４２は、第２のハイサイドスイッチ４２－２となる。最もパルス電圧出力端子３４の側に配置されるハイサイドスイッチ４２は、第３のハイサイドスイッチ４２－３となる。
【0035】
Ｍ個のローサイドスイッチ４４のそれぞれは、ＮチャネルのＭＯＳＦＥＴである。図２は、Ｍ＝３の場合の構成例を示している。Ｍ個のローサイドスイッチ４４は、ドレイン－ソースが直列に並ぶように接続される。Ｍ個のローサイドスイッチ４４のそれぞれは、ドレインがパルス電圧出力端子３４の側に配置され、ソースが第２入力端子２４の側に配置される。また、Ｍ個のローサイドスイッチ４４のそれぞれは、ゲート－ソース間に、ローサイド駆動回路４８から電圧が印加される。Ｍ個のローサイドスイッチ４４のそれぞれは、ゲート－ソース間に印加された電圧に応じて、ドレイン－ソース間が導通（ＯＮ）又は非導通（ＯＦＦ）に切り替えられる。
【0036】
第１入力端子２２は、第２入力端子２４より高い電圧が印加される。Ｍ個のローサイドスイッチ４４のそれぞれは、ボディーダイオードを含む。ボディーダイオードは、アノードがソースに接続され、カソードがドレインに接続される。従って、Ｍ個のローサイドスイッチ４４のそれぞれにおいて、ドレインは、非導通時における高電位側の端子となり、ソースは、非導通時における低電位側の端子となる。
【0037】
導通時において、Ｍ個のローサイドスイッチ４４のそれぞれにおける低電位側の端子（ソース）の電位は、第２入力端子２４に印加される第２電圧（－３ｋＶ）となる。
【0038】
Ｍ個のローサイドスイッチ４４が非導通時において、パルス電圧出力端子３４の電位は、第１入力端子２２に印加される第１電圧（０Ｖ）となる。従って、非導通時において、Ｍ個のローサイドスイッチ４４のそれぞれにおける低電位側の端子（ソース）の電位は、第１入力端子２２の電位（０Ｖ）と第２入力端子２４の電位（－３ｋＶ）との電位差に、第２分圧比を乗じた分圧電圧を、第２入力端子２４の電位（－３ｋＶ）に加算した値となる。なお、第２分圧比は、Ｍを、第２入力端子２４から低電位側の端子（ソース）までのボディーダイオードの個数により除算した値である。
【0039】
ここで、Ｍ個のローサイドスイッチ４４に対して、導通時における低電位側の端子の電位と非導通における低電位側の端子の電位との電位差の絶対値が一番小さいローサイドスイッチ４４を第１とし、電位差の絶対値が一番大きいローサイドスイッチ４４を第Ｍとなるように、電位差が小さい方から順番に番号付けをする。この場合、第１～第ＭのＭ個のローサイドスイッチ４４のうちの電位差の絶対値が小さい方からｍ番目のローサイドスイッチ４４（ｍは、１以上、Ｍ以下の整数）は、第ｍのローサイドスイッチ４４－ｍとなる。
【0040】
図２の構成例において、最も第２入力端子２４の側に配置されるローサイドスイッチ４４は、非導通時（ＯＦＦ）における低電位側の端子（ソース）の電位が－３ｋＶとなり、導通時（ＯＮ）における低電位側の端子（ソース）の電位が－３ｋＶとなり、電位差が０Ｖとなる。第２入力端子２４の側から２番目に配置されるローサイドスイッチ４４は、非導通時（ＯＦＦ）における低電位側の端子（ソース）の電位が－２ｋＶとなり、導通時（ＯＮ）における低電位側の端子（ソース）の電位が－３ｋＶとなり、電位差が－１ｋＶとなる。最もパルス電圧出力端子３４の側に配置されるローサイドスイッチ４４は、非導通時（ＯＦＦ）における低電位側の端子の電位が－１ｋＶとなり、導通時（ＯＮ）における低電位側の端子（ソース）の電位が－３ｋＶとなり、電位差が－２ｋＶとなる。従って、図２の構成例において、最も第２入力端子２４の側に配置されるローサイドスイッチ４４が第１のローサイドスイッチ４４－１となる。第２入力端子２４の側から２番目に配置されるローサイドスイッチ４４は、第２のローサイドスイッチ４４－２となる。最もパルス電圧出力端子３４の側に配置されるローサイドスイッチ４４は、第３のローサイドスイッチ４４－３となる。
【0041】
図３は、第１実施形態に係るハイサイド駆動回路４６の構成を、Ｎ個のハイサイドスイッチ４２（４２－１～４２－Ｎ）とともに示す図である。
【0042】
ハイサイド駆動回路４６は、Ｎ個のハイサイド電位差回路５２（５２－１～５２－Ｎ）と、Ｎ個のハイサイド基準電位線５４（５４－１～５４－Ｎ）とを有する。
【0043】
Ｎ個のハイサイド電位差回路５２は、Ｎ個のハイサイドスイッチ４２に一対一で設けられる。例えば、第１～第ＮのＮ個のハイサイド電位差回路５２のうちの第ｎのハイサイド電位差回路５２－ｎは、Ｎ個のハイサイドスイッチ４２のうちの第ｎのハイサイドスイッチ４２－ｎに対応する。
【0044】
Ｎ個のハイサイド電位差回路５２のそれぞれは、Ｎ個のハイサイドスイッチ４２のうちの対応するハイサイドスイッチ４２の非導通時における低電位側の端子（ソース）の電位から、所定の電位差の電位を発生させる。例えば、第ｎのハイサイド電位差回路５２－ｎは、第ｎのハイサイドスイッチ４２－ｎのソースの電位から所定の電位差の電位を発生させる。
【0045】
本実施形態においては、第ｎのハイサイド電位差回路５２－ｎは、第ｎのハイサイドスイッチ４２－ｎのソースよりも約６Ｖ低い電位を発生させる。なお、所定の電位差は、０Ｖであってもよい。
【0046】
Ｎ個のハイサイド基準電位線５４は、Ｎ個のハイサイドスイッチ４２に一対一で設けられる。例えば、第１～第ＮのＮ個のハイサイド基準電位線５４のうちの第ｎのハイサイド基準電位線５４－ｎは、第ｎのハイサイドスイッチ４２－ｎに対応する。
【0047】
Ｎ個のハイサイド基準電位線５４のそれぞれは、Ｎ個のハイサイドスイッチ４２のうちの対応するハイサイドスイッチ４２の非導通時における低電位側の端子（ソース）と同じ電位の箇所、又は、対応するハイサイドスイッチ４２の非導通時における低電位側の端子（ソース）に対して所定の電位差の箇所に接続される。例えば、第ｎのハイサイド基準電位線５４－ｎは、第ｎのハイサイドスイッチ４２－ｎのソースに、直接接続される。又は、第ｎのハイサイド基準電位線５４－ｎは、第ｎのハイサイド電位差回路５２－ｎにおける、第ｎのハイサイドスイッチ４２－ｎのソースに対して所定の電位差の電位を発生させる端子に接続される。
【0048】
さらに、ハイサイド駆動回路４６は、Ｎ個のハイサイドドライバ５６（５６－１～５６－Ｎ）と、Ｎ個のハイサイド絶縁型伝送回路５８（５８－１～５８－Ｎ）と、ハイサイドＤＣ／ＤＣコンバータ６０とを有する。
【0049】
Ｎ個のハイサイドドライバ５６は、Ｎ個のハイサイドスイッチ４２に一対一で設けられる。例えば、第１～第ＮのＮ個のハイサイドドライバ５６のうちの第ｎのハイサイドドライバ５６－ｎは、第ｎのハイサイドスイッチ４２－ｎに対応する。
【0050】
Ｎ個のハイサイドドライバ５６のそれぞれは、負側駆動電位端子６２と、正側駆動電位端子６４とを含む。
【0051】
Ｎ個のハイサイドドライバ５６のそれぞれは、負側駆動電位端子６２に、対応するハイサイドスイッチ４２に対応するハイサイド基準電位線５４が接続される。例えば、第ｎのハイサイドドライバ５６－ｎは、負側駆動電位端子６２に、第ｎのハイサイド基準電位線５４－ｎが接続される。
【0052】
Ｎ個のハイサイドドライバ５６のそれぞれは、正側駆動電位端子６４に、ハイサイドＤＣ／ＤＣコンバータ６０から、対応するハイサイド基準電位線５４の電位を基準とした駆動電圧が供給される。例えば、第ｎのハイサイドドライバ５６－ｎは、第ｎのハイサイド基準電位線５４－ｎの電位に対して＋２４Ｖとなる駆動電圧が、正側駆動電位端子６４に供給される。本実施形態において、Ｎ個のハイサイドドライバ５６のそれぞれは、ハイサイドＤＣ／ＤＣコンバータ６０に含まれる、互いに絶縁された回路から発生された駆動電圧が供給される。Ｎ個のハイサイドドライバ５６のそれぞれは、供給された駆動電圧を電力源として動作する。
【0053】
Ｎ個のハイサイドドライバ５６のそれぞれは、制御信号入力端子から、Ｎ個のハイサイド絶縁型伝送回路５８のうちの対応するハイサイド絶縁型伝送回路５８からハイサイド制御信号を受け取る。Ｎ個のハイサイドドライバ５６のそれぞれは、制御電圧出力端子が、対応するハイサイドスイッチ４２のゲートに接続される。Ｎ個のハイサイドドライバ５６のそれぞれは、制御信号入力端子から受け取ったハイサイド制御信号の論理に応じて、制御電圧出力端子を負側駆動電位端子６２の電位、又は、正側駆動電位端子６４の電位に切り替える。Ｎ個のハイサイドドライバ５６のそれぞれにおける負側駆動電位端子６２の電位は、対応するハイサイドスイッチ４２のソースと同一の電位又は対応するハイサイドスイッチ４２のソースに対して所定の電位差となっている。従って、Ｎ個のハイサイドドライバ５６のそれぞれは、対応するハイサイドスイッチ４２を、ハイサイド制御信号の論理に応じて導通又は非導通に切り替えることができる。例えば、第ｎのハイサイドドライバ５６－ｎは、受け取ったハイサイド制御信号の論理に応じて、第ｎのハイサイドスイッチ４２－ｎにおけるゲート－ソース間電圧を変化させることにより、第ｎのハイサイドスイッチ４２－ｎのドレイン－ソース間を導通又は非導通に切り替えることができる。
【0054】
Ｎ個のハイサイド絶縁型伝送回路５８は、Ｎ個のハイサイドスイッチ４２に一対一で設けられる。例えば、第１～第ＮのＮ個のハイサイド絶縁型伝送回路５８のうちの第ｎのハイサイド絶縁型伝送回路５８－ｎは、第ｎのハイサイドスイッチ４２－ｎに対応する。
【0055】
Ｎ個のハイサイド絶縁型伝送回路５８のそれぞれは、２個の入力端子（基準電位側入力端子５８１及び信号入力端子５８２）を含む。Ｎ個のハイサイド絶縁型伝送回路５８のそれぞれにおける２個の入力端子のうちの一方である基準電位側入力端子５８１は、入力側の電力線系統のグランド電位である０Ｖに接続され、２個の入力端子のうちの他方である信号入力端子５８２は、制御回路５０から第１の制御信号を受け取る。
【0056】
Ｎ個のハイサイド絶縁型伝送回路５８のそれぞれは、２個の出力端子（基準電位側出力端子５８３及び信号出力端子５８４）を含む。Ｎ個のハイサイド絶縁型伝送回路５８のそれぞれにおける２個の出力端子のうちの一方である基準電位側出力端子５８３は、対応するハイサイドスイッチ４２に対応するハイサイド基準電位線５４に接続される。例えば、第ｎのハイサイド絶縁型伝送回路５８－ｎにおける２個の出力端子のうちの基準電位側出力端子５８３は、第ｎのハイサイド基準電位線５４－ｎに接続される。すなわち、第ｎのハイサイド絶縁型伝送回路５８－ｎにおける２個の出力端子のうちの基準電位側出力端子５８３は、第ｎのハイサイドスイッチ４２－ｎの非導通時における低電位側の端子（ソース）と同じ電位の箇所又は低電位側の端子（ソース）に対して所定の電位差の電位の箇所に接続される。
【0057】
Ｎ個のハイサイド絶縁型伝送回路５８のそれぞれにおける２個の出力端子のうちの他方である信号出力端子５８４は、ハイサイド制御信号を、Ｎ個のハイサイドドライバ５６のうちの対応するハイサイドドライバ５６に与える。例えば、第ｎのハイサイド絶縁型伝送回路５８－ｎにおける２個の出力端子のうちの信号出力端子５８４は、ハイサイド制御信号を、第ｎのハイサイドドライバ５６－ｎに与える。
【0058】
本実施形態においては、Ｎ個のハイサイド絶縁型伝送回路５８のそれぞれは、直列に接続されたＮ個の分割絶縁型伝送回路６６（６６－１～６６－Ｎ）を含む。
【0059】
Ｎ個の分割絶縁型伝送回路６６のそれぞれは、絶縁機能を有した信号伝達手段であり、入力された信号を絶縁しつつ出力するものである。例えば、Ｎ個の分割絶縁型伝送回路６６のそれぞれは、光ファイバ又はトランスを用いた伝送回路である。
【0060】
Ｎ個の分割絶縁型伝送回路６６のそれぞれは、２個の入力端子と、２個の出力端子とを含む。Ｎ個の分割絶縁型伝送回路６６のそれぞれは、内部において、２個の入力端子と、２個の出力端子とが絶縁されている。
【0061】
Ｎ個の分割絶縁型伝送回路６６のそれぞれは、２個の入力端子のうちの一方の端子が入力側の基準電位の箇所に接続され、２個の入力端子のうちの他方の端子に入力信号が与えられる。Ｎ個の分割絶縁型伝送回路６６のそれぞれは、２個の出力端子のうちの一方の基準電位側端子が出力側の基準電位の箇所に接続され、２個の出力端子のうちの他方の端子が出力信号を出力する。
【0062】
直列に接続されたＮ個の分割絶縁型伝送回路６６のうちの先頭の分割絶縁型伝送回路６６は、２個の入力端子のうち一方の端子が、入力側の基準電位の箇所として、入力側の電力線系統のグランド電位である０Ｖに接続される。先頭の分割絶縁型伝送回路６６は、２個の入力端子のうちの他方の端子が、入力信号として、制御回路５０から第１の制御信号を受け取る。
【0063】
Ｎ個の分割絶縁型伝送回路６６のうちの先頭以外の分割絶縁型伝送回路６６は、２個の入力端子のうちの一方の端子が、入力側の基準電位の箇所として、前段に接続された分割絶縁型伝送回路６６における２個の出力端子のうちの一方である基準電位側端子に接続される。先頭以外の分割絶縁型伝送回路６６は、２個の入力端子のうちの他方の端子が、入力信号として、前段に接続された分割絶縁型伝送回路６６における２個の出力端子のうちの他方である端子から出力される出力信号を受け取る。
【0064】
そして、Ｎ個の分割絶縁型伝送回路６６のうちの末尾の分割絶縁型伝送回路６６は、２個の出力端子のうち出力信号を出力する端子が、対応するハイサイドドライバ５６にハイサイド制御信号を与える。
【0065】
ここで、第ｎのハイサイド絶縁型伝送回路５８－ｎに含まれる第１～第ＮのＮ個の分割絶縁型伝送回路６６のうち制御回路５０側から数えて第ｎ以降の分割絶縁型伝送回路６６－ｎ～６６－Ｎのそれぞれにおける２個の出力端子のうちの基準電位側端子は、第ｎのハイサイド基準電位線５４－ｎに接続される。すなわち、第ｎのハイサイド絶縁型伝送回路５８－ｎに含まれる第ｎ以降の分割絶縁型伝送回路６６における２個の出力端子のうちの基準電位側端子は、第ｎのハイサイドスイッチ４２－ｎの非導通時における低電位側の端子と同じ電位の箇所又は低電位側の端子に対して所定の電位差の電位の箇所に接続される。
【0066】
例えば、第１のハイサイド絶縁型伝送回路５８－１に含まれる第１以降の分割絶縁型伝送回路６６－１～６６－Ｎのそれぞれにおける２個の出力端子のうちの基準電位側端子は、第１のハイサイド基準電位線５４－１に接続される。また、例えば、第２のハイサイド絶縁型伝送回路５８－２に含まれる第２以降の分割絶縁型伝送回路６６－２～６６－Ｎのそれぞれにおける２個の出力端子のうちの基準電位側端子は、第２のハイサイド基準電位線５４－２に接続される。また、例えば、第３のハイサイド絶縁型伝送回路５８－３に含まれる第３以降の分割絶縁型伝送回路６６－３～６６－Ｎのそれぞれにおける２個の出力端子のうちの基準電位側端子は、第３のハイサイド基準電位線５４－３に接続される。
【0067】
さらに、第ｎのハイサイド絶縁型伝送回路５８－ｎに含まれるＮ個の分割絶縁型伝送回路６６のうち制御回路５０側から数えて第ｎよりも前段の第ｐの分割絶縁型伝送回路６６－ｐ（ｐは、１以上、ｎ未満の整数）における２個の出力端子のうちの基準電位側端子は、第ｐのハイサイド基準電位線５４－ｐに接続される。すなわち、第ｎのハイサイド絶縁型伝送回路５８－ｎに含まれる第ｎよりも前段の第ｐの分割絶縁型伝送回路６６－ｐにおける２個の出力端子のうちの基準電位側端子は、第ｐのハイサイドスイッチ４２－ｐの非導通時における低電位側の端子と同じ電位の箇所又は低電位側の端子に対して所定の電位差の電位の箇所に接続される。
【0068】
例えば、第２のハイサイド絶縁型伝送回路５８－２に含まれる第１の分割絶縁型伝送回路６６－１における２個の出力端子のうちの基準電位側端子は、第１のハイサイド基準電位線５４－１に接続される。例えば、第３のハイサイド絶縁型伝送回路５８－３に含まれる第１の分割絶縁型伝送回路６６－１における２個の出力端子のうちの基準電位側端子は、第１のハイサイド基準電位線５４－１に接続される。例えば、第３のハイサイド絶縁型伝送回路５８－３に含まれる第２の分割絶縁型伝送回路６６－２における２個の出力端子のうちの基準電位側端子は、第２のハイサイド基準電位線５４－２に接続される。
【0069】
なお、第ｎのハイサイド絶縁型伝送回路５８－ｎは、直列に接続された少なくともｎ個の分割絶縁型伝送回路６６を含む構成であればよい。例えば、Ｎ個のハイサイド絶縁型伝送回路５８のうちの第１のハイサイド絶縁型伝送回路５８－１は、少なくとも１個の分割絶縁型伝送回路６６を含めばよい。Ｎ個のハイサイド絶縁型伝送回路５８のうちの第２のハイサイド絶縁型伝送回路５８－２は、直列に接続された少なくとも２個の分割絶縁型伝送回路６６を含めばよい。Ｎ個のハイサイド絶縁型伝送回路５８のうちの第３のハイサイド絶縁型伝送回路５８－３は、直列に接続された少なくとも３個の分割絶縁型伝送回路６６を含めばよい。
【0070】
ハイサイドＤＣ／ＤＣコンバータ６０は、外部回路から出力された電源電圧を受け取り、電源電圧に対して絶縁型の直流－直流の電力変換をした駆動電圧を生成する。ハイサイドＤＣ／ＤＣコンバータ６０は、Ｎ個のハイサイドドライバ５６のそれぞれに対して駆動電圧を供給する。本実施形態において、ハイサイドＤＣ／ＤＣコンバータ６０は、＋２４Ｖの電源電圧を受け取り、Ｎ個のハイサイドドライバ５６のそれぞれに対して、＋２４Ｖの駆動電圧を供給する。
【0071】
ハイサイドＤＣ／ＤＣコンバータ６０は、直列に接続されて構成されたＮ個の分割ＤＣ／ＤＣコンバータ６８（６８－１～６８－Ｎ）を含む。Ｎ個の分割ＤＣ／ＤＣコンバータ６８のそれぞれは、トランスを含み、絶縁型の直流－直流の電力変換をする。
【0072】
Ｎ個の分割ＤＣ／ＤＣコンバータ６８のうちの先頭の分割ＤＣ／ＤＣコンバータ６８は、外部回路から出力された＋２４Ｖの電源電圧を受け取り、外部回路から絶縁された＋２４Ｖの駆動電圧を生成する。Ｎ個の分割ＤＣ／ＤＣコンバータ６８のうちの先頭以外の分割ＤＣ／ＤＣコンバータ６８のそれぞれは、前段の分割ＤＣ／ＤＣコンバータ６８から出力された＋２４Ｖの駆動電圧に対して絶縁型の直流－直流の電力変換をして、前段の分割ＤＣ／ＤＣコンバータ６８から絶縁された＋２４Ｖの駆動電圧を生成する。
【0073】
また、Ｎ個の分割ＤＣ／ＤＣコンバータ６８は、Ｎ個のハイサイドドライバ５６に一対一で設けられる。
【0074】
Ｎ個の分割ＤＣ／ＤＣコンバータ６８に対して、外部回路から出力された電圧を受け取る分割ＤＣ／ＤＣコンバータ６８を第１の分割ＤＣ／ＤＣコンバータ６８－１とし、末尾の分割ＤＣ／ＤＣコンバータ６８が第Ｎの分割ＤＣ／ＤＣコンバータ６８－Ｎとなるように順番に番号付けする。
【0075】
この場合、第１～第ＮのＮ個の分割ＤＣ／ＤＣコンバータ６８は、それぞれＮ個のハイサイドスイッチ４２のうちの非導通時における低電位側の端子の電位の絶対値が一番小さいハイサイドスイッチ４２に対応するハイサイドドライバ５６から非導通時における低電位側の端子の電位の絶対値が一番大きいハイサイドスイッチ４２に対応するハイサイドドライバ５６に向かう順番で、それぞれに対応するハイサイドドライバ５６に対して駆動電圧を供給する。より具体的には、第１～第ＮのＮ個の分割ＤＣ／ＤＣコンバータ６８のうちの第ｎの分割ＤＣ／ＤＣコンバータ６８－ｎは、第ｎのハイサイドドライバ５６－ｎに駆動電圧を供給する。
【0076】
また、第ｎの分割ＤＣ／ＤＣコンバータ６８－ｎにおける２個の出力端子のうちの基準電位側端子は、第ｎのハイサイド基準電位線５４－ｎに接続される。すなわち、第ｎの分割ＤＣ／ＤＣコンバータ６８－ｎにおける２個の出力端子のうちの基準電位側端子は、第ｎのハイサイドスイッチ４２－ｎの非導通時における低電位側の端子と同じ電位の箇所又は低電位側の端子に対して所定の電位差の電位の箇所に接続される。
【0077】
例えば、第１の分割ＤＣ／ＤＣコンバータ６８－１における２個の出力端子のうちの基準電位側端子は、第１のハイサイドスイッチ４２－１の非導通時における低電位側の端子と同じ電位の箇所又は低電位側の端子に対して所定の電位差の電位の箇所に接続される。また、第２の分割ＤＣ／ＤＣコンバータ６８－２における２個の出力端子のうちの基準電位側端子は、第２のハイサイドスイッチ４２－２の非導通時における低電位側の端子と同じ電位の箇所又は低電位側の端子に対して所定の電位差の電位の箇所に接続される。また、第３の分割ＤＣ／ＤＣコンバータ６８－３における２個の出力端子のうちの基準電位側端子は、第３のハイサイドスイッチ４２－３の非導通時における低電位側の端子と同じ電位の箇所又は低電位側の端子に対して所定の電位差の電位の箇所に接続される。
【0078】
図４は、第１実施形態に係るハイサイド駆動回路４６の構成の変形例を示す図である。ハイサイド駆動回路４６は、図４に示すように、Ｎ個のハイサイド電位差回路５２（５２－１～５２－Ｎ）を含まない構成であってもよい。この場合、第ｎのハイサイド基準電位線５４－ｎは、第ｎのハイサイドスイッチ４２－ｎのソースに直接接続される。
【0079】
図５は、第１実施形態に係るローサイド駆動回路４８の構成を、Ｍ個のローサイドスイッチ４４（４４－１～４４－Ｍ）とともに示す図である。
【0080】
ローサイド駆動回路４８は、Ｍ個のローサイド電位差回路７２（７２－１～７２－Ｍ）と、Ｍ個のローサイド基準電位線７４（７４－１～７４－Ｍ）とを有する。
【0081】
Ｍ個のローサイド電位差回路７２は、Ｍ個のローサイドスイッチ４４に一対一で設けられる。例えば、第１～第ＭのＭ個のローサイド電位差回路７２のうちの第ｍのローサイド電位差回路７２－ｍは、Ｍ個のローサイドスイッチ４４のうちの第ｍのローサイドスイッチ４４－ｍに対応する。
【0082】
Ｍ個のローサイド電位差回路７２のそれぞれは、Ｍ個のローサイドスイッチ４４のうちの対応するローサイドスイッチ４４の非導通時における低電位側の端子（ソース）の電位から、所定の電位差の電位を発生させる。例えば、第ｍのローサイド電位差回路７２－ｍは、第ｍのローサイドスイッチ４４－ｍのソースの電位から所定の電位差の電位を発生させる。
【0083】
本実施形態においては、第ｍのローサイド電位差回路７２－ｍは、第ｍのローサイドスイッチ４４－ｍのソースよりも約６Ｖ低い電位を発生させる。なお、所定の電位差は、０Ｖであってもよい。
【0084】
Ｍ個のローサイド基準電位線７４は、Ｍ個のローサイドスイッチ４４に一対一で設けられる。例えば、第１～第ＭのＭ個のローサイド基準電位線７４のうちの第ｍのローサイド基準電位線７４－ｍは、第ｍのローサイドスイッチ４４－ｍに対応する。
【0085】
Ｍ個のローサイド基準電位線７４のそれぞれは、Ｍ個のローサイドスイッチ４４のうちの対応するローサイドスイッチ４４の非導通時における低電位側の端子（ソース）と同じ電位の箇所、又は、対応するローサイドスイッチ４４の非導通時における低電位側の端子（ソース）に対して所定の電位差の箇所に接続される。例えば、第ｍのローサイド基準電位線７４－ｍは、第ｍのローサイドスイッチ４４－ｍのソースに、直接接続される。又は、第ｍのローサイド基準電位線７４－ｍは、第ｍのローサイド電位差回路７２－ｍにおける、第ｍのローサイドスイッチ４４－ｍのソースに対して所定の電位差の電位を発生させる端子に接続される。
【0086】
さらに、ローサイド駆動回路４８は、Ｍ個のローサイドドライバ７６（７６－１～７６－Ｍ）と、Ｍ個のローサイド絶縁型伝送回路７８（７８－１～７８－Ｍ）と、ローサイドＤＣ／ＤＣコンバータ８０とを有する。
【0087】
Ｍ個のローサイドドライバ７６は、Ｍ個のローサイドスイッチ４４に一対一で設けられる。例えば、第１～第ＭのＭ個のローサイドドライバ７６のうちの第ｍのローサイドドライバ７６－ｍは、第ｍのローサイドスイッチ４４－ｍに対応する。
【0088】
Ｍ個のローサイドドライバ７６のそれぞれは、負側駆動電位端子８２と、正側駆動電位端子８４とを含む。
【0089】
Ｍ個のローサイドドライバ７６のそれぞれは、負側駆動電位端子８２に、対応するローサイドスイッチ４４に対応するローサイド基準電位線７４が接続される。例えば、第ｍのローサイドドライバ７６－ｍは、負側駆動電位端子８２に、第ｍのローサイド基準電位線７４－ｍが接続される。
【0090】
Ｍ個のローサイドドライバ７６のそれぞれは、正側駆動電位端子８４に、ローサイドＤＣ／ＤＣコンバータ８０から、対応するローサイド基準電位線７４の電位を基準とした駆動電圧が供給される。例えば、第ｍのローサイドドライバ７６－ｍは、第ｍのローサイド基準電位線７４－ｍの電位に対して＋２４Ｖとなる駆動電圧が、正側駆動電位端子８４に供給される。本実施形態において、Ｍ個のローサイドドライバ７６のそれぞれは、ローサイドＤＣ／ＤＣコンバータ８０に含まれる互いに絶縁された回路から発生された駆動電圧が供給される。Ｍ個のローサイドドライバ７６のそれぞれは、供給された駆動電圧を電力源として動作する。
【0091】
Ｍ個のローサイドドライバ７６のそれぞれは、制御信号入力端子から、Ｍ個のローサイド絶縁型伝送回路７８のうちの対応するローサイド絶縁型伝送回路７８からローサイド制御信号を受け取る。Ｍ個のローサイドドライバ７６のそれぞれは、制御電圧出力端子が、対応するローサイドスイッチ４４のゲートに接続される。Ｍ個のローサイドドライバ７６のそれぞれは、制御信号入力端子から受け取ったローサイド制御信号の論理に応じて、制御電圧出力端子を負側駆動電位端子８２の電位、又は、正側駆動電位端子８４の電位に切り替える。Ｍ個のローサイドドライバ７６のそれぞれにおける負側駆動電位端子８２の電位は、対応するローサイドスイッチ４４のソースと同一の電位又は対応するローサイドスイッチ４４のソースに対して所定の電位差となっている。従って、Ｍ個のローサイドドライバ７６のそれぞれは、対応するローサイドスイッチ４４を、ローサイド制御信号の論理に応じて導通又は非導通に切り替えることができる。例えば、第ｍのローサイドドライバ７６－ｍは、受け取ったローサイド制御信号の論理に応じて、第ｍのローサイドスイッチ４４－ｍにおけるゲート－ソース間電圧を変化させることにより、第ｍのローサイドスイッチ４４－ｍのドレイン－ソース間を導通又は非導通に切り替えることができる。
【0092】
Ｍ個のローサイド絶縁型伝送回路７８は、Ｍ個のローサイドスイッチ４４に一対一で設けられる。例えば、第１～第ＭのＭ個のローサイド絶縁型伝送回路７８のうちの第ｍのローサイド絶縁型伝送回路７８－ｍは、第ｍのローサイドスイッチ４４－ｍに対応する。
【0093】
Ｍ個のローサイド絶縁型伝送回路７８のそれぞれは、２個の入力端子（基準電位側入力端子７８１及び信号入力端子７８２）を含む。Ｍ個のローサイド絶縁型伝送回路７８のそれぞれにおける２個の入力端子のうちの一方である基準電位側入力端子７８１は、入力側の電力線系統のグランド電位である０Ｖに接続され、２個の入力端子のうちの他方である信号入力端子７８２は、制御回路５０から第２の制御信号を受け取る。
【0094】
Ｍ個のローサイド絶縁型伝送回路７８のそれぞれは、２個の出力端子（基準電位側出力端子７８３及び信号出力端子７８４）を含む。Ｍ個のローサイド絶縁型伝送回路７８のそれぞれにおける２個の出力端子のうちの一方である基準電位側出力端子７８３は、対応するローサイドスイッチ４４に対応するローサイド基準電位線７４に接続される。例えば、第ｍのローサイド絶縁型伝送回路７８－ｍにおける２個の出力端子のうちの基準電位側出力端子７８３は、第ｍのローサイド基準電位線７４－ｍに接続される。すなわち、第ｍのローサイド絶縁型伝送回路７８－ｍにおける２個の出力端子のうちの基準電位側出力端子７８３は、第ｍのローサイドスイッチ４４－ｍの非導通時における低電位側の端子（ソース）と同じ電位の箇所又は低電位側の端子（ソース）に対して所定の電位差の電位の箇所に接続される。
【0095】
Ｍ個のローサイド絶縁型伝送回路７８のそれぞれにおける２個の出力端子のうちの他方である信号出力端子７８４は、ローサイド制御信号を、Ｍ個のローサイドドライバ７６のうちの対応するローサイドドライバ７６に与える。例えば、第ｍのローサイド絶縁型伝送回路７８－ｍにおける２個の出力端子のうちの信号出力端子７８４は、ローサイド制御信号を、第ｍのローサイドドライバ７６－ｍに与える。
【0096】
本実施形態においては、Ｍ個のローサイド絶縁型伝送回路７８のそれぞれは、直列に接続されたＭ個の分割絶縁型伝送回路８６（８６－１～８６－Ｍ）を含む。
【0097】
Ｍ個の分割絶縁型伝送回路８６のそれぞれは、絶縁機能を有した信号伝達手段であり、入力された信号を絶縁しつつ出力するものである。例えば、Ｎ個の分割絶縁型伝送回路６６のそれぞれは、光ファイバ又はトランスを用いた伝送回路である。
【0098】
Ｍ個の分割絶縁型伝送回路８６のそれぞれは、２個の入力端子と、２個の出力端子とを含む。Ｍ個の分割絶縁型伝送回路８６のそれぞれは、内部において、２個の入力端子と、２個の出力端子との間が絶縁されている。
【0099】
Ｍ個の分割絶縁型伝送回路８６のそれぞれは、２個の入力端子のうちの一方の端子が、入力側の基準電位の箇所に接続され、２個の入力端子のうちの他方の端子に入力信号が与えられる。Ｍ個の分割絶縁型伝送回路８６のそれぞれは、２個の出力端子のうちの一方の基準電位側端子が出力側の基準電位の箇所に接続され、２個の出力端子のうちの他方の端子が出力信号を出力する。
【0100】
直列に接続されたＭ個の分割絶縁型伝送回路８６のうちの先頭の分割絶縁型伝送回路８６は、２個の入力端子のうちの一方の端子が、入力側の基準電位の箇所として、入力側の電力線系統のグランド電位である０Ｖに接続される。先頭の分割絶縁型伝送回路８６は、２個の入力端子のうちの他方の端子が、入力信号として、制御回路５０から第２の制御信号を受け取る。
【0101】
Ｍ個の分割絶縁型伝送回路８６のうちの先頭以外の分割絶縁型伝送回路８６は、２個の入力端子のうちの一方の端子が、入力側の基準電位の箇所として、前段に接続された分割絶縁型伝送回路８６における２個の出力端子のうちの一方である基準電位側端子に接続される。先頭以外の分割絶縁型伝送回路８６は、２個の入力端子のうちの他方の端子が、入力信号として、前段に接続された分割絶縁型伝送回路８６における２個の出力端子のうちの他方である端子から出力される出力信号を受け取る。
【0102】
そして、Ｍ個の分割絶縁型伝送回路８６のうちの末尾の分割絶縁型伝送回路８６は、２個の出力端子のうち出力信号を出力する端子が、対応するローサイドドライバ７６にローサイド制御信号を与える。
【0103】
ここで、第ｍのローサイド絶縁型伝送回路７８－ｍに含まれる第１～第ＭのＭ個の分割絶縁型伝送回路８６のうち制御回路５０側から数えて第ｍ以降の分割絶縁型伝送回路８６－ｍ～６６－Ｍのそれぞれにおける２個の出力端子のうちの基準電位側端子は、第ｍのローサイド基準電位線７４－ｍに接続される。すなわち、第ｍのローサイド絶縁型伝送回路７８－ｍに含まれる第ｍ以降の分割絶縁型伝送回路８６における２個の出力端子のうちの基準電位側端子は、第ｍのローサイドスイッチ４４－ｍの非導通時における低電位側の端子と同じ電位の箇所又は低電位側の端子に対して所定の電位差の電位の箇所に接続される。
【0104】
例えば、第１のローサイド絶縁型伝送回路７８－１に含まれる第１以降の分割絶縁型伝送回路８６－１～６６－Ｍのそれぞれにおける２個の出力端子のうちの基準電位側端子は、第１のローサイド基準電位線７４－１に接続される。また、例えば、第２のローサイド絶縁型伝送回路７８－２に含まれる第２以降の分割絶縁型伝送回路８６－２～６６－Ｍのそれぞれにおける２個の出力端子のうちの基準電位側端子は、第２のローサイド基準電位線７４－２に接続される。また、例えば、第３のローサイド絶縁型伝送回路７８－３に含まれる第３以降の分割絶縁型伝送回路８６－３～６６－Ｍのそれぞれにおける２個の出力端子のうちの基準電位側端子は、第３のローサイド基準電位線７４－３に接続される。
【0105】
さらに、第ｍのローサイド絶縁型伝送回路７８－ｍに含まれるＭ個の分割絶縁型伝送回路８６のうち制御回路５０側から数えて第ｍよりも前段の第ｑの分割絶縁型伝送回路８６－ｑ（ｑは、１以上、ｍ未満の整数）における２個の出力端子のうちの基準電位側端子は、第ｑのローサイド基準電位線７４－ｑに接続される。すなわち、第ｍのローサイド絶縁型伝送回路７８－ｍに含まれる第ｍよりも前段の第ｑの分割絶縁型伝送回路８６－ｑにおける２個の出力端子のうちの基準電位側端子は、第ｑのローサイドスイッチ４４－ｑの非導通時における低電位側の端子と同じ電位の箇所又は低電位側の端子に対して所定の電位差の電位の箇所に接続される。
【0106】
例えば、第２のローサイド絶縁型伝送回路７８－２に含まれる第１の分割絶縁型伝送回路８６－１における２個の出力端子のうちの基準電位側端子は、第１のローサイド基準電位線７４－１に接続される。例えば、第３のローサイド絶縁型伝送回路７８－３に含まれる第１の分割絶縁型伝送回路８６－１における２個の出力端子のうちの基準電位側端子は、第１のローサイド基準電位線７４－１に接続される。例えば、第３のローサイド絶縁型伝送回路７８－３に含まれる第２の分割絶縁型伝送回路８６－２における２個の出力端子のうちの基準電位側端子は、第２のローサイド基準電位線７４－２に接続される。
【0107】
なお、第ｍのローサイド絶縁型伝送回路７８－ｍは、直列に接続された少なくともｍ個の分割絶縁型伝送回路８６を含む構成であればよい。例えば、Ｍ個のローサイド絶縁型伝送回路７８のうちの第１のローサイド絶縁型伝送回路７８－１は、少なくとも１個の分割絶縁型伝送回路８６を含めばよい。Ｍ個のローサイド絶縁型伝送回路７８のうちの第２のローサイド絶縁型伝送回路７８－２は、直列に接続された少なくとも２個の分割絶縁型伝送回路８６を含めばよい。Ｍ個のローサイド絶縁型伝送回路７８のうちの第３のローサイド絶縁型伝送回路７８－３は、直列に接続された少なくとも３個の分割絶縁型伝送回路８６を含めばよい。
【0108】
ローサイドＤＣ／ＤＣコンバータ８０は、外部回路から出力された電源電圧を受け取り、電源電圧に対して絶縁型の直流－直流の電力変換をした駆動電圧を生成する。ローサイドＤＣ／ＤＣコンバータ８０は、Ｍ個のローサイドドライバ７６のそれぞれに対して駆動電圧を供給する。本実施形態において、ローサイドＤＣ／ＤＣコンバータ８０は、＋２４Ｖの電源電圧を受け取り、Ｍ個のローサイドドライバ７６のそれぞれに対して、＋２４Ｖの駆動電圧を供給する。
【0109】
ローサイドＤＣ／ＤＣコンバータ８０は、直列に接続されて構成されたＭ個の分割ＤＣ／ＤＣコンバータ８８（８８－１～８８－Ｍ）を含む。Ｍ個の分割ＤＣ／ＤＣコンバータ８８のそれぞれは、トランスを含み、絶縁型の直流－直流の電力変換をする。
【0110】
Ｍ個の分割ＤＣ／ＤＣコンバータ８８のうちの先頭の分割ＤＣ／ＤＣコンバータ８８は、外部回路から出力された＋２４Ｖの電源電圧を受け取り、外部回路から絶縁された＋２４Ｖの駆動電圧を生成する。Ｍ個の分割ＤＣ／ＤＣコンバータ８８のうちの先頭以外の分割ＤＣ／ＤＣコンバータ８８のそれぞれは、前段の分割ＤＣ／ＤＣコンバータ８８から出力された＋２４Ｖの駆動電圧に対して絶縁型の直流－直流の電力変換をして、前段の分割ＤＣ／ＤＣコンバータ８８から絶縁された＋２４Ｖの駆動電圧を生成する。
【0111】
また、Ｍ個の分割ＤＣ／ＤＣコンバータ８８は、Ｍ個のローサイドドライバ７６に一対一で設けられる。
【0112】
Ｍ個の分割ＤＣ／ＤＣコンバータ８８に対して、外部回路から出力された電圧を受け取る分割ＤＣ／ＤＣコンバータ８８を第１の分割ＤＣ／ＤＣコンバータ８８－１とし、末尾の分割ＤＣ／ＤＣコンバータ８８が第Ｍの分割ＤＣ／ＤＣコンバータ８８－Ｍとなるように順番に番号付けする。
【0113】
この場合、第１～第ＭのＭ個の分割ＤＣ／ＤＣコンバータ８８は、それぞれＭ個のローサイドスイッチ４４のうちの非導通時における低電位側の端子の電位の絶対値が一番小さいローサイドスイッチ４４に対応するローサイドドライバ７６から非導通時における低電位側の端子の電位の絶対値が一番大きいローサイドスイッチ４４に対応するローサイドドライバ７６に向かう順番で、それぞれに対応するローサイドドライバ７６に対して駆動電圧を供給する。より具体的には、第１～第ＭのＭ個の分割ＤＣ／ＤＣコンバータ８８のうちの第ｍの分割ＤＣ／ＤＣコンバータ８８－ｍは、第ｍのローサイドドライバ７６－ｍに駆動電圧を供給する。
【0114】
また、第ｍの分割ＤＣ／ＤＣコンバータ８８－ｍにおける２個の出力端子のうちの基準電位側端子は、第ｍのローサイド基準電位線７４－ｍに接続される。すなわち、第ｍの分割ＤＣ／ＤＣコンバータ８８－ｍにおける２個の出力端子のうちの基準電位側端子は、第ｍのローサイドスイッチ４４－ｍの非導通時における低電位側の端子と同じ電位の箇所又は低電位側の端子に対して所定の電位差の電位の箇所に接続される。
【0115】
例えば、第１の分割ＤＣ／ＤＣコンバータ８８－１における２個の出力端子のうちの基準電位側端子は、第１のローサイドスイッチ４４－１の非導通時における低電位側の端子と同じ電位の箇所又は低電位側の端子に対して所定の電位差の電位の箇所に接続される。また、第２の分割ＤＣ／ＤＣコンバータ８８－２における２個の出力端子のうちの基準電位側端子は、第２のローサイドスイッチ４４－２の非導通時における低電位側の端子と同じ電位の箇所又は低電位側の端子に対して所定の電位差の電位の箇所に接続される。また、第３の分割ＤＣ／ＤＣコンバータ８８－３における２個の出力端子のうちの基準電位側端子は、第３のローサイドスイッチ４４－３の非導通時における低電位側の端子と同じ電位の箇所又は低電位側の端子に対して所定の電位差の電位の箇所に接続される。
【0116】
なお、第１実施形態に係るローサイド駆動回路４８は、Ｍ個のローサイド電位差回路７２（７２－１～７２－Ｍ）を含まない構成であってもよい。この場合、第ｍのローサイド基準電位線７４－ｍは、第ｍのローサイドスイッチ４４－ｍのソースに、直接接続される。
【0117】
図６は、第ｎのハイサイドドライバ５６－ｎ及び第ｎのハイサイド電位差回路５２－ｎの構成を示す図である。
【0118】
第ｎのハイサイドドライバ５６－ｎは、正側スイッチ１０２と、負側スイッチ１０４と、バッファ回路１０６と、インバータ回路１０８とを含む。
【0119】
正側スイッチ１０２は、バッファ回路１０６から出力された論理信号に応じて、正側駆動電位端子６４と第ｎのハイサイドスイッチ４２－ｎのゲートとの間を導通又は非導通とする。負側スイッチ１０４は、インバータ回路１０８から出力された論理信号に応じて、負側駆動電位端子６２と第ｎのハイサイドスイッチ４２－ｎのゲートとの間を導通又は非導通とする。
【0120】
バッファ回路１０６及びインバータ回路１０８は、第ｎのハイサイド絶縁型伝送回路５８－ｎからハイサイド制御信号を受け取る。バッファ回路１０６は、ハイサイド制御信号の論理に応じて、正側スイッチ１０２を導通又は非導通に切り替える。インバータ回路１０８は、ハイサイド制御信号と反転した論理に応じて、負側スイッチ１０４を導通又は非導通に切り替える。
【0121】
このような構成の第ｎのハイサイドドライバ５６－ｎは、ハイサイド制御信号の論理に応じて、第ｎのハイサイドスイッチ４２－ｎにおけるゲート－ソース間電圧を変化させることにより、第ｎのハイサイドスイッチ４２－ｎのドレイン－ソース間を導通又は非導通に切り替えることができる。
【0122】
また、第ｍのローサイドドライバ７６－ｍは、第ｎのハイサイドドライバ５６－ｎと同一構成である。ただし、正側スイッチ１０２は、正側駆動電位端子８４と第ｍのローサイドスイッチ４４－ｍのゲートとの間を導通又は非導通とする。負側スイッチ１０４は、負側駆動電位端子８２と第ｍのローサイドスイッチ４４－ｍのゲートとの間を導通又は非導通とする。第ｍのローサイドドライバ７６－ｍは、ハイサイド制御信号に代えてローサイド制御信号を第ｍのローサイド絶縁型伝送回路７８－ｍから受け取る。このような構成の第ｍのローサイドドライバ７６－ｍは、ローサイド制御信号の論理に応じて、第ｍのローサイドスイッチ４４－ｍにおけるゲート－ソース間電圧を変化させることにより、第ｍのローサイドスイッチ４４－ｍのドレイン－ソース間を導通又は非導通に切り替えることができる。
【0123】
第ｎのハイサイド電位差回路５２－ｎは、抵抗１１２と、ツェナーダイオード１１４と、第１キャパシタ１１６と、第２キャパシタ１１８とを含む。
【0124】
抵抗１１２は、第ｎのハイサイドドライバ５６－ｎの正側駆動電位端子６４と、第ｎのハイサイドスイッチ４２－ｎにおけるソースとの間に設けられる。ツェナーダイオード１１４は、アノードが第ｎのハイサイドドライバ５６－ｎの負側駆動電位端子６２に接続され、カソードが第ｎのハイサイドスイッチ４２－ｎにおけるソースに接続される。第１キャパシタ１１６は、抵抗１１２に並列に設けられる。第２キャパシタ１１８は、ツェナーダイオード１１４に並列に設けられる。
【0125】
このような構成の第ｎのハイサイド電位差回路５２－ｎは、第ｎのハイサイド基準電位線５４－ｎを、第ｎのハイサイドスイッチ４２－ｎの非導通時における低電位側の端子（ソース）の電位から、所定の電位差の電位とすることができる。
【0126】
また、第ｍのローサイド電位差回路７２－ｍは、第ｎのハイサイド電位差回路５２－ｎと同一構成である。ただし、抵抗１１２は、第ｍのローサイドドライバ７６－ｍの正側駆動電位端子８４と、第ｍのローサイドスイッチ４４－ｍにおけるソースとの間に設けられる。ツェナーダイオード１１４は、アノードが第ｍのローサイドドライバ７６－ｍの負側駆動電位端子８２に接続され、カソードが第ｍのローサイドスイッチ４４－ｍにおけるソースに接続される。このような構成の第ｍのローサイド電位差回路７２－ｍは、第ｍのローサイド基準電位線７４－ｍを、第ｍのローサイドスイッチ４４－ｍの非導通時における低電位側の端子（ソース）の電位から、所定の電位差の電位とすることができる。
【0127】
以上のような第１実施形態に係る第１実施形態に係るインバータ装置２０は、次のような効果を奏する。
【0128】
インバータ装置２０は、Ｎ個のハイサイドスイッチ４２が非導通から導通へと状態が遷移した場合、すなわち、ターンオンした場合、Ｎ個のハイサイドスイッチ４２のそれぞれにおける非導通時における低電位側の端子（本実施形態においては、ソース）の電位が、急激に変化する。
【0129】
この電位の変化率が高いと、Ｎ個のハイサイドスイッチ４２のそれぞれに対応するハイサイド絶縁型伝送回路５８が誤動作したり、部品破壊等を引き起こしたりする場合がある。なぜならば、この電位の変化率が高い場合、対応するハイサイド絶縁型伝送回路５８における２個の出力端子のうちの基準電位側出力端子５８３の電位の時間変化率も高くなり、それに起因してコモンモードノイズが大きくなるためである。なお、コモンモードノイズは、ハイサイド絶縁型伝送回路５８における２個の入力端子のうちの基準電位側入力端子５８１の電位の変化率と、ハイサイド絶縁型伝送回路５８における２個の出力端子のうちの基準電位側出力端子５８３の電位の変化率との差の絶対値に比例して大きくなる。
【0130】
このようなコモンモードノイズによって生じる誤動作や部品破壊等を防止するために、ハイサイド絶縁型伝送回路５８では、電位の変化率に対して仕様上の制限が設けられている。そのため、ハイサイド絶縁型伝送回路５８の仕様範囲内の電位の変化率になるように回路を設計する必要がある。
【0131】
ここで、ハイサイドスイッチ４２の非導通時における低電位側の端子（本実施形態においてはソース）において、ハイサイドスイッチ４２が導通時のときの電位と非導通時のときの電位との電位差は、個々のハイサイドスイッチ４２によって異なり、パルス電圧出力端子３４に近いハイサイドスイッチ４２の方が第１入力端子２２に近いハイサイドスイッチ４２より大きい。このため、電位差の絶対値が大きいパルス電圧出力端子３４に近いハイサイドスイッチ４２に対応するハイサイド絶縁型伝送回路５８では、誤動作や部品破壊等が生じやすい。
【0132】
しかし、本実施形態に係る第１～第ＮのＮ個のハイサイド絶縁型伝送回路５８のそれぞれは、直列に接続された少なくともｎ個の分割絶縁型伝送回路６６を含んでいる。さらに、第ｎのハイサイド絶縁型伝送回路５８－ｎに含まれる少なくともｎ個の分割絶縁型伝送回路６６のうち制御回路５０側から数えて第ｎ以降の分割絶縁型伝送回路６６のそれぞれにおける２個の出力端子のうちの基準電位側端子は、第ｎのハイサイドスイッチ４２－ｎの非導通時における低電位側の端子と同じ電位の箇所又は低電位側の端子に対して所定の電位差の電位の箇所に接続される。そして、第ｎのハイサイド絶縁型伝送回路５８－ｎに含まれる少なくともｎ個の分割絶縁型伝送回路６６のうち制御回路５０側から数えて第ｎよりも前段の第ｐの分割絶縁型伝送回路６６－ｐ（ｐは、１以上、ｎ未満の整数）における２個の出力端子のうちの基準電位側端子は、第ｐのハイサイドスイッチ４２－ｐの非導通時における低電位側の端子と同じ電位の箇所又は低電位側の端子に対して所定の電位差の電位の箇所に接続される。このため、第１～第Ｎのハイサイドスイッチ４２が非導通時の第１～第ｎの分割絶縁型伝送回路６６における２個の出力端子のうちの基準電位側端子の電位は、段階的に変化する。
【0133】
また、第ｎのハイサイド絶縁型伝送回路５８－ｎに含まれる少なくともｎ個の分割絶縁型伝送回路６６のうち制御回路５０に最も近い分割絶縁型伝送回路６６－１における２個の入力端子のうちの基準電位側端子は、基準電位に接続されているため、入力端子側の電位の変化率は０である。
【0134】
そのため、それぞれの分割絶縁型伝送回路６６における２個の入力端子のうちの基準電位側端子の電位の変化率と２個の出力端子のうちの基準電位側端子の電位の変化率との差の絶対値は、分割しないハイサイド絶縁型伝送回路５８の場合に比べて小さくなる（ただし、ｎが２以上の場合）。その結果、本実施形態に係るＮ個のハイサイド絶縁型伝送回路５８のそれぞれは、含まれる少なくともｎ個の分割絶縁型伝送回路６６のそれぞれにおけるコモンモードノイズが小さくなるので、誤動作や部品破壊等の発生を抑制することができる。
【0135】
また、本実施形態においては、Ｎ個のハイサイド絶縁型伝送回路５８のそれぞれは、Ｎ個の分割絶縁型伝送回路６６を含む。この場合、Ｎ個のハイサイド絶縁型伝送回路５８のそれぞれによる伝送遅延時間は、同一となる。従って、この場合、インバータ装置２０は、制御信号を受け取ってから、Ｎ個のハイサイドドライバ５６へとハイサイド制御信号が供給されるまでの遅延時間を同一とし、Ｎ個のハイサイドスイッチ４２を精度良く同期してスイッチングすることができる。なお、Ｎ個のハイサイド絶縁型伝送回路５８のそれぞれは、Ｎ個以上の分割絶縁型伝送回路６６を含む構成であってもよい。
【0136】
また、インバータ装置２０は、Ｍ個のローサイドスイッチ４４が非導通から導通へと状態が遷移した場合、すなわち、ターンオンした場合も、Ｍ個のローサイドスイッチ４４のそれぞれにおける非導通時における低電位側の端子（本実施形態においては、ソース）の電位が、急激に変化する。このため、この電位の変化率が高いと、ハイサイド側と同様に、Ｍ個のローサイドスイッチ４４に対応するローサイド絶縁型伝送回路７８が誤動作したり、部品破壊等を引き起こしたりする場合がある。
【0137】
しかし、本実施形態に係る第１～第ＭのＭ個のローサイド絶縁型伝送回路７８のそれぞれは、直列に接続された少なくともｍ個の分割絶縁型伝送回路８６を含んでいる。さらに、第ｍのローサイド絶縁型伝送回路７８－ｍに含まれる少なくともｍ個の分割絶縁型伝送回路８６のうち制御回路５０側から数えて第ｍ以降の分割絶縁型伝送回路８６のそれぞれにおける２個の出力端子のうちの基準電位側端子は、第ｍのローサイドスイッチ４４－ｍの非導通時における低電位側の端子と同じ電位の箇所又は低電位側の端子に対して所定の電位差の電位の箇所に接続される。そして、第ｍのローサイド絶縁型伝送回路７８－ｍに含まれる少なくともｍ個の分割絶縁型伝送回路８６のうち制御回路５０側から数えて第ｍよりも前段の第ｑの分割絶縁型伝送回路８６－ｑ（ｑは、１以上、ｍ未満の整数）における２個の出力端子のうちの基準電位側端子は、第ｑのローサイドスイッチ４４－ｑの非導通時における低電位側の端子と同じ電位の箇所又は低電位側の端子に対して所定の電位差の電位の箇所に接続される。このため、第１～第Ｍのローサイドスイッチ４４が非導通時の第１～第ｍの分割絶縁型伝送回路８６における２個の出力端子のうちの基準電位側端子の電位は、段階的に変化する。
【0138】
また、第ｍのローサイド絶縁型伝送回路７８－ｍに含まれる少なくともｍ個の分割絶縁型伝送回路８６のうち制御回路５０に最も近い分割絶縁型伝送回路８６－１における２個の入力端子のうちの基準電位側端子は、基準電位に接続されているため、入力端子側の電位の変化率は０である。
【0139】
そのため、それぞれの分割絶縁型伝送回路８６における２個の入力端子のうちの基準電位側端子の電位の変化率と２個の出力端子のうちの基準電位側端子の電位の変化率との差の絶対値は、分割しないローサイド絶縁型伝送回路７８の場合に比べて小さくなる（ただし、ｍが２以上の場合）。その結果、本実施形態に係るＭ個のローサイド絶縁型伝送回路７８のそれぞれは、含まれる少なくともｍ個の分割絶縁型伝送回路８６のそれぞれにおけるコモンモードノイズが小さくなるので、誤動作や部品破壊等の発生を抑制することができる。
【0140】
また、本実施形態においては、Ｍ個のローサイド絶縁型伝送回路７８のそれぞれは、Ｍ個の分割絶縁型伝送回路８６を含む。Ｍ個のローサイド絶縁型伝送回路７８のそれぞれによる伝送遅延時間は、同一となる。従って、この場合、インバータ装置２０は、制御信号を受け取ってから、Ｍ個のローサイドドライバ７６へとローサイド制御信号が供給されるまでの遅延時間を同一とし、Ｍ個のローサイドスイッチ４４を精度良く同期してスイッチングすることができる。なお、Ｍ個のローサイド絶縁型伝送回路７８のそれぞれは、Ｍ個以上の分割絶縁型伝送回路８６を含む構成であってもよい。
【0141】
また、インバータ装置２０は、ハイサイドＤＣ／ＤＣコンバータ６０においても、ハイサイド絶縁型伝送回路５８と同様にコモンモードノイズの影響によって誤動作や部品破壊等を引き起こすことがある。
【0142】
しかし、本実施形態に係るハイサイドＤＣ／ＤＣコンバータ６０は、Ｎ個のハイサイドドライバ５６に一対一で設けられ、それぞれが絶縁型の直流－直流の電力変換をするＮ個の分割ＤＣ／ＤＣコンバータ６８が直列接続されて構成されている。さらに、第ｎの分割ＤＣ／ＤＣコンバータ６８－ｎにおける２個の出力端子のうちの基準電位側端子は、第ｎのハイサイドスイッチ４２－ｎの非導通時における低電位側の端子と同じ電位の箇所又は低電位側の端子に対して所定の電位差の電位の箇所に接続される。このため、第１～第Ｎの分割ＤＣ／ＤＣコンバータ６８における２個の出力端子のうちの基準電位側端子の電位は、段階的に変化する。
【0143】
また、第１の分割ＤＣ／ＤＣコンバータ６８－１の入力端子のうちの基準電位側端子は、基準電位に接続されているため、入力端子側の電位の変化率は０である。そのため、それぞれの分割ＤＣ／ＤＣコンバータ６８における２個の入力端子のうちの基準電位側端子の電位の変化率と２個の出力端子のうちの基準電位側端子の電位の変化率との差の絶対値は、分割しないハイサイドＤＣ／ＤＣコンバータ６０の場合に比べて小さくなる（ただし、ｎが２以上の場合）。その結果、それぞれの分割ＤＣ／ＤＣコンバータ６８におけるコモンモードノイズが小さくなるので、誤動作や部品破壊等の発生を抑制することができる。
【0144】
また、インバータ装置２０は、ローサイドＤＣ／ＤＣコンバータ８０においても、ローサイド絶縁型伝送回路７８と同様にコモンモードノイズの影響によって誤動作や部品破壊等を引き起こすことがある。
【0145】
しかし、本実施形態に係るローサイドＤＣ／ＤＣコンバータ８０は、Ｍ個のローサイドスイッチ４４に一対一で設けられ、それぞれが絶縁型の直流－直流の電力変換をするＭ個の分割ＤＣ／ＤＣコンバータ８８が直列接続されて構成されている。さらに、第ｍの分割ＤＣ／ＤＣコンバータ８８－ｍにおける２個の出力端子のうちの基準電位側端子は、第ｍのローサイドスイッチ４４－ｍの非導通時における低電位側の端子と同じ電位の箇所又は低電位側の端子に対して所定の電位差の電位の箇所に接続される。このため、第１～第Ｍの分割ＤＣ／ＤＣコンバータ８８における２個の出力端子のうちの基準電位側端子の電位は、段階的に変化する。
【0146】
また、第１の分割ＤＣ／ＤＣコンバータ８８－１の入力端子のうちの基準電位側端子は、基準電位に接続されているため、入力端子側の電位の変化率は０である。そのため、それぞれの分割ＤＣ／ＤＣコンバータ８８における２個の入力端子のうちの基準電位側端子の電位の変化率と２個の出力端子のうちの基準電位側端子の電位の変化率との差の絶対値は、分割しないローサイドＤＣ／ＤＣコンバータ８０の場合に比べて小さくなる（ただし、ｍが２以上の場合）。その結果、それぞれの分割ＤＣ／ＤＣコンバータ８８におけるコモンモードノイズが小さくなるので、誤動作や部品破壊等の発生を抑制することができる。
【0147】
（第２実施形態）
つぎに、第２実施形態に係るインバータ装置２０について説明をする。第２実施形態に係るインバータ装置２０は、第１実施形態と略同一の構成を有するので、略同一の機能及び構成を有する回路については、同一の符号を付けて、相違点を除き詳細な説明を省略する。
つぎに、第２実施形態に係るインバータ装置２０について説明をする。第２実施形態に係るインバータ装置２０は、第１実施形態と略同一の構成を有するので、略同一の機能及び構成を有する回路については、同一の符号を付けて、相違点を除き詳細な説明を省略する。
【0148】
図７は、第２実施形態に係るインバータ装置２０の構成を示す図である。
【0149】
本実施形態において、第１電圧は、正の電圧であり、例えば３ｋＶである。本実施形態において、第２電圧は、出力側の電力線系統のグランド電位である０Ｖである。
【0150】
パルス電圧出力端子３４は、第１入力端子２２に印加された第１電圧（３ｋＶ）又は第２入力端子２４に印加された第２電圧（０Ｖ）の何れかを出力する。インバータ装置２０は、信号入力端子３２に供給された制御信号に応じて、パルス電圧出力端子３４から、第１入力端子２２に印加される第１電圧（３ｋＶ）を出力するか、第２入力端子２４に印加される第２電圧（０Ｖ）を出力するかを切り替える。
【0151】
図７の構成例において、最も第１入力端子２２の側に配置されるハイサイドスイッチ４２は、導通時（ＯＮ）における低電位側の端子（ソース）の電位が３ｋＶとなり、非導通時（ＯＦＦ）における低電位側の端子（ソース）の電位が２ｋＶとなり、電位差が１ｋＶとなる。第１入力端子２２の側から２番目に配置されるハイサイドスイッチ４２は、導通時（ＯＮ）における低電位側の端子（ソース）の電位が３ｋＶとなり、非導通時（ＯＦＦ）における低電位側の端子（ソース）の電位が１ｋＶとなり、電位差が２ｋＶとなる。最もパルス電圧出力端子３４の側に配置されるハイサイドスイッチ４２は、導通時（ＯＮ）における低電位側の端子（ソース）の電位が３ｋＶとなり、非導通時（ＯＦＦ）における低電位側の端子の電位が０Ｖとなり、電位差が３ｋＶとなる。従って、図７の構成例においても、最も第１入力端子２２の側に配置されるハイサイドスイッチ４２が第１のハイサイドスイッチ４２－１となる。第１入力端子２２の側から２番目に配置されるハイサイドスイッチ４２は、第２のハイサイドスイッチ４２－２となる。最もパルス電圧出力端子３４の側に配置されるハイサイドスイッチ４２は、第３のハイサイドスイッチ４２－３となる。
【0152】
図７の構成例において、最も第２入力端子２４の側に配置されるローサイドスイッチ４４は、非導通時（ＯＦＦ）における低電位側の端子（ソース）の電位が０Ｖとなり、導通時（ＯＮ）における低電位側の端子（ソース）の電位が０Ｖとなり、電位差が０Ｖとなる。第２入力端子２４の側から２番目に配置されるローサイドスイッチ４４は、非導通時（ＯＦＦ）における低電位側の端子（ソース）の電位が１ｋＶとなり、導通時（ＯＮ）における低電位側の端子（ソース）の電位が０Ｖとなり、電位差が－１ｋＶとなる。最もパルス電圧出力端子３４の側に配置されるローサイドスイッチ４４は、非導通時（ＯＦＦ）における低電位側の端子の電位が２ｋＶとなり、導通時（ＯＮ）における低電位側の端子（ソース）の電位が０Ｖとなり、電位差が－２ｋＶとなる。従って、図７の構成例においても、最も第２入力端子２４の側に配置されるローサイドスイッチ４４が第１のローサイドスイッチ４４－１となる。第２入力端子２４の側から２番目に配置されるローサイドスイッチ４４は、第２のローサイドスイッチ４４－２となる。最もパルス電圧出力端子３４の側に配置されるローサイドスイッチ４４は、第３のローサイドスイッチ４４－３となる。
【0153】
図８は、第２実施形態に係るハイサイド駆動回路４６の構成を、Ｎ個のハイサイドスイッチ４２とともに示す図である。第２実施形態において、Ｎ個の分割ＤＣ／ＤＣコンバータ６８に対して、外部回路から出力された電圧を受け取る分割ＤＣ／ＤＣコンバータ６８を第Ｎの分割ＤＣ／ＤＣコンバータ６８－Ｎとし、末尾の分割ＤＣ／ＤＣコンバータ６８が第１の分割ＤＣ／ＤＣコンバータ６８－１となるように順番に番号付けする。
【0154】
第２実施形態において、第１～第ＮのＮ個の分割ＤＣ／ＤＣコンバータ６８は、それぞれＮ個のハイサイドスイッチ４２のうちの非導通時における低電位側の端子の電位の絶対値が一番小さいハイサイドスイッチ４２に対応するハイサイドドライバ５６から非導通時における低電位側の端子の電位の絶対値が一番大きいハイサイドスイッチ４２に対応するハイサイドドライバ５６に向かう順番で、それぞれに対応するハイサイドドライバ５６に対して駆動電圧を供給する。
【0155】
また、第２実施形態において、第ｎの分割ＤＣ／ＤＣコンバータ６８－ｎにおける２個の出力端子のうちの基準電位側端子は、第ｎのハイサイド基準電位線５４－ｎに接続される。すなわち、第ｎの分割ＤＣ／ＤＣコンバータ６８－ｎにおける２個の出力端子のうちの基準電位側端子は、第ｎのハイサイドスイッチ４２－ｎの非導通時における低電位側の端子と同じ電位の箇所又は低電位側の端子に対して所定の電位差の電位の箇所に接続される。
【0156】
図９は、第２実施形態に係るローサイド駆動回路４８の構成を、Ｍ個のローサイドスイッチ４４とともに示す図である。
【0157】
第２実施形態において、Ｍ個の分割ＤＣ／ＤＣコンバータ８８に対して、外部回路から出力された電圧を受け取る分割ＤＣ／ＤＣコンバータ８８を第Ｍの分割ＤＣ／ＤＣコンバータ８８－Ｍとし、末尾の分割ＤＣ／ＤＣコンバータ８８が第１の分割ＤＣ／ＤＣコンバータ８８－１となるように順番に番号付けする。
【0158】
第２実施形態において、第１～第ＭのＭ個の分割ＤＣ／ＤＣコンバータ８８は、それぞれＭ個のローサイドスイッチ４４のうちの非導通時における低電位側の端子の電位の絶対値が一番小さいローサイドスイッチ４４に対応するローサイドドライバ７６から非導通時における低電位側の端子の電位の絶対値が一番大きいローサイドスイッチ４４に対応するローサイドドライバ７６に向かう順番で、それぞれに対応するローサイドドライバ７６に対して駆動電圧を供給する。
【0159】
また、第２実施形態において、第ｍの分割ＤＣ／ＤＣコンバータ８８－ｍにおける２個の出力端子のうちの基準電位側端子は、第ｍのローサイド基準電位線７４－ｍに接続される。すなわち、第ｍの分割ＤＣ／ＤＣコンバータ８８－ｍにおける２個の出力端子のうちの基準電位側端子は、第ｍのローサイドスイッチ４４－ｍの非導通時における低電位側の端子と同じ電位の箇所又は低電位側の端子に対して所定の電位差の電位の箇所に接続される。
【0160】
このような構成の第２実施形態に係るインバータ装置２０は、第１実施形態と同様の効果を奏することができる。
【0161】
以上、本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。実施形態は、種々の変更を行うことができる。
【符号の説明】
【0162】
１０ 送信装置、２０ インバータ装置、２２ 第１入力端子、２４ 第２入力端子、２６ 基準電圧入力端子、２８ 駆動電圧入力端子、３２ 信号入力端子、３４ パルス電圧出力端子、４２ ハイサイドスイッチ、４４ ローサイドスイッチ、４６ ハイサイド駆動回路、４８ ローサイド駆動回路、５０ 制御回路、５２ ハイサイド電位差回路、５４ ハイサイド基準電位線、５６ ハイサイドドライバ、５８ ハイサイド絶縁型伝送回路、６０ ハイサイドＤＣ／ＤＣコンバータ、６２ 負側駆動電位端子、６４ 正側駆動電位端子、６６ 分割絶縁型伝送回路、６８ 分割ＤＣ／ＤＣコンバータ、７２ ローサイド電位差回路、７４ ローサイド基準電位線、７６ ローサイドドライバ、７８ ローサイド絶縁型伝送回路、８０ ローサイドＤＣ／ＤＣコンバータ、８２ 負側駆動電位端子、８４ 正側駆動電位端子、８６ 分割絶縁型伝送回路、８８ 分割ＤＣ／ＤＣコンバータ、５８１ 基準電位側入力端子、５８２ 信号入力端子、５８３ 基準電位側出力端子、５８４ 信号出力端子
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】