特開 2025-155367 半導体装置、及び製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025155367

(43)【公開日】2025-10-14

(54)【発明の名称】半導体装置、及び製造方法

(51)【国際特許分類】

   H10D 30/01 20250101AFI20251006BHJP

   H10D 30/66 20250101ALI20251006BHJP

【ＦＩ】

H01L29/78 658J

H01L29/78 652L

H01L29/78 652Q

H01L29/78 653C

H01L29/78 652M

H01L29/78 652K

H01L29/78 658G

【審査請求】未請求

【請求項の数】13

【出願形態】ＯＬ

(21)【出願番号】P 2024059171

(22)【出願日】2024-04-01

(71)【出願人】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(71)【出願人】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】100120031

【弁理士】

【氏名又は名称】宮嶋 学

(74)【代理人】

【識別番号】100107582

【弁理士】

【氏名又は名称】関根 毅

(74)【代理人】

【識別番号】100118843

【弁理士】

【氏名又は名称】赤岡 明

(74)【代理人】

【識別番号】100125151

【弁理士】

【氏名又は名称】新畠 弘之

(72)【発明者】

【氏名】藤農 紗矢

(57)【要約】

【課題】パッシベーション膜におけるクラックの発生を抑制可能な半導体装置、及び製造方法を提供することである。
【解決手段】本実施形態に係る半導体装置は、半導体部材と、層間膜と、金属層と、パッシベーション膜とを備える。層間膜は、半導体部材の上面側に設けられる。金属層は、層間膜の上面側の少なくとも一部の領域を覆うように設けられる。パッシベーション膜は、金属層が設けられていない層間膜の上面と、金属層の端部における側面、及び上面に成膜される。金属層の端部の上部は曲面を有する。
【選択図】図４

【特許請求の範囲】

【請求項1】

半導体部材と、
前記半導体部材の上面側に設けられた層間膜と、
前記層間膜の上面側の少なくとも一部の領域を覆うように設けられた金属層と、
前記金属層が設けられていない前記層間膜の上面と、前記金属層の端部における側面、及び上面に成膜されるパッシベーション膜とを、備え、
前記金属層の端部の上部は曲面を有する、半導体装置。

【請求項2】

前記金属層と接する上側の面よりも前記層間膜と接する下側の面のほうが長い形状を有するバリアメタル層を更に備える、請求項１に記載の半導体装置。

【請求項3】

前記端部側の前記バリアメタル層の端面の形状が、前記層間膜から前記金属層の前記端部の下面に近づくにしたがい前記端部側から他方の端部に近づくように傾斜する、請求項２に記載の半導体装置。

【請求項4】

前記上部の曲面は、前記金属層の端部における前記上面と前記側面との延長線が交わる角度αを９０度以上として、前記パッシベーション膜に対する熱応力が膜応力よりも小さくなる形状を有する、請求項１又は２に記載の半導体装置。

【請求項5】

前記上部の曲面は、円弧形状であり、前記円弧形状における前記パッシベーション膜に対する熱応力を緩和する形状を有する、請求項１又は２に記載の半導体装置。

【請求項6】

前記上部の曲面は、円弧形状であり、前記円弧形状は、所定の半径を有する、請求項１又は２に記載の半導体装置。

【請求項7】

前記所定の半径は、前記パッシベーション膜に対する前記熱応力が膜応力よりも小さくなる半径である、請求項６に記載の半導体装置。

【請求項8】

前記金属層は、第１方向、及び前記第１方向に直交する第２方向に平行な上面と下面を有し、
前記所定の半径は、前記上面と下面との間の長さである前記金属層の厚み以上である、請求項６又は７に記載の半導体装置。

【請求項9】

前記金属層がアルミニウムであり、前記パッシベーション膜が二酸化ケイ素である場合に、
前記所定の半径は、前記金属層の厚みの２乗を前記パッシベーション膜の厚みで除算した値に所定の定数で除算した値よりも大きな値となる、請求項７に記載の半導体装置。

【請求項10】

前記金属層の厚みが、３から６マイクロメートル（ｕｍ）であり、前記パッシベーション膜の厚みが、０．５から１．５マイクロメートル（ｕｍ）である場合に、
前記所定の半径は、１００から６５０ナノメートル（ｎｍ）以上である、請求項９に記載の半導体装置。

【請求項11】

前記金属層は、電極、または配線部である、請求項２又は３に記載の半導体装置。

【請求項12】

前記金属層は、第１電極であり、
前記半導体部材の下面に設けられた第２電極と、
前記半導体部材内に設けられ、前記第１電極から前記第２電極に向かう第１方向に沿って設けられた第３電極と、
を更に備える、請求項１又は２に記載の半導体装置。

【請求項13】

半導体部材の上面側に層間膜と、バリアメタル層と、金属層と、を積層し、前記金属層を加工して、端部領域を生成する工程と、
前記バリアメタル層を前記金属層の端部領域まで加工する工程と、
前記端部領域の上部における端部に所定の円弧形状を形成しつつ、前記端部領域を他方側の端部方向に加工して、前記バリアメタル層に前記端部領域の位置に応じた傾斜面を形成する工程と、
パッシベーション膜を、加工後の前記金属層と、前記バリアメタル層の前記傾斜面とに成膜する工程と、
を備える、半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置、及び製造方法に関する。

【背景技術】

【0002】

従来より、スイッチング素子に用いる電力制御用などの半導体装置として、例えば縦型のＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：金属酸化物半導体電界効果トランジスタ）が開発されている。

【0003】

このような半導体装置では、水分や可動イオンの侵入防止のためにパッシベーション膜が成膜される。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特許第６５０４３１３号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところが、電力制御用などの半導体装置には、大電流を流すために厚い電極が使われる場合がある。このような場合には、パッシベーション膜を電極、配線部などの金属層に成膜しても、金属層との熱膨張係数差でクラックが発生しやすくなってしまう。

【0006】

本発明が解決しようとする課題は、パッシベーション膜におけるクラックの発生を抑制可能な半導体装置、及び製造方法を提供することである。

【課題を解決するための手段】

【0007】

本実施形態に係る半導体装置は、半導体部材と、層間膜と、金属層と、パッシベーション膜とを備える。層間膜は、半導体部材の上面側に設けられる。金属層は、層間膜の上面側の少なくとも一部の領域を覆うように設けられる。パッシベーション膜は、金属層が設けられていない層間膜の上面と、金属層の端部における側面、及び上面に成膜される。金属層の端部の上部は曲面を有する。

【図面の簡単な説明】

【0008】

【図1】本実施形態に係る半導体装置を示す上面図。

【図2】図１に示すＡ－Ａ’線による断面図。

【図3】図１に示すＢ－Ｂ’線による断面図。

【図4】金属膜の端部を示す断面図。

【図5】比較例に係る金属膜の端部を示す断面図。

【図6】端部の上部にかかる応力を説明するための図。

【図7】端部の第１緩和領域と、第２緩和領域との製造方法を示す図。

【発明を実施するための形態】

【0009】

以下、本発明の実施形態に係る半導体装置、及び製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は、本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。また、本実施形態で参照する図面において、同一部分又は同様な機能を有する部分には同一の符号又は類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。

【0010】

以下の説明及び図面において、ｎ＋、ｎ－及びｐの表記は、各不純物濃度の相対的な高低を表す。すなわち、「＋」が付されている表記は、「＋」及び「－」のいずれも付されていない表記よりも不純物濃度が相対的に高く、「－」が付されている表記は、いずれも付されていない表記よりも不純物濃度が相対的に低いことを示す。これらの表記は、それぞれの領域にｐ形不純物とｎ形不純物の両方が含まれている場合には、それらの不純物が補償しあった後の正味の不純物濃度の相対的な高低を表す。以下で説明する各実施形態について、各半導体領域のｐ形とｎ形を反転させて各実施形態を実施してもよい。

【0011】

図１は本実施形態に係る半導体装置を示す上面図である。図２は、図１に示すＡ－Ａ’線による断面図である。図３は、図１に示すＢ－Ｂ’線による断面図である。図１は、一実施形態に係る半導体装置１の一例を模式的に示す図である。

【0012】

図１、図２、及び図３に示すように、本実施形態に係る半導体装置１においては、例えば縦型のＭＯＳＦＥＴが構成される。この半導体装置１には、ドレイン電極１０と、ソース電極２０と、ゲート電極３０と、配線部３２と、埋込電極４０と、絶縁部材５０と、層間膜５５と、半導体部材６０と、金属膜７０と、バリアメタル層７２と、パッシベーション膜７４が設けられている。なお、本実施形態に係るソース電極２０と、配線部３２とが、金属層に対応する。また、図１、図３では、説明の簡単化のために、パッシベーション膜７４の記載を省略している。

【0013】

ドレイン電極１０、ソース電極２０、ゲート電極３０、及び配線部３２は、金属により形成されている。絶縁部材５０、及び層間膜５５は絶縁性材料により形成されている。半導体部材６０は半導体材料により形成されている。

【0014】

半導体部材６０は、ドレイン電極１０とソース電極２０との間に配置されている。ゲート電極３０は半導体部材６０内に配置されており、Ｙ方向に延びている。半導体部材６０の形状は、例えば、矩形の板状である。この半導体部材６０は、Ｘ方向及びＹ方向に平行な上側の上面と、上面に対向する下側の下面と、を有する。また、半導体部材６０は、例えば、単結晶のシリコン（Ｓｉ）からなり、局所的に不純物が導入されることにより、各部の導電形がｐ形又はｎ形とされている。半導体部材６０の構成は後述する。なお、本実施形態に係るソース電極２０が第１電極に対応し、ドレイン電極１０が第２電極に対応し、ゲート電極３０が第３電極に対応する。

【0015】

以下、本明細書においては、説明の便宜上、ＸＹＺ直交座標系を採用する。ドレイン電極１０からソース電極２０に向かう方向を「Ｚ方向」とし、本実施形態においてゲート電極３０が延びる方向を「Ｙ方向」とし、Ｚ方向及びＹ方向に対して直交した方向を「Ｘ方向」とする。Ｘ方向とＹ方向とＺ方向は相互に直交する。Ｚ方向を「上」ともいい、その反対方向を「下」ともいうが、この表現も便宜的なものであり、重力の方向とは無関係である。

【0016】

図１に示すように、半導体部材６０の上面６２の外縁部上には、ゲートパッド３１と、枠状の配線部３２が設けられている。ゲートパッド３１は、例えば、半導体部材６０の上面６２の１つの角部上に設けられている。配線部３２はゲートパッド３１に接続されている。なお、本明細書において、「接続」とは電気的な接続を意味する。

【0017】

半導体部材６０の上面６２におけるゲートパッド３１及び配線部３２によって囲まれた領域上には、ソース電極２０が配置されている。ソース電極２０は、領域Ｒ１及びＲ２のそれぞれに設けられている。例えば、領域Ｒ１に設けられたソース電極２０と領域Ｒ２に設けられたソース電極２０は、パッケージの組立時にボンディング領域Ａ１００に接続されるボンディングワイヤ又はコネクタ等により相互に接続されて、単一の電極として用いられる。ソース電極２０はゲートパッド３１及び配線部３２から離隔している。半導体部材６０の下面上の全体には、ドレイン電極１０が配置されている。

【0018】

図１～図３に示すように、半導体部材６０においては、上面６２側から複数のトレンチ６３が形成されている。各トレンチ６３はＹ方向に延びている。複数のトレンチ６３はＸ方向に沿って配列されている。トレンチ６３は半導体部材６０の下面には到達していない。各トレンチ６３内には、絶縁部材５０が配置されている。絶縁部材５０の上部は、半導体部材６０の上面６２から上方に突出し、トレンチ６３のＸ方向両側に延出して、層間膜５５を形成している。但し、Ｘ方向において隣り合う２つの絶縁部材５０、及び層間膜５５は、相互に離隔している。絶縁部材５０、及び層間膜５５は、例えば、酸化シリコンまたは窒化シリコンのうちどちらかを含む。なお、絶縁部材５０、及び層間膜５５は、一体的に形成されていてもよく、一体的に形成されていなくてもよい。

【0019】

層間膜５５とソース電極２０との間、及び、半導体部材６０とソース電極２０との間には、金属膜７０が設けられている。金属膜７０は、層間膜５５の上面及び側面を覆い、層間膜５５間においては、半導体部材６０の上面を覆っている。金属膜７０はソース電極２０に接し、ソース電極２０に接続されている。

【0020】

また、層間膜５５間には、金属膜７０のトレンチコンタクト４７が形成されている。各トレンチコンタクト４７はＹ方向に延びている。複数のトレンチコンタクト４７はＸ方向に沿って配列されている。

【0021】

バリアメタル層７２は、金属膜７０の側面を含む下面側を覆っている。バリアメタル層７２は、半導体部材６０側への金属原子の拡散や、バリアメタル層７２を挟んで隣り合う各部間での相互反応を防止する。バリアメタル層７２は、例えば、タングステン（Ｗ）や、チタン（Ｔｉ）膜もしくは窒化チタン（ＴｉＮ）膜、またはこれらの積層金属膜である。

【0022】

ソース電極２０の上面には、パッシベーション膜７４が成膜されている。パッシベーション膜７４の開口部に露出されたボンディング領域Ａ１００がソース配線のボンディング領域として機能する。ボンディング領域Ａ１００外の終端セルＡ２００の端部までソース電極２０が構成される。

【0023】

同様に、配線領域Ａ３００においても、配線部３２の上面には、パッシベーション膜７４が成膜される。配線部３２の下部にもソース電極２０と同様に、金属膜７０、バリアメタル層７２が層間膜５５の上面に積層される。なお、後述するように、例えば配線部３２と金属膜７０とは、一体化されてもよい。或いは、配線部３２と金属膜７０とは、一体化されなくともよい。

【0024】

ソース電極２０の端部Ｐ１００、配線領域Ａ３００の端部Ｐ２００、Ｐ３００のように、パッシベーション膜７４が成膜されるソース電極２０、配線部３２などの金属層における端部の上部は曲面をつけた構成を有する。例えば、金属層における端部の上部は、円弧形状を有する。なお、端部Ｐ１００、Ｐ２００、Ｐ３００の詳細は後述する。

【0025】

上述のように、配線部３２、及び金属膜７０、ソース電極２０、及び金属膜７０の少なくともいずれか一方を金属層（３２（２０））と称する場合がある。また、金属層（３２（２０））には、金属膜７０が一体的に形成されていてもよく、されていなくともよい。このように、本実施形態に係る半導体装置１は、半導体部材６０と、半導体部材６０の上面側に設けられた層間膜６０と、層間膜６０の上面側の少なくとも一部の領域を覆うように設けられた金属層（３２（２０））と、金属層（３２（２０））が設けられていない層間膜６０の上面と、金属層（３２（２０））の端部における側面、及び上面に成膜されるパッシベーション膜７４とを、備える。また、金属層（３２（２０））の端部における端部の上部は、円弧形状を有する。

【0026】

各トレンチ６３内には、それぞれゲート電極３０が配置されている。ゲート電極３０は、絶縁部材５０の一部を介して半導体部材６０から離隔している。ゲート電極３０のＹ方向両端部は半導体部材６０の上面６２まで引き出され、配線部３２に接続されている。これにより、ゲート電極３０は配線部３２を介してゲートパッド３１に接続されている。

【0027】

絶縁部材５０は、例えば、無機材料として二酸化ケイ素（Ｓｉ０_２）、窒化ケイ素（Ｓｉ_３Ｎ_４）、ＰＳＧ （Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＰＳＧ （Ｂｏｒｏｎ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＳＯＧ （Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）があり、有機材料として、ポリイミドをはじめとする各種ポリマーがある。

【0028】

また、各トレンチ６３内のゲート電極３０の下方には、複数の埋込電極４０が配置されている。複数の埋込電極４０はＹ方向に沿って断続的に一列に配列されている。換言すると、埋込電極４０はＹ方向に沿って複数設けられている。Ｙ方向において隣り合う埋込電極４０間には、絶縁部材５０の一部が配置されている。埋込電極４０はシリコンを含み、例えば、不純物が導入されたポリシリコンにより形成されている。また、埋込電極４０は絶縁部材５０の一部を介してゲート電極３０から離隔している。

【0029】

埋込電極４０は金属膜７０に接している。これにより、埋込電極４０は金属膜７０を介してソース電極２０に接続されている。

【0030】

金属膜７０及びソース電極２０は、例えば一体的に形成されている。金属膜７０及びソース電極２０は、例えば、アルミニウム（Ａｌ）、高力アルミニウム合金（ＡｌＣｕ）である。なお、金属膜７０及びソース電極２０は、アルミニウム（Ａｌ）、高力アルミニウム合金（ＡｌＣｕ）、銅（Ｃｕ）、タングステン（Ｗ）、チタン（Ｔｉ）、コバルト（Ｃｏ）、及びニッケル（Ｎｉ）からなる群より選択された少なくとも１つの金属を含み、例えば、上記金属群のいずれかの金属からなる金属化合物または合金を含んでいてもよい。

【0031】

同様に、金属膜７０及び配線部３２は、例えば一体的に形成されている。金属膜７０及び配線部３２は、例えば、アルミニウム（Ａｌ）、高力アルミニウム合金（ＡｌＣｕ）である。なお、金属膜７０及び配線部３２は、アルミニウム（Ａｌ）、高力アルミニウム合金（ＡｌＣｕ）、銅（Ｃｕ）、タングステン（Ｗ）、チタン（Ｔｉ）、コバルト（Ｃｏ）、及びニッケル（Ｎｉ）からなる群より選択された少なくとも１つの金属を含み、例えば、上記金属群のいずれかの金属からなる金属化合物または合金を含んでいてもよい。

【0032】

このように、絶縁部材５０、及び層間膜５５は、半導体部材６０とゲート電極３０との間、ゲート電極３０と埋込電極４０との間、ゲート電極３０と金属膜７０との間、半導体部材６０と埋込電極４０との間に配置されている。

【0033】

半導体部材６０においては、導電形がｎ＋形のドレイン層６５と、導電形がｎ－形のドリフト層６６と、導電形がｎ＋形のソース層６７と、導電形がｐ形のベース層６８が設けられている。ソース層６７におけるキャリア濃度は、ドレイン層６５及びドリフト層６６におけるキャリア濃度よりも高い。なお、「キャリア」は電子及び正弧である。ドレイン層６５は半導体部材６０の下面６１を構成し、ドレイン電極１０とドリフト層６６との間に配置されている。このため、ドリフト層６６はドレイン層６５を介してドレイン電極１０に接続されている。ソース層６７は半導体部材６０の上面６２を構成し、金属膜７０に接している。このため、ソース層６７は金属膜７０を介してソース電極２０に接続されている。

【0034】

ベース層６８はドリフト層６６とソース層６７の間に配置されており、ドリフト層６６及びソース層６７に接している。ベース層６８は金属膜７０を介してソース電極２０に接続されている。

【0035】

次に、本実施形態に係る半導体装置１の動作について説明する。
ドレイン電極１０とソース電極２０との間に、ドレイン電極１０の電位がソース電極２０の電位よりも高くなるような電圧を印加する。この状態で、ゲート電極３０に閾値よりも高い電位を印加すると、ベース層６８における絶縁部材５０に接する領域に反転層（チャネル）が形成される。これにより、ソース電極２０から、金属膜７０、ソース層６７、ベース層６８に形成された反転層、ドリフト層６６、ドレイン層６５を介して、ドレイン電極１０に電子が流れる。この結果、半導体装置１はオン状態となり、ドレイン電極１０からソース電極２０に電流が流れる。

【0036】

ゲート電極３０の電位が閾値よりも低くなると、ベース層６８に形成された反転層が消滅し、ドリフト層６６とベース層６８とのｐｎ界面を起点として空乏層が拡がる。埋込電極４０及び埋込電極４０にもソース電極２０と同じ電位が印加されるため、ドリフト層６６における絶縁部材５０に接する面からも空乏層が拡がる。すなわち、ドリフト層６６内において、空乏層はｐｎ界面から下方に向けて拡がり、絶縁部材５０からＸ方向に向けて拡がる。これにより、半導体装置１はオフ状態となり、ドレイン電極１０からソース電極２０に向かう電流が遮断される。

【0037】

半導体装置１がオン状態からオフ状態に切り替わると、ソース電極２０とドレイン電極１０との間の電圧が急激に増加する。ソース電極２０の電位は、金属膜７０を介して、埋込電極４０にも伝わる。半導体装置１がオフ状態になり、埋込電極４０の電位が上がることで、絶縁部材５０は埋込電極４０とドレイン電極１０と間の寄生容量として機能し、電子の充放電が起きる。これにより、ソース電極２０とドレイン電極１０との間の電圧が振動し、その後、所定の電圧に収束する。

【0038】

ここで、パッシベーション膜７４が成膜される金属膜の端部Ｐ１００、Ｐ２００、Ｐ３００（図２参照）の詳細な構成例を説明する。図４は、端部Ｐ２００を拡大した図である。なお、上述のように、端部Ｐ２００、Ｐ３００は配線部３２の例であるが、ソース電極２０の端部Ｐ１００も同等の構成を有する。なお、配線部３２、ソース電極２０は、上述したように金属膜７０を有してもよい。また、配線部３２、及びソース電極２０と、金属膜７０とは、異なる金属材で構成されてもよい。この場合、配線部３２、及びソース電極２０は、異なる金属材料の積層体となる。

【0039】

図５は、比較例に係る端部Ｐ２００ａの構成例を示す断面図である。図４の応力Ｄ１００～Ｄ１０６は、熱処理時に発生するパッシベーション膜７４に対する応力を示す。同様に、図５の応力Ｄ１００ａ～Ｄ１０６ａは、熱処理時に発生するパッシベーション膜７４に対する応力を示す。すなわち、配線部３２（ソース電極２０）の熱膨張係数が、パッシベーション膜７４よりも大きいために、熱処理時に応力が発生する。

【0040】

図４に示すように、本実施形態に係る端部Ｐ２００は、応力の第１緩和領域Ｓ１００と、第２緩和領域Ｓ２００と、を有する点で、比較例の端部Ｐ２００ａと相違する。図５に示すように、比較例の端部Ｐ２００ａにいては、配線部３２（ソース電極２０）における端部の上部に応力Ｄ１００ａ～Ｄ１０３ａが集中する。また、バリアメタル層７２の端部が、方形状となり、配線部３２（ソース電極２０）における端部の下部に応力Ｄ１０４ａ～Ｄ１０６ａが集中する傾向がある。

【0041】

例えば、応力Ｄ１０１ａと応力Ｄ１０４ａ、応力Ｄ１０３ａと応力Ｄ１０６ａとは、相反する方向の応力となる。これにより、クラック線Ｃ１００ａと、Ｃ２００ａとの間には、圧縮する方向の力が係る。また、クラック線Ｃ１００には、応力Ｄ１０１ａと応力Ｄ１００ａ、応力Ｄ１０３ａと応力Ｄ１０２ａと、相反する方向の応力が発生する。これにより、クラック線Ｃ１００ａを剥離する方向の応力が発生する。このように、応力１００ａ～Ｄ１０３ａが大きくなるにしたがい、クラック線Ｃ１００ａを剥離する方向の力が大きくなる。

【0042】

また、応力Ｄ１０４ａと応力Ｄ１０６ａとが大きくなると、応力Ｄ１０１ａと応力Ｄ１０４ａ、応力Ｄ１０３ａと応力Ｄ１０６ａとの相互作用により、クラック線Ｃ１００ａと、Ｃ２００ａとに沿ったクラックが生じやすくなる。

【0043】

これに対して、第１緩和領域Ｓ１００では、配線部３２（ソース電極２０）の角が生じないように、上部における端部は曲面を有する。これにより、配線部３２（ソース電極２０）の上部における端部へ集中する応力Ｄ１００～Ｄ１０３が緩和される。このように、上部における端部は曲面を有することにより、応力Ｄ１００～Ｄ１０３が緩和されクラック線Ｃ１００に沿ったクラックの発生が抑制される。

【0044】

第２緩和領域Ｓ２００では、バリアメタル層７２の端部が、台形状に成形される。これにより、配線部３２（ソース電極２０）の下部における端部へ集中する応力Ｄ１０４～Ｄ１０６が緩和される。このように、バリアメタル層７２の端部を台形状に成形することにより、応力Ｄ１０４～Ｄ１０６が緩和され、クラック線Ｃ１００、Ｃ２００に沿ったクラックの発生が抑制される。すなわち、バリアメタル層７２は、金属層（３２（２０））と接する上側の面よりも層間膜５５と接する下側の面のほうが長い形状を有する。

【0045】

このように、金属層（３２（２０））の下面と、層間膜５５の上面との間に成膜されるバリアメタル層７２の端面７２ａは傾斜する。すなわち、金属層（３２（２０））の端部側におけるバリアメタル層の端面７２ａの形状が、層間膜５５から金属層（３２（２０））における端部の下面に近づくにしたがい端部側から他方の端部側に近づくように傾斜する。このように、バリアメタル層７２の端面７２ａを傾斜させることにより、応力Ｄ１０４～Ｄ１０６が緩和され、クラック線Ｃ１００、Ｃ２００に沿ったクラックの発生が抑制される。

【0046】

ここで、図６を参照して、円弧形状の半径Ｒｔ_Ｆの範囲の説明をする。図６は、上部における端部にかかる応力を説明するための図である。ここで、上部における端部の円弧の半径をＲｔ_Ｆとし、配線部３２（ソース電極２０）のメタル厚をｔ_ｓとし、パッシベーション膜７４の膜厚をｔ_Ｆとする。すなわち、金属層（３２（２０））は、第１方向（Ｘ方向）、及び第１方向に直交する第２方向（Ｙ方向）に平行な上面と下面を有し、メタル厚ｔ_ｓは、上面と下面との間の距離である。同様に、パッシベーション膜７４は、第１方向（Ｘ方向）、及び第１方向に直交する第２方向（Ｙ方向）に平行な上面と下面を有し、パッシベーション膜７４の膜厚ｔ_Ｆは、上面と下面との間の距離である。このように、金属層（３２（２０））の上部における端部は曲面を有する。例えば、上部における端部の上面と側面の延長線が交わる角度αが９０度以上として形成する。

【0047】

配線部３２（ソース電極２０）の上部における端部の半径Ｒｔ_Ｆの円弧にかかる応力については、膜応力σと、熱応力σＴとの２種類がある。上述ように、パッシベーション膜７４にクラックが入るのは、形成後に熱処理がかかることで、下地の配線部３２（ソース電極２０）とパッシベーション膜７４の熱膨張係数の差が大きいことでクラックが入る。その応力は熱応力σＴが大きいためである。すなわち、パッシベーション膜７４の成膜時ではクラックが入らないので、膜応力σよりも熱応力σＴが大きくなった場合にクラックが発生すると考えられる。換言すると、本実施形態に係る半径Ｒｔ_Ｆの円弧形状は、パッシベーション膜７４に対する熱応力σＴが膜応力σよりも小さくなる形状を有する。すなわち、半径Ｒｔ_Ｆの円弧形状は、パッシベーション膜７４に対する熱応力σＴを緩和する形状を有する。

【0048】

このように、本実施形態に係る円弧形状は、所定の半径Ｒｔ_Ｆを有する。所定の半径Ｒｔ_Ｆは、パッシベーション膜７４に対する熱応力σＴが膜応力σよりも小さくなる半径である。そこで、ここでは、膜応力σ≒熱応力σＴを満たす半径Ｒｔ_Ｆの範囲を考察する。Ｓｔｏｎｅｙの式より、膜応力σは、（１）式で示される。

【0049】

また、配線部３２（ソース電極２０）の材料をアルミニウム（Ａｌ）とし、パッシベーション膜７４の材料を二酸化ケイ素（ＳｉＯ_２）として、より具体的な例を説明する。

【数1】

【数2】

【0050】

ここで、Ｅ_Ｓは、アルミニウム（Ａｌ）のヤング率（７０ＧＰａ）であり、Ｅ_Ｆは、二酸化ケイ素（ＳｉＯ_２）のヤング率（７３ＧＰａ）である。このため、Ｅｓ≒Ｅ_Ｆとして計算する。Ｖ_ｓは、アルミニウム（Ａｌ）ののポアッソン比（０．３３）であり、Ｖ_Ｆは、二酸化ケイ素（ＳｉＯ_２）のポアッソン比（０．１７）である。α_ｓは、アルミニウム（Ａｌ）の熱膨張係数（２２～２３．５×１０＾－６／℃）であり、α_Ｆは、二酸化ケイ素（ＳｉＯ_２）の熱膨張係数（０．４１～０．５８×１０＾－６／℃）である。

【0051】

また、（１）式に数値を代入すると（３）式になる。

【数3】

【0052】

また、（２）式に数値を代入すると（４）式になる。

【数4】

【0053】

これにより、（４）式を更に（３）式に代入すると（５）式が得られる。

【数5】

【0054】

更に（５）式を整理すると（６）式となる。

【数6】

【0055】

これらから分かるように、金属層（３２（２０））がアルミニウム（Ａｌ）であり、パッシベーション膜７４が二酸化ケイ素（Ｓｉ０_２）である場合に、本実施形態に係る所定の半径Ｒｔ_Ｆは、金属層（３２（２０））の厚みｔ_ｓの２乗をパッシベーション膜７４の厚みｔ_Ｆで除算した値に、所定の定数である１１０．８で除算した値よりも大きな値となる。本実施形態に係る半導体装置１では、例えば配線部３２（ソース電極２０）の厚さを４マイクロメートル（ｕｍ）とし、パッシベーション膜７４の厚さを１マイクロメートル（ｕｍ）とする。この場合、ｔ_ｓ：ｔ_Ｆ＝４：１となり、（６）式に代入して、（７）式から算出される。

【数7】

これから分かるように、配線部３２（ソース電極２０）の厚さを４マイクロメートル（ｕｍ）とし、パッシベーション膜７４の厚さを１マイクロメートル（ｕｍ）とする場合には、半径Ｒｔ_Ｆを０．１４マイクロメートル（ｕｍ）以上とれば、クラックの発生が抑制される。

【0056】

本実施形態では、配線部３２（ソース電極２０）におけるアルミニウム（Ａｌ）の厚さが、３～６マイクロメートル（ｕｍ）であり、パッシベーション膜７４の厚さが０．５～１．５マイクロメートル（ｕｍ）である。これから分かるように、半径Ｒｔ_Ｆは、アルミニウム（Ａｌ）の厚さが６マイクロメートル（ｕｍ）、二酸化ケイ素（ＳｉＯ_２）の厚さが０．５マイクロメートル（ｕｍ）のときに最大値である０．６５マイクロメートル（ｕｍ）となる。

【0057】

一方で、半径Ｒｔ_Ｆは、アルミニウム（Ａｌ）の厚さが３マイクロメートル（ｕｍ）、二酸化ケイ素（ＳｉＯ_２）の厚さが１．５マイクロメートル（ｕｍ）のときに最小値である０．０４１マイクロメートル（ｕｍ）となる。すなわち、本実施形態に係る半径Ｒｔ_Ｆは、４１～６５０ナノメートル（ｎｍ）以上のときに、クラックの発生が抑制される。

【0058】

特に、クラックの発生を抑制する場合には、金属層（３２（２０））の厚みｔ_ｓが、３から６マイクロメートル（ｕｍ）であり、パッシベーション膜７４の厚みｔ_Fが、０．５から１．５マイクロメートル（ｕｍ）である場合に、半径Ｒｔ_Ｆを、１００～６５０ナノメートル（ｎｍ）以上とする。

【0059】

ここで、図７を用いて、端部Ｐ２００の第１緩和領域Ｓ１００と、第２緩和領域Ｓ２００との製造例を説明する。図７は、端部Ｐ２００の第１緩和領域Ｓ１００と、第２緩和領域Ｓ２００との製造方法を示す図である。

【0060】

図７（ａ）は、アルミニウム加工の工程を示す図である。図７（ａ）に示すように、層間膜（絶縁材５０）の上にバリアメタル層７２、金属層（３２（２０））を成膜する。次に、ウェットエッチング（ＷＥＴ）による化学反応によって不要部分を除去する方法により、金属層（３２（２０））を加工する。このように、アルミニウム加工の工程は、半導体部材６０の上面側に層間膜５５と、バリアメタル層７２と、金属層（３２（２０））と、を積層し、金属層（３２（２０））を加工して、端部領域Ｐｕ２００，Ｐｄ２００を生成する工程である。この加工は、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によるドライエッチングでもよい。なお、金属層（３２（２０））には、金属膜７０を、含んでいても、或いは含んでいなくともよい。

【0061】

図７（ｂ）は、バリアメタル加工の工程を示す図である。図７（ｂ）に示すように、バリアメタル層７２を加工する。例えば、ウェットエッチング（ＷＥＴ）による化学反応によってバリアメタル層７２の不要部分を除去する。このように、バリアメタル加工の工程は、バリアメタル層７２を金属層（３２（２０））の下部端部領域Ｐｄ２００まで加工する工程である。この加工は、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によるドライエッチングでもよい。

【0062】

図７（ｃ）は、アルミニウムの形状加工の工程を示す図である。図７（ｃ）に示すように、ウェットエッチング（ＷＥＴ）による化学反応により、金属層（３２（２０））を後退させると共に、上部における端部Ｐｕ２００に半径ＲｔＦの円弧を生成する。このときに、金属層（３２（２０））を後退させる際のエッチングにより、バリアメタル層７２の端部が台形形状に加工される。例えば、バリアメタル層72をタングステンで形成し、リン酸等のエッチング液を用いる場合に、金属層とバリアメタル層のエッチングレート比は10:1に加工することが可能である。このようなエッチングレートの差を用いることで、バリアメタル72の端部を台形形状に加工することができる。このように、アルミニウムの形状加工の工程は、金属層（３２（２０））における上部端部領域Ｐｕ２００に所定の円弧形状を形成しつつ、下部端部領域Ｐｄ２００を他方側の端部方向に加工して、バリアメタル層７２に、下部端部領域Ｐｄ２００ａの位置に応じた傾斜面７２ａを形成する工程である。この加工は、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によるドライエッチングでもよい。

【0063】

図７（ｄ）は、パッシベーション膜形成の形状工程を示す図である。図７（ｄ）に示すように、化学気相成長（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、パッシベーション膜７４が成膜される。そして、パッシベーション膜７４が成膜された後に、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により加工される。このような製造方法により、第１緩和領域Ｓ１００と、第２緩和領域Ｓ２００とが形成される。

【0064】

以上説明したように、本実施形態によれば、層間膜５５の上にバリアメタル層７２と、金属層（配線部３２、ソース電極２０）と、パッシベーション膜７４とを成膜する場合に、金属層（配線部３２、ソース電極２０）の上部端部領域Ｐｕ２００に曲面（例えば所定の半径ＲｔＦを有する円弧形状）を形成することとした。これにより、熱処理時にパッシベーション膜７４に対して発生する応力が円弧形状により緩和され、パッシベーション膜７４におけるクラックの発生が抑制される。また、バリアメタル層７２の端面７２ａの形状が、層間膜５５から金属層（配線部３２、ソース電極２０）の端部の下面に近づくにしたがい端部側から他方の端部に近づくように傾斜する。これにより、金属層（配線部３２、ソース電極２０）の下部端部領域Ｐｄ２００ａにおいて、熱処理時にパッシベーション膜７４に対して発生する応力が緩和され、パッシベーション膜７４の下部における端部（緩和領域Ｓ２００内）、及び上部における端部（緩和領域Ｓ１００内）に発生するクラックの発生が抑制される。

【0065】

以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置、方法及びプログラムは、その他の様々な形態で実施することができる。また、本明細書で説明した装置、方法及びプログラムの形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。

【符号の説明】

【0066】

１：半導体装置、１０：ドレイン電極、２０：ソース電極、３０：ゲート電極、３２：配線部、５０：絶縁部材、５５：層間膜、７２：バリアメタル層、７２ａ：端面、７４：パッシベーション膜、Ｐ１００、Ｐ２００、Ｐ３００：端部、Ｐｄ２００、Ｐｄ２００ａ：下部端部領域、Ｐｕ２００：上部端部領域、Ｓ１００：第１緩和領域、Ｓ２００：第２緩和領域。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】