知財求人 - 知財ポータルサイト「IP Force」
特開2025-16165抵抗変化素子、記憶装置、及びニューラルネットワーク装置
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025016165
(43)【公開日】2025-01-31
(54)【発明の名称】抵抗変化素子、記憶装置、及びニューラルネットワーク装置
(51)【国際特許分類】
H10B 63/00 20230101AFI20250124BHJP
G11C 13/00 20060101ALI20250124BHJP
G11C 11/54 20060101ALI20250124BHJP
G06N 3/065 20230101ALI20250124BHJP
【ＦＩ】
H10B63/00
G11C13/00 215
G11C11/54
G11C13/00 400F
G06N3/065
【審査請求】未請求
【請求項の数】19
【出願形態】ＯＬ
(21)【出願番号】P 2023119267
(22)【出願日】2023-07-21
(71)【出願人】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(74)【代理人】
【識別番号】110003708
【氏名又は名称】弁理士法人鈴榮特許綜合事務所
(72)【発明者】
【氏名】水島 公一
(72)【発明者】
【氏名】西 義史
(72)【発明者】
【氏名】野村 久美子
【テーマコード（参考）】
5F083
【Ｆターム（参考）】
5F083GA21
5F083JA12
5F083JA14
5F083JA42
5F083JA44
(57)【要約】
【課題】繰り返し特性と線形性に優れた抵抗変化素子を提供する。
【解決手段】実施形態によれば、抵抗変化素子１０は、第１電極２１と、第２電極２２と、第１電極と第２電極との間に設けられ、リチウムイオンを格子位置に含む金属化合物である第１遷移金属化合物層２３と、第１遷移金属化合物層と第２電極との間に設けられ、リチウムイオンを格子位置に含む金属化合物である第２遷移金属化合物層２４と、第１遷移金属化合物層と第２遷移金属化合物層との間に設けられ、リチウムイオンを通過させ、電子を通過させにくい固体物質であるリチウムイオン伝導体層２５と、を含む。
【選択図】 図１
【解決手段】実施形態によれば、抵抗変化素子１０は、第１電極２１と、第２電極２２と、第１電極と第２電極との間に設けられ、リチウムイオンを格子位置に含む金属化合物である第１遷移金属化合物層２３と、第１遷移金属化合物層と第２電極との間に設けられ、リチウムイオンを格子位置に含む金属化合物である第２遷移金属化合物層２４と、第１遷移金属化合物層と第２遷移金属化合物層との間に設けられ、リチウムイオンを通過させ、電子を通過させにくい固体物質であるリチウムイオン伝導体層２５と、を含む。
【選択図】 図１
【特許請求の範囲】
【請求項1】
第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に設けられ、リチウムイオンを格子位置に含む金属化合物である第１遷移金属化合物層と、
前記第１遷移金属化合物層と前記第２電極との間に設けられ、前記リチウムイオンを前記格子位置に含む前記金属化合物である第２遷移金属化合物層と、
前記第１遷移金属化合物層と前記第２遷移金属化合物層との間に設けられ、前記リチウムイオンを通過させ、電子を通過させにくい固体物質であるリチウムイオン伝導体層と、
を備える、
抵抗変化素子。
第２電極と、
前記第１電極と前記第２電極との間に設けられ、リチウムイオンを格子位置に含む金属化合物である第１遷移金属化合物層と、
前記第１遷移金属化合物層と前記第２電極との間に設けられ、前記リチウムイオンを前記格子位置に含む前記金属化合物である第２遷移金属化合物層と、
前記第１遷移金属化合物層と前記第２遷移金属化合物層との間に設けられ、前記リチウムイオンを通過させ、電子を通過させにくい固体物質であるリチウムイオン伝導体層と、
を備える、
抵抗変化素子。
【請求項2】
前記第１遷移金属化合物層は、岩塩型遷移金属酸化物またはスピネル型遷移金属酸化物のいずれか、あるいは前記岩塩型遷移金属酸化物と前記スピネル型遷移金属酸化物との混合物である、
請求項１に記載の抵抗変化素子。
請求項１に記載の抵抗変化素子。
【請求項3】
前記岩塩型遷移金属酸化物は、ＬｉＴｉＯ２、Ｌｉ７Ｔｉ５Ｏ１２、Ｌｉ２［ＣｒＴｉ］Ｏ４、（Ｌｉ３／２Ｆｅ１／２）［Ｌｉ１／２Ｆｅ１／２Ｔｉ］Ｏ４のいずれか、あるいはそれらの混合物により構成されている、
請求項２に記載の抵抗変化素子。
請求項２に記載の抵抗変化素子。
【請求項4】
前記スピネル型遷移金属酸化物は、ＬｉＴｉ２Ｏ４、Ｌｉ４Ｔｉ５Ｏ１２、Ｌｉ［ＣｒＴｉ］Ｏ４、（Ｌｉ１／２Ｆｅ１／２）［Ｌｉ１／２Ｆｅ１／２Ｔｉ］Ｏ４のいずれか、あるいはそれらの混合物により構成されている、
請求項２に記載の抵抗変化素子。
請求項２に記載の抵抗変化素子。
【請求項5】
前記第２遷移金属化合物層は、岩塩型遷移金属酸化物Ｌｉ７Ｔｉ５Ｏ１２またはスピネル型遷移金属酸化物Ｌｉ４Ｔｉ５Ｏ１２のいずれか、あるいはそれらの混合物である、
請求項１に記載の抵抗変化素子。
請求項１に記載の抵抗変化素子。
【請求項6】
前記第２遷移金属化合物層は、λ型立方晶金属酸化物λＭｎＯ２とスピネル型遷移金属酸化物Ｌｉ１／２ＭｎＯ２との混合物である、
請求項１に記載の抵抗変化素子。
請求項１に記載の抵抗変化素子。
【請求項7】
前記第２遷移金属化合物層における前記リチウムイオンの組成は、前記第１遷移金属化合物層における前記リチウムイオンの組成よりも低い、
請求項１に記載の抵抗変化素子。
請求項１に記載の抵抗変化素子。
【請求項8】
前記第２遷移金属化合物層の膜厚は、前記第１遷移金属化合物層の膜厚よりも薄い、
請求項１に記載の抵抗変化素子。
請求項１に記載の抵抗変化素子。
【請求項9】
前記第２遷移金属化合物層の膜厚は、前記第１遷移金属化合物層の膜厚以上である、
請求項１に記載の抵抗変化素子。
請求項１に記載の抵抗変化素子。
【請求項10】
前記第２遷移金属化合物層に含まれる前記リチウムイオンの組成に基づいて、低抵抗状態または高抵抗状態に変化する、
請求項１に記載の抵抗変化素子。
請求項１に記載の抵抗変化素子。
【請求項11】
前記第１遷移金属化合物層は、前記リチウムイオン伝導体層の第１面に接し、
前記第２遷移金属化合物層は、前記リチウムイオン伝導体層の前記第１面に対向する第２面に接する、
請求項１に記載の抵抗変化素子。
前記第２遷移金属化合物層は、前記リチウムイオン伝導体層の前記第１面に対向する第２面に接する、
請求項１に記載の抵抗変化素子。
【請求項12】
前記第１面の形状は、前記第２面の形状と同じである、
請求項１１に記載の抵抗変化素子。
請求項１１に記載の抵抗変化素子。
【請求項13】
第１電極と、
第２電極と、
前記第１電極と前記第２電極の間に設けられ、リチウムイオンを含み、岩塩型遷移金属酸化物またはスピネル型遷移金属酸化物のいずれか、あるいは前記岩塩型遷移金属酸化物と前記スピネル型遷移金属酸化物との混合物により構成される第１遷移金属化合物層と、
前記第１遷移金属化合物層と前記第２電極との間に設けられ、Ｌｉ７Ｔｉ５Ｏ１２あるいはＬｉ４Ｔｉ５Ｏ１２のいずれか、あるいはそれらの混合物により構成される第２遷移金属化合物層と、
前記第１遷移金属化合物層と前記第２遷移金属化合物層との間に設けられ、前記リチウムイオンを通過させ、電子を通過させにくい固体物質であるリチウムイオン伝導体層と、を備える、
抵抗変化素子。
第２電極と、
前記第１電極と前記第２電極の間に設けられ、リチウムイオンを含み、岩塩型遷移金属酸化物またはスピネル型遷移金属酸化物のいずれか、あるいは前記岩塩型遷移金属酸化物と前記スピネル型遷移金属酸化物との混合物により構成される第１遷移金属化合物層と、
前記第１遷移金属化合物層と前記第２電極との間に設けられ、Ｌｉ７Ｔｉ５Ｏ１２あるいはＬｉ４Ｔｉ５Ｏ１２のいずれか、あるいはそれらの混合物により構成される第２遷移金属化合物層と、
前記第１遷移金属化合物層と前記第２遷移金属化合物層との間に設けられ、前記リチウムイオンを通過させ、電子を通過させにくい固体物質であるリチウムイオン伝導体層と、を備える、
抵抗変化素子。
【請求項14】
前記請求項１乃至１３のいずれか一項に記載の抵抗変化素子と、
前記抵抗変化素子に接続され、前記抵抗変化素子を用いた書き込み動作及び読み出し動作を制御するように構成された制御回路と、
前記抵抗変化素子に接続され、前記読み出し動作に基づく出力電圧を出力するように構成された出力回路と、
を備える、
記憶装置。
前記抵抗変化素子に接続され、前記抵抗変化素子を用いた書き込み動作及び読み出し動作を制御するように構成された制御回路と、
前記抵抗変化素子に接続され、前記読み出し動作に基づく出力電圧を出力するように構成された出力回路と、
を備える、
記憶装置。
【請求項15】
前記制御回路は、前記書き込み動作において、前記抵抗変化素子を低抵抗状態にする場合、前記第１電極に、前記第２電極の電圧より高い正電圧のパルスを印加する、
請求項１４に記載の記憶装置。
請求項１４に記載の記憶装置。
【請求項16】
前記出力回路と、前記抵抗変化素子の前記第１電極または前記第２電極のいずれかと、を接続するように構成された第１回路を更に備え、
前記読み出し動作において、前記第１回路は、前記第１電極に入力パルスが印加され且つ前記第２電極が前記出力回路に接続された状態から前記第２電極に前記入力パルスが印加され且つ前記第１電極が前記出力回路に接続された状態に切り替える、
請求項１４に記載の記憶装置。
前記読み出し動作において、前記第１回路は、前記第１電極に入力パルスが印加され且つ前記第２電極が前記出力回路に接続された状態から前記第２電極に前記入力パルスが印加され且つ前記第１電極が前記出力回路に接続された状態に切り替える、
請求項１４に記載の記憶装置。
【請求項17】
前記第１電極と前記第２電極とを短絡可能に構成された第２回路を更に備え、
前記読み出し動作において、前記第２回路は、前記抵抗変化素子への入力パルスの印加が終了した後、前記第１電極と前記第２電極とを短絡させる、
請求項１４に記載の記憶装置。
前記読み出し動作において、前記第２回路は、前記抵抗変化素子への入力パルスの印加が終了した後、前記第１電極と前記第２電極とを短絡させる、
請求項１４に記載の記憶装置。
【請求項18】
前記出力回路は、ゲートが前記抵抗変化素子の前記第２電極に接続されたトランジスタを含み、
前記抵抗変化素子は、前記読み出し動作において、前記第１電極に正転パルスと前記正転パルスを反転させた反転パルスが交互に印加され、
前記出力回路は、前記第１電極に前記正転パルスが印加された際に、前記抵抗変化素子が低抵抗状態である場合、第１電圧を出力し、前記抵抗変化素子が高抵抗状態である場合、前記第１電圧よりも低い第２電圧を出力する、
請求項１４に記載の記憶装置。
前記抵抗変化素子は、前記読み出し動作において、前記第１電極に正転パルスと前記正転パルスを反転させた反転パルスが交互に印加され、
前記出力回路は、前記第１電極に前記正転パルスが印加された際に、前記抵抗変化素子が低抵抗状態である場合、第１電圧を出力し、前記抵抗変化素子が高抵抗状態である場合、前記第１電圧よりも低い第２電圧を出力する、
請求項１４に記載の記憶装置。
【請求項19】
ニューラルネットワークに従って演算処理を実行するように構成された演算回路と、
前記請求項１乃至１３のいずれか一項に記載の抵抗変化素子を含み、前記抵抗変化素子に、前記演算処理に用いられる重みを記憶させるように構成された記憶回路と、
を備える、
ニューラルネットワーク装置。
前記請求項１乃至１３のいずれか一項に記載の抵抗変化素子を含み、前記抵抗変化素子に、前記演算処理に用いられる重みを記憶させるように構成された記憶回路と、
を備える、
ニューラルネットワーク装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、抵抗変化素子、記憶装置、及びニューラルネットワーク装置に関する。
【背景技術】
【0002】
近年、ハードウェアで実現したニューラルネットワーク装置が研究されている。また、人間の脳を模倣したニューロモルフィック・ニューラルネットワーク、すなわち、脳型ニューラルネットワークが知られている。脳型ニューラルネットワークは、低消費エネルギーで作動し、誤り耐性の強い人間の脳を模倣したニューラルネットワークである。
【0003】
脳型ニューラルネットワークの分野では、アルゴリズムと並んで、新しいハードウェアの開発が望まれている。新しいハードウェアの開発において、新規な抵抗変化型不揮発メモリの開発が望まれている。これまでニューロン、あるいは、シナプス回路用の素子として種々の抵抗変化型不揮発メモリ（ＲｅＲＡＭ：Resistive Random Access Memory）が提案されてきた。しかし、何れの種類の抵抗変化型不揮発メモリも、素子毎の特性のばらつきが大きい。このため、抵抗変化型不揮発メモリを用いた大型の脳型ニューラルネットワークは開発されていない。
【0004】
例えば、従来のＲｅＲＡＭの一つとして、ＴｉＯ２等の遷移金属酸化物の両端に、金属電極を設けた構造を有する素子が知られている。このような構造のＲｅＲＡＭは、金属電極間に電圧または電流パルスを印加することにより、遷移金属酸化物中に存在する酸素欠損の量または分布を変化させる。このような構造のＲｅＲＡＭは、遷移金属酸化物中の酸素欠損が増加すれば、電気的中性を保つため酸素欠損近傍に電子が導入されるので、低抵抗状態（ＬＲＳ：Low Resistive State）となる。反対に、このような構造のＲｅＲＡＭは、遷移金属酸化物中の酸素欠損が減少すれば、高抵抗状態（ＨＲＳ：High Resistive State）となる。しかし、このような構造のＲｅＲＡＭは、特性バラツキが大きい。このため、このような構造のＲｅＲＡＭの大型の脳型ニューラルネットワークへの適用は困難である。近年、酸素欠損に替えてリチウムイオンを用いた薄膜電池型ＲｅＲＡＭが提案されているが、素子の線形性や繰り返し特性のさらなる向上が望まれている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２０２３－４３１４２号公報
【非特許文献】
【0006】
【非特許文献1】T. Marukame et. al., “Lithium-ion-based resistive devices of LiCoO2/LiPON/Cu with ultrathin interlayers of titanium oxide for neuromorphic computing”, IEEE J. El. Dev. Soc. Special Issue, 2023, p.1-9
【非特許文献2】M. G. Verde et. al., “Elucidating the Phase Transformation of Li4Ti5O12 Lithiation at the Nanoscale”, ACS Nano 2016, 10, p.4312-4321.
【非特許文献3】Juan Carlos Gonzalez-Rosillo1 et. al., “Lithium-Battery Anode Gains Additional Functionality for Neuromorphic Computing through Metal-Insulator Phase Separation”, Adv. Mater. 2020, doi: 10.1002/adma.201907465, p.1-27
【非特許文献4】K. Mukai et.al., “Understanding the Zero-Strain Lithium Insertion Scheme of Li[Li1/3Ti5/3]O4: Structural Changes at Atomic Scale Clarified by Raman Spectroscopy”, J. Phys. Chem. C 2014, 118, p.2992-2999
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明が解決しようとする課題は、繰り返し特性と線形性に優れた抵抗変化素子、記憶装置、及びニューラルネットワーク装置を提供することにある。
【課題を解決するための手段】
【0008】
実施形態に係る抵抗変化素子は、第１電極と、第２電極と、第１電極と第２電極との間に設けられ、リチウムイオンを格子位置に含む金属化合物である第１遷移金属化合物層と、第１遷移金属化合物層と第２電極との間に設けられ、リチウムイオンを格子位置に含む金属化合物である第２遷移金属化合物層と、第１遷移金属化合物層と第２遷移金属化合物層との間に設けられ、リチウムイオンを通過させ、電子を通過させにくい固体物質であるリチウムイオン伝導体層と、を含む。
【図面の簡単な説明】
【0009】
【図1】第１実施形態に係る抵抗変化素子の断面構造の一例を示す図。
【図2】第１実施形態に係る抵抗変化素子が低抵抗状態である場合の一例を示す図。
【図3】第１実施形態に係る抵抗変化素子が高抵抗状態である場合の一例を示す図。
【図4】遷移金属化合物Ｌｉ４＋εＴｉ５Ｏ１２（０＜ε＜３）の放電時の対金属リチウム起電力を示す図。
【図5】第１実施形態に係る抵抗変化素子にセットパルスが印加された場合の第２遷移金属化合物層の状態変化を示す図。
【図6】第１実施形態に係る抵抗変化素子にセットパルスが印加された場合の第２遷移金属化合物層の状態変化を示す図。
【図7】第１実施形態に係る抵抗変化素子にセットパルスが印加された場合の第２遷移金属化合物層の状態変化を示す図。
【図8】第１実施形態に係る抵抗変化素子が低抵抗状態である場合において、入力パルスが印加された抵抗変化素子の状態を示す図。
【図9】第２実施形態に係る記憶装置の構成の一例を示す図。
【図10】第３実施形態に係る記憶装置の構成の一例を示す図。
【図11】第４実施形態に係る記憶装置の構成の一例を示す図。
【図12】第５実施形態に係る記憶装置の構成の一例を示す図。
【図13】第６実施形態に係るニューラルネットワーク装置の構成の一例を示す図。
【図14】第６実施形態に係るニューラルネットワーク装置におけるニューラルネットワークの１つのレイヤを説明するための図。
【図15】第６実施形態に係るニューラルネットワーク装置に含まれる積和演算回路による積和演算を説明する図。
【図16】第７実施形態に係るニューラルネットワーク装置の構成の一例を示す図。
【発明を実施するための形態】
【0010】
以下、図面を参照して実施形態について説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、共通する参照符号を付す。
【0011】
【0012】
抵抗変化素子１０は、電気抵抗が変化する素子である。より具体的には、抵抗変化素子１０は、内部においてリチウムイオンが移動することにより、一方の電極から他方の電極に電流を流すことが可能な低抵抗状態（ＬＲＳ）、または電流がほとんど流れない高抵抗状態（ＨＲＳ）に変化する。例えば、抵抗変化素子１０の状態に応じてデータ“０”及びデータ“１”を割り当てることにより、抵抗変化素子１０は、データを記憶し得る。以下、抵抗変化素子１０の状態を高抵抗状態から低抵抗状態に変化させる、または低抵抗状態から高抵抗状態に変化させる動作を書き込み動作と表記する。また、抵抗変化素子１０の状態を読み出す動作を、読み出し動作と表記する。なお、抵抗変化素子１０は、一例として、脳型ニューラルネットワークにおけるニューロン回路用あるいはシナプス回路用の記憶素子として用いられる。
【0013】
図１に示すように、抵抗変化素子１０は、第１電極２１と、第２電極２２と、第１遷移金属化合物層２３と、第２遷移金属化合物層２４と、リチウムイオン伝導体層２５とを含む。抵抗変化素子１０は、第１電極２１側から、第１電極２１、第１遷移金属化合物層２３、リチウムイオン伝導体層２５、第２遷移金属化合物層２４、及び第２電極２２が順に積層された積層構造を有する。なお、抵抗変化素子１０は、第１電極２１と第２電極２２との間に図示しない層を更に含んでいてもよい。以下、各層の接合面に沿った方向をＸ方向と定義する。Ｘ方向と交差し且つ接合面に沿った方向をＹ方向と定義する。Ｘ方向及びＹ方向と交差し且つ接合面に垂直な方向をＺ方向と定義する。Ｚ方向は、各層が積層された「積層方向」とも表記され得る。
【0014】
抵抗変化素子１０内では、リチウムイオン伝導体層２５を介して、第１遷移金属化合物層２３と第２遷移金属化合物層２４との間をリチウムイオンが移動し得る。リチウムイオンの移動方向は、第１電極２１、第１遷移金属化合物層２３、リチウムイオン伝導体層２５、第２遷移金属化合物層２４、及び第２電極２２が積層された積層方向（すなわち、Ｚ方向）である。
【0015】
例えば、第１電極２１、第１遷移金属化合物層２３、リチウムイオン伝導体層２５、第２遷移金属化合物層２４、及び第２電極２２の各層の接合面は、形状及び大きさが概略同じである。より具体的には、例えば、第１電極２１と第１遷移金属化合物層２３との接合面、第１遷移金属化合物層２３とリチウムイオン伝導体層２５との接合面、リチウムイオン伝導体層２５と第２遷移金属化合物層２４との接合面、及び第２遷移金属化合物層２４と第２電極２２との接合面の形状及び大きさは概略同じである。なお、「概略同じ」と表記する場合、製造ばらつきによる誤差を含み得る。
【0016】
第１遷移金属化合物層２３のＺ方向（積層方向）の膜厚を膜厚Ｔ１とし、第２遷移金属化合物層２４のＺ方向（積層方向）の膜厚を膜厚Ｔ２とする。例えば、本実施形態において、第２遷移金属化合物層２４の膜厚Ｔ２は、第１遷移金属化合物層２３の膜厚Ｔ１未満（Ｔ１＞Ｔ２）である。なお、第２遷移金属化合物層２４の膜厚Ｔ２は、第１遷移金属化合物層２３の膜厚Ｔ１と同一であってもよいし、第１遷移金属化合物層２３の膜厚Ｔ１より厚くてもよい。すなわち、膜厚Ｔ１及びＴ２は、Ｔ１≦Ｔ２の関係にあってもよい。
【0017】
第１電極２１及び第２電極２２は、例えば、図示せぬ外部回路に接続される。第１電極２１と第２電極２２との間には、外部回路から電圧が印加される。第１電極２１及び第２電極２２は、導電性の材料を含む。なお、第１電極２１及び第２電極２２の構成は同じであってもよいし、異なっていてもよい。
【0018】
第１遷移金属化合物層２３は、第１電極２１に接続される（第１電極２１に接する）。第２遷移金属化合物層２４は、第２電極２２に接続される（第２電極２２に接する）。
【0019】
第１遷移金属化合物層２３及び第２遷移金属化合物層２４のそれぞれは、リチウムイオン（Ｌｉ１＋）を格子位置に含む金属化合物である。例えば、ＡＦＭ（Atomic Force Microscopy）を用いた観察により、リチウムイオンが格子位置に配置されていることを確認できる。第１遷移金属化合物層２３及び第２遷移金属化合物層２４に含まれるリチウムイオンは、第１電極２１と第２電極２２との間に電圧が印加されることにより、第１遷移金属化合物層２３と第２遷移金属化合物層２４との間を移動する。また、第１遷移金属化合物層２３及び第２遷移金属化合物層２４のそれぞれは、第１電極２１と第２電極２２との間に電圧が印加されることにより、内部で電子が移動し得る。この場合、第１電極２１と第１遷移金属化合物層２３との間で電子が移動し得る。また、第２電極２２と第２遷移金属化合物層２４との間で電子が移動し得る。
【0020】
第１遷移金属化合物層２３及び第２遷移金属化合物層２４のそれぞれは、例えば、リチウムイオンを格子位置に含む金属酸化物であってもよい。以下、本実施形態では、第１遷移金属化合物層２３及び第２遷移金属化合物層２４がリチウム及びチタンを含む酸化物である場合について説明する。第１遷移金属化合物層２３は、Ｌｉ４＋ε１Ｔｉ５Ｏ１２と表記される。また、第２遷移金属化合物層２４は、Ｌｉ４＋ε２Ｔｉ５Ｏ１２と表記される。ここで、変数ε１とε２とは、０≦ε２＜ε１≦３の関係にある。組成４＋ε１は、第１遷移金属化合物層２３におけるリチウムイオンの組成（濃度）を表す。組成４＋ε２は、第２遷移金属化合物層２４におけるリチウムイオンの組成を表す。Ｌｉ４＋ε１Ｔｉ５Ｏ１２及びＬｉ４＋ε２Ｔｉ５Ｏ１２は、いずれも固溶体ではなく、Ｌｉ４Ｔｉ５Ｏ１２とＬｉ７Ｔｉ５Ｏ１２との混合物である。例えば、Ｌｉ４Ｔｉ５Ｏ１２及びＬｉ７Ｔｉ５Ｏ１２は、Ｘ線回折法（XRD: X-Ray Diffraction）等の分析により確認できる。
【0021】
Ｌｉ４Ｔｉ５Ｏ１２は、スピネル型遷移金属酸化物であり、絶縁体の特性を有する。Ｌｉ７Ｔｉ５Ｏ１２は、岩塩型遷移金属酸化物であり、金属的伝導性を示す。スピネル型遷移金属酸化物Ｌｉ４Ｔｉ５Ｏ１２及び岩塩型遷移金属酸化物Ｌｉ７Ｔｉ５Ｏ１２は、いずれも格子位置にリチウムイオンが配置される。組成４＋ε１及び組成４＋ε２は、第１遷移金属化合物層２３及び第２遷移金属化合物層２４のそれぞれに存在するＬｉ４Ｔｉ５Ｏ１２とＬｉ７Ｔｉ５Ｏ１２との比率（体積比）に応じて変化する。例えば、第１遷移金属化合物層２３におけるＬｉ７Ｔｉ５Ｏ１２の割合が高くなるに従い、組成４＋ε１は大きくなる。同様に、第２遷移金属化合物層２４におけるＬｉ７Ｔｉ５Ｏ１２の割合が高くなるに従い、組成４＋ε２は大きくなる。第１遷移金属化合物層２３及び第２遷移金属化合物層２４は、格子位置に配置されるリチウムイオンの組成が異なる。変数ε１とε２とは、ε２＜ε１の関係にある。すなわち、組成４＋ε１と組成４＋ε２とは、４＋ε２＜４＋ε１の関係にある。従って、第１遷移金属化合物層２３は、第２遷移金属化合物層２４よりも、Ｌｉ７Ｔｉ５Ｏ１２の比率が高い。換言すれば、第１遷移金属化合物層２３は、第２遷移金属化合物層２４よりも、格子位置に配置されるリチウムイオンの組成が大きい。
【0022】
例えば、第１遷移金属化合物層２３の組成４＋ε１は、最大で７となる。すなわち、ε１＝３となる場合がある。換言すると、第１遷移金属化合物層２３は、Ｌｉ７Ｔｉ５Ｏ１２を含み、Ｌｉ４Ｔｉ５Ｏ１２を含まない状態となり得る。また、第２遷移金属化合物層２４の組成４＋ε２は、最小で４となる。すなわち、ε２＝０となる場合がある。換言すると、第２遷移金属化合物層２４は、Ｌｉ４Ｔｉ５Ｏ１２を含み、Ｌｉ７Ｔｉ５Ｏ１２を含まない状態となり得る。
【0023】
なお、第１遷移金属化合物層２３は、上述で説明したように第２遷移金属化合物層２４と同一の母材により実現されてもよいが、リチウムイオンを格子位置に含むスピネル型遷移金属酸化物であるＬｉＴｉ２Ｏ４、Ｌｉ４Ｔｉ５Ｏ１２、Ｌｉ［ＣｒＴｉ］Ｏ４、（Ｌｉ１／２Ｆｅ１／２）［Ｌｉ１／２Ｆｅ１／２Ｔｉ］Ｏ４、またはＬｉ１／２Ｍｎ２Ｏ４のいずれか、あるいはそれらの混合物であってもよい。また、第１遷移金属化合物層２３は、リチウムイオンを格子位置に含む岩塩型遷移金属酸化物であるＬｉＴｉＯ２、Ｌｉ７Ｔｉ５Ｏ１２、Ｌｉ２［ＣｒＴｉ］Ｏ４、または（Ｌｉ３／２Ｆｅ１／２）［Ｌｉ１／２Ｆｅ１／２Ｔｉ］Ｏ４のいずれかであってもよい。更には、第１遷移金属化合物層２３は、上述のスピネル型遷移金属酸化物と岩塩型遷移金属酸化物との混合物であってもよい。
【0024】
また、第２遷移金属化合物層２４は、リチウムイオンを格子位置に含むスピネル型遷移金属酸化物と岩塩型遷移金属酸化物の混合物であるが、例えば、スピネル型遷移金属酸化物Ｌｉ０．５ＭｎＯ２とλ型立方晶金属酸化物λＭｎＯ２とのように異なる結晶構造をもつ酸化物の混合物であってもよい。
【0025】
リチウムイオン伝導体層２５は、第１遷移金属化合物層２３と第２遷移金属化合物層２４との間に形成される。例えば、リチウムイオン伝導体層２５のＺ方向(積層方向)を向いた２つの面は、第１遷移金属化合物層２３及び第２遷移金属化合物層２４にそれぞれ接する。リチウムイオン伝導体層２５は、リチウムイオンを通過させ、電子を通過させにくい固体物質である。換言すると、リチウムイオン伝導体層２５は、リチウムイオンの通過させやすさと比較して、ほぼ電子を通過させない固体物質である。すなわち、リチウムイオン伝導体層２５は、リチウムイオンより電子が通過しにくい固体物質である。例えば、リチウムイオン伝導体層２５は、ＬｉＰＯＮにより実現することができる。なお、リチウムイオン伝導体層２５は、上述の特性を有する物質であれば、ＬｉＰＯＮに限らず、他の物質であってもよい。リチウムイオン伝導体層２５は、固体電解質とも呼ばれる。
【0026】
（１．２ 抵抗変化素子の状態）
次に、抵抗変化素子１０の状態について説明する。まず、低抵抗状態（ＬＲＳ）の抵抗変化素子１０について説明する。図２は、抵抗変化素子１０が低抵抗状態である場合の一例を示す図である。
次に、抵抗変化素子１０の状態について説明する。まず、低抵抗状態（ＬＲＳ）の抵抗変化素子１０について説明する。図２は、抵抗変化素子１０が低抵抗状態である場合の一例を示す図である。
【0027】
図２に示すように、抵抗変化素子１０が低抵抗状態である場合、第２遷移金属化合物層２４は、所定量以上のリチウムイオンを含む。抵抗変化素子１０は、第２遷移金属化合物層２４におけるリチウムイオンの組成に基づいて状態が変化する。抵抗変化素子１０が低抵抗状態である場合、第２遷移金属化合物層２４は、絶縁体であるスピネル型遷移金属酸化物Ｌｉ４Ｔｉ５Ｏ１２と、金属的伝導を示す岩塩型遷移金属酸化物Ｌｉ７Ｔｉ５Ｏ１２との混合物となっている。例えば、低抵抗状態の第２遷移金属化合物層２４内には、Ｚ方向に延伸し、一端がリチウムイオン伝導体層２５に接し且つ他端が第２電極２２に接するＬｉ７Ｔｉ５Ｏ１２のフィラメントが１つ以上形成されている。
【0028】
低抵抗状態の第２遷移金属化合物層２４には、プラスのイオンであるリチウムイオンが所定量以上含まれる。そして、Ｌｉ７Ｔｉ５Ｏ１２のフィラメントが第２電極２２に接している。この状態において、抵抗変化素子１０に、第１電極２１側の電圧が第２電極２２側の電圧よりも高い電圧が印加される。例えば、第１電極２１側の電圧が第２電極２２側の電圧よりも高い電圧として、第１電極２１に正電圧の電圧パルスが印加される。これにより、第１遷移金属化合物層２３から第２遷移金属化合物層２４にリチウムイオンが移動する。第２電極２２には、外部回路から電子が供給される。第２電極２２から供給された電子は、Ｌｉ７Ｔｉ５Ｏ１２のフィラメントを介して、第２遷移金属化合物層２４の内部に取り込まれる。従って、低抵抗状態の抵抗変化素子１０に、第１電極２１側の電圧が第２電極２２側の電圧よりも高い電圧が印加された場合（例えば、第１電極２１に正電圧の電圧パルスが印加された場合）、抵抗変化素子１０は、第１電極２１から第２電極２２へと向かう方向に電流を流すことができる。
【0029】
このように、抵抗変化素子１０は、第２遷移金属化合物層２４に所定量以上のリチウムイオンを含む状態において、低抵抗状態となる。
【0030】
低抵抗状態における抵抗変化素子１０の抵抗値は、第１遷移金属化合物層２３、第２遷移金属化合物層２４、及びリチウムイオン伝導体層２５の合成抵抗値により定まる。多くの場合、第２遷移金属化合物層２４の抵抗値は、第１遷移金属化合物層２３やリチウムイオン伝導体層２５の抵抗値よりも十分に大きい。従って、実質的に、抵抗変化素子１０の低抵抗状態における抵抗値は、第２遷移金属化合物層２４の抵抗値により定まる。
【0031】
例えば、第２遷移金属化合物層２４の抵抗値は、絶縁体であるスピネル型遷移金属酸化物Ｌｉ４Ｔｉ５Ｏ１２と、金属的伝導を示す岩塩型遷移金属酸化物Ｌｉ７Ｔｉ５Ｏ１２との体積比に依存する。従って、低抵抗状態の抵抗変化素子１０の抵抗値は、第２遷移金属化合物層２４のリチウムイオンの組成に対して、線形に変化する。
【0032】
次に、高抵抗状態（ＨＲＳ）の抵抗変化素子１０について説明する。図３は、抵抗変化素子１０が高抵抗状態である場合の一例を示す図である。
【0033】
図３に示すように、抵抗変化素子１０が高抵抗状態である場合、第２遷移金属化合物層２４は所定量より少ないリチウムイオンを含む。例えば、この場合、第２遷移金属化合物層２４の変数ε２は、ほとんどゼロである。第２遷移金属化合物層２４の構成は、絶縁体であるスピネル型遷移金属酸化物Ｌｉ４Ｔｉ５Ｏ１２によりそのほとんどを占められており、金属的伝導を示す岩塩型遷移金属酸化物Ｌｉ７Ｔｉ５Ｏ１２をほとんど含まない。この状態において、抵抗変化素子１０に、第１電極２１側の電圧が第２電極２２側の電圧よりも高い電圧が印加された場合（例えば、第１電極２１に正電圧の電圧パルスが印加された場合）、第２電極２２には、電子を第２遷移金属化合物層２４に向かう方向に移動させるような電界が加わる。しかし、第２遷移金属化合物層２４は絶縁層なので、第２電極２２の側から供給された電子は、第２遷移金属化合物層２４の内部に取り込まれない。従って、抵抗変化素子１０が高抵抗状態である場合、抵抗変化素子１０は、第１電極２１側の電圧が第２電極２２側の電圧よりも高い電圧を印加されても、第１電極２１から第２電極２２へと向かう方向に電流を流すことはできない。
【0034】
このように、抵抗変化素子１０は、第２遷移金属化合物層２４に含まれるリチウムイオンが所定量より少ない状態において、第１電極２１から第２電極２２に向かう方向に電流が流れない高抵抗状態となる。
【0035】
抵抗変化素子１０の高抵抗状態における抵抗値は、実質的に、第２遷移金属化合物層２４の抵抗値により定まる。抵抗変化素子１０の高抵抗状態における抵抗値は、低抵抗状態における抵抗値との差分が大きくなるように、より高い方が好ましい。
【0036】
例えば、第２遷移金属化合物層２４の膜厚Ｔ２が第１遷移金属化合物層２３の膜厚Ｔ１よりも薄い場合、抵抗変化素子１０は、高抵抗状態において、第２遷移金属化合物層２４に含まれるリチウムイオンを一定値以下とすることができ、高い抵抗値を安定して実現できる。更に、このような構成の抵抗変化素子１０は、第２遷移金属化合物層２４に含まれるリチウムイオンの量を比較的少なくすることができる。このため、抵抗変化素子１０を低抵抗状態から高抵抗状態へと変化させる場合、リチウムイオンを第２遷移金属化合物層２４から第１遷移金属化合物層２３へと比較的短時間で移動させることができる。従って、このような構成の抵抗変化素子１０は、書き込み動作を高速化できるという点で、好ましい。また、このような構成の抵抗変化素子１０は、低抵抗状態において、比較的多くのリチウムイオンを第１遷移金属化合物層２３に含むことができるので、抵抗変化素子１０が流すことが可能な電流量を多くすることができる。従って、このような構成の抵抗変化素子１０を、例えば、脳型ニューラルネットワークにおけるニューロン回路用あるいはシナプス回路用の記憶素子として用いた場合、低抵抗状態の抵抗変化素子１０からニューロン回路あるいはシナプス回路に、高速に比較的多くの電流を流し込むことができる。よって、大きな電流量の下で少量のリチウムイオンを移動させればよいため、抵抗変化素子１０の動作速度をより高速にできるという点で好ましい。また、このような構成（Ｔ１＞Ｔ２）の抵抗変化素子１０は、ニューロン回路あるいはシナプス回路の動作遅延を抑制することができる点で好ましい。換言すれば、このような構成（Ｔ１＞Ｔ２）の抵抗変化素子１０は、ニューロン回路あるいはシナプス回路の処理能力を向上できる点で好ましい。
【0037】
第２遷移金属化合物層２４の膜厚Ｔ２は、第１遷移金属化合物層２３の膜厚Ｔ１と同一、または、第１遷移金属化合物層２３の膜厚Ｔ１より厚くてもよい。第２遷移金属化合物層２４は、リチウムイオンの移動方向の膜厚が厚いほど、高抵抗状態において高い抵抗値を実現できる。このようにして、抵抗変化素子１０の高抵抗状態における抵抗値と低抵抗状態における抵抗値との差分を大きくすることができる。従って、このような構成の抵抗変化素子１０を、例えば、脳型ニューラルネットワークにおけるニューロン回路用あるいはシナプス回路用の記憶素子として用いた場合、高抵抗状態の抵抗変化素子１０からニューロン回路あるいはシナプス回路への漏れ電流をより精度良く遮断することができる。このため、このような構成（Ｔ１≦Ｔ２）の抵抗変化素子１０は、ニューロン回路あるいはシナプス回路の誤動作を抑制することができる点で好ましい。
【0038】
なお、抵抗変化素子１０は、抵抗変化の度に第１遷移金属化合物層２３及び第２遷移金属化合物層２４中のリチウムイオン濃度が変化する。このため、抵抗変化の度にそれぞれの層が膨張と収縮を繰り返す。この結果、抵抗変化素子１０の寿命が短くなる。本実施形態では、第１遷移金属化合物層２３及び第２遷移金属化合物層２４として膨張・収縮の少ない材料を選ぶとともに、それぞれの層の膜厚を薄くすることにより、膨張・収縮に強く、高性能な抵抗変化素子１０を実現できる。例えば、第１遷移金属化合物層２３及び第２遷移金属化合物層２４の膜厚をそれぞれ１００ｎｍ以下にできる。
【0039】
また、リチウムイオン伝導体層２５の伝導率は、１０－２Ｓｃｍ－１程度である。リチウムイオン伝導体層２５の膜厚を厚くすると、低抵抗状態の抵抗変化素子１０の抵抗値は、リチウムイオン伝導体層２５の抵抗値で決まる。このため、第２遷移金属化合物層２４の抵抗値を低抵抗状態まで利用するには、リチウムイオン伝導体層２５は薄いほどよい。例えば、本実施形態では、リチウムイオン伝導体層２５の膜厚は、１００ｎｍ以下にできる。
【0040】
（１．３ リチウムイオンの組成と起電力の関係）
次に、リチウムイオンの組成と起電力の関係について説明する。図４は、遷移金属化合物Ｌｉ４＋εＴｉ５Ｏ１２（０＜ε＜３）の放電時の対金属リチウム起電力を示す図である。
次に、リチウムイオンの組成と起電力の関係について説明する。図４は、遷移金属化合物Ｌｉ４＋εＴｉ５Ｏ１２（０＜ε＜３）の放電時の対金属リチウム起電力を示す図である。
【0041】
図４に示すように、Ｌｉ４＋εＴｉ５Ｏ１２は、０＜ε＜３において、金属リチウムに関する起電力が一定である。このため、抵抗変化素子１０が低抵抗状態である場合、第１遷移金属化合物層２３及び第２遷移金属化合物層２４のそれぞれに含まれるリチウムイオンの組成の差に係わらず、第１電極２１と第２電極２２との間に、起電力が発生しない。
【0042】
（１．４ 書き込み動作）
次に、抵抗変化素子１０の書き込み動作について説明する。
次に、抵抗変化素子１０の書き込み動作について説明する。
【0043】
まず、書き込み動作において、抵抗変化素子１０を高抵抗状態から低抵抗状態に変化させる場合について説明する。図５～図７は、抵抗変化素子１０にセットパルスが印加された場合の第２遷移金属化合物層２４の状態変化を示す図である。
【0044】
以下の説明において、抵抗変化素子１０を高抵抗状態から低抵抗状態に変化させるために抵抗変化素子１０に印加される電圧パルスを「セットパルス」と表記する。また、抵抗変化素子１０を低抵抗状態から高抵抗状態に変化させるために抵抗変化素子１０に印加される電圧パルスを「リセットパルス」と表記する。書き込み動作において、抵抗変化素子１０には、セットパルスまたはリセットパルスのいずれかが印加される。
【0045】
抵抗変化素子１０を高抵抗状態から低抵抗状態に変化させる場合、抵抗変化素子１０を制御する制御回路は、第１電極２１に、第２電極２２の電圧より高い正電圧のセットパルスを印加する。なお、第１電極２１に、第２電極２２の電圧より高い正電圧のセットパルスを印加することは、第２電極２２に、第１電極２１の電圧より低い負電圧のセットパルスを印加することと同様である。
【0046】
絶縁体であるスピネル型遷移金属酸化物Ｌｉ４Ｔｉ５Ｏ１２中に形成される金属的伝導を示す岩塩型遷移金属酸化物Ｌｉ７Ｔｉ５Ｏ１２の成長過程に関する詳細な研究はなされていないが、外部電場下での相分離型成長が想定されている。
【0047】
図５の状態（ａ）に示すように、まず、抵抗変化素子１０に、第１電極２１の電圧がＶ＋ΔＶとなり、第２電極２２の電圧がＶとなるセットパルスが印加される。すなわち、抵抗変化素子１０に、第１電極２１側の電圧が第２電極２２側の電圧よりも高い電圧が印加される。これにより、第２遷移金属化合物層２４のＬｉ４Ｔｉ５Ｏ１２中に、リチウムイオン伝導体層２５側から電気力線に沿ってＬｉ７Ｔｉ５Ｏ１２のフィラメントが侵入（成長）する。侵入場所は第２遷移金属化合物層２４の微細構造に依存し電場が比較的強い部分である。
【0048】
図５の状態（ｂ）に示すように、Ｌｉ７Ｔｉ５Ｏ１２のフィラメントの成長は、第２電極２２に到達すると止まる。Ｌｉ７Ｔｉ５Ｏ１２のフィラメントは、リチウムイオンで飽和している。このため、Ｌｉ７Ｔｉ５Ｏ１２のフィラメント内には、これ以上リチウムイオンが流入しない。このことは、リチウムイオン伝導体層２５とＬｉ７Ｔｉ５Ｏ１２のフィラメントと間に実効的な高抵抗界面が発生することを意味している。
【0049】
図６の状態（ｃ）に示すように、高抵抗界面の界面領域には高電界領域が発生する。
【0050】
図６の状態（ｄ）に示すように、高電界領域、すなわち、電場が強い部分において、新しいＬｉ７Ｔｉ５Ｏ１２のフィラメントの成長が始まる。
【0051】
図７の状態（ｅ）に示すように、Ｌｉ７Ｔｉ５Ｏ１２の領域が増大し、抵抗変化素子１０の伝導度が増大する。抵抗変化素子１０の伝導度は、第２遷移金属化合物層２４中の絶縁体であるスピネル型遷移金属酸化物Ｌｉ４Ｔｉ５Ｏ１２と、金属的伝導を示す岩塩型遷移金属酸化物Ｌｉ７Ｔｉ５Ｏ１２との比率で決まる。このため、抵抗変化素子１０の伝導度は、第２遷移金属化合物層２４におけるリチウムイオンの組成に線形に依存する。
【0052】
なお、Ｌｉ７Ｔｉ５Ｏ１２のフィラメントの侵入場所は複数存在し得る。このため、図５～図７の状態（ａ）～状態（ｅ）を用いて説明したＬｉ７Ｔｉ５Ｏ１２のフィラメントの成長は、第２遷移金属化合物層２４中の複数の場所で発生し得る。
【0053】
次に、書き込み動作において、抵抗変化素子１０を低抵抗状態から高抵抗状態に変化させる場合について説明する。抵抗変化素子１０を低抵抗状態から高抵抗状態に変化させる場合、抵抗変化素子１０を制御する制御回路は、第１電極２１に、第２電極２２の電圧より低い負電圧のリセットパルスを印加する。なお、第１電極２１に、第２電極２２の電圧より低い負電圧のリセットパルスを印加することは、第２電極２２に、第１電極２１の電圧より高い正電圧のリセットパルスを印加することと同様である。
【0054】
第２遷移金属化合物層２４に含まれるリチウムイオンは、リセットパルスが作る電界により、リチウムイオン伝導体層２５を通過して、第１遷移金属化合物層２３へと移動する。これにより、第２遷移金属化合物層２４は、リチウムイオンを含む状態からリチウムイオンを含まない状態に変化する。すなわち、第２遷移金属化合物層２４は、岩塩型遷移金属酸化物Ｌｉ７Ｔｉ５Ｏ１２を含まない状態に変化する。このため、第２遷移金属化合物層２４は、第２電極２２から電子を取り込めない状態となる。これにより、第２遷移金属化合物層２４は、導電体から絶縁体に変化する。この結果、抵抗変化素子１０は、高抵抗状態に変化する。
【0055】
（１．５ 抵抗変化素子への入力パルスの入力動作の具体例）
次に、抵抗変化素子１０への入力パルスについて説明する。図８は、抵抗変化素子１０が低抵抗状態である場合において、入力パルスが印加された抵抗変化素子１０の状態を示す図である。
次に、抵抗変化素子１０への入力パルスについて説明する。図８は、抵抗変化素子１０が低抵抗状態である場合において、入力パルスが印加された抵抗変化素子１０の状態を示す図である。
【0056】
以下の説明において、抵抗変化素子１０からデータを読み出す場合、または抵抗変化素子１０を抵抗素子として用いる場合に、抵抗変化素子１０に印加される電圧パルスを「入力パルス」と表記する。例えば、入力パルスは、セットパルスよりも電圧が低い電圧パルスである。
【0057】
抵抗変化素子１０が組み込まれた回路（記憶装置）は、抵抗変化素子１０からデータを読み出す場合、または抵抗変化素子１０を抵抗素子として用いる場合、第１電極２１に、第２電極２２の電圧より高い正電圧の入力パルスを印加する。なお、第１電極２１に、第２電極２２の電圧より高い正電圧の入力パルスを印加することは、第２電極２２に、第１電極２１の電圧より低い負電圧の入力パルスを印加することと同様である。
【0058】
第１遷移金属化合物層２３に含まれるリチウムイオンは、入力パルスが作る電界により、リチウムイオン伝導体層２５を通過して、第２遷移金属化合物層２４へと移動する。第２遷移金属化合物層２４は、リチウムイオンが到達すると、第２電極２２から電子を取り込む。この結果、低抵抗状態の抵抗変化素子１０は、入力パルスが印加された場合、電流を流すことができる。
【0059】
なお、第１遷移金属化合物層２３に含まれているリチウムイオンの電荷量には、上限がある。すなわち、第１遷移金属化合物層２３から第２遷移金属化合物層２４に移動可能なリチウムイオンの量には上限がある。例えば、１００×１００×１００ｎｍ３の大きさのＬｉ７Ｔｉ５Ｏ２に含まれるリチウムイオンの電荷量は、１．５×１０－１１クーロン程度である。この場合、このような大きさのＬｉ７Ｔｉ５Ｏ２を母材とする第１遷移金属化合物層２３を含む抵抗変化素子１０は、パルスの時間幅が１μ秒である１ｎＡの電流パルスを、上限として、１．５×１０４回程度まで流すことができる。抵抗変化素子１０を制御する制御回路は、抵抗変化素子１０に流すことができる電流（電流パルスの回数）の上限を超えないようにして、抵抗変化素子１０の状態を読み出すための制御を実行してもよい。
【0060】
これに対し、抵抗変化素子１０が高抵抗状態である場合、第２遷移金属化合物層２４は、入力パルスが作る電界によりリチウムイオンが到達しても、格子位置に十分な量のリチウムイオンを含んでいないので、第２電極２２から電子を取り込むことができない。この結果、高抵抗状態の抵抗変化素子１０は、入力パルスが印加されても、電流を流すことができない。
【0061】
（１．６ 本実施形態に係る効果）
本実施形態に係る構成であれば、抵抗変化素子１０は、第１遷移金属化合物層２３及び第２遷移金属化合物層２４の格子位置に含まれるリチウムイオンの組成を変化させることにより、低抵抗状態及び高抵抗状態を実現できる。これにより、抵抗変化素子の繰り返し特性と線形性とを向上できる。
本実施形態に係る構成であれば、抵抗変化素子１０は、第１遷移金属化合物層２３及び第２遷移金属化合物層２４の格子位置に含まれるリチウムイオンの組成を変化させることにより、低抵抗状態及び高抵抗状態を実現できる。これにより、抵抗変化素子の繰り返し特性と線形性とを向上できる。
【0062】
例えば、従来のリチウムイオンを用いた薄膜電池型の抵抗変化素子は、遷移金属化合物層の格子間隙に含まれるリチウムイオンの組成を変化させて、低抵抗状態及び高抵抗状態を実現する。この場合、格子間隙に含まれるリチウムイオンの組成に応じて、遷移金属化合物層の体積が変化する。例えば、体積変化量は、数パーセントに達する。抵抗変化素子の抵抗状態の変化に伴い体積の膨張／収縮が繰り返されると、抵抗変化素子は劣化する。このため、十分な繰り返し特性が得られない。すなわち、抵抗変化素子の寿命は、比較的短い。また、抵抗変化素子の状態は、遷移金属化合物層におけるリチウムイオンの組成に依存する。しかし、抵抗変化素子の抵抗値は、リチウムイオンの組成に対して線形に変化しない。すなわち、抵抗変化素子の伝導度は、抵抗変化素子に印加される電圧パルスのパルス数に対して線形に変化しない。
【0063】
これに対して、本実施形態に係る抵抗変化素子１０は、第１電極２１、第１遷移金属化合物層２３、リチウムイオン伝導体層２５、第２遷移金属化合物層２４、及び第２電極２２を含む。第１遷移金属化合物層２３及び第２遷移金属化合物層２４は、格子位置にリチウムイオンを含む。抵抗変化素子１０は、抵抗変化素子１０に印加された電圧に基づいて、第１遷移金属化合物層２３及び第２遷移金属化合物層２４の格子位置に含まれるリチウムイオンの組成を変化させることができる。これにより、抵抗変化素子１０は、低抵抗状態及び高抵抗状態を実現できる。抵抗変化素子１０は、格子位置のリチウムイオンの組成を変化させる。このため、抵抗変化素子１０は、状態の変化による第１遷移金属化合物層２３及び第２遷移金属化合物層２４の体積変化を、１パーセント以下に抑えることができる。抵抗変化素子１０は、体積変化による抵抗変化素子１０の劣化を抑制でき、抵抗変化素子１０の繰り返し特性を向上させることができる。従って、抵抗変化素子１０の寿命を向上できる。
【0064】
また、本実施形態に係る抵抗変化素子１０の第２遷移金属化合物層２４は、例えば、絶縁体であるスピネル型遷移金属酸化物Ｌｉ４Ｔｉ５Ｏ１２と、金属的伝導を示す岩塩型遷移金属酸化物Ｌｉ７Ｔｉ５Ｏ１２とを含む。第２遷移金属化合物層２４の抵抗値は、スピネル型遷移金属酸化物Ｌｉ４Ｔｉ５Ｏ１２と、岩塩型遷移金属酸化物Ｌｉ７Ｔｉ５Ｏ１２との体積比に依存する。従って、低抵抗状態の抵抗変化素子１０の抵抗値は、第２遷移金属化合物層２４に含まれるリチウムイオンの組成に対して、線形に変化する。このため、低抵抗状態の抵抗変化素子１０の抵抗値は、第２遷移金属化合物層２４の組成により制御可能である。従って、抵抗変化素子１０は、その伝導度を、抵抗変化素子１０に印加される電圧パルス数に対して、線形に変化できる、すなわち、線形性を向上できる。
【0065】
（２．第２実施形態）
次に、第２実施形態に係る記憶装置３０について説明する。第２実施形態に係る記憶装置３０は、第１実施形態において説明した抵抗変化素子１０を記憶素子として用いる。
次に、第２実施形態に係る記憶装置３０について説明する。第２実施形態に係る記憶装置３０は、第１実施形態において説明した抵抗変化素子１０を記憶素子として用いる。
【0066】
（２．１ 記憶装置の構成）
まず、本実施形態に係る記憶装置３０の構成の一例について説明する。図９は、第２実施形態に係る記憶装置３０の構成の一例を示す図である。なお、図９の例では、説明を簡略化するため、第１遷移金属化合物層２３、第２遷移金属化合物層２４、及びリチウムイオン伝導体層２５が省略されている。
まず、本実施形態に係る記憶装置３０の構成の一例について説明する。図９は、第２実施形態に係る記憶装置３０の構成の一例を示す図である。なお、図９の例では、説明を簡略化するため、第１遷移金属化合物層２３、第２遷移金属化合物層２４、及びリチウムイオン伝導体層２５が省略されている。
【0067】
図９に示すように、記憶装置３０は、抵抗変化素子１０と、スイッチ３１と、制御回路３２と、出力回路３３とを含む。
【0068】
スイッチ３１は、抵抗変化素子１０の第２電極２２とグランドとの間を短絡または開放させる回路である。スイッチ３１の伝送経路の一端は、抵抗変化素子１０の第２電極２２及び出力回路３３に接続され、伝送経路の他端は、グランドに接続される（接地される）。スイッチ３１は、制御回路３２から切替信号を受信する。切替信号は、スイッチ３１を短絡状態（オン状態）または開放状態（オフ状態）に切り替える信号である。スイッチ３１は、切替信号に基づいて、短絡状態または開放状態に制御される。例えば、スイッチ３１は、書き込み動作時には短絡状態とされ、読み出し動作には開放状態とされる。スイッチ３１は、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）により実現される。
【0069】
制御回路３２は、抵抗変化素子１０における書き込み動作及び読み出し動作を制御する。制御回路３２は、例えば、抵抗変化素子１０の第１電極２１及びスイッチ３１に接続される。また、制御回路３２は、抵抗変化素子１０の状態を管理する回路（不図示）に接続される。例えば、制御回路３２は、書き込み動作時に、抵抗変化素子１０の状態を管理する回路から状態設定信号を受信する。状態設定信号は、抵抗変化素子１０を高抵抗状態または低抵抗状態にするように指示する信号である。制御回路３２は、状態設定信号に基づいて、第１電極２１にセットパルスまたはリセットパルスを印加する。
【0070】
制御回路３２は、書き込み動作時に、スイッチ３１を短絡状態にする。抵抗変化素子１０の第２電極２２は、グランドに接続される。これにより、抵抗変化素子１０は、セットパルスまたはリセットパルスを印加可能な状態とされる。そして、制御回路３２は、状態設定信号に基づいて、セットパルスまたはリセットパルスを第１電極２１に印加する。これにより、抵抗変化素子１０は、低抵抗状態または高抵抗状態とされる。
【0071】
より具体的には、制御回路３２は、書き込み動作時において、例えば、低抵抗状態に対応する状態設定信号を受信した場合、抵抗変化素子１０に、セットパルスを印加する。すなわち、制御回路３２は、第１電極２１に、第２電極２２の電圧より高い正電圧を印加して、第１遷移金属化合物層２３に含まれるリチウムイオンを第２遷移金属化合物層２４に移動させる。これにより、抵抗変化素子１０は、低抵抗状態とされる。
【0072】
また、制御回路３２は、書き込み動作時において、例えば、高抵抗状態に対応する状態設定信号を受信した場合、抵抗変化素子１０に、リセットパルスを印加する。すなわち、制御回路３２は、第１電極２１に、第２電極２２の電圧より低い負電圧を印加して、第２遷移金属化合物層２４に含まれるリチウムイオンを第１遷移金属化合物層２３に移動させる。これにより、抵抗変化素子１０は、高抵抗状態とされる。
【0073】
制御回路３２は、読み出し動作において、スイッチ３１を開放状態にする。抵抗変化素子１０の第２電極２２は、グランドから開放される。これにより、抵抗変化素子１０は、図示せぬ外部回路により読み出し可能な状態とされる。
【0074】
この状態において、例えば、抵抗変化素子１０の第１電極２１には、外部回路から入力パルスが印加される。より具体的には、例えば、外部回路から、抵抗変化素子１０の第１電極２１に、第２電極２２の電圧より高い電圧である入力パルスが印加される。なお、記憶装置３０は、外部回路から読み出し指示を受け取った場合に入力パルスを発生させるパルス発生回路を更に含んでいてもよい。例えば、パルス発生回路は、第１電極２１に接続される。
【0075】
出力回路３３は、抵抗変化素子１０に入力パルスが印加されたタイミングにおいて、抵抗変化素子１０に電流が流れたか否かを表す出力信号を出力する。出力回路３３は、抵抗変化素子１０の第２電極２２及びスイッチ３１に接続される。例えば、出力回路３３は、キャパシタ４１を有する。キャパシタ４１の一方の電極は、抵抗変化素子１０の第２電極２２に接続され、他方の電極はグランドに接続される。そして、出力回路３３は、キャパシタ４１と、抵抗変化素子１０の第２電極２２との接続点の電圧を、出力信号として出力する。例えば、出力信号の電圧と所定値（参照電圧）とを比較することにより、データが読み出せる。
【0076】
読み出し動作時に、低抵抗状態の抵抗変化素子１０に入力パルスが印加された場合、抵抗変化素子１０に電流が流れる。この結果、出力回路３３は、所定値より高い電圧の出力信号を出力する。
【0077】
また、読み出し動作時に、高抵抗状態の抵抗変化素子１０に入力パルスが印加された場合、抵抗変化素子１０には電流が流れない。この結果、出力回路３３は、所定値以下の電圧の出力信号を出力する。
【0078】
（２．２ 本実施形態に係る効果）
本実施形態に係る構成であれば、第１実施形態と同様の効果が得られる。
本実施形態に係る構成であれば、第１実施形態と同様の効果が得られる。
【0079】
更に、本実施形態に係る記憶装置３０は、抵抗変化素子１０と、スイッチ３１と、制御回路３２と、出力回路３３とを含む。制御回路３２は、書き込み動作時において、抵抗変化素子１０を低抵抗状態に変化させる指示（低抵抗状態に対応する状態設定信号）を受けた場合、抵抗変化素子１０を低抵抗状態に変化させることができる。また、制御回路３２は、書き込み動作時において、抵抗変化素子１０を高抵抗状態に変化させる指示（高抵抗状態に対応する状態設定信号）を受けた場合、抵抗変化素子１０を高抵抗状態に変化させることができる。
【0080】
更に、本実施形態に係る記憶装置３０では、読み出し動作において、抵抗変化素子１０に入力パルスが印加される。このとき、抵抗変化素子１０が低抵抗状態であれば、出力回路３３は、所定値より高い電圧の出力信号を出力することができる。また、抵抗変化素子１０が高抵抗状態であれば、出力回路３３は、所定値以下の電圧の出力信号を出力することができる。出力信号の電圧により、抵抗変化素子１０の状態が判定できる。すなわち、抵抗変化素子１０からデータを読み出すことができる。
【0081】
本実施形態に係る記憶装置３０は、外部回路からの指示に応じて抵抗変化素子１０の状態を変化させることができるとともに、抵抗変化素子１０の状態を外部回路に出力することができる。従って、記憶装置３０は、２値の情報を記憶する記憶デバイスとして機能することができる。
【0082】
（３．第３実施形態）
次に、第３実施形態に係る記憶装置３０について説明する。第３実施形態では、第２実施形態と異なる記憶装置３０の構成について説明する。以下、第２実施形態と異なる点を中心に説明する。
次に、第３実施形態に係る記憶装置３０について説明する。第３実施形態では、第２実施形態と異なる記憶装置３０の構成について説明する。以下、第２実施形態と異なる点を中心に説明する。
【0083】
（３．１ 記憶装置の構成）
まず、本実施形態に係る記憶装置３０の構成の一例について説明する。図１０は、第３実施形態に係る記憶装置３０の構成の一例を示す図である。なお、図１０の例では、説明を簡略化するため、第１遷移金属化合物層２３、第２遷移金属化合物層２４、及びリチウムイオン伝導体層２５が省略されている。
まず、本実施形態に係る記憶装置３０の構成の一例について説明する。図１０は、第３実施形態に係る記憶装置３０の構成の一例を示す図である。なお、図１０の例では、説明を簡略化するため、第１遷移金属化合物層２３、第２遷移金属化合物層２４、及びリチウムイオン伝導体層２５が省略されている。
【0084】
図１０に示すように、記憶装置３０は、抵抗変化素子１０と、スイッチ３１と、制御回路３２と、出力回路３３と、正負反転回路５１とを含む。
【0085】
正負反転回路５１は、制御回路３２から受信した制御信号に基づいて、抵抗変化素子１０と、外部回路、スイッチ３１、及び制御回路３２との接続を切り替える回路である。すなわち、正負反転回路５１は、第１電極２１及び第２電極２２と他の回路との接続関係を入れ替える。
【0086】
正負反転回路５１は、端子ＴＮ１～ＴＮ６を含む。端子ＴＮ１は、外部回路並びに制御回路３２のセットパルス及びリセットパルスの出力端子に接続される。また、端子ＴＮ１は、端子ＴＮ２及び端子ＴＮ３のいずれかに接続可能に構成される。端子ＴＮ２は、端子ＴＮ６及び抵抗変化素子１０の第１電極２１に接続される。端子ＴＮ３は、端子ＴＮ５に接続される。端子ＴＮ４は、スイッチ３１及び出力回路３３に接続される。また、端子ＴＮ３は、端子ＴＮ５及び端子ＴＮ６のいずれかに接続可能に構成される。端子ＴＮ５は、端子ＴＮ３及び抵抗変化素子１０の第２電極２２に接続される。
【0087】
正負反転回路５１は、制御回路３２から受信した制御信号に基づいて、端子ＴＮ１と端子ＴＮ２とを接続し且つ端子ＴＮ４と端子ＴＮ５とを接続する組み合わせ、または端子ＴＮ１と端子ＴＮ３とを接続し且つ端子ＴＮ４と端子ＴＮ６とを接続する組み合わせのいずれかに設定される。例えば、端子ＴＮ１と端子ＴＮ２とを接続し且つ端子ＴＮ４と端子ＴＮ５とを接続する組み合わせが設定された場合、第１電極２１に入力パルス、セットパルス、またはリセットパルスのいずれかを印加できる。そして、第２電極２２がスイッチ３１及び出力回路３３に接続される。また、端子ＴＮ１と端子ＴＮ３とを接続し且つ端子ＴＮ４と端子ＴＮ６とを接続する組み合わせが設定された場合、第２電極２２に入力パルス、セットパルス、またはリセットパルスのいずれかを印加できる。そして、第１電極２１がスイッチ３１及び出力回路３３に接続される。
【0088】
例えば、読み出し動作において、正負反転回路５１は、外部回路から印可された入力パルスを、第１電極２１に、第２電極２２の電圧より高い電圧である第１入力パルスとして印加するか、第２電極２２に、第１電極２１の電圧より高い電圧である第２入力パルスとして印加するかを切り替える。これにより、読み出し動作において、抵抗変化素子１０には、第１入力パルスと第２入力パルスとが交互に印加される。
【0089】
本実施形態のスイッチ３１は、正負反転回路５１の端子ＴＮ４とグランドとの間を短絡または開放させる回路である。スイッチ３１の伝送経路の一端は、正負反転回路５１の端子ＴＮ４及び出力回路３３に接続され、伝送経路の他端は、グランドに接続される。その他の構成は、第２実施形態の説明と同様である。
【0090】
本実施形態の制御回路３２は、正負反転回路５１に更に接続される。その他の接続は、第２実施形態の説明と同様である。制御回路３２は、正負反転回路５１に制御信号を送信する。制御信号は、正負反転回路５１の接続を制御する信号である。
【0091】
また、制御回路３２は、読み出し動作時に、第１入力パルスまたは第２入力パルスが所定回数印加される毎に、第１入力パルスと第２入力パルスとを切り替え得る。すなわち、正負反転回路５１の接続を切り換える。
【0092】
例えば、制御回路３２は、抵抗変化素子１０の状態を変化させた後（書き込み動作後）に、抵抗変化素子１０に第１入力パルスが印加されるように、正負反転回路５１の接続を切り替える。続いて、制御回路３２は、読み出し動作において、抵抗変化素子１０に第１入力パルスが所定回数印加された後、抵抗変化素子１０に第２入力パルスが印加されるように、正負反転回路５１の接続を切り替える。続いて、制御回路３２は、読み出し動作において、抵抗変化素子１０に第２入力パルスが所定回数印加された後、抵抗変化素子１０に第１入力パルスが印加されるように、正負反転回路５１の接続を切り替える。制御回路３２は、読み出し動作において、このような切り替え処理を繰り返す。例えば、第１電極２１に第１入力パルスが印加されると、リチウムイオンは、第１遷移金属化合物層２３から第２遷移金属化合物層２４に移動する。他方で、第２電極２２に第２入力パルスが印加されると、リチウムイオンは、第２遷移金属化合物層２４から第１遷移金属化合物層２３に移動する。読み出し動作において、抵抗変化素子１０に第１入力パルスと第２入力パルスとを交互に印加されると、第１入力パルスによって第１遷移金属化合物層２３から第２遷移金属化合物層２４に移動したリチウムイオンが、第２入力パルスによって第１遷移金属化合物層２３に移動する（戻る）。
【0093】
出力回路３３は、外部回路から抵抗変化素子１０に第１入力パルスまたは第２入力パルスが印加されたタイミングにおいて、抵抗変化素子１０に電流が流れたか否かを表す出力信号を出力する。出力回路３３の構成は、第２実施形態の説明と同様である。例えば、出力回路３３は、抵抗変化素子１０に第１入力パルスが印加される場合には、抵抗変化素子１０の第２電極２２の電圧を出力信号として出力する。また、例えば、出力回路３３は、抵抗変化素子１０に第２入力パルスが印加される場合には、抵抗変化素子１０の第１電極２１の電圧を出力信号として出力する。
【0094】
（３．２ 本実施形態に係る効果）
本実施形態に係る構成であれば、第１及び第２実施形態と同様の効果が得られる。
本実施形態に係る構成であれば、第１及び第２実施形態と同様の効果が得られる。
【0095】
更に、本実施形態に係る記憶装置３０は、抵抗変化素子１０と、スイッチ３１と、制御回路３２と、出力回路３３と、正負反転回路５１とを含む。正負反転回路５１は、抵抗変化素子１０の接続を切り替えることができる。正負反転回路５１は、読み出し動作において、第１電極２１に第１入力パルスが印加される場合と第２電極２２に第２入力パルスが印加される場合とを切り替えることができる。第１電極２１に第１入力パルスが印加されると、リチウムイオンは、第１遷移金属化合物層２３から第２遷移金属化合物層２４に移動する。第２電極２２に第２入力パルスが印加されると、リチウムイオンは、第２遷移金属化合物層２４から第１遷移金属化合物層２３に移動する。従って、読み出し動作において、抵抗変化素子１０の接続を切り替えることにより、第１遷移金属化合物層２３から第２遷移金属化合物層２４に移動したリチウムイオンを、第１遷移金属化合物層２３に戻すことができる。これにより、記憶装置３０は、抵抗変化素子１０が低抵抗状態である場合において、抵抗変化素子１０に流すことができる電流の上限（移動可能なリチウムイオンの上限）を超えないように、抵抗変化素子１０に電流を流すことができる。従って、記憶装置３０は、入力パルスの印加回数に制限を設けずに、外部回路による抵抗変化素子１０の読み出し動作を実行できる。
【0096】
（４．第４実施形態）
次に、第４実施形態に係る記憶装置３０について説明する。第４実施形態では、第２及び第３実施形態と異なる記憶装置３０の構成について説明する。本実施形態の記憶装置３０は、抵抗変化素子１０の第１遷移金属化合物層２３と第２遷移金属化合物層２４の間で起電力が発生する場合に有効である。以下、第２及び第３実施形態と異なる点を中心に説明する。
次に、第４実施形態に係る記憶装置３０について説明する。第４実施形態では、第２及び第３実施形態と異なる記憶装置３０の構成について説明する。本実施形態の記憶装置３０は、抵抗変化素子１０の第１遷移金属化合物層２３と第２遷移金属化合物層２４の間で起電力が発生する場合に有効である。以下、第２及び第３実施形態と異なる点を中心に説明する。
【0097】
（４．１ 記憶装置の構成）
まず、本実施形態に係る記憶装置３０の構成の一例について説明する。図１１は、第４実施形態に係る記憶装置３０の構成の一例を示す図である。なお、図１１の例では、説明を簡略化するため、第１遷移金属化合物層２３、第２遷移金属化合物層２４、及びリチウムイオン伝導体層２５が省略されている。
まず、本実施形態に係る記憶装置３０の構成の一例について説明する。図１１は、第４実施形態に係る記憶装置３０の構成の一例を示す図である。なお、図１１の例では、説明を簡略化するため、第１遷移金属化合物層２３、第２遷移金属化合物層２４、及びリチウムイオン伝導体層２５が省略されている。
【0098】
図１１に示すように、記憶装置３０は、抵抗変化素子１０と、スイッチ３１と、制御回路３２と、出力回路３３と、短絡スイッチ５２とを含む。
【0099】
短絡スイッチ５２は、制御回路３２から受信した制御信号に基づいて、抵抗変化素子１０の第１電極２１と第２電極２２との間を短絡または開放する回路である。短絡スイッチ５２の伝送経路の一端は、第１電極２１に接続され、伝送経路の他端は、第２電極２２に接続される。短絡スイッチ５２は、例えばＭＯＳＦＥＴにより実現される。
【0100】
本実施形態のスイッチ３１の伝送経路の一端は、第２電極２２、短絡スイッチ５２、及び出力回路３３に接続され、伝送経路の他端は、グランドに接続される。その他の構成は、第２実施形態の説明と同様である。
【0101】
本実施形態の制御回路３２は、短絡スイッチ５２に更に接続される。その他の接続は、第２実施形態の説明と同様である。制御回路３２は、短絡スイッチ５２に制御信号を送信する。本実施形態の制御信号は、短絡スイッチ５２を短絡状態（オン状態）または開放状態（オフ状態）に切り替える信号である。制御回路３２は、読み出し動作において、例えば、入力パルスが所定回数印加される毎に、短絡スイッチ５２を所定時間短絡状態にして、第１電極２１と第２電極２２とを短絡させる。例えば、第１電極２１と第２電極２２との間を短絡させるにより、抵抗変化素子１０に起電力が発生する場合がある。この場合、入力パルスによって第１遷移金属化合物層２３から第２遷移金属化合物層２４へと移動したリチウムイオンが、抵抗変化素子１０に発生した起電力により、第１遷移金属化合物層２３に移動する（戻る）。
【0102】
本実施形態の出力回路３３は、第２電極２２、短絡スイッチ５２、及びスイッチ３１に接続される。その他の構成は、第２実施形態の説明と同様である。
【0103】
（４．２ 本実施形態に係る効果）
本実施形態に係る構成であれば、第１及び第２実施形態と同様の効果が得られる。
本実施形態に係る構成であれば、第１及び第２実施形態と同様の効果が得られる。
【0104】
更に、本実施形態に係る記憶装置３０は、抵抗変化素子１０と、スイッチ３１と、制御回路３２と、出力回路３３と、短絡スイッチ５２とを含む。短絡スイッチ５２は、抵抗変化素子１０の第１電極２１と第２電極２２との間を短絡させることができる。読み出し動作において、制御回路３２は、入力パルスが所定回数印加される毎に、短絡スイッチ５２を所定時間短絡状態にして、第１電極２１と第２電極２２とを電気的に接続させることができる。第１電極２１と第２電極２２との間が短絡されると、抵抗変化素子１０に起電力が発生する。起電力により、リチウムイオンは、第２遷移金属化合物層２４から第１遷移金属化合物層２３に移動する。従って、短絡スイッチ５２を用いて第１電極２１と第２電極２２との間を短絡させることにより、入力パルスによって第１遷移金属化合物層２３から第２遷移金属化合物層２４に移動したリチウムイオンを、第１遷移金属化合物層２３に戻すことができる。これにより、記憶装置３０は、抵抗変化素子１０が低抵抗状態である場合において、抵抗変化素子１０に流すことができる電流の上限（移動可能なリチウムイオンの上限）を超えないように、抵抗変化素子１０に電流を流すことができる。従って、記憶装置３０は、入力パルスの印加回数に制限を設けずに、外部回路による抵抗変化素子１０の読み出し動作を実行できる。
【0105】
（５．第５実施形態）
次に、第５実施形態に係る記憶装置３０について説明する。第５実施形態では、第２乃至第４実施形態と異なる記憶装置３０の構成について説明する。以下、第２乃至第４実施形態と異なる点を中心に説明する。
次に、第５実施形態に係る記憶装置３０について説明する。第５実施形態では、第２乃至第４実施形態と異なる記憶装置３０の構成について説明する。以下、第２乃至第４実施形態と異なる点を中心に説明する。
【0106】
（５．１ 記憶装置の構成）
まず、本実施形態に係る記憶装置３０の構成の一例について説明する。図１２は、第５実施形態に係る記憶装置３０の構成の一例を示す図である。
まず、本実施形態に係る記憶装置３０の構成の一例について説明する。図１２は、第５実施形態に係る記憶装置３０の構成の一例を示す図である。
【0107】
図１２に示すように、記憶装置３０は、抵抗変化素子１０と、スイッチ３１と、制御回路３２と、出力回路３３とを含む。
【0108】
本実施形態では、読み出し動作において、抵抗変化素子１０に、外部回路から、第１電極２１に、第２電極２２の電圧より高い電圧である入力パルス（以下、「正転パルス」と表記する）と、第２電極２２の電圧より低い電圧である入力パルス（以下、「反転パルス」と評価する）とが交互に繰り返して印加される。すなわち、入力パルスは、正転パルスと反転パルスとを含む。抵抗変化素子１０に正転パルスが印加されている間、リチウムイオンは、第１遷移金属化合物層２３から第２遷移金属化合物層２４に移動する。また、抵抗変化素子１０に反転パルスが印加されている間、リチウムイオンは、第２遷移金属化合物層２４から第１遷移金属化合物層２３に移動する。従って、正転パルスと反転パルスとが交互に印加されることにより、正転パルスによって第１遷移金属化合物層２３から第２遷移金属化合物層２４に移動したリチウムイオンが、反転パルスによって第１遷移金属化合物層２３に移動する（戻る）。なお、抵抗変化素子１０には、正転パルスが印加された後に反転パルスが印加されてもよいし、反転パルスが印加された後に正転パルスが印加されてもよい。また、記憶装置３０は、外部回路から読み出し指示を受け取り、読み出し指示を受け取った場合に正転パルスと反転パルスとを連続して発生するパルス発生回路を更に含んでいてもよい。例えば、パルス発生回路は、第１電極２１に接続される。
【0109】
スイッチ３１及び制御回路３２の構成は、第２実施形態の説明と同様である。
【0110】
本実施形態の出力回路３３は、抵抗変化素子１０に正転パルスが印加されたタイミングにおいて、抵抗変化素子１０に電流が流れたか否かを表す出力信号を出力する。出力回路３３は、抵抗変化素子１０に反転パルスが印加されたタイミングにおいて、電流が流れなかったことを示す出力信号を出力する。
【0111】
例えば、出力回路３３は、Ｎ型ＭＯＳＦＥＴ６０と、第１抵抗素子６１と、第２抵抗素子６２と、第３抵抗素子６３と、キャパシタ４１とを含む。
【0112】
Ｎ型ＭＯＳＦＥＴ６０のゲートは、抵抗変化素子１０の第２電極２２及びスイッチ３１に接続される。
【0113】
第１抵抗素子６１の一方の端子は、Ｎ型ＭＯＳＦＥＴ６０のゲートに接続される。第１抵抗素子６１の他方の端子は、グランドに接続される。
【0114】
第２抵抗素子６２の一方の端子には、電源電圧Ｖｄｄが印加される。第２抵抗素子６２の他方の端子は、Ｎ型ＭＯＳＦＥＴ６０のドレインに接続される。
【0115】
第３抵抗素子６３の一方の端子は、Ｎ型ＭＯＳＦＥＴ６０のソースに接続される。第３抵抗素子６３の他方の端子は、グランドに接続される。
【0116】
キャパシタ４１の一方の電極は、Ｎ型ＭＯＳＦＥＴ６０のソースに接続される。キャパシタ４１の他方の電極は、グランドに接続される。
【0117】
出力回路３３は、キャパシタ４１と、Ｎ型ＭＯＳＦＥＴ６０のソースとの接続点の電圧を出力信号として出力する。
【0118】
以下、読み出し動作における出力信号について簡略に説明する。例えば、低抵抗状態の抵抗変化素子１０に正転パルスが印加されている間、抵抗変化素子１０には電流が流れる。この間、Ｎ型ＭＯＳＦＥＴ６０のゲートには、閾値電圧より高い電圧が印加される。このため、Ｎ型ＭＯＳＦＥＴ６０はオン状態とされ、ドレイン－ソース間は、導通状態とされる。これにより、出力回路３３は、低抵抗状態の抵抗変化素子１０に正転パルスが印加されている期間、電源電圧レベルの出力信号を出力する。
【0119】
また、高抵抗状態の抵抗変化素子１０に正転パルスが印加されている場合、抵抗変化素子１０には電流が流れない。従って、Ｎ型ＭＯＳＦＥＴ６０のゲートには、閾値電圧より低い電圧が印加される。このため、Ｎ型ＭＯＳＦＥＴ６０はオフ状態とされ、ドレイン－ソース間は、非導通状態とされる。これにより、出力回路３３は、高抵抗状態の抵抗変化素子１０に正転パルスが印加された場合、グランドレベルの出力信号を出力する。
【0120】
抵抗変化素子１０に反転パルスが印加されている場合、高抵抗状態の抵抗変化素子１０に正転パルスが印加されている場合と同様に、抵抗変化素子１０には電流が流れない。従って、Ｎ型ＭＯＳＦＥＴ６０のゲートには、閾値電圧より低い電圧が印加される。このため、Ｎ型ＭＯＳＦＥＴ６０はオフ状態とされ、ドレイン－ソース間は、非導通状態とされる。これにより、出力回路３３は、抵抗変化素子１０に反転パルスが印加された場合、グランドレベルの出力信号を出力する。
【0121】
（５．２ 本実施形態に係る効果）
本実施形態に係る構成であれば、第１及び第２実施形態と同様の効果が得られる。
本実施形態に係る構成であれば、第１及び第２実施形態と同様の効果が得られる。
【0122】
更に、本実施形態に係る記憶装置３０は、抵抗変化素子１０と、スイッチ３１と、制御回路３２と、出力回路３３とを含む。読み出し動作において、記憶装置３０は、抵抗変化素子１０に正転パルスと反転パルスとを交互に印加できる。抵抗変化素子１０に正転パルスが印加されると、第１遷移金属化合物層２３から第２遷移金属化合物層２４に、リチウムイオンが移動する。他方で、抵抗変化素子１０に反転パルスが印加されると、第２遷移金属化合物層２４から第１遷移金属化合物層２３に、リチウムイオンが移動する。従って、抵抗変化素子１０に正転パルスと反転パルスとを交互に印加することにより、第１遷移金属化合物層２３から第２遷移金属化合物層２４に移動したリチウムイオンを、第１遷移金属化合物層２３に戻すことができる。これにより、記憶装置３０は、抵抗変化素子１０が低抵抗状態である場合において、抵抗変化素子１０に流すことができる電流の上限（移動可能なリチウムイオンの上限）を超えないように、抵抗変化素子１０に電流を流すことができる。従って、記憶装置３０は、読み出し回数に制限を設けず、外部回路による抵抗変化素子１０の状態の読み出しを可能とすることができる。
【0123】
（６．第６実施形態）
次に、第６実施形態に係るニューラルネットワーク装置７０について説明する。第６実施形態に係るニューラルネットワーク装置７０は、第２乃至第５実施形態において説明した記憶装置３０を記憶回路として用いる。
次に、第６実施形態に係るニューラルネットワーク装置７０について説明する。第６実施形態に係るニューラルネットワーク装置７０は、第２乃至第５実施形態において説明した記憶装置３０を記憶回路として用いる。
【0124】
（６．１ ニューラルネットワーク装置の構成）
まず、ニューラルネットワーク装置７０の構成の一例について説明する。図１３は、第６実施形態に係るニューラルネットワーク装置７０の構成の一例を示す図である。
まず、ニューラルネットワーク装置７０の構成の一例について説明する。図１３は、第６実施形態に係るニューラルネットワーク装置７０の構成の一例を示す図である。
【0125】
図１３に示すように、ニューラルネットワーク装置７０は、演算回路７１と、推論重み記憶回路７２と、学習重み記憶回路７３と、学習制御回路７４とを含む。
【0126】
演算回路７１は、ニューラルネットワークに従った演算処理を実行する。演算回路７１は、例えばアナログ回路を含む電気回路により実現される。例えば、演算回路７１は、Ｍ個（Ｍは、２以上の整数）の入力信号（ｘ１，…，ｘＭ）を受け取り、出力信号（ｚ）を出力する。なお、演算回路７１は、複数の出力信号を出力してもよい。
【0127】
推論重み記憶回路７２は、例えば、演算回路７１によるニューラルネットワークに従った演算処理に用いられる複数の推論重みを記憶する。推論重み記憶回路７２は、複数の推論重みに対応する複数の記憶装置３０を含む。すなわち、推論重み記憶回路７２は、複数の推論重みを記憶する複数の抵抗変化素子１０を含む。推論重み記憶回路７２は、例えば、複数の記憶装置３０により、Ｌ個（Ｌは、２以上の整数）の推論重み（ｗｄ１，…，ｗｄＬ）を記憶する。複数の推論重みのそれぞれは、Ｎ値（Ｎは、２以上の整数）である。換言すれば、複数の推論重みのそれぞれは、デジタル値である。推論重み記憶回路７２は、記憶装置３０の出力電圧をＮ値の推論重みに変換し、演算回路７１に送信する。例えば、推論重み記憶回路７２は、記憶装置３０の出力電圧を推論重みｗｄｉ（ｉは、１以上且つＬ以下の整数）に変換する場合、予め設定された重み変換閾値（Ｔ０，Ｔ１，…，ＴＮ－２）を用いて、設定重み（Ｓ０，Ｓ１，Ｓ２，…，ＳＮ－１）のいずれかに変換する。例えば、推論重み記憶回路７２は、記憶装置３０の出力電圧の電圧値Ｖｉが、Ｔｋ≦Ｖｉ＜Ｔｋ＋１（ｋは、０以上且つＮ－３以下の整数）であるとき、推論重みｗｄｉ＝Ｓｋを出力する。例えば、Ｎ＝２とすれば、推論重み記憶回路７２は、２値重みの回路として使用可能である。これにより、演算回路７１は、それぞれがＮ値で表された複数の推論重みを用いて、アナログ回路によりニューラルネットワークに従った演算処理を高速に実行することができる。なお、推論重み記憶回路７２は、演算回路７１の内部に組み込まれてもよい。
【0128】
学習重み記憶回路７３は、ニューラルネットワークの学習処理において、複数の推論重みに対応する複数の重みを記憶する。学習重み記憶回路７３は、例えば、Ｌ個の推論重みに一対一で対応するＬ個の重み（ｗ１，…，ｗＬ）を記憶する。複数の重みのそれぞれは、連続値（例えばアナログ量または所定ビット数のデジタル値）である。学習重み記憶回路７３は、推論重み記憶回路７２に、複数の重み（ｗ１，…，ｗＬ）を送信する。
【0129】
学習制御回路７４は、ニューラルネットワークの学習処理において、学習重み記憶回路７３に複数の重みの初期値を記憶させる。学習制御回路７４は、更新処理を複数回繰り返す。更新処理において、学習制御回路７４は、演算回路７１による演算結果に基づき複数の重みのそれぞれに対応する更新量（Δｗ１，…，ΔｗＬ）を生成し、学習重み記憶回路７３に送信する。学習重み記憶回路７３は、更新量に基づいて、記憶している複数の重みを更新させる。なお、学習制御回路７４は、更新処理を１回のみ実行してもよい。そして、学習制御回路７４は、学習処理の後に、学習重み記憶回路７３に記憶された複数の重みに対応する複数の値を、複数の推論重みとして推論重み記憶回路７２に記憶させる。
【0130】
このように、学習制御回路７４は、連続値で表された複数の重みを用いて、ニューラルネットワークの学習処理を実行する。これにより、学習制御回路７４は、学習処理において、複数の重みのそれぞれを微小量ずつ増減させることができるので、ニューラルネットワークを精度良く学習させることができる。
【0131】
（６．２ ニューラルネットワークのレイヤの構成）
次に、ニューラルネットワークのレイヤの構成の一例について説明する。図１４は、ニューラルネットワーク装置７０におけるニューラルネットワークの１つのレイヤを説明するための図である。
次に、ニューラルネットワークのレイヤの構成の一例について説明する。図１４は、ニューラルネットワーク装置７０におけるニューラルネットワークの１つのレイヤを説明するための図である。
【0132】
【0133】
演算回路７１は、レイヤの演算を実行するために、Ｎ個（Ｎは、２以上の整数）の中間信号（ｙ１～ｙＮ）に対応するＮ個の積和演算回路８０（８０＿１～８０＿Ｎ）を有する。Ｎ個の積和演算回路８０のうちのｊ番目（ｊは、１以上且つＮ以下の整数）の積和演算回路８０＿ｊは、ｊ番目の中間信号（ｙｊ）に対応する。また、Ｎ個の積和演算回路８０のそれぞれは、Ｍ個の入力信号（ｘ１～ｘＭ）を受け取る。
【0134】
（６．３ 積和演算回路による積和演算）
次に、積和演算回路８０による積和演算について説明する。図１５は、積和演算回路８０による積和演算を説明する図である。
次に、積和演算回路８０による積和演算について説明する。図１５は、積和演算回路８０による積和演算を説明する図である。
【0135】
図１５に示すように、Ｎ個の積和演算回路８０のそれぞれには、推論重み記憶回路７２から、Ｍ個の入力信号に対応するＭ個の推論重み（ｗ１ｊ，ｗ２ｊ，…，ｗｉｊ，…，ｗＭｊ）が与えられる。
【0136】
Ｎ個の積和演算回路８０のそれぞれは、Ｍ個の入力信号と、Ｍ個の推論重みとを積和演算した値を２値化した中間信号を出力する。例えば、ｊ番目の中間信号に対応する積和演算回路８０＿ｊは、式（１）の演算をアナログ的に実行する。
【0137】
【数1】
【0138】
式（１）において、ｙｊは、ｊ番目の中間信号を表す。ｘｉは、ｉ番目（ｉは、１以上且つＭ以下の整数）の入力信号を表す。ｗｉｊは、Ｍ個の推論重みのうちのｉ番目の入力信号に乗算される推論重みを表す。式（１）において、ｆ（Ｘ）は、カッコ内の値Ｘを所定の閾値で二値化する関数を表す。なお、更に、ｙｊには、定数であるバイアスが加算されてもよい。
【0139】
（６．４ 本実施形態に係る効果）
本実施形態に係るニューラルネットワーク装置７０は、第１乃至第５実施形態において説明した抵抗変化素子１０を用いた記憶装置３０によりニューラルネットワークにおける演算に用いる推論重みを記憶する。これにより、ニューラルネットワーク装置７０は、特性のばらつきの小さい抵抗変化素子１０により推論重みを記憶することができるので、精度の良い演算を実行することができる。
本実施形態に係るニューラルネットワーク装置７０は、第１乃至第５実施形態において説明した抵抗変化素子１０を用いた記憶装置３０によりニューラルネットワークにおける演算に用いる推論重みを記憶する。これにより、ニューラルネットワーク装置７０は、特性のばらつきの小さい抵抗変化素子１０により推論重みを記憶することができるので、精度の良い演算を実行することができる。
【0140】
（７．第７実施形態）
次に、第７実施形態に係るニューラルネットワーク装置７０について説明する。第７実施形態では、第６実施形態と異なるニューラルネットワーク装置７０の構成について説明する。以下、第６実施形態と異なる点を中心に説明する。
次に、第７実施形態に係るニューラルネットワーク装置７０について説明する。第７実施形態では、第６実施形態と異なるニューラルネットワーク装置７０の構成について説明する。以下、第６実施形態と異なる点を中心に説明する。
【0141】
（７．１ ニューラルネットワーク装置の構成）
まず、ニューラルネットワーク装置７０の構成の一例について説明する。図１６は、第７実施形態に係るニューラルネットワーク装置７０の構成の一例を示す図である。
まず、ニューラルネットワーク装置７０の構成の一例について説明する。図１６は、第７実施形態に係るニューラルネットワーク装置７０の構成の一例を示す図である。
【0142】
図１６に示すように、ニューラルネットワーク装置７０は、演算回路７１と、学習重み記憶回路７３と、学習制御回路７４とを含む。
【0143】
演算回路７１は、ニューラルネットワークに従った演算処理を実行する。演算回路７１は、例えばアナログ回路を含む電気回路により実現される。例えば、演算回路７１は、Ｍ個（Ｍは、２以上の整数）の入力信号（ｘ１，…，ｘＭ）を受け取り、出力信号（ｚ）を出力する。なお、演算回路７１は、複数の出力信号を出力してもよい。
【0144】
学習重み記憶回路７３は、ニューラルネットワークの学習処理において、複数の推論重みに対応する複数の重みを記憶する。学習重み記憶回路７３は、複数の重みに対応する複数の記憶装置３０を含む。すなわち、学習重み記憶回路７３は、複数の推論重みを記憶する複数の抵抗変化素子１０を含む。学習重み記憶回路７３は、例えば、Ｌ個の推論重みに一対一で対応するＬ個の重み（ｗ１，…，ｗＬ）を記憶する。複数の重みのそれぞれは、連続値（例えばアナログ量または所定ビット数のデジタル値）である。学習重み記憶回路７３は、演算回路７１に複数の重みを送信する。演算回路７１は、学習重み記憶回路７３の出力値（重み）をそのまま使用する。
【0145】
学習制御回路７４は、ニューラルネットワークの学習処理において、学習重み記憶回路７３に複数の重みの初期値を記憶させる。続いて、学習制御回路７４は、更新処理を複数回繰り返す。更新処理において、学習制御回路７４は、演算回路７１による演算結果に基づき複数の重みのそれぞれに対応する更新量（Δｗ１，…，ΔｗＬ）を生成し、学習重み記憶回路７３に送信する。学習重み記憶回路７３は、更新量に基づいて、記憶している複数の重みのそれぞれを更新させる。なお、学習制御回路７４は、更新処理を１回のみ実行してもよい。
【0146】
（７．２ 本実施形態に係る効果）
本実施形態に係るニューラルネットワーク装置７０は、第１乃至第５実施形態において説明した抵抗変化素子１０を用いた記憶装置３０によりニューラルネットワークにおける演算に用いる重みを記憶する。学習制御回路７４は、連続値で表された複数の重みを用いて、ニューラルネットワークの学習処理を実行する。これにより、学習制御回路７４は、学習処理において、複数の重みのそれぞれを微小量ずつ増減させることができるので、ニューラルネットワークを精度良く学習させることができる。
本実施形態に係るニューラルネットワーク装置７０は、第１乃至第５実施形態において説明した抵抗変化素子１０を用いた記憶装置３０によりニューラルネットワークにおける演算に用いる重みを記憶する。学習制御回路７４は、連続値で表された複数の重みを用いて、ニューラルネットワークの学習処理を実行する。これにより、学習制御回路７４は、学習処理において、複数の重みのそれぞれを微小量ずつ増減させることができるので、ニューラルネットワークを精度良く学習させることができる。
【0147】
（８．変形例等）
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0148】
１０…抵抗変化素子
２１…第１電極
２２…第２電極
２３…第１遷移金属化合物層
２４…第２遷移金属化合物層
２５…リチウムイオン伝導体層
３０…記憶装置
３１…スイッチ
３２…制御回路
３３…出力回路
４１…キャパシタ
５１…正負反転回路
５２…短絡スイッチ
６０…Ｎ型ＭＯＳＦＥＴ
６１…第１抵抗素子
６２…第２抵抗素子
６３…第３抵抗素子
７０…ニューラルネットワーク装置
７１…演算回路
７２…推論重み記憶回路
７３…学習重み記憶回路
７４…学習制御回路
８０…積和演算回路
２１…第１電極
２２…第２電極
２３…第１遷移金属化合物層
２４…第２遷移金属化合物層
２５…リチウムイオン伝導体層
３０…記憶装置
３１…スイッチ
３２…制御回路
３３…出力回路
４１…キャパシタ
５１…正負反転回路
５２…短絡スイッチ
６０…Ｎ型ＭＯＳＦＥＴ
６１…第１抵抗素子
６２…第２抵抗素子
６３…第３抵抗素子
７０…ニューラルネットワーク装置
７１…演算回路
７２…推論重み記憶回路
７３…学習重み記憶回路
７４…学習制御回路
８０…積和演算回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
