知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025163097
(43)【公開日】2025-10-28
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H10D 86/40 20250101AFI20251021BHJP
G09G 3/20 20060101ALI20251021BHJP
G09F 9/30 20060101ALI20251021BHJP
H10D 30/67 20250101ALI20251021BHJP
H10K 59/129 20230101ALI20251021BHJP
H10K 59/121 20230101ALI20251021BHJP
【ＦＩ】
H10D86/40 101Z
G09G3/20 622B
G09G3/20 622E
G09F9/30 348A
G09F9/30 338
H10D30/67 101U
H10D30/67 102L
H10D30/67 103B
H10D30/67 103E
H10D30/67 104A
H10K59/129
H10K59/121 213
【審査請求】有
【請求項の数】1
【出願形態】ＯＬ
(21)【出願番号】P 2025126387
(22)【出願日】2025-07-29
(62)【分割の表示】P 2022544881の分割
【原出願日】2021-08-17
(31)【優先権主張番号】P 2020143219
(32)【優先日】2020-08-27
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】000153878
【氏名又は名称】株式会社半導体エネルギー研究所
(72)【発明者】
【氏名】吉本 智史
(72)【発明者】
【氏名】楠 紘慈
(72)【発明者】
【氏名】渡邉 一徳
(72)【発明者】
【氏名】川島 進
(72)【発明者】
【氏名】檜山 真里奈
(72)【発明者】
【氏名】齋藤 元晴
(57)【要約】
【課題】機能性の高い半導体装置を提供する。
【解決手段】半導体装置は、第１のトランジスタ、第２のトランジスタを有する。第１のトランジスタは、第１の半導体層、第１のゲート電極、第１の電極、及び第２の電極を有する。第２のトランジスタは、第２の半導体層、第２のゲート電極、第３の電極、及び第４の電極を有する。第１のゲート電極と第２のゲート電極は接続され、第２の電極と第３の電極は接続される。第１の半導体層上に第１の絶縁層、第２の絶縁層、第２の半導体層が積層される。第１の絶縁層は第２の絶縁層よりも水素が拡散しにくい。第２の絶縁層は酸化物を含み、第１の半導体層は多結晶シリコンを含み、第２の半導体層は金属酸化物を含む。第１のトランジスタはｐ型トランジスタであり、第２のトランジスタはｎ型トランジスタである。
【選択図】図１
【解決手段】半導体装置は、第１のトランジスタ、第２のトランジスタを有する。第１のトランジスタは、第１の半導体層、第１のゲート電極、第１の電極、及び第２の電極を有する。第２のトランジスタは、第２の半導体層、第２のゲート電極、第３の電極、及び第４の電極を有する。第１のゲート電極と第２のゲート電極は接続され、第２の電極と第３の電極は接続される。第１の半導体層上に第１の絶縁層、第２の絶縁層、第２の半導体層が積層される。第１の絶縁層は第２の絶縁層よりも水素が拡散しにくい。第２の絶縁層は酸化物を含み、第１の半導体層は多結晶シリコンを含み、第２の半導体層は金属酸化物を含む。第１のトランジスタはｐ型トランジスタであり、第２のトランジスタはｎ型トランジスタである。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１のトランジスタと、第２のトランジスタと、を有し、
前記第１のトランジスタは、第１の半導体層、第１のゲート電極、第１の電極、及び第２の電極を有し、
前記第２のトランジスタは、第２の半導体層、第２のゲート電極、第３の電極、及び第４の電極を有し、
前記第１のゲート電極と前記第２のゲート電極とは、互いに電気的に接続され、
前記第２の電極と前記第３の電極とは、互いに電気的に接続され、
前記第１の半導体層上の第１の絶縁層と、当該第１の絶縁層上の第２の絶縁層と、を有し、
前記第２の半導体層は、前記第２の絶縁層上に接して設けられ、
前記第１の絶縁層は、前記第２の絶縁層よりも、水素が拡散しにくく、
前記第２の絶縁層は、酸化物を含み、
前記第１の半導体層は、多結晶シリコンを含み、
前記第２の半導体層は、金属酸化物を含み、
前記第１のトランジスタは、ｐ型トランジスタであり、
前記第２のトランジスタは、ｎ型トランジスタである、
半導体装置。
前記第１のトランジスタは、第１の半導体層、第１のゲート電極、第１の電極、及び第２の電極を有し、
前記第２のトランジスタは、第２の半導体層、第２のゲート電極、第３の電極、及び第４の電極を有し、
前記第１のゲート電極と前記第２のゲート電極とは、互いに電気的に接続され、
前記第２の電極と前記第３の電極とは、互いに電気的に接続され、
前記第１の半導体層上の第１の絶縁層と、当該第１の絶縁層上の第２の絶縁層と、を有し、
前記第２の半導体層は、前記第２の絶縁層上に接して設けられ、
前記第１の絶縁層は、前記第２の絶縁層よりも、水素が拡散しにくく、
前記第２の絶縁層は、酸化物を含み、
前記第１の半導体層は、多結晶シリコンを含み、
前記第２の半導体層は、金属酸化物を含み、
前記第１のトランジスタは、ｐ型トランジスタであり、
前記第２のトランジスタは、ｎ型トランジスタである、
半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の一態様は、半導体装置に関する。本発明の一態様は、表示装置に関する。本発明の一態様は、表示装置の駆動回路に関する。
【0002】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。半導体装置は、半導体特性を利用することで機能しうる装置全般を指す。
【背景技術】
【0003】
表示装置はスマートフォンなどの携帯情報端末、テレビジョン装置などをはじめ、様々な機器に適用されている。近年では、表示装置が適用された機器の画面占有率の向上が求められており、そのために表示装置は、表示部以外の領域を狭くする（狭額縁化する）ことが求められている。また、駆動回路の一部または全てを画素部と同じ基板上に作製するシステムオンパネルは、上記要求を満たすために有効である。特許文献１及び特許文献２では、表示装置の駆動回路に用いられる、インバータ回路、またはシフトレジスタ回路などを、単極性のトランジスタで構成する技術について開示されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２００１－３２５７９８号公報
【特許文献2】特開２０１０－２７７６５２号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の一態様は、機能性の高い半導体装置を提供することを課題の一とする。本発明の一態様は、信頼性の高い半導体装置、表示装置、または電子機器を提供することを課題の一とする。本発明の一態様は、消費電力が低減された半導体装置、表示装置、または電子機器を提供することを課題の一とする。本発明の一態様は、表示装置の狭額縁化を実現できる半導体装置を提供することを課題の一とする。本発明の一態様は、新規な構成を有する半導体装置、表示装置、または電子機器を提供することを課題の一とする。本発明の一態様は、先行技術の問題点の少なくとも一を少なくとも軽減することを課題の一とする。
【0006】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
【課題を解決するための手段】
【0007】
本発明の一態様は、第１のトランジスタと、第２のトランジスタと、を有する半導体装置である。第１のトランジスタは、第１の半導体層、第１のゲート電極、第１の電極、及び第２の電極を有する。第２のトランジスタは、第２の半導体層、第２のゲート電極、第３の電極、及び第４の電極を有する。第１のゲート電極と第２のゲート電極とは、互いに電気的に接続される。第２の電極と第３の電極とは、互いに電気的に接続される。さらに半導体装置は、第１の半導体層上の第１の絶縁層と、当該第１の絶縁層上の第２の絶縁層と、を有する。第２の半導体層は、第２の絶縁層上に接して設けられる。第１の絶縁層は、第２の絶縁層よりも、水素が拡散しにくい。第２の絶縁層は、酸化物を含み、第１の半導体層は、多結晶シリコンを含み、第２の半導体層は、金属酸化物を含む。第１のトランジスタは、ｐ型トランジスタであり、第２のトランジスタは、ｎ型トランジスタである。
【0008】
また、上記において、第１の電極には、第１の電位が与えられ、第４の電極には、第１の電位よりも低い第２の電位が与えられることが好ましい。
【0009】
また、本発明の他の一態様は、制御回路と、第１のトランジスタと、第２のトランジスタと、を有する半導体装置である。制御回路は、第１の配線と、第２の配線と、を有する。また制御回路は、複数の信号が与えられ、当該複数の信号に基づいて、第１の配線と第２の配線に、互いに反転した電位が与えられるよう制御する機能を有する。第１のトランジスタは、第１の半導体層、第１のゲート電極、第１の電極、及び第２の電極を有する。第２のトランジスタは、第２の半導体層、第２のゲート電極、第３の電極、及び第４の電極を有する。第２の電極と第３の電極とは、互いに電気的に接続される。第１のゲート電極と第２のゲート電極は、第１の配線と電気的に接続される。さらに半導体装置は、第１の半導体層上の第１の絶縁層と、当該第１の絶縁層上の第２の絶縁層と、を有する。第２の半導体層は、第２の絶縁層上に接して設けられる。第１の絶縁層は、第２の絶縁層よりも、水素が拡散しにくい。第２の絶縁層は、酸化物を含み、第１の半導体層は、多結晶シリコンを含み、第２の半導体層は、金属酸化物を含む。第１のトランジスタは、ｐ型トランジスタであり、第２のトランジスタは、ｎ型トランジスタである。
【0010】
また、上記において、第１の電極には、第１の電位が与えられ、第４の電極には、第１の電位よりも低い第２の電位が与えられることが好ましい。さらに、第２の電極には、第１の配線の電位に応じて、第１の電位及び第２の電位のいずれか一方が与えられることが好ましい。
【0011】
また、上記いずれかにおいて、さらに増幅回路を有することが好ましい。このとき、増幅回路は、第１の配線及び第２の配線と電気的に接続され、第１の出力端子を有することが好ましい。また増幅回路は、第１の配線の電位に同期した電位を、第１の出力端子に出力する機能を有することが好ましい。このとき、第１の出力端子の電位と第２の電極の電位とは、互いに反転した電位であることが好ましい。
【0012】
また、上記において、増幅回路は、第３のトランジスタ、第４のトランジスタ、及び第５のトランジスタを有することが好ましい。第３のトランジスタは、ｐ型トランジスタであり、第４のトランジスタ及び第５のトランジスタは、ｎ型トランジスタであることが好ましい。また、第３のトランジスタ及び第５のトランジスタは、それぞれゲートが第２の配線と電気的に接続され、第４のトランジスタは、ゲートが第１の配線と電気的に接続され、第３のトランジスタのソース及びドレインの一方、第４のトランジスタのソース及びドレインの一方、及び第５のトランジスタのソース及びドレインの一方は、第１の出力端子と電気的に接続され、第３のトランジスタのソース及びドレインの他方と、第４のトランジスタのソース及びドレインの他方とは、互いに電気的に接続されることが好ましい。
【0013】
また、本発明の他の一態様は、上記いずれかの半導体装置と、画素と、を有する表示装置である。このとき、画素は、表示素子、及び第６のトランジスタを有することが好ましい。さらに第６のトランジスタは、第１のトランジスタまたは第２のトランジスタと、同一面上に設けられることが好ましい。さらに、表示素子は、液晶素子、有機ＥＬ素子、または発光ダイオードであることが好ましい。
【0014】
また、本発明の他の一態様は、上記いずれかの表示装置と、アンテナ、バッテリー、筐体、カメラ、スピーカ、マイク、及び操作ボタンのうち、少なくとも一と、を有する、電子機器である。
【発明の効果】
【0015】
本発明の一態様によれば、機能性の高い半導体装置を提供できる。本発明の一態様によれば、信頼性の高い半導体装置、表示装置、または電子機器を提供できる。本発明の一態様によれば、消費電力が低減された半導体装置、表示装置、または電子機器を提供できる。本発明の一態様によれば、表示装置の狭額縁化を実現できる半導体装置を提供できる。本発明の一態様によれば、新規な構成を有する半導体装置、表示装置、または電子機器を提供できる。本発明の一態様によれば、先行技術の問題点の少なくとも一を少なくとも軽減することができる。
【0016】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
【図面の簡単な説明】
【0017】
【発明を実施するための形態】
【0018】
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【0019】
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
【0020】
なお、本明細書で説明する各図において、各構成要素の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
【0021】
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
【0022】
トランジスタは半導体素子の一種であり、電流または電圧の増幅、及び、導通または非導通を制御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）または薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）などを含む。
【0023】
また、「ソース」と「ドレイン」の機能は、異なる極性のトランジスタを採用する場合、または回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」と「ドレイン」の用語は、入れ替えて用いることができるものとする。
【0024】
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極及び配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、コイル、容量素子、その他の各種機能を有する素子などが含まれる。
【0025】
なお、本明細書等においてノードとは、回路を構成する素子の電気的な接続を可能とする素子（例えば、配線など）のことをいう。したがって、”Ａが接続されたノード”とは、Ａと電気的に接続され、且つＡと同電位と見なせる配線のことをいう。なお、配線の途中に電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオードなど）が１個以上配置されていても、Ａと同電位であれば、その配線はＡが接続されたノードであるとする。
【0026】
本明細書等において、表示装置の一態様である表示パネルは表示面に画像等を表示（出力）する機能を有するものである。したがって表示パネルは出力装置の一態様である。
【0027】
また、本明細書等では、表示パネルの基板に、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）などのコネクターが取り付けられたもの、または基板にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式等によりＩＣが実装されたものを、表示パネルモジュール、表示モジュール、または単に表示パネルなどと呼ぶ場合がある。
【0028】
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置の構成例について説明する。
本実施の形態では、本発明の一態様の半導体装置の構成例について説明する。
【0029】
［構成例１］
図１Ａに、本発明の一態様の順序回路１０の構成例を示す。順序回路１０は、回路１１、回路１２、及び回路１３を有する。回路１１は、配線１５ａ及び配線１５ｂを有する。回路１１と回路１２とは、配線１５ａ及び配線１５ｂを介して電気的に接続されている。回路１１と回路１３とは、配線１５ａを介して電気的に接続されている。
図１Ａに、本発明の一態様の順序回路１０の構成例を示す。順序回路１０は、回路１１、回路１２、及び回路１３を有する。回路１１は、配線１５ａ及び配線１５ｂを有する。回路１１と回路１２とは、配線１５ａ及び配線１５ｂを介して電気的に接続されている。回路１１と回路１３とは、配線１５ａを介して電気的に接続されている。
【0030】
回路１１は、信号ＬＩＮ、及び信号ＲＩＮの電位に従って、配線１５ａに第１の信号を、配線１５ｂに第２の信号を、それぞれ出力する機能を有する。すなわち、回路１１は、制御回路とも呼ぶことができる。
【0031】
第２の信号は、第１の信号を反転した信号である。すなわち、第１の信号と第２の信号が、それぞれ高電位と低電位の２種類の電位を有する信号である場合、回路１１から配線１５ａに高電位が出力されるときには、配線１５ｂに低電位が出力され、配線１５ａに低電位が出力されるときには配線１５ｂに高電位が出力される。
【0032】
回路１２は、配線１５ａ及び配線１５ｂに入力される信号に基づいて、出力端子ＯＵＴＡに、信号ＣＬＫ及び電位ＶＳＳのいずれか一方を出力する機能を有する。回路１２は、配線１５ａが高電位の時は信号ＣＬＫを出力し、低電位の時は電位ＶＳＳを出力する。回路１２は、増幅回路またはバッファ回路などと呼ぶことができる。
【0033】
信号ＣＬＫは、クロック信号を用いることができる。当該クロック信号は、デューティ比（信号の一周期の期間における、ハイレベル電位である期間の割合）が、４５％以上５５％以下である信号を好適に用いることができる。より好ましくは、クロック信号として、デューティ比が５０％である信号を用いることができる。なお、クロック信号のデューティ比は上記に限られず、駆動方法に応じて適宜変更することができる。
【0034】
なお、本明細書等において、クロック信号とは、高電位と低電位とが繰り返され、且つ、電位の立ち上がりと次の電位の立ち上がりの間隔、または、電位の立ち下りと次の電位の立ち下りの間隔が、一定である信号をいう。また、本明細書等において、パルス信号とは、時間的に電位が変化する信号のことをいう。また、パルス信号には、周期的に電位が変化する信号が含まれる。例えば、パルス信号には、矩形波、三角波、のこぎり波、正弦波などの周期的に電位が変化する信号が含まれる。そのため、クロック信号は、パルス信号の一態様であるともいえる。
【0035】
ここで、電位ＶＤＤは、電位ＶＳＳよりも高い電位とすることができる。信号ＣＬＫは、高電位と低電位とが交互に与えられる信号である。このとき、信号ＣＬＫの低電位は、電位ＶＳＳと同じ電位とすることが好ましい。なお、信号ＣＬＫに変えて、高電位（例えば電位ＶＤＤ）を、トランジスタ２１のソース及びドレインの一方に与える構成としてもよい。
【0036】
回路１３は、配線１５ａの電位に応じて、出力端子ＯＵＴＢに、電位ＶＤＤと電位ＶＳＳのいずれか一方を出力する機能を有する。回路１３は、配線１５ａが高電位の時は、低電位である電位ＶＳＳを出力し、低電位の時は高電位である電位ＶＤＤを出力する。すなわち、回路１３は、第１の信号を反転した信号を出力端子ＯＵＴＢに出力することができる。言い換えると、回路１３は、第２の信号と同様の信号を出力端子ＯＵＴＢに出力することができる。回路１３は、インバータ回路などと呼ぶことができる。
【0037】
順序回路１０は、フリップフロップ回路として機能し、シフトレジスタ回路の一部に用いることができる。例えば順序回路１０は、表示装置の駆動回路の一部に用いることができる。特に、表示装置の走査線駆動回路（ゲートドライバ回路ともいう）の一部に好適に用いることができる。
【0038】
順序回路１０を走査線駆動回路に適用する場合、出力端子ＯＵＴＡ及び出力端子ＯＵＴＢの少なくとも一方、または双方に、表示装置の複数の画素に接続される走査線（ゲート線ともいう）を接続することができる。出力端子ＯＵＴＡと出力端子ＯＵＴＢの双方に、それぞれ走査線を接続する構成とすることで、画素を２種類の走査線信号で駆動することが可能となるため、より多機能な画素を実現することができる。
【0039】
回路１１は、トランジスタ３１乃至トランジスタ３４を有する。トランジスタ３１乃至トランジスタ３４には、ｎチャネル型のトランジスタを適用することが好ましい。
【0040】
トランジスタ３１とトランジスタ３４は、信号ＬＩＮの電位に従って導通または非導通が選択される。トランジスタ３２とトランジスタ３３は、信号ＲＩＮの電位に従って導通または非導通が選択される。
【0041】
信号ＬＩＮが高電位、信号ＲＩＮが低電位であるとき、トランジスタ３１が導通状態、トランジスタ３３が非導通状態となり、電位ＶＤＤが与えられる配線と、配線１５ａとが電気的に接続される。また、トランジスタ３４が導通状態、トランジスタ３２が非導通状態となり、電位ＶＳＳが与えられる配線と、配線１５ｂとが電気的に接続される。一方、信号ＬＩＮが低電位、信号ＲＩＮが高電位であるとき、上記とは各トランジスタの導通、非導通状態が逆転し、配線１５ａは電位ＶＳＳが与えられる配線と電気的に接続され、配線１５ｂは電位ＶＤＤが与えられる配線と電気的に接続される。
【0042】
回路１２は、トランジスタ２１及びトランジスタ２２を有する。トランジスタ２１及びトランジスタ２２には、ｎチャネル型のトランジスタを適用することが好ましい。
【0043】
回路１２において、トランジスタ２１は、ゲートが配線１５ａと、ソース及びドレインの一方が信号ＣＬＫが与えられる配線と、他方がトランジスタ２２のソース及びドレインの一方及び出力端子ＯＵＴＡと、それぞれ電気的に接続される。トランジスタ２２は、ゲートが配線１５ｂと、ソース及びドレインの他方が電位ＶＳＳが与えられる配線と、それぞれ電気的に接続される。なお、出力端子ＯＵＴＡは、回路１２からの出力電位が与えられる部分であり、配線の一部、または電極の一部であってもよい。
【0044】
回路１２において、配線１５ａが高電位、配線１５ｂが低電位であるとき、出力端子ＯＵＴＡには、トランジスタ２１を介して信号ＣＬＫが出力される。一方、配線１５ａが低電位、配線１５ｂが高電位であるとき、出力端子ＯＵＴＡには、トランジスタ２２を介して電位ＶＳＳが出力される。
【0045】
回路１３は、トランジスタ２５及びトランジスタ２６を有する。トランジスタ２５はｐチャネル型のトランジスタ（ｐ型トランジスタ）、トランジスタ２６はｎチャネル型のトランジスタ（ｎ型トランジスタ）であることが好ましい。
【0046】
回路１３において、トランジスタ２５は、ゲートが配線１５ａと、ソース及びドレインの一方が電位ＶＤＤが与えられる配線と、他方がトランジスタ２６のソース及びドレインの一方、及び出力端子ＯＵＴＢと、それぞれ電気的に接続される。トランジスタ２６は、ゲートが配線１５ａと、ソース及びドレインの他方が電位ＶＳＳが与えられる配線と、それぞれ電気的に接続される。なお、出力端子ＯＵＴＢは、回路１３からの出力電位が与えられる部分であり、配線の一部、または電極の一部であってもよい。
【0047】
回路１３において、配線１５ａが高電位であるとき、出力端子ＯＵＴＢにはトランジスタ２６を介して電位ＶＳＳが出力される。一方、配線１５ａが低電位であるとき、出力端子ＯＵＴＢには、トランジスタ２５を介して電位ＶＤＤが出力される。
【0048】
図１Ｂは、順序回路１０の駆動方法の一例を示すタイミングチャートである。図１Ｂには、信号ＬＩＮ、信号ＲＩＮ、信号ＣＬＫ、出力端子ＯＵＴＡ、及び出力端子ＯＵＴＢにおける、電位の時間変化を模式的に示している。
【0049】
時刻Ｔ１以前において、信号ＬＩＮと信号ＲＩＮのいずれも低電位である。時刻Ｔ１以前では、信号ＣＬＫの電位によらず、出力端子ＯＵＴＡには低電位が、出力端子ＯＵＴＢには高電位が、それぞれ出力される。
【0050】
時刻Ｔ１において、信号ＬＩＮが高電位になる。また期間Ｔ１－Ｔ２において、信号ＣＬＫは低電位であるとする。これにより、期間Ｔ１－Ｔ２では、出力端子ＯＵＴＡには信号ＣＬＫ（すなわち低電位）が出力され、出力端子ＯＵＴＢには低電位が出力される。
【0051】
続いて、時刻Ｔ２において、信号ＬＩＮが低電位になる。これにより、回路１１内の４つのトランジスタは全てオフ状態となるため、配線１５ａ及び配線１５ｂの電位は保持される。また、信号ＣＬＫは、時刻Ｔ２に高電位に変化する。これにより、期間Ｔ２－Ｔ３では、出力端子ＯＵＴＡには高電位が出力され、出力端子ＯＵＴＢには引き続き低電位が出力される。
【0052】
続いて、時刻Ｔ３において、信号ＲＩＮが高電位になる。これにより、配線１５ａが低電位、配線１５ｂが高電位となる。そのため、期間Ｔ３－Ｔ４では、出力端子ＯＵＴＡには低電位が、出力端子ＯＵＴＢには高電位が与えられる。
【0053】
時刻Ｔ４において、信号ＲＩＮが低電位になる。これにより、回路１１内のトランジスタは全てオフ状態となり、配線１５ａと配線１５ｂの電位が保持される。そのため、時刻Ｔ４以降において、出力端子ＯＵＴＡには低電位、出力端子ＯＵＴＢには高電位が出力される。
【0054】
時刻Ｔ１以前、及び時刻Ｔ４以降は、信号ＬＩＮと信号ＲＩＮのいずれも低電位であるため、順序回路１０が待機状態（非動作状態、または非選択状態ともいう）である期間ともいうことができる。当該期間において、出力端子ＯＵＴＡには低電位が、出力端子ＯＵＴＢには高電位が、それぞれ出力される。
【0055】
図１Ｂに示すように、出力端子ＯＵＴＡに出力される信号は、期間Ｔ２－Ｔ３にのみ高電位となり、それ以外の期間は常に低電位となる信号となる。すなわち、順序回路１０の出力端子ＯＵＴＡに出力される信号は、ノーマリーロー（Ｎｏｒｍａｌｌｙ Ｌｏｗ）の信号ということができる。一方、出力端子ＯＵＴＢに出力される信号は、期間Ｔ１－Ｔ３にのみ低電位となり、それ以外の期間は常に高電位となる信号となる。すなわち、出力端子ＯＵＴＢに出力される信号は、ノーマリーハイ（Ｎｏｒｍａｌｌｙ Ｈｉｇｈ）の信号ということができる。このように、順序回路１０は、ノーマリーローとノーマリーハイの２種類の信号を出力することができるため、順序回路１０を例えば表示装置の走査線駆動回路に用いた場合、表示装置の画素を、当該２種類の信号で駆動することができる。そのため、多機能な表示装置を実現することができる。
【0056】
以上が、順序回路１０の動作方法の一例についての説明である。
【0057】
ここで、順序回路１０を構成するｎチャネル型のトランジスタには、チャネルが形成される半導体層に、酸化物半導体が適用されたトランジスタを用いることが好ましい。このようなトランジスタは、オフ状態におけるソース－ドレイン間に流れるリーク電流が、シリコンを適用したトランジスタと比較して著しく低い。このようなトランジスタを、回路１１、回路１２、及び回路１３に適用することで、それぞれの消費電力を極めて小さくすることができる。
【0058】
また、順序回路１０を構成するｐチャネル型のトランジスタには、チャネルが形成される半導体層にシリコンを有するトランジスタを用いることが好ましい。シリコンとしては、単結晶シリコン、多結晶シリコン、非晶質シリコンなどが挙げられる。特に、半導体層に、低温ポリシリコン（ＬＴＰＳ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ Ｓｉｌｉｃｏｎ））を有するトランジスタ（以下、ＬＴＰＳトランジスタともいう）を用いることが好ましい。ＬＴＰＳトランジスタは、電界効果移動度が高く、周波数特性が良好である。またＬＴＰＳトランジスタは、オン状態に流すことのできる電流が大きいため、出力端子ＯＵＴＢに接続される配線の充放電にかかる時間を短縮できる。これにより、特に回路１３において、ｎチャネル型のトランジスタ２６と、ｐチャネル型のトランジスタ２５によってＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路を構成することで、駆動能力が高く、且つ消費電力の低い回路１３を実現できる。
【0059】
順序回路１０に適用可能なｐチャネル型のトランジスタと、ｎチャネル型のトランジスタとは、同一基板上に作製されることが好ましい。以下では、順序回路１０の積層構造について説明する。図１Ｃには、一例として、回路１３が有するトランジスタ２５とトランジスタ２６のチャネル長方向の断面を含む、順序回路１０の断面概略図を示す。
【0060】
トランジスタ２５とトランジスタ２６は、絶縁層６０上に設けられる。図１Ｃでは、トランジスタ２５及びトランジスタ２６として、ゲート電極が半導体層の上方に設けられる、いわゆるトップゲート型のトランジスタが適用された例を示している。なお、トランジスタの構成はこれに限られない。
【0061】
トランジスタ２５は、半導体層５１、ゲート絶縁層５２、及びゲート電極５３を有する。半導体層５１は、多結晶シリコンを含む。半導体層５１は、チャネル形成領域を挟み、ｐ型の導電性を示す一対の低抵抗領域５１ｐを有する。トランジスタ２６は、半導体層５６、ゲート絶縁層５７、及びゲート電極５８を有する。半導体層５６は、金属酸化物を含む。半導体層５６は、チャネル形成領域を挟み、ｎ型の導電性を示す一対の低抵抗領域５６ｎを有する。
【0062】
トランジスタ２５の半導体層５１は、絶縁層６０上に設けられる。またトランジスタ２５を覆って絶縁層６１が設けられ、絶縁層６１上に絶縁層６２及び絶縁層６３が積層して設けられる。トランジスタ２６の半導体層５６は、絶縁層６３の上面に接して設けられる。また、トランジスタ２６を覆って絶縁層６４が設けられている。
【0063】
絶縁層６４上には、導電層５４ａ、導電層５４ｂ、及び導電層５４ｃが設けられている。導電層５４ａの一部は、電位ＶＤＤが与えられる配線に相当する。導電層５４ｃの一部は、電位ＶＳＳが与えられる配線に相当する。導電層５４ｂの一部は、出力端子ＯＵＴＢに相当する。またゲート電極５３とゲート電極５８とは、図示しない領域で電気的に接続される。
【0064】
導電層５４ａ及び導電層５４ｂは、絶縁層６４、絶縁層６３、絶縁層６２、及び絶縁層６１に設けられた開口部において、それぞれ低抵抗領域５１ｐと電気的に接続されている。導電層５４ｂと導電層５４ｃは、絶縁層６４に設けられた開口部において、それぞれ低抵抗領域５６ｎと電気的に接続されている。
【0065】
ここで、多結晶シリコンは、シリコンのダングリングボンドを水素原子で終端することにより信頼性が向上するため、半導体層５１及びその周辺（例えば絶縁層６１など）には、作製工程中に含まれる水素原子、水素分子、または水素を含む化合物（水など）が含まれうる。一方、酸化物半導体において、水素はキャリアの供給源となりうる元素であるため、トランジスタ２６の半導体層５６中及びその周辺における水素濃度を、できるだけ低減させることが好ましい。さらに酸化物半導体において、酸素欠損もまたキャリアの供給源の要因となりうるため、トランジスタ２６の半導体層５６には、水素が低減された酸化物が接して設けられることが好ましい。
【0066】
そこで、トランジスタ２５の半導体層５１と、トランジスタ２６の半導体層５６とは、水素及び水に対するバリア性を有する絶縁層６２により隔絶されていることが好ましい。さらに、トランジスタ２６の半導体層５６は、酸化物を含む絶縁層６３上に接して設けられることが好ましい。このとき、絶縁層６２は、少なくとも絶縁層６１及び絶縁層６３よりも水素及び水に対する透過性の低い（水素及び水を透過しにくい）材料を有する。
【0067】
より具体的には、絶縁層６２として、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、または酸化ハフニウムを含む無機絶縁膜を用いることができる。また、絶縁層６３として、酸化シリコン、または酸化窒化シリコンなどの酸化物膜を用いることができる。このとき、絶縁層６３は、加熱により酸素が放出される膜であることが好ましい。
【0068】
順序回路１０を構成する二種類のトランジスタの構成を、ここで説明した構成とすることで、高い駆動能力と、低い消費電力と、高い信頼性を兼ね備えた順序回路を実現することができる。
【0069】
以上が、積層構造についての説明である。
【0070】
［構成例２］
以下では、上記構成例１とは異なる構成を有する順序回路について説明する。
以下では、上記構成例１とは異なる構成を有する順序回路について説明する。
【0071】
〔構成例２－１〕
図２Ａに、順序回路１０ａの構成例を示す。順序回路１０ａは、上記順序回路１０と比較して、回路１１及び回路１２の構成が主に相違している。回路１３については、上記順序回路１０と同様の構成を有するため、説明を省略する。
図２Ａに、順序回路１０ａの構成例を示す。順序回路１０ａは、上記順序回路１０と比較して、回路１１及び回路１２の構成が主に相違している。回路１３については、上記順序回路１０と同様の構成を有するため、説明を省略する。
【0072】
回路１１は、トランジスタ４１乃至トランジスタ４６と、容量Ｃ２を有する。また回路１１には、信号ＬＩＮ、信号ＣＬＫ２、信号ＣＬＫ３、及び信号ＲＩＮが入力される。
【0073】
回路１２は、トランジスタ２１、トランジスタ２２、トランジスタ２３、及び容量Ｃ１を有する。また回路１２には、信号ＣＬＫ１が入力される。
【0074】
また、回路１１及び回路１３には、高電位である電位ＶＤＤと、低電位である電位ＶＳＳが供給されている。
【0075】
トランジスタ４１乃至トランジスタ４６、及びトランジスタ２１乃至トランジスタ２３には、上述したｎチャネル型のトランジスタを適用することが好ましい。特に、チャネルが形成される半導体に酸化物半導体を適用したトランジスタを用いることが好ましい。
【0076】
回路１１は、入力される各種信号に従って、配線１５ａに第１の信号を、配線１５ｂに第１の信号を反転した第２の信号を、それぞれ出力する機能を有する。
【0077】
具体的には、トランジスタ４１は、ゲートが信号ＬＩＮが与えられる配線と、ソース及びドレインの一方が配線１５ａ、及びトランジスタ４５のソース及びドレインの一方と、他方が電位ＶＤＤが与えられる配線と、それぞれ電気的に接続されている。トランジスタ４２は、ゲートが信号ＣＬＫ３が与えられる配線と、ソース及びドレインの一方がトランジスタ４３のソース及びドレインの一方と、他方が電位ＶＤＤが与えられる配線と、それぞれ電気的に接続されている。トランジスタ４３は、ゲートが信号ＣＬＫ２が与えられる配線と、ソース及びドレインの他方が配線１５ｂ、容量Ｃ２の一方の電極、及びトランジスタ４５のゲートと、それぞれ電気的に接続されている。トランジスタ４４は、ゲートが信号ＲＩＮが与えられる配線と、ソース及びドレインの一方が配線１５ｂと、他方が電位ＶＤＤが与えられる配線と、それぞれ電気的に接続されている。トランジスタ４５は、ソース及びドレインの他方が電位ＶＳＳが与えられる配線と電気的に接続されている。トランジスタ４６は、ゲートが信号ＬＩＮが与えられる配線と、ソース及びドレインの一方が配線１５ｂと、他方が電位ＶＳＳが与えられる配線と、それぞれ電気的に接続されている。容量Ｃ２は、他方の電極が、電位ＶＳＳが与えられる配線と電気的に接続されている。
【0078】
順序回路１０ａが有する回路１２は、図１Ａに示す構成にトランジスタ２３及び容量Ｃ１が追加した構成である。
【0079】
トランジスタ２３は、ゲートが電位ＶＤＤが与えられる配線と、ソース及びドレインの一方が配線１５ａと、他方がトランジスタ２１のゲートと、それぞれ電気的に接続されている。容量Ｃ１は、一方の電極がトランジスタ２１のゲートと、他方の電極がトランジスタ２１のソース及びドレインの他方と、それぞれ電気的に接続されている。トランジスタ２１のソース及びドレインの一方は、信号ＣＬＫ１が与えられる配線と電気的に接続されている。
【0080】
配線１５ａに高電位が与えられると、トランジスタ２３を介してトランジスタ２１のゲートに高電位が与えられ、トランジスタ２１がオン状態となる。このとき、配線１５ａに与えられる高電位が電位ＶＤＤと等しい場合には、トランジスタ２１のゲートには、電位ＶＤＤからトランジスタ２３のしきい値電圧分低い電位が与えられる。出力端子ＯＵＴＡとトランジスタ２１のゲートとは、容量Ｃ１を介して電気的に接続されるため、ブートストラップ効果によって、出力端子ＯＵＴＡの電位が上昇する。これに伴い、トランジスタ２１のゲートの電位（トランジスタ２３のソース及びドレインの他方の電位）が上昇する。トランジスタ２１のゲートの電位は、例えば電位ＶＤＤの２倍に近い電位にまで上昇するため、トランジスタ２１のしきい値電圧の影響を受けることなく、出力端子ＯＵＴＡには電位ＶＤＤを出力することができる。これにより、電源電位の種類を増やすことなく、出力性能の高い順序回路１０ａを実現することができる。
【0081】
その後、トランジスタ２３のソース及びドレインの他方の電位が電位ＶＤＤを超えると、トランジスタ２３がオフ状態となるため、トランジスタ２１のゲートと、配線１５ａとが電気的に切り離された状態となり、トランジスタ２２のゲートがフローティング状態となる。また、トランジスタ２３がオフ状態となることで、配線１５ａの電位は、回路１２の出力電位から上昇することがないため、回路１２内のトランジスタ等に、配線１５ａを介して出力電位よりも高い電位が印加されることを防ぐことができる。これにより、順序回路１０ａの信頼性を高めることができる。
【0082】
〔構成例２－２〕
図２Ｂに、順序回路１０ｂの構成例を示す。順序回路１０ｂは、上記順序回路１０ａと比較して、トランジスタの構成が異なる点で相違している。
図２Ｂに、順序回路１０ｂの構成例を示す。順序回路１０ｂは、上記順序回路１０ａと比較して、トランジスタの構成が異なる点で相違している。
【0083】
順序回路１０ｂでは、回路１１、回路１２、及び回路１３が有するｎチャネル型のトランジスタに、バックゲートを有するトランジスタが適用されている。
【0084】
トランジスタ４５及びトランジスタ２２は、バックゲートが、電位ＶＳＳが与えられる配線と電気的に接続されている。すなわち、トランジスタ４５及びトランジスタ２２は、バックゲートがソースと電気的に接続される構成を有する。
【0085】
ここで、順序回路１０ｂを走査線駆動回路に用いる場合、配線１５ｂが高電位である期間は、低電位である期間に比べて著しく長くなる。そのため、ゲートが配線１５ｂと接続するトランジスタ４５及びトランジスタ２２は、オフ状態である期間よりも、オン状態である期間が著しく長くなる。そのため、トランジスタ４５及びトランジスタ２２は、他のトランジスタよりも、しきい値電圧の変動が生じやすくなる。具体的には、トランジスタのしきい値電圧がプラス方向へシフトしやすくなる。
【0086】
そこで、トランジスタ４５及びトランジスタ２２は、半導体層を間に挟んで重なり合った一対のゲートのうち、一方のゲートを、低電位が与えられる配線（電位ＶＳＳが与えられる配線）と電気的に接続する構成とする。このような構成とすることで、トランジスタ４５及びトランジスタ２２のしきい値電圧がプラス方向へシフトすることを好適に抑制することができる。したがって、順序回路１０ｂ、延いては順序回路１０ｂを用いた半導体装置、表示装置、及び電子機器等の信頼性を高めることができる。
【0087】
また、トランジスタ４５及びトランジスタ２２は、一方のゲートとソースとが電気的に接続された構成とすることで、しきい値電圧がマイナスの値になることを好適に防ぐこともできる。すなわち、トランジスタ４５及びトランジスタ２２をノーマリオフの特性とすることが容易となる。さらに、トランジスタ４５及びトランジスタ２２は、一方のゲートとソースとが電気的に接続された構成とすることで、飽和性を高める効果も奏する。これにより、回路１１及び回路１２の設計が容易となり、また安定して動作可能な回路を実現することができる。
【0088】
一方、トランジスタ４５及びトランジスタ２２以外のｎチャネル型のトランジスタには、一対のゲート同士が電気的に接続されたトランジスタが適用されている。半導体層を間に挟んで重なり合った一対のゲートを電気的に接続することで、トランジスタのオン電流を高めることが可能となる。これにより、順序回路１０ｂの駆動能力を向上させることが可能となる。
【0089】
〔構成例２－３〕
上記順序回路１０ａにおいて、配線１５ｂには、配線１５ａの電位を反転した電位が与えられる。一方、回路１３は、出力端子ＯＵＴＢに、配線１５ａの電位を反転した信号を出力することができる。そのため、配線１５ｂに、出力端子ＯＵＴＢの出力電位を供給する（フィードバックする）構成とすることで、回路１１の構成を簡略化することができる。
上記順序回路１０ａにおいて、配線１５ｂには、配線１５ａの電位を反転した電位が与えられる。一方、回路１３は、出力端子ＯＵＴＢに、配線１５ａの電位を反転した信号を出力することができる。そのため、配線１５ｂに、出力端子ＯＵＴＢの出力電位を供給する（フィードバックする）構成とすることで、回路１１の構成を簡略化することができる。
【0090】
図３Ａに、順序回路１０ｃの構成例を示す。
【0091】
順序回路１０ｃは、上記順序回路１０ａと比較して、主に回路１１の構成が異なる。具体的には、順序回路１０ｃは、配線１５ｂと、回路１３の出力端子ＯＵＴＢとが電気的に接続されている。さらに、順序回路１０ｃは、順序回路１０ａと比較して、配線１５ｂと電位ＶＳＳとの導通、非導通を制御するスイッチとして機能するトランジスタ４６が省略されている。
【0092】
図３Ｂに、順序回路１０ｄの構成例を示す。
【0093】
順序回路１０ｄは、上記順序回路１０ｃから、さらにトランジスタ４２、トランジスタ４３、及び容量Ｃ２が省略されている。すなわち、回路１１は、トランジスタ４１と、トランジスタ４４と、トランジスタ４５により構成されている。
【0094】
なお、上記に限られず、順序回路１０ａの構成から、トランジスタ４２、トランジスタ４３、トランジスタ４４、及びトランジスタ４６のうち、１つ以上を省略した構成とすることができる。
【0095】
〔構成例２－４〕
図４には、上記とは異なる構成を有する順序回路１０ｅの構成例を示している。なお順序回路１０ｅでは、見やすさのため、上記とは回路１２と回路１３の位置を入れ替えて明示している。
図４には、上記とは異なる構成を有する順序回路１０ｅの構成例を示している。なお順序回路１０ｅでは、見やすさのため、上記とは回路１２と回路１３の位置を入れ替えて明示している。
【0096】
回路１１は、トランジスタ４１、トランジスタ４６、及びトランジスタ４７を有する。トランジスタ４７は、ゲートが信号ＲＥＳが与えられる配線と、ソース及びドレインの一方が配線１５ａと、他方が電位ＶＳＳが与えられる配線と、それぞれ電気的に接続される。
【0097】
信号ＲＥＳには、例えば順序回路１０ｅのリセット動作を制御する信号が与えられる。
【0098】
回路１３は、トランジスタ２５及びトランジスタ２６のゲートが、それぞれ配線１５ａと電気的に接続されている。また出力端子ＯＵＴＢと、配線１５ｂとが電気的に接続されている。
【0099】
回路１２は、トランジスタ２１、トランジスタ２２、及び容量Ｃ１を有する。
【0100】
トランジスタ２１は、ゲートが配線１５ａと電気的に接続され、ソース及びドレインの一方が信号ＣＬＫ１が与えられる配線と電気的に接続され、他方が出力端子ＯＵＴＡと電気的に接続されている。トランジスタ２２は、ゲートが配線１５ｂと電気的に接続され、ソース及びドレインの一方が出力端子ＯＵＴＡと電気的に接続され、他方が電位ＶＳＳが与えられる配線と電気的に接続されている。容量Ｃ１は、一方の電極が配線１５ａ及びトランジスタ２１のゲートと電気的に接続され、他方の電極が出力端子ＯＵＴＡと電気的に接続されている。
【0101】
順序回路１０ｅは、信号ＬＩＮに高電位が与えられ、その後低電位に変化した後も、出力端子ＯＵＴＡ及び出力端子ＯＵＴＢへの出力信号が保持される。さらに、信号ＲＥＳに高電位が与えられ、トランジスタ４７が導通状態となることで、配線１５ａに低電位である電位ＶＳＳを供給し、順序回路１０ｅの状態をリセットすることができる。
【0102】
〔構成例２－５〕
図５Ａには、上記とは異なる構成を有する順序回路１０ｆの構成例を示している。順序回路１０ｆは、上記順序回路１０ａと比較して、回路１２の構成が異なる点で、主に相違している。
図５Ａには、上記とは異なる構成を有する順序回路１０ｆの構成例を示している。順序回路１０ｆは、上記順序回路１０ａと比較して、回路１２の構成が異なる点で、主に相違している。
【0103】
回路１２は、トランジスタ２２、トランジスタ２４ｎ、及びトランジスタ２４ｐを有する。トランジスタ２４ｎはｎチャネル型のトランジスタであり、トランジスタ２４ｐはｐチャネル型のトランジスタである。
【0104】
トランジスタ２４ｎとトランジスタ２４ｐとは、ソース及びドレインの一方同士と、他方同士が電気的に接続され、いわゆるアナログスイッチを構成している。トランジスタ２４ｎのゲートは配線１５ａと、トランジスタ２４ｐのゲートは配線１５ｂと、それぞれ電気的に接続されている。配線１５ａが高電位、配線１５ｂが低電位のとき、当該アナログスイッチが導通状態であり、トランジスタ２２が非導通状態となるため、信号ＣＬＫ１が与えられる配線と出力端子ＯＵＴＡとが導通する。一方、配線１５ａが低電位、配線１５ｂが高電位のとき、当該アナログスイッチは非導通状態、トランジスタ２２が導通状態となり、電位ＶＳＳが与えられる配線と出力端子ＯＵＴＡとが導通する。
【0105】
このように、ｐチャネル型のトランジスタを回路１３だけでなく、他の回路にも適用することもできる。ここでは回路１２にｐチャネル型のトランジスタを適用した例を示したが、回路１１にも適用することもできる。
【0106】
なお、ここでは回路１１及び回路１３の構成として、上記順序回路１０ａと同様の構成としたが、これに限られず、上記で例示した様々な構成を適用することができる。例えば、回路１３の出力端子ＯＵＴＢと配線１５ｂとを電気的に接続することで、回路１１の一部のトランジスタを省略し、回路を簡略化することができる。
【0107】
図５Ｂに、上記とは一部の構成が異なる順序回路１０ｇを示す。順序回路１０ｇは、回路１２に、トランジスタ２３をさらに有する。
【0108】
トランジスタ２３は、ゲートに電位ＶＤＤが与えられ、ソース及びドレインの一方が配線１５ａと、他方がトランジスタ２４ｎのゲートと、それぞれ電気的に接続されている。トランジスタ２３を設けることで、上記と同様に、トランジスタ２４ｎのゲートに電位ＶＤＤより高い電位を供給することが可能となり、トランジスタ２４ｎのしきい値電圧の影響を抑制することができる。
【0109】
なお、ここでは示さないが、上記順序回路１０ａと同様に、トランジスタ２４ｎのゲートと、出力端子ＯＵＴＡとの間に、容量Ｃ１を設けてもよい。
【0110】
〔変形例〕
図６Ａに示す順序回路１０ｈは、上記順序回路１０ｆにおける回路１３を省略した場合の例である。順序回路１０ｈは、出力端子ＯＵＴから、信号ＣＬＫ１または電位ＶＳＳを出力することができる。
図６Ａに示す順序回路１０ｈは、上記順序回路１０ｆにおける回路１３を省略した場合の例である。順序回路１０ｈは、出力端子ＯＵＴから、信号ＣＬＫ１または電位ＶＳＳを出力することができる。
【0111】
また、図６Ｂに示す順序回路１０ｉは、順序回路１０ｈの回路１２に、トランジスタ２３を追加した場合の例である。
【0112】
以上が変形例についての説明である。
【0113】
なお、順序回路１０ｃ乃至順序回路１０ｉにおいて、ｎチャネル型のトランジスタに、上記順序回路１０ｂで例示したバックゲートを有するトランジスタを適用してもよい。このとき、一対のゲートが電気的に接続されるトランジスタ、一方のゲートがソースと電気的に接続されるトランジスタ、またはバックゲートを有さないトランジスタを、選択して用いることが好ましい。
【0114】
［駆動回路の構成例］
以下では、順序回路を複数段接続させることで構成され、シフトレジスタとして機能する駆動回路の例について説明する。
以下では、順序回路を複数段接続させることで構成され、シフトレジスタとして機能する駆動回路の例について説明する。
【0115】
〔駆動回路の構成例１〕
図７Ａは、順序回路３０の入出力端子を説明する図である。順序回路３０は、入力端子として、信号ＬＩＮ、信号ＲＩＮ、信号ＣＬＫ１、信号ＣＬＫ２、信号ＣＬＫ３がそれぞれ入力される端子と、出力端子として、出力端子ＯＵＴＡ及び出力端子ＯＵＴＢを有する。順序回路３０は、例えば上記順序回路１０ａ、順序回路１０ｂ、または順序回路１０ｃなどを用いることができる。
図７Ａは、順序回路３０の入出力端子を説明する図である。順序回路３０は、入力端子として、信号ＬＩＮ、信号ＲＩＮ、信号ＣＬＫ１、信号ＣＬＫ２、信号ＣＬＫ３がそれぞれ入力される端子と、出力端子として、出力端子ＯＵＴＡ及び出力端子ＯＵＴＢを有する。順序回路３０は、例えば上記順序回路１０ａ、順序回路１０ｂ、または順序回路１０ｃなどを用いることができる。
【0116】
図７Ｂに、駆動回路４０の構成例を示している。駆動回路４０は、複数の順序回路３０を有する。図７Ｂでは、順序回路３０＿１乃至順序回路３０＿６までを示している。以下では、駆動回路４０の入力に近い側から、ｎ番目に位置する順序回路を、順序回路３０＿ｎ（ｎは１以上の整数）と表記することとする。
【0117】
順序回路３０＿ｎには、信号ＣＬＫ１、信号ＣＬＫ２、信号ＣＬＫ３として、信号ＣＫ１乃至信号ＣＫ４のいずれか３つが用いられる。信号ＣＫ１乃至信号ＣＫ４の組み合わせは、４段毎に同じ組み合わせとなる。すなわち、順序回路３０＿ｎと順序回路３０＿ｎ＋４には、信号ＣＬＫ１、信号ＣＬＫ２、及び信号ＣＬＫ３として、同じ信号が入力される。
【0118】
また、順序回路３０＿ｎの出力端子ＯＵＴＡ及び出力端子ＯＵＴＢには、それぞれ出力配線である配線ＯＵＴＡｎ、配線ＯＵＴＢｎが接続されている。
【0119】
順序回路３０＿１には、信号ＬＩＮとして信号ＳＰが入力される。また、ｎが２以上の順序回路３０＿ｎには、信号ＬＩＮとして、一つ前の段の順序回路３０＿ｎ－１の出力端子ＯＵＴＡの信号が入力される。また、順序回路３０＿ｎには、信号ＲＩＮとして、順序回路３０＿ｎ＋２の出力端子ＯＵＴＡの信号が入力される。
【0120】
具体的には、順序回路３０＿１は、信号ＣＫ１、信号ＣＫ２、信号ＣＫ３、信号ＳＰ、及び順序回路３０＿３の出力端子ＯＵＴＡの信号が入力され、配線ＯＵＴＡ１及び配線ＯＵＴＢ１に出力信号を出力する。また、順序回路３０＿２は、信号ＣＫ２、信号ＣＫ３、信号ＣＫ４、順序回路３０＿１の出力端子ＯＵＴＡの信号、及び順序回路３０＿４の出力端子ＯＵＴＡの信号が入力され、配線ＯＵＴＡ２及び配線ＯＵＴＢ２に出力信号を出力する。
【0121】
図７Ｃに、駆動回路４０の駆動方法にかかるタイミングチャートを示している。図７Ｃでは、上から信号ＳＰ、信号ＣＫ１乃至信号ＣＫ４、配線ＯＵＴＡ１乃至配線ＯＵＴＡ６、配線ＯＵＴＢ１乃至配線ＯＵＴＢ６のそれぞれについて、電位の時間変化を示している。
【0122】
時刻Ｔ０において、信号ＳＰが高電位となり、信号ＣＫ１が低電位である。このとき、配線ＯＵＴＡ１乃至配線ＯＵＴＡ６には低電位が出力され、配線ＯＵＴＢ２乃至配線ＯＵＴＢ６には、高電位が出力される。また信号ＳＰが高電位になることで、配線ＯＵＴＢ１には低電位が出力される。
【0123】
時刻Ｔ１において、信号ＣＫ１が低電位から高電位になることで、順序回路３０＿１から配線ＯＵＴＡ１に高電位が出力され、配線ＯＵＴＢ１は低電位が維持される。また時刻Ｔ１において、配線ＯＵＴＢ２には低電位が出力される。以降、信号ＣＫ１乃至信号ＣＫ４により、配線ＯＵＴＡ２以降の配線に順次高電位が、配線ＯＵＴＢ２以降の配線に順次低電位が出力される。
【0124】
信号ＣＫ１乃至信号ＣＫ４は、それぞれ４分の１周期ずつずれたクロック信号である。そのため、図７Ｃに示すように、配線ＯＵＴＡ１乃至配線ＯＵＴＡ６、及び配線ＯＵＴＢ１乃至配線ＯＵＴＢ６には、信号ＣＫ１等の４分の１周期ずつずれた信号が出力される。
【0125】
〔駆動回路の構成例２〕
図８Ａに、上記とは一部の構成が異なる駆動回路４０ａの構成例を示している。
図８Ａに、上記とは一部の構成が異なる駆動回路４０ａの構成例を示している。
【0126】
駆動回路４０ａには、クロック信号として、信号ＣＫ１と信号ＣＫ２が与えられる。また、駆動回路４０ａは、複数のインバータ回路８０を有する。
【0127】
インバータ回路８０の入力端子には、信号ＣＫ１及び信号ＣＫ２のいずれか一方が入力され、出力端子からはその反転信号が出力される。２つの反転信号は、信号ＣＫ１及び信号ＣＫ２とそれぞれ半周期ずれた信号となるため、上記構成例１における信号ＣＫ３及び信号ＣＫ４と同様の信号となる。
【0128】
図８Ａでは、一対のインバータ回路８０が、４つの順序回路３０＿ｎ毎に設けられている。より具体的には、一つのインバータ回路８０に、３つの順序回路３０が接続されている。このように、一つのインバータ回路８０に接続される順序回路の数を少なくすることで、インバータ回路８０に要求される出力能力を小さくでき、回路規模を小さくできる。
【0129】
インバータ回路８０は、順序回路３０と同一工程を経て形成されるトランジスタを適用することが好ましい。図８Ｂに、インバータ回路８０に適用可能な構成の一例を示す。インバータ回路８０は、上記回路１３と同様の構成を有し、ｐチャネル型のトランジスタ８１と、ｎチャネル型のトランジスタ８２を有する。図８Ｂに示すように、例えばインバータ回路８０に、クロック信号ＣＫを入力すると、クロック信号ＣＫを反転した反転クロック信号ＣＫＢを出力することができる。
【0130】
なお、駆動回路の構成はこれに限られず、用いる順序回路の構成に合わせて、信号及び配線等を適宜変更することができる。例えば、上記順序回路１０ｄ、及び順序回路１０ｅのように、入力信号が少ない順序回路を用いることで、配線及び信号の一方または双方を削減でき、駆動回路を簡略化することができる。
【0131】
以上が駆動回路の構成例についての説明である。
【0132】
［表示装置の構成例］
以下では、本発明の一態様の駆動回路を適用可能な表示装置の構成例について説明する。
以下では、本発明の一態様の駆動回路を適用可能な表示装置の構成例について説明する。
【0133】
図９Ａに、表示装置７０のブロック図を示す。表示装置７０は、表示部ＤＩ、一対の駆動回路ＧＤ、及び駆動回路ＳＤを有する。
【0134】
表示部ＤＩには、複数の画素ｐｉｘがマトリクス状に配置されている。画素ｐｉｘは、それぞれ一つ以上の表示素子と、一つ以上のトランジスタを有する。
【0135】
駆動回路ＧＤは、ゲート線駆動回路（走査線駆動回路、またはゲートドライバともいう）として機能する。駆動回路ＳＤは、ソース線駆動回路（信号線駆動回路、またはソースドライバともいう）として機能する。
【0136】
上記で例示した、様々な順序回路、及び当該順序回路を用いた駆動回路を、駆動回路ＧＤに用いることができる。
【0137】
表示部ＤＩに設けられる画素ｐｉｘのうち、奇数行に位置する画素ｐｉｘは一方の駆動回路ＧＤに、偶数行に位置する画素ｐｉｘは他方の駆動回路に電気的に接続されている。このような構成とすることで、それぞれの駆動回路ＧＤの占有面積を小さくでき、狭額縁な表示装置を実現することができる。
【0138】
ここで、駆動回路ＧＤと画素ｐｉｘとは、走査線ＧＬ１及び走査線ＧＬ２を介して電気的に接続されている。また駆動回路ＳＤと画素ｐｉｘとは、信号線ＳＬを介して電気的に接続されている。
【0139】
ここで、走査線ＧＬ１には、上記で例示した順序回路の出力端子ＯＵＴＡの出力信号が与えられる。また、走査線ＧＬ２には、出力端子ＯＵＴＢの出力信号が与えられる。そのため、走査線ＧＬ１は選択時に高電位が、非選択時には低電位が常に与えられる。一方、走査線ＧＬ２は選択時に低電位が、非選択時には高電位が常に与えられる。
【0140】
図９Ｂに、画素ｐｉｘの一例を示している。画素ｐｉｘは、表示素子として発光素子を適用した場合の例である。画素ｐｉｘは、トランジスタ７１、トランジスタ７２、トランジスタ７３、発光素子７４、及び容量ＣＳを有する。トランジスタ７１は、選択トランジスタとして機能する。トランジスタ７２は、発光素子７４に流れる電流を制御する駆動トランジスタとして機能する。トランジスタ７３は、発光素子７４に流れる電流を遮断する機能を有する。トランジスタ７１及びトランジスタ７３はｎチャネル型のトランジスタであり、トランジスタ７２はｐチャネル型のトランジスタである。
【0141】
トランジスタ７１は、ゲートが走査線ＧＬ１に、ソース及びドレインの一方が信号線ＳＬに、他方がトランジスタ７２のゲート、及び容量ＣＳの一方の電極と、それぞれ電気的に接続されている。トランジスタ７２は、ソース及びドレインの一方が配線ＡＬ及び容量ＣＳの他方の電極と、他方がトランジスタ７３のソース及びドレインの一方と、それぞれ電気的に接続されている。トランジスタ７３は、ゲートが走査線ＧＬ２と、ソース及びドレインの他方が発光素子７４の一方の電極と、それぞれ電気的に接続されている。発光素子７４は、他方の電極が配線ＣＬと電気的に接続されている。配線ＡＬにはアノード電位が、配線ＣＬには、アノード電位よりも低いカソード電位が、それぞれ与えられる。
【0142】
画素ｐｉｘに信号線ＳＬの電位を書き込む際、走査線ＧＬ１に高電位が与えられ、トランジスタ７１が導通状態となる。このとき、走査線ＧＬ２には低電位が与えられるため、トランジスタ７３が非導通状態となり、発光素子７４に流れる電流が遮断される。このように、画素ｐｉｘへのデータの書き込み時に発光素子７４が意図しない輝度で発光することを防ぐことができ、表示品位を高めることができる。
【0143】
また、画素ｐｉｘへの書き込み動作が終了したのち、走査線ＧＬ１には低電位が与えられ、トランジスタ７１が非導通状態となる。また、走査線ＧＬ２には高電位が与えられるため、トランジスタ７３が導通状態となり、トランジスタ７２のゲート電位に応じた電流がトランジスタ７３を介して発光素子７４に流れる。
【0144】
なお、画素ｐｉｘの構成はこれに限られず、様々な構成とすることができる。例えば、走査線ＧＬ１と走査線ＧＬ２とに、それぞれゲートが接続されるトランジスタを少なくとも有する構成とすることが好ましい。
【0145】
以上が、表示装置の構成例についての説明である。
【0146】
［トランジスタの構成例］
以下では、上記で例示した順序回路、駆動回路、及び表示装置等に適用することのできるトランジスタのより具体的な構成例について説明する。ここでは、チャネル形成領域に多結晶シリコンを有するトランジスタ（ＬＴＰＳトランジスタ）と、チャネル形成領域に酸化物半導体を有するトランジスタ（ＯＳトランジスタ）とにより構成されるインバータ回路を例に説明する。
以下では、上記で例示した順序回路、駆動回路、及び表示装置等に適用することのできるトランジスタのより具体的な構成例について説明する。ここでは、チャネル形成領域に多結晶シリコンを有するトランジスタ（ＬＴＰＳトランジスタ）と、チャネル形成領域に酸化物半導体を有するトランジスタ（ＯＳトランジスタ）とにより構成されるインバータ回路を例に説明する。
【0147】
〔構成例１〕
図１０Ａに、インバータ回路の上面概略図を示す。インバータ回路は、トランジスタ３１０とトランジスタ３５０を有する。トランジスタ３１０は、ＬＴＰＳトランジスタであり、トランジスタ３５０はＯＳトランジスタである。トランジスタ３１０は、上記で例示したトランジスタ２５等に適用することができる。また、トランジスタ３５０は、上記で例示したトランジスタ２６等に適用することができる。
図１０Ａに、インバータ回路の上面概略図を示す。インバータ回路は、トランジスタ３１０とトランジスタ３５０を有する。トランジスタ３１０は、ＬＴＰＳトランジスタであり、トランジスタ３５０はＯＳトランジスタである。トランジスタ３１０は、上記で例示したトランジスタ２５等に適用することができる。また、トランジスタ３５０は、上記で例示したトランジスタ２６等に適用することができる。
【0148】
ＯＳトランジスタとしては、チャネルが形成される半導体層に酸化物半導体を用いたトランジスタを用いることができる。半導体層は、例えば、インジウムと、Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、及びマグネシウムから選ばれた一種または複数種）と、亜鉛と、を有することが好ましい。特に、Ｍは、アルミニウム、ガリウム、イットリウム、及びスズから選ばれた一種または複数種であることが好ましい。特に、ＯＳトランジスタの半導体層として、インジウム、ガリウム、及び亜鉛を含む酸化物（ＩＧＺＯとも記す）を用いることが好ましい。または、インジウム、スズ、及び亜鉛を含む酸化物を用いることが好ましい。または、インジウム、ガリウム、スズ、及び亜鉛を含む酸化物を用いることが好ましい。
【0149】
シリコンよりもバンドギャップが広く、かつキャリア密度の小さい酸化物半導体を用いたトランジスタは、極めて小さいオフ電流を実現することができる。そのため、その小さいオフ電流により、トランジスタと直列に接続された容量に蓄積した電荷を長期間に亘って保持することが可能である。
【0150】
図１０Ａに示す導電層３１３の一部は、入力端子ＩＮとして機能する。導電層３１４ｂの一部は、出力端子ＯＵＴの一部として機能する。導電層３１４ｃの一部は、電位ＶＳＳが与えられる配線として機能する。導電層３１４ｄの一部は、電位ＶＤＤが与えられる配線として機能する。
【0151】
図１０Ａでは、並列に接続された６個のトランジスタ３１０と、並列に接続された４個のトランジスタ３５０を有する例を示している。大きな電流を流す必要がある場合などでは、チャネル幅の大きな一つのトランジスタを用いるのではなく、チャネル長の比較的小さいトランジスタを並列して用いることで、電流による発熱を軽減でき、回路の信頼性を向上させることができる。
【0152】
【0153】
基板３０１上に、絶縁層３２１が設けられ、絶縁層３２１上にトランジスタ３１０とトランジスタ３５０が設けられている。
【0154】
トランジスタ３１０は、半導体層３１１と、半導体層３１１を覆う絶縁層３１２と、絶縁層３１２上に位置し、半導体層３１１と重畳する導電層３１３と、を有する。また、導電層３１３及び絶縁層３１２を覆う絶縁層３２２と、絶縁層３２２上に絶縁層３５２と、絶縁層３５２上に絶縁層３２６等が設けられている。半導体層３１１は、多結晶シリコンを含む。半導体層３１１は、チャネル形成領域３１１ｉと、チャネル形成領域３１１ｉを挟む一対の低抵抗領域３１１ｐを有する。絶縁層３１２の一部は、トランジスタ３１０のゲート絶縁層として機能する。導電層３１３の一部は、トランジスタ３１０のゲート電極として機能する。
【0155】
絶縁層３２２は、水素及び水に対するバリア性を有する第１の絶縁膜と、酸化物を含む第２の絶縁膜と、が積層された積層構造を有することが好ましい。第１の絶縁膜は、上記図１Ｃ等で例示した絶縁層６２に相当し、第２の絶縁膜は、絶縁層６３に相当する。第１の絶縁膜及び第２の絶縁膜に用いることのできる材料などは、上記記載を援用することができる。
【0156】
低抵抗領域３１１ｐは、不純物元素を含む領域である。例えばトランジスタ３１０をｎチャネル型のトランジスタとする場合には、低抵抗領域３１１ｐにリンまたはヒ素などを添加すればよい。一方、ｐチャネル型のトランジスタとする場合には、低抵抗領域３１１ｐにホウ素またはアルミニウムなどを添加すればよい。ここでは、トランジスタ３１０をｐチャネル型のトランジスタとする。また、トランジスタ３１０のしきい値電圧を制御するため、チャネル形成領域３１１ｉに、上述した不純物が添加されていてもよい。
【0157】
トランジスタ３５０は、絶縁層３１２上の導電層３１３と、導電層３１３を覆う絶縁層３２２と、絶縁層３２２上の半導体層３５１と、半導体層３５１を覆う絶縁層３５２と、絶縁層３５２上に位置し、半導体層３５１と重畳する導電層３５３ａと、を有する。また、絶縁層３５２及び導電層３５３ａを覆って、絶縁層３２６が設けられている。半導体層３５１は、酸化物半導体を含む。
【0158】
半導体層３５１の導電層３５３ａまたは導電層３１３のいずれか一方または両方と重なる領域は、チャネル形成領域として機能する。絶縁層３２２の一部は、トランジスタ３５０のバックゲート絶縁層（第２のゲート絶縁層）として機能する。絶縁層３５２の一部は、トランジスタ３５０のゲート絶縁層（第１のゲート絶縁層）として機能する。導電層３１３の他の一部は、トランジスタ３５０のバックゲート電極（第２のゲート電極）として機能する。導電層３５３ａの一部は、トランジスタ３５０のゲート電極（第１のゲート電極）として機能する。
【0159】
絶縁層３２６上に、導電層３１４ａ、導電層３１４ｂ、及び導電層３１４ｃが設けられている。導電層３１４ａ及び導電層３１４ｂは、絶縁層３２６、絶縁層３５２、絶縁層３２２、及び絶縁層３１２に設けられ、低抵抗領域３１１ｐに達する開口部において、低抵抗領域と電気的に接続されている。導電層３１４ｂ及び導電層３１４ｃは、絶縁層３２６及び絶縁層３５２に設けられ、半導体層３５１に達する開口部において、半導体層３５１と電気的に接続されている。
【0160】
図１０Ａ及び図１０Ｂに示すように、導電層３１３は、トランジスタ３１０のゲート電極と、トランジスタ３５０のバックゲート電極を兼ねる。導電層３５３ａと導電層３１３とは、破線で示す開口部において互いに電気的に接続されており、これらには入力端子ＩＮから入力される同じ電位が与えられる。
【0161】
以下では、上記とは一部の構成が異なるトランジスタの構成例について説明する。
【0162】
〔構成例２〕
図１１Ａには、トランジスタ３１０の代わりに、一対のゲート電極を有するトランジスタ３１０ａを適用した例を示す。トランジスタ３１０ａは、導電層３１５、及び絶縁層３１６を有する点で、トランジスタ３１０と主に相違している。
図１１Ａには、トランジスタ３１０の代わりに、一対のゲート電極を有するトランジスタ３１０ａを適用した例を示す。トランジスタ３１０ａは、導電層３１５、及び絶縁層３１６を有する点で、トランジスタ３１０と主に相違している。
【0163】
導電層３１５は、絶縁層３２１上に設けられている。また、導電層３１５及び絶縁層３２１を覆って、絶縁層３１６が設けられている。半導体層３１１は、少なくともチャネル形成領域３１１ｉが、絶縁層３１６を介して導電層３１５と重なるように設けられている。
【0164】
トランジスタ３１０ａにおいて、導電層３１３の一部が第１のゲート電極として機能し、導電層３１５の一部が第２のゲート電極として機能する。またこのとき、絶縁層３１２の一部が第１のゲート絶縁層として機能し、絶縁層３１６の一部が第２のゲート絶縁層として機能する。
【0165】
ここで、第１のゲート電極と、第２のゲート電極とを電気的に接続する場合、図示しない領域において、絶縁層３１２及び絶縁層３１６に設けられた開口部を介して導電層３１３と導電層３１５とを電気的に接続すればよい。また、第２のゲート電極と、ソースまたはドレインとを電気的に接続する場合、図示しない領域において、絶縁層３２２、絶縁層３１２、及び絶縁層３１６に設けられた開口部を介して、導電層３１４ａまたは導電層３１４ｂと、導電層３１５とを電気的に接続すればよい。
【0166】
【0167】
絶縁層３５２は、導電層３５３ｂと同じレジストマスクを用いて加工されている。半導体層３５１の絶縁層３５２に覆われない領域は、その表面が絶縁層３２６に接している。半導体層３５１の、絶縁層３２６と接する領域では、チャネル形成領域よりもキャリアが多く存在しうるため、電気抵抗を好適に下げることができる。
【0168】
また、図１１Ｂでは、導電層３５３ｂの端部が、絶縁層３５２の端部よりも内側に位置する例を示している。このような構成とすることで、半導体層３５１には、チャネル形成領域と低抵抗な領域との間に、比較的高抵抗な領域を設けることができる。すなわち、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造が実現されるため、信頼性を高めることができる。なお、これに限られず、導電層３５３ｂの端部と、絶縁層３５２の端部とが概略一致し、絶縁層３５２と導電層３５３ｂとが上面形状が概略一致するように加工されていてもよい。
【0169】
なお、本明細書等において「上面形状が概略一致」とは、積層した層と層との間で少なくとも輪郭の一部が重なることをいう。例えば、上層と下層とが、同一のマスクパターン、または一部が同一のマスクパターンにより加工された場合を含む。ただし、厳密には輪郭が重なり合わず、上層が下層の内側に位置すること、または上層が下層の外側に位置することもあり、この場合も「上面形状が概略一致」という。
【0170】
〔構成例４〕
図１１Ｃには、トランジスタ３１０ａと、トランジスタ３５０ａを適用した場合の例を示している。トランジスタ３１０ａとトランジスタ３５０ａの構成については、上記の記載を援用できる。
図１１Ｃには、トランジスタ３１０ａと、トランジスタ３５０ａを適用した場合の例を示している。トランジスタ３１０ａとトランジスタ３５０ａの構成については、上記の記載を援用できる。
【0171】
以上が、トランジスタの構成例についての説明である。
【0172】
［金属酸化物について］
以下では、ＯＳトランジスタの半導体層に適用可能な金属酸化物について説明する。
以下では、ＯＳトランジスタの半導体層に適用可能な金属酸化物について説明する。
【0173】
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。例えば、亜鉛酸窒化物（ＺｎＯＮ）などの窒素を有する金属酸化物を、半導体層に用いてもよい。
【0174】
なお、本明細書等において、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能または材料の構成の一例を表す。
【0175】
例えば、半導体層にはＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳ（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いることができる。
【0176】
ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの半導体層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
【0177】
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
【0178】
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
【0179】
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
【0180】
すなわち、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
【0181】
酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、及び非晶質酸化物半導体などがある。
【0182】
ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
【0183】
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形及び七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう。）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないこと、または金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
【0184】
また、ＣＡＡＣ－ＯＳは、インジウム、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
【0185】
ＣＡＡＣ－ＯＳは結晶性の高い金属酸化物である。一方、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入または欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物及び欠陥（酸素欠損（ＶＯ：ｏｘｙｇｅｎ ｖａｃａｎｃｙともいう。）など）の少ない金属酸化物ともいえる。したがって、ＣＡＡＣ－ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
【0186】
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳまたは非晶質酸化物半導体と区別が付かない場合がある。
【0187】
なお、インジウムと、ガリウムと、亜鉛と、を有する金属酸化物の一種である、インジウム－ガリウム－亜鉛酸化物（以下、ＩＧＺＯ）は、上述のナノ結晶とすることで安定な構造をとる場合がある。特に、ＩＧＺＯは、大気中では結晶成長がし難い傾向があるため、大きな結晶（ここでは、数ｍｍの結晶、または数ｃｍの結晶）よりも小さな結晶（例えば、上述のナノ結晶）とする方が、構造的に安定となる場合がある。
【0188】
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する金属酸化物である。ａ－ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。すなわち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて、結晶性が低い。
【0189】
酸化物半導体（金属酸化物）は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
【0190】
半導体層として機能する金属酸化物膜は、不活性ガス及び酸素ガスのいずれか一方または双方を用いて成膜することができる。なお、金属酸化物膜の成膜時における酸素の流量比（酸素分圧）に、特に限定はない。ただし、電界効果移動度が高いトランジスタを得る場合においては、金属酸化物膜の成膜時における酸素の流量比（酸素分圧）は、０％以上３０％以下が好ましく、５％以上３０％以下がより好ましく、７％以上１５％以下がさらに好ましい。
【0191】
金属酸化物は、エネルギーギャップが２ｅＶ以上であることが好ましく、２．５ｅＶ以上であることがより好ましく、３ｅＶ以上であることがさらに好ましい。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
【0192】
金属酸化物膜の成膜時の基板温度は、３５０℃以下が好ましく、室温以上２００℃以下がより好ましく、室温以上１３０℃以下がさらに好ましい。金属酸化物膜の成膜時の基板温度が室温であると、生産性を高めることができ、好ましい。
【0193】
金属酸化物膜は、スパッタリング法により形成することができる。そのほか、例えばＰＬＤ法、ＰＥＣＶＤ法、熱ＣＶＤ法、ＡＬＤ法、真空蒸着法などを用いてもよい。
【0194】
以上が、金属酸化物についての説明である。
【0195】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【0196】
【0197】
図１２Ａに示す表示装置は、画素部５０２と、駆動回路部５０４と、保護回路５０６と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
【0198】
画素部５０２は、Ｘ行Ｙ列（Ｘ、Ｙはそれぞれ独立に２以上の自然数）に配置された画素回路５０１を有する。各画素回路５０１は、それぞれ表示素子を駆動する回路を有する。
【0199】
駆動回路部５０４は、ゲート線ＧＬ＿１乃至ゲート線ＧＬ＿Ｘに走査信号を出力するゲートドライバ５０４ａ、データ線ＤＬ＿１乃至データ線ＤＬ＿Ｙにデータ信号を供給するソースドライバ５０４ｂなどの駆動回路を有する。ゲートドライバ５０４ａは、少なくともシフトレジスタを有する構成とすればよい。またソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
【0200】
ゲートドライバ５０４ａに、本発明の一態様の順序回路を適用することができる。また、ソースドライバ５０４ｂにも、本発明の一態様の順序回路を適用してもよい。
【0201】
端子部５０７は、外部の回路から表示装置に電源、制御信号、及び画像信号等を入力するための端子が設けられた部分をいう。
【0202】
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。図１２Ａに示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線であるゲート線ＧＬ、またはソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬ等の各種配線に接続される。なお図１２Ａでは、保護回路５０６と画素回路５０１とを区別するため、保護回路５０６にハッチングを付している。
【0203】
また、ゲートドライバ５０４ａとソースドライバ５０４ｂは、それぞれ画素部５０２と同じ基板上に設けられていてもよいし、ゲートドライバ回路またはソースドライバ回路が別途形成された基板（例えば、単結晶半導体または多結晶半導体で形成された駆動回路基板）をＣＯＧまたはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）によって、画素部５０２が設けられる基板に実装する構成としてもよい。
【0204】
【0205】
図１２Ｂに示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。また画素回路５０１には、データ線ＤＬ＿ｎ、ゲート線ＧＬ＿ｍ、電位供給線ＶＬ等が接続されている。
【0206】
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。
【0207】
また、図１２Ｃに示す画素回路５０１は、トランジスタ５５２と、トランジスタ５５４と、容量素子５６２と、発光素子５７２と、を有する。また画素回路５０１には、データ線ＤＬ＿ｎ、ゲート線ＧＬ＿ｍ、電位供給線ＶＬ＿ａ、及び電位供給線ＶＬ＿ｂ等が接続されている。
【0208】
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位である電位ＶＤＤが与えられ、他方には、低電源電位である電位ＶＳＳが与えられる。トランジスタ５５４のゲートに与えられる電位に応じて、発光素子５７２に流れる電流が制御されることにより、発光素子５７２からの発光輝度が制御される。
【0209】
表示素子として発光素子を用いる場合には、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）またはＱＬＥＤ（Ｑｕａｎｔｕｍ－ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などのＥＬ素子を用いることが好ましい。ＥＬ素子が有する発光物質としては、蛍光を発する物質（蛍光材料）、燐光を発する物質（燐光材料）、熱活性化遅延蛍光を示す物質（熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ ａｃｔｉｖａｔｅｄ ｄｅｌａｙｅｄ ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料）、無機化合物（量子ドット材料など）などが挙げられる。また、発光素子として、マイクロＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などのＬＥＤを用いることもできる。
【0210】
ＬＥＤとしては、サイズの大きいものからマクロＬＥＤ（巨大ＬＥＤともいう）、ミニＬＥＤ、マイクロＬＥＤなどがある。ここで、ＬＥＤチップの一辺の寸法が１ｍｍを超えるものをマクロＬＥＤ、１００μｍより大きく１ｍｍ以下のものをミニＬＥＤ、１００μｍ以下のものをマイクロＬＥＤと呼ぶ。画素に適用するＬＥＤ素子として、特にマイクロＬＥＤを用いることが好ましい。マイクロＬＥＤを用いることで、極めて高精細な表示装置を実現できる。
【0211】
【0212】
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施することができる。
【0213】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【0214】
（実施の形態３）
本実施の形態では、本発明の一態様を用いて作製することができる表示モジュールについて説明する。
本実施の形態では、本発明の一態様を用いて作製することができる表示モジュールについて説明する。
【0215】
図１３Ａに示す表示モジュール６０００は、上部カバー６００１と下部カバー６００２との間に、ＦＰＣ６００５が接続された表示装置６００６、フレーム６００９、プリント基板６０１０、及びバッテリー６０１１を有する。
【0216】
例えば、本発明の一態様を用いて作製された表示装置を、表示装置６００６に用いることができる。表示装置６００６により、極めて消費電力の低い表示モジュールを実現することができる。
【0217】
上部カバー６００１及び下部カバー６００２は、表示装置６００６のサイズに合わせて、形状及び寸法を適宜変更することができる。
【0218】
表示装置６００６はタッチパネルとしての機能を有していてもよい。
【0219】
フレーム６００９は、表示装置６００６の保護機能、プリント基板６０１０の動作により発生する電磁波を遮断する機能、放熱板としての機能等を有していてもよい。
【0220】
プリント基板６０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路、バッテリー制御回路等を有する。
【0221】
図１３Ｂは、光学式のタッチセンサを備える場合の、表示モジュール６０００の断面概略図である。
【0222】
表示モジュール６０００は、プリント基板６０１０に設けられた発光部６０１５及び受光部６０１６を有する。また、上部カバー６００１と下部カバー６００２により囲まれた領域に一対の導光部（導光部６０１７ａ、導光部６０１７ｂ）を有する。
【0223】
表示装置６００６は、フレーム６００９を間に介してプリント基板６０１０及びバッテリー６０１１などと重ねて設けられている。表示装置６００６とフレーム６００９は、導光部６０１７ａ、導光部６０１７ｂに固定されている。
【0224】
発光部６０１５から発せられた光６０１８は、導光部６０１７ａにより表示装置６００６の上部を経由し、導光部６０１７ｂを通って受光部６０１６に達する。例えば指またはスタイラスなどの被検知体により、光６０１８が遮られることにより、タッチ操作を検出することができる。
【0225】
発光部６０１５は、例えば表示装置６００６の隣接する２辺に沿って複数設けられる。受光部６０１６は、発光部６０１５と対向する位置に複数設けられる。これにより、タッチ操作がなされた位置の情報を取得することができる。
【0226】
発光部６０１５は、例えばＬＥＤ素子などの光源を用いることができ、特に、赤外線を発する光源を用いることが好ましい。受光部６０１６は、発光部６０１５が発する光を受光し、電気信号に変換する光電素子を用いることができる。好適には、赤外線を受光可能なフォトダイオードを用いることができる。
【0227】
光６０１８の経路を制御する導光部６０１７ａ、導光部６０１７ｂにより、発光部６０１５と受光部６０１６とを表示装置６００６の下側に配置することができ、外光が受光部６０１６に到達してタッチセンサが誤動作することを抑制できる。特に、可視光を吸収し、赤外線を透過する樹脂を用いると、タッチセンサの誤動作をより効果的に抑制できる。
【0228】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【0229】
（実施の形態４）
本実施の形態では、本発明の一態様の表示装置を適用可能な、電子機器の例について説明する。
本実施の形態では、本発明の一態様の表示装置を適用可能な、電子機器の例について説明する。
【0230】
図１４Ａに示す電子機器６５００は、スマートフォンとして用いることのできる携帯情報端末機である。
【0231】
電子機器６５００は、筐体６５０１、表示部６５０２、電源ボタン６５０３、ボタン６５０４、スピーカ６５０５、マイク６５０６、カメラ６５０７、及び光源６５０８等を有する。表示部６５０２はタッチパネル機能を備える。
【0232】
表示部６５０２に、本発明の一態様の表示装置を適用することができる。
【0233】
図１４Ｂは、筐体６５０１のマイク６５０６側の端部を含む断面概略図である。
【0234】
筐体６５０１の表示面側には透光性を有する保護部材６５１０が設けられ、筐体６５０１と保護部材６５１０に囲まれた空間内に、表示パネル６５１１、光学部材６５１２、タッチセンサパネル６５１３、プリント基板６５１７、バッテリー６５１８等が配置されている。
【0235】
保護部材６５１０には、表示パネル６５１１、光学部材６５１２、及びタッチセンサパネル６５１３が図示しない接着層により固定されている。
【0236】
また、表示部６５０２よりも外側の領域において、表示パネル６５１１の一部が折り返されている。また、当該折り返された部分に、ＦＰＣ６５１５が接続されている。ＦＰＣ６５１５には、ＩＣ６５１６が実装されている。またＦＰＣ６５１５は、プリント基板６５１７に設けられた端子に接続されている。
【0237】
表示パネル６５１１には本発明の一態様のフレキシブルディスプレイパネルを適用することができる。そのため、極めて軽量な電子機器を実現できる。また、表示パネル６５１１が極めて薄いため、電子機器の厚さを抑えつつ、大容量のバッテリー６５１８を搭載することもできる。また、表示パネル６５１１の一部を折り返して、画素部の裏側にＦＰＣ６５１５との接続部を配置することにより、狭額縁の電子機器を実現できる。
【0238】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【0239】
（実施の形態５）
本実施の形態では、本発明の一態様を用いて作製された表示装置を備える電子機器について説明する。
本実施の形態では、本発明の一態様を用いて作製された表示装置を備える電子機器について説明する。
【0240】
以下で例示する電子機器は、表示部に本発明の一態様の表示装置を備えるものである。したがって、高い解像度が実現された電子機器である。また高い解像度と、大きな画面が両立された電子機器とすることができる。
【0241】
本発明の一態様の電子機器の表示部には、例えばフルハイビジョン、４Ｋ２Ｋ、８Ｋ４Ｋ、１６Ｋ８Ｋ、またはそれ以上の解像度を有する映像を表示させることができる。
【0242】
電子機器としては、例えば、テレビジョン装置、ノート型のパーソナルコンピュータ、モニタ装置、デジタルサイネージ、パチンコ機、ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
【0243】
本発明の一態様が適用された電子機器は、家屋またはビルなどの内壁または外壁、自動車等の内装または外装等が有する平面または曲面に沿って組み込むことができる。
【0244】
図１５Ａは、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。
【0245】
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。
【0246】
なおカメラ８０００は、レンズ８００６と筐体とが一体となっていてもよい。
【0247】
カメラ８０００は、シャッターボタン８００４を押す、またはタッチパネルとして機能する表示部８００２をタッチすることにより撮像することができる。
【0248】
筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。
【0249】
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。
【0250】
筐体８１０１は、カメラ８０００のマウントと係合するマウントにより、カメラ８０００に取り付けられている。ファインダー８１００はカメラ８０００から受信した映像等を表示部８１０２に表示させることができる。
【0251】
ボタン８１０３は、電源ボタン等としての機能を有する。
【0252】
カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発明の一態様の表示装置を適用することができる。なお、ファインダーが内蔵されたカメラ８０００であってもよい。
【0253】
図１５Ｂは、ヘッドマウントディスプレイ８２００の外観を示す図である。
【0254】
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリー８２０６が内蔵されている。
【0255】
ケーブル８２０５は、バッテリー８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した映像情報を表示部８２０４に表示させることができる。また、本体８２０３はカメラを備え、使用者の眼球、またはまぶたの動きの情報を入力手段として用いることができる。
【0256】
また、装着部８２０１には、使用者に触れる位置に、使用者の眼球の動きに伴って流れる電流を検知可能な複数の電極が設けられ、視線を認識する機能を有していてもよい。また、当該電極に流れる電流により、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能、または使用者の頭部の動きに合わせて表示部８２０４に表示する映像を変化させる機能などを有していてもよい。
【0257】
表示部８２０４に、本発明の一態様の表示装置を適用することができる。
【0258】
図１５Ｃ、図１５Ｄ、及び図１５Ｅは、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
【0259】
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させると、使用者が高い臨場感を感じることができるため好ましい。また、表示部８３０２の異なる領域に表示された別の画像を、レンズ８３０５を通して視認することで、視差を用いた３次元表示等を行うこともできる。なお、表示部８３０２を１つ設ける構成に限られず、表示部８３０２を２つ設け、使用者の片方の目につき１つの表示部を配置してもよい。
【0260】
なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図１５Ｅのようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
【0261】
図１６Ａ乃至図１６Ｇに示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有する。
【0262】
図１６Ａ乃至図１６Ｇに示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出して処理する機能、等を有することができる。なお、電子機器の機能はこれらに限られず、様々な機能を有することができる。電子機器は、複数の表示部を有していてもよい。また、電子機器にカメラ等を設け、静止画または動画を撮影し、記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
【0263】
【0264】
図１６Ａは、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、大画面、例えば、５０インチ以上、または１００インチ以上の表示部９００１を組み込むことが可能である。
【0265】
図１６Ｂは、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えばスマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字または画像情報をその複数の面に表示することができる。図１６Ｂでは３つのアイコン９０５０を表示した例を示している。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することもできる。情報９０５１の一例としては、電子メール、ＳＮＳ、電話などの着信の通知、電子メールまたはＳＮＳなどの題名、送信者名、日時、時刻、バッテリーの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置にはアイコン９０５０などを表示してもよい。
【0266】
図１６Ｃは、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、携帯情報端末９１０２の上方から観察できる位置に表示された情報９０５３を確認することもできる。使用者は、携帯情報端末９１０２をポケットから取り出すことなく表示を確認し、例えば電話を受けるか否かを判断できる。
【0267】
図１６Ｄは、腕時計型の携帯情報端末９２００を示す斜視図である。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６により、他の情報端末と相互にデータ伝送を行うこと、または充電を行うこともできる。なお、充電動作は無線給電により行ってもよい。
【0268】
図１６Ｅ、図１６Ｆ、及び図１６Ｇは、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図１６Ｅは携帯情報端末９２０１を展開した状態、図１６Ｇは折り畳んだ状態、図１６Ｆは図１６Ｅと図１６Ｇの一方から他方に変化する途中の状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。例えば、表示部９００１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
【0269】
図１７Ａにテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７５００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。
【0270】
図１７Ａに示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチだけでなく、別体のリモコン操作機７１１１により行うことができる。または、表示部７５００にタッチパネルを適用し、これに触れることでテレビジョン装置７１００を操作してもよい。リモコン操作機７１１１は、操作ボタンの他に表示部を有していてもよい。
【0271】
なお、テレビジョン装置７１００は、テレビ放送の受信機だけでなく、ネットワーク接続のための通信装置を有していてもよい。
【0272】
図１７Ｂに、ノート型パーソナルコンピュータ７２００を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７５００が組み込まれている。
【0273】
【0274】
図１７Ｃに示すデジタルサイネージ７３００は、筐体７３０１、表示部７５００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。
【0275】
また、図１７Ｄは円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７５００を有する。
【0276】
表示部７５００が広いほど、一度に提供できる情報量を増やすことができ、また人の目につきやすいため、例えば広告の宣伝効果を高める効果を奏する。
【0277】
表示部７５００にタッチパネルを適用し、使用者が操作できる構成とすると好ましい。これにより、広告用途だけでなく、路線情報だけでなく、交通情報、商用施設の案内情報など、使用者が求める情報を提供するための用途にも用いることができる。
【0278】
また、図１７Ｃ、及び図１７Ｄに示すように、デジタルサイネージ７３００またはデジタルサイネージ７４００は、ユーザが所持するスマートフォン等の情報端末機７３１１と無線通信により連携可能であることが好ましい。例えば、表示部７５００に表示される広告の情報を情報端末機７３１１の画面に表示させることだけでなく、情報端末機７３１１を操作することで、表示部７５００の表示を切り替えることができる。
【0279】
また、デジタルサイネージ７３００またはデジタルサイネージ７４００に、情報端末機７３１１を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数のユーザが同時にゲームに参加し、楽しむことができる。
【0280】
【0281】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【符号の説明】
【0282】
ＬＩＮ、ＲＩＮ、ＲＥＳ、ＣＬＫ：信号：ＩＮ：入力端子：ＯＵＴ：出力端子：ＯＵＴＡ、ＯＵＴＢ：出力端子：ＳＰ：信号：ＧＤ、ＳＤ：駆動回路：１０、１０ａ～１０ｉ：順序回路：１１～１３：回路：１５ａ、１５ｂ：配線：２１、２２、２３：トランジスタ：２４ｎ、２４ｐ：トランジスタ：２５、２６：トランジスタ：３０：順序回路：３１～３４：トランジスタ：４０、４０ａ：駆動回路：４１～４７：トランジスタ：５１：半導体層：５１ｐ：低抵抗領域：５２：ゲート絶縁層：５３：ゲート電極：５４ａ：導電層：５４ｂ：導電層：５４ｃ：導電層：５６ｎ：低抵抗領域：５６：半導体層：５７：ゲート絶縁層：５８：ゲート電極：６０～６４：絶縁層：７０：表示装置：７１～７３：トランジスタ：７４：発光素子：８０：インバータ回路：８１：トランジスタ：８２：トランジスタ：３０１：基板：３１０、３１０ａ：トランジスタ：３１１：半導体層：３１１ｉ：チャネル形成領域：３１１ｎ：抵抗領域：３１１ｐ：抵抗領域：３１２：絶縁層：３１３：導電層：３１４ａ～３１４ｄ：導電層：３１５：導電層：３１６：絶縁層：３２１、３２２：絶縁層：３２６：絶縁層：３５０、３５０ａ：トランジスタ：３５１：半導体層：３５２：絶縁層：３５３ａ、３５３ｂ：導電層
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】