特開 2025-165366出願番号 特願 2025-14408
制御回路および電源装置
公報発行日 2025年11月4
公報URL https://ipforce.jp/patent-jp-P_A1-2025-165366 ログイン済みの方はこのURLへ
［この特許公報を共有したい場合］あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。
※ 共同出願を含む
知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。 ログインはこちら ログイン・ユーザー登録
技術分野
制御回路および電源装置
要約特許出願時に添付された[要約書]
【課題】入力電流の波形の乱れを抑制する。
【解決手段】第１電流を制御する第１スイッチング素子と、第２電流を制御する第２スイッチング素子とを備える電源回路に対して、前記第１スイッチング素子および前記第２スイッチング素子のスイッチング動作を制御する制御回路であって、前記第１電流および前記第２電流の位相差を示す位相差信号を生成する位相検出回路と、前記位相差信号、および、前記第２スイッチング素子のオン期間の長さに基づいて、前記第１スイッチング素子が動作する第１位相を基準として前記第２スイッチング素子が動作する第２位相を補正する位相補正回路とを備える制御回路を提供する。
【選択図】図６
発明が解決しようとする課題[発明の詳細な説明]から抜粋
ＰＦＣ回路等の制御回路においては、入力電流の波形の乱れが小さいことが好ましい。
課題を解決するための手段[発明の詳細な説明]から抜粋
本発明の一つの態様においては、第１インダクタに流れる第１電流を制御する第１スイッチング素子と、前記第１インダクタと並列に設けられた第２インダクタに流れる第２電流を制御する第２スイッチング素子とを備え、前記第１電流に応じた電流と、前記第２電流に応じた電流との和電流を出力する電源回路に対して、前記第１スイッチング素子および前記第２スイッチング素子のスイッチング動作を制御する制御回路を提供する。上・・・ 続きを知財ポータルサイト IP Force にログインして見る
この発明についての権利主張の範囲[特許請求の範囲]
知財ポータルサイト IP Force にログインして確認する (無料)
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】
本発明の一つの電源装置２００の構成例を示す図である。
【図2】
電流臨界モードにおける第１電流ＩＬ１の時間波形の一例を示す図である。
【図3】
シングル方式およびインタリーブ方式で動作する場合の、第１電流ＩＬ１、第２電流ＩＬ２、和電流ＩＬ１＋ＩＬ２の時間波形の一例を示す図である。
【図4】
制御回路１００の概要を説明する図である。
【図5】
交流電圧Ｖａｃ、ＰＩ信号、ランプ信号、第１出力信号ＯＵＴ１および第１電流ＩＬ１の時間波形の一例を示す図である。
【図6】
第２制御信号生成部１５０の一例を示すブロック図である。
【図7】
第２制御信号生成部１５０の動作例を説明するタイミングチャートである。
【図8】
オン幅調整回路１７４における、オン幅調整量ΔＴｏｎの制限の一例を説明する図である。
【図9】
積分方式を説明する図である。
【図10】
制御回路１００における各信号のより詳細な例を示すタイミングチャートである。
【図11】
調整量ΔＴｏｎの大きさを、オン幅Ｔｏｎに応じて制限した実施例と、制限しない比較例における、入力電流の時間波形の一例を示す。
【図12】
位相検出回路１６０および位相補正回路１７０の他の構成例を示す図である。
【図13】
図１２の例における位相検出回路１６０および位相補正回路１７０の動作例を示すタイミングチャートである。
【図14】
位相検出回路１６０および位相補正回路１７０の他の動作例を示すタイミングチャートである。
選択図 図6出願人が指定した本件の代表的な図
１０・・・電源回路、１２・・・電源、１３・・・高電位線、１４・・・全波整流回路、１５・・・低電位線、１６・・・コンデンサ、１７・・・ノード、２１・・・第１インダクタ、２２・・・第２インダクタ、３１・・・第１ダイオード、３２・・・第２ダイオード、３３、３４・・・分圧抵抗、４１・・・第１コンデンサ、４２・・・第２コンデンサ、５１・・・第１スイッチング素子、５２・・・第２スイッチング素子、６１・・・第１抵抗、６２・・・第２抵抗、７１、７２・・・ダイオード、８０、８２、８４、８６・・・コンデンサ、１００・・・制御回路、１０２、１０４・・・入力端子、１０６・・・フィードバック端子、１０８・・・出力端子、１１０・・・出力端子、１１２・・・基準電位端子、１１４、１１６・・・比較回路、１１７・・・ＡＤ変換回路、１１８、１２０・・・バッファ、１３０・・・デジタル制御部、１３２、１３４・・・遅延素子、１３６・・・エラーアンプ、１３８・・・タイマ回路、１４０・・・ＰＩ制御部、１４２・・・比較回路、１４４・・・セットリセットラッチ回路、１５０・・・第２制御信号生成部、１６０・・・位相検出回路、１６２、１６４・・・エッジ検出回路、１６６・・・カウンタ、１６８・・・乗算器、１７０・・・位相補正回路、１７２・・・オン幅検出回路、１７４・・・オン幅調整回路、１７６・・・演算部、１８０・・・ゲート制御回路、１８１・・・カウンタ、１８２・・・乗算器、１８３・・・第１ラッチ部、１８４・・・第２ラッチ部、１８５・・・選択部、１８６・・・符号付減算器、１８８・・・ゲイン回路、１８９・・・リミッタ、１９０・・・符号付加算器、２００・・・電源装置
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録
［広告欄］
ログインすれば広告は減ります
ログインすれば広告は減ります