特開 2025-17743 ＲＦ送信機

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025017743

(43)【公開日】2025-02-06

(54)【発明の名称】ＲＦ送信機

(51)【国際特許分類】

   H04L 27/00 20060101AFI20250130BHJP

   H03D 7/14 20060101ALI20250130BHJP

   H04B 17/18 20150101ALI20250130BHJP

   H04B 1/04 20060101ALI20250130BHJP

【ＦＩ】

H04L27/00 C

H03D7/14 C

H04B17/18

H04B1/04 F

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2023120944

(22)【出願日】2023-07-25

(71)【出願人】

【識別番号】000003193

【氏名又は名称】ＴＯＰＰＡＮホールディングス株式会社

(74)【代理人】

【識別番号】100111763

【弁理士】

【氏名又は名称】松本 隆

(74)【代理人】

【識別番号】100163832

【弁理士】

【氏名又は名称】後藤 直哉

(72)【発明者】

【氏名】対馬 博之

【テーマコード（参考）】

5K060

【Ｆターム（参考）】

5K060CC04

5K060HH14

5K060KK06

(57)【要約】

【課題】 ギルバートセル型ダブル・バランスド・ミキサを利用したＲＦ送信機において、ローカルリークの発生を抑制する。
【解決手段】 ＲＦ送信機１００において、ローカルリーク検波回路１３０は、ＲＦ信号生成部１１０から出力されるローカルリークを検波する。ＲＦ信号生成部１１０内のミキサは、与えられるデジタル値に基づいて、差動対のオフセット補正のための補正バイアスを発生する補正バイアス発生手段を有する。補正制御部１４０は、補正バイアス発生手段に与えるデジタル値を記憶する記憶手段を有し、記憶手段に記憶されるデジタル値を制御する手段であって、ローカルリーク検波回路１３０から得られる検波電圧が最小となるデジタル値を探索する。
【選択図】図１

【特許請求の範囲】

【請求項1】

ベースバンド信号とローカル信号を周波数混合するギルバートセル型ダブル・バランスド・ミキサを有し、前記ギルバートセル型ダブル・バランスド・ミキサにより得られるＲＦ信号を送信するＲＦ送信機において、
前記ギルバートセル型ダブル・バランスド・ミキサから出力されるローカルリークを検波するローカルリーク検波回路と、
与えられるデジタル値に基づいて、前記ギルバートセル型ダブル・バランスド・ミキサを構成する差動対のオフセット補正のための補正バイアスを発生する補正バイアス発生手段と、
前記補正バイアス発生手段に与える補正用デジタル値を記憶する記憶手段を有し、前記記憶手段に記憶される補正用デジタル値を制御する手段であって、前記ローカルリーク検波回路から得られる検波電圧が最小となる前記補正用デジタル値を探索する補正制御手段と
を有するＲＦ送信機。

【請求項2】

前記記憶手段は、複数の差動対のオフセット補正のための複数種類の補正用デジタル値を記憶し、前記補正制御手段は、前記複数種類の補正用デジタル値の中から１種類の補正用デジタル値を順次選択し、前記検波電圧が最小となる補正用デジタル値を探索する請求項１に記載のＲＦ送信機。

【請求項3】

前記補正バイアス発生手段は、差動対を構成するトランジスタに与えるバックゲート電圧を前記補正バイアスとして発生する請求項１に記載のＲＦ送信機。

【請求項4】

前記補正バイアス発生手段は、差動対を構成するトランジスタに流し込む電流を前記補正バイアスとして発生する請求項１に記載のＲＦ送信機。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、ギルバートセル型ダブル・バランスド・ミキサを利用したＲＦ送信機に関する。

【背景技術】

【0002】

周波数混合器は、周波数の異なる２つの信号を乗算して出力する回路であり、略称ではミキサ、ミキサ回路と呼ばれることが多い。送受信システムでは、周波数混合器は要素回路として搭載され、搬送波（ローカル信号）に信号情報に基づく変調（送信）を施し、または外部からの受信信号から信号情報を復調（受信）する役割を果たす。

【0003】

周波数混合器の一形態として、図７に示すギルバートセル型回路２００がある。このギルバートセル型回路２００は、２つの第１差動対２０１および２０２と、１つの第２差動対２０３とを有する。ここで、第１差動対２０１の共通ノードおよび第１差動対２０２の共通ノードは、第２差動対２０３の２つの差動出力ノードに接続されている。このギルバートセル型回路２００は、２つの異なる周波数成分の分離特性で優れているダブル・バランスド・ミキサを集積回路上で実装する場合に多く用いられる。

【0004】

図７に示すギルバートセル型回路２００は、復調回路として用いられている。このギルバートセル型回路２００には、搬送波と周波数混合されたＲＦ（高周波）信号が外部から入力される。ギルバートセル型回路２００では、このＲＦ信号と、搬送波に相当するローカル信号ＬＯとが乗算され、ＩＦ（中間周波）信号が出力される。このＩＦ信号から差分の信号周波数のみを抽出することができる。ギルバートセル型回路２００は、変調回路としても用いられる。変調回路の場合は、搬送波であるローカル信号ＬＯとＩＦ信号を周波数混合させてＲＦ信号を生成する。

【0005】

ギルバートセル型回路２００を利用したミキサとして、図８に示すギルバートセル型ダブル・バランスド・ミキサ２５０がある。このギルバートセル型ダブル・バランス・ミキサ２５０では、ミキサ２２１および２２２がギルバートセル型回路２００により構成されている。

【0006】

このギルバートセル型ダブル・バランスド・ミキサ２５０は、ベースバンド信号ＢＢとローカル信号ＬＯとを周波数混合して１６ＱＡＭ（直交振幅変調）送信信号を生成するミキサであり、例えば無線ＬＡＮ（ＷｉＦｉ）の変調装置に利用されている。

【0007】

このギルバートセル型ダブル・バランスド・ミキサ２５０は、電流出力型の差動対２１１および２１２を有している。差動対２１１は、Ｉチャネルの差動形式のベースバンド信号ＢＢＩＰおよびＢＢＩＮを差動増幅し、１対の差動出力電流を出力する。差動対２１２は、Ｉチャネルに対して位相が９０度ずれたＱチャネルの差動形式のベースバンド信号ＢＢＱＰおよびＢＢＱＮを差動増幅し、１対の差動出力電流を出力する。

【0008】

ミキサ２２１は、差動対２１１の１対の差動出力電流とＩチャネルのローカル信号ＬＯＩＰおよびＬＯＩＮとの周波数混合を行い、１対の差動出力信号を生成する。また、ミキサ２２２は、差動対２１２の１対の差動出力電流とＱチャネルのローカル信号ＬＯＱＰおよびＬＯＱＮとの周波数混合を行い、１対の差動出力信号を生成する。加算器２３０は、ミキサ２２１から得られる１対の差動出力信号と、ミキサ２２２から得られる１対の差動出力信号とを加算することにより、１６ＱＡＭ送信信号を生成する。なお、このようなギルバートセル型回路を利用した周波数混合器は、例えば特許文献１に開示されている。

【先行技術文献】

【特許文献】

【0009】

【特許文献1】特開２０１４－７６０６号公報

【発明の概要】

【発明が解決しようとする課題】

【0010】

上述したギルバートセル型ダブル・バランスド・ミキサ２５０において、同ミキサの内部の差動対に閾値Ｖｔｈなどのミスマッチがある場合、オフセット電圧が発生し、２つの信号の乗算に誤差が発生する。また、ミキサの入力信号にＤＣオフセットが元々含まれている場合についても同様である。その場合、打ち消されるはずのローカル信号ＬＯの成分がＲＦ信号までリークすることで、信号妨害電力となり、大きさによっては送受信システムの要求仕様を満たせない場合がある。

【0011】

特許文献１には、ギルバートセル型回路を利用した周波数混合器において、オフセット電圧を検出し、検出したオフセット電圧に基づいて入力信号を補正することで、オフセット電圧を補正する旨の記載がある。しかしながら、このように入力信号を補正することによってオフセット電圧を補正するのは、非常に難しい処理であり、オフセット電圧を十分に除去できない問題がある。

【0012】

この発明は、以上説明した事情に鑑みてなされたものであり、ギルバートセル型ダブル・バランスド・ミキサを利用したＲＦ送信機において、ローカルリークの発生を抑制する技術的手段を提供することを目的とする。

【課題を解決するための手段】

【0013】

この発明は、ベースバンド信号とローカル信号を周波数混合するギルバートセル型ダブル・バランスド・ミキサを有し、前記ギルバートセル型ダブル・バランスド・ミキサにより得られるＲＦ信号を送信するＲＦ送信機において、前記ギルバートセル型ダブル・バランスド・ミキサから出力されるローカルリークを検波するローカルリーク検波回路と、
与えられるデジタル値に基づいて、前記ギルバートセル型ダブル・バランスド・ミキサを構成する差動対のオフセット補正のための補正バイアスを発生する補正バイアス発生手段と、前記補正バイアス発生手段に与える補正用デジタル値を記憶する記憶手段を有し、前記記憶手段に記憶される補正用デジタル値を制御する手段であって、前記ローカルリーク検波回路から得られる検波電圧が最小となる前記補正用デジタル値を探索する補正制御手段とを有するＲＦ送信機を提供する。

【0014】

この発明によれば、補正バイアス発生手段は、与えられる補正用デジタル値に基づいて、ギルバートセル型ダブル・バランスド・ミキサを構成する差動対のオフセット補正のための補正バイアスを発生し、補正制御手段は、ローカルリーク検波回路から得られる検波電圧が最小となる補正用デジタル値を探索する。従って、この発明によれば、ＲＦ送信機におけるローカルリークの発生を抑制することができる。

【図面の簡単な説明】

【0015】

【図1】この発明の一実施形態であるＲＦ送信機の構成を示す回路図である。

【図2】同ＲＦ送信機の構成を示す回路図である。

【図3】同ＲＦ送信機のミキサを構成する差動対のオフセット電圧とローカルリークの電力レベルとの関係を示す図である。

【図4】同ミキサを構成する差動対のオフセット電圧とローカルリーク検波回路の出力電圧との関係を示す図である。

【図5】同ミキサの構成を示す回路図である。

【図6】同ＲＦ送信機の動作を示すタイムチャートである。

【図7】ギルバートセル型回路の構成を示す回路図である。

【図8】ギルバートセル型回路を利用したミキサの構成例を示す回路図である。

【発明を実施するための形態】

【0016】

以下、図面を参照し、この発明の実施形態について説明する。

【0017】

図１および図２はこの発明の一実施形態であるＲＦ送信機１００の構成を示す回路図である。ＲＦ送信機１００は、ＲＦ信号生成部１１０と、このＲＦ信号生成部１１０の出力端子１２１に対して接続されたパワーアンプ１２２およびアナログスイッチ１２４と、パワーアンプ１２２の出力端子に接続された送信アンテナ１２３と、アナログスイッチ１２４を介してＲＦ信号生成部１１０の出力端子１２１に接続されたローカルリーク検波回路１３０と、補正制御部１４０とを有する。

【0018】

本実施形態によるＲＦ送信機１００は、アナログスイッチ１２４をＯＦＦとした通常モードでの動作と、アナログスイッチ１２４をＯＮとし、ＲＦ信号生成部１１０内の差動対のオフセット補正を行うキャリブレーションモードでの動作が可能である。図１には通常モードにおけるＲＦ送信機１００の状態が示され、図２にはキャリブレーションモードにおけるＲＦ送信機１００の状態が示されている。

【0019】

図１および図２において、ＲＦ信号生成部１１０の送信ＤＡＣ（Digital Analogue Converter）１１１＿Iおよび１１１＿Ｑは、ＩチャネルおよびＱチャネルの送信用デジタル信号をアナログ信号に変換する。ＬＰＦ（Low Pass Filter）１１２＿Ｉおよび１１２＿Ｑは、ＤＡＣ１１１＿Iおよび１１１＿Ｑの出力信号の遮断周波数以下の成分を各々通過させる。ミキサ１１３＿Ｉおよび１１３＿Ｑと、ローカル発振器１１４と、加算器１１５は、ギルバートセル型ダブル・バランスド・ミキサを構成している。ローカル発振器１１４は、互いに位相が９０ｄｅｇずれたローカル信号Ｌｏをミキサ１１３＿Ｉおよび１１３＿Ｑに各々供給する。ミキサ１１３＿Ｉは、ＬＰＦ１１２＿Ｉの出力信号とローカル信号Ｌｏ（０ｄｅｇ）とを周波数混合（乗算）して出力する。ミキサ１１３＿Ｑは、ＬＰＦ１１２＿Ｑの出力信号とローカル信号Ｌｏ（９０ｄｅｇ）とを周波数混合（乗算）して出力する。加算器１１５は、ミキサ１１３＿Ｉの出力信号とミキサ１１３＿Ｑの出力信号とを加算して出力する。ドライバアンプ１１６は、加算器１１５の出力信号を増幅し、ＲＦ信号として出力端子１２１に出力する。

【0020】

出力端子１２１に出力されたＲＦ信号は、パワーアンプ１２２によって増幅され、アンテナ１２３から放射される。また、出力端子１２１は、アナログスイッチ１２４を介してローカルリーク検波回路１３０に接続される。ここで、アナログスイッチ１２４は、キャリブレーション信号ＣＡＬが“０”である場合にＯＦＦ、“１”である場合にＯＮとなる。

【0021】

本実施形態において、ＲＦ信号生成部１１０は、ＲＦ信号を出力しない期間に、ローカルリークを出力する場合がある。このローカルリークの電力レベルは、図３に示すようにＲＦ信号生成部１１０のミキサ１１３＿Ｉおよび１１３＿Ｑを構成する差動対のＤＣオフセットに依存する。

【0022】

本実施形態におけるキャリブレーションモードは、このローカルリークが最小となるようにＲＦ信号生成部１１０を調整するモードである。キャリブレーション信号ＣＡＬは、通常は“０”であるが、例えば図示しない上位装置によって定期的に“１”に切り換えられ、キャリブレーションモードが設定される。

【0023】

ローカルリーク検波回路１３０は、キャリブレーションモードにおいて、ＲＦ信号生成部１１０から出力されるローカルリークをＤＣ電圧に変換する回路である。このローカルリーク検波回路１３０のミキサ１３１＿Ｉおよび１３１＿Ｑは、ＲＦ信号生成部１１０の出力信号に対し、互いに位相が９０ｄｅｇずれたローカル信号を周波数混合し、各々ＩチャネルおよびＱチャネルの検波信号として出力する。ＬＰＦ１３２＿Ｉは、ミキサ１３１＿Ｉから出力されるＩチャネルの検波信号をＤＣ電圧に変換する。ＬＰＦ１３２＿Ｑは、ミキサ１３１＿Ｑから出力されるＱチャネルの検波信号をＤＣ電圧に変換する。マルチプレクサ１３３は、切換信号ＣＡＬ＿ＩＱが“０”である期間は、ＬＰＦ１３２＿Ｉから出力されるＩチャネルのＤＣ電圧を選択して出力し、切換信号ＣＡＬ＿ＩＱが“１”である期間は、ＬＰＦ１３２＿Ｑから出力されるＱチャネルのＤＣ電圧を選択して出力する。切換信号ＣＡＬ＿ＩＱは、所定周期で“０”／“１”の切り換えが行われる。すなわち、マルチプレクサ１３３は、ＩチャネルのＤＣ電圧とＱチャネルのＤＣ電圧とを時間多重して出力する。図４に示すようにローカルリーク検波回路１３０の出力電圧は、ＲＦ信号生成部１１０のミキサ１１３＿Ｉおよび１１３＿Ｑを構成する差動対のＤＣオフセットに依存する。

【0024】

本実施形態において、ＲＦ信号生成部１１０のミキサ１１３＿Ｉおよび１１３＿Ｑは、差動対のオフセット補正のための補正バイアスを発生する補正バイアス発生手段を有する。図５はミキサ１１３＿Ｉの構成を示す回路図である。なお、図示は省略したが、ミキサ１１３＿Ｑもミキサ１１３＿Ｉと同じ構成を有する。

【0025】

図５に示すように、ミキサ１１３＿Ｉは、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor；以下、単にトランジスタという）８１１および８１２のソース同士を共通接続（以下、ソース同士の共通接続点を共通ソースという）した差動対８１０と、トランジスタ８２１および８２２のソース同士を共通接続した差動対８２０と、トランジスタ８３１および８３２のソース同士を共通接続した差動対８３０とを有する。ここで、差動対８１０の共通ソースは、定電流源８１３を介して接地されている。また、差動対８２０の共通ソースは、トランジスタ８１１のドレインに接続され、差動対８３０の共通ソースは、トランジスタ８１２のドレインに接続されている。また、トランジスタ８２１および８３２のドレインは共通接続されている。この共通接続点は、正相信号ＯＵＴＰを加算器１１５に出力するノードであり、抵抗８４１を介して電源に接続されている。また、トランジスタ８２２および８３１のドレインは共通接続されている。この共通接続点は、逆相信号ＯＵＴＮを加算器１１５に出力するノードであり、抵抗８４２を介して電源に接続されている。

【0026】

正相のベースバンド信号ＤＡＣ（Ｐ）は、トランジスタ８１１のゲートに与えられ、逆相のベースバンド信号ＤＡＣ（Ｎ）は、トランジスタ８１２のゲートに与えられる。差動対８１０では、正相のベースバンド信号ＤＡＣ（Ｐ）と逆相のベースバンド信号ＤＡＣ（Ｎ）の差動増幅が行われる。

【0027】

正相のローカル信号ＬＯ（Ｐ）は、トランジスタ８２１および８３１のゲートに与えられ、逆相のローカル信号ＬＯ（Ｎ）は、トランジスタ８２２および８３２のゲートに与えられる。差動対８２０および８３０の各々では、正相のローカル信号ＬＯ（Ｐ）と逆相のローカル信号ＬＯ（Ｎ）の差動増幅が行われる。これによりミキサ１１３＿Ｉでは、ベースバンド信号とローカル信号との周波数混合（乗算）が行われる。

【0028】

このミキサ１１３＿Ｉにおいて、差動対８１０、８２０または８３０に閾値Ｖｔｈなどのミスマッチがある場合、オフセット電圧が発生し、２つの信号の乗算に誤差が発生する。また、ミキサの入力信号にＤＣオフセットが元々含まれている場合についても同様である。そこで、ミキサ１１３＿Ｉには、補正バイアス発生手段として、電圧出力型のＤＡＣであるＶ－ＤＡＣ８５１および８５２と、電流出力型のＤＡＣであるＩ－ＤＡＣ８５３が設けられている。

【0029】

Ｖ－ＤＡＣ８５１は、６ビットの補正用デジタル値ＬＯＰ［５：０］をＤ／Ａ変換することにより、補正用デジタル値ＬＯＰ［５：０］に比例した差分を有するバックゲート電圧ＢＧＰ（Ｐ）およびＢＧＰ（Ｎ）を発生する。そして、バックゲート電圧ＢＧＰ（Ｐ）およびＢＧＰ（Ｎ）をトランジスタ８３１および８２１に出力する。

【0030】

また、Ｖ－ＤＡＣ８５２は、６ビットの補正用デジタル値ＬＯＮ［５：０］をＤ／Ａ変換することにより、補正用デジタル値ＬＯＮ［５：０］に比例した差分を有するバックゲート電圧ＢＧＮ（Ｐ）およびＢＧＮ（Ｎ）を発生する。そして、バックゲート電圧ＢＧＮ（Ｐ）およびＢＧＮ（Ｎ）をトランジスタ８３２および８２２に出力する。

【0031】

また、Ｉ－ＤＡＣ８５３は、６ビットの補正用デジタル値ＤＡＣ［５：０］をＤ／Ａ変換することにより、補正用デジタル値ＤＡＣ［５：０］に比例した差分を有する電流Ｉｓｉｎｋ＋およびＩｓｉｎｋ－を発生する。そして、電流Ｉｓｉｎｋ＋およびＩｓｉｎｋ－を差動対８１０のトランジスタ８１１のドレインおよび差動対８１０のトランジスタ８１２のドレインから引き込む。

【0032】

図１および図２において、補正制御部１４０は、ＲＦ信号生成部１１０のミキサ１１３＿Ｉおよび１１３＿Ｑに与える補正用デジタル値を制御する手段である。この補正制御部１４０において、差動増幅器１４１は、マスタクロックＭＣＬＫに同期してローカルリーク検波回路１３０の出力電圧を差動増幅する。選択部１４２＿ＬＯは、切換信号ＣＡＬ＿ＬＯが“１”である期間、差動増幅器１４１の出力信号をデジタル値制御部１４３＿ＬＯに供給する。選択部１４２＿ＢＢは、切換信号ＣＡＬ＿ＢＢが“１”である期間、差動増幅器１４１の出力信号をデジタル値制御部１４３＿ＢＢに供給する。

【0033】

デジタル値制御部１４３＿ＬＯは、ＩチャネルおよびＱチャネルの各々について、補正用デジタル値ＬＯＰ［５：０］およびＬＯＮ［５：０］を記憶する記憶手段を有する。デジタル値制御部１４３＿ＬＯは、これらの各補正用デジタル値について、選択部１４２＿ＬＯを通過する信号（すなわち、ローカルリーク検波回路１３０の出力電圧）を最小化するデジタル値を探索するバイナリサーチをマスタクロックＭＣＬＫに同期して実行する。また、デジタル値制御部１４３＿ＢＢは、ＩチャネルおよびＱチャネルの各々について、補正用デジタル値ＤＡＣ［５：０］を記憶する記憶手段を有する。デジタル値制御部１４３＿ＢＢは、これらの各補正用デジタル値について、選択部１４２＿ＢＢを通過する信号（すなわち、ローカルリーク検波回路１３０の出力電圧）を最小化するデジタル値を探索するバイナリサーチをマスタクロックＭＣＬＫに同期して実行する。

【0034】

図６は本実施形態によるＲＦ送信機１００の動作を示すタイムチャートである。本実施形態では、例えば上位装置が定期的に所定時間に亙ってアナログスイッチ１２４をＯＮとし、ＲＦ送信機１００にキャリブレーションモードでの動作を行わせる。キャリブレーションモードが終了すると、モードは通常モードになる。

【0035】

ミキサ１１３＿Iおよび１１３＿Ｑは、キャリブレーションモードおよび通常モードの両方において通常動作する。送信ＤＡＣ１１１＿Ｉおよび１１１＿Ｑは、キャリブレーションモードにおいて動作を停止し、通常モードにおいて通常動作する。アナログスイッチ１２４は、キャリブレーションモードにおいてＯＮとなり、通常モードにおいてＯＦＦとなる。ローカルリーク検波回路１３０は、キャリブレーションモードにおいて通常動作し、通常モードにおいてスタンバイとなる。そして、補正制御部１４０は、キャリブレーションモードにおいて処理Ｐ１～Ｐ６を順次実行し、通常モードでは、処理Ｐ１～Ｐ６により得られた補正用デジタル値をそのまま維持する。

【0036】

キャリブレーションモードにおける補正制御部１４０の動作は次の通りである。処理Ｐ１において、デジタル値制御部１４３＿ＬＯは、選択部１４２＿ＬＯを通過するＤＣ電圧（ローカルリーク）を最小にするためのＩチャネルの補正用デジタル値ＬＯＰ［５：０］のバイナリサーチを行う。また、処理Ｐ２において、デジタル値制御部１４３＿ＬＯは、選択部１４２＿ＬＯを通過するＤＣ電圧（ローカルリーク）を最小にするためのＩチャネルの補正用デジタル値ＬＯＮ［５：０］のバイナリサーチを行う。

【0037】

また、処理Ｐ３において、デジタル値制御部１４３＿ＬＯは、選択部１４２＿ＬＯを通過するＤＣ電圧（ローカルリーク）を最小にするためのＱチャネルの補正用デジタル値ＬＯＰ［５：０］のバイナリサーチを行う。また、処理Ｐ４において、デジタル値制御部１４３＿ＬＯは、選択部１４２＿ＬＯを通過するＤＣ電圧（ローカルリーク）を最小にするためのＱチャネルの補正用デジタル値ＬＯＮ［５：０］のバイナリサーチを行う。

【0038】

また、処理Ｐ５において、デジタル値制御部１４３＿ＢＢは、選択部１４２＿ＢＢを通過するＤＣ電圧（ローカルリーク）を最小にするためのＩチャネルの補正用デジタル値ＤＡＣ［５：０］のバイナリサーチを行う。また、処理Ｐ６において、デジタル値制御部１４３＿ＢＢは、選択部１４２＿ＢＢを通過するＤＣ電圧（ローカルリーク）を最小にするためのＱチャネルの補正用デジタル値ＤＡＣ［５：０］のバイナリサーチを行う。

【0039】

以上の調整によりＲＦ送信機１００のローカルリークは最小となり、このローカルリークが最小となる補正用デジタル値がデジタル値制御部１４３＿ＬＯおよび１４３＿ＢＢの記憶手段に格納される。従って、通常モード時には、この記憶手段に記憶された補正用デジタル値をＶ－ＤＡＣ８５１、８５２およびＩ－ＤＡＣ８５３に与え、ローカルリークが最小の状態でＲＦ送信機１００を動作させることができる。

【0040】

以上説明したように、本実施形態によれば、ギルバートセル型ダブル・バランスド・ミキサを利用したＲＦ送信機において、ローカルリークの発生を抑制することができる。

【0041】

なお、差動対の調整は、任意のタイミングにおいて実行可能であり、初期動作時に実行してもよく、または稼働途中で、あるいは温度変動があった場合に実行してもよい。

【符号の説明】

【0042】

１００……ＲＦ送信機、１１０……ＲＦ信号生成部、１１１＿Ｉ，１１１＿Ｑ……送信ＤＡＣ、１１２＿Ｉ，１１２＿Ｑ，１３２＿Ｉ，１３２＿Ｑ……ＬＰＦ、１１２＿Ｉ，１１２＿Ｑ，１３１＿Ｉ，１３１＿Ｑ……ミキサ、１１４……ローカル発振器、１１５……加算器、１１６……ドライバアンプ、１２１……出力端子、１２２……パワーアンプ、１２３……アンテナ、１２４……アナログスイッチ、１３０……ローカルリーク検波回路、１３３……マルチプレクサ、１４０……補正制御部、１４１……差動増幅器、１４２＿ＬＯ，１４２＿ＢＢ……選択部、１４３＿ＬＯ，１４３＿ＢＢ……デジタル値制御部、８１１，８１２，８２１，８２２，８３１，８３２……トランジスタ、８１０，８２０，８３０……差動対、８１３……定電流源、８４１，８４２……抵抗、８５１，８５２……Ｖ－ＤＡＣ、８５３……Ｉ－ＤＡＣ。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】