特開 2025-18542 不揮発性メモリシステム及び不揮発性メモリの書換制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025018542

(43)【公開日】2025-02-06

(54)【発明の名称】不揮発性メモリシステム及び不揮発性メモリの書換制御方法

(51)【国際特許分類】

   G11C 16/34 20060101AFI20250130BHJP

【ＦＩ】

G11C16/34 130

G11C16/34 140

【審査請求】未請求

【請求項の数】12

【出願形態】ＯＬ

(21)【出願番号】P 2023122335

(22)【出願日】2023-07-27

(71)【出願人】

【識別番号】302062931

【氏名又は名称】ルネサスエレクトロニクス株式会社

(74)【代理人】

【識別番号】100103894

【弁理士】

【氏名又は名称】家入 健

(72)【発明者】

【氏名】羽生 正美

(72)【発明者】

【氏名】永井 功寛

(72)【発明者】

【氏名】大賀 洋文

【テーマコード（参考）】

5B225

【Ｆターム（参考）】

5B225CA27

5B225DB08

5B225DC08

5B225DE08

5B225FA01

(57)【要約】

【課題】正常セルへの過剰なストレスを抑制可能であると共に、正常セルのデータ保持マージンも確保可能な不揮発性メモリシステムを提供する。
【解決手段】一実施形態に係る不揮発性メモリシステムでは、消去ベリファイ処理においてフェイルと判定したアドレスについて、エラー訂正可能か否かを判定し、エラー訂正可能であると判定したアドレスの個数をカウントし、当該アドレスの個数が所定の個数以下である場合、消去処理は正常であると判定する。
【選択図】図１

【特許請求の範囲】

【請求項1】

アドレス毎にデータセルとエラー訂正コード用セルとを含む不揮発性メモリと、
前記不揮発性メモリの複数アドレスに対して一括して行う消去処理と、当該消去処理がパスかフェイルかをアドレス毎に判定する消去ベリファイ処理とを実行するコントローラと、を備え、
前記コントローラは、
前記消去ベリファイ処理においてフェイルと判定したアドレスについて、エラー訂正可能か否かを判定し、
前記エラー訂正可能であると判定したアドレスの個数をカウントし、当該アドレスの個数が所定の個数以下である場合、前記消去処理は正常であると判定する、
不揮発性メモリシステム。

【請求項2】

前記アドレスの個数が前記所定の個数を超える場合、前記消去処理は異常であると判定し、前記消去処理を再度実行する、
請求項１に記載の不揮発性メモリシステム。

【請求項3】

前記消去処理が異常であると判定した場合の前記消去処理のリトライ回数は、予め定められている、
請求項２に記載の不揮発性メモリシステム。

【請求項4】

前記コントローラは、
前記消去処理が行われた前記不揮発性メモリに対する書込処理と、当該書込処理がパスかフェイルかを判定する書込ベリファイ処理とをさらに実行する、
前記書込ベリファイ処理においてフェイルと判定した場合、消去状態から書き換えられる書換ビットの値が全て正しいか否かを判定し、
前記書換ビットの値が全て正しい場合、エラー訂正可能か否かを判定し、
前記エラー訂正可能であると判定した場合、前記書込処理は正常であると判定する、
請求項１に記載の不揮発性メモリシステム。

【請求項5】

前記コントローラは、
前記書換ビットの値が正しくない場合、前記書込処理は異常であると判定し、
前記書込処理及び前記書込ベリファイ処理を繰り返す、
請求項４に記載の不揮発性メモリシステム。

【請求項6】

前記コントローラは、
前記エラー訂正可能でないと判定した場合、前記書込処理は最終的に異常であると判定する、
請求項４に記載の不揮発性メモリシステム。

【請求項7】

アドレス毎にデータセルとエラー訂正コード用セルとを含む不揮発性メモリの複数アドレスに対して一括して消去処理を実行し、
前記消去処理がパスかフェイルかをアドレス毎に判定する消去ベリファイ処理を実行する、不揮発性メモリの書換制御方法であって、
前記消去ベリファイ処理においてフェイルと判定したアドレスについて、エラー訂正可能か否かを判定し、
前記エラー訂正可能であると判定したアドレスの個数をカウントし、当該アドレスの個数が所定の個数以下である場合、前記消去処理は正常であると判定する、
不揮発性メモリの書換制御方法。

【請求項8】

前記アドレスの個数が前記所定の個数を超える場合、前記消去処理は異常であると判定し、前記消去処理を再度実行する、
請求項７に記載の不揮発性メモリの書換制御方法。

【請求項9】

前記消去処理が異常であると判定した場合の前記消去処理のリトライ回数は、予め定められている、
請求項８に記載の不揮発性メモリの書換制御方法。

【請求項10】

前記消去処理が行われた前記不揮発性メモリに対する書込処理と、
前記書込処理がパスかフェイルかを判定する書込ベリファイ処理とを、さらに実行し、
前記書込ベリファイ処理においてフェイルと判定した場合、消去状態から書き換えられる書換ビットの値が全て正しいか否かを判定し、
前記書換ビットの値が全て正しい場合、エラー訂正可能か否かを判定し、
前記エラー訂正可能であると判定した場合、前記書込処理は正常であると判定する、
請求項７に記載の不揮発性メモリの書換制御方法。

【請求項11】

前記書換ビットの値が正しくない場合、前記書込処理は異常であると判定し、
前記書込処理及び前記書込ベリファイ処理を再度実行する、
請求項１０に記載の不揮発性メモリの書換制御方法。

【請求項12】

前記エラー訂正可能でないと判定した場合、前記書込処理は最終的に異常であると判定する、
請求項１０に記載の不揮発性メモリの書換制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、不揮発性メモリシステム及び不揮発性メモリの書換制御方法に関する。

【背景技術】

【0002】

不揮発性メモリの書換処理すなわち消去処理及び書込処理では、正しく書き換えられたか否かを判定するベリファイ処理を行う。通常のベリファイ処理では、全ての書換対象ビットが正しく書き換えられた場合、パスと判定され、１ビットでも書換エラーがあれば、フェイルと判定される。そして、パスと判定されるまで、書換処理とベリファイ処理とを繰り返し、所定の回数繰り返してもフェイルと判定される場合には、最終的にフェイルと判定される。

【0003】

他方、データセルに加え、エラービットを検出して訂正するためのエラー訂正コード（ＥＣＣ：Error Correction Code）用セルを備えた不揮発性メモリが知られている。
特許文献１には、ベリファイ処理においてフェイルと判定されても、エラービット数がエラー訂正可能なビット数ｎ（ｎは自然数）以下であれば、最終的にパスと判定して許容する技術が開示されている。このような構成によって、不揮発性メモリの故障発生率を低減できる。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００６－０４８７８３号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

発明者らは、特許文献１に開示された技術に関し、以下の課題を見出した。
例えば特許文献１の図６に開示された手法では、書換処理とベリファイ処理とを最大回数繰り返してからエラー訂正可能なビット数ｎ以下か否かを判定している。消去処理では、例えば正常セルの分布から外れたオン電流の小さい異常セルがある場合、当該異常セルに起因して消去処理を繰り返すことになる。その結果、正常セルに過剰なストレスが掛かるという問題があった。
なお、当該問題の発生メカニズムの詳細については、比較例として明細書内において説明する。

【0006】

他方、例えば特許文献１の図７に開示された手法では、書換処理とベリファイ処理とを１回行う毎に、エラー訂正可能なビット数ｎ以下か否かを判定している。消去処理では、例えば異常セルが無い場合、オン電流が消去ベリファイの閾値レベルに満たない正常セルまでがエラー訂正によって許容される虞がある。その場合、データ保持マージンが不足し、データ保持時間すなわち寿命が短くなるという問題があった。
なお、当該問題の発生メカニズムの詳細については、比較例として明細書内において説明する。
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるだろう。

【課題を解決するための手段】

【0007】

一実施形態に係る不揮発性メモリシステムでは、コントローラが、消去ベリファイ処理においてフェイルと判定したアドレスについて、エラー訂正可能か否かを判定し、エラー訂正可能であると判定したアドレスの個数をカウントし、当該アドレスの個数が所定の個数以下である場合、消去処理は正常であると判定する。

【0008】

一実施形態に係る不揮発性メモリの書換制御方法では、消去ベリファイ処理においてフェイルと判定したアドレスについて、エラー訂正可能か否かを判定し、エラー訂正可能であると判定したアドレスの個数をカウントし、当該アドレスの個数が所定の個数以下である場合、消去処理は正常であると判定する。

【発明の効果】

【0009】

前記一実施形態によれば、正常セルへの過剰なストレスを抑制可能であると共に、正常セルのデータ保持マージンも確保可能な不揮発性メモリシステムを提供できる。

【図面の簡単な説明】

【0010】

【図1】第１の実施形態に係る不揮発性メモリシステムの構成を示すブロック図である。

【図2】第１の実施形態に係る不揮発性メモリの書換制御方法を示すフローチャートである。

【図3】第１の比較例に係る不揮発性メモリの書換制御方法を示すフローチャートである。

【図4】第１の比較例に係る不揮発性メモリの書換制御方法における問題を説明するためのグラフである。

【図5】第２の比較例に係る不揮発性メモリの書換制御方法を示すフローチャートである。

【図6】第２の比較例に係る不揮発性メモリの書換制御方法における問題を説明するためのグラフである。

【図7】第１の実施形態に係る不揮発性メモリの書換制御方法の効果を説明するためのグラフである。

【図8】第２の実施形態に係る不揮発性メモリの書換制御方法を示すフローチャートである。

【図9】図８に示す書込処理によってデータセルに書き込まれたデータの変遷を模式的に示す図である。

【発明を実施するための形態】

【0011】

以下、本開示の具体的な実施形態について、図面を参照しながら詳細に説明する。但し、本開示が以下の実施形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。さらに、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。

【0012】

（第１の実施形態）
＜不揮発性メモリシステムの構成＞
まず、図１を参照して、第１の実施形態に係る不揮発性メモリシステムについて説明する。図１は、第１の実施形態に係る不揮発性メモリシステムの構成を示すブロック図である。
図１に示すように、第１の実施形態に係る不揮発性メモリシステムは、不揮発性メモリ１０、コントローラ２０、及びＣＰＵ３０を備えている。なお、本実施形態に係る不揮発性メモリシステムにおいて、ＣＰＵ３０は必須ではない。

【0013】

不揮発性メモリ１０は、例えばフラッシュメモリであり、アドレス毎にデータセルとエラー訂正コード（ＥＣＣ：Error Correction Code）用セルとを含む。ＥＣＣ用セルを設けることによって、アドレス毎にエラー訂正可能となる。エラー訂正可能なビット数ｎ（ｎは自然数）は、適宜決定される。

【0014】

あくまでも一例として、アドレス毎に１ビットのエラー訂正を可能とするには、１アドレス（３２ビット）のデータセルに対して、６ビットのＥＣＣ用セルを追加する。アドレス毎に２ビットのエラー訂正を可能とするには、データセルに対して、１２ビットのＥＣＣ用セルを追加する。

【0015】

コントローラ２０は、不揮発性メモリ１０に対する書換処理すなわち消去処理及び書込処理を実行する。例えば不揮発性メモリ１０がフラッシュメモリの場合、消去処理では、全てのデータセルをオンにし、全てのデータセルの値を「１」とする。書込処理は、消去処理の後に行われる。換言すると、書込処理を行うには、まず消去処理を行う。書込処理では、書込データに基づいて、所定のデータセルをオンからオフに切り換え、当該データセルの値を「１」から「０」に切り換える。

【0016】

ここで、不揮発性メモリ１０では、消去処理は、複数アドレスから構成されるブロックもしくは複数ブロックに対して一括して行われる。あくまでも一例として、１アドレス（３２ビット）の２５６アドレス分すなわち１ＫＢを１ブロックとする。但し、１ブロックの容量は適宜決定される。

【0017】

ここで、図１に示すコントローラ２０は、ＥＣＣエンコーダ２１及びＥＣＣデコーダ２２を備えている。図１には、書込処理における信号の入出力が示されている。ＥＣＣエンコーダ２１は、ＣＰＵ３０から受け取った書込データｗｄ１にエラー訂正用のデータを付与し、書込データｗｄ２を生成する。コントローラ２０は、エラー訂正用のデータを付与した書込データｗｄ２を不揮発性メモリ１０に書き込む。ＥＣＣデコーダ２２は、不揮発性メモリ１０から読み出した読出データｒｄ１をデコードし、読出データｒｄ１のエラー訂正を行う。そして、ＥＣＣデコーダ２２は、エラー訂正された読出データｒｄ２をＣＰＵ３０に出力する。

【0018】

図示しないが、消去処理の場合、コントローラ２０は、不揮発性メモリ１０における消去対象ブロックの全てのデータセルをオンにし、全てのデータセルの値を「１」とする。そして、ＥＣＣデコーダ２２は、消去処理が行われた不揮発性メモリ１０から読み出したデータをデコードし、当該データのエラー訂正を行う。

【0019】

コントローラ２０は、消去処理がパスかフェイルかをアドレス毎に判定する消去ベリファイ処理を実行する。例えば不揮発性メモリ１０がフラッシュメモリの場合、コントローラ２０は、消去処理を実行した不揮発性メモリ１０からデータを読み出し、アドレス毎に全てのデータセルの値が「１」であるか否かを判定する。

【0020】

全てのデータセルの値が「１」の場合、コントローラ２０は、消去ベリファイ処理においてパスと判定する。すなわち、コントローラ２０は、消去処理は正常であると判定する。
他方、全てのデータセルの値が「１」でなく、データセルの値が「０」を含む場合、コントローラ２０は、消去ベリファイ処理においてフェイルと判定する。

【0021】

また、コントローラ２０は、消去ベリファイ処理においてフェイルと判定したアドレスについて、エラー訂正可能か否かを判定する。例えば、ＥＣＣデコーダ２２によってエラー訂正を行ったデータに対して、消去ベリファイ処理を実行し、パスであればエラー訂正可能であり、フェイルであればエラー訂正可能でないと判定する。

【0022】

あるいは、消去処理を行った不揮発性メモリ１０から読み出したデータに含まれるエラービット数をカウントし、エラー訂正可能なビット数ｎ以下の場合、エラー訂正可能であると判定してもよい。他方、エラービット数が、エラー訂正可能なビット数ｎを超える場合、エラー訂正可能でないと判定してもよい。すなわち、コントローラ２０は、必ずしも内部にＥＣＣデコーダ２２を備えていなくてもよく、コントローラ２０の外部にＥＣＣデコーダ２２が設けられていてもよい。

【0023】

そして、コントローラ２０は、エラー訂正可能であると判定したアドレスの個数をカウントし、当該アドレスの個数が所定の個数ｍ（ｍは自然数）以下である場合、消去処理は正常であると判定する。ここで、個数ｍは、例えば正常セルの分布から外れたオン電流の小さい異常セルの発生率等に基づいて適宜決定される。
他方、アドレスの個数が所定の個数ｍを超える場合、コントローラ２０は、消去処理は異常であると判定し、再度、消去処理及び消去ベリファイ処理を実行する。消去処理のリトライ回数は、予め定められている。

【0024】

なお、コントローラ２０は、ハードウェア的には、プロセッサ、メモリ、その他の回路を含むコンピュータによって構成でき、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。

【0025】

以上に説明したように、本実施形態に係る不揮発性メモリシステムでは、コントローラ２０が、消去ベリファイ処理においてフェイルと判定したアドレスについて、エラー訂正可能か否かを判定する。すなわち、消去処理を繰り返すことなく、エラー訂正可能か否かを判定するため、消去時間を短縮できると共に、消去処理の繰り返しによる正常セルへの過剰なストレスを抑制できる。

【0026】

また、本実施形態に係る不揮発性メモリシステムでは、コントローラ２０が、エラー訂正可能であると判定したアドレスの個数をカウントし、当該アドレスの個数が所定の個数以下である場合、消去処理は正常であると判定する。すなわち、消去ベリファイ処理におけるフェイル判定の原因が異常セルに起因する場合のみエラー訂正によって許容するように、エラー訂正可能なアドレス数を制限する。そのため、オン電流が消去ベリファイの閾値レベルに満たない正常セルに対するエラー訂正が抑制され、データ保持マージンも確保できる。

【0027】

＜不揮発性メモリの書換制御方法＞
次に、図２を参照して、第１の実施形態に係る不揮発性メモリの書換制御方法について説明する。図２は、第１の実施形態に係る不揮発性メモリの書換制御方法を示すフローチャートである。図２は、消去処理及び消去ベリファイ処理の制御方法を示している。図２を説明するに当たり、図１を適宜参照する。

【0028】

まず、図２に示すように、コントローラ２０は、不揮発性メモリ１０に対する消去処理を実行する（ステップＳＴ１）。消去処理（ステップＳＴ１）は、複数アドレスから構成されるブロックもしくは複数ブロックに対して一括して行われる。例えば不揮発性メモリ１０がフラッシュメモリの場合、消去処理（ステップＳＴ１）では、不揮発性メモリ１０における消去対象アドレスの全てのデータセルをオンにし、全てのデータセルの値を「１」とする。

【0029】

次に、図２に示すように、コントローラ２０は、消去処理（ステップＳＴ１）がパスかフェイルかをアドレス毎に判定する消去ベリファイ処理を実行する（ステップＳＴ２）。例えば、コントローラ２０は、消去処理を実行した不揮発性メモリ１０からデータを読み出し、アドレス毎に全てのデータセルの値が「１」であるか否かを判定する。

【0030】

全てのデータセルの値が「１」の場合、コントローラ２０は、消去ベリファイ処理においてパスと判定する（ステップＳＴ２でパス）。この場合、図２に示すように、対象アドレスが最終アドレスでなければ、次のアドレスに移行してステップＳＴ２に戻り、次のアドレスについて消去ベリファイ処理を実行する。対象アドレスが最終アドレスであれば、全てのアドレスについての消去処理が正常であるため、コントローラ２０は、当該消去処理が最終的に正常であると判定し、当該消去処理を終了する（パスエンド）。

【0031】

他方、全てのデータセルの値が「１」でなく、データセルの値が「０」を含む場合、コントローラ２０は、消去ベリファイ処理においてフェイルと判定する（ステップＳＴ２でフェイル）。
この場合、図２に示すように、エラー訂正可能か否かを判定する（ステップＳＴ３）。

【0032】

図２に示すように、エラー訂正可能でないと判定した場合（ステップＳＴ３でＮＯ）、消去処理のリトライ回数が最大値でなければ、ステップＳＴ１に戻り、再度消去処理を実行する。消去処理のリトライ回数が最大値であれば、コントローラ２０は、当該消去処理が最終的に異常であると判定し、当該消去処理を終了する（フェイルエンド）。フェイルエンドは、不揮発性メモリ１０に故障が発生したことを意味する。

【0033】

他方、図２に示すように、エラー訂正可能であると判定した場合（ステップＳＴ３でＹＥＳ）、アドレス数をカウントアップする（ステップＳＴ４）。すなわち、ステップＳＴ３においてエラー訂正可能であると判定したアドレスの個数をカウントする。

【0034】

次に、図２に示すように、ステップＳＴ４においてカウントしたアドレス数が所定の個数ｍ以下であるか否かを判定する（ステップＳＴ５）。
アドレス数が所定の個数ｍ以下の場合（ステップＳＴ５でＹＥＳ）、対象アドレスが最終アドレスでなければ、次のアドレスに移行してステップＳＴ２に戻り、次のアドレスについて消去ベリファイ処理を実行する。対象アドレスが最終アドレスであれば、コントローラ２０は、当該消去処理が最終的に正常であると判定し、当該消去処理を終了する（パスエンド）。

【0035】

他方、アドレス数が所定の個数ｍを超える場合（ステップＳＴ５でＮＯ）、消去処理のリトライ回数が最大値でなければ、ステップＳＴ１に戻り、再度消去処理を実行する。消去処理のリトライ回数が最大値であれば、コントローラ２０は、当該消去処理が最終的に異常であると判定し、当該消去処理を終了する（フェイルエンド）。

【0036】

＜第１の比較例に係る不揮発性メモリの書換制御方法＞
ここで、図３を参照して、第１の比較例に係る不揮発性メモリの書換制御方法について説明する。図３は、第１の比較例に係る不揮発性メモリの書換制御方法を示すフローチャートである。消去処理（ステップＳＴ１）及び消去ベリファイ処理（ステップＳＴ２）は、図２と共通であるため、説明を省略する。

【0037】

図３に示すように、消去ベリファイ処理においてパス判定の場合（ステップＳＴ２でパス）、対象アドレスが最終アドレスでなければ、次のアドレスに移行してステップＳＴ２に戻り、次のアドレスについて消去ベリファイ処理を実行する。対象アドレスが最終アドレスであれば、全てのアドレスについての消去処理が正常であるため、コントローラ２０は、当該消去処理が最終的に正常であると判定し、当該消去処理を終了する（パスエンド）。

【0038】

他方、図３に示すように、消去ベリファイ処理においてフェイル判定の場合（ステップＳＴ２でフェイル）、消去処理のリトライ回数が最大値でなければ、ステップＳＴ１に戻り、再度消去処理を実行する。他方、消去処理のリトライ回数が最大値であれば、エラー訂正可能か否かを判定する（ステップＳＴ３）。

【0039】

図３に示すように、エラー訂正可能であると判定した場合（ステップＳＴ３でＹＥＳ）、対象アドレスが最終アドレスでなければ、次のアドレスに移行してステップＳＴ２に戻り、次のアドレスについて消去ベリファイ処理を実行する。対象アドレスが最終アドレスであれば、全てのアドレスについての消去処理が正常であるため、コントローラ２０は、当該消去処理が最終的に正常であると判定し、当該消去処理を終了する（パスエンド）。

【0040】

他方、図３に示すように、エラー訂正可能でないと判定した場合（ステップＳＴ３でＮＯ）、コントローラ２０は、当該消去処理が最終的に異常であると判定し、当該消去処理を終了する（フェイルエンド）。

【0041】

＜第１の比較例に係る不揮発性メモリの書換制御方法における問題＞
次に、図４を参照して、第１の比較例に係る不揮発性メモリの書換制御方法における問題について説明する。図４は、第１の比較例に係る不揮発性メモリの書換制御方法における問題を説明するためのグラフである。図４の横軸はセル数、縦軸はセルのオン電流Ｉｏｎを示している。

【0042】

図４は、正常セルの分布から外れたオン電流Ｉｏｎの小さい異常セルがある場合を示している。図４に示す例では、異常セルが消去ベリファイの閾値レベルを超えないため、図３に示す消去ベリファイ処理においてフェイル判定となり（ステップＳＴ２でフェイル）、リトライ回数の最大値まで消去処理（ステップＳＴ１）を繰り返すことになる。

【0043】

そのため、第１の比較例に係る不揮発性メモリの書換制御方法では、エラー訂正によるパス判定までに、消去時間が増大する。
また、図４に示すように、エラー訂正によるパス判定までに、オン電流Ｉｏｎが増大する側に正常セル分布が過剰にシフトする。そのため、第１の比較例に係る不揮発性メモリの書換制御方法では、正常セルに過剰なストレスが掛かるという問題があった。

【0044】

＜第２の比較例に係る不揮発性メモリの書換制御方法＞
次に、図５を参照して、第２の比較例に係る不揮発性メモリの書換制御方法について説明する。図５は、第２の比較例に係る不揮発性メモリの書換制御方法を示すフローチャートである。消去処理（ステップＳＴ１）及び消去ベリファイ処理（ステップＳＴ２）は、図２と共通であるため、説明を省略する。

【0045】

図５に示すように、消去ベリファイ処理においてパス判定の場合（ステップＳＴ２でパス）、対象アドレスが最終アドレスでなければ、次のアドレスに移行してステップＳＴ２に戻り、次のアドレスについて消去ベリファイ処理を実行する。対象アドレスが最終アドレスであれば、全てのアドレスについての消去処理が正常であるため、コントローラ２０は、当該消去処理が最終的に正常であると判定し、当該消去処理を終了する（パスエンド）。

【0046】

他方、図５に示すように、消去ベリファイ処理においてフェイル判定の場合（ステップＳＴ２でフェイル）、直ちにエラー訂正可能か否かを判定する（ステップＳＴ３）。
図５に示すように、エラー訂正可能であると判定した場合（ステップＳＴ３でＹＥＳ）、対象アドレスが最終アドレスでなければ、次のアドレスに移行してステップＳＴ２に戻り、次のアドレスについて消去ベリファイ処理を実行する。対象アドレスが最終アドレスであれば、全てのアドレスについての消去処理が正常であるため、コントローラ２０は、当該消去処理が最終的に正常であると判定し、当該消去処理を終了する（パスエンド）。

【0047】

他方、図５に示すように、エラー訂正可能でないと判定した場合（ステップＳＴ３でＮＯ）、消去処理のリトライ回数が最大値でなければ、ステップＳＴ１に戻り、再度消去処理を実行する。消去処理のリトライ回数が最大値であれば、コントローラ２０は、当該消去処理が最終的に異常であると判定し、当該消去処理を終了する（フェイルエンド）。

【0048】

＜第２の比較例に係る不揮発性メモリの書換制御方法における問題＞
次に、図６を参照して、第２の比較例に係る不揮発性メモリの書換制御方法における問題について説明する。図６は、第２の比較例に係る不揮発性メモリの書換制御方法における問題を説明するためのグラフである。図６の横軸はセル数、縦軸はセルのオン電流Ｉｏｎを示している。

【0049】

図６は、異常セルは無く、正常セル分布のオン電流Ｉｏｎが低い場合を示している。図６に示す例では、オン電流Ｉｏｎが消去ベリファイの閾値レベルに満たない正常セルによって、図５に示す消去ベリファイ処理においてフェイル判定となるが（ステップＳＴ２でフェイル）、その後のステップＳＴ３において直ちにエラー訂正可能と判定され得る。

【0050】

すなわち、第２の比較例に係る不揮発性メモリの書換制御方法では、図６に示すように、異常セルだけでなく、オン電流Ｉｏｎが消去ベリファイの閾値レベルに満たない正常セルまでがエラー訂正によって許容される虞がある。その場合、データ保持マージンが不足し、データ保持時間すなわち寿命が短くなるという問題があった。

【0051】

＜不揮発性メモリの書換制御方法の効果＞
次に、図７を参照して、第１の実施形態に係る不揮発性メモリの書換制御方法の効果について説明する。図７は、第１の実施形態に係る不揮発性メモリの書換制御方法の効果を説明するためのグラフである。図７の横軸はセル数、縦軸はセルのオン電流Ｉｏｎを示している。

【0052】

図７は、図４と同様に、正常セルの分布から外れたオン電流Ｉｏｎの小さい異常セルがある場合を示している。図７に示す例では、異常セルが消去ベリファイの閾値レベルを超えないため、図２に示す消去ベリファイ処理においてフェイル判定となるが（ステップＳＴ２でフェイル）、その後のステップＳＴ３において直ちにエラー訂正可能と判定される。

【0053】

そのため、第１の実施形態に係る不揮発性メモリの書換制御方法では、消去処理を繰り返すことなく、エラー訂正可能か否かを判定するため、消去時間を短縮できる。また、図４と図７との比較から分かるように、消去処理の繰り返しによる正常セルへの過剰なストレスを抑制できる。

【0054】

他方、図２に示すように、エラー訂正可能なアドレス数をカウントし（ステップＳＴ４）、当該アドレス数をｍ個以下に制限する（ステップＳＴ５）。すなわち、消去ベリファイ処理におけるフェイル判定の原因が異常セルに起因する場合のみエラー訂正によって許容するように、エラー訂正可能なアドレス数を制限する。そのため、図６と図７との比較から分かるように、オン電流が消去ベリファイの閾値レベルに満たない正常セルに対するエラー訂正による許容が抑制され、データ保持マージンも確保できる。

【0055】

（第２の実施形態）
＜不揮発性メモリの書換制御方法＞
次に、図８を参照して、第２の実施形態に係る不揮発性メモリの書換制御方法について説明する。図８は、第２の実施形態に係る不揮発性メモリの書換制御方法を示すフローチャートである。図８は、書込処理及び書込ベリファイ処理の制御方法を示している。

【0056】

図８に示す書込処理及び書込ベリファイ処理は、図２に示した消去処理及び消去ベリファイ処理におけるパスエンド後に実行される。
なお、第２の実施形態に係る不揮発性メモリシステムの構成は、第１の実施形態と同様に図１に示されている。そのため、図８を説明するに当たり、図１を適宜参照する。

【0057】

まず、図８に示すように、コントローラ２０は、不揮発性メモリ１０に対する書込処理を実行する（ステップＳＴ１１）。例えば不揮発性メモリ１０がフラッシュメモリの場合、書込処理の前に実行する上述の消去処理では、全てのデータセルをオンにし、全てのデータセルの値が「１」とする。そして、図８に示す書込処理（ステップＳＴ１１）では、書込データに基づいて、所定のデータセルをオンからオフに切り換え、当該データセルの値を「１」から「０」に切り換える。

【0058】

次に、図８に示すように、コントローラ２０は、書込処理（ステップＳＴ１１）がパスかフェイルかを判定する書込ベリファイ処理を実行する（ステップＳＴ１２）。例えば、コントローラ２０は、書込処理を実行した不揮発性メモリ１０からデータを読み出し、全てのデータセルの値が書込データの値と一致しているか否かを判定する。

【0059】

全てのデータセルの値が書込データの値と一致している場合、コントローラ２０は、書込ベリファイ処理においてパスと判定する（ステップＳＴ１２でパス）。
この場合、図８に示すように、コントローラ２０は、当該書込処理が最終的に正常であると判定し、当該書込処理を終了する（パスエンド）。

【0060】

他方、データセルの値が書込データの値と一致しない値を含む場合、コントローラ２０は、書込ベリファイ処理においてフェイルと判定する（ステップＳＴ１２でフェイル）。
この場合、図８に示すように、「１」から「０」に書き換えられるセル（「書換ビット」と呼ぶ）の値が全て書込データの値「０」と一致しているか否かを判定する（ステップＳＴ１３）。

【0061】

図８に示すように、書換ビットの値が書込データの値と一致しない値を含む場合、（ステップＳＴ１３でＮＯ）、書込処理のリトライ回数が最大値でなければ、ステップＳＴ１１に戻り、再度書込処理を実行する。書込処理のリトライ回数が最大値であれば、コントローラ２０は、当該書込処理が最終的に異常であると判定し、当該書込処理を終了する（フェイルエンド）。

【0062】

他方、図８に示すように、全ての書換ビットの値が、書込データの値と一致し、正しい場合（ステップＳＴ１３でＹＥＳ）、エラー訂正可能か否かを判定する（ステップＳＴ１４）。

【0063】

ここで、エラー訂正可能であると判定した場合（ステップＳＴ１４でＹＥＳ）、コントローラ２０は、当該書込処理が最終的に正常であると判定し、当該書込処理を終了する（パスエンド）。
他方、図８に示すように、エラー訂正可能でないと判定した場合（ステップＳＴ１４でＮＯ）、コントローラ２０は、当該書込処理が最終的に異常であると判定し、当該書込処理を終了する（フェイルエンド）。

【0064】

ここで、図９は、図８に示す書込処理によってデータセルに書き込まれたデータの変遷を模式的に示す図である。
図９の最上段に書込データの各データセルの値、２段目には初期（消去状態）の各データセルの値が示されている。さらに、図９の３段目には１回目の書込処理後の各データセルの値、４段目には２回目の書込処理後の各データセルの値、最下段には３回目の書込処理後の各データセルの値が示されている。

【0065】

図９の２段目に示す初期（消去状態）に示すように、図面左から３番目のデータセルの値は「０」であり、消去エラーであるが、第１の実施形態に係る消去ベリファイ処理におけるエラー訂正によって許容されている。

【0066】

図９の３段目に示す１回目の書込処理後の値「１００１１１０１」は、図９の最上段に示す書込データの値「００１０１０００」と一致しないため、図８に示す書込ベリファイ処理においてフェイル判定となる（ステップＳＴ１２でフェイル）。さらに、値が「０」となるべき書換ビットの値が書込データにおける書換ビットの値「０」と一致しないため（ステップＳＴ１３でＮＯ）、ステップＳＴ１１に戻り、再度書込処理を実行する。

【0067】

図９の４段目に示す２回目の書込処理後の値「００００１１０１」は、図９の最上段に示す書込データの値「００１０１０００」と一致しないため、図８に示す書込ベリファイ処理においてフェイル判定となる（ステップＳＴ１２でフェイル）。さらに、値が「０」となるべき書換ビットの値が書込データにおける書換ビットの値「０」と一致しないため（ステップＳＴ１３でＮＯ）、ステップＳＴ１１に戻り、再度書込処理を実行する。

【0068】

図９の最下段に示す３回目の書込処理後の値「００００１０００」は、図９の最上段に示す書込データの値「００１０１０００」と一致しないため、図８に示す書込ベリファイ処理においてフェイル判定となる（ステップＳＴ１２でフェイル）。他方、値が「０」となるべき書換ビットの値が書込データにおける書換ビットの値「０」と一致するため（ステップＳＴ１３でＹＥＳ）、エラー訂正可能か否かを判定する（ステップＳＴ１４）。
ここで、エラービットは消去エラーの１ビットのみであるため、エラー訂正可能である（ステップＳＴ１４でＹＥＳ）。そのため、当該書込処理は最終的に正常であると判定される。

【0069】

ここで、図２に示す第１の実施形態に係る消去処理及び消去ベリファイ処理において消去エラーを許容している。そのため、図８に示す本実施形態に係る書込処理及び書込ベリファイ処理では、初期（消去状態）における消去エラーのみを許容し、書込処理における書換ビットのエラーを許容しない。
その他の構成は、第１の実施形態と同様であるため、説明を省略する。

【0070】

上述の例において、プログラムは、コンピュータに読み込まれた場合に、実施形態で説明された１又はそれ以上の機能をコンピュータに行わせるための命令群（又はソフトウェアコード）を含む。プログラムは、非一時的なコンピュータ可読媒体又は実体のある記憶媒体に格納されてもよい。限定ではなく例として、コンピュータ可読媒体又は実体のある記憶媒体は、ＲＡＭ（Random-Access Memory）、ＲＯＭ（Read-Only Memory）、フラッシュメモリ、ＳＳＤ（Solid-State Drive）又はその他のメモリ技術、ＣＤ－ＲＯＭ、ＤＶＤ（Digital Versatile Disc）、Ｂｌｕ－ｒａｙ（登録商標）ディスク又はその他の光ディスクストレージ、磁気カセット、磁気テープ、磁気ディスクストレージ又はその他の磁気ストレージデバイスを含む。プログラムは、一時的なコンピュータ可読媒体又は通信媒体上で送信されてもよい。限定ではなく例として、一時的なコンピュータ可読媒体又は通信媒体は、電気的、光学的、音響的、又はその他の形式の伝搬信号を含む。

【0071】

以上、本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は既に述べた実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

【符号の説明】

【0072】

１０ 不揮発性メモリ
２０ コントローラ
２１ ＥＣＣエンコーダ
２２ ＥＣＣデコーダ
３０ ＣＰＵ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】