知財求人 - 知財ポータルサイト「IP Force」
▶ サムソン エレクトロ−メカニックス カンパニーリミテッド．の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025018898
(43)【公開日】2025-02-06
(54)【発明の名称】プリント回路基板
(51)【国際特許分類】
H05K 3/46 20060101AFI20250130BHJP
【ＦＩ】
H05K3/46 B
H05K3/46 N
【審査請求】未請求
【請求項の数】18
【出願形態】ＯＬ
(21)【出願番号】P 2024031319
(22)【出願日】2024-03-01
(31)【優先権主張番号】10-2023-0096506
(32)【優先日】2023-07-25
(33)【優先権主張国・地域又は機関】KR
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＢＬＵＥＴＯＯＴＨ
(71)【出願人】
【識別番号】594023722
【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．
(74)【代理人】
【識別番号】100108453
【弁理士】
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(72)【発明者】
【氏名】鄭 多熙
(72)【発明者】
【氏名】丘 奉完
(72)【発明者】
【氏名】金 智勳
【テーマコード（参考）】
5E316
【Ｆターム（参考）】
5E316AA12
5E316AA15
5E316AA32
5E316AA43
5E316CC05
5E316CC10
5E316CC16
5E316CC32
5E316CC33
5E316CC34
5E316CC37
5E316CC38
5E316CC39
5E316DD17
5E316DD22
5E316DD33
5E316EE33
5E316GG15
5E316GG17
5E316GG28
5E316HH26
(57)【要約】 （修正有）
【課題】シリコンインターポーザより安価なコストで製作可能な微細回路を含むプリント回路基板を提供する。
【解決手段】プリント回路基板３００Ａは、複数のビルドアップ絶縁層１１１及び複数のビルドアップ絶縁層１１１上又は複数のビルドアップ絶縁層内にそれぞれ配置された複数のビルドアップ配線層１２１を含む第１基板部１００Ａと、ガラス層２１１、ガラス層の上側及び下側にそれぞれ配置された第１配線層２２１及び第２配線層２２２、ガラス層の上側に配置された絶縁層２１２並びに絶縁層の上側に配置された第３配線層２２３を含み、第１基板部上に積層されるか又は第１基板部内に埋め込まれる第２基板部２００Ａとを含み、第１配線層～第３配線層のそれぞれの回路の平均ピッチは、複数のビルドアップ配線層のそれぞれの回路の平均ピッチより小さい。
【選択図】図６
【解決手段】プリント回路基板３００Ａは、複数のビルドアップ絶縁層１１１及び複数のビルドアップ絶縁層１１１上又は複数のビルドアップ絶縁層内にそれぞれ配置された複数のビルドアップ配線層１２１を含む第１基板部１００Ａと、ガラス層２１１、ガラス層の上側及び下側にそれぞれ配置された第１配線層２２１及び第２配線層２２２、ガラス層の上側に配置された絶縁層２１２並びに絶縁層の上側に配置された第３配線層２２３を含み、第１基板部上に積層されるか又は第１基板部内に埋め込まれる第２基板部２００Ａとを含み、第１配線層～第３配線層のそれぞれの回路の平均ピッチは、複数のビルドアップ配線層のそれぞれの回路の平均ピッチより小さい。
【選択図】図６
【特許請求の範囲】
【請求項1】
複数のビルドアップ絶縁層、及び前記複数のビルドアップ絶縁層上又は前記複数のビルドアップ絶縁層内にそれぞれ配置された複数のビルドアップ配線層を含む第１基板部と、
ガラス層、前記ガラス層の上側及び下側にそれぞれ配置された第１配線層及び第２配線層、前記ガラス層の上側に配置された絶縁層、並びに前記絶縁層の上側に配置された第３配線層を含み、前記第１基板部上に積層されるか又は前記第１基板部内に埋め込まれる第２基板部とを含み、
前記第１配線層～第３配線層のそれぞれの回路の平均ピッチは、前記複数のビルドアップ配線層のそれぞれの回路の平均ピッチより小さい、プリント回路基板。
ガラス層、前記ガラス層の上側及び下側にそれぞれ配置された第１配線層及び第２配線層、前記ガラス層の上側に配置された絶縁層、並びに前記絶縁層の上側に配置された第３配線層を含み、前記第１基板部上に積層されるか又は前記第１基板部内に埋め込まれる第２基板部とを含み、
前記第１配線層～第３配線層のそれぞれの回路の平均ピッチは、前記複数のビルドアップ配線層のそれぞれの回路の平均ピッチより小さい、プリント回路基板。
【請求項2】
前記第１配線層～第３配線層間の隣接する層間の平均絶縁距離は、前記複数のビルドアップ配線層間の隣接する層間の平均絶縁距離より小さい、請求項１に記載のプリント回路基板。
【請求項3】
前記ガラス層及び前記絶縁層のそれぞれの厚さは、前記複数のビルドアップ絶縁層のそれぞれの厚さより薄い、請求項２に記載のプリント回路基板。
【請求項4】
前記第１基板部は、前記複数のビルドアップ絶縁層の少なくとも１つをそれぞれ貫通する複数のビルドアップビア層をさらに含み、
前記第２基板部は、前記ガラス層を貫通して前記第１配線層及び前記第２配線層を接続する第１ビア層、並びに前記絶縁層を貫通して前記第１配線層及び前記第３配線層を接続する第２ビア層をさらに含み、
前記第１ビア層及び前記第２ビア層のそれぞれは、前記複数のビルドアップビア層のそれぞれと断面上で互いに逆方向にテーパーしている、請求項１に記載のプリント回路基板。
前記第２基板部は、前記ガラス層を貫通して前記第１配線層及び前記第２配線層を接続する第１ビア層、並びに前記絶縁層を貫通して前記第１配線層及び前記第３配線層を接続する第２ビア層をさらに含み、
前記第１ビア層及び前記第２ビア層のそれぞれは、前記複数のビルドアップビア層のそれぞれと断面上で互いに逆方向にテーパーしている、請求項１に記載のプリント回路基板。
【請求項5】
前記第１ビア層及び前記第２ビア層のそれぞれのビアの断面上での上端部の幅は、前記複数のビルドアップビア層のそれぞれのビアの断面上での下端部の幅より狭い、請求項４に記載のプリント回路基板。
【請求項6】
前記第１ビア層及び前記第２ビア層のそれぞれの隣接するビア間の平均離隔距離は、前記複数のビルドアップビア層のそれぞれの隣接するビア間の平均離隔距離より小さい、請求項４に記載のプリント回路基板。
【請求項7】
前記第１配線層及び前記第２配線層、並びに前記第１ビア層は、それぞれ前記ガラス層に直接接触する、請求項４に記載のプリント回路基板。
【請求項8】
前記ガラス層は、板ガラス（ｐｌａｔｅ ｇｌａｓｓ）を含む、請求項１に記載のプリント回路基板。
【請求項9】
前記絶縁層及び前記複数のビルドアップ絶縁層は、それぞれＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ）、ＰＰＧ（Ｐｒｅｐｒｅｇ）、又はＰＩＤ（Ｐｈｏｔｏ Ｉｍａｇｅａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ）を含む、請求項８に記載のプリント回路基板。
【請求項10】
前記第２基板部上に配置され、前記第１配線層～第３配線層を介して互いにインタコネクトされる第１半導体チップ及び第２半導体チップをさらに含む、請求項１に記載のプリント回路基板。
【請求項11】
前記第２基板部は、前記複数のビルドアップ絶縁層のうち最上側に配置されたビルドアップ絶縁層を全体的に覆うように、前記最上側のビルドアップ絶縁層上に積層されている、請求項１に記載のプリント回路基板。
【請求項12】
前記第２基板部は、上部が前記複数のビルドアップ絶縁層のうち最上側に配置されたビルドアップ絶縁層の上面から露出し、下部と側部がそれぞれ前記複数のビルドアップ絶縁層で覆われるように、前記複数のビルドアップ絶縁層内に埋め込まれている、請求項１に記載のプリント回路基板。
【請求項13】
複数の前記第２基板部が、それぞれ前記複数のビルドアップ絶縁層内に埋め込まれている、請求項１２に記載のプリント回路基板。
【請求項14】
複数のビルドアップ絶縁層、及び前記複数のビルドアップ絶縁層上又は前記複数のビルドアップ絶縁層内にそれぞれ配置された複数のビルドアップ配線層を含む第１基板部と、
ガラス層、前記ガラス層の上面及び下面上にそれぞれ配置された第１配線層及び第２配線層、前記ガラス層の上面上に配置された絶縁層、並びに前記絶縁層の上面上に配置された第３配線層を含み、前記第１基板部上に積層されるか又は前記第１基板部内に埋め込まれる第２基板部とを含み、
前記複数のビルドアップ絶縁層の総厚さは、前記絶縁層の厚さより厚い、プリント回路基板。
ガラス層、前記ガラス層の上面及び下面上にそれぞれ配置された第１配線層及び第２配線層、前記ガラス層の上面上に配置された絶縁層、並びに前記絶縁層の上面上に配置された第３配線層を含み、前記第１基板部上に積層されるか又は前記第１基板部内に埋め込まれる第２基板部とを含み、
前記複数のビルドアップ絶縁層の総厚さは、前記絶縁層の厚さより厚い、プリント回路基板。
【請求項15】
前記複数のビルドアップ絶縁層の総層数は、前記絶縁層の層数より多い、請求項１４に記載のプリント回路基板。
【請求項16】
前記第１配線層～第３配線層のそれぞれは、前記複数のビルドアップ配線層のそれぞれより相対的に高密度の回路を含む、請求項１４に記載のプリント回路基板。
【請求項17】
ガラス層と、
前記ガラス層の上側に配置された第１絶縁層と、
前記ガラス層の下側に配置された第２絶縁層と、
前記ガラス層と前記第１絶縁層との間に配置された第１配線層と、
前記第２絶縁層の下側に配置された第２配線層と、
前記ガラス層と前記第２絶縁層を一括して貫通し、前記第１配線層及び前記第２配線層を接続する第１ビア層とを含む、プリント回路基板。
前記ガラス層の上側に配置された第１絶縁層と、
前記ガラス層の下側に配置された第２絶縁層と、
前記ガラス層と前記第１絶縁層との間に配置された第１配線層と、
前記第２絶縁層の下側に配置された第２配線層と、
前記ガラス層と前記第２絶縁層を一括して貫通し、前記第１配線層及び前記第２配線層を接続する第１ビア層とを含む、プリント回路基板。
【請求項18】
前記第１絶縁層の上側に配置された第３配線層と、
前記第１絶縁層を貫通し、前記第１配線層及び前記第３配線層を接続する第２ビア層とをさらに含み、
前記第１ビア層は、前記第２ビア層より深さがさらに深い、請求項１７に記載のプリント回路基板。
前記第１絶縁層を貫通し、前記第１配線層及び前記第３配線層を接続する第２ビア層とをさらに含み、
前記第１ビア層は、前記第２ビア層より深さがさらに深い、請求項１７に記載のプリント回路基板。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、プリント回路基板に関する。
【背景技術】
【0002】
ＭＣＰ（Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ）などにおいて、異種半導体を広帯域で接続するための微細回路をパッケージ基板内に実現する代わりに、シリコン（Ｓｉ）ベースの技術を活用したシリコンインターポーザやＥＭＩＢ（Ｅｍｂｅｄｄｅｄ Ｍｕｌｔｉ－Ｄｉｅ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｂｒｉｄｇｅ）などを用いる技術が開発されているが、これはコストが非常に高いという問題があった。
【0003】
一方、パッケージ技術は近年、パッケージレベルでの反り問題を改善するために、伝統的な基板製作方式である有機（ｏｒｇａｎｉｃ）材料から脱却してガラス（ｇｌａｓｓ）材料を使用しようとする試みが続けられているが、ガラス（ｇｌａｓｓ）基板は、ハンドリングなどの過程で基板破損のリスクが高いため、収率の低下が発生し得る。
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の様々な目的の１つは、シリコンインターポーザより安価なコストで製作可能な微細回路を含むプリント回路基板を提供することにある。
【0005】
本発明の様々な目的の他の１つは、ガラス基板の取り扱い及びハンドリングによる収率問題を改善して量産性を高めることのできるプリント回路基板を提供することにある。
【課題を解決するための手段】
【0006】
本発明により提案される様々な解決手段の１つは、第１デタッチキャリアを用いてガラス層と絶縁層に微細回路を含む配線層を形成して微細回路基板を製造し、その後第２デタッチキャリアを用いて製造した微細回路基板上にビルドアップ工程を行って多層基板を実現することである。
【0007】
例えば、一例によるプリント回路基板は、複数のビルドアップ絶縁層、及び前記複数のビルドアップ絶縁層上又は前記複数のビルドアップ絶縁層内にそれぞれ配置された複数のビルドアップ配線層を含む第１基板部と、ガラス層、前記ガラス層の上側及び下側にそれぞれ配置された第１及び第２配線層、前記ガラス層の上側に配置された絶縁層、並びに前記絶縁層の上側に配置された第３配線層を含み、前記第１基板部上に積層されるか又は前記第１基板部内に埋め込まれる第２基板部とを含み、前記第１～第３配線層のそれぞれの回路の平均ピッチは、前記複数のビルドアップ配線層のそれぞれの回路の平均ピッチより小さいものであってもよい。
【0008】
例えば、一例によるプリント回路基板は、複数のビルドアップ絶縁層、及び前記複数のビルドアップ絶縁層上又は前記複数のビルドアップ絶縁層内にそれぞれ配置された複数のビルドアップ配線層を含む第１基板部と、ガラス層、前記ガラス層の上面及び下面上にそれぞれ配置された第１及び第２配線層、前記ガラス層の上面上に配置された絶縁層、並びに前記絶縁層の上面上に配置された第３配線層を含み、前記第１基板部上に積層されるか又は前記第１基板部内に埋め込まれる第２基板部とを含み、前記複数のビルドアップ絶縁層の総厚さは、前記絶縁層の厚さより厚いものであってもよい。
【0009】
例えば、一例によるプリント回路基板は、ガラス層と、前記ガラス層の上側に配置された第１絶縁層と、前記ガラス層の下側に配置された第２絶縁層と、前記ガラス層と前記第１絶縁層との間に配置された第１配線層と、前記第２絶縁層の下側に配置された第２配線層と、前記ガラス層と前記第２絶縁層とを一括して貫通し、前記第１配線層及び前記第２配線層を接続する第１ビア層とを含むものであってもよい。
【発明の効果】
【0010】
本発明の様々な効果の一効果として、シリコンインターポーザより安価なコストで製作可能な微細回路を含むプリント回路基板を提供することができる。
【0011】
本発明の様々な効果の他の一効果として、ガラス基板の取り扱い及びハンドリングによる収率問題を改善して量産性を高めることのできるプリント回路基板を提供することができる。
【図面の簡単な説明】
【0012】
【図1】電子機器システムの例を概略的に示すブロック図である。
【図2】電子機器の一例を概略的に示す斜視図である。
【図3】ＢＧＡパッケージが電子機器のメインボードに実装された場合を概略的に示す断面図である。
【図4】シリコンインターポーザパッケージがメインボードに実装された場合を概略的に示す断面図である。
【図5】有機インターポーザパッケージがメインボードに実装された場合を概略的に示す断面図である。
【図6】プリント回路基板の一例を概略的に示す断面図である。
【図10】プリント回路基板の他の一例を概略的に示す断面図である。
【図13】プリント回路基板のさらに他の一例を概略的に示す断面図である。
【図17】プリント回路基板のさらに他の一例を概略的に示す断面図である。
【発明を実施するための形態】
【0013】
以下、添付図面を参照して、本発明について説明する。図面において、要素の形状及び大きさなどはより明確な説明のために誇張又は縮小することがある。
【0014】
電子機器
図１は電子機器システムの例を概略的に示すブロック図である。
図１は電子機器システムの例を概略的に示すブロック図である。
【0015】
図面を参照すると、電子機器１０００は、メインボード１０１０を収容する。メインボード１０１０には、チップ関連部品１０２０、ネットワーク関連部品１０３０、及びその他の部品１０４０などが物理的及び／又は電気的に接続されている。それらは、後述する他の電子部品とも結合されて様々な信号ライン１０９０を形成する。
【0016】
チップ関連部品１０２０としては、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリなどのメモリチップや、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラなどのアプリケーションプロセッサチップや、アナログ／デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ＩＣ）などのロジックチップなどを含むが、それらに限定されるものではなく、それら以外にも、その他の異なる形態のチップ関連電子部品が含まれてもよいことは言うまでもない。また、それらのチップ関連部品１０２０を互いに組み合わせてもよいことは言うまでもない。チップ関連部品１０２０は、上述したチップや電子部品を含むパッケージの形態であってもよい。
【0017】
ネットワーク関連部品１０３０としては、Ｗｉ－Ｆｉ（ＩＥＥＥ８０２．１１ファミリなど）、ＷｉＭＡＸ（ＩＥＥＥ８０２．１６ファミリなど）、ＩＥＥＥ８０２．２０、ＬＴＥ（ｌｏｎｇ ｔｅｒｍ ｅｖｏｌｕｔｉｏｎ）、Ｅｖ－ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ、ＧＰＳ、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ、３Ｇ、４Ｇ、５Ｇ、及びその後のものとして指定された任意の他の無線及び有線プロトコルを含むが、それらに限定されるものではなく、それら以外にも、その他の異なる複数の無線又は有線標準やプロトコルのうちの任意のものが含まれてもよい。また、ネットワーク関連部品１０３０をチップ関連部品１０２０と共に互いに組み合わせてもよいことは言うまでもない。
【0018】
その他の部品１０４０としては、高周波インダクタ、フェライトインダクタ、パワーインダクタ、フェライトビーズ、ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ－Ｆｉｒｉｎｇ Ｃｅｒａｍｉｃｓ）、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）フィルタ、ＭＬＣＣ（Ｍｕｌｔｉ－Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃｏｎｄｅｎｓｅｒ）などを含む。ただし、それらに限定されるものではなく、それら以外にも、その他の異なる様々な用途のために用いられるチップ部品形態の受動素子などが含まれてもよい。また、その他の部品１０４０をチップ関連部品１０２０及び／又はネットワーク関連部品１０３０と互いに組み合わせてもよいことは言うまでもない。
【0019】
電子機器１０００の種類によって、電子機器１０００は、メインボード１０１０に物理的及び／又は電気的に接続されてもよく接続されなくてもよい他の電子部品を含んでもよい。他の電子部品の例としては、カメラモジュール１０５０、アンテナモジュール１０６０、ディスプレイ１０７０、バッテリ１０８０などが挙げられる。ただし、それらに限定されるものではなく、オーディオコーデック、ビデオコーデック、電力増幅器、コンパス、加速度計、ジャイロスコープ、スピーカー、大容量記憶装置（例えば、ハードディスクドライブ）、ＣＤ（ｃｏｍｐａｃｔ ｄｉｓｋ）、ＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｋ）などであってもよい。それら以外にも、電子機器１０００の種類によって様々な用途のために用いられるその他の電子部品などが含まれてもよいことは言うまでもない。
【0020】
電子機器１０００は、スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）、パーソナルデジタルアシスタント（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、デジタルビデオカメラ（ｄｉｇｉｔａｌ ｖｉｄｅｏ ｃａｍｅｒａ）、デジタルスチルカメラ（ｄｉｇｉｔａｌ ｓｔｉｌｌ ｃａｍｅｒａ）、ネットワークシステム（ｎｅｔｗｏｒｋ ｓｙｓｔｅｍ）、コンピュータ（ｃｏｍｐｕｔｅｒ）、モニター（ｍｏｎｉｔｏｒ）、タブレット（ｔａｂｌｅｔ）、ラップトップ（ｌａｐｔｏｐ）、ネットブック（ｎｅｔｂｏｏｋ）、テレビ（ｔｅｌｅｖｉｓｉｏｎ）、ビデオゲーム（ｖｉｄｅｏ ｇａｍｅ）、スマートウォッチ（ｓｍａｒｔ ｗａｔｃｈ）、オートモーティブ（Ａｕｔｏｍｏｔｉｖｅ）などであってもよい。ただし、それらに限定されるものではなく、それら以外にも、データを処理する任意の他の電子機器であってもよいことは言うまでもない。
【0021】
図２は電子機器の一例を概略的に示す斜視図である。
【0022】
図面を参照すると、電子機器は、例えばスマートフォン１１００であってもよい。スマートフォン１１００の内部には、マザーボード１１１０が収容されており、そのようなマザーボード１１１０には、様々な部品１１２０が物理的及び／又は電気的に接続されている。また、カメラモジュール１１３０及び／又はスピーカー１１４０のように、マザーボード１１１０に物理的及び／又は電気的に接続されてもよく接続されなくてもよい他の部品が内部に収容されている。部品１１２０の一部は、上述したチップ関連部品であってもよく、例えば部品パッケージ１１２１であってもよいが、それに限定されるものではない。部品パッケージ１１２１は、能動部品及び／又は受動部品を含む電子部品が表面実装配置されたプリント回路基板の形態であってもよい。あるいは、部品パッケージ１１２１は、能動部品及び／又は受動部品が内蔵されたプリント回路基板の形態であってもよい。一方、電子機器は、必ずしもスマートフォン１１００に限定されるものではなく、上述したように、他の電子機器であってもよいことは言うまでもない。
【0023】
半導体パッケージ
一般に、半導体チップは、数多くの微細電気回路が集積されているが、それ自体では半導体完成品としての役割を果たすことができず、外部からの物理的衝撃又は化学的衝撃により損傷する可能性がある。よって、半導体チップ自体をそのまま用いるのではなく、半導体チップをパッケージングしてパッケージ状態で電子機器などに用いている。
一般に、半導体チップは、数多くの微細電気回路が集積されているが、それ自体では半導体完成品としての役割を果たすことができず、外部からの物理的衝撃又は化学的衝撃により損傷する可能性がある。よって、半導体チップ自体をそのまま用いるのではなく、半導体チップをパッケージングしてパッケージ状態で電子機器などに用いている。
【0024】
半導体パッケージングが必要な理由は、電気的な接続という観点から見たとき、半導体チップの回路幅と電子機器のメインボードの回路幅とに差があるためである。具体的には、半導体チップの場合、接続パッドの大きさと接続パッド間の間隔が非常に微細であるのに対して、電子機器に用いられるメインボードの場合、部品実装パッドの大きさと部品実装パッド間の間隔が半導体チップのスケールよりもはるかに大きい。よって、そのようなメインボード上に半導体チップを直接装着することが困難であることから、それらの間の回路幅の差を緩衝できるパッケージング技術が要求される。
【0025】
以下、図面を参照して、そのようなパッケージング技術で製造されるインターポーザを含む半導体パッケージについてより詳細に説明する。
【0026】
図３はＢＧＡパッケージが電子機器のメインボードに実装された場合を概略的に示す断面図である。
【0027】
半導体チップのうち、グラフィックスプロセッシングユニット（ＧＰＵ：Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などの特定用途向け集積回路（ＡＳＩＣ：Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）は、１つ１つのチップの価格が非常に高いため、高い収率でパッケージングを行うことが非常に重要である。そのような目的で、半導体チップを実装する前に、数千～数十万個の接続パッドを再配線できるボールグリッドアレイ（ＢＧＡ：Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）基板２２１０などを先に準備し、続いてＢＧＡ基板２２１０上にＧＰＵ２２２０などの高価な同じ半導体チップを表面実装技術（ＳＭＴ：Ｓｕｒｆａｃｅ Ｍｏｕｎｔｉｎｇ Ｔｅｃｈｎｏｌｏｇｙ）などで実装及びパッケージングし、その後最終的にメインボード２１１０上に実装している。
【0028】
一方、ＧＰＵ２２２０の場合、高帯域幅メモリ（ＨＢＭ：Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）などのメモリ（Ｍｅｍｏｒｙ）との信号経路を最小化することが必要であり、そのために、ＨＢＭ２２４０などの半導体チップをインターポーザ２２３０上に実装した後にパッケージングし、それをＧＰＵ２２２０が実装されたパッケージ上にパッケージオンパッケージ（ＰＯＰ：Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）の形態で積層して使用するものが用いられている。ただし、その場合、装置の厚さが過度に厚くなるという問題があり、信号経路を最小化するにも限界があった。
【0029】
図４はシリコンインターポーザパッケージがメインボードに実装された場合を概略的に示す断面図である。
【0030】
上述した問題を解決するための方法として、シリコンインターポーザ２２５０上にＧＰＵ２２２０などの第１半導体チップとＨＢＭ２２４０などの第２半導体チップとを並んで（Ｓｉｄｅ－ｂｙ－Ｓｉｄｅ）表面実装した後にパッケージングするインターポーザ技術でシリコンインターポーザを含む半導体パッケージ２３１０を製造することを考慮することができる。その場合、インターポーザ２２５０を介して数千～数十万個の接続パッドを有するＧＰＵ２２２０とＨＢＭ２２４０とを再配線することができることは言うまでもなく、それらを最小限の経路で電気的に接続することができる。また、そのようなシリコンインターポーザを含む半導体パッケージ２３１０をさらにＢＧＡ基板２２１０などに実装して再配線すると、最終的にメインボード２１１０に実装することができる。
【0031】
ただし、シリコンインターポーザ２２５０の場合、シリコン貫通ビア（ＴＳＶ：Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）などの形成が非常に難しいだけでなく、製造コストも相当高いため、大面積化及び低コスト化に不利である。
【0032】
図５は有機インターポーザパッケージがメインボードに実装された場合を概略的に示す断面図である。
【0033】
上述した問題を解決するための方法として、シリコンインターポーザ２２５０の代わりに有機インターポーザ２２６０を用いることを考慮することができる。例えば、有機インターポーザ２２６０上にＧＰＵ２２２０などの第１半導体チップとＨＢＭ２２４０などの第２半導体チップとを並んで表面実装した後にパッケージングするインターポーザ技術で有機インターポーザを含む半導体パッケージ２３２０を製造することを考慮することができる。その場合、インターポーザ２２６０を介して数千～数十万個の接続パッドを有するＧＰＵ２２２０とＨＢＭ２２４０とを再配線することができることは言うまでもなく、それらを最小限の経路で電気的に接続することができる。また、そのような有機インターポーザを含む半導体パッケージ２３２０をさらにＢＧＡ基板２２１０などに実装して再配線すると、最終的にメインボード２１１０に実装することができる。さらに、大面積化及び低コスト化に有利である。
【0034】
ただし、有機インターポーザ２２６０を用いる場合も、有機インターポーザ２２６０に半導体チップ２２２０、２２４０を実装し、さらにそれをＢＧＡ基板２２１０に実装しなければならないため、工程がやや複雑であり、パッケージング収率が低下するおそれがあった。
【0035】
プリント回路基板
図６はプリント回路基板の一例を概略的に示す断面図である。
図６はプリント回路基板の一例を概略的に示す断面図である。
【0036】
図面を参照すると、一例によるプリント回路基板３００Ａは、第１基板部１００Ａと、第１基板部１００Ａ上に積層された第２基板部２００Ａとを含んでもよい。第１基板部１００Ａは、複数のビルドアップ絶縁層１１１と、複数のビルドアップ絶縁層１１１上又は複数のビルドアップ絶縁層１１１内にそれぞれ配置された複数のビルドアップ配線層１２１と、複数のビルドアップ絶縁層１１１の少なくとも１つをそれぞれ貫通する複数のビルドアップビア層１３１とを含んでもよい。第２基板部２００Ａは、ガラス層２１１と、ガラス層２１１の上側及び下側、例えば上面及び下面上にそれぞれ配置された第１及び第２配線層２２１、２２２と、ガラス層２１１の上側、例えば上面上に配置された絶縁層２１２と、絶縁層２１２の上側、例えば上面上に配置された第３配線層２２３と、ガラス層２１１を貫通して第１及び第２配線層２２１、２２２を接続する第１ビア層２３１と、絶縁層２１２を貫通して第１及び第３配線層２２１、２２３を接続する第２ビア層２３２とを含んでもよい。第２基板部２００Ａは、第１基板部１００Ａの複数のビルドアップ絶縁層１１１のうち最上側に配置されたビルドアップ絶縁層１１１を全体的に覆うように、最上側のビルドアップ絶縁層１１１上に積層されてもよい。第２基板部２００Ａは、ダイツーダイ接続のための微細回路を含むインタコネクト領域Ｒ１と、ダイツー基板接続のための配線領域Ｒ２とを含んでもよい。
【0037】
ここで、第２基板部２００Ａの第１～第３配線層２２１、２２２、２２３のそれぞれは、第１基板部１００Ａの複数のビルドアップ配線層１２１のそれぞれより相対的に高密度の回路を含んでもよい。例えば、相対的に高密度の回路を含むとは、相対的に微細な回路を含むことを意味し得る。例えば、第１～第３配線層２２１、２２２、２２３のそれぞれは、厚さ、ライン／スペース、ピッチなどが複数のビルドアップ配線層１２１のそれぞれより相対的にさらに小さくてもよい。例えば、第１～第３配線層２２１、２２２、２２３のそれぞれの回路の平均ピッチは、複数のビルドアップ配線層１２１のそれぞれの回路の平均ピッチより小さくてもよい。回路の平均ピッチは、それぞれのトレースパターンに基づいて判断することができる。また、第１～第３配線層２２１、２２２、２２３間の隣接する層間の平均絶縁距離は、複数のビルドアップ配線層１２１間の隣接する層間の平均絶縁距離より小さくてもよい。さらに、ガラス層２１１及び絶縁層２１２のそれぞれの厚さは、複数のビルドアップ絶縁層１１１のそれぞれの厚さより薄くてもよい。さらに、複数のビルドアップ絶縁層１１１の総厚さは、絶縁層２１２の厚さより厚くてもよい。さらに、複数のビルドアップ絶縁層１１１の総層数は、絶縁層２１２の層数より多くてもよい。
【0038】
このように、一例によるプリント回路基板３００Ａは、ガラス層２１１と絶縁層２１２に微細回路を含む第１～第３配線層２２１、２２２、２２３を形成することにより、ダイツーダイインタコネクションが可能な微細回路基板として用いることができる第２基板部２００Ａを形成する。よって、従来のシリコンインターポーザなどを代替することができ、より安価なコストで製造することができる。また、ガラス層２１１を含むため、一般的な有機基板に比べて低い熱膨張係数と高いモジュラスを有する基板を製造することができ、より薄型化することができる。さらに、ガラス層２１１を絶縁層２１２と結合してガラス－有機ハイブリッド基板を実現するため、基板の取り扱い及びハンドリングによる収率問題を改善して量産性を高めることができる。さらに、その反対側には、ビルドアップ工程により、複数のビルドアップ絶縁層１１１及び複数のビルドアップ配線層１２１を含む多層基板である第１基板部１００Ａを形成する。よって、多層パッケージ基板として用いることができる。
【0039】
一方、第１及び第２ビア層２３１、２３２のそれぞれは、複数のビルドアップビア層１３１のそれぞれと断面上で互いに逆方向にテーパーしていてもよい。例えば、後述する工程と同様に、第１デタッチキャリアを用いて第２基板部２００Ａを形成する際に、ガラス層２１１を基準として一方向にのみ絶縁層２１２が積層され、その過程で第１及び第２ビア層２３１、２３２が形成されるようにしてもよい。また、第２デタッチキャリアを用いて第２基板部２００Ａ上に第１基板部１００Ａを形成する際に、ガラス層２１１を基準として絶縁層２１２が積層された方向と逆方向にのみ複数のビルドアップ絶縁層１１１が積層され、その過程で複数のビルドアップビア層１３１が形成されるようにしてもよい。よって、第１及び第２ビア層２３１、２３２のそれぞれは、複数のビルドアップビア層１３１のそれぞれと断面上で互いに逆方向にテーパーすることになる。
【0040】
一方、第１及び第２ビア層２３１、２３２のそれぞれのビアの断面上での上端部の幅は、複数のビルドアップビア層１３１のそれぞれのビアの断面上での下端部の幅より狭くてもよい。また、第１及び第２ビア層２３１、２３２のそれぞれの隣接するビア間の平均離隔距離は、複数のビルドアップビア層１３１のそれぞれの隣接するビア間の平均離隔距離より小さくてもよい。例えば、第１～第３配線層２２１、２２２、２２３が複数のビルドアップ配線層１２１より相対的に微細に高密度に形成されてもよいため、第１～第３配線層２２１、２２２、２２３に接続される第１及び第２ビア層２３１、２３２も、複数のビルドアップ配線層１２１に接続される複数のビルドアップビア層１３１より相対的に微細に高密度に形成されてもよい。
【0041】
一方、第１及び第２配線層２２１、２２２、並びに第１ビア層２３１は、ガラス層２１１に直接接触してもよい。例えば、第１及び第２配線層２２１、２２２、並びに第１ビア層２３１は、ガラス層２１１に直接形成されてもよく、よって、第１及び第２配線層２２１、２２２のそれぞれとガラス層２１１との間、並びに第１ビア層２３１とガラス層２１１との間に別の絶縁材や樹脂材が配置されなくてもよい。第１配線層２２１と第１ビア層２３１とは、一体に形成されて接続部位でそれらの境界が区分されないのに対して、第２配線層２２２と第１ビア層２３１とは、それぞれ別のめっき工程で形成されて接続部位でそれらの境界が区分されてもよい。
【0042】
以下、図面を参照して、一例によるプリント回路基板３００Ａの構成要素についてより詳細に説明する。
【0043】
複数のビルドアップ絶縁層１１１は、それぞれ絶縁材を含んでもよい。絶縁材は、エポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、又はそれらの樹脂と共に無機フィラー、有機フィラー及び／又はガラス繊維（Ｇｌａｓｓ Ｆｉｂｅｒ，Ｇｌａｓｓ Ｃｌｏｔｈ，Ｇｌａｓｓ Ｆａｂｒｉｃ）を含む材料を含んでもよい。例えば、絶縁材は、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ）、ＰＰＧ（Ｐｒｅｐｒｅｇ）などの非感光性絶縁材であってもよいが、それらに限定されるものではなく、それら以外にも、その他の高分子素材が用いられてもよい。また、絶縁材は、ＰＩＤ（Ｐｈｏｔｏ Ｉｍａｇｅａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ）などの感光性絶縁材であってもよい。複数のビルドアップ絶縁層１１１は、互いに実質的に同じ絶縁材を含んでもよく、互いに異なる絶縁材を含んでもよい。
【0044】
複数のビルドアップ配線層１２１は、それぞれ金属を含んでもよい。金属は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、及び／又はそれらの合金などを含んでもよい。複数のビルドアップ配線層１２１は、それぞれ銅（Ｃｕ）を含むことが好ましいが、それに限定されるものではない。複数のビルドアップ配線層１２１は、それぞれ設計デザインに応じて様々な機能を実行することができる。例えば、信号パターン、パワーパターン、グランドパターンなどを含んでもよい。それらのパターンは、それぞれトレース、プレーン、パッドなど、様々な形態を有してもよい。複数のビルドアップ配線層１２１は、それぞれ無電解めっき層（又は化学銅）及び電解めっき層（又は電気銅）を含んでもよい。あるいは、金属箔（又は銅箔）及び電解めっき層（又は電気銅）を含んでもよい。あるいは、金属箔（又は銅箔）、無電解めっき層（又は化学銅）及び電解めっき層（又は電気銅）を含んでもよい。無電解めっき層（又は化学銅）の代わりにスパッタリング層を含んでもよく、必要に応じて、両方とも含んでもよい。
【0045】
複数のビルドアップビア層１３１は、それぞれ金属を含んでもよい。金属は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、及び／又はそれらの合金などを含んでもよい。複数のビルドアップビア層１３１は、それぞれ銅（Ｃｕ）を含むことが好ましいが、それに限定されるものではない。複数のビルドアップビア層１３１は、それぞれビア孔を充填するフィルドビア（ｆｉｌｌｅｄ ＶＩＡ）を含んでもよいが、ビア孔の壁面に沿って配置されるコンフォーマルビア（ｃｏｎｆｏｒｍａｌ ＶＩＡ）を含んでもよい。複数のビルドアップビア層１３１は、設計デザインに応じて様々な機能を実行することができる。例えば、グランドビア、パワービア、信号ビアなどを含んでもよい。複数のビルドアップビア層１３１は、断面上で互いに同じ方向のテーパー形状、例えば断面上で下端部の幅が上端部の幅より広いテーパー形状を有してもよい。複数のビルドアップビア層１３１は、それぞれ無電解めっき層（又は化学銅）及び電解めっき層（又は電気銅）を含んでもよい。無電解めっき層（又は化学銅）の代わりにスパッタリング層を含んでもよく、必要に応じて、両方とも含んでもよい。
【0046】
ガラス層２１１は、非結晶質固体であるガラスを含んでもよい。ガラスは、例えば純粋な二酸化ケイ素（約１００％ＳｉＯ２）、ソーダ石灰ガラス、ホウケイ酸塩ガラス、アルミノケイ酸塩ガラス（ａｌｕｍｉｎｏ－ｓｉｌｉｃａｔｅ ｇｌａｓｓ）などを含んでもよい。ただし、それらに限定されるものではなく、代替的なガラス材料である、例えばフルオロガラス、リン酸ガラス、カルコゲンガラスなども、材料として用いることができる。また、特定の物理的特性を有するガラスを形成するために、その他の添加剤をさらに含んでもよい。そのような添加剤は、炭酸カルシウム（例えば、石灰）及び炭酸ナトリウム（例えば、ソーダ）だけでなく、マグネシウム、カルシウム、マンガン、アルミニウム、鉛、ホウ素、鉄、クロム、カリウム、硫黄及びアンチモン、並びにそれらの元素及び他の元素の炭酸塩及び／又は酸化物を含んでもよい。
【0047】
ガラス層２１１は、ガラス繊維（Ｇｌａｓｓ Ｆｉｂｅｒ，Ｇｌａｓｓ Ｃｌｏｔｈ，Ｇｌａｓｓ Ｆａｂｒｉｃ）などを含む有機絶縁材料、例えばＣＣＬ（Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ）、ＰＰＧ（Ｐｒｅｐｒｅｇ）などとは区別される層であってもよい。例えば、ガラス層２１１は、板ガラス（ｐｌａｔｅ ｇｌａｓｓ）を含んでもよい。ガラス層２１１は、コア層であってもよい。例えば、ガラスコアであってもよい。
【0048】
絶縁層２１２は、絶縁材を含んでもよい。絶縁材は、エポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、又はそれらの樹脂と共に無機フィラー、有機フィラー及び／又はガラス繊維（Ｇｌａｓｓ Ｆｉｂｅｒ，Ｇｌａｓｓ Ｃｌｏｔｈ，Ｇｌａｓｓ Ｆａｂｒｉｃ）を含む材料を含んでもよい。例えば、絶縁材は、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ）、ＰＰＧ（Ｐｒｅｐｒｅｇ）などの非感光性絶縁材であってもよいが、それらに限定されるものではなく、それら以外にも、その他の高分子素材が用いられてもよい。また、絶縁材は、ＰＩＤ（Ｐｈｏｔｏ Ｉｍａｇｅａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ）などの感光性絶縁材であってもよい。絶縁層２１２は、複数のビルドアップ絶縁層１１１と同じ絶縁材を含んでもよく、異なる絶縁材を含んでもよい。
【0049】
第１～第３配線層２２１、２２２、２２３は、それぞれ金属を含んでもよい。金属は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、及び／又はそれらの合金などを含んでもよい。第１～第３配線層２２１、２２２、２２３は、それぞれ銅（Ｃｕ）を含むことが好ましいが、それに限定されるものではない。第１～第３配線層２２１、２２２、２２３は、それぞれ設計デザインに応じて様々な機能を実行することができる。例えば、信号パターン、パワーパターン、グランドパターンなどを含んでもよい。それらのパターンは、それぞれトレース、プレーン、パッドなど、様々な形態を有してもよい。第１～第３配線層２２１、２２２、２２３は、それぞれ無電解めっき層（又は化学銅）及び電解めっき層（又は電気銅）を含んでもよい。あるいは、金属箔（又は銅箔）及び電解めっき層（又は電気銅）を含んでもよい。あるいは、金属箔（又は銅箔）、無電解めっき層（又は化学銅）及び電解めっき層（又は電気銅）を含んでもよい。無電解めっき層（又は化学銅）の代わりにスパッタリング層を含んでもよく、必要に応じて、両方とも含んでもよい。
【0050】
第１及び第２ビア層２３１、２３２は、それぞれ金属を含んでもよい。金属は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、及び／又はそれらの合金などを含んでもよい。第１及び第２ビア層２３１、２３２は、それぞれ銅（Ｃｕ）を含むことが好ましいが、それに限定されるものではない。第１及び第２ビア層２３１、２３２は、それぞれビア孔を充填するフィルドビア（ｆｉｌｌｅｄ ＶＩＡ）を含んでもよいが、ビア孔の壁面に沿って配置されるコンフォーマルビア（ｃｏｎｆｏｒｍａｌ ＶＩＡ）を含んでもよい。第１及び第２ビア層２３１、２３２は、設計デザインに応じて様々な機能を実行することができる。例えば、グランドビア、パワービア、信号ビアなどを含んでもよい。第１及び第２ビア層２３１、２３２は、断面上で互いに同じ方向のテーパー形状、例えば断面上で上端部の幅が下端部の幅より広いテーパー形状を有してもよい。第１及び第２ビア層２３１、２３２は、それぞれ無電解めっき層（又は化学銅）及び電解めっき層（又は電気銅）を含んでもよい。無電解めっき層（又は化学銅）の代わりにスパッタリング層を含んでもよく、必要に応じて、両方とも含んでもよい。
【0051】
【0052】
図７ａを参照すると、第１デタッチキャリア４１０を準備する。第１デタッチキャリア４１０は、例えば、コア層、コア層の両面に積層された銅箔、銅箔上に積層された接合層、及び接合層上に積層された金属層を含む多層構造であってもよい。次に、第１デタッチキャリア４１０上にガラス層２１１を積層する。
【0053】
図７ｂを参照すると、ドリルを用いてガラス層２１１にビア孔ｖを加工する。このとき、金属層がストッパの役割を果たすことができる。
【0054】
図７ｃを参照すると、シード層ｍ１を形成する。シード層ｍ１は、ビア孔ｖの壁面、ガラス層２１１の表面、及び第１デタッチキャリア４１０の露出した部分を覆うことができる。シード層ｍ１は、無電解めっき、例えば化学銅で形成することができる。あるいは、スパッタリングで形成することもできる。
【0055】
図７ｄを参照すると、ドライフィルム４２０を形成し、その後フォトリソグラフィ工程でドライフィルム４２０をパターニングする。
【0056】
図７ｅを参照すると、めっき層ｍ２を形成する。めっき層ｍ２は、電解めっき、例えば電気銅で形成することができる。
【0057】
図７ｆを参照すると、ドライフィルム４２０を除去する。ドライフィルム４２０は、剥離液を用いて除去することができる。
【0058】
図７ｇを参照すると、めっき層ｍ２が形成された領域以外のその他の領域に形成されたシード層ｍ１をエッチングで除去する。一連の過程により、ガラス層２１１に第１配線層２２１と第１ビア層２３１を形成することができる。
【0059】
図７ｈを参照すると、ガラス層２１１上に絶縁層２１２を形成し、ビア孔加工工程、シード層形成工程及びめっき層形成工程を繰り返して、第３配線層２２３と第２ビア層２３２を形成する。絶縁層２１２は、未硬化フィルム状態の絶縁フィルムを積層した後に硬化するか、又は絶縁層２１２を形成する物質を塗布した後に硬化して形成することができる。ビア孔は、レーザ加工で形成することができる。
【0060】
図７ｉを参照すると、第１デタッチキャリア４１０から積層体を分離する。このとき、銅箔をコア層から分離することができ、分離後に積層体に残っている銅箔と接着層や金属層などは適切な方法で除去することができる。
【0061】
図７ｊを参照すると、ガラス層２１１の下面上に第２配線層２２２を形成する。第２配線層２２２も、ＳＡＰ（Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ ＳＡＰ）、ＴＴ（Ｔｅｎｔｉｎｇ）などを用いるめっき工程で形成することができる。その後、必要に応じて、表面処理を行うことができる。
【0062】
一連の過程により、上述した第２基板部２００Ａを形成することができる。一方、工程図では、説明の便宜上、パターンの形状をより簡単に示す。このように、第１デタッチキャリア４１０を用いる工程でガラス層２１１と絶縁層２１２に第１～第３配線層２２１、２２２、２２３と第１及び第２ビア層２３１、２３２を直接形成することができるため、上述した技術的効果を奏することができる。
【0063】
【0064】
図８ａを参照すると、第２デタッチキャリア４３０の両側に第２基板部２００Ａを積層する。このとき、第２デタッチキャリア４３０と第２基板部２００Ａとの間には、必要に応じて、絶縁材４４０が配置されてもよい。絶縁材４４０は、上述した複数のビルドアップ絶縁層１１１と同じ材料を含んでもよい。
【0065】
図８ｂを参照すると、第２基板部２００Ａ上にビルドアップ絶縁層１１１を形成する。ビルドアップ絶縁層１１１は、未硬化フィルム状態の絶縁フィルムを積層した後に硬化するか、又はビルドアップ絶縁層１１１を形成する物質を塗布した後に硬化して形成することができる。
【0066】
図８ｃを参照すると、ビルドアップ絶縁層１１１にビルドアップ配線層１２１とビルドアップビア層１３１を形成する。例えば、ビルドアップ絶縁層１１１にレーザ加工でビア孔を形成し、その後ＳＡＰ（Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ ＳＡＰ）、ＴＴ（Ｔｅｎｔｉｎｇ）などを用いるめっき工程でビルドアップ配線層１２１とビルドアップビア層１３１を形成することができる。
【0067】
図８ｄを参照すると、図８ｂ及び図８ｃの工程を繰り返して、例えばビルドアップ工程を行うことにより、複数のビルドアップ絶縁層１１１、複数のビルドアップ配線層１２１及び複数のビルドアップビア層１３１を含む第１基板部１００Ａを形成する。
【0068】
図８ｅを参照すると、第２デタッチキャリア４３０から第１及び第２基板部１００Ａ、２００Ａの積層体を分離する。絶縁材４４０が共に分離された場合、絶縁材４４０は剥離工程などで除去することができる。
【0069】
図８ｆを参照すると、表面処理、電気検査、ソーイングなどを行うことにより、上述した一例によるプリント回路基板３００Ａを製造することができる。
【0070】
【0071】
図面を参照すると、変形例によるプリント回路基板３００Ｂは、上述した一例によるプリント回路基板３００Ａにおいて、第２基板部２００Ｂがダイツーダイ接続のためのインタコネクト領域Ｒ１を複数含んでもよい。また、第２基板部２００Ｂ上に複数の第１～第３接続部材２６１、２６２、２６３を介してそれぞれ実装され、第２基板部２００Ｂの複数のインタコネクト領域Ｒ１を介して互いに電気的に接続される第１～第３半導体チップ２５１、２５２、２５３をさらに含んでもよい。また、第１基板部１００Ｂの下側に積層されたレジスト層２７１をさらに含んでもよい。また、レジスト層２７１の複数の開口ｈ上にそれぞれ配置された複数の電気接続金属２８１をさらに含んでもよい。例えば、上述した一例によるプリント回路基板３００Ａは、変形例によるプリント回路基板３００Ｂにおいて、パッケージ基板に適用してもよく、変形例によるプリント回路基板３００Ｂは、半導体パッケージ形態の構造を有してもよい。
【0072】
第１～第３半導体チップ２５１、２５２、２５３は、それぞれ数百～数百万個以上の素子が１つのチップ内に集積化された集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）ダイ（Ｄｉｅ）を含んでもよい。ここで、集積回路は、例えば、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラ、アプリケーションプロセッサ（例えば、ＡＰ）、アナログ／デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ＩＣ）などのロジックチップであってもよいが、それらに限定されるものではなく、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、ＨＢＭ（Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）などのメモリチップ、又はＰＭＩＣ（Ｐｏｗｅｒ Ｍａｎａｇｅｍｅｎｔ ＩＣ）などの他の種類であってもよいことは言うまでもない。例えば、第１半導体チップ２５１は、ＧＰＵなどのロジックチップを含んでもよく、第２及び第３半導体チップ２５２、２５３は、ＨＢＭなどのメモリチップを含んでもよい。
【0073】
第１～第３半導体チップ２５１、２５２、２５３は、それぞれアクティブウエハに基づいて形成されたものであってもよく、その場合、それぞれの本体を形成する母材としては、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡｓ）などが用いられてもよい。本体には、様々な回路が形成されてもよい。それぞれの本体には、接続パッドが形成されてもよく、接続パッドは、アルミニウム（Ａｌ）、銅（Ｃｕ）などの導電性物質を含んでもよい。第１～第３半導体チップ２５１、２５２、２５３は、それぞれベアダイ（ｂａｒｅ ｄｉｅ）であってもよく、その場合、接続パッド上には、金属バンプが配置されてもよい。第１～第３半導体チップ２５１、２５２、２５３は、それぞれパッケージダイ（ｐａｃｋａｇｅｄ ｄｉｅ）であってもよく、その場合、接続パッド上に再配線層がさらに形成され、再配線層上に金属バンプが配置されてもよい。
【0074】
第１～第３半導体チップ２５１、２５２、２５３は、複数の第１～第３接続部材２６１、２６２、２６３を介して第２基板部２００Ｂに実装されてもよい。複数の第１～第３接続部材２６１、２６２、２６３は、それぞれ低融点金属、例えばスズ（Ｓｎ）－アルミニウム（Ａｌ）－銅（Ｃｕ）などの半田などで形成されてもよいが、これは一例に過ぎず、材質が特にこれらに限定されるものではない。複数の第１～第３接続部材２６１、２６２、２６３は、それぞれボールなどであってもよい。複数の第１～第３接続部材２６１、２６２、２６３は、それぞれ多重層又は単一層で形成されてもよい。多重層で形成される場合は、銅柱及び半田を含んでもよく、単一層で形成される場合は、スズ－銀半田や銅を含んでもよいが、やはりそれに限定されるものではない。
【0075】
レジスト層２７１は、プリント回路基板３００Ｂの内部構成要素を保護することができる。レジスト層２７１の材料は特に限定されない。例えば、絶縁物質が用いられてもよいが、ここで、絶縁物質としては、半田レジスト（Ｓｏｌｄｅｒ Ｒｅｓｉｓｔ）が用いられてもよい。ただし、それらに限定されるものではなく、ＡＢＦなどが用いられてもよい。レジスト層２７１は、複数のビルドアップ配線層１２１のうち最下側に配置されたビルドアップ配線層１２１のそれぞれの少なくとも一部を露出する複数の開口ｈを有してもよい。複数の開口ｈから露出するパターン上には、表面処理層が形成されてもよく、必要に応じて、アンダーバンプ金属がさらに形成されてもよい。
【0076】
複数の電気接続金属２８１は、プリント回路基板３００Ｂを電子機器のメインボードや他の基板などに接続するための構成である。複数の電気接続金属２８１は、基板３００Ｂの最下層の配線層の少なくとも一部にそれぞれ接続されてもよい。必要に応じて、複数の電気接続金属２８１は、複数のアンダーバンプ金属を介してそれぞれ配置されてもよい。複数の電気接続金属２８１は、導電性物質、例えば半田などで形成されてもよいが、これは一例に過ぎず、材質が特にこれらに限定されるものではない。複数の電気接続金属２８１は、それぞれボール、ピンなどであってもよい。複数の電気接続金属２８１は、それぞれ多重層又は単一層で形成されてもよい。多重層で形成される場合は、銅柱及び半田を含んでもよく、単一層で形成される場合は、スズ－銀半田や銅を含んでもよいが、やはりそれに限定されるものではない。
【0077】
その他の内容、例えば、変形例によるプリント回路基板３００Ｂの第１及び第２基板部１００Ｂ、２００Ｂの構成についての説明は、上述した一例によるプリント回路基板３００Ａなどで説明した内容と実質的に同一であり、よって、重複する説明は省略する。
【0078】
図１０はプリント回路基板の他の一例を概略的に示す断面図である。
【0079】
図面を参照すると、他の例によるプリント回路基板３００Ｃは、第１基板部１００Ｃと、第１基板部１００Ｃ内に埋め込まれる第２基板部２００Ｃとを含んでもよい。第２基板部２００Ｃは、上述した一例によるプリント回路基板の第２基板部２００Ａにおける、インタコネクト領域Ｒ１のみを含んでもよく、例えばダイツーダイインタコネクト用ブリッジの形態を有してもよい。第２基板部２００Ｃは、上部が第１基板部１００Ｃの複数のビルドアップ絶縁層１１１のうち最上側に配置されたビルドアップ絶縁層１１１の上面から露出し、下部と側部がそれぞれ第１基板部１００Ｃの複数のビルドアップ絶縁層１１１で覆われるように、複数のビルドアップ絶縁層１１１内に埋め込まれてもよい。第１基板部１００Ａは、第２基板部２００Ｃの側部と下部を取り囲んでもよい。例えば、第１基板部１００Ａがダイツー基板接続のための配線領域Ｒ２を含んでもよい。
【0080】
その他の内容、例えば、他の例によるプリント回路基板３００Ｃの第１及び第２基板部１００Ｃ、２００Ｃの構成についての説明は、上述した一例によるプリント回路基板３００Ａ、上述した変形例によるプリント回路基板３００Ｂなどで説明した内容と実質的に同一であり、よって、重複する説明は省略する。
【0081】
【0082】
図１１ａを参照すると、第２デタッチキャリア４３０を準備する。
【0083】
図１１ｂを参照すると、第２デタッチキャリア４３０の両側に絶縁材４４０を形成する。必要に応じて、絶縁材４４０上にバリア層４４１、例えばニッケル（Ｎｉ）層を形成してもよい。
【0084】
図１１ｃを参照すると、バリア層４４１上に第２基板部２００Ｃを取り付ける。第２基板部２００Ｃは、上述した図７ａ～図７ｊの工程を参照して製造することができ、ブリッジの形態で製造するためにソーイング工程を追加することができる。
【0085】
図１１ｄを参照すると、バリア層４４１上にビルドアップ配線層１２１を形成する。また、バリア層４４１上にビルドアップ絶縁層１１１を形成し、ビルドアップ絶縁層１１１上にビルドアップ配線層１２１とビルドアップビア層１３１をさらに形成する。ビルドアップ配線層１２１は、ＳＡＰ（Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ ＳＡＰ）、ＴＴ（Ｔｅｎｔｉｎｇ）などを用いるめっき工程で形成することができる。ビルドアップ絶縁層１１１は、未硬化フィルム状態の絶縁フィルムを積層した後に硬化するか、又はビルドアップ絶縁層１１１を形成する物質を塗布した後に硬化して形成することができる。ビルドアップ絶縁層１１１上にさらに形成されたビルドアップ配線層１２１とビルドアップビア層１３１は、ビルドアップ絶縁層１１１にレーザ加工でビア孔を形成し、その後ＳＡＰ（Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ ＳＡＰ）、ＴＴ（Ｔｅｎｔｉｎｇ）などを用いるめっき工程を行うことにより形成することができる。
【0086】
図１１ｅを参照すると、図１１ｄの工程を繰り返して、例えばビルドアップ工程を行うことにより、複数のビルドアップ絶縁層１１１、複数のビルドアップ配線層１２１及び複数のビルドアップビア層１３１を含む第１基板部１００Ｃを形成する。
【0087】
図１１ｆを参照すると、第２デタッチキャリア４３０から第１及び第２基板部１００Ｃ、２００Ｃの積層体を分離する。絶縁材４４０、バリア層４４１などが共に分離された場合、絶縁材４４０は剥離工程で、バリア層４４１はエッチングなどで除去することができる。
【0088】
図１１ｇを参照すると、表面処理、電気検査、ソーイングなどを行うことにより、上述した他の一例によるプリント回路基板３００Ｃを製造することができる。
【0089】
【0090】
図面を参照すると、変形例によるプリント回路基板３００Ｄは、上述した他の一例によるプリント回路基板３００Ｃにおいて、複数の第２基板部２００Ｄが第１基板部１００Ｄの複数のビルドアップ絶縁層１１１内にそれぞれ埋め込まれてもよい。また、第２基板部２００Ｄ上に複数の第１～第３接続部材２６１、２６２、２６３を介してそれぞれ実装され、第２基板部２００Ｄを介して互いに電気的に接続される第１～第３半導体チップ２５１、２５２、２５３をさらに含んでもよい。また、第１基板部１００Ｄの下側に積層されたレジスト層２７１をさらに含んでもよい。また、レジスト層２７１の複数の開口ｈ上にそれぞれ配置された複数の電気接続金属２８１をさらに含んでもよい。例えば、上述した他の一例によるプリント回路基板３００Ｃは、変形例によるプリント回路基板３００Ｄにおいて、パッケージ基板に適用してもよく、変形例によるプリント回路基板３００Ｄは、半導体パッケージ形態の構造を有してもよい。
【0091】
その他の内容、例えば、変形例によるプリント回路基板３００Ｄの第１及び第２基板部１００Ｄ、２００Ｄの構成についての説明は、上述した一例によるプリント回路基板３００Ａ、上述した変形例によるプリント回路基板３００Ｂ、上述した他の一例によるプリント回路基板３００Ｃなどで説明した内容と実質的に同一であり、よって、重複する説明は省略する。
【0092】
図１３はプリント回路基板のさらに他の一例を概略的に示す断面図である。
【0093】
図面を参照すると、さらに他の例によるプリント回路基板３００Ｅは、上述した一例によるプリント回路基板３００Ａにおいて、第２基板部２００Ｅが第２絶縁層２１３をさらに含んでもよい。例えば、第２基板部２００Ｅは、ガラス層２１１と、ガラス層２１１の上側に配置された第１絶縁層２１２と、ガラス層２１１の下側に配置された第２絶縁層２１３と、ガラス層２１１と第１絶縁層２１２との間に配置された第１配線層２２１と、第２絶縁層２１３の下側に配置された第２配線層２２２と、ガラス層２１１と第２絶縁層２１３を一括して貫通して第１及び第２配線層２２１、２２２を接続する第１ビア層２３１と、第１絶縁層２１２の上側に配置された第３配線層２２３と、第１絶縁層２１２を貫通して第１及び第３配線層２２１、２２３を接続する第２ビア層２３２とを含んでもよい。
【0094】
一方、第１ビア層２３１は、第２ビア層２３２より深さがさらに深くてもよい。例えば、第１ビア層２３１は、ガラス層２１１と第２絶縁層２１３を一括して貫通してもよいのに対して、第２ビア層２３２は、第１絶縁層２１２のみを貫通してもよいため、第１ビア層２３１を形成するためのビア孔の深さが第２ビア層２３２を形成するためのビア孔の深さよりさらに深くてもよい。
【0095】
一方、第２絶縁層２１３は、絶縁材を含んでもよい。絶縁材は、エポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、又はそれらの樹脂と共に無機フィラー、有機フィラー及び／又はガラス繊維（Ｇｌａｓｓ Ｆｉｂｅｒ，Ｇｌａｓｓ Ｃｌｏｔｈ，Ｇｌａｓｓ Ｆａｂｒｉｃ）を含む材料を含んでもよい。例えば、絶縁材は、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ）、ＰＰＧ（Ｐｒｅｐｒｅｇ）などの非感光性絶縁材であってもよいが、それらに限定されるものではなく、それら以外にも、その他の高分子素材が用いられてもよい。また、絶縁材は、ＰＩＤ（Ｐｈｏｔｏ Ｉｍａｇｅａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ）などの感光性絶縁材であってもよい。第２絶縁層２１３は、第１絶縁層２１２と同じ絶縁材を含んでもよく、異なる絶縁材を含んでもよい。
【0096】
その他の内容、例えば、さらに他の例によるプリント回路基板３００Ｅの第１及び第２基板部１００Ｅ、２００Ｅの構成についての説明は、上述した一例によるプリント回路基板３００Ａ、上述した変形例によるプリント回路基板３００Ｂ、上述した他の一例によるプリント回路基板３００Ｃ、上述した変形例によるプリント回路基板３００Ｄなどで説明した内容と実質的に同一であり、よって、重複する説明は省略する。
【0097】
【0098】
図１４ａを参照すると、第１デタッチキャリア４１０を準備する。第１デタッチキャリア４１０は、例えば、コア層、及びコア層の両面に積層された銅箔を含む多層構造であってもよい。次に、第１デタッチキャリア４１０上に第２絶縁層２１３を接着層として用いてガラス層２１１を積層する。
【0099】
図１４ｂを参照すると、ドリルを用いてガラス層２１１と第２絶縁層２１３にビア孔ｖを加工する。このとき、銅箔がストッパの役割を果たすことができる。
【0100】
図１４ｃを参照すると、シード層ｍ１を形成する。シード層ｍ１は、ビア孔ｖの壁面、ガラス層２１１の表面、及び第１デタッチキャリア４１０の露出した部分を覆うことができる。シード層ｍ１は、無電解めっき、例えば化学銅で形成することができる。あるいは、スパッタリングで形成することもできる。
【0101】
図１４ｄを参照すると、ドライフィルム４２０を形成し、その後フォトリソグラフィ工程でドライフィルム４２０をパターニングする。
【0102】
図１４ｅを参照すると、めっき層ｍ２を形成する。めっき層ｍ２は、電解めっき、例えば電気銅で形成することができる。
【0103】
図１４ｆを参照すると、ドライフィルム４２０を除去する。ドライフィルム４２０は、剥離液を用いて除去することができる。
【0104】
図１４ｇを参照すると、めっき層ｍ２が形成された領域以外のその他の領域に形成されたシード層ｍ１をエッチングで除去する。一連の過程により、ガラス層２１１及び第２絶縁層２１３に第１配線層２２１と第１ビア層２３１を形成することができる。
【0105】
図１４ｈを参照すると、ガラス層２１１上に第１絶縁層２１２を形成し、ビア孔加工工程、シード層形成工程及びめっき層形成工程を繰り返して、第３配線層２２３と第２ビア層２３２を形成する。第１絶縁層２１２は、未硬化フィルム状態の絶縁フィルムを積層した後に硬化するか、又は第１絶縁層２１２を形成する物質を塗布した後に硬化して形成することができる。ビア孔は、レーザ加工で形成することができる。
【0106】
図１４ｉを参照すると、第１デタッチキャリア４１０から積層体を分離する。このとき、銅箔をコア層から分離することができ、分離後に積層体に残っている銅箔はエッチングなどの適切な方法で除去することができる。
【0107】
図１４ｊを参照すると、第２絶縁層２１３の下面上に第２配線層２２２を形成する。第２配線層２２２も、ＳＡＰ（Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ ＳＡＰ）、ＴＴ（Ｔｅｎｔｉｎｇ）などを用いるめっき工程で形成することができる。その後、必要に応じて、表面処理を行うことができる。
【0108】
一連の過程により、上述した第２基板部２００Ｅを形成することができる。一方、工程図では、説明の便宜上、パターンの形状をより簡単に示す。このように、第１デタッチキャリア４１０を用いる工程でガラス層２１１と第１及び第２絶縁層２１２、２１３に第１～第３配線層２２１、２２２、２２３と第１及び第２ビア層２３１、２３２を直接形成することができるため、上述した技術的効果を奏することができる。
【0109】
【0110】
図１５ａを参照すると、第２デタッチキャリア４３０の両側に第２基板部２００Ｅを積層する。このとき、第２デタッチキャリア４３０と第２基板部２００Ｅとの間には、必要に応じて、絶縁材４４０が配置されてもよい。絶縁材４４０は、上述した複数のビルドアップ絶縁層１１１と同じ材料を含んでもよい。
【0111】
図１５ｂを参照すると、第２基板部２００Ｅ上にビルドアップ絶縁層１１１を形成する。ビルドアップ絶縁層１１１は、未硬化フィルム状態の絶縁フィルムを積層した後に硬化するか、又はビルドアップ絶縁層１１１を形成する物質を塗布した後に硬化して形成することができる。
【0112】
図１５ｃを参照すると、ビルドアップ絶縁層１１１にビルドアップ配線層１２１とビルドアップビア層１３１を形成する。例えば、ビルドアップ絶縁層１１１にレーザ加工でビア孔を形成し、その後ＳＡＰ（Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ ＳＡＰ）、ＴＴ（Ｔｅｎｔｉｎｇ）などを用いるめっき工程でビルドアップ配線層１２１とビルドアップビア層１３１を形成することができる。
【0113】
図１５ｄを参照すると、図１５ｂ及び図１５ｃの工程を繰り返して、例えばビルドアップ工程を行うことにより、複数のビルドアップ絶縁層１１１、複数のビルドアップ配線層１２１及び複数のビルドアップビア層１３１を含む第１基板部１００Ｅを形成する。
【0114】
図１５ｅを参照すると、第２デタッチキャリア４３０から第１及び第２基板部１００Ｅ、２００Ｅの積層体を分離する。絶縁材４４０が共に分離された場合、絶縁材４４０は剥離工程などで除去することができる。
【0115】
図１５ｆを参照すると、表面処理、電気検査、ソーイングなどを行うことにより、上述したさらに他の一例によるプリント回路基板３００Ｅを製造することができる。
【0116】
【0117】
図面を参照すると、変形例によるプリント回路基板３００Ｆは、上述したさらに他の一例によるプリント回路基板３００Ｅにおいて、第２基板部２００Ｆがダイツーダイ接続のためのインタコネクト領域Ｒ１を複数含んでもよい。また、第２基板部２００Ｆ上に複数の第１～第３接続部材２６１、２６２、２６３を介してそれぞれ実装され、第２基板部２００Ｆの複数のインタコネクト領域Ｒ１を介して互いに電気的に接続される第１～第３半導体チップ２５１、２５２、２５３をさらに含んでもよい。また、第１基板部１００Ｆの下側に積層されたレジスト層２７１をさらに含んでもよい。また、レジスト層２７１の複数の開口ｈ上にそれぞれ配置された複数の電気接続金属２８１をさらに含んでもよい。例えば、上述したさらに他の一例によるプリント回路基板３００Ｅは、変形例によるプリント回路基板３００Ｆにおいて、パッケージ基板に適用してもよく、変形例によるプリント回路基板３００Ｆは、半導体パッケージ形態の構造を有してもよい。
【0118】
その他の内容、例えば、変形例によるプリント回路基板３００Ｆの第１及び第２基板部１００Ｆ、２００Ｆの構成についての説明は、上述した一例によるプリント回路基板３００Ａ、上述した変形例によるプリント回路基板３００Ｂ、上述した他の一例によるプリント回路基板３００Ｃ、上述した変形例によるプリント回路基板３００Ｄ、上述したさらに他の一例によるプリント回路基板３００Ｅなどで説明した内容と実質的に同一であり、よって、重複する説明は省略する。
【0119】
図１７はプリント回路基板のさらに他の一例を概略的に示す断面図である。
【0120】
図面を参照すると、さらに他の例によるプリント回路基板３００Ｇは、上述した他の一例によるプリント回路基板３００Ｃにおいて、第２基板部２００Ｇが第２絶縁層２１３をさらに含んでもよい。例えば、第２基板部２００Ｇは、ガラス層２１１と、ガラス層２１１の上側に配置された第１絶縁層２１２と、ガラス層２１１の下側に配置された第２絶縁層２１３と、ガラス層２１１と第１絶縁層２１２との間に配置された第１配線層２２１と、第２絶縁層２１３の下側に配置された第２配線層２２２と、ガラス層２１１と第２絶縁層２１３を一括して貫通して第１及び第２配線層２２１、２２２を接続する第１ビア層２３１と、第１絶縁層２１２の上側に配置された第３配線層２２３と、第１絶縁層２１２を貫通して第１及び第３配線層２２１、２２３を接続する第２ビア層２３２とを含んでもよい。
【0121】
その他の内容、例えば、さらに他の例によるプリント回路基板３００Ｇの第１及び第２基板部１００Ｇ、２００Ｇの構成についての説明は、上述した一例によるプリント回路基板３００Ａ、上述した変形例によるプリント回路基板３００Ｂ、上述した他の一例によるプリント回路基板３００Ｃ、上述した変形例によるプリント回路基板３００Ｄ、上述したさらに他の一例によるプリント回路基板３００Ｅ、上述した変形例によるプリント回路基板３００Ｆなどで説明した内容と実質的に同一であり、よって、重複する説明は省略する。
【0122】
【0123】
図１８ａを参照すると、第２デタッチキャリア４３０を準備する。
【0124】
図１８ｂを参照すると、第２デタッチキャリア４３０の両側に絶縁材４４０を形成する。必要に応じて、絶縁材４４０上にバリア層４４１、例えばニッケル（Ｎｉ）層を形成してもよい。
【0125】
図１８ｃを参照すると、バリア層４４１上に第２基板部２００Ｇを取り付ける。第２基板部２００Ｇは、上述した図１４ａ～図１４ｊの工程を参照して製造することができ、ブリッジの形態で製造するためにソーイング工程を追加することができる。
【0126】
図１８ｄを参照すると、バリア層４４１上にビルドアップ配線層１２１を形成する。また、バリア層４４１上にビルドアップ絶縁層１１１を形成し、ビルドアップ絶縁層１１１上にビルドアップ配線層１２１とビルドアップビア層１３１をさらに形成する。ビルドアップ配線層１２１は、ＳＡＰ（Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ ＳＡＰ）、ＴＴ（Ｔｅｎｔｉｎｇ）などを用いるめっき工程で形成することができる。ビルドアップ絶縁層１１１は、未硬化フィルム状態の絶縁フィルムを積層した後に硬化するか、又はビルドアップ絶縁層１１１を形成する物質を塗布した後に硬化して形成することができる。ビルドアップ絶縁層１１１上にさらに形成されたビルドアップ配線層１２１とビルドアップビア層１３１は、ビルドアップ絶縁層１１１にレーザ加工でビア孔を形成し、その後ＳＡＰ（Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ ＳＡＰ）、ＴＴ（Ｔｅｎｔｉｎｇ）などを用いるめっき工程を行うことにより形成することができる。
【0127】
図１８ｅを参照すると、図１８ｄの工程を繰り返して、例えばビルドアップ工程を行うことにより、複数のビルドアップ絶縁層１１１、複数のビルドアップ配線層１２１及び複数のビルドアップビア層１３１を含む第１基板部１００Ｇを形成する。
【0128】
図１８ｆを参照すると、第２デタッチキャリア４３０から第１及び第２基板部１００Ｇ、２００Ｇの積層体を分離する。絶縁材４４０、バリア層４４１などが共に分離された場合、絶縁材４４０は剥離工程で、バリア層４４１はエッチングなどで除去することができる。
【0129】
図１８ｇを参照すると、表面処理、電気検査、ソーイングなどを行うことにより、上述したさらに他の一例によるプリント回路基板３００Ｇを製造することができる。
【0130】
【0131】
図面を参照すると、変形例によるプリント回路基板３００Ｈは、上述したさらに他の一例によるプリント回路基板３００Ｇにおいて、複数の第２基板部２００Ｈが第１基板部１００Ｈの複数のビルドアップ絶縁層１１１内にそれぞれ埋め込まれてもよい。また、第２基板部２００Ｈ上に複数の第１～第３接続部材２６１、２６２、２６３を介してそれぞれ実装され、第２基板部２００Ｈを介して互いに電気的に接続される第１～第３半導体チップ２５１、２５２、２５３をさらに含んでもよい。また、第１基板部１００Ｈの下側に積層されたレジスト層２７１をさらに含んでもよい。また、レジスト層２７１の複数の開口ｈ上にそれぞれ配置された複数の電気接続金属２８１をさらに含んでもよい。例えば、上述したさらに他の一例によるプリント回路基板３００Ｇは、変形例によるプリント回路基板３００Ｈにおいて、パッケージ基板に適用してもよく、変形例によるプリント回路基板３００Ｈは、半導体パッケージ形態の構造を有してもよい。
【0132】
その他の内容、例えば、変形例によるプリント回路基板３００Ｈの第１及び第２基板部１００Ｈ、２００Ｈの構成についての説明は、上述した一例によるプリント回路基板３００Ａ、上述した変形例によるプリント回路基板３００Ｂ、上述した他の一例によるプリント回路基板３００Ｃ、上述した変形例によるプリント回路基板３００Ｄ、上述したさらに他の一例によるプリント回路基板３００Ｅ、上述した変形例によるプリント回路基板３００Ｆ、上述したさらに他の一例によるプリント回路基板３００Ｇなどで説明した内容と実質的に同一であり、よって、重複する説明は省略する。
【0133】
本発明において、厚さ、幅、長さ、ピッチ、深さなどは、それぞれプリント回路基板を研磨又は切断した断面を基準として走査顕微鏡や光学顕微鏡などで測定することができる。切断断面は、垂直断面又は水平断面であってもよく、必要な切断断面を基準としてそれぞれの数値を測定することができる。数値が一定でない場合は、任意の５地点で測定した値の平均値を数値として決定することができる。ビアの上端部及び／又は下端部の幅は、基板の厚さ方向にビアの中心軸を切断した断面上で測定することができる。ビアの深さとしては、基板の厚さ方向にビアの中心軸を切断した断面上でビアの上端部から下端部までの距離を測定することができる。
【0134】
本発明において、「覆う」という表現は、全体的に覆う場合だけでなく、少なくとも一部を覆う場合を含むことができ、かつ、直接覆う場合だけでなく、間接的に覆う場合も含むことができる。また、「充填する」という表現は、完全に充填する場合だけでなく、ほぼ充填する場合を含むことができ、例えば一部の空隙やボイドなどが存在する場合を含むことができる。
【0135】
本発明において、「実質的に」は、製造工程で発生する工程誤差や位置偏差、測定時の誤差などを含めて判断することができる。例えば、線幅、間隔、厚さ、高さなどが「実質的に同一である」とは、数値が完全に同一である場合だけでなく、ほぼ同程度の数値を有することを含むことができる。また、「実質的にコプラナーである」とは、完全に同一平面に存在する場合だけでなく、ほぼ同一平面に存在する場合を含むことができる。
【0136】
本発明において、「同じ絶縁材」とは、完全に同じ絶縁材である場合だけでなく、同じタイプの絶縁材を含む意味であり得る。よって、絶縁材の組成は、実質的に同一であるが、それらの具体的な組成比は少しずつ異なり得る。
【0137】
本発明において、「断面上で」とは、対象物を垂直に切断したときの断面形状、又は対象物をサイドビューで見たときの断面形状を意味し得る。また、「平面上で」とは、対象物を水平に切断したときの平面形状、又は対象物をトップビューもしくはボトムビューで見たときの平面形状を意味し得る。
【0138】
本発明において、「下側」、「下部」、「下面」などは、便宜上、図面の断面を基準として下方を意味するものとして用い、「上側」、「上部」、「上面」などは、その反対方向を意味するものとして用いた。また、「側部」、「側面」などは、上面及び下面に垂直な方向を意味するものとして用いた。ただし、それらは説明の便宜のために方向を定義したものであり、特許請求の範囲の権利範囲がそのような方向に関する記載に特に限定されるものではないことは言うまでもなく、上下の概念はいつでも変わり得る。
【0139】
本発明において、「接続される」は、直接接続されることだけでなく、接着剤層などを介して間接的に接続されることを含む概念である。また、「電気的に接続される」は、物理的に接続されている場合と接続されていない場合の両方を含む概念である。さらに、「第１」、「第２」などの表現は、ある構成要素と他の構成要素とを区分するために用いられるものであり、当該構成要素の順序及び／又は重要度などを限定するものではない。場合によっては、権利範囲を逸脱しない範囲で、第１構成要素を第２構成要素と命名してもよく、同様に、第２構成要素を第１構成要素と命名してもよい。
【0140】
本発明において用いられた「一例」という表現は、同じ実施形態を意味するものではなく、それぞれ互いに異なる固有の特徴を強調して説明するために提供されたものである。しかし、上記提示された一例は、他の一例の特徴と組み合わせられて実現されることを排除するものではない。例えば、特定の一例に説明されている事項が他の一例に説明されていないとしても、他の一例にその事項と反対であるか矛盾する説明がない限り、他の一例に関する説明と理解され得る。
【0141】
本発明において用いられた用語は、単に一例を説明するために用いられたものであり、本発明を限定する意図ではない。ここで、単数の表現は、文脈上明らかに異なる意味でない限り、複数の表現を含む。
【符号の説明】
【0142】
１０００ 電子機器
１０１０ メインボード
１０２０ チップ関連部品
１０３０ ネットワーク関連部品
１０４０ その他の部品
１０５０ カメラ
１０６０ アンテナ
１０７０ ディスプレイ
１０８０ バッテリ
１０９０ 信号ライン
１１００ スマートフォン
１１１０ マザーボード
１１２０ 部品
１１２１ 部品パッケージ
１１３０ カメラモジュール
１１４０ スピーカー
３００Ａ、３００Ｂ、３００Ｃ、３００Ｄ、３００Ｅ、３００Ｆ、３００Ｇ、３００Ｈ プリント回路基板
１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ、１００Ｅ、１００Ｆ、１００Ｇ、１００Ｈ 第１基板部
２００Ａ、２００Ｂ、２００Ｃ、２００Ｄ、２００Ｅ、２００Ｆ、２００Ｇ、２００Ｈ 第２基板部
１１１ ビルドアップ絶縁層
１２１ ビルドアップ配線層
１３１ ビルドアップビア層
２１１ ガラス層
２１２、２１３ 絶縁層
２２１、２２２、２２３ 配線層
２３１、２３２ ビア層
２５１、２５２、２５３ 半導体チップ
２６１、２６２、２６３ 接続部材
２７１ レジスト層
２８１ 電気接続金属
１０１０ メインボード
１０２０ チップ関連部品
１０３０ ネットワーク関連部品
１０４０ その他の部品
１０５０ カメラ
１０６０ アンテナ
１０７０ ディスプレイ
１０８０ バッテリ
１０９０ 信号ライン
１１００ スマートフォン
１１１０ マザーボード
１１２０ 部品
１１２１ 部品パッケージ
１１３０ カメラモジュール
１１４０ スピーカー
３００Ａ、３００Ｂ、３００Ｃ、３００Ｄ、３００Ｅ、３００Ｆ、３００Ｇ、３００Ｈ プリント回路基板
１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ、１００Ｅ、１００Ｆ、１００Ｇ、１００Ｈ 第１基板部
２００Ａ、２００Ｂ、２００Ｃ、２００Ｄ、２００Ｅ、２００Ｆ、２００Ｇ、２００Ｈ 第２基板部
１１１ ビルドアップ絶縁層
１２１ ビルドアップ配線層
１３１ ビルドアップビア層
２１１ ガラス層
２１２、２１３ 絶縁層
２２１、２２２、２２３ 配線層
２３１、２３２ ビア層
２５１、２５２、２５３ 半導体チップ
２６１、２６２、２６３ 接続部材
２７１ レジスト層
２８１ 電気接続金属
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7a】
【図7b】
【図7c】
【図7d】
【図7e】
【図7f】
【図7g】
【図7h】
【図7i】
【図7j】
【図8a】
【図8b】
【図8c】
【図8d】
【図8e】
【図8f】
【図9】
【図10】
【図11a】
【図11b】
【図11c】
【図11d】
【図11e】
【図11f】
【図11g】
【図12】
【図13】
【図14a】
【図14b】
【図14c】
【図14d】
【図14e】
【図14f】
【図14g】
【図14h】
【図14i】
【図14j】
【図15a】
【図15b】
【図15c】
【図15d】
【図15e】
【図15f】
【図16】
【図17】
【図18a】
【図18b】
【図18c】
【図18d】
【図18e】
【図18f】
【図18g】
【図19】
