2025-1914 単結晶ＳｉＣエピタキシャル成長膜の成膜方法、半導体デバイスの製造方法、複合基板および半導体デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025001914

(43)【公開日】2025-01-09

(54)【発明の名称】単結晶ＳｉＣエピタキシャル成長膜の成膜方法、半導体デバイスの製造方法、複合基板および半導体デバイス

(51)【国際特許分類】

   C30B 29/36 20060101AFI20241226BHJP

   C30B 25/20 20060101ALI20241226BHJP

【ＦＩ】

C30B29/36 A

C30B25/20

【審査請求】未請求

【請求項の数】12

【出願形態】ＯＬ

(21)【出願番号】P 2023101692

(22)【出願日】2023-06-21

(71)【出願人】

【識別番号】313001309

【氏名又は名称】株式会社サイコックス

(74)【代理人】

【識別番号】100134832

【弁理士】

【氏名又は名称】瀧野 文雄

(74)【代理人】

【識別番号】100165308

【弁理士】

【氏名又は名称】津田 俊明

(74)【代理人】

【識別番号】100115048

【弁理士】

【氏名又は名称】福田 康弘

(74)【代理人】

【識別番号】100161001

【弁理士】

【氏名又は名称】渡辺 篤司

(72)【発明者】

【氏名】小林 元樹

(72)【発明者】

【氏名】内田 英次

【テーマコード（参考）】

4G077

【Ｆターム（参考）】

4G077AA03

4G077BE08

4G077DB04

4G077DB07

4G077EA02

4G077EB01

4G077ED06

4G077FD02

4G077FF06

4G077FG01

4G077GA01

4G077HA06

4G077TA04

4G077TA07

4G077TB02

4G077TC06

(57)【要約】

【課題】 欠陥が少ないエピタキシャル成長面を持つ高品質なエピタキシャル膜を有する単結晶ＳｉＣエピタキシャル成長膜の成膜方法、半導体デバイスの製造方法、複合基板および半導体デバイスを提供する。
【解決手段】 多結晶ＳｉＣ基板と単結晶ＳｉＣ膜を備える貼合せ基板の前記単結晶ＳｉＣ膜の成膜対象面に、還元ガス雰囲気下において保持された成膜温度で単結晶ＳｉＣエピタキシャル成長膜を成膜する成膜工程と、前記成膜工程の前に、前記貼合せ基板を前記還元ガス雰囲気下とするために還元ガスを導入する還元ガス導入工程と、を含み、前記成膜温度は１５００℃未満であり、前記還元ガスにより前記単結晶ＳｉＣ膜の前記成膜対象面がエッチングされるエッチング量は０．１μｍ以下である、単結晶ＳｉＣエピタキシャル成長膜の成膜方法。
【選択図】 図１

【特許請求の範囲】

【請求項1】

多結晶ＳｉＣ基板と単結晶ＳｉＣ膜を備える貼合せ基板の前記単結晶ＳｉＣ膜の成膜対象面に、還元ガス雰囲気下において保持された成膜温度で単結晶ＳｉＣエピタキシャル成長膜を成膜する成膜工程と、
前記成膜工程の前に、前記貼合せ基板を前記還元ガス雰囲気下とするために還元ガスを導入する還元ガス導入工程と、
を含み、
前記成膜温度は１５００℃未満であり、
前記還元ガスにより前記単結晶ＳｉＣ膜の前記成膜対象面がエッチングされるエッチング量は０．１μｍ以下である、単結晶ＳｉＣエピタキシャル成長膜の成膜方法。

【請求項2】

前記還元ガス導入工程では、雰囲気温度が前記成膜温度である場合に前記還元ガスの導入を開始する、請求項１に記載の単結晶ＳｉＣエピタキシャル成長膜の成膜方法。

【請求項3】

前記還元ガス導入工程では、前記成膜温度よりも低い雰囲気温度を９０秒以下保持する、請求項１に記載の単結晶ＳｉＣエピタキシャル成長膜の成膜方法。

【請求項4】

前記還元ガス導入工程では、前記還元ガスの導入を開始する導入開始温度が前記成膜温度よりも低く、前記導入開始温度から前記成膜温度まで雰囲気温度が単調増加するように昇温させる、請求項１に記載の単結晶ＳｉＣエピタキシャル成長膜の成膜方法。

【請求項5】

前記還元ガス導入工程では、雰囲気温度を前記成膜温度まで昇温させ、前記成膜温度まで昇温後に当該成膜温度を保持する、請求項１に記載の単結晶ＳｉＣエピタキシャル成長膜の成膜方法。

【請求項6】

前記還元ガスによりエッチングされる前記単結晶ＳｉＣ膜の前記成膜対象面は、ＣＭＰ研磨された表面である、請求項１に記載の単結晶ＳｉＣエピタキシャル成長膜の成膜方法。

【請求項7】

前記還元ガス導入工程の前に、前記単結晶ＳｉＣ膜の表面をＣＭＰ研磨して前記成膜対象面を得るＣＭＰ研磨工程を含み、前記ＣＭＰ研磨により０．３μｍ以下の厚さを研磨する、請求項１に記載の単結晶ＳｉＣエピタキシャル成長膜の成膜方法。

【請求項8】

前記成膜温度は、前記単結晶ＳｉＣエピタキシャル成長膜の成膜速度を１０μｍ／ｈとする温度以上である、請求項１に記載の単結晶ＳｉＣエピタキシャル成長膜の成膜方法。

【請求項9】

請求項１に記載の単結晶ＳｉＣエピタキシャル成長膜の成膜方法により得られる、順に、多結晶ＳｉＣ基板と、単結晶ＳｉＣ膜と、単結晶ＳｉＣエピタキシャル成長膜が積層する複合基板の前記単結晶ＳｉＣエピタキシャル成長膜に、半導体素子の構成要素を形成する工程を含む、半導体デバイスの製造方法。

【請求項10】

順に、多結晶ＳｉＣ基板と、単結晶ＳｉＣ膜と、単結晶ＳｉＣエピタキシャル成長膜が積層する複合基板であって、
前記単結晶ＳｉＣ膜は、ダメージ領域が除去された膜であり、
前記複合基板の積層方向における前記単結晶ＳｉＣ膜の厚みは１μｍ以下であり、
前記単結晶ＳｉＣエピタキシャル成長膜の主面の欠陥密度は１個／ｃｍ^２以下である、複合基板。

【請求項11】

前記複合基板の積層方向における前記単結晶ＳｉＣ膜の厚みは０．２７μｍ以上である、請求項１０に記載の複合基板。

【請求項12】

請求項１０に記載の複合基板を用いた半導体デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、単結晶ＳｉＣエピタキシャル成長膜の成膜方法、半導体デバイスの製造方法、複合基板および半導体デバイスに関する。

【背景技術】

【0002】

多結晶ＳｉＣ（炭化ケイ素）などの支持基板上に単結晶ＳｉＣ薄膜を備えるＳｉＣ貼合せ基板を得る方法として、単結晶ＳｉＣ基板の表面から水素イオンを注入して水素イオン注入層を形成し、水素イオン注入層が形成された単結晶ＳｉＣ基板の表面に単結晶ＳｉＣとは異なる材料からなる支持基板を接合したのちに水素イオン注入層で単結晶ＳｉＣ基板を剥離する技術がある。このような技術により得られたＳｉＣ貼合せ基板の単結晶ＳｉＣ薄膜の表面に対して研磨や水素エッチングなどを行なった後に、この単結晶ＳｉＣ薄膜の表面にＳｉＣをエピタキシャル成長させることが知られている。（例えば、特許文献１）

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１２－１４６６９５号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ＳｉＣ貼合せ基板の単結晶ＳｉＣ薄膜上にＳｉＣをエピタキシャル成長させる際の温度条件については、ＳｉＣ貼合せ基板ではない単結晶ＳｉＣ基板上へのＳｉＣのエピタキシャル成長と同様に１５００℃～１６００℃程度とすることで、エピタキシャル成長層の成長速度を速くすることができる。ＳｉＣ貼合せ基板の単結晶ＳｉＣ薄膜上またはＳｉＣ貼合せ基板ではない単結晶ＳｉＣ基板上にＳｉＣのエピタキシャル成長を行なう前には、エピタキシャル成長させる表面のＣＭＰ研磨（化学機械的研磨：Ｃｈｅｍｏ－Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）や水素エッチングなどを行なって、その表面を平滑化して表面粗さを小さくしている。

【0005】

しかしながら、このように化学的な研磨やエッチングにより表面上は欠陥がないように表面を平滑化しても、表面には目に見えない潜傷などが残っており、特に高い成長速度でのＳｉＣのエピタキシャル成長を行なう場合は成膜したエピタキシャル成長層の表面欠陥が多くなってしまう、という課題がある。また、特にＳｉＣ貼合せ基板の単結晶ＳｉＣ薄膜上にＳｉＣをエピタキシャル成長させようとする場合、エピタキシャル成長を開始する前のＣＭＰ研磨や水素エッチングを強く行なってしまうと支持基板上に貼り合わせた単結晶ＳｉＣ薄膜が消失してしまい、必要なエピタキシャル成長層を得ることができない、という課題がある。

【0006】

以下に説明する各実施の形態は、これらの課題を解決するためになされたものであり、欠陥が少ないエピタキシャル成長面を持つ高品質なエピタキシャル膜を有する単結晶ＳｉＣエピタキシャル成長膜の成膜方法、半導体デバイスの製造方法、複合基板および半導体デバイスを提供することを目的とする。

【課題を解決するための手段】

【0007】

上記の課題を解決するため、本発明の単結晶ＳｉＣエピタキシャル成長膜の成膜方法は、多結晶ＳｉＣ基板と単結晶ＳｉＣ膜を備える貼合せ基板の前記単結晶ＳｉＣ膜の成膜対象面に、還元ガス雰囲気下において保持された成膜温度で単結晶ＳｉＣエピタキシャル成長膜を成膜する成膜工程と、前記成膜工程の前に、前記貼合せ基板を前記還元ガス雰囲気下とするために還元ガスを導入する還元ガス導入工程と、を含み、前記成膜温度は１５００℃未満であり、前記還元ガスにより前記単結晶ＳｉＣ膜の前記成膜対象面がエッチングされるエッチング量は０．１μｍ以下である。

【0008】

また、上記の課題を解決するため、本発明の半導体デバイスの製造方法は、上記本発明の単結晶ＳｉＣエピタキシャル成長膜の成膜方法により得られる、順に、多結晶ＳｉＣ基板と、単結晶ＳｉＣ膜と、単結晶ＳｉＣエピタキシャル成長膜が積層する複合基板の前記単結晶ＳｉＣエピタキシャル成長膜に、半導体素子の構成要素を形成する工程を含む。

【0009】

また、上記の課題を解決するため、本発明の複合基板は、順に、多結晶ＳｉＣ基板と、単結晶ＳｉＣ膜と、単結晶ＳｉＣエピタキシャル成長膜が積層する複合基板であって、前記単結晶ＳｉＣ膜は、ダメージ領域が除去された膜であり、前記複合基板の積層方向における前記単結晶ＳｉＣ膜の厚みは１μｍ以下であり、前記単結晶ＳｉＣエピタキシャル成長膜の主面の欠陥密度は１個／ｃｍ^２以下である。

【0010】

また、上記の課題を解決するため、本発明の半導体デバイスは、上記本発明の複合基板を用いた半導体デバイスである。

【発明の効果】

【0011】

各実施の形態によれば、欠陥が少ないエピタキシャル成長面を持つ高品質なエピタキシャル膜を有する単結晶ＳｉＣエピタキシャル成長膜の成膜方法、半導体デバイスの製造方法、複合基板および半導体デバイスを提供することができる。

【図面の簡単な説明】

【0012】

【図1】貼合せ基板１００を模式的に示す斜視図である。

【図2】複合基板５００を模式的に示す斜視図である。

【図3】単結晶ＳｉＣエピタキシャル成長膜４００の成膜方法における温度シーケンスの一例を示す図である。

【図4】図３とは異なる、単結晶ＳｉＣエピタキシャル成長膜４００の成膜方法における温度シーケンスの一例を示す図である。

【図5】図３、４とは異なる、単結晶ＳｉＣエピタキシャル成長膜４００の成膜方法における温度シーケンスの一例を示す図である。

【図6】透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて撮影した単結晶ＳｉＣ膜の側面断面図である。

【発明を実施するための形態】

【0013】

以下、図面を参照しつつ、実施形態の一例について説明する。

【0014】

［単結晶ＳｉＣエピタキシャル成長膜の成膜方法］
単結晶ＳｉＣエピタキシャル成長膜の成膜方法としては、ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法（化学気相成長法）が挙げられる。また、ＣＶＤ法に用いることのできる装置としては、枚葉式の横形ＣＶＤ装置が挙げられる。ＣＶＤ法は装置構成が簡単であり、ガスのオン／オフの動作によってエピタキシャル成長膜の成長を制御できるため、エピタキシャル膜の制御性、再現性に優れた成長方法である。

【0015】

［貼合せ基板］
図１に示す貼合せ基板１００は、多結晶ＳｉＣ基板２００と、多結晶ＳｉＣ基板２００の表面に接合された単結晶ＳｉＣ膜３００を備える。貼合せ基板１００は、半導体素子の構成要素を形成する部分を品質の良い単結晶ＳｉＣ膜３００を用いて、それを支持基板である多結晶ＳｉＣ基板２００に接合することで、低コストな支持基板部と高品質な単結晶ＳｉＣを兼ね備えた基板となる。

【0016】

貼合せ基板１００は、例えば、単結晶ＳｉＣ基板の表面から水素イオンを注入して水素イオン注入層を形成し、水素イオン注入層が形成された単結晶ＳｉＣ基板の表面に多結晶ＳｉＣ基板２００を接合し、その後に水素イオン注入層で単結晶ＳｉＣ基板を剥離して単結晶ＳｉＣ膜３００を形成する技術により、製造することができる。

【0017】

（多結晶ＳｉＣ基板）
多結晶ＳｉＣ基板２００としては、例えばＣＶＤ法により成膜された多結晶のＳｉＣで形成された基板を用いることができる。多結晶ＳｉＣ基板２００の形状の一例を挙げると、厚さが２００μｍ～５００μｍで、大きさが４インチ～８インチ径の円盤状である。例えば厚さが３５０μｍ程度の６インチの円盤状に形成される。なお、多結晶ＳｉＣ基板２００の多結晶ＳｉＣは、４Ｈ－ＳｉＣ結晶、６Ｈ－ＳｉＣ結晶および３Ｃ－ＳｉＣ結晶の何れか、あるいはその混合物で構成されている。

【0018】

（単結晶ＳｉＣ膜）
単結晶ＳｉＣ膜３００は、単結晶のＳｉＣで、直径の大きさは、多結晶ＳｉＣ基板２００と同一で４インチ～８インチ径である。成膜対象面３１０を形成する前の厚さは、特に限定はないが、例えば厚さが０．３μｍ～２．０μｍ程度であってもよい。

【0019】

単結晶ＳｉＣ膜３００としては、例えば昇華法等により作成した炭化珪素のバルク単結晶から加工して得た、エピタキシャル膜成膜用の円盤状の４Ｈ－ＳｉＣ単結晶を用いるほか、昇華法等により単結晶に形成した４Ｈ－ＳｉＣエピタキシャル層を用いることができる。また、ドーパント濃度が５×１０^１８ｃｍ^－３～８×１０^１８ｃｍ^－３であるものを用いることができる。ドーパントとしては、ホウ素、ガリウム、リン、バナジウム、窒素等が挙げられる。

【0020】

単結晶ＳｉＣエピタキシャル成長膜の成膜方法としては、以下の成膜工程と還元ガス導入工程とを含む。

【0021】

［成膜工程］
成膜工程は、貼合せ基板１００の単結晶ＳｉＣ膜３００の成膜対象面３１０に、還元ガス雰囲気下において保持された成膜温度で単結晶ＳｉＣエピタキシャル成長膜４００を成膜する工程である。この工程により、単結晶ＳｉＣエピタキシャル成長膜４００が形成された複合基板５００が得られる（図２）。

【0022】

図３に、単結晶ＳｉＣエピタキシャル成長膜４００の成膜方法における温度シーケンスの一例を示す。図３において縦軸は雰囲気温度（Ｔ）の上昇、横軸は時間（ｔ）の経過を示す。また、太い矢印は原料ガスを導入するタイミングと、そのタイミング以降は原料ガスの導入を継続していることを示しており、図３においては時間ｔ４において原料ガスを導入し、ｔ４以降は原料ガスの導入を継続している状態である。そして、細い矢印は還元ガスを導入するタイミングと、そのタイミング以降は導入を継続していることを示しており、図４においては時間ｔ３において還元ガスを導入し、ｔ３以降は還元ガスの導入を継続している状態である。すなわち、図３では時間ｔ３において還元ガス導入工程を開始し、時間ｔ４において成膜工程を開始する。また、時間ｔ３は、成膜室内の雰囲気温度が成膜温度Ｔ１となった時間である。

【0023】

単結晶ＳｉＣエピタキシャル成長膜４００の成膜の手順の概略の一例としては、まず、ＣＶＤ装置の成膜室に貼合せ基板１００を入れ、成膜室内の雰囲気温度を室温から成膜温度Ｔ１まで昇温させ、原料ガスや還元ガスを適切なタイミングで成膜室内へ導入する例が挙げられる。還元ガス雰囲気下において成膜温度Ｔ１を保持し、成膜温度Ｔ１の保持が安定したら、成膜室へ原料ガスを導入する。この原料ガスの導入により、成膜工程が開始される。なお、図３において雰囲気温度を室温から成膜温度Ｔ１まで昇温させる際、時間ｔ１から時間ｔ２までの間雰囲気温度を温度Ｔ２に保持している例を示しているが、雰囲気温度の室温から成膜温度Ｔ１までの昇温については単調増加的に行うことも含め、これ以外の各種のシーケンスを適用してよい。

【0024】

〈成膜温度〉
成膜工程において、成膜温度Ｔ１は１５００℃未満とする。成膜温度Ｔ１を１５００℃未満にすることで、エピタキシャル成長の成長速度を落として単結晶ＳｉＣ膜３００の成膜対象面３１０に単結晶ＳｉＣをエピタキシャル成長させる。これにより、欠陥のない平坦な成長面４１０を持ち、かつ膜厚およびｎ型ドーパント濃度の均一性、再現性の高い高品質な単結晶ＳｉＣエピタキシャル成長膜４００を得ることができる。

【0025】

特に、単結晶ＳｉＣエピタキシャル成長膜４００の成長面４１０にステップバンチングが発生すると、これによって成長面４１０の平滑性が損なわれ、表面粗さＳａが０．３ｎｍ以上となってしまう。ただし、成膜温度Ｔ１を１５００℃未満の低温にすることで、ステップバンチングの発生を抑制することができ、成長面４１０の平滑性を満足することができる。

【0026】

ただし、成膜温度Ｔ１を低くすることでエピタキシャル成長の成長速度が遅くなり、製造効率が低下するおそれがある。これを考慮すると、成膜温度Ｔ１の下限値は、単結晶ＳｉＣエピタキシャル成長膜４００の成膜速度を１０μｍ／ｈとする温度以上であることが好ましい。

【0027】

〈成膜温度以外の成膜条件〉
（混合ガス）
炭化珪素の原料となる珪素源ガスと炭素源ガスが原料ガスとなり、原料ガスとさらにこれらの原料ガスを運搬する役目を持つアルゴンガスやヘリウムガス等の希ガス等のキャリアガスや還元ガスを混合したものが、混合ガスとなる。混合ガスは更に適宜窒素ガス等のドーパントガスやアルゴンガスを含んでもよい。これらのガスを混合した混合ガスを成膜室内の成膜対象面３１０へ導入し、単結晶ＳｉＣエピタキシャル成長膜４００を成膜させる。

【0028】

（原料ガス）
珪素源ガスとしては、成膜対象面３１０へ単結晶ＳｉＣエピタキシャル成長膜４００を問題なく成膜できれば、特に限定されない。例えば、単量体であるＳｉＨ_４、ＳｉＨ_３Ｃｌ、ＳｉＨ_２Ｃｌ_２、ＳｉＨＣｌ_３、およびＳｉＣｌ_４からなる群から選ばれた１種又は２種以上を珪素源ガスとして用いることができる。

【0029】

また、炭素源ガスとしては、成膜対象面３１０へ単結晶ＳｉＣエピタキシャル成長膜４００を問題なく成膜できれば、特に限定されない。常温付近でガス状態であってハンドリングする上で好都合であることから、炭素数が５以下の飽和炭化水素、又は、炭素数が５以下の不飽和炭化水素からなる炭素源ガスであるのがよく、これらの１種又は２種以上を混合したものを好適に用いることができる。特に、炭素数が５以下の炭化水素から選ばれた１種または２種以上であり、メタン、エタン、プロパン、ブタンやこれらに類似する炭化水素ガスを、適宜炭素源ガスとして用いることができる。

【0030】

さらに、単結晶ＳｉＣエピタキシャル成長膜４００を成膜する場合には、前記珪素源ガスにおける珪素原子数に対する前記炭素源ガスにおける炭素原子数の比（Ｃ／Ｓｉ）が重要であり、Ｃ／Ｓｉを０．７～１．３に制御することにより、成膜対象面３１０に単結晶ＳｉＣエピタキシャル成長膜４００をエピタキシャル成長させることが容易となり、成長速度を大きくすることができて生産性の向上に繋がる。Ｃ／Ｓｉが０．７～１．３から外れた場合には、珪素原子と炭素原子の存在割合のバランスが悪くなることで、成膜が困難となるおそれや、成膜速度が遅くなるおそれ、成膜に関与しない原料ガスが増えて原料ガスが無駄になるおそれがある。例えば、Ｃ／Ｓｉが０．７未満であると、未反応のＳｉが金属状態で膜に付着（ドロップレット）してしまうおそれがあり、欠陥発生の原因となる。また、Ｃ／Ｓｉが１．３を超えると、バンチングと呼ばれる表面段差が発生するおそれがあり、デバイスを作製する上で悪影響を与えることがある。より好ましくは、Ｃ／Ｓｉを０．８～１．２とする。

【0031】

原料ガスの流量は特に限定されないが、Ｃ／Ｓｉを適宜最適化しつつ、還元ガスやキャリアガス等で希釈した状態とし、例えば５～１５体積％、より好ましくは８～１２体積％に希釈した珪素源ガスの流量を毎分３００～６００ｃｃ、より好ましくは４００～５００ｃｃとし、５～１５体積％、より好ましくは８～１２体積％に希釈した炭素源ガスの流量を毎分５０～１５０ｃｃ、より好ましくは８０～１２０ｃｃに設定することができる。

【0032】

（還元ガス）
還元ガスとしては、ＳｉＣの成膜を促すことのできるＨ_２ガスを用いることができる。還元ガスの流量は特に限定されないが、還元ガスは原料ガスを希釈する役割もあることから、例えば毎分５０～２００Ｌの流量に設定することができる。

【0033】

（成長速度）
欠陥が少ないエピタキシャル成長面を持つ高品質なエピタキシャル膜を有する単結晶ＳｉＣエピタキシャル成長膜４００を成膜するにおいて、炭化珪素単結晶薄膜の成長速度は１０～７０μｍ／ｈ、好ましくは１0～３０μｍ／ｈとするのが好適である。このような成長速度にするためには、上記のように混合ガスにおける原料ガスの濃度や流量を適宜調整すればよい。

【0034】

（圧力）
単結晶ＳｉＣエピタキシャル成長膜４００の成長圧力については、単結晶ＳｉＣエピタキシャル成長膜４００をＣＶＤ成長させる際の一般的な条件を採用することができる。例えば、成長圧力を９～１１ｋＰａ、より好ましくは９．５～１０．５ｋＰａの範囲とするのがよい。

【0035】

その他の条件については、単結晶ＳｉＣエピタキシャル成長膜４００をＣＶＤ成長させる際の一般的な条件を採用することができる。

【0036】

［還元ガス導入工程］
還元ガス導入工程は、貼合せ基板１００を還元ガス雰囲気下とするために還元ガスを導入する工程である。例えば還元ガスを成膜室内へ導入することで、貼合せ基板１００を還元ガス雰囲気下とすることができる。原料ガスを用いて成膜工程を開始する前に、成膜する際の温度や圧力、雰囲気ガス等の条件を安定化させることが重要であることから、還元ガス導入工程は成膜工程の前に行う。

【0037】

また、還元ガスはＳｉＣをエッチングする性質があり、本実施形態では単結晶ＳｉＣ膜３００の成膜対象面３１０が還元ガスによってエッチングされる。そして、エッチングが進行すると、部分的に単結晶ＳｉＣ膜３００が消滅して成膜対象面３１０において多結晶ＳｉＣ基板２００が露出してしまうおそれがあり、多結晶ＳｉＣ基板２００が露出した部分には単結晶ＳｉＣエピタキシャル成長膜４００は成長しないため、多結晶ＳｉＣ基板２００の露出を防止する必要がある。

【0038】

多結晶ＳｉＣ基板２００の露出を防止するため、還元ガスにより単結晶ＳｉＣ膜３００の成膜対象面３１０がエッチングされるエッチング量は単結晶ＳｉＣ膜３００の膜厚未満である必要があり、具体的には０．１μｍ以下、より好ましくは０．０８μｍ以下とする。なお、当該エッチング量の下限は０μｍであることが理想であるものの、還元ガスとしてＨ_２ガスを用いるとわずかであっても成膜対象面３１０がエッチングされることから、当該エッチング量は０．０１～０．１μｍであることが好ましい。

【0039】

当該エッチング量は、還元ガスの流量、成膜室内の雰囲気温度や圧力等によって制御することができる。

【0040】

〈還元ガス導入工程における温度シーケンス〉
図４は、図３とは異なる、単結晶ＳｉＣエピタキシャル成長膜４００の成膜方法における温度シーケンスの一例を示す図である。図４では時間ｔ１において還元ガス導入工程を開始し、時間ｔ４において成膜工程を開始する。そして、時間ｔ３は、成膜室内の雰囲気温度が成膜温度Ｔ１となった時間である。また、図５は、図３、４とは異なる、単結晶ＳｉＣエピタキシャル成長膜４００の成膜方法における温度シーケンスの一例を示す図である。図３では時間ｔ１において還元ガス導入工程を開始し、時間ｔ４において成膜工程を開始する。また、時間ｔ３は、成膜室内の雰囲気温度が成膜温度Ｔ１となった時間である。以下、図３～５を参照しつつ、還元ガス導入工程における成膜室内の雰囲気温度の例について説明する。

【0041】

還元ガス導入工程では、成膜室内の雰囲気温度を成膜温度Ｔ１まで昇温させ、成膜温度Ｔ１まで昇温後に成膜温度Ｔ１を保持することが好ましい。図３～５において、時間ｔ３において成膜温度Ｔ１まで昇温したら、成膜を開始する時間ｔ４まで成膜温度Ｔ１を保持している。原料ガスを用いて成膜工程を開始する前に、成膜する際の温度や圧力、雰囲気ガス等の条件を安定化させることが重要であることから、還元ガス導入工程において雰囲気温度が成膜温度Ｔ１まで昇温したらこの温度を安定して保持できるように成膜装置を制御することが好ましく、成膜温度Ｔ１を保持する状態が安定したら、成膜室内に原料ガスを導入して成膜工程を開始する。

【0042】

成膜室内へ還元ガスを導入するタイミングとしては、例えば図３に示すように、成膜室内の雰囲気温度が成膜温度Ｔ１である場合に還元ガスの導入を開始してもよい。

【0043】

また、図４に示すように、成膜温度Ｔ１よりも低い雰囲気温度Ｔ２である時間ｔ１において還元ガスの導入を開始してもよい。そして、この雰囲気温度Ｔ２を時間ｔ１から時間ｔ２まで保持してもよい。雰囲気温度Ｔ２を保持する時間ｔ１から時間ｔ２までの間は、例えば９０秒以下としてもよく、より好ましくは６０秒以下、さらに好ましくは３０秒以下とできる。

【0044】

ここで、雰囲気温度Ｔ２は成膜温度Ｔ１よりも低い温度であればよいが、例えば、Ｈ_２ガスによって成膜対象面３１０におけるＳｉＣがエッチングされるエッチング温度をＴ２としてもよい。エッチング温度の下限の一例としては、Ｈ_２ガスによりＳｉＣがエッチング反応を開始する温度であり、また、エッチング温度の上限の一例としては、単結晶ＳｉＣエピタキシャル成長膜４００の成膜を開始する温度である。より具体的には、エッチング温度をＴ２とする場合、１０００℃≦Ｔ２≦１４８０℃であり、さらに好ましくは、１２００℃≦Ｔ２≦１４８０℃である。

【0045】

また、雰囲気温度Ｔ２を保持しなくてもよく、図５に示すように、還元ガスの導入を開始する導入開始温度Ｔ３が成膜温度Ｔ１よりも低く、導入開始温度Ｔ３から成膜温度Ｔ１まで雰囲気温度が単調増加するように昇温させる条件としてもよい。なお、Ｔ３はＴ２と同じ温度でもよく、Ｔ２よりも高い温度であってもよく、Ｔ２よりも低い温度であってもよい。

【0046】

還元ガスによりエッチングされる単結晶ＳｉＣ膜３００の成膜対象面３１０は、ＣＭＰ研磨された表面であってもよい。ＣＭＰ研磨されることで成膜対象面３１０は平滑化して表面粗さが小さくなり、平坦な表面となることから、このような表面に対して成膜することにより、欠陥が少ないエピタキシャル成長面を持つ高品質なエピタキシャル膜を形成することができる。

【0047】

（ＣＭＰ研磨工程）
成膜対象面３１０がＣＭＰ研磨された表面である貼合せ基板１００を得るには、このような貼合せ基板１００を購入等により入手してもよいが、還元ガス導入工程の前に、単結晶ＳｉＣ膜３００の表面をＣＭＰ研磨して成膜対象面３１０を得るＣＭＰ研磨工程を行ってこのような貼合せ基板１００を得てもよい。

【0048】

ＣＭＰ研磨により単結晶ＳｉＣ膜３００の厚みは薄くなってしまうため、多結晶ＳｉＣ基板２００が露出しないよう、単結晶ＳｉＣ膜３００を研磨する厚さは０．３μｍ以下、より好ましくは０．１μｍ以下とすることが好ましい。

【0049】

ＣＭＰによる成膜対象面３１０の研磨としては、単結晶ＳｉＣのＣＭＰの手法として公知の研磨方法や研磨装置を用いることができる。例えば、研磨装置としては、円形の定盤の上に研磨パッドを貼り付け、その上にスラリーを滴下しながら、貼合せ基板１００を保持したキャリアと接触させながら共に回転させることのできる、ロータリータイプの研磨装置を用いることができる。また、研磨に使用するスラリーも適宜公知のものを使用することができる。

【0050】

［半導体デバイスの製造方法］
上記の単結晶ＳｉＣエピタキシャル成長膜の成膜方法により、順に、多結晶ＳｉＣ基板２００と、単結晶ＳｉＣ膜３００と、単結晶ＳｉＣエピタキシャル成長膜４００が積層する複合基板５００が得られる。半導体デバイスの製造方法では、この複合基板５００の単結晶ＳｉＣエピタキシャル成長膜４００に、半導体素子の構成要素を形成する工程を含む。半導体素子の構成要素としては回路パターンが挙げられる。

【0051】

また、半導体デバイスの製造方法としては、形成した回路パターンを樹脂等で保護するための表面保護層を形成する工程や、表面保護層を形成後、回路パターンを形成した面とは反対の裏面側を研削加工し、多結晶ＳｉＣ基板２００を薄層化するバックグラインド処理工程を含んでもよい。さらに、バックグラインド処理工程後に裏面電極としてドレイン電極を形成する工程や、半導体デバイスの表面保護層を除去し、ダイヤモンドブレード等を用いて半導体デバイスを切断してダイを形成するダイシングを行ってもよい。

【0052】

［複合基板］
複合基板５００は、順に、多結晶ＳｉＣ基板２００と、単結晶ＳｉＣ膜３００と、単結晶ＳｉＣエピタキシャル成長膜４００が積層する基板である（図２）。複合基板５００は、上記実施形態の単結晶ＳｉＣエピタキシャル成長膜の成膜方法により製造できる。

【0053】

上記のように、貼合せ基板１００は、例えば水素イオン注入層で単結晶ＳｉＣ基板を剥離して、多結晶ＳｉＣ基板２００に単結晶ＳｉＣ膜３００を形成することにより製造される。この水素イオンの注入という注入ダメージや剥離のダメージにより、単結晶ＳｉＣ膜３００の表面には結晶欠陥を有するダメージ領域が生じることとなる。このダメージ領域は、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて確認することが可能である。例えば、図６に示すＴＥＭを用いて撮影した単結晶ＳｉＣ膜３００の側面断面図において、図６（Ａ）の単結晶ＳｉＣ膜３００の表面には厚さ１００ｎｍ程度の層状のダメージ領域３２０が存在する。

【0054】

このダメージ領域３２０が存在する状態で単結晶ＳｉＣエピタキシャル成長膜を成膜しても、表面欠陥の多いエピタキシャル成長膜となってしまうため、ＣＭＰ研磨やＨ_２ガスによるエッチングなどにより、ダメージ領域３２０を除去して成膜対象面３１０を形成する（図６（Ｂ））。

【0055】

また、このような研磨やエッチングにより成膜対象面３１０の表面上は欠陥がないように表面を平滑化しても、成膜対象面３１０には目に見えない潜傷などが残っていることにより、成膜した単結晶ＳｉＣエピタキシャル成長膜４００の表面欠陥が多くなってしまうおそれがある。よって、単結晶ＳｉＣ膜３００はダメージ領域３２０が完全に除去された膜であることが好ましい。さらにはダメージ領域３２０のみならず、多結晶ＳｉＣ基板２００の露出を防止しつつもダメージ領域３２０の下にある単結晶ＳｉＣ膜３００も厚さ５０～１５０ｎｍ程度除去することで、単結晶ＳｉＣ膜３００は潜傷が除去された膜であることがより好ましい。

【0056】

本実施形態の複合基板５００は、複合基板５００の積層方向における単結晶ＳｉＣ膜３００の厚みは１μｍ以下であり、当該厚みが０．２７μｍ以上であることがより好ましい。当該厚みは、水素イオン注入層が形成される深さによって変わり、この深さは水素イオン注入エネルギーに起因する。水素イオン注入エネルギーを４５～１５０ｋｅＶに調整し製造した貼合せ基板１００を用いて複合基板５００を製造すれば、単結晶ＳｉＣ膜３００の厚みを０．２７～１μｍに制御することができる。

【0057】

単結晶ＳｉＣエピタキシャル成長膜４００の品質を評価する指標としては、表面粗さ、欠陥密度およびｎ型ドーパント密度等がある。欠陥密度については、現在実用化されているＳｉ面上のエピタキシャル欠陥としては、積層欠陥複合体（Ｃａｒｒｏｔと呼ばれる）、ポリタイプ・インクルージョン（Ｔｒｉａｎｇｌｅ、Ｃｏｍｅｔと呼ばれる）およびパーティクルインクルージョン（Ｌａｒｇｅ Ｐｉｔと呼ばれる）等の表面に露出した欠陥、あるいは基底面転位（ＢＰＤ：Ｂａｓａｌ Ｐｌａｎｅ Ｄｉｓｌｏｃａｔｉｏｎと呼ばれる）、積層欠陥（ＳＦ：Ｓｔａｃｋｉｎｇ Ｆａｕｌｔと呼ばれる）が観察される。ここで、表面に露出した欠陥は、単結晶の表面状態、パーティクル、単結晶の転位、エピタキシャル成膜装置からの発塵、エピタキシャル成長状態（エピタキシャル成膜の条件）に起因する。また、ＢＰＤはエピタキシャル成長初期におけるＢＰＤ－ＴＥＤ変換に起因し、ＳＦは単結晶のＳＦ、エピタキシャル成長状態に起因する。複合基板５００の場合、当該複合基板５００を半導体デバイスに用いる観点から、単結晶ＳｉＣエピタキシャル成長膜４００の主面（成長面４１０）の欠陥密度は１個／ｃｍ^２以下であることが好ましい。

【0058】

また、単結晶ＳｉＣエピタキシャル成長膜４００におけるｎ型ドーパント密度は、通常の半導体デバイスに用いられる場合における密度であればよく、例えば、耐圧１２００Ｖ用としては９×１０^１５ｃｍ^－３～１．１×１０^１６ｃｍ^－３程度であることが望ましい。

【0059】

単結晶ＳｉＣエピタキシャル成長膜４００の成長面４１０の表面粗さは、半導体デバイスを微細化した際に、パターン欠陥を起こさないためには平滑であることが重要であるが、成長面４１０における１．５ｍｍ×１．５ｍｍの領域内において、表面粗さＳａが０．３ｎｍ以下、望ましくは０．２ｎｍ以下であることが好ましい。成長面４１０のＳａは、単結晶ＳｉＣエピタキシャル成長膜４００の成長前の単結晶ＳｉＣ膜３００の表面である成膜対象面３１０のＳａに比べ、同等あるいは大きくなることが一般的であるが、それを考慮すると、単結晶ＳｉＣエピタキシャル成長膜４００の成長前の成膜対象面３１０のＳａは０．２ｎｍ以下に抑えておくことが重要である。

【0060】

また、単結晶ＳｉＣエピタキシャル成長膜４００の膜厚は、半導体デバイスの耐圧等を考慮した場合、１２００Ｖの逆方向耐圧を持たせるためには５～１５μｍ、より好ましくは９～１１μｍ程度であることが望ましい。

【0061】

［半導体デバイス］
半導体デバイスとしては、上記の複合基板５００を用いた半導体デバイスが挙げられ、半導体素子の構成要素として回路パターンや、裏面電極としてドレイン電極を備える半導体デバイスであってもよく、さらにダイシングされてチップ形状の半導体デバイスであってもよい。

【実施例0062】

以下に、実施例を示してさらに具体的に説明するが、本発明は以下の実施例に何ら限定されるものではない。

【0063】

［実施例１］
（多結晶ＳｉＣ基板２００の作製）
カーボン製の円盤状に形成された種基板を下地基材とし、下地基材の表面に、化学気相成長法（ＣＶＤ： Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、２ｍｍの厚さのＳｉＣ多結晶膜を成膜した。原料ガスとしては、メチルクロロシラン、キャリアガスとして水素及び窒素ガスを使用した。この化学気相成長法における成長温度は１４００℃とした。その後、燃焼法により１０００°Ｃの大気雰囲気で下地基板を加熱して除去し、円盤状のＳｉＣ多結晶膜を作製した。このＳｉＣ多結晶膜を、雰囲気制御加熱炉を用いて熱処理した。加熱温度は１７００℃、加熱温度の保持時間を２４時間とし、炉内雰囲気はアルゴンガス雰囲気とした。その後、ＳｉＣ多結晶膜の表面を研削・研磨して平坦化し、直径６インチ（約１５０ｍｍ）、厚さが３５０μｍの多結晶ＳｉＣ基板２００を得た。

【0064】

〈貼合せ基板１００の製造〉
製造した多結晶ＳｉＣ基板２００を使用して、水素原子のアブレーションによる剥離技術（スマートカット（登録商標）により貼合せ基板１００を作製した。多結晶ＳｉＣ基板２００と接合する単結晶ＳｉＣ基板として、改良型のレーリー法で作製した厚さが３５０μｍ、直径６インチ（約１５０ｍｍ）の、主面方位が＜０００１＞である４Ｈポリタイプの円盤状の基板を用いた。

【0065】

単結晶ＳｉＣ基板の多結晶ＳｉＣ基板２００と接合する接合対象面に対して水素イオンを注入し、接合対象面から深さ０．６μｍの領域に、水素イオン注入層を形成した。また、界面抵抗を低減するために単結晶ＳｉＣ基板の最表面に高濃度のリンイオンを注入した。単結晶ＳｉＣ基板と多結晶ＳｉＣ基板２００を静電チャックにより吸引し、チャンバー内にセットした。次に、静電チャックを移動させて、常温接合工程で両基板が正しい位置関係で接触できるように、単結晶ＳｉＣ基板と多結晶ＳｉＣ基板２００との相対位置の位置合わせを行った。次に、チャンバー内を２×１０^－６Ｐａの真空状態にした。次に、単結晶ＳｉＣ基板の接合対象面の全面および多結晶ＳｉＣ基板２００の接合対象面の全面にＦＡＢガンを用いて、アルゴンの中性原子ビームを均一に照射し、両方の接合対象面の酸化膜や吸着層を除去して結合手を表出させ、活性状態とした。次に、常温において真空状態を維持したままで、チャンバー内で静電チャックを移動させることにより、単結晶ＳｉＣ基板の接合対象面と多結晶ＳｉＣ基板２００の接合対象面を、チャンバー内において真空状態で接触させて共有結合によって直接接合し、接合基板を得た。

【0066】

次に、ファーネス炉を用いて、アルゴンガスを充満させた不活性雰囲気下において接合基板を１０００℃に加熱して水素イオン注入層に微小気泡層を形成し、単結晶ＳｉＣ基板を微小気泡層で分離して、０．６μｍの厚さの薄板状の単結晶ＳｉＣ膜３００を多結晶ＳｉＣ基板２００に転写した。

【0067】

最後に、転写された単結晶ＳｉＣ膜３００の表面をＣＭＰ処理して平滑となるように加工すると共に、ダメージ領域３２０および目に見えない潜傷を完全に除去して成膜対象面３１０を形成し、貼合せ基板１００を作製した。貼合せ基板１００の単結晶ＳｉＣ膜３００の膜厚をエリプソ法で計測したところ、０．４～０．５μｍ程度であった。

【0068】

〈複合基板５００の製造〉
単結晶ＳｉＣエピタキシャル成長膜４００の成膜には、枚葉式の横形ＣＶＤ装置を用い、図５に示す温度シーケンスに基づいて還元ガス導入工程と成膜工程を行って、単結晶ＳｉＣエピタキシャル成長膜４００の成膜を行った。

【0069】

（還元ガス導入工程）
貼合せ基板１００をＣＶＤ装置の成膜室内にセットし、成膜室内の雰囲気温度を真空状態として室温から温度Ｔ３まで昇温させた後、還元ガス導入工程を行った。室温から成膜温度Ｔ１まで昇温する途中の温度Ｔ３において、真空状態を停止して成膜室内に還元ガスとしてＨ_２ガスの導入を開始した。Ｈ_２ガスの流量は毎分１００Ｌとした。Ｈ_２ガスを導入しつつ、成膜室内の雰囲気温度を温度Ｔ３から成膜温度Ｔ１まで１２分かけて昇温させた。そして、成膜温度Ｔ１で雰囲気温度が安定するよう、成膜温度Ｔ１を１分間保持した。すなわち、図５において、時間ｔ１からｔ３までの間を１２分、時間ｔ３からｔ４までの間を１分に設定した。

【0070】

（成膜工程）
成膜温度Ｔ１を１４８０℃、圧力を１０．５ｋＰａに設定し、成膜室内の雰囲気温度が成膜温度Ｔ１で安定した時間ｔ４において、原料ガスの導入を開始して貼合せ基板１００の成膜対象面３１０に単結晶ＳｉＣエピタキシャル成長膜を成膜した。エピタシャル成長条件として、原料ガスにはＨ_２ガスで１０体積％に希釈した流量が毎分４５０ｃｃのＳｉＨ_４と、Ｈ_２ガスで１０体積％に希釈した流量が毎分１０２．３ｃｃのＣ_３Ｈ_８使用し、成膜工程においても流量が毎分１００ＬのＨ_２ガスの導入を継続した。また、n型ドーパントとして流量が毎分８０ｃｃの窒素ガスを導入した。

【0071】

（表面粗さＳａ）
成膜工程後の成長面４１０の表面粗さＳａは、測定装置として白色微分干渉計（ZYGO）を用い、成長面４１０の１．５ｍｍ×１．５ｍｍの領域内で面内9点の表面粗さを計測した時の平均値を算出して求めた。成長面４１０の表面粗さＳａは０．１１ｎｍであった。同一方法によって成膜工程前の成膜対象面３１０の表面粗さＳａを求めたところ、０．１５ｎｍであった。これらの結果から、実施例１においてエピタキシャル成長前後の表面粗さＳａは同等、かつ良好であった。

【0072】

（表面欠陥、ＢＰＤ、ＳＦ）
表面欠陥（ＣａｒｒｏｔＴｒｉａｎｇｌｅ、Ｌａｒｇｅ Ｐｉｔ）、ＢＰＤ、ＳＦは、ＳＩＣＡ８８Ｘによって計測したマップを用いて算出した表面欠陥は３０個（密度０．１９ｃｍ^－２）、ＢＰＤ３２個（密度０．２０ｃｍ^－２）、ＳＦ９６個（密度０．６０ｃｍ^－２）であった。全欠陥の合計値は１５８個（密度０．９８ｃｍ^－２）であり、半導体デバイス用途として要求される欠陥密度が１個／ｃｍ^２以下であるという条件を満たす結果であった。

【0073】

（ｎ型ドーパント濃度）
Ｃ－Ｖ測定により単結晶ＳｉＣエピタキシャル成長膜４００内のｎ型ドーパント密度の面内分布を算出した。ｎ型ドーパント密度の平均値は１．０８×１０^１６ｃｍ^―３であった。

【0074】

（膜厚）
ＦＴＩＲ測定により、単結晶ＳｉＣエピタキシャル成長膜４００の膜厚の面内分布を求めた。膜厚の平均値は１０．３８μｍであった。

【0075】

（成膜対象面のエッチング量）
Ｈ_２ガスにより単結晶ＳｉＣ膜３００の成膜対象面３１０がエッチングされるエッチング量は、貼合せ基板１００を用いて再度還元ガス導入工程を実施し、成膜工程を実施せずに貼合せ基板１００を取り出し、単結晶ＳｉＣ膜３００の膜厚をエリプソ法で計測して、還元ガス導入工程の前後の膜厚差から算出した。その結果として、実施例１におけるエッチング量は０．１μｍ以下であった。

【0076】

これらの結果より、実施例１の複合基板５００は、欠陥密度の小さい平坦な成長面４１０を持ち、かつ膜厚およびｎ型ドーパント濃度の均一性の高い高品質なエピタキシャル膜を有することがわかった。

【0077】

なお、貼合せ基板１００の単結晶ＳｉＣ膜３００の膜厚は０．３μｍ以上、２．０μｍ以下の範囲で選択することができる。単結晶ＳｉＣ膜３００は、水素イオンの注入深さを調整することにより達成される。具体的には、例えば水素イオンの加速エネルギーを４５ｋｅＶ、１５０ｋｅＶ、３００ｋｅＶにすることによって、ＳｉＣ単結晶基板に対し表面から深さ各々０．３μｍ、１．２μｍ、２．０μｍ程度の領域に水素イオンを高濃度で注入することができる。水素イオンの注入条件のみを変更し、その他の条件は実施例１に詳細に記載した方法に従うことによって、最終的に単結晶ＳｉＣ膜３００の膜厚が０．２７μｍ以上、１．０μｍ以下の複合基板５００を作製できる。

【0078】

［比較例１］
成膜温度Ｔ１を１４８０℃から１５７５℃へ変更した他は、実施例１と同じ条件により多結晶ＳｉＣ基板２００の作製、貼合せ基板１００の製造、複合基板５００の製造を行った。また、表面粗さＳａ、表面欠陥、ＢＰＤ、ＳＦ、ｎ型ドーパント濃度、膜厚、成膜対象面のエッチング量についても、実施例１と同様に測定、算出した。

【0079】

（表面粗さＳａ）
成長面４１０の表面粗さＳａは０．２１ｎｍであり、成膜工程前の成膜対象面３１０の表面粗さＳａを求めたところ、０．１０ｎｍであった。比較例１においてエピタキシャル成長前後の表面粗さＳａは増大した。

【0080】

（表面欠陥、ＢＰＤ、ＳＦ）
表面欠陥は１４０個（密度０．８７ｃｍ^－２）、ＢＰＤ１９５個（密度１．２１ｃｍ^－２）、ＳＦ４６１個（密度０．６０ｃｍ^－２）であった。全欠陥の合計値合計値７９６個（密度４．９４ｃｍ^－２）であり、半導体デバイス用途として要求される欠陥密度が１個／ｃｍ^２以下であるという条件を満たさなかった。

【0081】

（ｎ型ドーパント濃度）
単結晶ＳｉＣエピタキシャル成長膜４００内のｎ型ドーパント密度の平均値は０．９３×１０^１６ｃｍ^―３であった。

【0082】

（膜厚）
膜厚の平均値は９．９１μｍであった。

【0083】

（成膜対象面のエッチング量）
比較例１におけるエッチング量は０．０３μｍであった。

【0084】

これらの結果より、エピタキシャル成長させる成膜温度Ｔ１を実施例１より高い１５７５℃とした場合、複合基板５００は、欠陥密度の小さい平坦な成長面４１０を持つ高品質なエピタキシャル膜を得られないことがわかった。

【0085】

実施例１、比較例１の結果より、成膜温度Ｔ１を下げることによって、単結晶ＳｉＣエピタキシャル成長膜４００の成長速度が下がり、成長面４１０の表面粗さが改善した。単結晶ＳｉＣエピタキシャル成長膜４００の成長速度を下げ得るエピタキシャル成長条件の要素は成長温度だけではなく、原料ガスＳｉＨ_４とＣ_３Ｈ_８の流量およびその比率でも可能である。したがって、ＣＶＤ法を用いて単結晶ＳｉＣエピタキシャル成長膜４００を成長させるにあたり、成膜温度Ｔ１が１５００℃以下であれば、複合基板５００は、欠陥のない平坦な成長面４１０を持ち、かつ膜厚およびｎ型ドーパント濃度の均一性の高い高品質なエピタキシャル膜を得ることが可能であった。

【0086】

［比較例２］
図４に示す温度シーケンスに基づいて還元ガス導入工程と成膜工程を行って、単結晶ＳｉＣエピタキシャル成長膜４００の成膜を行った。その他は実施例１と同じ条件により多結晶ＳｉＣ基板２００の作製、貼合せ基板１００の製造、複合基板５００の製造を行った。

【0087】

（還元ガス導入工程）
貼合せ基板１００をＣＶＤ装置の成膜室内にセットし、成膜室内の雰囲気温度を真空状態として室温から温度Ｔ２まで昇温させた後、還元ガス導入工程を行った。室温から成膜温度Ｔ１まで昇温する途中の温度Ｔ２において、真空状態を停止して成膜室内に還元ガスとしてＨ_２ガスの導入を開始した。Ｈ_２ガスの流量は毎分１００Ｌとした。Ｈ_２ガスを導入しつつ、成膜室内の雰囲気温度を温度Ｔ２の状態で３分保持し、その後温度Ｔ２から成膜温度Ｔ１まで１２分かけて昇温させた。そして、成膜温度Ｔ１で雰囲気温度が安定するよう、成膜温度Ｔ１を１分間保持した。すなわち、図４において、時間ｔ１からｔ２までの間を３分、時間ｔ２からｔ３までの間を１２分、時間ｔ３からｔ４までの間を１分に設定した。

【0088】

（成膜工程）
成膜温度Ｔ１を１５７５℃、圧力を１０．５ｋＰａに設定し、成膜室内の雰囲気温度が成膜温度Ｔ１で安定した時間ｔ４において、原料ガスの導入を開始して貼合せ基板１００の成膜対象面３１０に単結晶ＳｉＣエピタキシャル成長膜を成膜した。

【0089】

単結晶ＳｉＣエピタキシャル成長膜を成膜した後の複合基板を確認したところ、複合基板の外周部に正常なエピタキシャル膜の成長面４１０が形成されていたが、その内側は白濁しており成膜異常となった。この異常部分を観察したところ貼合せ基板１００の単結晶ＳｉＣ膜３００が消失し、多結晶ＳｉＣがエピタキシャル成長していることがわかった。よって、比較例２では、表面粗さＳａ、表面欠陥、ＢＰＤ、ＳＦ、ｎ型ドーパント濃度、膜厚は測定、算出しなかった。

【0090】

多結晶ＳｉＣがエピタキシャル成長していた結果を踏まえ、貼合せ基板１００を用いて再度還元ガス導入工程を実施し、成膜工程を実施せずに貼合せ基板１００を取り出し、単結晶ＳｉＣ膜３００の膜厚をエリプソ法で計測し、還元ガス導入工程の前後の膜厚差から単結晶ＳｉＣ膜３００のエッチング量を算出した。その結果として、比較例２におけるエッチング量は０．３～０．５μｍであった。

【0091】

表１に、エッチング温度、成膜温度、エッチング時間、成膜温度までの昇温時間、還元ガス導入工程において成膜温度を保持した時間（安定時間）、成膜対象面３１０がＨ_２ガスによってエッチングされたエッチング量の厚み、Ｈ_２ガスによるエッチングにより単結晶ＳｉＣ膜３００が消失して多結晶ＳｉＣ基板２００が露出したか否か（多結晶基板の露出）の結果、を示す。

【0092】

【表1】

【0093】

表２に、成膜工程における成膜温度、単結晶ＳｉＣエピタキシャル成長膜４００の成長速度、成膜工程前における成膜対象面３１０および成膜工程後の成長面４１０の表面粗さＳａ、単結晶ＳｉＣエピタキシャル成長膜４００における表面欠陥、ＢＰＤ、ＳＦ、全欠陥数、ｎ型ドーパントの密度、単結晶ＳｉＣエピタキシャル成長膜４００の厚さを示す。成膜温度の違いによる単結晶ＳｉＣエピタキシャル成長膜４００の成長速度の違いを評価したところ、成膜温度が１４８０℃の場合では毎時１２μｍであり、成膜温度が１５７５℃の場合では毎時１７μｍであった。

【0094】

【表2】

【産業上の利用可能性】

【0095】

この発明によれば、ＳｉＣ貼合せ基板へのエピタキシャル成長において、欠陥のない平坦な成長面を持った高品質なエピタキシャル膜を有する複合基板を作成することが可能である。そのため、このような基板上に電子デバイスを形成すればデバイスの特性および歩留りが向上することが期待できる。

【符号の説明】

【0096】

１００：貼合せ基板、２００：多結晶ＳｉＣ基板、３００：単結晶ＳｉＣ膜、３１０：成膜対象面、３２０：ダメージ領域、４００：単結晶ＳｉＣエピタキシャル成長膜、４１０：成長面、５００：複合基板

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】