知財求人 - 知財ポータルサイト「IP Force」
▶ 東京電力株式会社の特許一覧 ▶ 株式会社明電舎の特許一覧
特開2025-20710系統連系電力変換装置および系統連系電力変換装置の制御方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025020710
(43)【公開日】2025-02-13
(54)【発明の名称】系統連系電力変換装置および系統連系電力変換装置の制御方法
(51)【国際特許分類】
H02M 7/48 20070101AFI20250205BHJP
【ＦＩ】
H02M7/48 R
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2023124243
(22)【出願日】2023-07-31
(71)【出願人】
【識別番号】000003687
【氏名又は名称】東京電力ホールディングス株式会社
(71)【出願人】
【識別番号】000006105
【氏名又は名称】株式会社明電舎
(74)【代理人】
【識別番号】100086232
【弁理士】
【氏名又は名称】小林 博通
(74)【代理人】
【識別番号】100092613
【弁理士】
【氏名又は名称】富岡 潔
(74)【代理人】
【識別番号】100104938
【弁理士】
【氏名又は名称】鵜澤 英久
(74)【代理人】
【識別番号】100210240
【弁理士】
【氏名又は名称】太田 友幸
(72)【発明者】
【氏名】鈴木 健一
(72)【発明者】
【氏名】磯尾 淳
(72)【発明者】
【氏名】鮫島 良太
(72)【発明者】
【氏名】野田 秀樹
(72)【発明者】
【氏名】東海林 和
(72)【発明者】
【氏名】井上 稔也
【テーマコード（参考）】
5H770
【Ｆターム（参考）】
5H770BA11
5H770CA06
5H770DA11
5H770EA01
5H770EA27
5H770HA02Y
5H770HA03Y
5H770LA03Y
5H770LB07
(57)【要約】
【課題】電圧制御型の仮想同期発電機制御を行う系統連系電力変換装置において、過電流の抑制動作中に仮想同期発電機の同期化力を維持し脱調を抑制する。
【解決手段】直流電源ＶｄｃをインバータＩＮＶとＬＣフィルタＬＣとトランスＴｒを介して系統連系する。電気出力算出部４は、通常時は出力電流検出値Ｉａｃに基づいて電気出力Ｐｅを算出し、出力電流抑制時は出力電流推定値に基づいて電気出力Ｐｅを算出する。瞬時電圧制御部６は、出力電圧指令値Ｖａｃ ＊と電気出力Ｐｅに基づいて算出される出力位相θから瞬時電圧指令値ｖａ ＊、ｖｂ ＊、ｖｃ ＊を出力する。ＰＷＭ変調部７は、瞬時電圧指令値ｖａ ＊、ｖｂ ＊、ｖｃ ＊に基づいてインバータＩＮＶのゲート信号Ｇａｔｅを生成する。
【選択図】図１
【解決手段】直流電源ＶｄｃをインバータＩＮＶとＬＣフィルタＬＣとトランスＴｒを介して系統連系する。電気出力算出部４は、通常時は出力電流検出値Ｉａｃに基づいて電気出力Ｐｅを算出し、出力電流抑制時は出力電流推定値に基づいて電気出力Ｐｅを算出する。瞬時電圧制御部６は、出力電圧指令値Ｖａｃ ＊と電気出力Ｐｅに基づいて算出される出力位相θから瞬時電圧指令値ｖａ ＊、ｖｂ ＊、ｖｃ ＊を出力する。ＰＷＭ変調部７は、瞬時電圧指令値ｖａ ＊、ｖｂ ＊、ｖｃ ＊に基づいてインバータＩＮＶのゲート信号Ｇａｔｅを生成する。
【選択図】図１
【特許請求の範囲】
【請求項1】
直流電源をインバータとＬＣフィルタとトランスを介して系統連系し、電圧制御型の仮想同期発電機制御を行う系統連系電力変換装置であって、
通常時は出力電流検出値に基づいて電気出力を算出し、出力電流抑制時は出力電流推定値に基づいて前記電気出力を算出する電気出力算出部と、
出力電圧指令値と前記電気出力に基づいて算出される出力位相から瞬時電圧指令値を出力する瞬時電圧制御部と、
前記瞬時電圧指令値に基づいて前記インバータのゲート信号を生成するＰＷＭ変調部と、を備えたことを特徴とする系統連系電力変換装置。
通常時は出力電流検出値に基づいて電気出力を算出し、出力電流抑制時は出力電流推定値に基づいて前記電気出力を算出する電気出力算出部と、
出力電圧指令値と前記電気出力に基づいて算出される出力位相から瞬時電圧指令値を出力する瞬時電圧制御部と、
前記瞬時電圧指令値に基づいて前記インバータのゲート信号を生成するＰＷＭ変調部と、を備えたことを特徴とする系統連系電力変換装置。
【請求項2】
前記電気出力算出部は、
通常時は、（２）式または（３）式により前記電気出力を算出し、
出力電流抑制時は、ｄ軸内部誘起電圧にｄ軸推定出力電流を乗算した値とｑ軸内部誘起電圧にｑ軸推定出力電流を乗算した値とを加算して、または、ｄ軸出力電圧検出値に前記ｄ軸推定出力電流を乗算した値とｑ軸出力電圧検出値に前記ｑ軸推定出力電流を乗算した値とを加算して、前記電気出力を算出することを特徴とする請求項１記載の系統連系電力変換装置。
Ｐｅ：電気出力
Ｅｆ＿ｄ：ｄ軸内部誘起電圧
Ｅｆ＿ｑ：ｑ軸内部誘起電圧
Ｉａｃ＿ｄ：ｄ軸出力電流検出値
Ｉａｃ＿ｑ：ｑ軸出力電流検出値
Ｖａｃ＿ｄ：ｄ軸出力電圧検出値
Ｖａｃ＿ｑ：ｑ軸出力電圧検出値
通常時は、（２）式または（３）式により前記電気出力を算出し、
出力電流抑制時は、ｄ軸内部誘起電圧にｄ軸推定出力電流を乗算した値とｑ軸内部誘起電圧にｑ軸推定出力電流を乗算した値とを加算して、または、ｄ軸出力電圧検出値に前記ｄ軸推定出力電流を乗算した値とｑ軸出力電圧検出値に前記ｑ軸推定出力電流を乗算した値とを加算して、前記電気出力を算出することを特徴とする請求項１記載の系統連系電力変換装置。
【数2】
【数3】
Ｐｅ：電気出力
Ｅｆ＿ｄ：ｄ軸内部誘起電圧
Ｅｆ＿ｑ：ｑ軸内部誘起電圧
Ｉａｃ＿ｄ：ｄ軸出力電流検出値
Ｉａｃ＿ｑ：ｑ軸出力電流検出値
Ｖａｃ＿ｄ：ｄ軸出力電圧検出値
Ｖａｃ＿ｑ：ｑ軸出力電圧検出値
【請求項3】
前記電気出力算出部は、
（４）式により、前記ｄ軸推定出力電流と前記ｑ軸推定出力電流を算出することを特徴とする請求項２記載の系統連系電力変換装置。
＾Ｉａｃ＿ｄ：ｄ軸推定出力電流
＾Ｉａｃ＿ｑ：ｑ軸推定出力電流
ｒｓ、ｘｓ：仮想インピーダンス
Ｅｆ＿ｄ：ｄ軸内部誘起電圧
Ｅｆ＿ｑ：ｑ軸内部誘起電圧
Ｖａｃ＿ｄ：ｄ軸出力電圧検出値
Ｖａｃ＿ｑ：ｑ軸出力電圧検出値
（４）式により、前記ｄ軸推定出力電流と前記ｑ軸推定出力電流を算出することを特徴とする請求項２記載の系統連系電力変換装置。
【数4】
＾Ｉａｃ＿ｄ：ｄ軸推定出力電流
＾Ｉａｃ＿ｑ：ｑ軸推定出力電流
ｒｓ、ｘｓ：仮想インピーダンス
Ｅｆ＿ｄ：ｄ軸内部誘起電圧
Ｅｆ＿ｑ：ｑ軸内部誘起電圧
Ｖａｃ＿ｄ：ｄ軸出力電圧検出値
Ｖａｃ＿ｑ：ｑ軸出力電圧検出値
【請求項4】
前記電気出力算出部は、
（５）式により、前記ｄ軸推定出力電流と前記ｑ軸推定出力電流を算出することを特徴とする請求項２記載の系統連系電力変換装置。
＾Ｉａｃ＿ｄ：ｄ軸推定出力電流
＾Ｉａｃ＿ｑ：ｑ軸推定出力電流
ｒｔｒ、ｘｔｒ：変圧器インピーダンス
Ｅｆ＿ｄ：ｄ軸内部誘起電圧
Ｅｆ＿ｑ：ｑ軸内部誘起電圧
Ｖｓｙｓ＿ｄ：ｄ軸系統電圧検出値
Ｖｓｙｓ＿ｑ：ｑ軸系統電圧検出値
（５）式により、前記ｄ軸推定出力電流と前記ｑ軸推定出力電流を算出することを特徴とする請求項２記載の系統連系電力変換装置。
【数5】
＾Ｉａｃ＿ｄ：ｄ軸推定出力電流
＾Ｉａｃ＿ｑ：ｑ軸推定出力電流
ｒｔｒ、ｘｔｒ：変圧器インピーダンス
Ｅｆ＿ｄ：ｄ軸内部誘起電圧
Ｅｆ＿ｑ：ｑ軸内部誘起電圧
Ｖｓｙｓ＿ｄ：ｄ軸系統電圧検出値
Ｖｓｙｓ＿ｑ：ｑ軸系統電圧検出値
【請求項5】
出力電圧検出値と前記出力電流検出値に基づいて無効電力を算出する無効電力算出部と、
基準電圧指令と前記無効電力に基づいて内部誘起電圧を算出する電圧振幅指令生成部と、
前記出力電流検出値に基づいて仮想インピーダンスによる降下電圧を算出するインピーダンス制御部と、
前記内部誘起電圧から前記仮想インピーダンスによる前記降下電圧を減算して前記出力電圧指令値を算出する減算器と、
前記電気出力と機械入力指令値から動揺方程式に基づいた前記出力位相を算出する電圧位相指令算出部と、
を備えたことを特徴とする請求項３記載の系統連系電力変換装置。
基準電圧指令と前記無効電力に基づいて内部誘起電圧を算出する電圧振幅指令生成部と、
前記出力電流検出値に基づいて仮想インピーダンスによる降下電圧を算出するインピーダンス制御部と、
前記内部誘起電圧から前記仮想インピーダンスによる前記降下電圧を減算して前記出力電圧指令値を算出する減算器と、
前記電気出力と機械入力指令値から動揺方程式に基づいた前記出力位相を算出する電圧位相指令算出部と、
を備えたことを特徴とする請求項３記載の系統連系電力変換装置。
【請求項6】
出力電圧検出値と前記出力電流検出値に基づいて無効電力を算出する無効電力算出部と、
基準電圧指令と前記無効電力に基づいて内部誘起電圧を算出し、前記出力電圧指令値として出力する電圧振幅指令生成部と、
前記電気出力と機械入力指令値から動揺方程式に基づいた前記出力位相を算出する電圧位相指令算出部と、
を備えたことを特徴とする請求項４記載の系統連系電力変換装置。
基準電圧指令と前記無効電力に基づいて内部誘起電圧を算出し、前記出力電圧指令値として出力する電圧振幅指令生成部と、
前記電気出力と機械入力指令値から動揺方程式に基づいた前記出力位相を算出する電圧位相指令算出部と、
を備えたことを特徴とする請求項４記載の系統連系電力変換装置。
【請求項7】
直流電源をインバータとＬＣフィルタとトランスを介して系統連系し、電圧制御型の仮想同期発電機制御を行う系統連系電力変換装置の制御方法であって、
電気出力算出部が、通常時は出力電流検出値に基づいて電気出力を算出し、出力電流抑制時は出力電流推定値に基づいて前記電気出力を算出し、
瞬時電圧制御部が、出力電圧指令値と前記電気出力に基づいて算出される出力位相から瞬時電圧指令値を出力し、
ＰＷＭ変調部が、前記瞬時電圧指令値に基づいて前記インバータのゲート信号を生成することを特徴とする系統連系電力変換装置の制御方法。
電気出力算出部が、通常時は出力電流検出値に基づいて電気出力を算出し、出力電流抑制時は出力電流推定値に基づいて前記電気出力を算出し、
瞬時電圧制御部が、出力電圧指令値と前記電気出力に基づいて算出される出力位相から瞬時電圧指令値を出力し、
ＰＷＭ変調部が、前記瞬時電圧指令値に基づいて前記インバータのゲート信号を生成することを特徴とする系統連系電力変換装置の制御方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、同期発電機を模擬した電圧制御型の仮想同期発電機制御を行う系統連系電力変換装置において、系統事故等によって引き起こされる過電流を抑制する際に同期化力を働かせる制御方法に関する。
【背景技術】
【0002】
特許文献１には、電圧振幅指令値と、動揺方程式に基づき算出された周波数および位相から求まる瞬時電圧指令値と仮想インピーダンスの関係から算出される電流指令値を基にインバータの出力する電流を制御する電流制御型の仮想発電機制御が開示されている。
【0003】
特許文献２には、電圧振幅指令値と、動揺方程式に基づき算出された周波数および位相から求まる瞬時電圧指令値を直接電圧制御する電圧制御型の仮想発電機制御において、過電流を抑制するための技術が開示されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特許６０８４８６３号
【特許文献2】ＷＯ２０２１／０２９３１３Ａ１
【発明の概要】
【発明が解決しようとする課題】
【0005】
特許文献１、２の問題点は、仮想同期発電機制御を行うインバータが過電流を抑制する際、仮想同期発電機と他の発電装置との位相差に応じた同期化力が発揮されず、仮想同期発電機が不安定になることや系統からの脱調が発生する点にある。
【0006】
特許文献１のような電流制御型の仮想同期発電機制御では、インバータを電流指令値と実際に流れる出力電流が一致するように制御することで、仮想同期発電機の駆動を模擬している。インバータが過電流を抑制する方法には、上記電流指令値の振幅を制限する方法があり、このとき出力有効電力および無効電力は減少する。
【0007】
一方、特許文献２のような電圧制御型の仮想同期発電機制御では、インバータを電圧指令値と実際の出力電圧が一致するように制御することで仮想同期発電機の駆動を模擬しており、出力電流を直接制御しない。過電流を抑制する方法には仮想同期発電機モデルのインピーダンスを増加させる方法や系統電圧ベクトルと電圧指令値を近づける方法などがあり、インバータの出力有効電力および無効電力は、過電流の抑制方法や系統インピーダンスなどの外部要因によって増加する場合もあれば減少する場合もある。
【0008】
前述の仮想同期発電機制御で過電流を抑制していない場合、インバータは仮想同期発電機の駆動を模擬するための電流指令値や電圧指令値に一致するように制御を行っており、このときの出力有効電力は、仮想同期発電機を模擬した結果が反映された値になる。仮想同期発電機の出力周波数は出力有効電力の要素を含む動揺方程式から求められ、仮想同期発電機と他の発電装置との位相差に応じた同期化力が働くことで、出力周波数は安定方向に動作する。
【0009】
一方、過電流を抑制している場合、インバータは前述のような過電流を抑制するための制御を優先するために仮想同期発電機の挙動を模擬しなくなり、出力有効電力が仮想同期発電機を模擬した結果を反映しない。よって、仮想同期発電機の出力周波数に同期化力が働かず、仮想同期発電機としての動作が不安定になる場合がある。具体的には、系統事故からの復帰時や過負荷による出力電流抑制時に、出力周波数の応答が変化することで仮想同期発電機の動作が不安定となり、場合によっては脱調を引き起こす点が問題となる。
【0010】
以上示したようなことから、電圧制御型の仮想同期発電機制御を行う系統連系電力変換装置において、過電流の抑制動作中に仮想同期発電機の同期化力を維持し脱調を抑制することが課題となる。
【課題を解決するための手段】
【0011】
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、直流電源をインバータとＬＣフィルタとトランスを介して系統連系し、電圧制御型の仮想同期発電機制御を行う系統連系電力変換装置であって、通常時は出力電流検出値に基づいて電気出力を算出し、出力電流抑制時は出力電流推定値に基づいて前記電気出力を算出する電気出力算出部と、出力電圧指令値と前記電気出力に基づいて算出される出力位相から瞬時電圧指令値を出力する瞬時電圧制御部と、前記瞬時電圧指令値に基づいて前記インバータのゲート信号を生成するＰＷＭ変調部と、を備えたことを特徴とする。
【0012】
また、その一態様として、前記電気出力算出部は、通常時は、（２）式または（３）式により前記電気出力を算出し、出力電流抑制時は、ｄ軸内部誘起電圧にｄ軸推定出力電流を乗算した値とｑ軸内部誘起電圧にｑ軸推定出力電流を乗算した値とを加算して、または、ｄ軸出力電圧検出値に前記ｄ軸推定出力電流を乗算した値とｑ軸出力電圧検出値に前記ｑ軸推定出力電流を乗算した値とを加算して、前記電気出力を算出することを特徴とする。
【0013】
【数2】
【0014】
【数3】
【0015】
Ｐｅ：電気出力
Ｅｆ＿ｄ：ｄ軸内部誘起電圧
Ｅｆ＿ｑ：ｑ軸内部誘起電圧
Ｉａｃ＿ｄ：ｄ軸出力電流検出値
Ｉａｃ＿ｑ：ｑ軸出力電流検出値
Ｖａｃ＿ｄ：ｄ軸出力電圧検出値
Ｖａｃ＿ｑ：ｑ軸出力電圧検出値。
Ｅｆ＿ｄ：ｄ軸内部誘起電圧
Ｅｆ＿ｑ：ｑ軸内部誘起電圧
Ｉａｃ＿ｄ：ｄ軸出力電流検出値
Ｉａｃ＿ｑ：ｑ軸出力電流検出値
Ｖａｃ＿ｄ：ｄ軸出力電圧検出値
Ｖａｃ＿ｑ：ｑ軸出力電圧検出値。
【0016】
また、その一態様として、前記電気出力算出部は、（４）式により、前記ｄ軸推定出力電流と前記ｑ軸推定出力電流を算出することを特徴とする。
【0017】
【数4】
【0018】
＾Ｉａｃ＿ｄ：ｄ軸推定出力電流
＾Ｉａｃ＿ｑ：ｑ軸推定出力電流
ｒｓ、ｘｓ：仮想インピーダンス
Ｅｆ＿ｄ：ｄ軸内部誘起電圧
Ｅｆ＿ｑ：ｑ軸内部誘起電圧
Ｖａｃ＿ｄ：ｄ軸出力電圧検出値
Ｖａｃ＿ｑ：ｑ軸出力電圧検出値。
＾Ｉａｃ＿ｑ：ｑ軸推定出力電流
ｒｓ、ｘｓ：仮想インピーダンス
Ｅｆ＿ｄ：ｄ軸内部誘起電圧
Ｅｆ＿ｑ：ｑ軸内部誘起電圧
Ｖａｃ＿ｄ：ｄ軸出力電圧検出値
Ｖａｃ＿ｑ：ｑ軸出力電圧検出値。
【0019】
また、他の態様として、前記電気出力算出部は、（５）式により、前記ｄ軸推定出力電流と前記ｑ軸推定出力電流を算出することを特徴とする。
【0020】
【数5】
【0021】
＾Ｉａｃ＿ｄ：ｄ軸推定出力電流
＾Ｉａｃ＿ｑ：ｑ軸推定出力電流
ｒｔｒ、ｘｔｒ：変圧器インピーダンス
Ｅｆ＿ｄ：ｄ軸内部誘起電圧
Ｅｆ＿ｑ：ｑ軸内部誘起電圧
Ｖｓｙｓ＿ｄ：ｄ軸系統電圧検出値
Ｖｓｙｓ＿ｑ：ｑ軸系統電圧検出値。
＾Ｉａｃ＿ｑ：ｑ軸推定出力電流
ｒｔｒ、ｘｔｒ：変圧器インピーダンス
Ｅｆ＿ｄ：ｄ軸内部誘起電圧
Ｅｆ＿ｑ：ｑ軸内部誘起電圧
Ｖｓｙｓ＿ｄ：ｄ軸系統電圧検出値
Ｖｓｙｓ＿ｑ：ｑ軸系統電圧検出値。
【0022】
また、一態様として出力電圧検出値と前記出力電流検出値に基づいて無効電力を算出する無効電力算出部と、基準電圧指令と前記無効電力に基づいて内部誘起電圧を算出する電圧振幅指令生成部と、前記出力電流検出値に基づいて仮想インピーダンスによる降下電圧を算出するインピーダンス制御部と、前記内部誘起電圧から前記仮想インピーダンスによる前記降下電圧を減算して前記出力電圧指令値を算出する減算器と、前記電気出力と機械入力指令値から動揺方程式に基づいた前記出力位相を算出する電圧位相指令算出部と、を備えたことを特徴とする。
【0023】
また、他の態様として、出力電圧検出値と前記出力電流検出値に基づいて無効電力を算出する無効電力算出部と、基準電圧指令と前記無効電力に基づいて内部誘起電圧を算出し、前記出力電圧指令値として出力する電圧振幅指令生成部と、前記電気出力と機械入力指令値から動揺方程式に基づいた前記出力位相を算出する電圧位相指令算出部と、を備えたことを特徴とする。
【発明の効果】
【0024】
本発明によれば、電圧制御型の仮想同期発電機制御を行う系統連系電力変換装置において、過電流の抑制動作中に仮想同期発電機の同期化力を維持し脱調を抑制することが可能となる。
【図面の簡単な説明】
【0025】
【図1】実施形態１の系統連系電力変換装置の全体構成を示す概略図。
【図2】実施形態１の電気出力算出部を示す概略図。
【図3】実施形態１の仮想同期発電機モデルを示す図。
【図4】従来法の系統電圧低下時の周波数挙動（脱調する場合の一例）を示す図。
【図5】実施形態１の系統電圧低下時の周波数挙動を示す図。
【図6】実施形態２の系統連系電力変換装置の全体構成を示す概略図。
【図7】実施形態２の電気出力算出部を示す概略図。
【図8】実施形態２の仮想同期発電機モデルを示す図。
【発明を実施するための形態】
【0026】
【0027】
［実施形態１］
図１は本実施形態１における系統連系電力変換装置の全体概略図である。図１に示すように、系統連系電力変換装置の主回路構成は、蓄電池等の直流電源ＶｄｃをＩＧＢＴ等から成るインバータＩＮＶとＬＣフィルタＬＣとトランスＴｒを介して系統Ｇｒｉｄと連系する。
図１は本実施形態１における系統連系電力変換装置の全体概略図である。図１に示すように、系統連系電力変換装置の主回路構成は、蓄電池等の直流電源ＶｄｃをＩＧＢＴ等から成るインバータＩＮＶとＬＣフィルタＬＣとトランスＴｒを介して系統Ｇｒｉｄと連系する。
【0028】
ＬＣフィルタＬＣはフィルタリアクトルＬｆとフィルタコンデンサＣｆとを有する。また、ＬＣフィルタＬＣとトランスＴｒとの間の出力電流検出値Ｉａｃと出力電圧検出値Ｖａｃが検出され、後述する制御ブロックに出力される。
【0029】
本実施形態１における系統連系電力変換装置の制御ブロックは、無効電力算出部１と、電圧振幅指令生成部２と、インピーダンス制御部３と、電気出力算出部４と、電圧位相指令生成部５と、瞬時電圧制御部６と、ＰＷＭ変調部７と、減算器８と、を備える。
【0030】
無効電力算出部１は、出力電圧検出値Ｖａｃと出力電流検出値Ｉａｃから無効電力Ｑａｃを算出する。
【0031】
電圧振幅指令生成部２は、基準電圧指令値Ｖｒｅｆと無効電力Ｑａｃから内部誘起電圧Ｅｆを算出する。電圧振幅指令生成部２は、無効電力ドループ制御部９と、減算器１０と、電圧振幅制御部１１と、を備える。無効電力ドループ制御部９は、無効電力Ｑａｃに基づいて電源間の横流を抑制する値を出力する。減算器１０は、基準電圧指令値Ｖｒｅｆから無効電力ドループ制御部９の出力を減算する。電圧振幅制御部１１は、減算器１０の出力に基づいて内部誘起電圧Ｅｆを出力する。
【0032】
インピーダンス制御部３は、出力電流検出値Ｉａｃから仮想インピーダンスＺｓによる出力特性を模擬して降下電圧Ｖｚを出力する。減算器８は、内部誘起電圧Ｅｆから降下電圧Ｖｚを減算して出力電圧指令値Ｖａｃ
＊を出力する。
【0033】
電気出力算出部４は、内部誘起電圧Ｅｆもしくは出力電圧検出値Ｖａｃと、出力電流検出値Ｉａｃから電気出力Ｐｅを算出する。電圧位相指令生成部５は、機械入力指令値Ｐｍと電気出力Ｐｅから動揺方程式に基づいた出力位相θを算出する。
【0034】
瞬時電圧制御部６は、出力電圧指令値Ｖａｃ
＊と出力位相θからインバータＩＮＶの出力電圧を制御する瞬時電圧指令値ｖａ
＊，ｖｂ
＊，ｖｃ
＊を出力する。ＰＷＭ変調部７は、瞬時電圧指令値ｖａ
＊，ｖｂ
＊，ｖｃ
＊とキャリア三角波との比較によってゲート信号Ｇａｔｅを生成する。
【0035】
無効電力算出部１、電圧振幅指令生成部２、インピーダンス制御部３、電圧位相指令生成部５、瞬時電圧制御部６、ＰＷＭ変調部７は本願発明と直接関係ないため、ここでの詳細な説明は省略する。
【0036】
図２に本実施形態１の電気出力算出部４を示す。図２に示すように、電気出力算出部４の出力電流推定部１２は、内部誘起電圧Ｅｆと出力電圧検出値Ｖａｃと仮想インピーダンスＺｓを用いて推定出力電流＾Ｉａｃを算出する。
【0037】
なお、内部誘起電圧Ｅｆ＝Ｅｆ＿ｄ＋ｊＥｆ＿ｑ、出力電圧検出値Ｖａｃ＝Ｖａｃ＿ｄ＋ｊＶａｃ＿ｑ、仮想インピーダンスＺｓ＝ｒｓ＋ｊｘｓ、推定出力電流＾Ｉａｃ＝＾Ｉａｃ＿ｄ＋ｊ＾Ｉａｃ＿ｑとする。
【0038】
具体的には、減算器１３ｄは、ｄ軸内部誘起電圧Ｅｆ＿ｄからｄ軸出力電圧検出値Ｖａｃ＿ｄを減算する。減算器１３ｑは、ｑ軸内部誘起電圧Ｅｆ＿ｑからｑ軸出力電圧検出値Ｖａｃ＿ｑを減算する。
【0039】
乗算器１４ａは減算器１３ｄの出力にｒｓ／ｒｓ
２＋ｘｓ
２を乗算する。乗算器１４ｂは減算器１３ｑの出力にｘｓ／ｒｓ
２＋ｘｓ
２を乗算する。乗算器１４ｃは減算器１３ｄの出力に－ｘｓ／ｒｓ
２＋ｘｓ
２を乗算する。乗算器１４ｄは減算器１３ｑの出力にｒｓ／ｒｓ
２＋ｘｓ
２を乗算する。
【0040】
加算器１５ｄは乗算器１４ａの出力と乗算器１４ｂの出力とを加算してｄ軸推定出力電流＾Ｉａｃ＿ｄとして出力する。加算器１５ｑは乗算器１４ｃの出力と乗算器１４ｄの出力とを加算してｑ軸推定出力電流＾Ｉａｃ＿ｑとして出力する。
【0041】
スイッチＳＷ１は、出力電流抑制フラグに基づいて通常時はｄ軸出力電流検出値Ｉａｃ＿ｄを出力し、出力電流抑制時はｄ軸推定出力電流＾Ｉａｃ＿ｄを出力する。スイッチＳＷ２は、出力電流抑制フラグに基づいて通常時はｑ軸出力電流検出値Ｉａｃ＿ｑを出力し、出力電流抑制時はｑ軸推定出力電流＾Ｉａｃ＿ｑを出力する。
【0042】
乗算器１６ｄはｄ軸内部誘起電圧Ｅｆ＿ｄまたはｄ軸出力電圧検出値Ｖａｃ＿ｄにスイッチＳＷ１の出力を乗算する。乗算器１６ｑはｑ軸内部誘起電圧Ｅｆ＿ｑまたはｑ軸出力電圧検出値Ｖａｃ＿ｑにスイッチＳＷ２の出力を乗算する。加算器１７は乗算器１６ｄの出力と乗算器１６ｑの出力を加算して電気出力Ｐｅとして出力する。
【0043】
本実施形態１が模擬する仮想同期発電機モデルを図３に示す。過電流抑制していない場合（以下、通常時と称する）のインバータＩＮＶの出力電圧指令値Ｖａｃ
＊は（１）式で求められる。
【0044】
【数1】
【0045】
ＺｓＩａｃは仮想インピーダンスＺｓ＝ｒｓ＋ｊｘｓによる電圧降下（降下電圧Ｖｚ）を表し、インピーダンス制御部３で算出する。
【0046】
通常時、インバータＩＮＶは出力電圧検出値Ｖａｃが出力電圧指令値Ｖａｃ
＊と一致するように電圧制御を行い、仮想同期発電機モデルを模擬する。
【0047】
電気出力算出部４の電気出力Ｐｅは、インバータＩＮＶの出力に加えて仮想インピーダンスの損失を考慮する場合は（２）式、インバータＩＮＶの出力のみ考慮する場合は（３）式で求められ、いずれを使用してもよい。
【0048】
【数2】
【0049】
【数3】
【0050】
なお、出力電流検出値Ｉａｃ＝Ｉａｃ＿ｄ＋ｊＩａｃ＿ｑとする。
【0051】
この電気出力Ｐｅは仮想同期発電機モデルと系統側電圧との位相差によって生じ、同期化力を発揮して仮想同期発電機を安定させる方向に働く。
【0052】
ここで出力電流抑制を行う場合を考える。出力電流抑制の手法としては、仮想インピーダンスＺｓを調整することにより出力電流を抑制する特許文献２などが開示されている。本実施形態１でも特許文献２などの手法を用いて出力電流の抑制を行うものとする。いずれも出力電流抑制を優先するため、インバータＩＮＶは（１）式から求められる出力電圧指令値Ｖａｃ
＊とは異なる電圧を出力し、出力電流抑制中は仮想同期発電機モデルが成り立たなくなる。よって、出力電流検出値Ｉａｃから求められる電気出力Ｐｅは同期化力として働かず、仮想同期発電機が不安定になる恐れがある。
【0053】
そこで、出力電流抑制動作中のフラグ情報を使って、電気出力Ｐｅの導出に使う出力電流を（４）式で算出する推定出力電流＾Ｉａｃ＝＾Ｉａｃ＿ｄ＋ｊ＾Ｉａｃ＿ｑに切り替える。図２の出力電流推定部１２は（４）式を図示したものである。
【0054】
【数4】
【0055】
推定出力電流＾Ｉａｃは仮想同期発電機モデルが成り立っている場合に流れるべき出力電流値を表す。これにより、出力電流抑制手法によって出力電流検出値Ｉａｃを抑制しつつ、出力電圧検出値Ｖａｃに対して仮想同期発電機モデルが成り立っている場合と同じ同期化力を発生させ、仮想同期発電機を安定方向に動作させることができる。
【0056】
なお、上位の変圧器や系統のインピーダンスと抑制された出力電流からなる電圧変動が（４）式の出力電圧検出値Ｖａｃに影響するため、通常時と完全に同様の周波数応答にはならない。
【0057】
系統電圧の瞬時電圧低下後の電圧復帰時を例に、実施形態１の効果を説明する。
【0058】
まず、従来の動作について説明する。従来の動作では、図２のスイッチＳＷ１、ＳＷ２はｄ軸出力電流検出値Ｉａｃ＿ｄ、ｑ軸出力電流検出値Ｉａｃ＿ｑ側に固定となる。系統電圧の瞬時電圧低下中、仮想同期発電機モデルの模擬により流れる電流値がインバータＩＮＶの最大出力電流値を超過する場合、インバータＩＮＶは出力電流抑制動作を行う。インバータＩＮＶの出力電圧は低下して仮想同期発電機の電気出力Ｐｅが減少し、機械入力指令値Ｐｍを維持している場合は周波数が上昇する。
【0059】
続いて、系統電圧復帰時、インバータＩＮＶの出力位相θと系統電圧の位相差が小さく、出力電流検出値ＩａｃがインバータＩＮＶの最大出力電流値以内になれば、出力電流抑制は終了する。その後、電気出力Ｐｅは仮想同期発電機と系統電圧の位相差からなる電力となり同期化力を持つため、仮想同期発電機と系統電圧の位相差は徐々に小さくなり、安定方向に動作する。
【0060】
対して、系統電圧復帰時のインバータＩＮＶの出力位相θと系統電圧の位相差が大きく、出力電流抑制が継続する場合、電気出力Ｐｅは仮想同期発電機と系統電圧の位相差からなる電力にならず同期化力を持たない。出力電流抑制動作によるインバータＩＮＶの出力位相θと系統電圧の位相差からなる電力は、増える場合もあれば減る場合もあり、仮想同期発電機は減速する場合もあれば加速する場合もある。
【0061】
よって、仮想同期発電機の出力振動や脱調を引き起こす可能性がある。従来法で系統電圧復帰時に仮想同期発電機が加速し脱調方向の動作となる一例を図４に示す。系統電圧復帰時のインバータＩＮＶの出力位相θと系統電圧位相の関係から有効電力が減少すると、インバータＩＮＶの周波数は上昇してしまい系統電圧との周波数差がさらに開いてしまい発散していることが判る。
【0062】
次に、本実施形態１の動作について説明する。
【0063】
系統電圧の瞬時電圧低下中に電流抑制になった場合は、同様に仮想同期発電機の電気出力Ｐｅが減少し、機械入力指令値Ｐｍを維持している場合は周波数が上昇する。この時、出力電流推定フラグが立っているので、図２のスイッチＳＷ１、ＳＷ２はｄ軸推定出力電流＾Ｉａｃ＿ｄ、ｑ軸推定出力電流＾Ｉａｃ＿ｑ側に切り替えられている。
【0064】
続いて、系統電圧復帰時にインバータＩＮＶの出力位相θと系統電圧の位相差が大きく、出力電流抑制動作が継続する場合、推定出力電流＾Ｉａｃを使用することで仮想同期発電機と出力電圧Ｖａｃとの位相関係から本来得られる電気出力Ｐｅが算出される。このとき電気出力Ｐｅは実際のインバータＩＮＶの出力電力と一致しない。これにより、出力電流抑制動作中にも同期化力が働き、仮想同期発電機を安定方向へ動作させることができる。図４と同様の事象において、本実施形態１で系統電圧復帰時に仮想発電機が安定方向の動作となる様子を図５に示す。系統電圧復帰時のインバータＩＮＶの出力位相θと系統電圧位相の関係から有効電力が減少するが、電気出力Ｐｅは増加するためインバータＩＮＶの周波数は低下し、系統電圧に同期していくことが判る。
【0065】
以上示したように、本実施形態１によれば、電圧制御型の仮想同期発電機制御を行う系統連系電力変換装置において、出力電流の抑制動作中に電流計測値ではなく推定出力電流に基づいた電気出力を算出することで仮想同期発電機の同期化力を働かせ、脱調を抑制することが可能となる。
【0066】
【0067】
図６に示すように、本実施形態２ではインピーダンス制御部３と減算器８を省略している。電圧振幅指令生成部２で算出した内部誘起電圧Ｅｆがそのまま出力電圧指令値Ｖａｃ
＊として瞬時電圧制御部６に出力される。
【0068】
また、図６に示すように、電気出力算出部４は、内部誘起電圧Ｅｆと系統電圧検出値Ｖｓｙｓと出力電流検出値Ｉａｃと出力電圧検出値Ｖａｃを入力して電気出力Ｐｅを出力する。
【0069】
電気出力算出部４の推定出力電流の算出に、出力電圧検出値Ｖａｃと仮想インピーダンスＺｓに代えて、系統電圧検出値Ｖｓｙｓと変圧器インピーダンスＺｔｒを用いる。
【0070】
図７に示すように、本実施形態２では出力電流推定部１８でｄ軸推定出力電流＾Ｉａｃ＿ｄ、ｑ軸推定出力電流＾Ｉａｃ＿ｑを算出する。具体的には、減算器１９ｄは、ｄ軸内部誘起電圧Ｅｆ＿ｄからｄ軸系統電圧検出値Ｖｓｙｓ＿ｄを減算する。減算器１９ｑは、ｑ軸内部誘起電圧Ｅｆ＿ｑからｑ軸系統電圧検出値Ｖｓｙｓ＿ｑを減算する。
【0071】
乗算器２０ａは減算器１９ｄの出力にｒｔｒ／ｒｔｒ
２＋ｘｔｒ
２を乗算する。乗算器２０ｂは減算器１９ｑの出力にｘｔｒ／ｒｔｒ
２＋ｘｔｒ
２を乗算する。乗算器２０ｃは減算器１９ｄの出力に－ｘｔｒ／ｒｔｒ
２＋ｘｔｒ
２を乗算する。乗算器２０ｄは減算器１９ｑの出力にｒｔｒ／ｒｔｒ
２＋ｘｔｒ
２を乗算する。
【0072】
加算器２１ｄは乗算器２０ａの出力と乗算器２０ｂの出力とを加算してｄ軸推定出力電流＾Ｉａｃ＿ｄとして出力する。加算器２１ｑは乗算器２０ｃの出力と乗算器２０ｄの出力とを加算してｑ軸推定出力電流＾Ｉａｃ＿ｑとして出力する。以降は実施形態１と同様である。
【0073】
本実施形態２が模擬する仮想同期発電機モデルを図８に示す。本実施形態２は仮想インピーダンスを含まないモデルのため、内部誘起電圧Ｅｆがそのまま出力電圧指令Ｖａｃ
＊になる。
【0074】
本実施形態２では出力電流抑制の際に、実施形態１と同様に電気出力Ｐｅの導出に使う出力電流を推定出力電流＾Ｉａｃに切り替える。ただし、推定出力電流＾Ｉａｃ
＊を系統電圧Ｖｓｙｓ＝Ｖｓｙｓ＿ｄ＋ｊＶｓｙｓ＿ｑと系統側の変圧器インピーダンスＺｔｒ＝＝ｒｔｒ＋ｊｘｔｒから（５）式で算出する。
【0075】
【数5】
【0076】
これにより、仮想同期発電機モデルに仮想インピーダンスを持たない電圧制御型の仮想同期発電機制御においても、出力電流抑制中に同期化力を保つことが可能となる。ここではインピーダンスを変圧器のインピーダンスＺｔｒとしたが、インバータ出力から系統側電圧検出点までのインピーダンスの合計値であれば変圧器に限らない。
【0077】
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
【符号の説明】
【0078】
Ｖｄｃ…直流電源
ＩＮＶ…インバータ
ＬＣ…ＬＣフィルタ
Ｔｒ…トランス
Ｇｒｉｄ…系統
１…無効電力算出部
２…電圧振幅指令生成部
３…インピーダンス制御部
４…電気出力算出部
５…電圧位相指令生成部
６…瞬時電圧制御部
７…ＰＷＭ変調部
８…減算器
ＩＮＶ…インバータ
ＬＣ…ＬＣフィルタ
Ｔｒ…トランス
Ｇｒｉｄ…系統
１…無効電力算出部
２…電圧振幅指令生成部
３…インピーダンス制御部
４…電気出力算出部
５…電圧位相指令生成部
６…瞬時電圧制御部
７…ＰＷＭ変調部
８…減算器
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】