知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025020897
(43)【公開日】2025-02-13
(54)【発明の名称】半導体装置およびその製造方法
(51)【国際特許分類】
H10D 1/47 20250101AFI20250205BHJP
【ＦＩ】
H01L27/04 P
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023124526
(22)【出願日】2023-07-31
(71)【出願人】
【識別番号】302062931
【氏名又は名称】ルネサスエレクトロニクス株式会社
(74)【代理人】
【識別番号】110002066
【氏名又は名称】弁理士法人筒井国際特許事務所
(72)【発明者】
【氏名】白石 信仁
(72)【発明者】
【氏名】国宗 依信
(72)【発明者】
【氏名】加藤 好美
(72)【発明者】
【氏名】伊藤 望
(72)【発明者】
【氏名】楊 夢楠
(72)【発明者】
【氏名】園田 賢一郎
【テーマコード（参考）】
5F038
【Ｆターム（参考）】
5F038AR06
5F038AR07
5F038AR08
5F038AR17
5F038AR21
5F038AR25
5F038AR28
5F038CA16
(57)【要約】
【課題】シリコンとクロムと炭素を含有する抵抗素子を備える半導体装置の性能を向上させる。
【解決手段】半導体装置は、絶縁膜ＩＬ１と、絶縁膜ＩＬ１上に配置された抵抗素子ＲＳと、抵抗素子ＲＳ上に配置された絶縁膜ＩＬ２とを有する。抵抗素子ＲＳは、シリコンとクロムと炭素を含む。抵抗素子ＲＳのシリコン濃度は、抵抗素子ＲＳの中央部から抵抗素子ＲＳの上面に向かって増加し、かつ、抵抗素子ＲＳの中央部から抵抗素子ＲＳの下面に向かって増加する。
【選択図】図１
【解決手段】半導体装置は、絶縁膜ＩＬ１と、絶縁膜ＩＬ１上に配置された抵抗素子ＲＳと、抵抗素子ＲＳ上に配置された絶縁膜ＩＬ２とを有する。抵抗素子ＲＳは、シリコンとクロムと炭素を含む。抵抗素子ＲＳのシリコン濃度は、抵抗素子ＲＳの中央部から抵抗素子ＲＳの上面に向かって増加し、かつ、抵抗素子ＲＳの中央部から抵抗素子ＲＳの下面に向かって増加する。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１絶縁膜と、
前記第１絶縁膜上に配置された、シリコン、クロムおよび炭素を含む抵抗素子と、
前記抵抗素子と接するように、前記抵抗素子上に配置された第２絶縁膜と、
を有し、
前記抵抗素子のシリコン濃度は、前記抵抗素子の中央部から前記抵抗素子の上面に向かって増加し、かつ、前記抵抗素子の前記中央部から前記抵抗素子の下面に向かって増加する、半導体装置。
前記第１絶縁膜上に配置された、シリコン、クロムおよび炭素を含む抵抗素子と、
前記抵抗素子と接するように、前記抵抗素子上に配置された第２絶縁膜と、
を有し、
前記抵抗素子のシリコン濃度は、前記抵抗素子の中央部から前記抵抗素子の上面に向かって増加し、かつ、前記抵抗素子の前記中央部から前記抵抗素子の下面に向かって増加する、半導体装置。
【請求項2】
請求項１記載の半導体装置において、
前記抵抗素子のクロム濃度は、前記抵抗素子の前記中央部から前記抵抗素子の前記上面に向かって減少し、かつ、前記抵抗素子の前記中央部から前記抵抗素子の前記下面に向かって減少する、半導体装置。
前記抵抗素子のクロム濃度は、前記抵抗素子の前記中央部から前記抵抗素子の前記上面に向かって減少し、かつ、前記抵抗素子の前記中央部から前記抵抗素子の前記下面に向かって減少する、半導体装置。
【請求項3】
請求項２記載の半導体装置において、
前記抵抗素子の炭素濃度は、前記抵抗素子の前記中央部から前記抵抗素子の前記上面に向かって増加し、かつ、前記抵抗素子の前記中央部から前記抵抗素子の前記下面に向かって増加する、半導体装置。
前記抵抗素子の炭素濃度は、前記抵抗素子の前記中央部から前記抵抗素子の前記上面に向かって増加し、かつ、前記抵抗素子の前記中央部から前記抵抗素子の前記下面に向かって増加する、半導体装置。
【請求項4】
請求項１記載の半導体装置において、
前記抵抗素子の厚さは、１０ｎｍ以下である、半導体装置。
前記抵抗素子の厚さは、１０ｎｍ以下である、半導体装置。
【請求項5】
請求項４記載の半導体装置において、
前記抵抗素子内におけるクロムに対するシリコンの比率は２よりも大きく、
前記抵抗素子の炭素含有量は、１５原子パーセント以上かつ３０原子パーセント以下である、半導体装置。
前記抵抗素子内におけるクロムに対するシリコンの比率は２よりも大きく、
前記抵抗素子の炭素含有量は、１５原子パーセント以上かつ３０原子パーセント以下である、半導体装置。
【請求項6】
請求項４記載の半導体装置において、
前記抵抗素子の幅は、１０ｎｍ以上かつ４０ｎｍ以下である、半導体装置。
前記抵抗素子の幅は、１０ｎｍ以上かつ４０ｎｍ以下である、半導体装置。
【請求項7】
請求項４記載の半導体装置において、
前記抵抗素子の幅は、１０ｎｍ以下である、半導体装置。
前記抵抗素子の幅は、１０ｎｍ以下である、半導体装置。
【請求項8】
請求項７記載の半導体装置において、
前記抵抗素子の前記上面および前記下面のそれぞれは、複数の突起部を有する、半導体装置。
前記抵抗素子の前記上面および前記下面のそれぞれは、複数の突起部を有する、半導体装置。
【請求項9】
請求項１記載の半導体装置において、
前記抵抗素子内において、前記抵抗素子の側面近傍領域におけるシリコン濃度は、前記抵抗素子の前記中央部におけるシリコン濃度よりも高い、半導体装置。
前記抵抗素子内において、前記抵抗素子の側面近傍領域におけるシリコン濃度は、前記抵抗素子の前記中央部におけるシリコン濃度よりも高い、半導体装置。
【請求項10】
請求項９記載の半導体装置において、
前記抵抗素子内において、前記抵抗素子の前記側面近傍領域におけるクロム濃度は、前記抵抗素子の前記中央部におけるクロム濃度よりも低く、
前記抵抗素子内において、前記抵抗素子の前記側面近傍領域における炭素濃度は、前記抵抗素子の前記中央部における炭素濃度よりも高い、半導体装置。
前記抵抗素子内において、前記抵抗素子の前記側面近傍領域におけるクロム濃度は、前記抵抗素子の前記中央部におけるクロム濃度よりも低く、
前記抵抗素子内において、前記抵抗素子の前記側面近傍領域における炭素濃度は、前記抵抗素子の前記中央部における炭素濃度よりも高い、半導体装置。
【請求項11】
請求項１記載の半導体装置において、
前記第１絶縁膜に覆われるように配置された第１配線と、
前記第１絶縁膜に覆われるように配置された第２配線と、
前記第１絶縁膜内に配置され、前記第１配線に接続された第１プラグと、
前記第１絶縁膜内に配置され、前記第２配線に接続された第２プラグと、
を更に有し、
前記抵抗素子は、前記第１プラグと前記第２プラグとを接続する、半導体装置。
前記第１絶縁膜に覆われるように配置された第１配線と、
前記第１絶縁膜に覆われるように配置された第２配線と、
前記第１絶縁膜内に配置され、前記第１配線に接続された第１プラグと、
前記第１絶縁膜内に配置され、前記第２配線に接続された第２プラグと、
を更に有し、
前記抵抗素子は、前記第１プラグと前記第２プラグとを接続する、半導体装置。
【請求項12】
（ａ）第１絶縁膜を形成する工程、
（ｂ）前記第１絶縁膜上に、シリコン、クロムおよび炭素を含む抵抗素子を形成する工程、
（ｃ）前記抵抗素子を覆い、かつ前記抵抗素子と接するように、前記第１絶縁膜上に第２絶縁膜を形成する工程、
（ｄ）前記（ｃ）工程の後、前記抵抗素子上に前記第２絶縁膜が配置された状態で、前記抵抗素子にアニール処理を施す工程、
を有し、
前記（ｄ）工程後における前記抵抗素子のシリコン濃度は、前記抵抗素子の中央部から前記抵抗素子の上面に向かって増加し、かつ、前記抵抗素子の前記中央部から前記抵抗素子の下面に向かって増加する、半導体装置の製造方法。
（ｂ）前記第１絶縁膜上に、シリコン、クロムおよび炭素を含む抵抗素子を形成する工程、
（ｃ）前記抵抗素子を覆い、かつ前記抵抗素子と接するように、前記第１絶縁膜上に第２絶縁膜を形成する工程、
（ｄ）前記（ｃ）工程の後、前記抵抗素子上に前記第２絶縁膜が配置された状態で、前記抵抗素子にアニール処理を施す工程、
を有し、
前記（ｄ）工程後における前記抵抗素子のシリコン濃度は、前記抵抗素子の中央部から前記抵抗素子の上面に向かって増加し、かつ、前記抵抗素子の前記中央部から前記抵抗素子の下面に向かって増加する、半導体装置の製造方法。
【請求項13】
請求項１２記載の半導体装置の製造方法において、
前記（ｂ）工程は、
（ｂ１）前記第１絶縁膜上に、シリコン、クロムおよび炭素を含む第１膜を形成する工程、
（ｂ２）前記（ｂ１）工程の後、前記第１膜をパターニングすることによって、前記抵抗素子を形成する工程、
を有する、半導体装置の製造方法。
前記（ｂ）工程は、
（ｂ１）前記第１絶縁膜上に、シリコン、クロムおよび炭素を含む第１膜を形成する工程、
（ｂ２）前記（ｂ１）工程の後、前記第１膜をパターニングすることによって、前記抵抗素子を形成する工程、
を有する、半導体装置の製造方法。
【請求項14】
請求項１２記載の半導体装置の製造方法において、
前記アニール処理の温度は、摂氏３００度以上かつ摂氏５００度以下である、半導体装置の製造方法。
前記アニール処理の温度は、摂氏３００度以上かつ摂氏５００度以下である、半導体装置の製造方法。
【請求項15】
請求項１２記載の半導体装置の製造方法において、
前記（ａ）工程の後、前記（ｂ）工程の前に、
（ａ１）前記第１絶縁膜の上面にプラズマ処理を施す工程、
を更に有する、半導体装置の製造方法。
前記（ａ）工程の後、前記（ｂ）工程の前に、
（ａ１）前記第１絶縁膜の上面にプラズマ処理を施す工程、
を更に有する、半導体装置の製造方法。
【請求項16】
請求項１２記載の半導体装置の製造方法において、
前記（ａ）工程の後、前記（ｂ）工程の前に、
（ａ１）ＳＰＭ、ＡＰＭまたはオゾン水を用いて前記第１絶縁膜の上面を洗浄する工程、
を更に有する、半導体装置の製造方法。
前記（ａ）工程の後、前記（ｂ）工程の前に、
（ａ１）ＳＰＭ、ＡＰＭまたはオゾン水を用いて前記第１絶縁膜の上面を洗浄する工程、
を更に有する、半導体装置の製造方法。
【請求項17】
請求項１２記載の半導体装置の製造方法において、
前記抵抗素子の厚さは、１０ｎｍ以下である、半導体装置の製造方法。
前記抵抗素子の厚さは、１０ｎｍ以下である、半導体装置の製造方法。
【請求項18】
請求項１２記載の半導体装置の製造方法において、
前記（ｄ）工程後における前記抵抗素子のクロム濃度は、前記抵抗素子の前記中央部から前記抵抗素子の前記上面に向かって減少し、かつ、前記抵抗素子の前記中央部から前記抵抗素子の前記下面に向かって減少する、半導体装置の製造方法。
前記（ｄ）工程後における前記抵抗素子のクロム濃度は、前記抵抗素子の前記中央部から前記抵抗素子の前記上面に向かって減少し、かつ、前記抵抗素子の前記中央部から前記抵抗素子の前記下面に向かって減少する、半導体装置の製造方法。
【請求項19】
請求項１２記載の半導体装置の製造方法において、
前記（ｄ）工程後における前記抵抗素子の炭素濃度は、前記抵抗素子の前記中央部から前記抵抗素子の前記上面に向かって増加し、かつ、前記抵抗素子の前記中央部から前記抵抗素子の前記下面に向かって増加する、半導体装置の製造方法。
前記（ｄ）工程後における前記抵抗素子の炭素濃度は、前記抵抗素子の前記中央部から前記抵抗素子の前記上面に向かって増加し、かつ、前記抵抗素子の前記中央部から前記抵抗素子の前記下面に向かって増加する、半導体装置の製造方法。
【請求項20】
（ａ）第１絶縁膜を形成する工程、
（ｂ）前記第１絶縁膜上に、シリコン、クロムおよび炭素を含む第１膜を形成する工程、
（ｃ）前記第１膜上に、前記第１膜に接するように、第２絶縁膜を形成する工程、
（ｄ）前記（ｃ）工程の後、前記第２絶縁膜および前記第１膜をパターニングすることにより、パターニングされた前記第１膜からなる抵抗素子を形成する工程、
（ｅ）前記（ｃ）工程の後、前記第１膜または前記抵抗素子上に前記第２絶縁膜が配置された状態で、前記第１膜または前記抵抗素子にアニール処理を施す工程、
を有し、
前記（ｃ）工程後における前記抵抗素子のシリコン濃度は、前記抵抗素子の中央部から前記抵抗素子の上面に向かって増加し、かつ、前記抵抗素子の前記中央部から前記抵抗素子の下面に向かって増加する、半導体装置の製造方法。
（ｂ）前記第１絶縁膜上に、シリコン、クロムおよび炭素を含む第１膜を形成する工程、
（ｃ）前記第１膜上に、前記第１膜に接するように、第２絶縁膜を形成する工程、
（ｄ）前記（ｃ）工程の後、前記第２絶縁膜および前記第１膜をパターニングすることにより、パターニングされた前記第１膜からなる抵抗素子を形成する工程、
（ｅ）前記（ｃ）工程の後、前記第１膜または前記抵抗素子上に前記第２絶縁膜が配置された状態で、前記第１膜または前記抵抗素子にアニール処理を施す工程、
を有し、
前記（ｃ）工程後における前記抵抗素子のシリコン濃度は、前記抵抗素子の中央部から前記抵抗素子の上面に向かって増加し、かつ、前記抵抗素子の前記中央部から前記抵抗素子の下面に向かって増加する、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置およびその製造方法に関し、例えば、抵抗素子を備える半導体装置およびその製造方法に好適に利用できる。
【背景技術】
【0002】
特開２０２３－５６６３０号公報（特許文献１）および特開２０２３－５８０９１号公報（特許文献２）に、シリコンとクロムと炭素を含む抵抗素子を備える半導体装置が記載されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２３－５６６３０号公報
【特許文献2】特開２０２３－５８０９１号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
シリコンとクロムと炭素を含有する抵抗素子を備える半導体装置において、性能を向上させることが望まれる。
【0005】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0006】
一実施の形態によれば、半導体装置は、第１絶縁膜と、前記第１絶縁膜上に配置された抵抗素子と、前記抵抗素子上に配置された第２絶縁膜とを有する。前記抵抗素子は、シリコン、クロムおよび炭素を含む。前記抵抗素子のシリコン濃度は、前記抵抗素子の中央部から前記抵抗素子の上面に向かって増加し、かつ、前記抵抗素子の前記中央部から前記抵抗素子の下面に向かって増加する。
【発明の効果】
【0007】
一実施の形態によれば、半導体装置の性能を向上させることができる。
【図面の簡単な説明】
【0008】
【図1】実施の形態１の半導体装置の要部断面図である。
【図2】実施の形態１の半導体装置の製造工程中の要部断面図である。
【図14】Ｓｉ－Ｃｒ－Ｃ抵抗素子の抵抗率および抵抗温度係数を示すグラフである。
【図15】アニール温度と、抵抗率および抵抗温度係数との関係を示すグラフである。
【図16】検討例の半導体装置の部分拡大断面図である。
【図17】検討例の半導体装置の部分拡大断面図である。
【図20】結晶化アニール処理を施さなかった場合について、シリコンとクロムと炭素の濃度分布を分析した結果を示すグラフである。
【図21】アニールの温度と抵抗温度係数の相関を示すグラフである。
【図22】抵抗素子の平面図である。
【図23】抵抗素子の断面図である。
【図24】抵抗素子の幅と抵抗値の相関を示すグラフである。
【図25】抵抗素子の幅と抵抗温度係数の相関を示すグラフである。
【図26】変形例の抵抗素子の平面図である。
【図27】変形例の抵抗素子の断面図である。
【図28】変形例の抵抗素子の断面図である。
【図29】実施の形態２の半導体装置の製造工程中の要部断面図である。
【図34】抵抗素子の断面図である。
【図35】抵抗素子の炭素含有率と抵抗温度係数を示すグラフである。
【発明を実施するための形態】
【0009】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【0010】
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明を省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【0011】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【0012】
【0013】
図１に示されるように、本実施の形態の半導体装置は、半導体基板ＳＢと、絶縁膜ＩＬ１と、絶縁膜ＩＬ２と、絶縁膜ＩＬ３と、複数の配線Ｍ１と、複数の配線Ｍ２と、複数のプラグＶ１と、複数のプラグＶ２と、抵抗素子ＲＳとを有する。
【0014】
絶縁膜ＩＬ１は、半導体基板ＳＢの主面上に形成されている。複数の配線Ｍ１は、絶縁膜ＩＬ１上に、絶縁膜ＩＬ１の上面に接するように、形成されている。絶縁膜ＩＬ２は、絶縁膜ＩＬ１上に、複数の配線Ｍ１を覆うように形成されている。抵抗素子ＲＳは、絶縁膜ＩＬ２上に、絶縁膜ＩＬ２の上面に接するように、形成されている。絶縁膜ＩＬ３は、絶縁膜ＩＬ２上に、抵抗素子ＲＳを覆うように形成されている。抵抗素子ＲＳの上面および側面は、絶縁膜ＩＬ３に接している。抵抗素子ＲＳの下面は、絶縁膜ＩＬ２に接している。
【0015】
複数の配線Ｍ２は、絶縁膜ＩＬ３上に、絶縁膜ＩＬ３の上面に接するように、形成されている。複数のプラグＶ１は、それぞれ導電性を有している。複数のプラグＶ２は、それぞれ導電性を有している。複数のプラグＶ１は、それぞれ、絶縁膜ＩＬ２内に配置されている。具体的には、複数のプラグＶ１は、それぞれ、絶縁膜ＩＬ２を貫通する開口部に埋め込まれている。複数のプラグＶ２は、それぞれ、絶縁膜ＩＬ２，ＩＬ３を貫通する開口部に埋め込まれている。
【0016】
絶縁膜ＩＬ１，ＩＬ２，ＩＬ３のそれぞれは、単層の絶縁膜または積層絶縁膜である。なお、積層絶縁膜は、複数の絶縁膜が積層された積層膜である。
【0017】
抵抗素子ＲＳは、構成元素としてシリコン（Ｓｉ）とクロム（Ｃｒ）と炭素（Ｃ）を含有している。具体的には、抵抗素子ＲＳは、構成元素としてシリコン（Ｓｉ）とクロム（Ｃｒ）と炭素（Ｃ）を含有する材料層（抵抗層）ＭＴからなる。材料層ＭＴの平面形状は、例えば長方形状である。材料層ＭＴの厚さは、好ましくは１０ｎｍ以下であり、より好ましくは、２ｎｍ以上、かつ、１０ｎｍ以下である。
【0018】
複数のプラグＶ１は、プラグＶ１ａとプラグＶ１ｂを含んでいる。複数のプラグＶ２は、プラグＶ２ａとプラグＶ２ｂを含んでいる。複数の配線Ｍ１は、配線Ｍ１ａとＭ１ｂを含んでいる。複数の配線Ｍ２は、配線Ｍ２ａとＭ２ｂを含んでいる。配線Ｍ１ａとＭ１ｂは、互いに離隔している。配線Ｍ２ａとＭ２ｂは、互いに離隔している。
【0019】
配線Ｍ１ａとＭ１ｂは、絶縁膜ＩＬ２により覆われるように、絶縁膜ＩＬ１上に配置されている。プラグＶ１ａは、絶縁膜ＩＬ２内に配置され、かつ、配線Ｍ１ａに接続されている。プラグＶ１ｂは、絶縁膜ＩＬ２内に配置され、かつ、配線Ｍ１ｂに接続されている。抵抗素子ＲＳは、プラグＶ１ａとプラグＶ１ｂを接続する。
【0020】
具体的には、材料層ＭＴの一方の端部近傍において、プラグＶ１ａの上面は、材料層ＭＴで覆われており、材料層ＭＴの下面と接している。プラグＶ１ａは、材料層ＭＴと電気的に接続されている。プラグＶ１ａは、配線Ｍ１ａ上に配置されており、プラグＶ１ａの下面は、配線Ｍ１ａの上面と接している。プラグＶ１ａは、配線Ｍ１ａと電気的に接続されている。
【0021】
プラグＶ２ａは、配線Ｍ１ａ上に配置されており、プラグＶ２ａの下面は、配線Ｍ１ａの上面と接している。プラグＶ２ａは、配線Ｍ１ａと電気的に接続されている。プラグＶ２ａの上面は、配線Ｍ２ａで覆われており、配線Ｍ２ａの下面と接している。プラグＶ２ａは、配線Ｍ２ａと電気的に接続されている。
【0022】
材料層ＭＴの他方の端部近傍において、プラグＶ１ｂの上面は、材料層ＭＴで覆われており、材料層ＭＴの下面と接している。プラグＶ１ｂは、材料層ＭＴと電気的に接続されている。プラグＶ１ｂは、配線Ｍ１ｂ上に配置されており、プラグＶ１ｂの下面は、配線Ｍ１ｂの上面と接している。プラグＶ１ｂは、配線Ｍ１ｂと電気的に接続されている。
【0023】
プラグＶ２ｂは、配線Ｍ１ｂ上に配置されており、プラグＶ２ｂの下面は、配線Ｍ１ｂの上面と接している。プラグＶ２ｂは、配線Ｍ１ｂと電気的に接続されている。プラグＶ２ｂの上面は、配線Ｍ２ｂで覆われており、配線Ｍ２ｂの下面と接している。プラグＶ２ｂは、配線Ｍ２ｂと電気的に接続されている。
【0024】
このため、抵抗素子ＲＳの一方の端部にプラグＶ１ａが接続され、抵抗素子ＲＳの他方の端部にプラグＶ１ｂが接続されている。配線Ｍ２ａは、プラグＶ２ａ、配線Ｍ１ａおよびプラグＶ１ａを介して、抵抗素子ＲＳの一方の端部と電気的に接続される。配線Ｍ２ｂは、プラグＶ２ｂ、配線Ｍ１ｂおよびプラグＶ１ｂを介して、抵抗素子ＲＳの他方の端部と電気的に接続される。
【0025】
絶縁膜ＩＬ３および配線Ｍ２よりも上層の構造の図示および説明は省略する。
【0026】
【0027】
まず、図２に示されるように、半導体基板ＳＢを用意する。半導体基板ＳＢは、ｐ型またはｎ型の不純物が導入された単結晶シリコンなどからなる。
【0028】
次に、必要に応じて、半導体基板ＳＢにＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor)またはダイオードなどの半導体素子（図示せず）を形成する。
【0029】
次に、図３に示されるように、半導体基板ＳＢの主面上に、絶縁膜ＩＬ１を形成する。絶縁膜ＩＬ１は、層間絶縁膜である。絶縁膜ＩＬ１は、例えば酸化シリコン膜からなり、ＣＶＤ（Chemical Vapor Deposition）法などを用いて形成することができる。絶縁膜ＩＬ１の形成後、絶縁膜ＩＬ１の上面をＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法などを用いて平坦化することもできる。
【0030】
次に、図３に示されるように、絶縁膜ＩＬ１上に複数の配線Ｍ１を形成する。例えば、絶縁膜ＩＬ１上に導電膜を形成する。その後、その導電膜をフォトリソグラフィ技術およびエッチング技術を用いてパターニングすることにより、導電膜からなる複数の配線Ｍ１を形成することができる。複数の配線Ｍ１は、例えばアルミニウム配線であるが、他の金属材料を用いた配線を適用することもできる。複数の配線Ｍ１は、配線Ｍ１ａと配線Ｍ１ｂを含んでいる。
【0031】
次に、図４に示されるように、絶縁膜ＩＬ１上に、複数の配線Ｍ１を覆うように、絶縁膜ＩＬ２を形成する。絶縁膜ＩＬ２は、層間絶縁膜である。絶縁膜ＩＬ２は、例えば酸化シリコン膜からなる。絶縁膜ＩＬ２の形成後、絶縁膜ＩＬ２の上面をＣＭＰ法などを用いて平坦化することもできる。
【0032】
次に、図５に示されるように、絶縁膜ＩＬ２上に形成されたフォトレジストパターン（図示せず）をエッチングマスクとして絶縁膜ＩＬ２をエッチングすることにより、絶縁膜ＩＬ２を貫通する複数の開口部ＯＰ１を形成する。
【0033】
次に、図６に示されるように、絶縁膜ＩＬ２の複数の開口部ＯＰ１内を埋めるように、絶縁膜ＩＬ２上に導電膜ＣＤ１を形成する。導電膜ＣＤ１は、例えば、バリア導体膜と、バリア導体膜上の主導体膜との積層膜からなる。主導体膜は、例えばタングステン膜である。その後、図７に示されるように、絶縁膜ＩＬ２の複数の開口部ＯＰ１の外部に配置された導電膜ＣＤ１をＣＭＰ法などによって除去する。これにより、複数のプラグＶ１が形成される。複数のプラグＶ１は、複数の開口部ＯＰ１にそれぞれ埋め込まれている。複数のプラグＶ１は、プラグＶ１ａとプラグＶ１ｂを含んでいる。
【0034】
次に、図８に示されるように、各プラグＶ１の上面を覆うように、絶縁膜ＩＬ２上に材料層ＭＴａをスパッタリング法などを用いて形成する。材料層ＭＴａは、絶縁膜ＩＬ２の上面全体上と、複数のプラグＶ１の上面上とに形成される。材料層ＭＴａは、構成元素としてシリコン（Ｓｉ）とクロム（Ｃｒ）と炭素（Ｃ）を含有している。材料層ＭＴａは、アモルファス膜である。
【0035】
次に、図９に示されるように、材料層ＭＴａをフォトリソグラフィ技術およびエッチング技術を用いてパターニングすることにより、材料層ＭＴを形成する。材料層ＭＴは、パターニングされた材料層ＭＴａからなる。材料層ＭＴは、抵抗素子ＲＳを構成する。
【0036】
次に、図１０に示されるように、絶縁膜ＩＬ２上に、材料層ＭＴを覆うように、絶縁膜ＩＬ３を形成する。絶縁膜ＩＬ３は、層間絶縁膜である。絶縁膜ＩＬ３は、例えば酸化シリコン膜からなる。絶縁膜ＩＬ３は、材料層ＭＴの上面および側面に接するように、形成される。絶縁膜ＩＬ３の形成後、絶縁膜ＩＬ３の上面をＣＭＰ法などを用いて平坦化することもできる。
【0037】
次に、材料層ＭＴを結晶化させるための熱処理（アニール処理）を行う。この熱処理により材料層ＭＴが加熱され、アモルファス状態の材料層ＭＴの一部または全部が結晶化する。
【0038】
次に、図１１に示されるように、絶縁膜ＩＬ３上に形成されたフォトレジストパターン（図示せず）をエッチングマスクとして絶縁膜ＩＬ３および絶縁膜ＩＬ２をエッチングすることにより、絶縁膜ＩＬ３および絶縁膜ＩＬ２を貫通する複数の開口部ＯＰ２を形成する。
【0039】
次に、図１２に示されるように、複数のプラグＶ２を形成する。例えば、複数の開口部ＯＰ２内を埋めるように、絶縁膜ＩＬ３上に導電膜を形成する。この導電膜は、例えば、バリア導体膜と、バリア導体膜上の主導体膜との積層膜からなる。主導体膜は、例えばタングステン膜である。その後、複数の開口部ＯＰ２の外部に配置された導電膜をＣＭＰ法などによって除去する。これにより、複数のプラグＶ２が形成される。複数のプラグＶ２は、複数の開口部ＯＰ２にそれぞれ埋め込まれている。複数のプラグＶ２は、プラグＶ２ａとプラグＶ２ｂを含んでいる。
【0040】
次に、図１３に示されるように、絶縁膜ＩＬ３上に複数の配線Ｍ２を形成する。例えば、絶縁膜ＩＬ１上に導電膜を形成する。その後、その導電膜をフォトリソグラフィ技術およびエッチング技術を用いてパターニングすることにより、導電膜からなる複数の配線Ｍ２を形成することができる。複数の配線Ｍ２は、例えばアルミニウム配線であるが、他の金属材料を用いた配線を適用することもできる。複数の配線Ｍ２は、配線Ｍ２ａと配線Ｍ２ｂを含んでいる。
【0041】
更に上層の絶縁膜および配線を形成する工程の図示および説明は省略する。
【0042】
＜検討の経緯について＞
本発明者は、構成元素としてシリコン（Ｓｉ）とクロム（Ｃｒ）と炭素（Ｃ）を含有する抵抗素子について検討している。なお、以下では、構成元素としてシリコン（Ｓｉ）とクロム（Ｃｒ）と炭素（Ｃ）を含有する抵抗素子を、Ｓｉ－Ｃｒ－Ｃ抵抗素子と称する。上記抵抗素子ＲＳも、Ｓｉ－Ｃｒ－Ｃ抵抗素子である。また、構成元素としてシリコン（Ｓｉ）とクロム（Ｃｒ）と炭素（Ｃ）を含有する膜を、Ｓｉ－Ｃｒ－Ｃ膜と称する。上記材料層ＭＴａも、Ｓｉ－Ｃｒ－Ｃ膜である。
本発明者は、構成元素としてシリコン（Ｓｉ）とクロム（Ｃｒ）と炭素（Ｃ）を含有する抵抗素子について検討している。なお、以下では、構成元素としてシリコン（Ｓｉ）とクロム（Ｃｒ）と炭素（Ｃ）を含有する抵抗素子を、Ｓｉ－Ｃｒ－Ｃ抵抗素子と称する。上記抵抗素子ＲＳも、Ｓｉ－Ｃｒ－Ｃ抵抗素子である。また、構成元素としてシリコン（Ｓｉ）とクロム（Ｃｒ）と炭素（Ｃ）を含有する膜を、Ｓｉ－Ｃｒ－Ｃ膜と称する。上記材料層ＭＴａも、Ｓｉ－Ｃｒ－Ｃ膜である。
【0043】
Ｓｉ－Ｃｒ－Ｃ抵抗素子において、抵抗率が大きいことと、抵抗温度係数（ＴＣＲ：Temperature Coefficient of Resistance）の絶対値が小さいことが、望ましい。抵抗素子の抵抗率が大きければ、抵抗素子の平面寸法を小さくしながら、抵抗値を大きくすることができるため、抵抗素子を備える半導体装置を小型化することができる。抵抗温度係数の絶対値が小さければ、温度変化に起因した抵抗素子の抵抗値の変化を抑制することができるため、抵抗素子を備える半導体装置の性能を向上させることができる。
【0044】
図１４は、Ｓｉ－Ｃｒ－Ｃ抵抗素子の抵抗率および抵抗温度係数を示すグラフである。図１４の横軸は、原子数基準で、Ｓｉ－Ｃｒ－Ｃ抵抗素子内におけるクロムに対するシリコンの比率に対応している。以下では、Ｓｉ－Ｃｒ－Ｃ抵抗素子内におけるクロムに対するシリコンの比率を、Ｓｉ／Ｃｒ比と称する。Ｓｉ／Ｃｒ比は、原子数基準における含有比である。図１４の縦軸は、Ｓｉ－Ｃｒ－Ｃ抵抗素子の抵抗率または抵抗温度係数（ＴＣＲ）に対応している。図１４には、Ｓｉ／Ｃｒ比を変化させたときのＳｉ－Ｃｒ－Ｃ抵抗素子の抵抗率および抵抗温度係数が示されており、Ｓｉ－Ｃｒ－Ｃ抵抗素子内における炭素含有率は、原子数基準で、１５～２５原子パーセントである。また、図１４のグラフは、結晶化アニール処理を施していないＳｉ－Ｃｒ－Ｃ抵抗素子についての測定データに基づいている。
【0045】
図１４のグラフから、Ｓｉ－Ｃｒ－Ｃ抵抗素子において、Ｓｉ／Ｃｒ比が大きくなるほど、抵抗率が増大することが分かる。
【0046】
一方、図１４のグラフから、Ｓｉ／Ｃｒ比が１．２を超えると、Ｓｉ－Ｃｒ－Ｃ抵抗素子の抵抗温度係数は徐々に低下し、Ｓｉ／Ｃｒ比が１．５を超えると、Ｓｉ－Ｃｒ－Ｃ抵抗素子の抵抗温度係数は更に大きく低下することが分かる。そして、Ｓｉ／Ｃｒ比が２．５を超えると、Ｓｉ－Ｃｒ－Ｃ抵抗素子の抵抗温度係数の絶対値は、抵抗材料としては好ましくない水準（２００ｐｐｍ／度以上）にまで増大してしまう。
【0047】
Ｓｉ－Ｃｒ－Ｃ抵抗素子において、抵抗率と抵抗温度係数がトレードオフの関係にある。このため、抵抗率を大きくすると抵抗温度係数の絶対値が大きくなる。従って、Ｓｉ－Ｃｒ－Ｃ抵抗素子の組成比を単純に調整するだけでは、抵抗率の増大と抵抗温度係数の絶対値の抑制とを両立させることは困難である。
【0048】
図１５は、Ｓｉ－Ｃｒ－Ｃ抵抗素子に対して結晶化アニール処理を施した場合について、アニール温度と、抵抗率および抵抗温度係数との関係を示すグラフである。図１５のグラフの横軸は、アニール温度に対応している。図１５のグラフの縦軸は、Ｓｉ－Ｃｒ－Ｃ抵抗素子の抵抗率または抵抗温度係数（ＴＣＲ）に対応している。
【0049】
図１５のグラフから、結晶化アニール処理を施すことにより、Ｓｉ－Ｃｒ－Ｃ抵抗素子の抵抗率および抵抗温度係数が変化することが分かる。図１５のグラフにおいて、アニール温度が摂氏５２０度から摂氏５３０度の範囲内のときに、抵抗温度係数の絶対値が小さくなっている。
【0050】
しかしながら、摂氏５００度よりも高い温度でのアニール処理は、望ましくない。なぜなら、摂氏５００度よりも高い温度でのアニール処理は、配線や、あるいは半導体基板に形成されている半導体素子などに影響を与える虞があるからである。このため、半導体装置の信頼性を向上させるためには、Ｓｉ－Ｃｒ－Ｃ抵抗素子に対する結晶化アニール処理は、摂氏５００度以下の温度で行うことが望まれる。
【0051】
【0052】
図１６および図１７に示される検討例の半導体装置は、絶縁膜ＩＬ２と、絶縁膜ＩＬ２上に形成されたＳｉ－Ｃｒ－Ｃ抵抗素子ＲＳ１０１と、Ｓｉ－Ｃｒ－Ｃ抵抗素子ＲＳ１０１上に形成された絶縁膜ＩＬ３とを有している。但し、図１６には、Ｓｉ－Ｃｒ－Ｃ抵抗素子ＲＳ１０１の厚さが大きい場合が示され、図１７には、Ｓｉ－Ｃｒ－Ｃ抵抗素子ＲＳ１０１の厚さが小さい場合が示されている。例えば、図１６の場合、Ｓｉ－Ｃｒ－Ｃ抵抗素子ＲＳ１０１の厚さは３００ｎｍ程度である。一方、図１７の場合、Ｓｉ－Ｃｒ－Ｃ抵抗素子ＲＳ１０１の厚さは１０ｎｍ以下である。
【0053】
Ｓｉ－Ｃｒ－Ｃ抵抗素子ＲＳ１０１の上面と下面は、完全な平坦面ではなく、表面粗さを反映した凹凸を有する。このため、Ｓｉ－Ｃｒ－Ｃ抵抗素子ＲＳ１０１の上面と下面のそれぞれは、複数の凸部（突起部）を有する。なぜなら、完全に平坦な下面と上面とを有するＳｉ－Ｃｒ－Ｃ膜を成膜することは困難だからである。本実施の形態の抵抗素子ＲＳの上面と下面も同様である。抵抗素子ＲＳの上面と下面は、完全な平坦面ではなく、表面粗さを反映した凹凸を有する。このため、本実施の形態の抵抗素子ＲＳの上面と下面のそれぞれは、複数の凸部（突起部）を有する。
【0054】
Ｓｉ－Ｃｒ－Ｃ抵抗素子ＲＳ１０１に電流を流す際に、Ｓｉ－Ｃｒ－Ｃ抵抗素子ＲＳ１０１の内部を通過する経路で、電子が伝導する。図１６および図１７のそれぞれにおいて、矢印ＹＧ１は、Ｓｉ－Ｃｒ－Ｃ抵抗素子ＲＳ１０１の内部を通過する伝導経路を示す。しかしながら、Ｓｉ－Ｃｒ－Ｃ抵抗素子ＲＳ１０１に電流を流す際に、Ｓｉ－Ｃｒ－Ｃ抵抗素子ＲＳ１０１の上面と下面の凹凸に起因して、絶縁膜ＩＬ２または絶縁膜ＩＬ３を通過する電子の伝導も発生する。
【0055】
具体的には、図１６および図１７のそれぞれにおいて、Ｓｉ－Ｃｒ－Ｃ抵抗素子ＲＳ１０１の上面の凸部同士の間で、矢印ＹＧ２で模式的に示される経路で電流が流れる。矢印ＹＧ２は、絶縁膜ＩＬ３を通過する伝導経路を示す。また、Ｓｉ－Ｃｒ－Ｃ抵抗素子ＲＳ１０１の下面の凸部同士の間で、矢印ＹＧ３で模式的に示される経路で電流が流れる。矢印ＹＧ３は、絶縁膜ＩＬ２を通過する伝導経路を示す。すなわち、Ｓｉ－Ｃｒ－Ｃ抵抗素子ＲＳ１０１の上面近傍において、絶縁膜ＩＬ３の一部も電子の伝導経路として寄与し、また、Ｓｉ－Ｃｒ－Ｃ抵抗素子ＲＳ１０１の下面近傍において、絶縁膜ＩＬ２の一部も電子の伝導経路として寄与する。
【0056】
図１６のように、Ｓｉ－Ｃｒ－Ｃ抵抗素子ＲＳ１０１の厚さが大きい場合、電流のほとんどは、Ｓｉ－Ｃｒ－Ｃ抵抗素子ＲＳ１０１の内部を通過して流れるため、矢印ＹＧ２または矢印ＹＧ３で示される伝導経路の寄与は小さい。このため、Ｓｉ－Ｃｒ－Ｃ抵抗素子ＲＳ１０１全体の抵抗値に対して、絶縁膜ＩＬ２または絶縁膜ＩＬ３を通過する伝導経路の抵抗値は、ほとんど寄与しない。
【0057】
しかしながら、図１６のようにＳｉ－Ｃｒ－Ｃ抵抗素子ＲＳ１０１の厚さが大きい場合に比べて、図１７のようにＳｉ－Ｃｒ－Ｃ抵抗素子ＲＳ１０１の厚さが小さい場合、Ｓｉ－Ｃｒ－Ｃ抵抗素子ＲＳ１０１の内部を通過して流れる電流が少なくなるため、矢印ＹＧ２または矢印ＹＧ３で示される伝導経路の寄与が大きくなる。このため、Ｓｉ－Ｃｒ－Ｃ抵抗素子ＲＳ１０１全体の抵抗値に対して、絶縁膜ＩＬ２または絶縁膜ＩＬ３を通過する伝導経路の抵抗値が占める割合が増大する。
【0058】
絶縁膜ＩＬ３を通過する伝導経路（ＹＧ２）と、絶縁膜ＩＬ２を通過する伝導経路（ＹＧ３）において、温度変化により抵抗値が大きく変化し、抵抗温度係数は負になるとともに、抵抗温度係数の絶対値が大きくなる。このため、Ｓｉ－Ｃｒ－Ｃ抵抗素子ＲＳ１０１の厚さが小さくなると、絶縁膜ＩＬ２または絶縁膜ＩＬ３を通過する伝導経路の影響が大きくなり、その結果、抵抗温度係数の絶対値が大きくなる。Ｓｉ－Ｃｒ－Ｃ抵抗素子の厚さを小さくした場合でも、抵抗温度係数の絶対値を抑制することが望まれる。
【0059】
＜抵抗素子について＞
図１８は、上記図１の一部を拡大した部分拡大断面図である。図１９は、図１８に示される積層構造におけるシリコン（Ｓｉ）とクロム（Ｃｒ）と炭素（Ｃ）の濃度分布を示すグラフである。図１９のグラフの横軸は、深さ位置に対応している。図１９のグラフの縦軸は、シリコン（Ｓｉ）、クロム（Ｃｒ）または炭素（Ｃ）の原子分率（濃度）に対応している。図１９のグラフにおいて、シリコン（Ｓｉ）の濃度分布を実線で示し、炭素（Ｃ）の濃度分布を点線で示し、クロム（Ｃｒ）の濃度分布を一点鎖線で示してある。なお、図１９のグラフは、ＥＤＸ（エネルギー分散型Ｘ線分光法）による分析結果に基づいている。
図１８は、上記図１の一部を拡大した部分拡大断面図である。図１９は、図１８に示される積層構造におけるシリコン（Ｓｉ）とクロム（Ｃｒ）と炭素（Ｃ）の濃度分布を示すグラフである。図１９のグラフの横軸は、深さ位置に対応している。図１９のグラフの縦軸は、シリコン（Ｓｉ）、クロム（Ｃｒ）または炭素（Ｃ）の原子分率（濃度）に対応している。図１９のグラフにおいて、シリコン（Ｓｉ）の濃度分布を実線で示し、炭素（Ｃ）の濃度分布を点線で示し、クロム（Ｃｒ）の濃度分布を一点鎖線で示してある。なお、図１９のグラフは、ＥＤＸ（エネルギー分散型Ｘ線分光法）による分析結果に基づいている。
【0060】
また、本実施の形態では、半導体装置の製造工程中に、上述のように材料層ＭＴに対して結晶化アニール処理を施している。図１９のグラフは、本実施の形態のように材料層ＭＴに対して結晶化アニール処理が施された場合について、各元素の濃度分布を分析した結果のグラフである。
【0061】
図１９のグラフからも分かるように、本実施の形態において、抵抗素子ＲＳ内におけるシリコン（Ｓｉ）とクロム（Ｃｒ）と炭素（Ｃ）の組成比は、厚さ方向において均一な分布ではなく、以下のような分布を有している。なお、厚さ方向とは、抵抗素子ＲＳの下面から上面に向かう方向、または、抵抗素子ＲＳの上面から下面に向かう方向である。抵抗素子ＲＳの上面は、抵抗素子ＲＳと絶縁膜ＩＬ３の界面である。抵抗素子ＲＳの下面は、抵抗素子ＲＳと絶縁膜ＩＬ２の界面である。図１９には、厚さ方向における濃度分布が示されている。
【0062】
図１９のグラフに示されるように、抵抗素子ＲＳ内において、シリコン（Ｓｉ）濃度のピークＰ１は、抵抗素子ＲＳの上面近傍の位置に形成され、シリコン濃度のピークＰ２は、抵抗素子ＲＳの下面近傍の位置に形成されている。
【0063】
抵抗素子ＲＳ（材料層ＭＴ）内におけるシリコン（Ｓｉ）濃度は、抵抗素子ＲＳの中央部から抵抗素子ＲＳの上面に向かって増加している。また、抵抗素子ＲＳ（材料層ＭＴ）内におけるシリコン（Ｓｉ）濃度は、抵抗素子ＲＳの中央部から抵抗素子ＲＳの下面に向かって増加している。すなわち、抵抗素子ＲＳ内におけるシリコン（Ｓｉ）濃度は、抵抗素子ＲＳの中央部で最も低く、中央部から上面に向かって増加し、かつ、中央部から下面に向かって増加している。このため、抵抗素子ＲＳ内において、抵抗素子ＲＳの上面近傍と抵抗素子ＲＳの下面近傍におけるシリコン（Ｓｉ）濃度は、抵抗素子ＲＳの中央部におけるシリコン（Ｓｉ）濃度よりも大きい。なお、抵抗素子ＲＳの中央部は、抵抗素子ＲＳの厚さ方向における中央部である。
【0064】
図１９のグラフに示されるように、抵抗素子ＲＳ内において、炭素（Ｃ）濃度のピークＰ３は、抵抗素子ＲＳの上面近傍の位置に形成され、炭素濃度のピークＰ４は、抵抗素子ＲＳの下面近傍の位置に形成されている。
【0065】
抵抗素子ＲＳ（材料層ＭＴ）内における炭素（Ｃ）濃度は、抵抗素子ＲＳの中央部から抵抗素子ＲＳの上面に向かって増加している。また、抵抗素子ＲＳ（材料層ＭＴ）内における炭素（Ｃ）濃度は、抵抗素子ＲＳの中央部から抵抗素子ＲＳの下面に向かって増加している。すなわち、抵抗素子ＲＳ内における炭素（Ｃ）濃度は、抵抗素子ＲＳの中央部で最も低く、中央部から上面に向かって増加し、かつ、中央部から下面に向かって増加している。このため、抵抗素子ＲＳ内において、抵抗素子ＲＳの上面近傍と抵抗素子ＲＳの下面近傍における炭素（Ｃ）濃度は、抵抗素子ＲＳの中央部における炭素（Ｃ）濃度よりも大きい。
【0066】
図１９のグラフに示されるように、抵抗素子ＲＳ内において、クロム（Ｃｒ）濃度のピークＰ５は、抵抗素子ＲＳの中央部に形成されている。
【0067】
抵抗素子ＲＳ（材料層ＭＴ）内におけるクロム（Ｃｒ）濃度は、抵抗素子ＲＳの中央部から抵抗素子ＲＳの上面に向かって減少している。また、抵抗素子ＲＳ（材料層ＭＴ）内におけるクロム（Ｃｒ）濃度は、抵抗素子ＲＳの中央部から抵抗素子ＲＳの下面に向かって減少している。すなわち、抵抗素子ＲＳ内におけるクロム（Ｃｒ）濃度は、抵抗素子ＲＳの中央部で最も高く、中央部から上面に向かって減少し、かつ、中央部から下面に向かって減少している。このため、抵抗素子ＲＳ内において、抵抗素子ＲＳの上面近傍と抵抗素子ＲＳの下面近傍におけるクロム（Ｃｒ）濃度は、抵抗素子ＲＳの中央部におけるシリコン（Ｓｉ）濃度よりも小さい。
【0068】
なお、シリコン（Ｓｉ）濃度、クロム（Ｃｒ）濃度、および炭素（Ｃ）濃度は、いずれも原子数基準の濃度であり、原子パーセントを単位として表される。
【0069】
抵抗素子ＲＳ内におけるシリコン（Ｓｉ）とクロム（Ｃｒ）の濃度分布を反映して、抵抗素子ＲＳ内におけるＳｉ／Ｃｒ比は、以下の分布を示す。
【0070】
抵抗素子ＲＳ（材料層ＭＴ）内におけるＳｉ／Ｃｒ比は、抵抗素子ＲＳの中央部から抵抗素子ＲＳの上面に向かって増加している。また、抵抗素子ＲＳ（材料層ＭＴ）内におけるＳｉ／Ｃｒ比は、抵抗素子ＲＳの中央部から抵抗素子ＲＳの下面に向かって増加している。すなわち、抵抗素子ＲＳ内におけるＳｉ／Ｃｒ比は、抵抗素子ＲＳの中央部で最も低く、中央部から上面に向かって増加し、かつ、中央部から下面に向かって増加している。このため、抵抗素子ＲＳ内において、抵抗素子ＲＳの上面近傍と抵抗素子ＲＳの下面近傍におけるＳｉ／Ｃｒ比は、抵抗素子ＲＳの中央部におけるＳｉ／Ｃｒ比よりも大きい。
【0071】
上記図１４のグラフからも分かるように、Ｓｉ－Ｃｒ－Ｃ抵抗素子において、Ｓｉ／Ｃｒ比が大きくなるほど、抵抗率が増大する。このため、抵抗素子ＲＳ内におけるＳｉ／Ｃｒ比の分布を反映して、抵抗素子ＲＳ内における抵抗率は、以下の分布を示す。
【0072】
抵抗素子ＲＳ（材料層ＭＴ）内における抵抗率は、抵抗素子ＲＳの中央部から抵抗素子ＲＳの上面に向かって増加している。また、抵抗素子ＲＳ（材料層ＭＴ）内における抵抗率は、抵抗素子ＲＳの中央部から抵抗素子ＲＳの下面に向かって増加している。すなわち、抵抗素子ＲＳ内における抵抗率は、抵抗素子ＲＳの中央部で最も低く、中央部から上面に向かって増加し、かつ、中央部から下面に向かって増加している。このため、抵抗素子ＲＳ内において、抵抗素子ＲＳの上面近傍と抵抗素子ＲＳの下面近傍における抵抗率は、抵抗素子ＲＳの中央部における抵抗率よりも大きい。
【0073】
図２０は、検討例として材料層ＭＴに結晶化アニール処理を施さなかった場合について、シリコン（Ｓｉ）とクロム（Ｃｒ）と炭素（Ｃ）の濃度分布を分析した結果を示すグラフである。図２０の横軸および縦軸は、上記図１９の横軸および縦軸と同じである。上記図１９と同様に、図２０のグラフも、ＥＤＸによる分析結果に基づいている。
【0074】
本実施の形態とは異なり、材料層ＭＴに結晶化アニール処理を施さなかった場合、図２０のグラフからも分かるように、材料層ＭＴ内におけるシリコン（Ｓｉ）の濃度分布は、厚さ方向においてほぼ均一である。また、材料層ＭＴ内における炭素（Ｃ）の濃度分布も、厚さ方向においてほぼ均一である。また、図１９のグラフと図２０のグラフを比較すると分かるように、図２０のグラフにおけるクロム濃度の分布曲線は、図１９のグラフにおけるクロム濃度の分布曲線に比べてブロードである。このため、図１９のグラフの場合に比べて、図２０のグラフの場合、材料層ＭＴ内におけるクロム（Ｃｒ）の濃度分布は、均一に近いと考えられる。
【0075】
従って、材料層ＭＴに結晶化アニール処理を施した場合に比べて、材料層ＭＴに結晶化アニール処理を施さなかった場合、クロム（Ｃｒ）と炭素（Ｃ）の組成比は、厚さ方向において均一に近いと考えられる。
【0076】
それに対して、本実施の形態において、半導体装置の製造工程中に、材料層ＭＴに対して結晶化アニール処理を施している。この結晶化アニール処理は、絶縁膜ＩＬ２と絶縁膜ＩＬ３とで材料層ＭＴを挟んだ状態で行っている。すなわち、材料層ＭＴの下面が絶縁膜ＩＬ２で覆われ、かつ、材料層ＭＴの上面が絶縁膜ＩＬ３で覆われた状態で、材料層ＭＴに対する結晶化アニール処理を行っている。このため、結晶化アニール処理中に、材料層ＭＴ内のシリコン（Ｓｉ）と炭素（Ｃ）が、材料層ＭＴと絶縁膜ＩＬ３との界面に向かって拡散して、抵抗素子ＲＳ内において材料層ＭＴの上面近傍に偏析し、かつ、材料層ＭＴと絶縁膜ＩＬ２との界面に向かって拡散して、抵抗素子ＲＳ内において材料層ＭＴの下面近傍に偏析する。これにより、図１９のグラフに示されるような濃度分布が形成されたと考えられる。
【0077】
本実施の形態とは異なり、材料層ＭＴの上面が絶縁膜で覆われていない状態で、結晶化アニール処理を行った場合、図１９のグラフに示されるような濃度分布は形成されない。なぜなら、結晶化アニール処理中に、材料層ＭＴ内のシリコン（Ｓｉ）と炭素（Ｃ）は、材料層ＭＴと絶縁膜ＩＬ２との界面に向かって拡散するが、材料層ＭＴの上面に向かってほとんど拡散せず、抵抗素子ＲＳ内において材料層ＭＴの上面近傍にシリコン（Ｓｉ）と炭素（Ｃ）は偏析しないからである。
【0078】
本実施の形態において、材料層ＭＴの上面が絶縁膜ＩＬ３で覆われた状態で結晶化アニール処理を行っているため、結晶化アニール処理中に、材料層ＭＴ内のシリコン（Ｓｉ）と炭素（Ｃ）は、材料層ＭＴと絶縁膜ＩＬ３との界面に向かって拡散し、かつ、材料層ＭＴと絶縁膜ＩＬ２との界面に向かって拡散することができる。その結果、材料層ＭＴ内において、材料層ＭＴの上面近傍と材料層ＭＴの下面近傍のそれぞれにシリコン（Ｓｉ）と炭素（Ｃ）が偏析し、図１９のグラフに示されるような濃度分布が形成される。
【0079】
本実施の形態において、上述のように、抵抗素子ＲＳ（材料層ＭＴ）内におけるシリコン（Ｓｉ）濃度は、抵抗素子ＲＳの中央部から抵抗素子ＲＳの上面に向かって増加している。また、抵抗素子ＲＳ（材料層ＭＴ）内におけるシリコン（Ｓｉ）濃度は、抵抗素子ＲＳの中央部から抵抗素子ＲＳの下面に向かって増加している。これを反映して、抵抗素子ＲＳの中央部において、Ｓｉ／Ｃｒ比が低く、抵抗素子ＲＳの中央部に比べて抵抗素子ＲＳ内における抵抗素子ＲＳの上面近傍および抵抗素子ＲＳの下面近傍において、Ｓｉ／Ｃｒ比が高くなる。その結果、以下の２つの理由により、抵抗素子ＲＳの抵抗温度係数の絶対値を抑制することができる。
【0080】
第１の理由について説明する。抵抗素子ＲＳ内において、抵抗素子ＲＳの上面近傍および抵抗素子ＲＳの下面近傍におけるＳｉ／Ｃｒ比が高くなることにより、抵抗素子ＲＳの上面近傍と抵抗素子ＲＳの下面近傍における抵抗率が高くなり、抵抗素子ＲＳの上面近傍と抵抗素子ＲＳの下面近傍において、電流が流れにくくなる。その結果、抵抗素子ＲＳの内部を通過する伝導経路（ＹＧ１）で流れる電流が増加し、絶縁膜ＩＬ３を通過する伝導経路（ＹＧ２）および絶縁膜ＩＬ２を通過する伝導経路（ＹＧ３）で流れる電流が低減する。このため、抵抗素子ＲＳ全体の抵抗値に対して、絶縁膜ＩＬ２または絶縁膜ＩＬ３を通過する伝導経路（ＹＧ２，ＹＧ３）の抵抗値が占める割合を低減させることができる。上述のように、絶縁膜ＩＬ３を通過する伝導経路（ＹＧ２）と、絶縁膜ＩＬ２を通過する伝導経路（ＹＧ３）において、抵抗温度係数は負になるとともに、抵抗温度係数の絶対値が大きくなる。本実施の形態において、抵抗素子ＲＳ全体の抵抗値に対して、絶縁膜ＩＬ２または絶縁膜ＩＬ３を通過する伝導経路（ＹＧ２，ＹＧ３）の抵抗値が占める割合を低減することができるため、抵抗素子ＲＳの抵抗温度係数の絶対値を抑制することができる。
【0081】
第２の理由について説明する。抵抗素子ＲＳの中央部において、Ｓｉ／Ｃｒ比が低くなることにより抵抗率が低下するため、抵抗素子ＲＳの中央部を通過する電流が増加する。上記図１４のグラフからも分かるように、Ｓｉ／Ｃｒ比が大きくなると、Ｓｉ－Ｃｒ－Ｃ抵抗素子の抵抗温度係数の絶対値が大きくなる傾向がある。本実施の形態において、抵抗素子ＲＳの中央部を流れる電流を増加させるとともに、その中央部におけるＳｉ／Ｃｒ比が低くなることにより、抵抗素子ＲＳの抵抗温度係数の絶対値を抑制することができる。
【0082】
上記図１６および図１７を参照して説明したように、Ｓｉ－Ｃｒ－Ｃ抵抗素子ＲＳ１０１の厚さが小さくなると、絶縁膜ＩＬ２または絶縁膜ＩＬ３を通過する伝導経路（ＹＧ２，ＹＧ３）の影響が大きくなり、その結果、抵抗温度係数の絶対値が大きくなる。
【0083】
本実施の形態において、抵抗素子ＲＳの厚さを小さくした場合でも、上記第１の理由および第２の理由により、抵抗素子ＲＳの抵抗温度係数の絶対値を抑制することができる。このため、本実施の形態において、抵抗素子ＲＳの厚さを小さくしつつ、抵抗素子ＲＳの抵抗温度係数の絶対値を抑制できる。抵抗素子ＲＳの厚さを小さくすることにより、抵抗素子ＲＳの平面寸法を小さくしながら、抵抗素子ＲＳの抵抗値を大きくすることができるため、抵抗素子ＲＳを備える半導体装置を小型化することができる。抵抗素子ＲＳの抵抗温度係数の絶対値を抑制することにより、温度変化に起因した抵抗素子ＲＳの抵抗値の変化を抑制することができるため、抵抗素子ＲＳを備える半導体装置の性能を向上させることができる。
【0084】
このため、本実施の形態は、抵抗素子ＲＳの厚さを小さくした場合に適用すれば、効果が大きい。具体的には、本実施の形態は、抵抗素子ＲＳの厚さが１０ｎｍ以下である場合に適用すれば、効果が大きい。
【0085】
図２１は、結晶化アニールの温度と、抵抗素子ＲＳの抵抗温度係数（ＴＣＲ）の相関を示すグラフである。図２１のグラフの横軸は、抵抗素子ＲＳ（材料層ＭＴ）の結晶化アニールの温度に対応している。図２１のグラフの縦軸は、抵抗素子ＲＳの抵抗温度係数（ＴＣＲ）に対応している。図２１のグラフには、抵抗素子ＲＳの厚さが３００ｎｍである場合と、抵抗素子ＲＳの厚さが５．５ｎｍである場合が示されている。
【0086】
図２１のグラフから、抵抗素子ＲＳの厚さが３００ｎｍである場合に比べて、抵抗素子ＲＳの厚さが５．５ｎｍである場合、抵抗温度係数（ＴＣＲ）の絶対値を抑制できることが分かる。また、図２１のグラフから、抵抗素子ＲＳの厚さが５．５ｎｍである場合、結晶化アニールの温度が摂氏５００度以下であれば、抵抗素子ＲＳの抵抗温度係数（ＴＣＲ）の絶対値を十分に抑制できることが分かる。
【0087】
このため、本実施の形態において、抵抗素子ＲＳの厚さを１０ｎｍ以下とし、かつ、抵抗素子ＲＳ（材料層ＭＴ）の結晶化アニールの温度を摂氏５００度以下とすることが好ましく、結晶化アニールの温度を摂氏３００度以上、かつ、摂氏５００度以下とすることが更に好ましい。これにより、抵抗素子ＲＳの抵抗温度係数の絶対値を更に抑制することができる。
【0088】
また、結晶化アニールの温度を摂氏５００度以下とすることにより、結晶化アニールが複数の配線Ｍ１や、あるいは半導体基板ＳＢに形成されている半導体素子などに影響を与えるのを抑制または防止することができる。このため、半導体装置の信頼性を向上させることができる。
【0089】
また、抵抗素子ＲＳ内におけるクロム（Ｃｒ）に対するシリコン（Ｓｉ）の比率（Ｓｉ／Ｃｒ比）が２よりも大きく、かつ、抵抗素子ＲＳの炭素（Ｃ）含有量が１５原子パーセント以上かつ３０原子パーセント以下であることが好ましい。このような含有量を満たすことにより、結晶化アニール処理を行った際、抵抗素子ＲＳの抵抗率と抵抗素子ＲＳの抵抗温度係数の絶対値との良好なバランスを得ることができる。
【0090】
図２２は、抵抗素子ＲＳの平面図である。図２３は、抵抗素子ＲＳの断面図である。図２２のＡ１－Ａ１線に沿った断面図が、図２３に対応している。図２２に示されるＸ方向およびＹ方向は、互いに直交している。また、図２２に示されるＸ方向およびＹ方向は、半導体基板ＳＢの主面に略平行である。Ｘ方向は、抵抗素子ＲＳの長辺方向であり、Ｙ方向は、抵抗素子ＲＳの短辺方向である。
【0091】
図２２に示されるように、抵抗素子ＲＳは、長さＬ１と幅Ｗ１を有している。長さＬ１は、Ｘ方向における抵抗素子ＲＳの寸法である。幅Ｗ１は、Ｙ方向における抵抗素子ＲＳの寸法である。抵抗素子ＲＳにおいて、電流はＸ方向に流れる。
【0092】
図２３に模式的に示されるように、抵抗素子ＲＳは、低抵抗領域ＲＧ１と高抵抗領域ＲＧ２とを有している。高抵抗領域ＲＧ２の抵抗率は、低抵抗領域ＲＧ１の抵抗率よりも大きい。
【0093】
図２３に示されるように、Ｘ方向に垂直な断面視において、低抵抗領域ＲＧ１は高抵抗領域ＲＧ２により囲まれている。抵抗素子ＲＳにおいて、高抵抗領域ＲＧ２は、抵抗素子ＲＳの上面に隣接する領域と、抵抗素子ＲＳの下面に隣接する領域と、抵抗素子ＲＳの側面に隣接する領域とにより、構成されている。言い換えると、抵抗素子ＲＳ内において、高抵抗領域ＲＧ２は、抵抗素子ＲＳの上面近傍領域と、抵抗素子ＲＳの下面近傍領域と、抵抗素子ＲＳの側面近傍領域とにより、構成されている。抵抗素子ＲＳの中央部は、低抵抗領域ＲＧ１に含まれている。
【0094】
低抵抗領域ＲＧ１に比べると、高抵抗領域ＲＧ２内において、シリコン（Ｓｉ）濃度が高く、炭素（Ｃ）濃度が高く、かつ、クロム（Ｃｒ）濃度が低い。すなわち、抵抗素子ＲＳの中央部に比べると、抵抗素子ＲＳ内における抵抗素子ＲＳの上面近傍領域と抵抗素子ＲＳの下面近傍領域と抵抗素子ＲＳの側面近傍領域とにおいて、シリコン（Ｓｉ）濃度が高く、炭素（Ｃ）濃度が高く、かつ、クロム（Ｃｒ）濃度が低い。これは、抵抗素子ＲＳが上記図１９のような濃度分布を有しているからである。これを反映して、高抵抗領域ＲＧ２内におけるＳｉ／Ｃｒ比は、低抵抗領域ＲＧ１内におけるＳｉ／Ｃｒ比よりも大きく、その結果、高抵抗領域ＲＧ２の抵抗率は、低抵抗領域ＲＧ１の抵抗率よりも大きい。
【0095】
本実施の形態において、材料層ＭＴａをパターニングして材料層ＭＴを形成した後に、材料層ＭＴを覆うように絶縁膜ＩＬ３を形成し、その後で、結晶化アニール処理を行っている。このため、材料層ＭＴの下面が絶縁膜ＩＬ２で覆われ、かつ、材料層ＭＴの上面および側面が絶縁膜ＩＬ３で覆われた状態で、材料層ＭＴに対する結晶化アニール処理が行われる。このため、結晶化アニール処理中に、材料層ＭＴ内のシリコン（Ｓｉ）と炭素（Ｃ）が、材料層ＭＴの上面に向かって拡散することにより、抵抗素子ＲＳの上面に隣接する領域に高抵抗領域ＲＧ２が形成される。また、結晶化アニール処理中に、材料層ＭＴ内のシリコン（Ｓｉ）と炭素（Ｃ）が、材料層ＭＴの下面に向かって拡散することにより、抵抗素子ＲＳの下面に隣接する領域に高抵抗領域ＲＧ２が形成される。結晶化アニール処理中に、材料層ＭＴ内のシリコン（Ｓｉ）と炭素（Ｃ）が、材料層ＭＴの側面に向かって拡散することにより、抵抗素子ＲＳの側面に隣接する領域に高抵抗領域ＲＧ２が形成される。その結果、図２３に示されるような断面構造が形成される。
【0096】
抵抗素子ＲＳ内に低抵抗領域ＲＧ１と高抵抗領域ＲＧ２が形成されることにより、上記第１の理由および第２の理由により、抵抗素子ＲＳの抵抗温度係数の絶対値を抑制することができる。
【0097】
抵抗素子ＲＳの上面に隣接する高抵抗領域ＲＧ２と抵抗素子ＲＳの下面に隣接する高抵抗領域ＲＧ２だけでなく、抵抗素子ＲＳの側面に隣接する高抵抗領域ＲＧ２も、抵抗素子ＲＳの抵抗温度係数の絶対値を抑制する効果に寄与する。抵抗素子ＲＳ内に低抵抗領域ＲＧ１と高抵抗領域ＲＧ２が形成されることによる効果は、抵抗素子ＲＳの幅Ｗ１が小さくなるほど、増加する。なぜなら、抵抗素子ＲＳの幅Ｗ１を小さくしても、抵抗素子ＲＳの側面に隣接する高抵抗領域ＲＧ２の寸法は変わらないからである。
【0098】
図２４は、抵抗素子ＲＳの幅Ｗ１と抵抗素子ＲＳの抵抗値の相関を示すグラフである。図２５は、抵抗素子ＲＳの幅Ｗ１と抵抗素子ＲＳの抵抗温度係数の相関を示すグラフである。図２４および図２５の各グラフの横軸は、抵抗素子ＲＳの幅Ｗ１に対応している。図２４のグラフの縦軸は、抵抗素子ＲＳの抵抗値に対応している。図２５のグラフの縦軸は、抵抗素子ＲＳの抵抗温度係数に対応している。図２４および図２５の各グラフは、シミュレーションによる分析に基づいている。
【0099】
図２４のグラフから、抵抗素子ＲＳの幅Ｗ１を小さくするほど、抵抗素子ＲＳの抵抗値が増大することが分かる。図２５のグラフから、抵抗素子ＲＳの幅Ｗ１を小さくするほど、抵抗素子ＲＳの抵抗温度係数が上昇し、抵抗素子ＲＳの抵抗温度係数の絶対値が小さくなることが分かる。
【0100】
このため、抵抗素子ＲＳの幅Ｗ１が小さくなるほど、本実施の形態の効果は大きくなる。具体的には、抵抗素子ＲＳの幅Ｗ１が４０ｎｍ以下である場合、本実施の形態の効果は大きく、抵抗素子ＲＳの幅Ｗ１が１０ｎｍ以下である場合、本実施の形態の効果は更に大きい。
【0101】
抵抗素子ＲＳの幅Ｗ１が１０ｎｍよりも大きく、かつ４０ｎｍ以下である場合、抵抗素子ＲＳの幅Ｗ１を変化させたときの抵抗素子ＲＳの抵抗値の変化量と抵抗素子ＲＳの抵抗温度係数の変化量が小さいため、抵抗素子ＲＳの設計が容易である。
【0102】
抵抗素子ＲＳの幅Ｗ１が１０ｎｍ以下である場合、抵抗素子ＲＳの抵抗値の増大効果と、抵抗素子ＲＳの抵抗温度係数の絶対値の低減効果を、増大させることができる。
【0103】
＜変形例＞
図２６は、変形例の抵抗素子ＲＳの平面図である。図２７は、図２６のＡ２－Ａ２線に沿う変形例の抵抗素子ＲＳの断面図である。図２８は、図２６のＡ３－Ａ３線に沿う変形例の抵抗素子ＲＳの断面図である。
図２６は、変形例の抵抗素子ＲＳの平面図である。図２７は、図２６のＡ２－Ａ２線に沿う変形例の抵抗素子ＲＳの断面図である。図２８は、図２６のＡ３－Ａ３線に沿う変形例の抵抗素子ＲＳの断面図である。
【0104】
【0105】
抵抗素子ＲＳに形成されるスリットＳＬの数は、１つ以上であるが、複数であることが好ましい。図２６の場合、各スリットＳＬは、Ｘ方向に延在している。図２８からも分かるように、抵抗素子ＲＳのスリットＳＬは、抵抗素子ＲＳの上面から下面まで貫通するように形成されている。言い換えると、抵抗素子ＲＳのスリットＳＬは、絶縁膜ＩＬ１を露出するように形成されている。スリットＳＬとして、抵抗素子ＲＳを貫通する貫通孔を適用することもできる。
【0106】
図２７および図２８に示されるように、Ｘ方向に垂直な断面視において、低抵抗領域ＲＧ１は高抵抗領域ＲＧ２により囲まれている。抵抗素子ＲＳにおいて、高抵抗領域ＲＧ２は、抵抗素子ＲＳの上面に隣接する領域と、抵抗素子ＲＳの下面に隣接する領域と、抵抗素子ＲＳの側面に隣接する領域と、スリットＳＬの内壁に隣接する領域とにより、構成されている。言い換えると、抵抗素子ＲＳ内において、高抵抗領域ＲＧ２は、抵抗素子ＲＳの上面近傍領域と、抵抗素子ＲＳの下面近傍領域と、抵抗素子ＲＳの側面近傍領域と、スリットＳＬの内壁近傍領域とにより、構成されている。低抵抗領域ＲＧ１に比べると、高抵抗領域ＲＧ２内において、シリコン（Ｓｉ）濃度が高く、炭素（Ｃ）濃度が高く、かつ、クロム（Ｃｒ）濃度が低い。
【0107】
抵抗素子ＲＳのうちスリットＳＬに接する部分のシリコン濃度は、抵抗素子ＲＳのうちスリットＳＬ、抵抗素子ＲＳの上面、抵抗素子ＲＳの側面および抵抗素子ＲＳの下面から離れている部分のシリコン濃度よりも高い。また、抵抗素子ＲＳのうちスリットＳＬに接する部分の炭素濃度は、抵抗素子ＲＳのうちスリットＳＬ、抵抗素子ＲＳの上面、抵抗素子ＲＳの側面および抵抗素子ＲＳの下面から離れている部分の炭素濃度よりも高い。また、抵抗素子ＲＳのうちスリットＳＬに接する部分のクロム濃度は、抵抗素子ＲＳのうちスリットＳＬ、抵抗素子ＲＳの上面、抵抗素子ＲＳの側面および抵抗素子ＲＳの下面から離れている部分のクロム濃度よりも低い。
【0108】
抵抗素子ＲＳの上面に隣接する高抵抗領域ＲＧ２と抵抗素子ＲＳの下面に隣接する高抵抗領域ＲＧ２と抵抗素子ＲＳの側面に隣接する高抵抗領域ＲＧ２だけでなく、スリットＳＬの内壁に隣接する高抵抗領域ＲＧ２も、抵抗素子ＲＳの抵抗温度係数の絶対値を抑制する効果に寄与する。このため、図２６、図２７および図２８に示される変形例の抵抗素子ＲＳは、上記図２２および図２３に示される抵抗素子ＲＳに比べて、抵抗素子ＲＳの抵抗温度係数の絶対値を抑止する効果を、更に増大させることができる。
【0109】
【0110】
【0111】
上記実施の形態１と同様に材料層ＭＴａを形成した後、本実施の形態２において、図２９に示されるように、材料層ＭＴａ上に絶縁膜ＨＭを形成する。
【0112】
絶縁膜ＨＭは、ハードマスクとして機能する絶縁膜である。絶縁膜ＨＭは、例えば酸化シリコン膜などからなり、ＣＶＤ法などを用いて形成することができる。
【0113】
次に、図３０に示されるように、絶縁膜ＨＭ上にフォトレジストパターンＰＲを、フォトリソグラフィ技術を用いて形成する。
【0114】
次に、図３１に示されるように、フォトレジストパターンＰＲをエッチングマスクとして用いて、絶縁膜ＨＭをエッチングする。これにより、絶縁膜ＨＭがパターニングされる。
【0115】
次に、図３１に示されるように、フォトレジストパターンＰＲと絶縁膜ＨＭをエッチングマスクとして用いて、材料層ＭＴａをエッチングする。これにより、材料層ＭＴａがパターニングされて材料層ＭＴが形成される。材料層ＭＴは、パターニングされた材料層ＭＴａからなる。その後、フォトレジストパターンＰＲをアッシングなどにより除去する。材料層ＭＴの上面上に、材料層ＭＴと同様の平面形状を有する絶縁膜ＨＭが配置されている。材料層ＭＴの上面は、絶縁膜ＨＭに接している。
【0116】
あるいは、フォトレジストパターンＰＲをエッチングマスクとして用いて絶縁膜ＨＭをエッチングした後、フォトレジストパターンＰＲを除去し、その後に、絶縁膜ＨＭをエッチングマスクとして用いて、材料層ＭＴａをエッチングすることもできる。
【0117】
次に、図３２に示されるように、材料層ＭＴと材料層ＭＴ上の絶縁膜ＨＭとからなる積層膜を覆うように、絶縁膜ＩＬ２上に絶縁膜ＩＬ３を形成する。絶縁膜ＩＬ３は、材料層ＭＴの側面と絶縁膜ＨＭの上面と絶縁膜ＨＭの側面に接するように、形成される。絶縁膜ＩＬ３の形成後、絶縁膜ＩＬ３の上面をＣＭＰ法などを用いて平坦化することもできる。
【0118】
次に、本実施の形態２においても、上記実施の形態１と同様に、図３３に示されるように、絶縁膜ＩＬ３および絶縁膜ＩＬ２を貫通する複数の開口部ＯＰ２を形成する。次に、上記実施の形態１と同様に、図３３に示されるように、複数のプラグＶ２を形成する。次に、上記実施の形態１と同様に、図３３に示されるように、複数の配線Ｍ２を形成する。
【0119】
更に上層の絶縁膜および配線を形成する工程の図示および説明は省略する。
【0120】
上記実施の形態１において、材料層ＭＴに対する結晶化アニール処理は、絶縁膜ＩＬ３を形成した後で行われる。これにより、材料層ＭＴ上に絶縁膜ＩＬ３が配置された状態で結晶化アニール処理が行われるため、上記図１９のグラフに示されるような濃度分布が形成される。
【0121】
本実施の形態２において、結晶化アニール処理は、絶縁膜ＨＭを形成した後で行われる。これにより、材料層ＭＴａ上または材料層ＭＴ上に絶縁膜ＨＭが配置された状態で結晶化アニール処理が行われるため、上記図１９のグラフに示されるような濃度分布が形成される。
【0122】
本実施の形態２において、結晶化アニール処理は、以下に説明するいずれかのタイミングで行うことができる。
【0123】
本実施の形態２において、結晶化アニール処理は、絶縁膜ＩＬ３を形成した後に、行うことができる。この結晶化アニール処理により、アモルファス状態の材料層ＭＴの一部または全部が結晶化する。材料層ＭＴの上面が絶縁膜ＨＭで覆われ、かつ、材料層ＭＴの側面が絶縁膜ＩＬ３で覆われた状態で結晶化アニール処理が行われるため、上記図１９のグラフに示されるような濃度分布が形成される。また、上記図２３に示されるような断面構造が得られる。
【0124】
あるいは、本実施の形態２において、結晶化アニール処理は、材料層ＭＴａをパターニングして材料層ＭＴを形成した後で、かつ、絶縁膜ＩＬ３を形成する前に、行うことができる。この結晶化アニール処理により、アモルファス状態の材料層ＭＴの一部または全部が結晶化する。材料層ＭＴの上面が絶縁膜ＨＭで覆われた状態で結晶化アニール処理が行われるため、上記図１９のグラフに示されるような濃度分布が形成される。また、上記図２３に示されるような断面構造が得られる。
【0125】
あるいは、本実施の形態２において、結晶化アニール処理は、絶縁膜ＨＭを形成した後で、かつ、フォトレジストパターンＰＲを形成する前に、行うことができる。この結晶化アニール処理により、アモルファス状態の材料層ＭＴａの一部または全部が結晶化する。材料層ＭＴａの上面が絶縁膜ＨＭで覆われた状態で結晶化アニール処理が行われるため、上記図１９のグラフに示されるような濃度分布が形成される。また、図３４に示されるような断面構造が得られる。
【0126】
図３４は、抵抗素子ＲＳの断面図であり、上記図２３に相当する断面を示している。材料層ＭＴａをパターニングする前に結晶化アニール処理が行われた場合、図３４に示されるように、抵抗素子ＲＳ（材料層ＭＴ）の側面に隣接する領域に、高抵抗領域ＲＧ２は形成されない。
【0127】
抵抗素子ＲＳの側面に隣接する領域に高抵抗領域ＲＧ２が形成されている場合、抵抗素子ＲＳの側面に隣接する領域に高抵抗領域ＲＧ２が形成されない場合よりも、抵抗素子ＲＳの抵抗温度係数の絶対値を抑制する効果が大きい。すなわち、図３４の断面構造に比べると、図２３の断面構造が形成された場合、抵抗素子ＲＳの抵抗温度係数の絶対値を抑制する効果が大きい。
【0128】
（実施の形態３）
本発明者の検討によれば、材料層ＭＴａを形成する前に、絶縁膜ＩＬ２の上面に炭素（Ｃ）が付着し、その炭素が抵抗素子ＲＳの抵抗温度係数を変動させることが分かった。絶縁膜ＩＬ２の上面に付着する炭素は、種々の製造装置あるいは搬送装置などの内部に存在する有機物に由来すると考えられる。絶縁膜ＩＬ２の上面に炭素（Ｃ）が付着した状態で、絶縁膜ＩＬ２上に材料層ＭＴａを形成した場合、絶縁膜ＩＬ２の上面に付着している炭素（Ｃ）は、結晶化アニール中に材料層ＭＴａまたは材料層ＭＴ内に拡散する。絶縁膜ＩＬ２の上面への炭素（Ｃ）の付着量と、結晶化アニール中における材料層ＭＴａまたは材料層ＭＴ内への炭素（Ｃ）の拡散量は、変動するため、抵抗素子ＲＳの炭素（Ｃ）の含有率が変動する。その結果、抵抗素子ＲＳの抵抗温度係数が安定せずに、変動する。
本発明者の検討によれば、材料層ＭＴａを形成する前に、絶縁膜ＩＬ２の上面に炭素（Ｃ）が付着し、その炭素が抵抗素子ＲＳの抵抗温度係数を変動させることが分かった。絶縁膜ＩＬ２の上面に付着する炭素は、種々の製造装置あるいは搬送装置などの内部に存在する有機物に由来すると考えられる。絶縁膜ＩＬ２の上面に炭素（Ｃ）が付着した状態で、絶縁膜ＩＬ２上に材料層ＭＴａを形成した場合、絶縁膜ＩＬ２の上面に付着している炭素（Ｃ）は、結晶化アニール中に材料層ＭＴａまたは材料層ＭＴ内に拡散する。絶縁膜ＩＬ２の上面への炭素（Ｃ）の付着量と、結晶化アニール中における材料層ＭＴａまたは材料層ＭＴ内への炭素（Ｃ）の拡散量は、変動するため、抵抗素子ＲＳの炭素（Ｃ）の含有率が変動する。その結果、抵抗素子ＲＳの抵抗温度係数が安定せずに、変動する。
【0129】
そこで、本実施の形態３において、複数のプラグＶ１を形成した後で、かつ、材料層ＭＴａを形成する前に、絶縁膜ＩＬ２の上面に対して洗浄処理を行う。この洗浄処理により、絶縁膜ＩＬ２の上面に付着している炭素を除去することができる。その結果、抵抗素子ＲＳの炭素（Ｃ）の含有率の変動を抑制または防止することができる。これにより、抵抗素子ＲＳの抵抗温度係数の変動を抑制することができる。従って、抵抗素子ＲＳを備える半導体装置の信頼性を向上させることができる。
【0130】
洗浄処理としては、プラズマ洗浄処理が好ましい。例えば、アルゴン（Ａｒ）プラズマを用いたプラズマ処理を、絶縁膜ＩＬ２の上面に対して施した後に、絶縁膜ＩＬ２上に材料層ＭＴａを形成する。
【0131】
プラズマ洗浄処理と材料層ＭＴａの成膜工程は、半導体基板ＳＢを大気中に開放することなく、連続的に行うことが好ましい。すなわち、プラズマ装置のチャンバ内に半導体基板ＳＢを搬入し、絶縁膜ＩＬ２の上面に対してプラズマ洗浄処理を施した後、プラズマ装置のチャンバから半導体基板ＳＢを搬出する。そして、プラズマ装置のチャンバから搬出された半導体基板ＳＢを、大気中に開放することなく、成膜装置のチャンバ内に半導体基板ＳＢを搬入し、絶縁膜ＩＬ２上に材料層ＭＴａを形成する。これにより、プラズマ洗浄処理の後で、かつ、材料層ＭＴａの成膜工程の前に、絶縁膜ＩＬ２の上面に、炭素（Ｃ）が再付着することを、防止することができる。
【0132】
図３５は、抵抗素子ＲＳの炭素（Ｃ）含有率と抵抗温度係数を示すグラフである。図３５のグラフの横軸は、抵抗素子ＲＳの炭素（Ｃ）含有率に対応し、図３５のグラフの縦軸は、抵抗素子ＲＳの抵抗温度係数に対応している。また、図３５のグラフには、絶縁膜ＩＬ２の上面に対するプラズマ洗浄処理を行った場合の抵抗素子ＲＳの炭素（Ｃ）含有率と抵抗温度係数の測定結果と、絶縁膜ＩＬ２の上面に対する洗浄処理を行わなかった場合の抵抗素子ＲＳの炭素（Ｃ）含有率と抵抗温度係数の測定結果を、プロットしてある。絶縁膜ＩＬ２の上面に対するプラズマ洗浄処理を行った場合の試料の数は４つである。また、絶縁膜ＩＬ２の上面に対する洗浄処理を行わなかった場合の試料の数は４つである。
【0133】
図３５のグラフからも分かるように、絶縁膜ＩＬ２の上面に対する洗浄処理を行わなかった場合、抵抗素子ＲＳの炭素（Ｃ）含有率と抵抗温度係数が変動している。絶縁膜ＩＬ２の上面に付着する炭素（Ｃ）が、結晶化アニール中に材料層ＭＴａまたは材料層ＭＴ内に拡散することにより、抵抗素子ＲＳの炭素（Ｃ）の含有率が変動し、その結果、抵抗素子ＲＳの抵抗温度係数が変動したと考えられる。
【0134】
一方、絶縁膜ＩＬ２の上面に対するプラズマ洗浄処理を行った場合、図３５のグラフからも分かるように、抵抗素子ＲＳの炭素（Ｃ）含有率と抵抗温度係数の変動が抑制される。
【0135】
絶縁膜ＩＬ２の上面に対する洗浄処理として、プラズマ洗浄処理の代わりにウェット洗浄処理を行うこともできる。ウェット洗浄処理において、絶縁膜ＩＬ２の上面に付着する炭素を除去するのに有効な薬液を用いる。具体的には、ＳＰＭ（Sulfuric acid-hydrogen Peroxide Mixture）、ＡＰＭ（Ammonia-hydrogen Peroxide Mixture）またはオゾン水を用いたウェット洗浄処理を用いることができる。絶縁膜ＩＬ２の上面に付着している炭素（Ｃ）をウェット洗浄処理により除去した後で、絶縁膜ＩＬ２上に材料層ＭＴａを形成することにより、抵抗素子ＲＳの炭素（Ｃ）含有率と抵抗温度係数の変動を抑制することができる。また、ウェット洗浄処理から材料層ＭＴａの形成までの時間を適切に管理することにより、炭素（Ｃ）が絶縁膜ＩＬ２の上面に再付着することを抑制できる。
【0136】
但し、絶縁膜ＩＬ２の上面に対する洗浄処理としてプラズマ洗浄処理を用いた場合、プラズマ洗浄処理の後、半導体基板ＳＢを大気中に開放することなく、材料層ＭＴａの成膜工程を連続的に行うことができる。このため、洗浄処理の後で、かつ、材料層ＭＴａの成膜工程の前に、絶縁膜ＩＬ２の上面に、炭素（Ｃ）が再付着することを防止することができる。
【0137】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【符号の説明】
【0138】
ＣＤ１ 導電膜
ＨＭ 絶縁膜
ＩＬ１，ＩＬ２，ＩＬ３ 絶縁膜
Ｍ１，Ｍ１ａ，Ｍ１ｂ，Ｍ２，Ｍ２ａ，Ｍ２ｂ 配線
ＭＴ，ＭＴａ，ＭＴ１０１ 材料層
ＯＰ１，ＯＰ２ 開口部
ＰＲ フォトレジストパターン
ＲＧ１ 低抵抗領域
ＲＧ２ 高抵抗領域
ＲＳ 抵抗素子
ＳＢ 半導体基板
ＳＬ スリット
Ｖ１，Ｖ１ａ，Ｖ１ｂ，Ｖ２，Ｖ２ａ，Ｖ２ｂ プラグ
ＨＭ 絶縁膜
ＩＬ１，ＩＬ２，ＩＬ３ 絶縁膜
Ｍ１，Ｍ１ａ，Ｍ１ｂ，Ｍ２，Ｍ２ａ，Ｍ２ｂ 配線
ＭＴ，ＭＴａ，ＭＴ１０１ 材料層
ＯＰ１，ＯＰ２ 開口部
ＰＲ フォトレジストパターン
ＲＧ１ 低抵抗領域
ＲＧ２ 高抵抗領域
ＲＳ 抵抗素子
ＳＢ 半導体基板
ＳＬ スリット
Ｖ１，Ｖ１ａ，Ｖ１ｂ，Ｖ２，Ｖ２ａ，Ｖ２ｂ プラグ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】