知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025022636
(43)【公開日】2025-02-14
(54)【発明の名称】電力増幅装置
(51)【国際特許分類】
H03F 1/02 20060101AFI20250206BHJP
H03F 3/68 20060101ALI20250206BHJP
H03F 3/21 20060101ALN20250206BHJP
【ＦＩ】
H03F1/02 188
H03F3/68 220
H03F3/21
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2023127406
(22)【出願日】2023-08-03
(71)【出願人】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】芦田 哲郎
(72)【発明者】
【氏名】滝本 健介
【テーマコード（参考）】
5J500
【Ｆターム（参考）】
5J500AA01
5J500AA21
5J500AA41
5J500AC02
5J500AC21
5J500AC52
5J500AC81
5J500AC92
5J500AF10
5J500AF16
5J500AH06
5J500AH09
5J500AH10
5J500AH19
5J500AH29
5J500AH35
5J500AK02
5J500AK12
5J500AK42
5J500AK55
5J500AM01
5J500AM02
5J500AM08
5J500AM13
5J500AM14
5J500AM19
5J500AQ04
5J500AT01
5J500CK06
5J500CK07
5J500LV08
(57)【要約】
【課題】電力増幅装置の小型化を図る。
【解決手段】本開示の電力増幅装置は、表面を有する基板と、キャリアアンプとピークアンプを有し、表面に設けられた集積回路と、キャリアアンプに接続するキャリア用バランと、ピークアンプに接続するピーク用バランと、表面に設けられた表面実装部品と、を備えている。キャリアアンプとピークアンプは、それぞれ一対の差動アンプである。基板は、積層方向に配置された複数の絶縁層を有している。表面には、表面実装部品がはんだ付けされる電極が設けられている。積層方向から視て、集積回路の第１平面方向の一方には、第２平面方向に順に並ぶキャリア用バラン、電極及びピーク用バランが配置されている。キャリア用バランとピーク用バランのうち一方は、表面を構成する絶縁層よりも第１積層方向に配置された絶縁層に設けられ、かつ積層方向から視て少なくとも一部が電極と重なっている。
【選択図】図１２
【解決手段】本開示の電力増幅装置は、表面を有する基板と、キャリアアンプとピークアンプを有し、表面に設けられた集積回路と、キャリアアンプに接続するキャリア用バランと、ピークアンプに接続するピーク用バランと、表面に設けられた表面実装部品と、を備えている。キャリアアンプとピークアンプは、それぞれ一対の差動アンプである。基板は、積層方向に配置された複数の絶縁層を有している。表面には、表面実装部品がはんだ付けされる電極が設けられている。積層方向から視て、集積回路の第１平面方向の一方には、第２平面方向に順に並ぶキャリア用バラン、電極及びピーク用バランが配置されている。キャリア用バランとピーク用バランのうち一方は、表面を構成する絶縁層よりも第１積層方向に配置された絶縁層に設けられ、かつ積層方向から視て少なくとも一部が電極と重なっている。
【選択図】図１２
【特許請求の範囲】
【請求項1】
表面を有する基板と、
キャリアアンプとピークアンプを有し、前記表面に設けられた集積回路と、
前記キャリアアンプに接続するキャリア用バランと、
前記ピークアンプに接続するピーク用バランと、
前記表面に設けられた表面実装部品と、
を備え、
前記キャリアアンプと前記ピークアンプは、それぞれ一対の差動アンプであり、
前記集積回路と前記基板とが配置される方向を積層方向とし、
前記積層方向のうち前記集積回路から視て前記基板が配置される方向を第１積層方向とし、
前記表面と平行な一方向を第１平面方向とし、
前記表面と平行であり、かつ前記第１平面方向と交差する方向を第２平面方向とし、
前記基板は、前記積層方向に配置された複数の絶縁層を有し、
前記表面には、前記表面実装部品がはんだ付けされる電極が設けられ、
前記積層方向から視て、前記集積回路の前記第１平面方向の一方には、前記第２平面方向に順に並ぶ前記キャリア用バラン、前記電極及び前記ピーク用バランが配置され、
前記キャリア用バランと前記ピーク用バランのうち一方は、前記表面を構成する前記絶縁層よりも前記第１積層方向に配置された前記絶縁層に設けられ、かつ前記積層方向から視て少なくとも一部が前記電極と重なっている
電力増幅装置。
キャリアアンプとピークアンプを有し、前記表面に設けられた集積回路と、
前記キャリアアンプに接続するキャリア用バランと、
前記ピークアンプに接続するピーク用バランと、
前記表面に設けられた表面実装部品と、
を備え、
前記キャリアアンプと前記ピークアンプは、それぞれ一対の差動アンプであり、
前記集積回路と前記基板とが配置される方向を積層方向とし、
前記積層方向のうち前記集積回路から視て前記基板が配置される方向を第１積層方向とし、
前記表面と平行な一方向を第１平面方向とし、
前記表面と平行であり、かつ前記第１平面方向と交差する方向を第２平面方向とし、
前記基板は、前記積層方向に配置された複数の絶縁層を有し、
前記表面には、前記表面実装部品がはんだ付けされる電極が設けられ、
前記積層方向から視て、前記集積回路の前記第１平面方向の一方には、前記第２平面方向に順に並ぶ前記キャリア用バラン、前記電極及び前記ピーク用バランが配置され、
前記キャリア用バランと前記ピーク用バランのうち一方は、前記表面を構成する前記絶縁層よりも前記第１積層方向に配置された前記絶縁層に設けられ、かつ前記積層方向から視て少なくとも一部が前記電極と重なっている
電力増幅装置。
【請求項2】
表面を有する基板と、
キャリアアンプとピークアンプを有し、前記表面に設けられた集積回路と、
前記キャリアアンプに接続するキャリア用バランと、
前記ピークアンプに接続するピーク用バランと、
前記表面に設けられた表面実装部品であるインダクタと、
を備え、
前記キャリアアンプと前記ピークアンプは、それぞれ一対の差動アンプであり、
前記集積回路と前記基板とが配置される方向を積層方向とし、
前記積層方向のうち前記集積回路から視て前記基板が配置される方向を第１積層方向とし、
前記表面と平行な一方向を第１平面方向とし、
前記表面と平行であり、かつ前記第１平面方向と交差する方向を第２平面方向とし、
前記基板は、前記積層方向に配置された複数の絶縁層を有し、
前記キャリア用バランは、それぞれ巻き線の中心線が前記積層方向に延在する一次側キャリア用バランと二次側キャリア用バランを有し、
前記一次側キャリア用バランと前記二次側キャリア用バランは、一方が前記表面に設けられ、他方が前記表面を構成する前記絶縁層よりも前記第１積層方向に配置された前記絶縁層に設けられ、
前記ピーク用バランは、それぞれ巻き線の中心線が前記積層方向に延在する一次側ピーク用バランと二次側ピーク用バランを有し、
前記一次側ピーク用バランと前記二次側ピーク用バランは、一方が前記表面に設けられ、他方が前記表面を構成する前記絶縁層よりも前記第１積層方向に配置された前記絶縁層に設けられ、
前記積層方向から視て、前記集積回路の前記第１平面方向の一方には、前記第２平面方向に順に並ぶ前記キャリア用バラン、前記インダクタ及び前記ピーク用バランが配置され、
前記インダクタの巻き線の中心線は前記第２平面方向に延在している
電力増幅装置。
キャリアアンプとピークアンプを有し、前記表面に設けられた集積回路と、
前記キャリアアンプに接続するキャリア用バランと、
前記ピークアンプに接続するピーク用バランと、
前記表面に設けられた表面実装部品であるインダクタと、
を備え、
前記キャリアアンプと前記ピークアンプは、それぞれ一対の差動アンプであり、
前記集積回路と前記基板とが配置される方向を積層方向とし、
前記積層方向のうち前記集積回路から視て前記基板が配置される方向を第１積層方向とし、
前記表面と平行な一方向を第１平面方向とし、
前記表面と平行であり、かつ前記第１平面方向と交差する方向を第２平面方向とし、
前記基板は、前記積層方向に配置された複数の絶縁層を有し、
前記キャリア用バランは、それぞれ巻き線の中心線が前記積層方向に延在する一次側キャリア用バランと二次側キャリア用バランを有し、
前記一次側キャリア用バランと前記二次側キャリア用バランは、一方が前記表面に設けられ、他方が前記表面を構成する前記絶縁層よりも前記第１積層方向に配置された前記絶縁層に設けられ、
前記ピーク用バランは、それぞれ巻き線の中心線が前記積層方向に延在する一次側ピーク用バランと二次側ピーク用バランを有し、
前記一次側ピーク用バランと前記二次側ピーク用バランは、一方が前記表面に設けられ、他方が前記表面を構成する前記絶縁層よりも前記第１積層方向に配置された前記絶縁層に設けられ、
前記積層方向から視て、前記集積回路の前記第１平面方向の一方には、前記第２平面方向に順に並ぶ前記キャリア用バラン、前記インダクタ及び前記ピーク用バランが配置され、
前記インダクタの巻き線の中心線は前記第２平面方向に延在している
電力増幅装置。
【請求項3】
表面を有する基板と、
キャリアアンプとピークアンプを有し、前記表面に設けられた集積回路と、
前記キャリアアンプに接続するキャリア用バランと、
前記ピークアンプに接続するピーク用バランと、
前記表面に設けられた表面実装部品であるインダクタと、
を備え、
前記キャリアアンプと前記ピークアンプは、それぞれ一対の差動アンプであり、
前記集積回路と前記基板とが配置される方向を積層方向とし、
前記積層方向のうち前記集積回路から視て前記基板が配置される方向を第１積層方向とし、
前記表面と平行な一方向を第１平面方向とし、
前記表面と平行であり、かつ前記第１平面方向と交差する方向を第２平面方向とし、
前記基板は、前記積層方向に配置された複数の絶縁層を有し、
前記積層方向から視て、前記集積回路の前記第１平面方向の一方には、前記第２平面方向に順に並ぶ前記キャリア用バラン、前記インダクタ及び前記ピーク用バランが配置され、
前記キャリア用バランは、それぞれ巻き線の中心線が前記積層方向に延在し、互いに異なる前記絶縁層に設けられた一次側キャリア用バランと二次側キャリア用バランを有し、
前記ピーク用バランは、それぞれ巻き線の中心線が前記積層方向に延在し、互いに異なる前記絶縁層に設けられたする一次側ピーク用バランと二次側ピーク用バランを有し、
前記キャリア用バランと前記ピーク用バランのうち一方は、前記表面を構成する前記絶縁層よりも前記第１積層方向に配置された前記絶縁層に設けられ、
前記インダクタの巻き線の中心線は前記第２平面方向に延在している
電力増幅装置。
キャリアアンプとピークアンプを有し、前記表面に設けられた集積回路と、
前記キャリアアンプに接続するキャリア用バランと、
前記ピークアンプに接続するピーク用バランと、
前記表面に設けられた表面実装部品であるインダクタと、
を備え、
前記キャリアアンプと前記ピークアンプは、それぞれ一対の差動アンプであり、
前記集積回路と前記基板とが配置される方向を積層方向とし、
前記積層方向のうち前記集積回路から視て前記基板が配置される方向を第１積層方向とし、
前記表面と平行な一方向を第１平面方向とし、
前記表面と平行であり、かつ前記第１平面方向と交差する方向を第２平面方向とし、
前記基板は、前記積層方向に配置された複数の絶縁層を有し、
前記積層方向から視て、前記集積回路の前記第１平面方向の一方には、前記第２平面方向に順に並ぶ前記キャリア用バラン、前記インダクタ及び前記ピーク用バランが配置され、
前記キャリア用バランは、それぞれ巻き線の中心線が前記積層方向に延在し、互いに異なる前記絶縁層に設けられた一次側キャリア用バランと二次側キャリア用バランを有し、
前記ピーク用バランは、それぞれ巻き線の中心線が前記積層方向に延在し、互いに異なる前記絶縁層に設けられたする一次側ピーク用バランと二次側ピーク用バランを有し、
前記キャリア用バランと前記ピーク用バランのうち一方は、前記表面を構成する前記絶縁層よりも前記第１積層方向に配置された前記絶縁層に設けられ、
前記インダクタの巻き線の中心線は前記第２平面方向に延在している
電力増幅装置。
【請求項4】
前記キャリア用バランと前記ピーク用バランのうち他方は、前記表面を構成する前記絶縁層よりも前記第１積層方向に配置された前記絶縁層に設けられている
請求項１に記載の電力増幅装置。
請求項１に記載の電力増幅装置。
【請求項5】
前記表面実装部品は、調整回路用部品であることを特徴とする請求項１又は請求項４に記載の電力増幅装置。
【請求項6】
前記調整回路用部品は、コンデンサであることを特徴とする請求項５に記載の電力増幅装置。
【請求項7】
前記キャリア用バランと前記ピーク用バランのうち他方は、前記表面を構成する前記絶縁層よりも前記第１積層方向に配置された前記絶縁層に設けられている
請求項３に記載の電力増幅装置。
請求項３に記載の電力増幅装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、電力増幅装置に関する。
【背景技術】
【0002】
電力増幅装置の一つとして、差動ドハティ（Ｄｏｈｅｒｔｙ）回路を有する差動増幅装置をある。差動ドハティ回路は、キャリアアンプとピークアンプとが並列に接続されている。キャリアアンプは、入力信号の電力レベルにかかわらず動作する。ピークアンプは、入力信号の電力レベルが小さい場合はオフとなり、大きい場合にオンとなる。また、差動ドハティ回路は、キャリアアンプに接続するキャリア用バラン（Ｂａｌｕｎ）と、ピークアンプに接続するピーク用バランと、調整回路（調整回路用部品）と、を有している。また、基板上のレイアウトに関し、キャリアアンプとピースアンプを有する集積回路の一側面に隣接してキャリア用バランとピーク用バランが配置されている。つまり、キャリア用バランとピーク用バランは、互いに隣り合った状態で配置されている。そのほか、基板の表面には、調整回路用部品などの表面実装部品が取り付けられる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２２－１７０２２４号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、キャリア用バランとピーク用バランとの間隔が小さいと、キャリア用バランとピーク用バランとが電磁気的に干渉する。この結果、特性劣化を引き起こす可能性がある。このような理由から、キャリア用バランとピーク用バランは、所定の距離以上、離隔している。そして、キャリア用バランとピーク用バランとの間はデッドスペースになっており、電力増幅装置の大型化を招いている。よって、、このデッドスペースを利用した電力増幅装置の小型化が望まれている。
【0005】
本開示は、上記に鑑みてなされたものであって、小型化された電力増幅装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
本開示の一側面の電力増幅装置は、表面を有する基板と、キャリアアンプとピークアンプを有し、前記表面に設けられた集積回路と、前記キャリアアンプに接続するキャリア用バランと、前記ピークアンプに接続するピーク用バランと、前記表面に設けられた表面実装部品と、を備えている。前記キャリアアンプと前記ピークアンプは、それぞれ一対の差動アンプである。前記集積回路と前記基板とが配置される方向を積層方向とする。前記積層方向のうち前記集積回路から視て前記基板が配置される方向を第１積層方向とする。前記表面と平行な一方向を第１平面方向とする。前記表面と平行であり、かつ前記第１平面方向と交差する方向を第２平面方向とする。前記基板は、前記積層方向に配置された複数の絶縁層を有している。前記表面には、前記表面実装部品がはんだ付けされる電極が設けられている。前記積層方向から視て、前記集積回路の前記第１平面方向の一方には、前記第２平面方向に順に並ぶ前記キャリア用バラン、前記電極及び前記ピーク用バランが配置されている。前記キャリア用バランと前記ピーク用バランのうち一方は、前記表面を構成する前記絶縁層よりも前記第１積層方向に配置された前記絶縁層に設けられ、かつ前記積層方向から視て少なくとも一部が前記電極と重なっている。
【0007】
本開示の一側面の電力増幅装置は、表面を有する基板と、キャリアアンプとピークアンプを有し、前記表面に設けられた集積回路と、前記キャリアアンプに接続するキャリア用バランと、前記ピークアンプに接続するピーク用バランと、前記表面に設けられた表面実装部品であるインダクタと、を備えている。前記キャリアアンプと前記ピークアンプは、それぞれ一対の差動アンプである。前記集積回路と前記基板とが配置される方向を積層方向とする。前記積層方向のうち前記集積回路から視て前記基板が配置される方向を第１積層方向とする。前記表面と平行な一方向を第１平面方向とする。前記表面と平行であり、かつ前記第１平面方向と交差する方向を第２平面方向とする。前記基板は、前記積層方向に配置された複数の絶縁層を有している。前記キャリア用バランは、それぞれ巻き線の中心線が前記積層方向に延在する一次側キャリア用バランと二次側キャリア用バランを有している。前記一次側キャリア用バランと前記二次側キャリア用バランは、一方が前記表面に設けられ、他方が前記表面を構成する前記絶縁層よりも前記第１積層方向に配置された前記絶縁層に設けられている。前記ピーク用バランは、それぞれ巻き線の中心線が前記積層方向に延在する一次側ピーク用バランと二次側ピーク用バランを有している。前記一次側ピーク用バランと前記二次側ピーク用バランは、一方が前記表面に設けられ、他方が前記表面を構成する前記絶縁層よりも前記第１積層方向に配置された前記絶縁層に設けられている。前記積層方向から視て、前記集積回路の前記第１平面方向の一方には、前記第２平面方向に順に並ぶ前記キャリア用バラン、前記インダクタ及び前記ピーク用バランが配置されている。前記インダクタの巻き線の中心線は前記第２平面方向に延在している。
【0008】
本開示の一側面の電力増幅装置は、表面を有する基板と、キャリアアンプとピークアンプを有し、前記表面に設けられた集積回路と、前記キャリアアンプに接続するキャリア用バランと、前記ピークアンプに接続するピーク用バランと、前記表面に設けられた表面実装部品であるインダクタと、を備える。前記キャリアアンプと前記ピークアンプは、それぞれ一対の差動アンプである。前記集積回路と前記基板とが配置される方向を積層方向とする。前記積層方向のうち前記集積回路から視て前記基板が配置される方向を第１積層方向とする。前記表面と平行な一方向を第１平面方向とする。前記表面と平行であり、かつ前記第１平面方向と交差する方向を第２平面方向とする。前記基板は、前記積層方向に配置された複数の絶縁層を有する。前記積層方向から視て、前記集積回路の前記第１平面方向の一方には、前記第２平面方向に順に並ぶ前記キャリア用バラン、前記インダクタ及び前記ピーク用バランが配置される。前記キャリア用バランは、それぞれ巻き線の中心線が前記積層方向に延在し、互いに異なる前記絶縁層に設けられた一次側キャリア用バランと二次側キャリア用バランを有する。前記ピーク用バランは、それぞれ巻き線の中心線が前記積層方向に延在し、互いに異なる前記絶縁層に設けられたする一次側ピーク用バランと二次側ピーク用バランを有する。前記キャリア用バランと前記ピーク用バランのうち一方は、前記表面を構成する前記絶縁層よりも前記第１積層方向に配置された前記絶縁層に設けられている。前記インダクタの巻き線の中心線は前記第２平面方向に延在している。
【発明の効果】
【0009】
本開示によれば、電力増幅装置が小型化される。
【図面の簡単な説明】
【0010】
【発明を実施するための形態】
【0011】
以下に、本開示の電力増幅装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本開示が限定されるものではない。各実施の形態は例示であり、異なる実施の形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第３変形例以降では第１実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
【0012】
最初に電力増幅装置１００の全体構成を説明し、その後に差動ドハティ回路の詳細を説明する。また、本開示の電力増幅装置１００は、キャリアアンプとピークアンプのそれぞれが一対の差動アンプ１３ａ、１３ｂ、１７ａ、１７ｂで構成されるが（図６参照）、電力増幅装置１００の全体構成の説明を簡単にするため、一対の差動アンプでなく、シングルエンドタイプのキャリアアンプ１３とピークアンプ１７を用いた例を挙げて説明する。
【0013】
（第１実施形態）
図１は、第１実施形態の電力増幅装置の全体的な回路構成を示す図である。電力増幅装置１００は、電力増幅回路１を備える。電力増幅回路１は、増幅器２と、バイアス回路３と、ドハティ増幅回路１０と、を含む。ドハティ増幅回路１０は、分波器１１と、初段（ドライバ段）のキャリアアンプ１２と、最終段（パワー段）のキャリアアンプ１３と、バイアス回路１４と、バイアス回路１５と、初段（ドライバ段）のピークアンプ１６と、最終段（パワー段）のピークアンプ１７と、バイアス回路１８、バイアス回路１９と、結合器４０と、制御回路２１と、調整回路６０と、を含む。
図１は、第１実施形態の電力増幅装置の全体的な回路構成を示す図である。電力増幅装置１００は、電力増幅回路１を備える。電力増幅回路１は、増幅器２と、バイアス回路３と、ドハティ増幅回路１０と、を含む。ドハティ増幅回路１０は、分波器１１と、初段（ドライバ段）のキャリアアンプ１２と、最終段（パワー段）のキャリアアンプ１３と、バイアス回路１４と、バイアス回路１５と、初段（ドライバ段）のピークアンプ１６と、最終段（パワー段）のピークアンプ１７と、バイアス回路１８、バイアス回路１９と、結合器４０と、制御回路２１と、調整回路６０と、を含む。
【0014】
制御回路２１は、検波回路２２と、ドライブレベル検出回路２６と、を含む。ドハティ増幅回路１０の段数は、２段としたが、本開示はこれに限定されない。ドハティ増幅回路１０の段数は、１段であってもよいし、３段以上であってもよい。
【0015】
バイアス回路３は、増幅器２にバイアスを与える。増幅器２に、高周波信号ＲＦ（Ｒａｄｉｏ－Ｆｒｅｑｕｅｎｃｙ。）が入力される。高周波信号ＲＦｉｎの周波数は、例えば数ＧＨｚ程度である。増幅器２は、入力した高周波信号ＲＦｉｎを増幅させる。そして、増幅器２は、増幅した高周波信号ＲＦ１を分波器１１に出力する。なお、以下で、高周波信号ＲＦを単に信号ＲＦと称する場合がある。
【0016】
分波器１１は、９０°ハイブリッド回路である。９０°ハイブリッド回路は、高周波信号ＲＦ１を、互いに位相が略９０°異なる高周波信号ＲＦ２とＲＦ５に分け、高周波信号ＲＦ２をキャリアアンプ１２に出力し、高周波信号ＲＦ５をピークアンプ１６に出力する。なお、「略９０°」とは、９０°の位相のみではなく、４５°以上１３５°以下の位相をも含むものとする。なお、高周波信号ＲＦ２の位相は、高周波信号ＲＦ５より９０°遅れている。高周波信号ＲＦ２の電力と高周波信号ＲＦ５の電力は、同じである。
【0017】
バイアス回路１４は、キャリアアンプ１２にバイアスを与える。バイアス回路１５は、キャリアアンプ１３にバイアスを与える。キャリアアンプ１２は、高周波信号ＲＦ２を増幅した高周波信号ＲＦ３をキャリアアンプ１３に出力する。キャリアアンプ１３は、高周波信号ＲＦ３を増幅した高周波信号ＲＦ４を結合器４０に出力する。
【0018】
バイアス回路１８は、ピークアンプ１６にバイアスを与える。バイアス回路１９は、ピークアンプ１７にバイアスを与える。ピークアンプ１６は、高周波信号ＲＦ５を増幅した高周波信号ＲＦ６をピークアンプ１７に出力する。ピークアンプ１７は、高周波信号ＲＦ６を増幅した高周波信号ＲＦ７を結合器４０に出力する。
【0019】
結合器４０は、高周波信号ＲＦ４と高周波信号ＲＦ７とを結合する。また、結合器４０は、高周波信号ＲＦ７の位相を９０°遅らせて高周波信号ＲＦ４と結合する。また、調整回路６０は、キャリアアンプ１３とピークアンプ１７のそれぞれの出力端と、電力増幅回路１の出力端子と、の間のインピーダンスを整合させる回路である。結合器４０と調整回路６０の詳細については後述する。
【0020】
ドライブレベル検出回路２６は、キャリアアンプ１３が出力する高周波信号ＲＦ４に基づいて、キャリアアンプ１３のドライブレベル（動作レベル）を表す信号Ｓ１を、検波回路２２に出力する。
【0021】
検波回路２２には、高周波信号ＲＦｉｎと、信号Ｓ１と、が入力される。本開示は、検波回路２２には、高周波信号ＲＦｉｎに代えて、高周波信号ＲＦ１が入力されてもよし、高周波信号ＲＦ２が入力されてもよい。
【0022】
検波回路２２は、高周波信号ＲＦｉｎと信号Ｓ１に基づいて、バイアス回路１８と１９を制御する信号Ｓ２をバイアス回路１８と１９に出力する。そして、バイアス回路１８は、信号Ｓ２に基づいて、ピークアンプ１６にバイアスを与える。バイアス回路１９は、信号Ｓ２に基づいて、ピークアンプ１７にバイアスを与える。つまり、検波回路２２は、高周波信号ＲＦｉｎと信号Ｓ１に基づいて、ピークアンプ１６とピークアンプ１７のバイアスを制御している。
【0023】
図２は、第１実施形態の電力増幅回路の高周波信号の電力と、検波回路が出力する信号と、の関係の一例を示す模式図である。図２において、横軸は、高周波信号ＲＦｉｎの電力を表し、縦軸は、検波回路２２が出力する信号Ｓ２を表す。
【0024】
検波回路２２は、信号Ｓ１に応じて、信号Ｓ２の立ち上がり点を異ならせる。なお、この信号Ｓ２の立ち上がり点を閾値と称することがある。波形３１は、キャリアアンプ１３のドライブレベルが相対的に低い場合の、高周波信号ＲＦｉｎの電力と信号Ｓ２との関係を示す。波形３２は、キャリアアンプ１３のドライブレベルが相対的に中間の場合の、高周波信号ＲＦｉｎの電力と信号Ｓ２との関係を示す。波形３３は、キャリアアンプ１３のドライブレベルが相対的に高い場合の、高周波信号ＲＦｉｎの電力と信号Ｓ２との関係を示す。
【0025】
検波回路２２は、キャリアアンプ１３のドライブレベルが相対的に低い場合、波形３１に示すように、高周波信号ＲＦｉｎの電力が値Ａになったら、信号Ｓ２を立ち上げる。検波回路２２は、高周波信号ＲＦｉｎの電力が値Ａ以上の範囲では、高周波信号ＲＦｉｎの電力が大きいほど、信号Ｓ２を大きくする。
【0026】
検波回路２２は、キャリアアンプ１３のドライブレベルが相対的に中間の場合、波形３２に示すように、高周波信号ＲＦｉｎの電力が値Ｂ（Ｂ＜Ａ）になったら、信号Ｓ２を立ち上げる。検波回路２２は、高周波信号ＲＦｉｎの電力が値Ｂ以上の範囲では、高周波信号ＲＦｉｎの電力が大きいほど、信号Ｓ２を大きくする。
【0027】
検波回路２２は、キャリアアンプ１３のドライブレベルが相対的に高い場合、波形３３に示すように、高周波信号ＲＦｉｎの電力が値Ｃ（Ｃ＜Ｂ）になったら、信号Ｓ２を立ち上げる。検波回路２２は、高周波信号ＲＦｉｎの電力が値Ｃ以上の範囲では、高周波信号ＲＦｉｎが大きいほど、信号Ｓ２を大きくする。
【0028】
検波回路２２は、キャリアアンプ１２、１３が飽和してしまう主原因である、大きな電力の高周波信号ＲＦｉｎが入力された場合に、信号Ｓ２をバイアス回路１８、１９に出力することにより、バイアス回路１８、１９にピークアンプ１６、１７を起動させる。これにより、キャリアアンプ１２、１３は、基本的には飽和しない。
【0029】
ここで重要なのが、検波回路２２の応答速度である。検波回路２２は、高周波信号ＲＦｉｎを検知するので、従来技術においてキャリアアンプが飽和したことを検知する場合と比べて、格段に高速に応答できる。従って、検波回路２２は、高周波信号ＲＦｉｎの電力が短時間で上昇した場合であっても、即座に応答して、バイアス回路１８、１９にピークアンプ１６、１７を起動させ、キャリアアンプ１２、１３を瞬間的にも飽和させることはない。
【0030】
一方で、温度やその他周辺環境が変化した場合（例えば、極低温でキャリアアンプ１２、１３の利得が上昇した場合等）は、キャリアアンプ１２、１３が、高周波信号ＲＦｉｎの電力が小さくても飽和してしまうことがあり得る。検波回路２２は、そのような場合にも対応できるように、キャリアアンプ１２、１３のドライブレベルを表す信号Ｓ１を検知し、キャリアアンプ１２、１３が飽和に近い場合には、高周波信号ＲＦｉｎの電力が小さくても、直ぐにピークアンプ１６、１７を起動させる。
【0031】
検波回路２２は、高周波信号ＲＦｉｎを検知するので、キャリアアンプ１２、１３のドライブレベルを検知するのに時間を要したとしても、キャリアアンプ１２、１３を飽和させることなく、バイアス回路１８、１９にピークアンプ１６、１７を起動させることができる。これにより、ドハティ増幅回路１０は、高周波信号ＲＦｏｕｔの品質の低下を抑制できる。
【0032】
検波回路２２は、高周波信号ＲＦｉｎに応じてフィードフォワード的に動作し、信号Ｓ１に応じてフィードバック的に動作すると考えることもできる。なお、本実施形態では、バイアス回路１８とバイアス回路１９を制御する信号Ｓ２をバイアス回路１８とバイアス回路１９のそれぞれに出力しているが、本開示は、バイアス回路１８とバイアス回路１９の一方にのみ信号Ｓ２を出力するようになっていてもよい。
【0033】
（検波回路及びドライブレベル検出回路の一具体例）
図３は、第１実施形態の電力増幅回路の、検波回路と、ドライブレベル検出回路と、の一具体例を示す図である。図３では、検波回路２２にバイアスを与えるための回路要素も合わせて示している。なお、図３に示すローパスフィルタ２５Ａ、バイアス回路１８、１９は、省略されていてもよい。ローパスフィルタ２５Ａは、良好な差動信号が得られる場合等は、省略可能である。バイアス回路１８、１９は、バイアス供給対象トランジスタ（増幅トランジスタ）が小さい場合等は、省略可能である。
図３は、第１実施形態の電力増幅回路の、検波回路と、ドライブレベル検出回路と、の一具体例を示す図である。図３では、検波回路２２にバイアスを与えるための回路要素も合わせて示している。なお、図３に示すローパスフィルタ２５Ａ、バイアス回路１８、１９は、省略されていてもよい。ローパスフィルタ２５Ａは、良好な差動信号が得られる場合等は、省略可能である。バイアス回路１８、１９は、バイアス供給対象トランジスタ（増幅トランジスタ）が小さい場合等は、省略可能である。
【0034】
検波回路２２は、トランジスタＱＤＥ１及びＱＤＥ２と、抵抗ＲＤＥＥ１及びＲＤＥＥ２と、を含む。
【0035】
本開示では、各トランジスタは、バイポーラトランジスタとするが、本開示はこれに限定されない。バイポーラトランジスタは、ヘテロ接合バイポーラトランジスタ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＨＢＴ）が例示されるが、本開示はこれに限定されない。トランジスタは、例えば、電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）であってもよい。トランジスタは、複数の単位トランジスタを電気的に並列接続した、マルチフィンガートランジスタであってもよい。単位トランジスタとは、トランジスタが構成される最小限の構成を言う。
【0036】
トランジスタＱＤＥ１のコレクタは、電源電位Ｖｃｃに電気的に接続されている。トランジスタＱＤＥ１のエミッタは、抵抗ＲＤＥＥ１の一端に電気的に接続されている。つまり、トランジスタＱＤＥ１及び抵抗ＲＤＥＥ１は、エミッタフォロワ接続されている。トランジスタＱＤＥ１及び抵抗ＲＤＥＥ１が、第１エミッタフォロワ回路２２ａを構成する。
【0037】
検波回路２２は、第１エミッタフォロワ回路２２ａに代えて、ソースフォロワ回路を含んでもよい。
【0038】
トランジスタＱＤＥ２のコレクタは、電源電位Ｖｃｃに電気的に接続されている。トランジスタＱＤＥ２のエミッタは、抵抗ＲＤＥＥ２の一端に電気的に接続されている。つまり、トランジスタＱＤＥ２及び抵抗ＲＤＥＥ２は、エミッタフォロワ接続されている。トランジスタＱＤＥ２及び抵抗ＲＤＥＥ２が、第２エミッタフォロワ回路２２ｂを構成する。
【0039】
検波回路２２は、第２エミッタフォロワ回路２２ｂに代えて、ソースフォロワ回路を含んでもよい。
【0040】
抵抗ＲＤＥＥ１の他端と抵抗ＲＤＥＥ２の他端とは、電気的に接続されている。第１エミッタフォロワ回路２２ａの出力電流と、第２エミッタフォロワ回路２２ｂの出力電流と、の和が、検波回路２２の出力電流Ｉ１である。
【0041】
抵抗ＲＤＥＢＢ、ＲＤＥＢ１及びＲＤＥＢ２、並びに、トランジスタＱＤＥ５、ＱＤＥ６及びＱＤＥ７は、トランジスタＱＤＥ１及びＱＤＥ２のベースに、バイアス電圧を与える。
【0042】
抵抗ＲＤＥＢＢの一端と、抵抗ＲＤＥＢ１の一端と、抵抗ＲＤＥＢ２の一端とは、電気的に接続されている。
【0043】
抵抗ＲＤＥＢＢの他端は、トランジスタＱＤＥ７のコレクタ及びベースに、電気的に接続されている。つまり、トランジスタＱＤＥ７は、ダイオード接続されている。トランジスタＱＤＥ７のエミッタは、トランジスタＱＤＥ６のコレクタ及びベースに、電気的に接続されている。つまり、トランジスタＱＤＥ６は、ダイオード接続されている。トランジスタＱＤＥ６のエミッタは、トランジスタＱＤＥ５のコレクタ及びベースに、電気的に接続されている。つまり、トランジスタＱＤＥ５は、ダイオード接続されている。トランジスタＱＤＥ５のエミッタは、基準電位ＧＮＤに電気的に接続されている。基準電位ＧＮＤは、接地電位が例示されるが、本開示はこれに限定されない。
【0044】
抵抗ＲＤＥＢＢの一端、抵抗ＲＤＥＢ１の一端及び抵抗ＲＤＥＢ２の一端には、バイアス電流ＢＩＡＳ１が入力される。抵抗ＲＤＥＢＢ、トランジスタＱＤＥ７、トランジスタＱＤＥ６及びトランジスタＱＤＥ５は、一定の電圧を生じる。この電圧が、抵抗ＲＤＥＢ１を介して、トランジスタＱＤＥ１のベースに入力されると共に、抵抗ＲＤＥＢ２を介して、トランジスタＱＤＥ２のベースに入力される。
【0045】
トランジスタＱＤＥ３及びＱＤＥ４の各々は、トランジスタＱＤＥ５とカレントミラー接続されている。トランジスタＱＤＥ３のコレクタは、トランジスタＱＤＥ１のベースに電気的に接続されている。これにより、トランジスタＱＤＥ３は、トランジスタＱＤＥ１のベース電流を調整可能である。トランジスタＱＤＥ４のコレクタは、トランジスタＱＤＥ２のベースに電気的に接続されている。これにより、トランジスタＱＤＥ４は、トランジスタＱＤＥ２のベース電流を調整可能である。
【0046】
トランジスタＱＤＥ１のベース及びトランジスタＱＤＥ２のベースには、高周波信号ＲＦｉｎを差動信号に変換した高周波信号ＩＮ１及びＩＮ２が、夫々入力される。高周波信号ＩＮ１及びＩＮ２は、例えば、高周波信号ＲＦｉｎをバランに入力することにより、得ることができる。
【0047】
抵抗ＲＤＥＥ１の他端及び抵抗ＲＤＥＥ２の他端は、定電流回路２４に電気的に接続されている。定電流回路２４は、トランジスタＱＤＥ１１を含む。定電流回路２４は、検波回路２２の電流バイアス回路である。
【0048】
ドライブレベル検出回路２６は、抵抗ＲＭＯ１、ＲＭＯ２、ＲＭＯ３、ＲＭＯ４及びＲＭＯ５と、トランジスタＱＭＯ１、ＱＭＯ２、ＱＭＯ４、ＱＭＯ５、ＱＭＯ６及びＱＭＯ７と、コンデンサＣＭＯ１と、を含む。
【0049】
なお、本説明では、キャリアアンプ１３（図１参照）は、一対の差動アンプ（差動増幅器）であるものとし、一対の差動信号を構成する高周波信号ＲＦ７１及びＲＦ７２を出力するものとする。
【0050】
トランジスタＱＭＯ１のエミッタには、高周波信号ＲＦ７１が入力される。トランジスタＱＭＯ１のエミッタは、キャリアアンプ１３内の一方の増幅器の出力端子（出力トランジスタのコレクタ又はドレイン）に電気的に接続されることが例示される。
【0051】
トランジスタＱＭＯ２のエミッタには、高周波信号ＲＦ７２が入力される。トランジスタＱＭＯ２のエミッタは、キャリアアンプ１３内の他方の増幅器の出力端子（出力トランジスタのコレクタ又はドレイン）に電気的に接続されることが例示される。
【0052】
トランジスタＱＭＯ１のベース及びトランジスタＱＭＯ２のベースは、ノードＮ３に電気的に接続されている。トランジスタＱＭＯ１のコレクタ及びトランジスタＱＭＯ２のコレクタは、ノードＮ４に電気的に接続されている。
【0053】
抵抗ＲＭＯ１、ＲＭＯ２及びＲＭＯ３、並びに、トランジスタＱＭＯ４は、ノードＮ３に電圧を与える。つまり、抵抗ＲＭＯ１、ＲＭＯ２及びＲＭＯ３、並びに、トランジスタＱＭＯ４は、トランジスタＱＭＯ１のベース及びトランジスタＱＭＯ２のベースに、バイアスを与える。
【0054】
抵抗ＲＭＯ３の一端は、電源電位Ｖｃｃに電気的に接続されている。抵抗ＲＭＯ３の他端は、ノードＮ３、トランジスタＱＭＯ４のコレクタ及び抵抗ＲＭＯ１の一端に、電気的に接続されている。抵抗ＲＭＯ１の他端は、トランジスタＱＭＯ４のベース及び抵抗ＲＭＯ２の一端に、電気的に接続されている。トランジスタＱＭＯ４のエミッタ及び抵抗ＲＭＯ２の他端は、基準電位ＧＮＤに電気的に接続されている。抵抗ＲＭＯ１及びＲＭＯ２、並びに、トランジスタＱＭＯ４は、一定の電圧を生じる。この電圧が、ノードＮ３の電圧となる。
【0055】
抵抗ＲＭＯ４及びＲＭＯ５、並びに、トランジスタＱＭＯ６及びＱＭＯ７は、ノードＮ４に電圧を与える。つまり、抵抗ＲＭＯ４及びＲＭＯ５、並びに、トランジスタＱＭＯ６及びＱＭＯ７は、トランジスタＱＭＯ１のコレクタ及びトランジスタＱＭＯ２のコレクタに、バイアスを与える。
【0056】
抵抗ＲＭＯ５の一端は、電源電位Ｖｃｃに電気的に接続されている。抵抗ＲＭＯ５の他端は、トランジスタＱＭＯ６のコレクタ及びベースに、電気的に接続されている。つまり、トランジスタＱＭＯ６は、ダイオード接続されている。トランジスタＱＭＯ６のエミッタは、トランジスタＱＭＯ７のコレクタ及びベースに、電気的に接続されている。つまり、トランジスタＱＭＯ７は、ダイオード接続されている。トランジスタＱＭＯ７のエミッタは、基準電位ＧＮＤに電気的に接続されている。抵抗ＲＭＯ４の一端は、抵抗ＲＭＯ５の他端、及び、トランジスタＱＭＯ６のコレクタ及びベースに、電気的に接続されている。抵抗ＲＭＯ４の他端は、ノードＮ４に電気的に接続されている。トランジスタＱＭＯ６及びＱＭＯ７は、一定の電圧を生じる。この電圧が、抵抗ＲＭＯ４を介して、ノードＮ４の電圧となる。
【0057】
トランジスタＱＭＯ５のコレクタ及びベースは、ノードＮ４に電気的に接続されている。つまり、トランジスタＱＭＯ５は、ダイオード接続されている。トランジスタＱＭＯ５のエミッタは、コンデンサＣＭＯ１の一端に、電気的に接続されている。コンデンサＣＭＯ１の他端は、基準電位ＧＮＤに電気的に接続されている。
【0058】
トランジスタＱＭＯ５は、信号Ｓ１をエミッタから出力する。つまり、本実施形態では、トランジスタＱＭＯ５のエミッタ電圧が、信号Ｓ１に相当する。コンデンサＣＭＯ１は、信号Ｓ１の高周波成分をシャントし、平滑化させる。
【0059】
抵抗ＲＭＯ１、ＲＭＯ２及びＲＭＯ３、並びに、トランジスタＱＭＯ４は、おおよそ一定の電圧を出力できれば良く、定電圧源に置き換えて考えることができる。抵抗ＲＭＯ５、並びに、トランジスタＱＭＯ６及びＱＭＯ７は、おおよそ一定の電圧を出力できれば良く、定電圧源に置き換えて考えることができる。トランジスタＱＭＯ５は、おおよそ一定の電圧降下を生じれば良く、定電圧源に置き換えて考えることができる。
【0060】
ローパスフィルタ２５Ｂは、抵抗ＲＬＰＦと、コンデンサＣＬＰＦと、を含む。
【0061】
抵抗ＲＬＰＦの一端は、トランジスタＱＭＯ５のエミッタに電気的に接続されている。抵抗ＲＬＰＦの他端は、コンデンサＣＬＰＦの一端に電気的に接続されている。コンデンサＣＬＰＦの他端は、基準電位ＧＮＤに電気的に接続されている。
【0062】
抵抗ＲＬＰＦの他端及びコンデンサＣＬＰＦの一端は、トランジスタＱＤＥ１１のベースに電気的に接続されている。ローパスフィルタ２５Ｂは、信号Ｓ１を低域通過させて、トランジスタＱＤＥ１１のベースに出力する。
【0063】
ローパスフィルタ２５Ａは、コンデンサＣｅｎｖを含む。コンデンサＣｅｎｖの一端は、抵抗ＲＤＥＥ１の他端、抵抗ＲＤＥＥ２の他端及びトランジスタＱＤＥ１１のコレクタに電気的に接続されている。コンデンサＣｅｎｖの他端は、基準電位ＧＮＤに電気的に接続されている。
【0064】
コンデンサＣｅｎｖは、検波回路２２の出力電流Ｉ１と、トランジスタＱＤＥ１１のコレクタ電流Ｉ２と、の差によって充電又は放電される。コンデンサＣｅｎｖの電圧が、信号Ｓ２である。コンデンサＣｅｎｖは、信号Ｓ２の高周波成分（例えば、キャリア周波数信号成分）を基準電位ＧＮＤに終端して除去し、低周波成分だけを通過させる。これにより、コンデンサＣｅｎｖは、後段のバイアス回路１８及び１９、並びに、バイアス供給対象トランジスタ（増幅トランジスタ）に適切にバイアスが掛かるようにできる。
【0065】
バイアス回路１８は、トランジスタＱＤＥ８、ＱＤＥ９及びＱＤＥ１０を含む。なお、バイアス回路１９（図１参照）の回路構成は、バイアス回路１８の回路構成と同様であるので、説明を省略する。
【0066】
トランジスタＱＤＥ９は、ダイオード接続されている。トランジスタＱＤＥ９のコレクタ及びベースは、コンデンサＣｅｎｖの一端に電気的に接続されている。トランジスタＱＤＥ９のエミッタは、トランジスタＱＤＥ８のコレクタ及びベースに電気的に接続されている。トランジスタＱＤＥ８は、ダイオード接続されている。トランジスタＱＤＥ８のエミッタは、基準電位ＧＮＤに電気的に接続されている。トランジスタＱＤＥ９及びＱＤＥ８には、コンデンサＣｅｎｖの電圧に応じた電流が流れる。
【0067】
トランジスタＱＤＥ１０のコレクタは、電源電位Ｖｃｃに電気的に接続されている。トランジスタＱＤＥ１０のベースは、トランジスタＱＤＥ９のコレクタ及びベースに電気的に接続されている。トランジスタＱＤＥ１０のエミッタ電圧が、バイアス電圧ＢＩＡＳ１６（ＢＩＡＳ１７）として、ピークアンプ１６（１７）に出力される。
【0068】
図４は、第５の実施の形態の電力増幅回路の、検波回路と、ドライブレベル検出回路と、の一具体例の等価回路を示す図である。図４の定電圧源ＶＭＯ１は、図３の抵抗ＲＭＯ１、ＲＭＯ２及びＲＭＯ３、並びに、トランジスタＱＭＯ４に相当する。図４の定電圧源ＶＭＯ２は、図３の抵抗ＲＭＯ５、並びに、トランジスタＱＭＯ６及びＱＭＯ７に相当する。図４の定電圧源ＶＭＯ３は、図３のトランジスタＱＭＯ５に相当する。
【0069】
（ドライブレベル検出回路の動作）
図４の等価回路を参照しながら、ドライブレベル検出回路２６の動作を説明する。
図４の等価回路を参照しながら、ドライブレベル検出回路２６の動作を説明する。
【0070】
一般的に、最終段のキャリアアンプ１３の出力端子電圧は、バイアス電圧を中心として高周波信号の電圧振幅で振動している。最終段のキャリアアンプ１３が飽和するとき、高周波信号の電圧振幅が大きくなってバイアス電圧とほぼ同等となる状況が発生する。その状況において、高周波信号の振動周期の中で、出力端子電圧が０Ｖに近づく瞬間が発生する。その瞬間は、増幅作用が得られていない瞬間であり、増幅器の飽和という現象に結び付く。
【0071】
本実施形態の回路は、この飽和の原理を利用し、キャリアアンプ１３のドライブレベルを検知する。
【0072】
具体的には、高周波信号ＲＦ７１及びＲＦ７２の周期の内で、高周波信号ＲＦ７１及びＲＦ７２の電圧が、定電圧源ＶＭＯ１の電圧からトランジスタＱＭＯ１及びＱＭＯ２の閾値電圧分の電圧降下を差し引いた電圧よりも低くなった期間だけ、トランジスタＱＭＯ１及びＱＭＯ２がオン状態になる。
【0073】
キャリアアンプ１３が飽和に対し十分余裕をもって動作しているとき、トランジスタＱＭＯ１及びＱＭＯ２は、オン状態になる期間がないので、コレクタ電流が流れない。そのため、抵抗ＲＭＯ４は、電流が流れないので、電圧降下を生じない。従って、信号Ｓ１は、定電圧源ＶＭＯ２の電圧から定電圧源ＶＭＯ３の電圧を差し引いた電圧となる。
【0074】
一方、高周波信号ＲＦ７１及びＲＦ７２の振幅が大きくなると、トランジスタＱＭＯ１及びＱＭＯ２は、オン状態になる期間が発生するので、コレクタ電流が流れる。そのため、抵抗ＲＭＯ４は、電流が流れるので、電圧降下を生じる。
【0075】
高周波信号ＲＦ７１及びＲＦ７２の振幅が更に大きくなると、トランジスタＱＭＯ１及びＱＭＯ２は、オン状態になる期間が長くなるので、より多くのコレクタ電流が流れる。そのため、抵抗ＲＭＯ４は、より多くの電流が流れるので、より大きな電圧降下を生じる。
【0076】
従って、信号Ｓ１は、キャリアアンプ１３のドライブレベルが高くなるにつれて、高周波信号ＲＦ７１及びＲＦ７２が小信号時の電圧から抵抗ＲＭＯ４での電圧降下分だけ下がった電圧となる。
【0077】
次に、検波回路２２の動作について説明する。
【0078】
トランジスタＱＤＥ１は、高周波信号ＩＮ１がトランジスタＱＤＥ１の閾値電圧以上の場合にオン状態になり、エミッタ電流を出力する。トランジスタＱＤＥ２は、高周波信号ＩＮ２がトランジスタＱＤＥ２の閾値電圧以上の場合にオン状態になり、エミッタ電流を出力する。
【0079】
つまり、高周波信号ＩＮ１及びＩＮ２の振幅が大きい（高周波信号ＲＦｉｎの電力が大きい）ほど、検波回路２２の出力電流は大きくなる。また、高周波信号ＩＮ１及びＩＮ２の振幅が小さい（高周波信号ＲＦｉｎの電力が小さい）ほど、検波回路２２の出力電流は小さくなる。
【0080】
一方、先に説明したように、信号Ｓ１は、キャリアアンプ１３のドライブレベルが相対的に高い場合（飽和に近い場合）、相対的に低い電圧となり、キャリアアンプ１３のドライブレベルが相対的に低い場合（増幅率が低減している場合）、相対的に高い電圧となる。
【0081】
つまり、キャリアアンプ１３のドライブレベルが相対的に高い（飽和に近い）ほど、トランジスタＱＤＥ１１のコレクタ電流Ｉ２が小さくなる。また、キャリアアンプ１３のドライブレベルが相対的に低い（増幅率が低減している）ほど、トランジスタＱＤＥ１１のコレクタ電流Ｉ２が大きくなる。
【0082】
以上を総合すると、コンデンサＣｅｎｖの電圧は、キャリアアンプ１３のドライブレベルが相対的に高い（飽和に近い）ほど、高くなりやすくなる。また、コンデンサＣｅｎｖの電圧は、キャリアアンプ１３のドライブレベルが相対的に低い（増幅率が低減している）ほど、高くなりづらくなる。また、コンデンサＣｅｎｖの電圧は、高周波信号ＲＦｉｎの電力が大きいほど、高くなりやすくなる。また、コンデンサＣｅｎｖの電圧は、高周波信号ＲＦｉｎの電力が小さいほど、高くなりづらくなる。
【0083】
図５は、第１実施形態の電力増幅回路の高周波信号の電力と、ピークアンプに与えられるバイアス電圧と、の関係の一例を示す図である。図５において、横軸は、高周波信号ＲＦｉｎの電力を表し、縦軸は、バイアス回路１８（１９）からピークアンプ１６（１７）に与えられるバイアス電圧ＢＩＡＳ１６（ＢＩＡＳ１７）を表す。
【0084】
波形３４は、キャリアアンプ１３のドライブレベルが相対的に低い場合の、バイアス電圧ＢＩＡＳ１６（ＢＩＡＳ１７）の変化を示す。波形３５は、キャリアアンプ１３のドライブレベルが相対的に中間の場合の、バイアス電圧ＢＩＡＳ１６（ＢＩＡＳ１７）の変化を示す。波形３６は、キャリアアンプ１３のドライブレベルが相対的に高い場合の、バイアス電圧ＢＩＡＳ１６（ＢＩＡＳ１７）の変化を示す。
【0085】
検波回路２２は、波形３６に示すように、キャリアアンプ１３のドライブレベルが相対的に高い場合、高周波信号ＲＦｉｎの電力が低くてもピークアンプ１６及び１７を立ち上げることができる。逆に、検波回路２２は、波形３４に示すように、キャリアアンプ１３のドライブレベルが相対的に低い場合、高周波信号ＲＦｉｎの電力が高くなるまで、ピークアンプ１６及び１７の立ち上がりを遅らせることができる。
【0086】
従って、キャリアアンプ１３のドライブレベルが相対的に高い状態（飽和に近い状態）の場合に、高周波信号ＲＦｉｎの電力が低くてもピークアンプ１６及び１７を立ち上げることができるように、定電流回路２４の電流が少なくなるようにすればよい。逆に、キャリアアンプ１３のドライブレベルが相対的に低い場合は、高周波信号ＲＦｉｎの電力が大きくなるまでピークアンプ１６及び１７を立ち上げる必要が無いので、定電流回路２４の電流が多くなるようにすればよい。つまり、定電流回路２４に入力される電圧ＢＩＡＳ２は、キャリアアンプ１３のドライブレベルに相補的に変化する電圧とすれば、回路全体として目的の動作が達成できる。
【0087】
検波回路２２の応答は、次の理由により、速くなる。
【0088】
第１に、第１エミッタフォロワ回路２２ａと、第２エミッタフォロワ回路２２ｂとが、差動動作する。従って、エミッタフォロワ回路がシングルエンド動作する場合と比較してコンデンサＣｅｎｖの容量を小さくできる。これにより、コンデンサＣｅｎｖでの遅延を小さくできるので、信号Ｓ２の変化が速くなる。つまり、検波回路２２の応答は、速くなる。
【0089】
第２に、エミッタフォロワ回路は、大きな電流を出力できる回路である。従って、第１エミッタフォロワ回路２２ａ及び第２エミッタフォロワ回路２２ｂの各々は、大きな電流を出力できる。つまり、検波回路２２は、大きな出力電流Ｉ１を出力できる。これにより、検波回路２２は、コンデンサＣｅｎｖを高速に充電できる。つまり、検波回路２２の立ち上がり応答は、速くなる。
【0090】
第３に、トランジスタＱＤＥ１１は、定電流（コレクタ電流Ｉ２）により、コンデンサＣｅｎｖを放電できる。従って、トランジスタＱＤＥ１１は、コンデンサＣｅｎｖを高速に放電できる。つまり、検波回路２２の立ち下がり応答は、速くなる。
【0091】
図６は、第１実施形態の電力増幅装置のドハティ回路の回路構成を示す図である。次に第１実施形態のドハティ増幅回路１０の詳細を説明する。図６に示すように、電力増幅装置１００のドハティ増幅回路１０は、２つの分波器３０Ａ、３０Ｂと、一対の差動アンプ１３ａ、１３ｂと、一対の差動アンプ１７ａ、１７ｂと、結合器４０（キャリア用バラン４１、ピーク用バラン５１）と、調整回路６０と、負荷（アンテナ）７０と、を有している。
【0092】
分波器３０Ａは、キャリアアンプ１２（図１も参照）から出力された高周波信号ＲＦ３（図１参照）を分けて一対の差動アンプ１３ａ、１３ｂに出力する。分波器３０Ｂは、は、ピークアンプ１６（図１も参照）から出力された高周波信号Ｒ６（図１参照）を分けて一対の差動アンプ１７ａ、１７ｂに出力する。
【0093】
一対の差動アンプ１３ａ、１３ｂは、キャリアアンプ１３（図１参照）を構成している。一対の差動アンプ１７ａ、１７ｂは、ピークアンプ１７（図１参照）を構成している。本開示では、差動アンプの種類について特に限定されないが、例えばヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒｎｓｉｓｔｏｒ）等のバイポーラトランジスタ、又はＭＯＳＦＥＴ（Ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などの電界効果トランジスタであってもよい。
【0094】
結合器４０は、キャリア用バラン４１とピーク用バラン５１を有している。キャリア用バラン４１は、１次側キャリア用バラン４２と、１次側キャリア用バラン４２と磁気結合する２次側キャリア用バラン４３と、を有している。１次側キャリア用バラン４２の両端は、一対の差動アンプ１３ａ、１３ｂに接続している。１次側キャリア用バラン４２の中点４２ａには、電源電位Ｖｃｃが供給される。
【0095】
ピーク用バラン５１は、１次側ピーク用バラン５２と、１次側ピーク用バラン５２と磁気結合する２次側ピーク用バラン５３と、を有している。１次側ピーク用バラン５２の両端は、一対の差動アンプ１７ａ、１７ｂに接続している。１次側ピーク用バラン５２の中点５２ａには、電源電位Ｖｃｃが供給される。
【0096】
２次側ピーク用バラン５３の一端は、基準電位ＧＮＤと接続している。２次側ピーク用バラン５３の他端は、２次側キャリア用バラン４３の一端に接続している。これにより、２次側キャリア用バラン４３と２次側ピーク用バラン５３が直列に接続する。
【0097】
第１実施形態の調整回路６０は、コンデンサ６２を有している。コンデンサ６２は、本実施形態の調整回路用部品であり、かつ表面実装部品に相当する。２次側キャリア用バラン４３の他端は、負荷（アンテナ）７０に接続している。また、コンデンサ６２は、一端が２次側キャリア用バラン４３の一端に接続し、他端が基準電位ＧＮＤに接続し、２次側ピーク用バラン５３と並列に接続されている。
【0098】
本実施形態によれば、１次側ピーク用バラン５２から２次側ピーク用バラン５３に入力した高周波信号ＲＦ７（図１参照）の位相は、コンデンサ６２により９０°遅れる。そして、高周波信号ＲＦ７は、２次側キャリア用バラン４３に入力された高周波信号ＲＦ４（図１参照）と結合される。また、結合した高周波信号ＲＦｏｕｔ（図１参照）が負荷（アンテナ）７０から電磁波として出力される。次に、第１実施形態の電力増幅装置１００のレイアウトについて説明する。
【0099】
図７は、第１実施形態の電力増幅装置において基板の表面を平面視した図である。図８は、第１実施形態の電力増幅装置において第２絶縁層のレイアウトを説明するための図である。図９は、第１実施形態の電力増幅装置において第３絶縁層のレイアウトを説明するための図である。
【0100】
図７に示すように、電力増幅装置１００は、基板１０１を有している。基板１０１を平面視すると、矩形状となっている。つまり、基板１０１の表面１０２は、長方形状となっている。また、表面１０２は、一対の短辺１０２ａと、一対の長辺１０２ｂと、を有している。
【0101】
以下、表面１０２と平行な平面方向において、短辺１０２ａと平行な方向を第１平面方向Ｘと称する。第１平面方向Ｘと平行であり、長辺１０２ｂと平行な方向（第１平面方向Ｘと交差する方向）を第２平面方向Ｙと称する。なお、本開示は、第１平面方向Ｘと第２平面方向Ｙは、直交している例に限定されず、交差していてもよい。
【0102】
基板１０１の表面１０２には、集積回路９０が取り付けられる。集積回路９０は、ＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）である。また、集積回路９０は、分波器３０Ａ、３０Ｂと一対の差動アンプ１３ａ、１３ｂ、１７ａ、１７ｂ（図６参照）の各機能を有している。
【0103】
以下、集積回路９０と基板１０１が配置される方向を積層方向と称する。また、積層方向のうち集積回路９０から視て基板１０１が配置される方向を第１積層方向と称し、第１積層方向の反対方向を第２積層方向と称する。
【0104】
図７から図９に示すように、基板１０１は、多層基板であり、積層方向に配置された複数の絶縁層を有している。以下、複数の絶縁層のうち第２積層方向から順に配置される３つの絶縁層を、第１絶縁層１１０（図７参照）、第２絶縁層１２０（図８参照）、第３絶縁層１３０（図９参照）と称する。また、第１絶縁層１１０の第２積層方向の面が表面１０２を構成している。
【0105】
基板１０１の各絶縁層には、パターン形成により形成された導電層が設けられている。以下で説明する電極、配線及びバラン（キャリア用バラン４１、ピーク用バラン５１）は、導電層により構成される。なお、図面において、導電層の範囲を分かり易くするため、導電層にハッチングを付している。
【0106】
図７に示すように、表面１０２（第１絶縁層１１０）に１次側ピーク用バラン５２が設けられている。図８に示すように、第２絶縁層１２０に１次側キャリア用バラン４２と２次側ピーク用バラン５３とが設けられている。図９に示すように、第３絶縁層１３０に２次側キャリア用バラン４３が設けられている。なお、各バランは、積層方向から視てＣ字状に形成されている。
【0107】
図７に示すように、表面１０２（第１絶縁層１１０）には、導電層として電極１１１、１１２、１１３、１１４が設けられている。電極１１１、１１２、１１３、１１４は、第２平面方向Ｙに間隔を空けながら配置されている。また、電極１１１、１１２、１１３、１１４は、集積回路９０と重なる範囲に配置され、集積回路９０の出力端子（不図示）と接続している。これにより、電極１１１に、差動アンプ１３ａ（図６参照）から出力された信号が入力する。電極１１２には、差動アンプ１３ｂ（図６参照）から出力された信号が入力する。電極１１３には、差動アンプ１７ａ（図６参照）から出力された信号が入力する。電極１１４には、差動アンプ１７ｂ（図６参照）から出力された信号が入力する。
【0108】
電極１１３、１１４には、１次側ピーク用バラン５２の両端部に接続している。また、電極１１１、１１２は、第１平面方向Ｘに延在する配線１１７、１１８の一端と接続している。配線１１７、１１８の他端には、層間接続導体１１１ａ、１１２ａが設けられている。図８に示すように、層間接続導体１１１ａ、１１２ａは、第２絶縁層１２０に延在し、１次側キャリア用バラン４２の両端と接続している。なお、各図において、層間接続導体を見易くするため、白抜き（ハッチングなし）とする。
【0109】
また、表面１０２（第１絶縁層１１０）には、配線１１５が設けられている。また、配線１１５には、電源電位Ｖｃｃ（図７で不図示。図６参照）が印可されている。なお、配線１１５に印可される電源電位Ｖｃｃは基板１０１外で生成された外部電圧でもよく、本開示は特に限定されない。１次側ピーク用バラン５２は、結合点（中点５２ａ）を介して、配線１１５と接続される。１次側キャリア用バラン４２は、結合点（中点４２ａ）および層間接続導体１１６ａを介して配線１１５と接続される。これにより、1次側ピーク用バラン５２および１次側キャリア用バラン４２には電源電位Ｖｃｃが供給される。
【0110】
図８に示すように、２次側ピーク用バラン５３の一端５３ａには、層間接続導体１２７が設けられている。層間接続導体１２７は、４層目以下の絶縁層（不図示）に延在し、基準電位ＧＮＤに接続している。２次側ピーク用バラン５３の他端５３ｂには、層間接続導体１３１が設けられている。図９に示すように、層間接続導体１３１は、第３絶縁層１３０に延在し、２次側キャリア用バラン４３の一端４３ａに接続している。以上から、２次側ピーク用バラン５３と２次側キャリア用バラン４３は、直列に接続している。また、２次側キャリア用バラン４３の他端４３ｂは、特に図示しないが、負荷（アンテナ）７０と接続している。
【0111】
図７に示すように、表面１０２（第１絶縁層１１０）には、第１平面方向Ｘに間隔を空けて配置された電極１６０、１６１が設けられている。電極１６０、１６１には、調整回路用部品であるコンデンサ６２（図６参照）が重ねられ、はんだ付けされている。また、電極１６０、１６１には、層間接続導体１６０ａ、１６１ａが設けられている。図９に示すように、層間接続導体１６０ａは、第２絶縁層１２０まで延在し、基準電位ＧＮＤに接続している。また、層間接続導体１６１ａは、第２絶縁層１２０に延在し、２次側ピーク用バラン５３の他端５３ｂと接続している。これにより、コンデンサ６２と２次側ピーク用バラン５３とが並列に接続している。
【0112】
以上、第１実施形態によれば、図７から図９に示すように、積層方向から視て、各バラン（キャリア用バラン４１、ピーク用バラン５１）は、集積回路９０に対し、第１平面方向Ｘ１の一方に配置されている。また、各バラン（キャリア用バラン４１、ピーク用バラン５１）は、互いに第２平面方向Ｙに離隔して配置され、電磁気的に干渉しないようになっている。
【0113】
図１０は、図７の一部を拡大した拡大図である。また、図１０に示すように、積層方向から視て、調整回路用部品の１つであるコンデンサ６２は、キャリア用バラン４１とピーク用バラン５１の間に配置されている。つまり、本実施形態では、従来デットスペースとなった領域がコンデンサ６２の配置スペースとして利用されている。このため、基板１０１の表面１０２において、コンデンサ６２を配置するスペースを別途設ける必要がなくなり、電力増幅装置１００が小型化している。
【0114】
また、１次側ピーク用バラン５２と電極１６０、１６１は、離隔しており、その距離はＬ１となっている。これは、コンデンサ６２を電極１６０、１６１に接合するはんだが１次側ピーク用バラン５２に接続しないようにするためである。
【0115】
なお、仮に１次側キャリア用バラン４２を基板１０１の表面１０２に配置するとした場合、同様の理由から、仮想線Ｌ２（電極１６０、１６１からの距離がＬ１の仮想線）よりも電極１６０、１６１と離れた方向に配置する必要がある。つまり、１次側キャリア用バラン４２と１次側ピーク用バラン５２を基板１０１の表面１０２に配置した場合、１次側キャリア用バラン４２と１次側ピーク用バラン５２との間隔は小さくてもＬ３となる。
【0116】
一方で、本実施形態では、１次側キャリア用バラン４２は、基板１０１の表面１０２（第１絶縁層１１０）に設けられていない。つまり、コンデンサ６２を電極１６０、１６１に接合するはんだが１次側キャリア用バラン４２に接続する可能性がない。このため、仮想線Ｌ２を超えて、１次側キャリア用バラン４２を１次側ピーク用バラン５２寄りに配置することができる。
【0117】
また、積層方向から視て、キャリア用バラン４１は、電極１６１と重なっている。つまり、本実施形態のキャリア用バラン４１とピーク用バラン５１の間隔は、１次側キャリア用バラン４２と１次側ピーク用バラン５２の両方を基板１０１に配置した場合の間隔Ｌ３よりも、距離Ｌ４分だけ小さい。このため、電力増幅装置１００が小型化している。
【0118】
以上、第１実施形態について説明した。次に、第１実施形態の一部を変形させた変形例について説明する。なお、以下の説明では、第１実施形態との相違点に絞って説明する。
【0119】
（第１変形例）
図１１は、第１変形例の電力増幅装置の基板の表面を示す平面図である。図１１に示すように、第１変形例の電力増幅装置１００Ａは、キャリア用バラン４１だけでなく、ピーク用バラン５１も表面１０２よりも第１積層方向に絶縁層に設けられている点で、第１実施形態と相違する。つまり、第１変形例では、１次側ピーク用バラン５２が第２絶縁層１２０に設けられ、２次側ピーク用バラン５３が第３絶縁層１３０に設けられている。
図１１は、第１変形例の電力増幅装置の基板の表面を示す平面図である。図１１に示すように、第１変形例の電力増幅装置１００Ａは、キャリア用バラン４１だけでなく、ピーク用バラン５１も表面１０２よりも第１積層方向に絶縁層に設けられている点で、第１実施形態と相違する。つまり、第１変形例では、１次側ピーク用バラン５２が第２絶縁層１２０に設けられ、２次側ピーク用バラン５３が第３絶縁層１３０に設けられている。
【0120】
以上、第１変形例であっても、第１実施形態と同様にの電力増幅装置１００Ａの小型化が達成される。なお、第１変形例では、積層方向から視て、ピーク用バラン５１は、電極１６１と重なっていないが、本開示は、キャリア用バラン４１と同じように、電極１６１と重なっていてもよく、これによれば、より小型化を図れるため好ましい。
【0121】
以上、第１実施形態及び第１変形例について説明したが、本開示はこれに限定されない。例えば、第１実施形態では、２つのバランのうち１つのバランが表面１０２に設けられた例を説明したが、この表面１０２に設けられたバランは、第１実施形態で示したピーク用バラン５１に限定されず、キャリア用バラン４１であってもよい。
【0122】
また、本開示はは、調整回路６０（コンデンサ６２）の代わりに、差動アンプ１７ａ、１７ｂから出力された高周波信号の位相を９０°遅らせるλ／４変成器を備えていてもよい。
【0123】
また、第１実施形態では、調整回路用部品（コンデンサ６２）がデットスペースに配置されているが、本開示は、調整回路用部品以外の部品であってもよい。つまり、表面１０２に搭載される表面実装部品であれば特に問わない。以下、デッドスペースに表面実装部品を配置した例を説明する。
【0124】
（第２変形例）
図１２は、第２変形例の電力増幅装置のドハティ回路の回路構成を示す図である。図１２に示すように、第２変形例の電力増幅装置１００Ｂのドハティ増幅回路１０は、インダクタ５４を有している点で第１実施形態１と相違する。インダクタ５４は、電源電位Ｖｃｃと１次側ピーク用バラン５２の中点５２ａとの間に介在している。また、インダクタ５４は、基板１０１の表面１０２に実装された表面実装部品である。以下、レイアウトの詳細を説明する。
図１２は、第２変形例の電力増幅装置のドハティ回路の回路構成を示す図である。図１２に示すように、第２変形例の電力増幅装置１００Ｂのドハティ増幅回路１０は、インダクタ５４を有している点で第１実施形態１と相違する。インダクタ５４は、電源電位Ｖｃｃと１次側ピーク用バラン５２の中点５２ａとの間に介在している。また、インダクタ５４は、基板１０１の表面１０２に実装された表面実装部品である。以下、レイアウトの詳細を説明する。
【0125】
図１３は、第２変形例の電力増幅装置において基板の表面を平面視した図である。図１４は、第２変形例の電力増幅装置において第２絶縁層のレイアウトを説明するための図である。図１５は、第２変形例の電力増幅装置において第３絶縁層のレイアウトを説明するための図である。
【0126】
図１３に示すように、第２変形例の電力増幅装置１００Ｂは、１次側キャリア用バラン４２が基板１０１の表面１０２（第１絶縁層１１０）に設けられている点で、第１実施形態と相違する。図１４に示すように、第２変形例の電力増幅装置１００Ｂは、２次側キャリア用バラン４３が第２絶縁層１２０に設けられている点で、第１実施形態と相違する。
【0127】
また、積層方向から視て、１次側キャリア用バラン４２と１次側ピーク用バラン５２の間に、インダクタ５４が配置されている。インダクタ５４は、電極１７１、１７２にはんだ付けされている。なお、１次側キャリア用バラン４２及び１次側ピーク用バラン５２は、それぞれ、インダクタ５４が接合する電極１７１、１７２と重なっていない点で、第１実施形態と相違する。
【0128】
また、コンデンサ６２は、インダクタ５４に対し、第１平面方向Ｘの一方に配置されている。コンデンサ６２は、電極１６３、１６４に、はんだ付けされている。
【0129】
図１４に示すように、２次側ピーク用バラン５３の一端５３ａは、層間接続導体１４０により基準電位ＧＮＤと接続している。２次側ピーク用バラン５３の他端５３ｂは、第２平面方向Ｙに延在する配線１４１を介して、２次側キャリア用バラン４３の一端４３ａと接続している。また、２次側キャリア用バラン４３の他端４３ｂは、特に図示しないが、負荷（アンテナ）７０と接続している。
【0130】
図１２に示すように、第２絶縁層１２０には、２次側キャリア用バラン４３と２次側ピーク用バラン５３との間に配置された電極１４２が設けられている。電極１４２は、電源電位Ｖｃｃと接続している。電極１４２は、第３絶縁層１３０と第１絶縁層に延在する層間接続導体１４３が設けられている。図１５に示すように、層間接続導体１４３は、第３絶縁層１３０に設けられた配線１４４の一端と接続している。配線１４４の他端は、第１絶縁層１１０に延在する層間接続導体１４５と接続している。図１３に示すように、層間接続導体１４５は、１次側キャリア用バラン４２の中点４２ａと接続する電極１４６と接続している。これにより、１次側キャリア用バラン４２の中点４２ａに電源電位Ｖｃｃが供給される。
【0131】
図１３に示すように、層間接続導体１４３は、第１絶縁層１１０の電極１７１と接続している。電極１７２には、層間接続導体１７２ａが設けられている。図１５に示すように、層間接続導体１７２ａは、第３絶縁層１３０に延在し、配線１４７の一端と接続している。配線１４７の他端は、層間接続導体１４８と接続している。また、図１３に示すように、層間接続導体１４８は、第１絶縁層１１０まで延在し、１次側ピーク用バラン５２の中点５２ａと接続する電極１４９と接続している。これにより、１次側ピーク用バラン５２の中点５２ａに電源電位Ｖｃｃが供給される。
【0132】
図１５に示すように、第３絶縁層１３０には、基準電位ＧＮＤに接続する電極１６５が設けられている。電極１６５は、層間接続導体１６６が設けられている。図１３に示すように、層間接続導体１６６は、第１絶縁層１１０に延在し、コンデンサ６２と接合する電極１６４に接続している。電極１６３には、層間接続導体１６７が設けられている。図１４に示すように、層間接続導体１６７は、第２絶縁層１２０に延在し、配線１４１に接続している。よって、コンデンサ６２と２次側ピーク用バラン５３が並列に接続している。
【0133】
図１６は、図１５のＸＶＩ－ＸＶＩ線で切った断面の模式図である。図１６に示すように、インダクタ５４は、第２平面方向Ｙに延在する中心線（不図示）を中心とする巻き線である。このため、インダクタ５４の内部を通過する磁界の向き（図１６の矢印Ｍ１を参照）は第２平面方向Ｙとなっている。一方で、図１６に示すように、キャリア用バラン４１及びピーク用バラン５１の内部を通過する磁界の向き（図１６の矢印Ｍ２を参照）は積層方向である。
【0134】
以上、第３変形例によれば、従来デットスペースとなっている領域にインダクタ５４が配置されており、電力増幅装置１００Ｂが小型化している。また、図１６に示すように、キャリア用バラン４１及びピーク用バラン５１の磁界と、インダクタ５４の磁界の磁界は直交している。このため、キャリア用バラン４１及びピーク用バラン５１は、それぞれインダクタ５４と磁気結合し難い。また、インダクタ５４の磁界がシールド効果を発揮し、キャリア用バラン４１とピーク用バラン５１のそれぞれの磁界が干渉し難い。
【0135】
なお、第３変形例では、基板１０１の表面１０２に、キャリア用バラン４１（１次側キャリア用バラン４２）とピーク用バラン５１（１次側ピーク用バラン５２）のそれぞれが設けられているが、本開示は、キャリア用バラン４１（１次側キャリア用バラン４２）とピーク用バラン５１（１次側ピーク用バラン５２）のうち一方が基板１０１の表面１０２に設けられるようになっていてもよい。つまり、キャリア用バラン４１とピーク用バラン５１のうち一方は、表面１０２を構成する第１絶縁層１１０よりも第１積層方向に配置された絶縁層に設けられていてもよい。さらには、キャリア用バラン４１とピーク用バラン５２のうち他方も、表面１０２を構成する第１絶縁層１１０よりも第１積層方向に配置された絶縁層にに設けられていてもよい。つまり、、キャリア用バラン４１とピーク用バラン５１の両方が第１絶縁層１１０になく、第２絶縁層１２０以下の絶縁層に設けられていてもよい。
【0136】
なお、本開示は、以下のような構成の組み合わせであってもよい。
（１）
表面を有する基板と、
キャリアアンプとピークアンプを有し、前記表面に設けられた集積回路と、
前記キャリアアンプに接続するキャリア用バランと、
前記ピークアンプに接続するピーク用バランと、
前記表面に設けられた表面実装部品と、
を備え、
前記キャリアアンプと前記ピークアンプは、それぞれ一対の差動アンプであり、
前記集積回路と前記基板とが配置される方向を積層方向とし、
前記積層方向のうち前記集積回路から視て前記基板が配置される方向を第１積層方向とし、
前記表面と平行な一方向を第１平面方向とし、
前記表面と平行であり、かつ前記第１平面方向と交差する方向を第２平面方向とし、
前記基板は、前記積層方向に配置された複数の絶縁層を有し、
前記表面には、前記表面実装部品がはんだ付けされる電極が設けられ、
前記積層方向から視て、前記集積回路の前記第１平面方向の一方には、前記第２平面方向に順に並ぶ前記キャリア用バラン、前記電極及び前記ピーク用バランが配置され、
前記キャリア用バランと前記ピーク用バランのうち一方は、前記表面を構成する前記絶縁層よりも前記第１積層方向に配置された前記絶縁層に設けられ、かつ前記積層方向から視て少なくとも一部が前記電極と重なっている
電力増幅装置。
（２）
表面を有する基板と、
キャリアアンプとピークアンプを有し、前記表面に設けられた集積回路と、
前記キャリアアンプに接続するキャリア用バランと、
前記ピークアンプに接続するピーク用バランと、
前記表面に設けられた表面実装部品であるインダクタと、
を備え、
前記キャリアアンプと前記ピークアンプは、それぞれ一対の差動アンプであり、
前記集積回路と前記基板とが配置される方向を積層方向とし、
前記積層方向のうち前記集積回路から視て前記基板が配置される方向を第１積層方向とし、
前記表面と平行な一方向を第１平面方向とし、
前記表面と平行であり、かつ前記第１平面方向と交差する方向を第２平面方向とし、
前記基板は、前記積層方向に配置された複数の絶縁層を有し、
前記キャリア用バランは、それぞれ巻き線の中心線が前記積層方向に延在する一次側キャリア用バランと二次側キャリア用バランを有し、
前記一次側キャリア用バランと前記二次側キャリア用バランは、一方が前記表面に設けられ、他方が前記表面を構成する前記絶縁層よりも前記第１積層方向に配置された前記絶縁層に設けられ、
前記ピーク用バランは、それぞれ巻き線の中心線が前記積層方向に延在する一次側ピーク用バランと二次側ピーク用バランを有し、
前記一次側ピーク用バランと前記二次側ピーク用バランは、一方が前記表面に設けられ、他方が前記表面を構成する前記絶縁層よりも前記第１積層方向に配置された前記絶縁層に設けられ、
前記積層方向から視て、前記集積回路の前記第１平面方向の一方には、前記第２平面方向に順に並ぶ前記キャリア用バラン、前記インダクタ及び前記ピーク用バランが配置され、
前記インダクタの巻き線の中心線は前記第２平面方向に延在している
電力増幅装置。
（３）
表面を有する基板と、
キャリアアンプとピークアンプを有し、前記表面に設けられた集積回路と、
前記キャリアアンプに接続するキャリア用バランと、
前記ピークアンプに接続するピーク用バランと、
前記表面に設けられた表面実装部品であるインダクタと、
を備え、
前記キャリアアンプと前記ピークアンプは、それぞれ一対の差動アンプであり、
前記集積回路と前記基板とが配置される方向を積層方向とし、
前記積層方向のうち前記集積回路から視て前記基板が配置される方向を第１積層方向とし、
前記表面と平行な一方向を第１平面方向とし、
前記表面と平行であり、かつ前記第１平面方向と交差する方向を第２平面方向とし、
前記基板は、前記積層方向に配置された複数の絶縁層を有し、
前記積層方向から視て、前記集積回路の前記第１平面方向の一方には、前記第２平面方向に順に並ぶ前記キャリア用バラン、前記インダクタ及び前記ピーク用バランが配置され、
前記キャリア用バランは、それぞれ巻き線の中心線が前記積層方向に延在し、互いに異なる前記絶縁層に設けられた一次側キャリア用バランと二次側キャリア用バランを有し、
前記ピーク用バランは、それぞれ巻き線の中心線が前記積層方向に延在し、互いに異なる前記絶縁層に設けられたする一次側ピーク用バランと二次側ピーク用バランを有し、
前記キャリア用バランと前記ピーク用バランのうち一方は、前記表面を構成する前記絶縁層よりも前記第１積層方向に配置された前記絶縁層に設けられ、
前記インダクタの巻き線の中心線は前記第２平面方向に延在している
電力増幅装置。
（４）
前記キャリア用バラン及び前記ピーク用バランの他方は、前記表面を構成する前記絶縁層よりも前記第１積層方向に配置された前記絶縁層に設けられている
（１）に記載の電力増幅装置。
（５）
前記表面実装部品は、調整回路用部品であることを特徴とする（１）又は（４）に記載の電力増幅装置。
（６）
前記調整回路用部品は、コンデンサであることを特徴とする（５）に記載の電力増幅装置。
（７）
前記キャリア用バランと前記ピーク用バランのうち他方は、前記表面を構成する前記絶縁層よりも前記第１積層方向に配置された前記絶縁層に設けられている（３）に記載の電力増幅装置。
（１）
表面を有する基板と、
キャリアアンプとピークアンプを有し、前記表面に設けられた集積回路と、
前記キャリアアンプに接続するキャリア用バランと、
前記ピークアンプに接続するピーク用バランと、
前記表面に設けられた表面実装部品と、
を備え、
前記キャリアアンプと前記ピークアンプは、それぞれ一対の差動アンプであり、
前記集積回路と前記基板とが配置される方向を積層方向とし、
前記積層方向のうち前記集積回路から視て前記基板が配置される方向を第１積層方向とし、
前記表面と平行な一方向を第１平面方向とし、
前記表面と平行であり、かつ前記第１平面方向と交差する方向を第２平面方向とし、
前記基板は、前記積層方向に配置された複数の絶縁層を有し、
前記表面には、前記表面実装部品がはんだ付けされる電極が設けられ、
前記積層方向から視て、前記集積回路の前記第１平面方向の一方には、前記第２平面方向に順に並ぶ前記キャリア用バラン、前記電極及び前記ピーク用バランが配置され、
前記キャリア用バランと前記ピーク用バランのうち一方は、前記表面を構成する前記絶縁層よりも前記第１積層方向に配置された前記絶縁層に設けられ、かつ前記積層方向から視て少なくとも一部が前記電極と重なっている
電力増幅装置。
（２）
表面を有する基板と、
キャリアアンプとピークアンプを有し、前記表面に設けられた集積回路と、
前記キャリアアンプに接続するキャリア用バランと、
前記ピークアンプに接続するピーク用バランと、
前記表面に設けられた表面実装部品であるインダクタと、
を備え、
前記キャリアアンプと前記ピークアンプは、それぞれ一対の差動アンプであり、
前記集積回路と前記基板とが配置される方向を積層方向とし、
前記積層方向のうち前記集積回路から視て前記基板が配置される方向を第１積層方向とし、
前記表面と平行な一方向を第１平面方向とし、
前記表面と平行であり、かつ前記第１平面方向と交差する方向を第２平面方向とし、
前記基板は、前記積層方向に配置された複数の絶縁層を有し、
前記キャリア用バランは、それぞれ巻き線の中心線が前記積層方向に延在する一次側キャリア用バランと二次側キャリア用バランを有し、
前記一次側キャリア用バランと前記二次側キャリア用バランは、一方が前記表面に設けられ、他方が前記表面を構成する前記絶縁層よりも前記第１積層方向に配置された前記絶縁層に設けられ、
前記ピーク用バランは、それぞれ巻き線の中心線が前記積層方向に延在する一次側ピーク用バランと二次側ピーク用バランを有し、
前記一次側ピーク用バランと前記二次側ピーク用バランは、一方が前記表面に設けられ、他方が前記表面を構成する前記絶縁層よりも前記第１積層方向に配置された前記絶縁層に設けられ、
前記積層方向から視て、前記集積回路の前記第１平面方向の一方には、前記第２平面方向に順に並ぶ前記キャリア用バラン、前記インダクタ及び前記ピーク用バランが配置され、
前記インダクタの巻き線の中心線は前記第２平面方向に延在している
電力増幅装置。
（３）
表面を有する基板と、
キャリアアンプとピークアンプを有し、前記表面に設けられた集積回路と、
前記キャリアアンプに接続するキャリア用バランと、
前記ピークアンプに接続するピーク用バランと、
前記表面に設けられた表面実装部品であるインダクタと、
を備え、
前記キャリアアンプと前記ピークアンプは、それぞれ一対の差動アンプであり、
前記集積回路と前記基板とが配置される方向を積層方向とし、
前記積層方向のうち前記集積回路から視て前記基板が配置される方向を第１積層方向とし、
前記表面と平行な一方向を第１平面方向とし、
前記表面と平行であり、かつ前記第１平面方向と交差する方向を第２平面方向とし、
前記基板は、前記積層方向に配置された複数の絶縁層を有し、
前記積層方向から視て、前記集積回路の前記第１平面方向の一方には、前記第２平面方向に順に並ぶ前記キャリア用バラン、前記インダクタ及び前記ピーク用バランが配置され、
前記キャリア用バランは、それぞれ巻き線の中心線が前記積層方向に延在し、互いに異なる前記絶縁層に設けられた一次側キャリア用バランと二次側キャリア用バランを有し、
前記ピーク用バランは、それぞれ巻き線の中心線が前記積層方向に延在し、互いに異なる前記絶縁層に設けられたする一次側ピーク用バランと二次側ピーク用バランを有し、
前記キャリア用バランと前記ピーク用バランのうち一方は、前記表面を構成する前記絶縁層よりも前記第１積層方向に配置された前記絶縁層に設けられ、
前記インダクタの巻き線の中心線は前記第２平面方向に延在している
電力増幅装置。
（４）
前記キャリア用バラン及び前記ピーク用バランの他方は、前記表面を構成する前記絶縁層よりも前記第１積層方向に配置された前記絶縁層に設けられている
（１）に記載の電力増幅装置。
（５）
前記表面実装部品は、調整回路用部品であることを特徴とする（１）又は（４）に記載の電力増幅装置。
（６）
前記調整回路用部品は、コンデンサであることを特徴とする（５）に記載の電力増幅装置。
（７）
前記キャリア用バランと前記ピーク用バランのうち他方は、前記表面を構成する前記絶縁層よりも前記第１積層方向に配置された前記絶縁層に設けられている（３）に記載の電力増幅装置。
【符号の説明】
【0137】
１ 電力増幅回路
１０ ドハティ増幅回路
１２、１３ キャリアアンプ
１３ａ、１３ｂ、１７ａ、１７ｂ 差動アンプ
１６、１７ ピークアンプ
２１ 制御回路
２２ 検波回路
２６ ドライブレベル検出回路
４０ 結合器
４１ キャリア用バラン
４２ １次側キャリア用バラン
４３ ２次側キャリア用バラン
５１ ピーク用バラン
５２ １次側ピーク用バラン
５３ ２次側ピーク用バラン
５４ インダクタ
６０ 調整回路
６２ コンデンサ
１００、１００Ａ、１００Ｂ 電力増幅装置
１０１ 基板
１０２ 表面
１１０ 第１絶縁層
１２０ 第２絶縁層
１３０ 第３絶縁層
１６０、１６１ 電極
１０ ドハティ増幅回路
１２、１３ キャリアアンプ
１３ａ、１３ｂ、１７ａ、１７ｂ 差動アンプ
１６、１７ ピークアンプ
２１ 制御回路
２２ 検波回路
２６ ドライブレベル検出回路
４０ 結合器
４１ キャリア用バラン
４２ １次側キャリア用バラン
４３ ２次側キャリア用バラン
５１ ピーク用バラン
５２ １次側ピーク用バラン
５３ ２次側ピーク用バラン
５４ インダクタ
６０ 調整回路
６２ コンデンサ
１００、１００Ａ、１００Ｂ 電力増幅装置
１０１ 基板
１０２ 表面
１１０ 第１絶縁層
１２０ 第２絶縁層
１３０ 第３絶縁層
１６０、１６１ 電極
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】