知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025023356
(43)【公開日】2025-02-14
(54)【発明の名称】安定化回路
(51)【国際特許分類】
H03F 3/60 20060101AFI20250206BHJP
H03F 3/19 20060101ALI20250206BHJP
【ＦＩ】
H03F3/60
H03F3/19
【審査請求】有
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2024215452
(22)【出願日】2024-12-10
(62)【分割の表示】P 2021018116の分割
【原出願日】2021-02-08
(71)【出願人】
【識別番号】394025094
【氏名又は名称】三菱電機ディフェンス＆スペーステクノロジーズ株式会社
(74)【代理人】
【識別番号】110002491
【氏名又は名称】弁理士法人クロスボーダー特許事務所
(72)【発明者】
【氏名】澁谷 篤史
(72)【発明者】
【氏名】清野 清春
(72)【発明者】
【氏名】辻田 真一郎
(57)【要約】
【課題】半導体素子を用いた半導体装置の安定化を図るための安定化回路を提供する。
【解決手段】安定化回路１２は、第１のインダクタ６と第１のキャパシタ７との第１の直列回路８と、上記第１の直列回路８に並列接続され、第１の抵抗１０とＬ字形状に形成された第２のインダクタ９との第２の直列回路１１と、間隔を介して端部が向き合って配置された２つの主線路Ｓ１、Ｓ２とを備え、上記２つの主線路Ｓ１、Ｓ２と上記Ｌ字形状に形成された第２のインダクタ９とは１枚の基板に形成された線路であり、上記２つの主線路Ｓ１、Ｓ２のいずれか一方の主線路Ｓ１の側面に上記第１の抵抗１０の一端を接続することにより上記第１の抵抗１０を上記間隔の外に配置し、かつ、上記第１の抵抗１０が接続されていない他方の主線路Ｓ２と上記第１の抵抗１０の他端とを上記Ｌ字形状に形成された第２のインダクタ９で接続している。
【選択図】図２
【解決手段】安定化回路１２は、第１のインダクタ６と第１のキャパシタ７との第１の直列回路８と、上記第１の直列回路８に並列接続され、第１の抵抗１０とＬ字形状に形成された第２のインダクタ９との第２の直列回路１１と、間隔を介して端部が向き合って配置された２つの主線路Ｓ１、Ｓ２とを備え、上記２つの主線路Ｓ１、Ｓ２と上記Ｌ字形状に形成された第２のインダクタ９とは１枚の基板に形成された線路であり、上記２つの主線路Ｓ１、Ｓ２のいずれか一方の主線路Ｓ１の側面に上記第１の抵抗１０の一端を接続することにより上記第１の抵抗１０を上記間隔の外に配置し、かつ、上記第１の抵抗１０が接続されていない他方の主線路Ｓ２と上記第１の抵抗１０の他端とを上記Ｌ字形状に形成された第２のインダクタ９で接続している。
【選択図】図２
【特許請求の範囲】
【請求項1】
第１のインダクタと第１のキャパシタとの第１の直列回路と、
上記第１の直列回路に並列接続され、第１の抵抗とＬ字形状に形成された第２のインダクタとの第２の直列回路と、
間隔を介して端部が向き合って配置された２つの主線路と
を備え、
上記２つの主線路と上記Ｌ字形状に形成された第２のインダクタとは１枚の基板に形成された線路であり、
上記２つの主線路のいずれか一方の主線路の側面に上記第１の抵抗の一端を接続することにより上記第１の抵抗を上記間隔の外に配置し、かつ、上記第１の抵抗が接続されていない他方の主線路と上記第１の抵抗の他端とを上記Ｌ字形状に形成された第２のインダクタで接続している安定化回路。
上記第１の直列回路に並列接続され、第１の抵抗とＬ字形状に形成された第２のインダクタとの第２の直列回路と、
間隔を介して端部が向き合って配置された２つの主線路と
を備え、
上記２つの主線路と上記Ｌ字形状に形成された第２のインダクタとは１枚の基板に形成された線路であり、
上記２つの主線路のいずれか一方の主線路の側面に上記第１の抵抗の一端を接続することにより上記第１の抵抗を上記間隔の外に配置し、かつ、上記第１の抵抗が接続されていない他方の主線路と上記第１の抵抗の他端とを上記Ｌ字形状に形成された第２のインダクタで接続している安定化回路。
【請求項2】
第１のインダクタと第１のキャパシタとの第１の直列回路と、
上記第１の直列回路に並列接続され、第１の抵抗と１個目の第２のインダクタと２個目の第２のインダクタとの第２の直列回路と、
間隔を介して端部が向き合って配置された２つの主線路と
を備え、
上記２つの主線路のいずれか一方の主線路が、半導体素子の入力端子と出力端子との少なくとも一方の端子に直列に接続される安定化回路であり、
上記２つの主線路と上記１個目の第２のインダクタと上記２個目の第２のインダクタとは１枚の基板に形成された線路であり、
上記２つの主線路から離れた位置に上記第１の抵抗を配置することにより上記第１の抵抗を上記間隔の外に配置し、上記２つの主線路のいずれか一方の主線路と上記第１の抵抗の一端とを上記１個目の第２のインダクタで接続し、かつ、上記第１の抵抗が接続されていない他方の主線路と上記第１の抵抗の他端とを上記２個目の第２のインダクタで接続している安定化回路。
上記第１の直列回路に並列接続され、第１の抵抗と１個目の第２のインダクタと２個目の第２のインダクタとの第２の直列回路と、
間隔を介して端部が向き合って配置された２つの主線路と
を備え、
上記２つの主線路のいずれか一方の主線路が、半導体素子の入力端子と出力端子との少なくとも一方の端子に直列に接続される安定化回路であり、
上記２つの主線路と上記１個目の第２のインダクタと上記２個目の第２のインダクタとは１枚の基板に形成された線路であり、
上記２つの主線路から離れた位置に上記第１の抵抗を配置することにより上記第１の抵抗を上記間隔の外に配置し、上記２つの主線路のいずれか一方の主線路と上記第１の抵抗の一端とを上記１個目の第２のインダクタで接続し、かつ、上記第１の抵抗が接続されていない他方の主線路と上記第１の抵抗の他端とを上記２個目の第２のインダクタで接続している安定化回路。
【請求項3】
第１のインダクタと第１のキャパシタとの第１の直列回路と、
上記第１の直列回路に並列接続され、第１の抵抗と第２のインダクタとの第２の直列回路と、
間隔を介して端部が向き合って配置された２つの主線路と
を備え、
上記２つの主線路のいずれか一方の主線路が、半導体素子の入力端子と出力端子との少なくとも一方の端子に直列に接続される安定化回路であり、
上記第２のインダクタは、上記２つの主線路の少なくとも一方の主線路と上記第１の抵抗とを接続することにより、上記第１の抵抗の形成位置が上記間隔の長さに制約されることがないようにし、
上記第２のインダクタは、上記第２の直列回路のインピーダンスを、上記第２の直列回路が上記第１の抵抗のみである場合のインピーダンスより高くすることにより、上記半導体素子が用いられた半導体装置の帯域の帯域低域端ｆｌと帯域高域端ｆｈにおいて、減衰量を低くしており、
上記第２のインダクタは、上記半導体素子が用いられた半導体装置の帯域外の低周波帯の周波数ｆｒにおいて、上記第２の直列回路が上記第１の直列回路と並列共振する値Ｌ０を有することにより、上記周波数ｆｒでの不要波を減衰させ、
上記第２のインダクタの値Ｌ０は、上記低周波帯の上記周波数ｆｒにおける減衰量が上記低周波帯の他の周波数における減衰量よりも大きくなるように設定されている安定化回路。
上記第１の直列回路に並列接続され、第１の抵抗と第２のインダクタとの第２の直列回路と、
間隔を介して端部が向き合って配置された２つの主線路と
を備え、
上記２つの主線路のいずれか一方の主線路が、半導体素子の入力端子と出力端子との少なくとも一方の端子に直列に接続される安定化回路であり、
上記第２のインダクタは、上記２つの主線路の少なくとも一方の主線路と上記第１の抵抗とを接続することにより、上記第１の抵抗の形成位置が上記間隔の長さに制約されることがないようにし、
上記第２のインダクタは、上記第２の直列回路のインピーダンスを、上記第２の直列回路が上記第１の抵抗のみである場合のインピーダンスより高くすることにより、上記半導体素子が用いられた半導体装置の帯域の帯域低域端ｆｌと帯域高域端ｆｈにおいて、減衰量を低くしており、
上記第２のインダクタは、上記半導体素子が用いられた半導体装置の帯域外の低周波帯の周波数ｆｒにおいて、上記第２の直列回路が上記第１の直列回路と並列共振する値Ｌ０を有することにより、上記周波数ｆｒでの不要波を減衰させ、
上記第２のインダクタの値Ｌ０は、上記低周波帯の上記周波数ｆｒにおける減衰量が上記低周波帯の他の周波数における減衰量よりも大きくなるように設定されている安定化回路。
【請求項4】
第１のインダクタと第１のキャパシタとの第１の直列回路と、
上記第１の直列回路に並列接続され、第１の抵抗と第２のインダクタとの第２の直列回路と、
間隔を介して端部が向き合って配置された２つの主線路と
を備え、
上記２つの主線路のいずれか一方の主線路が、半導体素子の入力端子と出力端子との少なくとも一方の端子に直列に接続される安定化回路であり、
上記２つの主線路と上記第１のキャパシタと第１の抵抗と上記第２のインダクタとは１枚の基板に形成されており、
上記第１のインダクタは、上記２つの主線路のいずれか一方の主線路と上記第１のキャパシタとを接続する金ワイヤであり、上記金ワイヤは、上記半導体素子が用いられた半導体装置の帯域中心周波数により定まる長さを有し、
上記第１の抵抗は、上記金ワイヤの長さよりも長い抵抗であり、
上記第２のインダクタは、上記２つの主線路の少なくとも一方の主線路と上記第１の抵抗とを接続し、
上記第２のインダクタが、上記少なくとも一方の主線路と上記第１の抵抗とを接続することにより、上記第１の抵抗の形成位置を、上記基板の上記金ワイヤが跨がれない位置に形成することができ、
上記第１の抵抗の形成位置が上記金ワイヤの長さと上記第１の抵抗の長さとに制約されることがない安定化回路。
上記第１の直列回路に並列接続され、第１の抵抗と第２のインダクタとの第２の直列回路と、
間隔を介して端部が向き合って配置された２つの主線路と
を備え、
上記２つの主線路のいずれか一方の主線路が、半導体素子の入力端子と出力端子との少なくとも一方の端子に直列に接続される安定化回路であり、
上記２つの主線路と上記第１のキャパシタと第１の抵抗と上記第２のインダクタとは１枚の基板に形成されており、
上記第１のインダクタは、上記２つの主線路のいずれか一方の主線路と上記第１のキャパシタとを接続する金ワイヤであり、上記金ワイヤは、上記半導体素子が用いられた半導体装置の帯域中心周波数により定まる長さを有し、
上記第１の抵抗は、上記金ワイヤの長さよりも長い抵抗であり、
上記第２のインダクタは、上記２つの主線路の少なくとも一方の主線路と上記第１の抵抗とを接続し、
上記第２のインダクタが、上記少なくとも一方の主線路と上記第１の抵抗とを接続することにより、上記第１の抵抗の形成位置を、上記基板の上記金ワイヤが跨がれない位置に形成することができ、
上記第１の抵抗の形成位置が上記金ワイヤの長さと上記第１の抵抗の長さとに制約されることがない安定化回路。
【請求項5】
第１のインダクタと第１のキャパシタとの第１の直列回路と、
上記第１の直列回路に並列接続され、第１の抵抗と第２のインダクタとの第２の直列回路とを備え、
半導体素子の入力端子と出力端子との少なくとも一方の端子に直列に接続される安定化回路であり、
上記半導体素子が用いられた半導体装置の帯域の低域端の周波数を帯域低域端ｆｌとし、上記帯域の高域端の周波数を帯域高域端ｆｈとすると、
上記第２のインダクタは、上記帯域低域端ｆｌと上記帯域高域端ｆｈにおいて、上記第２の直列回路のインピーダンスを、上記第２の直列回路が上記第１の抵抗のみである場合のインピーダンスより高くして、上記帯域低域端ｆｌと上記帯域高域端ｆｈにおいて、減衰量を低くしており、
上記第２のインダクタの値Ｌ０は、上記半導体素子が用いられた半導体装置の帯域外の低周波帯の周波数ｆｒにおける減衰量が上記低周波帯の他の周波数における減衰量よりも大きくなるように設定されている安定化回路。
上記第１の直列回路に並列接続され、第１の抵抗と第２のインダクタとの第２の直列回路とを備え、
半導体素子の入力端子と出力端子との少なくとも一方の端子に直列に接続される安定化回路であり、
上記半導体素子が用いられた半導体装置の帯域の低域端の周波数を帯域低域端ｆｌとし、上記帯域の高域端の周波数を帯域高域端ｆｈとすると、
上記第２のインダクタは、上記帯域低域端ｆｌと上記帯域高域端ｆｈにおいて、上記第２の直列回路のインピーダンスを、上記第２の直列回路が上記第１の抵抗のみである場合のインピーダンスより高くして、上記帯域低域端ｆｌと上記帯域高域端ｆｈにおいて、減衰量を低くしており、
上記第２のインダクタの値Ｌ０は、上記半導体素子が用いられた半導体装置の帯域外の低周波帯の周波数ｆｒにおける減衰量が上記低周波帯の他の周波数における減衰量よりも大きくなるように設定されている安定化回路。
【請求項6】
第１のインダクタと第１のキャパシタとの第１の直列回路と、
上記第１の直列回路に並列接続され、第１の抵抗と第２のインダクタとの第２の直列回路とを備え、
半導体素子の入力端子と出力端子との少なくとも一方の端子に直列に接続される安定化回路であり、
上記半導体素子が用いられた半導体装置の帯域外の低周波帯の周波数ｆｒにおける上記第１の直列回路の等価的なキャパシタをキャパシタＣ０とすると、
上記第２のインダクタは、上記第２の直列回路が上記キャパシタＣ０と並列共振する値Ｌ０を有することにより、上記周波数ｆｒでの不要波を減衰させ、
上記第２のインダクタの値Ｌ０は、上記低周波帯の上記周波数ｆｒにおける減衰量が上記低周波帯の他の周波数における減衰量よりも大きくなるように設定されている安定化回路。
上記第１の直列回路に並列接続され、第１の抵抗と第２のインダクタとの第２の直列回路とを備え、
半導体素子の入力端子と出力端子との少なくとも一方の端子に直列に接続される安定化回路であり、
上記半導体素子が用いられた半導体装置の帯域外の低周波帯の周波数ｆｒにおける上記第１の直列回路の等価的なキャパシタをキャパシタＣ０とすると、
上記第２のインダクタは、上記第２の直列回路が上記キャパシタＣ０と並列共振する値Ｌ０を有することにより、上記周波数ｆｒでの不要波を減衰させ、
上記第２のインダクタの値Ｌ０は、上記低周波帯の上記周波数ｆｒにおける減衰量が上記低周波帯の他の周波数における減衰量よりも大きくなるように設定されている安定化回路。
【請求項7】
上記半導体装置の帯域中心周波数の値と、上記低周波帯の上記周波数の値と、第１のインダクタの値とに基づいて、上記第２のインダクタの値Ｌ０が設定されている請求項３、５又は６に記載の安定化回路。
【請求項8】
上記半導体装置の帯域中心周波数の値＝ｆ０
上記低周波帯の上記周波数の値＝ｆｒ
上記第１のインダクタの値＝Ｌ１
ωｏ＝２πｆ０
ωｒ＝２πｆｒ
とした場合、
上記第２のインダクタの値Ｌ０が、
Ｌ０＝Ｌ１（ωｏ２／ωｒ２－１）
で求められる値Ｌ０に設定されている請求項３、５、６又は７に記載の安定化回路。
上記低周波帯の上記周波数の値＝ｆｒ
上記第１のインダクタの値＝Ｌ１
ωｏ＝２πｆ０
ωｒ＝２πｆｒ
とした場合、
上記第２のインダクタの値Ｌ０が、
Ｌ０＝Ｌ１（ωｏ２／ωｒ２－１）
で求められる値Ｌ０に設定されている請求項３、５、６又は７に記載の安定化回路。
【発明の詳細な説明】
【技術分野】
【0001】
この開示は、ＦＥＴ（Ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）等の半導体素子を用いた半導体装置の安定化回路に関するものである。
【背景技術】
【0002】
レーダ機器、通信機器、観測機器では増幅器、発振器等の半導体装置が広く用いられている。一般にＦＥＴ、ＨＥＭＴ等の半導体素子自身の特性として低周波になるほど動作が不安定となる。このため半導体装置では特に低周波で安定動作させるための安定化回路が用いられる。
このような安定化回路として、キャパシタとインダクタとの直列共振回路と、この直列共振回路に並列接続された抵抗とから構成され、半導体素子の入力端子に直列に接続されたものがある（例えば特許文献１参照）。
このような安定化回路として、キャパシタとインダクタとの直列共振回路と、この直列共振回路に並列接続された抵抗とから構成され、半導体素子の入力端子に直列に接続されたものがある（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２００５－２１７７５３号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかし、安定化回路をマイクロ波集積回路で実現するような場合、従来の安定化回路では、抵抗の配置位置に制約を受け、設計の自由が制約されてしまう課題があった。
【課題を解決するための手段】
【0005】
この開示の安定化回路は、
第１のインダクタと第１のキャパシタとの第１の直列回路と、
上記第１の直列回路に並列接続され、第１の抵抗とＬ字形状に形成された第２のインダクタとの第２の直列回路と、
間隔を介して端部が向き合って配置された２つの主線路と
を備え、
上記２つの主線路と上記Ｌ字形状に形成された第２のインダクタとは１枚の基板に形成された線路であり、
上記２つの主線路のいずれか一方の主線路の側面に上記第１の抵抗の一端を接続することにより上記第１の抵抗を上記間隔の外に配置し、かつ、上記第１の抵抗が接続されていない他方の主線路と上記第１の抵抗の他端とを上記Ｌ字形状に形成された第２のインダクタで接続している。
第１のインダクタと第１のキャパシタとの第１の直列回路と、
上記第１の直列回路に並列接続され、第１の抵抗とＬ字形状に形成された第２のインダクタとの第２の直列回路と、
間隔を介して端部が向き合って配置された２つの主線路と
を備え、
上記２つの主線路と上記Ｌ字形状に形成された第２のインダクタとは１枚の基板に形成された線路であり、
上記２つの主線路のいずれか一方の主線路の側面に上記第１の抵抗の一端を接続することにより上記第１の抵抗を上記間隔の外に配置し、かつ、上記第１の抵抗が接続されていない他方の主線路と上記第１の抵抗の他端とを上記Ｌ字形状に形成された第２のインダクタで接続している。
【発明の効果】
【0006】
この開示の安定化回路によれば、第１の抵抗に第２のインダクタを直列に装荷する事で、かならずしも主線路間に第１の抵抗を装荷する必要がなく、第１の抵抗を主線路から離れた場所に形成する事も可能となり第１の抵抗の形成位置が大きく緩和される。このため、実現する上で耐電力と半導体装置の中心周波数とからの制約が著しく緩和され、設計の自由度が増える効果がある。
【図面の簡単な説明】
【0007】
【図1】この開示の実施の形態１による安定化回路を用いた半導体装置の構成を示す図である。
【図2】この開示の実施の形態１による安定化回路を、マイクロ波集積回路を用いて実現した場合の一例である。
【図3】比較例の安定化回路の等価回路および比較例の安定化回路をマイクロ波集積回路を用いて実現した場合の構成の一例である。
【図4】この開示の実施の形態１による安定化回路の他の実施例を示す構成を示す図である。
【図5】この開示の実施の形態２による安定化回路の簡易的な等価回路である。
【図6】この開示の実施の形態２による安定化回路の通過特性の一例である。
【図7】この開示の実施の形態２による安定化回路を適用した増幅器の利得および安定係数特性例である。
【図8】この開示の実施の形態３による安定化回路を用いた半導体装置の構成を示す図である。
【図9】この開示の実施の形態３による安定化回路の簡易的な等価回路を示す図である。
【図10】この開示に係る実施の形態３による安定化回路の通過特性を示す図である。
【図11】この開示の形態３による安定化回路の他の実施例の構成を示す図である。
【図12】この開示の形態３による安定化回路のさらに他の実施例の構成を示す図である。
【図13】この開示の実施の形態１～実施の形態３による安定化回路を用いた半導体装置の他の実施例の構成を示す図である。
【発明を実施するための形態】
【0008】
実施の形態１．
以下、図を用いてこの開示に係る実施の形態１について説明する。
図１は実施の形態１の安定化回路を用いた半導体装置の構成を示す図である。ここでは半導体装置として増幅器の場合について示している。
この増幅器は入力端子１と出力端子２との間に入力整合回路４、ＦＥＴ（Ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）等の半導体素子３、実施の形態１による安定化回路１２および出力整合回路５を順次配置した構成のものである。
また、安定化回路１２は第１のインダクタ６と第１のキャパシタ７との第１の直列回路８に、第２のインダクタ９と第１の抵抗１０との第２の直列回路１１を並列接続した構成となっており、半導体素子の出力端子３ｂと出力整合回路５との間に装荷したものである。
図１に示す安定化回路１２は第１のインダクタ６と第１のキャパシタ７と第２のインダクタ９と第１の抵抗１０との４素子のみで構成されている。
以下、図を用いてこの開示に係る実施の形態１について説明する。
図１は実施の形態１の安定化回路を用いた半導体装置の構成を示す図である。ここでは半導体装置として増幅器の場合について示している。
この増幅器は入力端子１と出力端子２との間に入力整合回路４、ＦＥＴ（Ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）等の半導体素子３、実施の形態１による安定化回路１２および出力整合回路５を順次配置した構成のものである。
また、安定化回路１２は第１のインダクタ６と第１のキャパシタ７との第１の直列回路８に、第２のインダクタ９と第１の抵抗１０との第２の直列回路１１を並列接続した構成となっており、半導体素子の出力端子３ｂと出力整合回路５との間に装荷したものである。
図１に示す安定化回路１２は第１のインダクタ６と第１のキャパシタ７と第２のインダクタ９と第１の抵抗１０との４素子のみで構成されている。
【0009】
半導体素子３の入力端子３ａはゲート端子であり入力整合回路４と接続されている。
半導体素子３の出力端子３ｂはドレイン端子であり安定化回路１２と接続されている。
半導体素子３のソース端子は接地されている。
入力整合回路４は入力端子１に接続される電源インピーダンスと半導体素子３の入力インピーダンスとを整合させるために設けられている。出力整合回路５は出力端子２に接続される負荷インピーダンスと半導体素子３の出力インピーダンスとを整合させるために設けられている。また、安定化回路１２は増幅器の所要帯域における特性への影響を極力小さく抑え、かつ、不安定動作の原因となる半導体素子３からの低周波帯の不要波を吸収し、増幅器の安定化を図るものである。
このような構成にする事により入力端子１からのマイクロ波帯の信号を半導体素子３で所望のレベルまで増幅し、その後、出力端子２を介して負荷へ供給するような増幅器が得られる。
半導体素子３の出力端子３ｂはドレイン端子であり安定化回路１２と接続されている。
半導体素子３のソース端子は接地されている。
入力整合回路４は入力端子１に接続される電源インピーダンスと半導体素子３の入力インピーダンスとを整合させるために設けられている。出力整合回路５は出力端子２に接続される負荷インピーダンスと半導体素子３の出力インピーダンスとを整合させるために設けられている。また、安定化回路１２は増幅器の所要帯域における特性への影響を極力小さく抑え、かつ、不安定動作の原因となる半導体素子３からの低周波帯の不要波を吸収し、増幅器の安定化を図るものである。
このような構成にする事により入力端子１からのマイクロ波帯の信号を半導体素子３で所望のレベルまで増幅し、その後、出力端子２を介して負荷へ供給するような増幅器が得られる。
【0010】
図２はマイクロ波集積回路を用いてこの開示の安定化回路１２を実現した場合一例である。
図２の（ａ）はセラミック基板上に薄膜で形成され、間隔Ｇを置いて付き合うように２つの主線路Ｓ１、Ｓ２を直線状に配置し、一方の主線路Ｓ１の側面に薄膜で形成した第１の抵抗１０の一端を接続し、他端をマイクロストリップ線路でＬ字形状に形成された第２のインダクタ９を介してもう一方の主線路Ｓ２の端部側面に接続するとともに、もう一方の主線路Ｓ２の端部にチップ状の第１のキャパシタ７を装着し、かつ、第１のキャパシタ７と一方の主線路Ｓ１の端部とを金ワイヤからなる第１のインダクタ６で接続したものである。
このように第１の抵抗１０に第２のインダクタ９を接続することにより、第１の抵抗１０を形成する位置に余裕ができる。このため半導体装置の帯域中心周波数と第１の抵抗１０の面積から制約されることなく、安定化回路１２を実現するための設計の自由度が増加する利点がある。
図２の（ａ）はセラミック基板上に薄膜で形成され、間隔Ｇを置いて付き合うように２つの主線路Ｓ１、Ｓ２を直線状に配置し、一方の主線路Ｓ１の側面に薄膜で形成した第１の抵抗１０の一端を接続し、他端をマイクロストリップ線路でＬ字形状に形成された第２のインダクタ９を介してもう一方の主線路Ｓ２の端部側面に接続するとともに、もう一方の主線路Ｓ２の端部にチップ状の第１のキャパシタ７を装着し、かつ、第１のキャパシタ７と一方の主線路Ｓ１の端部とを金ワイヤからなる第１のインダクタ６で接続したものである。
このように第１の抵抗１０に第２のインダクタ９を接続することにより、第１の抵抗１０を形成する位置に余裕ができる。このため半導体装置の帯域中心周波数と第１の抵抗１０の面積から制約されることなく、安定化回路１２を実現するための設計の自由度が増加する利点がある。
【0011】
図２の（ｂ）はセラミック基板上に薄膜で形成され、間隔Ｇを置いて付き合うように２つの主線路Ｓ１、Ｓ２を直線状に配置し、２つの主線路Ｓ１、Ｓ２の間隔Ｇの側面に２つの主線路Ｓ１、Ｓ２の間隔Ｇと同じ長さの第１の抵抗１０を形成し、２つの主線路Ｓ１、Ｓ２の端部側面から、主線路の方向に対して垂直方向であって第１の抵抗１０が形成された方向にそれぞれ第２のインダクタ９ａ、９ｂを直線状に形成し、これらのインダクタ９ａ、９ｂ間に第１の抵抗１０を装荷したものである。第２のインダクタ９を９ａと９ｂに分割することにより、第１のインダクタ６と第１のキャパシタ７との共振周波数を維持しつつ、抵抗の面積に左右されることなく第１の抵抗１０の形成位置にさらに余裕ができ、さらに設計の自由度が増える利点がある。
【0012】
図２の（ｃ）は図２の（ｂ）と基本的な構成は同じであるが、対向して配置した２つの主線路Ｓ１、Ｓ２の間隔Ｇを狭くした場合である。図２の（ｃ）は、２つの主線路Ｓ１、Ｓ２の間隔Ｇの側面に２つの主線路Ｓ１、Ｓ２の間隔Ｇより長い第１の抵抗１０を形成し、一方の主線路Ｓ１の端部側面から、主線路の方向に対して垂直方向であって第１の抵抗１０が形成された方向に第２のインダクタ９ａを直線状に形成し、もう一方の主線路Ｓ２の端部側面から、主線路の方向に対して垂直方向であって第１の抵抗１０が形成された方向に鍵型、クランク型又はＺ字型の第２のインダクタ９ｂを形成し、これらのインダクタ９ａ、９ｂ間に第１の抵抗１０を装荷したものである。このような構成にする事で第１のインダクタ６を形成する金ワイヤ長を短くできる。
これにより、第１の抵抗１０の面積を維持しつつ第１のインダクタ６と第１のキャパシタ７との共振周波数を上げる事ができる。即ち、耐電力を維持しつつ、より高い周波数帯の増幅器に対応できるため、さらなる設計の自由度が増える利点がある。
図２に示すように、安定化回路１２は、間隔Ｇ（ギャップ又は隙間）介して端部が向き合って配置された２つの主線路Ｓ１、Ｓ２を有し、第１の抵抗１０を間隔Ｇ以外の位置に配置し、２つの主線路Ｓ１、Ｓ２の少なくとも一方又は両方と第１の抵抗１０とを第２のインダクタ９で接続しているものである。
なお、実際に安定化回路１２を実現するには半導体素子の出力端子３ｂと安定化回路１２との間、安定化回路１２と出力整合回路５との間には図２に示すようにマイクロ波信号が伝搬する主線路が必要となるが、図１ではこれらの主線路は省略している。
これにより、第１の抵抗１０の面積を維持しつつ第１のインダクタ６と第１のキャパシタ７との共振周波数を上げる事ができる。即ち、耐電力を維持しつつ、より高い周波数帯の増幅器に対応できるため、さらなる設計の自由度が増える利点がある。
図２に示すように、安定化回路１２は、間隔Ｇ（ギャップ又は隙間）介して端部が向き合って配置された２つの主線路Ｓ１、Ｓ２を有し、第１の抵抗１０を間隔Ｇ以外の位置に配置し、２つの主線路Ｓ１、Ｓ２の少なくとも一方又は両方と第１の抵抗１０とを第２のインダクタ９で接続しているものである。
なお、実際に安定化回路１２を実現するには半導体素子の出力端子３ｂと安定化回路１２との間、安定化回路１２と出力整合回路５との間には図２に示すようにマイクロ波信号が伝搬する主線路が必要となるが、図１ではこれらの主線路は省略している。
【0013】
図３は参考までに比較例の安定化回路の等価回路および比較例の安定化回路をマイクロ波集積回路を用いて実現した場合の構成の一例である。比較例の安定化回路は図３の（ａ）に示すようにインダクタとキャパシタとの直列共振回路に抵抗を並列接続したものである。このような安定化回路を実現するには図３の（ｂ）に示すように２つ主線路Ｓ１、Ｓ２の端部間に薄膜で形成した抵抗を装荷し、一方の主線路Ｓ１の端部上にチップ状のキャパシタを装着するとともに、抵抗を跨ぐようにキャパシタともう一方の主線路Ｓ２の端部間を金ワイヤからなるインダクタで接続する構成のものである。
【0014】
一般に抵抗の耐電力は抵抗の面積に依存し、高耐電力を得るには広い面積ものが必要となる。一方、直列共振回路の共振周波数はキャパシタとインダクタとで決まり、キャパシタを固定するには増幅器の帯域中心周波数が高い場合は金ワイヤ長を短くし、帯域中心周波数が低い場合は金ワイヤ長を長くすることが必要である。
耐電力向上のため広い面積の抵抗を採用し、かつ、増幅器の中心周波数が高い場合、抵抗を跨ぐ金ワイヤ長さが抵抗の長さより短くなってしまい実現できない場合が生じる。また、抵抗を跨ぐ所望の長さの金ワイヤを採用するには直列共振周波数に対応したキャパシタを選択する必要がある。
このように比較例の安定化回路では耐電力と直列共振回路の共振周波数とから実現できる回路定数が決まり、設計の自由が制約されてしまう。
耐電力向上のため広い面積の抵抗を採用し、かつ、増幅器の中心周波数が高い場合、抵抗を跨ぐ金ワイヤ長さが抵抗の長さより短くなってしまい実現できない場合が生じる。また、抵抗を跨ぐ所望の長さの金ワイヤを採用するには直列共振周波数に対応したキャパシタを選択する必要がある。
このように比較例の安定化回路では耐電力と直列共振回路の共振周波数とから実現できる回路定数が決まり、設計の自由が制約されてしまう。
【0015】
図４は実施の形態１による安定化回路の他の実施例を示す構成図である。図１の安定化回路１２は第１のインダクタ６と第１のキャパシタ７との第１の直列回路８と、第１の抵抗１０と第２のインダクタ９との第２の直列回路１１とを並列接続して構成のものである。
これに対し、図４の（ａ）は１個の第１の直列回路８に、２つの第２の直列回路１１を並列接続した場合である。このような構成にすることで、１つの第１の抵抗１０の面積を必要以上に広げること無く安定化回路の耐電力向上が図れる。
図４の（ｂ）は第１のインダクタ６を２個のインダクタ６ａ、６ｂに分割し、これらのインダクタ６ａ、６ｂをそれぞれ第１のキャパシタ７の両側に接続したものである。これにより第１のキャパシタ７の配置にも余裕ができ、設計の自由度がさらに増す。
これに対し、図４の（ａ）は１個の第１の直列回路８に、２つの第２の直列回路１１を並列接続した場合である。このような構成にすることで、１つの第１の抵抗１０の面積を必要以上に広げること無く安定化回路の耐電力向上が図れる。
図４の（ｂ）は第１のインダクタ６を２個のインダクタ６ａ、６ｂに分割し、これらのインダクタ６ａ、６ｂをそれぞれ第１のキャパシタ７の両側に接続したものである。これにより第１のキャパシタ７の配置にも余裕ができ、設計の自由度がさらに増す。
【0016】
＊＊＊実施の形態１の効果＊＊＊
実施の形態１の安定化回路１２は、増幅器、発振器等の半導体装置の安定化を図るための安定化回路であり、半導体装置に用いる半導体素子３の入力端子３ａあるいは出力端子３ｂの少なくとも一方の端子又は両方の端子に直列に接続され、第１のインダクタ６と第１のキャパシタ７との第１の直列回路８と、第１の直列回路８に並列接続され、第１の抵抗１０と第２のインダクタ９との第２の直列回路１１とからなることを特徴とする。
この開示の安定化回路１２では第１のインダクタ６と第１のキャパシタ７との第１の直列回路８に、第１の抵抗１０と第２のインダクタ９との第２の直列回路１１を並列接続する構成とし、第１の抵抗１０に第２のインダクタ９を装荷する事で第１の抵抗１０の形成位置に余裕ができる。
このため、耐電力を決める抵抗の面積と、増幅器の帯域を決める第１の直列回路８とはそれぞれ独立に設計する事が可能となり、著しく設計の自由度が増す利点がある。
実施の形態１の安定化回路１２は、増幅器、発振器等の半導体装置の安定化を図るための安定化回路であり、半導体装置に用いる半導体素子３の入力端子３ａあるいは出力端子３ｂの少なくとも一方の端子又は両方の端子に直列に接続され、第１のインダクタ６と第１のキャパシタ７との第１の直列回路８と、第１の直列回路８に並列接続され、第１の抵抗１０と第２のインダクタ９との第２の直列回路１１とからなることを特徴とする。
この開示の安定化回路１２では第１のインダクタ６と第１のキャパシタ７との第１の直列回路８に、第１の抵抗１０と第２のインダクタ９との第２の直列回路１１を並列接続する構成とし、第１の抵抗１０に第２のインダクタ９を装荷する事で第１の抵抗１０の形成位置に余裕ができる。
このため、耐電力を決める抵抗の面積と、増幅器の帯域を決める第１の直列回路８とはそれぞれ独立に設計する事が可能となり、著しく設計の自由度が増す利点がある。
【0017】
実施の形態２．
以下、主に実施の形態１と異なる点について説明する。
図５はこの開示の実施の形態２による安定化回路の簡易的な等価回路である。この実施の形態２の安定化回路の構成は図１のものと同じであるが、半導体装置の帯域への影響を極力減らすとともに低周波帯の特定の周波数で大きな減衰量を得るための回路定数を限定したものである。
この等価回路では第１のインダクタ６、第１のキャパシタ７、第２のインダクタ９および第１の抵抗１０の値をそれぞれＬ１、Ｃ１、Ｌ０、Ｒとし、Ｌ１とＣ１との直列共振周波数を半導体装置の帯域中心周波数ｆ０に設定する。また、この図５には比較例の安定化回路の簡易等価回路も合わせて示してある。
この開示の安定化回路１２では帯域中心周波数ｆ０ではスルー、帯域低域端ｆｌでは第１の直列回路８の等価的なキャパシタＣ’と第２の直列回路１１との並列回路、帯域高域端ｆｈでは第１の直列回路８の等価的なインダクタＬ’と第２の直列回路１１との並列回路とで表される。また、帯域外の低周波帯では第１の直列回路８の等価的なキャパシタＣ０と第２の直列回路１１との並列回路で表され、ＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）近傍では第１の抵抗１０であるＲのみと表される。
これに対して比較例の安定化回路では帯域中心周波数ｆ０ではスルー、ｆｌではＣ’と抵抗Ｒとの並列回路、ｆｈではＬ’とＲとの並列回路とで表される。また、帯域外の低周波帯ではＣ０とＲとの並列回路で表され、ＤＣ近傍ではＲのみとなる。
以下、主に実施の形態１と異なる点について説明する。
図５はこの開示の実施の形態２による安定化回路の簡易的な等価回路である。この実施の形態２の安定化回路の構成は図１のものと同じであるが、半導体装置の帯域への影響を極力減らすとともに低周波帯の特定の周波数で大きな減衰量を得るための回路定数を限定したものである。
この等価回路では第１のインダクタ６、第１のキャパシタ７、第２のインダクタ９および第１の抵抗１０の値をそれぞれＬ１、Ｃ１、Ｌ０、Ｒとし、Ｌ１とＣ１との直列共振周波数を半導体装置の帯域中心周波数ｆ０に設定する。また、この図５には比較例の安定化回路の簡易等価回路も合わせて示してある。
この開示の安定化回路１２では帯域中心周波数ｆ０ではスルー、帯域低域端ｆｌでは第１の直列回路８の等価的なキャパシタＣ’と第２の直列回路１１との並列回路、帯域高域端ｆｈでは第１の直列回路８の等価的なインダクタＬ’と第２の直列回路１１との並列回路とで表される。また、帯域外の低周波帯では第１の直列回路８の等価的なキャパシタＣ０と第２の直列回路１１との並列回路で表され、ＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）近傍では第１の抵抗１０であるＲのみと表される。
これに対して比較例の安定化回路では帯域中心周波数ｆ０ではスルー、ｆｌではＣ’と抵抗Ｒとの並列回路、ｆｈではＬ’とＲとの並列回路とで表される。また、帯域外の低周波帯ではＣ０とＲとの並列回路で表され、ＤＣ近傍ではＲのみとなる。
【0018】
即ち、実施の形態２の安定化回路１２と比較例のものとはｆ０およびＤＣ近傍にける簡易的な等価回路は同じになる。しかし、帯域の両端の周波数ｆｌおよびｆｈでは第１の抵抗１０に接続された第２のインダクタ９の効果により、比較例の抵抗のみよりはインピーダンスを高くなる。このため、ｆｌおよびｆｈにおける第１の抵抗１０での減衰量は比較例の安定化回路よりも低くなる。即ち、このような回路定数の安定化回路１２を増幅器に適用することにより、ＤＣ近傍における不要波の減衰量を維持しつつ、増幅器の広帯域化が可能となる。
また、この開示の安定化回路１２の低周波帯における簡易的な等価回路ではＣ０と第２の直列回路１１との並列回路となるため、Ｃ０と並列共振するような第２のインダクタ９を選ぶ事により、低周波帯の特定の周波数ｆｒでより多くの不要波を減衰させる事ができる。このような第２のインダクタ９の定数Ｌ０は以下のように求める事ができる。
また、この開示の安定化回路１２の低周波帯における簡易的な等価回路ではＣ０と第２の直列回路１１との並列回路となるため、Ｃ０と並列共振するような第２のインダクタ９を選ぶ事により、低周波帯の特定の周波数ｆｒでより多くの不要波を減衰させる事ができる。このような第２のインダクタ９の定数Ｌ０は以下のように求める事ができる。
【0019】
ここでＬ１とＣ１とが半導体装置の中心周波数ωｏで直列共振するようＣ１＝１／（ωｏ２Ｌ１）に設定した場合、安定化回路１２のインピーダンスＺは式１で表される。ここでωｏ＝２πｆ０である。
【0020】
式１
Ｚ＝｛ｊＬ１（ω２－ωｏ２）（Ｒ＋ｊωＬ０）｝／｛（ｊＬ１（ω２－ωｏ２）＋ω（Ｒ＋ｊωＬ０）｝
Ｚ＝｛ｊＬ１（ω２－ωｏ２）（Ｒ＋ｊωＬ０）｝／｛（ｊＬ１（ω２－ωｏ２）＋ω（Ｒ＋ｊωＬ０）｝
【0021】
また、Ｒ＜ωＬ０とすれば式１から近似的に式２が求まる。
【0022】
式２
Ｚ＝｛－ωＬ１Ｌ０（ω２－ωｏ２）｝／｛（ｊＬ１（ω２－ωｏ２）＋ｊω２Ｌ０）｝
Ｚ＝｛－ωＬ１Ｌ０（ω２－ωｏ２）｝／｛（ｊＬ１（ω２－ωｏ２）＋ｊω２Ｌ０）｝
【0023】
この式より、低周波帯のある周波数ωｒで安定化回路が並列共振するためのＬ０とＬ１の関係は式３で求めることができる。ここでωｒ＝２πｆｒである。
【0024】
式３
Ｌ０＝Ｌ１（ωｏ２／ωｒ２－１）
Ｌ０＝Ｌ１（ωｏ２／ωｒ２－１）
【0025】
このように半導体装置の帯域中心周波数ω０、減衰量が最大となる低周波帯の特定の周波数ωｒ、第１のインダクタ６を与えると式３より第２のインダクタ９のＬ０が求める。
例えばｆ０＝１．６ＧＨｚ、ｆｒ＝０．８ＧＨｚ、Ｌ１＝８ｎＨとすれば式３よりＬ０＝２４ｎＨが求まる。また、Ｃ１についてはｆ０でＬ１と直列共振する条件よりＣ１＝１．２５ｐＦが求まる。
Ｌ０＝Ｌ１（ωｏ２／ωｒ２－１）
＝Ｌ１（（２πｆ０）２／（２πｆｒ）２－１）
＝Ｌ１（（２π・１．６）２／（２π・０．８）２－１）
＝８（（２π・１．６）２／（２π・０．８）２－１）
≒８（１００／２５－１）
＝８（１００／２５－１）
＝２４ｎＨ
Ｃ１＝１／（ωｏ２Ｌ１）
＝１／（（２πｆ０）２Ｌ１）
＝１／（（２π・１．６）２・８）
≒１／（１００・８）
＝０．００１２５ｎＦ
＝１．２５ｐＦ
例えばｆ０＝１．６ＧＨｚ、ｆｒ＝０．８ＧＨｚ、Ｌ１＝８ｎＨとすれば式３よりＬ０＝２４ｎＨが求まる。また、Ｃ１についてはｆ０でＬ１と直列共振する条件よりＣ１＝１．２５ｐＦが求まる。
Ｌ０＝Ｌ１（ωｏ２／ωｒ２－１）
＝Ｌ１（（２πｆ０）２／（２πｆｒ）２－１）
＝Ｌ１（（２π・１．６）２／（２π・０．８）２－１）
＝８（（２π・１．６）２／（２π・０．８）２－１）
≒８（１００／２５－１）
＝８（１００／２５－１）
＝２４ｎＨ
Ｃ１＝１／（ωｏ２Ｌ１）
＝１／（（２πｆ０）２Ｌ１）
＝１／（（２π・１．６）２・８）
≒１／（１００・８）
＝０．００１２５ｎＦ
＝１．２５ｐＦ
【0026】
図６は実施の形態２による安定化回路の通過特性の一例である。図６の（ｃ）において、実線は図６の（ａ）に示すこの開示の安定化回路１２の通過特性であり、点線は図６の（ｂ）に示す比較のため比較例の安定化回路の通過特性である。ここで示した素子値は前述で求めた値を用い、Ｌ０を除く比較例の安定化回路の素子値はこの開示の安定化回路１２のものと同じにしている。
この開示の安定化回路１２は比較例のものに比べ、ｆ０である１．６ＧＨｚでの損失は両者一致するものの低域端１．５ＧＨｚおよび高域端１．７ＧＨｚではこの開示のものの方は低損失である。一方、損失最大となる低周波帯の周波数は０．７９ＧＨｚであり、比較例のものより約９ｄＢ大きい損失１３ｄＢが得られる。また、ＤＣ近傍では両者一致する。
なお、損失最大となる周波数は０．７９ＧＨｚに対して式３で求めた０．８ＧＨｚと若干の相違はあるが、式３では抵抗Ｒの影響が非常に小さいと仮定した場合である。Ｌ０を微調すること、すなわちＬ０≒Ｌ１（ωｏ２／ωｒ２－１）とすることで０．８ＧＨｚに合わせる事が容易である。
この開示の安定化回路１２は比較例のものに比べ、ｆ０である１．６ＧＨｚでの損失は両者一致するものの低域端１．５ＧＨｚおよび高域端１．７ＧＨｚではこの開示のものの方は低損失である。一方、損失最大となる低周波帯の周波数は０．７９ＧＨｚであり、比較例のものより約９ｄＢ大きい損失１３ｄＢが得られる。また、ＤＣ近傍では両者一致する。
なお、損失最大となる周波数は０．７９ＧＨｚに対して式３で求めた０．８ＧＨｚと若干の相違はあるが、式３では抵抗Ｒの影響が非常に小さいと仮定した場合である。Ｌ０を微調すること、すなわちＬ０≒Ｌ１（ωｏ２／ωｒ２－１）とすることで０．８ＧＨｚに合わせる事が容易である。
【0027】
図７は実施の形態２に係わる安定化回路を適用した増幅器の利得および安定係数の特性例である。
図中、実線はこの開示の安定化回路１２を適用した場合、点線は比較のため比較例の安定化回路を適用した場合である。
なお、図７の特性例は、この開示の安定化回路１２および比較例の安定化回路の素子値を図６のものとし、図７の（ａ）に示すように半導体素子３と出力整合回路５との間に安定化回路１２を装荷した場合の特性例である。
図７の（ｂ）に示すように比較例の安定化回路に比べこの開示の安定化回路を用いた方が帯域１．５ＧＨｚ～１．７ＧＨｚにわたって利得が高く、かつ、低周波帯の特定の周波数０．８ＧＨｚで約９ｄＢの低利得化が実現できる。また、図７の（ｃ）に示すように０．８ＧＨｚ近傍の安定係数も改善できる。
図中、実線はこの開示の安定化回路１２を適用した場合、点線は比較のため比較例の安定化回路を適用した場合である。
なお、図７の特性例は、この開示の安定化回路１２および比較例の安定化回路の素子値を図６のものとし、図７の（ａ）に示すように半導体素子３と出力整合回路５との間に安定化回路１２を装荷した場合の特性例である。
図７の（ｂ）に示すように比較例の安定化回路に比べこの開示の安定化回路を用いた方が帯域１．５ＧＨｚ～１．７ＧＨｚにわたって利得が高く、かつ、低周波帯の特定の周波数０．８ＧＨｚで約９ｄＢの低利得化が実現できる。また、図７の（ｃ）に示すように０．８ＧＨｚ近傍の安定係数も改善できる。
【0028】
比較例の安定化回路は周波数が低くなるに従い直列共振回路のインピーダンスが高くなるため、抵抗で吸収される不要波も徐々に増加し、ＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）近傍で最大となる。
しかし、半導体素子が不安定になる周波数帯はＤＣ近傍とは限らず、例えば１／２倍波発振のようにｆ０／２近傍の低周波帯で半導体素子が不安定動作する場合がある。このような場合、ＤＣ近傍の不要波よりもｆ０／２近傍の不要波をより多く抵抗で吸収させる必要がある。
比較例の安定化回路では低周波帯の特定の周波数ｆｒ帯で十分に不要波を吸収できない場合があり、この周波数帯で半導体素子が不安定動作したり、発振したりする場合がある。
しかし、半導体素子が不安定になる周波数帯はＤＣ近傍とは限らず、例えば１／２倍波発振のようにｆ０／２近傍の低周波帯で半導体素子が不安定動作する場合がある。このような場合、ＤＣ近傍の不要波よりもｆ０／２近傍の不要波をより多く抵抗で吸収させる必要がある。
比較例の安定化回路では低周波帯の特定の周波数ｆｒ帯で十分に不要波を吸収できない場合があり、この周波数帯で半導体素子が不安定動作したり、発振したりする場合がある。
【0029】
実施の形態２ではこの開示の安定化回路の第１のインダクタ６と第１のキャパシタ７とからなる第１の直列回路８の直列共振周波数を半導体装置の帯域中心周波数ｆ０に、かつ、第１の直列回路８の低周波帯の特定の周波数ｆｒで第１の直列回路８の等価的なキャパシタと並列共振するような第２のインダクタ９選ぶ事により、比較例の安定化回路に比べ半導体装置の広帯域化が図れる。
例えばｆｒをｆ０／２に選ぶ事により１／２倍波発振の原因となる低周波帯の不要波をより多く減衰させる事ができ増幅器のより高安定化を図る事ができる。
なお、上記、実施例で帯域のｆ０／２の周波数帯の不要波を吸収する場合について説明したが、この開示の安定化回路１２では第２のインダクタ９を任意に選ぶ事により、それ以外の低周波帯の不要発振にも対応できる。
例えばｆｒをｆ０／２に選ぶ事により１／２倍波発振の原因となる低周波帯の不要波をより多く減衰させる事ができ増幅器のより高安定化を図る事ができる。
なお、上記、実施例で帯域のｆ０／２の周波数帯の不要波を吸収する場合について説明したが、この開示の安定化回路１２では第２のインダクタ９を任意に選ぶ事により、それ以外の低周波帯の不要発振にも対応できる。
【0030】
＊＊＊実施の形態２の効果＊＊＊
以上のように、実施の形態２の安定化回路１２によれば、比較例の安定化回路のＤＣ近傍における抵抗での不要波の吸収量を維持しつつ、低周波帯の特定の周波数ｆｒ帯でより多くの不要波を吸収させることができ、例えばｆ０／２発振を著しく抑圧できる。また、帯域内の両端においても安定化回路の損失を低減することができ、半導体装置の広帯域化も可能となる。
以上のように、実施の形態２の安定化回路１２によれば、比較例の安定化回路のＤＣ近傍における抵抗での不要波の吸収量を維持しつつ、低周波帯の特定の周波数ｆｒ帯でより多くの不要波を吸収させることができ、例えばｆ０／２発振を著しく抑圧できる。また、帯域内の両端においても安定化回路の損失を低減することができ、半導体装置の広帯域化も可能となる。
【0031】
実施の形態３．
以下、主に実施の形態１、２と異なる点について説明する。
以上述べた実施の形態では第１の直列回路８と第２の直列回路１１とを並列接続して構成した安定化回路１２を図１のように半導体素子の出力端子３ａと出力整合回路５との間に直列に装荷した場合について述べた。
このように装荷された安定化回路１２は半導体素子３側を見た電源インピーダンスＺｇあるいは出力整合回路５側を見た負荷インピーダンスＺｌに大きく影響を受ける。
一般に出力整合回路５は増幅器の帯域で半導体素子３の出力インピーダンスと出力端子２に接続される負荷インピーダンスとが整合するように設計される。しかし、不安定動作が起こり易い低周波帯での整合については考慮されない場合が多い。
このため第１の抵抗１０で吸収される不要波の減衰量はＺｇ、Ｚｌに大きく依存し、これらのＺｇ、Ｚｌのインピーダンスによっては減衰すべき不要波がほとんど減衰されない場合がある。このような問題を解決する安定化回路の構成について以下に述べる。
以下、主に実施の形態１、２と異なる点について説明する。
以上述べた実施の形態では第１の直列回路８と第２の直列回路１１とを並列接続して構成した安定化回路１２を図１のように半導体素子の出力端子３ａと出力整合回路５との間に直列に装荷した場合について述べた。
このように装荷された安定化回路１２は半導体素子３側を見た電源インピーダンスＺｇあるいは出力整合回路５側を見た負荷インピーダンスＺｌに大きく影響を受ける。
一般に出力整合回路５は増幅器の帯域で半導体素子３の出力インピーダンスと出力端子２に接続される負荷インピーダンスとが整合するように設計される。しかし、不安定動作が起こり易い低周波帯での整合については考慮されない場合が多い。
このため第１の抵抗１０で吸収される不要波の減衰量はＺｇ、Ｚｌに大きく依存し、これらのＺｇ、Ｚｌのインピーダンスによっては減衰すべき不要波がほとんど減衰されない場合がある。このような問題を解決する安定化回路の構成について以下に述べる。
【0032】
図８はこの開示の実施の形態３による安定化回路を用いた半導体装置の構成を示す図である。この図においても半導体装置として増幅器の場合について示している。ここで示す安定化回路１２は実施の形態１、２で示した安定化回路１２の一端と接地との間に第２のキャパシタ１３と第３のインダクタ１４との並列回路２０を装荷したものである。
【0033】
図８の安定化回路１２は、第１の直列回路８と第２の直列回路１１とを並列接続して構成した並列接続回路（実施の形態１、２で示した安定化回路１２）の出力整合回路５側の端子と接地との間に、第２のキャパシタ１３と第３のインダクタ１４との２素子のみからなる並列回路２０を装荷し、かつ、並列回路２０の並列共振周波数を半導体装置の帯域中心周波数ｆ０に設定したものである。
ここで第２のキャパシタ１３と第３のインダクタ１４との素子値をそれぞれＣ２、Ｌ２とし、これらの素子値は半導体装置の帯域中心周波数ｆ０で並列共振するようにＣ２＝１／（ωｏ２Ｌ２）に選ばれる。
また、この並列回路２０から出力整合回路５側を見たインピーダンスをＺｌ ’とする。
ここで第２のキャパシタ１３と第３のインダクタ１４との素子値をそれぞれＣ２、Ｌ２とし、これらの素子値は半導体装置の帯域中心周波数ｆ０で並列共振するようにＣ２＝１／（ωｏ２Ｌ２）に選ばれる。
また、この並列回路２０から出力整合回路５側を見たインピーダンスをＺｌ ’とする。
【0034】
図９はこの開示に係る実施の形態３による安定化回路の簡易的な等価回路を示す図である。なお、図８と同一あるいは相当部分には同一符号を付してある。
この開示の安定化回路１２を構成する第２のキャパシタ１３と第３のインダクタ１４との並列回路２０は帯域近傍で開放、また、ｆｌで等価的なインダクタＬａ、ｆｈで等価的なキャパシタＣａとして表される。一方、低周波帯では等価的なインダクタＬａ’となり、ＤＣ近傍では短絡となる。
一般に低周波帯における等価的なインダクタＬａ’は非常に小さいため、並列回路２０を含むインピーダンスＺｌ ’はＺｌに影響されにくく、ほぼ一定の低インピーダンスとなる。
このため、Ｚｌに影響されることなく第１の抵抗１０で低周波帯の不要波を十分吸収させることができる。
この開示の安定化回路１２を構成する第２のキャパシタ１３と第３のインダクタ１４との並列回路２０は帯域近傍で開放、また、ｆｌで等価的なインダクタＬａ、ｆｈで等価的なキャパシタＣａとして表される。一方、低周波帯では等価的なインダクタＬａ’となり、ＤＣ近傍では短絡となる。
一般に低周波帯における等価的なインダクタＬａ’は非常に小さいため、並列回路２０を含むインピーダンスＺｌ ’はＺｌに影響されにくく、ほぼ一定の低インピーダンスとなる。
このため、Ｚｌに影響されることなく第１の抵抗１０で低周波帯の不要波を十分吸収させることができる。
【0035】
図示していないが、第１の直列回路８と第２の直列回路１１とを並列接続して構成した並列接続回路（実施の形態１、２で示した安定化回路１２）の半導体素子３側の端子と接地との間に、第２のキャパシタ１３と第３のインダクタ１４との並列回路２０を装荷してもよい。
第２のキャパシタ１３と第３のインダクタ１４との並列回路２０は、並列接続回路（実施の形態１、２で示した安定化回路１２）の少なくとも一方の端子又は両方の端子と接地との間に装荷されていればよい。
第２のキャパシタ１３と第３のインダクタ１４との並列回路２０は、並列接続回路（実施の形態１、２で示した安定化回路１２）の少なくとも一方の端子又は両方の端子と接地との間に装荷されていればよい。
【0036】
図１０はこの開示に係る実施の形態３による安定化回路の通過特性を示す図である。ここではＬ２＝４ｎＨ、Ｃ２＝２．５ｐＦとし、また、Ｚｌ、Ｚｇをそれぞれ２５Ω、５０Ωおよび１００Ωに選んだ場合である。このように安定化回路１２の前後のインピーダンスが変化しても帯域内のｆｌ～ｆｈにわたって損失はほぼ０ｄＢ、また、低周波帯のｆｒでの損失は約１７ｄＢとインピーダンスの影響を受けにくい。従って安定化回路１２の前後のインピーダンスが変化した場合であっても、安定化回路１２の損失は帯域および低周波においてほぼ一定となる。
この開示の安定化回路を半導体装置に適用することにより、安定化回路１２の前後のインピーダンスの影響が小さく広帯域で高安定な増幅器を得ることができる。
この開示の安定化回路を半導体装置に適用することにより、安定化回路１２の前後のインピーダンスの影響が小さく広帯域で高安定な増幅器を得ることができる。
【0037】
図１１はこの開示の実施の形態３による安定化回路の他の実施例の構成を示す図である。この安定化回路１２は図８に示した第２のキャパシタ１３と第３のインダクタ１４との並列回路２０に第２の抵抗１５を直列に装荷したものである。
図１１の（ａ）は並列接続された第１の直列回路８と第２の直列回路１１との安定化回路１２の一端と接地間に、並列回路２０と第２の抵抗１５との直列回路を装荷した場合であり、図１１の（ｂ）は並列接続された第１の直列回路８と第２の直列回路１１との安定化回路の両端と接地との間にそれぞれ並列回路２０と第２の抵抗１５との直列回路を装荷した場合である。並列回路２０と第２の抵抗１５との直列回路は、第１の直列回路８と第２の直列回路１１とを並列接続して構成した並列接続回路の少なくとも一方の端子又は両方の端子と接地との間に装荷されていればよい。
図１１の（ａ）は並列接続された第１の直列回路８と第２の直列回路１１との安定化回路１２の一端と接地間に、並列回路２０と第２の抵抗１５との直列回路を装荷した場合であり、図１１の（ｂ）は並列接続された第１の直列回路８と第２の直列回路１１との安定化回路の両端と接地との間にそれぞれ並列回路２０と第２の抵抗１５との直列回路を装荷した場合である。並列回路２０と第２の抵抗１５との直列回路は、第１の直列回路８と第２の直列回路１１とを並列接続して構成した並列接続回路の少なくとも一方の端子又は両方の端子と接地との間に装荷されていればよい。
【0038】
先に図８で示した安定化回路１２では出力整合回路５側の一端がＤＣ近傍では短絡、低周波帯でも非常に低インピーダンスとなる。このため、出力整合回路５から安定化回路１２側を見たインピーダンスもＤＣ近傍および低周波帯では非常に低くなる。このため、出力端子２から出力整合回路５を含む安定化回路１２側を見たインピーダンスもＤＣ近傍および低周波帯で低インピーダンスになる。
このため、例えば多段増幅器のような出力端子２にも後段増幅器が接続されるような場合、後段増幅器の入力インピーダンスが短絡あるいは低インピーダンスとなり、後段増幅器が不安定動作してしまう場合がある。
このため、例えば多段増幅器のような出力端子２にも後段増幅器が接続されるような場合、後段増幅器の入力インピーダンスが短絡あるいは低インピーダンスとなり、後段増幅器が不安定動作してしまう場合がある。
【0039】
図１１のように並列回路２０に第２の抵抗１５を装荷する事で、ＤＣ近傍および低周波帯における並列回路２０と第２の抵抗１５との直列回路はほぼ第２の抵抗１５のみが接続されていると見なせる。このため、出力端子２から出力整合回路５側を見たインピーダンスは低インピーダンスとはならず、出力端子２に接続される後段増幅器の不安定動作を回避できる。
また、図１１の（ｂ）の並列接続された第１の直列回路８と第２の直列回路１１との安定化回路の両端と接地との間にそれぞれ並列回路２０と第２の抵抗１５との直列回路を装荷するような場合は設計変更なしで入力端子１と半導体素子３との間にもそのまま適用できる利点がある。
但し、この図１１の安定化回路１２では帯域近傍における通過特性は第２の抵抗１５の有無に係わらず同等の特性となるため、半導体装置の帯域内特性を維持しつつ、後段増幅器の安定化も図れる。
また、図１１の（ｂ）の並列接続された第１の直列回路８と第２の直列回路１１との安定化回路の両端と接地との間にそれぞれ並列回路２０と第２の抵抗１５との直列回路を装荷するような場合は設計変更なしで入力端子１と半導体素子３との間にもそのまま適用できる利点がある。
但し、この図１１の安定化回路１２では帯域近傍における通過特性は第２の抵抗１５の有無に係わらず同等の特性となるため、半導体装置の帯域内特性を維持しつつ、後段増幅器の安定化も図れる。
【0040】
図１２はこの開示の実施の形態３による安定化回路のさらに他の実施例の構成を示す図である。第２のキャパシタ１３と第３のインダクタ１４との並列回路２０の代わりに、一端短絡の伝送線路１６を用いた場合である。
図１２の（ａ）は第１の直列回路８と第２の直列回路１１との安定化回路１２の一端と接地との間に伝送線路１６のみ、また、図１２の（ｂ）は第２の抵抗１５と伝送線路１６との２素子のみからなる直列回路を装荷した場合である。
ここで伝送線路１６の長さを半導体装置の帯域中心周波数で１／４波長に設定した場合、ＤＣ近傍から増幅器の帯域近傍に至る等価回路は、図１２の（ａ）は図８と、図１２の（ｂ）は図１１の（ａ）とほぼ等しくなる。
図１２の（ａ）は第１の直列回路８と第２の直列回路１１との安定化回路１２の一端と接地との間に伝送線路１６のみ、また、図１２の（ｂ）は第２の抵抗１５と伝送線路１６との２素子のみからなる直列回路を装荷した場合である。
ここで伝送線路１６の長さを半導体装置の帯域中心周波数で１／４波長に設定した場合、ＤＣ近傍から増幅器の帯域近傍に至る等価回路は、図１２の（ａ）は図８と、図１２の（ｂ）は図１１の（ａ）とほぼ等しくなる。
【0041】
このため第２のキャパシタ１３と第３のインダクタ１４との並列回路２０の代わりに伝送線路１６を用いた場合であっても良好な特性を維持しつつ、負荷インピーダンスの影響を受けにくく高安定な増幅器を得る事ができる。この構成の安定化回路ではマイクロ波集積回路技術を用いれば容易に実現できため、特に、周波数の高い増幅器に用いる安定化回路１２の実現する上で有利となる。
【0042】
実施の形態３は、第１の直列回路８と第２の直列回路１１とを並列接続して構成した並列回路の少なくとも一方の端子又は両方の端子と接地との間に、第２のキャパシタ１３と第３のインダクタ１４との並列回路２０あるいはこの第２のキャパシタ１３と第３のインダクタ１４との並列回路２０と第２の抵抗１５との直列回路とを装荷し、かつ、並列回路２０の並列共振周波数を半導体装置の帯域中心周波数ｆ０に設定したものである。
【0043】
＊＊＊実施の形態３の効果＊＊＊
実施の形態３の安定化回路１２によれば、設計の自由度、半導体装置の広帯域化および低周波帯の特定の周波数ｆｒでの安定化を維持しつつ、安定化回路から見た負荷インピーダンスあるいは電源インピーダンスの影響を受けにくい効果がある。
実施の形態３の安定化回路１２によれば、設計の自由度、半導体装置の広帯域化および低周波帯の特定の周波数ｆｒでの安定化を維持しつつ、安定化回路から見た負荷インピーダンスあるいは電源インピーダンスの影響を受けにくい効果がある。
【0044】
以上の実施の形態１から実施の形態３では、安定化回路１２を増幅器の半導体素子３と出力整合回路５との間に適用した場合について述べた。この開示の安定化回路１２はこれに限らない。
図１３は安定化回路１２を適用した増幅器の他の実施例の構成を示す図である。図１３の（ａ）のように入力整合回路４と半導体素子３との間に安定化回路１２を接続してもよいし、図１３の（ｂ）のように入力整合回路４と半導体素子３との間および出力整合回路５と半導体素子３との間にそれぞれ安定化回路１２を接続した場合であっても効果は同じである。
安定化回路１２は半導体素子の入力端子３ａあるいは出力端子３ｂの少なくとも一方の端子又は両方の端子に接続されていればよい。
図１３は安定化回路１２を適用した増幅器の他の実施例の構成を示す図である。図１３の（ａ）のように入力整合回路４と半導体素子３との間に安定化回路１２を接続してもよいし、図１３の（ｂ）のように入力整合回路４と半導体素子３との間および出力整合回路５と半導体素子３との間にそれぞれ安定化回路１２を接続した場合であっても効果は同じである。
安定化回路１２は半導体素子の入力端子３ａあるいは出力端子３ｂの少なくとも一方の端子又は両方の端子に接続されていればよい。
【0045】
なお、以上は安定化回路を適用した半導体装置として増幅器の場合について述べた。この安定化回路は発振器、逓倍器等の半導体装置に適用しても同じである。
【符号の説明】
【0046】
１ 入力端子、２ 出力端子、３ 半導体素子、４ 入力整合回路、５ 出力整合回路、６ 第１のインダクタ、７ 第１のキャパシタ、８ 第１の直列回路、９ 第２のインダクタ、１０ 第１の抵抗、１１ 第２の直列回路、１２ 安定化回路、１３ 第２のキャパシタ、１４ 第３のインダクタ、１５ 第２の抵抗、１６ 伝送線路、２０ 並列回路、Ｓ１ 主線路、Ｓ２ 主線路、Ｇ 間隔。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】