特開 2025-23811 プリント回路基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025023811

(43)【公開日】2025-02-17

(54)【発明の名称】プリント回路基板

(51)【国際特許分類】

   H05K 3/46 20060101AFI20250207BHJP

   H01L 23/12 20060101ALI20250207BHJP

【ＦＩ】

H05K3/46 E

H05K3/46 N

H05K3/46 Q

H01L23/12 F

【審査請求】未請求

【請求項の数】18

【出願形態】ＯＬ

(21)【出願番号】P 2024088109

(22)【出願日】2024-05-30

(31)【優先権主張番号】10-2023-0102186

(32)【優先日】2023-08-04

(33)【優先権主張国・地域又は機関】KR

【公序良俗違反の表示】

（特許庁注：以下のものは登録商標）

１．ＢＬＵＥＴＯＯＴＨ

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(72)【発明者】

【氏名】李 珍旭

(72)【発明者】

【氏名】鄭 明根

(72)【発明者】

【氏名】劉 永▲フン▼

【テーマコード（参考）】

5E316

【Ｆターム（参考）】

5E316AA12

5E316AA15

5E316AA32

5E316AA43

5E316BB02

5E316BB03

5E316BB04

5E316CC32

5E316CC33

5E316CC34

5E316CC37

5E316CC38

5E316CC39

5E316CC40

5E316DD17

5E316DD23

5E316DD24

5E316DD33

5E316EE33

5E316FF13

5E316FF14

5E316FF17

5E316GG15

5E316GG17

5E316GG22

5E316HH24

5E316HH33

5E316JJ12

5E316JJ23

(57)【要約】

【課題】インターコネクトブリッジを内蔵する際に整合度を向上させることができるプリント回路基板を提供する。
【解決手段】本発明は、絶縁材、上記絶縁材上又は内にそれぞれ配置された複数の導電性パターン層、及び上記絶縁材上に配置された導電性ポストを含むインターコネクトブリッジと、上記インターコネクトブリッジを埋め込み、上記導電性ポストの一部を露出させるリセス部を有する第１絶縁層と、上記第１絶縁層上に配置され、上記リセス部上において上記導電性ポストの露出した部分と連結された第１パッドパターンを含む第１配線層と、を含む、プリント回路基板に関する。
【選択図】図６

【特許請求の範囲】

【請求項1】

絶縁材、前記絶縁材上又は前記絶縁材内にそれぞれ配置された複数の導電性パターン層、及び前記絶縁材上に配置された導電性ポストを含むインターコネクトブリッジと、
前記インターコネクトブリッジを埋め込み、前記導電性ポストの一部を露出させるリセス部を有する第１絶縁層と、
前記第１絶縁層上に配置され、前記リセス部上において前記導電性ポストの露出した一部と連結された第１パッドパターンを含む第１配線層と、を含む、プリント回路基板。

【請求項2】

前記第１配線層は、前記リセス部以外の他の領域に配置され、前記導電性ポストと離隔した第２パッドパターンをさらに含み、
前記第１パッドパターン及び第２パッドパターンのそれぞれの上面は互いに段差を有する、請求項１に記載のプリント回路基板。

【請求項3】

前記導電性ポストは、一部が前記第１絶縁層内に埋め込まれ、他の一部が前記第１絶縁層の上面上に突出する、請求項１に記載のプリント回路基板。

【請求項4】

前記第１パッドパターンは、前記リセス部上において前記第１絶縁層の上面上に配置され、前記導電性ポストの突出した他の一部を覆う、請求項３に記載のプリント回路基板。

【請求項5】

前記第１パッドパターンは、
前記第１絶縁層の上面と前記導電性ポストの突出した他の一部の上面及び側面を実質的に一定の厚さで覆う第１金属層と、
前記第１金属層上に配置され、前記第１金属層よりも平均厚さが厚い第２金属層と、を含む、請求項４に記載のプリント回路基板。

【請求項6】

前記導電性ポストは前記第１絶縁層に埋め込まれ、上面が前記第１絶縁層の上面と実質的に共面をなすように前記第１絶縁層の上面から露出した、請求項１に記載のプリント回路基板。

【請求項7】

前記第１パッドパターンは、前記リセス部上において前記第１絶縁層の上面上に配置され、前記導電性ポストの露出した上面を覆う、請求項６に記載のプリント回路基板。

【請求項8】

前記第１パッドパターンは、
前記第１絶縁層の上面と前記導電性ポストの露出した上面とを実質的に一定の厚さで覆う第１金属層と、
前記第１金属層上に配置され、前記第１金属層よりも平均厚さが厚い第２金属層と、を含む、請求項７に記載のプリント回路基板。

【請求項9】

前記導電性ポストは複数個設けられ、
前記インターコネクトブリッジは、前記絶縁材上に配置され、複数の前記導電性ポストのうち少なくとも一つを覆う保護材をさらに含み、
前記保護材は前記絶縁材の上面上の一部領域に配置される、請求項１に記載のプリント回路基板。

【請求項10】

前記インターコネクトブリッジは、前記絶縁材上に配置され、前記保護材と離隔したアライメントマークをさらに含む、請求項９に記載のプリント回路基板。

【請求項11】

前記複数の導電性パターン層のうち最上側に配置された導電性パターン層は、前記絶縁材の上面上に配置され、
前記最上側に配置された導電性パターン層は、前記導電性ポストと連結された導電性パッド、及び前記導電性ポストと離隔した第１グランドパターンを含む、請求項１に記載のプリント回路基板。

【請求項12】

前記複数の導電性パターン層のうち最下側に配置された導電性パターン層は、前記インターコネクトブリッジの下側に付着した接着剤と接触し、
前記最下側に配置された導電性パターン層は第２グランドパターンを含む、請求項１に記載のプリント回路基板。

【請求項13】

前記第１絶縁層内に配置された第２配線層と、
前記第１絶縁層を貫通し、前記第１配線層及び第２配線層を連結する第１ビア層と、
前記第１絶縁層の下側に配置された第２絶縁層と、
前記第２絶縁層内に配置された第３配線層と、
前記第２絶縁層を貫通し、前記第２配線層及び第３配線層を連結する第２ビア層と、
前記第１絶縁層上に配置され、前記第１配線層を覆う第３絶縁層と、
前記第３絶縁層上に配置された第４配線層と、
前記第３絶縁層を貫通し、前記第１配線層及び第４配線層を連結する第３ビア層と、をさらに含み、
前記第３絶縁層の上面は実質的に平坦である、請求項１に記載のプリント回路基板。

【請求項14】

前記リセス部は、断面上において上端部の幅が下端部の幅より大きくなるようにテーパ形状を有する、請求項１に記載のプリント回路基板。

【請求項15】

前記導電性ポストはアスペクト比が１を超える、請求項１に記載のプリント回路基板。

【請求項16】

複数の第１絶縁層、前記複数の第１絶縁層上又は前記複数の第１絶縁層内にそれぞれ配置された複数の第１配線層、及び前記複数の第１絶縁層のうち少なくとも一つをそれぞれ貫通する複数の第１ビア層を含む第１基板部と、
複数の第２絶縁層、前記複数の第２絶縁層上又は前記複数の第２絶縁層内にそれぞれ配置された複数の第２配線層、前記複数の第２絶縁層のうち少なくとも一つをそれぞれ貫通する複数の第２ビア層、及び前記複数の第２絶縁層のうち最上側に配置された第２絶縁層上にそれぞれ配置された複数の導電性ポストを含む第２基板部と、を含み、
前記第２基板部は前記第１基板部内に配置され、
前記複数の第２配線層のうち少なくとも一つは、前記複数の第１配線層のうち少なくとも一つよりも配線の平均ピッチが小さく、
前記複数の第１絶縁層のうち少なくとも一つは、前記複数の導電性ポストのそれぞれの一部を露出させる段差領域を有する、プリント回路基板。

【請求項17】

前記複数の第１絶縁層及び複数の第２絶縁層はそれぞれ有機絶縁材を含む、請求項１６に記載のプリント回路基板。

【請求項18】

前記第１基板部上にそれぞれ配置され、前記第２基板部の複数の第２配線層のうち少なくとも一つを介して互いに連結される第１半導体チップ及び第２半導体チップをさらに含む、請求項１６に記載のプリント回路基板。

【発明の詳細な説明】

【技術分野】

【0001】

本発明はプリント回路基板に関する。

【背景技術】

【0002】

サーバ製品のＣＰＵ、ＧＰＵのコア数が急激に増加するにつれて、効果的にコア数を増加させることができるダイスプリット技術が普遍化している。また、ＨＢＭ（Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）を含むパッケージに対する要求が増大するにつれて、ダイツーダイを微細回路の線幅で連結する技術が求められている。このような技術要求を満たすために、シリコンインターポーザを利用する技術などが開発されたが、価格の問題や複雑な組立工程などにより商品化には限界がある。また、シリコンブリッジを基板に内蔵する技術などが開発されているが、ブリッジの位置偏差、ビアの加工偏差、パッドの露光偏差などにより、ブリッジの内蔵時に高整合を実現する上で限界がある。

【発明の概要】

【発明が解決しようとする課題】

【0003】

本発明の様々な目的の一つは、インターコネクトブリッジを内蔵する際に整合度を向上させることができるプリント回路基板を提供することである。

【0004】

本発明の様々な目的の他の一つは、インターコネクトブリッジの厚さ変化への影響が少ない工程プロセスで製造が可能なプリント回路基板を提供することである。

【課題を解決するための手段】

【0005】

本発明を通じて提案するいくつかの解決手段の一つは、インターコネクトブリッジに導電性ポストを高く立てて、これを絶縁層で覆い、その後に導電性ポストの一部が露出するように絶縁層にスカイビング等を行ってリセス部を形成し、その後にリセス部上に導電性ポストと連結される導電性パッドを形成することである。

【0006】

例えば、一例によるプリント回路基板は、絶縁材、上記絶縁材上又は内にそれぞれ配置された複数の導電性パターン層、及び上記絶縁材上に配置された導電性ポストを含むインターコネクトブリッジと、上記インターコネクトブリッジを埋め込み、上記導電性ポストの一部を露出させるリセス部を有する第１絶縁層と、上記第１絶縁層上に配置され、上記リセス部上において上記導電性ポストの露出した一部と連結された第１パッドパターンを含む第１配線層と、を含むものであってもよい。

【0007】

例えば、一例によるプリント回路基板は、複数の第１絶縁層、上記複数の第１絶縁層上又は内にそれぞれ配置された複数の第１配線層、及び上記複数の第１絶縁層のうち少なくとも一つをそれぞれ貫通する複数の第１ビア層を含む第１基板部と、複数の第２絶縁層、上記複数の第２絶縁層上又は内にそれぞれ配置された複数の第２配線層、上記複数の第２絶縁層のうち少なくとも一つをそれぞれ貫通する複数の第２ビア層、及び上記複数の第２絶縁層のうち最上側に配置された第２絶縁層上にそれぞれ配置された複数の導電性ポストを含む第２基板部と、を含み、上記第２基板部は、上記第１基板部内に配置され、上記複数の第２配線層のうち少なくとも一つは、上記複数の第１配線層のうち少なくとも一つよりも配線の平均ピッチが小さく、上記複数の第１絶縁層のうち少なくとも一つは、上記複数の導電性ポストのそれぞれの一部を露出させる段差領域を有するものであってもよい。

【発明の効果】

【0008】

本発明の様々な効果のうち一効果として、インターコネクトブリッジを内蔵する際に整合度を向上させることができるプリント回路基板を提供することができる。

【0009】

本発明の様々な効果のうち他の一効果として、インターコネクトブリッジの厚さ変化への影響が少ない工程プロセスで製造が可能なプリント回路基板を提供することができる。

【図面の簡単な説明】

【0010】

【図1】電子機器システムの例を概略的に示すブロック図である。

【図2】電子機器の一例を概略的に示す斜視図である。

【図3】ＢＧＡパッケージが電子機器のメインボードに実装された場合を概略的に示す断面図である。

【図4】シリコンインターポーザパッケージがメインボードに実装された場合を概略的に示す断面図である。

【図5】有機インターポーザパッケージがメインボードに実装された場合を概略的に示す断面図である。

【図6】プリント回路基板の一例を概略的に示す断面図である。

【図7】インターコネクトブリッジの一例を概略的に示す断面図である。

【図8a】図６のＡ領域の一例を概略的に示す拡大断面図である。

【図8b】図６のＡ領域の他の一例を概略的に示す拡大断面図である。

【図9a】プリント回路基板の製造の一例を概略的に示す工程図である。

【図9b】プリント回路基板の製造の一例を概略的に示す工程図である。

【図9c】プリント回路基板の製造の一例を概略的に示す工程図である。

【図9d】プリント回路基板の製造の一例を概略的に示す工程図である。

【図9e】プリント回路基板の製造の一例を概略的に示す工程図である。

【図9f】プリント回路基板の製造の一例を概略的に示す工程図である。

【図9g】プリント回路基板の製造の一例を概略的に示す工程図である。

【図9h】プリント回路基板の製造の一例を概略的に示す工程図である。

【図10】プリント回路基板の変形例を概略的に示す断面図である。

【図11】プリント回路基板の他の一例を概略的に示す断面図である。

【図12】インターコネクトブリッジの他の一例を概略的に示す断面図である。

【図13】プリント回路基板のさらに他の一例を概略的に示す断面図である。

【図14】インターコネクトブリッジのさらに他の一例を概略的に示す断面図である。

【図15】プリント回路基板のさらに他の一例を概略的に示す断面図である。

【図16】インターコネクトブリッジのさらに他の一例を概略的に示す断面図である。

【図17】プリント回路基板のさらに他の一例を概略的に示す断面図である。

【図18】インターコネクトブリッジのさらに他の一例を概略的に示す断面図である。

【図19】プリント回路基板のさらに他の一例を概略的に示す断面図である。

【図20】インターコネクトブリッジのさらに他の一例を概略的に示す断面図である。

【図21】プリント回路基板のさらに他の一例を概略的に示す断面図である。

【図22】インターコネクトブリッジのさらに他の一例を概略的に示す断面図である。

【発明を実施するための形態】

【0011】

以下、添付の図面を参照して本発明について説明する。図面における要素の形状及びサイズなどは、より明確な説明のために誇張又は縮小することができる。

【0012】

電子機器
図１は、電子機器システムの例を概略的に示すブロック図である。

【0013】

図面を参照すると、電子機器１０００はメインボード１０１０を収容する。メインボード１０１０には、チップ関連部品１０２０、ネットワーク関連部品１０３０、及びその他の部品１０４０などが物理的及び／又は電気的に連結されている。これらは後述する他の電子部品とも結合して様々な信号ライン１０９０を形成する。

【0014】

チップ関連部品１０２０としては、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリなどのメモリチップ；セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラなどのアプリケーションプロセッサチップ；アナログ－デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ＩＣ）などのロジックチップなどが含まれるが、これらに限定されるものではなく、これら以外にもその他の異なる形態のチップ関連電子部品が含まれてもよいことは言うまでもない。また、これらのチップ関連部品１０２０を互いに組み合わせてもよいことは勿論である。チップ関連部品１０２０は、上述したチップや電子部品を含むパッケージ形態であってもよい。

【0015】

ネットワーク関連部品１０３０としては、Ｗｉ－Ｆｉ（ＩＥＥＥ ８０２．１１ファミリなど）、ＷｉＭＡＸ（ＩＥＥＥ ８０２．１６ファミリなど）、ＩＥＥＥ ８０２．２０、ＬＴＥ（ｌｏｎｇ ｔｅｒｍ ｅｖｏｌｕｔｉｏｎ）、Ｅｖ－ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ、ＧＰＳ、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ、３Ｇ、４Ｇ、５Ｇ、及びそれ以降のものとして指定された任意の他の無線及び有線プロトコルが含まれるが、これらに限定されるものではなく、これら以外にも、その他の異なる多数の無線又は有線標準やプロトコルのうち任意のものが含まれてもよい。また、ネットワーク関連部品１０３０をチップ関連部品１０２０と併せて互いに組み合わせてもよいことは言うまでもない。

【0016】

その他の部品１０４０としては、高周波インダクタ、フェライトインダクタ、パワーインダクタ、フェライトビーズ、ＬＴＣＣ（ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ－Ｆｉｒｉｎｇ Ｃｅｒａｍｉｃｓ）、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）フィルタ、ＭＬＣＣ（Ｍｕｌｔｉ－Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃｏｎｄｅｎｓｅｒ）などが含まれる。但し、これらに限定されるものではなく、これら以外にも、その他の異なる様々な用途のために使用されるチップ部品形態の受動素子などが含まれてもよい。また、その他の部品１０４０をチップ関連部品１０２０及び／又はネットワーク関連部品１０３０と互いに組み合わせてもよいことは言うまでもない。

【0017】

電子機器１０００の種類に応じて、電子機器１０００は、メインボード１０１０に物理的及び／又は電気的に連結されているか又はされていない他の電子部品を含むことができる。他の電子部品の例としては、カメラモジュール１０５０、アンテナモジュール１０６０、ディスプレイ１０７０、バッテリ１０８０などがある。但し、これらに限定されるものではなく、オーディオコーデック、ビデオコーデック、電力増幅器、羅針盤、加速度計、ジャイロスコープ、スピーカ、大容量記憶装置（例えば、ハードディスクドライブ）、ＣＤ（ｃｏｍｐａｃｔ ｄｉｓｋ）、ＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｋ）などであってもよい。これら以外にも、電子機器１０００の種類に応じて様々な用途のために使用されるその他の電子部品などが含まれてもよいことは言うまでもない。

【0018】

電子機器１０００は、スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）、個人用情報端末機（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、デジタルビデオカメラ（ｄｉｇｉｔａｌ ｖｉｄｅｏ ｃａｍｅｒａ）、デジタルスチルカメラ（ｄｉｇｉｔａｌ ｓｔｉｌｌ ｃａｍｅｒａ）、ネットワークシステム（ｎｅｔｗｏｒｋ ｓｙｓｔｅｍ）、コンピュータ（ｃｏｍｐｕｔｅｒ）、モニタ（ｍｏｎｉｔｏｒ）、タブレット（ｔａｂｌｅｔ）、ラップトップ（ｌａｐｔｏｐ）、ネットブック（ｎｅｔｂｏｏｋ）、テレビ（ｔｅｌｅｖｉｓｉｏｎ）、ビデオゲーム（ｖｉｄｅｏ ｇａｍｅ）、スマートウォッチ（ｓｍａｒｔ ｗａｔｃｈ）、オートモーティブ（Ａｕｔｏｍｏｔｉｖｅ）などであってもよい。但し、これらに限定されるものではなく、これら以外にも、データを処理する任意の他の電子機器であってもよいことは言うまでもない。

【0019】

図２は、電子機器の一例を概略的に示す斜視図である。

【0020】

図面を参照すると、電子機器は、例えば、スマートフォン１１００であってもよい。スマートフォン１１００の内部には、マザーボード１１１０が収容されており、このようなマザーボード１１１０には、様々な部品１１２０が物理的及び／又は電気的に連結されている。また、カメラモジュール１１３０及び／又はスピーカ１１４０のようにマザーボード１１１０に物理的及び／又は電気的に連結されているか又はされていない他の部品が内部に収容されている。部品１１２０の一部は、上述したチップ関連部品であってもよく、例えば、部品パッケージ１１２１であってもよいが、これに限定されるものではない。部品パッケージ１１２１は、能動部品及び／又は受動部品を含む電子部品が表面実装配置されたプリント回路基板の形態であってもよい。あるいは、部品パッケージ１１２１は、能動部品及び／又は受動部品が内蔵されたプリント回路基板の形態であってもよい。一方、電子機器は必ずしもスマートフォン１１００に限定されるものではなく、上述したように他の電子機器であってもよいことは言うまでもない。

【0021】

インターポーザを含む半導体パッケージ
一般に、半導体チップには多数の微細電気回路が集積されているが、それ自体では半導体完成品としての役割を果たすことができず、外部からの物理的又は化学的衝撃によって損傷を受ける可能性がある。そのため、半導体チップ自体をそのまま使用せず、半導体チップをパッケージングしてパッケージ状態で電子機器などに使用している。

【0022】

半導体パッケージングが必要な理由は、電気的な連結という観点から見ると、半導体チップと電子機器のメインボードの回路の幅に差があるためである。具体的に、半導体チップの場合、接続パッドのサイズ及び接続パッド間の間隔が非常に微細であるのに対し、電子機器に使用されるメインボードの場合、部品実装パッドのサイズ及び部品実装パッドの間隔が半導体チップのスケールよりはるかに大きい。したがって、半導体チップをこのようなメインボード上に直接取り付けることが困難であり、相互間の回路幅の差を緩和させることができるパッケージング技術が求められる。

【0023】

以下では、図面を参照して、このようなパッケージング技術で製造されるインターポーザを含む半導体パッケージについてより詳細に説明する。

【0024】

図３は、ＢＧＡパッケージが電子機器のメインボードに実装された場合を概略的に示す断面図である。

【0025】

半導体チップのうち、グラフィックス処理ユニット（ＧＰＵ：Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）のような特定用途向け集積回路（ＡＳＩＣ：Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）は、チップ個々の価格が非常に高いため、高い歩留まりでパッケージングを行うことが非常に重要である。このような目的で、半導体チップの実装前に数千～数十万個の接続パッドを再配線できるボールグリッドアレイ（ＢＧＡ：Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）基板２２１０などを先ず用意し、ＧＰＵ２２２０などのような高価な半導体チップを後続的にＢＧＡ基板２２１０上に表面実装する技術（ＳＭＴ：Ｓｕｒｆａｃｅ Ｍｏｕｎｔｉｎｇ Ｔｅｃｈｎｏｌｏｇｙ）等で実装及びパッケージングし、その後、最終的にメインボード２１１０上に実装している。一方、ＢＧＡ基板２２１０は、ＦＣＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ ＢＧＡ）基板を含むことができる。

【0026】

一方、ＧＰＵ２２２０の場合、高帯域幅メモリ（ＨＢＭ：Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）のようなメモリ（Ｍｅｍｏｒｙ）との信号経路を最小化することが必要であり、そのためにＨＢＭ２２４０のような半導体チップをインターポーザ２２３０上に実装した後パッケージングし、これをＧＰＵ２２２０が実装されたパッケージ上にパッケージオンパッケージ（ＰＯＰ：Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）形態で積層して使用する方法が用いられている。但し、この場合、装置の厚さが過度に厚くなるという問題があり、信号経路も最小化するには限界がある。

【0027】

図４は、シリコンインターポーザパッケージがメインボードに実装された場合を概略的に示す断面図である。

【0028】

上述した問題点を解決するための方案として、シリコンインターポーザ２２５０上にＧＰＵ２２２０のような第１半導体チップとＨＢＭ２２４０のような第２半導体チップを並べて（Ｓｉｄｅ－ｂｙ－Ｓｉｄｅ）表面実装した後にパッケージングするインターポーザ技術として、シリコンインターポーザを含む半導体パッケージ２３１０を製造する方法を検討してみることができる。この場合、シリコンインターポーザ２２５０を介して数千～数十万個の接続パッドを有するＧＰＵ２２２０及びＨＢＭ２２４０を再配線できることは勿論であり、これらを最小限の経路で電気的に連結することができる。また、このようなシリコンインターポーザを含む半導体パッケージ２３１０を再びＢＧＡ基板２２１０等に実装して再配線すると、最終的にメインボード２１１０に実装することができる。

【0029】

但し、シリコンインターポーザ２２５０の場合、シリコン貫通ビア（ＴＳＶ：Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）などの形成が非常に厳しいだけでなく、製造コストも相当なものであるため、大面積化及び低コスト化に不利である。

【0030】

図５は、有機インターポーザパッケージがメインボードに実装された場合を概略的に示す断面図である。

【0031】

上述の問題点を解決するための方案として、シリコンインターポーザ２２５０の代わりに有機インターポーザ２２６０を用いる方法を検討してみることができる。例えば、有機インターポーザ２２６０上にＧＰＵ２２２０のような第１半導体チップとＨＢＭ２２４０のような第２半導体チップを並べて表面実装した後にパッケージングするインターポーザ技術として、有機インターポーザを含む半導体パッケージ２３２０を製造する方法を検討してみることができる。この場合、有機インターポーザ２２６０を介して数千～数十万個の接続パッドを有するＧＰＵ２２２０及びＨＢＭ２２４０を再配線できることは勿論であり、これらを最小限の経路で電気的に連結することができる。また、このような有機インターポーザを含む半導体パッケージ２３１０を再びＢＧＡ基板２２１０等に実装して再配線すると、最終的にメインボード２１１０に実装することができる。また、大面積化及び低コスト化に有利である。

【0032】

但し、有機インターポーザ２２６０を用いる場合も、有機インターポーザ２２６０に半導体チップ２２２０、２２４０を実装し、再びこれをＢＧＡ基板２２１０に実装しなければならないため、工程が多少複雑になる可能性があり、パッケージングの歩留まりが低下する恐れがある。

【0033】

ブリッジが内蔵されたプリント回路基板
図６は、プリント回路基板の一例を概略的に示す断面図であり、図７は、インターコネクトブリッジの一例を概略的に示す断面図である。

【0034】

図面を参照すると、一例によるプリント回路基板１００Ａは、絶縁材１５１と、絶縁材１５１内に配置された複数の導電性パターン層１５２と、絶縁材１５１上に配置された導電性ポスト１５４と含むインターコネクトブリッジ１５０Ａ、インターコネクトブリッジ１５０Ａを埋め込み、導電性ポスト１５４の一部を露出させるリセス部Ｒを有する第１絶縁層１１１、及び第１絶縁層１１１上に配置され、リセス部Ｒ上において導電性ポスト１５４の露出した一部と連結された第１パッドパターンＰ１を含む第１配線層１２１を含むことができる。ここで、導電性ポスト１５４の露出は、第１絶縁層１１１を基準として判断することができる。例えば、第１絶縁層１１１から露出することを意味することができる。必要に応じて、第１配線層１２１は、リセス部Ｒ以外の他の領域に配置され、導電性ポストと離隔した第２パッドパターンＰ２をさらに含むことができる。

【0035】

このように、一例によるプリント回路基板１００Ａは、インターコネクトブリッジ１５０Ａが一般のパッドと比較して相対的に幅がより狭く、高さがより高い導電性ポスト１５４を含むことがき、これと連結される第１パッドパターンＰ１が、相対的に幅がより広いことができるため、十分な露光公差及び／又はアライメント公差を確保することができる。また、インターコネクトブリッジ１５０Ａを内蔵した後にビア加工なしで導電性ポスト１５４を第１パッドパターンＰ１と直接連結することができるため、整合度の改善においてより有利であり得る。また、リセス部Ｒを介して導電性ポスト１５４の一部を露出させることができるため、上述した構造及びそれによる効果をより容易に実現することができ、第１絶縁層１１１及び／又はインターコネクトブリッジ１５０Ａの厚さ変化に影響が及びにくい。これにより、工程のプロセスウィンドウをより広くすることができ、量産に有利になり得る。また、製造工程の難易度を下げることができる。

【0036】

必要に応じて、一例によるプリント回路基板１００Ａは、第１絶縁層１１１内に配置された第２配線層１２２、第１絶縁層１１１を貫通し、第１及び第２配線層１２１、１２２を連結する第１ビア層１３１、第１絶縁層１１１の下側に配置された第２絶縁層１１２、第２絶縁層１１２内に配置された第３配線層１２３、第２絶縁層１１２を貫通し、第２及び第３配線層１２２、１２３を連結する第２ビア層１３２、第１絶縁層１１１上に配置され、第１配線層１２１を覆う第３絶縁層１１３、第３絶縁層１１３上に配置された第４配線層１２４、及び第３絶縁層１１３を貫通し、第１及び第４配線層１２１、１２４を連結する第３ビア層１３３をさらに含むことができる。

【0037】

このように、プリント回路基板１００Ａは、ＥＴＳ（Ｅｍｂｅｄｄｅｄ Ｔｒａｃｅ Ｓｕｂｓｔｒａｔｅ）構造を有することができる。但し、これに限定されるものではなく、プリント回路基板１００Ａは、コア絶縁層を含むコア型の基板であってもよい。例えば、図に示す部分は、コア型の基板のビルドアップされた上側の一部を表現したものであってもよい。プリント回路基板１００Ａは、ＢＧＡ基板又はＦＣＢＧＡ基板であってもよいが、これに限定されるものではない。

【0038】

一方、リセス部Ｒは、断面上において上端部の幅が下端部の幅より大きくなるようにテーパ形状を有することができる。このようなリセス部Ｒによって第１絶縁層１１１の上面は段差を有することができる。例えば、第１絶縁層１１１は、リセス部Ｒによって段差領域を有することができる。第１パッドパターンＰ１は段差領域に配置されることができ、第２パッドパターンＰ２は段差領域の外に配置されることができるため、第１及び第２パッドパターンＰ１、Ｐ２のそれぞれの上面とそれぞれの下面とは互いに段差を有することができる。一方、リセス部Ｒによる第１絶縁層１１１の段差は、第３絶縁層１１３によって取り戻すことができる。例えば、第３絶縁層１１３の上面は実質的に平坦であってもよい。

【0039】

以下では、図面を参照して一例によるプリント回路基板１００Ａの構成要素についてより詳細に説明する。

【0040】

第１～第３絶縁層１１１、１１２、１１３はそれぞれ絶縁物質を含むことができる。絶縁物質としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、又はこれらの樹脂がシリカなどの無機フィラーと混合された材料、又は無機フィラーとともにガラス繊維（Ｇｌａｓｓ Ｆｉｂｅｒ、Ｇｌａｓｓ Ｃｌｏｔｈ、Ｇｌａｓｓ Ｆａｂｒｉｃ）などの芯材に含浸された樹脂、例えば、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ）、プリプレグ（Ｐｒｅｐｒｅｇ）などの有機絶縁材が使用されることができるが、これに限定されるものではない。限定されない一例として、第１～第３絶縁層１１１、１１２、１１３は、互いに実質的に同じ材料を含むことができるが、これに限定されるものではない。ここで、実質的に同じ材料とは、同じ商品名の絶縁材を用いる場合であり得る。第３絶縁層１１３の材料として、半田レジストが用いられてもよい。例えば、第３絶縁層１１３は半田レジスト層であってもよい。

【0041】

第１～第４配線層１２１、１２２、１２３、１２４はそれぞれ金属物質を含むことができる。金属物質としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などを使用することができる。第１～第４配線層１２１、１２２、１２３、１２４は、それぞれ無電解めっき層（又は化学銅）及び／又は電解めっき層（又は電気銅）を含むことができる。必要に応じて、スパッタリング層を含むことができる。必要に応じて、銅箔を含むこともできる。第１～第４配線層１２１、１２２、１２３、１２４は、それぞれ当該層の設計デザインに応じて様々な機能を行うことができる。例えば、グランドパターン、パワーパターン、信号パターンなどを含むことができる。ここで、信号パターンは、グランドパターン、パワーパターンなどを除く各種信号、例えば、データ信号などを含むことができる。これらのパターンは、それぞれライン（ｌｉｎｅ）パターン、プレーン（Ｐｌａｎｅ）パターン、及び／又はパッド（Ｐａｄ）パターンを含むことができる。例えば、第１配線層１２１は、第１及び第２パッドパターンＰ１、Ｐ２を含むことができる。

【0042】

第１～第３ビア層１３１、１３２、１３３はそれぞれ金属物質を含むことができる。金属物質としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などを使用することができる。第１～第３ビア層１３１、１３２、１３３は、それぞれ無電解めっき層（又は化学銅）及び／又は電解めっき層（又は電気銅）を含むことができる。必要に応じて、スパッタリング層を含むことができる。第１～第３ビア層１３１、１３２、１３３は、それぞれビアホールが金属物質で充填されたフィルド型であってもよいが、これに限定されるものではなく、ビアホールの壁面に沿って金属物質が配置されたコンフォーマル型であってもよい。第１～第３ビア層１３１、１３２、１３３は、それぞれ断面上において上端部の幅が下端部の幅よりも広いテーパ形状を有することができる。第１～第３ビア層１３１、１３２、１３３は、それぞれ当該層の設計デザインに応じて様々な機能を行うことができる。例えば、グランドビア、パワービア、信号ビアなどを含むことができる。ここで、信号ビアは、グランドビア、パワービアなどを除く各種信号、例えば、データ信号などを伝達するためのビアを含むことができる。第１～第３ビア層１３１、１３２、１３３は、上下連結の形態に応じてスタックビア（ｓｔａｃｋｅｄ ｖｉａ）及び／又はスタガードビア（ｓｔａｇｇｅｒｅｄ ｖｉａ）を含むことができる。

【0043】

インターコネクトブリッジ１５０Ａは、シリコンジオキシド等を絶縁本体とし、蒸着工程等により配線を形成して製造されるシリコンブリッジ、又は有機絶縁材を絶縁本体とし、めっき工程等により配線を形成して製造される有機ブリッジ等であってもよい。好ましくは、インターコネクトブリッジ１５０Ａは有機ブリッジであってもよく、この場合、ＣＴＥミスマッチによる信頼性の問題はほとんど発生しない可能性がある。さらに、インターコネクトブリッジ１５０Ａを製造するための工程の難易度及びコストも下げることができる。また、ＥＴＳ構造、例えば、コアレス基板構造を有することができる。このように、インターコネクトブリッジ１５０Ａをコアレス基板の形態に形成する場合、より微細ピッチで配線設計が可能になり得る。また、シリコンブリッジに比べて低いコストで製造でき、工程が簡単であり得る。有機ブリッジは高密度回路基板であってもよい。

【0044】

絶縁材１５１は絶縁物質を含むことができる。絶縁物質は、感光性絶縁物質（ＰＩＤ）などの有機絶縁材であってもよい。絶縁材１５１の材料として感光性絶縁物質（ＰＩＤ）を使用する場合、絶縁材１５１の厚さを最小化することができ、フォトビアホールを形成できるため、複数の導電性パターン層１５２を高密度に設計することができる。但し、材料がこれに限定されるものではなく、その他にもＡＢＦなどの他の有機絶縁材が使用されてもよい。必要に応じて、シリコンなどの無機絶縁材を含むこともできる。絶縁材１５１は複数の絶縁層で構成されてもよく、層数は特に限定されない。複数の絶縁層は互いに境界が区分されてもよく、不確実であってもよい。

【0045】

複数の導電性パターン層１５２は、ダイツーダイのインターコネクション経路を提供することができる。複数の導電性パターン層１５２は複数の層で構成されることができ、層数は特に限定されない。複数の導電性パターン層１５２は、当該層の設計に応じて様々な機能を行うことができ、少なくとも信号パターンを含むことができる。複数の導電性パターン層１５２は、それぞれラインパターン、プレーンパターン及び／又はパッドパターンを含むことができる。複数の導電性パターン層１５２は、それぞれ銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などの金属物質を含むことができる。複数の導電性パターン層１５２は、それぞれ無電解めっき層（又は化学銅）及び／又は電解めっき層（又は電気銅）を含むことができる。必要に応じて、スパッタリング層を含むことができる。

【0046】

複数の導電性パターン層１５２は、第１～第４配線層１２１、１２２、１２３、１２４に比べて回路密集度がより高くてもよい。すなわち、より高密度回路を含むことができる。例えば、複数の導電性パターン層１５２のうち少なくとも一つに含まれる配線の平均ピッチは、第１～第４配線層１２１、１２２、１２３、１２４のうち少なくとも一つに含まれる配線の平均ピッチよりも小さくてもよい。また、複数の導電性パターン層１５２間の層間平均絶縁距離は、第１～第４配線層１２１、１２２、１２３、１２４間の層間平均絶縁距離よりも小さくてもよい。

【0047】

複数の導電性パターン層１５２は、２層の高密度配線層と１層のグランド層とを有することができ、グランド層には信号伝送用のラインパターンが省略されることができるが、これに限定されるものではない。高密度配線層は、ライン（ｌｉｎｅ）／スペース（ｓｐａｃｅ）、例えばＬ／Ｓが２μｍ／２μｍ又は１μｍ／１μｍなどの一つのデザインルールのみを有することができるが、これに限定されるものではない。

【0048】

複数の導電性パターン層１５２は、複数の導電性ビア層１５３を介して互いに電気的に連結されることができる。複数の導電性ビア層１５３は、それぞれ銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などの金属物質を含むことができる。複数の導電性ビア層１５３は、それぞれ無電解めっき層（又は化学銅）及び／又は電解めっき層（又は電気銅）を含むことができる。必要に応じて、スパッタリング層を含むことができる。複数の導電性ビア層１５３は、それぞれビアホールが金属物質で充填されたフィルド型であってもよいが、これに限定されるものではなく、ビアホールの壁面に沿って金属物質が配置されたコンフォーマル型であってもよい。複数の導電性ビア層１５３は、それぞれ断面上において上端部の幅が下端部の幅よりも広いテーパ形状を有することができる。複数の導電性ビア層１５３は、それぞれ当該層の設計デザインに応じて様々な機能を行うことができる。例えば、グランドビア、パワービア、信号ビアなどを含むことができる。ここで、信号ビアは、グランドビア、パワービアなどを除く各種信号、例えば、データ信号などを伝達するためのビアを含むことができる。複数の導電性ビア層１５３は、上下連結の形態に応じてスタックビア（ｓｔａｃｋｅｄ ｖｉａ）及び／又はスタガードビア（ｓｔａｇｇｅｒｅｄ ｖｉａ）を含むことができる。

【0049】

導電性ポスト１５４は、高いアスペクト比（Ａｓｐｅｃｔ Ｒａｔｉｏ）を有することができる。例えば、アスペクト比が１を超えることができる。導電性ポスト１５４は、信号用ポスト、グランド用ポスト、パワー用ポストなど様々な機能を行うことができ、少なくとも信号用ポストを含むことができる。導電性ポスト１５４は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などの金属物質を含むことができる。導電性ポスト１５４はめっき工程で形成されることができ、無電解めっき層（又は化学銅）と電解めっき層（又は電気銅）とを含むことができるが、これに限定されるものではない。必要に応じて、スパッタリング層を含むことができる。導電性ポスト１５４は、複数の導電性ビア層１５３のうち最上側に配置された導電性ビア層１５３を介して複数の導電性パターン層１５２のうち最上側に配置された導電性パターン層１５２と連結されることができる。導電性ポスト１５４は複数個であってもよい。

【0050】

インターコネクトブリッジ１５０Ａは、接着剤１５５を介して第２絶縁層１１２の上面に取り付けることができる。接着剤１５５は、公知の接着物質、例えば、エポキシ系列の接着物質を含むことができるが、材料は特にこれに限定されるものではない。

【0051】

図８ａは、図６のＡ領域の一例を概略的に示す拡大断面図である。

【0052】

図面を参照すると、導電性ポスト１５４は、一部が第１絶縁層１１１内に埋め込まれ、他の一部が第１絶縁層１１１上に突出することができる。例えば、導電性ポスト１５４の上面は、第１絶縁層１１１の上面との段差を有することができる。この場合、第１パッドパターンＰ１との接触面積が広くなり、より優れた接着力を有することができる。第１パッドパターンＰ１は、リセス部Ｒ上において第１絶縁層１１１の上面上に配置され、導電性ポスト１５４の突出した他の一部を覆うことができる。第１パッドパターンＰ１は、第１絶縁層１１１の上面と、導電性ポスト１５４の突出した他の一部の上面及び側面とを実質的に一定の厚さで覆う第１金属層Ｍ１、及び第１金属層Ｍ１上に配置され、第１金属層Ｍ１よりも平均厚さが厚い第２金属層Ｍ２を含むことができる。第１金属層Ｍ１は、無電解めっき及び／又はスパッタリングで形成されたシード層であってもよい。第２金属層Ｍ２は、電解めっきで形成されためっき層であってもよい。

【0053】

図８ｂは、図６のＡ領域の他の一例を概略的に示す拡大断面図である。

【0054】

図面を参照すると、導電性ポスト１５４は第１絶縁層１１１に埋め込まれ、上面が第１絶縁層１１１の上面から露出することができる。例えば、導電性ポスト１５４の上面は、第１絶縁層１１１の上面と実質的に共面をなすことができる。この場合、より平坦な面を提供することができる。第１パッドパターンＰ１は、リセス部Ｒ上において第１絶縁層１１１の上面上に配置され、導電性ポスト１５４の露出した上面を覆うことができる。第１パッドパターンＰ１は、第１絶縁層１１１の上面と導電性ポスト１５４の露出した上面とを実質的に一定の厚さで覆う第１金属層Ｍ１、及び第１金属層Ｍ１上に配置され、第１金属層Ｍ１よりも平均厚さが厚い第２金属層Ｍ２を含むことができる。第１金属層Ｍ１は、無電解めっき及び／又はスパッタリングで形成されたシード層であってもよい。第２金属層Ｍ２は、電解めっきで形成されためっき層であってもよい。

【0055】

図９ａ～図９ｈは、プリント回路基板の製造の一例を概略的に示す工程図である。

【0056】

図９ａを参照すると、キャリア基板を用いたビルドアップ工程等により第２絶縁層１１２と第２及び第３配線層１２２、１２３と第２ビア層１３２とを形成する。第２ビア層１３２を形成するためのビアホールは、レーザ加工、機械的ドリルなどを用いて形成することができる。第２及び第３配線層１２２、１２３と第２ビア層１３２は、ＡＰ（Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＳＡＰ（Ｓｅｍｉ ＡＰ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ ＳＡＰ）、ＴＴ（Ｔｅｎｔｉｎｇ）等の回路形成工程で形成することができる。第２絶縁層１１２は、ＡＢＦなどのラミネーション工程などで形成することができる。

【0057】

図９ｂを参照すると、接着剤１５５を用いてインターコネクトブリッジ１５０Ａを取り付ける。インターコネクトブリッジ１５０Ａは、基板工程により製造することができる。例えば、キャリア基板を用いるビルドアップ工程等を通じて絶縁材１５１に複数の導電性パターン層１５２及び複数の導電性ビア層１５３を形成し、次に絶縁材１５１上にレジストを用いるめっき工程で複数の導電性ポスト１５４を形成して製造することができる。複数の導電性ビア層１５３のうち最上側の導電性ビア層１５３は、複数の導電性ポスト１５４を形成する際に共に形成されることもできる。

【0058】

図９ｃを参照すると、第２絶縁層１１２上に第１絶縁層１１１を積層し、インターコネクトブリッジ１５０Ａを内蔵する。第１絶縁層１１１は、例えば、第２絶縁層１１２上にＡＢＦ等をラミネーションする工程で形成することができる。

【0059】

図９ｄを参照すると、第１絶縁層１１１に導電性ポスト１５４の一部を露出させるリセス部Ｒを形成する。リセス部Ｒは、部分的なスカイビング工程や部分的なシニング（ｔｈｉｎｎｉｎｇ）工程で形成することができる。スカイビング工程やシニング工程には、プラズマエッチング、湿式エッチング、乾式エッチング、レーザ加工、ブラスト加工などが用いられることができる。リセス部Ｒによって第１絶縁層１１１の上側に段差領域が形成されることができる。

【0060】

図９ｅを参照すると、第１絶縁層１１１にビアホールｖを形成する。ビアホールｖは、レーザ加工、機械的ドリルなどを用いて形成することができる。

【0061】

図９ｆを参照すると、第１絶縁層１１１上に第１及び第２パッドパターンＰ１、Ｐ２を含む第１配線層１２１を形成する。また、ビアホールｖに第１ビア層１３１を形成する。第１配線層１２１と第１ビア層１３１は、ＡＰ、ＳＡＰ、ＭＳＡＰ、ＴＴなどの回路形成工程を用いて形成することができる。第１パッドパターンＰ１は、露出した導電性ポスト１５４を覆うことができ、これと連結されることができる。

【0062】

図９ｇを参照すると、第１絶縁層１１１上に第３絶縁層１１３を積層する。第３絶縁層１１３を介して段差を取り戻すことができる。第３絶縁層１１３は、例えば、第１絶縁層１１１上にＡＢＦ又はＳＲなどをラミネーションする工程で形成することができる。あるいは、ＳＲ材料を塗布した後に硬化する工程で形成することもできる。

【0063】

図９ｈを参照すると、第３絶縁層１１３に第４配線層１２４と第３ビア層１３３とを形成する。第３ビア層１３３を形成するためのビアホールは、レーザ加工、機械的ドリルなどを用いて形成することができる。第４配線層１２４と第３ビア層１３３は、ＡＰ、ＳＡＰ、ＭＳＡＰ、ＴＴなどの回路形成工程を用いて形成することができる。一連の過程を通じて、上述した一例によるプリント回路基板１００Ａが製造されることができる。

【0064】

図１０は、プリント回路基板の変形例を概略的に示す断面図である。

【0065】

図面を参照すると、変形例によるプリント回路基板５００Ａは、第１基板部２００、第１基板部２００内に配置された第２基板部１５０Ａ、及び第１基板部２００上にそれぞれ配置され、第２基板部１５０Ａを介して互いに連結される第１及び第２半導体チップ３１０、３２０を含むことができる。第１基板部２００は多層コア基板であることができ、複数の第１絶縁層２１１、２１２、２１３、２１４、２１５と複数の第１配線層２２１、２２２、２２３と複数の第１ビア層２３１、２３２、２３３を含むことができる。第２基板部１５０Ａは、上述したインターコネクトブリッジ１５０Ａであることができ、複数の第２絶縁層１５１と複数の第２配線層１５２と複数の第２ビア層１５３と複数の導電性ポスト１５４とを含むことができる。第２基板部１５０Ａは、接着剤１５５により第１基板部２００内に取り付けられることができる。変形例によるプリント回路基板５００Ａには、上述した一例によるプリント回路基板１００Ａが部分的に適用されることができる。例えば、変形例によるプリント回路基板５００Ａは、上述した一例によるプリント回路基板１００Ａをパッケージ基板の一部、例えば、コア型の基板において上部ビルドアップ領域の一部として含んでもよく、第１及び第２半導体チップ３１０、３２０が実装された半導体パッケージの形態であってもよい。

【0066】

複数の第１絶縁層２１１、２１２、２１３、２１４、２１５はそれぞれ絶縁物質を含むことができる。絶縁物質としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、又はこれらの樹脂がシリカなどの無機フィラーと混合された材料、又は無機フィラーとともにガラス繊維（Ｇｌａｓｓ Ｆｉｂｅｒ、Ｇｌａｓｓ Ｃｌｏｔｈ、Ｇｌａｓｓ Ｆａｂｒｉｃ）などの芯材に含浸された樹脂、例えば、ＣＣＬ（Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ）、プリプレグ（Ｐｒｅｐｒｅｇ）などの有機絶縁材が使用されることができるが、これらに限定されるものではない。限定されない一例として、第１－１絶縁層２１１はコア層としてＣＣＬを含むことができ、複数の第１－２絶縁層２１２及び複数の第１－３絶縁層２１３はビルドアップ層としてＡＢＦやプリプレグを含むことができるが、これに限定されるものではない。第１－４絶縁層２１４と第１－５絶縁層２１５は、最外層としてＡＢＦや半田レジストを含むことができるが、これに限定されるものではない。第１－１絶縁層２１１は、必要に応じて有機絶縁材の他に、他の絶縁物質、例えば、板ガラス（ｇｌａｓｓ ｐｌａｔｅ）などを含むこともできる。

【0067】

複数の第１配線層２２１、２２２、２２３はそれぞれ金属物質を含むことができる。金属物質としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などを使用することができる。複数の第１配線層２２１、２２２、２２３は、それぞれ無電解めっき層（又は化学銅）及び電解めっき層（又は電気銅）を含むことができるが、これに限定されるものではない。無電解めっき層として化学銅の代わりにスパッタ層が形成されてもよく、両方を含んでもよい。必要に応じて、銅箔をさらに含むことができる。複数の第１配線層２２１、２２２、２２３は、それぞれ当該層の設計デザインに応じて様々な機能を行うことができる。例えば、グランドパターン、パワーパターン、信号パターンなどを含むことができる。これらのパターンはそれぞれラインパターン、プレーンパターン及び／又はパッドパターンを含むことができる。

【0068】

複数の第１ビア層２３１、２３２、２３３はそれぞれ金属物質を含むことができる。金属物質としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などを使用することができる。複数の第１ビア層２３１、２３２、２３３は、それぞれ設計デザインに応じて様々な機能を行うことができる。例えば、グランドビア、パワービア、信号ビアなどを含むことができる。複数の第１ビア層２３１、２３２、２３３は、それぞれ無電解めっき層（又は化学銅）及び電解めっき層（又は電気銅）を含むことができるが、これに限定されるものではない。無電解めっき層として化学銅の代わりにスパッタ層が形成されてもよく、両方を含んでもよい。第１－１ビア層２３１は貫通ビアを含むことができる。貫通ビアは、貫通孔の壁面に形成された金属層と金属層を充填するプラグとを含むことができる。貫通ビアは円柱形状を有することができるが、これに限定されるものではなく、砂時計形状を有することもできる。複数の第１－２ビア層２３２及び複数の第１－３ビア層２３３はそれぞれマイクロビアを含むことができる。マイクロビアは、ビアホールを充填するフィルドビアであってもよく、又はビアホールの壁面に沿って配置されるコンフォーマルビアであってもよい。マイクロビアはスタック型及び／又はスタガード型に配置されることができる。マイクロビアはテーパ形状を有することができる。複数の第１－２ビア層２３２及び複数の第１－３ビア層２３３はそれぞれ、マイクロビアが互いに反対方向にテーパ形状を有することができる。

【0069】

第１及び第２半導体チップ３１０、３２０は、それぞれ数百～数百万個以上の素子が一つのチップ内に集積化された集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）ダイ（Ｄｉｅ）を含むことができる。このとき、集積回路は、例えば、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラ、アプリケーションプロセッサ（例えば、ＡＰ）、アナログ－デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ＩＣ）などのロジックチップであってもよいが、これらに限定されるものではなく、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、ＨＢＭ（Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）などのメモリチップ、又はＰＭＩＣ（Ｐｏｗｅｒ Ｍａｎａｇｅｍｅｎｔ ＩＣ）のような他の種類であってもよいことは言うまでもない。例えば、第１半導体チップ３１０はＧＰＵなどのロジックチップを含むことができ、第２半導体チップ３２０はＨＢＭなどのメモリチップを含むことができる。あるいは、第１及び第２半導体チップ３１０、３２０は、ダイスプリットによって分割されて互いに異なるコアを有する分割されたロジックチップであってもよい。但し、これに限定されるものではない。

【0070】

第１及び第２半導体チップ３１０、３２０は、それぞれアクティブウエハに基づいて形成されたものであってもよく、この場合、それぞれの本体をなす母材としてはシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡｓ）等が使用されてもよい。本体には様々な回路が形成されていてもよい。各本体には接続パッドが形成されることができ、接続パッドはアルミニウム（Ａｌ）、銅（Ｃｕ）などの導電性物質を含むことができる。第１及び第２半導体チップ３１０、３２０はベアダイ（ｂａｒｅ ｄｉｅ）であってもよく、この場合、接続パッド上には金属バンプが配置されてもよい。第１及び第２半導体チップ３１０、３２０は、パッケージ化されたダイ（ｐａｃｋａｇｅｄ ｄｉｅ）であってもよく、この場合、接続パッド上にさらに再配線層が形成され、再配線層上に金属バンプが配置されてもよい。但し、これに限定されるものではない。

【0071】

第１及び第２半導体チップ３１０、３２０は、複数のバンプ３３０を介して第１配線層２２３と連結されることができる。複数のバンプ３３０は、それぞれ低融点金属、例えば、錫（Ｓｎ）－アルミニウム（Ａｌ）－銅（Ｃｕ）などの半田などで形成されてもよいが、これは一例に過ぎず、材質が特にこれに限定されるものではない。複数のバンプ３３０は、それぞれ多重層又は単一層で形成されてもよい。多重層で形成される場合には銅ピラー（ｐｉｌｌａｒ）及び半田を含むことができ、単一層で形成される場合には錫－銀半田や銅を含むことができるが、やはりこれに限定されるものではない。

【0072】

その他の内容は、上述したものと実質的に同じであり、これに関する重複説明は省略する。

【0073】

図１１は、プリント回路基板の他の一例を概略的に示す断面図であり、図１２は、インターコネクトブリッジの他の一例を概略的に示す断面図である。

【0074】

図面を参照すると、他の一例によるプリント回路基板１００Ｂ及びそれに含まれる他の一例によるインターコネクトブリッジ１５０Ｂは、上述した一例によるプリント回路基板１００Ａ及びそれに含まれる一例によるインターコネクトブリッジ１５０Ａにおいて、保護材１５６をさらに含むことができる。例えば、インターコネクトブリッジ１５０Ｂは、絶縁材１５１上に配置され、複数の導電性ポスト１５４のうち少なくとも一つを覆う保護材１５６をさらに含むことができる。保護材１５６は、絶縁材１５１の上面上の一部領域に配置されることができる。保護材１５６は、複数の導電性ポスト１５４のうち少なくとも一つの側面を囲むことができ、当該導電性ポスト１５４の上端部の一部を露出させることができる。保護材１５６は、インターコネクトブリッジ１５０Ｂが内蔵される前には、当該導電性ポスト１５１を完全に覆う形態で形成されることができ、インターコネクトブリッジ１５０Ｂの内蔵後、リセス部Ｒの形成過程等で一部が除去されることができる。保護材１５６の上面は、リセス部Ｒ上において第１絶縁層１１１の上面と実質的に共面をなすことができる。例えば、保護材１５６は、リセス部Ｒの形成過程で平坦化することができる。保護材１５６は絶縁物質を含むことができる。絶縁物質としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、又はこれらの樹脂がシリカなどの無機フィラーと混合された材料、例えば、ＡＢＦなどの有機絶縁材が使用されることができるが、これに限定されるものではない。保護材１５６は、有機絶縁材の中でも透明度の高い有機絶縁材を含むことができる。例えば、保護材１５６は、絶縁材１５１や第１及び第２絶縁層１１１、１１２などより相対的に透明度が高くてもよい。このように、他の一例によるプリント回路基板１００Ｂは、複数の導電性ポスト１５４を保護材１５６で覆うことができる。したがって、導電性ポスト１５４の保護が可能であり、インターコネクトブリッジ１５０Ｂの有効厚さを向上させることができる。また、インターコネクトブリッジ１５０Ｂを実装する際に、より平坦な面を提供することができる。また、保護材１５６の透明度が高い場合には、インターコネクトブリッジ１５０の実装時にアライメント認識がより容易であり得るため、実装位置の精度を改善することができる。したがって、インターコネクトブリッジ１５０Ｂを内蔵する際に整合度を向上させることができる。

【0075】

その他の内容は上述したものと実質的に同じである。一方、他の一例によるプリント回路基板１００Ｂの構造も、上述した変形例によるプリント回路基板５００Ａに適用されることができ、これに関する具体的な説明は省略する。

【0076】

図１３は、プリント回路基板のさらに他の一例を概略的に示す断面図であり、図１４は、インターコネクトブリッジのさらに他の一例を概略的に示す断面図である。

【0077】

図面を参照すると、さらに他の一例によるプリント回路基板１００Ｃ及びそれに含まれるさらに他の一例によるインターコネクトブリッジ１５０Ｃは、上述した他の一例によるプリント回路基板１００Ｂ及びそれに含まれる他の一例によるインターコネクトブリッジ１５０Ｂにおいて、アライメントマーク１５７をさらに含むことができる。例えば、インターコネクトブリッジ１５０Ｃは、絶縁材１５１上に配置され、保護材１５６と離隔したアライメントマーク１５７をさらに含むことができる。アライメントマーク１５７は、複数の導電性ポスト１５４と実質的に同じレベルに配置されることができる。アライメントマーク１５７は、複数の導電性ポスト１５４を形成するときに同じ材料で形成することができる。例えば、上述した金属物質を含むことができる。アライメントマーク１５７は第１絶縁層１１１に埋め込まれることができるが、必要に応じて、一部がリセス部Ｒを介して露出することもできる。このように、さらに他の一例によるプリント回路基板１００Ｃは、インコネクトブリッジ１５０Ｃがアライメントマーク１５７を含むことができる。したがって、インターコネクトブリッジ１５０Ｃの実装時にアライメント認識がより容易であり得るため、実装位置の精度を改善することができる。したがって、インターコネクトブリッジ１５０Ｃを内蔵する際に整合度を向上させることができる。

【0078】

その他の内容は上述したものと実質的に同じである。なお、さらに他の一例によるプリント回路基板１００Ｃの構造も、上述した変形例によるプリント回路基板５００Ａに適用されることができ、これに関する具体的な説明は省略する。

【0079】

図１５は、プリント回路基板のさらに他の一例を概略的に示す断面図であり、
図１６は、インターコネクトブリッジのさらに他の一例を概略的に示す断面図である。

【0080】

図面を参照すると、さらに他の一例によるプリント回路基板１００Ｄ及びそれに含まれるさらに他の一例によるインターコネクトブリッジ１５０Ｄは、上述した一例によるプリント回路基板１００Ａ及びそれに含まれる一例によるインターコネクトブリッジ１５０Ａにおいて、複数の導電性パターン層１５２のうち最上側に配置された導電性パターン層１５２が絶縁材１５１の上面上に配置され、最上側に配置された導電性パターン層１５２が導電性ポスト１５４と連結された導電性パッドＰ３及び導電性ポスト１５４と離隔した第１グランドパターンＧ１を含むことができる。このように、必要に応じて、絶縁材１５１上に導電性ポスト１５４のための導電性パッドＰ３をさらに形成することができ、残りの空間には第１グランドパターンＧ１をさらに形成することができる。したがって、導電性ポスト１５４をより容易に、より高く形成することができ、より多様な設計が可能であり得る。

【0081】

その他の内容は上述したものと実質的に同じである。一方、さらに他の一例によるプリント回路基板１００Ｄの構造も、上述した変形例によるプリント回路基板５００Ａに適用することができ、これに関する具体的な説明は省略する。

【0082】

図１７は、プリント回路基板のさらに他の一例を概略的に示す断面図であり、図１８は、インターコネクトブリッジのさらに他の一例を概略的に示す断面図である。

【0083】

図面を参照すると、さらに他の一例によるプリント回路基板１００Ｅ及びそれに含まれるさらに他の一例によるインターコネクトブリッジ１５０Ｅは、上述したさらに他の一例によるプリント回路基板１００Ｄ及びそれに含まれるさらに他の一例によるインターコネクトブリッジ１５０Ｄにおいて、保護材１５６をさらに含むことができる。例えば、インターコネクトブリッジ１５０Ｅは、絶縁材１５１上に配置され、複数の導電性ポスト１５４のうち少なくとも一つ及びそれと連結された導電性パッドＰ３を覆う保護材１５６をさらに含むことができる。このように、さらに他の一例によるプリント回路基板１００Ｅは、保護材１５６をさらに含むことができるため、上述したようにインターコネクトブリッジ１５０Ｅを内蔵する際に整合度を向上させることができるなど、より多様な効果を有することができる。

【0084】

その他の内容は上述したものと実質的に同じである。一方、さらに他の一例によるプリント回路基板１００Ｅの構造も、上述した変形例によるプリント回路基板５００Ａに適用することができ、これに関する具体的な説明は省略する。

【0085】

図１９は、プリント回路基板のさらに他の一例を概略的に示す断面図であり、図２０は、インターコネクトブリッジのさらに他の一例を概略的に示す断面図である。

【0086】

図面を参照すると、さらに他の一例によるプリント回路基板１００Ｆ及びそれに含まれるさらに他の一例によるインターコネクトブリッジ１５０Ｆは、上述したさらに他の一例によるプリント回路基板１００Ｅ及びそれに含まれるさらに他の一例によるインターコネクトブリッジ１５０Ｅにおいて、保護材１５６をさらに選択的に形成することができる。例えば、保護材１５６は、一部の導電性ポスト１５４及びそれと連結された一部の導電性パッドＰを覆うことができる。このように、さらに他の一例によるプリント回路基板１００Ｆは、保護材１５６を選択的に形成することができ、これにより設計自由度をより高めることができる。

【0087】

その他の内容は上述したものと実質的に同じである。一方、さらに他の一例によるプリント回路基板１００Ｆの構造も、上述した変形例によるプリント回路基板５００Ａに適用することができ、これに関する具体的な説明は省略する。

【0088】

図２１は、プリント回路基板のさらに他の一例を概略的に示す断面図であり、図２２は、インターコネクトブリッジのさらに他の一例を概略的に示す断面図である。

【0089】

図面を参照すると、さらに他の一例によるプリント回路基板１００Ｇ及びそれに含まれる他の一例によるインターコネクトブリッジ１５０Ｇは、上述した一例によるプリント回路基板１００Ａ及びそれに含まれる一例によるインターコネクトブリッジ１５０Ａにおいて、インターコネクトブリッジ１５０Ｇの複数の導電性パターン層１５２のうち最下側に配置された導電性パターン層１５２が接着剤１５５と接触することができ、且つ、最下側に配置された導電性パターン層１５２は第２グランドパターンＧ２を含むことができる。例えば、最も下層から上側方向に向かって、第１及び第３層はグランド層であってもよく、第２及び第４層は信号層であってもよく、グランド層には信号連結線を配置しなくてもよい。このように、さらに他の一例によるプリント回路基板１００Ｇは、より多様な設計が可能であり得る。

【0090】

その他の内容は上述したものと実質的に同じである。一方、さらに他の一例によるプリント回路基板１００Ｇの構造も、上述した変形例によるプリント回路基板５００Ａに適用することができ、これに関する具体的な説明は省略する。

【0091】

本発明において、厚さ、幅、長さ、深さなどは、それぞれプリント回路基板を研磨又は切断した断面を基準にして、走査顕微鏡や光学顕微鏡などで測定することができる。切断断面は垂直断面又は水平断面であることができ、必要な切断断面を基準にして各数値を測定することができる。数値が一定でない場合には、任意の５点で測定した値の平均値で数値を決定することができる。ビアやリセス部の上端部及び／又は下端部の幅は、基板の厚さ方向にその中心軸を切った断面上で測定することができる。ビアやリセス部の深さは、基板の厚さ方向に各対象の中心軸を切った断面上において各対象の上端部から下端部までの距離で測定することができる。

【0092】

本発明において、ピッチは、プリント回路基板の切断断面を走査顕微鏡又は光学顕微鏡などで撮影して測定することができ、平均ピッチは任意の５点で測定した配線間のピッチの平均値であることができる。層間絶縁距離もプリント回路基板の切断断面を走査顕微鏡又は光学顕微鏡などで撮影して測定することができ、層間平均絶縁距離は任意の５点で測定した隣接した配線又は再配線間の絶縁距離の平均値であることができる。

【0093】

本発明において、透明度は、プリント回路基板を長さ又は幅方向にブリッジが露出する深さまで研磨又は切断して断面を得た後、走査顕微鏡又は光学顕微鏡、例えば、Ｏｌｙｍｐｕｓ社の光学顕微鏡（ｘ１０００）を用いて測定することができる。あるいは、透過率及びヘイズ数値で判断することもでき、透過率及びヘイズはＰｅｒｋｉｎＥｌｍｅｒ社のＬａｍｂｄａ １０５０モデルのＵＶ－Ｖｉｓ Ｓｐｅｃｔｒｏｍｅｔｅｒで測定することができる。透過率は、成分分析を介して構成成分を明らかにした後に組み換えて透過率を得る方法を用いることもできる。その他、反射率により透明度を判断することもできる。

【0094】

本発明において、「覆う」という表現は、全体的に覆う場合だけでなく、少なくとも一部を覆う場合を含むことができ、また直接覆う場合だけでなく間接的に覆う場合も含むことができる。また、「充填する」という表現は、完全に充填する場合だけでなく、概ね充填する場合を含むことができ、例えば、一部の空隙やボイドなどが存在する場合を含むことができる。

【0095】

本発明において、実質的には、製造工程上で発生する工程誤差や位置偏差、測定時の誤差などを含めて判断することができる。例えば、実質的に「共面をなす」とは、完全に共面をなす場合だけでなく、ほぼ共面をなす場合も含むことができる。さらに、「実質的に平坦である」とは、完全に平坦な場合だけでなく、ほぼ平坦な場合も含むことができる。

【0096】

本発明において、断面上における意味は、対象物を垂直に切断したときの断面形状、又は対象物を垂直に切断したときの断面形状、又は対象物をサイドビューで見たときの断面形状を意味することができる。また、平面上における意味は、対象物を水平に切断したときの平面形状、又は対象物をトップビュー又はボトムビューで見たときの平面形状を意味することができる。

【0097】

本発明において、「下側、下部、下面」などは、便宜上、図面の断面を基準にして下方の方向を意味するものとして使用し、「上側、上部、上面」などは、その反対方向を意味するものとして使用している。但し、これは説明の便宜上、方向を定義したものであり、特許請求の範囲の権利範囲がこのような方向に対する記載によって特に限定されるものではないことは勿論であり、上／下の概念はいつでも変更することができる。

【0098】

本発明において、「連結される」とは、直接連結されることだけでなく、接着剤層などを介して間接的に連結されることを含む概念である。また、「電気的に連結される」とは、物理的に連結された場合及び連結されていない場合の両方を含む概念である。さらに、「第１、第２」などの表現は、ある構成要素と他の構成要素とを区分するために使用されるものであって、当該構成要素の順序及び／又は重要度などを限定しない。場合によっては、権利範囲を逸脱しない範囲内で、第１構成要素は第２構成要素と命名されてもよく、同様に、第２構成要素は第１構成要素と命名されてもよい。

【0099】

本発明で使用される「一例」という表現は、互いに同じ実施形態を意味するものではなく、それぞれ互いに異なる固有の特徴を強調して説明するために提供されたものである。しかし、上記提示された一例は、他の一例の特徴と結合して実現されることを排除しない。例えば、特定の一例で説明された事項が、他の一例に説明されていなくても、他の一例において、その事項と反対又は矛盾する説明がない限り、他の一例に関連する説明として理解することができる。

【0100】

本発明で使用される用語は、単に一例を説明するために使用されたものであり、本発明を限定しようとする意図ではない。このとき、単数の表現は、文脈上明らかに異なる意味ではない限り、複数の表現を含む。

【符号の説明】

【0101】

１０００：電子機器
１０１０：メインボード
１０２０：チップ関連部品
１０３０：ネットワーク関連部品
１０４０：その他の部品
１０５０：カメラ
１０６０：アンテナ
１０７０：ディスプレイ
１０８０：バッテリ
１０９０：信号ライン
１１００：スマートフォン
１１１０：マザーボード
１１２０：部品
１１２１：部品パッケージ
１１３０：カメラモジュール
１１４０：スピーカ
２１１０：メインボード
２２１０：ＢＧＡ基板
２２２０、２２４０：半導体チップ
２２３０：インターポーザ
２２５０：シリコンインターポーザ
２２６０：有機インターポーザ
２３１０、２３２０：インターポーザを含む半導体パッケージ
１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ、１００Ｅ、１００Ｆ、１００Ｇ、５００Ａ：プリント回路基板
１１１、１１２、１１３：絶縁層
１２１、１２２、１２３、１２４：配線層
１３１、１３２、１３３：ビア層
１５０Ａ、１５０Ｂ、１５０Ｃ、１５０Ｄ、１５０Ｅ、１５０Ｆ、１５０Ｇ：インターコネクトブリッジ
１５１：絶縁材（絶縁層）
１５２：導電性パターン層（配線層）
１５３：導電性ビア層（ビア層）
１５４：導電性ポスト
１５５：接着剤
１５６：保護材
１５７：アライメントマーク
２１１、２１２、２１３、２１４：絶縁層
２２１、２２２、２２３：配線層
２３１、２３２、２３３：ビア層
３１０、３２０：半導体チップ
３３０：バンプ
Ｒ：リセス部
Ｐ１、Ｐ２；パッドパターン
Ｐ３：導電性パッド
Ｇ１、Ｇ２：グランドパターン

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8a】

【図8b】

【図9a】

【図9b】

【図9c】

【図9d】

【図9e】

【図9f】

【図9g】

【図9h】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】