知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025002382
(43)【公開日】2025-01-09
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01F 17/00 20060101AFI20241226BHJP
H10D 1/20 20250101ALI20241226BHJP
H01L 21/3205 20060101ALI20241226BHJP
H01F 27/32 20060101ALI20241226BHJP
H01F 30/10 20060101ALI20241226BHJP
H04B 5/48 20240101ALI20241226BHJP
【ＦＩ】
H01F17/00 B
H01L27/04 L
H01L21/88 T
H01L21/88 Z
H01F27/32 130
H01F30/10 D
H04B5/02
【審査請求】未請求
【請求項の数】16
【出願形態】ＯＬ
(21)【出願番号】P 2023102527
(22)【出願日】2023-06-22
(71)【出願人】
【識別番号】302062931
【氏名又は名称】ルネサスエレクトロニクス株式会社
(74)【代理人】
【識別番号】110001195
【氏名又は名称】弁理士法人深見特許事務所
(72)【発明者】
【氏名】中柴 康隆
(72)【発明者】
【氏名】五十嵐 孝行
【テーマコード（参考）】
5E044
5E070
5F033
5F038
5K012
【Ｆターム（参考）】
5E044CA08
5E070AA11
5E070AB01
5E070CB12
5E070CB17
5F033HH08
5F033HH09
5F033PP06
5F033PP15
5F033QQ08
5F033QQ09
5F033QQ11
5F033QQ31
5F033QQ37
5F033QQ48
5F033RR04
5F033RR06
5F033SS11
5F033UU04
5F033VV05
5F033VV07
5F033VV08
5F033WW01
5F033XX05
5F038AZ04
5F038AZ05
5F038CD12
5F038CD13
5F038CD18
5F038EZ01
5F038EZ20
5K012AB03
5K012AC09
5K012AC11
(57)【要約】
【課題】トランスフォーマにおいて送信コイルに常時電流が流れることによる送信コイルの発熱を抑制することが可能な半導体装置を提供する。
【解決手段】半導体装置は、半導体基板と、第１コイル、第２コイル、第３コイル及び第４コイルと、引き出し線と、絶縁層とを備える。引き出し線は、半導体基板上において第１コイル及び第２コイルと同層に形成されている。第１コイル及び第２コイルは、平面視において引き出し線を介して互いに隣接しており、かつ引き出し線を介して互いに電気的に直列に接続されている。絶縁層は、第１コイル、第２コイル及び引き出し線を覆っている。第３コイルは、絶縁層を介して第１コイルと対向するように、第１コイル上に形成されている。第４コイルは、絶縁層を介して第２コイルと対向するように、第２コイル上に形成されている。第３コイル及び第４コイルは、平面視において互いに隣接しており、かつ互いに電気的に接続されている。
【選択図】図４
【解決手段】半導体装置は、半導体基板と、第１コイル、第２コイル、第３コイル及び第４コイルと、引き出し線と、絶縁層とを備える。引き出し線は、半導体基板上において第１コイル及び第２コイルと同層に形成されている。第１コイル及び第２コイルは、平面視において引き出し線を介して互いに隣接しており、かつ引き出し線を介して互いに電気的に直列に接続されている。絶縁層は、第１コイル、第２コイル及び引き出し線を覆っている。第３コイルは、絶縁層を介して第１コイルと対向するように、第１コイル上に形成されている。第４コイルは、絶縁層を介して第２コイルと対向するように、第２コイル上に形成されている。第３コイル及び第４コイルは、平面視において互いに隣接しており、かつ互いに電気的に接続されている。
【選択図】図４
【特許請求の範囲】
【請求項1】
半導体基板と、
第１コイル、第２コイル、第３コイル及び第４コイルと、
引き出し線と、
絶縁層とを備え、
前記引き出し線は、前記半導体基板上において前記第１コイル及び前記第２コイルと同層に形成されており、
前記第１コイル及び前記第２コイルは、平面視において前記引き出し線を介して互いに隣接しており、かつ前記引き出し線を介して互いに電気的に直列に接続されており、
前記絶縁層は、前記第１コイル、前記第２コイル及び前記引き出し線を覆っており、
前記第３コイルは、前記絶縁層を介して前記第１コイルと対向するように、前記第１コイル上に形成されており、
前記第４コイルは、前記絶縁層を介して前記第２コイルと対向するように、前記第２コイル上に形成されており、
前記第３コイル及び前記第４コイルは、平面視において互いに隣接しており、かつ互いに電気的に接続されている、半導体装置。
第１コイル、第２コイル、第３コイル及び第４コイルと、
引き出し線と、
絶縁層とを備え、
前記引き出し線は、前記半導体基板上において前記第１コイル及び前記第２コイルと同層に形成されており、
前記第１コイル及び前記第２コイルは、平面視において前記引き出し線を介して互いに隣接しており、かつ前記引き出し線を介して互いに電気的に直列に接続されており、
前記絶縁層は、前記第１コイル、前記第２コイル及び前記引き出し線を覆っており、
前記第３コイルは、前記絶縁層を介して前記第１コイルと対向するように、前記第１コイル上に形成されており、
前記第４コイルは、前記絶縁層を介して前記第２コイルと対向するように、前記第２コイル上に形成されており、
前記第３コイル及び前記第４コイルは、平面視において互いに隣接しており、かつ互いに電気的に接続されている、半導体装置。
【請求項2】
断面視において、前記第１コイルと前記第３コイルとの間の距離又は前記第２コイルと前記第４コイルとの間の距離は、６μｍ以上１０μｍ以下である、請求項１に記載の半導体装置。
【請求項3】
断面視において、前記第１コイルと前記第３コイルとの間の距離又は前記第２コイルと前記第４コイルとの間の距離は、１０μｍ以上１４μｍ以下である、請求項１に記載の半導体装置。
【請求項4】
前記第１コイル及び前記第３コイルは、平面視において互いに重なっており、
前記第２コイル及び前記第４コイルは、平面視において互いに重なっている、請求項１に記載の半導体装置。
前記第２コイル及び前記第４コイルは、平面視において互いに重なっている、請求項１に記載の半導体装置。
【請求項5】
前記第１コイル及び前記第３コイルは、磁気的に互いに結合されており、
前記第２コイル及び前記第４コイルは、磁気的に互いに結合されている、請求項１に記載の半導体装置。
前記第２コイル及び前記第４コイルは、磁気的に互いに結合されている、請求項１に記載の半導体装置。
【請求項6】
前記引き出し線は、基準電位に接続される、請求項１に記載の半導体装置。
【請求項7】
平面視において、前記第３コイルと前記第４コイルとの間には、前記第３コイル及び前記第４コイルと同層の他の引き出し線が形成されておらず、
前記第３コイル及び前記第４コイルは、平面視において、互いに直接隣接している、請求項１に記載の半導体装置。
前記第３コイル及び前記第４コイルは、平面視において、互いに直接隣接している、請求項１に記載の半導体装置。
【請求項8】
半導体基板と、
第１コイル、第２コイル、第３コイル、第４コイル、第５コイル、第６コイル、第７コイル及び第８コイルと、
第１引き出し線及び第２引き出し線と、
絶縁層とを備え、
前記第１引き出し線は、前記半導体基板上において前記第１コイル、前記第２コイル、前記第３コイル及び前記第４コイルと同層に形成されており、
前記第１コイル及び前記第２コイルは、平面視において前記第１引き出し線を介して互いに隣接しており、かつ前記第１引き出し線を介して互いに電気的に直列に接続されており、
前記第３コイル及び前記第４コイルは、平面視において互いに隣接しており、かつ互いに電気的に直列に接続されており、
前記絶縁層は、前記第１コイル、前記第２コイル、前記第３コイル、前記第４コイル及び前記第１引き出し線を覆っており、
前記第５コイルは、前記絶縁層を介して前記第１コイルと対向するように、前記第１コイル上に形成されており、
前記第６コイルは、前記絶縁層を介して前記第２コイルと対向するように、前記第２コイル上に形成されており、
前記第７コイルは、前記絶縁層を介して前記第３コイルと対向するように、前記第３コイル上に形成されており、
前記第８コイルは、前記絶縁層を介して前記第４コイルと対向するように、前記第４コイル上に形成されており、
前記第５コイル及び前記第６コイルは、平面視において互いに隣接しており、かつ互いに電気的に接続されており、
前記第７コイル及び前記第８コイルは、平面視において前記第２引き出し線を介して互いに隣接しており、かつ前記第２引き出し線を介して互いに電気的に直列に接続されている、半導体装置。
第１コイル、第２コイル、第３コイル、第４コイル、第５コイル、第６コイル、第７コイル及び第８コイルと、
第１引き出し線及び第２引き出し線と、
絶縁層とを備え、
前記第１引き出し線は、前記半導体基板上において前記第１コイル、前記第２コイル、前記第３コイル及び前記第４コイルと同層に形成されており、
前記第１コイル及び前記第２コイルは、平面視において前記第１引き出し線を介して互いに隣接しており、かつ前記第１引き出し線を介して互いに電気的に直列に接続されており、
前記第３コイル及び前記第４コイルは、平面視において互いに隣接しており、かつ互いに電気的に直列に接続されており、
前記絶縁層は、前記第１コイル、前記第２コイル、前記第３コイル、前記第４コイル及び前記第１引き出し線を覆っており、
前記第５コイルは、前記絶縁層を介して前記第１コイルと対向するように、前記第１コイル上に形成されており、
前記第６コイルは、前記絶縁層を介して前記第２コイルと対向するように、前記第２コイル上に形成されており、
前記第７コイルは、前記絶縁層を介して前記第３コイルと対向するように、前記第３コイル上に形成されており、
前記第８コイルは、前記絶縁層を介して前記第４コイルと対向するように、前記第４コイル上に形成されており、
前記第５コイル及び前記第６コイルは、平面視において互いに隣接しており、かつ互いに電気的に接続されており、
前記第７コイル及び前記第８コイルは、平面視において前記第２引き出し線を介して互いに隣接しており、かつ前記第２引き出し線を介して互いに電気的に直列に接続されている、半導体装置。
【請求項9】
平面視において、前記第３コイルと前記第４コイルとの間には、前記第１コイル、前記第２コイル、前記第３コイル及び前記第４コイルと同層の他の引き出し線が形成されておらず、
前記第３コイル及び前記第４コイルは、平面視において、互いに直接隣接しており、
平面視において、前記第５コイルと前記第６コイルとの間には、前記第５コイル、前記第６コイル、前記第７コイル及び前記第８コイルと同層の他の引き出し線が形成されておらず、
前記第５コイル及び前記第６コイルは、平面視において、互いに直接隣接している、請求項８に記載の半導体装置。
前記第３コイル及び前記第４コイルは、平面視において、互いに直接隣接しており、
平面視において、前記第５コイルと前記第６コイルとの間には、前記第５コイル、前記第６コイル、前記第７コイル及び前記第８コイルと同層の他の引き出し線が形成されておらず、
前記第５コイル及び前記第６コイルは、平面視において、互いに直接隣接している、請求項８に記載の半導体装置。
【請求項10】
半導体基板と、
第１コイル、第２コイル、第３コイル、第４コイル、第５コイル、第６コイル、第７コイル及び第８コイルと、
引き出し線と、
第１パッド、第２パッド、第３パッド、第４パッド及び第５パッドと、
絶縁層とを備え、
前記引き出し線は、前記半導体基板上において前記第１コイル、前記第２コイル、前記第３コイル及び前記第４コイルと同層に形成されており、
前記第１コイル及び前記第２コイルは、平面視において前記引き出し線を介して互いに隣接しており、かつ前記引き出し線を介して互いに電気的に直列に接続されており、
前記第３コイル及び前記第４コイルは、平面視において互いに隣接しており、かつ互いに電気的に直列に接続されており、
前記絶縁層は、前記第１コイル、前記第２コイル、前記第３コイル、前記第４コイル及び前記引き出し線を覆っており、
前記第５コイルは、前記絶縁層を介して前記第１コイルと対向するように、前記第１コイル上に形成されており、
前記第６コイルは、前記絶縁層を介して前記第２コイルと対向するように、前記第２コイル上に形成されており、
前記第７コイルは、前記絶縁層を介して前記第３コイルと対向するように、前記第３コイル上に形成されており、
前記第８コイルは、前記絶縁層を介して前記第４コイルと対向するように、前記第４コイル上に形成されており、
前記第１パッド、前記第２パッド、前記第３パッド及び前記第４パッドは、それぞれ、前記第５コイルの最内周、前記第６コイルの最内周、前記第７コイルの最内周及び前記第８コイルの最内周に電気的に接続されており、
前記第５コイル及び前記第６コイルは、平面視において互いに隣接しており、かつ互いに電気的に接続されており、
前記第７コイル及び前記第８コイルは、平面視において前記第５パッドを介して互いに隣接しており、かつ前記第５パッドを介して互いに電気的に直列に接続されている、半導体装置。
第１コイル、第２コイル、第３コイル、第４コイル、第５コイル、第６コイル、第７コイル及び第８コイルと、
引き出し線と、
第１パッド、第２パッド、第３パッド、第４パッド及び第５パッドと、
絶縁層とを備え、
前記引き出し線は、前記半導体基板上において前記第１コイル、前記第２コイル、前記第３コイル及び前記第４コイルと同層に形成されており、
前記第１コイル及び前記第２コイルは、平面視において前記引き出し線を介して互いに隣接しており、かつ前記引き出し線を介して互いに電気的に直列に接続されており、
前記第３コイル及び前記第４コイルは、平面視において互いに隣接しており、かつ互いに電気的に直列に接続されており、
前記絶縁層は、前記第１コイル、前記第２コイル、前記第３コイル、前記第４コイル及び前記引き出し線を覆っており、
前記第５コイルは、前記絶縁層を介して前記第１コイルと対向するように、前記第１コイル上に形成されており、
前記第６コイルは、前記絶縁層を介して前記第２コイルと対向するように、前記第２コイル上に形成されており、
前記第７コイルは、前記絶縁層を介して前記第３コイルと対向するように、前記第３コイル上に形成されており、
前記第８コイルは、前記絶縁層を介して前記第４コイルと対向するように、前記第４コイル上に形成されており、
前記第１パッド、前記第２パッド、前記第３パッド及び前記第４パッドは、それぞれ、前記第５コイルの最内周、前記第６コイルの最内周、前記第７コイルの最内周及び前記第８コイルの最内周に電気的に接続されており、
前記第５コイル及び前記第６コイルは、平面視において互いに隣接しており、かつ互いに電気的に接続されており、
前記第７コイル及び前記第８コイルは、平面視において前記第５パッドを介して互いに隣接しており、かつ前記第５パッドを介して互いに電気的に直列に接続されている、半導体装置。
【請求項11】
第６パッドと、
パッシベーション膜とをさらに備え、
前記第５コイル及び前記第６コイルは、平面視において前記第６パッドを介して互いに隣接しており、かつ前記第６パッドを介して互いに電気的に直列に接続されており、
前記パッシベーション膜は、前記第５コイル、前記第６コイル、前記第７コイル、前記第８コイル、前記第１パッド、前記第２パッド、前記第３パッド、前記第４パッド、前記第５パッド及び前記第６パッドを覆っており、
前記パッシベーション膜には、前記第５パッドを露出させる開口部が形成され、かつ前記第６パッドを露出させる開口部が形成されない、請求項１０に記載の半導体装置。
パッシベーション膜とをさらに備え、
前記第５コイル及び前記第６コイルは、平面視において前記第６パッドを介して互いに隣接しており、かつ前記第６パッドを介して互いに電気的に直列に接続されており、
前記パッシベーション膜は、前記第５コイル、前記第６コイル、前記第７コイル、前記第８コイル、前記第１パッド、前記第２パッド、前記第３パッド、前記第４パッド、前記第５パッド及び前記第６パッドを覆っており、
前記パッシベーション膜には、前記第５パッドを露出させる開口部が形成され、かつ前記第６パッドを露出させる開口部が形成されない、請求項１０に記載の半導体装置。
【請求項12】
断面視において、前記第１コイルと前記第５コイルとの間の距離、前記第２コイルと前記第６コイルとの間の距離、前記第３コイルと前記第７コイルとの間の距離又は前記第４コイルと前記第８コイルとの間の距離は、６μｍ以上１０μｍ以下である、請求項１０に記載の半導体装置。
【請求項13】
断面視において、前記第１コイルと前記第５コイルとの間の距離、前記第２コイルと前記第６コイルとの間の距離、前記第３コイルと前記第７コイルとの間の距離又は前記第４コイルと前記第８コイルとの間の距離は、１０μｍ以上１４μｍ以下である、請求項１０に記載の半導体装置。
【請求項14】
前記第１コイル及び前記第５コイルは、平面視において互いに重なっており、
前記第２コイル及び前記第６コイルは、平面視において互いに重なっており、
前記第３コイル及び前記第７コイルは、平面視において互いに重なっており、
前記第４コイル及び前記第８コイルは、平面視において互いに重なっている、請求項１０に記載の半導体装置。
前記第２コイル及び前記第６コイルは、平面視において互いに重なっており、
前記第３コイル及び前記第７コイルは、平面視において互いに重なっており、
前記第４コイル及び前記第８コイルは、平面視において互いに重なっている、請求項１０に記載の半導体装置。
【請求項15】
前記第１コイル及び前記第５コイルは、磁気的に互いに結合されており、
前記第２コイル及び前記第６コイルは、磁気的に互いに結合されており、
前記第３コイル及び前記第７コイルは、磁気的に互いに結合されており、
前記第４コイル及び前記第８コイルは、磁気的に互いに結合されている、請求項１０に記載の半導体装置。
前記第２コイル及び前記第６コイルは、磁気的に互いに結合されており、
前記第３コイル及び前記第７コイルは、磁気的に互いに結合されており、
前記第４コイル及び前記第８コイルは、磁気的に互いに結合されている、請求項１０に記載の半導体装置。
【請求項16】
前記引き出し線及び前記第５パッドは、基準電位に接続される、請求項１０に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体装置に関する。
【背景技術】
【0002】
国際公開第２０１４／０９７４２５号（特許文献１）には、半導体装置が記載されている。特許文献１に記載の半導体装置は、絶縁層を介して対向しているコイルで構成されているトランスフォーマを有する。絶縁層を介して対向しているコイルで構成されているトランスフォーマを有する他の半導体装置として、特開２０１１－０８２２１２号公報（特許文献２）に記載の半導体装置がある。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】国際公開第２０１４／０９７４２５号
【特許文献2】特開２０１１－０８２２１２号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１及び特許文献２には、受信コイルが送信コイルの上層にあるトランスフォーマの例が示されているに過ぎない。その他の課題及び新規な特徴は、本明細書の記載及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【0005】
本開示の半導体装置は、半導体基板と、第１コイル、第２コイル、第３コイル及び第４コイルと、引き出し線と、絶縁層とを備えている。引き出し線は、半導体基板上において第１コイル及び第２コイルと同層に形成されている。第１コイル及び第２コイルは、平面視において引き出し線を介して互いに隣接しており、かつ引き出し線を介して互いに電気的に直列に接続されている。絶縁層は、第１コイル、第２コイル及び引き出し線を覆っている。第３コイルは、絶縁層を介して第１コイルと対向するように、第１コイル上に形成されている。第４コイルは、絶縁層を介して第２コイルと対向するように、第２コイル上に形成されている。第３コイル及び第４コイルは、平面視において互いに隣接しており、かつ互いに電気的に接続されている。
【発明の効果】
【0006】
本開示の半導体装置によると、送信コイルが受信コイルの上層にあるトランスフォーマにおいて送信コイルに常時電流が流れることによる送信コイルの発熱を抑制することが可能である。
【図面の簡単な説明】
【0007】
【図1】半導体装置ＤＥＶ１のブロック図である。
【図2】制御回路ＣＣから駆動回路ＤＲへの信号の伝送例を示す説明図である。
【図3】半導体チップＣＨＰ３の第１平面図である。
【図4】半導体チップＣＨＰ３の第２平面図である。
【図6】半導体チップＣＨＰ３の製造工程図である。
【図7】第１絶縁膜形成工程Ｓ２を説明する断面図である。
【図8】配線形成工程Ｓ３を説明する断面図である。
【図9】第２絶縁膜形成工程Ｓ４を説明する断面図である。
【図10】ビアプラグ形成工程Ｓ５を説明する断面図である。
【図11】第１コイル形成工程Ｓ６を説明する断面図である。
【図12】絶縁層形成工程Ｓ７を説明する断面図である。
【図13】第２コイル形成工程Ｓ８を説明する断面図である。
【図14】半導体装置ＤＥＶ２における半導体チップＣＨＰ３の平面図である。
【図15】半導体装置ＤＥＶ３における半導体チップＣＨＰ３の平面図である。
【発明を実施するための形態】
【0008】
本開示の実施形態を、図面を参照しながら説明する。以下の図面では、同一又は相当する部分に同一の参照符号を付し、重複する説明は繰り返さないものとする。
【0009】
（第１実施形態）
第１実施形態に係る半導体装置を説明する。第１実施形態に係る半導体装置を、半導体装置ＤＥＶ１とする。
第１実施形態に係る半導体装置を説明する。第１実施形態に係る半導体装置を、半導体装置ＤＥＶ１とする。
【0010】
（半導体装置ＤＥＶ１の構成）
以下に、半導体装置ＤＥＶ１の構成を説明する。
以下に、半導体装置ＤＥＶ１の構成を説明する。
【0011】
＜半導体装置ＤＥＶ１の概略構成＞
以下に、半導体装置ＤＥＶ１の概略構成を説明する。
以下に、半導体装置ＤＥＶ１の概略構成を説明する。
【0012】
【0013】
半導体チップＣＨＰ１は、制御回路ＣＣと、送信回路ＴＸ１と、受信回路ＲＸ２とを有している、半導体チップＣＨＰ２は、駆動回路ＤＲと、受信回路ＲＸ１と、送信回路ＴＸ２とを有している。制御回路ＣＣには、送信回路ＴＸ１及び受信回路ＲＸ２が電気的に接続されている。駆動回路ＤＲには、受信回路ＲＸ１及び送信回路ＴＸ２が電気的に接続されている。
【0014】
半導体チップＣＨＰ３は、トランスフォーマＴＲ１と、トランスフォーマＴＲ２と、引き出し線ＰＬ１及び引き出し線ＰＬ２とを有している。
【0015】
トランスフォーマＴＲ１は、送信コイルＣＬ１と、受信コイルＣＬ２とを有している。送信コイルＣＬ１はコイルＣＬ１１及びコイルＣＬ１２を有しており、受信コイルＣＬ２はコイルＣＬ２１及びコイルＣＬ２２を有している。送信コイルＣＬ１及び受信コイルＣＬ２は、それぞれ、送信回路ＴＸ１及び受信回路ＲＸ１に電気的に接続されている。
【0016】
より具体的には、コイルＣＬ１１の一方の端部が送信回路ＴＸ１に電気的に接続されており、コイルＣＬ１１の他方の端部がコイルＣＬ１２の一方の端部に電気的に接続されており、コイルＣＬ１２の他方の端部が送信回路ＴＸ１に電気的に接続されている。また、コイルＣＬ２１の一方の端部が受信回路ＲＸ１に電気的に接続されており、コイルＣＬ２１の他方の端部が引き出し線ＰＬ１を介してコイルＣＬ２２の一方の端部に電気的に接続されており、コイルＣＬ２２の他方の端部が受信回路ＲＸ１に電気的に接続されている。引き出し線ＰＬ１には、基準電位に接続される。なお、基準電位は、例えばグランド電位である。
【0017】
トランスフォーマＴＲ２は、送信コイルＣＬ３と、受信コイルＣＬ４とを有している。送信コイルＣＬ３はコイルＣＬ３１及びコイルＣＬ３２を有しており、受信コイルＣＬ４はコイルＣＬ４１及びコイルＣＬ４２を有している。送信コイルＣＬ３及び受信コイルＣＬ４は、それぞれ、送信回路ＴＸ２及び受信回路ＲＸ２に電気的に接続されている。
【0018】
より具体的には、コイルＣＬ３１の一方の端部が送信回路ＴＸ２に電気的に接続されており、コイルＣＬ３１の他方の端部がコイルＣＬ３２の一方の端部に電気的に接続されており、コイルＣＬ３２の他方の端部が送信回路ＴＸ２に電気的に接続されている。また、コイルＣＬ４１の一方の端部が受信回路ＲＸ２に電気的に接続されており、コイルＣＬ４１の他方の端部が引き出し線ＰＬ２を介してコイルＣＬ４２の一方の端部に電気的に接続されており、コイルＣＬ４２の他方の端部が受信回路ＲＸ２に電気的に接続されている。引き出し線ＰＬ２には、基準電位に接続される。
【0019】
半導体装置ＤＥＶ１では、送信回路ＴＸ１、トランスフォーマＴＲ１及び受信回路ＲＸ１により、制御回路ＣＣから駆動回路ＤＲに信号が伝達される。また、半導体装置ＤＥＶ１では、送信回路ＴＸ２、トランスフォーマＴＲ２及び受信回路ＲＸ２により、駆動回路ＤＲから制御回路ＣＣに信号が伝達される。
【0020】
図２は、制御回路ＣＣから駆動回路ＤＲへの信号の伝送例を示す説明図である。図２に示されているように、制御回路ＣＣは、送信回路ＴＸ１に信号ＳＧ１が入力する。信号ＳＧ１は、方形波である。送信回路ＴＸ１は、信号ＳＧ１を信号ＳＧ２に変調し、信号ＳＧ２を送信コイルＣＬ１に送る。信号ＳＧ２が送信コイルＣＬ１に流れると、信号ＳＧ２に応じた信号ＳＧ３が、誘導起電力により受信コイルＣＬ２に流れる。受信回路ＲＸ１は、信号ＳＧ３を増幅するとともに信号ＳＧ４（方形波）に復調した上で、駆動回路ＤＲに出力する。このようにして、制御回路ＣＣから駆動回路ＤＲに信号が伝送される。なお、駆動回路ＤＲから制御回路ＣＣへの信号の伝送も、同様に行われる。このように、半導体装置ＤＥＶ１では、送信回路ＴＸ１と受信回路ＲＸ１との間の信号伝達及び送信回路ＴＸ２と受信回路ＲＸ２との間の信号伝達は、パルス通信方式により行われる。
【0021】
＜半導体チップＣＨＰ３の詳細構成＞
以下に、半導体チップＣＨＰ３の詳細構成を説明する。
以下に、半導体チップＣＨＰ３の詳細構成を説明する。
【0022】
図３は、半導体チップＣＨＰ３の第１平面図である。図４は、半導体チップＣＨＰ３の第２平面図である。図５は、図４のＶ－Ｖにおける断面図である。図３、図４及び図５に示されているように、半導体チップＣＨＰ３は、半導体基板ＳＵＢと、絶縁膜ＩＦ１と、配線ＷＬ１、配線ＷＬ２、配線ＷＬ３及び配線ＷＬ４と、絶縁膜ＩＦ２と、ビアプラグＶＰ１、ビアプラグＶＰ２、ビアプラグＶＰ３、ビアプラグＶＰ４と、ビアプラグＶＰ５、ビアプラグＶＰ６、ビアプラグＶＰ７及びビアプラグＶＰ８と、送信コイルＣＬ１と、受信コイルＣＬ４と、配線ＷＬ５、配線ＷＬ６、配線ＷＬ７及び配線ＷＬ８と、引き出し線ＰＬ２と、絶縁層ＩＬと、受信コイルＣＬ２と、引き出し線ＰＬ１と、送信コイルＣＬ３と、パッドＰＤ１、パッドＰＤ２、パッドＰＤ３、パッドＰＤ４及びパッドＰＤ５と、ガードリングＧＲと、パッシベーション膜ＰＦとを有している。
【0023】
半導体基板ＳＵＢの構成材料は、例えば単結晶のシリコンである。絶縁膜ＩＦ１は、半導体基板ＳＵＢ上に配置されている。絶縁膜ＩＦ１の構成材料は、例えば、シリコン酸化物である。配線ＷＬ１、配線ＷＬ２、配線ＷＬ３及び配線ＷＬ４は、絶縁膜ＩＦ１上に配置されている。配線ＷＬ１、配線ＷＬ２、配線ＷＬ３及び配線ＷＬ４の構成材料は、例えば、アルミニウム又はアルミニウム合金である。絶縁膜ＩＦ２は、配線ＷＬ１、配線ＷＬ２、配線ＷＬ３及び配線ＷＬ４を覆うように、絶縁膜ＩＦ１上に配置されている。
【0024】
絶縁膜ＩＦ２中には、ビアプラグＶＰ１、ビアプラグＶＰ２、ビアプラグＶＰ３、ビアプラグＶＰ４、ビアプラグＶＰ５、ビアプラグＶＰ６、ビアプラグＶＰ７及びビアプラグＶＰ８が埋め込まれている。ビアプラグＶＰ１、ビアプラグＶＰ２、ビアプラグＶＰ３、ビアプラグＶＰ４、ビアプラグＶＰ５、ビアプラグＶＰ６、ビアプラグＶＰ７及びビアプラグＶＰ８の構成材料は、例えば、タングステンである。
【0025】
送信コイルＣＬ１（コイルＣＬ１１、コイルＣＬ１２）、受信コイルＣＬ４（コイルＣＬ４１、コイルＣＬ４２）及び引き出し線ＰＬ２は、絶縁膜ＩＦ２上に配置されている。このことを別の観点から言えば、コイルＣＬ１１、コイルＣＬ１２、コイルＣＬ４１、コイルＣＬ４２及び引き出し線ＰＬ２は、半導体基板ＳＵＢ上において、同層に形成されていることになる。コイルＣＬ１１、コイルＣＬ１２、コイルＣＬ４１、コイルＣＬ４２及び引き出し線ＰＬ２の構成材料は、例えば、アルミニウム又はアルミニウム合金である。
【0026】
コイルＣＬ１１及びコイルＣＬ１２は、平面視において渦巻状に巻回されている。コイルＣＬ１１及びコイルＣＬ１２は、平面視において、互いに隣接している。コイルＣＬ１１及びコイルＣＬ１２は、互いに電気的に直列に接続されている。より具体的には、コイルＣＬ１１の最外周にある端部とコイルＣＬ１２の最外周にある端部は、互いに電気的に接続されている。コイルＣＬ１１とコイルＣＬ１２との間には、コイルＣＬ１１、コイルＣＬ１２、コイルＣＬ４１、コイルＣＬ４２及び引き出し線ＰＬ２と同層の他の引き出し線が形成されていない。このことを別の観点から言えば、コイルＣＬ１１及びコイルＣＬ１２は、平面視において、互いに直接隣接している。
【0027】
コイルＣＬ１１の最内周にある端部は、ビアプラグＶＰ１により配線ＷＬ１に電気的に接続されている。コイルＣＬ１２の最内周にある端部は、ビアプラグＶＰ２により配線ＷＬ２に電気的に接続されている。コイルＣＬ４１の最内周にある端部は、ビアプラグＶＰ３により配線ＷＬ３に電気的に接続されている。コイルＣＬ４２の最外周にある端部は、ビアプラグＶＰ４により配線ＷＬ４に電気的に接続されている。なお、引き出し線ＰＬ２は、絶縁層ＩＬ上に配置されているパッド（図示せず）に電気的に接続されている。
【0028】
配線ＷＬ５、配線ＷＬ６、配線ＷＬ７及び配線ＷＬ８は、絶縁膜ＩＦ２上に配置されている。配線ＷＬ５、配線ＷＬ６、配線ＷＬ７及び配線ＷＬ８の構成材料は、例えばアルミニウム又はアルミニウム合金である。配線ＷＬ５はビアプラグＶＰ５により配線ＷＬ１に電気的に接続されており、配線ＷＬ６はビアプラグＶＰ６により配線ＷＬ２に電気的に接続されている。配線ＷＬ７はビアプラグＶＰ７により配線ＷＬ３に電気的に接続されており、配線ＷＬ８はビアプラグＶＰ８により配線ＷＬ４に電気的に接続されている。なお、配線ＷＬ５、配線ＷＬ６、配線ＷＬ７及び配線ＷＬ８は、それぞれ、絶縁層ＩＬ上に配置されているパッド（図示せず）に電気的に接続されている。
【0029】
コイルＣＬ１１は、平面視において、最内周から最外周に向かって反時計回りに巻回されている。コイルＣＬ１２は、平面視において、最外周から最内周に向かって時計回りに巻回されている。すなわち、コイルＣＬ１１の巻回方向は、コイルＣＬ１２の巻回方向と逆向きであってもよい。このことを別の観点から言えば、コイルＣＬ１１及びコイルＣＬ１２は、直列相助（Serial Aiding）構成になっている。
【0030】
コイルＣＬ４１及びコイルＣＬ４２は、平面視において渦巻状に巻回されている。コイルＣＬ４１及びコイルＣＬ４２は、平面視において、互いに隣接している。コイルＣＬ４１及びコイルＣＬ４２は、互いに電気的に直列に接続されている。より具体的には、コイルＣＬ４１の最外周にある端部とコイルＣＬ４２の最外周にある端部は、互いに電気的に接続されている。コイルＣＬ４１とコイルＣＬ４２との間には、引き出し線ＰＬ２が形成されている。このことを別の観点から言えば、コイルＣＬ４１及びコイルＣＬ４２は、平面視において引き出し線ＰＬ２を介して互いに隣接しており、引き出し線ＰＬ２を介して電気的に直列に接続されている。
【0031】
コイルＣＬ４１は、平面視において、最内周から最外周に向かって反時計回りに巻回されている。コイルＣＬ４２は、平面視において、最外周から最内周に向かって時計回りに巻回されている。すなわち、コイルＣＬ４１の巻回方向は、コイルＣＬ４２の巻回方向と逆向きであってもよい。このことを別の観点から言えば、コイルＣＬ４１及びコイルＣＬ４２は、直列相助構成になっている。
【0032】
絶縁層ＩＬは、コイルＣＬ１１、コイルＣＬ１２、コイルＣＬ４１、コイルＣＬ４２、引き出し線ＰＬ２、配線ＷＬ５、配線ＷＬ６、配線ＷＬ６、配線ＷＬ７及び配線ＷＬ８を覆うように、絶縁膜ＩＦ２上に配置されている。図示されていないが、絶縁層ＩＬは、複数の絶縁膜を積層することで構成されていてもよい。絶縁層ＩＬを構成している各々の絶縁膜の構成材料は、例えばシリコン酸化物である。
【0033】
受信コイルＣＬ２（コイルＣＬ２１、コイルＣＬ２２）、送信コイルＣＬ３（コイルＣＬ３１、コイルＣＬ３２）及び引き出し線ＰＬ１は、絶縁層ＩＬ上に配置されている。コイルＣＬ２１、コイルＣＬ２２、コイルＣＬ３１、コイルＣＬ３２及び引き出し線ＰＬ１の構成材料は、例えば、アルミニウム又はアルミニウム合金である。
【0034】
コイルＣＬ２１及びコイルＣＬ２２は、絶縁層ＩＬを介して、コイルＣＬ１１及びコイルＣＬ１２とそれぞれ対向している。このことを別の観点から言えば、コイルＣＬ２１及びコイルＣＬ２２は、平面視において、コイルＣＬ１１及びコイルＣＬ１２と重なっている。このことをさらに別の観点から言えば、コイルＣＬ２１及びコイルＣＬ２２は、それぞれ、コイルＣＬ１１及びコイルＣＬ１２と磁気結合されている。なお、上記のようにコイルＣＬ２１及びコイルＣＬ２２は絶縁層ＩＬ上にあるため、コイルＣＬ２１及びコイルＣＬ２２は、絶縁層ＩＬを介して、それぞれコイルＣＬ１１上及びコイルＣＬ１２上に配置されていることになる。
【0035】
コイルＣＬ２１及びコイルＣＬ２２は、平面視において渦巻状に巻回されている。コイルＣＬ２１及びコイルＣＬ２２は、平面視において、互いに隣接している。コイルＣＬ２１及びコイルＣＬ２２は、互いに電気的に直列に接続されている。より具体的には、コイルＣＬ２１の最外周にある端部とコイルＣＬ２２の最外周にある端部は、互いに電気的に接続されている。コイルＣＬ２１とコイルＣＬ２２との間には、引き出し線ＰＬ１が形成されている。このことを別の観点から言えば、コイルＣＬ２１及びコイルＣＬ２２は、平面視において引き出し線ＰＬ１を介して互いに隣接しており、引き出し線ＰＬ１を介して電気的に直列に接続されている。
【0036】
コイルＣＬ２１は、平面視において、最内周から最外周に向かって反時計回りに巻回されている。コイルＣＬ２２は、平面視において、最外周から最内周に向かって時計回りに巻回されている。すなわち、コイルＣＬ２１の巻回方向は、コイルＣＬ２２の巻回方向と逆向きであってもよい。このことを別の観点から言えば、コイルＣＬ２１及びコイルＣＬ２２は、直列相助構成になっている。
【0037】
コイルＣＬ３１及びコイルＣＬ３２は、絶縁層ＩＬを介して、コイルＣＬ４１及びコイルＣＬ４２とそれぞれ対向している。このことを別の観点から言えば、コイルＣＬ３１及びコイルＣＬ３２は、平面視において、コイルＣＬ４１及びコイルＣＬ４２と重なっている。このことをさらに別の観点から言えば、コイルＣＬ３１及びコイルＣＬ３２は、それぞれ、コイルＣＬ４１及びコイルＣＬ４２と磁気結合されている。なお、上記のようにコイルＣＬ３１及びコイルＣＬ３２は絶縁層ＩＬ上にあるため、コイルＣＬ３１及びコイルＣＬ３２は、絶縁層ＩＬを介して、それぞれコイルＣＬ４１上及びコイルＣＬ４２上に配置されていることになる。
【0038】
コイルＣＬ３１及びコイルＣＬ３２は、平面視において渦巻状に巻回されている。コイルＣＬ３１及びコイルＣＬ３２は、平面視において、互いに隣接している。コイルＣＬ３１及びコイルＣＬ３２は、互いに電気的に直列に接続されている。より具体的には、コイルＣＬ３１の最外周にある端部とコイルＣＬ３２の最外周にある端部は、互いに電気的に接続されている。コイルＣＬ３１とコイルＣＬ３２との間には、コイルＣＬ２１、コイルＣＬ２２、コイルＣＬ３１、コイルＣＬ３２及び引き出し線ＰＬ１と同層の他の引き出し線が形成されていない。このことを別の観点から言えば、コイルＣＬ３１及びコイルＣＬ３２は、平面視において、互いに直接隣接している。
【0039】
コイルＣＬ３１は、平面視において、最内周から最外周に向かって反時計回りに巻回されている。コイルＣＬ３２は、平面視において、最外周から最内周に向かって時計回りに巻回されている。すなわち、コイルＣＬ３１の巻回方向は、コイルＣＬ３２の巻回方向と逆向きであってもよい。このことを別の観点から言えば、コイルＣＬ３１及びコイルＣＬ３２は、直列相助構成になっている。
【0040】
コイルＣＬ１１とコイルＣＬ２１との間の距離又はコイルＣＬ１２とコイルＣＬ２２との間の距離は、例えば、６μｍ以上１０μｍ以下である。コイルＣＬ１１とコイルＣＬ２１との間の距離又はコイルＣＬ１２とコイルＣＬ２２との間の距離は、１０μｍ以上１４μｍ以下であってもよい。コイルＣＬ４１とコイルＣＬ３１との間の距離又はコイルＣＬ４２とコイルＣＬ３２との間の距離は、例えば、６μｍ以上１０μｍ以下である。コイルＣＬ４１とコイルＣＬ３１との間の距離又はコイルＣＬ４２とコイルＣＬ３２との間の距離は、１０μｍ以上１４μｍ以下であってもよい。
【0041】
パッドＰＤ１、パッドＰＤ２、パッドＰＤ３、パッドＰＤ４及びパッドＰＤ５は、絶縁層ＩＬ上に配置されている。パッドＰＤ１、パッドＰＤ２、パッドＰＤ３、パッドＰＤ４及びパッドＰＤ５の構成材料は、例えば、アルミニウム又はアルミニウム合金である。パッドＰＤ１は、コイルＣＬ２１の最内周の端部に接続されている。パッドＰＤ２は、コイルＣＬ２２の最内周の端部に接続されている。パッドＰＤ３は、コイルＣＬ３１の最内周の端部に接続されている。パッドＰＤ４は、コイルＣＬ３２の最内周の端部に接続されている。パッドＰＤ５は、コイルＣＬ２１及びコイルＣＬ２２とは反対側の引き出し線ＰＬ１の端部に接続されている。
【0042】
ガードリングＧＲは、絶縁層ＩＬ上に配置されている。ガードリングＧＲは、第１部分ＧＲ１と、第２部分ＧＲ２とを有している。第１部分ＧＲ１は、平面視において、受信コイルＣＬ２を取り囲んでいる。第２部分ＧＲ２は、平面視において、送信コイルＣＬ３を取り囲んでいる。パッドＰＤ５は、ガードリングＧＲ（第１部分ＧＲ１）に接している。そのため、ガードリングＧＲは、引き出し線ＰＬ１と同様に基準電位に接続される。ガードリングＧＲの構成材料は、例えば、アルミニウム又はアルミニウム合金である。
【0043】
パッシベーション膜ＰＦは、受信コイルＣＬ２（コイルＣＬ２１、コイルＣＬ２２）、送信コイルＣＬ３（コイルＣＬ３１、コイルＣＬ３２）、引き出し線ＰＬ１、パッドＰＤ１、パッドＰＤ２、パッドＰＤ３、パッドＰＤ４、パッドＰＤ５及びガードリングＧＲを覆うように、絶縁層ＩＬ上に配置されている。パッシベーション膜ＰＦの開口部からは、パッドＰＤ１、パッドＰＤ２、パッドＰＤ３、パッドＰＤ４及びパッドＰＤ５が露出されている。パッシベーション膜ＰＦの構成材料は、例えばシリコン窒化物である。
【0044】
＜半導体チップＣＨＰ３の製造方法＞
以下に、半導体チップＣＨＰ３の製造方法を説明する。
以下に、半導体チップＣＨＰ３の製造方法を説明する。
【0045】
図６は、半導体チップＣＨＰ３の製造工程図である。図６に示されているように、半導体チップＣＨＰ３の製造方法は、準備工程Ｓ１と、第１絶縁膜形成工程Ｓ２と、配線形成工程Ｓ３と、第２絶縁膜形成工程Ｓ４と、ビアプラグ形成工程Ｓ５と、第１コイル形成工程Ｓ６と、絶縁層形成工程Ｓ７と、第２コイル形成工程Ｓ８と、パッシベーション膜形成工程Ｓ９とを有している。
【0046】
準備工程Ｓ１では、半導体基板ＳＵＢが準備される。準備工程Ｓ１の後には、第１絶縁膜形成工程Ｓ２が行われる。図７は、第１絶縁膜形成工程Ｓ２を説明する断面図である。図７に示されているように、第１絶縁膜形成工程Ｓ２では、例えばＣＶＤ（Chemical Vapor Deposition）法により、半導体基板ＳＵＢ上に絶縁膜ＩＦ１が形成される。第１絶縁膜形成工程Ｓ２の後には、配線形成工程Ｓ３が行われる。
【0047】
図８は、配線形成工程Ｓ３を説明する断面図である。図８に示されているように、配線形成工程Ｓ３では、絶縁膜ＩＦ１上に配線ＷＬ１、配線ＷＬ２、配線ＷＬ３及び配線ＷＬ４が形成される。配線形成工程Ｓ３では、第１に、配線ＷＬ１、配線ＷＬ２、配線ＷＬ３及び配線ＷＬ４の構成材料が、例えばスパッタリング法により成膜される。第２に、成膜された配線ＷＬ１、配線ＷＬ２、配線ＷＬ３及び配線ＷＬ４の構成材料が、例えばフォトリソグラフィ法で形成されたレジストパターンをマスクとするドライエッチングによりパターンニングされる。配線形成工程Ｓ３の後には、第２絶縁膜形成工程Ｓ４が行われる。
【0048】
図９は、第２絶縁膜形成工程Ｓ４を説明する断面図である。第２絶縁膜形成工程Ｓ４では、図９に示されているように、絶縁膜ＩＦ２が、配線ＷＬ１、配線ＷＬ２、配線ＷＬ３及び配線ＷＬ４を覆うように、絶縁膜ＩＦ１上に形成される。第２絶縁膜形成工程Ｓ４では、第１に、絶縁膜ＩＦ２の構成材料が、例えばＣＶＤ法で成膜される。第２に、成膜された絶縁膜ＩＦ２の構成材料が、例えばＣＭＰ（Chemical Mechanical Polishing）法により平坦化される。第２絶縁膜形成工程Ｓ４の後には、ビアプラグ形成工程Ｓ５が行われる。
【0049】
図１０は、ビアプラグ形成工程Ｓ５を説明する断面図である。図１０に示されているように、ビアプラグ形成工程Ｓ５では、絶縁膜ＩＦ２中にビアプラグＶＰ１、ビアプラグＶＰ２、ビアプラグＶＰ３、ビアプラグＶＰ４、ビアプラグＶＰ５、ビアプラグＶＰ６、ビアプラグＶＰ７及びビアプラグＶＰ８が埋め込まれる。ビアプラグ形成工程Ｓ５では、第１に、フォトリソグラフィ法で形成されたレジストパターンをマスクとするドライエッチングにより、絶縁膜ＩＦ２にビアホールが形成される。第２に、ビアプラグＶＰ１、ビアプラグＶＰ２、ビアプラグＶＰ３、ビアプラグＶＰ４、ビアプラグＶＰ５、ビアプラグＶＰ６、ビアプラグＶＰ７及びビアプラグＶＰ８の構成材料が、例えばＣＶＤ法により、ビアホールに埋め込まれる。
【0050】
第３に、ビアホールからはみ出したビアプラグＶＰ１、ビアプラグＶＰ２、ビアプラグＶＰ３、ビアプラグＶＰ４、ビアプラグＶＰ５、ビアプラグＶＰ６、ビアプラグＶＰ７及びビアプラグＶＰ８の構成材料が、例えばＣＭＰ法により除去される。ビアプラグ形成工程Ｓ５の後には、第１コイル形成工程Ｓ６が行われる。
【0051】
図１１は、第１コイル形成工程Ｓ６を説明する断面図である。図１１に示されているように、第１コイル形成工程Ｓ６では、送信コイルＣＬ１、受信コイルＣＬ４、引き出し線ＰＬ２、配線ＷＬ５、配線ＷＬ６、配線ＷＬ７及び配線ＷＬ８が絶縁膜ＩＦ２上に形成される。第１コイル形成工程Ｓ６では、第１に、送信コイルＣＬ１、受信コイルＣＬ４、引き出し線ＰＬ２、配線ＷＬ５、配線ＷＬ６、配線ＷＬ７及び配線ＷＬ８の構成材料が、例えばスパッタリングにより成膜される。第２に、成膜された送信コイルＣＬ１、受信コイルＣＬ４、引き出し線ＰＬ２、配線ＷＬ５、配線ＷＬ６、配線ＷＬ７及び配線ＷＬ８の構成材料が、例えばフォトリソグラフィ法で形成されたレジストパターンをマスクとするドライエッチングによりパターンニングされる。第１コイル形成工程Ｓ６の後には、絶縁層形成工程Ｓ７が行われる。
【0052】
図１２は、絶縁層形成工程Ｓ７を説明する断面図である。絶縁層形成工程Ｓ７では、図１２に示されているように、送信コイルＣＬ１、受信コイルＣＬ４、引き出し線ＰＬ２、配線ＷＬ５、配線ＷＬ６、配線ＷＬ７及び配線ＷＬ８を覆うように、絶縁膜ＩＦ２上に絶縁層ＩＬが形成される。絶縁層ＩＬは、第２絶縁膜形成工程Ｓ４と同様の工程が繰り返されることにより形成される。絶縁層形成工程Ｓ７の後には、第２コイル形成工程Ｓ８が行われる。
【0053】
図１３は、第２コイル形成工程Ｓ８を説明する断面図である。図１１に示されているように、第２コイル形成工程Ｓ８では、受信コイルＣＬ２、送信コイルＣＬ３、引き出し線ＰＬ１、パッドＰＤ１からパッドＰＤ５及びガードリングＧＲが絶縁層ＩＬ上に形成される。第２コイル形成工程Ｓ８では、第１に、受信コイルＣＬ２、送信コイルＣＬ３、引き出し線ＰＬ１、パッドＰＤ１からパッドＰＤ５及びガードリングＧＲの構成材料が、例えばスパッタリングにより成膜される。第２に、成膜された受信コイルＣＬ２、送信コイルＣＬ３、引き出し線ＰＬ１、パッドＰＤ１からパッドＰＤ５及びガードリングＧＲの構成材料が、例えばフォトリソグラフィ法で形成されたレジストパターンをマスクとするドライエッチングによりパターンニングされる。第２コイル形成工程Ｓ８の後には、パッシベーション膜形成工程Ｓ９が行われる。
【0054】
パッシベーション膜形成工程Ｓ９では、受信コイルＣＬ２、送信コイルＣＬ３、引き出し線ＰＬ１、パッドＰＤ１からパッドＰＤ５及びガードリングＧＲを覆うように、絶縁層ＩＬ上にパッシベーション膜ＰＦが形成される。パッシベーション膜形成工程Ｓ９では、第１に、パッシベーション膜ＰＦの構成材料が、例えばＣＶＤ法により成膜される。第２に、パッシベーション膜ＰＦの構成材料が、例えばフォトリソグラフィ法で形成されたレジストパターンをマスクとするドライエッチングによりパターンニングされる。以上により、図３から図５に示されている半導体チップＣＨＰ３の構造が形成される。
【0055】
＜半導体装置ＤＥＶ１の効果＞
以下に、半導体装置ＤＥＶ１の効果を説明する。
以下に、半導体装置ＤＥＶ１の効果を説明する。
【0056】
半導体装置ＤＥＶ１は、トランスフォーマＴＲ１及びトランスフォーマＴＲ２が半導体チップＣＨＰ３に集約されている。半導体チップＣＨＰ３にはトランジスタ等の半導体素子が形成されないため、半導体チップＣＨＰ３の製造プロセスをトランスフォーマＴＲ１及びトランスフォーマＴＲ２に合わせて最適化することが可能となる。
【0057】
半導体装置ＤＥＶ１では、コイルＣＬ１１とコイルＣＬ１２との間に、引き出し線が形成されていない。また、半導体装置ＤＥＶ１では、コイルＣＬ３１とコイルＣＬ３２との間に引き出し線が形成されていない。そのため、コイルＣＬ１１、コイルＣＬ１２、コイルＣＬ３１及びコイルＣＬ３２に常時電流が流れない（送信時のみ電流が流れる）。そのため、半導体装置ＤＥＶ１によると、半導体チップＣＨＰ３の発熱を抑制することが可能である。また、半導体チップＣＨＰ３の発熱が抑制される結果、コイルＣＬ１１、コイルＣＬ１２、コイルＣＬ３１及びコイルＣＬ３２にエレクトロマイグレーションが生じることも抑制可能である。
【0058】
半導体装置ＤＥＶ１では、コイルＣＬ２１とコイルＣＬ２２との間に引き出し線ＰＬ１が形成されており、コイルＣＬ４１とコイルＣＬ４２との間に引き出し線ＰＬ２が形成されている。そして、引き出し線ＰＬ１及び引き出し線ＰＬ２は、基準電位に接続される。そのため、半導体装置ＤＥＶ１では、コイルＣＬ２１とコイルＣＬ２２との接続部及びコイルＣＬ４１とコイルＣＬ４２との間の接続部における電位を安定化させることが可能である。半導体装置ＤＥＶ１では、コイルＣＬ１１及びコイルＣＬ１２（コイルＣＬ３１及びコイルＣＬ３２）を直列相助構成とすることにより、コモンモードノイズを抑制することが可能である。
【0059】
（第２実施形態）
第２実施形態に係る半導体装置を説明する。第２実施形態に係る半導体装置を、半導体装置ＤＥＶ２とする。ここでは、半導体装置ＤＥＶ１と異なる点を主に説明し、重複する説明は繰り返さないものとする。
第２実施形態に係る半導体装置を説明する。第２実施形態に係る半導体装置を、半導体装置ＤＥＶ２とする。ここでは、半導体装置ＤＥＶ１と異なる点を主に説明し、重複する説明は繰り返さないものとする。
【0060】
＜半導体装置ＤＥＶ２の構成＞
以下に、半導体装置ＤＥＶ２の構成を説明する。
以下に、半導体装置ＤＥＶ２の構成を説明する。
【0061】
半導体装置ＤＥＶ２は、半導体チップＣＨＰ１と、半導体チップＣＨＰ２と、半導体チップＣＨＰ３とを有している。この点に関して、半導体装置ＤＥＶ２の構成は、半導体装置ＤＥＶ１の構成と共通している。
【0062】
図１４は、半導体装置ＤＥＶ２における半導体チップＣＨＰ３の平面図である。図１４に示されているように、半導体装置ＤＥＶ２では、半導体チップＣＨＰ３が、引き出し線ＰＬ１を有していない。代わりに、半導体装置ＤＥＶ２では、コイルＣＬ２１及びコイルＣＬ２２が、平面視においてパッドＰＤ５を介して互いに隣接しており、かつパッドＰＤ５を介して互いに電気的に直列に接続されている。
【0063】
また、半導体装置ＤＥＶ２は、半導体チップＣＨＰ３がパッドＰＤ６をさらに有している。パッドＰＤ６は、絶縁層ＩＬ上に配置されている。パッドＰＤ６の構成材料は、例えば、アルミニウム又はアルミニウム合金である。半導体装置ＤＥＶ２では、コイルＣＬ３１及びコイルＣＬ３２が、平面視においてパッドＰＤ６を介して隣接しており、かつパッドＰＤ６を介して電気的に直列に接続されている。但し、パッドＰＤ６は基準電位に接続されないため、パッシベーション膜ＰＦからパッドＰＤ６が露出していない。
【0064】
半導体装置ＤＥＶ２では、パッドＰＤ２がコイルＣＬ２１とコイルＣＬ２２との間に形成されている結果、パッドＰＤ５がガードリングＧＲ（第１部分ＧＲ１）から離間している。半導体装置ＤＥＶ２では、ガードリングＧＲが、第１部分ＧＲ１と第２部分ＧＲ２とを接続している接続部分ＧＲ３をさらに有している。図示されていないが、半導体装置ＤＥＶ２では、接続部分ＧＲ３がパッシベーション膜ＰＦから露出していることにより、ガードリングＧＲに基準電位が供給されることになる。これらの点に関して、半導体装置ＤＥＶ２の構成は、半導体装置ＤＥＶ１の構成と異なっている。
【0065】
＜半導体装置ＤＥＶ２の効果＞
以下に、半導体装置ＤＥＶ２の効果を説明する。
以下に、半導体装置ＤＥＶ２の効果を説明する。
【0066】
半導体装置ＤＥＶ１では、パッドＰＤ５とガードリングＧＲ（第１部分ＧＲ１）とが接触しており、当該接触部分が電界集中による耐圧低下の原因となる特異点になる。しかしながら、半導体装置ＤＥＶ２では、パッドＰＤ５がガードリングＧＲ（第１部分ＧＲ１）から離間しているため、上記のような特異点が発生せず、半導体チップＣＨＰ３の耐圧を確保することが可能となる。
【0067】
（第３実施形態）
第３実施形態に係る半導体装置を説明する。第２実施形態に係る半導体装置を、半導体装置ＤＥＶ３とする。ここでは、半導体装置ＤＥＶ２と異なる点を主に説明し、重複する説明は繰り返さないものとする。
第３実施形態に係る半導体装置を説明する。第２実施形態に係る半導体装置を、半導体装置ＤＥＶ３とする。ここでは、半導体装置ＤＥＶ２と異なる点を主に説明し、重複する説明は繰り返さないものとする。
【0068】
＜半導体装置ＤＥＶ３の構成＞
以下に、半導体装置ＤＥＶ３の構成を説明する。
以下に、半導体装置ＤＥＶ３の構成を説明する。
【0069】
半導体装置ＤＥＶ３は、半導体チップＣＨＰ１と、半導体チップＣＨＰ２と、半導体チップＣＨＰ３とを有している。この点に関して、半導体装置ＤＥＶ３の構成は、半導体装置ＤＥＶ２の構成と共通している。
【0070】
図１５は、半導体装置ＤＥＶ３における半導体チップＣＨＰ３の平面図である。図１５に示されているように、半導体装置ＤＥＶ３では、半導体チップＣＨＰ３が、パッドＰＤ６を有していない。このことを別の観点から言えば、半導体装置ＤＥＶ３では、平面視において、受信コイルＣＬ２の形状が、送信コイルＣＬ３の形状と異なっている。この点に関して、半導体装置ＤＥＶ３の構成は、半導体装置ＤＥＶ２の構成と異なっている。
【0071】
＜半導体装置ＤＥＶ３の効果＞
以下に、半導体装置ＤＥＶ３の効果を説明する。
以下に、半導体装置ＤＥＶ３の効果を説明する。
【0072】
半導体装置ＤＥＶ３では、パッドＰＤ６が形成されていないため、送信コイルＣＬ３の幅が、半導体装置ＤＥＶ２と比較して小さくなる。そのため、半導体装置ＤＥＶ３によると、送信コイルＣＬ３のレイアウトを縮小することが可能となる。
【0073】
（付記）
上記の実施形態には、以下の構成が含まれている。
上記の実施形態には、以下の構成が含まれている。
【0074】
＜付記１＞
第１半導体チップと、
第２半導体チップと、
第３半導体チップとを備え、
前記第１半導体チップは、第１受信回路を有し、
前記第２半導体チップは、第１送信回路を有し、
前記第３半導体チップは、半導体基板と、前記第１受信回路に接続されている第１受信コイルと、前記第１送信回路に接続されている第１送信コイルと、第１引き出し線と、絶縁層とを有し、
前記第１受信コイルは、第１コイルと、第２コイルとを有し、
前記第１送信コイルは、第３コイルと、第４コイルとを有し、
前記第１引き出し線は、前記半導体基板上において前記第１コイル及び前記第２コイルと同層に形成されており、
前記第１コイル及び前記第２コイルは、平面視において前記第１引き出し線を介して互いに隣接し、かつ前記第１引き出し線を介して互いに電気的に直列に接続されており、
前記絶縁層は、前記第１コイル、前記第２コイル及び前記第１引き出し線を覆い、
前記第３コイルは、前記絶縁層を介して前記第１コイルと対向するように、前記第１コイル上に形成されており、
前記第４コイルは、前記絶縁層を介して前記第２コイルと対向するように、前記第２コイル上に形成されており、
前記第３コイル及び前記第４コイルは、平面視において互いに隣接し、かつ互いに電気的に接続されており、
前記第１送信回路は、前記第１送信コイル及び前記第２受信コイルを介して、前記第１受信回路に信号を伝達する、半導体装置。
第１半導体チップと、
第２半導体チップと、
第３半導体チップとを備え、
前記第１半導体チップは、第１受信回路を有し、
前記第２半導体チップは、第１送信回路を有し、
前記第３半導体チップは、半導体基板と、前記第１受信回路に接続されている第１受信コイルと、前記第１送信回路に接続されている第１送信コイルと、第１引き出し線と、絶縁層とを有し、
前記第１受信コイルは、第１コイルと、第２コイルとを有し、
前記第１送信コイルは、第３コイルと、第４コイルとを有し、
前記第１引き出し線は、前記半導体基板上において前記第１コイル及び前記第２コイルと同層に形成されており、
前記第１コイル及び前記第２コイルは、平面視において前記第１引き出し線を介して互いに隣接し、かつ前記第１引き出し線を介して互いに電気的に直列に接続されており、
前記絶縁層は、前記第１コイル、前記第２コイル及び前記第１引き出し線を覆い、
前記第３コイルは、前記絶縁層を介して前記第１コイルと対向するように、前記第１コイル上に形成されており、
前記第４コイルは、前記絶縁層を介して前記第２コイルと対向するように、前記第２コイル上に形成されており、
前記第３コイル及び前記第４コイルは、平面視において互いに隣接し、かつ互いに電気的に接続されており、
前記第１送信回路は、前記第１送信コイル及び前記第２受信コイルを介して、前記第１受信回路に信号を伝達する、半導体装置。
【0075】
＜付記２＞
断面視において、前記第１コイルと前記第３コイルとの間の距離又は前記第２コイルと前記第４コイルとの間の距離は、６μｍ以上１０μｍ以下である、付記１に記載の半導体装置。
断面視において、前記第１コイルと前記第３コイルとの間の距離又は前記第２コイルと前記第４コイルとの間の距離は、６μｍ以上１０μｍ以下である、付記１に記載の半導体装置。
【0076】
＜付記３＞
断面視において、前記第１コイルと前記第３コイルとの間の距離又は前記第２コイルと前記第４コイルとの間の距離は、１０μｍ以上１４μｍ以下である、付記１に記載の半導体装置。
断面視において、前記第１コイルと前記第３コイルとの間の距離又は前記第２コイルと前記第４コイルとの間の距離は、１０μｍ以上１４μｍ以下である、付記１に記載の半導体装置。
【0077】
＜付記４＞
前記第１コイル及び前記第３コイルは、平面視において互いに重なっており、
前記第２コイル及び前記第４コイルは、平面視において互いに重なっている、付記１に記載の半導体装置。
前記第１コイル及び前記第３コイルは、平面視において互いに重なっており、
前記第２コイル及び前記第４コイルは、平面視において互いに重なっている、付記１に記載の半導体装置。
【0078】
＜付記５＞
前記第１コイル及び前記第３コイルは、磁気的に互いに結合されており、
前記第２コイル及び前記第４コイルは、磁気的に互いに結合されている、付記１に記載の半導体装置。
前記第１コイル及び前記第３コイルは、磁気的に互いに結合されており、
前記第２コイル及び前記第４コイルは、磁気的に互いに結合されている、付記１に記載の半導体装置。
【0079】
＜付記６＞
前記第１引き出し線は、基準電位に接続される、付記１に記載の半導体装置。
前記第１引き出し線は、基準電位に接続される、付記１に記載の半導体装置。
【0080】
＜付記７＞
平面視において、前記第３コイルと前記第４コイルとの間には、前記第３コイル及び前記第４コイルと同層の他の引き出し線が形成されておらず、
前記第３コイル及び前記第４コイルは、平面視において、互いに直接隣接している、付記１に記載の半導体装置。
平面視において、前記第３コイルと前記第４コイルとの間には、前記第３コイル及び前記第４コイルと同層の他の引き出し線が形成されておらず、
前記第３コイル及び前記第４コイルは、平面視において、互いに直接隣接している、付記１に記載の半導体装置。
【0081】
＜付記８＞
前記第１半導体チップは、第２送信回路をさらに有し、
前記第２半導体チップは、第２受信回路をさらに有し、
前記第第３半導体チップは、前記第２送信回路に接続されている第２送信コイルと、前記第２受信回路に接続されている第２受信コイルと、第２引き出し線とをさらに有し、
前記第２送信コイルは、第５コイルと、第６コイルとを有し、
前記第２受信コイルは、第７コイルと、第８コイルとを有し、
前記絶縁層は、前記第５コイル及び前記第６コイルをさらに覆い、
前記第７コイルは、前記絶縁層を介して前記第５コイルと対向するように、前記第５コイル上に形成されており、
前記第８コイルは、前記絶縁層を介して前記第６コイルと対向するように、前記第６コイル上に形成されており、
前記第７コイル及び前記第８コイルは、平面視において前記第２引き出し線を介して互いに隣接し、かつ前記第２引き出し線を介して互いに電気的に直列に接続されており、
前記第２送信回路は、前記第２送信コイル及び前記第２受信コイルを介して、前記第２受信回路に信号を伝達する、付記１に記載の半導体装置。
前記第１半導体チップは、第２送信回路をさらに有し、
前記第２半導体チップは、第２受信回路をさらに有し、
前記第第３半導体チップは、前記第２送信回路に接続されている第２送信コイルと、前記第２受信回路に接続されている第２受信コイルと、第２引き出し線とをさらに有し、
前記第２送信コイルは、第５コイルと、第６コイルとを有し、
前記第２受信コイルは、第７コイルと、第８コイルとを有し、
前記絶縁層は、前記第５コイル及び前記第６コイルをさらに覆い、
前記第７コイルは、前記絶縁層を介して前記第５コイルと対向するように、前記第５コイル上に形成されており、
前記第８コイルは、前記絶縁層を介して前記第６コイルと対向するように、前記第６コイル上に形成されており、
前記第７コイル及び前記第８コイルは、平面視において前記第２引き出し線を介して互いに隣接し、かつ前記第２引き出し線を介して互いに電気的に直列に接続されており、
前記第２送信回路は、前記第２送信コイル及び前記第２受信コイルを介して、前記第２受信回路に信号を伝達する、付記１に記載の半導体装置。
【0082】
以上、本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【0083】
ＤＥＶ１，ＤＥＶ２，ＤＥＶ３ 半導体装置、ＣＨＰ１，ＣＨＰ２，ＣＨＰ３ 半導体チップ、ＣＬ１ 送信コイル、ＣＬ１１，ＣＬ１２ コイル、ＣＬ２ 受信コイル、ＣＬ２１，ＣＬ２２ コイル、ＣＬ３ 送信コイル、ＣＬ３１，ＣＬ３２ コイル、ＣＬ４ 受信コイル、ＣＬ４１，ＣＬ４２ コイル、ＤＲ 駆動回路、ＧＲ ガードリング、ＧＲ１ 第１部分、ＧＲ２ 第２部分、ＧＲ３ 接続部分、ＩＦ１，ＩＦ２ 絶縁膜、ＩＬ 絶縁層、ＰＤ１，ＰＤ２，ＰＤ３，ＰＤ４，ＰＤ５，ＰＤ６ パッド、ＰＦ パッシベーション膜、ＰＬ１，ＰＬ２ 引き出し線、ＲＸ１，ＲＸ２ 受信回路、Ｓ１ 準備工程、Ｓ２ 第１絶縁膜形成工程、Ｓ３ 配線形成工程、Ｓ４ 第２絶縁膜形成工程、Ｓ５ ビアプラグ形成工程、Ｓ６ 第１コイル形成工程、Ｓ７ 絶縁層形成工程、Ｓ８ 第２コイル形成工程、Ｓ９ パッシベーション膜形成工程、ＳＧ１，ＳＧ２，ＳＧ３，ＳＧ４ 信号、ＳＵＢ 半導体基板、ＴＲ１，ＴＲ２ トランスフォーマ、ＴＸ１，ＴＸ２ 送信回路、ＶＰ１，ＶＰ２，ＶＰ３，ＶＰ４，ＶＰ５，ＶＰ６，ＶＰ７，ＶＰ８ ビアプラグ、ＷＬ１，ＷＬ２，ＷＬ３，ＷＬ４，ＷＬ５，ＷＬ６，ＷＬ７，ＷＬ８ 配線。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】