特開 2025-23901 異なる電子部品を集積する半導体電子デバイスの製造プロセス、及び半導体電子デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025023901

(43)【公開日】2025-02-19

(54)【発明の名称】異なる電子部品を集積する半導体電子デバイスの製造プロセス、及び半導体電子デバイス

(51)【国際特許分類】

   H10D 30/47 20250101AFI20250212BHJP

   H10D 30/87 20250101ALI20250212BHJP

   H10D 30/83 20250101ALI20250212BHJP

【ＦＩ】

H01L29/80 H

H01L29/80 E

H01L29/80 C

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2024119241

(22)【出願日】2024-07-25

(31)【優先権主張番号】102023000015876

(32)【優先日】2023-07-27

(33)【優先権主張国・地域又は機関】IT

(31)【優先権主張番号】18/776,142

(32)【優先日】2024-07-17

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】312014443

【氏名又は名称】エスティマイクロエレクトロニクス インターナショナル エヌ．ヴイ．

(74)【代理人】

【識別番号】100079108

【弁理士】

【氏名又は名称】稲葉 良幸

(74)【代理人】

【識別番号】100109346

【弁理士】

【氏名又は名称】大貫 敏史

(74)【代理人】

【識別番号】100117189

【弁理士】

【氏名又は名称】江口 昭彦

(74)【代理人】

【識別番号】100134120

【弁理士】

【氏名又は名称】内藤 和彦

(74)【代理人】

【識別番号】100126480

【弁理士】

【氏名又は名称】佐藤 睦

(72)【発明者】

【氏名】デペトロ，リッカルド

(57)【要約】      （修正有）

【課題】異なる電子部品を集積する半導体電子デバイスの製造プロセス及び半導体電子デバイスを提供する。
【解決手段】半導体電子デバイスを製造するために、第１の部分２０と、第１の部分とは異なる第２の部分２１とを有する半導体材料の基板層１０を有するウエハが提供される。単一半導体材料のエピタキシャル領域２３は、基板層１８の第１の部分上に成長する。ヘテロ構造５０を有するエピタキシャル多層膜４９は、基板層の第２の部分上に成長する。単一半導体材料に基づく第１の電子部品５Ａ、５Ｂは、エピタキシャル領域２３から出発して形成され、ヘテロ構造に基づく第２の電子部品７は、ヘテロ構造から出発して形成される。エピタキシャル多層膜を成長させるために、成長マスクは、基板層上に形成され、開口部は、成長マスク内に作製され、それによって、基板層の第２の部分を露出させ、エピタキシャル多層膜は、基板層の第２の部分上に成長する。
【選択図】図１

【特許請求の範囲】

【請求項1】

半導体電子デバイスの製造プロセスであって、
基板層の第１の部分上に単一半導体材料のエピタキシャル領域を形成することと、
前記第１の部分とは異なる前記基板層の第２の部分上に、ヘテロ構造を含むエピタキシャル多層膜を形成することと、
前記エピタキシャル領域内に第１の電子部品を形成することと、
前記ヘテロ構造内に第２の電子部品を形成することと、を含み、
前記エピタキシャル多層膜を形成することは、
前記基板層上に成長マスクを形成することと、
前記成長マスク内に開口部を形成し、それによって、前記基板層の前記第２の部分を露出させることと、
前記基板層の前記第２の部分上に前記エピタキシャル多層膜を形成することと、を含む、製造プロセス。

【請求項2】

前記成長マスクは、前記エピタキシャル領域を成長させる前に形成され、前記成長マスクは、前記基板層の前記第１の部分を露出させる、請求項１に記載の製造プロセス。

【請求項3】

前記エピタキシャル領域を形成することは、前記基板層の前記第１の部分の上方に延在する第１の部分と、前記成長マスクの上方に延在する第２の部分と、を有する前記単一半導体材料の表面層を成長させることを含み、前記成長マスク内に開口部を形成することは、前記表面層の前記第２の部分内に、前記成長マスクまで延在する凹部を形成することを含む、請求項１に記載の製造プロセス。

【請求項4】

前記表面層の前記第１の部分上に延在し、かつ前記表面層の前記第２の部分上に開口部を有するエッチングマスクを形成することを更に含み、
エピタキシャル多層膜を形成することは、
前記基板層の前記第２の部分上に延在する第１の部分と、前記エッチングマスク上に延在する第２の部分と、を有するワーク多層膜を成長させることと、
前記ワーク多層膜の前記第２の部分を除去することと、を含み、
前記エッチングマスクは、ある表面からある方向に延在し、前記表面は、前記基板層から前記方向に、前記ワーク多層膜の前記第１の部分よりも大きい高さに配置されている、請求項３に記載の製造プロセス。

【請求項5】

前記成長マスクは、酸化物層、例えば、酸化シリコンを含む、請求項１に記載の製造プロセス。

【請求項6】

前記成長マスクは、７ｎｍ～３００ｎｍの範囲の厚さを有する、請求項１に記載の製造プロセス。

【請求項7】

前記第１の電子部品を形成することは、前記エピタキシャル多層膜を形成した後に、前記エピタキシャル領域内に第１のドープ領域を形成することを含む、請求項１に記載の製造プロセス。

【請求項8】

前記第１の電子部品は、絶縁ゲート領域を有するＭＯＳトランジスタであり、前記第１の電子部品を形成することは、前記エピタキシャル多層膜を形成する前に、前記エピタキシャル領域の上方に絶縁ゲート領域を形成することを含む、請求項１に記載の製造プロセス。

【請求項9】

前記単一半導体材料は、シリコンである、請求項１に記載の製造プロセス。

【請求項10】

前記単一半導体材料は、シリコンであり、前記基板層は、単結晶シリコン層である、請求項１に記載の製造プロセス。

【請求項11】

デバイスであって、
ダイと、
単一半導体材料上の第１の電子部品と、
ヘテロ構造上の第２の電子部品であって、前記第２の電子部品は、チャネル変調領域に結合された第１の導電性領域を含む、第２の電子部品と、を備え、
前記ダイは、
半導体材料の基板領域と、
前記基板領域上に延在する前記単一半導体材料の単結晶領域を含む第１の表面部分と、
前記第１の表面部分とは異なり、かつ前記基板領域上に延在するエピタキシャル多層膜を含む第２の表面部分であって、前記エピタキシャル多層膜は、前記ヘテロ構造を含む、第２の表面部分と、を含み、
前記第１の電子部品は、前記ダイの前記第１の表面部分内に集積されており、前記第２の電子部品は、前記ダイの前記第２の表面部分内に集積されており、前記チャネル変調領域は、前記エピタキシャル多層膜と前記第１の導電性領域との間にある、デバイス。

【請求項12】

前記ダイは、前記第１の表面部分と前記第２の表面部分との間の前記基板領域上に延在する第３の表面部分を更に含み、前記第３の表面部分は、前記単結晶領域とモノリシックな前記単一半導体材料の多結晶領域を含む、請求項１１に記載のデバイス。

【請求項13】

前記第１の電子部品は、ＣＭＯＳトランジスタ、ＤＭＯＳトランジスタ、バイポーラトランジスタ、又は前記単一半導体材料上の受動電子部品のうちの１つである、請求項１１に記載のデバイス。

【請求項14】

前記第２の電子部品は、高移動度トランジスタであり、前記ヘテロ構造は、周期表のＩＩＩ族及びＶ族の材料に基づく、請求項１１に記載のデバイス。

【請求項15】

前記基板領域は、第１の導電型を有する単結晶基板と、前記第１の導電型とは異なる第２の導電型を有し、かつ前記基板上に延在する少なくとも１つのエピタキシャル層と、を含む、請求項１１に記載のデバイス。

【請求項16】

基板と、
前記基板上の第１の部分であって、前記第１の部分は、
エピタキシャル領域と、
第１の方向に沿って前記エピタキシャル領域内に延在する第１のトランジスタと、を含む、第１の部分と、
前記第１の方向を横切る第２の方向に沿って、前記第１の部分から分離された前記基板上の第２の部分と、
前記第２の方向に沿って、前記第１の部分と前記第２の部分との間の前記基板上の第３の部分であって、前記第３の部分は、
画定層と、
前記画定層上の多結晶領域と、を含む、第３の部分と、を備える、デバイス。

【請求項17】

前記画定層は、シリコン酸化物層である、請求項１６に記載のデバイス。

【請求項18】

前記第２の部分内に第２のトランジスタを更に備える、請求項１６に記載のデバイス。

【請求項19】

前記第２の部分は、
前記基板上のバッファ層と、
前記バッファ層上のチャネル層と、
前記チャネル層上のバリア層と、を更に含む、請求項１６に記載のデバイス。

【請求項20】

前記バリア層上の複数の導電性領域と、
前記複数の導電性領域のうちの第１の導電性領域と、前記バリア層との間のチャネル変調領域と、を更に備える、請求項１９に記載のデバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、異なる電子部品を集積する半導体電子デバイスの製造プロセス、及び半導体電子デバイスに関する。

【背景技術】

【0002】

関連技術の説明
同じシリコンダイ内に集積され、例えば、ＢＣＤ（Bipolar-CMOS-DMOS）（バイポーラ－ＣＭＯＳ－ＤＭＯＳ）技術により得られる、シリコンベースの能動及び／又は受動電子部品、例えば、ＣＭＯＳトランジスタ、ＤＭＯＳトランジスタ、ＢＪＴ、ダイオード、抵抗器などを含む半導体電子デバイスが知られている。

【0003】

実際には、そのような電子部品の動作は、単一半導体材料（シリコン）の電子特性に基づく。

【0004】

当該デバイスは、互いに非常に異なる電圧で、例えば、論理機能の実装に使用されるＣＭＯＳトランジスタの場合の数ボルトから、電力用途に使用されるＤＭＯＳトランジスタの場合の数百ボルトまでで動作するデジタル回路、アナログ回路、及び電力回路を、同じダイ内にモノリシックに集積する。

【0005】

シリコンベースの電子部品は、＜１００＞シリコンウエハ上に成長させた単結晶シリコン領域内に集積される。

【0006】

ヘテロ構造ベースの電子部品、例えば、ＨＥＭＴ（High-Electron-Mobility Transistor）（高電子移動度トランジスタ）を含む半導体電子デバイスもまた知られている。

【0007】

実際には、そのような電子部品の動作は、２つの異なる半導体材料間のヘテロ接合の電子特性に基づく。

【0008】

詳細には、ＨＥＭＴにおいて、導電性チャネルは、ヘテロ接合において、すなわち、異なるバンドギャップを有する半導体材料間の界面において形成される高移動度の電子を有する二次元電子ガス（two-dimensional electron gas、２ＤＥＧ）の層の形成に基づく。例えば、窒化アルミニウムガリウム（aluminium and gallium nitride、ＡｌＧａＮ）の層と窒化ガリウム（gallium nitride、ＧａＮ）の層との間のヘテロ接合に基づくＨＥＭＴが知られている。

【0009】

特に、ＡｌＧａＮ／ＧａＮヘテロ接合又はヘテロ構造に基づくＨＥＭＴデバイスは、これらを異なる用途のために特に適し、かつ広く使用されるようにする幅広い利点を有する。例えば、ＨＥＭＴデバイスの高い降伏閾値は、高性能電力スイッチに利用され、導電性チャネルにおける電子の高い移動度により、高周波数増幅器を得ることができ、更に、２ＤＥＧ中の電子の高い濃度により、低いオン状態抵抗（Ｒ_ＯＮ）を得ることができる。

【0010】

更に、無線周波数（radio frequency、ＲＦ）用途のためのＨＥＭＴデバイスは、通常、同様のシリコンＬＤＭＯＳデバイスよりも良好なＲＦ性能を提供する。

【0011】

ヘテロ構造ベースの電子部品は、＜１１１＞シリコンウエハ上、又は他のサファイア（Ａｌ_２Ｏ_３）若しくは炭化シリコン（silicon carbide、ＳｉＣ）の基板上にエピタキシャル成長させたヘテロ構造内に集積される。

【0012】

それぞれのエピタキシャル領域の良好な結晶学的品質、ひいては、対応する電子部品の良好な電気的性能を得るために、ヘテロ構造ベースの電子部品及びシリコンベースの電子部品は、２つの異なるシリコンウエハから出発して、互いに異なるダイ内に集積される。

【0013】

しかしながら、これは、シリコンベースの部品、及びヘテロ構造ベースの部品の両方を組み込む電子装置が、例えば、ダイ間の電気的接続によって導入される寄生容量に起因して、高い面積占有率、ひいては、高い製造コスト、高いエネルギー消費、及び低い電気的性能を有することを意味する。

【0014】

１つの手法によれば、シリコンベースの部品が中に形成されたダイと、ヘテロ構造ベースの部品が中に形成されたダイとは、ダイ転写技術によって互いの上に接合される。

【0015】

しかしながら、上記の手法もまた、使用時の製造コスト及び信頼性の点で、並びに電気的性能の点で不利な点を有する。

【発明の概要】

【0016】

本開示によれば、半導体電子デバイスの製造プロセス、及び半導体電子デバイスは、基板層の第１の部分上に単一半導体材料のエピタキシャル領域を形成することと、第１の部分とは異なる基板層の第２の部分上に、ヘテロ構造を備えるエピタキシャル多層膜を形成することと、エピタキシャル領域内に第１の電子部品を形成することと、ヘテロ構造内に第２の電子部品を形成することと、を含む。エピタキシャル多層膜を形成することは、基板層上に成長マスクを形成することと、成長マスク内に開口部を形成し、それによって、基板層の第２の部分を露出させることと、基板層の第２の部分上にエピタキシャル多層膜を形成することと、を含む。

【図面の簡単な説明】

【0017】

本開示のより良好な理解のために、その実施形態が、単に非限定的な例として、添付の図面を参照してここで説明される。

【図1】一実施形態による半導体電子デバイスの断面図である。

【図2】図１のデバイスの上面図を示す。

【図3A】連続する製造工程における図１のデバイスの断面図である。

【図3B】連続する製造工程における図１のデバイスの断面図である。

【図3C】連続する製造工程における図１のデバイスの断面図である。

【図3D】連続する製造工程における図１のデバイスの断面図である。

【図3E】連続する製造工程における図１のデバイスの断面図である。

【図3F】連続する製造工程における図１のデバイスの断面図である。

【図3G】連続する製造工程における図１のデバイスの断面図である。

【図3H】連続する製造工程における図１のデバイスの断面図である。

【図3I】連続する製造工程における図１のデバイスの断面図である。

【図3J】連続する製造工程における図１のデバイスの断面図である。

【図3K】連続する製造工程における図１のデバイスの断面図である。

【図3L】連続する製造工程における図１のデバイスの断面図である。

【図3M】連続する製造工程における図１のデバイスの断面図である。

【図3N】連続する製造工程における図１のデバイスの断面図である。

【発明を実施するための形態】

【0018】

以下の説明は、添付の図に示される配置を参照する。したがって、「上方」、「下」、「上部」、「底部」、「右」、「左」、「高い」、「低い」などのような用語は、図面に関係するものであり、限定的に解釈されるべきではない。

【0019】

図１及び図２は、第１の軸Ｘ、第２の軸Ｙ、及び第３の軸Ｚを有する直交座標系ＸＹＺにおける半導体電子デバイス（以下、単にデバイスと称する）１を示している。

【0020】

デバイス１は、ダイ３内に形成され、ＰＭＯＳトランジスタ５Ａ及びＮＭＯＳトランジスタ５Ｂが図１に示されている１つ以上のシリコンベースの電子部品５と、ＨＥＭＴ７が図１に示されている１つ以上のヘテロ構造ベースの電子部品とを備え、全てが、ダイ３内に集積されている。

【0021】

ダイ３は、基板領域１０と、基板領域１０上に延在し、特に基板領域１０と直接接触する表面領域１２とを備える。

【0022】

基板領域１０は、基板１４と、基板１４上に配置された１つ以上のエピタキシャル層とを備える。

【0023】

基板１４は、半導体材料、特に単結晶半導体材料で作製され、上面１４Ａを有する。

【0024】

詳細には、この実施形態では、基板１４は、単結晶シリコンで作製されており、特に、上面１４Ａは、結晶方向＜１１１＞に従って配向されている。

【0025】

この実施形態では、基板領域１０は、基板１４の上面１４Ａの上に重なる第１のエピタキシャル層又は第１のディープ層１５と、第１のディープ層１５の上に重なる第２のエピタキシャル層又は第１の中間層１６と、第１の中間層１６の上に重なる第３のエピタキシャル層又は第２のディープ層１７と、第２の中間層１７の上に重なる第４のエピタキシャル層又は第２の中間層１８と、を備える。

【0026】

エピタキシャル層１５～１８は、半導体材料、特に基板１４の材料（ここでは、シリコン）と同じ材料で作製され、明確にするために、図１において破線によって識別される。

【0027】

基板１４及びエピタキシャル層１５～１８の、第３の軸Ｚに沿った厚さ、導電型（例えば、Ｐ又はＮ）、及びドーピングプロファイルは、デバイス１の特定の用途に応じて、設計段階において選択することができる。

【0028】

例えば、エピタキシャル層１５～１８は、各々、０．１μｍ～７μｍに含まれる厚さを有することができる。

【0029】

例えば、この実施形態では、基板１４は、例えば、０．１Ωｃｍ～２０Ωｃｍに含まれる抵抗率を有するＰ型のものであり、エピタキシャル層１５～１８は、Ｎ型のものである。このようにして、第１のディープ層１５は、基板１４ａとともに、ＰＮ接合を作成することができ、このＰＮ接合は、使用時に、ダイ３内に集積されたデバイス５、７を基板１４から絶縁するために採用され得る。

【0030】

第１のディープ層１５及び第２のディープ層１７は、第１の中間層１６及び第２の中間層１８と同じか、又はそれらとは異なる、特にそれらよりも高いドーピングレベルを有することができる。例えば、第１のディープ層１５及び第２のディープ層１７のドーピングレベルは、０．１Ωｃｍ～２０Ωｃｍに含まれ得、第１の中間層１６及び第２の中間層１８のドーピングレベルは、０．１Ωｃｍ～２０Ωｃｍに含まれ得る。

【0031】

第１のディープ層１５の高いドーピングレベルは、使用時に、第１のディープ層１５と基板１４との間の空乏領域が主に基板１４内に延在し、それに伴って、基板１４からの部品５、７の電気的絶縁が改善されることを伴う。

【0032】

更に、第１のディープ層１５の高いドーピングレベルにより、例えば、シリコンベースの部品５がＢＪＴトランジスタを含む場合、使用時に、第１のディープ層１５を、ダイ３内に集積された電子部品の電流伝導領域として採用することが可能であり得る。

【0033】

電子部品５、７が基板１４に対して高い電圧で動作するように設計されている場合、例えば、特定の用途及び使用されるドーピングの型に応じて、基板１４に対して約２０Ｖから出発する正電圧、例えば６０Ｖ、１００Ｖ、又は６５０Ｖと記述されるそれぞれの端子に印加される５Ｖの電圧で正しく動作するように設計されている場合、第１のディープ層１５及び第２のディープ層１７の両方の存在は、デバイス１の製造を簡略化し、使用時にデバイス１の優れた電気的性能を得るのに有用であり得る。

【0034】

表面領域１２は、第２の中間層１８上に延在し、特にその中間層と直接接触しており、ＰＭＯＳトランジスタ５Ａ及びＮＭＯＳトランジスタ５Ｂが集積されている第１のデバイス部分２０と、ＨＥＭＴ７が集積されている第２のデバイス部分２１とを備える。

【0035】

第１のデバイス部分２０は、上面２０Ａを有し、半導体材料、特に第２の中間層１８の材料と同じ材料、ここでは、単結晶シリコンで作製されたエピタキシャル領域２３を備える。

【0036】

エピタキシャル領域２３は、第２の中間層１８から、特にここでは、その中間層と直接接触して、上面２０Ａまで延在する。

【0037】

第３の軸Ｚに沿った厚さ、導電型（例えば、Ｐ又はＮ）、及びエピタキシャル領域２３のドーピングプロファイルは、デバイス１の特定の用途に応じて、設計段階において選択することができる。

【0038】

例えば、この実施形態では、エピタキシャル領域２３は、Ｎ型のものである。

【0039】

第１のデバイス部分２０は、エピタキシャル領域２３内に延在し、かつシリコンベースの電子部品５の機能領域を形成する、複数のドープ領域を備える。

【0040】

詳細には、図１の実施形態において、Ｐ＋＋型のドープ領域２５Ａ、２５Ｂは、上面２０Ａからエピタキシャル領域２３内に延在する。ドープ領域２５Ａ、２５Ｂは、それぞれ、ＰＭＯＳトランジスタ５Ａのソース領域及びドレイン領域を形成し、ＰＭＯＳトランジスタ５Ａのチャネル領域２６を画定する。

【0041】

更に、Ｎ＋＋型のドープ領域２７は、上面２０Ａからエピタキシャル領域２３内に延在し、ＰＭＯＳトランジスタ５Ａのボディコンタクト領域を形成する。

【0042】

更に図１の実施形態を参照すると、Ｐ型のドープ領域２８は、上面２０Ａからエピタキシャル領域２３内に延在し、ＮＭＯＳトランジスタ５Ｂのボディ領域を形成する。

【0043】

Ｎ＋＋型のドープ領域２９Ａ、２９Ｂは、ドープ領域２８内に延在し、ＮＭＯＳトランジスタ５Ｂのソース領域及びドレイン領域をそれぞれ形成し、ＮＭＯＳトランジスタ５Ｂのチャネル領域３０を画定する。

【0044】

更に、Ｐ＋＋型のドープ領域３１が、ドープ領域２８内に延在し、ＮＭＯＳトランジスタ５Ｂのボディコンタクト領域を形成する。

【0045】

実際には、ドープ領域２５Ａ、２５Ｂ、２７、２９Ａ、２９Ｂ、及び３１、すなわち、ドープソース領域及びドープドレイン領域、並びにボディコンタクト領域は、ピーク濃度として、例えば、５・１０^１９原子／ｃｍ^３～５・１０^２０原子／ｃｍ^３に含まれるドーピングレベルを有する高ドープ領域である。その代わりに、ドープ領域２８、すなわち、ボディ領域は、ピーク濃度として、例えば、１・１０^１６原子／ｃｍ^３～２・１０^１８原子／ｃｍ^３に含まれるドーピングレベルを有する低ドーピング領域である。

【0046】

ドープ領域の数、配置、形状、サイズ、及びドーピングプロファイルは、設計段階において、ダイ３内に集積される特定のシリコンベースの電子部品５、及びデバイス１の特定の用途に応じて選択することができる。

【0047】

絶縁材料、例えば、酸化物で作製された絶縁部分３３は、特定の用途に応じて、上面２０Ａからエピタキシャル領域２３内に延在することができる。

【0048】

特に、図１において、絶縁部分３３は、ドープ領域２７と２５Ａとの間に、２５Ｂと３１との間に、３１と２９Ａとの間に、第１の軸Ｘに対して平行に延在する。

【0049】

第１の絶縁層３５、例えば、酸化物層又は窒化物層は、第１のデバイス部分２０の上面２０Ａ上に延在する。

【0050】

第２の絶縁層３６、例えば、酸化物層は、第１の絶縁層３５上に延在する。

【0051】

シリコンベースの部品５の表面構造３８は、第１のデバイス領域２０の上面２０Ａ上に延在し、その上面と直接接触する。表面構造３８は、シリコンベースのデバイス５の更なる機能領域を形成し、ダイ３内に集積された特定のシリコンベースの電子部品５に応じて、様々な導電性及び／又は絶縁性領域を含むことができる。

【0052】

この実施形態では、表面構造３８は、ＰＭＯＳトランジスタ５Ａのチャネル領域２６の上方、及びＮＭＯＳトランジスタ５Ｂのチャネル領域３０の上方に、それぞれ延在する絶縁ゲート領域４０、４１を備える。図１において、絶縁ゲート領域４０、４１のうち、それぞれの導電領域、ここではポリシリコン領域、のみが、簡略化のために示されており、各々がそれぞれの上面４０Ａ、４１Ａを有する４０、４１によって依然として示されている。

【0053】

図１には示されていないが、絶縁ゲート領域４０、４１はまた、各々、それぞれのポリシリコン領域と上面２０Ａとの間に配置されたそれぞれの絶縁領域と、それぞれの表面４０Ａ、４１Ａと接触してそれぞれのゲート端子Ｇを形成する導電性材料、例えば、金属で作製されたそれぞれの接触領域とを含むこともできる。

【0054】

図１の実施形態では、表面構造３８はまた、導電性材料で作製されたソースコンタクト領域４２、４３及びドレインコンタクト領域４４、４５を備え、これらは、第１の絶縁層３５及び第２の絶縁層３６を通って延在し、上面２０Ａと直接接触し、それに伴って、それぞれのソース端子Ｓ及びドレイン端子Ｄを形成する。

【0055】

詳細には、ソースコンタクト領域４２、４３は、それぞれ、ＰＭＯＳトランジスタ５Ａのソース領域２５Ａ、及びＮＭＯＳトランジスタ５Ｂのソース領域２９Ａと直接接触して延在する。

【0056】

更に、図示の実施形態では、ソースコンタクト領域４２、４３は、各々、それぞれのボディコンタクト領域２７、３１とも直接接触して延在する。

【0057】

ドレインコンタクト領域４４、４５は、それぞれ、ＰＭＯＳトランジスタ５Ａのドレイン領域２５Ｂ、及びＮＭＯＳトランジスタ５Ｂのドレイン領域２９Ｂと直接接触して延在する。

【0058】

表面領域１２の第２のデバイス部分２１は、上面２１Ａを有し、第２の中間層１８上に延在し、かつそこから出発して成長されるエピタキシャル多層膜４９を備える。

【0059】

エピタキシャル多層膜４９は、ＨＥＭＴ７が集積されているヘテロ構造５０を備える。

【0060】

図１の実施形態では、エピタキシャル多層膜４９はまた、ここでは、第２の中間層１８とヘテロ構造５０との間に配置されている、互いに重なる第１のバッファ層５２及び第２のバッファ層５３によって形成された遷移領域も備える。この遷移領域は、デバイス１の製造中に、第２の中間層１８上のヘテロ構造５０のエピタキシャル成長に有利に働くために有用であり得る。

【0061】

詳細には、例えば、窒化アルミニウム（aluminum nitride、ＡｌＮ）の第１のバッファ層５２は、第２の中間層１８上に延在し、かつその中間層と直接接触し、例えば、窒化アルミニウムガリウム（ＡｌＧａＮ）の第２のバッファ層５３は、第１のバッファ層５２上に延在し、かつそのバッファ層と直接接触する。

【0062】

ヘテロ構造５０は、周期表のＩＩＩ族及びＶ族の元素を含む化合物半導体材料を含み、第２のデバイス部分２１の上面２１Ａを形成する。

【0063】

第２のデバイス部分２１の上面２１Ａは、デバイス１を製造するために使用される特定の製造工程に応じて、第１のデバイス部分２０の上面２０Ａの座標と同じか、又はそれとは異なる、第３の軸Ｚに沿った座標で延在することができる。

【0064】

特に、この実施形態では、第２のデバイス部分２１の上面２１Ａは、第１のデバイス部分２０の上面２０Ａよりも、第３の軸Ｚに沿って測定された、より低い高さに配置される。これは、デバイス１の製造を改善することを可能にする。

【0065】

ヘテロ構造５０は、互いに重なるチャネル層５５及びバリア層５６を備える。

【0066】

チャネル層５５は、第１の半導体材料、例えば、窒化ガリウム（ＧａＮ）、又はＩｎＧａＮなどの窒化ガリウムを含む合金、ここでは、窒化ガリウム（ＧａＮ）のものであり、遷移領域上に、特に第２のバッファ層５３上に延在し、上面５５Ａを有する。

【0067】

バリア層５６は、第２の半導体材料、例えば、Ａｌ_ｘＧａ_１－ｘＮ、ＡｌＩｎＧａＮ、Ｉｎ_ｘＧａ_１－ｘＮ、Ａｌ_ｘＩｎ_１－ｘＡｌ、ＡｌＳｃＮなどの窒化ガリウムの三元又は四元合金に基づく化合物、ここでは、窒化アルミニウムガリウム（ＡｌＧａＮ）のものであり、チャネル層５５の上面５５Ａと、第２のデバイス部分２１の上面２１Ａとの間に延在する。

【0068】

チャネル層５５及びバリア層５６は、特定の用途に応じて、真性、Ｐ型、又はＮ型であってもよい。特に、チャネル層５５及びバリア層５６の両方は、Ｎ型のものであってもよい。

【0069】

例えば、バリア層５６がＡｌＧａＮのものである場合、アルミニウム原子の存在により、バリア層５６をＮ型のものとすることができる。

【0070】

ヘテロ構造５０は、チャネル層５５とバリア層５６との間の界面に、すなわち、チャネル層５５の上面５５Ａに配置されている（可動）電荷キャリア、特にここでは、電子の二次元ガス（２ＤＥＧ）を収容するように構成されている。

【0071】

例えば、酸化シリコンなどの酸化物の、上面５８Ａを有する絶縁層５８は、上面２１Ａ上に延在する。絶縁層５８は、例えば、２０ｎｍ～１μｍに含まれる厚さを有することができる。

【0072】

絶縁層３６はまた、第２のデバイス部分２１上、特に絶縁層５８の上方に延在する。

【0073】

ヘテロ構造ベースの部品７の表面構造６０は、第２のデバイス部分２１の上面２１Ａ上に延在する。

【0074】

表面構造６０は、ダイ３内に集積された特定のヘテロ構造ベースの電子部品７に応じて、ヘテロ構造ベースの部品７の機能領域を形成する様々な導電性及び／又は絶縁性領域とすることができる。

【0075】

ヘテロ構造ベースの電子部品７がＨＥＭＴであるこの実施形態では、表面構造６０は、第１の軸Ｘに沿って互いにある距離をおいて延在する、導電性材料のソース領域６１及びドレイン領域６２を備える。

【0076】

ソース領域６１及びドレイン領域６２は、ヘテロ構造５０、特にチャネル層５５とバリア層５６との間の界面に形成される二次元ガスと電気的に接触し、特にオーミック接触しており、それぞれ、ＨＥＭＴ７のソース端子Ｓ及びドレイン端子Ｄを形成する。

【0077】

図１の実施形態では、ソース領域６１及びドレイン領域６２は、第３の軸Ｚに対して平行に、絶縁層３６、５８を通って上面２１Ａまで延在する。

【0078】

ただし、ソース領域６１及びドレイン領域６２は、特定の用途に応じて、第３の軸Ｚに対して平行に、またヘテロ構造５０を部分的に通って、例えば、バリア層５６の部分を通って、又はバリア層５６の厚さ全体を通って、表面５５Ａまで延在してもよい。

【0079】

表面構造６０はまた、ここではチャネル変調領域６４及びゲートコンタクト領域６５によって形成されたゲート構造も備え、それらの領域は、ソース領域６１とドレイン領域６２との間のヘテロ構造５０内の二次元ガスの形成を電気的に制御するようにバイアスされ得る。ゲート構造は、ＨＥＭＴ７のゲート端子Ｇを形成する。

【0080】

この実施形態では、ＨＥＭＴ７は、ノーマリオフであり、すなわち、エンハンスメント型のものである。

【0081】

詳細には、この実施形態では、チャネル変調領域６４は、半導体材料のものであり、バリア層５６のものとは異なる導電型、例えば、Ｐ型のものを有する。特に、チャネル変調領域６４は、Ｐ型窒化ガリウム（ｐ－ＧａＮ）で作製されてもよい。

【0082】

ただし、チャネル変調領域６４は、適切な仕事関数を有する制御電極として使用される誘電体層、金属層、及び／又は半導体層を含む、異なる材料のアンサンブルによって形成されてもよい。

【0083】

チャネル変調領域６４は、第１の軸Ｘに沿ってソース領域６１とドレイン領域６２との間の上面２１Ａ上に延在し、上面６４Ａを有する。

【0084】

チャネル変調領域６４の上面６４Ａは、デバイス１を生産するために使用される特定の製造工程に応じて、絶縁ゲート領域４０、４１の上面４０Ａ、４１Ａが延在する座標と同じか、又はそれとは異なる、第３の軸Ｚに沿った座標において延在してもよい。

【0085】

特に、この実施形態では、チャネル変調領域６４の上面６４Ａは、第３の軸Ｚに沿って測定された、第２の中間層１８からのある距離に配置されており、その距離は、第３の軸Ｚに沿って測定された、第２の中間層１８からの、絶縁ゲート領域４０、４１の上面４０Ａ、４１Ａの距離よりも小さい。これにより、デバイス１の製造の信頼性を高めることが可能であり得る。

【0086】

導電性材料のゲートコンタクト領域６５は、チャネル変調領域６４と電気的に接触して、特にここでは、上面６４Ａと接触して延在する。

【0087】

ダイ３の表面領域１２は、第１のデバイス部分２０と第２のデバイス部分２１との間の第２の中間層１８上にその中間層と直接接触して延在する、残留分離部分７０も更に備える。

【0088】

図２の概略上面図に見ることができるように、残留分離部分７０は、第２のデバイス部分２１を取り巻く。

【0089】

再び図１を参照すると、残留分離部分７０は、上面を有し、その上面は、この実施形態では、第１のデバイス部分２０の上面２０Ａと連続し、特に整列しており、その結果、同じ参照番号で示されている。

【0090】

残留分離部分７０は、第１の軸Ｘに対して平行に、第２のデバイス部分２１と横方向に隣接している。

【0091】

詳細には、残留分離部分７０は、第１のデバイス部分２０に隣接する第１の側壁７１と、第１の側壁７１に対向し、かつ第２のデバイス部分２１に隣接する第２の側壁７２とを有する。

【0092】

残留分離部分７０は、第２の中間層１８上に延在し、かつその中間層と直接接触する、例えば、酸化物、特に酸化シリコンを含む画定領域７５と、画定領域７５上に延在し、かつその画定領域と直接接触する、第１のデバイス部分２０のエピタキシャル領域２３と同じ材料（シリコン）の多結晶領域７６とを含む。

【0093】

画定領域７５は、単一層、例えば、酸化物層、特にシリコン酸化物層によって、あるいは他の、例えば、酸化物の１つ以上の層、及び／又は窒化物の１つ以上の層を備える多層膜によって、形成されてもよい。

【0094】

詳細には、一実施形態によれば、画定領域７５は、酸化シリコンで作製されてもよい。

【0095】

異なる実施形態によれば、画定領域７５は、酸化物層、特に酸化シリコン層、及び窒化物層を備え得る。

【0096】

一実施形態によれば、酸化物層は、半導体層１８と直接接触してもよい。

【0097】

画定領域７５は、例えば、７ｎｍ～３００ｎｍ、特に７０Å～２００Åに含まれる、第３の軸Ｚに沿った厚さを有してもよい。

【0098】

この実施形態では、多結晶領域７６は、多結晶構造を有する。

【0099】

この実施形態では、多結晶領域７６は、エピタキシャル領域２３とモノリシックである。

【0100】

第１の側壁７１の傾斜は、エピタキシャル領域２３の結晶配向性、及び画定領域７５の、第３の軸Ｚに沿った厚さに依存し得る。例えば、エピタキシャル領域２３が結晶方向＜１１１＞に従って配向されている場合、第１の側壁７１は、第１の軸Ｘに対して平行な方向と約５４°の角度を形成し得る。

【0101】

多結晶領域７６は、上面２０Ａからある距離をおいて延在する。

【0102】

絶縁材料、例えば、酸化物の絶縁領域７７は、第１のデバイス部分２０と第２のデバイス部分２１との間で、上面２０Ａからダイ３内に延在する。

【0103】

詳細には、絶縁領域７７は、第３の軸Ｚに対して平行に、エピタキシャル領域２３内の上面２０Ａから第１のデバイス部分２０内に延在し、残留分離部分７０内では、上面２０Ａと多結晶領域７６との間に延在する。

【0104】

図１の実施形態では、エピタキシャル多層膜４９は、隆起表面７８を形成する残留分離部分７０の第２の側壁７２上に共形的に延在する部分を備える。

【0105】

隆起表面７８は、上面２１Ａの座標よりも大きい、かつ、ここでは絶縁層５８の上面５８Ａの座標よりも更に大きい、第３の軸Ｚに沿った座標に配置されている。

【0106】

残留分離部分７０の形状及び構造は、デバイス１を製造するために使用される特定の製造工程に応じて変化し得る。

【0107】

エピタキシャル多層膜（２１）とエピタキシャル領域（２３）との間に多結晶領域（領域７６）が存在することは、エピタキシャル多層膜を形成する材料（例えば、ＧａＮ）と、エピタキシャル領域を形成する材料（例えば、シリコン）との間の格子不整合によって引き起こされる応力を低減するのに有用であり得る。結果として、多結晶領域の存在は、ダイ３における転位のリスク（したがって、デバイス１の起こり得る破壊）の低減に寄与し得る。

【0108】

デバイス１は、シリコンベースの部品５及びヘテロ構造ベースの部品７が、互いに異なるダイ内に集積される電子デバイスに対してより小さい寸法を維持しながら、シリコンベースの部品５及びヘテロ構造ベースの部品７の機能を単一のダイ内に組み合わせることを可能にする。

【0109】

更に、シリコンベースの部品５とヘテロ構造ベースの部品７との間の電気的接続は、ダイ３上に直接得ることができる。これは、例えば、様々な部品のスイッチング速度、それらの間の電気的接続における最小の抵抗損失、及び寄生インダクタンスの存在による過電圧の最小の影響に関して、使用時に、デバイス１の高い電気的性能を保証することができる。

【0110】

以下に、図３Ａ～図３Ｎを参照して、半導体電子デバイス１を製造するための工程が説明される。

【0111】

図３Ａは、上面１００Ａを有する単結晶半導体材料、特にシリコンのウエハ１００の断面を示す。図１を参照して既に説明されたものと共通のウエハ１００の要素は、同じ参照番号で示され、更に詳細には説明されない。

【0112】

ウエハ１００は、基板１４を備え、その基板上に、エピタキシャル層１５、１６、１７、及び１８が、既に成長されている。

【0113】

第４のエピタキシャル層又は第２の中間層１８は、ウエハ１００の上面１００Ａを形成する。

【0114】

第２の中間層１８は、上に第１のデバイス部分２０が形成されることが意図されている、すなわち、ＰＭＯＳトランジスタ５Ａ及びＮＭＯＳトランジスタ５Ｂが集積されることが意図されている第１の部分１０１Ａと、上に第２のデバイス部分２１が形成されることが意図されている、すなわち、上にエピタキシャル多層膜４９が成長され、かつＨＥＭＴ７が集積されることが意図されている第２の部分１０１Ｂとを備える。

【0115】

次に（図３Ｂ）、例えば、酸化物、特に酸化シリコンを含む画定層１０２が、上面１００Ａ上に形成される。

【0116】

画定層１０２は、図１の画定領域７５について説明したように、異なる材料のうちの１つ以上の層によって形成することができる。

【0117】

画定層１０２は、第３の軸Ｚに沿って、例えば７ｎｍ～３００ｎｍ、特に７０Å～２００Åに含まれる薄い厚さを有することができる。

【0118】

画定層１０２は、画定領域７５（図１）を形成することが意図されている。

【0119】

画定層１０２は、第２の中間層１８の表面部分の酸化を介して、あるいは上面１００Ａ上への堆積を介して形成することができる。酸化の場合、第２の中間層１８の厚さは、図３Ａの層１８の厚さと比較して、減縮してもよく、その後、酸化を継続してもよい。ただし、第２の中間層１８の厚さと比較して、画定層１０２の厚さがはるかに小さいことを考慮すると、簡略化のために、第２の中間層１８の厚さは、第１の近似として、酸化の前後で同じままであると仮定することができる。

【0120】

次に（図３Ｃ）、画定層１０２は、第２の中間層１８の第１の部分１０１Ａ（その上に第１のデバイス部分２０が形成されることが意図されている）、すなわち、上にエピタキシャル領域２３が形成されることが意図されている第２の中間層１８の部分において、除去される。したがって、画定層１０２のうち、以下で成長マスク１０３とも呼ばれる部分が残る。

【0121】

実際には、成長マスク１０３は、第２の中間層１８の第１の部分１０１Ａを露出させ、第２の中間層１８の第２の部分１０１Ｂを覆う。

【0122】

図３Ｄでは、半導体材料、特に第２の中間層１８と同じ材料（ここでは、シリコン）の表面層１０５が、ウエハ１００上に成長される。

【0123】

表面層１０５は、上面１０５Ａを有する。

【0124】

表面層１０５は、第２の中間層１８、特にそれぞれの第１の部分１０１Ａから第３の軸Ｚに対して平行に成長するエピタキシャル部分１０６と、成長マスク１０３上に第３の軸Ｚに対して平行に成長する犠牲部分１０７とを含む。

【0125】

単結晶基板から成長するエピタキシャル部分１０６は、第２の中間層１８の単結晶構造を維持し、第１のデバイス部分２０のエピタキシャル領域２３を形成することが意図されている。

【0126】

犠牲部分１０７は、非結晶基板から成長し、多結晶構造を有する。

【0127】

図３Ｅでは、ＮＭＯＳトランジスタ５Ｂのボディ領域に対応するドープ領域２８、及び任意選択的に、絶縁層１０８が、表面層１０５内に形成される。

【0128】

詳細には、ボディ領域２８は、エピタキシャル部分１０６内に形成され、そこには、シリコンベースの部品５が形成される。

【0129】

ボディ領域２８は、ドーパントイオンの注入を介して形成することができる。

【0130】

例えば、酸化シリコンの絶縁層１０８は、絶縁部分３３（図１）と、絶縁領域７７（図１）を形成することが意図されている部分１０９とを形成する。

【0131】

絶縁層１０８は、表面層１０５内に絶縁トレンチ、例えば、シャロートレンチアイソレーション（shallow-trench insulation、ＳＴＩ）を形成することを介して得ることができる。この場合、エピタキシャル部分１０６の厚さ、及び犠牲部分１０７の厚さは、絶縁層１０８の形成の結果として低減され得る。

【0132】

更に、再び図３Ｅを参照すると、１つ以上の表面層１１０は、デバイス１のダイ３内に集積することが意図されている特定のシリコンベースの電子部品５に応じて、表面層１０５の上面１０５Ａ上に形成され得る。

【0133】

図示の実施形態では、表面層１１０は、ＰＭＯＳトランジスタ５Ａ及びＮＭＯＳトランジスタ５Ｂの絶縁ゲート領域４０、４１（図１）を形成することが意図されている層である。特に、表面層１１０のうち、ここではポリシリコンの単一のゲート層のみがここに示されており、依然として１１０で示されている。ただし、（ここでは図示されていない）酸化物層が、上面１０５Ａとポリシリコン層１１０との間に、それ自体公知の方法で形成される。

【0134】

ポリシリコン層１１０は、上面１１０Ａを有する。

【0135】

ゲート層１１０の表面１１０Ａ上には、上面１１１Ａを有する犠牲マスク層１１１もまた、例えば、絶縁材料で形成され、その絶縁材料は、例えば、酸化シリコン、窒化シリコン、酸化アルミニウム、及び炭化シリコンのうちの１つ以上を含む、例えば、単一絶縁層又は絶縁多層膜である。

【0136】

図３Ｆでは、開口部１１３が、犠牲部分１０７の上方に開けられている。

【0137】

この開口部１１３は、層１１０、１１１の部分を選択的に除去することによって形成され、したがって、下にある犠牲部分１０７を露出させる。

【0138】

犠牲層１１１の残りの部分は、エッチングマスクとして使用することができる。

【0139】

次に（図３Ｇ）、絶縁層１０８及び犠牲部分１０７は、エッチングマスク１１１を使用して、開口部１１３においてを除去される。

【0140】

したがって、犠牲部分１０７のうち、エッチングマスクの下に配置された部分が残り、これが、図１の多結晶領域７６を形成することになる。

【0141】

図３Ｇのエッチングに続いて、犠牲部分１０７内に形成された凹部は、開口部１１３と連続しており、成長マスク１０３の部分を露出させる。

【0142】

図３Ｈでは、成長マスク１０３の露出部分が除去される。したがって、成長マスク１０３のうち、多結晶領域７６の下に配置された部分、すなわち、図１の画定領域７５が残る。

【0143】

成長マスク１０３の露出部分のエッチングは、下にある第２の中間層１８を、第１の近似までエッチングしない選択的化学反応を使用して実行され得る。

【0144】

したがって、図３Ｈのエッチングに続いて、開口部１１３はまた、第２の中間層１８の第２の部分１０１Ｂも露出させる。

【0145】

次に（図３Ｉ）、図１のエピタキシャル多層膜４９を形成することが意図されているワーク多層膜１１４が、ウエハ１００上に成長される。

【0146】

詳細には、図１のバッファ層５２に対応し、その結果として同じ参照番号によって示される第１のバッファ層が、ウエハ１００上に成長される。第１のバッファ層５２は、上面１００Ａの露出部分上に、第２の側壁７２上に、かつエッチングマスク１１１上に延在する。

【0147】

図１のバッファ層５３に対応し、したがって、同じ参照番号で示される第２のバッファ層は、第１のバッファ層５２上に成長される。

【0148】

図１のチャネル層５５に対応し、したがって、同じ参照番号で示されるチャネル層は、第２のバッファ層５３上に成長される。

【0149】

図１のバリア層５６に対応し、したがって、同じ参照番号で示されるバリア層は、チャネル層５５上に成長される。

【0150】

ワーク多層膜１１４は、エッチングマスク１１１上に、かつ残留部分７０の第２の側壁７２上に延在する隆起部分１１５と、第２の中間層１８の上面１００Ａ上に直接延在する有用部分１１６とを含む。

【0151】

この有用部分１１６は、実質的に平坦である、特に上面１００Ａに対して実質的に平行である、上面１１６Ａを有する。

【0152】

第２の中間層１８上に成長した有用部分１１６は、単結晶型のものであり、ヘテロ構造ベースのデバイス７を集積するために使用される。

【0153】

次に（図３Ｊ）、チャネル変調領域６４は、それ自体既知の方法で、例えば、特定の層を成長させて画定することによって、有用部分１１６の上面１１６Ａ上に形成される。

【0154】

実際には、この実施形態では、ワーク多層膜１１４の有用部分１１６はまた、チャネル変調領域６４も含む。

【0155】

したがって、ここでは、変調領域６４の表面６４Ａは、有用部分１１６の最も隆起の表面、すなわち、第３の軸Ｚに沿って表面１００Ａから最大距離にある有用部分１１６の表面を形成する。

【0156】

上にエッチングマスク１１１が延在する表面１１０Ａは、第３の軸Ｚに沿って、表面１００Ａから、有用部分１１６の最も隆起の表面の距離よりも大きい、かつ表面１１０Ａの距離よりも低い距離に配置することができる。これは、チャネル変調領域６４を保護するために、したがって、デバイス１を製造するためのプロセスの信頼性を高めるために、後続の製造工程において有用であり得る。

【0157】

絶縁材料の保護層１１８、例えば、酸化シリコン、窒化シリコン、酸化アルミニウム、及び炭化シリコンのうちの１つ以上を含む、例えば、単層絶縁層又は絶縁多層膜が、バリア層５６上に形成される（図３Ｋ）。保護層１１８は、第３の軸Ｚに沿って、チャネル変調領域６４の厚さよりも大きい、例えば、１０ｎｍ～５００ｎｍに含まれる厚さを有する。

【0158】

言い換えれば、保護層１１８は、チャネル変調領域６４を完全に覆う。

【0159】

保護層１１８は、有用部分１１６において、有用部分１１６の上面１１６Ａと面する上面１１８Ａを有する。

【0160】

この実施形態では、保護層１１８の上面１１８Ａは、第３の軸Ｚに沿った、表面１００Ａからの高さに延在し、その高さは、第３の軸Ｚに沿った、表面１００Ａからのエッチングマスク１１１の上面１１１Ａの高さよりも小さい。これは、チャネル変調領域６４を保護するために、したがって、デバイス１を製造するためのプロセスの信頼性を高めるために、後続の製造工程において有用であり得る。

【0161】

更に、この実施形態では、保護層１１８の上面１１８Ａと、チャネル変調領域６４の上面６４Ａとの間の、第３の軸Ｚに沿った距離は、第３の軸Ｚに沿ったエッチングマスク１１１の厚さよりも大きい。これは、チャネル変調領域６４を保護するために、したがって、デバイス１を製造するためのプロセスの信頼性を高めるために、後続の製造工程において有用であり得る。

【0162】

図３Ｌにおいて、ワーク多層膜１１４の隆起部分１１５は、エッチングマスク１１１の上面１１１Ａまで少なくとも部分的に除去され、したがって、エッチングマスク１１１を露出させる。

【0163】

除去は、平坦化、例えば、化学機械研磨（chemical-mechanical polishing、ＣＭＰ）又は他のエッチング技術を介して実行することができる。

【0164】

図示の実施形態では、ワーク多層膜１１４の隆起部分１１５の除去後、エッチングマスク１１１の上面１１１Ａと同一平面上の高さの、隆起表面７８を形成する、第２の側壁７２の上方に延在する部分のみが残る。

【0165】

保護層１１８のうち、ワーク多層膜１１４の有用部分１１６上に延在する、再度１１８によって示される部分が残る。

【0166】

次に（図３Ｍ）、ウエハ１００をエッチングして、エッチングマスク１１１を除去し、したがって、ゲート層１１０を露出させる。

【0167】

この実施形態では、エッチングマスク１１１のエッチングはまた、保護層１１８もエッチングし、したがって、その厚さを減少させる。ただし、エッチングマスク１１１の厚さは、チャネル変調領域６４の上面６４と、保護層１１８の上面１１８Ａとの間の距離よりも小さいため、残った保護層１１８は、依然としてチャネル変調領域６４を完全に覆う。その結果、チャネル変調領域６４は、図３Ｍに示されるエッチング動作によって損傷を受けない可能性がある。

【0168】

エッチングの後、保護層１１８は、図１を参照して説明した絶縁層５８を形成する。

【0169】

エッチングマスク１１１及び保護層１１８を形成する材料、並びにエッチングマスク１１１を除去するために使用される特定のエッチングの材料によれば、図３Ｍのエッチング動作は、エッチングマスク１１１のみを選択的に除去し、かつ保護層１１８を除去することができない。

【0170】

次に（図３Ｎ）、ゲート層１１０は、画定され、したがって、絶縁ゲート領域４０、４１が形成される。更に、（高）ドープ領域２５Ａ、２５Ｂ、２７、２９Ａ、２９Ｂ、３１は、表面層１０５のエピタキシャル部分１０６内に形成される。例えば、それらは、マスキング及びイオン注入の連続する動作で画定されてもよい。

【0171】

ウエハ１００の絶縁層及び／又はパッシベーション層（例えば、図１の酸化物層３５、３６）を形成し、そして電子部品５、７の金属コンタクト領域（例えば、図１の領域４２～４５、及び６１、６２、６５）を形成するための、ここでは示されていない製造工程が続く。

【0172】

更に、金属相互接続の上部層の形成、及びウエハのダイシングなどの最終製造工程（ここには、図示されていない）が続き、これにより、デバイス１が形成される。

【0173】

本製造プロセスは、シリコンベースの電子部品５、及びヘテロ構造ベースの電子部品７の両方を同じダイ内に集積することを可能にし、ヘテロ構造５０の高い結晶学的品質を得る。

【0174】

実際に、成長マスク１０３の使用は、シリコンベースの電子部品５が形成される（単結晶）エピタキシャル部分１０６を成長させることと、上にワーク多層膜１１４が成長する成長マスク１０３の下の上面１００Ａの表面品質を確保することとの両方を同時に可能にする。

【0175】

成長マスク１０３が酸化物、特に酸化シリコンを含むという事実により、成長マスク１０３が、第２の中間層１８を除去するために使用することができる化学種とは異なる化学種によってエッチング可能になることができる。その結果、下にある上面１００Ａを露出させる犠牲部分１０７を通る開口部又は凹部１１３は、少なくとも第１の近似に対して、上にエピタキシャルワーク多層膜１１４（図３Ｇ～図３Ｉ）を成長させる表面１００Ａの品質に影響を及ぼすことなく形成することができる。特に、成長マスク１０３が、半導体層１８と直接接触する酸化物を含む層を含むという事実は、上にエピタキシャル多層膜４９を成長させる表面１００Ａに対する損傷リスクを更に低減することを可能にし得る。

【0176】

特に、成長マスク１０３が酸化シリコンのものであり、かつ層１８がシリコンのものであるという事実は、層１８のシリコンに対して成長マスク１０３の高度に選択的なエッチング速度を得ることを可能にする。更に、エピタキシャルワーク多層膜１１４を成長させる前に表面１００Ａを洗浄するためにウェットエッチングを使用することも可能である。

【0177】

実際には、成長マスク１０３は、上に重なる犠牲部分１０７のエッチング中にエッチング停止層として使用することができ、したがって、上に重なる犠牲部分１０７の完全な除去を確実にする。加えて、成長マスク１０３内の開口部の形成は、下にある表面１００Ａの品質、例えば、テラス形成及び点腐食に関して悪影響を及ぼさない。

【0178】

エピタキシャル多層膜４９、したがって、ヘテロ構造５０は、高い結晶学的品質を示すことができる。

【0179】

その結果、ヘテロ構造５０における二次元ガスの形成に基づいて機能する対応する電子部品７は、使用時に、高い電気的性能を有することができる。

【0180】

同時に、電子部品５もまた、高い結晶学的品質を有し得る単結晶シリコン層（エピタキシャル部分１０６）内に集積される。その結果、電子部品５は、使用時に、高い電気的性能を有することができる。

【0181】

更に、成長マスク１０３の厚さは、エピタキシャル多層膜４９を形成するためのマスクとして使用されるのに十分厚く、同時に、表面層１０５の上面１０５Ａの非平坦性を最小化するのに十分薄くすることができる。実際には、表面層１０５の上面１０５Ａは、実質的に平坦であると見なすことができる。これは、シリコンベースの電子部品５、及びヘテロ構造ベースの電子部品７の両方の形成につながる、後続の製造工程を容易にする。

【0182】

半導体電子デバイス１を形成するための出発基板として＜１１１＞シリコン基板１４を使用する実現性は、特にチャネル層５５がＧａＮのものである場合に、ヘテロ構造５０の高いエピタキシャル品質が得られることを可能にし得る。その結果、ヘテロ構造ベースの電子部品７は、優れた電気的性能を有することができる。本出願人はまた、＜１１１＞シリコン基板１４の使用がまた、シリコンベースの電子部品５の優れた電気的性能を得ることを可能にすることも見出した。

【0183】

図３Ａ～図３Ｎの製造プロセスの実施形態を参照すると、シリコンベースのデバイス５のドープ領域のいくつか、特に、ＰＭＯＳトランジスタ５Ａ及びＮＭＯＳトランジスタ５Ｂのソース領域、ドレイン領域、及びボディコンタクト領域などの高いドーピングレベルを有するドープ領域が、エピタキシャル多層膜４９の成長後に形成することができるという事実は、デバイス１の製造の信頼性を高めることに更に寄与することができる。

【0184】

実際、エピタキシャル多層膜４９は、当該高濃度ドープ領域によって維持され得るサーマルバジェットよりも大きいサーマルバジェットを使用して成長することができる。このようにして、シリコンベースのデバイス５の高濃度ドープ領域は、高い信頼性を伴って形成することができる。

【0185】

例えば、ＡｌＮの第１のバッファ層５２の成長は、約１１００℃の温度で約１５～３０分に含まれる時間間隔にわたって行われてもよく、第２のバッファ層５３、チャネル層５５、バリア層５６、及びチャネル変調領域６４を形成するＧａＮ層及びＡｌＧａＮ層の成長は、連続する成長工程において、各々、約１０３０℃～１０８０℃の温度で約５～１５分の間隔にわたって行われてもよい。

【0186】

ただし、上述の製造工程及びそれぞれの実行順序は、使用される特定のプロセス及び機械類に応じて、図３Ａ～図３Ｎに示されたものとは異なってもよいことは、当業者には明らかであろう。

【0187】

例えば、エピタキシャル多層膜４９は、表面層１０５の前に成長されてもよい。

【0188】

例えば、エピタキシャル多層膜４９は、エピタキシャル多層膜４９及びエピタキシャル領域２３を形成する特定の材料に応じて、高濃度ドープ領域の形成後に成長されてもよい。

【0189】

例えば、ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタのボディ領域は、絶縁酸化物（３３、１０８）の形成前に形成されてもよいし、あるいはフィールド絶縁（ＳＴＩ）の形成後に形成されてもよい。特に、それらは、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタのゲート構造を形成する酸化物の形成の前に、すなわち、例えば、ポリシリコン層１１０の堆積の前に、形成される。

【0190】

例えば、多層膜１１４は、露出部分１０１Ｂのみから出発して選択的に成長してもよい。この場合、部分１１５は存在しない。その結果、図３Ｌに表された除去は、なくてもよい。

【0191】

最後に、他の修正及び変更が、本明細書で説明及び図示された電子デバイス１及びその対応する製造プロセスに対して、本開示の範囲から逸脱することなく行うことができることは明らかである。

【0192】

電子デバイス１は、ＰＭＯＳトランジスタ５Ａ及びＮＭＯＳトランジスタ５Ｂに加えて、又はその代わりに、ダイ３内に集積される能動及び／又は受動の他のシリコンベースの電子部品５を備えてもよい。

【0193】

例えば、図２に示すように、シリコンベースの電子部品５はまた、バイポーラトランジスタ５Ｃと、ダイオード及び抵抗器などの受動部品５Ｄとを含むこともできる。図２において、バイポーラトランジスタ５Ｃ及び受動部品５Ｄは、互いに別個であり、かつ破線によって概略的に示されているそれぞれのデバイス部分１２０、１２１内に集積される。

【0194】

例えば、デバイス部分１２０、１２１は、基板領域１０上に成長された単結晶シリコンのそれぞれのエピタキシャル領域内に形成され、特にエピタキシャル領域２３とモノリシックである。

【0195】

絶縁領域、例えば、浅い又は深いトレンチは、それ自体既知の方法で、部分１２０、１２１と、２０との間に配置されてもよく、その結果、それぞれの電子部品は、使用時に、互いに電気的に絶縁される。

【0196】

デバイス１はまた、図２に示されるものに加えて、又はその代わりに、ダイ３内に集積される他のシリコンベースの電子部品５を備えることができる。例えば、部品５は、例えば、１５Ｖ～２０Ｖの中電圧用途のためのＭＯＳトランジスタ、例えば、２０Ｖ～２００Ｖの動作電圧での用途のためのＤＭＯＳトランジスタ及び／又はドリフトＭＯＳトランジスタ、薄膜抵抗器、ＯＴＰ又はＭＴＰメモリ、相変化メモリ、などを含むことができる。

【0197】

互いに異なる型のシリコンベースの電子部品５の集積は、それ自体知られた、したがって本明細書では更に示されていない、製造工程を介して、例えば、ＢＣＤ技術を使用して得ることができることは、当業者には明らかであろう。

【0198】

例えば、様々な半導体領域の導電型であるＮ又はＰは、説明されたものと比較して、逆であってもよい。

【0199】

例えば、エピタキシャル多層膜４９は、ヘテロ構造５０のみを含んでもよい。言い換えれば、ヘテロ構造５０は、基板領域１０上に直接成長させてもよい。

【0200】

例えば、層１４～１８は、特定の用途に応じて、ドーパント種（Ｐ又はＮ）の１つ以上の拡散領域を含んでもよい。

【0201】

例えば、ヘテロ構造ベースの部品７は、ＨＥＭＴ７以外の電子部品を含んでもよい。

【0202】

例えば、ＨＥＭＴ７は、ノーマリオフ型のものであってもよく、ゲート構造は、前述したものと異なってもよい。例えば、ゲート構造は、凹型のものであってもよく、かつ／又はゲート構造の製造は、ゲート構造の下でのフッ素プラズマの使用を含んでもよい。あるいは、ＨＥＭＴ７は、ノーマリーオン型のもの、すなわち、デプレッション型のものであってもよい。

【0203】

例えば、図１を参照すると、第１のデバイス部分２０と第２のデバイス部分２１との間に延在する絶縁領域７７は、示されているものとは異なる形状及び構造を有してもよい。例えば、第３の軸Ｚに沿って、ダイ３内のより深い深さにおいて延在する１つ以上のトレンチがあってもよい。

【0204】

例えば、基板領域１０を形成するエピタキシャル層の数は、特定の用途に応じて異なってもよい。

【0205】

例えば、エピタキシャル多層膜４９及びエピタキシャル領域２３の、第３の軸Ｚに沿った所望の厚さに応じて、第２の中間層１８は、なくてもよく、エピタキシャル多層膜４９は、第２のディープ層１７上に直接成長されてもよい。

【0206】

中電圧又は低電圧用途（例えば、７Ｖ～４０Ｖ）の場合、基板領域１０は、基板１４及び第１のディープ層１５（又は第１の中間層１６）のみを備えてもよい。実際には、この場合、エピタキシャル多層膜４９は、第１のディープ層１５上に、又はもしあれば、第１の中間層１６上に、直接成長させることができる。

【0207】

例えば、電子部品５は、シリコン以外の単一半導体、例えば、Ｇｅ、ＳｉＧｅなどに基づく電子部品であってもよい。

【0208】

半導体電子デバイス（１）の製造プロセスは、第１の部分（１０１Ａ）と、その第１の部分とは異なる第２の部分（１０１Ｂ）とを有する半導体材料の基板層（１８）を含むウエハ（１００）を提供することと、基板層の第１の部分（１０１Ａ）上に単一半導体材料のエピタキシャル領域（２３、１０６）を成長させることと、基板層の第２の部分（１０１Ｂ）上に、ヘテロ構造（５０）を含むエピタキシャル多層膜（４９、１１４）を成長させることと、エピタキシャル領域（２３、１０６）から出発して、単一半導体材料に基づいた第１の電子部品（５Ａ、５Ｂ、５Ｃ、５Ｄ）を形成することと、ヘテロ構造から出発して、ヘテロ構造に基づいた第２の電子部品（７）を形成することと、を含むものとして要約され、エピタキシャル多層膜を成長させることが、基板層（１８）上に成長マスク（１０３）を形成することと、成長マスク（１０３）内に開口部を形成し、それによって、基板層の第２の部分を露出させることと、基板層の第２の部分上にエピタキシャル多層膜を成長させることと、を含む。

【0209】

成長マスク（１０３）は、エピタキシャル領域を成長させる前に形成され、成長マスクは、基板層（１８）の第１の部分（１０１Ａ）を露出させる。

【0210】

エピタキシャル領域を成長させることは、基板層（１８）の第１の部分（１０１Ａ）の上方に延在する第１の部分（１０６）と、成長マスク（１０３）の上方に延在する第２の部分（１０７）と、を有する単一半導体材料の表面層（１０５）を成長させることを含み、成長マスク（１０３）内に開口部を形成することは、表面層の第２の部分（１０７）に、成長マスクまで延在する凹部を形成することを含む。

【0211】

製造プロセスは、表面層（１０５）の第１の部分（１０６）上に延在し、かつ表面層（１０５）の第２の部分（１０７）上に開口部（１１３）を有するエッチングマスク（１１１）を形成することを更に含み、エピタキシャル多層膜を成長させることは、基板層（１８）の第２の部分（１０１Ｂ）上に延在する第１の部分（１１６）と、エッチングマスク上に延在する第２の部分（１１５）と、を有するワーク多層膜（１１４）を成長させることと、ワーク多層膜の第２の部分（１１５）を除去することと、を含み、エッチングマスク（１１１）は、方向（Ｚ）に沿った基板層（１８）から、ワーク多層膜の第１の部分（１１６）よりも大きい高さに配置されている表面（１１０Ａ）からの方向（Ｚ）に沿って延在する。

【0212】

成長マスク（１０３）は、酸化物層、例えば、酸化シリコンを含む。

【0213】

成長マスク（１０３）は、７ｎｍ～３００ｎｍに含まれる厚さを有する。

【0214】

第１の電子部品（５Ａ、５Ｂ）を形成することは、エピタキシャル多層膜を成長させる工程の後に、エピタキシャル領域（２３、１０６）内に１つ以上のドープ領域（２５Ａ、２５Ｂ、２９Ａ、２９Ｂ、２７、３１）を形成することを含む。

【0215】

第１の電子部品は、絶縁ゲート領域（４０、４１）を有するＭＯＳトランジスタ（５Ａ、５Ｂ）であり、第１の電子部品を形成することは、エピタキシャル多層膜を成長させる工程の前に、エピタキシャル領域（２３、１０６）の上方に絶縁ゲート領域（１１０）を形成することを含む。

【0216】

単一半導体材料は、シリコンであり、ウエハ（１００）は、＜１１１＞シリコンのものである。

【0217】

単一半導体材料は、シリコンであり、基板層（１８）は、単結晶シリコン層である。

【0218】

半導体電子デバイス（１）は、ダイ（３）と、単一半導体材料に基づく第１の電子部品（５）と、ヘテロ構造に基づく第２の電子部品（７）と、を含むものとして要約され、ダイは、半導体材料の基板領域（１０）と、基板領域上に延在する単一半導体材料の単結晶領域（２３）を含む第１の表面部分（２０）と、第１の表面部分とは異なり、かつ基板領域上に延在するエピタキシャル多層膜（４９）を含む第２の表面部分（２１）とを含み、エピタキシャル多層膜は、ヘテロ構造（５０）を含み、第１の電子部品（５）は、ダイの第１の表面部分内に集積され、第２の電子部品（７）は、ダイの第２の表面部分内に集積される。

【0219】

ダイ（３）は、第１の表面部分と第２の表面部分との間の基板領域（１０）上に延在する第３の表面部分（７０）を更に含み、第３の表面部分は、特に単結晶領域（２３）とモノリシックである、単一半導体材料の多結晶領域（７６）を含む。

【0220】

第１の部品は、ＣＭＯＳトランジスタ、ＤＭＯＳトランジスタ、バイポーラトランジスタ、又は単一半導体材料に基づく受動電子部品のうちの１つである。

【0221】

第２の電子部品は、高移動度トランジスタ（７）であり、ヘテロ構造は、例えば、ＧａＮを含む、周期表のＩＩＩ族及びＶ族の材料に基づく。

【0222】

基板領域（１０）は、第１の導電型（Ｐ）を有する単結晶基板（１４）と、第１の導電型とは異なる第２の導電型（Ｎ）を有し、かつ基板上に延在する少なくとも１つのエピタキシャル層（１５、１８）と、を含む。

【0223】

上で説明される様々な実施形態を組み合わせて、更なる実施形態を提供することができる。実施形態の態様は、必要に応じて、様々な特許、出願、及び刊行物の概念を採用するように変更して、更なる実施形態を提供することができる。

【0224】

これらの変更及び他の変更は、上記の詳細な説明に照らして実施形態に対して行うことができる。一般に、以下の特許請求の範囲において、使用される用語は、特許請求の範囲を本明細書及び特許請求の範囲に開示された特定の実施形態に限定するように解釈されるべきではなく、そのような特許請求の範囲が権利を与えられる均等物の全範囲とともに全ての可能な実施形態を含むように解釈されるべきである。したがって、特許請求の範囲は本開示によって限定されるものではない。

【図1】

【図2】

【図3A】

【図3B】

【図3C】

【図3D】

【図3E】

【図3F】

【図3G】

【図3H】

【図3I】

【図3J】

【図3K】

【図3L】

【図3M】

【図3N】

【外国語明細書】