ホーム > 特許ランキング > 株式会社ジャパンディスプレイ
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025024537
(43)【公開日】2025-02-20
(54)【発明の名称】歪検出装置
(51)【国際特許分類】
G01B 7/16 20060101AFI20250213BHJP
【ＦＩ】
G01B7/16 R
【審査請求】未請求
【請求項の数】6
【出願形態】ＯＬ
(21)【出願番号】P 2023128717
(22)【出願日】2023-08-07
(71)【出願人】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110001737
【氏名又は名称】弁理士法人スズエ国際特許事務所
(72)【発明者】
【氏名】中野 史掘
(72)【発明者】
【氏名】上原 利範
【テーマコード（参考）】
2F063
【Ｆターム（参考）】
2F063AA25
2F063DA02
2F063DA05
2F063EC03
2F063EC05
2F063EC13
2F063EC25
(57)【要約】
【課題】実施形態の課題は、検出精度の向上を図ることが可能な歪検出装置を提供することにある。
【解決手段】実施形態に係る歪検出装置は、フレキシブルな基材と、それぞれ第１方向に一列に並んだ複数の歪ゲージを有し基材に積層配置された第１、第２、第３、第４センサパターンと、複数の歪ゲージを駆動するコントローラと、を備えている。第１センサパターンの第１歪ゲージ、第２センサパターンの第２歪ゲージ、第３センサパターンの第３歪ゲージ、第４センサパターンの第４歪ゲージは、基材の厚さ方向に対向して配置されている。第１歪ゲージおよび第４歪ゲージは、基材の厚さ方向の中心位置に対し対称に配置され、第２歪ゲージおよび第３歪ゲージは、基材の厚さ方向の中心位置に対し対称に配置されている。
【選択図】 図３
【解決手段】実施形態に係る歪検出装置は、フレキシブルな基材と、それぞれ第１方向に一列に並んだ複数の歪ゲージを有し基材に積層配置された第１、第２、第３、第４センサパターンと、複数の歪ゲージを駆動するコントローラと、を備えている。第１センサパターンの第１歪ゲージ、第２センサパターンの第２歪ゲージ、第３センサパターンの第３歪ゲージ、第４センサパターンの第４歪ゲージは、基材の厚さ方向に対向して配置されている。第１歪ゲージおよび第４歪ゲージは、基材の厚さ方向の中心位置に対し対称に配置され、第２歪ゲージおよび第３歪ゲージは、基材の厚さ方向の中心位置に対し対称に配置されている。
【選択図】 図３
【特許請求の範囲】
【請求項1】
複数の絶縁層を含むフレキシブルな基材と、
第１方向に間隔を置いて一列に並んで設けられた複数の第１歪ゲージとそれぞれ第１歪ゲージに接続された複数の配線とを含み、前記基材に設けられた第１センサパターンと、
前記第１方向に間隔を置いて一列に並んで設けられた複数の第２歪ゲージとそれぞれ第２歪ゲージに接続された複数の配線とを含み、前記基材に積層され絶縁層を挟んで前記第１センサパターンに対向する第２センサパターンと、
前記第１方向に間隔を置いて一列に並んで設けられた複数の第３歪ゲージとそれぞれ第３歪ゲージに接続された複数の配線とを含み、前記基材に積層され絶縁層を挟んで前記第２センサパターンに対向する第３センサパターンと、
前記第１方向に間隔を置いて一列に並んで設けられた複数の第４歪ゲージとそれぞれ第４歪ゲージに接続された複数の配線とを含み、前記基材に積層され絶縁層を挟んで前記第３センサパターンに対向する第４センサパターンと、
前記複数の配線を介して前記第１歪ゲージ、第２歪ゲージ、第３歪ゲージ、および第４歪ゲージに電圧を印加し、各歪ゲージの検出値を読取るコントローラと、を備え、
前記第１歪ゲージ、第２歪ゲージ、第３歪ゲージ、第４歪ゲージは前記基材の厚さ方向に対向して配置され、
前記第１歪ゲージおよび前記第４歪ゲージは、前記基材の厚さ方向の中心位置に対し対称に配置され、前記第２歪ゲージおよび前記第３歪ゲージは、前記基材の厚さ方向の中心位置に対し対称に配置されている、歪検出装置。
第１方向に間隔を置いて一列に並んで設けられた複数の第１歪ゲージとそれぞれ第１歪ゲージに接続された複数の配線とを含み、前記基材に設けられた第１センサパターンと、
前記第１方向に間隔を置いて一列に並んで設けられた複数の第２歪ゲージとそれぞれ第２歪ゲージに接続された複数の配線とを含み、前記基材に積層され絶縁層を挟んで前記第１センサパターンに対向する第２センサパターンと、
前記第１方向に間隔を置いて一列に並んで設けられた複数の第３歪ゲージとそれぞれ第３歪ゲージに接続された複数の配線とを含み、前記基材に積層され絶縁層を挟んで前記第２センサパターンに対向する第３センサパターンと、
前記第１方向に間隔を置いて一列に並んで設けられた複数の第４歪ゲージとそれぞれ第４歪ゲージに接続された複数の配線とを含み、前記基材に積層され絶縁層を挟んで前記第３センサパターンに対向する第４センサパターンと、
前記複数の配線を介して前記第１歪ゲージ、第２歪ゲージ、第３歪ゲージ、および第４歪ゲージに電圧を印加し、各歪ゲージの検出値を読取るコントローラと、を備え、
前記第１歪ゲージ、第２歪ゲージ、第３歪ゲージ、第４歪ゲージは前記基材の厚さ方向に対向して配置され、
前記第１歪ゲージおよび前記第４歪ゲージは、前記基材の厚さ方向の中心位置に対し対称に配置され、前記第２歪ゲージおよび前記第３歪ゲージは、前記基材の厚さ方向の中心位置に対し対称に配置されている、歪検出装置。
【請求項2】
前記第１センサパターンの複数の配線は、それぞれ前記第１歪ゲージの一端に接続された複数本の電源線および複数の第１信号線と、それぞれ前記第１歪ゲージの他端に接続された複数本のグランド線および複数の第２信号線と、を含み、
前記第４センサパターンの複数の配線は、それぞれ前記第４歪ゲージの一端に接続された複数本の電源線および複数の第１信号線と、それぞれ前記第４歪ゲージの他端に接続された複数本のグランド線および複数の第２信号線と、を含み、
前記第１歪ゲージの各々は、前記第１センサパターンのグランド線および前記第４センサパターンの電源線を介して前記第４歪ゲージに直列に接続されている、請求項１に記載の歪検出装置。
前記第４センサパターンの複数の配線は、それぞれ前記第４歪ゲージの一端に接続された複数本の電源線および複数の第１信号線と、それぞれ前記第４歪ゲージの他端に接続された複数本のグランド線および複数の第２信号線と、を含み、
前記第１歪ゲージの各々は、前記第１センサパターンのグランド線および前記第４センサパターンの電源線を介して前記第４歪ゲージに直列に接続されている、請求項１に記載の歪検出装置。
【請求項3】
前記第２センサパターンの複数の配線は、それぞれ前記第２歪ゲージの一端に接続された複数本の電源線および複数の第１信号線と、それぞれ前記第２歪ゲージの他端に接続された複数本のグランド線および複数の第２信号線と、を含み、
前記第３センサパターンの複数の配線は、それぞれ前記第３歪ゲージの一端に接続された複数本の電源線および複数の第１信号線と、それぞれ前記第３歪ゲージの他端に接続された複数本のグランド線および複数の第２信号線と、を含み、
前記第２歪ゲージの各々は、前記第２センサパターンのグランド線および前記第３センサパターンの電源線を介して前記第３歪ゲージに直列に接続されている、請求項２に記載の歪検出装置。
前記第３センサパターンの複数の配線は、それぞれ前記第３歪ゲージの一端に接続された複数本の電源線および複数の第１信号線と、それぞれ前記第３歪ゲージの他端に接続された複数本のグランド線および複数の第２信号線と、を含み、
前記第２歪ゲージの各々は、前記第２センサパターンのグランド線および前記第３センサパターンの電源線を介して前記第３歪ゲージに直列に接続されている、請求項２に記載の歪検出装置。
【請求項4】
前記コントローラは、前記第１歪ゲージおよび第４歪ゲージの検出値の差分値に基づいて第１測定値を算出し、前記第２歪ゲージおよび第３歪ゲージの検出値の差分値に基づいて第２測定値を算出し、前記第１測定値と前記第２測定値との平均値を算出する、請求項３に記載の歪検出装置。
【請求項5】
前記第２歪ゲージおよび前記第３歪ゲージは、前記第１歪ゲージおよび前記第４歪ゲージに対して、前記基材の厚さ方向の中心の側に配置され、
前記第２歪ゲージおよび前記第３歪ゲージの抵抗は、前記第１歪ゲージおよび第４歪ゲージの抵抗よりも高抵抗である、請求項２に記載の歪検出装置。
前記第２歪ゲージおよび前記第３歪ゲージの抵抗は、前記第１歪ゲージおよび第４歪ゲージの抵抗よりも高抵抗である、請求項２に記載の歪検出装置。
【請求項6】
前記第２歪ゲージの抵抗と前記第３歪ゲージの抵抗とは同じであり、前記第１歪ゲージの抵抗と前記第４歪ゲージの抵抗とは同じである、請求項５に記載の歪検出装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、歪検出装置に関する。
【背景技術】
【0002】
歪検出装置の一例として、フレキシブルなフィルム状あるいはシート状の歪ゲージセンサが知られている。歪ゲージセンサは、帯状のフレキシブルなシート基材の表面に並んで設けられた歪ゲージと、これらの歪ゲージに通電するための複数本の信号線と、を有している。また、シートの表裏に複数の歪ゲージが設けられている。表面側の歪ゲージは、裏面側の歪ゲージとそれぞれ対向して配置されている。歪ゲージセンサを湾曲した被検体に巻き付け、各歪ゲージの抵抗変化を検出することにより、被検体の湾曲形状を検知することができる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１３－１８５９６６号公報
【特許文献2】特開２０１３－９６８２１号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
この発明の実施形態の課題は、検出精度の向上を図ることが可能な歪検出装置を提供することにある。
【課題を解決するための手段】
【0005】
実施形態に係る歪検出装置は、 複数の絶縁層を含むフレキシブルな基材と、第１方向に間隔を置いて一列に並んで設けられた複数の第１歪ゲージとそれぞれ第１歪ゲージに接続された複数の配線とを含み、前記基材に設けられた第１センサパターンと、前記第１方向に間隔を置いて一列に並んで設けられた複数の第２歪ゲージとそれぞれ第２歪ゲージに接続された複数の配線とを含み、前記基材に積層され絶縁層を挟んで前記第１センサパターンに対向する第２センサパターンと、前記第１方向に間隔を置いて一列に並んで設けられた複数の第３歪ゲージとそれぞれ第３歪ゲージに接続された複数の配線とを含み、前記基材に積層され絶縁層を挟んで前記第２センサパターンに対向する第３センサパターンと、前記第１方向に間隔を置いて一列に並んで設けられた複数の第４歪ゲージとそれぞれ第４歪ゲージに接続された複数の配線とを含み、前記基材に積層され絶縁層を挟んで前記第３センサパターンに対向する第４センサパターンと、前記複数の配線を介して前記第１歪ゲージ、第２歪ゲージ、第３歪ゲージ、および第４歪ゲージに電圧を印加し、各歪ゲージの検出値を読取るコントローラと、を備えている。前記第１歪ゲージ、第２歪ゲージ、第３歪ゲージ、第４歪ゲージは前記基材の厚さ方向に対向して配置され、前記第１歪ゲージおよび前記第４歪ゲージは、前記基材の厚さ方向の中心位置に対し対称に配置され、前記第２歪ゲージおよび前記第３歪ゲージは、前記基材の厚さ方向の中心位置に対し対称に配置されている。
【図面の簡単な説明】
【0006】
【発明を実施するための形態】
【0007】
以下、図面を参照しながら、この発明の実施形態について詳細に説明する。
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更であって容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更であって容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【0008】
（実施形態）
歪検出装置の一例として、実施形態に係る歪ゲージセンサ装置について詳細に説明する。図１は、実施形態に係る歪ゲージセンサ装置の斜視図である。
図示のように、歪ゲージセンサ装置１０は、両面型の歪ゲージセンサを構成している。歪ゲージセンサ装置１０は、基材として機能する細長い帯状のフレキシブルなベース基板４４と、ベース基板４４の第１主面（前面）に貼付された第１センサシート２０Ａと、ベース基板４４の第２主面（背面）に貼付された第２センサシート２０Ｂと、一対のフレキシブル配線板（ＦＰＣ）１４と、当該一対のフレキシブル配線板１４を介して第１センサシート２０Ａおよび第２センサシート２０Ｂに接続された中継基板（駆動回路基板）１２と、を備えている。一例では、ベース基板４４は、絶縁層であり、ポリエチレンテレフタレート（ＰＥＴ）、ポリイミド等の樹脂で厚さ０．３～０．５ｍｍ程度に形成されている。
歪検出装置の一例として、実施形態に係る歪ゲージセンサ装置について詳細に説明する。図１は、実施形態に係る歪ゲージセンサ装置の斜視図である。
図示のように、歪ゲージセンサ装置１０は、両面型の歪ゲージセンサを構成している。歪ゲージセンサ装置１０は、基材として機能する細長い帯状のフレキシブルなベース基板４４と、ベース基板４４の第１主面（前面）に貼付された第１センサシート２０Ａと、ベース基板４４の第２主面（背面）に貼付された第２センサシート２０Ｂと、一対のフレキシブル配線板（ＦＰＣ）１４と、当該一対のフレキシブル配線板１４を介して第１センサシート２０Ａおよび第２センサシート２０Ｂに接続された中継基板（駆動回路基板）１２と、を備えている。一例では、ベース基板４４は、絶縁層であり、ポリエチレンテレフタレート（ＰＥＴ）、ポリイミド等の樹脂で厚さ０．３～０．５ｍｍ程度に形成されている。
【0009】
第１センサシート２０Ａおよび第２センサシート２０Ｂの各々は、絶縁層からなる細長い帯状のフレキシブルなシート基材２２とシート基材２２に設けられた２層の導体パターン（センサパターン）ＣＤＡ、ＣＤＢ（ＣＤＣ、ＣＤＤ）とを有している。各層のセンサパターンは、複数の歪ゲージＧ０～Ｇｎを含んでいる。複数の歪ゲージＧ０～Ｇｎは、シート基材２２の長手方向Ｘの一端から他端に亘り所定の間隔を空けて長手方向Ｘに一列に並んでいる。
なお、図において、センサシートの長手方向Ｘ、幅方向Ｙは、互いに直交する２方向を示している。これらの方向は、９０度以外の角度で交差していてもよい。
なお、図において、センサシートの長手方向Ｘ、幅方向Ｙは、互いに直交する２方向を示している。これらの方向は、９０度以外の角度で交差していてもよい。
【0010】
図２は、歪ゲージセンサ装置１０の縦断面図である。
図２に示すように、ベース基板４４は前面および前面に対向する背面を有している。一例では、第１センサシート２０Ａは、透明粘着シート（ＯＣＡ）などの接着剤層Ａｄによりベース基板４４の前面に貼付されている。第２センサシート２０Ｂは、接着剤層Ａｄによりベース基板４４の背面に貼付されている。
中継基板１２は、一方の面側に設けられた駆動回路４０および複数の配線と、他方の面側に設けられた図示しない複数の配線と、を含んでいる。第１センサシート２０Ａの第１センサパターンＣＤＡおよび第２センサパターンＣＤＢは、ＦＰＣ１４を介して、中継基板１２の上面側に設けられる配線に接続されている。同様に、第２センサシート２０Ｂの第３センサパターンＣＤＣおよび第４センサパターンＣＤＤは、ＦＰＣ１４を介して、中継基板１２の下面側に設けられる配線に接続されている。
図２に示すように、ベース基板４４は前面および前面に対向する背面を有している。一例では、第１センサシート２０Ａは、透明粘着シート（ＯＣＡ）などの接着剤層Ａｄによりベース基板４４の前面に貼付されている。第２センサシート２０Ｂは、接着剤層Ａｄによりベース基板４４の背面に貼付されている。
中継基板１２は、一方の面側に設けられた駆動回路４０および複数の配線と、他方の面側に設けられた図示しない複数の配線と、を含んでいる。第１センサシート２０Ａの第１センサパターンＣＤＡおよび第２センサパターンＣＤＢは、ＦＰＣ１４を介して、中継基板１２の上面側に設けられる配線に接続されている。同様に、第２センサシート２０Ｂの第３センサパターンＣＤＣおよび第４センサパターンＣＤＤは、ＦＰＣ１４を介して、中継基板１２の下面側に設けられる配線に接続されている。
【0011】
図３は、図２の線Ａ－Ａに沿った歪ゲージセンサ装置の横断面図である。図示のように、第１センサシート２０Ａは、フレキシブルな帯状のシート基材２２と、シート基材２２の一方の面上に設けられた第１センサパターンＣＤＡ（Ｇ０～Ｇｎ）と、第１センサパターンＣＤＡに重ねてシート基材２２上に積層された第１絶縁層ＩＬ１と、第１絶縁層ＩＬ１上に設けられた第２センサパターンＣＤＢ（Ｇ０～Ｇｎ）と、第２センサパターンＣＤＢに重ねて第１絶縁層ＩＬ１上に積層された第２絶縁層ＩＬ２と、第２絶縁層ＩＬ２上に設けられた保護層（表面保護フィルム）ＰＴＬと、を含んでいる。一例では、シート基材２２は、ポリイミドで形成され、第１および第２絶縁層ＩＬ１、ＩＬ２は、窒化シリコン（ＳｉＮ）で形成されている。一例では、第１センサシート２０Ａは、保護層ＴＰＬの側が接着剤層Ａｄによりベース基板４４に接合される。
【0012】
同様に、第２センサシート２０Ｂは、フレキシブルな帯状のシート基材２２と、シート基材２２の一方の面上に設けられた第４センサパターンＣＤＤと、第４センサパターンＣＤＤに重ねてシート基材２２上に積層された第１絶縁層ＩＬ１と、第１絶縁層ＩＬ１上に設けられた第３センサパターンＣＤＣと、第３センサパターンに重ねて第１絶縁層ＩＬ１上に積層された第２絶縁層ＩＬ２と、第２絶縁層ＩＬ２上に設けられた保護層（表面保護フィルム）ＰＴＬと、を含んでいる。一例では、シート基材２２は、ポリイミドで形成され、第１および第２絶縁層ＩＬ１、ＩＬ２は、窒化シリコン（ＳｉＮ）で形成されている。一例では、第２センサシート２０Ｂは、保護層ＴＰＬの側が接着剤層Ａｄによりベース基板４４に接合される。
【0013】
ベース基板４４、接着剤層Ａｄ、第１センサシート２０Ａ、第２センサシート２０Ｂの全体を基材とし、第１センサパターンＣＤＡの歪ゲージを第１歪ゲージＧＡ、第２センサパターンＣＤＢの歪ゲージを第２歪ゲージＧＢ、第３センサパターンＣＤＣの歪ゲージを第３歪ゲージＧＣ、第４センサパターンＣＤＤの歪ゲージを第４歪ゲージＧＤと称して説明する。
図３に示すように、第１歪ゲージＧＡ、第２歪ゲージＧＢ、第３歪ゲージＧＣ、第４歪ゲージＧＤは、それぞれ絶縁層を挟んで、基材の厚さ方向Ｚに対向して配置されている。基材の厚さ方向Ｚの中心の位置を中心線Ｃとした場合、外側の第１歪ゲージＧＡおよび第４歪ゲージＧＤは、中心線Ｃに対し対称に配置され、内側の第２歪ゲージＧＢおよび第３歪ゲージＧＣは、中心線Ｃに対し対称に配置されている。すなわち、外側の第１歪ゲージＧＡと中心線Ｃとの間隔をｄ１、外側の第４歪ゲージＧＤと中心線Ｃとの間隔をｄ２、内側の第２歪ゲージＧＢと中心線Ｃとの間隔をｄ３、内側の第３歪ゲージＧＣと中心線Ｃとの間隔をｄ４とした場合、ｄ１＝ｄ２、かつ、ｄ３＝ｄ４であることが望ましい。ｄ１≠ｄ３、ｄ２≠ｄ４であっても良い。
図３に示すように、第１歪ゲージＧＡ、第２歪ゲージＧＢ、第３歪ゲージＧＣ、第４歪ゲージＧＤは、それぞれ絶縁層を挟んで、基材の厚さ方向Ｚに対向して配置されている。基材の厚さ方向Ｚの中心の位置を中心線Ｃとした場合、外側の第１歪ゲージＧＡおよび第４歪ゲージＧＤは、中心線Ｃに対し対称に配置され、内側の第２歪ゲージＧＢおよび第３歪ゲージＧＣは、中心線Ｃに対し対称に配置されている。すなわち、外側の第１歪ゲージＧＡと中心線Ｃとの間隔をｄ１、外側の第４歪ゲージＧＤと中心線Ｃとの間隔をｄ２、内側の第２歪ゲージＧＢと中心線Ｃとの間隔をｄ３、内側の第３歪ゲージＧＣと中心線Ｃとの間隔をｄ４とした場合、ｄ１＝ｄ２、かつ、ｄ３＝ｄ４であることが望ましい。ｄ１≠ｄ３、ｄ２≠ｄ４であっても良い。
【0014】
なお、基材において、第１センサシート２０Ａおよび第２センサシート２０Ｂは、それぞれ保護層ＰＴＬの側が接着剤層Ａｄによりベース基板４４に接合される構成としても良い。また、図４に示すように、ベース基板を省略し、第１センサシート２０Ａと第２センサシート２０Ｂとを透明粘着シート（ＯＣＡ）などの接着剤層Ａｄにより互いに貼り合わせる構成としてもよい。
【0015】
図５は、第１センサシート２０Ａの第２センサパターンＣＤＢおよび第２センサシート２０Ｂの第３センサパターンＣＤＣを展開して模式的に示す平面図、図６は、第１センサシート２０Ａにおける第１センサパターンＣＤＡおよび第２センサパターンＣＤＢの積層構造を模式的に示す斜視図である。
図５に示すように、本実施形態によれば、第１センサシート２０Ａおよび第２センサシート２０Ｂは、同一の形状、寸法、およびセンサパターンに構成されている。第１センサシート２０Ａの第２センサパターンＣＤＢおよび第２センサシート２０Ｂの第３センサパターンＣＤＣを代表してパターン構成を説明する。センサパターンの各々は、複数の歪ゲージＧ０～Ｇｎを有している。複数の歪ゲージＧ０～Ｇｎは、シート基材２２の長手方向Ｘの一端（先端）から他端（基端）まで長手方向Ｘに間隔Ｌを空けて一列に並んで設けられている。歪ゲージＧ０～Ｇｎの各々は、幅方向Ｙに蛇腹状あるいは矩形波状に延在し、幅方向Ｙの一端および他端を有している。各歪ゲージＧ０～Ｇｎは、所望の抵抗値を有し、歪に応じた抵抗変化を生じる。
図５に示すように、本実施形態によれば、第１センサシート２０Ａおよび第２センサシート２０Ｂは、同一の形状、寸法、およびセンサパターンに構成されている。第１センサシート２０Ａの第２センサパターンＣＤＢおよび第２センサシート２０Ｂの第３センサパターンＣＤＣを代表してパターン構成を説明する。センサパターンの各々は、複数の歪ゲージＧ０～Ｇｎを有している。複数の歪ゲージＧ０～Ｇｎは、シート基材２２の長手方向Ｘの一端（先端）から他端（基端）まで長手方向Ｘに間隔Ｌを空けて一列に並んで設けられている。歪ゲージＧ０～Ｇｎの各々は、幅方向Ｙに蛇腹状あるいは矩形波状に延在し、幅方向Ｙの一端および他端を有している。各歪ゲージＧ０～Ｇｎは、所望の抵抗値を有し、歪に応じた抵抗変化を生じる。
【0016】
各センサパターンは、それぞれ歪ゲージＧ０～Ｇｎの列に沿って長手方向Ｘに延在している複数本の電源線ＶＬ０～ＶＬｎ、複数本のグランド線ＧＮＬ０～ＧＮＬｎ、複数本の第１信号線Ｓａ０～Ｓａｎ、および複数本の第２信号線Ｓｂ０～Ｓｂｎを有している。
電源線ＶＬ０～ＶＬｎは、歪ゲージＧ０～Ｇｎの一端の側に位置している。電源線ＶＬ０～ＶＬｎは、それぞれ歪ゲージＧ０～Ｇｎの一端に接続された一端とシート基材２２の基端側に位置する他端とを有し、互いにほぼ平行に延びている。
第１信号線Ｓａ０～Ｓａｎは、歪ゲージＧ０～Ｇｎの一端と電源線ＶＬ０～ＶＬｎとの間に位置している。第１信号線Ｓａ０～Ｓａｎは、それぞれ歪ゲージＧ０～Ｇｎの一端に接続された一端とシート基材２２の基端側に位置する他端とを有し、互いにほぼ平行に延びている。
電源線ＶＬ０～ＶＬｎは、歪ゲージＧ０～Ｇｎの一端の側に位置している。電源線ＶＬ０～ＶＬｎは、それぞれ歪ゲージＧ０～Ｇｎの一端に接続された一端とシート基材２２の基端側に位置する他端とを有し、互いにほぼ平行に延びている。
第１信号線Ｓａ０～Ｓａｎは、歪ゲージＧ０～Ｇｎの一端と電源線ＶＬ０～ＶＬｎとの間に位置している。第１信号線Ｓａ０～Ｓａｎは、それぞれ歪ゲージＧ０～Ｇｎの一端に接続された一端とシート基材２２の基端側に位置する他端とを有し、互いにほぼ平行に延びている。
【0017】
グランド線ＧＮＬ０～ＧＮＬｎは、歪ゲージＧ０～Ｇｎの他端の側に位置している。グランド線ＧＮＬ０～ＧＮＬｎは、それぞれ歪ゲージＧ０～Ｇｎの他端に接続された一端とシート基材２２の基端側に位置する他端とを有し、互いにほぼ平行に延びている。
第２信号線Ｓｂ０～Ｓｂｎは、歪ゲージＧ０～Ｇｎの他端とグランド線ＧＮＬ０～ＧＮＬｎとの間に位置している。第２信号線Ｓｂ０～Ｓｂｎは、それぞれ歪ゲージＧ０～Ｇｎの他端に接続された一端とシート基材２２の基端側に位置する他端とを有し、互いにほぼ平行に延びている。
後述するように、本実施形態では、第２センサパターンＣＤＢのグランド線ＧＮＬ０～ＧＮＬｎは、それぞれ、中継基板１２の位置で、スルーホールＳＨを介して、第３センサパターンＣＤＣの電源線ＶＬ０～ＶＬｎに電気的に接続されている。これにより、第２センサパターンＣＤＢの各歪ゲージは第３センサパターンの各歪ゲージに直列に接続されている。
第２信号線Ｓｂ０～Ｓｂｎは、歪ゲージＧ０～Ｇｎの他端とグランド線ＧＮＬ０～ＧＮＬｎとの間に位置している。第２信号線Ｓｂ０～Ｓｂｎは、それぞれ歪ゲージＧ０～Ｇｎの他端に接続された一端とシート基材２２の基端側に位置する他端とを有し、互いにほぼ平行に延びている。
後述するように、本実施形態では、第２センサパターンＣＤＢのグランド線ＧＮＬ０～ＧＮＬｎは、それぞれ、中継基板１２の位置で、スルーホールＳＨを介して、第３センサパターンＣＤＣの電源線ＶＬ０～ＶＬｎに電気的に接続されている。これにより、第２センサパターンＣＤＢの各歪ゲージは第３センサパターンの各歪ゲージに直列に接続されている。
【0018】
図２および図３で示したように、第１センサシート２０Ａにおいて、第１センサパターンＣＤＡ（Ｇ０～Ｇｎ）はシート基材２２上に形成され、第１センサパターンＣＤＡに重ねてシート基材２２上に第１絶縁層ＩＬ１が積層されている。第２センサパターンＣＤＢは、第１絶縁層ＩＬ１上に形成され、第２センサパターンＣＤＢに重ねて第１絶縁層ＩＬ１上に第２絶縁層ＩＬ２が積層されている。
図６に示すように、第２センサパターンＣＤＢの歪ゲージＧ０～Ｇｎは、それぞれ第１センサパターンＣＤＡの歪ゲージＧ０～Ｇｎと第１センサシート２０Ａの厚さ方向に対向して位置している。
図６に示すように、第２センサパターンＣＤＢの歪ゲージＧ０～Ｇｎは、それぞれ第１センサパターンＣＤＡの歪ゲージＧ０～Ｇｎと第１センサシート２０Ａの厚さ方向に対向して位置している。
【0019】
第２センサパターンＣＤＢの電源線ＶＬ０～ＶＬｎ、グランド線ＧＮＬ０～ＧＮＬｎ、第１信号線Ｓａ０～Ｓａｎ、および第２信号線Ｓｂ０～Ｓｂｎは、それぞれ第１センサパターンＣＤＡの電源線ＶＬ０～ＶＬｎ、グランド線ＧＮＬ０～ＧＮＬｎ、第１信号線Ｓａ０～Ｓａｎ、および第２信号線Ｓｂ０～Ｓｂｎに対し、幅方向Ｙに僅かにずれて位置している。
第２センサパターンＣＤＢの電源線ＶＬ０～ＶＬｎ、グランド線ＧＮＬ０～ＧＮＬｎ、第１信号線Ｓａ０～Ｓａｎ、および第２信号線Ｓｂ０～Ｓｂｎは、それぞれ歪ゲージＧ０～Ｇｎに繋がる先端側部分ＤＡと、中途部からシート基材２２の基端まで延在する基端側部分ＰＡとを有している。各先端側部分ＤＡは、第１絶縁層ＩＬ１上に設けられ、基端側部分ＰＡは、シート基材２２上に設けられている。各先端側部分ＤＡの端は、第１絶縁層ＩＬ１に設けられたコンタクトホールＣＨを介して基端側部分ＰＡの端に電気的に接続されている。
このように、第２センサパターンＣＤＢの電源線ＶＬ０～ＶＬｎ、グランド線ＧＮＬ０～ＧＮＬｎ、第１信号線Ｓａ０～Ｓａｎ、および第２信号線Ｓｂ０～Ｓｂｎの基端側部分ＰＡは、第１センサパターンＣＤＡの電源線ＶＬ０～ＶＬｎ、グランド線ＧＮＬ０～ＧＮＬｎ、第１信号線Ｓａ０～Ｓａｎ、および第２信号線Ｓｂ０～Ｓｂｎと同一平面に位置し、すなわち、シート基材２２上に位置し、共通のＦＰＣ１４の配線に接続される。
第２センサパターンＣＤＢの電源線ＶＬ０～ＶＬｎ、グランド線ＧＮＬ０～ＧＮＬｎ、第１信号線Ｓａ０～Ｓａｎ、および第２信号線Ｓｂ０～Ｓｂｎは、それぞれ歪ゲージＧ０～Ｇｎに繋がる先端側部分ＤＡと、中途部からシート基材２２の基端まで延在する基端側部分ＰＡとを有している。各先端側部分ＤＡは、第１絶縁層ＩＬ１上に設けられ、基端側部分ＰＡは、シート基材２２上に設けられている。各先端側部分ＤＡの端は、第１絶縁層ＩＬ１に設けられたコンタクトホールＣＨを介して基端側部分ＰＡの端に電気的に接続されている。
このように、第２センサパターンＣＤＢの電源線ＶＬ０～ＶＬｎ、グランド線ＧＮＬ０～ＧＮＬｎ、第１信号線Ｓａ０～Ｓａｎ、および第２信号線Ｓｂ０～Ｓｂｎの基端側部分ＰＡは、第１センサパターンＣＤＡの電源線ＶＬ０～ＶＬｎ、グランド線ＧＮＬ０～ＧＮＬｎ、第１信号線Ｓａ０～Ｓａｎ、および第２信号線Ｓｂ０～Ｓｂｎと同一平面に位置し、すなわち、シート基材２２上に位置し、共通のＦＰＣ１４の配線に接続される。
【0020】
第２センサシート２０Ｂの第３センサパターンＣＤＣおよび第４センサパターンＣＤＤは、上述した第１センサシート２０Ａの第１センサパターンＣＤＡおよび第２センサパターンＣＤＢと同一形状、同一寸法、同一構造に形成されている。
【0021】
図２に示したように、上記のように構成された第１センサシート２０Ａおよび第２センサシート２０Ｂは、ベース基板４４の前面および背面に貼付され、ベース基板４４を挟んで互いに対向する。すなわち、第１センサシート２０Ａの２層の歪ゲージＧ０～Ｇｎは、ベース基板４４を挟んで、第２センサシート２０Ｂの２層の歪ゲージＧ０～Ｇｎにそれぞれ対向している。ここで、第１センサシート２０Ａの各歪ゲージＧ０～Ｇｎと第２センサシートの各歪ゲージＧ０～Ｇｎとは、ベース基板４４の表面に垂直な方向から見た平面視で互いに少なくとも一部が重畳していることが好ましい。或いは、これら各センサシート２０Ａ、２０Ｂの歪ゲージＧ０～Ｇｎは、少なくとも、長手方向Ｘへのずれを許容しつつも幅方向Ｙにはずれることなく重畳していることが好ましい。或いは、これら各センサシート２０Ａ、２０Ｂの歪ゲージＧ０～Ｇｎは、長手方向Ｘにも幅方向Ｙにもずれることなく重畳していることがより好ましい。
【0022】
第１センサシート２０Ａの第１センサパターンＣＤＡおよび第２センサパターンＣＤＢの配線は、ＦＰＣ１４を介して中継基板１２の上面上まで延びている。第２センサシート２０Ｂの第３センサパターンＣＤＣおよび第４センサパターンＣＤＤの配線は、ＦＰＣ１４を介して中継基板１２の背面上まで延びている。本実施形態では、第１センサパターンＣＤＡのグランド線ＧＮＬ０～ＧＮＬｎは、それぞれ、中継基板１２に形成された接続線としてのメッキスルーホールＳＨにより、第４センサパターンＣＤＤの電源線ＶＬ０～ＶＬｎに電気的に接続されている。更に、第２センサパターンＣＤＢのグランド線ＧＮＬ０～ＧＮＬｎは、それぞれ、中継基板１２に形成された接続線としてのメッキスルーホールＳＨにより、第３センサパターンＣＤＣの電源線ＶＬ０～ＶＬｎに電気的に接続されている。
【0023】
なお、接続線は、メッキスルーホールＳＨに限らず、中継基板１２上の配線パターン等を用いても良い。また、第２センサシート２０Ｂの側のＦＰＣ１４も中継基板１２の上面側と接続することにより、メッキスルーホールではなく中継基板１２上の配線を介してこれら第１センサシート２０Ａのグランド線ＧＮＬ０～ＧＮＬｎを第２センサシート２０Ｂの電源線ＶＬ０～ＶＬｎにそれぞれ接続する構成を採用することも可能である。更には、第１センサシート２０Ａの側のＦＰＣ１４及び第２センサシート２０Ｂの側のＦＰＣ１４を中継基板１２の上面側に設けられる駆動回路４０と接続し、当該駆動回路４０内でこれら第１センサシート２０Ａのグランド線ＧＮＬ０～ＧＮＬｎを第２センサシート２０Ｂの電源線ＶＬ０～ＶＬｎにそれぞれ接続する構成を採用することも可能である。
【0024】
次に、上記のように構成された第１センサシート２０Ａおよび第２センサシート２０Ｂを駆動する駆動回路（コントローラ）について説明する。図７は、歪ゲージセンサ装置１０の駆動回路を模式的に示すブロック図、図８は、第１～第４センサパターン、コントローラのセレクタおよびアナログフロントエンドを示すブロック図である。なお、図８において、図面の簡素化を図るため、各センサパターンの電源線ＶＬ０～ＶＬｎは１本の電源線に纏めて表記し、グランド線ＧＮＬ０～ＧＮＬｎは１本の電源線に纏めて表記している。
図７に示すように、中継基板（制御回路基板）１２に設けられた駆動回路４０は、セレクタＳＥＬ、アナログフロントエンド（ＡＦＥ：信号調整回路）３０、タイミングコントローラ３４、通信インターフェース３６などを有している。
図７に示すように、中継基板（制御回路基板）１２に設けられた駆動回路４０は、セレクタＳＥＬ、アナログフロントエンド（ＡＦＥ：信号調整回路）３０、タイミングコントローラ３４、通信インターフェース３６などを有している。
【0025】
通信インターフェース３６は、外部のホストコントローラ３８に無線あるいは有線接続され、ホストコントローラ３８から駆動信号（setting）を受けるとともに、検出データ（Data）をホストコントローラ３８に送信する。
タイミングコントローラ３４は、駆動信号（setting）に応じて、セレクタＳＥＬおよびアナログフロントエンド３０に駆動信号を出力する。
セレクタＳＥＬは、複数のシフトレジスタ、マルチプレクサ等で構成される。セレクタＳＥＬは、タイミングコントローラ３４からの駆動信号に応じて、第１センサシート２０Ａにおける第１および第２センサパターンＣＤＡ、ＣＤＢの電源線ＶＬ０～ＶＬｎを順次、電源に接続し、歪ゲージＧ０～Ｇｎに順次電圧ＰＷ０～ＰＷｎを印加する。これに同期して、セレクタＳＥＬは、第１信号線Ｓａ０～Ｓａｎ、第２信号線Ｓｂ０～Ｓｂｎを介して各歪ゲージＧ０～Ｇｎの一端側および他端側の検出信号（電圧値）ＲＸａ０～ＲＸａｎ、ＲＸｂ０～ＲＸｂｎを順次読み取る。
タイミングコントローラ３４は、駆動信号（setting）に応じて、セレクタＳＥＬおよびアナログフロントエンド３０に駆動信号を出力する。
セレクタＳＥＬは、複数のシフトレジスタ、マルチプレクサ等で構成される。セレクタＳＥＬは、タイミングコントローラ３４からの駆動信号に応じて、第１センサシート２０Ａにおける第１および第２センサパターンＣＤＡ、ＣＤＢの電源線ＶＬ０～ＶＬｎを順次、電源に接続し、歪ゲージＧ０～Ｇｎに順次電圧ＰＷ０～ＰＷｎを印加する。これに同期して、セレクタＳＥＬは、第１信号線Ｓａ０～Ｓａｎ、第２信号線Ｓｂ０～Ｓｂｎを介して各歪ゲージＧ０～Ｇｎの一端側および他端側の検出信号（電圧値）ＲＸａ０～ＲＸａｎ、ＲＸｂ０～ＲＸｂｎを順次読み取る。
【0026】
第１および第２センサパターンＣＤＡ、ＣＤＢの電源線ＶＬ０～ＶＬｎに供給された電圧ＰＷ０～ＰＷｎは、グランド線ＧＮＬ０～ＧＮＬｎおよび接続線ＳＨを介して、第３および第４センサパターンＣＤＣ、ＣＤＤの電源線ＶＬ０～ＶＬｎに順次印加される。セレクタＳＥＬは、上記読取りに同期して、第２センサシート２０Ｂにおける第３および第４センサパターンＣＤＣ、ＣＤＤの第１信号線Ｓａ０～Ｓａｎ、第２信号線Ｓｂ０～Ｓｂｎを介して各歪ゲージＧ０～Ｇｎの一端側および他端側の検出信号（電圧値）ＲＸｃ０～ＲＸｃｎ、ＲＸｄ０～ＲＸｄｎを順次読み取る。
【0027】
図８に示すように、アナログフロントエンド３０は、読み出し回路３１、差分検出回路３０ａ、３０ｂ、ＡＤ変換器３２、デジタルフィルタ３３、メモリ３７等を含んでいる。図９は、アナログフロントエンドにおける差分検出回路の回路図である。図示のように、本実施形態によれば、アナログフロントエンド３０は、第１センサシート２０Ａの検出信号を処理する差分検出回路（減算回路）３０ａ、および第２センサシート２０Ｂの検出信号を処理する差分検出回路（減算回路）３０ｂを含んでいる。アナログフロントエンド３０は、駆動信号に応じて、セレクタＳＥＬから送られた各歪ゲージＧ０～Ｇｎの検出信号ＲＸａ、ＲＸｂおよび検出信号ＲＸｃ、ＲＸｄを信号調整（増幅、ＡＤ変換、フィルタリング）し、通信インターフェース３６に出力する。この際、曲率半径の算出には各歪ゲージＧの電圧降下値が必要となるため、差分検出回路３０ａ、３０ｂによりそれぞれの歪ゲージＧ０～Ｇｎの検出値Ｒｘａ、Ｒｘｂの差分、および歪ゲージＧ０～Ｇｎの検出値Ｒｘｃ、Ｒｘｄの差分、を取って信号出力する。
【0028】
図７に示すように、ホストコントローラ３８は、読取り回路３８ａ、メモリ３８ｂ、演算処理部３８ｃなどを含んでいる。読取り回路３８ａは、通信インターフェース３６から送られた出力信号（差分データ）を読取り、メモリ３８ｂに格納する。演算処理部３８ｃ、例えば、ＣＰＵ、は、差分データに基づいてデータ成形、曲面計算等の演算処理を行い、第１および第２センサシート２０Ａ、２０Ｂにより検出された被検体の歪（曲率半径）、曲面形態（曲面座標）等を算出する。メモリ３８ｂには、差分データ、算出された曲率半径、曲面形態、検出動作プログラムなどが格納される。
【0029】
次に、歪ゲージセンサ装置１０の検出動作モードについて説明する。
図１０は、歪ゲージセンサ装置１０を被検体５０の表面に設置した状態を模式的に示す図である。図示のように、一例では、被検体５０は、波状あるいはサイン波状に湾曲した表面５０ａを有している。歪ゲージセンサ装置１０は、被検体５０の表面５０ａに密着して設置され、被検体５０の曲面形態を検出する。この場合、歪ゲージセンサ装置１０は、第２センサシート２０Ｂが被検体５０の表面５０ａに接触した状態で設置される。また、一例では、第１センサシート２０Ａおよび第２センサシート２０Ｂの各センサパターンは、それぞれ４～８個程度の歪ゲージＧ０～Ｇｎを備えているものとしている。隣合う歪ゲージ間の間隔Ｌは、例えば、５～２０ｍｍ、より好ましくは、１０～１５ｍｍ程度としている。
図１０は、歪ゲージセンサ装置１０を被検体５０の表面に設置した状態を模式的に示す図である。図示のように、一例では、被検体５０は、波状あるいはサイン波状に湾曲した表面５０ａを有している。歪ゲージセンサ装置１０は、被検体５０の表面５０ａに密着して設置され、被検体５０の曲面形態を検出する。この場合、歪ゲージセンサ装置１０は、第２センサシート２０Ｂが被検体５０の表面５０ａに接触した状態で設置される。また、一例では、第１センサシート２０Ａおよび第２センサシート２０Ｂの各センサパターンは、それぞれ４～８個程度の歪ゲージＧ０～Ｇｎを備えているものとしている。隣合う歪ゲージ間の間隔Ｌは、例えば、５～２０ｍｍ、より好ましくは、１０～１５ｍｍ程度としている。
【0030】
図１１は、被検体５０の表面５０ａに設置された歪ゲージセンサ装置１０の一部を拡大して模式的に示す図である。図示のように、表面５０ａ上に設置した状態において、ベース基板４４の中立面は、曲率半径ｒで湾曲している。ここで、中立面とは、当該歪ゲージセンサ装置の湾曲前後において伸長（引張り）も収縮（圧縮）も生じない（すなわち湾曲後もひずみがゼロ）面である。本実施形態においては、中立面は、ベース基板４４の厚さ方向の中心（厚さ×１／２）となる位置にあるものとしている。
外周側に位置する第１センサシート２０Ａにおける第１センサパターンＣＤＡの歪ゲージ（第１歪ゲージと称する場合がある）ＧＡと第２センサパターンの歪ゲージ（第２歪ゲージと称する場合がある）ＧＢとは絶縁層を間に挟んで径方向（厚さ方向）に対向している。内周側に位置する第２センサシート２０Ｂにおける第３センサパターンＣＤＣに歪ゲージ（第３歪ゲージと称する場合がある）ＧＣと第４センサパターンＣＤＤの歪ゲージ（第４歪ゲージと称する場合がある）ＧＤとは絶縁層を間に挟んで径方向（厚さ方向）に対向している。すなわち、４層に積層された４つの歪ゲージＧＡ、ＧＢ、ＧＣ、ＧＤは、径方向に間隔を置いて、互いに対向している。最外周に歪ゲージＧＡ、最内周に歪ゲージＧＤ、これらの間に、２層の歪ゲージＧＢ、ＧＣが位置している。対向する２層の歪ゲージ間の間隔ｄを一定とすると、歪ゲージセンサ装置の厚さは３ｄとなっている。
外周側に位置する第１センサシート２０Ａにおける第１センサパターンＣＤＡの歪ゲージ（第１歪ゲージと称する場合がある）ＧＡと第２センサパターンの歪ゲージ（第２歪ゲージと称する場合がある）ＧＢとは絶縁層を間に挟んで径方向（厚さ方向）に対向している。内周側に位置する第２センサシート２０Ｂにおける第３センサパターンＣＤＣに歪ゲージ（第３歪ゲージと称する場合がある）ＧＣと第４センサパターンＣＤＤの歪ゲージ（第４歪ゲージと称する場合がある）ＧＤとは絶縁層を間に挟んで径方向（厚さ方向）に対向している。すなわち、４層に積層された４つの歪ゲージＧＡ、ＧＢ、ＧＣ、ＧＤは、径方向に間隔を置いて、互いに対向している。最外周に歪ゲージＧＡ、最内周に歪ゲージＧＤ、これらの間に、２層の歪ゲージＧＢ、ＧＣが位置している。対向する２層の歪ゲージ間の間隔ｄを一定とすると、歪ゲージセンサ装置の厚さは３ｄとなっている。
【0031】
最外周の歪ゲージＧＡと中立面との間隔をｄ１、最内周の歪ゲージＧＤと中立面との間隔をｄ２、中間の歪ゲージＧＢと中立面との間隔をｄ３、中間の歪ゲージＧＣと中立面との間隔をｄ４とした場合、ｄ１＝ｄ２、かつ、ｄ３＝ｄ４であることが望ましい。ｄ１≠ｄ３、ｄ２≠ｄ４であっても良い。
【0032】
検出動作モードでは、電源線および信号線をスキャン駆動することにより、歪ゲージＧ０～Ｇｎを順次駆動し、歪ゲージＧ０～Ｇｎの検出値を順次読取る。詳細には、検出時、タイミングコントローラ３４は、ホストコントローラ３８からの指示に応じて、スタート信号、これに同期するクロック信号をセレクタＳＥＬに入力し、１フレーム期間において、第１および第２センサシート２０Ａ、２０Ｂの歪ゲージＧ０～Ｇｎを順次駆動（setting）させる。
【0033】
図８に示すように、セレクタＳＥＬは、始めに、外側に位置する２つの歪ゲージＧＡ、ＧＤに電圧を印加し、歪検出を行う。セレクタＳＥＬは、第１センサパターンＣＤＡの電源線ＶＬ０を駆動し、すなわち、電源線ＶＬ０に電源電圧を印加し、歪ゲージＧ０に所望の電圧ＰＷ０を印加する。これにより、一定時間、歪ゲージＧ０に電流Ｉが通電される。同時に、セレクタＳＥＬは、第１信号線Ｓａ０および第２信号線Ｓｂ０を介して、歪ゲージＧ０の一端の検出信号（電圧値）ＲＸａ０および歪ゲージＧ０の他端の検出信号（電圧値）ＲＸｂ０を取得する。
第１センサパターンＣＤＡのグランド線ＧＮＬ０は、第２センサシート２０Ｂの第４センサパターンＣＤＤの電源線ＶＬ０に繋がっている。より具体的には、第１センサパターンＣＤＡの歪ゲージＧ０（ＧＡ）と第４センサパターンＣＤＤの歪ゲージＧ０（ＧＤ）とは、第１センサパターンＣＤＡのグランド線ＧＮＬ０、接続線（メッキスルーホール）ＳＨ及び第４センサパターンＣＤＤの電源線ＶＬ０を介して直列に接続されている。そのため、第１センサパターンＣＤＡの歪ゲージＧ０を駆動すると第４センサパターンＣＤＤの歪ゲージＧ０が同期して駆動され、当該歪ゲージＧ０にも電流Ｉが通電される。同時に、セレクタＳＥＬは、第４センサパターンＣＤＤの第１信号線Ｓａ０および第２信号線Ｓｂ０を介して、歪ゲージＧ０の一端の検出信号（電圧値）ＲＸｃ０および歪ゲージＧ０の他端の検出信号（電圧値）ＲＸｄ０を取得する。
取得した検出信号ＲＸａ０、ＲＸｂ０、ＲＸｃ０、ＲＸｄ０は、アナログフロントエンド３０に送られ、差分検出回路３０ａ、３０ｂにより検出値Ｒｘａ、Ｒｘｂの差分検出、および検出値Ｒｘｃ、Ｒｘｄの差分検出、並びに調整された後、メモリ３７に格納される。
第１センサパターンＣＤＡのグランド線ＧＮＬ０は、第２センサシート２０Ｂの第４センサパターンＣＤＤの電源線ＶＬ０に繋がっている。より具体的には、第１センサパターンＣＤＡの歪ゲージＧ０（ＧＡ）と第４センサパターンＣＤＤの歪ゲージＧ０（ＧＤ）とは、第１センサパターンＣＤＡのグランド線ＧＮＬ０、接続線（メッキスルーホール）ＳＨ及び第４センサパターンＣＤＤの電源線ＶＬ０を介して直列に接続されている。そのため、第１センサパターンＣＤＡの歪ゲージＧ０を駆動すると第４センサパターンＣＤＤの歪ゲージＧ０が同期して駆動され、当該歪ゲージＧ０にも電流Ｉが通電される。同時に、セレクタＳＥＬは、第４センサパターンＣＤＤの第１信号線Ｓａ０および第２信号線Ｓｂ０を介して、歪ゲージＧ０の一端の検出信号（電圧値）ＲＸｃ０および歪ゲージＧ０の他端の検出信号（電圧値）ＲＸｄ０を取得する。
取得した検出信号ＲＸａ０、ＲＸｂ０、ＲＸｃ０、ＲＸｄ０は、アナログフロントエンド３０に送られ、差分検出回路３０ａ、３０ｂにより検出値Ｒｘａ、Ｒｘｂの差分検出、および検出値Ｒｘｃ、Ｒｘｄの差分検出、並びに調整された後、メモリ３７に格納される。
【0034】
次いで、セレクタＳＥＬは、第１センサパターンＣＤＡの電源線ＶＬ１を駆動し、第１センサパターンＣＤＡの歪ゲージＧ１および第４センサパターンＣＤＤの歪ゲージＧ１にそれぞれ所望の電圧ＰＷ１を印加する。これにより、対向する２つの歪ゲージＧ１に一定時間、電流Ｉが通電される。同時に、セレクタＳＥＬは、第１センサパターンＣＤＡの第１信号線Ｓａ１および第２信号線Ｓｂ１を介して、歪ゲージＧ１の一端の検出信号ＲＸａ１および歪ゲージＧ１の他端の検出信号ＲＸｂ１を取得する。同時に、セレクタＳＥＬは、第４センサパターンＣＤＤの第１信号線Ｓａ１および第２信号線Ｓｂ１を介して、歪ゲージＧ１の一端の検出信号ＲＸｃ１および歪ゲージＧ１の他端の検出信号ＲＸｄ１を取得する。
取得した検出信号ＲＸａ１、ＲＸｂ１、ＲＸｃ１、ＲＸｄ１は、アナログフロントエンド３０に送られ、差分検出回路３０ａ、３０ｂにより差分検出および調整された後、メモリ３７に格納される。
取得した検出信号ＲＸａ１、ＲＸｂ１、ＲＸｃ１、ＲＸｄ１は、アナログフロントエンド３０に送られ、差分検出回路３０ａ、３０ｂにより差分検出および調整された後、メモリ３７に格納される。
【0035】
以後、セレクタＳＥＬは、第１センサパターンＣＤＡの歪ゲージＧ２～Ｇｎおよび第４センサパターンＣＤＤの歪ゲージＧ２～Ｇｎを順次駆動し、歪ゲージＧ２～Ｇｎの検出信号ＲＸａ２～ＲＸａｎ、ＲＸｂ２～ＲＸｂｎ、ＲＸｃ２～ＲＸｃｎ、ＲＸｄ２～ＲＸｄｎを順次取得する。取得した検出信号は、順次、アナログフロントエンド３０に送られ、調整および差分検出された後、メモリ３７に格納される。
【0036】
図１２に示すように、次いで、セレクタＳＥＬは、中間層（内側）に位置する２つの歪ゲージＧＢ、ＧＣに電圧を印加し、歪検出を行う。なお、図１２において、図面の簡素化を図るため、各センサパターンの電源線ＶＬ０～ＶＬｎは１本の電源線に纏めて表記し、グランド線ＧＮＬ０～ＧＮＬｎは１本の電源線に纏めて表記している。
詳細には、セレクタＳＥＬは、第１センサシート２０Ａの第２センサパターンＣＤＢの電源線ＶＬ０を駆動し、歪ゲージＧ０に所望の電圧ＰＷ０を印加する。これにより、一定時間、歪ゲージＧ０に電流Ｉが通電される。同時に、セレクタＳＥＬは、第１信号線Ｓａ０および第２信号線Ｓｂ０を介して、歪ゲージＧ０の一端の検出信号（電圧値）ＲＸａ０および歪ゲージＧ０の他端の検出信号（電圧値）ＲＸｂ０を取得する。
詳細には、セレクタＳＥＬは、第１センサシート２０Ａの第２センサパターンＣＤＢの電源線ＶＬ０を駆動し、歪ゲージＧ０に所望の電圧ＰＷ０を印加する。これにより、一定時間、歪ゲージＧ０に電流Ｉが通電される。同時に、セレクタＳＥＬは、第１信号線Ｓａ０および第２信号線Ｓｂ０を介して、歪ゲージＧ０の一端の検出信号（電圧値）ＲＸａ０および歪ゲージＧ０の他端の検出信号（電圧値）ＲＸｂ０を取得する。
【0037】
第２センサパターンＣＤＢのグランド線ＧＮＬ０は、第２センサシート２０Ｂの第３センサパターンＣＤＣの電源線ＶＬ０に繋がっている。より具体的には、第２センサパターンＣＤＢの歪ゲージＧ０（ＧＢ）と第３センサパターンＣＤＣの歪ゲージＧ０（ＧＣ）とは、第２センサパターンＣＤＢのグランド線ＧＮＬ０、接続線（メッキスルーホール）ＳＨ及び第３センサパターンＣＤＣの電源線ＶＬ０を介して直列に接続されている。そのため、第２センサパターンＣＤＢの歪ゲージＧ０を駆動すると第３センサパターンＣＤＣの歪ゲージＧ０が同期して駆動され、当該歪ゲージＧ０にも電流Ｉが通電される。同時に、セレクタＳＥＬは、第３センサパターンＣＤＣの第１信号線Ｓａ０および第２信号線Ｓｂ０を介して、歪ゲージＧ０の一端の検出信号（電圧値）ＲＸｃ０および歪ゲージＧ０の他端の検出信号（電圧値）ＲＸｄ０を取得する。
取得した検出信号ＲＸａ０、ＲＸｂ０、ＲＸｃ０、ＲＸｄ０は、アナログフロントエンド３０に送られ、差分検出回路３０ａ、３０ｂにより検出値Ｒｘａ、Ｒｘｂの差分検出、および検出値Ｒｘｃ、Ｒｘｄの差分検出、並びに調整された後、メモリ３７に格納される。
取得した検出信号ＲＸａ０、ＲＸｂ０、ＲＸｃ０、ＲＸｄ０は、アナログフロントエンド３０に送られ、差分検出回路３０ａ、３０ｂにより検出値Ｒｘａ、Ｒｘｂの差分検出、および検出値Ｒｘｃ、Ｒｘｄの差分検出、並びに調整された後、メモリ３７に格納される。
【0038】
次いで、セレクタＳＥＬは、第２センサパターンＣＤＢの電源線ＶＬ１を駆動し、第２センサパターンＣＤＢの歪ゲージＧ１および第３センサパターンＣＤＣの歪ゲージＧ１にそれぞれ所望の電圧ＰＷ１を印加する。これにより、対向する２つの歪ゲージＧ１に一定時間、電流Ｉが通電される。同時に、セレクタＳＥＬは、第２センサパターンＣＤＢの第１信号線Ｓａ１および第２信号線Ｓｂ１を介して、歪ゲージＧ１の一端の検出信号ＲＸａ１および歪ゲージＧ１の他端の検出信号ＲＸｂ１を取得する。同時に、セレクタＳＥＬは、第３センサパターンＣＤＣの第１信号線Ｓａ１および第２信号線Ｓｂ１を介して、歪ゲージＧ１の一端の検出信号ＲＸｃ１および歪ゲージＧ１の他端の検出信号ＲＸｄ１を取得する。
取得した検出信号ＲＸａ１、ＲＸｂ１、ＲＸｃ１、ＲＸｄ１は、アナログフロントエンド３０に送られ、差分検出回路３０ａ、３０ｂにより差分検出および調整された後、メモリ３７に格納される。
取得した検出信号ＲＸａ１、ＲＸｂ１、ＲＸｃ１、ＲＸｄ１は、アナログフロントエンド３０に送られ、差分検出回路３０ａ、３０ｂにより差分検出および調整された後、メモリ３７に格納される。
【0039】
以後、セレクタＳＥＬは、第２センサパターンＣＤＢの歪ゲージＧ２～Ｇｎおよび第３センサパターンＣＤＤの歪ゲージＧ２～Ｇｎを順次駆動し、歪ゲージＧ２～Ｇｎの検出信号ＲＸａ２～ＲＸａｎ、ＲＸｂ２～ＲＸｂｎ、ＲＸｃ２～ＲＸｃｎ、ＲＸｄ２～ＲＸｄｎを順次取得する。取得した検出信号は、順次、アナログフロントエンド３０に送られ、調整および差分検出された後、メモリ３７に格納される。
【0040】
上述したように、アナログフロントエンド３０は、送られた検出信号ＲＸａ１～ＲＸａｎ、ＲＸｂ１～ＲＸｂｎ、および検出信号ＲＸｃ１～ＲＸｃｎ、ＲＸｄ１～ＲＸｄｎを読み出し回路３１により順次、読み出して電圧信号に変換し、更に、ＡＤ変換器３２およびデジタルフィルタ３３によりデジタルデータ（Ｄａｔａ）とする。更に、アナログフロントエンド３０は、差分検出回路３０ａ、３０ｂにより、検出信号ＲＸａ０～ＲＸａｎとＲＸｂ０～ＲＸｂｎとの差分、および検出信号ＲＸｃ０～ＲＸｃｎとＲＸｄ０～ＲＸｄｎとの差分を検出する。検出された差分データは、順次、メモリ３７に格納される。アナログフロントエンド３０は、１フレーム期間のスキャンが完了した時点で、１フレーム分の差分データをメモリ３７から読み出し、ホストコントローラ３８に出力する。ホストコントローラ３８は、送られたデータに基づいて、被検体５０の表面５０ａの曲面形態を算出する。
【0041】
曲面形態、一例では、曲率半径の算出方法について説明する。
図１３Ａは、図１１に示した４層の歪ゲージのうち、中間（内側）の２層の歪ゲージＧＢ、ＧＣの検出値を用いて曲率半径を算出する場合を模式的に示す歪ゲージセンサの断面図、図１３Ｂは、図１１に示した４層の歪ゲージのうち、最外内層（外側）の歪ゲージＧＡ、ＧＤの検出値を用いて曲率半径を算出する場合を模式的に示す歪ゲージセンサの断面図である。外側に位置する歪ゲージＧＡ、ＧＢと内側に位置する歪ゲージＧＣ、ＧＤとは、径方向（基材の厚さ方向）に対向しているとともに、互いに異なる曲率半径で湾曲している。
図１３Ａ、１３Ｂおよび以下に示す数式において、３ｄ：基材厚さ、θ：歪ゲージ開き角、ｒ：中立面の曲率半径、ｋ：ゲージ率、Ｒ０：歪ゲージ初期抵抗、ΔＲ０、ΔＲ０´：歪ゲージ抵抗変化をそれぞれ示している。
図１３Ａは、図１１に示した４層の歪ゲージのうち、中間（内側）の２層の歪ゲージＧＢ、ＧＣの検出値を用いて曲率半径を算出する場合を模式的に示す歪ゲージセンサの断面図、図１３Ｂは、図１１に示した４層の歪ゲージのうち、最外内層（外側）の歪ゲージＧＡ、ＧＤの検出値を用いて曲率半径を算出する場合を模式的に示す歪ゲージセンサの断面図である。外側に位置する歪ゲージＧＡ、ＧＢと内側に位置する歪ゲージＧＣ、ＧＤとは、径方向（基材の厚さ方向）に対向しているとともに、互いに異なる曲率半径で湾曲している。
図１３Ａ、１３Ｂおよび以下に示す数式において、３ｄ：基材厚さ、θ：歪ゲージ開き角、ｒ：中立面の曲率半径、ｋ：ゲージ率、Ｒ０：歪ゲージ初期抵抗、ΔＲ０、ΔＲ０´：歪ゲージ抵抗変化をそれぞれ示している。
【0042】
歪ゲージＧＢ、ＧＣの検出値に基づいて曲率半径を算出する場合について説明する。図１３Ａに示すように、ベース基板４４の中立面での歪ゲージの長手方向Ｘの長さを歪ゲージ初期長さとすると、中間外側の歪ゲージＧＢは、湾曲することにより長さが延びた状態に変形し、中間内側の歪ゲージＧＣは、湾曲することにより長さが縮んだ状態に変形している。
歪ゲージＧＢ、ＧＣの変形前の初期抵抗値をＲ０、変形後の歪ゲージＧＢの測定電圧（歪ゲージの一端の電圧値と他端の電圧値との差）をＶＢ、変形後の歪ゲージＧＣの測定電圧をＶＣ、歪ゲージの抵抗変化をΔＲ０、各歪ゲージＧＢ、ＧＣに流れる電流をＩ、とすると、歪ゲージＧＢの測定電圧ＶＢおよび歪ゲージＧＣの測定電圧ＶＣは、
となる。歪ゲージ抵抗の変化を用いて各々の歪ゲージ両端の電位差との関係を表すと以下の式となる。
上式より、歪ゲージ抵抗の変化率は、以下の式で算出される。
歪ゲージＧＢ、ＧＣの変形前の初期抵抗値をＲ０、変形後の歪ゲージＧＢの測定電圧（歪ゲージの一端の電圧値と他端の電圧値との差）をＶＢ、変形後の歪ゲージＧＣの測定電圧をＶＣ、歪ゲージの抵抗変化をΔＲ０、各歪ゲージＧＢ、ＧＣに流れる電流をＩ、とすると、歪ゲージＧＢの測定電圧ＶＢおよび歪ゲージＧＣの測定電圧ＶＣは、
【数1】
となる。歪ゲージ抵抗の変化を用いて各々の歪ゲージ両端の電位差との関係を表すと以下の式となる。
【数2】
上式より、歪ゲージ抵抗の変化率は、以下の式で算出される。
【数3】
【0043】
上記の関係式から中立面の曲率半径ｒの計算式は、以下の通りとなる。
図１４は、歪ゲージセンサ装置１０の複数の歪ゲージＧ０～Ｇｎの位置で、歪ゲージＧＢ、ＧＣの検出値に基づいて算出した曲率半径（曲面座標）Ｐ０～Ｐｎをプロットした曲面形態を示している。
【数4】
図１４は、歪ゲージセンサ装置１０の複数の歪ゲージＧ０～Ｇｎの位置で、歪ゲージＧＢ、ＧＣの検出値に基づいて算出した曲率半径（曲面座標）Ｐ０～Ｐｎをプロットした曲面形態を示している。
【0044】
歪ゲージＧＡ、ＧＤの検出値に基づいて曲率半径を算出する場合について説明する。
図１３Ｂに示すように、ベース基板４４の中立面での歪ゲージの長手方向Ｘの長さを歪ゲージの初期長さとすると、最外層の歪ゲージＧＡは、湾曲することにより長さが延びた状態に変形し、最内層の歪ゲージＧＤは、湾曲することにより長さが縮んだ状態に変形している。
歪ゲージＧＡ、ＧＤの変形前の初期抵抗値をＲ０、変形後の歪ゲージＧＡの測定電圧（ゲージの一端の電圧値と他端の電圧値との差）をＶＡ、変形後の歪ゲージＧＤの測定電圧をＶＤ、歪ゲージの抵抗変化をΔＲ０´、各歪ゲージＧＡ、ＧＤに流れる電流をＩ´、とすると、歪ゲージＧＡの抵抗値ＶＡおよび歪ゲージＧＤの抵抗値ＶＤは、
となる。歪ゲージ抵抗の変化を用いて各々の歪ゲージ両端の電位差との関係を表すと以下の式となる。
上式より、歪ゲージ抵抗の変化率は、以下の式で算出される。
図１３Ｂに示すように、ベース基板４４の中立面での歪ゲージの長手方向Ｘの長さを歪ゲージの初期長さとすると、最外層の歪ゲージＧＡは、湾曲することにより長さが延びた状態に変形し、最内層の歪ゲージＧＤは、湾曲することにより長さが縮んだ状態に変形している。
歪ゲージＧＡ、ＧＤの変形前の初期抵抗値をＲ０、変形後の歪ゲージＧＡの測定電圧（ゲージの一端の電圧値と他端の電圧値との差）をＶＡ、変形後の歪ゲージＧＤの測定電圧をＶＤ、歪ゲージの抵抗変化をΔＲ０´、各歪ゲージＧＡ、ＧＤに流れる電流をＩ´、とすると、歪ゲージＧＡの抵抗値ＶＡおよび歪ゲージＧＤの抵抗値ＶＤは、
【数5】
となる。歪ゲージ抵抗の変化を用いて各々の歪ゲージ両端の電位差との関係を表すと以下の式となる。
【数6】
上式より、歪ゲージ抵抗の変化率は、以下の式で算出される。
【数7】
【0045】
上記の関係式から中立面の曲率半径ｒ´の計算式は、以下の通りとなる。
図１５は、歪ゲージセンサ装置１０の複数の歪ゲージＧ０～Ｇｎの位置で、歪ゲージＧＡ、ＧＤの検出値に基づいて算出した曲率半径（曲面座標）Ｐ´０～Ｐ´ｎをプロットした曲面形態を示している。
【数8】
図１５は、歪ゲージセンサ装置１０の複数の歪ゲージＧ０～Ｇｎの位置で、歪ゲージＧＡ、ＧＤの検出値に基づいて算出した曲率半径（曲面座標）Ｐ´０～Ｐ´ｎをプロットした曲面形態を示している。
【0046】
ホストコントローラ３８は、送られたデータに基づいて、被検体５０の表面５０ａの曲面形態を算出する。歪ゲージＧＢ、ＧＣの検出値に基づいて算出した曲率半径（曲面座標）Ｐ０～Ｐｎと歪ゲージＧＡ、ＧＤの検出値に基づいて算出した曲率半径（曲面座標）Ｐ´０～Ｐ´ｎとの平均値（（Ｐ０＋Ｐ０´）／２、（Ｐ１＋Ｐ１´）／２、（Ｐ２＋Ｐ２´）／２、…）を算出し最終データとして各部の曲率半径（曲面座標）を取得する。図１６は、最終データとして算出した曲率半径Ｐ０～Ｐｎをプロットした曲面形態を示している。
以上により、歪ゲージセンサ装置１０は、表面５０ａの複数個所の曲率半径を順次算出することにより、表面５０ａ全体の曲面形態を検出することができる。
以上により、歪ゲージセンサ装置１０は、表面５０ａの複数個所の曲率半径を順次算出することにより、表面５０ａ全体の曲面形態を検出することができる。
【0047】
次に、歪ゲージを含むセンサパターンの形成材料について説明する。
歪ゲージセンサ装置の歪ゲージＧＢおよび歪ゲージＧＣと、歪ゲージＧＡおよび歪ゲージＧＤとが同じ材料、同じ抵抗値で形成されている場合は、前述した中立面に近い内側の歪ゲージほど出力値のダイナミックレンジは小さくなる。そのため、中立面に近い内側の歪ゲージの抵抗値を外側の歪ゲージの抵抗値よりも大きくすることで、内側の歪ゲージの出力値のダイナミックレンジを大きくする。
一例では、４層の歪ゲージのうち、内側に位置する、すなわち、歪ゲージセンサ装置の厚さ方向の中心（中立面）の側に位置する第２センサパターンＣＤＢの歪ゲージＧＢおよび第３センサパターンＣＤＣの歪ゲージＧＣは、同じ材料で形成され、かつ、抵抗値の大きい材料、例えば、チタンで形成されている。４層の歪ゲージのうち、外側に位置する、すなわち、歪ゲージセンサ装置の厚さ方向の中心（中立面）から離間して位置する第１センサパターンＣＤＡの歪ゲージＧＡおよび第４センサパターンＣＤＤの歪ゲージＧＤは、同じ材料で形成され、更に、抵抗値の小さい材料、例えば、アルミニウムで形成されている。このように、内側の歪ゲージＧＢ、ＧＣと外側の歪ゲージＧＡ、ＧＤとは異なる材料で形成され、内側の歪ゲージＧＢ、ＧＣは、外側の歪ゲージＧＡ、ＧＤよりも高抵抗に形成されている。
この構成の場合、内側の歪ゲージＧＢ、ＧＣと外側の歪ゲージＧＡ、ＧＤの各々の抵抗値を最適な抵抗値にすることで、図１７に示すように、内側の歪ゲージのダイナミックレンジを大きくし、外側の歪ゲージのダイナミックレンジと同等のレンジに設定することが可能となる。従って、内側の歪ゲージＧＢ、ＧＣのダイナミックレンジを広げることができ、歪検出時の量子化誤差を小さくすることが可能となる。
なお、蛇腹状あるいは矩形波状の歪ゲージの場合、歯数を増加することにより抵抗値が高くなる。そのため、歪ゲージＧＡ、ＧＢ、ＧＣ、ＧＤを同一の材料で形成し、内側の歪ゲージＧＢ、ＧＣの歯数を外側の歪ゲージＧＡ、ＧＤの歯数よりも多くすることによっても、内側の歪ゲージＧＢ、ＧＣを高抵抗化することが可能である。
歪ゲージセンサ装置の歪ゲージＧＢおよび歪ゲージＧＣと、歪ゲージＧＡおよび歪ゲージＧＤとが同じ材料、同じ抵抗値で形成されている場合は、前述した中立面に近い内側の歪ゲージほど出力値のダイナミックレンジは小さくなる。そのため、中立面に近い内側の歪ゲージの抵抗値を外側の歪ゲージの抵抗値よりも大きくすることで、内側の歪ゲージの出力値のダイナミックレンジを大きくする。
一例では、４層の歪ゲージのうち、内側に位置する、すなわち、歪ゲージセンサ装置の厚さ方向の中心（中立面）の側に位置する第２センサパターンＣＤＢの歪ゲージＧＢおよび第３センサパターンＣＤＣの歪ゲージＧＣは、同じ材料で形成され、かつ、抵抗値の大きい材料、例えば、チタンで形成されている。４層の歪ゲージのうち、外側に位置する、すなわち、歪ゲージセンサ装置の厚さ方向の中心（中立面）から離間して位置する第１センサパターンＣＤＡの歪ゲージＧＡおよび第４センサパターンＣＤＤの歪ゲージＧＤは、同じ材料で形成され、更に、抵抗値の小さい材料、例えば、アルミニウムで形成されている。このように、内側の歪ゲージＧＢ、ＧＣと外側の歪ゲージＧＡ、ＧＤとは異なる材料で形成され、内側の歪ゲージＧＢ、ＧＣは、外側の歪ゲージＧＡ、ＧＤよりも高抵抗に形成されている。
この構成の場合、内側の歪ゲージＧＢ、ＧＣと外側の歪ゲージＧＡ、ＧＤの各々の抵抗値を最適な抵抗値にすることで、図１７に示すように、内側の歪ゲージのダイナミックレンジを大きくし、外側の歪ゲージのダイナミックレンジと同等のレンジに設定することが可能となる。従って、内側の歪ゲージＧＢ、ＧＣのダイナミックレンジを広げることができ、歪検出時の量子化誤差を小さくすることが可能となる。
なお、蛇腹状あるいは矩形波状の歪ゲージの場合、歯数を増加することにより抵抗値が高くなる。そのため、歪ゲージＧＡ、ＧＢ、ＧＣ、ＧＤを同一の材料で形成し、内側の歪ゲージＧＢ、ＧＣの歯数を外側の歪ゲージＧＡ、ＧＤの歯数よりも多くすることによっても、内側の歪ゲージＧＢ、ＧＣを高抵抗化することが可能である。
【0048】
以上のように構成された本実施形態に係る歪ゲージセンサ装置１０によれば、第１センサシート２０Ａの２層の歪ゲージＧ０～Ｇｎと第２センサシート２０Ｂの２層の歪ゲージＧ０～Ｇｎとは、基材の厚さ方向に互いに対向して配置され、更に、第１センサシートの電源線と第２センサシートのグランド線とを接続することにより、第１センサシートの歪ゲージと第２センサシートの歪ゲージとがそれぞれ直列に繋がっている。そのため、第１センサシートの歪ゲージＧ０～Ｇｎの順次駆動（スキャン）に同期して第２センサシートの歪ゲージＧ０～Ｇｎを順次駆動（スキャン）することができ、表裏で対向する２つの歪ゲージにより同一部位を同時に歪検出することができる。更に、検出時、対向する２つの歪ゲージに一定の電流Ｉを通電することができ、両歪ゲージの検出信号の差分を取ることにより、高い精度で曲面形態を検出することが可能となる。
更に、本実施形態によれば、歪ゲージセンサ装置は、厚さ方向に重なって配置された複数層、ここでは、４層の歪ゲージＧＡ、ＧＢ、ＧＣ、ＧＤを含み、一対ずつ、例えば、歪ゲージＧＡ、ＧＤにより検出した検出値と、歪ゲージＧＢ、ＧＣにより検出した検出値と、の平均値を最終検出データとして取得している。このように、厚さ方向の異なる複数位置で検出した検出値の平均を用いることにより、歪ゲージセンサ装置は、被検体の曲面形態を一層、高い精度で検出することが可能となる。
以上のことから、本実施形態によれば、検出精度の向上を図ることが可能な歪検出装置を得ることができる。
更に、本実施形態によれば、歪ゲージセンサ装置は、厚さ方向に重なって配置された複数層、ここでは、４層の歪ゲージＧＡ、ＧＢ、ＧＣ、ＧＤを含み、一対ずつ、例えば、歪ゲージＧＡ、ＧＤにより検出した検出値と、歪ゲージＧＢ、ＧＣにより検出した検出値と、の平均値を最終検出データとして取得している。このように、厚さ方向の異なる複数位置で検出した検出値の平均を用いることにより、歪ゲージセンサ装置は、被検体の曲面形態を一層、高い精度で検出することが可能となる。
以上のことから、本実施形態によれば、検出精度の向上を図ることが可能な歪検出装置を得ることができる。
【0049】
なお、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
本発明の実施形態として上述した各構成を基にして、当業者が適宜設計変更して実施し得る全ての構成も、本発明の要旨を包含する限り、本発明の範囲に属する。
本発明の実施形態として上述した各構成を基にして、当業者が適宜設計変更して実施し得る全ての構成も、本発明の要旨を包含する限り、本発明の範囲に属する。
【0050】
例えば、歪ゲージセンサ装置におけるセンサパターンの層数、すなわち、歪ゲージの層数は、４層に限らず、６層、８層、１０層、それ以上としても良い。センサシートのセンサパターンにおける歪ゲージの配列数は、上述した実施形態に限らず、任意に選択可能である。センサシートの構成材料、寸法、および形状は、前述した実施形態に限定されることなく、適宜、変更可能である。電源線とグランド線とを繋ぐ接続線は、メッキスルーホールに限らず、セレクタＳＥＬ内の配線で構成してもよい。 あみかけ
【符号の説明】
【0051】
１０…歪ゲージセンサ装置、１２…中継基板、２０Ａ…第１センサシート、
２０Ｂ…第２センサシート、２２…シート基材、３０ａ、３０ｂ…差分検出回路、
４４…ベース基板、Ｇ０～Ｇｎ、ＧＡ、ＧＢ、ＧＣ、ＧＤ…歪ゲージ、ＶＬ…電源線、
ＧＮＬ…グランド線、Ｓａ…第１信号線、Ｓｂ…第２信号線、ＳＥＬ…セレクタ、
ＣＤＡ…第１センサパターン、ＣＤＢ…第２センサパターン、
ＣＤＣ…第３センサパターン、ＣＤＤ…第４センサパターン
２０Ｂ…第２センサシート、２２…シート基材、３０ａ、３０ｂ…差分検出回路、
４４…ベース基板、Ｇ０～Ｇｎ、ＧＡ、ＧＢ、ＧＣ、ＧＤ…歪ゲージ、ＶＬ…電源線、
ＧＮＬ…グランド線、Ｓａ…第１信号線、Ｓｂ…第２信号線、ＳＥＬ…セレクタ、
ＣＤＡ…第１センサパターン、ＣＤＢ…第２センサパターン、
ＣＤＣ…第３センサパターン、ＣＤＤ…第４センサパターン
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13A】
【図13B】
【図14】
【図15】
【図16】
【図17】