知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025024770
(43)【公開日】2025-02-21
(54)【発明の名称】積層型電子部品
(51)【国際特許分類】
H01F 27/00 20060101AFI20250214BHJP
H01F 17/00 20060101ALI20250214BHJP
H03H 5/02 20060101ALI20250214BHJP
H03H 7/075 20060101ALI20250214BHJP
【ＦＩ】
H01F27/00 160
H01F27/00 S
H01F27/00 R
H01F17/00 C
H03H5/02
H03H7/075 Z
【審査請求】未請求
【請求項の数】14
【出願形態】ＯＬ
(21)【出願番号】P 2023129019
(22)【出願日】2023-08-08
(71)【出願人】
【識別番号】000003067
【氏名又は名称】ＴＤＫ株式会社
(74)【代理人】
【識別番号】110004185
【氏名又は名称】インフォート弁理士法人
(74)【代理人】
【識別番号】110002907
【氏名又は名称】弁理士法人イトーシン国際特許事務所
(72)【発明者】
【氏名】中堤 純
【テーマコード（参考）】
5E070
5J024
【Ｆターム（参考）】
5E070AA01
5E070AA05
5E070AB01
5E070AB03
5E070CB15
5E070CB17
5E070DB08
5J024AA01
5J024BA04
5J024BA11
5J024CA03
5J024CA04
5J024DA04
5J024DA29
5J024EA03
5J024KA03
(57)【要約】
【課題】小型化およびインダクタの配置に起因する問題の発生を抑制しながら、所望の特性を実現する。
【解決手段】電子部品１は、積層体５０と、第１のインダクタＬ１１と、第２のインダクタＬ２１とを備えている。第１のインダクタＬ１１は、第１の導体層６６１と、第１の柱状導体Ｔ１ａと、第２の柱状導体Ｔ１ｂとを含んでいる。第２のインダクタＬ２１は、第２の導体層６６２と、第３の柱状導体Ｔ２ａと、第４の柱状導体Ｔ２ｂとを含んでいる。第１の導体層６６１の少なくとも一部は、第１の柱状導体Ｔ１ａと第２の柱状導体Ｔ１ｂとが並ぶ方向と９０°の奇数倍を除く角度で交差する方向に延在している。第２の導体層６６２の少なくとも一部は、第３の柱状導体Ｔ２ａと第４の柱状導体Ｔ２ｂとが並ぶ方向と９０°の奇数倍を除く角度で交差する方向に延在している。
【選択図】図７
【解決手段】電子部品１は、積層体５０と、第１のインダクタＬ１１と、第２のインダクタＬ２１とを備えている。第１のインダクタＬ１１は、第１の導体層６６１と、第１の柱状導体Ｔ１ａと、第２の柱状導体Ｔ１ｂとを含んでいる。第２のインダクタＬ２１は、第２の導体層６６２と、第３の柱状導体Ｔ２ａと、第４の柱状導体Ｔ２ｂとを含んでいる。第１の導体層６６１の少なくとも一部は、第１の柱状導体Ｔ１ａと第２の柱状導体Ｔ１ｂとが並ぶ方向と９０°の奇数倍を除く角度で交差する方向に延在している。第２の導体層６６２の少なくとも一部は、第３の柱状導体Ｔ２ａと第４の柱状導体Ｔ２ｂとが並ぶ方向と９０°の奇数倍を除く角度で交差する方向に延在している。
【選択図】図７
【特許請求の範囲】
【請求項1】
積層された複数の誘電体層を含む積層体と、
前記複数の誘電体層の積層方向と交差する平面に沿って延在する第１の導体層と、前記積層方向に平行な方向に延在し且つ前記第１の導体層の一端部の近傍部分に接続された第１の柱状導体と、前記積層方向に平行な方向に延在し且つ前記第１の導体層の他端部の近傍部分に接続された第２の柱状導体とを含む第１のインダクタと、
前記積層方向と交差する平面に沿って延在する第２の導体層と、前記積層方向に平行な方向に延在し且つ前記第２の導体層の一端部の近傍部分に接続された第３の柱状導体と、前記積層方向に平行な方向に延在し且つ前記第２の導体層の他端部の近傍部分に接続された第４の柱状導体とを含む第２のインダクタとを備え、
前記積層体は、前記積層方向の両端に位置する第１の面および第２の面と、前記第１の面と前記第２の面を接続する第１の側面、第２の側面、第３の側面および第４の側面とを有し、
前記第１の側面と前記第２の側面は、互いに反対側を向き、
前記第３の側面と前記第４の側面は、互いに反対側を向き、
前記第１のインダクタは、前記第２の側面よりも前記第１の側面により近い位置に配置され、
前記第２のインダクタは、前記第１の側面よりも前記第２の側面により近い位置に配置され、
前記第１の導体層の少なくとも一部は、前記第１の柱状導体と前記第２の柱状導体とが並ぶ方向と９０°の奇数倍を除く角度で交差する方向に延在し、
前記第２の導体層の少なくとも一部は、前記第３の柱状導体と前記第４の柱状導体とが並ぶ方向と９０°の奇数倍を除く角度で交差する方向に延在していることを特徴とする積層型電子部品。
前記複数の誘電体層の積層方向と交差する平面に沿って延在する第１の導体層と、前記積層方向に平行な方向に延在し且つ前記第１の導体層の一端部の近傍部分に接続された第１の柱状導体と、前記積層方向に平行な方向に延在し且つ前記第１の導体層の他端部の近傍部分に接続された第２の柱状導体とを含む第１のインダクタと、
前記積層方向と交差する平面に沿って延在する第２の導体層と、前記積層方向に平行な方向に延在し且つ前記第２の導体層の一端部の近傍部分に接続された第３の柱状導体と、前記積層方向に平行な方向に延在し且つ前記第２の導体層の他端部の近傍部分に接続された第４の柱状導体とを含む第２のインダクタとを備え、
前記積層体は、前記積層方向の両端に位置する第１の面および第２の面と、前記第１の面と前記第２の面を接続する第１の側面、第２の側面、第３の側面および第４の側面とを有し、
前記第１の側面と前記第２の側面は、互いに反対側を向き、
前記第３の側面と前記第４の側面は、互いに反対側を向き、
前記第１のインダクタは、前記第２の側面よりも前記第１の側面により近い位置に配置され、
前記第２のインダクタは、前記第１の側面よりも前記第２の側面により近い位置に配置され、
前記第１の導体層の少なくとも一部は、前記第１の柱状導体と前記第２の柱状導体とが並ぶ方向と９０°の奇数倍を除く角度で交差する方向に延在し、
前記第２の導体層の少なくとも一部は、前記第３の柱状導体と前記第４の柱状導体とが並ぶ方向と９０°の奇数倍を除く角度で交差する方向に延在していることを特徴とする積層型電子部品。
【請求項2】
前記第１のインダクタは、前記第４の側面よりも前記第３の側面により近い位置に配置され、
前記第２のインダクタは、前記第３の側面よりも前記第４の側面により近い位置に配置されていることを特徴とする請求項１記載の積層型電子部品。
前記第２のインダクタは、前記第３の側面よりも前記第４の側面により近い位置に配置されていることを特徴とする請求項１記載の積層型電子部品。
【請求項3】
前記第１の導体層は、前記第１の導体層の前記一端部から離れるに従って前記第２の側面に近づくように延在する第１の部分と、前記第１の導体層の前記他端部から離れるに従って前記第２の側面に近づくように延在する第２の部分とを含み、
前記第２の導体層は、前記第２の導体層の前記一端部から離れるに従って前記第１の側面に近づくように延在する第３の部分と、前記第２の導体層の前記他端部から離れるに従って前記第１の側面に近づくように延在する第４の部分とを含むことを特徴とする請求項１記載の積層型電子部品。
前記第２の導体層は、前記第２の導体層の前記一端部から離れるに従って前記第１の側面に近づくように延在する第３の部分と、前記第２の導体層の前記他端部から離れるに従って前記第１の側面に近づくように延在する第４の部分とを含むことを特徴とする請求項１記載の積層型電子部品。
【請求項4】
前記第１の導体層と前記第２の導体層の各々は、直線状に延在する直線部分を含み、
前記第１の導体層の前記直線部分と前記第２の導体層の前記直線部分は、互いに平行であることを特徴とする請求項１記載の積層型電子部品。
前記第１の導体層の前記直線部分と前記第２の導体層の前記直線部分は、互いに平行であることを特徴とする請求項１記載の積層型電子部品。
【請求項5】
前記第１の導体層は、一方向に延在する第１の部分と、前記第１の部分とは異なる方向に延在し且つ前記第１の部分とは異なる長さを有する第２の部分とを含み、
前記第２の導体層は、一方向に延在する第３の部分と、前記第３の部分とは異なる方向に延在し且つ前記第３の部分とは異なる長さを有する第４の部分とを含むことを特徴とする請求項１記載の積層型電子部品。
前記第２の導体層は、一方向に延在する第３の部分と、前記第３の部分とは異なる方向に延在し且つ前記第３の部分とは異なる長さを有する第４の部分とを含むことを特徴とする請求項１記載の積層型電子部品。
【請求項6】
前記第２の部分から前記第４の部分までの距離は、前記第１の部分から前記第３の部分までの距離よりも小さいことを特徴とする請求項５記載の積層型電子部品。
【請求項7】
前記第１の導体層と前記第２の導体層の各々は、湾曲するように延在する湾曲部分を含むことを特徴とする請求項１記載の積層型電子部品。
【請求項8】
前記積層方向と直交し且つ前記第１の側面と前記第２の側面とが並ぶ方向を第１の方向とし、前記積層方向と直交し且つ前記第３の側面と前記第４の側面とが並ぶ方向を第２の方向としたときに、前記第２の柱状導体と前記第４の柱状導体は、前記第２の方向において前記第１の柱状導体と前記第３の柱状導体との間に配置され、
前記第１の方向における前記第２の柱状導体と前記第４の柱状導体との間隔は、前記第１の方向における前記第１の柱状導体と前記第３の柱状導体との間隔よりも小さいことを特徴とする請求項１記載の積層型電子部品。
前記第１の方向における前記第２の柱状導体と前記第４の柱状導体との間隔は、前記第１の方向における前記第１の柱状導体と前記第３の柱状導体との間隔よりも小さいことを特徴とする請求項１記載の積層型電子部品。
【請求項9】
更に、第１のハイパスフィルタと、
第２のハイパスフィルタと、
回路構成上、前記第１のハイパスフィルタと前記第２のハイパスフィルタとの間に設けられたローパスフィルタとを備え、
前記第１のハイパスフィルタは、前記第１のインダクタを含み、
前記第２のハイパスフィルタは、前記第２のインダクタを含むことを特徴とする請求項１ないし８のいずれかに記載の積層型電子部品。
第２のハイパスフィルタと、
回路構成上、前記第１のハイパスフィルタと前記第２のハイパスフィルタとの間に設けられたローパスフィルタとを備え、
前記第１のハイパスフィルタは、前記第１のインダクタを含み、
前記第２のハイパスフィルタは、前記第２のインダクタを含むことを特徴とする請求項１ないし８のいずれかに記載の積層型電子部品。
【請求項10】
前記ローパスフィルタは、それぞれ前記平面に沿って延在する導体層と前記積層方向に平行な方向に延在し且つ前記導体層に接続された一対の柱状導体とを含む第３のインダクタおよび第４のインダクタを含み、
前記第３のインダクタと前記第４のインダクタは、前記第１のインダクタと前記第２のインダクタが並ぶ方向と交差する方向に並んでいることを特徴とする請求項９記載の積層型電子部品。
前記第３のインダクタと前記第４のインダクタは、前記第１のインダクタと前記第２のインダクタが並ぶ方向と交差する方向に並んでいることを特徴とする請求項９記載の積層型電子部品。
【請求項11】
積層された複数の誘電体層を含む積層体と、
前記複数の誘電体層の積層方向と交差する平面に沿って延在する導体層と、前記積層方向に平行な方向に延在し且つ前記導体層の一端部の近傍部分に接続された第１の柱状導体と、前記積層方向に平行な方向に延在し且つ前記導体層の他端部の近傍部分に接続された第２の柱状導体とを含むインダクタとを備え、
前記導体層は、それぞれ前記第１の柱状導体と前記第２の柱状導体とが並ぶ方向と交差する方向に延在し、互いに異なる方向に延在し、且つ互いに長さが異なる第１の部分および第２の部分を含むことを特徴とする積層型電子部品。
前記複数の誘電体層の積層方向と交差する平面に沿って延在する導体層と、前記積層方向に平行な方向に延在し且つ前記導体層の一端部の近傍部分に接続された第１の柱状導体と、前記積層方向に平行な方向に延在し且つ前記導体層の他端部の近傍部分に接続された第２の柱状導体とを含むインダクタとを備え、
前記導体層は、それぞれ前記第１の柱状導体と前記第２の柱状導体とが並ぶ方向と交差する方向に延在し、互いに異なる方向に延在し、且つ互いに長さが異なる第１の部分および第２の部分を含むことを特徴とする積層型電子部品。
【請求項12】
前記導体層は、更に、湾曲するように延在し且つ前記導体層の長手方向において前記第１の部分と前記第２の部分との間に配置された湾曲部分を含むことを特徴とする請求項１１記載の積層型電子部品。
【請求項13】
前記積層体は、前記積層方向の両端に位置する第１の面および第２の面と、前記第１の面と前記第２の面を接続する第１の側面、第２の側面、第３の側面および第４の側面とを有し、
前記第１の側面と前記第２の側面は、互いに反対側を向き、
前記第３の側面と前記第４の側面は、互いに反対側を向き、
前記インダクタは、前記第２の側面よりも前記第１の側面により近い位置に配置され、
前記第１の部分は、前記導体層の前記一端部を含むと共に、前記一端部から離れるに従って前記第２の側面に近づくように延在し、
前記第２の部分は、前記導体層の前記他端部を含むと共に、前記他端部から離れるに従って前記第２の側面に近づくように延在することを特徴とする請求項１１記載の積層型電子部品。
前記第１の側面と前記第２の側面は、互いに反対側を向き、
前記第３の側面と前記第４の側面は、互いに反対側を向き、
前記インダクタは、前記第２の側面よりも前記第１の側面により近い位置に配置され、
前記第１の部分は、前記導体層の前記一端部を含むと共に、前記一端部から離れるに従って前記第２の側面に近づくように延在し、
前記第２の部分は、前記導体層の前記他端部を含むと共に、前記他端部から離れるに従って前記第２の側面に近づくように延在することを特徴とする請求項１１記載の積層型電子部品。
【請求項14】
前記積層体は、前記積層方向の両端に位置する第１の面および第２の面と、前記第１の面と前記第２の面を接続する第１の側面、第２の側面、第３の側面および第４の側面とを有し、
前記第１の側面と前記第２の側面は、互いに反対側を向き、
前記第３の側面と前記第４の側面は、互いに反対側を向き、
前記第２の柱状導体と前記第１の側面との間隔は、前記第１の柱状導体と前記第１の側面との間隔よりも大きいことを特徴とする請求項１１記載の積層型電子部品。
前記第１の側面と前記第２の側面は、互いに反対側を向き、
前記第３の側面と前記第４の側面は、互いに反対側を向き、
前記第２の柱状導体と前記第１の側面との間隔は、前記第１の柱状導体と前記第１の側面との間隔よりも大きいことを特徴とする請求項１１記載の積層型電子部品。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、インダクタを含む積層型電子部品に関する。
【背景技術】
【0002】
通信装置に用いられる電子部品の一つに、バンドパスフィルタがある。バンドパスフィルタには、例えば、インダクタとキャパシタを用いて構成されたＬＣ共振器が用いられる。
【0003】
近年、小型移動体通信機器の小型化、省スペース化が市場から要求されており、その通信機器に用いられるバンドパスフィルタの小型化も要求されている。小型化に適したバンドパスフィルタとしては、積層された複数の誘電体層と複数の導体層とを含む積層体を用いたものが知られている。
【0004】
積層体を用いたバンドパスフィルタに用いられるインダクタとしては、導体層と複数のスルーホールとによって構成されたインダクタであって、複数の誘電体層の積層方向に直交する軸に巻回されたインダクタが知られている。
【0005】
特許文献１には、２段または３段のＬＣ並列共振器からなる積層型フィルタ装置が開示されている。積層型フィルタ装置の積層体の内部には、複数のインダクタ（ＬＣ並列共振回路）が設けられている。複数のインダクタの各々は、積層体の内部に設けられたインダクタ用内部電極および２つのインダクタ用ビア電極によって構成されている。インダクタ用内部電極と２つのインダクタ用ビア電極は、積層体の内部においてループ状に形成されている。複数のインダクタは、それぞれのループ面が対向するように積層体内に配列されている。インダクタ用内部電極は、積層体の短手方向に延在している。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】国際公開第２００９／０９０９１７号
【発明の概要】
【発明が解決しようとする課題】
【0007】
特許文献１に開示された積層型フィルタ装置では、積層体が小型化すると、複数のインダクタ間の結合が強くなりすぎるおそれがある。一方、特許文献１に開示された積層型フィルタ装置において、それぞれのループ面が対向しないように複数のインダクタを配置すると、複数のインダクタ間の結合が弱くなりすぎるおそれがある。このように、複数のインダクタ間の結合が強くなりすぎたり弱くなりすぎたりすると、所望の特性を実現することができない場合がある。
【0008】
上記の問題は、複数のインダクタ間の結合に限らず、インダクタと任意の導体との間の結合にも当てはまる。また、上記の問題は、バンドパスフィルタに限らず、インダクタを含む積層型電子部品全般にも当てはまる。
【0009】
本発明はかかる問題点に鑑みてなされたもので、その目的は、インダクタを含む積層型電子部品において、小型化およびインダクタの配置に起因する問題の発生を抑制しながら、所望の特性を実現できるようにした積層型電子部品を提供することにある。
【課題を解決するための手段】
【0010】
本発明の第１の観点の積層型電子部品は、
積層された複数の誘電体層を含む積層体と、
複数の誘電体層の積層方向と交差する平面に沿って延在する第１の導体層と、積層方向に平行な方向に延在し且つ第１の導体層の一端部の近傍部分に接続された第１の柱状導体と、積層方向に平行な方向に延在し且つ第１の導体層の他端部の近傍部分に接続された第２の柱状導体とを含む第１のインダクタと、
積層方向と交差する平面に沿って延在する第２の導体層と、積層方向に平行な方向に延在し且つ第２の導体層の一端部の近傍部分に接続された第３の柱状導体と、積層方向に平行な方向に延在し且つ第２の導体層の他端部の近傍部分に接続された第４の柱状導体とを含む第２のインダクタと
を備えている。
積層された複数の誘電体層を含む積層体と、
複数の誘電体層の積層方向と交差する平面に沿って延在する第１の導体層と、積層方向に平行な方向に延在し且つ第１の導体層の一端部の近傍部分に接続された第１の柱状導体と、積層方向に平行な方向に延在し且つ第１の導体層の他端部の近傍部分に接続された第２の柱状導体とを含む第１のインダクタと、
積層方向と交差する平面に沿って延在する第２の導体層と、積層方向に平行な方向に延在し且つ第２の導体層の一端部の近傍部分に接続された第３の柱状導体と、積層方向に平行な方向に延在し且つ第２の導体層の他端部の近傍部分に接続された第４の柱状導体とを含む第２のインダクタと
を備えている。
【0011】
積層体は、積層方向の両端に位置する第１の面および第２の面と、第１の面と第２の面を接続する第１の側面、第２の側面、第３の側面および第４の側面とを有している。第１の側面と第２の側面は、互いに反対側を向いている。第３の側面と第４の側面は、互いに反対側を向いている。第１のインダクタは、第２の側面よりも第１の側面により近い位置に配置されている。第２のインダクタは、第１の側面よりも第２の側面により近い位置に配置されている。第１の導体層の少なくとも一部は、第１の柱状導体と第２の柱状導体とが並ぶ方向と９０°の奇数倍を除く角度で交差する方向に延在している。第２の導体層の少なくとも一部は、第３の柱状導体と第４の柱状導体とが並ぶ方向と９０°の奇数倍を除く角度で交差する方向に延在している。
【0012】
本発明の第２の観点の積層型電子部品は、積層された複数の誘電体層を含む積層体と、複数の誘電体層の積層方向と交差する平面に沿って延在する導体層と、積層方向に平行な方向に延在し且つ導体層の一端部の近傍部分に接続された第１の柱状導体と、積層方向に平行な方向に延在し且つ導体層の他端部の近傍部分に接続された第２の柱状導体とを含むインダクタとを備えている。導体層は、それぞれ第１の柱状導体と第２の柱状導体とが並ぶ方向と交差する方向に延在し、互いに異なる方向に延在し、且つ互いに長さが異なる第１の部分および第２の部分を含んでいる。
【発明の効果】
【0013】
本発明の第１の観点の積層型電子部品では、第１のインダクタの第１の導体層の少なくとも一部と第２のインダクタの第２の導体層の少なくとも一部は、それぞれ、前述のように定義された所定の方向に延在している。本発明の第２の観点の積層型電子部品では、インダクタの導体層の第１の部分と第２の部分は、それぞれ、前述のように定義された所定の方向に延在している。本発明の第１および第２の観点の積層型電子部品によれば、小型化およびインダクタの配置に起因する問題の発生を抑制しながら、所望の特性を実現することが可能になるという効果を奏する。
【図面の簡単な説明】
【0014】
【図1】本発明の第１の実施の形態に係る積層型電子部品の回路構成を示す回路図である。
【図2】本発明の第１の実施の形態に係る積層型電子部品の外観を示す斜視図である。
【図3】本発明の第１の実施の形態に係る積層型電子部品の積層体における１層目ないし３層目の誘電体層のパターン形成面を示す説明図である。
【図4】本発明の第１の実施の形態に係る積層型電子部品の積層体における４層目ないし１６層目の誘電体層のパターン形成面を示す説明図である。
【図5】本発明の第１の実施の形態に係る積層型電子部品の積層体における１７層目の誘電体層のパターン形成面を示す説明図である。
【図6】本発明の第１の実施の形態に係る積層型電子部品の積層体の内部を示す斜視図である。
【図7】本発明の第１の実施の形態に係る積層型電子部品の積層体の内部の一部を示す平面図である。
【図8】比較例の積層型電子部品の積層体における１６層目および１７層目の誘電体層のパターン形成面を示す説明図である。
【図9】比較例の積層型電子部品の積層体の内部を示す斜視図である。
【図10】実施例のモデルと比較例のモデルの通過減衰特性を示す特性図である。
【図12】本発明の第２の実施の形態に係る積層型電子部品の積層体の内部を示す斜視図である。
【発明を実施するための形態】
【0015】
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図１を参照して、本発明の第１の実施の形態に係る積層型電子部品（以下、単に電子部品と記す。）１の概略の構成について説明する。図１は、電子部品１の回路構成を示す回路図である。
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図１を参照して、本発明の第１の実施の形態に係る積層型電子部品（以下、単に電子部品と記す。）１の概略の構成について説明する。図１は、電子部品１の回路構成を示す回路図である。
【0016】
本実施の形態に係る電子部品１は、第１の信号端子２と、第２の信号端子３と、第１のハイパスフィルタ１０と、第２のハイパスフィルタ２０と、ローパスフィルタ３０とを備えている。第１および第２の信号端子２，３の各々は、信号の入力または出力のための端子である。すなわち、第１の信号端子２に信号が入力される場合には、第２の信号端子３から信号が出力される。第２の信号端子３に信号が入力される場合には、第１の信号端子２から信号が出力される。
【0017】
第１のハイパスフィルタ１０、第２のハイパスフィルタ２０およびローパスフィルタ３０は、所定の通過帯域内の周波数の信号を選択的に通過させるバンドパスフィルタを構成する。第１のハイパスフィルタ１０、ローパスフィルタ３０および第２のハイパスフィルタ２０は、第１の信号端子２から第２の信号端子３に向かって、この順に直列に接続されている。ローパスフィルタ３０は、回路構成上、第１のハイパスフィルタ１０と第２のハイパスフィルタ２０との間に設けられている。なお、本出願において、「回路構成上」という表現は、物理的な構成における配置ではなく、回路図上での配置を指すために用いている。
【0018】
第１のハイパスフィルタ１０、第２のハイパスフィルタ２０およびローパスフィルタ３０の各々は、少なくとも１つのインダクタと少なくとも１つのキャパシタとを用いて構成されたＬＣフィルタである。本実施の形態では特に、第１のハイパスフィルタ１０は、第１のインダクタＬ１１を含んでいる。第２のハイパスフィルタ２０は、第２のインダクタＬ２１を含んでいる。ローパスフィルタ３０は、第３のインダクタＬ３１と第４のインダクタＬ３２とを含んでいる。
【0019】
次に、図１を参照して、電子部品１の回路構成の一例について説明する。第１のハイパスフィルタ１０は、第１のインダクタＬ１１と、キャパシタＣ１１，Ｃ１２，Ｃ１３，Ｃ１４とを含んでいる。
【0020】
キャパシタＣ１１の一端は、第１の信号端子２に接続されている。キャパシタＣ１２の一端は、キャパシタＣ１１の他端に接続されている。キャパシタＣ１３の一端は、キャパシタＣ１１の一端に接続されている。キャパシタＣ１３の他端は、キャパシタＣ１２の他端に接続されている。
【0021】
第１のインダクタＬ１１の一端は、キャパシタＣ１１とキャパシタＣ１２との接続点に接続されている。第１のインダクタＬ１１の他端は、グランドに接続されている。キャパシタＣ１４は、第１のインダクタＬ１１に対して並列に接続されている。
【0022】
第２のハイパスフィルタ２０は、第２のインダクタＬ２１と、キャパシタＣ２１，Ｃ２２，Ｃ２３，Ｃ２４とを含んでいる。
【0023】
キャパシタＣ２１の一端は、第２の信号端子３に接続されている。キャパシタＣ２２の一端は、キャパシタＣ２１の他端に接続されている。キャパシタＣ２３の一端は、キャパシタＣ２１の一端に接続されている。キャパシタＣ２３の他端は、キャパシタＣ２２の他端に接続されている。
【0024】
第２のインダクタＬ２１の一端は、キャパシタＣ２１とキャパシタＣ２２との接続点に接続されている。第２のインダクタＬ２１の他端は、グランドに接続されている。キャパシタＣ２４は、第２のインダクタＬ２１に対して並列に接続されている。
【0025】
ローパスフィルタ３０は、第３のインダクタＬ３１と、第４のインダクタＬ３２と、キャパシタＣ３１，Ｃ３２，Ｃ３３，Ｃ３４，Ｃ３５とを含んでいる。
【0026】
キャパシタＣ３１の一端は、第１のハイパスフィルタ１０のキャパシタＣ１２の他端に接続されている。キャパシタＣ３２の一端は、キャパシタＣ３１の他端に接続されている。キャパシタＣ３２の他端は、第２のハイパスフィルタ２０のキャパシタＣ２２の他端に接続されている。
【0027】
第３のインダクタＬ３１の一端は、キャパシタＣ１２とキャパシタＣ３１との接続点に接続されている。第４のインダクタＬ３２の一端は、第３のインダクタＬ３１の他端に接続されている。第４のインダクタＬ３２の他端は、キャパシタＣ２２とキャパシタＣ３２との接続点に接続されている。
【0028】
キャパシタＣ３３の一端は、キャパシタＣ１２とキャパシタＣ３１との接続点に接続されている。キャパシタＣ３４の一端は、第３のインダクタＬ３１と第４のインダクタＬ３２との接続点およびキャパシタＣ３１とキャパシタＣ３２との接続点に接続されている。キャパシタＣ３５の一端は、キャパシタＣ２２とキャパシタＣ３２との接続点に接続されている。キャパシタＣ３３～Ｃ３５の各他端は、グランドに接続されている。
【0029】
【0030】
電子部品１は、更に、積層された複数の誘電体層と、複数の導体（複数の導体層および複数のスルーホール）とを含む積層体５０を備えている。第１の信号端子２、第２の信号端子３、第１のハイパスフィルタ１０、第２のハイパスフィルタ２０およびローパスフィルタ３０は、積層体５０に一体化されている。
【0031】
積層体５０は、複数の誘電体層の積層方向Ｔの両端に位置する第１の面５０Ａおよび第２の面５０Ｂと、第１の面５０Ａと第２の面５０Ｂを接続する４つの側面５０Ｃ～５０Ｆとを有している。側面５０Ｃ，５０Ｄは互いに反対側を向き、側面５０Ｅ，５０Ｆも互いに反対側を向いている。側面５０Ｃ～５０Ｆは、第１の面５０Ａおよび第２の面５０Ｂに対して垂直になっていてもよい。
【0032】
ここで、図２に示したように、Ｘ方向、Ｙ方向、Ｚ方向を定義する。Ｘ方向、Ｙ方向、Ｚ方向は、互いに直交する。本実施の形態では、積層方向Ｔに平行な一方向を、Ｚ方向とする。また、Ｘ方向とは反対の方向を－Ｘ方向とし、Ｙ方向とは反対の方向を－Ｙ方向とし、Ｚ方向とは反対の方向を－Ｚ方向とする。また、「積層方向Ｔから見たとき」という表現は、Ｚ方向または－Ｚ方向に離れた位置から対象物を見ることを意味する。
【0033】
図２に示したように、第１の面５０Ａは、積層体５０における－Ｚ方向の端に位置する。第１の面５０Ａは、積層体５０の底面でもある。第２の面５０Ｂは、積層体５０におけるＺ方向の端に位置する。第２の面５０Ｂは、積層体５０の上面でもある。側面５０Ｃは、積層体５０における－Ｘ方向の端に位置する。側面５０Ｄは、積層体５０におけるＸ方向の端に位置する。側面５０Ｅは、積層体５０における－Ｙ方向の端に位置する。側面５０Ｆは、積層体５０におけるＹ方向の端に位置する。
【0034】
側面５０Ｃと側面５０Ｄは、Ｘ方向に平行な方向に並んでいる。Ｘ方向に平行な方向は、本発明における「第２の方向」に対応する。また、側面５０Ｅと側面５０Ｆは、Ｙ方向に平行な方向に並んでいる。Ｙ方向に平行な方向は、本発明における「第１の方向」に対応する。
【0035】
電子部品１は、更に、積層体５０の第１の面５０Ａに設けられた複数の電極１１１，１１２，１１３を含んでいる。電極１１１は、側面５０Ｃの近傍においてＹ方向に延びている。電極１１２は、側面５０Ｄの近傍においてＹ方向に延びている。電極１１３は、電極１１１と電極１１２の間に配置されている。
【0036】
電極１１１は第１の信号端子２に対応し、電極１１２は第２の信号端子３に対応している。従って、第１および第２の信号端子２，３は、積層体５０の第１の面５０Ａに設けられている。電極１１３は、グランドに接続される。
【0037】
次に、図３（ａ）ないし図５を参照して、積層体５０を構成する複数の誘電体層および複数の導体の一例について説明する。この例では、積層体５０は、積層された１７層の誘電体層を含んでいる。以下、この１７層の誘電体層を、下から順に１層目ないし１７層目の誘電体層と呼ぶ。また、１層目ないし１７層目の誘電体層を符号５１～６７で表す。
【0038】
図３（ａ）ないし図４（ｃ）において、複数の円は複数のスルーホールを表している。誘電体層５１～６６の各々には、複数のスルーホールが形成されている。複数のスルーホールは、それぞれ、スルーホール用の孔に導体ペーストを充填することによって形成される。複数のスルーホールの各々は、電極、導体層または他のスルーホールに接続されている。
【0039】
図３（ａ）ないし図４（ｃ）では、複数のスルーホールのうちの複数の特定のスルーホールに、符号を付している。複数の特定のスルーホールの各々と、導体層または他のスルーホールとの接続関係については、１層目ないし１７層目の誘電体層５１～６７が積層された状態における接続関係について説明している。
【0040】
図３（ａ）は、１層目の誘電体層５１のパターン形成面を示している。誘電体層５１のパターン形成面には、電極１１１～１１３が形成されている。
【0041】
図３（ｂ）は、２層目の誘電体層５２のパターン形成面を示している。誘電体層５２のパターン形成面には、導体層５２１，５２２，５２３，５２４，５２５，５２６，５２７が形成されている。導体層５２２，５２４は、導体層５２７に接続されている。図３（ｂ）では、導体層５２２と導体層５２７の境界と、導体層５２４と導体層５２７の境界を、それぞれ点線で示している。
【0042】
図３（ｃ）は、３層目の誘電体層５３のパターン形成面を示している。誘電体層５３のパターン形成面には、導体層５３１，５３２，５３３，５３４，５３５が形成されている。
【0043】
図３（ｃ）において符号５３Ｔ１ａを付したスルーホールは、導体層５３１に接続されている。なお、以下の説明では、符号５３Ｔ１ａを付したスルーホールを、単にスルーホール５３Ｔ１ａと記す。また、スルーホール５３Ｔ１ａ以外の符号を付したスルーホールについても、スルーホール５３Ｔ１ａと同様に記す。
【0044】
図３（ｃ）に示したスルーホール５３Ｔ２ａは、導体層５３２に接続されている。図３（ｃ）に示したスルーホール５３Ｔ１ｂ，５３Ｔ２ｂは、導体層５３５に接続されている。図３（ｃ）に示した２つのスルーホール５３Ｔ３ａは、導体層５３３に接続されている。図３（ｃ）に示した２つのスルーホール５３Ｔ４ａは、導体層５３４に接続されている。
【0045】
図４（ａ）は、４層目の誘電体層５４のパターン形成面を示している。誘電体層５４のパターン形成面には、導体層５４１，５４２，５４３，５４４，５４５が形成されている。導体層５４３，５４４は、導体層５４５に接続されている。図４（ａ）では、導体層５４３と導体層５４５の境界と、導体層５４４と導体層５４５の境界を、それぞれ点線で示している。
【0046】
スルーホール５３Ｔ１ａ，５３Ｔ１ｂ，５３Ｔ２ａ，５３Ｔ２ｂは、それぞれ、図４（ａ）に示したスルーホール５４Ｔ１ａ，５４Ｔ１ｂ，５４Ｔ２ａ，５４Ｔ２ｂに接続されている。２つのスルーホール５３Ｔ３ａは、図４（ａ）に示した２つのスルーホール５４Ｔ３ａに接続されている。２つのスルーホール５３Ｔ４ａは、図４（ａ）に示した２つのスルーホール５４Ｔ４ａに接続されている。図４（ａ）に示した２つのスルーホール５４Ｔ３ｂと図４（ａ）に示した２つのスルーホール５４Ｔ４ｂは、導体層５４５に接続されている。
【0047】
図４（ｂ）は、５層目ないし１５層目の誘電体層５５～６５の各々のパターン形成面を示している。スルーホール５４Ｔ１ａ，５４Ｔ１ｂ，５４Ｔ２ａ，５４Ｔ２ｂは、それぞれ、誘電体層５５に形成されたスルーホール５５Ｔ１ａ，５５Ｔ１ｂ，５５Ｔ２ａ，５５Ｔ２ｂに接続されている。２つのスルーホール５４Ｔ３ａ、２つのスルーホール５４Ｔ３ｂ、２つのスルーホール５４Ｔ４ａおよび２つのスルーホール５４Ｔ４ｂは、それぞれ、誘電体層５５に形成された２つのスルーホール５５Ｔ３ａ、２つのスルーホール５５Ｔ３ｂ、２つのスルーホール５５Ｔ４ａおよび２つのスルーホール５５Ｔ４ｂに接続されている。また、誘電体層５５～６５では、上下に隣接する同じ符号のスルーホール同士が互いに接続されている。
【0048】
図４（ｃ）は、１６層目の誘電体層６６のパターン形成面を示している。誘電体層６６のパターン形成面には、インダクタ用の導体層６６１，６６２，６６３，６６４が形成されている。導体層６６１は、導体層６６１の長手方向の両端に位置する第１端および第２端を有している。導体層６６２は、導体層６６２の長手方向の両端に位置する第１端および第２端を有している。導体層６６３は、導体層６６３の長手方向の両端に位置する第１端および第２端を有している。導体層６６４は、導体層６６４の長手方向の両端に位置する第１端および第２端を有している。
【0049】
誘電体層６５に形成されたスルーホール５５Ｔ１ａと、図４（ｃ）に示したスルーホール６６Ｔ１ａは、導体層６６１の第１端の近傍部分に接続されている。誘電体層６５に形成されたスルーホール５５Ｔ１ｂと、図４（ｃ）に示したスルーホール６６Ｔ１ｂは、導体層６６１の第２端の近傍部分に接続されている。誘電体層６５に形成されたスルーホール５５Ｔ２ａと、図４（ｃ）に示したスルーホール６６Ｔ２ａは、導体層６６２の第１端の近傍部分に接続されている。誘電体層６５に形成されたスルーホール５５Ｔ２ｂと、図４（ｃ）に示したスルーホール６６Ｔ２ｂは、導体層６６２の第２端の近傍部分に接続されている。
【0050】
誘電体層６５に形成された２つのスルーホール５５Ｔ３ａと、図４（ｃ）に示した２つのスルーホール６６Ｔ３ａは、導体層６６３の第１端の近傍部分に接続されている。誘電体層６５に形成された２つのスルーホール５５Ｔ３ｂと、図４（ｃ）に示した２つのスルーホール６６Ｔ３ｂは、導体層６６３の第２端の近傍部分に接続されている。誘電体層６５に形成された２つのスルーホール５５Ｔ４ａと、図４（ｃ）に示した２つのスルーホール６６Ｔ４ａは、導体層６６４の第１端の近傍部分に接続されている。誘電体層６５に形成された２つのスルーホール５５Ｔ４ｂと、図４（ｃ）に示した２つのスルーホール６６Ｔ４ｂは、導体層６６４の第２端の近傍部分に接続されている。
【0051】
図５は、１７層目の誘電体層６７のパターン形成面を示している。誘電体層６７のパターン形成面には、インダクタ用の導体層６７１，６７２，６７３，６７４が形成されている。導体層６７１は、導体層６７１の長手方向の両端に位置する第１端および第２端を有している。導体層６７２は、導体層６７２の長手方向の両端に位置する第１端および第２端を有している。導体層６７３は、導体層６７３の長手方向の両端に位置する第１端および第２端を有している。導体層６７４は、導体層６７４の長手方向の両端に位置する第１端および第２端を有している。
【0052】
スルーホール６６Ｔ１ａは、導体層６７１の第１端の近傍部分に接続されている。スルーホール６６Ｔ１ｂは、導体層６７１の第２端の近傍部分に接続されている。スルーホール６６Ｔ２ａは、導体層６７２の第１端の近傍部分に接続されている。スルーホール６６Ｔ２ｂは、導体層６７２の第２端の近傍部分に接続されている。
【0053】
２つのスルーホール６６Ｔ３ａは、導体層６７３の第１端の近傍部分に接続されている。２つのスルーホール６６Ｔ３ｂは、導体層６７３の第２端の近傍部分に接続されている。２つのスルーホール６６Ｔ４ａは、導体層６７４の第１端の近傍部分に接続されている。２つのスルーホール６６Ｔ４ｂは、導体層６７４の第２端の近傍部分に接続されている。
【0054】
積層体５０は、１層目の誘電体層５１のパターン形成面が積層体５０の第１の面５０Ａになり、１７層目の誘電体層６７のパターン形成面とは反対の面が積層体５０の第２の面５０Ｂになるように、１層目ないし１７層目の誘電体層５１～６７が積層されて構成される。
【0055】
図３（ａ）ないし図４（ｃ）に示した複数のスルーホールの各々は、１層目ないし１７層目の誘電体層５１～６７を積層したときに、積層方向Ｔにおいて重なる導体層または積層方向Ｔにおいて重なる他のスルーホールに接続されている。また、図３（ａ）ないし図４（ｃ）に示した複数のスルーホールのうち、電極内または導体層内に位置するスルーホールは、その電極またはその導体層に接続されている。
【0056】
図６は、１層目ないし１７層目の誘電体層５１～６７が積層されて構成された積層体５０の内部を示している。図６に示したように、積層体５０の内部では、図３（ａ）ないし図５に示した複数の導体層と複数のスルーホールが積層されている。
【0057】
以下、図１に示した電子部品１の回路の構成要素と、図３（ａ）ないし図５に示した積層体５０の内部の構成要素との対応関係について説明する。始めに、第１のハイパスフィルタ１０について説明する。第１のインダクタＬ１１は、インダクタ用の導体層６６１，６７１と、スルーホール５３Ｔ１ａ，５３Ｔ１ｂ，５４Ｔ１ａ，５４Ｔ１ｂ，５５Ｔ１ａ，５５Ｔ１ｂ，６６Ｔ１ａ，６６Ｔ１ｂとによって構成されている。
【0058】
キャパシタＣ１１は、導体層５２１，５３１と、これらの導体層の間の誘電体層５２とによって構成されている。キャパシタＣ１２は、導体層５３１，５４１と、これらの導体層の間の誘電体層５３とによって構成されている。キャパシタＣ１３は、導体層５２１，５３３と、これらの導体層の間の誘電体層５２とによって構成されている。キャパシタＣ１４は、導体層５２２，５３１と、これらの導体層の間の誘電体層５２とによって構成されている。
【0059】
次に、第２のハイパスフィルタ２０の構成要素について説明する。第２のインダクタＬ２１は、インダクタ用の導体層６６２，６７２と、スルーホール５３Ｔ２ａ，５３Ｔ２ｂ，５４Ｔ２ａ，５４Ｔ２ｂ，５５Ｔ２ａ，５５Ｔ２ｂ，６６Ｔ２ａ，６６Ｔ２ｂとによって構成されている。
【0060】
キャパシタＣ２１は、導体層５２３，５３２と、これらの導体層の間の誘電体層５２とによって構成されている。キャパシタＣ２２は、導体層５３２，５４２と、これらの導体層の間の誘電体層５３とによって構成されている。キャパシタＣ２３は、導体層５２３，５３４と、これらの導体層の間の誘電体層５２とによって構成されている。キャパシタＣ２４は、導体層５２４，５３２と、これらの導体層の間の誘電体層５２とによって構成されている。
【0061】
次に、ローパスフィルタ３０の構成要素について説明する。第３のインダクタＬ３１は、インダクタ用の導体層６６３，６７３と、スルーホール５３Ｔ３ａ，５４Ｔ３ａ，５４Ｔ３ｂ，５５Ｔ３ａ，５５Ｔ３ｂ，６６Ｔ３ａ，６６Ｔ３ｂとによって構成されている。第４のインダクタＬ３２は、インダクタ用の導体層６６４，６７４と、スルーホール５３Ｔ４ａ，５４Ｔ４ａ，５４Ｔ４ｂ，５５Ｔ４ａ，５５Ｔ４ｂ，６６Ｔ４ａ，６６Ｔ４ｂとによって構成されている。
【0062】
キャパシタＣ３１は、導体層５３３，５４３と、これらの導体層の間の誘電体層５３とによって構成されている。キャパシタＣ３２は、導体層５３４，５４４と、これらの導体層の間の誘電体層５３とによって構成されている。
【0063】
キャパシタＣ３３は、導体層５２５，５３３，５３５と、これらの導体層の間の誘電体層５２とによって構成されている。キャパシタＣ３４は、導体層５３５，５４５と、これらの導体層の間の誘電体層５３とによって構成されている。キャパシタＣ３５は、導体層５２６，５３４，５３５と、これらの導体層の間の誘電体層５２とによって構成されている。
【0064】
次に、図１ないし図７を参照して、本実施の形態に係る電子部品１の構造上の特徴について説明する。図７は、積層体５０の内部の一部を示す平面図である。なお、図７は、積層体５０の第２の面５０Ｂ側から見た積層体５０の内部を示している。
【0065】
始めに、第１ないし第４のインダクタＬ１１，Ｌ２１，Ｌ３１，Ｌ３２に関わる特徴について説明する。図７に示したように、第１のハイパスフィルタ１０の第１のインダクタＬ１１は、積層体５０の側面５０Ｄよりも積層体５０の側面５０Ｃにより近い位置に配置されている。また、第１のインダクタＬ１１は、積層体５０の側面５０Ｆよりも積層体５０の側面５０Ｅにより近い位置に配置されている。
【0066】
図７に示したように、第２のハイパスフィルタ２０の第２のインダクタＬ２１は、側面５０Ｃよりも側面５０Ｄにより近い位置に配置されている。また、第２のインダクタＬ２１は、側面５０Ｅよりも側面５０Ｆにより近い位置に配置されている。
【0067】
第１のインダクタＬ１１と第２のインダクタＬ２１は、側面５０Ｃと側面５０Ｅとが交差する位置に存在する第１の角部から側面５０Ｄと側面５０Ｆとが交差する位置に存在する第２の角部に向かう方向に沿って並んでいる。図７に示したように、ローパスフィルタ３０の第３のインダクタＬ３１と第４のインダクタＬ３２は、第１のインダクタＬ１１および第２のインダクタＬ２１が並ぶ方向と交差する方向に並ぶように配置されている。本実施の形態では特に、第３のインダクタＬ３１は、第１のインダクタＬ１１と側面５０Ｆとの間に配置されていると共に、第２のインダクタＬ２１と側面５０Ｃとの間に配置されている。第４のインダクタＬ３２は、第１のインダクタＬ１１と側面５０Ｄとの間に配置されていると共に、第２のインダクタＬ２１と側面５０Ｅとの間に配置されている。
【0068】
第１のインダクタＬ１１、第２のインダクタＬ２１、第３のインダクタＬ３１および第４のインダクタＬ３２は、いずれも、積層方向Ｔに直交する方向に延びる軸を中心に巻回されたインダクタである。ここで、複数のスルーホールが直列に接続されることによって構成された柱状の構造物を、柱状導体と言う。柱状導体は、積層方向Ｔに平行な方向に延在する。第１ないし第４のインダクタＬ１１，Ｌ２１，Ｌ３１，Ｌ３２の各々は、少なくとも１つの導体層と、複数の柱状導体とを含んでいる。
【0069】
また、インダクタＬ１１，Ｌ２１，Ｌ３１，Ｌ３２の各々は、矩形状またはほぼ矩形状の巻線でもある。矩形状またはほぼ矩形状の巻線では、巻回数について、巻線を矩形とみなしたときに、矩形の１辺につき１／４回と数えてもよい。本実施の形態では、インダクタＬ１１，Ｌ２１，Ｌ３１，Ｌ３２の各々の巻回数は、３／４回である。
【0070】
第１のインダクタＬ１１は、導体層６６１と、導体層６６１の第１端の近傍部分に接続された第１の柱状導体Ｔ１ａと、導体層６６１の第２端の近傍部分に接続された第２の柱状導体Ｔ１ｂとを含んでいる。第１の柱状導体Ｔ１ａは、スルーホール５３Ｔ１ａ，５４Ｔ１ａ，５５Ｔ１ａが直列に接続されることによって構成されている。第２の柱状導体Ｔ１ｂは、スルーホール５３Ｔ１ｂ，５４Ｔ１ｂ，５５Ｔ１ｂが直列に接続されることによって構成されている。第１のインダクタＬ１１は、導体層６６１、第１の柱状導体Ｔ１ａおよび第２の柱状導体Ｔ１ｂによって囲まれた第１の開口部が形成されるように、積層方向Ｔに直交する第１の軸を中心に巻回されている。
【0071】
第１のインダクタＬ１１は、更に、導体層６７１と、導体層６６１と導体層６７１とを電気的に接続するスルーホール６６Ｔ１ａ，６６Ｔ１ｂとを含んでいる。なお、図７では、第１のインダクタＬ１１のうち、導体層６７１およびスルーホール６６Ｔ１ａ，６６Ｔ１ｂを省略している。
【0072】
第２のインダクタＬ２１は、導体層６６２と、導体層６６２の第１端の近傍部分に接続された第３の柱状導体Ｔ２ａと、導体層６６２の第２端の近傍部分に接続された第４の柱状導体Ｔ２ｂとを含んでいる。第３の柱状導体Ｔ２ａは、スルーホール５３Ｔ２ａ，５４Ｔ２ａ，５５Ｔ２ａが直列に接続されることによって構成されている。第４の柱状導体Ｔ２ｂは、スルーホール５３Ｔ２ｂ，５４Ｔ２ｂ，５５Ｔ２ｂが直列に接続されることによって構成されている。第２のインダクタＬ２１は、導体層６６２、第３の柱状導体Ｔ２ａおよび第４の柱状導体Ｔ２ｂによって囲まれた第２の開口部が形成されるように、積層方向Ｔに直交する第２の軸を中心に巻回されている。
【0073】
第２のインダクタＬ２１は、更に、導体層６７２と、導体層６６２と導体層６７２とを電気的に接続するスルーホール６６Ｔ２ａ，６６Ｔ２ｂとを含んでいる。なお、図７では、第２のインダクタＬ２１のうち、導体層６７２およびスルーホール６６Ｔ２ａ，６６Ｔ２ｂを省略している。
【0074】
第３のインダクタＬ３１は、導体層６６３と、それぞれ導体層６６３の第１端の近傍部分に接続された２つの柱状導体Ｔ３ａと、それぞれ導体層６６３の第２端の近傍部分に接続された２つの柱状導体Ｔ３ｂとを含んでいる。２つの柱状導体Ｔ３ａは、スルーホール５３Ｔ３ａ，５４Ｔ３ａ，５５Ｔ３ａが直列に接続されることによって構成されている。２つの柱状導体Ｔ３ｂは、スルーホール５４Ｔ３ｂ，５５Ｔ３ｂが直列に接続されることによって構成されている。第３のインダクタＬ３１は、導体層６６３、２つの柱状導体Ｔ３ａおよび２つの柱状導体Ｔ３ｂによって囲まれた第３の開口部が形成されるように、積層方向Ｔに直交する第３の軸を中心に巻回されている。
【0075】
第３のインダクタＬ３１は、更に、導体層６７３と、導体層６６３と導体層６７３とを電気的に接続するスルーホール６６Ｔ３ａ，６６Ｔ３ｂとを含んでいる。なお、図７では、第３のインダクタＬ３１のうち、導体層６７３およびスルーホール６６Ｔ３ａ，６６Ｔ３ｂを省略している。
【0076】
第４のインダクタＬ３２は、導体層６６４と、それぞれ導体層６６４の第１端の近傍部分に接続された２つの柱状導体Ｔ４ａと、それぞれ導体層６６４の第２端の近傍部分に接続された２つの柱状導体Ｔ４ｂとを含んでいる。２つの柱状導体Ｔ４ａは、スルーホール５３Ｔ４ａ，５４Ｔ４ａ，５５Ｔ４ａが直列に接続されることによって構成されている。２つの柱状導体Ｔ４ｂは、スルーホール５４Ｔ４ｂ，５５Ｔ４ｂが直列に接続されることによって構成されている。第４のインダクタＬ３２は、導体層６６４、２つの柱状導体Ｔ４ａおよび２つの柱状導体Ｔ４ｂによって囲まれた第４の開口部が形成されるように、積層方向Ｔに直交する第４の軸を中心に巻回されている。
【0077】
第４のインダクタＬ３２は、更に、導体層６７４と、導体層６６４と導体層６７４とを電気的に接続するスルーホール６６Ｔ４ａ，６６Ｔ４ｂとを含んでいる。なお、図７では、第４のインダクタＬ３２のうち、導体層６７４およびスルーホール６６Ｔ４ａ，６６Ｔ４ｂを省略している。
【0078】
第１のインダクタＬ１１と第２のインダクタＬ２１は、Ｙ方向に平行な方向に見たときに、第１の開口部と第２の開口部とが重ならず且つ第１の軸と第２の軸とが重ならないように配置されている。第３のインダクタＬ３１と第４のインダクタＬ３２は、Ｙ方向に平行な方向から見たときに、第３の開口部と第４の開口部とが重ならず且つ第３の軸と第４の軸とが重ならないように配置されている。
【0079】
また、第１のインダクタＬ１１と第３のインダクタＬ３１は、Ｙ方向に平行な方向に見たときに、第１の開口部と第３の開口部とが重なるように配置されている。第１のインダクタＬ１１と第３のインダクタＬ３１は、Ｙ方向に平行な方向に見たときに、第１の軸と第３の軸とが重なるように配置されていてもよいし、第１の軸と第３の軸とが重ならないように配置されていてもよい。第１の軸と第３の軸は、互いに平行であってもよいし、互いに平行ではなくてもよい。
【0080】
また、第２のインダクタＬ２１と第４のインダクタＬ３２は、Ｙ方向に平行な方向に見たときに、第２の開口部と第４の開口部とが重なるように配置されている。第２のインダクタＬ２１と第４のインダクタＬ３２は、Ｙ方向に平行な方向に見たときに、第２の軸と第４の軸とが重なるように配置されていてもよいし、第２の軸と第４の軸とが重ならないように配置されていてもよい。第２の軸と第４の軸は、互いに平行であってもよいし、互いに平行ではなくてもよい。
【0081】
次に、図７を参照して、第１のインダクタＬ１１の導体層６６１および第２のインダクタＬ２１の導体層６６２に関わる特徴について説明する。導体層６６１，６６２の各々は、積層方向Ｔと交差する平面すなわち誘電体層６６のパターン形成面に沿って延在している。
【0082】
導体層６６１の少なくとも一部は、第１の柱状導体Ｔ１ａと第２の柱状導体Ｔ１ｂとが並ぶ方向（以下、第１の配列方向と言う。）と９０°の奇数倍を除く角度で交差する方向に延在している。すなわち、導体層６６１の少なくとも一部は、第１の配列方向および第１の配列方向に直交する方向には延在せずに、第１の配列方向と交差する方向に延在している。なお、「導体層６６１の少なくとも一部」が「導体層６６１の全体」である場合、導体層６６１は、第１の配列方向と交差する方向に延在する複数の部分を含んでいてもよい。また、「導体層６６１の少なくとも一部」が「導体層６６１の一部」である場合、導体層６６１は、更に、第１の配列方向に延在する部分と、第１の配列方向に直交する方向に延在する部分のうち、少なくとも一方を含んでいてもよい。
【0083】
本実施の形態では特に、導体層６６１は、「導体層６６１の少なくとも一部」として、導体層６６１の第１端を含む第１の部分６６１Ａと、導体層６６１の第２端を含む第２の部分６６１Ｂとを含んでいる。第１の部分６６１Ａは、導体層６６１の第１端から離れるに従って側面５０Ｆに近づくように一方向に延在している。第２の部分６６１Ｂは、導体層６６１の第２端から離れるに従って側面５０Ｆに近づくように一方向に延在している。また、第２の部分６６１Ｂは、第１の部分６６１Ａとは異なる長さを有している。本実施の形態では特に、第２の部分６６１Ｂは、第１の部分６６１Ａよりも長い。
【0084】
導体層６６１は、更に、湾曲するように延在する湾曲部分６６１Ｃを含んでいる。本実施の形態では、第１の部分６６１Ａは湾曲部分６６１Ｃの一端部に接続され、第２の部分６６１Ｂは湾曲部分６６１Ｃの他端部に接続されている。図７では、第１の部分６６１Ａと湾曲部分６６１Ｃとの境界と、第２の部分６６１Ｂと湾曲部分６６１Ｃとの境界を、それぞれ点線で示している。
【0085】
積層方向Ｔから見たときに、導体層６６１は、全体的には、側面５０Ｅから側面５０Ｆに向かう方向に突出するような形状を有している。
【0086】
導体層６６２の少なくとも一部は、第３の柱状導体Ｔ３ａと第４の柱状導体Ｔ４ｂとが並ぶ方向（以下、第２の配列方向と言う。）と９０°の奇数倍を除く角度で交差する方向に延在している。すなわち、導体層６６２の少なくとも一部は、第２の配列方向および第２の配列方向に直交する方向には延在せずに、第２の配列方向と交差する方向に延在している。なお、「導体層６６２の少なくとも一部」が「導体層６６２の全体」である場合、導体層６６２は、第２の配列方向と交差する方向に延在する複数の部分を含んでいてもよい。また、「導体層６６２の少なくとも一部」が「導体層６６２の一部」である場合、導体層６６２は、更に、第２の配列方向に延在する部分と、第２の配列方向に直交する方向に延在する部分のうち、少なくとも一方を含んでいてもよい。
【0087】
本実施の形態では特に、導体層６６２は、「導体層６６２の少なくとも一部」として、導体層６６２の第１端を含む第３の部分６６２Ａと、導体層６６２第２端を含む第４の部分６６２Ｂとを含んでいる。第３の部分６６２Ａは、導体層６６２の第１端から離れるに従って側面５０Ｅに近づくように一方向に延在している。第４の部分６６２Ｂは、導体層６６２の第２端から離れるに従って側面５０Ｅに近づくように一方向に延在している。また、第４の部分６６２Ｂは、第３の部分６６２Ａとは異なる長さを有している。本実施の形態では特に、第４の部分６６２Ｂは、第３の部分６６２Ａよりも長い。
【0088】
導体層６６２は、更に、湾曲するように延在する湾曲部分６６２Ｃを含んでいる。本実施の形態では、第３の部分６６２Ａは湾曲部分６６２Ｃの一端部に接続され、第４の部分６６２Ｂは湾曲部分６６２Ｃの他端部に接続されている。図７では、第３の部分６６２Ａと湾曲部分６６２Ｃとの境界と、第４の部分６６２Ｂと湾曲部分６６２Ｃとの境界を、それぞれ点線で示している。
【0089】
積層方向Ｔから見たときに、導体層６６２は、全体的には、側面５０Ｆから側面５０Ｃに向かう方向に突出するような形状を有している。
【0090】
導体層６６１の第１の部分６６１Ａと導体層６６２の第３の部分６６２Ａの各々は、実質的に直線状に延在する直線部分を含んでいる。第１の部分６６１Ａの直線部分と第３の部分６６２Ａの直線部分は、互いに平行またはほぼ平行であってもよい。
【0091】
導体層６６１の第２の部分６６１Ｂと導体層６６２の第４の部分６６２Ｂの各々は、実質的に直線状に延在する直線部分を含んでいる。第２の部分６６１Ｂの直線部分と第４の部分６６２Ｂの直線部分は、互いに平行またはほぼ平行であってもよい。図７に示した例では、第２の部分６６１Ｂの直線部分と第４の部分６６２Ｂの直線部分は、互いに平行である。
【0092】
本実施の形態では、第２の部分６６１Ｂから第４の部分６６２Ｂまでの距離は、第１の部分６６１Ａから第３の部分６６２Ａまでの距離よりも小さい。また、第２の部分６６１Ｂのうちの第４の部分６６２Ｂにより近い部分と、第４の部分６６２Ｂのうちの第２の部分６６１Ｂにより近い部分との間には、他の導体が存在しない。そのため、第２の部分６６１Ｂの上記の部分と第４の部分６６２Ｂの上記の部分は、互いに対向している。これにより、第１のインダクタＬ１１の一部と第２のインダクタＬ２１の一部も、互いに対向している。
【0093】
積層方向Ｔから見たときに、導体層６６１と導体層６６２は、全体的に、積層体５０の外周部（側面５０Ｅ，５０Ｆ）から互いに近づくような形状を有している。また、導体層６６１と導体層６６２の各々において、Ｙ方向に平行な方向において導体層６６１と導体層６６２との間隔が最小になる位置は、第１端と第２端との間に存在する。
【0094】
導体層６７１の形状は、導体層６６１の形状と同じか導体層６６１に相似する形状である。また、導体層６７１の配置は、積層方向Ｔにおける位置を除いて、導体層６６１の配置と同じかほぼ同じである。また、導体層６７２の形状は、導体層６６２の形状と同じか導体層６６２に相似する形状である。また、導体層６７２の配置は、積層方向Ｔにおける位置を除いて、導体層６６２の配置と同じかほぼ同じである。導体層６６１，６６２についての上記の説明は、導体層６６１，６６２および柱状導体Ｔ１ａ，Ｔ１ｂ，Ｔ２ａ，Ｔ２ｂをそれぞれ導体層６７１，６７２およびスルーホール６６Ｔ１ａ，６６Ｔ１ｂ，６６Ｔ２ａ，６６Ｔ２ｂに置き換えれば、導体層６７１，６７２にも当てはまる。
【0095】
次に、図７を参照して、第１のインダクタＬ１１の第１および第２の柱状導体Ｔ１ａ，Ｔ１ｂおよび第２のインダクタＬ２１の第３および第４の柱状導体Ｔ２ａ，Ｔ２ｂに関わる特徴について説明する。図７に示したように、第１の柱状導体Ｔ１ａと第２の柱状導体Ｔ１ｂは、側面５０Ｅに沿って配置されている。第２の柱状導体Ｔ１ｂは、第１の柱状導体Ｔ１ａよりも、側面５０Ｅからより遠い位置に配置されている。従って、第１の柱状導体Ｔ１ａと第２の柱状導体Ｔ１ｂが並ぶ方向すなわち第１の配列方向は、側面５０Ｅに対して傾いている。また、第１の配列方向は、Ｘ方向とＹ方向の各々に対して傾いている。
【0096】
図７に示したように、第３の柱状導体Ｔ２ａと第４の柱状導体Ｔ２ｂは、側面５０Ｆに沿って配置されている。第４の柱状導体Ｔ２ｂは、第３の柱状導体Ｔ２ａよりも、側面５０Ｆからより遠い位置に配置されている。従って、第３の柱状導体Ｔ２ａと第４の柱状導体Ｔ２ｂが並ぶ方向すなわち第２の配列方向は、側面５０Ｆに対して傾いている。また、第２の配列方向は、Ｘ方向とＹ方向の各々に対して傾いている。
【0097】
第２の柱状導体Ｔ１ｂと第４の柱状導体Ｔ２ｂは、Ｘ方向に平行な方向において第１の柱状導体Ｔ１ａと第３の柱状導体Ｔ２ａとの間に配置されている。Ｙ方向に平行な方向における第２の柱状導体Ｔ１ｂと第４の柱状導体Ｔ２ｂとの間隔は、Ｙ方向に平行な方向における第１の柱状導体Ｔ１ａと第３の柱状導体Ｔ２ａとの間隔よりも小さい。
【0098】
次に、本実施の形態に係る電子部品１の作用および効果について説明する。本実施の形態では、第１のインダクタＬ１１の導体層６６１の少なくとも一部は、第１の配列方向（第１の柱状導体Ｔ１ａと第２の柱状導体Ｔ１ｂとが並ぶ方向）と交差する方向に延在している。本実施の形態では特に、導体層６６１の第１の部分６６１Ａと第２の部分６６１Ｂの各々が、上記の「導体層６６１の少なくとも一部」に対応する。これにより、本実施の形態によれば、導体層６６１が第１の配列方向に延在する場合に比べて、導体層６６１を長くすることができ、その結果、第１のインダクタＬ１１のインダクタンスを大きくすることができる。
【0099】
同様に、本実施の形態では、第２のインダクタＬ２１の導体層６６２の少なくとも一部は、第２の配列方向（第３の柱状導体Ｔ２ａと第４の柱状導体Ｔ２ｂとが並ぶ方向）と交差する方向に延在している。本実施の形態では特に、導体層６６２の第３の部分６６２Ａと第４の部分６６２Ｂの各々が、上記の「導体層６６２の少なくとも一部」に対応する。これにより、本実施の形態によれば、導体層６６１と同様に、導体層６６２を長くすることができ、その結果、第２のインダクタＬ２１のインダクタンスを大きくすることができる。
【0100】
また、本実施の形態によれば、導体層６６１によって、第１のインダクタＬ１１と積層体５０内の他の導体との間の結合を調整することができると共に、導体層６６２によって、第２のインダクタＬ２１と積層体５０内の他の導体との間の結合を調整することができる。本実施の形態は特に、導体層６６１，６６２によって、第１のインダクタＬ１１と第２のインダクタＬ２１との間の結合を調整することができる。以下、この効果について詳しく説明する。
【0101】
本実施の形態では、第１のインダクタＬ１１と第２のインダクタＬ２１は、Ｙ方向に平行な方向に見たときに、第１の開口部と第２の開口部とが重ならず且つ第１の軸と第２の軸とが重ならないように配置されている。これにより、本実施の形態によれば、積層体５０の小型化に伴って第１のインダクタＬ１１と第２のインダクタＬ２１との間の結合が強くなりすぎることを防止することができる。
【0102】
また、本実施の形態では、導体層６６１，６６２を互いに近づくような形状にすることにより、第１のインダクタＬ１１と第２のインダクタＬ２１との間の結合を強くすることができ、その結果、第１のインダクタＬ１１と第２のインダクタＬ２１の配置に起因して第１のインダクタＬ１１と第２のインダクタＬ２１との間の結合が弱くなりすぎることを防止することができる。
【0103】
本実施の形態では特に、導体層６６１の第２の部分６６１Ｂと導体層６６２の第４の部分６６２Ｂの各々は、実質的に直線状に延在する直線部分を含んでいる。ここで、第２の部分６６１Ｂの直線部分と第４の部分６６２Ｂの直線部分の両方と交差する仮想の直線を想定する。本実施の形態では、仮想の直線に平行な一方向から見たときに、導体層６６１の第２の部分６６１Ｂと導体層６６２の第４の部分６６２Ｂは、互いに重なっている。また、第２の部分６６１Ｂの直線部分と第４の部分６６２Ｂの直線部分は、互いに平行またはほぼ平行である。これにより、本実施の形態によれば、第１のインダクタＬ１１と第２のインダクタＬ２１と間の結合を強くすることができる。
【0104】
また、本実施の形態では、第２の柱状導体Ｔ１ｂと第４の柱状導体Ｔ２ｂとの間隔が小さくなるような姿勢で、第１および第２のインダクタＬ１１，Ｌ２１を配置している。具体的には、Ｙ方向に平行な方向における第２の柱状導体Ｔ１ｂと第４の柱状導体Ｔ２ｂとの間隔を、Ｙ方向に平行な方向における第１の柱状導体Ｔ１ａと第３の柱状導体Ｔ２ａとの間隔よりも小さくしている。これによっても、本実施の形態によれば、第１のインダクタＬ１１と第２のインダクタＬ２１と間の結合を強くすることができる。
【0105】
以上のことから、本実施の形態によれば、積層体５０の小型化および第１および第２のインダクタＬ１１，Ｌ２１の配置に起因する問題の発生を抑制しながら、所望の特性を実現することができる。
【0106】
次に、比較例の電子部品１０１と比較しながら、本実施の形態の効果について更に詳しく説明する。始めに、比較例の電子部品１０１の構成について詳しく説明する。比較例の電子部品１０１の回路構成は、図１に示した本実施の形態に係る電子部品１の回路構成と同じである。また、比較例の電子部品１０１の物理的な構成は、以下で説明する点を除いて、電子部品１の物理的な構成と同じである。
【0107】
比較例の電子部品１０１は、電子部品１と同様に、積層体５０を備えている。ただし、比較例の電子部品１０１の積層体５０は、本実施の形態における誘電体層６６，６７の代わりに、誘電体層１６６，１６７を含んでいる。誘電体層１６６は、１６層目の誘電体層であり、誘電体層１６７は、１７層目の誘電体層である。
【0108】
図８（ａ）は、１６層目の誘電体層１６６のパターン形成面を示している。誘電体層６６のパターン形成面には、インダクタ用の導体層１６６１，１６６２，１６６３，１６６４が形成されている。導体層１６６１は、導体層１６６１の長手方向の両端に位置する第１端および第２端を有している。導体層１６６２は、導体層１６６２の長手方向の両端に位置する第１端および第２端を有している。導体層１６６３は、導体層１６６３の長手方向の両端に位置する第１端および第２端を有している。導体層１６６４は、導体層１６６４の長手方向の両端に位置する第１端および第２端を有している。
【0109】
誘電体層６５に形成されたスルーホール５５Ｔ１ａ（図４（ｂ）参照）と、図８（ａ）に示したスルーホール１６６Ｔ１ａは、導体層１６６１の第１端の近傍部分に接続されている。誘電体層６５に形成されたスルーホール５５Ｔ１ｂ（図４（ｂ）参照）と、図８（ａ）に示したスルーホール１６６Ｔ１ｂは、導体層１６６１の第２端の近傍部分に接続されている。誘電体層６５に形成されたスルーホール５５Ｔ２ａ（図４（ｂ）参照）と、図８（ａ）に示したスルーホール１６６Ｔ２ａは、導体層１６６２の第１端の近傍部分に接続されている。誘電体層６５に形成されたスルーホール５５Ｔ２ｂ（図４（ｂ）参照）と、図８（ａ）に示したスルーホール１６６Ｔ２ｂは、導体層１６６２の第２端の近傍部分に接続されている。
【0110】
誘電体層６５に形成された２つのスルーホール５５Ｔ３ａ（図４（ｂ）参照）と、図８（ａ）に示した２つのスルーホール１６６Ｔ３ａは、導体層１６６３の第１端の近傍部分に接続されている。誘電体層６５に形成された２つのスルーホール５５Ｔ３ｂ（図４（ｂ）参照）と、図８（ａ）に示した２つのスルーホール１６６Ｔ３ｂは、導体層１６６３の第２端の近傍部分に接続されている。誘電体層６５に形成された２つのスルーホール５５Ｔ４ａ（図４（ｂ）参照）と、図８（ａ）に示した２つのスルーホール１６６Ｔ４ａは、導体層１６６４の第１端の近傍部分に接続されている。誘電体層６５に形成された２つのスルーホール５５Ｔ４ｂ（図４（ｂ）参照）と、図８（ａ）に示した２つのスルーホール１６６Ｔ４ｂは、導体層１６６４の第２端の近傍部分に接続されている。
【0111】
図８（ｂ）は、１７層目の誘電体層１６７のパターン形成面を示している。誘電体層１６７のパターン形成面には、インダクタ用の導体層１６７１，１６７２，１６７３，１６７４が形成されている。導体層１６７１は、導体層１６７１の長手方向の両端に位置する第１端および第２端を有している。導体層１６７２は、導体層１６７２の長手方向の両端に位置する第１端および第２端を有している。導体層１６７３は、導体層１６７３の長手方向の両端に位置する第１端および第２端を有している。導体層１６７４は、導体層１６７４の長手方向の両端に位置する第１端および第２端を有している。
【0112】
スルーホール１６６Ｔ１ａは、導体層１６７１の第１端の近傍部分に接続されている。スルーホール１６６Ｔ１ｂは、導体層１６７１の第２端の近傍部分に接続されている。スルーホール１６６Ｔ２ａは、導体層１６７２の第１端の近傍部分に接続されている。スルーホール１６６Ｔ２ｂは、導体層１６７２の第２端の近傍部分に接続されている。
【0113】
２つのスルーホール１６６Ｔ３ａは、導体層１６７３の第１端の近傍部分に接続されている。２つのスルーホール１６６Ｔ３ｂは、導体層１６７３の第２端の近傍部分に接続されている。２つのスルーホール１６６Ｔ４ａは、導体層１６７４の第１端の近傍部分に接続されている。２つのスルーホール１６６Ｔ４ｂは、導体層１６７４の第２端の近傍部分に接続されている。
【0114】
図９は、比較例の電子部品１０１の積層体５０の内部を示している。比較例の電子部品１０１における第１ないし第４のインダクタＬ１１，Ｌ２１，Ｌ３１，Ｌ３２の配置は、電子部品１における第１ないし第４のインダクタＬ１１，Ｌ２１，Ｌ３１，Ｌ３２の配置と実質的に同じである。
【0115】
比較例の電子部品１０１では、第１のインダクタＬ１１は、インダクタ用の導体層１６６１，１６７１と、第１の柱状導体Ｔ１ａと、第２の柱状導体Ｔ１ｂと、スルーホール１６６Ｔ１ａ，１６６Ｔ１ｂとによって構成されている。図８（ｂ）に示したように、導体層１６６１は、導体層１６６１の第１端を含みＹ方向に平行な方向に延在する第１の部分と、導体層１６６１の第２端を含みＹ方向に平行な方向に延在する第２の部分と、Ｘ方向に平行な方向に延在し第１の部分と第２の部分とを接続する第３の部分とを含んでいる。導体層１６７１は、導体層１６６１と同じ形状を有している。
【0116】
比較例の電子部品１０１では、第２のインダクタＬ２１は、インダクタ用の導体層１６６２，１６７２と、第３の柱状導体Ｔ２ａと、第４の柱状導体Ｔ２ｂと、スルーホール１６６Ｔ２ａ，１６６Ｔ２ｂとによって構成されている。図８（ｂ）に示したように、導体層１６６２は、導体層１６６２の第１端を含みＹ方向に平行な方向に延在する第４の部分と、導体層１６６２の第２端を含みＹ方向に平行な方向に延在する第５の部分と、Ｘ方向に平行な方向に延在し第４の部分と第５の部分とを接続する第６の部分とを含んでいる。導体層１６７２は、導体層１６６２と同じ形状を有している。
【0117】
比較例の電子部品１０１では、第３のインダクタＬ３１は、インダクタ用の導体層１６６３，１６７３と、２つの柱状導体Ｔ３ａと、２つの柱状導体Ｔ３ｂと、スルーホール１６６Ｔ３ａ，１６６Ｔ３ｂとによって構成されている。導体層１６６３，１６７３の形状は、それぞれ、本実施の形態における導体層６６３，６７３の形状と同じである。
【0118】
比較例の電子部品１０１では、第４のインダクタＬ３２は、インダクタ用の導体層１６６４，１６７４と、２つの柱状導体Ｔ４ａと、２つの柱状導体Ｔ４ｂと、スルーホール１６６Ｔ４ａ，１６６Ｔ４ｂとによって構成されている。導体層１６６４，１６７４の形状は、それぞれ、本実施の形態における導体層６６４，６７４の形状と同じである。
【0119】
次に、シミュレーションによって求めた実施例のモデルと比較例のモデルの通過減衰特性について説明する。実施例のモデルは、本実施の形態に係る電子部品１のモデルである。比較例のモデルは、比較例の電子部品１０１のモデルである。
【0120】
図１０は、実施例のモデルと比較例のモデルの通過減衰特性を示す特性図である。図１１は、図１０の一部を拡大して示す特性図である。図１０および図１１において、横軸は周波数を示し、縦軸は減衰量を示している。また、図１０および図１１において、符号８１を付した曲線は、実施例のモデルの通過減衰特性を示し、符号８２を付した曲線は、比較例のモデルの通過減衰特性を示している。
【0121】
図１０および図１１において、減衰量の絶対値が０に近い値になる周波数領域は、バンドパスフィルタの通過帯域である。実施例のモデルでは、通過帯域よりも低域側の周波数領域において発生する２つの減衰極の間隔（周波数の差）は、比較例のモデルよりも広い。これにより、実施例のモデルでは、通過帯域よりも低く通過帯域に近い周波数領域において、減衰量の絶対値が急峻に変化する特性を実現している。この結果は、実施例のモデルでは、比較例のモデルに比べて、第１のインダクタＬ１１と第２のインダクタＬ２１との間の結合が強くなったことによるものである。この結果から理解されるように、第１および第２のインダクタＬ１１，Ｌ２１の各々に含まれる導体層の形状を調整することによって、特性を調整することが可能である。
【0122】
ところで、図１に示したように、第１のインダクタＬ１１は第１のハイパスフィルタ１０に含まれ、第２のインダクタＬ２１は第２のハイパスフィルタ２０に含まれている。ローパスフィルタ３０は、回路構成上、第１のハイパスフィルタ１０と第２のハイパスフィルタ２０との間に設けられている。シミュレーションの結果から理解されるように、本実施の形態によれば、回路構成上隣接しない第１のハイパスフィルタ１０と第２のハイパスフィルタ２０に含まれている第１のインダクタＬ１１と第２のインダクタＬ２１との間の結合を調整することができる。
【0123】
【0124】
本実施の形態に係る電子部品２０１の回路構成は、第１の実施の形態に係る電子部品１の回路構成と同じである。また、本実施の形態に係る電子部品１０１の物理的な構成は、以下で説明する点を除いて、第１の実施の形態に係る電子部品１の物理的な構成と同じである。
【0125】
本実施の形態に係る電子部品２０１は、第１の実施の形態に係る電子部品１と同様に、積層体５０を備えている。ただし、本実施の形態に係る電子部品１０１の積層体５０は、第１の実施の形態における誘電体層６６，６７の代わりに、本実施の形態における１６層目の誘電体層と、本実施の形態における１７層目の誘電体層とを含んでいる。
【0126】
本実施の形態における１６層目の誘電体層のパターン形成面には、インダクタ用の導体層６６１，６６３，６６４，１６６２が形成されている。導体層６６１，６６３，６６４の形状および配置は、第１の実施の形態における誘電体層６６のパターン形成面に形成された導体層６６１，６６３，６６４の形状および配置と同じである。導体層１６６２の形状および配置は、第１の実施の形態において説明した比較例の電子部品１０１の誘電体層１６６のパターン形成面に形成された導体層１６６２の形状および配置と同じである。
【0127】
導体層６６１，６６３，６６４と柱状導体Ｔ１ａ，Ｔ１ｂ，Ｔ３ａ，Ｔ３ｂ，Ｔ４ａ，Ｔ４ｂとの接続関係は、第１の実施の形態に係る電子部品１と同じである。導体層１６６２と柱状導体Ｔ２ａ，Ｔ２ｂとの接続関係は、比較例の電子部品１０１と同じである。
【0128】
本実施の形態における１７層目の誘電体層のパターン形成面には、インダクタ用の導体層６７１，６７３，６７４，１６７２が形成されている。導体層６７１，６７３，６７４の形状および配置は、第１の実施の形態における誘電体層６７のパターン形成面に形成された導体層６７１，６７３，６７４の形状および配置と同じである。導体層１６７２の形状および配置は、第１の実施の形態において説明した比較例の電子部品１０１の誘電体層１６７のパターン形成面に形成された導体層１６７２の形状および配置と同じである。
【0129】
本実施の形態における１６層目の誘電体層には、導体層６６１，６６３，６６４，６７１，６７３，６７４との接続関係が図４（ｃ）に示したスルーホール６６Ｔ１ａ，６６Ｔ１ｂ，６６Ｔ３ａ，６６Ｔ３ｂ，６６Ｔ４ａ，６６Ｔ４ｂと同じ複数のスルーホールが形成されている。また、本実施の形態における１６層目の誘電体層には、更に、導体層１６６２，１６７２との接続関係が図８（ａ）に示したスルーホール１６６Ｔ２ａ，１６６Ｔ２ｂと同じ２つのスルーホールが形成されている。
【0130】
本実施の形態における第１、第３および第４のインダクタＬ１１，Ｌ３１，Ｌ３２の形状および配置は、第１の実施の形態に係る電子部品１の第１、第３および第４のインダクタＬ１１，Ｌ３１，Ｌ３２の形状および配置と同じである。本実施の形態における第２のインダクタＬ２１の形状および配置は、比較例の電子部品１０１の第２のインダクタＬ２１の形状および配置と同じである。
【0131】
本実施の形態におけるその他の構成、作用および効果は、第２のインダクタＬ２１が関わる作用および効果を除いて、第１の実施の形態と同様である。
【0132】
なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、本発明の積層型電子部品は、分波器等のバンドパスフィルタ以外の電子部品であってもよい。
【0133】
また、電子部品１は、ローパスフィルタ３０の代わりに、第３のインダクタＬ３１に対応するインダクタを含む第１のローパスフィルタと、第４のインダクタＬ３２に対応するインダクタを含む第２のローパスフィルタとを含んでいてもよい。第１のローパスフィルタと第２のローパスフィルタは、直接または間接的に直列に接続されていてもよい。
【0134】
以上説明したように、本発明の第１の観点の積層型電子部品は、
積層された複数の誘電体層を含む積層体と、
複数の誘電体層の積層方向と交差する平面に沿って延在する第１の導体層と、積層方向に平行な方向に延在し且つ第１の導体層の一端部の近傍部分に接続された第１の柱状導体と、積層方向に平行な方向に延在し且つ第１の導体層の他端部の近傍部分に接続された第２の柱状導体とを含む第１のインダクタと、
積層方向と交差する平面に沿って延在する第２の導体層と、積層方向に平行な方向に延在し且つ第２の導体層の一端部の近傍部分に接続された第３の柱状導体と、積層方向に平行な方向に延在し且つ第２の導体層の他端部の近傍部分に接続された第４の柱状導体とを含む第２のインダクタと
を備えている。
積層された複数の誘電体層を含む積層体と、
複数の誘電体層の積層方向と交差する平面に沿って延在する第１の導体層と、積層方向に平行な方向に延在し且つ第１の導体層の一端部の近傍部分に接続された第１の柱状導体と、積層方向に平行な方向に延在し且つ第１の導体層の他端部の近傍部分に接続された第２の柱状導体とを含む第１のインダクタと、
積層方向と交差する平面に沿って延在する第２の導体層と、積層方向に平行な方向に延在し且つ第２の導体層の一端部の近傍部分に接続された第３の柱状導体と、積層方向に平行な方向に延在し且つ第２の導体層の他端部の近傍部分に接続された第４の柱状導体とを含む第２のインダクタと
を備えている。
【0135】
積層体は、積層方向の両端に位置する第１の面および第２の面と、第１の面と第２の面を接続する第１の側面、第２の側面、第３の側面および第４の側面とを有している。第１の側面と第２の側面は、互いに反対側を向いている。第３の側面と第４の側面は、互いに反対側を向いている。第１のインダクタは、第２の側面よりも第１の側面により近い位置に配置されている。第２のインダクタは、第１の側面よりも第２の側面により近い位置に配置されている。第１の導体層の少なくとも一部は、第１の柱状導体と第２の柱状導体とが並ぶ方向と９０°の奇数倍を除く角度で交差する方向に延在している。第２の導体層の少なくとも一部は、第３の柱状導体と第４の柱状導体とが並ぶ方向と９０°の奇数倍を除く角度で交差する方向に延在している。
【0136】
本発明の第１の観点の積層型電子部品において、第１のインダクタは、第４の側面よりも第３の側面により近い位置に配置されていてもよい。第２のインダクタは、第３の側面よりも第４の側面により近い位置に配置されていてもよい。
【0137】
また、本発明の第１の観点の積層型電子部品において、第１の導体層は、第１の導体層の一端部から離れるに従って第２の側面に近づくように延在する第１の部分と、第１の導体層の他端部から離れるに従って第２の側面に近づくように延在する第２の部分とを含んでいてもよい。第２の導体層は、第２の導体層の一端部から離れるに従って第１の側面に近づくように延在する第３の部分と、第２の導体層の他端部から離れるに従って第１の側面に近づくように延在する第４の部分とを含んでいてもよい。
【0138】
また、本発明の第１の観点の積層型電子部品において、第１の導体層と第２の導体層の各々は、直線状に延在する直線部分を含んでいてもよい。第１の導体層の直線部分と第２の導体層の直線部分は、互いに平行であってもよい。
【0139】
また、本発明の第１の観点の積層型電子部品において、第１の導体層は、一方向に延在する第１の部分と、第１の部分とは異なる方向に延在し且つ第１の部分とは異なる長さを有する第２の部分とを含んでいてもよい。第２の導体層は、一方向に延在する第３の部分と、第３の部分とは異なる方向に延在し且つ第３の部分とは異なる長さを有する第４の部分とを含んでいてもよい。第２の部分から第４の部分までの距離は、第１の部分から第３の部分までの距離よりも小さくてもよい。
【0140】
また、本発明の第１の観点の積層型電子部品において、第１の導体層と第２の導体層の各々は、湾曲するように延在する湾曲部分を含んでいてもよい。
【0141】
また、本発明の第１の観点の積層型電子部品において、積層方向と直交し且つ第１の側面と第２の側面とが並ぶ方向を第１の方向とし、積層方向と直交し且つ第３の側面と第４の側面とが並ぶ方向を第２の方向としたときに、第２の柱状導体と第４の柱状導体は、第２の方向において第１の柱状導体と第３の柱状導体との間に配置されていてもよい。第１の方向における第２の柱状導体と第４の柱状導体との間隔は、第１の方向における第１の柱状導体と第３の柱状導体との間隔よりも小さくてもよい。
【0142】
また、本発明の第１の観点の積層型電子部品は、更に、第１のハイパスフィルタと、第２のハイパスフィルタと、回路構成上、第１のハイパスフィルタと第２のハイパスフィルタとの間に設けられたローパスフィルタとを備えていてもよい。第１のハイパスフィルタは、第１のインダクタを含んでいてもよい。第２のハイパスフィルタは、第２のインダクタを含んでいてもよい。ローパスフィルタは、それぞれ平面に沿って延在する導体層と積層方向に平行な方向に延在し且つ導体層に接続された一対の柱状導体とを含む第３のインダクタおよび第４のインダクタを含んでいてもよい。第３のインダクタと第４のインダクタは、第１のインダクタと第２のインダクタが並ぶ方向と交差する方向に並んでいてもよい。
【0143】
本発明の第２の観点の積層型電子部品は、積層された複数の誘電体層を含む積層体と、複数の誘電体層の積層方向と交差する平面に沿って延在する導体層と、積層方向に平行な方向に延在し且つ導体層の一端部の近傍部分に接続された第１の柱状導体と、積層方向に平行な方向に延在し且つ導体層の他端部の近傍部分に接続された第２の柱状導体とを含むインダクタとを備えている。導体層は、それぞれ第１の柱状導体と第２の柱状導体とが並ぶ方向と交差する方向に延在し、互いに異なる方向に延在し、且つ互いに長さが異なる第１の部分および第２の部分を含んでいる。
【0144】
本発明の第２の観点の積層型電子部品において、導体層は、更に、湾曲するように延在し且つ導体層の長手方向において第１の部分と第２の部分との間に配置された湾曲部分を含んでいてもよい。
【0145】
また、本発明の第２の観点の積層型電子部品において、積層体は、積層方向の両端に位置する第１の面および第２の面と、第１の面と第２の面を接続する第１の側面、第２の側面、第３の側面および第４の側面とを有していてもよい。第１の側面と第２の側面は、互いに反対側を向いていてもよい。第３の側面と第４の側面は、互いに反対側を向いていてもよい。インダクタは、第２の側面よりも第１の側面により近い位置に配置されていてもよい。第１の部分は、導体層の一端部を含むと共に、一端部から離れるに従って第２の側面に近づくように延在していてもよい。第２の部分は、導体層の他端部を含むと共に、他端部から離れるに従って第２の側面に近づくように延在していてもよい。
【0146】
また、本発明の第２の観点の積層型電子部品において、第２の柱状導体と第１の側面との間隔は、第１の柱状導体と第１の側面との間隔よりも大きくてもよい。
【符号の説明】
【0147】
１…積層型電子部品、２…第１の信号端子、３…第２の信号端子、１０…第１のハイパスフィルタ、２０…第２のハイパスフィルタ、３０…ローパスフィルタ、５０…積層体、５０Ａ…第１の面、５０Ｂ…第２の面、５０Ｃ～５０Ｆ…側面、１１１～１１３…電極、Ｃ１１～Ｃ１４，Ｃ２１～Ｃ２４，Ｃ３１～Ｃ３５…キャパシタ、Ｌ１１…第１のインダクタ、Ｌ２１…第２のインダクタ、Ｌ３１…第３のインダクタ、Ｌ３２…第４のインダクタ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】