知財求人 - 知財ポータルサイト「IP Force」
▶ 三菱電機株式会社の特許一覧 ▶ 中部電力パワーグリッド株式会社の特許一覧 ▶ 中部電力株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025024987
(43)【公開日】2025-02-21
(54)【発明の名称】制御装置
(51)【国際特許分類】
H02H 3/02 20060101AFI20250214BHJP
【ＦＩ】
H02H3/02 F
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2023129408
(22)【出願日】2023-08-08
(71)【出願人】
【識別番号】000006013
【氏名又は名称】三菱電機株式会社
(71)【出願人】
【識別番号】520320446
【氏名又は名称】中部電力パワーグリッド株式会社
(71)【出願人】
【識別番号】000213297
【氏名又は名称】中部電力株式会社
(74)【代理人】
【識別番号】110001195
【氏名又は名称】弁理士法人深見特許事務所
(72)【発明者】
【氏名】岩丸 明史
(72)【発明者】
【氏名】小島 一浩
【テーマコード（参考）】
5G142
【Ｆターム（参考）】
5G142BB03
5G142BB07
5G142BC02
5G142CC08
5G142EE07
(57)【要約】
【課題】異なるサンプリング同期信号を提供する各ＩＥＤに接続されたＭＵにおいて、各ＩＥＤに対応するサンプリングデータを生成可能な技術を提供する。
【解決手段】制御装置は、サンプリング信号生成器と、アナログディジタル変換器と、メモリとを備える。サンプリング信号のサンプリング周期は、第１同期信号が示す同期タイミングに対して許容される第１許容誤差時間、および、第２同期信号が示す同期タイミングに対して許容される第２許容誤差時間よりも短い。制御装置は、メモリに記憶された各ディジタルデータの中から、第１同期信号が示す同期タイミングに最も近いタイミングでサンプリングされたディジタルデータを抽出する第１抽出部と、各ディジタルデータの中から、第２同期信号が示す同期タイミングに最も近いタイミングでサンプリングされたディジタルデータを抽出する第２抽出部とをさらに備える。
【選択図】図６
【解決手段】制御装置は、サンプリング信号生成器と、アナログディジタル変換器と、メモリとを備える。サンプリング信号のサンプリング周期は、第１同期信号が示す同期タイミングに対して許容される第１許容誤差時間、および、第２同期信号が示す同期タイミングに対して許容される第２許容誤差時間よりも短い。制御装置は、メモリに記憶された各ディジタルデータの中から、第１同期信号が示す同期タイミングに最も近いタイミングでサンプリングされたディジタルデータを抽出する第１抽出部と、各ディジタルデータの中から、第２同期信号が示す同期タイミングに最も近いタイミングでサンプリングされたディジタルデータを抽出する第２抽出部とをさらに備える。
【選択図】図６
【特許請求の範囲】
【請求項1】
サンプリング信号を生成するサンプリング信号生成器と、
前記サンプリング信号に基づいて電力系統の電気量をサンプリングして、アナログディジタル変換を実行するアナログディジタル変換器と、
前記アナログディジタル変換器から出力される前記電気量のディジタルデータを順次記憶するメモリとを備え、
前記サンプリング信号のサンプリング周期は、第１同期信号が示す同期タイミングに対して許容される第１許容誤差時間、および、第２同期信号が示す同期タイミングに対して許容される第２許容誤差時間よりも短く、
前記メモリに記憶された各ディジタルデータの中から、前記第１同期信号が示す同期タイミングに最も近いタイミングでサンプリングされたディジタルデータを抽出する第１抽出部と、
前記メモリに記憶された各ディジタルデータの中から、前記第２同期信号が示す同期タイミングに最も近いタイミングでサンプリングされたディジタルデータを抽出する第２抽出部とをさらに備える、制御装置。
前記サンプリング信号に基づいて電力系統の電気量をサンプリングして、アナログディジタル変換を実行するアナログディジタル変換器と、
前記アナログディジタル変換器から出力される前記電気量のディジタルデータを順次記憶するメモリとを備え、
前記サンプリング信号のサンプリング周期は、第１同期信号が示す同期タイミングに対して許容される第１許容誤差時間、および、第２同期信号が示す同期タイミングに対して許容される第２許容誤差時間よりも短く、
前記メモリに記憶された各ディジタルデータの中から、前記第１同期信号が示す同期タイミングに最も近いタイミングでサンプリングされたディジタルデータを抽出する第１抽出部と、
前記メモリに記憶された各ディジタルデータの中から、前記第２同期信号が示す同期タイミングに最も近いタイミングでサンプリングされたディジタルデータを抽出する第２抽出部とをさらに備える、制御装置。
【請求項2】
前記第１同期信号を第１親局から受信する第１通信部と、
前記第２同期信号を第２親局から受信する第２通信部とをさらに備え、
前記第１通信部は、前記第１抽出部により抽出された第１ディジタルデータを前記第１親局に送信し、
前記第２通信部は、前記第２抽出部により抽出された第２ディジタルデータを前記第２親局に送信する、請求項１に記載の制御装置。
前記第２同期信号を第２親局から受信する第２通信部とをさらに備え、
前記第１通信部は、前記第１抽出部により抽出された第１ディジタルデータを前記第１親局に送信し、
前記第２通信部は、前記第２抽出部により抽出された第２ディジタルデータを前記第２親局に送信する、請求項１に記載の制御装置。
【請求項3】
前記第１親局は、前記第１ディジタルデータを用いて前記電力系統を保護するための第１リレー演算を実行する運用系の装置であり、
前記第２親局は、前記第２ディジタルデータを用いて前記電力系統を保護するための第２リレー演算を実行する待機系の装置である、請求項２に記載の制御装置。
前記第２親局は、前記第２ディジタルデータを用いて前記電力系統を保護するための第２リレー演算を実行する待機系の装置である、請求項２に記載の制御装置。
【請求項4】
前記第１通信部は、前記第１親局と前記制御装置との間の経路、および前記第１親局を含む第１系統における状態を示す第１状態情報をさらに受信し、
前記第１状態情報に基づいて、前記第１系統に異常が発生しているか否かを判定する異常判定部をさらに備え、
前記第１系統に異常が発生している場合、前記第２通信部は、運用系の装置として前記第２ディジタルデータを用いて前記第２リレー演算を実行するように指示するための指示情報を前記第２親局に送信する、請求項３に記載の制御装置。
前記第１状態情報に基づいて、前記第１系統に異常が発生しているか否かを判定する異常判定部をさらに備え、
前記第１系統に異常が発生している場合、前記第２通信部は、運用系の装置として前記第２ディジタルデータを用いて前記第２リレー演算を実行するように指示するための指示情報を前記第２親局に送信する、請求項３に記載の制御装置。
【請求項5】
前記異常判定部は、前記第１抽出部および前記第１通信部を含む、前記第１系統に関連する機能部に異常が発生しているか否かをさらに判定し、
前記第１系統に関連する機能部に異常が発生している場合、前記第２通信部は、前記指示情報を前記第２親局に送信する、請求項４に記載の制御装置。
前記第１系統に関連する機能部に異常が発生している場合、前記第２通信部は、前記指示情報を前記第２親局に送信する、請求項４に記載の制御装置。
【請求項6】
前記第１親局は、前記第１ディジタルデータを用いて前記電力系統に含まれる母線を保護するためのリレー演算を実行し、
前記第２親局は、前記第２ディジタルデータを用いて前記電力系統に含まれる送電線を保護するためのリレー演算を実行する、請求項２に記載の制御装置。
前記第２親局は、前記第２ディジタルデータを用いて前記電力系統に含まれる送電線を保護するためのリレー演算を実行する、請求項２に記載の制御装置。
【請求項7】
第３同期信号を第３親局から受信する第３通信部をさらに備え、
前記メモリに記憶された各ディジタルデータの中から、前記第３同期信号が示す同期タイミングに最も近いタイミングでサンプリングされたディジタルデータを抽出する第３抽出部とをさらに備え、
前記サンプリング周期は、前記第３同期信号が示す同期タイミングに対して許容される第３許容誤差時間よりも短く、
前記第３通信部は、前記第３抽出部により抽出された第３ディジタルデータを前記第３親局に送信し、
前記第３親局は、前記第３ディジタルデータを記録するデータ記録装置である、請求項１～６のいずれか１項に記載の制御装置。
前記メモリに記憶された各ディジタルデータの中から、前記第３同期信号が示す同期タイミングに最も近いタイミングでサンプリングされたディジタルデータを抽出する第３抽出部とをさらに備え、
前記サンプリング周期は、前記第３同期信号が示す同期タイミングに対して許容される第３許容誤差時間よりも短く、
前記第３通信部は、前記第３抽出部により抽出された第３ディジタルデータを前記第３親局に送信し、
前記第３親局は、前記第３ディジタルデータを記録するデータ記録装置である、請求項１～６のいずれか１項に記載の制御装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、制御装置に関する。
【背景技術】
【0002】
近年、保護リレー装置の形態として、プロセスバスに対応した保護制御システムが一般的になりつつある。この保護制御システムでは、従来の保護リレー装置の機能が２つに分割され、それぞれ個別のユニットで構成される。
【0003】
具体的には、統合ユニット（マージングユニット：Merging Unit（ＭＵ））と称される電気量を取得するデータ収集制御装置と、ＩＥＤ（Intelligent Electronic Device）と称される保護制御装置とが設けられる。ＭＵは、電力系統の電気量（すなわち、電流および電圧など）の検出信号を取り込み、取り込んだ信号をＡＤ（Analog to Digital）変換する。ＭＵは、ＡＤ変換によって得られたデータを、プロセスバスを介してＩＥＤに送信する。ＩＥＤは、ＭＵからの受信データに基づいてリレー演算を行なう。ＭＵおよびＩＥＤは、電気所単位でのサンプリング同期が取れるようにＩＥＥＥ１５８８規格等の同期方式を採用している。
【0004】
特許文献１（特開２０００－５９９８０号公報）は、ディジタル保護制御装置を開示している。このディジタル保護制御装置は、電力系統の状態を表す電気信号を保護演算周期よりも短いサンプリング周期でサンプリングしてディジタル変換して記憶させておき、保護演算周期ごとに、保護制御演算の実行に先立って、当該保護演算周期に対応する期間にサンプリングされた複数のサンプリングデータを読み出し、同一の演算周期内にフィルタ処理演算に引き続いて保護制御演算を実行する。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２０００－５９９８０号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
保守および運用の信頼性確保からＩＥＤ（例えば、母線保護用のＩＥＤ）は二重化される場合が多い。冗長化されているＩＥＤは、系統毎にサンプリング同期タイミングが異なるため、プロセスバスを介して接続されるＭＵも二重化されている。
【0007】
例えば、ａ系統用のプロセスバスを介してａ系統用のＩＥＤと接続されたａ系統用のＭＵは、ａ系統用のＩＥＤから提供されるサンプリング同期信号に従ってサンプリングを実行する。ｂ系統用のプロセスバスを介してｂ系統用のＩＥＤと接続されたｂ系統用のＭＵは、ｂ系統用のＩＥＤから提供されるサンプリング同期信号に従ってサンプリングを実行する。したがって、ａ系統およびｂ系統でＭＵを共有化できないことから、ハードウェア構築コストの低減が困難であるという問題がある。
【0008】
特許文献１では、保護演算周期よりも短いサンプリング周期で電気信号をサンプリングしているが、上記課題を解決するための手段を何ら開示ないし示唆するものではない。
【0009】
本開示のある局面における目的は、異なるサンプリング同期信号を提供する各ＩＥＤに接続されたＭＵにおいて、各ＩＥＤに対応するサンプリングデータを生成可能な技術を提供することである。
【課題を解決するための手段】
【0010】
ある実施の形態に従う制御装置は、サンプリング信号を生成するサンプリング信号生成器と、サンプリング信号に基づいて電力系統の電気量をサンプリングして、アナログディジタル変換を実行するアナログディジタル変換器と、アナログディジタル変換器から出力される電気量のディジタルデータを順次記憶するメモリとを備える。サンプリング信号のサンプリング周期は、第１同期信号が示す同期タイミングに対して許容される第１許容誤差時間、および、第２同期信号が示す同期タイミングに対して許容される第２許容誤差時間よりも短い。制御装置は、メモリに記憶された各ディジタルデータの中から、第１同期信号が示す同期タイミングに最も近いタイミングでサンプリングされたディジタルデータを抽出する第１抽出部と、メモリに記憶された各ディジタルデータの中から、第２同期信号が示す同期タイミングに最も近いタイミングでサンプリングされたディジタルデータを抽出する第２抽出部とをさらに備える。
【発明の効果】
【0011】
本開示によると、異なるサンプリング同期信号を提供する各ＩＥＤに接続されたＭＵにおいて、各ＩＥＤに対応するサンプリングデータを生成することができる。
【図面の簡単な説明】
【0012】
【図1】比較例１に従う保護制御システムの全体構成を示す図である。
【図2】比較例１に従うＡＤ変換後のデータの生成方式を説明するための図である。
【図3】実施の形態１に従う保護制御システムの全体構成を示す図である。
【図4】実施の形態１に従うＡＤ変換データの生成方式を説明するための図である。
【図5】実施の形態１に従うＭＵおよびＩＥＤのハードウェア構成の一例を示すブロック図である。
【図6】ＭＵの機能構成の一例を示す図である。
【図7】実施例１を説明するための図である。
【図8】実施例２を説明するための図である。
【図9】実施例３を説明するための図である。
【図10】実施例４の構成を説明するための図である。
【図11】比較例２に従う保護制御システムの全体構成を示す図である。
【図12】比較例２に従う系切替方式を説明するための図である。
【図13】実施の形態２に従う系切替方式を説明するための図である。
【発明を実施するための形態】
【0013】
以下、図面を参照しつつ、本実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。
【0014】
＜比較例１の全体構成＞
本実施の形態に従う保護制御システムの理解を容易にするため、初めに、比較例１に従う保護制御システムの構成について説明する。
本実施の形態に従う保護制御システムの理解を容易にするため、初めに、比較例１に従う保護制御システムの構成について説明する。
【0015】
図１は、比較例１に従う保護制御システム１１００の全体構成を示す図である。図１を参照して、保護制御システム１１００は、ＩＥＤ１０ａ，１０ｂと、プロセスバス１００ａ，１００ｂと、複数のＭＵ２００ａと、複数のＭＵ２００ｂとを含む。例えば、保護制御システム１１００は、３０個のＭＵ２００ａと、３０個のＭＵ２００ｂとを含む。
【0016】
３０個のＭＵ２００ａに対して、便宜上、＃ａ１～＃ａ３０を付与してそれぞれを区別する。３０個のＭＵ２００ｂに対して、便宜上、＃ｂ１～＃ｂ３０を付与してそれぞれを区別する。ＭＵ２００ａはＡＤ変換回路３９０ａを含む。ＡＤ変換回路３９０ａは、サンプリング信号生成器３１０ａと、ＡＤ変換器３２０ａとを含む。ＭＵ２００ｂは、ＡＤ変換回路３９０ｂを含む。ＡＤ変換回路３９０ｂは、サンプリング信号生成器３１０ｂと、ＡＤ変換器３２０ｂとを含む。
【0017】
ＩＥＤ１０ａは、プロセスバス１００ａを介して、ＭＵ♯ａ１～♯ａ３０と通信接続されている。ＩＥＤ１０ｂは、プロセスバス１００ｂを介して、ＭＵ♯ｂ１～♯ｂ３０と通信接続されている。ＩＥＤ１０ａは、ＩＥＥＥ１５８８規格に従うａ系統の同期パケットＫａを送信するａ系統の親局（以下、「同期親局」とも称する。）として機能する。同様に、ＩＥＤ１０ｂは、ＩＥＥＥ１５８８規格に従うｂ系統の同期パケットＫｂを送信するｂ系統の同期親局として機能する。なお、同期パケットは、ＩＥＤではなく高精度時計装置から提供されてもよい。この場合、高精度時計装置が同期親局として機能する。
【0018】
ＭＵ２００ａは、プロセスバス１００ａを介して、ＩＥＤ１０ａから同期パケットＫａを受信する。ＭＵ２００ｂは、プロセスバス１００ｂを介して、ＩＥＤ１０ｂから同期パケットＫｂを受信する。
【0019】
ＭＵ２００ａは、同期パケットＫａに含まれる同期信号に従うサンプリングの同期タイミングＴａを決定する。ＭＵ２００ａのサンプリング信号生成器３１０ａは、同期タイミングＴａに従うサンプリング信号Ｓａを生成する。ＡＤ変換器３２０ａは、サンプリング信号Ｓａに基づいて電力系統の電気量をサンプリングして、ＡＤ変換を実行する。ＡＤ変換後のディジタルデータ（すなわち、サンプリングデータ）であるデータＤａは、内部メモリに順次記憶される。ＭＵ２００ａは、データＤａを含むＳＶ（Sampled Value）パケットをａ系統のＩＥＤ１０ａに送信する。
【0020】
ＭＵ２００ｂは、同期パケットＫｂに含まれる同期信号に従うサンプリングの同期タイミングＴｂを決定する。ＭＵ２００ｂのサンプリング信号生成器３１０ｂは、同期タイミングＴｂに従うサンプリング信号Ｓｂを生成する。ＡＤ変換器３２０ｂは、サンプリング信号Ｓｂに基づいて電力系統の電気量をサンプリングして、ＡＤ変換を実行する。ＡＤ変換後のデータＤｂは、内部メモリに順次記憶される。ＭＵ２００ｂは、データＤｂを含むＳＶパケットをｂ系統のＩＥＤ１０ｂに送信する。
【0021】
続いて、ＭＵ２００ａによるデータＤａの生成方式、およびＭＵ２００ｂによるデータＤｂの生成方式について具体的に説明する。
【0022】
図２は、比較例１に従うＡＤ変換後のデータの生成方式を説明するための図である。ここでは、ａ系統の同期信号の周波数（以下、「同期周波数」とも称する。）Ｆａおよびｂ系統の同期周波数Ｆｂは、ＩＥＣ６１８６９規格に記載されている一例の４８００Ｈｚであるとする。ΔＴａｂは、ａ系統の同期タイミングＴａと、ｂ系統の同期タイミングＴｂとの同期誤差（すなわち、サンプリングタイミング誤差時間）を示している。ΔＴａ（例えば、１０μ秒）は、同期タイミングＴａからＡＤ変換を実施する処理の誤差時間として許容されている時間（以下、「許容誤差時間」とも称する。）を示している。すなわち、同期タイミングＴａに対して±ΔＴａの期間は、ＡＤ変換誤差時間として許容される。同様に、ΔＴｂは、同期タイミングＴｂに対して許容される許容誤差時間を示している。
【0023】
図２に示すように、ＭＵ２００ａのＡＤ変換回路３９０ａは、同期タイミングＴａに従って電気量をサンプリングして得られたデータＤａ＃１～＃５を順次内部メモリに記憶する。ＭＵ２００ｂのＡＤ変換回路３９０ｂは、同期タイミングＴｂに従って電気量をサンプリングして得られたデータＤｂ＃１～＃５を順次内部メモリに記憶する。
【0024】
上記のように、ａ系統の同期タイミングＴａとｂ系統の同期タイミングＴｂとの間には同期誤差ΔＴａｂがあり、許容誤差時間ΔＴａ，ΔＴｂを満たすようにサンプリングが行なわれる必要がある。そのため、比較例１においては、ＭＵ２００ａにおけるａ系統専用のＡＤ変換回路３９０ａは、同期タイミングＴａに従う（具体的には、許容誤差時間ΔＴａを満たす）データＤａを生成する。ＭＵ２００ｂにおけるｂ系統専用のＡＤ変換回路３９０ｂは、同期タイミングＴｂに従う（具体的には、許容誤差時間ΔＴｂを満たす）データＤｂを生成する。
【0025】
しかし、比較例１においては、ａ系統およびｂ系統でＭＵ（具体的には、ＡＤ変換回路）を共有化できないことから、ハードウェア構築コストの低減が困難となっている。
【0026】
実施の形態１．
＜全体構成＞
図３は、実施の形態１に従う保護制御システム１０００の全体構成を示す図である。図３を参照して、保護制御システム１０００は、ＩＥＤ１０ａ，１０ｂと、プロセスバス１００ａ，１００ｂと、複数のＭＵ２０とを含む。例えば、保護制御システム１０００には３０個のＭＵ２０が含まれている。３０個のＭＵ２０に対して、便宜上、＃１～＃３０の番号を付与してそれぞれを区別する。３０個のＭＵ２０は、それぞれＭＵ♯１～♯３０とも称される。各ＭＵ２０は、サンプリング信号生成器３１と、ＡＤ変換器３２とを含む。
＜全体構成＞
図３は、実施の形態１に従う保護制御システム１０００の全体構成を示す図である。図３を参照して、保護制御システム１０００は、ＩＥＤ１０ａ，１０ｂと、プロセスバス１００ａ，１００ｂと、複数のＭＵ２０とを含む。例えば、保護制御システム１０００には３０個のＭＵ２０が含まれている。３０個のＭＵ２０に対して、便宜上、＃１～＃３０の番号を付与してそれぞれを区別する。３０個のＭＵ２０は、それぞれＭＵ♯１～♯３０とも称される。各ＭＵ２０は、サンプリング信号生成器３１と、ＡＤ変換器３２とを含む。
【0027】
ＩＥＤ１０ａは、プロセスバス１００ａを介して、ＭＵ♯１～♯３０と通信接続されている。ＩＥＤ１０ｂは、プロセスバス１００ｂを介して、ＭＵ♯１～♯３０と通信接続されている。ＩＥＤ１０ａは、同期パケットＫａを送信するａ系統の同期親局として機能し、ＩＥＤ１０ｂは、同期パケットＫｂを送信するｂ系統の同期親局として機能する。
【0028】
各ＭＵ２０は、プロセスバス１００ａを介して、ＩＥＤ１０ａから同期パケットＫａを受信し、プロセスバス１００ｂを介して、ＩＥＤ１０ｂから同期パケットＫｂを受信する。ＭＵ２０は、同期パケットＫａに含まれる同期信号に従うサンプリングの同期タイミングＴａを決定し、同期パケットＫｂに含まれる同期信号に従うサンプリングの同期タイミングＴｂを決定する。
【0029】
ＭＵ２０のサンプリング信号生成器３１は、同期タイミングＴａ，Ｔｂに従うサンプリング信号を生成するのではなく、ＭＵ２０内部のタイミングでのサンプリング信号Ｓｘを生成する。サンプリング信号Ｓｘのサンプリング周期Ｔｘは、同期タイミングＴａに対して許容される許容誤差時間ΔＴａよりも短く、かつ、同期タイミングＴｂに対して許容される許容誤差時間ΔＴｂよりも短く設定されている。そのため、ＩＥＤ１０ａ，１０ｂの同期周波数（例えば、４８００Ｈｚ）と比較して、サンプリング信号Ｓｘのサンプリング周波数Ｆｘ（すなわち、Ｆｘ＝１／Ｔｘ）は、非常に高い周波数（例えば、２３０．４ｋＨｚ）となる。
【0030】
ＭＵ２０のＡＤ変換器３２は、サンプリング信号Ｓｘに基づいて電力系統の電気量をサンプリングして、ＡＤ変換を実行する。ＡＤ変換後のディジタルデータであるデータＤｘは、内部メモリに順次記憶される。
【0031】
ＭＵ２０は、内部メモリに記憶された各データＤｘの中から、同期タイミングＴａに最も近いタイミングでサンプリングされたデータＤｘａを抽出する。また、ＭＵ２０は、内部メモリに記憶された各データＤｘの中から、同期タイミングＴｂに最も近いタイミングでサンプリングされたデータＤｘｂを抽出する。そして、ＭＵ２０は、データＤｘａを含むＳＶパケットをａ系統のＩＥＤ１０ａに送信し、データＤｘｂを含むＳＶパケットをｂ系統のＩＥＤ１０ｂに送信する。
【0032】
続いて、本実施の形態に従うＭＵ２０によるデータＤｘａ，Ｄｘｂの生成方式について具体的に説明する。
【0033】
図４は、実施の形態１に従うＡＤ変換データの生成方式を説明するための図である。図４の例では、ａ系統の同期周波数Ｆａおよびｂ系統の同期周波数Ｆｂは、４８００Ｈｚである。ΔＴａｂ、ΔＴａおよびΔＴｂの定義は、図２で説明したものと同一である。Ｔｘは、サンプリング信号Ｓｘのサンプリング周期を示している。
【0034】
図４に示すように、ＭＵ２０のＡＤ変換回路３９は、サンプリング周期Ｔｘごとに電気量をサンプリングして得られたＡＤ変換後のデータＤｘ＃０～＃１５を順次内部メモリに記憶する。上記のように、サンプリング周期Ｔｘは、許容誤差時間ΔＴａよりも短く（すなわち、Ｔｘ＜ΔＴａ）、かつ、許容誤差時間ΔＴｂよりも短く（すなわち、Ｔｘ＜ΔＴｂ）設定されている。したがって、各データＤｘの中には、同期タイミングＴａの許容誤差時間ΔＴａを満たすデータＤｘが存在し、かつ、同期タイミングＴｂの許容誤差時間ΔＴｂを満たすデータＤｘが存在する。
【0035】
具体的には、ＭＵ２０は、ＡＤ変換回路３９の内部メモリに記憶されたデータＤｘ＃０～＃１５の中から、同期タイミングＴａに最も近いタイミングでサンプリングされたデータＤｘ＃３，＃１２の各々をデータＤｘａとして抽出する。ＭＵ２０は、データＤｘ＃０～＃１５の中から、同期タイミングＴｂに最も近いタイミングでサンプリングされた各Ｄｘ＃１，＃９をデータＤｘｂとして抽出する。
【0036】
ＭＵ２０は、各データＤｘａ（例えば、データＤｘ＃３，＃１２）を含むＳＶパケットをＩＥＤ１０ａに送信し、各データＤｘｂ（例えば、データＤｘ＃１，＃９）を含むＳＶパケットをＩＥＤ１０ｂに送信する。
【0037】
このように、実施の形態１に従うＭＵ２０は、各ＩＥＤ１０ａ，１０ｂから提供される同期タイミングに従ってサンプリングデータを生成するのではなく、独自の高速サンプリングによってサンプリングデータ（例えば、データＤｘ）を生成する。そして、ＭＵ２０は、各サンプリングデータの中から、各同期タイミングに合ったサンプリングデータを抽出して、抽出されたサンプリングデータを各ＩＥＤ１０ａ，１０ｂに送信する。
【0038】
これにより、実施の形態１に従うＭＵ２０では、比較例１のように、複数のＩＥＤ１０ａ，１０ｂから提供される複数の同期信号ごとに専用のＡＤ変換回路を設ける必要がなく、１つのＡＤ変換回路において各同期タイミングに従うサンプリングデータを生成することができる。したがって、比較例１に対して、ＭＵ２０（具体的には、ＡＤ変換回路）の数を減らすことができるため、ハードウェア構築コストの低減することができる。特に、ＭＵにおけるＡＤ変換回路のハードウェア部分のコストは、他のハードウェア部分と比較して大きいことから、大幅なコストの削減が可能となる。
【0039】
＜ＭＵおよびＩＥＤのハードウェア構成＞
図５は、実施の形態１に従うＭＵ２０およびＩＥＤ１０のハードウェア構成の一例を示すブロック図である。ＩＥＤ１０は、図３に示すＩＥＤ１０ａまたはＩＥＤ１０ｂに対応する。
図５は、実施の形態１に従うＭＵ２０およびＩＥＤ１０のハードウェア構成の一例を示すブロック図である。ＩＥＤ１０は、図３に示すＩＥＤ１０ａまたはＩＥＤ１０ｂに対応する。
【0040】
（ＭＵ）
図５を参照して、ＭＵ２０は、入力変換用の補助変成器１５１と、ＡＤ変換回路３９と、処理回路１５４と、通信回路１５５と、ディジタル出力回路１５６とを含む。
図５を参照して、ＭＵ２０は、入力変換用の補助変成器１５１と、ＡＤ変換回路３９と、処理回路１５４と、通信回路１５５と、ディジタル出力回路１５６とを含む。
【0041】
ＭＵ２０には、対応する電流変成器から出力された各相の電流信号および対応する電圧変成器から出力された各相の電圧信号を受信するために、複数のチャンネルが設けられている。各チャンネルには、対応する電流変成器からの各相の電流信号および対応する電圧変成器からの各相の電圧信号がそれぞれ入力される。
【0042】
補助変成器１５１は、電流変成器からの電流信号または電圧変成器からの電圧信号を受信し、受信した電圧信号または電流信号をＡＤ変換回路３９および処理回路１５４での信号処理に適した電圧レベルの信号に変換する。補助変成器１５１は絶縁型分圧抵抗器であってもよい。
【0043】
ＡＤ変換回路３９は、補助変成器１５１から出力される電圧を取り込んでディジタルデータに変換する。具体的には、ＡＤ変換回路３９は、主な構成として、アナログフィルタと、ＡＤ変換器と、サンプリング信号生成器と、リングメモリとを含む。これらの具体的な構成および機能については後述する。
【0044】
処理回路１５４は、本実施の形態の場合、ＦＰＧＡ（Field Programmable Gate Array）として構成される。なお、処理回路１５４は、ＣＰＵ（Central Processing Unit）と、ＲＡＭ（Random Access Memory）と、ＲＯＭ（Read Only Memory）とを備えたマイクロコンピュータとして構成されてもよい。この場合、ＣＰＵは、ＲＯＭ等に格納されたプログラムに従って、ＭＵ２０全体を制御することにより所望の機能を実現する。なお、処理回路１５４は、ＡＳＩＣ（Application Specific Integrated Circuit）等の専用の回路として構成されていてもよい。また、処理回路１５４は、ＦＰＧＡまたはＡＳＩＣなどの電子回路とマイクロコンピュータとを組み合わせることによって構成されていてもよい。
【0045】
通信回路１５５は、プロセスバス１００（例えば、図１のプロセスバス１００ａ，１００ｂ）を介してＩＥＤ１０の通信回路１０１との間で、データの送受信を行う。
【0046】
ディジタル出力回路１５６は、外部機器にディジタル信号を出力するためのインターフェイス回路である。例えば、ディジタル出力回路１５６は、処理回路１５４の指令に従って、対応する遮断器にトリップ信号を出力する。
【0047】
（ＩＥＤ）
図５を参照して、ＩＥＤ１０は、通信回路１０１と、処理回路１０３とを含む。
図５を参照して、ＩＥＤ１０は、通信回路１０１と、処理回路１０３とを含む。
【0048】
通信回路１０１は、ＭＵ２０の通信回路１５５との間でプロセスバス１００を介してデータの送受信を行なう。例えば、通信回路１０１は、ＭＵ２０の通信回路１５５から送信されたＳＶパケットを受信する。
【0049】
処理回路１０３は、各ＭＵ２０から受信したＳＶパケットに基づいて保護リレー演算を実行する。処理回路１０３は、保護リレー演算の結果、電力系統に事故が発生していると判定した場合には、事故が発生している電力系統に対応するＭＵ２０に対して、遮断器を開放するための指令信号を出力する。ＭＵ２０の処理回路１５４は、ディジタル出力回路１５６に対してトリップ信号を出力するように指示する。
【0050】
処理回路１０３は、ＣＰＵとＲＡＭとＲＯＭとを備えたマイクロコンピュータとして構成される。この場合、ＣＰＵは、ＲＯＭ等に格納されたプログラムに従って、ＩＥＤ１０全体を制御することにより上記の動作を実現する。なお、処理回路１０３は、ＦＰＧＡとして構成されていてもよいし、ＡＳＩＣ等の専用の回路として構成されていてもよい。また、処理回路１０３は、ＦＰＧＡまたはＡＳＩＣなどの電子回路とマイクロコンピュータとを組み合わせることによって構成されていてもよい。
【0051】
＜ＭＵの機能構成＞
図６は、ＭＵの機能構成の一例を示す図である。図６を参照して、ＭＵ２０は、機能構成として、通信部５０ａ，５０ｂと、データ生成部５２ａ，５２ｂと、ＳＶパケット生成部５４ａ，５４ｂとを含む。典型的には、通信部５０ａ，５０ｂは、図５の通信回路１５５により実現される。データ生成部５２ａ，５２ｂおよびＳＶパケット生成部５４ａ，５４ｂは、図５の処理回路１５４により実現される。ＭＵ２０は、ハードウェア構成としてのＡＤ変換回路３９をさらに含む。
図６は、ＭＵの機能構成の一例を示す図である。図６を参照して、ＭＵ２０は、機能構成として、通信部５０ａ，５０ｂと、データ生成部５２ａ，５２ｂと、ＳＶパケット生成部５４ａ，５４ｂとを含む。典型的には、通信部５０ａ，５０ｂは、図５の通信回路１５５により実現される。データ生成部５２ａ，５２ｂおよびＳＶパケット生成部５４ａ，５４ｂは、図５の処理回路１５４により実現される。ＭＵ２０は、ハードウェア構成としてのＡＤ変換回路３９をさらに含む。
【0052】
データ生成部５２ａは、同期制御部２２ａと、誤差範囲内確認部２４ａと、抽出部２５ａとを含む。データ生成部５２ｂは、同期制御部２２ｂと、誤差範囲内確認部２４ｂと、抽出部２５ｂとを含む。ＳＶパケット生成部５４ａは、タイミング管理部２６ａと、ＳＶ作成部２７ａとを含む。ＳＶパケット生成部５４ｂは、タイミング管理部２６ｂと、ＳＶ作成部２７ｂとを含む。
【0053】
まず、外部から取り込んだ電気量（アナログデータ）が、ＡＤ変換回路３９によりＡＤ変換されるまでの流れについて説明する。
【0054】
ＡＤ変換回路３９は、サンプリング信号生成器３１と、ＡＤ変換器３２と、リングメモリ３３と、アナログフィルタ３４とを含む。
【0055】
上述したように、サンプリング信号生成器３１は、ＭＵ２０内部のタイミングで、高い周波数（例えば、２３０ｋＨｚ）のサンプリング信号Ｓｘを生成する。
【0056】
アナログフィルタ３４は、例えば、電流信号または電圧信号の高周波のノイズ成分を除去するローパスフィルタである。図６には、４つのアナログフィルタ３４が、それぞれ４つのチャンネルの電流信号（例えば、ａ相電流Ｉａ、ｂ相電流Ｉｂ、ｃ相電流Ｉｃ、零相電流Ｉ０）の入力を受ける例が示されている。なお、ＡＤ変換回路３９は、アナログフィルタ３４を設けない構成であってもよい。
【0057】
ＡＤ変換器３２は、サンプリング信号Ｓｘに基づいて、対応するアナログフィルタ３４から出力されたアナログデータ（ここでは、電流信号）をサンプリングして、サンプリングされたアナログデータをディジタルデータに変換する。ＡＤ変換器３２は、サンプルホールド回路およびマルチプレクサを含んでいてもよい。この場合、マルチプレクサはサンプルホールド回路に保持された電気量信号を順次選択し、ＡＤ変換器はマルチプレクサによって選択された信号をＡＤ変換する。
【0058】
リングメモリ３３は、ＡＤ変換器３２から出力される電気量のディジタルデータ（すなわち、ＡＤ変換後のデータ）を順次記憶する。
【0059】
続いて、ＭＵ２０が同期パケットＫａをＩＥＤ１０ａから受信して、ＳＶパケットＰａをＩＥＤ１０ａに送信するまでの流れを説明する。
【0060】
通信部５０ａは、ＩＥＤ１０ａから同期パケットＫａを受信する。通信部５０ａは、同期パケットＫａに含まれる同期信号をデータ生成部５２ａに出力する。
【0061】
データ生成部５２ａの同期制御部２２ａは、通信部５０ａからの同期信号に基づいて同期タイミングＴａを決定する。誤差範囲内確認部２４ａは、同期タイミングＴａがサンプリングの同期周波数Ｆａ（例えば、４８００Ｈｚ）の誤差範囲内に存在することを確認する。
【0062】
抽出部２５ａは、リングメモリ３３に記憶された各ディジタルデータに対して、ダウンサンプリングおよび不要な高調波ノイズ除去等のディジタルフィルタ処理を実行する。さらに、抽出部２５ａは、各ディジタルデータの中から、同期タイミングＴａに最も近いタイミングでサンプリングされたディジタルデータ（すなわち、データＤｘａ）を抽出して、ＳＶパケット生成部５４ａに出力する。ここで抽出されるデータＤｘａは、例えば、図４で説明したデータＤｘ＃３，＃１２に対応する。
【0063】
ＳＶパケット生成部５４ａのタイミング管理部２６ａは、アナログデータをＡＤ変換してから、ＡＤ変換後のディジタルデータを含むＳＶパケットＰａを送信するまでの時間を管理する。ＳＶ作成部２７ａは、抽出されたデータＤｘａをＩＥＣ６１８５０で規定されたＳＶフォーマットに変換して、変換後のデータＤｘａを含むＳＶパケットＰａを作成する。
【0064】
通信部５０ａは、タイミング管理部２６ａによって設定されたタイミングに従って、ＳＶパケットＰａをＩＥＤ１０ａに送信する。当該タイミングの設定に応じて、ある局面では、１つのデータＤｘａを含むＳＶパケットＰａが送信され、他の局面では、複数のデータＤｘａを含むＳＶパケットＰａが送信される。
【0065】
ＭＵ２０が同期パケットＫｂをＩＥＤ１０ｂから受信して、ＳＶパケットＰｂをＩＥＤ１０ｂに送信するまでの流れは、基本的に上記の流れと同様である。
【0066】
具体的には、通信部５０ｂは、ＩＥＤ１０ｂから同期パケットＫｂを受信する。誤差範囲内確認部２４ｂは、同期制御部２２ｂにより決定された同期タイミングＴｂが同期周波数Ｆｂ（例えば、４８００Ｈｚ）の誤差範囲内に存在することを確認する。
【0067】
抽出部２５ｂは、リングメモリ３３に記憶された各ディジタルデータの中から、同期タイミングＴｂに最も近いタイミングでサンプリングされたディジタルデータ（すなわち、データＤｘｂ）を抽出して、ＳＶパケット生成部５４ｂに出力する。ここで抽出されるデータＤｘｂは、例えば、図４で説明したデータＤｘ＃１，＃９に対応する。
【0068】
ＳＶ作成部２７ｂは、抽出されたデータＤｘｂを含むＳＶパケットＰａを作成する。通信部５０ｂは、タイミング管理部２６ｂによって設定されたタイミングに従って、ＳＶパケットＰｂをＩＥＤ１０ｂに送信する。
【0069】
＜実施例＞
（実施例１）
図７は、実施例１を説明するための図である。図７に示す保護制御システム１０００Ａでは、ＩＥＤ１０ａ，１０ｂが母線保護用の保護リレー演算を実行する。保守および運用の信頼性確保からＩＥＤが二重化されている。例えば、ＩＥＤ１０ａは運用系の母線保護リレー装置であり、ＩＥＤ１０ｂは待機系の母線保護リレー装置である。
（実施例１）
図７は、実施例１を説明するための図である。図７に示す保護制御システム１０００Ａでは、ＩＥＤ１０ａ，１０ｂが母線保護用の保護リレー演算を実行する。保守および運用の信頼性確保からＩＥＤが二重化されている。例えば、ＩＥＤ１０ａは運用系の母線保護リレー装置であり、ＩＥＤ１０ｂは待機系の母線保護リレー装置である。
【0070】
冗長化されているＩＥＤは系列毎にサンプリングの同期タイミングが異なる。すなわち、運用系のＩＥＤ１０ａの同期タイミングと、待機系のＩＥＤ１０ｂの同期タイミングとは異なる。
【0071】
ＩＥＤ１０ａは、プロセスバス１００ａを介して、同期パケットＫａを各ＭＵ２０に送信する。ＩＥＤ１０ｂは、プロセスバス１００ｂを介して、同期パケットＫｂを各ＭＵ２０に送信する。ＭＵ２０は、ＡＤ変換回路３９を用いて、同期タイミングＴａに従うデータＤｘａを生成し、同期タイミングＴｂに従うデータＤｘｂを生成する。
【0072】
ＭＵ２０は、データＤｘａを運用系のＩＥＤ１０ａに送信し、データＤｘｂを待機系のＩＥＤ１０ｂに送信する。ＩＥＤ１０ａは、データＤｘａを用いて母線を保護するための保護リレー演算を実行する。ＩＥＤ１０ｂは、データＤｘｂを用いて母線を保護するための保護リレー演算を実行する。
【0073】
このように、ＭＵ２０は、運用系のＩＥＤ１０ａの保護リレー演算で用いられるサンプリングデータ（例えば、データＤｘａ）と、待機系のＩＥＤ１０ｂの保護リレー演算で用いられるサンプリングデータ（例えば、データＤｘｂ）とを生成できる。したがって、実施例１によると、運用系用のＭＵおよび待機系用のＭＵを別々に設ける構成と比較して、ＭＵの台数を半減させることができ、コスト低減が可能となる。
【0074】
（実施例２）
図８は、実施例２を説明するための図である。図８に示す保護制御システム１０００Ｂでは、ＩＥＤ１０ａは母線保護用の保護リレー演算を実行し、ＩＥＤ１０ｂは送電線保護用の保護リレー演算を実行する。
図８は、実施例２を説明するための図である。図８に示す保護制御システム１０００Ｂでは、ＩＥＤ１０ａは母線保護用の保護リレー演算を実行し、ＩＥＤ１０ｂは送電線保護用の保護リレー演算を実行する。
【0075】
母線保護用のＩＥＤ１０ａの同期タイミングと、送電線保護用のＩＥＤ１０ａの同期タイミングとは異なる。なぜなら、これらを同一とすると、一部の装置不良によって、電力系統管内の各装置の系切替が発生し、保護システムの運用が困難となるためである。
【0076】
ＩＥＤ１０ａは、プロセスバス１００ａを介して、同期パケットＫａを各ＭＵ２０に送信する。ＩＥＤ１０ｂは、プロセスバス１００ｂを介して、同期パケットＫｂを各ＭＵ２０に送信する。ＭＵ２０は、ＡＤ変換回路３９を用いて、同期タイミングＴａに従うデータＤｘａを生成し、同期タイミングＴｂに従うデータＤｘｂを生成する。
【0077】
ＭＵ２０は、データＤｘａを母線保護用のＩＥＤ１０ａに送信し、データＤｘｂを送電線保護用のＩＥＤ１０ｂに送信する。ＩＥＤ１０ａは、データＤｘａを用いて母線を保護するための保護リレー演算を実行する。ＩＥＤ１０ｂは、データＤｘｂを用いて送電線を保護するための保護リレー演算を実行する。
【0078】
このように、ＭＵ２０は、母線保護用のＩＥＤ１０ａの保護リレー演算で用いられるサンプリングデータ（例えば、データＤｘａ）と、送電線保護用のＩＥＤ１０ｂの保護リレー演算で用いられるサンプリングデータ（例えば、データＤｘｂ）とを生成できる。したがって、実施例２によると、母線保護用のＩＥＤに対応するＭＵと、送電線保護用のＩＥＤに対応するＭＵを個別に設置する構成と比較して、ＭＵの台数を半減させることができ、コスト低減が可能となる。
【0079】
（実施例３）
実施例３では、母線保護用の保護リレー演算を実行する装置およびオシロ装置が同期親局である構成について説明する。オシロ装置は、電気量データを記録するデータ記録装置である。
実施例３では、母線保護用の保護リレー演算を実行する装置およびオシロ装置が同期親局である構成について説明する。オシロ装置は、電気量データを記録するデータ記録装置である。
【0080】
オシロ装置の同期タイミングと母線保護用（あるいは、送電線保護用）の保護リレー演算装置の同期タイミングは異なる。母線保護用の保護リレー演算装置の同期周波数（すなわち、サンプリング周波数）は、例えば、４８００Ｈｚ（あるいは、４０００Ｈｚ、５７６０Ｈｚ）である。一方、オシロ装置の同期周波数は、上記保護リレー演算装置の同期周波数よりも高周波数であり、例えば、１４４００Ｈｚである。
【0081】
図９は、実施例３を説明するための図である。図９を参照して、Ｆａ，Ｆｃは、それぞれＩＥＤ１０ａの同期周波数、オシロ装置１０ｃの同期周波数である。なお、オシロ装置１０ｃは、同期パケットＫｃをＭＵ２０に送信する同期親局として機能する。ΔＴａｃは、同期タイミングＴａと、同期タイミングＴｃとの同期誤差を示している。ΔＴｃは、同期タイミングＴｃからＡＤ変換を実施する処理の誤差時間として許容されている許容誤差時間を示している。ΔＴａ、ΔＴｘの定義は、図２または図４で説明したものと同一である。
【0082】
図９に示すように、ＭＵ２０のＡＤ変換回路３９は、サンプリング周期Ｔｘごとに電気量をサンプリングして得られたＡＤ変換後のデータＤｘ＃０～＃３４を順次内部メモリに記憶する。サンプリング周期Ｔｘは、許容誤差時間ΔＴａよりも短く（すなわち、Ｔｘ＜ΔＴａ）、かつ、許容誤差時間ΔＴｃよりも短く（すなわち、Ｔｘ＜ΔＴｃ）設定されている。したがって、各データＤｘの中には、同期タイミングＴａの許容誤差時間ΔＴａを満たすデータＤｘが存在し、かつ、同期タイミングＴｃの許容誤差時間ΔＴｃを満たすデータＤｘが存在する。
【0083】
具体的には、ＭＵ２０は、ＡＤ変換回路３９の内部メモリに記憶されたデータＤｘ＃０～＃３４の中から、同期タイミングＴａに最も近いタイミングでサンプリングされたデータＤｘ＃３，＃３３の各々をデータＤｘａとして抽出する。ＭＵ２０は、データＤｘ＃０～＃１５の中から、同期タイミングＴｂに最も近いタイミングでサンプリングされた各Ｄｘ＃１，＃３，＃５，＃７，＃９，・・・，＃２８，＃３０，＃３２をデータＤｘｃとして抽出する。
【0084】
ＭＵ２０は、各データＤｘａ（例えば、データＤｘ＃３，＃３３）を含むＳＶパケットＰａをＩＥＤ１０ａに送信し、各データＤｘｃ（例えば、データＤｘ＃１，＃３，＃５等）を含むＳＶパケットＰｃをオシロ装置１０ｃに送信する。
【0085】
ＭＵ２０が同期パケットＫｃをＩＥＤ１０ｂから受信して、ＳＶパケットＰｃをオシロ装置１０ｃに送信するまでの流れは、基本的に図６で説明した流れと同様である。
【0086】
具体的には、ＭＵ２０は、図６の通信部５０ｂ、データ生成部５２ｂ、およびＳＶパケット生成部５４ｂを、それぞれ通信部５０ｃ、データ生成部５２ｃ、およびＳＶパケット生成部５４ｃに置き換えた構成を有する。あるいは、ＭＵ２０は、図６に示す機能構成に対して、通信部５０ｃ、データ生成部５２ｃ、およびＳＶパケット生成部５４ｃをさらに有していてもよい。なお、通信部５０ｃ、データ生成部５２ｃ、およびＳＶパケット生成部５４ｃの各構成は図示されていない。
【0087】
通信部５０ｃは、オシロ装置１０ｃから同期パケットＫｃを受信する。誤差範囲内確認部２４ｃは、同期制御部２２ｃにより決定された同期タイミングＴｃが同期周波数Ｆｃ（例えば、１４４００Ｈｚ）の誤差範囲内に存在することを確認する。
【0088】
抽出部２５ｃは、リングメモリ３３に記憶された各ディジタルデータの中から、同期タイミングＴｃに最も近いタイミングでサンプリングされたディジタルデータ（すなわち、データＤｘｃ）を抽出して、ＳＶパケット生成部５４ｃに出力する。
【0089】
ＳＶ作成部２７ｃは、抽出されたデータＤｘｃを含むＳＶパケットＰｃを作成する。通信部５０ｃは、タイミング管理部２６ｃによって設定されたタイミングに従って、ＳＶパケットＰｃをオシロ装置１０ｃに送信する。
【0090】
このように、ＭＵ２０は、ＩＥＤ１０ａの保護リレー演算で用いられるデータと、オシロ装置１０ｃにおいて記録されるデータとを生成できる。すなわち、各同期親局の同期周波数が大きく異なる場合であっても、各同期親局に対応するデータを生成できる。したがって、実施例３によると、母線保護用のＩＥＤに対応するＭＵと、データ記録用のオシロ装置に対応するＭＵを個別に設置する構成と比較して、ＭＵの台数を半減させることができ、コスト低減が可能となる。
【0091】
（実施例４）
図１０は、実施例４の構成を説明するための図である。図１０を参照して、保護制御システム１０００Ｄは、ＩＥＤ１０ａ，１０ｂと、オシロ装置１０ｃと、電力系統安定化装置１０ｄと、プロセスバス１００ａ～１００ｄと、各ＭＵ２０とを含む。
図１０は、実施例４の構成を説明するための図である。図１０を参照して、保護制御システム１０００Ｄは、ＩＥＤ１０ａ，１０ｂと、オシロ装置１０ｃと、電力系統安定化装置１０ｄと、プロセスバス１００ａ～１００ｄと、各ＭＵ２０とを含む。
【0092】
ＩＥＤ１０ａは母線保護リレー装置であり、ＩＥＤ１０ｂは送電線保護リレー装置である。電力系統安定化装置１０ｄは、電気所および一般需要家に設置された各再生可能エネルギーの監視制御端末と広域ネットワークを介して接続されている。電力系統安定化装置は、ＷＡＭＰＡＣ（Wide Area Monitoring Protection and Control Solutions）とも称される。
【0093】
ＩＥＤ１０ａは、プロセスバス１００ａを介して、ＭＵ♯１～♯３０と通信接続されている。ＩＥＤ１０ｂは、プロセスバス１００ｂを介して、ＭＵ♯１～♯３０と通信接続されている。オシロ装置１０ｃは、プロセスバス１００ｃを介して、ＭＵ♯１～♯３０と通信接続されている。電力系統安定化装置１０ｄは、プロセスバス１００ｄを介して、ＭＵ♯１～♯３０と通信接続されている。電力系統安定化装置１０ｄは、同期パケットＫｄを送信する同期親局として機能する。
【0094】
ＭＵ２０は、プロセスバス１００ａ～１００ｄを介して、ＩＥＤ１０ａからの同期パケットＫａ、ＩＥＤ１０ｂからの同期パケットＫｂ、オシロ装置１０ｃからの同期パケットＫｃ、電力系統安定化装置１０ｄからの同期パケットＫｄを受信する。
【0095】
ＭＵ２０は、同期パケットＫａ～Ｋｄに基づいて、サンプリングの同期タイミングＴａ～Ｔｄを決定する。なお、サンプリング周期Ｔｘは、同期パケットＫｄに従う同期タイミングＴｄに対して許容される許容誤差時間ΔＴｄよりも短いものとする。ＭＵ２０は、内部メモリに記憶された各データＤｘの中から、同期タイミングＴａ～Ｔｄに従うデータＤｘａ～Ｄｘｄを抽出する。ＭＵ２０は、データＤｘａ，Ｄｘｂ，Ｄｘｃ，Ｄｘｄを、それぞれＩＥＤ１０ａ，ＩＥＤ１０ｂ，オシロ装置１０ｃ，電力系統安定化装置１０ｄに送信する。
【0096】
このように、４つの同期親局が分離されているシステム構成であっても、ＭＵ２０におけるＡＤ変換回路３９は共用化できる。そのため、ＭＵ２０に、各同期親局に対応する通信部、データ生成部、ＳＶパケット生成部を設けることにより、各同期親局に対応するデータ（例えば、データＤｘａ～Ｄｘｄ）を生成できる。
【0097】
したがって、ＷＡＭＰＡＣ等のシステムが将来的に構築される場合であっても、ＭＵのハードウェア構成における改造は不要であり、既存の装置にも影響はない。そのため、電気所の保護制御システム構築後に新たにＷＡＭＰＡＣを構築する場合であっても、ＭＵを増設せずに流用できる。したがって、ＷＡＭＰＡＣ構築コストを低減できる。
【0098】
実施の形態２．
上述した実施例１において、保守および運用の信頼性確保からＩＥＤが二重化されている構成について説明した。本実施の形態に従うと、運用系のＩＥＤに異常が発生した場合に、電力系統の保護の運用を待機系のＩＥＤへ切り替える際の切り替え時間を低減することができる。実施の形態２では、このような運用系から待機系への系切替方式について説明する。
上述した実施例１において、保守および運用の信頼性確保からＩＥＤが二重化されている構成について説明した。本実施の形態に従うと、運用系のＩＥＤに異常が発生した場合に、電力系統の保護の運用を待機系のＩＥＤへ切り替える際の切り替え時間を低減することができる。実施の形態２では、このような運用系から待機系への系切替方式について説明する。
【0099】
実施の形態２に従う系切替方式の理解を容易にするため、初めに、比較例２に従う系切替方式について説明する。
【0100】
図１１は、比較例２に従う保護制御システム１２００の全体構成を示す図である。図１１を参照して、保護制御システム１２００は、ＩＥＤ１０ａ，ＩＥＤ１０ｂと、プロセスバス１００ａ，１００ｂと、各ＭＵ２０５とを含む。ＩＥＤ１０ａは運用系の母線保護リレー装置であり、ＩＥＤ１０ｂは待機系の母線保護リレー装置であるとする。
【0101】
ＩＥＤ１０ａは、プロセスバス１００ａを介して、同期パケットＫａをＭＵ♯ｃ１～♯ｃ３０に送信する。ＩＥＤ１０ｂは、プロセスバス１００ｂを介して、同期パケットＫｂをＭＵ♯ｃ１～♯ｃ３０に送信する。
【0102】
各ＭＵ２０５は、プロセスバス１００ａを介して、ＩＥＤ１０ａからの同期パケットＫａを受信し、プロセスバス１００ｂを介して、ＩＥＤ１０ｂからの同期パケットＫｂを受信する。
【0103】
ここで、ＭＵ２０５のＡＤ変換回路３９５は、切替型のサンプリング信号生成器３１５と、ＡＤ変換器３２５とを含む。運用系のＩＥＤ１０ａが正常に運用されている場合、ＭＵ２０５は、同期パケットＫａに含まれる同期信号に従うサンプリングの同期タイミングＴａを決定する。続いて、ＭＵ２０５のサンプリング信号生成器３１５は、同期タイミングＴａに従うサンプリング信号Ｓａを生成する。ＡＤ変換器３２５は、サンプリング信号Ｓａに基づくＡＤ変換を実行する。ＡＤ変換後のデータＤａは、内部メモリに順次記憶される。ＭＵ２０５は、データＤａを含むＳＶパケットをＩＥＤ１０ａに送信する。
【0104】
一方、運用系のＩＥＤ１０ａに異常が発生して、待機系のＩＥＤ１０ｂを運用系の装置として動作させる場合、ＭＵ２０５は、同期パケットＫｂに含まれる同期信号に従うサンプリングの同期タイミングＴｂを決定する。続いて、サンプリング信号生成器３１５は、同期タイミングＴｂに従うサンプリング信号Ｓｂを生成する。ＡＤ変換器３２５は、サンプリング信号Ｓｂに基づくＡＤ変換を実行する。ＡＤ変換後のデータＤｂは、内部メモリに順次記憶される。ＭＵ２０５は、データＤｂを含むＳＶパケットをＩＥＤ１０ｂに送信する。
【0105】
上記のように、比較例２に従うＭＵ２０５は、同時に生成できるＡＤ変換データ（例えば、データＤａまたはデータＤｂ）は１種類のみである。すなわち、ＭＵ２０５は、同期タイミングＴａ，Ｔｂにそれぞれ対応するサンプリング信号Ｓａ，Ｓｂに基づくデータＤａ，Ｄｂを同時に生成することはできない。
【0106】
図１２は、比較例２に従う系切替方式を説明するための図である。図１２を参照して、初期時点においては、ＭＵ２０５は、ＡＤ変換回路３９５を用いて、同期タイミングＴａに従うサンプリング信号Ｓａに基づいて電気量のＡＤ変換を実行し、データＤａを生成している。図１２の例では、データＤａ＃１が生成されている。このとき、ＭＵ２０５は、ＡＤ変換回路３９５を用いて、同期タイミングＴｂに従うサンプリング信号Ｓｂに基づく電気量のＡＤ変換を実行していない。
【0107】
次に、ＩＥＤ１０ａおよびプロセスバス１００ａを含むａ系統に異常が発生したとする。ａ系統の異常発生時から、待機系のＩＥＤ１０ｂが運用系の装置として動作すると判断するまでには一定の時間（以下、「系切替確認時間Ｔｋｋ」とも称する。）を要する。系切替確認時間Ｔｋｋは、例えば、１０秒程度である。
【0108】
ＭＵ２０５は、ＩＥＤ１０ａからの同期パケットＫａに含まれている状態情報に基づいて、ＩＥＤ１０ａおよびプロセスバス１００ａを含むａ系統の異常の発生を検出する。ＭＵ２０５は、当該異常の発生を、プロセスバス１００ｂを介してＩＥＤ１０ｂに通知する。ＩＥＤ１０ｂは、当該異常の発生を認識して、自身が運用系の装置として動作すると判断する。ＩＥＤ１０ｂは、自身が運用系の装置として動作する旨の動作通知をＭＵ２０５に送信する。例えば、系切替確認時間Ｔｋｋは、ＭＵ２０５が、ａ系統の異常発生を検出してから当該動作通知を受信するまでの時間である。
【0109】
その後、ＭＵ２０５は、参照する同期タイミングを、同期タイミングＴａから同期タイミングＴｂに切り替えて、同期タイミングＴｂに従うサンプリング信号Ｓｂに基づくＡＤ変換を実行し、データＤｂを順次生成する。ＭＵ２０５は、データＤｂをＩＥＤ１０ｂに送信する。ただし、ＩＥＤ１０ｂにおいて保護リレー演算を開始するためには、一定量のデータＤｂが必要となる。この一定量のデータＤｂが蓄積されるまでの時間を時間Ｔｓｐｒと定義する。
【0110】
したがって、ＩＥＤ１０ｂは、ａ系統の異常が発生してから、系切替確認時間Ｔｋｋおよび時間Ｔｓｐｒの合計時間Ｔｌｏｃｋの経過後に、運用系の保護リレー装置として母線保護を開始する。そのため、ａ系統の異常発生から合計時間Ｔｌｏｃｋ経過するまでの時間は、母線の無保護期間となる。
【0111】
次に、実施の形態２に従う系切替方式について説明する。図１３は、実施の形態２に従う系切替方式を説明するための図である。なお、実施の形態２に従う保護制御システムは、図７に示すような保護制御システム１０００Ａが想定される。
【0112】
図１３を参照して、ＭＵ２０は、ＡＤ変換回路３９を用いて、サンプリング信号Ｓｘに基づいて電気量のＡＤ変換を実行し、データＤｘを生成する。図１３の例では、ＩＥＤ１０ａおよびプロセスバス１００ａを含むａ系統の異常発生前において、データＤｘａとしてＤｘ＃１が生成されており、データＤｘｂとしてＤｘ＃－２１～＃－４が生成されている。
【0113】
次に、ａ系統に異常が発生したとする。ＭＵ２０による異常発生の判定方式について説明する。具体的には、ＭＵ２０の通信部５０ａにより受信される同期パケットＫａには、ＩＥＤ１０ａとＭＵ２０との間の経路（すなわち、プロセスバス１００ａ）、および前ＩＥＤ１０ａを含むa系統における状態を示す状態情報が含まれている。ＭＵ２０の異常判定部（図示しない）は、当該状態情報に基づいて、ａ系統に異常が発生しているか否かを判定する。詳細には、異常判定部は、状態情報に異常を示すフラグが含まれている場合に、ａ系統に異常が発生していると判定し、状態情報に正常を示すフラグが含まれている場合に、ａ系統には異常が発生していないと判定する。
【0114】
ここで、実施の形態２に従うＭＵ２０は、ａ系統の異常の有無に関わらず、ｂ系統のデータＤｘｂを生成し続けている。そのため、ａ系統の異常の発生前においても、タイミング管理部２６ｂによって管理されるタイミングで、ＩＥＤ１０ｂにデータＤｘｂを含むＳＶパケットＰｂが送信されている。
【0115】
異常判定部によってａ系統に異常が発生していると判定された場合、ＭＵ２０の通信部５０ｂは、運用系の装置としてデータＤｘｂを用いて保護リレー演算を実行するように指示するための指示情報をＩＥＤ１０ｂに送信する。具体的には、通信部５０ｂは、データＤｘｂと当該指示情報とを含むＳＶパケットＰｂをＩＥＤ１０ｂに送信する。
【0116】
ＩＥＤ１０ｂは、ＳＶパケットＰｂに含まれるデータＤｘｂおよび指示情報を受信する。ここで、上記のように、ａ系統の異常の発生前においても、ＩＥＤ１０ｂにはデータＤｘｂが送信されている。そのため、ＩＥＤ１０ｂは、指示情報を受信した時点から保護リレー演算を開始することができる。
【0117】
したがって、実施の形態２においては、比較例２における系切替確認時間Ｔｋｋおよび時間Ｔｓｃｐが生じないため、ＩＥＤ１０ｂは、ａ系統の異常発生時から即時に保護リレー演算を開始することができる。
【0118】
なお、異常判定部は、図６に示すａ系統に関連する機能部に異常が発生しているか否かを判定してもよい。当該機能部は、通信部５０ａ、データ生成部５２ａ、およびＳＶパケット生成部５４ａを含む。異常判定部は、公知の自己診断機能を有するものとする。ａ系統に関連する機能部に異常が発生している場合、通信部５０ｂは、上記指示情報をＩＥＤ１０ｂに送信する。この場合も、ＩＥＤ１０ｂは、ａ系統の異常発生時から即時に保護リレー演算を開始することができる。これにより、母線の無保護期間をほぼゼロにすることができる。
【0119】
また、例えば、ＩＥＤ１０ｂがａ系統のプロセスバス１００ａと接続されている構成である場合には、ＩＥＤ１０ｂはプロセスバス１００ａの異常を判定する機能を有していてもよい。
【0120】
その他の実施の形態．
上述の実施の形態として例示した構成は、本実施の形態の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本開示の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能である。
上述の実施の形態として例示した構成は、本実施の形態の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本開示の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能である。
【0121】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【0122】
１０ｃ オシロ装置、１０ｄ 電力系統安定化装置、２２ａ～２２ｃ 同期制御部、２４ａ～２４ｃ 誤差範囲内確認部、２５ａ～２５ｃ 抽出部、２６ａ～２６ｃ タイミング管理部、２７ａ～２７ｃ ＳＶ作成部、３１，３１０ａ，３１０ｂ，３１５ サンプリング信号生成器、３２，３２０ａ，３２０ｂ，３２５ ＡＤ変換器、３３ リングメモリ、３４ アナログフィルタ、３９，３９０ａ，３９０ｂ，３９５ ＡＤ変換回路、５０ａ，５０ｂ 通信部、５２ａ，５２ｂ データ生成部、５４ａ，５４ｂ パケット生成部、１００，１００ａ～１００ｄ プロセスバス、１０１，１５５ 通信回路、１０３，１５４ 処理回路、１５１ 補助変成器、１５６ ディジタル出力回路、１０００，１０００Ａ，１０００Ｂ，１０００Ｄ，１１００，１２００ 保護制御システム。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】