ホーム > 特許ランキング > 株式会社ジャパンディスプレイ
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025025406
(43)【公開日】2025-02-21
(54)【発明の名称】表示装置及びその製造方法
(51)【国際特許分類】
H10K 71/20 20230101AFI20250214BHJP
H10K 50/816 20230101ALI20250214BHJP
H10K 59/124 20230101ALI20250214BHJP
H10K 59/122 20230101ALI20250214BHJP
H10K 71/16 20230101ALI20250214BHJP
H10K 50/818 20230101ALI20250214BHJP
H10K 50/17 20230101ALI20250214BHJP
H10K 50/844 20230101ALI20250214BHJP
G09F 9/30 20060101ALI20250214BHJP
G09F 9/00 20060101ALI20250214BHJP
【ＦＩ】
H10K71/20
H10K50/816
H10K59/124
H10K59/122
H10K71/16
H10K50/818
H10K50/17
H10K50/844
G09F9/30 365
G09F9/00 338
G09F9/30 336
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023130141
(22)【出願日】2023-08-09
(71)【出願人】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110001737
【氏名又は名称】弁理士法人スズエ国際特許事務所
(72)【発明者】
【氏名】石田 有親
(72)【発明者】
【氏名】福田 加一
【テーマコード（参考）】
3K107
5C094
5G435
【Ｆターム（参考）】
3K107AA01
3K107BB01
3K107CC23
3K107CC33
3K107CC45
3K107DD23
3K107DD24
3K107DD44X
3K107DD72
3K107DD89
3K107DD90
3K107EE48
3K107EE49
3K107EE50
3K107GG04
3K107GG12
5C094AA31
5C094BA03
5C094BA27
5C094CA19
5C094DA13
5C094EA05
5C094EA06
5C094FA02
5C094FB02
5C094FB12
5C094FB15
5G435AA16
5G435BB05
5G435CC09
5G435HH12
5G435HH14
5G435KK05
5G435KK10
(57)【要約】
【課題】信頼性の低下を抑制する。
【解決手段】一実施形態によれば、表示装置の製造方法は、下電極を形成し、無機絶縁層を形成し、下部層及び上部層を順次形成し、パターニングした第１レジストを形成し、前記第１レジストをマスクとしたエッチングを行い、前記第１レジストから露出した前記上部層及び前記下部層を順次除去し、前記第１レジストを除去した後に、前記下部層及び前記上部層を覆うとともに前記無機絶縁層を露出した第２レジストを形成し、前記第２レジストをマスクとしたエッチングを行い、前記無機絶縁層に、前記下電極に重なる開口を形成し、前記第２レジストを除去した後に、前記下部層のエッチングを行い、前記無機絶縁層の上に位置する下部と、前記下部の上に位置し前記下部の側面から突出した上部と、を有する隔壁を形成し、前記隔壁をマスクとした蒸着を行い、前記開口において、前記下電極の上に、有機層及び上電極を含む積層膜を形成する。
【選択図】図４Ｈ
【解決手段】一実施形態によれば、表示装置の製造方法は、下電極を形成し、無機絶縁層を形成し、下部層及び上部層を順次形成し、パターニングした第１レジストを形成し、前記第１レジストをマスクとしたエッチングを行い、前記第１レジストから露出した前記上部層及び前記下部層を順次除去し、前記第１レジストを除去した後に、前記下部層及び前記上部層を覆うとともに前記無機絶縁層を露出した第２レジストを形成し、前記第２レジストをマスクとしたエッチングを行い、前記無機絶縁層に、前記下電極に重なる開口を形成し、前記第２レジストを除去した後に、前記下部層のエッチングを行い、前記無機絶縁層の上に位置する下部と、前記下部の上に位置し前記下部の側面から突出した上部と、を有する隔壁を形成し、前記隔壁をマスクとした蒸着を行い、前記開口において、前記下電極の上に、有機層及び上電極を含む積層膜を形成する。
【選択図】図４Ｈ
【特許請求の範囲】
【請求項1】
基板の上に下電極を形成し、
前記下電極を覆う無機絶縁層を形成し、
前記無機絶縁層の上に、下部層及び上部層を順次形成し、
前記上部層の上に、パターニングした第１レジストを形成し、
前記第１レジストをマスクとしたエッチングを行い、前記第１レジストから露出した前記上部層及び前記下部層を順次除去し、
前記第１レジストを除去した後に、前記下部層及び前記上部層を覆うとともに前記無機絶縁層を露出した第２レジストを形成し、
前記第２レジストをマスクとしたエッチングを行い、前記無機絶縁層に、前記下電極に重なる開口を形成し、
前記第２レジストを除去した後に、前記下部層のエッチングを行い、前記無機絶縁層の上に位置する下部と、前記下部の上に位置し前記下部の側面から突出した上部と、を有する隔壁を形成し、
前記隔壁をマスクとした蒸着を行い、前記開口において、前記下電極の上に、有機層及び上電極を含む積層膜を形成する、
表示装置の製造方法。
前記下電極を覆う無機絶縁層を形成し、
前記無機絶縁層の上に、下部層及び上部層を順次形成し、
前記上部層の上に、パターニングした第１レジストを形成し、
前記第１レジストをマスクとしたエッチングを行い、前記第１レジストから露出した前記上部層及び前記下部層を順次除去し、
前記第１レジストを除去した後に、前記下部層及び前記上部層を覆うとともに前記無機絶縁層を露出した第２レジストを形成し、
前記第２レジストをマスクとしたエッチングを行い、前記無機絶縁層に、前記下電極に重なる開口を形成し、
前記第２レジストを除去した後に、前記下部層のエッチングを行い、前記無機絶縁層の上に位置する下部と、前記下部の上に位置し前記下部の側面から突出した上部と、を有する隔壁を形成し、
前記隔壁をマスクとした蒸着を行い、前記開口において、前記下電極の上に、有機層及び上電極を含む積層膜を形成する、
表示装置の製造方法。
【請求項2】
基板の上に下電極を形成し、
前記下電極を覆う無機絶縁層を形成し、
前記無機絶縁層の上に、下部層及び上部層を順次形成し、
前記上部層の上に、パターニングした第１レジストを形成し、
前記第１レジストをマスクとしたエッチングを行い、前記第１レジストから露出した前記上部層、前記下部層、及び、前記無機絶縁層を順次除去し、前記無機絶縁層に、前記下電極に重なる開口を形成し、
前記第１レジストを除去した後に、前記下部層のエッチングを行い、前記無機絶縁層の上に位置する下部と、前記下部の上に位置し前記下部の側面から突出した上部と、を有する隔壁を形成し、
前記隔壁をマスクとした蒸着を行い、前記開口において、前記下電極の上に、有機層及び上電極を含む積層膜を形成する、
表示装置の製造方法。
前記下電極を覆う無機絶縁層を形成し、
前記無機絶縁層の上に、下部層及び上部層を順次形成し、
前記上部層の上に、パターニングした第１レジストを形成し、
前記第１レジストをマスクとしたエッチングを行い、前記第１レジストから露出した前記上部層、前記下部層、及び、前記無機絶縁層を順次除去し、前記無機絶縁層に、前記下電極に重なる開口を形成し、
前記第１レジストを除去した後に、前記下部層のエッチングを行い、前記無機絶縁層の上に位置する下部と、前記下部の上に位置し前記下部の側面から突出した上部と、を有する隔壁を形成し、
前記隔壁をマスクとした蒸着を行い、前記開口において、前記下電極の上に、有機層及び上電極を含む積層膜を形成する、
表示装置の製造方法。
【請求項3】
前記下部層を形成する工程は、
前記無機絶縁層の上に第１導電層を形成し、
前記第１導電層の上に第２導電層を形成する工程を含み、
前記下部層のエッチングを行う工程は、
前記第２導電層を前記第１導電層及び前記上部層の各々の端部から後退させることを含む、
請求項１または２に記載の表示装置の製造方法。
前記無機絶縁層の上に第１導電層を形成し、
前記第１導電層の上に第２導電層を形成する工程を含み、
前記下部層のエッチングを行う工程は、
前記第２導電層を前記第１導電層及び前記上部層の各々の端部から後退させることを含む、
請求項１または２に記載の表示装置の製造方法。
【請求項4】
前記第２導電層は、アルミニウム系材料で形成する、
請求項３に記載の表示装置の製造方法。
請求項３に記載の表示装置の製造方法。
【請求項5】
前記第１導電層は、チタン系材料で形成する、
請求項４に記載の表示装置の製造方法。
請求項４に記載の表示装置の製造方法。
【請求項6】
前記上部層を形成する工程は、
前記第２導電層の上に第１薄膜を形成し、
前記第１薄膜の上に第２薄膜を形成する工程を含み、
前記第１薄膜は、チタン系材料で形成する、
請求項５に記載の表示装置の製造方法。
前記第２導電層の上に第１薄膜を形成し、
前記第１薄膜の上に第２薄膜を形成する工程を含み、
前記第１薄膜は、チタン系材料で形成する、
請求項５に記載の表示装置の製造方法。
【請求項7】
前記下部層のエッチングは、ウエットエッチングである、
請求項３に記載の表示装置の製造方法。
請求項３に記載の表示装置の製造方法。
【請求項8】
前記下電極を形成する工程は、
絶縁層の上に密着層を形成し、
前記密着層の上に反射層を形成し、
前記反射層の上に透明層を形成する工程を含む、
請求項１または２に記載の表示装置の製造方法。
絶縁層の上に密着層を形成し、
前記密着層の上に反射層を形成し、
前記反射層の上に透明層を形成する工程を含む、
請求項１または２に記載の表示装置の製造方法。
【請求項9】
前記反射層は、銀で形成する、
請求項８に記載の表示装置の製造方法。
請求項８に記載の表示装置の製造方法。
【請求項10】
さらに、前記開口を形成した後に、前記開口を覆う保護膜を形成し、
前記下部層のエッチングを行った後に、前記保護膜を除去する、
請求項８に記載の表示装置の製造方法。
前記下部層のエッチングを行った後に、前記保護膜を除去する、
請求項８に記載の表示装置の製造方法。
【請求項11】
さらに、前記積層膜を形成した後に、
無機絶縁材料により、前記積層膜及び前記隔壁を覆う封止層を形成する、
請求項１または２に記載の表示装置の製造方法。
無機絶縁材料により、前記積層膜及び前記隔壁を覆う封止層を形成する、
請求項１または２に記載の表示装置の製造方法。
【請求項12】
さらに、前記封止層を形成した後に、
前記封止層の上に、パターニングした第３レジストを形成し、
前記第３レジストをマスクとしたエッチングを行い、前記第３レジストから露出した前記封止層及び前記積層膜を順次除去する、
請求項１１に記載の表示装置の製造方法。
前記封止層の上に、パターニングした第３レジストを形成し、
前記第３レジストをマスクとしたエッチングを行い、前記第３レジストから露出した前記封止層及び前記積層膜を順次除去する、
請求項１１に記載の表示装置の製造方法。
【請求項13】
前記無機絶縁層は、シリコン酸化物、シリコン窒化物、または、シリコン酸窒化物で形成する、
請求項１または２に記載の表示装置の製造方法。
請求項１または２に記載の表示装置の製造方法。
【請求項14】
基板と、
前記基板の上方に配置された下電極と、
前記下電極の周縁部を覆う無機絶縁層と、
前記無機絶縁層の上に配置された下部と、前記下部の上に配置された上部と、を有する隔壁と、
前記下電極の上に配置され、発光層を含む有機層と、
前記有機層の上に配置され、前記下部に接触する上電極と、を備え、
前記下部は、前記無機絶縁層の上面を覆う第１導電層と、前記第１導電層の上に配置された第２導電層と、を有し、
前記第１導電層及び前記上部は、前記第２導電層の側面から突出している、
表示装置。
前記基板の上方に配置された下電極と、
前記下電極の周縁部を覆う無機絶縁層と、
前記無機絶縁層の上に配置された下部と、前記下部の上に配置された上部と、を有する隔壁と、
前記下電極の上に配置され、発光層を含む有機層と、
前記有機層の上に配置され、前記下部に接触する上電極と、を備え、
前記下部は、前記無機絶縁層の上面を覆う第１導電層と、前記第１導電層の上に配置された第２導電層と、を有し、
前記第１導電層及び前記上部は、前記第２導電層の側面から突出している、
表示装置。
【請求項15】
前記有機層は、前記第１導電層から離間した正孔注入層を含む、
請求項１４に記載の表示装置。
請求項１４に記載の表示装置。
【請求項16】
さらに、
前記上電極の上に配置されたキャップ層と、
無機絶縁材料で形成され、前記キャップ層及び前記隔壁を覆う封止層と、を備える、
請求項１４に記載の表示装置。
前記上電極の上に配置されたキャップ層と、
無機絶縁材料で形成され、前記キャップ層及び前記隔壁を覆う封止層と、を備える、
請求項１４に記載の表示装置。
【請求項17】
前記第１導電層は、チタン系材料で形成され、
前記第２導電層は、アルミニウム系材料で形成されている、
請求項１４に記載の表示装置。
前記第２導電層は、アルミニウム系材料で形成されている、
請求項１４に記載の表示装置。
【請求項18】
前記上部は、前記第２導電層の上に配置されチタン系材料で形成された第１薄膜と、前記第１薄膜の上に配置された第２薄膜と、を有している、
請求項１７に記載の表示装置。
請求項１７に記載の表示装置。
【請求項19】
前記下電極は、
銀で形成された反射層と、
前記反射層の上に配置された透明層と、を有している、
請求項１４に記載の表示装置。
銀で形成された反射層と、
前記反射層の上に配置された透明層と、を有している、
請求項１４に記載の表示装置。
【請求項20】
前記無機絶縁層は、シリコン酸化物、シリコン窒化物、または、シリコン酸窒化物で形成されている、
請求項１４に記載の表示装置。
請求項１４に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、表示装置及びその製造方法に関する。
【背景技術】
【0002】
近年、表示素子として有機発光ダイオード（ＯＬＥＤ）を適用した表示装置が実用化されている。この表示素子は、薄膜トランジスタを含む画素回路と、画素回路に接続された下電極と、下電極を覆う有機層と、有機層を覆う上電極と、を備えている。
このような表示素子を製造する過程において、信頼性の低下を抑制する技術が必要とされている。
このような表示素子を製造する過程において、信頼性の低下を抑制する技術が必要とされている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０００－１９５６７７号公報
【特許文献2】特開２００４－２０７２１７号公報
【特許文献3】特開２００８－１３５３２５号公報
【特許文献4】特開２００９－３２６７３号公報
【特許文献5】特開２０１０－１１８１９１号公報
【特許文献6】国際公開第２０１８／１７９３０８号
【特許文献7】米国特許出願公開第２０２２／００７７２５１号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の目的は、信頼性の低下を抑制することが可能な表示装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【0005】
一実施形態によれば、表示装置の製造方法は、
基板の上に下電極を形成し、前記下電極を覆う無機絶縁層を形成し、前記無機絶縁層の上に、下部層及び上部層を順次形成し、前記上部層の上に、パターニングした第１レジストを形成し、前記第１レジストをマスクとしたエッチングを行い、前記第１レジストから露出した前記上部層及び前記下部層を順次除去し、前記第１レジストを除去した後に、前記下部層及び前記上部層を覆うとともに前記無機絶縁層を露出した第２レジストを形成し、前記第２レジストをマスクとしたエッチングを行い、前記無機絶縁層に、前記下電極に重なる開口を形成し、前記第２レジストを除去した後に、前記下部層のエッチングを行い、前記無機絶縁層の上に位置する下部と、前記下部の上に位置し前記下部の側面から突出した上部と、を有する隔壁を形成し、前記隔壁をマスクとした蒸着を行い、前記開口において、前記下電極の上に、有機層及び上電極を含む積層膜を形成する。
基板の上に下電極を形成し、前記下電極を覆う無機絶縁層を形成し、前記無機絶縁層の上に、下部層及び上部層を順次形成し、前記上部層の上に、パターニングした第１レジストを形成し、前記第１レジストをマスクとしたエッチングを行い、前記第１レジストから露出した前記上部層及び前記下部層を順次除去し、前記第１レジストを除去した後に、前記下部層及び前記上部層を覆うとともに前記無機絶縁層を露出した第２レジストを形成し、前記第２レジストをマスクとしたエッチングを行い、前記無機絶縁層に、前記下電極に重なる開口を形成し、前記第２レジストを除去した後に、前記下部層のエッチングを行い、前記無機絶縁層の上に位置する下部と、前記下部の上に位置し前記下部の側面から突出した上部と、を有する隔壁を形成し、前記隔壁をマスクとした蒸着を行い、前記開口において、前記下電極の上に、有機層及び上電極を含む積層膜を形成する。
【0006】
一実施形態によれば、表示装置の製造方法は、
基板の上に下電極を形成し、前記下電極を覆う無機絶縁層を形成し、前記無機絶縁層の上に、下部層及び上部層を順次形成し、前記上部層の上に、パターニングした第１レジストを形成し、前記第１レジストをマスクとしたエッチングを行い、前記第１レジストから露出した前記上部層、前記下部層、及び、前記無機絶縁層を順次除去し、前記無機絶縁層に、前記下電極に重なる開口を形成し、前記第１レジストを除去した後に、前記下部層のエッチングを行い、前記無機絶縁層の上に位置する下部と、前記下部の上に位置し前記下部の側面から突出した上部と、を有する隔壁を形成し、前記隔壁をマスクとした蒸着を行い、前記開口において、前記下電極の上に、有機層及び上電極を含む積層膜を形成する。
基板の上に下電極を形成し、前記下電極を覆う無機絶縁層を形成し、前記無機絶縁層の上に、下部層及び上部層を順次形成し、前記上部層の上に、パターニングした第１レジストを形成し、前記第１レジストをマスクとしたエッチングを行い、前記第１レジストから露出した前記上部層、前記下部層、及び、前記無機絶縁層を順次除去し、前記無機絶縁層に、前記下電極に重なる開口を形成し、前記第１レジストを除去した後に、前記下部層のエッチングを行い、前記無機絶縁層の上に位置する下部と、前記下部の上に位置し前記下部の側面から突出した上部と、を有する隔壁を形成し、前記隔壁をマスクとした蒸着を行い、前記開口において、前記下電極の上に、有機層及び上電極を含む積層膜を形成する。
【0007】
一実施形態によれば、表示装置は、
基板と、前記基板の上方に配置された下電極と、前記下電極の周縁部を覆う無機絶縁層と、前記無機絶縁層の上に配置された下部と、前記下部の上に配置された上部と、を有する隔壁と、前記下電極の上に配置され、発光層を含む有機層と、前記有機層の上に配置され、前記下部に接触する上電極と、を備え、前記下部は、前記無機絶縁層の上面を覆う第１導電層と、前記第１導電層の上に配置された第２導電層と、を有し、前記第１導電層及び前記上部は、前記第２導電層の側面から突出している。
基板と、前記基板の上方に配置された下電極と、前記下電極の周縁部を覆う無機絶縁層と、前記無機絶縁層の上に配置された下部と、前記下部の上に配置された上部と、を有する隔壁と、前記下電極の上に配置され、発光層を含む有機層と、前記有機層の上に配置され、前記下部に接触する上電極と、を備え、前記下部は、前記無機絶縁層の上面を覆う第１導電層と、前記第１導電層の上に配置された第２導電層と、を有し、前記第１導電層及び前記上部は、前記第２導電層の側面から突出している。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
実施形態について図面を参照しながら説明する。
開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
【0010】
なお、図面には、必要に応じて理解を容易にするために、互いに直交するＸ軸、Ｙ軸およびＺ軸を記載する。Ｘ軸に沿った方向を第１方向Ｘと称し、Ｙ軸に沿った方向を第２方向Ｙと称し、Ｚ軸に沿った方向を第３方向Ｚと称する。第３方向Ｚと平行に各種要素を見ることを平面視という。
【0011】
本実施形態に係る表示装置は、表示素子として有機発光ダイオード（ＯＬＥＤ）を備える有機エレクトロルミネッセンス表示装置であり、テレビ、パーソナルコンピュータ、車載機器、タブレット端末、スマートフォン、携帯電話端末等に搭載され得る。
【0012】
図１は、表示装置ＤＳＰの一構成例を示す平面図である。
【0013】
表示装置ＤＳＰは、絶縁性の基板１０の上に、画像を表示する表示領域ＤＡと、表示領域ＤＡよりも外側の周辺領域ＳＡと、を有する表示パネルＰＮＬを備えている。基板１０は、ガラス基板であってもよいし、可撓性を有する樹脂基板であってもよい。
【0014】
本実施形態においては、平面視における基板１０の形状が長方形である。ただし、基板１０の平面視における形状は長方形に限らず、正方形、円形あるいは楕円形などの他の形状であってもよい。
【0015】
表示領域ＤＡは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配列された複数の画素ＰＸを備えている。画素ＰＸは、複数の副画素ＳＰを含む。一例では、画素ＰＸは、第１色の副画素ＳＰ１、第２色の副画素ＳＰ２、及び、第３色の副画素ＳＰ３を含む。第１色、第２色、及び、第３色は、互いに異なる色である。なお、画素ＰＸは、副画素ＳＰ１、ＳＰ２、ＳＰ３とともに、あるいは副画素ＳＰ１、ＳＰ２、ＳＰ３のいずれかに代えて、白色などの他の色の副画素ＳＰを含んでもよい。
【0016】
副画素ＳＰは、画素回路１と、画素回路１によって駆動される表示素子ＤＥと、を備えている。画素回路１は、画素スイッチ２と、駆動トランジスタ３と、キャパシタ４と、を備えている。画素スイッチ２及び駆動トランジスタ３は、例えば薄膜トランジスタにより構成されたスイッチング素子である。
【0017】
画素スイッチ２のゲート電極は、走査線ＧＬに接続されている。画素スイッチ２のソース電極及びドレイン電極の一方は信号線ＳＬに接続され、他方は駆動トランジスタ３のゲート電極及びキャパシタ４に接続されている。駆動トランジスタ３において、ソース電極及びドレイン電極の一方は電源線ＰＬ及びキャパシタ４に接続され、他方は表示素子ＤＥのアノードに接続されている。
【0018】
なお、画素回路１の構成は図示した例に限らない。例えば、画素回路１は、より多くの薄膜トランジスタ及びキャパシタを備えてもよい。
【0019】
表示素子ＤＥは、発光素子としての有機発光ダイオード（ＯＬＥＤ）であり、有機ＥＬ素子と称する場合がある。
【0020】
周辺領域ＳＡは、一方向に並んだ複数の端子ＴＥを有している。図示した例では、複数の端子ＴＥは、第１方向Ｘに沿って並んでいる。端子ＴＥの各々は、いずれも第２方向Ｙに延出しているが、これに限らない。例えば、複数の端子ＴＥのうちの一部が、斜め方向に延出していてもよい。このような複数の端子ＴＥは、例えば、フレキシブルプリント回路基板やＩＣチップと電気的に接続される。
【0021】
図２は、副画素ＳＰ１、ＳＰ２、ＳＰ３のレイアウトの一例を示す図である。
【0022】
図示した例では、副画素ＳＰ２及び副画素ＳＰ３が第２方向Ｙに並んでいる。副画素ＳＰ１及び副画素ＳＰ２が第１方向Ｘに並び、副画素ＳＰ１及び副画素ＳＰ３が第１方向Ｘに並んでいる。
【0023】
副画素ＳＰ１、ＳＰ２、ＳＰ３がこのようなレイアウトである場合、表示領域ＤＡには、副画素ＳＰ２及び副画素ＳＰ３が第２方向Ｙに交互に配置された列と、複数の副画素ＳＰ１が第２方向Ｙに配置された列とが形成される。これらの列は、第１方向Ｘに交互に並んでいる。
【0024】
なお、副画素ＳＰ１、ＳＰ２、ＳＰ３のレイアウトは図２の例に限られない。他の一例として、各画素ＰＸにおける副画素ＳＰ１、ＳＰ２、ＳＰ３が第１方向Ｘに順に並んでいてもよい。
【0025】
表示領域ＤＡには、絶縁層５及び隔壁６が配置されている。絶縁層５は、副画素ＳＰ１、ＳＰ２、ＳＰ３においてそれぞれ開口ＡＰ１、ＡＰ２、ＡＰ３を有している。これらの開口ＡＰ１、ＡＰ２、ＡＰ３を有する絶縁層５は、リブと称する場合がある。
【0026】
隔壁６は、平面視において絶縁層５と重なっている。隔壁６は、開口ＡＰ１、ＡＰ２、ＡＰ３を囲む格子状に形成されている。隔壁６は、絶縁層５と同様に副画素ＳＰ１、ＳＰ２、ＳＰ３において開口を有するということもできる。隔壁６は、導電性を有し、図１に示した複数の端子ＴＥのうち、コモン電位の端子ＴＥと電気的に接続されている。
【0027】
副画素ＳＰ１、ＳＰ２、ＳＰ３は、表示素子ＤＥとして、それぞれ表示素子ＤＥ１、ＤＥ２、ＤＥ３を備えている。
【0028】
副画素ＳＰ１の表示素子ＤＥ１は、開口ＡＰ１とそれぞれ重なる下電極ＬＥ１、上電極ＵＥ１、及び、有機層ＯＲ１を備えている。下電極ＬＥ１、有機層ＯＲ１、及び、上電極ＵＥ１は、平面視において隔壁６で囲まれている。下電極ＬＥ１、有機層ＯＲ１、及び、上電極ＵＥ１のそれぞれの周縁部は、平面視において絶縁層５に重なっている。
【0029】
副画素ＳＰ２の表示素子ＤＥ２は、開口ＡＰ２とそれぞれ重なる下電極ＬＥ２、上電極ＵＥ２、及び、有機層ＯＲ２を備えている。下電極ＬＥ２、有機層ＯＲ２、及び、上電極ＵＥ２は、平面視において隔壁６で囲まれている。下電極ＬＥ２、有機層ＯＲ２、及び、上電極ＵＥ２のそれぞれの周縁部は、平面視において絶縁層５に重なっている。
【0030】
副画素ＳＰ３の表示素子ＤＥ３は、開口ＡＰ３とそれぞれ重なる下電極ＬＥ３、上電極ＵＥ３、及び、有機層ＯＲ３を備えている。下電極ＬＥ３、有機層ＯＲ３、及び、上電極ＵＥ３は、平面視において隔壁６で囲まれている。下電極ＬＥ３、有機層ＯＲ３、及び、上電極ＵＥ３のそれぞれの周縁部は、平面視において絶縁層５に重なっている。
【0031】
図示した例では、下電極ＬＥ１、ＬＥ２、ＬＥ３の外形は破線で示し、有機層ＯＲ１、ＯＲ２、ＯＲ３、及び、上電極ＵＥ１、ＵＥ２、ＵＥ３の外形は一点鎖線で示している。なお、図示した下電極、有機層、上電極のそれぞれの外形は、正確な形状を反映したものとは限らない。
【0032】
下電極ＬＥ１、ＬＥ２、ＬＥ３は、例えば、表示素子のアノードに相当する。上電極ＵＥ１、ＵＥ２、ＵＥ３は、表示素子のカソード、あるいは、共通電極に相当し、隔壁６に接触している。
【0033】
図示した例では、開口ＡＰ１の面積、開口ＡＰ２の面積、及び、開口ＡＰ３の面積は、互いに異なる。開口ＡＰ１の面積が開口ＡＰ２の面積よりも大きく、開口ＡＰ２の面積が開口ＡＰ３の面積よりも大きい。換言すると、開口ＡＰ１から露出した下電極ＬＥ１の面積は開口ＡＰ２から露出した下電極ＬＥ２の面積よりも大きく、開口ＡＰ２から露出した下電極ＬＥ２の面積は開口ＡＰ３から露出した下電極ＬＥ３の面積よりも大きい。
【0034】
【0035】
回路層１１は、基板１０の上に配置されている。回路層１１は、図１に示した画素回路１などの各種回路と、走査線ＧＬ、信号線ＳＬ、電源線ＰＬなどの各種配線と、を含む。回路層１１は、絶縁層１２により覆われている。絶縁層１２は、回路層１１により生じる凹凸を平坦化する有機絶縁層である。
【0036】
下電極ＬＥ１、ＬＥ２、ＬＥ３は、絶縁層１２の上に配置され、互いに離間している。絶縁層５は、無機絶縁層であり、絶縁層１２及び下電極ＬＥ１、ＬＥ２、ＬＥ３の上に配置されている。絶縁層５の開口ＡＰ１は下電極ＬＥ１に重なり、開口ＡＰ２は下電極ＬＥ２に重なり、開口ＡＰ３は下電極ＬＥ３に重なっている。下電極ＬＥ１、ＬＥ２、ＬＥ３の周縁部は、絶縁層５で覆われている。下電極ＬＥ１、ＬＥ２、ＬＥ３は、絶縁層１２に設けられたコンタクトホールを通じて副画素ＳＰ１、ＳＰ２、ＳＰ３のそれぞれの画素回路１に接続されている。なお、絶縁層１２のコンタクトホールは、図３では省略している。
【0037】
隔壁６は、絶縁層５の上に配置された導電性を有する下部６１と、下部６１の上に配置された上部６２と、を含む。上部６２は、下部６１よりも大きい幅を有している。上部６２の両端部は、下部６１の側面よりも突出している。このような隔壁６の形状は、オーバーハング状と呼ばれる。
【0038】
図示した例では、下部６１は、絶縁層５の上に配置された第１導電層６３と、第１導電層６３の上に配置された第２導電層６４と、を有している。例えば、第１導電層６３は、第２導電層６４よりも薄く形成されている。また、図示した例では、第１導電層６３の両端部が第２導電層６４の側面から突出している。
上部６２は、第２導電層６４の上に配置された第１薄膜６５と、第１薄膜６５の上に配置された第２薄膜６６と、を有している。第１薄膜６５及び第２薄膜６６の両端部は、第２導電層６４の側面から突出している。
上部６２は、第２導電層６４の上に配置された第１薄膜６５と、第１薄膜６５の上に配置された第２薄膜６６と、を有している。第１薄膜６５及び第２薄膜６６の両端部は、第２導電層６４の側面から突出している。
【0039】
有機層ＯＲ１は、開口ＡＰ１を通じて下電極ＬＥ１に接触し、開口ＡＰ１から露出した下電極ＬＥ１を覆うとともに、その周縁部が絶縁層５の上に位置している。上電極ＵＥ１は、有機層ＯＲ１を覆い、下部６１に接触している。
【0040】
有機層ＯＲ２は、開口ＡＰ２を通じて下電極ＬＥ２に接触し、開口ＡＰ２から露出した下電極ＬＥ２を覆うとともに、その周縁部が絶縁層５の上に位置している。上電極ＵＥ２は、有機層ＯＲ２を覆い、下部６１に接触している。
【0041】
有機層ＯＲ３は、開口ＡＰ３を通じて下電極ＬＥ３に接触し、開口ＡＰ３から露出した下電極ＬＥ３を覆うとともに、その周縁部が絶縁層５の上に位置している。上電極ＵＥ３は、有機層ＯＲ３を覆い、下部６１に接触している。
【0042】
図示した例では、副画素ＳＰ１はキャップ層ＣＰ１及び封止層ＳＥ１を有し、副画素ＳＰ２はキャップ層ＣＰ２及び封止層ＳＥ２を有し、副画素ＳＰ３はキャップ層ＣＰ３及び封止層ＳＥ３を有している。キャップ層ＣＰ１、ＣＰ２、ＣＰ３は、それぞれ有機層ＯＲ１、ＯＲ２、ＯＲ３から放たれた光の取り出し効率を向上させる光学調整層としての役割を有している。なお、キャップ層ＣＰ１、ＣＰ２、ＣＰ３は、省略されてもよい。
【0043】
キャップ層ＣＰ１は、上電極ＵＥ１の上に配置されている。
キャップ層ＣＰ２は、上電極ＵＥ２の上に配置されている。
キャップ層ＣＰ３は、上電極ＵＥ３の上に配置されている。
キャップ層ＣＰ２は、上電極ＵＥ２の上に配置されている。
キャップ層ＣＰ３は、上電極ＵＥ３の上に配置されている。
【0044】
封止層ＳＥ１は、キャップ層ＣＰ１の上に配置され、隔壁６に接触し、副画素ＳＰ１の各部材を連続的に覆っている。
封止層ＳＥ２は、キャップ層ＣＰ２の上に配置され、隔壁６に接触し、副画素ＳＰ２の各部材を連続的に覆っている。
封止層ＳＥ３は、キャップ層ＣＰ３の上に配置され、隔壁６に接触し、副画素ＳＰ３の各部材を連続的に覆っている。
封止層ＳＥ２は、キャップ層ＣＰ２の上に配置され、隔壁６に接触し、副画素ＳＰ２の各部材を連続的に覆っている。
封止層ＳＥ３は、キャップ層ＣＰ３の上に配置され、隔壁６に接触し、副画素ＳＰ３の各部材を連続的に覆っている。
【0045】
図示した例では、有機層ＯＲ１、上電極ＵＥ１、及び、キャップ層ＣＰ１のそれぞれの一部は、副画素ＳＰ１の周囲の隔壁６の上に位置している。これらの部分は、有機層ＯＲ１、上電極ＵＥ１、及び、キャップ層ＣＰ１のうち開口ＡＰ１に位置する部分（表示素子ＤＥ１を構成する部分）から離間している。
同様に、有機層ＯＲ２、上電極ＵＥ２、及び、キャップ層ＣＰ２のそれぞれの一部は、副画素ＳＰ２の周囲の隔壁６の上に位置し、これらの部分は、有機層ＯＲ２、上電極ＵＥ２、及び、キャップ層ＣＰ２のうち開口ＡＰ２に位置する部分（表示素子ＤＥ２を構成する部分）から離間している。
同様に、有機層ＯＲ３、上電極ＵＥ３、及び、キャップ層ＣＰ３のそれぞれの一部は、副画素ＳＰ３の周囲の隔壁６の上に位置し、これらの部分は、有機層ＯＲ３、上電極ＵＥ３、及び、キャップ層ＣＰ３のうち開口ＡＰ３に位置する部分（表示素子ＤＥ３を構成する部分）から離間している。
同様に、有機層ＯＲ２、上電極ＵＥ２、及び、キャップ層ＣＰ２のそれぞれの一部は、副画素ＳＰ２の周囲の隔壁６の上に位置し、これらの部分は、有機層ＯＲ２、上電極ＵＥ２、及び、キャップ層ＣＰ２のうち開口ＡＰ２に位置する部分（表示素子ＤＥ２を構成する部分）から離間している。
同様に、有機層ＯＲ３、上電極ＵＥ３、及び、キャップ層ＣＰ３のそれぞれの一部は、副画素ＳＰ３の周囲の隔壁６の上に位置し、これらの部分は、有機層ＯＲ３、上電極ＵＥ３、及び、キャップ層ＣＰ３のうち開口ＡＰ３に位置する部分（表示素子ＤＥ３を構成する部分）から離間している。
【0046】
以下の説明においては、有機層ＯＲ１、上電極ＵＥ１、及び、キャップ層ＣＰ１を含む多層体を積層膜ＦＬ１と呼び、有機層ＯＲ２、上電極ＵＥ２、及び、キャップ層ＣＰ２を含む多層体を積層膜ＦＬ２と呼び、有機層ＯＲ３、上電極ＵＥ３、及び、キャップ層ＣＰ３を含む多層体を積層膜ＦＬ３と呼ぶ。
【0047】
封止層ＳＥ１、ＳＥ２、ＳＥ３の端部、及び、積層膜ＦＬ１、ＦＬ２、ＦＬ３の端部は、それぞれ隔壁６の上に位置している。図示した例では、副画素ＳＰ１、ＳＰ２間の隔壁６の上の積層膜ＦＬ１及び封止層ＳＥ１は、当該隔壁６の上の積層膜ＦＬ２及び封止層ＳＥ２から離間している。また、副画素ＳＰ１、ＳＰ３間の隔壁６の上の積層膜ＦＬ１及び封止層ＳＥ１は、当該隔壁６の上の積層膜ＦＬ３及び封止層ＳＥ３から離間している。
【0048】
封止層ＳＥ１、ＳＥ２、ＳＥ３は、樹脂層１３によって覆われている。樹脂層１３は、封止層１４によって覆われている。封止層１４は、樹脂層１５によって覆われている。
【0049】
絶縁層５、封止層ＳＥ１、ＳＥ２、ＳＥ３、及び、封止層１４は、例えば、シリコン窒化物（ＳｉＮｘ）、シリコン酸化物（ＳｉＯｘ）、シリコン酸窒化物（ＳｉＯＮ）、酸化アルミニウム（Ａｌ２Ｏ３）などの無機絶縁材料で形成されている。
【0050】
隔壁６の下部６１は、導電材料で形成され、上電極ＵＥ１、ＵＥ２、ＵＥ３と電気的に接続されている。第１導電層６３は、例えば、チタンまたはチタン化合物などのチタン系材料で形成されている。第２導電層６４は、第１導電層６３及び上部６２とは異なる材料で形成され、例えば、アルミニウムまたはアルミニウム化合物などのアルミニウム系材料で形成されている。
【0051】
隔壁６の上部６２は、例えば導電材料によって形成されているが、絶縁材料で形成されてもよい。第１薄膜６５は、例えば、チタンまたはチタン化合物などのチタン系材料で形成されている。第２薄膜６６は、例えば、インジウム錫酸化物（ＩＴＯ）などの酸化物導電材料で形成されている。
【0052】
下電極ＬＥ１、ＬＥ２、ＬＥ３は、インジウム錫酸化物（ＩＴＯ）などの酸化物導電材料で形成された透明層と、銀などの金属材料で形成された反射層とを含む多層体である。一例では、下電極ＬＥ１、ＬＥ２、ＬＥ３は、一対の透明層の間に反射層を含む多層体である。下層の透明層は、絶縁層１２に密着する密着層として機能する。
【0053】
有機層ＯＲ１は、発光層ＥＭ１を含む。有機層ＯＲ２は、発光層ＥＭ２を含む。有機層ＯＲ３は、発光層ＥＭ３を含む。発光層ＥＭ１、発光層ＥＭ２、及び、発光層ＥＭ３は、互いに異なる材料で形成されている。一例では、発光層ＥＭ１は、青波長域の光を放つ材料によって形成され、発光層ＥＭ２は、緑波長域の光を放つ材料によって形成され、発光層ＥＭ３は、赤波長域の光を放つ材料によって形成されている。
また、有機層ＯＲ１、ＯＲ２、ＯＲ３の各々は、正孔注入層、正孔輸送層、電子ブロック層、正孔ブロック層、電子輸送層、電子注入層などの複数の機能層を含む。
また、有機層ＯＲ１、ＯＲ２、ＯＲ３の各々は、正孔注入層、正孔輸送層、電子ブロック層、正孔ブロック層、電子輸送層、電子注入層などの複数の機能層を含む。
【0054】
上電極ＵＥ１、ＵＥ２、ＵＥ３は、例えば、マグネシウム及び銀の合金（ＭｇＡｇ）などの金属材料で形成されている。
【0055】
キャップ層ＣＰ１、ＣＰ２、ＣＰ３は、複数の薄膜の多層体である。複数の薄膜は、いずれも透明であり、しかも、互いに異なる屈折率を有している。
【0056】
図示した回路層１１、絶縁層１２、絶縁層５、樹脂層１３、樹脂層１５、及び、封止層１４は、表示領域ＤＡ及び周辺領域ＳＡに亘って配置されている。
【0057】
次に、表示装置ＤＳＰの製造方法について説明する。なお、製造方法を説明するための各図については絶縁層１２よりも下方の図示を省略している。
【0058】
まず、基板１０の上において、表示領域ＤＡ及び周辺領域ＳＡに亘って回路層１１及び絶縁層１２を形成した後に、図４Ａに示すように、絶縁層１２の上に、副画素ＳＰ１の下電極ＬＥ１、副画素ＳＰ２の下電極ＬＥ２、副画素ＳＰ３の下電極ＬＥ３を形成する。下電極ＬＥ１、ＬＥ２、ＬＥ３を形成する工程は、例えば、以下の工程を含む。すなわち、下電極を形成する工程は、絶縁層１２の上に、密着層ＬＥＡを形成する工程と、密着層ＬＥＡの上に反射層ＬＥＢを形成する工程と、反射層ＬＥＢの上に透明層ＬＥＣを形成する工程と、密着層ＬＥＡ、反射層ＬＥＢ、及び、透明層ＬＥＣをパターニングする工程と、を含む。これにより、密着層ＬＥＡ、反射層ＬＥＢ、及び、透明層ＬＥＣの多層体が島状に形成される。これらの多層体は、それぞれ下電極ＬＥ１、ＬＥ２、ＬＥ３に相当する。密着層ＬＥＡは、例えばＩＴＯで形成する。反射層ＬＥＢは、例えば銀で形成する。透明層ＬＥＣは、例えばＩＴＯで形成する。
【0059】
続いて、図４Ｂに示すように、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの無機絶縁材料を堆積することにより、絶縁層１２及び下電極ＬＥ１、ＬＥ２、ＬＥ３を覆う絶縁層５を形成する。
【0060】
続いて、図４Ｃに示すように、絶縁層５の上に、隔壁６の下部６１を形成するための下部層を形成した後に、下部層の上に、隔壁６の上部６２を形成するための上部層を形成する。
下部層を形成する工程は、絶縁層５の上に、チタン系材料で第１導電層６３を形成する工程と、第１導電層６３の上に、アルミニウム系材料で第２導電層６４を形成する工程を含む。つまり、下部層とは、第１導電層６３及び第２導電層６４の多層体である。
上部層を形成する工程は、第２導電層６４の上に、チタン系材料で第１薄膜６５を形成する工程と、第１薄膜６５の上に、ＩＴＯで第２薄膜６６を形成する工程と、を含む。つまり、上部層とは、第１薄膜６５及び第２薄膜６６の多層体である。
下部層を形成する工程は、絶縁層５の上に、チタン系材料で第１導電層６３を形成する工程と、第１導電層６３の上に、アルミニウム系材料で第２導電層６４を形成する工程を含む。つまり、下部層とは、第１導電層６３及び第２導電層６４の多層体である。
上部層を形成する工程は、第２導電層６４の上に、チタン系材料で第１薄膜６５を形成する工程と、第１薄膜６５の上に、ＩＴＯで第２薄膜６６を形成する工程と、を含む。つまり、上部層とは、第１薄膜６５及び第２薄膜６６の多層体である。
【0061】
続いて、図４Ｄに示すように、上部層の第２薄膜６６の上に、所定の形状にパターニングされた第１レジストＲ１を形成する。
【0062】
続いて、図４Ｅに示すように、第１レジストＲ１をマスクとしたエッチングを行い、第１レジストＲ１から露出した上部層を除去した後に、下部層を除去する。具体的には、まず、ウエットエッチングにより、第２薄膜６６を除去する。その後、ドライエッチングにより、第１薄膜６５を除去した後、第２導電層６４を除去し、さらに、第１導電層６３を除去し、下電極ＬＥ１、ＬＥ２，ＬＥ３の直上において、絶縁層５を露出する。
【0063】
続いて、図４Ｆに示すように、第１レジストＲ１を除去する。
【0064】
続いて、図４Ｇに示すように、下部層である第１導電層６３及び第２導電層６４と、上部層である第１薄膜６５及び第２薄膜６６とを覆う第２レジストＲ２を形成する。第２レジストＲ２は、第２薄膜６６の上面を覆うとともに、下部層及び上部層のそれぞれの側面も覆っており、第１導電層６３の周囲において絶縁層５に接している。第２レジストＲ２は、下電極ＬＥ１、ＬＥ２，ＬＥ３の直上において、絶縁層５を露出している。
【0065】
続いて、図４Ｈに示すように、第２レジストＲ２をマスクとしたエッチングを行う。具体的には、ドライエッチングにより、第２レジストＲ２から露出した絶縁層５を除去し、開口ＡＰ１、ＡＰ２、ＡＰ３を形成する。開口ＡＰ１は副画素ＳＰ１の下電極ＬＥ１に重なり、開口ＡＰ２は副画素ＳＰ２の下電極ＬＥ２に重なり、開口ＡＰ３は副画素ＳＰ３の下電極ＬＥ３に重なる。
【0066】
続いて、図４Ｉに示すように、第２レジストＲ２を除去する。
【0067】
続いて、図５に示すように、下部層のうちの第２導電層６４のエッチングを行う。具体的には、ウエットエッチングにより、第２導電層６４を第１導電層６３及び上部層の各々の端部から後退させる。これにより、絶縁層５の上に位置する下部６１と、下部６１の上に位置し第２導電層６４の側面から突出した上部６２とを有する隔壁６が形成される。
【0068】
続いて、表示素子ＤＥ１を形成する。
【0069】
まず、図６に示すように、有機層ＯＲ１、上電極ＵＥ１、及び、キャップ層ＣＰ１を含む積層膜ＦＬ１を形成する。積層膜ＦＬ１を形成する工程は、開口ＡＰ１において下電極ＬＥ１に接触する有機層ＯＲ１を形成する工程と、有機層ＯＲ１を覆い隔壁６の下部６１に接触する上電極ＵＥ１を形成する工程と、上電極ＵＥ１の上に位置するキャップ層ＣＰ１を形成する工程と、含む。また、有機層ＯＲ１は、正孔注入層、正孔輸送層、電子ブロック層、発光層ＥＭ１、正孔ブロック層、電子輸送層、電子注入層などを含む。有機層ＯＲ１、上電極ＵＥ１、及び、キャップ層ＣＰ１は、それぞれ隔壁６をマスクとした蒸着によって形成される。積層膜ＦＬ１は、オーバーハング状の隔壁６によって複数の部分に分断される。これらの有機層ＯＲ１、上電極ＵＥ１、及び、キャップ層ＣＰ１は、真空環境を維持した状態で連続して形成される。
【0070】
その後、無機絶縁材料を堆積することにより、積層膜ＦＬ１の上に封止層ＳＥ１を形成する。封止層ＳＥ１は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって形成される。封止層ＳＥ１は、積層膜ＦＬ１の分断された各部分及び隔壁６を連続的に覆う。
【0071】
続いて、図７に示すように、封止層ＳＥ１の上に、所定の形状にパターニングされた第３レジストＲ３を形成する。第３レジストＲ３は、副画素ＳＰ１とその周囲の隔壁６の一部に重なっている。
【0072】
続いて、図８に示すように、第３レジストＲ３をマスクとしたエッチングを行い、第３レジストＲ３から露出した封止層ＳＥ１及び積層膜ＦＬ１が除去される。このエッチングにおいては、第３レジストＲ３から露出した封止層ＳＥ１を除去した後に、封止層ＳＥ１から露出したキャップ層ＣＰ１を除去し、さらに、キャップ層ＣＰ１から露出した上電極ＵＥ１を除去した後に、上電極ＵＥ１から露出した有機層ＯＲ１を除去する。これにより、副画素ＳＰ２の下電極ＬＥ２及び副画素ＳＰ３の下電極ＬＥ３が露出する。
その後、第３レジストＲ３を除去する。これにより、副画素ＳＰ１に表示素子ＤＥ１が形成される。
その後、第３レジストＲ３を除去する。これにより、副画素ＳＰ１に表示素子ＤＥ１が形成される。
【0073】
続いて、図９に示すように、表示素子ＤＥ２を形成する。表示素子ＤＥ２を形成する手順は、表示素子ＤＥ１を形成する手順と同様である。すなわち、下電極ＬＥ２の上に、発光層ＥＭ２を含む有機層ＯＲ２、上電極ＵＥ２、及び、キャップ層ＣＰ２を順に形成し、積層膜ＦＬ２を形成する。その後、積層膜ＦＬ２の上に封止層ＳＥ２を形成する。その後、封止層ＳＥ２の上にレジストを形成し、このレジストをマスクとしたエッチングにより、封止層ＳＥ２、キャップ層ＣＰ２、上電極ＵＥ２、及び、有機層ＯＲ２をパターニングする。このパターニングの後、レジストを除去する。これにより、副画素ＳＰ２に表示素子ＤＥ２が形成され、副画素ＳＰ３の下電極ＬＥ３が露出する。
【0074】
続いて、図１０に示すように、表示素子ＤＥ３を形成する。表示素子ＤＥ３を形成する手順は、表示素子ＤＥ１を形成する手順と同様である。すなわち、下電極ＬＥ３の上に、発光層ＥＭ３を含む有機層ＯＲ３、上電極ＵＥ３、及び、キャップ層ＣＰ３を順に形成し、積層膜ＦＬ３を形成する。その後、積層膜ＦＬ３の上に封止層ＳＥ３を形成する。その後、封止層ＳＥ３の上にレジストを形成し、このレジストをマスクとしたエッチングにより、封止層ＳＥ３、キャップ層ＣＰ３、上電極ＵＥ３、及び、有機層ＯＲ３をパターニングする。このパターニングの後、レジストを除去する。これにより、副画素ＳＰ３に表示素子ＤＥ３が形成される。
【0075】
その後、図３などに示した樹脂層１３、封止層１４、及び、樹脂層１５を順に形成する。これにより、表示装置ＤＳＰが完成する。
【0076】
なお、以上の製造工程においては、最初に表示素子ＤＥ１が形成され、次に表示素子ＤＥ２が形成され、最後に表示素子ＤＥ３が形成される場合を想定したが、表示素子ＤＥ１、ＤＥ２、ＤＥ３の形成順はこの例に限られない。
【0077】
ここで、比較例１として、隔壁６を形成する前に、絶縁層５に開口ＡＰ１、ＡＰ２、ＡＰ３を形成する場合について説明する。
このような比較例１では、開口ＡＰ１、ＡＰ２、ＡＰ３からそれぞれ露出した下電極ＬＥ１、ＬＥ２、ＬＥ３の上に、スパッタリングにより第１導電層が形成される。また、隔壁６を形成する際に第１導電層のドライエッチングが行われる。このようなスパッタリングやドライエッチングにより、下電極ＬＥ１、ＬＥ２、ＬＥ３の表面の透明層がダメージを受けるおそれがある。
このような比較例１では、開口ＡＰ１、ＡＰ２、ＡＰ３からそれぞれ露出した下電極ＬＥ１、ＬＥ２、ＬＥ３の上に、スパッタリングにより第１導電層が形成される。また、隔壁６を形成する際に第１導電層のドライエッチングが行われる。このようなスパッタリングやドライエッチングにより、下電極ＬＥ１、ＬＥ２、ＬＥ３の表面の透明層がダメージを受けるおそれがある。
【0078】
一方、本実施形態の製造方法によれば、第１導電層のスパッタリングやドライエッチングは、開口ＡＰ１、ＡＰ２、ＡＰ３を形成する前に行われる。このため、下電極ＬＥ１、ＬＥ２、ＬＥ３へのダメージが抑制される。これにより、各表示素子ＤＥ１、ＤＥ２、ＤＥ３において、所望の表示性能を実現することができ、信頼性の低下が抑制される。
【0079】
また、比較例２として、隔壁６を形成した後に、隔壁６をレジストで覆い、絶縁層５に開口ＡＰ１、ＡＰ２、ＡＰ３を形成する場合について説明する。
このような比較例２では、オーバーハング状の隔壁６をレジストで覆う際に、庇となる上部６２の下方にレジストの空洞が発生しやすい。このような空洞は、レジストを減圧乾燥した際に膨張し、破裂するおそれがある。この場合、必要なレジストの一部が欠落し、パターン不良が発生し、絶縁層５に所望の開口ＡＰ１、ＡＰ２、ＡＰ３を形成することが困難となり得る。また、空洞の発生を抑制するために、レジストの塗布速度を低下させた場合には、生産性の低下を招くおそれがある。
このような比較例２では、オーバーハング状の隔壁６をレジストで覆う際に、庇となる上部６２の下方にレジストの空洞が発生しやすい。このような空洞は、レジストを減圧乾燥した際に膨張し、破裂するおそれがある。この場合、必要なレジストの一部が欠落し、パターン不良が発生し、絶縁層５に所望の開口ＡＰ１、ＡＰ２、ＡＰ３を形成することが困難となり得る。また、空洞の発生を抑制するために、レジストの塗布速度を低下させた場合には、生産性の低下を招くおそれがある。
【0080】
一方、本実施形態の製造方法によれば、図４Ｇを参照して説明したように、オーバーハング状の隔壁６を形成する前に、第１導電層６３、第２導電層６４、第１薄膜６５、及び、第２薄膜６６の多層体を第２レジストＲ２で覆っている。このため、レジストの塗布速度を低下させることなく、第２レジストＲ２における空洞の発生が抑制される。このため、生産性の低下を招くことなく、絶縁層５に所望の開口ＡＰ１、ＡＰ２、ＡＰ３を形成することができる。
【0081】
次に、表示装置ＤＳＰの他の製造方法について説明する。
【0082】
まず、上記の製造方法と同様に、下電極ＬＥ１、ＬＥ２、ＬＥ３を形成する（図４Ａ）。続いて、絶縁層５を形成する（図４Ｂ）。続いて、第１導電層６３、第２導電層６４、第１薄膜６５、及び、第２薄膜６６を形成する（図４Ｃ）。続いて、第１レジストＲ１を形成する（図４Ｄ）。続いて、第１導電層６３、第２導電層６４、第１薄膜６５、及び、第２薄膜６６をパターニングする（図４Ｅ）。続いて、第１レジストＲ１を除去する（図４Ｆ）。続いて、第２レジストＲ２を形成する（図４Ｇ）。続いて、絶縁層５に開口ＡＰ１、ＡＰ２、ＡＰ３を形成する（図４Ｈ）。続いて、第２レジストＲ２を除去する（図４Ｉ）。
【0083】
続いて、図１１Ａに示すように、開口ＡＰ１、ＡＰ２、ＡＰ３をそれぞれ覆う保護膜ＰＲを形成する。つまり、保護膜ＰＲは、下電極ＬＥ１、ＬＥ２、ＬＥ３を覆っている。保護膜ＰＲは、一般的なレジスト材料で形成してもよいし、ポリイミドなどの樹脂で形成してもよい。
【0084】
続いて、図１１Ｂに示すように、下部層のうちの第２導電層６４のエッチングを行う。具体的には、ウエットエッチングにより、第２導電層６４を第１導電層６３及び上部層の各々の端部から後退させる。これにより、絶縁層５の上に位置する下部６１と、下部６１の上に位置し第２導電層６４の側面から突出した上部６２とを有する隔壁６が形成される。
その後、保護膜ＰＲを除去する。
その後、保護膜ＰＲを除去する。
【0085】
【0086】
このような製造方法においても、上記の製造方法と同様の効果が得られる。加えて、第２導電層６４のウエットエッチングの際に使用されるエッチング液による下電極ＬＥ１、ＬＥ２、ＬＥ３のダメージを抑制することができる。例えば、下電極ＬＥ１、ＬＥ２、ＬＥ３の透明層に欠陥が生じていた場合、欠陥がエッチング液の浸入経路となり、銀製の反射層を浸食する恐れがある。このため、第２導電層６４のウエットエッチングに先立ち、下電極ＬＥ１、ＬＥ２、ＬＥ３を保護膜ＰＲで覆うことにより、たとえ透明層に欠陥が生じていたとしても、エッチング液の反射層への浸入を抑制することができ、反射層の浸食が抑制される。
【0087】
次に、表示装置ＤＳＰの他の製造方法について説明する。
【0088】
まず、上記の製造方法と同様に、下電極ＬＥ１、ＬＥ２、ＬＥ３を形成する（図４Ａ）。続いて、絶縁層５を形成する（図４Ｂ）。続いて、第１導電層６３、第２導電層６４、第１薄膜６５、及び、第２薄膜６６を形成する（図４Ｃ）。続いて、第１レジストＲ１を形成する（図４Ｄ）。
【0089】
続いて、図１２Ａに示すように、第１レジストＲ１をマスクとしたエッチングを行い、第１レジストＲ１から露出した上部層を除去した後に、下部層を除去し、さらに、絶縁層５を除去する。これにより、絶縁層５に、開口ＡＰ１、ＡＰ２、ＡＰ３を形成する。開口ＡＰ１は副画素ＳＰ１の下電極ＬＥ１に重なり、開口ＡＰ２は副画素ＳＰ２の下電極ＬＥ２に重なり、開口ＡＰ３は副画素ＳＰ３の下電極ＬＥ３に重なる。
具体的には、まず、ウエットエッチングにより、第２薄膜６６を除去する。その後、ドライエッチングにより、第１薄膜６５を除去した後、第２導電層６４を除去し、さらに、第１導電層６３を除去した後に、絶縁層５を除去する。
具体的には、まず、ウエットエッチングにより、第２薄膜６６を除去する。その後、ドライエッチングにより、第１薄膜６５を除去した後、第２導電層６４を除去し、さらに、第１導電層６３を除去した後に、絶縁層５を除去する。
【0090】
続いて、図１２Ｂに示すように、第１レジストＲ１を除去する。
【0091】
続いて、図１２Ｃに示すように、下部層のうちの第２導電層６４のエッチングを行う。具体的には、ウエットエッチングにより、第２導電層６４を第１導電層６３及び上部層の各々の端部から後退させる。これにより、絶縁層５の上に位置する下部６１と、下部６１の上に位置し第２導電層６４の側面から突出した上部６２とを有する隔壁６が形成される。
【0092】
続いて、上記の製造方法と同様に、表示素子ＤＥ１を形成し（図６乃至図８）、表示素子ＤＥ２を形成し（図９）、表示素子ＤＥ３を形成する（図１０）。このような工程を経て形成された表示素子ＤＥ１、ＤＥ２、ＤＥ３を図１３に示す。
【0093】
このような製造方法においても、上記の製造方法と同様の効果が得られる。加えて、上記の製造方法と比較して、第２レジストが不要であり、製造コストの削減、及び、製造工程の簡素化が可能となる。また、第２レジストを形成する際の位置ズレを考慮する必要がなくなる。このため、絶縁層５及び隔壁６の幅の縮小、あるいは、開口ＡＰ１、ＡＰ２、ＡＰ３の拡大（発光面積の拡大）が可能となる。
【0094】
なお、ここで説明した製造方法についても、図１２Ｃに示した第２導電層６４のエッチングの前に、図１１Ａを参照して説明したように、開口ＡＰ１、ＡＰ２、ＡＰ３からそれぞれ露出した下電極ＬＥ１、ＬＥ２、ＬＥ３を保護膜ＰＲで覆ってもよい。これにより、第２導電層６４のウエットエッチングの際に使用されるエッチング液による下電極ＬＥ１、ＬＥ２、ＬＥ３のダメージを抑制することができる。
【0095】
【0096】
表示素子ＤＥ１は、絶縁層１２の上に配置された下電極ＬＥ１と、下電極ＬＥ１の上に配置され発光層ＥＭ１を含む有機層ＯＲ１と、有機層ＯＲ１の上に配置され下部６１に接触する上電極ＵＥ１と、を備えている。表示素子ＤＥ２も表示素子ＤＥ１と同様に、下電極ＬＥ２と、発光層ＥＭ２を含む有機層ＯＲ２と、上電極ＵＥ２と、を備えている。
【0097】
下電極ＬＥ１、ＬＥ２は、例えばＩＴＯで形成された密着層ＬＥＡと、例えば銀で形成された反射層ＬＥＢと、例えばＩＴＯで形成された透明層ＬＥＣと、を有する多層体である。
【0098】
有機層ＯＲ１、ＯＲ２は、それぞれ正孔注入層、正孔輸送層、電子ブロック層、正孔ブロック層、電子輸送層、電子注入層などの複数の機能層を含む。これらの機能層のうち、少なくとも正孔注入層ＨＩＬは、第１導電層６３から離間している。このため、正孔注入層ＨＩＬを介した不所望なキャリアのリークが抑制される。
【0099】
絶縁層５は、絶縁層１２の上に配置され、下電極ＬＥ１、ＬＥ２の周縁部を覆っている。絶縁層５は、例えば、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの無機絶縁材料で形成されている。
【0100】
隔壁６は、絶縁層５の上に配置された下部６１と、下部６１の上に配置された上部６２と、を有している。下部６１は、絶縁層５の上面５Ａを覆う第１導電層６３と、第１導電層の上に配置された第２導電層６４と、を有している。
上記の製造方法によれば、第１レジストＲ１をマスクとして、第１導電層６３のエッチング及び絶縁層５のエッチングが行われたため、上面５Ａの幅と第１導電層６３の幅とはほぼ同一であり、上面５Ａのほぼ全面が第１導電層６３で覆われている。第１導電層６３は、例えばチタン系材料で形成されている。第２導電層６４は、例えばアルミニウム系材料で形成されている。
上記の製造方法によれば、第１レジストＲ１をマスクとして、第１導電層６３のエッチング及び絶縁層５のエッチングが行われたため、上面５Ａの幅と第１導電層６３の幅とはほぼ同一であり、上面５Ａのほぼ全面が第１導電層６３で覆われている。第１導電層６３は、例えばチタン系材料で形成されている。第２導電層６４は、例えばアルミニウム系材料で形成されている。
【0101】
上部６２は、第２導電層６４の上に配置された第１薄膜６５と、第１薄膜６５の上に配置された第２薄膜６６と、を有している。第１導電層６３及び上部６２は、第２導電層６４の側面から突出している。第１薄膜６５は、例えばチタン系材料で形成されている。第２薄膜６６は、例えば酸化物導電材料で形成されている。
【0102】
キャップ層ＣＰ１は、上電極ＵＥ１の上に配置されている。封止層ＳＥ１は、キャップ層ＣＰ１及び隔壁６を覆っている。キャップ層ＣＰ２は、上電極ＵＥ２の上に配置されている。封止層ＳＥ２は、キャップ層ＣＰ２及び隔壁６を覆っている。封止層ＳＥ１、ＳＥ２は、例えば、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの無機絶縁材料で形成されている。
【0103】
以上説明したように、本実施形態によれば、信頼性の低下を抑制することが可能な表示装置及びその製造方法を提供することができる。
【0104】
以上、本発明の実施形態として説明した表示装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての表示装置及びその製造方法も、本発明の要旨を包含する限り本発明の範囲に属する。
【0105】
本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の実施形態に対して、当業者が適宜、構成要素の追加、削除、もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【0106】
また、上述の実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【0107】
ＤＳＰ…表示装置 ＰＮＬ…表示パネル
１０…基板
５…絶縁層 ＡＰ１、ＡＰ２、ＡＰ３…開口
６…隔壁 ６１…下部 ６２…上部
６３…第１導電層 ６４…第２導電層 ６５…第１薄膜 ６６…第２薄膜
ＳＰ１、ＳＰ２、ＳＰ３…副画素
ＤＥ１、ＤＥ２、ＤＥ３…表示素子（有機ＥＬ素子）
ＬＥ１、ＬＥ２、ＬＥ３…下電極
ＵＥ１、ＵＥ２、ＵＥ３…上電極
ＯＲ１、ＯＲ２、ＯＲ３…有機層
Ｒ１…第１レジスト Ｒ２…第２レジスト Ｒ３…第３レジスト
ＰＲ…保護膜
１０…基板
５…絶縁層 ＡＰ１、ＡＰ２、ＡＰ３…開口
６…隔壁 ６１…下部 ６２…上部
６３…第１導電層 ６４…第２導電層 ６５…第１薄膜 ６６…第２薄膜
ＳＰ１、ＳＰ２、ＳＰ３…副画素
ＤＥ１、ＤＥ２、ＤＥ３…表示素子（有機ＥＬ素子）
ＬＥ１、ＬＥ２、ＬＥ３…下電極
ＵＥ１、ＵＥ２、ＵＥ３…上電極
ＯＲ１、ＯＲ２、ＯＲ３…有機層
Ｒ１…第１レジスト Ｒ２…第２レジスト Ｒ３…第３レジスト
ＰＲ…保護膜
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【図4G】
【図4H】
【図4I】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【図12A】
【図12B】
【図12C】
【図13】
【図14】