知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025025474
(43)【公開日】2025-02-21
(54)【発明の名称】半導体装置の製造方法
(51)【国際特許分類】
H10D 64/60 20250101AFI20250214BHJP
H10D 30/66 20250101ALI20250214BHJP
H10D 30/01 20250101ALI20250214BHJP
【ＦＩ】
H01L21/28 301S
H01L29/78 652T
H01L29/78 653A
H01L29/78 652M
H01L29/78 658F
【審査請求】未請求
【請求項の数】6
【出願形態】ＯＬ
(21)【出願番号】P 2023130266
(22)【出願日】2023-08-09
(71)【出願人】
【識別番号】000004260
【氏名又は名称】株式会社デンソー
(71)【出願人】
【識別番号】000003207
【氏名又は名称】トヨタ自動車株式会社
(71)【出願人】
【識別番号】520124752
【氏名又は名称】株式会社ミライズテクノロジーズ
(74)【代理人】
【識別番号】110000110
【氏名又は名称】弁理士法人 快友国際特許事務所
(72)【発明者】
【氏名】金原 啓道
【テーマコード（参考）】
4M104
【Ｆターム（参考）】
4M104AA03
4M104BB20
4M104BB22
4M104BB23
4M104BB24
4M104BB25
4M104BB26
4M104BB28
4M104CC01
4M104DD43
4M104DD84
4M104FF17
4M104FF18
4M104GG09
4M104HH04
4M104HH13
(57)【要約】
【課題】 層間絶縁層の表面と半導体基板の表面に跨る範囲に好適にバリアメタルを形成する。
【解決手段】 半導体装置の製造方法であって、被覆部と開口部に跨る範囲に半導体基板と層間絶縁層に接するシリコン含有層を形成する工程と、被覆部と開口部に跨る範囲に金属層を形成する工程と、熱処理によって金属層とシリコン含有層を反応させることによってシリサイド層を形成する工程と、被覆部と開口部に跨る範囲にシリサイド層の表面に接するバリアメタル層を形成する工程を有する。
【選択図】図８
【解決手段】 半導体装置の製造方法であって、被覆部と開口部に跨る範囲に半導体基板と層間絶縁層に接するシリコン含有層を形成する工程と、被覆部と開口部に跨る範囲に金属層を形成する工程と、熱処理によって金属層とシリコン含有層を反応させることによってシリサイド層を形成する工程と、被覆部と開口部に跨る範囲にシリサイド層の表面に接するバリアメタル層を形成する工程を有する。
【選択図】図８
【特許請求の範囲】
【請求項1】
半導体装置の製造方法であって、
シリコンを含有する半導体によって構成された半導体基板と前記半導体基板の表面を覆う層間絶縁層とを有するウエハであって、前記層間絶縁層が露出している被覆部と前記半導体基板の前記表面が露出している開口部とが設けられている前記ウエハを準備する工程と、
前記被覆部と前記開口部に跨る範囲に、前記半導体基板と前記層間絶縁層に接するシリコン含有層を形成する工程と、
前記被覆部と前記開口部に跨る範囲に、前記シリコン含有層に接する金属層を形成する工程と、
熱処理によって前記金属層と前記シリコン含有層を反応させることによって、前記被覆部と前記開口部に跨る範囲に分布するとともに前記開口部内において前記半導体基板に接するシリサイド層を形成する工程と、
前記被覆部と前記開口部に跨る範囲に、前記シリサイド層に接するバリアメタル層を形成する工程と、
前記被覆部と前記開口部に跨る範囲に、前記バリアメタル層に接する電極層を形成する工程、
を有する製造方法。
シリコンを含有する半導体によって構成された半導体基板と前記半導体基板の表面を覆う層間絶縁層とを有するウエハであって、前記層間絶縁層が露出している被覆部と前記半導体基板の前記表面が露出している開口部とが設けられている前記ウエハを準備する工程と、
前記被覆部と前記開口部に跨る範囲に、前記半導体基板と前記層間絶縁層に接するシリコン含有層を形成する工程と、
前記被覆部と前記開口部に跨る範囲に、前記シリコン含有層に接する金属層を形成する工程と、
熱処理によって前記金属層と前記シリコン含有層を反応させることによって、前記被覆部と前記開口部に跨る範囲に分布するとともに前記開口部内において前記半導体基板に接するシリサイド層を形成する工程と、
前記被覆部と前記開口部に跨る範囲に、前記シリサイド層に接するバリアメタル層を形成する工程と、
前記被覆部と前記開口部に跨る範囲に、前記バリアメタル層に接する電極層を形成する工程、
を有する製造方法。
【請求項2】
前記シリサイド層を形成する前記工程において、前記シリサイド層の表面に未反応の前記金属層が残存し、
前記バリアメタル層を形成する工程の前に、未反応の前記金属層を除去する工程をさらに有する請求項１に記載の製造方法。
前記バリアメタル層を形成する工程の前に、未反応の前記金属層を除去する工程をさらに有する請求項１に記載の製造方法。
【請求項3】
前記ウエハを準備する前記工程において準備される前記ウエハの前記半導体基板が、前記開口部に露出するとともに前記シリサイド層に対してオーミック接触可能な不純物濃度を有する高濃度層を有し、
前記シリコン含有層を形成する前記工程では、前記半導体基板の前記表面に形成される前記シリコン含有層の厚さが前記高濃度層の厚さより薄い、
請求項１または２に記載の製造方法。
前記シリコン含有層を形成する前記工程では、前記半導体基板の前記表面に形成される前記シリコン含有層の厚さが前記高濃度層の厚さより薄い、
請求項１または２に記載の製造方法。
【請求項4】
前記金属層を形成する前記工程では、前記開口部内に形成される前記金属層の厚さが前記開口部内の前記シリコン含有層の厚さ以上である、請求項１または２に記載の製造方法。
【請求項5】
前記ウエハを準備する前記工程において準備される前記ウエハにおいて、前記開口部と前記被覆部の境界に段差が設けられている、請求項１または２に記載の製造方法。
【請求項6】
前記層間絶縁層が、前記半導体基板の前記表面から突出しており、
前記シリコン含有層を形成する前記工程では、前記層間絶縁層の側面に形成される前記シリコン含有層の厚さが、前記半導体基板の前記表面に形成される前記シリコン含有層の厚さよりも薄い、
請求項５に記載の製造方法。
前記シリコン含有層を形成する前記工程では、前記層間絶縁層の側面に形成される前記シリコン含有層の厚さが、前記半導体基板の前記表面に形成される前記シリコン含有層の厚さよりも薄い、
請求項５に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書に開示の技術は、半導体装置の製造方法に関する。
【0002】
特許文献１には、ウエハの表面にバリアメタルを形成する技術が開示されている。ウエハは、半導体基板と半導体基板の表面に設けられた層間絶縁層を有している。層間絶縁層にはコンタクトホールが設けられており、コンタクトホール内において半導体基板が露出している。コンタクトホール内とコンタクトホール外に跨る範囲にバリアメタルが形成される。すなわち、コンタクトホール内の半導体基板の表面と層間絶縁層の表面を覆うようにバリアメタルが形成される。特許文献１の技術では、層間絶縁層の側面と半導体基板の表面との境界部においてアンダーカットの発生を防止することで、その境界部におけるバリアメタルの形成不良を防止する。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平１１－２９７８２８号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
上記の通り、特許文献１の技術では、アンダーカット（すなわち、半導体基板の形状）に起因するバリアメタルの形成不良を防止する。他方、層間絶縁層の表面と半導体基板の表面に跨ってバリアメタルを形成する場合には、層間絶縁層と半導体基板の境界部において、下地材料の相違に起因するバリアメタルの形成不良が発生する場合がある。すなわち、バリアメタルを成長させるときには、下地材料によってバリアメタルの結晶性と面方向が変化する。このため、層間絶縁層の表面に成長するバリアメタルと半導体基板の表面に成長するバリアメタルとの間で結晶性と面方向に差が生じ、これらの境界部においてバリアメタルが形成不良となり易い。本明細書では、層間絶縁層の表面と半導体基板の表面に跨る範囲に好適にバリアメタルを形成する技術を提案する。
【課題を解決するための手段】
【0005】
本明細書が開示する半導体装置の製造方法は、ウエハ準備工程、シリコン含有層形成工程、金属層形成工程、シリサイド層形成工程、バリアメタル形成工程、及び、電極層形成工程を有する。ウエハ準備工程では、シリコンを含有する半導体によって構成された半導体基板と前記半導体基板の表面を覆う層間絶縁層とを有するウエハであって、前記層間絶縁層が露出している被覆部と前記半導体基板の前記表面が露出している開口部とが設けられている前記ウエハを準備する。シリコン含有層形成工程では、前記被覆部と前記開口部に跨る範囲に、前記半導体基板と前記層間絶縁層に接するシリコン含有層を形成する。金属層形成工程では、前記被覆部と前記開口部に跨る範囲に、前記シリコン含有層に接する金属層を形成する。シリサイド層形成工程では、熱処理によって前記金属層と前記シリコン含有層を反応させることによって、前記被覆部と前記開口部に跨る範囲に分布するとともに前記開口部内において前記半導体基板に接するシリサイド層を形成する。バリアメタル形成工程では、前記被覆部と前記開口部に跨る範囲に、前記シリサイド層に接するバリアメタル層を形成する。電極層形成工程では、前記被覆部と前記開口部に跨る範囲に、前記バリアメタル層に接する電極層を形成する。
【0006】
なお、「シリコンを含有する半導体」は、元素としてシリコンを含有する半導体である。例えば、「シリコンを含有する半導体」は、シリコン単体であってもよいし、シリコン化合物によって構成された半導体であってもよい。
【0007】
また、「シリコン含有層」は、元素としてシリコンを含有する材料によって構成された層である。例えば、「シリコン含有層」は、単結晶シリコンであってもよいし、ポリシリコンであってもよいし、アモルファスシリコンであってもよいし、シリコン化合物であってもよい。
【0008】
この製造方法では、バリアメタルを形成するより前に、半導体基板と層間絶縁層に接するシリコン含有層を形成する。次に、シリコン含有層の表面に金属層を形成する。次に、熱処理によってシリコン含有層と金属層を反応させ、被覆部と開口部に跨る範囲にシリサイド層を形成する。次に、シリサイド層の表面にバリアメタル層を形成する。被覆部と開口部のいずれでも下地材料がシリサイド層であるので、被覆部と開口部に跨る範囲に好適にバリアメタル層を形成できる。このため、被覆部と開口部の境界（すなわち、半導体基板と層間絶縁層の境界を覆う部分）におけるバリアメタルの形成不良が防止される。したがって、バリアメタルの表面に電極層を形成した後に、電極層と半導体基板との間、及び、電極層と層間絶縁層との間での材料の相互拡散が抑制される。
【図面の簡単な説明】
【0009】
【図1】半導体装置の断面図。
【図2】実施形態の製造方法の説明図。
【図3】実施形態の製造方法の説明図。
【図4】実施形態の製造方法の説明図。
【図5】実施形態の製造方法の説明図。
【図6】シリコン含有層が残存する場合の断面図。
【図7】実施形態の製造方法の説明図。
【図8】実施形態の製造方法の説明図。
【図9】比較例の製造方法の説明図。
【図10】実施形態の製造方法の説明図。
【図11】第１変形例の説明図。
【図12】第２変形例の説明図。
【図13】第３変形例の説明図。
【発明を実施するための形態】
【0010】
本明細書が開示する一例の製造方法では、前記シリサイド層を形成する前記工程において、前記シリサイド層の表面に未反応の前記金属層が残存してもよい。前記製造方法は、前記バリアメタル層を形成する工程の前に、未反応の前記金属層を除去する工程をさらに有していてもよい。
【0011】
本明細書が開示する一例の製造方法では、前記ウエハを準備する前記工程において準備される前記ウエハの前記半導体基板が、前記開口部に露出するとともに前記シリサイド層に対してオーミック接触可能な不純物濃度を有する高濃度層を有してもよい。前記シリコン含有層を形成する前記工程では、前記半導体基板の前記表面に形成される前記シリコン含有層の厚さが前記高濃度層の厚さより薄くてもよい。
【0012】
この構成によれば、シリサイド化反応によって高濃度層が厚さ方向全体に亘って侵食されることを防止できる。
【0013】
本明細書が開示する一例の製造方法では、前記金属層を形成する前記工程では、前記開口部内に形成される前記金属層の厚さが前記開口部内の前記シリコン含有層の厚さ以上であってもよい。
【0014】
この構成によれば、開口部内のシリコン含有層を厚さ方向全体にわたってシリサイド化させることができ、シリサイド層を確実に半導体基板に接触させることができる。
【0015】
本明細書が開示する一例の製造方法では、前記ウエハを準備する前記工程において準備される前記ウエハにおいて、前記開口部と前記被覆部の境界に段差が設けられていてもよい。
【0016】
このように段差が存在する場合には、バリアメタル層の形成不良が生じ易いので、本明細書に開示の技術がより有用である。
【0017】
本明細書が開示する一例の製造方法では、前記層間絶縁層が、前記半導体基板の前記表面から突出していてもよい。前記シリコン含有層を形成する前記工程では、前記層間絶縁層の側面に形成される前記シリコン含有層の厚さが、前記半導体基板の前記表面に形成される前記シリコン含有層の厚さよりも薄くてもよい。
【0018】
この構成によれば、開口部においてボイドの発生を抑制できる。
【0019】
図１に示す半導体装置１０は、ＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）である。半導体装置１０は、半導体基板１２を有している。半導体基板１２は、ＳｉＣにより構成されている。但し、半導体基板１２が、シリコンを含有する他の半導体材料（例えば、シリコン単結晶等）により構成されていてもよい。半導体基板１２の下部には、ドレイン電極２４が設けられている。ドレイン電極２４は、半導体基板１２の下面１２ｂの全域に接している。半導体基板１２の上面１２ａには、トレンチ１４が設けられている。各トレンチ１４内に、ゲート絶縁膜１６とゲート電極１８が設けられている。各ゲート電極１８の上面は、層間絶縁層２０によって覆われている。層間絶縁層２０は、酸化シリコン等によって構成されている。層間絶縁層２０は、半導体基板１２の上面１２ａにおいて間隔を開けて配置されている。半導体基板１２の上部には、ソース電極２２が配置されている。ソース電極２２は、層間絶縁層２０の表面と半導体基板１２の上面１２ａを覆っている。ソース電極２２は、層間絶縁層２０が設けられていない範囲で半導体基板１２の上面１２ａに接している。ソース電極２２は、層間絶縁層２０によってゲート電極１８から絶縁されている。
【0020】
ソース電極２２は、シリサイド層２２ａ、バリアメタル層２２ｂ、及び、電極層２２ｃを有している。シリサイド層２２ａは、層間絶縁層２０が設けられていない範囲で半導体基板１２の上面１２ａに接している。また、シリサイド層２２ａは、層間絶縁層２０の上面と側面を覆っている。バリアメタル層２２ｂは、シリサイド層２２ａの表面を覆っている。電極層２２ｃは、バリアメタル層２２ｂの表面を覆っている。バリアメタル層２２ｂによって、電極層２２ｃと半導体基板１２の間、及び、電極層２２ｃと層間絶縁層２０の間における材料の相互拡散が防止される。
【0021】
半導体基板１２は、ｎ型のソース層４０、ｐ型のコンタクト層４２、ｐ型のボディ層４４、ｎ型のドリフト層４６、及び、ｎ型のドレイン層４８を有している。ソース層４０とコンタクト層４２は、半導体基板１２の上面１２ａを含む範囲に配置されている。ソース層４０は高いｎ型不純物濃度を有しており、ソース電極２２（より詳細には、シリサイド層２２ａ）にオーミック接触している。コンタクト層４２は高いｐ型不純物濃度を有しており、ソース電極２２（より詳細には、シリサイド層２２ａ）にオーミック接触している。ボディ層４４は、コンタクト層４２よりも低いｐ型不純物濃度を有している。ボディ層４４は、ソース層４０とコンタクト層４２の下部に配置されている。ドリフト層４６は、ボディ層４４の下部に配置されている。ドレイン層４８は、ドリフト層４６よりも高いｎ型不純物濃度を有している。ドレイン層４８は、ドリフト層４６の下部に配置されている。ドレイン層４８は、下面１２ｂにおいてドレイン電極２４にオーミック接触している。
【0022】
次に、実施形態における半導体装置１０の製造方法について説明する。なお、実施形態の製造方法は、ソース電極２２の形成方法に特徴を有するので、以下ではソース電極２２の形成方法について説明する。
【0023】
（ウエハ準備工程）
まず、図２に示すウエハ１１を準備する。ウエハ１１は、半導体基板１２とゲート電極１８と層間絶縁層２０を有している。ゲート電極１８は、トレンチ１４内に配置されている。層間絶縁層２０は、ゲート電極１８の上面とその周辺の上面１２ａを覆っている。層間絶縁層２０は、上面１２ａ上において間隔を開けて配置されている。層間絶縁層２０が設けられていない範囲では、上面１２ａが露出している。以下では、図２の状態（すなわち、ソース電極２２の形成前の状態）において、層間絶縁層２０が露出している領域を被覆部８０といい、上面１２ａが露出している領域を開口部８２という。半導体基板１２内には、ソース層４０、コンタクト層４２、ボディ層４４、及び、ドリフト層４６が設けられている。ソース層４０とコンタクト層４２は、開口部８２内において上面１２ａに露出している。ソース層４０とコンタクト層４２は、後工程で形成されるシリサイド層２２ａに対してオーミック接触可能な程度に高い不純物濃度を有している。層間絶縁層２０は、半導体基板１２の上面１２ａから上側に突出するように設けられている。したがって、層間絶縁層２０の上面は、半導体基板１２の上面１２ａよりも上側に配置されている。このため、開口部８２内の上面と１２ａと層間絶縁層２０の上面の間に段差が設けられている。すなわち、開口部８２と被覆部８０の境界に段差が設けられている。
まず、図２に示すウエハ１１を準備する。ウエハ１１は、半導体基板１２とゲート電極１８と層間絶縁層２０を有している。ゲート電極１８は、トレンチ１４内に配置されている。層間絶縁層２０は、ゲート電極１８の上面とその周辺の上面１２ａを覆っている。層間絶縁層２０は、上面１２ａ上において間隔を開けて配置されている。層間絶縁層２０が設けられていない範囲では、上面１２ａが露出している。以下では、図２の状態（すなわち、ソース電極２２の形成前の状態）において、層間絶縁層２０が露出している領域を被覆部８０といい、上面１２ａが露出している領域を開口部８２という。半導体基板１２内には、ソース層４０、コンタクト層４２、ボディ層４４、及び、ドリフト層４６が設けられている。ソース層４０とコンタクト層４２は、開口部８２内において上面１２ａに露出している。ソース層４０とコンタクト層４２は、後工程で形成されるシリサイド層２２ａに対してオーミック接触可能な程度に高い不純物濃度を有している。層間絶縁層２０は、半導体基板１２の上面１２ａから上側に突出するように設けられている。したがって、層間絶縁層２０の上面は、半導体基板１２の上面１２ａよりも上側に配置されている。このため、開口部８２内の上面と１２ａと層間絶縁層２０の上面の間に段差が設けられている。すなわち、開口部８２と被覆部８０の境界に段差が設けられている。
【0024】
（シリコン含有層形成工程）
次に、図３に示すように、被覆部８０と開口部８２に跨る範囲にＣＶＤ（chemical vapor deposition）によってシリコン含有層８４を形成する。本実施形態では、シリコン含有層８４はポリシリコンによって構成されている。但し、シリコン含有層８４は、後述するシリサイド層形成工程においてシリサイド化する材料であれば、どのような材料によって構成されていてもよい。例えば、シリコン含有層８４は、単結晶シリコン、アモルファスシリコン、ＳｉＣ等によって構成されていてもよい。シリコン含有層８４は、開口部８２内で上面１２ａ（すなわち、ソース層４０とコンタクト層４２）に接するように形成される。また、シリコン含有層８４は、層間絶縁層２０の上面と側面を覆うように形成される。シリコン含有層８４は比較的高い被覆率で形成することが可能であるので、半導体基板１２と層間絶縁層２０の境界部にも適切にシリコン含有層８４が形成される。シリコン含有層８４は、層間絶縁層２０の側面を覆う部分の厚さＴ２が開口部８２内で上面１２ａを覆う部分の厚さＴ１よりも薄くなるように形成される。また、シリコン含有層８４は、層間絶縁層２０の側面を覆う部分の厚さＴ２が層間絶縁層２０の上面を覆う部分の厚さＴ３よりも薄くなるように形成される。また、シリコン含有層８４は、厚さＴ１がソース層４０とコンタクト層４２の厚さＴ４よりも薄くなるように形成される。
次に、図３に示すように、被覆部８０と開口部８２に跨る範囲にＣＶＤ（chemical vapor deposition）によってシリコン含有層８４を形成する。本実施形態では、シリコン含有層８４はポリシリコンによって構成されている。但し、シリコン含有層８４は、後述するシリサイド層形成工程においてシリサイド化する材料であれば、どのような材料によって構成されていてもよい。例えば、シリコン含有層８４は、単結晶シリコン、アモルファスシリコン、ＳｉＣ等によって構成されていてもよい。シリコン含有層８４は、開口部８２内で上面１２ａ（すなわち、ソース層４０とコンタクト層４２）に接するように形成される。また、シリコン含有層８４は、層間絶縁層２０の上面と側面を覆うように形成される。シリコン含有層８４は比較的高い被覆率で形成することが可能であるので、半導体基板１２と層間絶縁層２０の境界部にも適切にシリコン含有層８４が形成される。シリコン含有層８４は、層間絶縁層２０の側面を覆う部分の厚さＴ２が開口部８２内で上面１２ａを覆う部分の厚さＴ１よりも薄くなるように形成される。また、シリコン含有層８４は、層間絶縁層２０の側面を覆う部分の厚さＴ２が層間絶縁層２０の上面を覆う部分の厚さＴ３よりも薄くなるように形成される。また、シリコン含有層８４は、厚さＴ１がソース層４０とコンタクト層４２の厚さＴ４よりも薄くなるように形成される。
【0025】
（金属層形成工程）
次に、図４に示すように、被覆部８０と開口部８２に跨る範囲に金属層８６を形成する。本実施形態では、金属層８６はニッケルにより構成されている。但し、金属層８６は、シリサイド化する金属であれば、どのような金属によって構成されていてもよい。例えば、金属層８６は、チタン、クロム、コバルト、モリブデン、パラジウム、タングステン、プラチナ等によって構成されていてもよい。金属層８６は、被覆部８０と開口部８２に跨る範囲においてシリコン含有層８４の表面全体に接するように形成される。金属層８６は、開口部８２内に形成される金属層８６の厚さＴ５が開口部８２内のシリコン含有層８４の厚さＴ１以上となるように形成される。
次に、図４に示すように、被覆部８０と開口部８２に跨る範囲に金属層８６を形成する。本実施形態では、金属層８６はニッケルにより構成されている。但し、金属層８６は、シリサイド化する金属であれば、どのような金属によって構成されていてもよい。例えば、金属層８６は、チタン、クロム、コバルト、モリブデン、パラジウム、タングステン、プラチナ等によって構成されていてもよい。金属層８６は、被覆部８０と開口部８２に跨る範囲においてシリコン含有層８４の表面全体に接するように形成される。金属層８６は、開口部８２内に形成される金属層８６の厚さＴ５が開口部８２内のシリコン含有層８４の厚さＴ１以上となるように形成される。
【0026】
（シリサイド層形成工程）
次に、ウエハ１１を熱処理することによって、金属層８６とシリコン含有層８４を反応させる。これによって、図５に示すように、被覆部８０と開口部８２に跨る範囲にシリサイド層２２ａを形成する。熱処理前（すなわち、図４の状態）では開口部８２内において金属層８６の厚さＴ５がシリコン含有層８４の厚さＴ１以上であるので、熱処理によってシリコン含有層８４がその厚さ方向全体でシリサイド化する。開口部８２内では、シリサイド化反応は、シリコン含有層８４を介して半導体基板１２の内部まで進行する。このため、図５に示すように、開口部８２内では半導体基板１２の上面１２ａの位置が下側へ移動する。但し、熱処理前（すなわち、図４の状態）ではシリコン含有層８４の厚さＴ１がソース層４０とコンタクト層４２の厚さＴ４よりも薄いので、図５に示すようにシリサイド層２２ａの下部にはソース層４０とコンタクト層４２が残存する。開口部８２内では、シリサイド層２２ａはソース層４０とコンタクト層４２に対してオーミック接触する。また、層間絶縁層２０の表面にも、シリサイド層２２ａが形成される。熱処理前（すなわち、図４の状態）では層間絶縁層２０の側面においてシリコン含有層８４の厚さＴ２が薄いので、図５に示すように層間絶縁層２０の側面に形成されるシリサイド層２２ａの厚さＴ１１は、層間絶縁層２０の上面上に形成されるシリサイド層２２ａの厚さＴ１２及び上面１２ａ上に形成されるシリサイド層２２ａの厚さＴ１３よりも薄い。また、シリサイド層２２ａの表面には、未反応の金属層８６（すなわち、シリサイド化しなかった金属層８６）が残存する。
次に、ウエハ１１を熱処理することによって、金属層８６とシリコン含有層８４を反応させる。これによって、図５に示すように、被覆部８０と開口部８２に跨る範囲にシリサイド層２２ａを形成する。熱処理前（すなわち、図４の状態）では開口部８２内において金属層８６の厚さＴ５がシリコン含有層８４の厚さＴ１以上であるので、熱処理によってシリコン含有層８４がその厚さ方向全体でシリサイド化する。開口部８２内では、シリサイド化反応は、シリコン含有層８４を介して半導体基板１２の内部まで進行する。このため、図５に示すように、開口部８２内では半導体基板１２の上面１２ａの位置が下側へ移動する。但し、熱処理前（すなわち、図４の状態）ではシリコン含有層８４の厚さＴ１がソース層４０とコンタクト層４２の厚さＴ４よりも薄いので、図５に示すようにシリサイド層２２ａの下部にはソース層４０とコンタクト層４２が残存する。開口部８２内では、シリサイド層２２ａはソース層４０とコンタクト層４２に対してオーミック接触する。また、層間絶縁層２０の表面にも、シリサイド層２２ａが形成される。熱処理前（すなわち、図４の状態）では層間絶縁層２０の側面においてシリコン含有層８４の厚さＴ２が薄いので、図５に示すように層間絶縁層２０の側面に形成されるシリサイド層２２ａの厚さＴ１１は、層間絶縁層２０の上面上に形成されるシリサイド層２２ａの厚さＴ１２及び上面１２ａ上に形成されるシリサイド層２２ａの厚さＴ１３よりも薄い。また、シリサイド層２２ａの表面には、未反応の金属層８６（すなわち、シリサイド化しなかった金属層８６）が残存する。
【0027】
なお、他の実施形態においては、シリサイド層２２ａの表面に未反応の金属層８６が残存しなくてもよい。また、他の実施形態においては、図６に示すように、層間絶縁層２０とシリサイド層２２ａの間に未反応のシリコン含有層８４が残存してもよい。
【0028】
（金属層除去工程）
次に、図７に示すように、エッチングによって未反応の金属層８６を除去する。これにより、シリサイド層２２ａの表面全体が露出する。なお、シリサイド層形成工程において未反応の金属層８６が残存しない場合には、金属層除去工程を省略できる。
次に、図７に示すように、エッチングによって未反応の金属層８６を除去する。これにより、シリサイド層２２ａの表面全体が露出する。なお、シリサイド層形成工程において未反応の金属層８６が残存しない場合には、金属層除去工程を省略できる。
【0029】
（バリアメタル層形成工程）
次に、図８に示すように、被覆部８０と開口部８２に跨る範囲にバリアメタル層２２ｂを形成する。例えば、バリアメタル層２２ｂは、窒化チタン、モリブデン等によって構成されていてもよい。バリアメタル層２２ｂは、被覆部８０と開口部８２に跨る範囲においてシリサイド層２２ａの表面全体に接するように形成される。
次に、図８に示すように、被覆部８０と開口部８２に跨る範囲にバリアメタル層２２ｂを形成する。例えば、バリアメタル層２２ｂは、窒化チタン、モリブデン等によって構成されていてもよい。バリアメタル層２２ｂは、被覆部８０と開口部８２に跨る範囲においてシリサイド層２２ａの表面全体に接するように形成される。
【0030】
図９は、比較例のバリアメタル層形成工程を示している。図９では、半導体基板１２の上面１２ａにシリサイド層２２ａが形成されている一方で、層間絶縁層２０の表面にシリサイド層２２ａが形成されていない。したがって、図９の場合では、開口部８２内ではシリサイド層２２ａを下地としてバリアメタル層２２ｂが成長し、被覆部８０内では層間絶縁層２０を下地としてバリアメタル層２２ｂが成長する。シリサイド層２２ａを下地として成長するバリアメタル層２２ｂと層間絶縁層２０を下地としてバリアメタル層２２ｂの間では、結晶性と面方向に差が生じる。したがって、シリサイド層２２ａと層間絶縁層２０の境界部においてバリアメタル層２２ｂが形成不良となり、当該境界部にバリアメタル層２２ｂの断絶部２８が形成される。特に、図９では、シリサイド層２２ａと層間絶縁層２０の境界部に段差が設けられているので、当該境界部においてバリアメタル層２２ｂが形成不良となり易い。
【0031】
これに対し、実施形態の製造方法では、開口部８２と被覆部８０に跨る範囲全体においてシリサイド層２２ａが露出しているので、図８に示すように開口部８２と被覆部８０に跨る範囲全体に好適にバリアメタル層２２ｂを形成することができる。すなわち、開口部８２と被覆部８０の境界においてバリアメタル層２２ｂの形成不良を防止できる。
【0032】
（電極層形成工程）
次に、図１０に示すように、被覆部８０と開口部８２に跨る範囲に電極層２２ｃを形成する。電極層２２ｃは、金属により構成されている。例えば、電極層２２ｃは、アルミニウム、銅等によって構成されていてもよい。電極層２２ｃは、被覆部８０と開口部８２に跨る範囲においてバリアメタル層２２ｂの表面全体に接するように形成される。バリアメタル層２２ｂに破断部が存在しないので、バリアメタル層２２ｂによって材料の相互拡散を適切に防止でき、半導体装置１０の信頼性の低下を防止することができる。また、層間絶縁層２０の側面においてシリサイド層２２ａの厚さＴ１１（図５参照）が薄いので、開口部８２内の空間が広く、開口部８２内に適切に電極層２２ｃを成長させることができる。したがって、開口部８２内においてボイドの発生を抑制できる。
次に、図１０に示すように、被覆部８０と開口部８２に跨る範囲に電極層２２ｃを形成する。電極層２２ｃは、金属により構成されている。例えば、電極層２２ｃは、アルミニウム、銅等によって構成されていてもよい。電極層２２ｃは、被覆部８０と開口部８２に跨る範囲においてバリアメタル層２２ｂの表面全体に接するように形成される。バリアメタル層２２ｂに破断部が存在しないので、バリアメタル層２２ｂによって材料の相互拡散を適切に防止でき、半導体装置１０の信頼性の低下を防止することができる。また、層間絶縁層２０の側面においてシリサイド層２２ａの厚さＴ１１（図５参照）が薄いので、開口部８２内の空間が広く、開口部８２内に適切に電極層２２ｃを成長させることができる。したがって、開口部８２内においてボイドの発生を抑制できる。
【0033】
なお、上述した実施形態では、層間絶縁層２０が上面１２ａから上側に突出していた。しかしながら、図１１に示すように、層間絶縁層２０の上面が半導体基板１２の上面１２ａと同一の高さに配置されていてもよい。また、図１２に示すように、層間絶縁層２０の上面が半導体基板１２の上面１２ａよりも下側（すなわち、トレンチ１４の内部）に配置されていてもよい。図１１、１２のウエハを使用する場合でも、本明細書に開示の製造方法によれば、被覆部８０と開口部８２との境界部上におけるバリアメタルの形成不良を防止できる。
【0034】
また、上述した実施形態では、トレンチ型ゲート電極の上部にソース電極２２を製造する場合について説明した。しかしながら、図１３に示すようなプレーナ型ゲート電極の上部にソース電極２２を形成する場合に、本明細書に開示の製造方法を使用してもよい。
【0035】
また、上述した実施形態では、ＭＯＳＦＥＴの製造工程について説明したが、ＩＧＢＴ（insulated gat bipolar transistor）の製造工程において本明細書に開示の製造方法を使用してもよい。また、上述した実施形態では、層間絶縁層２０がソース電極２２とゲート電極１８の間を絶縁する層間絶縁層であったが、層間絶縁層は半導体基板の表面に設けられている層間絶縁層であれば、どのような層間絶縁層であってもよい。したがって、本明細書に開示の製造方法は、スイッチング素子だけでなく、ダイオード等の他の半導体装置の製造に使用されてもよい。
【0036】
以下に、本明細書に開示の技術の構成を列記する。
（構成１）
半導体装置の製造方法であって、
シリコンを含有する半導体によって構成された半導体基板と前記半導体基板の表面を覆う層間絶縁層とを有するウエハであって、前記層間絶縁層が露出している被覆部と前記半導体基板の前記表面が露出している開口部とが設けられている前記ウエハを準備する工程と、
前記被覆部と前記開口部に跨る範囲に、前記半導体基板と前記層間絶縁層に接するシリコン含有層を形成する工程と、
前記被覆部と前記開口部に跨る範囲に、前記シリコン含有層に接する金属層を形成する工程と、
熱処理によって前記金属層と前記シリコン含有層を反応させることによって、前記被覆部と前記開口部に跨る範囲に分布するとともに前記開口部内において前記半導体基板に接するシリサイド層を形成する工程と、
前記被覆部と前記開口部に跨る範囲に、前記シリサイド層に接するバリアメタル層を形成する工程と、
前記被覆部と前記開口部に跨る範囲に、前記バリアメタル層に接する電極層を形成する工程、
を有する製造方法。
（構成２）
前記シリサイド層を形成する前記工程において、前記シリサイド層の表面に未反応の前記金属層が残存し、
前記バリアメタル層を形成する工程の前に、未反応の前記金属層を除去する工程をさらに有する構成１に記載の製造方法。
（構成３）
前記ウエハを準備する前記工程において準備される前記ウエハの前記半導体基板が、前記開口部に露出するとともに前記シリサイド層に対してオーミック接触可能な不純物濃度を有する高濃度層を有し、
前記シリコン含有層を形成する前記工程では、前記半導体基板の前記表面に形成される前記シリコン含有層の厚さが前記高濃度層の厚さより薄い、
構成１または２に記載の製造方法。
（構成４）
前記金属層を形成する前記工程では、前記開口部内に形成される前記金属層の厚さが前記開口部内の前記シリコン含有層の厚さ以上である、構成１～３のいずれか一項に記載の製造方法。
（構成５）
前記ウエハを準備する前記工程において準備される前記ウエハにおいて、前記開口部と前記被覆部の境界に段差が設けられている、構成１～４のいずれか一項に記載の製造方法。
（構成６）
前記層間絶縁層が、前記半導体基板の前記表面から突出しており、
前記シリコン含有層を形成する前記工程では、前記層間絶縁層の側面に形成される前記シリコン含有層の厚さが、前記半導体基板の前記表面に形成される前記シリコン含有層の厚さよりも薄い、
構成５に記載の製造方法。
（構成１）
半導体装置の製造方法であって、
シリコンを含有する半導体によって構成された半導体基板と前記半導体基板の表面を覆う層間絶縁層とを有するウエハであって、前記層間絶縁層が露出している被覆部と前記半導体基板の前記表面が露出している開口部とが設けられている前記ウエハを準備する工程と、
前記被覆部と前記開口部に跨る範囲に、前記半導体基板と前記層間絶縁層に接するシリコン含有層を形成する工程と、
前記被覆部と前記開口部に跨る範囲に、前記シリコン含有層に接する金属層を形成する工程と、
熱処理によって前記金属層と前記シリコン含有層を反応させることによって、前記被覆部と前記開口部に跨る範囲に分布するとともに前記開口部内において前記半導体基板に接するシリサイド層を形成する工程と、
前記被覆部と前記開口部に跨る範囲に、前記シリサイド層に接するバリアメタル層を形成する工程と、
前記被覆部と前記開口部に跨る範囲に、前記バリアメタル層に接する電極層を形成する工程、
を有する製造方法。
（構成２）
前記シリサイド層を形成する前記工程において、前記シリサイド層の表面に未反応の前記金属層が残存し、
前記バリアメタル層を形成する工程の前に、未反応の前記金属層を除去する工程をさらに有する構成１に記載の製造方法。
（構成３）
前記ウエハを準備する前記工程において準備される前記ウエハの前記半導体基板が、前記開口部に露出するとともに前記シリサイド層に対してオーミック接触可能な不純物濃度を有する高濃度層を有し、
前記シリコン含有層を形成する前記工程では、前記半導体基板の前記表面に形成される前記シリコン含有層の厚さが前記高濃度層の厚さより薄い、
構成１または２に記載の製造方法。
（構成４）
前記金属層を形成する前記工程では、前記開口部内に形成される前記金属層の厚さが前記開口部内の前記シリコン含有層の厚さ以上である、構成１～３のいずれか一項に記載の製造方法。
（構成５）
前記ウエハを準備する前記工程において準備される前記ウエハにおいて、前記開口部と前記被覆部の境界に段差が設けられている、構成１～４のいずれか一項に記載の製造方法。
（構成６）
前記層間絶縁層が、前記半導体基板の前記表面から突出しており、
前記シリコン含有層を形成する前記工程では、前記層間絶縁層の側面に形成される前記シリコン含有層の厚さが、前記半導体基板の前記表面に形成される前記シリコン含有層の厚さよりも薄い、
構成５に記載の製造方法。
【0037】
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
【符号の説明】
【0038】
１２：半導体基板、２０：層間絶縁層、２２：ソース電極、２２ａ：シリサイド層、２２ｂ：バリアメタル層、２２ｃ：電極層、４０：ソース層、４２：コンタクト層、８０：被覆部、８２：開口部、８４：シリコン含有層、８６：金属層
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】