知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025026536
(43)【公開日】2025-02-21
(54)【発明の名称】半導体装置の作製方法
(51)【国際特許分類】
H10D 30/67 20250101AFI20250214BHJP
H10D 30/01 20250101ALI20250214BHJP
H01L 21/268 20060101ALI20250214BHJP
H01L 21/428 20060101ALI20250214BHJP
H10B 12/00 20230101ALI20250214BHJP
H10B 41/70 20230101ALI20250214BHJP
H10B 80/00 20230101ALI20250214BHJP
【ＦＩ】
H01L29/78 618B
H01L29/78 618A
H01L29/78 619A
H01L21/268 Z
H01L21/428
H10B12/00 621Z
H10B12/00 671B
H10B12/00 671C
H10B12/00 671Z
H10B12/00 801
H10B41/70
H10B80/00
【審査請求】有
【請求項の数】1
【出願形態】ＯＬ
(21)【出願番号】P 2024212021
(22)【出願日】2024-12-05
(62)【分割の表示】P 2021525403の分割
【原出願日】2020-06-02
(31)【優先権主張番号】P 2019111337
(32)【優先日】2019-06-14
(33)【優先権主張国・地域又は機関】JP
(31)【優先権主張番号】P 2019156743
(32)【優先日】2019-08-29
(33)【優先権主張国・地域又は機関】JP
(31)【優先権主張番号】P 2019165482
(32)【優先日】2019-09-11
(33)【優先権主張国・地域又は機関】JP
(31)【優先権主張番号】P 2019183633
(32)【優先日】2019-10-04
(33)【優先権主張国・地域又は機関】JP
(31)【優先権主張番号】P 2019239534
(32)【優先日】2019-12-27
(33)【優先権主張国・地域又は機関】JP
(31)【優先権主張番号】P 2020050342
(32)【優先日】2020-03-20
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】000153878
【氏名又は名称】株式会社半導体エネルギー研究所
(72)【発明者】
【氏名】山崎 舜平
(72)【発明者】
【氏名】澤井 寛美
(72)【発明者】
【氏名】駒形 大樹
(72)【発明者】
【氏名】神保 安弘
(72)【発明者】
【氏名】奥野 直樹
(72)【発明者】
【氏名】小松 良寛
(72)【発明者】
【氏名】安藤 元晴
(72)【発明者】
【氏名】森若 智昭
(72)【発明者】
【氏名】森谷 幸司
(72)【発明者】
【氏名】石川 純
(57)【要約】
【課題】トランジスタ特性のばらつきが少ない半導体装置を提供する。
【解決手段】半導体膜と、半導体膜上の一対の遮蔽膜と、半導体膜上に位置し、且つ一対の遮蔽膜の間に設けられる絶縁膜と、を有し、半導体膜は、一対のｎ型領域と、一対のｎ型領域の間に設けられるｉ型領域と、を有し、ｎ型領域は、遮蔽膜と重畳し、ｉ型領域は、絶縁膜と重畳する。
【選択図】図１
【解決手段】半導体膜と、半導体膜上の一対の遮蔽膜と、半導体膜上に位置し、且つ一対の遮蔽膜の間に設けられる絶縁膜と、を有し、半導体膜は、一対のｎ型領域と、一対のｎ型領域の間に設けられるｉ型領域と、を有し、ｎ型領域は、遮蔽膜と重畳し、ｉ型領域は、絶縁膜と重畳する。
【選択図】図１
【特許請求の範囲】
【請求項1】
半導体膜を形成する第１の工程と、
前記半導体膜上に遮蔽膜を形成する第２の工程と、
前記半導体膜および前記遮蔽膜を島状に加工する第３の工程と、
前記半導体膜、及び前記遮蔽膜上に酸化物絶縁膜を形成する第４の工程と、
前記酸化物絶縁膜、及び前記遮蔽膜を加工し、前記半導体膜に達する開口部を形成する第５の工程と、
前記半導体膜、前記遮蔽膜、及び前記酸化物絶縁膜に対して加熱処理を行う第６の工程と、
前記開口部を覆うように、酸化シリコンを含む第１の絶縁膜を形成する第７の工程と、
前記第１の絶縁膜を介して、前記半導体膜にマイクロ波を照射する第８の工程と、
前記第１の絶縁膜上に、酸化ハフニウムを含む第２の絶縁膜をＡＬＤ法で形成する第９の工程と、有し、
前記マイクロ波の照射は、少なくとも酸素を含む雰囲気下で行われ、且つ１００℃以上７５０℃以下の温度範囲で行われ、
前記加熱処理は、第１の加熱処理と、第２の加熱処理と、を有し、
前記第１の加熱処理は、酸素雰囲気下にて、３００℃以上５００℃以下の範囲で行われ、
前記第２の加熱処理は、窒素雰囲気下にて、３００℃以上５００℃以下の範囲で行われ、
前記第１の加熱処理は、前記第２の加熱処理よりも長時間行われ、
前記半導体膜は、インジウム酸化物を有する、
半導体装置の作製方法。
前記半導体膜上に遮蔽膜を形成する第２の工程と、
前記半導体膜および前記遮蔽膜を島状に加工する第３の工程と、
前記半導体膜、及び前記遮蔽膜上に酸化物絶縁膜を形成する第４の工程と、
前記酸化物絶縁膜、及び前記遮蔽膜を加工し、前記半導体膜に達する開口部を形成する第５の工程と、
前記半導体膜、前記遮蔽膜、及び前記酸化物絶縁膜に対して加熱処理を行う第６の工程と、
前記開口部を覆うように、酸化シリコンを含む第１の絶縁膜を形成する第７の工程と、
前記第１の絶縁膜を介して、前記半導体膜にマイクロ波を照射する第８の工程と、
前記第１の絶縁膜上に、酸化ハフニウムを含む第２の絶縁膜をＡＬＤ法で形成する第９の工程と、有し、
前記マイクロ波の照射は、少なくとも酸素を含む雰囲気下で行われ、且つ１００℃以上７５０℃以下の温度範囲で行われ、
前記加熱処理は、第１の加熱処理と、第２の加熱処理と、を有し、
前記第１の加熱処理は、酸素雰囲気下にて、３００℃以上５００℃以下の範囲で行われ、
前記第２の加熱処理は、窒素雰囲気下にて、３００℃以上５００℃以下の範囲で行われ、
前記第１の加熱処理は、前記第２の加熱処理よりも長時間行われ、
前記半導体膜は、インジウム酸化物を有する、
半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の一態様は、トランジスタ、半導体装置、および電子機器に関する。または、本発明の一態様は、半導体装置の作製方法に関する。または、本発明の一態様は、半導体ウエハ、およびモジュールに関する。
【0002】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、電子機器などは、半導体装置を有すると言える場合がある。
【0003】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
【背景技術】
【0004】
近年、半導体装置の開発が進められ、特にＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）やＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やメモリの開発が顕著に進められている。ＣＰＵは、半導体ウエハから切り離された半導体集積回路（少なくともトランジスタ及びメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
【0005】
ＬＳＩやＣＰＵやメモリなどの半導体回路（ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップ）は、回路基板、例えばプリント配線板に実装され、様々な電子機器の部品の一つとして用いられる。
【0006】
また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
【0007】
また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照。）。また、例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用して、長期にわたり記憶内容を保持することができる記憶装置などが、開示されている（特許文献２参照。）。
【0008】
また、近年では電子機器の小型化、軽量化に伴い、集積回路のさらなる高密度化への要求が高まっている。また、集積回路を含む半導体装置の生産性の向上が求められている。
【先行技術文献】
【特許文献】
【0009】
【特許文献1】特開２０１２－２５７１８７号公報
【特許文献2】特開２０１１－１５１３８３号公報
【発明の概要】
【発明が解決しようとする課題】
【0010】
本発明の一態様は、トランジスタ特性のばらつきが少ない半導体装置を提供することを課題の一とする。または、本発明の一態様は、信頼性が良好な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、オン電流が大きい半導体装置を提供することを課題の一つとする。または、本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、低消費電力の半導体装置を提供することを課題の一つとする。
【0011】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【0012】
本発明の一態様は、半導体膜と、半導体膜上の一対の遮蔽膜と、半導体膜上に位置し、且つ一対の遮蔽膜の間に設けられる絶縁膜と、を有し、半導体膜は、一対のｎ型領域と、一対のｎ型領域の間に設けられるｉ型領域と、を有し、ｎ型領域は、遮蔽膜と重畳し、ｉ型領域は、絶縁膜と重畳する、半導体装置である。
【0013】
本発明の他の一態様は、半導体膜と、半導体膜上の一対の遮蔽膜と、一対の遮蔽膜上の保護膜と、半導体膜上に位置し、且つ一対の遮蔽膜の間に設けられる絶縁膜と、を有し、半導体膜は、一対のｎ型領域と、一対のｎ型領域の間に設けられるｉ型領域と、を有し、ｎ型領域は、遮蔽膜と重畳し、ｉ型領域は、絶縁膜と重畳する、半導体装置である。
【0014】
上記において、保護膜は、アルミニウムと、酸素とを有する、ことが好ましい。また、上記において、遮蔽膜は、３００ＭＨｚ以上３００ＧＨｚ以下の電磁波を遮蔽する機能を有する、ことが好ましい。また、上記において、遮蔽膜は、タンタルと、窒素と、を有する、ことが好ましい。
【0015】
上記において、ｉ型領域は、キャリア濃度が１×１０－９ｃｍ－３以上１×１０１７ｃｍ－３未満であり、ｎ型領域は、キャリア濃度が１×１０１７ｃｍ－３以上１×１０２１ｃｍ－３以下である、ことが好ましい。また、上記において、半導体膜は、金属酸化物である、ことが好ましい。また、上記において、半導体膜は、Ｉｎ、Ｇａ、またはＺｎの中から選ばれるいずれか一または複数である、ことが好ましい。また、上記において、絶縁膜は、シリコンと、酸素と、を有する、ことが好ましい。
【0016】
本発明の他の一態様は、半導体膜を形成する第１の工程と、半導体膜上に遮蔽膜を形成する第２の工程と、半導体膜および遮蔽膜を島状に加工する第３の工程と、半導体膜、及び遮蔽膜上に酸化物絶縁膜を形成する第４の工程と、酸化物絶縁膜、及び遮蔽膜を加工し、半導体膜に達する開口部を形成する第５の工程と、半導体膜、遮蔽膜、及び酸化物絶縁膜に対して加熱処理を行う第６の工程と、開口部を覆うように、絶縁膜を形成する第７の工程と、絶縁膜を介して、半導体膜にマイクロ波を照射する第８の工程と、を有し、マイクロ波の照射は、少なくとも酸素を含む雰囲気下で行われ、且つ１００℃以上７５０℃以下の温度範囲で行われる、半導体装置の作製方法である。
【0017】
上記において、マイクロ波の照射は、３００℃以上５００℃以下の温度範囲で行われる、ことが好ましい。また、上記において、マイクロ波の照射は、３００Ｐａ以上７００Ｐａ以下の圧力範囲で行われる、ことが好ましい。
【0018】
上記において、加熱処理は、第１の加熱処理と、第２の加熱処理と、を有し、第１の加熱処理は、酸素雰囲気下にて、３００℃以上５００℃以下の範囲で行われ、第２の加熱処理は、窒素雰囲気下にて、３００℃以上５００℃以下の範囲で行われる、ことが好ましい。また、上記において、第１の加熱処理は、第２の加熱処理よりも長時間行われる、ことが好ましい。
【0019】
上記において、絶縁膜は、プラズマ化学気相成長法または原子層堆積法を用いて形成される、ことが好ましい。
また、上記において、半導体膜は、金属酸化物を有し、金属酸化物は、Ｉｎ、Ｇａ、またはＺｎの中から選ばれるいずれか一または複数を有し、金属酸化物は、スパッタリング法、原子層堆積法、または有機金属化学気相成長法を用いて形成される、ことが好ましい。
また、上記において、半導体膜は、金属酸化物を有し、金属酸化物は、Ｉｎ、Ｇａ、またはＺｎの中から選ばれるいずれか一または複数を有し、金属酸化物は、スパッタリング法、原子層堆積法、または有機金属化学気相成長法を用いて形成される、ことが好ましい。
【0020】
上記において、第８の工程のあとに、さらに第９の工程を有し、第９の工程は、原子層堆積法にて、酸化ハフニウムを形成する、ことが好ましい。
【0021】
本発明の他の一態様は、基板上に酸化膜を成膜し、酸化膜の上に第１の導電膜を成膜し、酸化膜、および第１の導電膜を島状に加工して、酸化物、および第１の導電体を形成し、酸化物、および第１の導電体を覆って第１の絶縁体を形成し、第１の絶縁体の一部を除去して開口を形成し、当該開口に重畳して第１の導電体の一部を除去し、第２の導電体と第３の導電体を形成し、当該第２の導電体と当該第３の導電体の間の領域に酸化物を露出させ、酸化物の上面に接して、絶縁膜を成膜し、酸素を含む雰囲気でマイクロ波処理を行い、絶縁膜の上に第２の導電膜を成膜し、絶縁膜、および第２の導電膜に、第１の絶縁体の上面が露出するまで、ＣＭＰ処理を行って、第２の絶縁体、および第４の導電体を形成する、半導体装置の作製方法である。
【0022】
本発明の他の一態様は、基板上に酸化膜を成膜し、酸化膜の上に第１の導電膜を成膜し、酸化膜、および第１の導電膜を島状に加工して、酸化物、および第１の導電体を形成し、酸化物、および第１の導電体を覆って第１の絶縁体を形成し、第１の絶縁体の一部を除去して開口を形成し、当該開口に重畳して第１の導電体の一部を除去し、第２の導電体と第３の導電体を形成し、当該第２の導電体と当該第３の導電体の間の領域に酸化物を露出させ、酸素を含む雰囲気でマイクロ波処理を行い、酸化物の上面に接して、絶縁膜を成膜し、絶縁膜の上に第２の導電膜を成膜し、絶縁膜、および第２の導電膜に、第１の絶縁体の上面が露出するまで、ＣＭＰ処理を行って、第２の絶縁体、および第４の導電体を形成する、半導体装置の作製方法である。
【0023】
本発明の他の一態様は、基板上に酸化膜を成膜し、酸化膜の上に第１の導電膜を成膜し、酸化膜、および第１の導電膜を島状に加工して、酸化物、および第１の導電体を形成し、酸化物、および第１の導電体を覆って第１の絶縁体を形成し、第１の絶縁体の一部を除去して開口を形成し、当該開口に重畳して第１の導電体の一部を除去し、第２の導電体と第３の導電体を形成し、当該第２の導電体と当該第３の導電体の間の領域に酸化物を露出させ、酸素を含む雰囲気でマイクロ波処理を行い、酸化物の上面に接して、第１の絶縁膜をＰＥＡＬＤ法で成膜し、第１の絶縁膜の上面に接して、第２の絶縁膜を熱ＡＬＤ法で成膜し、第２の絶縁膜の上に第２の導電膜を成膜し、第１の絶縁膜、第２の絶縁膜、および第２の導電膜に、第１の絶縁体の上面が露出するまで、ＣＭＰ処理を行って、第２の絶縁体、第３の絶縁体および第４の導電体を形成し、第３の絶縁体は、第２の絶縁体よりも酸素を拡散させにくい、半導体装置の作製方法である。
【0024】
上記において、マイクロ波処理、第１の絶縁膜の成膜、第２の絶縁膜の成膜を、大気に暴露することなく、連続処理することが好ましい。また、上記において、第１の絶縁膜は、シリコンを含む酸化膜であり、第２の絶縁膜は、ハフニウムを含む酸化膜である、ことが好ましい。
【0025】
上記において、マイクロ波処理は、酸素を含む雰囲気で行い、酸素流量比が０％より大きく、１００％以下にしてもよい。また、上記において、マイクロ波処理は、酸素、およびアルゴンを含む雰囲気で行い、酸素流量比が１０％以上、４０％以下である、ことが好ましい。
【発明の効果】
【0026】
本発明の一態様により、トランジスタ特性のばらつきが少ない半導体装置を提供することができる。または、本発明の一態様により、信頼性が良好な半導体装置を提供することができる。または、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、オン電流が大きい半導体装置を提供することができる。または、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、低消費電力の半導体装置を提供することができる。
【0027】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【0028】
【発明を実施するための形態】
【0029】
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【0030】
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお、図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするため、図に反映しないことがある。また、図面において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
【0031】
また、特に上面図（「平面図」ともいう。）や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
【0032】
また、本明細書等において、第１、第２等として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
【0033】
また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
【0034】
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接的に接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に開示されているものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【0035】
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネルが形成される領域（以下、チャネル形成領域ともいう。）を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
【0036】
また、明細書や図面などの記載と異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには、ソースとドレインのそれぞれの機能が互いに入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができる場合がある。
【0037】
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネル形成領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネル形成領域における、いずれか一の値、最大値、最小値または平均値とする。
【0038】
チャネル幅とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネル形成領域における、チャネル長方向を基準として垂直方向のチャネル形成領域の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネル形成領域における、いずれか一の値、最大値、最小値または平均値とする。
【0039】
なお、本明細書等において、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう。）と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
【0040】
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【0041】
本明細書では、単にチャネル幅と記載した場合には、見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅などは、断面ＴＥＭ像などを解析することなどによって、値を決定することができる。
【0042】
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体の欠陥準位密度が高くなることや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。なお、水も不純物として機能する場合がある。また、例えば不純物の混入によって、酸化物半導体に酸素欠損（ＶＯ：ｏｘｙｇｅｎ ｖａｃａｎｃｙともいう）が形成される場合がある。
【0043】
なお、本明細書等において、酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多いものである。例えば、酸化窒化シリコンは、その組成として、窒素よりも酸素の含有量が多い。また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多いものである。例えば、窒化酸化シリコンは、その組成として、酸素よりも窒素の含有量が多い。
【0044】
また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換えることができる。また、「導電体」という用語を、導電膜または導電層と言い換えることができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることができる。
【0045】
また、本明細書等において、「平行」とは、二つの直線が－１０度以上１０度以下の角度で配置されている状態をいう。したがって、－５度以上５度以下の場合も含まれる。また、「概略平行」とは、二つの直線が－３０度以上３０度以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０度以上１００度以下の角度で配置されている状態をいう。したがって、８５度以上９５度以下の場合も含まれる。また、「概略垂直」とは、二つの直線が６０度以上１２０度以下の角度で配置されている状態をいう。
【0046】
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む。）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう。）などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳトランジスタと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
【0047】
また、本明細書等において、ノーマリーオフとは、ゲートに電位を印加しない、またはゲートに接地電位を与えたときに、トランジスタに流れるチャネル幅１μｍあたりのドレイン電流が、室温において１×１０－２０Ａ以下、８５℃において１×１０－１８Ａ以下、または１２５℃において１×１０－１６Ａ以下であることをいう。
【0048】
【0049】
＜半導体装置の構成例＞
図１Ａ乃至図１Ｄを用いて、トランジスタ２００を有する半導体装置の構成を説明する。図１Ａは、当該半導体装置の上面図である。また、図１Ｂ乃至図１Ｄは、当該半導体装置の断面図である。ここで、図１Ｂは、図１ＡにＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図１Ｃは、図１ＡにＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。また、図１Ｄは、図１ＡにＡ５－Ａ６の一点鎖線で示す部位の断面図である。なお、図１Ａの上面図では、図の明瞭化のために一部の要素を省いている。
図１Ａ乃至図１Ｄを用いて、トランジスタ２００を有する半導体装置の構成を説明する。図１Ａは、当該半導体装置の上面図である。また、図１Ｂ乃至図１Ｄは、当該半導体装置の断面図である。ここで、図１Ｂは、図１ＡにＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図１Ｃは、図１ＡにＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。また、図１Ｄは、図１ＡにＡ５－Ａ６の一点鎖線で示す部位の断面図である。なお、図１Ａの上面図では、図の明瞭化のために一部の要素を省いている。
【0050】
本発明の一態様の半導体装置は、基板（図示せず）上の絶縁体２１２と、絶縁体２１２上の絶縁体２１４と、絶縁体２１４上のトランジスタ２００と、トランジスタ２００上の絶縁体２８０と、絶縁体２８０上の絶縁体２８２と、絶縁体２８２上の絶縁体２８３と、を有する。絶縁体２１２、絶縁体２１４、絶縁体２８０、絶縁体２８２、および絶縁体２８３は層間膜として機能する。また、トランジスタ２００と電気的に接続し、プラグとして機能する導電体２４０（導電体２４０ａ、および導電体２４０ｂ）を有する。なお、プラグとして機能する導電体２４０の側面に接して絶縁体２４１（絶縁体２４１ａ、および絶縁体２４１ｂ）が設けられる。また、絶縁体２８３上、および導電体２４０上には、導電体２４０と電気的に接続し、配線として機能する導電体２４６（導電体２４６ａ、および導電体２４６ｂ）が設けられる。また、導電体２４６上、および絶縁体２８３上には、絶縁体２８６が設けられる。
【0051】
絶縁体２８０、絶縁体２８２、および絶縁体２８３の開口の内壁に接して絶縁体２４１ａが設けられ、絶縁体２４１ａの側面に接して導電体２４０ａの第１の導電体が設けられ、さらに内側に導電体２４０ａの第２の導電体が設けられている。また、絶縁体２８０、絶縁体２８２、および絶縁体２８３の開口の内壁に接して絶縁体２４１ｂが設けられ、絶縁体２４１ｂの側面に接して導電体２４０ｂの第１の導電体が設けられ、さらに内側に導電体２４０ｂの第２の導電体が設けられている。ここで、導電体２４０の上面の高さと、導電体２４６と重なる領域の、絶縁体２８３の上面の高さと、は同程度にできる。なお、トランジスタ２００では、導電体２４０の第１の導電体および導電体２４０の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２４０を単層、または３層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
【0052】
［トランジスタ２００］
図１Ａ乃至図１Ｄに示すように、トランジスタ２００は、絶縁体２１４上の絶縁体２１６と、絶縁体２１６に埋め込まれるように配置された導電体２０５（導電体２０５ａ、導電体２０５ｂ、および導電体２０５ｃ）と、絶縁体２１６上、および導電体２０５上の絶縁体２２２と、絶縁体２２２上の絶縁体２２４と、絶縁体２２４上の酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２４３（酸化物２４３ａ、および酸化物２４３ｂ）と、酸化物２４３ａ上の導電体２４２ａと、導電体２４２ａ上の絶縁体２７１ａと、絶縁体２７１ａ上の絶縁体２７３ａと、酸化物２４３ｂ上の導電体２４２ｂと、導電体２４２ｂ上の絶縁体２７１ｂと、絶縁体２７１ｂ上の絶縁体２７３ｂと、酸化物２３０ｂ上の絶縁体２５０と、絶縁体２５０上に位置し、酸化物２３０ｂの一部と重なる導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、酸化物２３０ｂの側面、酸化物２４３ａの側面および導電体２４２ａの側面に接する絶縁体２７２ａと、酸化物２３０ｂの側面、酸化物２４３ｂの側面および導電体２４２ｂの側面に接する絶縁体２７２ｂと、絶縁体２２４、絶縁体２７２ａ、絶縁体２７２ｂ、絶縁体２７３ａ、および絶縁体２７３ｂの上に配置される絶縁体２７５と、を有する。ここで、図１Ｂおよび図１Ｃに示すように、導電体２６０の上面は、絶縁体２５０の上面の少なくとも一部、および絶縁体２８０の上面の少なくとも一部と、高さが略一致するように配置される。また、絶縁体２８２は、導電体２６０、絶縁体２５０、および絶縁体２８０のそれぞれの上面の少なくとも一部と接する。
図１Ａ乃至図１Ｄに示すように、トランジスタ２００は、絶縁体２１４上の絶縁体２１６と、絶縁体２１６に埋め込まれるように配置された導電体２０５（導電体２０５ａ、導電体２０５ｂ、および導電体２０５ｃ）と、絶縁体２１６上、および導電体２０５上の絶縁体２２２と、絶縁体２２２上の絶縁体２２４と、絶縁体２２４上の酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２４３（酸化物２４３ａ、および酸化物２４３ｂ）と、酸化物２４３ａ上の導電体２４２ａと、導電体２４２ａ上の絶縁体２７１ａと、絶縁体２７１ａ上の絶縁体２７３ａと、酸化物２４３ｂ上の導電体２４２ｂと、導電体２４２ｂ上の絶縁体２７１ｂと、絶縁体２７１ｂ上の絶縁体２７３ｂと、酸化物２３０ｂ上の絶縁体２５０と、絶縁体２５０上に位置し、酸化物２３０ｂの一部と重なる導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、酸化物２３０ｂの側面、酸化物２４３ａの側面および導電体２４２ａの側面に接する絶縁体２７２ａと、酸化物２３０ｂの側面、酸化物２４３ｂの側面および導電体２４２ｂの側面に接する絶縁体２７２ｂと、絶縁体２２４、絶縁体２７２ａ、絶縁体２７２ｂ、絶縁体２７３ａ、および絶縁体２７３ｂの上に配置される絶縁体２７５と、を有する。ここで、図１Ｂおよび図１Ｃに示すように、導電体２６０の上面は、絶縁体２５０の上面の少なくとも一部、および絶縁体２８０の上面の少なくとも一部と、高さが略一致するように配置される。また、絶縁体２８２は、導電体２６０、絶縁体２５０、および絶縁体２８０のそれぞれの上面の少なくとも一部と接する。
【0053】
なお、以下において、酸化物２３０ａと酸化物２３０ｂをまとめて酸化物２３０と呼ぶ場合がある。また、絶縁体２７１ａと絶縁体２７１ｂをまとめて絶縁体２７１と呼ぶ場合がある。また、絶縁体２７２ａと絶縁体２７２ｂをまとめて絶縁体２７２と呼ぶ場合がある。また、絶縁体２７３ａと絶縁体２７３ｂをまとめて絶縁体２７３と呼ぶ場合がある。また、導電体２４２ａと導電体２４２ｂをまとめて導電体２４２と呼ぶ場合がある。
【0054】
絶縁体２８０および絶縁体２７５には、酸化物２３０ｂに達する開口が設けられる。当該開口内に、絶縁体２５０、および導電体２６０が配置されている。また、トランジスタ２００のチャネル長方向において、絶縁体２７１ａ、絶縁体２７３ａ、導電体２４２ａおよび酸化物２４３ａと、絶縁体２７１ｂ、絶縁体２７３ｂ、導電体２４２ｂおよび酸化物２４３ｂと、の間に導電体２６０、および絶縁体２５０が設けられている。絶縁体２５０は、導電体２６０の側面と接する領域と、導電体２６０の底面と接する領域と、を有する。
【0055】
酸化物２３０は、絶縁体２２４の上に配置された酸化物２３０ａと、酸化物２３０ａの上に配置された酸化物２３０ｂと、を有することが好ましい。酸化物２３０ｂの下に酸化物２３０ａを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。
【0056】
なお、トランジスタ２００では、酸化物２３０が、酸化物２３０ａ、および酸化物２３０ｂの２層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物２３０ｂの単層、または３層以上の積層構造を設ける構成にしてもよいし、酸化物２３０ａ、および酸化物２３０ｂのそれぞれが積層構造を有していてもよい。
【0057】
導電体２６０は、第１のゲート（トップゲートともいう。）電極として機能し、導電体２０５は、第２のゲート（バックゲートともいう。）電極として機能する。また、絶縁体２５０は、第１のゲート絶縁体として機能し、絶縁体２２４は、第２のゲート絶縁体として機能する。また、導電体２４２ａは、ソースまたはドレインの一方として機能し、導電体２４２ｂは、ソースまたはドレインの他方として機能する。また、酸化物２３０の導電体２６０と重畳する領域の少なくとも一部はチャネル形成領域として機能する。
【0058】
ここで、図１Ｂにおけるチャネル形成領域近傍の拡大図を図２に示す。図２に示すように、酸化物２３０ｂは、トランジスタ２００のチャネル形成領域として機能する領域２３０ｂｃと、領域２３０ｂｃを挟むように設けられ、ソース領域またはドレイン領域として機能する、一対の領域２３０ｂａおよび領域２３０ｂｂと、を有する。領域２３０ｂｃは、少なくとも一部が導電体２６０と重畳している。言い換えると、領域２３０ｂｃは、一対の導電体２４２ａと導電体２４２ｂの間の領域に設けられている。領域２３０ｂａは、導電体２４２ａに重畳して設けられており、領域２３０ｂｂは、導電体２４２ｂに重畳して設けられている。
【0059】
チャネル形成領域として機能する領域２３０ｂｃは、領域２３０ｂａおよび領域２３０ｂｂよりも、酸素欠損が少なく、または不純物濃度が低いため、キャリア濃度が低い高抵抗領域である。また、ソース領域またはドレイン領域として機能する領域２３０ｂａおよび領域２３０ｂｂは、酸素欠損が多く、または水素、窒素、金属元素などの不純物濃度が高い、ことでキャリア濃度が増加し、低抵抗化した領域である。すなわち、領域２３０ｂａおよび領域２３０ｂｂは、領域２３０ｂｃと比較して、キャリア濃度が高く、低抵抗な領域である。
【0060】
ここで、チャネル形成領域として機能する領域２３０ｂｃのキャリア濃度は、１×１０１８ｃｍ－３以下であることが好ましく、１×１０１７ｃｍ－３未満であることがより好ましく、１×１０１６ｃｍ－３未満であることがさらに好ましく、１×１０１３ｃｍ－３未満であることがさらに好ましく、１×１０１２ｃｍ－３未満であることがさらに好ましい。なお、チャネル形成領域として機能する領域２３０ｂｃのキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０－９ｃｍ－３とすることができる。
【0061】
また、ソース領域またはドレイン領域として機能する領域２３０ｂａおよび領域２３０ｂｂのキャリア濃度は、例えば、１×１０１７ｃｍ－３以上であることが好ましく、１×１０１８ｃｍ－３以上であることがより好ましく、１×１０１９ｃｍ－３以上であることがさらに好ましい。なお、ソース領域またはドレイン領域として機能する領域２３０ｂａおよび領域２３０ｂｂのキャリア濃度の上限値については、特に限定は無いが、例えば、１×１０２１ｃｍ－３とすることができる。
【0062】
また、領域２３０ｂｃと、領域２３０ｂａまたは領域２３０ｂｂとの間に、キャリア濃度が、領域２３０ｂａおよび領域２３０ｂｂのキャリア濃度と同等、またはそれよりも低く、領域２３０ｂｃのキャリア濃度と同等、またはそれよりも高い、領域が形成される場合がある。つまり、当該領域は、領域２３０ｂｃと、領域２３０ｂａまたは領域２３０ｂｂとの接合領域として機能する。当該接合領域は、水素濃度が、領域２３０ｂａおよび領域２３０ｂｂの水素濃度と同等、またはそれよりも低く、領域２３０ｂｃの水素濃度と同等、またはそれよりも高くなる場合がある。また、当該接合領域は、酸素欠損が、領域２３０ｂａおよび領域２３０ｂｂの酸素欠損と同等、またはそれよりも少なく、領域２３０ｂｃの酸素欠損と同等、またはそれよりも多くなる場合がある。
【0063】
なお、図２では、領域２３０ｂａ、領域２３０ｂｂ、および領域２３０ｂｃが酸化物２３０ｂに形成される例について示しているが、本発明はこれに限られるものではない。例えば、上記の各領域が酸化物２３０ｂだけでなく、酸化物２３０ａまで形成されてもよい。
【0064】
また、酸化物２３０において、各領域の境界を明確に検出することが困難な場合がある。各領域内で検出される金属元素、ならびに水素、および窒素などの不純物元素の濃度は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化していてもよい。つまり、チャネル形成領域に近い領域であるほど、金属元素、ならびに水素、および窒素などの不純物元素の濃度が減少していればよい。
【0065】
トランジスタ２００は、チャネル形成領域を含む酸化物２３０（酸化物２３０ａ、および酸化物２３０ｂ）に、半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。
【0066】
また、半導体として機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
【0067】
酸化物２３０として、例えば、インジウム、元素Ｍおよび亜鉛を有するＩｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。また、酸化物２３０として、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物、インジウム酸化物を用いてもよい。
【0068】
ここで、酸化物２３０ｂに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
【0069】
このように、酸化物２３０ｂの下に酸化物２３０ａを配置することで、酸化物２３０ａよりも下方に形成された構造物からの、酸化物２３０ｂに対する、不純物および酸素の拡散を抑制することができる。
【0070】
また、酸化物２３０ａおよび酸化物２３０ｂが、酸素以外に共通の元素を有する（主成分とする）ことで、酸化物２３０ａと酸化物２３０ｂの界面における欠陥準位密度が低くすることができる。酸化物２３０ａと酸化物２３０ｂとの界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
【0071】
酸化物２３０ｂは、それぞれ結晶性を有することが好ましい。特に、酸化物２３０ｂとして、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いることが好ましい。
【0072】
ＣＡＡＣ－ＯＳは、結晶性の高い、緻密な構造を有しており、不純物や欠陥（例えば、酸素欠損（ＶＯ）など）が少ない金属酸化物である。特に、金属酸化物の形成後に、金属酸化物が多結晶化しない程度の温度（例えば、４００℃以上６００℃以下）で加熱処理することで、ＣＡＡＣ－ＯＳをより結晶性の高い、緻密な構造にすることができる。このようにして、ＣＡＡＣ－ＯＳの密度をより高めることで、当該ＣＡＡＣ－ＯＳ中の不純物または酸素の拡散をより低減することができる。
【0073】
一方、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。したがって、ＣＡＡＣ－ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
【0074】
酸化物半導体を用いたトランジスタは、酸化物半導体中のチャネルが形成される領域に不純物または酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸素欠損近傍の水素が、酸素欠損に水素が入った欠陥（以下、ＶＯＨと呼ぶ場合がある。）を形成し、キャリアとなる電子を生成する場合がある。このため、酸化物半導体中のチャネルが形成される領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性（ゲート電極に電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れる特性）となりやすい。したがって、酸化物半導体中のチャネルが形成される領域では、不純物、酸素欠損、およびＶＯＨはできる限り低減されていることが好ましい。言い換えると、酸化物半導体中のチャネルが形成される領域は、キャリア濃度が低減され、ｉ型（真性化）または実質的にｉ型であることが好ましい。
【0075】
これに対して、酸化物半導体の近傍に、加熱により脱離する酸素（以下、過剰酸素と呼ぶ場合がある。）を含む絶縁体を設け、熱処理を行うことで、当該絶縁体から酸化物半導体に酸素を供給し、酸素欠損、およびＶＯＨを低減することができる。ただし、ソース領域またはドレイン領域に過剰な量の酸素が供給されると、トランジスタ２００のオン電流の低下、または電界効果移動度の低下を引き起こす恐れがある。さらに、ソース領域またはドレイン領域に供給される酸素が基板面内でばらつくことで、トランジスタを有する半導体装置の特性にばらつきが出ることになる。
【0076】
よって、酸化物半導体中において、チャネル形成領域として機能する領域２３０ｂｃは、キャリア濃度が低減され、ｉ型または実質的にｉ型であることが好ましい。一方、ソース領域またはドレイン領域として機能する領域２３０ｂａおよび領域２３０ｂｂは、キャリア濃度が高く、ｎ型であることが好ましい。つまり、酸化物半導体の領域２３０ｂｃの酸素欠損、およびＶＯＨを低減し、領域２３０ｂａおよび領域２３０ｂｂには過剰な量の酸素が供給されないようにすることが好ましい。
【0077】
そこで、本実施の形態では、酸化物２３０ｂ上に導電体２４２ａおよび導電体２４２ｂを設けた状態で、酸素を含む雰囲気でマイクロ波処理を行い、領域２３０ｂｃの酸素欠損、およびＶＯＨの低減を図る。ここで、マイクロ波処理とは、例えばマイクロ波を用いて高密度プラズマを発生させる電源を有する装置を用いた処理のことを指す。また、本明細書などにおいて、マイクロ波とは、３００ＭＨｚ以上３００ＧＨｚ以下の周波数を有する電磁波を指す場合がある。
【0078】
酸素を含む雰囲気でマイクロ波処理を行うことで、マイクロ波、またはＲＦ等の高周波を用いて酸素ガスをプラズマ化し、当該酸素プラズマを作用させることができる。このとき、マイクロ波、またはＲＦ等の高周波を領域２３０ｂｃに照射することもできる。プラズマ、マイクロ波などの作用により、領域２３０ｂｃのＶＯＨを分断することができる。これにより、水素Ｈを領域２３０ｂｃから除去し、酸素欠損ＶＯを酸素で補填することができる。つまり、領域２３０ｂｃにおいて、「ＶＯＨ→Ｈ＋ＶＯ」という反応が起きて、領域２３０ｂｃの水素濃度を低減することができる。よって、領域２３０ｂｃ中の酸素欠損、およびＶＯＨを低減し、キャリア濃度を低下させることができる。
【0079】
また、酸素を含む雰囲気でマイクロ波処理を行う際、マイクロ波、ＲＦ等の高周波、酸素プラズマなどの作用は、導電体２４２ａおよび導電体２４２ｂに遮蔽され、領域２３０ｂａおよび領域２３０ｂｂには及ばない。つまり、導電体２４２は、マイクロ波、ＲＦ等の高周波、酸素プラズマなどに対する遮蔽膜として機能する。さらに、酸素プラズマの作用は、酸化物２３０ｂ、および導電体２４２を覆って設けられている、絶縁体２７１、絶縁体２７３、絶縁体２７５、および絶縁体２８０によって、低減することができる。これにより、マイクロ波処理の際に、領域２３０ｂａおよび領域２３０ｂｂで、ＶＯＨの低減、および過剰な量の酸素供給が発生しないので、キャリア濃度の低下を防ぐことができる。
【0080】
このようにして、酸化物半導体の領域２３０ｂｃで選択的に酸素欠損、およびＶＯＨを除去して、領域２３０ｂｃをｉ型または実質的にｉ型とすることができる。さらに、ソース領域またはドレイン領域として機能する領域２３０ｂａおよび領域２３０ｂｂに過剰な酸素が供給されるのを抑制し、ｎ型を維持することができる。これにより、トランジスタ２００の電気特性の変動を抑制し、基板面内でトランジスタ２００の電気特性がばらつくのを抑制することができる。
【0081】
以上のような構成にすることで、トランジスタ特性のばらつきが少ない半導体装置を提供することができる。また、信頼性が良好な半導体装置を提供することができる。また、良好な電気特性を有する半導体装置を提供することができる。
【0082】
なお、図１などにおいて、導電体２６０等を埋め込む開口の側面が、酸化物２３０ｂの溝部も含めて、酸化物２３０ｂの被形成面に対して概略垂直となっているが、本実施の形態はこれに限られるものではない。例えば、当該開口の底部が緩やかな曲面を有する、Ｕ字型の形状となってもよい。また、例えば、当該開口の側面が酸化物２３０ｂの被形成面に対して傾斜していてもよい。
【0083】
また、図１Ｃに示すように、トランジスタ２００のチャネル幅方向の断面視において、酸化物２３０ｂの側面と酸化物２３０ｂの上面との間に、湾曲面を有してもよい。つまり、当該側面の端部と当該上面の端部は、湾曲してもよい（ラウンド状ともいう。）。
【0084】
上記湾曲面での曲率半径は、０ｎｍより大きく、導電体２４２と重なる領域の酸化物２３０ｂの膜厚より小さい、または、上記湾曲面を有さない領域の長さの半分より小さいことが好ましい。上記湾曲面での曲率半径は、具体的には、０ｎｍより大きく２０ｎｍ以下、好ましくは１ｎｍ以上１５ｎｍ以下、さらに好ましくは２ｎｍ以上１０ｎｍ以下とする。このような形状にすることで、絶縁体２５０および導電体２６０の、酸化物２３０ｂへの被覆性を高めることができる。
【0085】
酸化物２３０は、化学組成が異なる複数の酸化物層の積層構造を有することが好ましい。具体的には、酸化物２３０ａに用いる金属酸化物において、主成分である金属元素に対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、主成分である金属元素に対する元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
【0086】
また、酸化物２３０ｂは、ＣＡＡＣ－ＯＳなどの結晶性を有する酸化物であることが好ましい。ＣＡＡＣ－ＯＳなどの結晶性を有する酸化物は、不純物や欠陥（酸素欠損など）が少なく、結晶性の高い、緻密な構造を有している。よって、ソース電極またはドレイン電極による、酸化物２３０ｂからの酸素の引き抜きを抑制することができる。これにより、熱処理を行っても、酸化物２３０ｂから酸素が引き抜かれることを低減できるので、トランジスタ２００は、製造工程における高い温度（所謂サーマルバジェット）に対して安定である。
【0087】
ここで、酸化物２３０ａと酸化物２３０ｂの接合部において、伝導帯下端はなだらかに変化する。換言すると、酸化物２３０ａと酸化物２３０ｂの接合部における伝導帯下端は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物２３０ａと酸化物２３０ｂとの界面に形成される混合層の欠陥準位密度を低くするとよい。
【0088】
具体的には、酸化物２３０ａと酸化物２３０ｂが、酸素以外に共通の元素を主成分として有することで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物２３０ｂがＩｎ－Ｍ－Ｚｎ酸化物の場合、酸化物２３０ａとして、Ｉｎ－Ｍ－Ｚｎ酸化物、Ｍ－Ｚｎ酸化物、元素Ｍの酸化物、Ｉｎ－Ｚｎ酸化物、インジウム酸化物などを用いてもよい。
【0089】
具体的には、酸化物２３０ａとして、Ｉｎ：Ｍ：Ｚｎ＝１：３：４［原子数比］もしくはその近傍の組成、またはＩｎ：Ｍ：Ｚｎ＝１：１：０．５［原子数比］もしくはその近傍の組成の金属酸化物を用いればよい。また、酸化物２３０ｂとして、Ｉｎ：Ｍ：Ｚｎ＝１：１：１［原子数比］もしくはその近傍の組成、またはＩｎ：Ｍ：Ｚｎ＝４：２：３［原子数比］もしくはその近傍の組成の金属酸化物を用いればよい。なお、近傍の組成とは、所望の原子数比の±３０％の範囲を含む。また、元素Ｍとして、ガリウムを用いることが好ましい。
【0090】
なお、金属酸化物をスパッタリング法により成膜する場合、上記の原子数比は、成膜された金属酸化物の原子数比に限られず、金属酸化物の成膜に用いるスパッタリングターゲットの原子数比であってもよい。
【0091】
酸化物２３０ａおよび酸化物２３０ｂを上述の構成とすることで、酸化物２３０ａと酸化物２３０ｂとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００は大きいオン電流、および高い周波数特性を得ることができる。
【0092】
絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７２、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８６の少なくとも一は、水、水素などの不純物が、基板側から、または、トランジスタ２００の上方からトランジスタ２００に拡散するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７２、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８６の少なくとも一は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。
【0093】
なお、本明細書において、バリア絶縁膜とは、バリア性を有する絶縁膜のことを指す。本明細書において、バリア性とは、対応する物質の拡散を抑制する機能（透過性が低いともいう）のことを指す。または、対応する物質を、捕獲、および固着する（ゲッタリングともいう）機能のことを指す。
【0094】
絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７２、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８６としては、例えば、酸化アルミニウム、酸化マグネシウム、酸化ハフニウム、酸化ガリウム、インジウムガリウム亜鉛酸化物、窒化シリコン、または窒化酸化シリコンなどを用いることができる。例えば、絶縁体２１２、絶縁体２７１、絶縁体２７２、絶縁体２８３、および絶縁体２８６として、より水素バリア性が高い、窒化シリコンなどを用いることが好ましい。また、例えば、絶縁体２１４、絶縁体２７５、および絶縁体２８２として、水素を捕獲および水素を固着する機能が高い、酸化アルミニウムまたは酸化マグネシウム、などを用いることが好ましい。これにより、水、水素などの不純物が絶縁体２１２、および絶縁体２１４を介して、基板側からトランジスタ２００側に拡散するのを抑制することができる。または、水、水素などの不純物が絶縁体２８６よりも外側に配置されている層間絶縁膜などから、トランジスタ２００側に拡散するのを抑制することができる。または、絶縁体２２４などに含まれる酸素が、絶縁体２１２、および絶縁体２１４を介して基板側に、拡散するのを抑制することができる。または、絶縁体２８０などに含まれる酸素が、絶縁体２８２などを介してトランジスタ２００より上方に、拡散するのを抑制することができる。この様に、トランジスタ２００を、水、水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７２、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８６で取り囲む構造とすることが好ましい。
【0095】
ここで、絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７２、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８６として、アモルファス構造を有する酸化物を用いることが好ましい。例えば、ＡｌＯｘ（ｘは０より大きい任意数）、またはＭｇＯｙ（ｙは０より大きい任意数）などの金属酸化物を用いることが好ましい。このようなアモルファス構造を有する金属酸化物では、酸素原子がダングリングボンドを有しており、当該ダングリングボンドで水素を捕獲または固着する性質を有する場合がある。このようなアモルファス構造を有する金属酸化物をトランジスタ２００の構成要素として用いる、またはトランジスタ２００の周囲に設けることで、トランジスタ２００に含まれる水素、またはトランジスタ２００の周囲に存在する水素を捕獲または固着することができる。特にトランジスタ２００のチャネル形成領域に含まれる水素を捕獲または固着することが好ましい。アモルファス構造を有する金属酸化物をトランジスタ２００の構成要素として用いる、またはトランジスタ２００の周囲に設けることで、良好な特性を有し、信頼性の高いトランジスタ２００、および半導体装置を作製することができる。
【0096】
また、絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７２、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８６は、アモルファス構造であることが好ましいが、一部に多結晶構造の領域が形成されていてもよい。また、絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７２、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８６は、アモルファス構造の層と、多結晶構造の層と、が積層された多層構造であってもよい。例えば、アモルファス構造の層の上に多結晶構造の層が形成された積層構造でもよい。
【0097】
絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７２、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８６の成膜は、例えば、スパッタリング法を用いて行えばよい。スパッタリング法は、成膜ガスに水素を用いなくてよいので、絶縁体２１２、絶縁体２１４、絶縁体２７１、絶縁体２７２、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８６の水素濃度を低減することができる。なお、成膜方法は、スパッタリング法に限られるものではなく、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを適宜用いてもよい。
【0098】
また、絶縁体２１２、絶縁体２８３、および絶縁体２８６の抵抗率を低くすることが好ましい場合がある。例えば、絶縁体２１２、絶縁体２８３、および絶縁体２８６の抵抗率を概略１×１０１３Ωｃｍとすることで、半導体装置作製工程のプラズマ等を用いる処理において、絶縁体２１２、絶縁体２８３、および絶縁体２８６が、導電体２０５、導電体２４２、導電体２６０、または導電体２４６のチャージアップを緩和することができる場合がある。絶縁体２１２、絶縁体２８３、および絶縁体２８６の抵抗率は、好ましくは、１×１０１０Ωｃｍ以上１×１０１５Ωｃｍ以下とする。
【0099】
また、絶縁体２１６、および絶縁体２８０は、絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１６、および絶縁体２８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンなどを適宜用いればよい。
【0100】
導電体２０５は、酸化物２３０、および導電体２６０と、重なるように配置する。ここで、導電体２０５は、絶縁体２１６に形成された開口に埋め込まれて設けることが好ましい。なお、導電体２０５の一部が、絶縁体２１４に埋め込まれるように設けられてもよい。
【0101】
導電体２０５は、導電体２０５ａ、導電体２０５ｂ、および導電体２０５ｃを有する。導電体２０５ａは、当該開口の底面および側壁に接して設けられる。導電体２０５ｂは、導電体２０５ａに形成された凹部に埋め込まれるように設けられる。ここで、導電体２０５ｂの上面は、導電体２０５ａの上面および絶縁体２１６の上面より低くなる。導電体２０５ｃは、導電体２０５ｂの上面、および導電体２０５ａの側面に接して設けられる。ここで、導電体２０５ｃの上面の高さは、導電体２０５ａの上面の高さおよび絶縁体２１６の上面の高さと略一致する。つまり、導電体２０５ｂは、導電体２０５ａおよび導電体２０５ｃに包み込まれる構成になる。
【0102】
ここで、導電体２０５ａおよび導電体２０５ｃは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
【0103】
導電体２０５ａおよび導電体２０５ｃに、水素の拡散を低減する機能を有する導電性材料を用いることにより、導電体２０５ｂに含まれる水素などの不純物が、絶縁体２２４等を介して、酸化物２３０に拡散するのを防ぐことができる。また、導電体２０５ａおよび導電体２０５ｃに、酸素の拡散を抑制する機能を有する導電性材料を用いることにより、導電体２０５ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化ルテニウムなどを用いることが好ましい。したがって、導電体２０５ａおよび導電体２０５ｃとしては、上記導電性材料を単層または積層とすればよい。例えば、導電体２０５ａおよび導電体２０５ｃは、窒化チタンを用いればよい。
【0104】
また、導電体２０５ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。例えば、導電体２０５ｂは、タングステンを用いればよい。
【0105】
導電体２０５は、第２のゲート電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と連動させず、独立して変化させることで、トランジスタ２００のしきい値電圧（Ｖｔｈ）を制御することができる。特に、導電体２０５に負の電位を印加することにより、導電体２０５に電位を印加しない場合よりトランジスタ２００のＶｔｈを大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
【0106】
また、導電体２０５の電気抵抗率は、上記の導電体２０５に印加する電位を考慮して設計され、導電体２０５の膜厚は当該電気抵抗率に合わせて設定される。また、絶縁体２１６の膜厚は、導電体２０５とほぼ同じになる。ここで、導電体２０５の設計が許す範囲で導電体２０５および絶縁体２１６の膜厚を薄くすることが好ましい。絶縁体２１６の膜厚を薄くすることで、絶縁体２１６中に含まれる水素などの不純物の絶対量を低減することができるので、当該不純物が酸化物２３０に拡散するのを低減することができる。
【0107】
なお、導電体２０５は、図１Ａに示すように、酸化物２３０の導電体２４２ａおよび導電体２４２ｂと重ならない領域の大きさよりも、大きく設けるとよい。特に、図１Ｃに示すように、導電体２０５は、酸化物２３０ａおよび酸化物２３０ｂのチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、酸化物２３０のチャネル幅方向における側面の外側において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。当該構成を有することで、第１のゲート電極として機能する導電体２６０の電界と、第２のゲート電極として機能する導電体２０５の電界によって、酸化物２３０のチャネル形成領域を電気的に取り囲むことができる。本明細書において、第１のゲート、および第２のゲートの電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造とよぶ。
【0108】
なお、本明細書等において、Ｓ－ｃｈａｎｎｅｌ構造のトランジスタとは、一対のゲート電極の一方および他方の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を表す。また、本明細書等で開示するＳ－ｃｈａｎｎｅｌ構造は、Ｆｉｎ型構造およびプレーナ型構造とは異なる。Ｓ－ｃｈａｎｎｅｌ構造を採用することで、短チャネル効果に対する耐性を高める、別言すると短チャネル効果が発生し難いトランジスタとすることができる。
【0109】
また、図１Ｃに示すように、導電体２０５は延伸させて、配線としても機能させている。ただし、これに限られることなく、導電体２０５の下に、配線として機能する導電体を設ける構成にしてもよい。また、導電体２０５は、必ずしも各トランジスタに一個ずつ設ける必要はない。例えば、導電体２０５を複数のトランジスタで共有する構成にしてもよい。
【0110】
なお、トランジスタ２００では、導電体２０５は、導電体２０５ａ、導電体２０５ｂ、および導電体２０５ｃを積層する構成について示しているが、本発明はこれに限られるものではない。導電体２０５は、単層、２層または４層以上の積層構造として設ける構成にしてもよい。例えば、導電体２０５ａと導電体２０５ｂの２層構造にしてもよい。
【0111】
絶縁体２２２、および絶縁体２２４は、ゲート絶縁体として機能する。
【0112】
絶縁体２２２は、水素（例えば、水素原子、水素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。また、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２２２は、絶縁体２２４よりも水素および酸素の一方または双方の拡散を抑制する機能を有することが好ましい。
【0113】
絶縁体２２２は、絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。当該絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、酸化物２３０から基板側への酸素の放出や、トランジスタ２００の周辺部から酸化物２３０への水素等の不純物の拡散を抑制する層として機能する。よって、絶縁体２２２を設けることで、水素等の不純物が、トランジスタ２００の内側へ拡散することを抑制し、酸化物２３０中の酸素欠損の生成を抑制することができる。また、導電体２０５が、絶縁体２２４や、酸化物２３０が有する酸素と反応することを抑制することができる。
【0114】
または、上記絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。または、これらの絶縁体を窒化処理してもよい。また、絶縁体２２２は、これらの絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
【0115】
また、絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層または積層で用いてもよい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
【0116】
酸化物２３０と接する絶縁体２２４は、過剰酸素を含む（加熱により酸素を脱離する）ことが好ましい。例えば、絶縁体２２４は、酸化シリコン、酸化窒化シリコンなどを適宜用いればよい。酸素を含む絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減し、トランジスタ２００の信頼性を向上させることができる。
【0117】
絶縁体２２４として、具体的には、加熱により一部の酸素が脱離する酸化物材料、別言すると、過剰酸素領域を有する絶縁体材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素分子の脱離量が１．０×１０１８ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、好ましくは１．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、または３．０×１０２０ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上である酸化膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
【0118】
また、トランジスタ２００の作製工程中において、酸化物２３０の表面が露出した状態で、加熱処理を行うと好適である。当該加熱処理は、例えば、１００℃以上６００℃以下、より好ましくは３５０℃以上５５０℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物２３０に酸素を供給して、酸素欠損（ＶＯ）の低減を図ることができる。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で行ってもよい。または、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理した後に、連続して窒素ガスもしくは不活性ガスの雰囲気で加熱処理を行っても良い。
【0119】
なお、酸化物２３０に加酸素化処理を行うことで、酸化物２３０中の酸素欠損を、供給された酸素により修復させる、別言すると「ＶＯ＋Ｏ→ｎｕｌｌ」という反応を促進させることができる。さらに、酸化物２３０中に残存した水素に供給された酸素が反応することで、当該水素をＨ２Ｏとして除去する（脱水化する）ことができる。これにより、酸化物２３０中に残存していた水素が酸素欠損に再結合してＶＯＨが形成されるのを抑制することができる。
【0120】
なお、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。また、絶縁体２２４は、酸化物２３０ａと重畳して島状に形成してもよい。この場合、絶縁体２７５が、絶縁体２２４の側面および絶縁体２２２の上面に接する構成になる。
【0121】
酸化物２４３ａ、および酸化物２４３ｂが、酸化物２３０ｂ上に設けられる。酸化物２４３ａと酸化物２４３ｂは、導電体２６０を挟んで離隔して設けられる。
【0122】
酸化物２４３（酸化物２４３ａ、および酸化物２４３ｂ）は、酸素の透過を抑制する機能を有することが好ましい。ソース電極やドレイン電極として機能する導電体２４２と酸化物２３０ｂとの間に酸素の透過を抑制する機能を有する酸化物２４３を配置することで、導電体２４２と、酸化物２３０ｂとの間の電気抵抗が低減されるので好ましい。このような構成とすることで、トランジスタ２００の電気特性およびトランジスタ２００の信頼性を向上させることができる。なお、導電体２４２と酸化物２３０ｂの間の電気抵抗を十分低減できる場合、酸化物２４３を設けない構成にしてもよい。
【0123】
酸化物２４３として、元素Ｍを有する金属酸化物を用いてもよい。特に、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫を用いるとよい。酸化物２４３は、酸化物２３０ｂよりも元素Ｍの濃度が高いことが好ましい。また、酸化物２４３として、酸化ガリウムを用いてもよい。また、酸化物２４３として、Ｉｎ－Ｍ－Ｚｎ酸化物等の金属酸化物を用いてもよい。具体的には、酸化物２４３に用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２４３の膜厚は、０．５ｎｍ以上５ｎｍ以下が好ましく、より好ましくは１ｎｍ以上３ｎｍ以下、さらに好ましくは１ｎｍ以上２ｎｍ以下である。また、酸化物２４３は、結晶性を有すると好ましい。酸化物２４３が結晶性を有する場合、酸化物２３０中の酸素の放出を好適に抑制することが出来る。例えば、酸化物２４３としては、六方晶などの結晶構造であれば、酸化物２３０中の酸素の放出を抑制できる場合がある。
【0124】
導電体２４２ａは酸化物２４３ａの上面に接して設けられ、導電体２４２ｂは、酸化物２４３ｂの上面に接して設けられることが好ましい。導電体２４２ａおよび導電体２４２ｂは、それぞれトランジスタ２００のソース電極またはドレイン電極として機能する。
【0125】
導電体２４２（導電体２４２ａ、および導電体２４２ｂ）としては、例えば、タンタルを含む窒化物、チタンを含む窒化物、モリブデンを含む窒化物、タングステンを含む窒化物、タンタルおよびアルミニウムを含む窒化物、チタンおよびアルミニウムを含む窒化物などを用いることが好ましい。本発明の一態様においては、タンタルを含む窒化物が特に好ましい。また、例えば、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いてもよい。これらの材料は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
【0126】
ここで、導電体２４２として、応力が大きい膜を用いてもよく、例えば、スパッタリング法を用いて成膜した窒化タンタルを用いればよい。導電体２４２の応力によって、領域２３０ｂａおよび領域２３０ｂｂの結晶構造に歪みが生じることで、これらの領域に酸素欠損ＶＯが形成されやすくなる。これにより、領域２３０ｂａおよび領域２３０ｂｂに生じるＶＯＨの量が増えるので、領域２３０ｂａおよび領域２３０ｂｂのキャリア濃度を増加させ、ｎ型にすることができる。
【0127】
導電体２４２は、酸素を含む雰囲気でマイクロ波処理を行う際、マイクロ波、ＲＦ等の高周波、酸素プラズマなどの作用に対する遮蔽膜として機能することが好ましい。このため、導電体２４２は、３００ＭＨｚ以上３００ＧＨｚ以下、例えば、２．４ＧＨｚ以上２．５ＧＨｚ以下の電磁波を遮蔽する機能を有することが好ましい。
【0128】
なお、酸化物２３０ｂなどに含まれる水素が、導電体２４２ａまたは導電体２４２ｂに拡散する場合がある。特に、導電体２４２ａおよび導電体２４２ｂに、タンタルを含む窒化物を用いることで、酸化物２３０ｂなどに含まれる水素は、導電体２４２ａまたは導電体２４２ｂに拡散しやすく、拡散した水素は、導電体２４２ａまたは導電体２４２ｂが有する窒素と結合することがある。つまり、酸化物２３０ｂなどに含まれる水素は、導電体２４２ａまたは導電体２４２ｂに吸い取られる場合がある。
【0129】
また、導電体２４２の側面と導電体２４２の上面との間に、湾曲面が形成されないことが好ましい。当該湾曲面が形成されない導電体２４２とすることで、図１Ｄに示すような、チャネル幅方向の断面における、導電体２４２の断面積を大きくすることができる。これにより、導電体２４２の導電率を大きくし、トランジスタ２００のオン電流を大きくすることができる。
【0130】
絶縁体２７１ａは、導電体２４２ａの上面に接して設けられており、絶縁体２７１ｂは、導電体２４２ｂの上面に接して設けられている。絶縁体２７１は、少なくとも酸素に対するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２７１は、酸素の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２７１は、絶縁体２８０よりも酸素の拡散を抑制する機能を有することが好ましい。絶縁体２７１としては、例えば、窒化シリコンなどのシリコンを含む窒化物を用いればよい。
【0131】
絶縁体２７３ａは、絶縁体２７１ａの上面に接して設けられており、絶縁体２７３ｂは、絶縁体２７１ｂの上面に接して設けられている。また、絶縁体２７３ａの上面は絶縁体２７５に接し、絶縁体２７３ａの側面は絶縁体２５０に接することが好ましい。また、絶縁体２７３ｂの上面は絶縁体２７５に接し、絶縁体２７３ｂの側面は絶縁体２５０に接することが好ましい。絶縁体２７３は、絶縁体２２４と同様に、過剰酸素領域または過剰酸素を有することが好ましい。また、絶縁体２７３中の水、水素などの不純物濃度は低減されていることが好ましい。例えば、絶縁体２７３は、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコンなどのシリコンを含む酸化物または窒化物を適宜用いればよい。過剰酸素を有する絶縁体を絶縁体２５０に接して設けることにより、絶縁体２５０を介して酸化物２３０に拡散した酸素が、酸化物２３０中の酸素欠損を低減し、トランジスタ２００の信頼性を向上させることができる。
【0132】
なお、絶縁体２２４および絶縁体２８０から酸化物２３０に十分な酸素を供給できる場合、絶縁体２７３を設けない構成にしてもよい。
【0133】
絶縁体２７２ａは、酸化物２３０ａ、酸化物２３０ｂ、酸化物２４３ａ、導電体２４２ａ、絶縁体２７１ａ、および絶縁体２７３ａの側面に接して設けられており、絶縁体２７２ｂは、酸化物２３０ａ、酸化物２３０ｂ、酸化物２４３ｂ、導電体２４２ｂ、絶縁体２７１ｂ、および絶縁体２７３ｂの側面に接して設けられる。また、絶縁体２７２ａおよび絶縁体２７２ｂは、絶縁体２２４の上面に接して設けられる。絶縁体２７２は少なくとも酸素に対するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２７２は、酸素の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２７２は、絶縁体２８０よりも酸素の拡散を抑制する機能を有することが好ましい。絶縁体２７２としては、例えば、窒化シリコンなどのシリコンを含む窒化物を用いればよい。
【0134】
上記のような絶縁体２７１および絶縁体２７２を設けることで、酸素に対するバリア性を有する絶縁体で導電体２４２を包み込むことができる。つまり、絶縁体２７５成膜時に添加される酸素、または絶縁体２７３に含まれる酸素が、導電体２４２に拡散するのを防ぐことができる。これにより、絶縁体２７５成膜時に添加される酸素、または絶縁体２７３に含まれる酸素などによって、導電体２４２が直接酸化されて抵抗率が増大し、オン電流が低減するのを抑制することができる。
【0135】
なお、図１Ｂなどにおいて、絶縁体２７２が、酸化物２３０ａ、酸化物２３０ｂ、酸化物２４３、導電体２４２、絶縁体２７１、および絶縁体２７３の側面に接する構成について示したが、絶縁体２７２は、少なくとも絶縁体２７１および導電体２４２の側面に接していればよい。例えば、絶縁体２７２が酸化物２３０ａ、酸化物２３０ｂ、酸化物２４３、導電体２４２、および絶縁体２７１の側面に接し、絶縁体２７３に接していない構成になる場合もある。この場合、絶縁体２７３の側面が絶縁体２７５に接することになる。
【0136】
なお、絶縁体２７５が酸素などに対して十分なバリア性を有する場合、絶縁体２７１および絶縁体２７２の一方または両方を設けない構成にしてもよい。
【0137】
絶縁体２７５は、絶縁体２２４、絶縁体２７２、および絶縁体２７３を覆って設けられており、絶縁体２５０、および導電体２６０が設けられる領域に開口が形成されている。絶縁体２７５は、絶縁体２２４の上面、絶縁体２７２の側面、および絶縁体２７３の上面に接して設けられることが好ましい。また、絶縁体２７５は、酸素の透過を抑制するバリア絶縁膜として機能することが好ましい。また、絶縁体２７５は、水、水素などの不純物が、上方から絶縁体２２４、または絶縁体２７３に拡散するのを抑制するバリア絶縁膜として機能することが好ましく、水素などの不純物を捕獲する機能を有することが好ましい。絶縁体２７５としては、例えば、酸化アルミニウム、または窒化シリコンなどの絶縁体を単層で、または積層して用いればよい。
【0138】
絶縁体２１２と絶縁体２８３に挟まれた領域内で、絶縁体２８０、絶縁体２２４、または絶縁体２７３に接して、水素などの不純物を捕獲する機能を有する、絶縁体２７５を設けることで、絶縁体２８０、絶縁体２２４、または絶縁体２７３などに含まれる水素などの不純物を捕獲し、当該領域内における、水素の量を一定値にすることができる。この場合は、絶縁体２７５として、酸化アルミニウムなどを用いることが好ましい。
【0139】
絶縁体２５０は、ゲート絶縁体として機能する。絶縁体２５０は、酸化物２３０ｂの上面に接して配置することが好ましい。絶縁体２５０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンなどを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
【0140】
絶縁体２５０は、絶縁体２２４と同様に、絶縁体２５０中の水、水素などの不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
【0141】
なお、図１Ｂおよび図１Ｃでは、絶縁体２５０を単層で図示したが、２層以上の積層構造としてもよい。絶縁体２５０を２層の積層構造とする場合、絶縁体２５０の下層は、加熱により酸素が放出される絶縁体を用いて形成し、絶縁体２５０の上層は、酸素の拡散を抑制する機能を有する絶縁体を用いて形成することが好ましい。このような構成にすることで、絶縁体２５０の下層に含まれる酸素が、導電体２６０へ拡散するのを抑制することができる。つまり、酸化物２３０へ供給する酸素量の減少を抑制することができる。また、絶縁体２５０の下層に含まれる酸素による導電体２６０の酸化を抑制することができる。例えば、絶縁体２５０の下層は、上述した絶縁体２５０に用いることができる材料を用いて設け、絶縁体２５０の上層は、絶縁体２２２と同様の材料を用いて設けることができる。
【0142】
なお、絶縁体２５０の下層に酸化シリコンや酸化窒化シリコンなどを用いる場合、絶縁体２５０の上層は、比誘電率が高いｈｉｇｈ－ｋ材料である絶縁性材料を用いてもよい。ゲート絶縁体を、そのような絶縁体２５０の下層と絶縁体２５０の上層との積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
【0143】
絶縁体２５０の上層として、具体的には、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、マグネシウムなどから選ばれた一種、もしくは二種以上が含まれた金属酸化物、または酸化物２３０として用いることができる金属酸化物を用いることができる。特に、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いることが好ましい。例えば、絶縁体２５０の上層として酸化ハフニウムを用いればよい。
【0144】
また、絶縁体２５０と導電体２６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体２５０から導電体２６０への酸素の拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体２５０から導電体２６０への酸素の拡散が抑制される。つまり、酸化物２３０へ供給する酸素量の減少を抑制することができる。また、絶縁体２５０の酸素による導電体２６０の酸化を抑制することができる。
【0145】
なお、上記金属酸化物は、第１のゲート電極の一部としての機能を有する構成にしてもよい。例えば、酸化物２３０として用いることができる金属酸化物を、上記金属酸化物として用いることができる。その場合、導電体２６０ａをスパッタリング法で成膜することで、上記金属酸化物の電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
【0146】
上記金属酸化物を有することで、導電体２６０からの電界の影響を弱めることなく、トランジスタ２００のオン電流の向上を図ることができる。また、絶縁体２５０と、上記金属酸化物との物理的な厚みにより、導電体２６０と、酸化物２３０との間の距離を保つことで、導電体２６０と酸化物２３０との間のリーク電流を抑制することができる。また、絶縁体２５０、および上記金属酸化物との積層構造を設けることで、導電体２６０と酸化物２３０との間の物理的な距離、および導電体２６０から酸化物２３０へかかる電界強度を、容易に適宜調整することができる。
【0147】
導電体２６０は、トランジスタ２００の第１のゲート電極として機能する。導電体２６０は、導電体２６０ａと、導電体２６０ａの上に配置された導電体２６０ｂと、を有することが好ましい。例えば、導電体２６０ａは、導電体２６０ｂの底面および側面を包むように配置されることが好ましい。また、図１Ｂおよび図１Ｃに示すように、導電体２６０の上面の最上部は、絶縁体２５０の上面の最上部と略一致している。なお、図１Ｂおよび図１Ｃでは、導電体２６０は、導電体２６０ａと導電体２６０ｂの２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
【0148】
導電体２６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
【0149】
また、導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０に含まれる酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化ルテニウムなどを用いることが好ましい。
【0150】
また、導電体２６０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン、または窒化チタンと上記導電性材料との積層構造としてもよい。
【0151】
また、トランジスタ２００では、導電体２６０は、絶縁体２８０などに形成されている開口を埋めるように自己整合的に形成される。導電体２６０をこのように形成することにより、導電体２４２ａと導電体２４２ｂとの間の領域に、導電体２６０を位置合わせすることなく確実に配置することができる。
【0152】
また、図１Ｃに示すように、トランジスタ２００のチャネル幅方向において、絶縁体２２２の底面を基準としたときの、導電体２６０の、導電体２６０と酸化物２３０ｂとが重ならない領域の底面の高さは、酸化物２３０ｂの底面の高さより低いことが好ましい。ゲート電極として機能する導電体２６０が、絶縁体２５０などを介して、酸化物２３０ｂのチャネル形成領域の側面および上面を覆う構成とすることで、導電体２６０の電界を酸化物２３０ｂのチャネル形成領域全体に作用させやすくなる。よって、トランジスタ２００のオン電流を増大させ、周波数特性を向上させることができる。絶縁体２２２の底面を基準としたときの、酸化物２３０ａおよび酸化物２３０ｂと、導電体２６０とが、重ならない領域における導電体２６０の底面の高さと、酸化物２３０ｂの底面の高さと、の差は、０ｎｍ以上１００ｎｍ以下、好ましくは、３ｎｍ以上５０ｎｍ以下、より好ましくは、５ｎｍ以上２０ｎｍ以下とする。
【0153】
絶縁体２８０は、絶縁体２７５上に設けられ、絶縁体２５０、および導電体２６０が設けられる領域に開口が形成されている。また、絶縁体２８０の上面は、平坦化されていてもよい。
【0154】
層間膜として機能する絶縁体２８０は、誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。絶縁体２８０は、例えば、絶縁体２１６と同様の材料を用いて設けることが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコンなどの材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。
【0155】
絶縁体２８０は、絶縁体２２４と同様に、過剰酸素領域または過剰酸素を有することが好ましい。また、絶縁体２８０中の水、水素などの不純物濃度は低減されていることが好ましい。例えば、絶縁体２８０は、酸化シリコン、酸化窒化シリコンなどのシリコンを含む酸化物を適宜用いればよい。過剰酸素を有する絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減し、トランジスタ２００の信頼性を向上させることができる。
【0156】
絶縁体２８２は、水、水素などの不純物が、上方から絶縁体２８０に拡散するのを抑制するバリア絶縁膜として機能することが好ましく、水素などの不純物を捕獲する機能を有することが好ましい。また、絶縁体２８２は、酸素の透過を抑制するバリア絶縁膜として機能することが好ましい。絶縁体２８２としては、例えば、酸化アルミニウムなどの絶縁体を用いればよい。絶縁体２１２と絶縁体２８３に挟まれた領域内で、絶縁体２８０に接して、水素などの不純物を捕獲する機能を有する、絶縁体２８２を設けることで、絶縁体２８０などに含まれる水素などの不純物を捕獲し、当該領域内における、水素の量を一定値にすることができる。
【0157】
絶縁体２８３は、水、水素などの不純物が、上方から絶縁体２８０に拡散するのを抑制するバリア絶縁膜として機能する。絶縁体２８３は、絶縁体２８２の上に配置される。絶縁体２８３としては、窒化シリコンまたは窒化酸化シリコンなどの、シリコンを含む窒化物を用いることが好ましい。例えば、絶縁体２８３としてスパッタリング法で成膜された窒化シリコンを用いればよい。絶縁体２８３をスパッタリング法で成膜することで、密度が高く、鬆などが形成されにくい窒化シリコン膜を形成することができる。また、絶縁体２８３として、スパッタリング法で成膜された窒化シリコンの上に、さらに、ＣＶＤ法で成膜された窒化シリコンを積層してもよい。
【0158】
導電体２４０ａおよび導電体２４０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２４０ａおよび導電体２４０ｂは積層構造としてもよい。
【0159】
また、導電体２４０を積層構造とする場合、絶縁体２８３、絶縁体２８２、絶縁体２８０、絶縁体２７５、絶縁体２７３、および絶縁体２７１と接する導電体には、水、水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、酸化ルテニウムなどを用いることが好ましい。また、水、水素などの不純物の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。また、絶縁体２８３より上層に含まれる水、水素などの不純物が、導電体２４０ａおよび導電体２４０ｂを通じて酸化物２３０に混入するのを抑制することができる。
【0160】
絶縁体２４１ａおよび絶縁体２４１ｂとしては、例えば、窒化シリコン、酸化アルミニウム、窒化酸化シリコンなどの絶縁体を用いればよい。絶縁体２４１ａおよび絶縁体２４１ｂは、絶縁体２８３、絶縁体２８２、絶縁体２７５、および絶縁体２７１に接して設けられるので、絶縁体２８０などに含まれる水、水素などの不純物が、導電体２４０ａおよび導電体２４０ｂを通じて酸化物２３０に混入するのを抑制することができる。特に、窒化シリコンは水素に対するバリア性が高いので好適である。また、絶縁体２８０に含まれる酸素が導電体２４０ａおよび導電体２４０ｂに吸収されるのを防ぐことができる。
【0161】
また、導電体２４０ａの上面、および導電体２４０ｂの上面に接して配線として機能する導電体２４６（導電体２４６ａ、および導電体２４６ｂ）を配置してもよい。導電体２４６は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタン、または窒化チタンと上記導電性材料との積層としてもよい。なお、当該導電体は、絶縁体に設けられた開口に埋め込むように形成してもよい。
【0162】
絶縁体２８６は、導電体２４６上、および絶縁体２８３上に設けられる。これにより、導電体２４６の上面、および導電体２４６の側面は、絶縁体２８６と接し、導電体２４６の下面は、絶縁体２８３と接する。つまり、導電体２４６は、絶縁体２８３、および絶縁体２８６で包まれる構成とすることができる。この様な構成とすることで、外方からの酸素の透過を抑制し、導電体２４６の酸化を防止することができる。また、導電体２４６から、水、水素などの不純物が外部に拡散することを防ぐことができるので好ましい。
【0163】
＜半導体装置の構成材料＞
以下では、半導体装置に用いることができる構成材料について説明する。
以下では、半導体装置に用いることができる構成材料について説明する。
【0164】
＜＜基板＞＞
トランジスタ２００を形成する基板としては、例えば、絶縁体基板、半導体基板、または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムを材料とした半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
トランジスタ２００を形成する基板としては、例えば、絶縁体基板、半導体基板、または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムを材料とした半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
【0165】
＜＜絶縁体＞＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
【0166】
例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ－ｋ材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
【0167】
また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、またはシリコンおよびハフニウムを有する窒化物などがある。
【0168】
また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などがある。
【0169】
また、金属酸化物を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、またはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどの金属酸化物、窒化アルミニウム、窒化酸化シリコン、窒化シリコンなどの金属窒化物を用いることができる。
【0170】
また、ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコンまたは酸化窒化シリコンを酸化物２３０と接する構造とすることで、酸化物２３０が有する酸素欠損を補償することができる。
【0171】
＜＜導電体＞＞
導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
【0172】
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
【0173】
なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
【0174】
特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタンまたは窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
【0175】
＜＜金属酸化物＞＞
酸化物２３０として、半導体として機能する金属酸化物（酸化物半導体）を用いることが好ましい。以下では、本発明に係る酸化物２３０および酸化物２４３に適用可能な金属酸化物について説明する。
酸化物２３０として、半導体として機能する金属酸化物（酸化物半導体）を用いることが好ましい。以下では、本発明に係る酸化物２３０および酸化物２４３に適用可能な金属酸化物について説明する。
【0176】
金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特に、インジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、錫などが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、コバルトなどから選ばれた一種、または複数種が含まれていてもよい。
【0177】
ここでは、金属酸化物が、インジウム、元素Ｍおよび亜鉛を有するＩｎ－Ｍ－Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫とする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、コバルトなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【0178】
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸化窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
【0179】
＜結晶構造の分類＞
まず、酸化物半導体における、結晶構造の分類について、図３Ａを用いて説明を行う。図３Ａは、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。
まず、酸化物半導体における、結晶構造の分類について、図３Ａを用いて説明を行う。図３Ａは、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。
【0180】
図３Ａに示すように、酸化物半導体は、大きく分けて「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌｌｉｎｅ（結晶性）」と、「Ｃｒｙｓｔａｌ（結晶）」と、に分類される。また、「Ａｍｏｒｐｈｏｕｓ」の中には、ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓが含まれる。また、「Ｃｒｙｓｔａｌｌｉｎｅ」の中には、ＣＡＡＣ（ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、及びＣＡＣ（ｃｌｏｕｄ－ａｌｉｇｎｅｄ ｃｏｍｐｏｓｉｔｅ）が含まれる（ｅｘｃｌｕｄｉｎｇ ｓｉｎｇｌｅ ｃｒｙｓｔａｌ ａｎｄ ｐｏｌｙ ｃｒｙｓｔａｌ）。なお、「Ｃｒｙｓｔａｌｌｉｎｅ」の分類には、ｓｉｎｇｌｅ ｃｒｙｓｔａｌ、ｐｏｌｙ ｃｒｙｓｔａｌ、及びｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓは除かれる。また、「Ｃｒｙｓｔａｌ」の中には、ｓｉｎｇｌｅ ｃｒｙｓｔａｌ、及びｐｏｌｙ ｃｒｙｓｔａｌが含まれる。
【0181】
なお、図３Ａに示す太枠内の構造は、「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌ（結晶）」との間の中間状態であり、新しい境界領域（Ｎｅｗ ｃｒｙｓｔａｌｌｉｎｅ ｐｈａｓｅ）に属する構造である。すなわち、当該構造は、エネルギー的に不安定な「Ａｍｏｒｐｈｏｕｓ（無定形）」や、「Ｃｒｙｓｔａｌ（結晶）」とは全く異なる構造と言い換えることができる。
【0182】
なお、膜または基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）スペクトルを用いて評価することができる。ここで、「Ｃｒｙｓｔａｌｌｉｎｅ」に分類されるＣＡＡＣ－ＩＧＺＯ膜のＧＩＸＤ（Ｇｒａｚｉｎｇ－Ｉｎｃｉｄｅｎｃｅ ＸＲＤ）測定で得られるＸＲＤスペクトルを図３Ｂに示す。なお、ＧＩＸＤ法は、薄膜法またはＳｅｅｍａｎｎ－Ｂｏｈｌｉｎ法ともいう。以降、図３Ｂに示すＧＩＸＤ測定で得られるＸＲＤスペクトルを、単にＸＲＤスペクトルと記す。なお、図３Ｂに示すＣＡＡＣ－ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、図３Ｂに示すＣＡＡＣ－ＩＧＺＯ膜の厚さは、５００ｎｍである。
【0183】
図３Ｂに示すように、ＣＡＡＣ－ＩＧＺＯ膜のＸＲＤスペクトルでは、明確な結晶性を示すピークが検出される。具体的には、ＣＡＡＣ－ＩＧＺＯ膜のＸＲＤスペクトルでは、２θ＝３１°近傍に、ｃ軸配向を示すピークが検出される。なお、図３Ｂに示すように、２θ＝３１°近傍のピークは、ピーク強度が検出された角度を軸に左右非対称である。
【0184】
また、膜または基板の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ Ｂｅａｍ Ｅｌｅｃｔｒｏｎ Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう。）にて評価することができる。ＣＡＡＣ－ＩＧＺＯ膜の回折パターンを、図３Ｃに示す。図３Ｃは、電子線を基板に対して平行に入射するＮＢＥＤによって観察される回折パターンである。なお、図３Ｃに示すＣＡＡＣ－ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、極微電子線回折法では、プローブ径を１ｎｍとして電子線回折が行われる。
【0185】
図３Ｃに示すように、ＣＡＡＣ－ＩＧＺＯ膜の回折パターンでは、ｃ軸配向を示す複数のスポットが観察される。
【0186】
＜＜酸化物半導体の構造＞＞
なお、酸化物半導体は、結晶構造に着目した場合、図３Ａとは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、上述のＣＡＡＣ－ＯＳ、及びｎｃ－ＯＳがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体、などが含まれる。
なお、酸化物半導体は、結晶構造に着目した場合、図３Ａとは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、上述のＣＡＡＣ－ＯＳ、及びｎｃ－ＯＳがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体、などが含まれる。
【0187】
ここで、上述のＣＡＡＣ－ＯＳ、ｎｃ－ＯＳ、及びａ－ｌｉｋｅ ＯＳの詳細について、説明を行う。
【0188】
［ＣＡＡＣ－ＯＳ］
ＣＡＡＣ－ＯＳは、複数の結晶領域を有し、当該複数の結晶領域はｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ－ＯＳ膜の厚さ方向、ＣＡＡＣ－ＯＳ膜の被形成面の法線方向、またはＣＡＡＣ－ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ－ＯＳは、ａ－ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ－ＯＳは、ｃ軸配向し、ａ－ｂ面方向には明らかな配向をしていない酸化物半導体である。
ＣＡＡＣ－ＯＳは、複数の結晶領域を有し、当該複数の結晶領域はｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ－ＯＳ膜の厚さ方向、ＣＡＡＣ－ＯＳ膜の被形成面の法線方向、またはＣＡＡＣ－ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ－ＯＳは、ａ－ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ－ＯＳは、ｃ軸配向し、ａ－ｂ面方向には明らかな配向をしていない酸化物半導体である。
【0189】
なお、上記複数の結晶領域のそれぞれは、１つまたは複数の微小な結晶（最大径が１０ｎｍ未満である結晶）で構成される。結晶領域が１つの微小な結晶で構成されている場合、当該結晶領域の最大径は１０ｎｍ未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の大きさは、数十ｎｍ程度となる場合がある。
【0190】
また、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、スズ、チタンなどから選ばれた一種、または複数種）において、ＣＡＡＣ－ＯＳは、インジウム（Ｉｎ）、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛（Ｚｎ）、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能である。よって、（Ｍ，Ｚｎ）層にはインジウムが含まれる場合がある。また、Ｉｎ層には元素Ｍが含まれる場合がある。なお、Ｉｎ層にはＺｎが含まれる場合もある。当該層状構造は、例えば、高分解能ＴＥＭ像において、格子像として観察される。
【0191】
ＣＡＡＣ－ＯＳ膜に対し、例えば、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ－ｏｆ－ｐｌａｎｅ ＸＲＤ測定では、ｃ軸配向を示すピークが２θ＝３１°またはその近傍に検出される。なお、ｃ軸配向を示すピークの位置（２θの値）は、ＣＡＡＣ－ＯＳを構成する金属元素の種類、組成などにより変動する場合がある。
【0192】
また、例えば、ＣＡＡＣ－ＯＳ膜の電子線回折パターンにおいて、複数の輝点（スポット）が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット（ダイレクトスポットともいう。）を対称中心として、点対称の位置に観測される。
【0193】
上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、五角形、七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリー）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないことや、金属原子が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
【0194】
なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶（ｐｏｌｙｃｒｙｓｔａｌ）と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲され、トランジスタのオン電流の低下、電界効果移動度の低下などを引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ－ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ－ＯＳを構成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ－Ｚｎ酸化物、及びＩｎ－Ｇａ－Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。
【0195】
ＣＡＡＣ－ＯＳは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、ＣＡＡＣ－ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ－ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ－ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ－ＯＳを用いると、製造工程の自由度を広げることが可能となる。
【0196】
［ｎｃ－ＯＳ］
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ－ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下であることから、当該微小な結晶をナノ結晶ともいう。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ－ＯＳ膜に対し、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ－ｏｆ－ｐｌａｎｅ ＸＲＤ測定では、結晶性を示すピークが検出されない。また、ｎｃ－ＯＳ膜に対し、ナノ結晶よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ－ＯＳ膜に対し、ナノ結晶の大きさと近いかナノ結晶より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ－ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下であることから、当該微小な結晶をナノ結晶ともいう。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ－ＯＳ膜に対し、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ－ｏｆ－ｐｌａｎｅ ＸＲＤ測定では、結晶性を示すピークが検出されない。また、ｎｃ－ＯＳ膜に対し、ナノ結晶よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ－ＯＳ膜に対し、ナノ結晶の大きさと近いかナノ結晶より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。
【0197】
［ａ－ｌｉｋｅ ＯＳ］
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ－ｌｉｋｅ ＯＳは、鬆又は低密度領域を有する。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて、結晶性が低い。また、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて、膜中の水素濃度が高い。
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ－ｌｉｋｅ ＯＳは、鬆又は低密度領域を有する。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて、結晶性が低い。また、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて、膜中の水素濃度が高い。
【0198】
＜＜酸化物半導体の構成＞＞
次に、上述のＣＡＣ－ＯＳの詳細について、説明を行う。なお、ＣＡＣ－ＯＳは材料構成に関する。
次に、上述のＣＡＣ－ＯＳの詳細について、説明を行う。なお、ＣＡＣ－ＯＳは材料構成に関する。
【0199】
［ＣＡＣ－ＯＳ］
ＣＡＣ－ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つまたは複数の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
ＣＡＣ－ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つまたは複数の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
【0200】
さらに、ＣＡＣ－ＯＳとは、第１の領域と、第２の領域と、に材料が分離することでモザイク状となり、当該第１の領域が、膜中に分布した構成（クラウド状ともいう。）である。つまり、ＣＡＣ－ＯＳは、当該第１の領域と、当該第２の領域とが、混合している構成を有する複合金属酸化物である。
【0201】
ここで、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳを構成する金属元素に対するＩｎ、Ｇａ、およびＺｎの原子数比のそれぞれを、［Ｉｎ］、［Ｇａ］、および［Ｚｎ］と表記する。例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳにおいて、第１の領域は、［Ｉｎ］が、ＣＡＣ－ＯＳ膜の組成における［Ｉｎ］よりも大きい領域である。また、第２の領域は、［Ｇａ］が、ＣＡＣ－ＯＳ膜の組成における［Ｇａ］よりも大きい領域である。または、例えば、第１の領域は、［Ｉｎ］が、第２の領域における［Ｉｎ］よりも大きく、且つ、［Ｇａ］が、第２の領域における［Ｇａ］よりも小さい領域である。また、第２の領域は、［Ｇａ］が、第１の領域における［Ｇａ］よりも大きく、且つ、［Ｉｎ］が、第１の領域における［Ｉｎ］よりも小さい領域である。
【0202】
具体的には、上記第１の領域は、インジウム酸化物、インジウム亜鉛酸化物などが主成分である領域である。また、上記第２の領域は、ガリウム酸化物、ガリウム亜鉛酸化物などが主成分である領域である。つまり、上記第１の領域を、Ｉｎを主成分とする領域と言い換えることができる。また、上記第２の領域を、Ｇａを主成分とする領域と言い換えることができる。
【0203】
なお、上記第１の領域と、上記第２の領域とは、明確な境界が観察できない場合がある。
【0204】
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、Ｉｎを主成分とする領域（第１の領域）と、Ｇａを主成分とする領域（第２の領域）とが、偏在し、混合している構造を有することが確認できる。
【0205】
ＣＡＣ－ＯＳをトランジスタに用いる場合、第１の領域に起因する導電性と、第２の領域に起因する絶縁性とが、相補的に作用することにより、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳに付与することができる。つまり、ＣＡＣ－ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。導電性の機能と絶縁性の機能とを分離させることで、双方の機能を最大限に高めることができる。よって、ＣＡＣ－ＯＳをトランジスタに用いることで、高いオン電流（Ｉｏｎ）、高い電界効果移動度（μ）、および良好なスイッチング動作を実現することができる。
【0206】
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ＣＡＣ－ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
【0207】
＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
【0208】
上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
【0209】
トランジスタのチャネル形成領域には、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のチャネル形成領域のキャリア濃度は１×１０１７ｃｍ－３以下、好ましくは１×１０１５ｃｍ－３以下、さらに好ましくは１×１０１３ｃｍ－３以下、より好ましくは１×１０１１ｃｍ－３以下、さらに好ましくは１×１０１０ｃｍ－３未満であり、１×１０－９ｃｍ－３以上である。なお、酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体と呼ぶ場合がある。
【0210】
また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
【0211】
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
【0212】
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
【0213】
＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。
ここで、酸化物半導体中における各不純物の影響について説明する。
【0214】
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体のチャネル形成領域におけるシリコンや炭素の濃度と、酸化物半導体のチャネル形成領域との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【0215】
また、酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、ＳＩＭＳにより得られる酸化物半導体のチャネル形成領域中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【0216】
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。または、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、ＳＩＭＳにより得られる酸化物半導体のチャネル形成領域中の窒素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下にする。
【0217】
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体のチャネル形成領域における中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体のチャネル形成領域において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満にする。
【0218】
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
【0219】
＜＜その他の半導体材料＞＞
酸化物２３０に用いることができる半導体材料は、上述の金属酸化物に限られない。酸化物２３０として、バンドギャップを有する半導体材料（ゼロギャップ半導体ではない半導体材料）を用いてもよい。例えば、シリコンなどの単体元素の半導体、ヒ化ガリウムなどの化合物半導体、半導体として機能する層状物質（原子層物質、２次元材料などともいう。）などを半導体材料に用いることが好ましい。特に、半導体として機能する層状物質を半導体材料に用いると好適である。
酸化物２３０に用いることができる半導体材料は、上述の金属酸化物に限られない。酸化物２３０として、バンドギャップを有する半導体材料（ゼロギャップ半導体ではない半導体材料）を用いてもよい。例えば、シリコンなどの単体元素の半導体、ヒ化ガリウムなどの化合物半導体、半導体として機能する層状物質（原子層物質、２次元材料などともいう。）などを半導体材料に用いることが好ましい。特に、半導体として機能する層状物質を半導体材料に用いると好適である。
【0220】
ここで、本明細書等において、層状物質とは、層状の結晶構造を有する材料群の総称である。層状の結晶構造は、共有結合やイオン結合によって形成される層が、ファンデルワールス力のような、共有結合やイオン結合よりも弱い結合を介して積層している構造である。層状物質は、単位層内における電気伝導性が高く、つまり、２次元電気伝導性が高い。半導体として機能し、かつ、２次元電気伝導性の高い材料をチャネル形成領域に用いることで、オン電流の大きいトランジスタを提供することができる。
【0221】
層状物質として、グラフェン、シリセン、カルコゲン化物などがある。カルコゲン化物は、カルコゲンを含む化合物である。また、カルコゲンは、第１６族に属する元素の総称であり、酸素、硫黄、セレン、テルル、ポロニウム、リバモリウムが含まれる。また、カルコゲン化物として、遷移金属カルコゲナイド、１３族カルコゲナイドなどが挙げられる。
【0222】
酸化物２３０として、例えば、半導体として機能する遷移金属カルコゲナイドを用いることが好ましい。酸化物２３０として適用可能な遷移金属カルコゲナイドとして、具体的には、硫化モリブデン（代表的にはＭｏＳ２）、セレン化モリブデン（代表的にはＭｏＳｅ２）、モリブデンテルル（代表的にはＭｏＴｅ２）、硫化タングステン（代表的にはＷＳ２）、セレン化タングステン（代表的にはＷＳｅ２）、タングステンテルル（代表的にはＷＴｅ２）、硫化ハフニウム（代表的にはＨｆＳ２）、セレン化ハフニウム（代表的にはＨｆＳｅ２）、硫化ジルコニウム（代表的にはＺｒＳ２）、セレン化ジルコニウム（代表的にはＺｒＳｅ２）などが挙げられる。
【0223】
＜半導体装置の作製方法＞
次に、図１Ａ乃至図１Ｄに示す、本発明の一態様である半導体装置の作製方法を、図４Ａ乃至図１６Ａ、図４Ｂ乃至図１６Ｂ、図４Ｃ乃至図１６Ｃ、および図４Ｄ乃至図１６Ｄを用いて説明する。
次に、図１Ａ乃至図１Ｄに示す、本発明の一態様である半導体装置の作製方法を、図４Ａ乃至図１６Ａ、図４Ｂ乃至図１６Ｂ、図４Ｃ乃至図１６Ｃ、および図４Ｄ乃至図１６Ｄを用いて説明する。
【0224】
図４Ａ乃至図１６Ａは上面図を示す。また、図４Ｂ乃至図１６Ｂは、図４Ａ乃至図１６Ａに示すＡ１－Ａ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図４Ｃ乃至図１６Ｃは、図４Ａ乃至図１６ＡにＡ３－Ａ４の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。また、図４Ｄ乃至図１６Ｄは、図４Ａ乃至図１６ＡにＡ５－Ａ６の一点鎖線で示す部位の断面図である。なお、図４Ａ乃至図１６Ａの上面図では、図の明瞭化のために一部の要素を省いている。
【0225】
以下において、絶縁体を形成するための絶縁性材料、導電体を形成するための導電性材料、または半導体を形成するための半導体材料は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを適宜用いて成膜することができる。
【0226】
なお、スパッタリング法にはスパッタリング用電源に高周波電源を用いるＲＦスパッタリング法、直流電源を用いるＤＣスパッタリング法、さらにパルス的に電極に印加する電圧を変化させるパルスＤＣスパッタリング法がある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタリング法は主に金属導電膜を成膜する場合に用いられる。また、パルスＤＣスパッタリング法は、主に、酸化物、窒化物、炭化物などの化合物をリアクティブスパッタリング法で成膜する際に用いられる。
【0227】
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法（プラズマ化学気相成長法と呼ぶ場合もある。）、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法（有機金属化学気相成長法と呼ぶ場合もある。）に分けることができる。
【0228】
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
【0229】
また、ＡＬＤ法としては、プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱ＡＬＤ（Ｔｈｅｒｍａｌ ＡＬＤ）法、プラズマ励起されたリアクタントを用いるＰＥＡＬＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＡＬＤ）法などを用いることができる。
【0230】
また、ＡＬＤ法は、原子の性質である自己制御性を利用し、一層ずつ原子を堆積することができるので、極薄の成膜が可能、アスペクト比の高い構造への成膜が可能、ピンホールなどの欠陥の少ない成膜が可能、被覆性に優れた成膜が可能、低温での成膜が可能、などの効果がある。ＰＥＡＬＤ法では、プラズマを利用することで、より低温での成膜が可能となり好ましい場合がある。なお、ＡＬＤ法で用いるプリカーサには炭素などの不純物を含むものがある。このため、ＡＬＤ法により設けられた膜は、他の成膜法により設けられた膜と比較して、炭素などの不純物を多く含む場合がある。なお、不純物の定量は、Ｘ線光電子分光法（ＸＰＳ：Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて行うことができる。
【0231】
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
【0232】
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
【0233】
まず、基板（図示しない。）を準備し、当該基板上に絶縁体２１２を成膜する（図４Ａ乃至図４Ｄ参照。）。絶縁体２１２の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を用いなくてもよいスパッタリング法を用いることで、絶縁体２１２中の水素濃度を低減することができる。ただし、絶縁体２１２の成膜は、スパッタリング法に限られるものではなく、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを適宜用いてもよい。
【0234】
本実施の形態では、絶縁体２１２として、窒素ガスを含む雰囲気でシリコンターゲットを用いて、パルスＤＣスパッタリング法で窒化シリコンを成膜する。パルスＤＣスパッタリング法を用いることで、ターゲット表面のアーキングによるパーティクルの発生を抑制することができるので、膜厚分布をより均一にすることができる。また、パルス電圧を用いることで、高周波電圧より、放電の立ち上がり、立ち下がりを急峻にすることができる。これにより、電極に電力をより効率的に供給し、スパッタレート、および膜質を向上することができる。
【0235】
窒化シリコンのように水、水素などの不純物が透過しにくい絶縁体を用いることにより、絶縁体２１２より下層に含まれる水、水素などの不純物の拡散を抑制することができる。また、絶縁体２１２として、窒化シリコンなどの銅が透過しにくい絶縁体を用いることにより、絶縁体２１２より下層（図示しない。）の導電体に銅など拡散しやすい金属を用いても、当該金属が絶縁体２１２を介して上方に拡散するのを抑制することができる。
【0236】
次に、絶縁体２１２上に絶縁体２１４を成膜する（図４Ａ乃至図４Ｄ参照。）。絶縁体２１４の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を用いなくてもよいスパッタリング法を用いることで、絶縁体２１４中の水素濃度を低減することができる。ただし、絶縁体２１４の成膜は、スパッタリング法に限られるものではなく、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを適宜用いてもよい。
【0237】
本実施の形態では、絶縁体２１４として、酸素ガスを含む雰囲気でアルミニウムターゲットを用いて、パルスＤＣスパッタリング法で酸化アルミニウムを成膜する。パルスＤＣスパッタリング法を用いることで、膜厚分布をより均一にし、スパッタレート、および膜質を向上することができる。
【0238】
絶縁体２１４として、水素を捕獲および水素を固着する機能が高い、酸化アルミニウムを用いることで、絶縁体２１６などに含まれる水素を捕獲または固着し、当該水素が酸化物２３０に拡散するのを防ぐことができる。
【0239】
次に、絶縁体２１４上に絶縁体２１６を成膜する。絶縁体２１６の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を用いなくてもよいスパッタリング法を用いることで、絶縁体２１６中の水素濃度を低減することができる。ただし、絶縁体２１６の成膜は、スパッタリング法に限られるものではなく、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを適宜用いてもよい。
【0240】
本実施の形態では、絶縁体２１６として、酸素ガスを含む雰囲気でシリコンターゲットを用いて、パルスＤＣスパッタリング法で酸化シリコンを成膜する。パルスＤＣスパッタリング法を用いることで、膜厚分布をより均一にし、スパッタレート、および膜質を向上することができる。
【0241】
絶縁体２１２、絶縁体２１４、および絶縁体２１６は、大気に暴露することなく連続して成膜することが好ましい。例えば、マルチチャンバー方式の成膜装置を用いればよい。これにより、絶縁体２１２、絶縁体２１４、および絶縁体２１６を、膜中の水素を低減して成膜し、さらに、各成膜工程の合間に膜中に水素が混入するのを低減することができる。
【0242】
次に、絶縁体２１６に絶縁体２１４に達する開口を形成する。開口とは、例えば、溝やスリットなども含まれる。また、開口が形成された領域を指して開口部とする場合がある。開口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体２１４として、絶縁体２１６をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体２１６に酸化シリコンまたは酸化窒化シリコンを用いた場合は、絶縁体２１４は窒化シリコン、酸化アルミニウム、酸化ハフニウムを用いるとよい。
【0243】
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電圧を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電圧を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電圧を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電圧を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置などを用いることができる。
【0244】
開口の形成後に、導電膜２０５Ａを成膜する（図４Ａ乃至図４Ｄ参照。）。導電膜２０５Ａは、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。例えば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。または、酸素の透過を抑制する機能を有する導電体と、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電膜２０５Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【0245】
本実施の形態では、導電膜２０５Ａとして窒化チタンを成膜する。このような金属窒化物を導電体２０５ｂの下層に用いることにより、絶縁体２１６などによって、導電体２０５ｂが酸化されるのを抑制することができる。また、導電体２０５ｂとして銅などの拡散しやすい金属を用いても、当該金属が導電体２０５ａから外に拡散するのを防ぐことができる。
【0246】
次に、導電膜２０５Ｂを成膜する（図４Ａ乃至図４Ｄ参照。）。導電膜２０５Ｂとしては、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金などを用いることができる。該導電膜の成膜は、メッキ法、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、導電膜２０５Ｂとして、タングステンを成膜する。
【0247】
次に、ＣＭＰ処理を行うことで、導電膜２０５Ａおよび導電膜２０５Ｂの一部を除去し、絶縁体２１６を露出する（図５Ａ乃至図５Ｄ参照。）。その結果、開口部のみに、導電体２０５ａおよび導電体２０５ｂが残存する。なお、当該ＣＭＰ処理により、絶縁体２１６の一部が除去される場合がある。
【0248】
次に、エッチングを行って、導電体２０５ｂの上部を除去する（図６Ａ乃至図６Ｄ参照。）。これにより、導電体２０５ｂの上面は、導電体２０５ａの上面および絶縁体２１６の上面より低くなる。導電体２０５ｂのエッチングには、ドライエッチングまたはウェットエッチングを用いればよいが、ドライエッチングを用いるほうが微細加工には好ましい。
【0249】
次に、絶縁体２１６、導電体２０５ａ、および導電体２０５ｂの上に、導電膜２０５Ｃを成膜する（図７Ａ乃至図７Ｄ参照。）。導電膜２０５Ｃは、導電膜２０５Ａと同様に、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。
【0250】
本実施の形態では、導電膜２０５Ｃとして窒化チタンを成膜する。このような金属窒化物を導電体２０５ｂの上層に用いることにより、絶縁体２２２などによって、導電体２０５ｂが酸化されるのを抑制することができる。また、導電体２０５ｂとして銅などの拡散しやすい金属を用いても、当該金属が導電体２０５ｃから外に拡散するのを防ぐことができる。
【0251】
次に、ＣＭＰ処理を行うことで、導電膜２０５Ｃの一部を除去し、絶縁体２１６を露出する（図８Ａ乃至図８Ｄ参照。）。その結果、開口部のみに、導電体２０５ａ、導電体２０５ｂ、および導電体２０５ｃが残存する。これにより、上面が平坦な、導電体２０５を形成することができる。さらに、導電体２０５ｂが、導電体２０５ａおよび導電体２０５ｃに包みこまれる構成になる。よって、導電体２０５ｂから水素などの不純物が導電体２０５ａおよび導電体２０５ｃの外に拡散するのを防ぎ、かつ導電体２０５ａおよび導電体２０５ｃの外から酸素が混入し、導電体２０５ｂが酸化されるのを防ぐことができる。なお、当該ＣＭＰ処理により、絶縁体２１６の一部が除去される場合がある。
【0252】
次に、絶縁体２１６、および導電体２０５上に絶縁体２２２を成膜する（図９Ａ乃至図９Ｄ参照）。絶縁体２２２として、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体は、酸素、水素、および水に対するバリア性を有する。絶縁体２２２が、水素および水に対するバリア性を有することで、トランジスタ２００の周辺に設けられた構造体に含まれる水素、および水が、絶縁体２２２を通じてトランジスタ２００の内側へ拡散することが抑制され、酸化物２３０中の酸素欠損の生成を抑制することができる。
【0253】
絶縁体２２２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２２２として、スパッタリング法を用いて、酸化ハフニウムを成膜する。成膜ガスに水素を用いなくてもよいスパッタリング法を用いることで、絶縁体２２２中の水素濃度を低減することができる。
【0254】
続いて、加熱処理を行うと好ましい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、窒素ガスと酸素ガスの混合雰囲気で加熱処理をする場合、酸素ガスを２０％程度にすればよい。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理を行ってもよい。
【0255】
また、上記加熱処理で用いるガスは、高純度化されていることが好ましい。例えば、上記加熱処理で用いるガスに含まれる水分量が１ｐｐｂ以下、好ましくは０．１ｐｐｂ以下、より好ましくは０．０５ｐｐｂ以下にすればよい。高純度化されたガスを用いて加熱処理を行うことで、絶縁体２２２などに水分等が取り込まれることを可能な限り防ぐことができる。
【0256】
本実施の形態では、加熱処理として、絶縁体２２２の成膜後に、窒素ガスと酸素ガスの流量比を４ｓｌｍ：１ｓｌｍとして、４００℃の温度で１時間の処理を行う。当該加熱処理によって、絶縁体２２２に含まれる水、水素などの不純物を除去することなどができる。また、絶縁体２２２として、ハフニウムを含む酸化物を用いる場合、当該加熱処理によって、絶縁体２２２の一部が結晶化する場合がある。また、加熱処理は、絶縁体２２４の成膜後などのタイミングで行うこともできる。
【0257】
次に、絶縁体２２２上に絶縁体２２４を成膜する（図９Ａ乃至図９Ｄ参照）。絶縁体２２４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２２４として、スパッタリング法を用いて、酸化シリコンを成膜する。成膜ガスに水素を用いなくてもよいスパッタリング法を用いることで、絶縁体２２４中の水素濃度を低減することができる。絶縁体２２４は、後の工程で酸化物２３０ａと接するので、このように水素濃度が低減されていることが好適である。
【0258】
ここで、絶縁体２２４に過剰酸素領域を形成するために、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）を印加する電源を有してもよい。高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素ラジカルを効率よく絶縁体２２４内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に、脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。なお、当該プラズマ処理の条件を適宜選択することにより、絶縁体２２４に含まれる水、水素などの不純物を除去することができる。その場合、加熱処理は行わなくてもよい。
【0259】
ここで、絶縁体２２４上に、例えば、スパッタリング法によって、酸化アルミニウムを成膜した後、絶縁体２２４に達するまで、ＣＭＰ処理を行ってもよい。当該ＣＭＰ処理を行うことで絶縁体２２４表面の平坦化および平滑化を行うことができる。当該酸化アルミニウムを絶縁体２２４上に配置してＣＭＰ処理を行うことで、ＣＭＰ処理の終点検出が容易となる。また、ＣＭＰ処理によって、絶縁体２２４の一部が研磨されて、絶縁体２２４の膜厚が薄くなることがあるが、絶縁体２２４の成膜時に膜厚を調整すればよい。絶縁体２２４表面の平坦化および平滑化を行うことで、後に成膜する酸化物の被覆率の悪化を防止し、半導体装置の歩留りの低下を防ぐことができる場合がある。また、絶縁体２２４上に、スパッタリング法によって、酸化アルミニウムを成膜することにより、絶縁体２２４に酸素を添加することができるので好ましい。
【0260】
次に、絶縁体２２４上に、酸化膜２３０Ａ、酸化膜２３０Ｂを順に成膜する（図９Ａ乃至図９Ｄ参照。）。なお、酸化膜２３０Ａおよび酸化膜２３０Ｂは、大気環境にさらさずに連続して成膜することが好ましい。大気開放せずに成膜することで、酸化膜２３０Ａ、および酸化膜２３０Ｂ上に大気環境からの不純物または水分が付着することを防ぐことができ、酸化膜２３０Ａと酸化膜２３０Ｂとの界面近傍を清浄に保つことができる。
【0261】
酸化膜２３０Ａ、および酸化膜２３０Ｂの成膜はスパッタリング法、ＣＶＤ法、ＭＯＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【0262】
例えば、酸化膜２３０Ａ、および酸化膜２３０Ｂをスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、上記の酸化膜をスパッタリング法によって成膜する場合は、上記のＩｎ－Ｍ－Ｚｎ酸化物ターゲットなどを用いることができる。
【0263】
特に、酸化膜２３０Ａの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁体２２４に供給される場合がある。したがって、当該スパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。
【0264】
また、酸化膜２３０Ｂをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を、３０％を超えて１００％以下、好ましくは７０％以上１００％以下として成膜すると、酸素過剰型の酸化物半導体が形成される。酸素過剰型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い信頼性が得られる。ただし、本発明の一態様はこれに限定されない。酸化膜２３０Ｂをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を１％以上３０％以下、好ましくは５％以上２０％以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い電界効果移動度が得られる。また、基板を加熱しながら成膜を行うことによって、当該酸化膜の結晶性を向上させることができる。
【0265】
本実施の形態では、酸化膜２３０Ａとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の酸化物ターゲットを用いて成膜する。また、酸化膜２３０Ｂとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の酸化物ターゲットを用いて成膜する。なお、各酸化膜は、成膜条件、および原子数比を適宜選択することで、酸化物２３０ａ、および酸化物２３０ｂに求める特性に合わせて形成するとよい。
【0266】
次に、酸化膜２３０Ｂ上に酸化膜２４３Ａを成膜する（図９Ａ乃至図９Ｄ参照）。酸化膜２４３Ａの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。酸化膜２４３Ａは、Ｉｎに対するＧａの原子数比が、酸化膜２３０ＢのＩｎに対するＧａの原子数比より大きいことが好ましい。本実施の形態では、酸化膜２４３Ａとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の酸化物ターゲットを用いて成膜する。
【0267】
なお、絶縁体２２２、絶縁体２２４、酸化膜２３０Ａ、酸化膜２３０Ｂ、および酸化膜２４３Ａを、大気に暴露することなく、スパッタリング法で成膜することが好ましい。例えば、マルチチャンバー方式の成膜装置を用いればよい。これにより、絶縁体２２２、絶縁体２２４、酸化膜２３０Ａ、酸化膜２３０Ｂ、および酸化膜２４３Ａを、膜中の水素を低減して成膜し、さらに、各成膜工程の合間に膜中に水素が混入するのを低減することができる。
【0268】
次に、加熱処理を行うことが好ましい。加熱処理は、酸化膜２３０Ａ、酸化膜２３０Ｂ、および酸化膜２４３Ａが多結晶化しない温度範囲で行えばよく、２５０℃以上６５０℃以下、好ましくは４００℃以上６００℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、窒素ガスと酸素ガスの混合雰囲気で加熱処理をする場合、酸素ガスを２０％程度にすればよい。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理を行ってもよい。
【0269】
また、上記加熱処理で用いるガスは、高純度化されていることが好ましい。例えば、上記加熱処理で用いるガスに含まれる水分量が１ｐｐｂ以下、好ましくは０．１ｐｐｂ以下、より好ましくは０．０５ｐｐｂ以下にすればよい。高純度化されたガスを用いて加熱処理を行うことで、酸化膜２３０Ａ、酸化膜２３０Ｂ、および酸化膜２４３Ａなどに水分等が取り込まれることを可能な限り防ぐことができる。
【0270】
本実施の形態では、加熱処理として、窒素雰囲気にて５５０℃の温度で１時間の処理を行った後に、連続して酸素雰囲気にて５５０℃の温度で１時間の処理を行う。当該加熱処理によって、酸化膜２３０Ａ、酸化膜２３０Ｂ、および酸化膜２４３Ａ中の水、水素などの不純物を除去することなどができる。さらに、当該加熱処理によって、酸化膜２３０Ｂの結晶性を向上させ、より密度の高い、緻密な構造にすることができる。これにより、酸化膜２３０Ｂ中における、酸素または不純物の拡散を低減することができる。
【0271】
次に、酸化膜２４３Ａ上に導電膜２４２Ａを成膜する（図９Ａ乃至図９Ｄ参照。）。導電膜２４２Ａの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。例えば、導電膜２４２Ａとして、スパッタリング法を用いて窒化タンタルを成膜すればよい。なお、導電膜２４２Ａの成膜前に、加熱処理を行ってもよい。当該加熱処理は、減圧下で行い、大気に暴露することなく、連続して導電膜２４２Ａを成膜してもよい。このような処理を行うことによって、酸化膜２４３Ａの表面などに吸着している水分および水素を除去し、さらに酸化膜２３０Ａ、酸化膜２３０Ｂ、および酸化膜２４３Ａ中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、１００℃以上４００℃以下が好ましい。本実施の形態では、加熱処理の温度を２００℃とする。
【0272】
次に、導電膜２４２Ａ上に絶縁膜２７１Ａを成膜する（図９Ａ乃至図９Ｄ参照。）。絶縁膜２７１Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。絶縁膜２７１Ａは、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、絶縁膜２７１Ａとして、スパッタリング法によって、窒化シリコンを成膜すればよい。
【0273】
次に、絶縁膜２７１Ａ上に絶縁膜２７３Ａを成膜する（図９Ａ乃至図９Ｄ参照。）。絶縁膜２７３Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。例えば、絶縁膜２７３Ａとして、スパッタリング法によって、酸化シリコンを成膜すればよい。
【0274】
なお、導電膜２４２Ａ、絶縁膜２７１Ａ、および絶縁膜２７３Ａを、大気に暴露することなく、スパッタリング法で成膜することが好ましい。例えば、マルチチャンバー方式の成膜装置を用いればよい。これにより、導電膜２４２Ａ、絶縁膜２７１Ａ、および絶縁膜２７３Ａを、膜中の水素を低減して成膜し、さらに、各成膜工程の合間に膜中に水素が混入するのを低減することができる。また、絶縁膜２７３Ａ上にハードマスクを設ける場合、当該ハードマスクとなる膜も大気に暴露することなく連続して成膜すればよい。
【0275】
次に、リソグラフィー法を用いて、酸化膜２３０Ａ、酸化膜２３０Ｂ、酸化膜２４３Ａ、導電膜２４２Ａ、絶縁膜２７１Ａ、および絶縁膜２７３Ａを島状に加工して、酸化物２３０ａ、酸化物２３０ｂ、酸化物層２４３Ｂ、導電層２４２Ｂ、絶縁層２７１Ｂ、および絶縁層２７３Ｂを形成する（図１０Ａ乃至図１０Ｄ参照。）。また、当該加工はドライエッチング法やウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。また、酸化膜２３０Ａ、酸化膜２３０Ｂ、酸化膜２４３Ａ、導電膜２４２Ａ、絶縁膜２７１Ａ、および絶縁層２７１Ｂの加工は、それぞれ異なる条件で加工してもよい。なお、当該工程において、絶縁体２２４の酸化物２３０ａと重ならない領域の膜厚が薄くなることがある。また、当該工程において、絶縁体２２４を、酸化物２３０ａと重畳して、島状に加工する構成にしてもよい。
【0276】
なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体、または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクは、アッシングなどのドライエッチング処理を行う、ウェットエッチング処理を行う、ドライエッチング処理後にウェットエッチング処理を行う、またはウェットエッチング処理後にドライエッチング処理を行うことで、除去することができる。
【0277】
さらに、レジストマスクの下に絶縁体や導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、導電膜２４２Ａ上にハードマスク材料となる絶縁膜や導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。導電膜２４２Ａなどのエッチングは、レジストマスクを除去してから行っても良いし、レジストマスクを残したまま行っても良い。後者の場合、エッチング中にレジストマスクが消失することがある。導電膜２４２Ａなどのエッチング後にハードマスクをエッチングにより除去しても良い。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。本実施の形態では、絶縁層２７１Ｂ、および絶縁層２７３Ｂをハードマスクとして用いている。
【0278】
ここで、絶縁層２７１Ｂ、および絶縁層２７３Ｂが導電層２４２Ｂのマスクとして機能するので、図１０Ｂ乃至図１０Ｄに示すように、導電層２４２Ｂは側面と上面の間に湾曲面を有しない。これにより、図１Ｂおよび図１Ｄに示す導電体２４２ａおよび導電体２４２ｂは、側面と上面が交わる端部が角状になる。導電体２４２の側面と上面が交わる端部が角状になることで、当該端部が曲面を有する場合に比べて、導電体２４２の断面積が大きくなる。これにより、導電体２４２の抵抗が低減されるので、トランジスタ２００のオン電流を大きくすることができる。
【0279】
また、酸化物２３０ａ、酸化物２３０ｂ、酸化物層２４３Ｂ、導電層２４２Ｂ、絶縁層２７１Ｂ、および絶縁層２７３Ｂは、少なくとも一部が導電体２０５と重なるように形成する。また、酸化物２３０ａ、酸化物２３０ｂ、酸化物層２４３Ｂ、導電層２４２Ｂ、絶縁層２７１Ｂ、および絶縁層２７３Ｂの側面は、絶縁体２２２の上面に対し、概略垂直であることが好ましい。酸化物２３０ａ、酸化物２３０ｂ、酸化物層２４３Ｂ、導電層２４２Ｂ、絶縁層２７１Ｂ、および絶縁層２７３Ｂの側面が、絶縁体２２２の上面に対し、概略垂直であることで、複数のトランジスタ２００を設ける際に、小面積化、高密度化が可能となる。または、酸化物２３０ａ、酸化物２３０ｂ、酸化物層２４３Ｂ、導電層２４２Ｂ、絶縁層２７１Ｂ、および絶縁層２７３Ｂの側面と、絶縁体２２２の上面とのなす角が低い角度になる構成にしてもよい。その場合、酸化物２３０ａ、酸化物２３０ｂ、酸化物層２４３Ｂ、導電層２４２Ｂ、絶縁層２７１Ｂ、および絶縁層２７３Ｂの側面と、絶縁体２２２の上面とのなす角は６０度以上７０度未満が好ましい。この様な形状とすることで、これより後の工程において、絶縁体２７５などの被覆性が向上し、鬆などの欠陥を低減することができる。
【0280】
また、上記エッチング工程で発生した副生成物が、酸化物２３０ａ、酸化物２３０ｂ、酸化物層２４３Ｂ、導電層２４２Ｂ、絶縁層２７１Ｂ、および絶縁層２７３Ｂの側面に層状に形成される場合がある。この場合、当該層状の副生成物が、酸化物２３０ａ、酸化物２３０ｂ、酸化物２４３、導電体２４２、絶縁体２７１、および絶縁体２７３と絶縁体２７２の間に形成されることになる。また、同様に層状の副生成物が、絶縁体２２４上に形成される場合がある。当該層状の副生成物が絶縁体２２４上に形成された状態で、絶縁体２７５を成膜しても、当該層状の副生成物によって、絶縁体２２４への酸素の添加が妨害されてしまう。よって、絶縁体２２４の上面に接して形成された当該層状の副生成物は、除去することが好ましい。
【0281】
次に、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、酸化物層２４３Ｂ、導電層２４２Ｂ、絶縁層２７１Ｂ、および絶縁層２７３Ｂの上に、絶縁体２７２となる絶縁膜を成膜する。絶縁体２７２となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２７２となる絶縁膜として、スパッタリング法によって、窒化シリコンを成膜する。
【0282】
次に、絶縁体２７２となる絶縁膜を異方性エッチングすることで、絶縁層２７３Ｂ上の当該絶縁膜、および絶縁体２２４上の当該絶縁膜を除去する（図１１Ａ乃至図１１Ｄ参照。）。また、図１０に示す工程で層状の副生成物が残存していた場合、当該異方性エッチングで除去することができる。これにより、酸化物２３０ａの側面、酸化物２３０ｂの側面、酸化物層２４３Ｂの側面、導電層２４２Ｂの側面、絶縁層２７１Ｂの側面、および絶縁層２７３Ｂの側面に接して、絶縁層２７２Ａが形成される。
【0283】
このようにして、酸化物２３０ａ、酸化物２３０ｂ、酸化物層２４３Ｂ、および導電層２４２Ｂを、酸素の拡散を抑制する機能を有する、絶縁層２７２Ａ、および絶縁層２７１Ｂで覆うことができる。これにより、のちの工程で絶縁体２７５の成膜などで、酸化物２３０ａ、酸化物２３０ｂ、酸化物層２４３Ｂ、および導電層２４２Ｂに、酸素が拡散するのを低減することができる。
【0284】
次に、絶縁体２２４、絶縁層２７２Ａ、および絶縁層２７３Ｂ上に、絶縁体２７５を成膜する。（図１１Ａ乃至図１１Ｄ参照。）。絶縁体２７５の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。絶縁体２７５は、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、絶縁体２７５として、スパッタリング法によって、酸化アルミニウムを成膜すればよい。
【0285】
絶縁体２７５は、スパッタリング法を用いて形成することが好ましい。スパッタリング法で絶縁体２７５を成膜することで、絶縁体２２４および絶縁層２７３Ｂに酸素を添加することができる。このとき、導電層２４２Ｂの上面に接して絶縁層２７１Ｂが設けられ、導電層２４２Ｂの側面に接して絶縁層２７２Ａが設けられているので、導電層２４２Ｂの酸化を低減することができる。
【0286】
次に、絶縁体２７５上に、絶縁体２８０となる絶縁膜を成膜する。当該絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。例えば、当該絶縁膜として、スパッタリング法を用いて酸化シリコン膜を成膜すればよい。絶縁体２８０となる絶縁膜を、酸素を含む雰囲気で、スパッタリング法で成膜することで、過剰酸素を含む絶縁体２８０を形成することができる。また、成膜ガスに水素を用いなくてもよいスパッタリング法を用いることで、絶縁体２８０中の水素濃度を低減することができる。なお、当該絶縁膜の成膜前に、加熱処理を行ってもよい。加熱処理は、減圧下で行い、大気に暴露することなく、連続して当該絶縁膜を成膜してもよい。このような処理を行うことによって、絶縁体２７５の表面などに吸着している水分および水素を除去し、さらに酸化物２３０ａ、酸化物２３０ｂ、酸化物層２４３Ｂ、および絶縁体２２４中の水分濃度および水素濃度を低減させることができる。当該加熱処理には、上述した加熱処理条件を用いることができる。
【0287】
次に、上記絶縁体２８０となる絶縁膜にＣＭＰ処理を行い、上面が平坦な絶縁体２８０を形成する（図１１Ａ乃至図１１Ｄ参照。）。なお、絶縁体２８０上に、例えば、スパッタリング法によって窒化シリコンを成膜し、該窒化シリコンを絶縁体２８０に達するまで、ＣＭＰ処理を行ってもよい。
【0288】
次に、絶縁体２８０の一部、絶縁体２７５の一部、絶縁層２７３Ｂの一部、絶縁層２７１Ｂの一部、絶縁層２７２Ａの一部、導電層２４２Ｂの一部、酸化物層２４３Ｂの一部、酸化物２３０ｂの一部を加工して、酸化物２３０ｂに達する開口を形成する。当該開口は、導電体２０５と重なるように形成することが好ましい。当該開口の形成によって、絶縁体２７３ａ、絶縁体２７３ｂ、絶縁体２７１ａ、絶縁体２７１ｂ、絶縁体２７２ａ、絶縁体２７２ｂ、導電体２４２ａ、導電体２４２ｂ、酸化物２４３ａ、および酸化物２４３ｂを形成する（図１２Ａ乃至図１２Ｄ参照。）。
【0289】
上記開口を形成する際に、酸化物２３０ｂの上部が除去される。酸化物２３０ｂの一部が除去されることで、酸化物２３０ｂに溝部が形成される。当該溝部の深さによっては、当該溝部を、上記開口の形成工程で形成してもよいし、上記開口の形成工程と異なる工程で形成してもよい。
【0290】
また、絶縁体２８０の一部、絶縁体２７５の一部、絶縁層２７３Ｂの一部、絶縁層２７１Ｂの一部、絶縁層２７２Ａの一部、導電層２４２Ｂの一部、酸化物層２４３Ｂの一部、酸化物２３０ｂの一部の加工は、ドライエッチング法、またはウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。また、当該加工は、それぞれ異なる条件で加工してもよい。例えば、絶縁体２８０の一部をドライエッチング法で加工し、絶縁体２７５の一部、絶縁層２７３Ｂの一部、絶縁層２７１Ｂの一部、絶縁層２７２Ａの一部、をウェットエッチング法で加工し、酸化物層２４３Ｂの一部、導電層２４２Ｂの一部、および酸化物２３０ｂの一部をドライエッチング法で加工してもよい。また、酸化物層２４３Ｂの一部および導電層２４２Ｂの一部の加工と、酸化物２３０ｂの一部の加工とは、異なる条件で行ってもよい。
【0291】
ここで、酸化物２３０ａ、酸化物２３０ｂなどの表面に付着または内部に拡散した不純物を除去することが好ましい。また、上記ドライエッチングで酸化物２３０ｂ表面に形成される、損傷領域を除去することが好ましい。当該不純物としては、絶縁体２８０、絶縁体２７５、絶縁層２７３Ｂの一部、絶縁層２７１Ｂの一部、絶縁層２７２Ａの一部、および導電層２４２Ｂに含まれる成分、上記開口を形成する際に用いられる装置に使われている部材に含まれる成分、エッチングに使用するガスまたは液体に含まれる成分などに起因したものが挙げられる。当該不純物としては、例えば、アルミニウム、シリコン、タンタル、フッ素、塩素などがある。
【0292】
特に、アルミニウム、またはシリコンなどの不純物は、酸化物２３０ｂのＣＡＡＣ－ＯＳ化を阻害する。よって、アルミニウム、またはシリコンなどの、ＣＡＡＣ－ＯＳ化を阻害する不純物元素が、低減または除去されていることが好ましい。例えば、酸化物２３０ｂ、およびその近傍における、アルミニウム原子の濃度が、５．０原子％以下とすればよく、２．０原子％以下が好ましく、１．５原子％以下がより好ましく、１．０原子％以下がさらに好ましく、０．３原子％未満がさらに好ましい。
【0293】
なお、アルミニウム、またはシリコンなどの不純物によりＣＡＡＣ－ＯＳ化が阻害され、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）となった金属酸化物の領域を、非ＣＡＡＣ領域と呼ぶ場合がある。非ＣＡＡＣ領域では、結晶構造の緻密さが低下しているため、ＶＯＨが多量に形成され、トランジスタがノーマリーオン化しやすくなる。よって、酸化物２３０ｂの非ＣＡＡＣ化領域は、低減または除去されていることが好ましい。
【0294】
これに対して、酸化物２３０ｂに層状のＣＡＡＣ構造を有していることが好ましい。特に、酸化物２３０ｂのドレイン下端部までＣＡＡＣ構造を有することが好ましい。ここで、トランジスタ２００において、導電体２４２ａまたは導電体２４２ｂ、およびその近傍がドレインとして機能する。つまり、導電体２４２ａ（導電体２４２ｂ）の下端部近傍の、酸化物２３０ｂが、ＣＡＡＣ構造を有することが好ましい。このように、ドレイン耐圧に顕著に影響するドレイン端部においても、酸化物２３０ｂの損傷領域が除去され、ＣＡＡＣ構造を有することで、トランジスタ２００の電気特性の変動をさらに抑制することができる。また、トランジスタ２００の信頼性を向上させることができる。
【0295】
上記の不純物などを除去するために、洗浄処理を行う。洗浄方法としては、洗浄液など用いたウェット洗浄、プラズマを用いたプラズマ処理、熱処理による洗浄などがあり、上記洗浄を適宜組み合わせて行ってもよい。なお、当該洗浄処理によって、上記溝部が深くなる場合がある。
【0296】
ウェット洗浄としては、アンモニア水、シュウ酸、リン酸、フッ化水素酸などを炭酸水または純水で希釈した水溶液、純水、炭酸水などを用いて洗浄処理を行ってもよい。または、これらの水溶液、純水、または炭酸水を用いた超音波洗浄を行ってもよい。または、これらの洗浄を適宜組み合わせて行ってもよい。
【0297】
なお、本明細書等では、市販のフッ化水素酸を純水で希釈した水溶液を希釈フッ化水素酸と呼び、市販のアンモニア水を純水で希釈した水溶液を希釈アンモニア水と呼ぶ場合がある。また、当該水溶液の濃度、温度などは、除去したい不純物、洗浄される半導体装置の構成などによって、適宜調整すればよい。希釈アンモニア水のアンモニア濃度は０．０１％以上５％以下、好ましくは０．１％以上０．５％以下とすればよい。また、希釈フッ化水素酸のフッ化水素濃度は０．０１ｐｐｍ以上１００ｐｐｍ以下、好ましくは０．１ｐｐｍ以上１０ｐｐｍ以下とすればよい。
【0298】
なお、超音波洗浄には、２００ｋＨｚ以上、好ましくは９００ｋＨｚ以上の周波数を用いることが好ましい。当該周波数を用いることで、酸化物２３０ｂなどへのダメージを低減することができる。
【0299】
また、上記洗浄処理を複数回行ってもよく、洗浄処理毎に洗浄液を変更してもよい。例えば、第１の洗浄処理として希釈フッ化水素酸、または希釈アンモニア水を用いた処理を行い、第２の洗浄処理として純水、または炭酸水を用いた処理を行ってもよい。
【0300】
上記洗浄処理として、本実施の形態では、希釈フッ化水素酸を用いてウェット洗浄を行い、続いて純水、または炭酸水を用いてウェット洗浄を行う。当該洗浄処理を行うことで、酸化物２３０ａ、酸化物２３０ｂなどの表面に付着または内部に拡散した不純物を除去することができる。さらに、酸化物２３０ｂの結晶性を高めることができる。
【0301】
これまでドライエッチングなどの加工、または上記洗浄処理によって、上記開口と重なり、かつ酸化物２３０ｂと重ならない領域の、絶縁体２２４の膜厚が、酸化物２３０ｂと重なる領域の、絶縁体２２４の膜厚より薄くなる場合がある。
【0302】
上記エッチング後、または上記洗浄後に加熱処理を行ってもよい。加熱処理は、１００℃以上５００℃以下、好ましくは３００℃以上５００℃以下、より好ましくは３５０℃以上４００℃以下で行えばよい。なお、加熱処理は、窒素ガス、不活性ガス、または酸化性ガスの雰囲気で行えばよい。または、窒素ガス、または不活性ガスに、酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行えばよい。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物２３０ａおよび酸化物２３０ｂに酸素を供給して、酸素欠損ＶＯの低減を図ることができる。また、このような熱処理を行うことで、酸化物２３０ｂの結晶性を向上させることができる。また、加熱処理は減圧状態で行ってもよい。または、酸素雰囲気で加熱処理した後に、大気に露出せずに連続して窒素雰囲気で加熱処理を行ってもよい。また、酸素雰囲気で加熱処理した後に、大気に露出せずに連続して窒素雰囲気で加熱処理を行う場合、酸素雰囲気での加熱処理を窒素雰囲気での加熱処理よりも長時間行ってもよい。
【0303】
次に絶縁膜２５０Ａを成膜する（図１３Ａ乃至図１３Ｄ参照）。絶縁膜２５０Ａの成膜前に加熱処理を行ってもよく、当該加熱処理は、減圧下で行い、大気に暴露することなく、連続して絶縁膜２５０Ａを成膜してもよい。また、当該加熱処理は、酸素を含む雰囲気で行うことが好ましい。このような処理を行うことによって、酸化物２３０ｂの表面などに吸着している水分および水素を除去し、さらに酸化物２３０ａ、および酸化物２３０ｂ中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、１００℃以上４００℃以下が好ましい。
【0304】
絶縁膜２５０Ａは、スパッタリング法、ＣＶＤ法、ＰＥＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて成膜することができる。また、絶縁膜２５０Ａは、水素原子が低減または除去されたガスを用いた成膜方法で成膜することが好ましい。これにより、絶縁膜２５０Ａの水素濃度を低減することができる。絶縁膜２５０Ａは、後の工程で酸化物２３０ｂと接する絶縁体２５０となるので、このように水素濃度が低減されていることが好適である。
【0305】
また、絶縁膜２５０ＡはＡＬＤ法を用いて成膜することが好ましい。微細化されたトランジスタ２００の、ゲート絶縁膜として機能する絶縁体２５０の膜厚は、極めて薄く（例えば、５ｎｍ以上３０ｎｍ以下程度。）、且つバラつきが小さくなるようにする必要がある。これに対して、ＡＬＤ法は、プリカーサと、リアクタント（例えば酸化剤など）を交互に導入して行う成膜方法であり、このサイクルを繰り返す回数によって膜厚を調節することができるため、精密な膜厚調節が可能である。よって、微細化されたトランジスタ２００が要求するゲート絶縁膜の膜厚の精度を達成することができる。また、図１３Ｂおよび図１３Ｃに示すように、絶縁膜２５０Ａは、絶縁体２８０等によって形成される開口の底面および側面に、被覆性良く成膜される必要がある。当該開口の底面および側面において、原子の層を一層ずつ堆積させることができるので、絶縁膜２５０Ａを当該開口に対して良好な被覆性で成膜することができる。
【0306】
また、例えば、ＳｉＨ４（またはＳｉ２Ｈ６）などの水素を含むガスを成膜ガスとして、ＰＥＣＶＤ法を用いて絶縁膜２５０Ａの成膜を行う場合、水素を含む成膜ガスがプラズマ中で分解されて、大量の水素ラジカルが発生する。水素ラジカルの還元反応によって、酸化物２３０ｂ中の酸素が引き抜かれてＶＯＨが形成されると、酸化物２３０ｂ中の水素濃度が高くなる。しかしながら、ＡＬＤ法を用いて絶縁膜２５０Ａを成膜すると、プリカーサの導入時もリアクタントの導入時も、水素ラジカルの発生を抑制することができる。よって、ＡＬＤ法を用いて絶縁膜２５０Ａを成膜することにより、酸化物２３０ｂ中の水素濃度が高くなることを防ぐことができる。
【0307】
なお、図１３Ｂ乃至図１３Ｄでは、絶縁膜２５０Ａを単層で図示したが、２層以上の積層構造としてもよい。絶縁膜２５０Ａを２層の積層構造とする場合、絶縁膜２５０Ａの下層は、加熱により酸素が放出される絶縁体を用いて形成し、絶縁膜２５０Ａの上層は、酸素の拡散を抑制する機能を有する絶縁体を用いて形成することが好ましい。このような構成にすることで、絶縁体２５０の下層に含まれる酸素が、導電体２６０へ拡散するのを抑制することができる。つまり、酸化物２３０へ供給する酸素量の減少を抑制することができる。また、絶縁体２５０の下層に含まれる酸素による導電体２６０の酸化を抑制することができる。例えば、絶縁膜２５０Ａの下層は、上述した絶縁体２５０に用いることができる材料を用いて設け、絶縁膜２５０Ａの上層は、絶縁体２２２と同様の材料を用いて設けることができる。
【0308】
絶縁膜２５０Ａの上層として、具体的には、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、マグネシウムなどから選ばれた一種、もしくは二種以上が含まれた金属酸化物、または酸化物２３０として用いることができる金属酸化物を用いることができる。特に、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いることが好ましい。
【0309】
絶縁膜２５０Ａを２層の積層構造とする場合、下層として酸化シリコンをＰＥＣＶＤ法で成膜し、上層として酸化ハフニウムをＡＬＤ法で成膜してもよい。また、下層の酸化シリコンと上層の酸化ハフニウムを両方ともＡＬＤ法で成膜してもよい。また、両方ともＡＬＤ法で成膜する場合、下層として酸化シリコンをＰＥＡＬＤ法で成膜し、上層として酸化ハフニウムを熱ＡＬＤ法で成膜してもよい。
【0310】
なお、絶縁膜２５０Ａを２層の積層構造とする場合、絶縁膜２５０Ａの下層となる絶縁膜および絶縁膜２５０Ａの上層となる絶縁膜は、大気環境に暴露せずに連続して成膜することが好ましい。大気開放せずに成膜することで、絶縁膜２５０Ａの下層となる絶縁膜、および絶縁膜２５０Ａの上層となる絶縁膜上に、大気環境からの水素などの不純物、または水分が付着することを防ぐことができる。よって、絶縁膜２５０Ａの下層となる絶縁膜と絶縁膜２５０Ａの上層となる絶縁膜との界面近傍を清浄に保つことができる。
【0311】
次に、酸素を含む雰囲気でマイクロ波処理を行う（図１３Ａ乃至図１３Ｄ参照）。ここで、図１３Ｂ乃至図１３Ｄに示す、点線はマイクロ波、ＲＦなどの高周波酸素プラズマ、または酸素ラジカルなどを示す。マイクロ波処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する、マイクロ波処理装置を用いることが好ましい。ここで、マイクロ波処理装置の周波数は、３００ＭＨｚ以上３００ＧＨｚ以下、好ましくは２．４ＧＨｚ以上２．５ＧＨｚ以下、例えば、２．４５ＧＨｚにすればよい。また、マイクロ波処理装置のマイクロ波を印加する電源の電力は、１０００Ｗ以上１００００Ｗ以下、好ましくは２０００Ｗ以上５０００Ｗ以下にすればよい。なお、本明細書等において、上記電源の電力をマイクロ波処理装置のチャンバーの上部の面積（例えば、チャンバー上部に誘電体板として石英天板が設けられる場合は、当該石英天板の面積）で割った量を、電力密度ＰＤと定義する。例えば、上記マイクロ波処理装置のチャンバーの上部の面積が２０００ｃｍ２の場合、電力密度ＰＤは、０．５Ｗ／ｃｍ２以上５Ｗ／ｃｍ２以下、好ましくは１Ｗ／ｃｍ２以上２．５Ｗ／ｃｍ２以下にすればよい。また、マイクロ波処理装置は基板側にＲＦを印加する電源を有してもよい。高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができる。また、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素イオンを、効率よく酸化物２３０ｂ中に導くことができる。
【0312】
また、上記マイクロ波処理は、減圧下で行うことが好ましく、圧力を６０Ｐａ以上、好ましくは１３３Ｐａ以上、より好ましくは２００Ｐａ以上、さらに好ましくは４００Ｐａ以上とすればよい。例えば、１０Ｐａ以上１０００Ｐａ以下、好ましくは３００Ｐａ以上７００Ｐａ以下にすればよい。また、処理温度は、７５０℃以下、好ましくは５００℃以下、例えば４００℃程度で行えばよい。また、酸素プラズマ処理を行った後に、外気に曝すことなく、連続して熱処理を行ってもよい。例えば、１００℃以上７５０℃以下、好ましくは３００℃以上５００℃以下にすればよい。
【0313】
また、例えば、上記マイクロ波処理は、酸素ガスとアルゴンガスを用いて行えばよい。ここで、酸素流量比（Ｏ２／Ｏ２＋Ａｒ）は、０％より大きく、１００％以下にすればよい。好ましくは、酸素流量比（Ｏ２／Ｏ２＋Ａｒ）を、０％より大きく、５０％以下にすればよい。より好ましくは、酸素流量比（Ｏ２／Ｏ２＋Ａｒ）を、１０％以上、４０％以下にすればよい。さらに好ましくは、酸素流量比（Ｏ２／Ｏ２＋Ａｒ）を、１０％以上、３０％以下にすればよい。このように、酸素を含む雰囲気でマイクロ波処理を行うことで、領域２３０ｂｃ中のキャリア濃度を低下させることができる。また、マイクロ波処理において、チャンバーに過剰な量の酸素が導入されないようにすることで、領域２３０ｂａおよび領域２３０ｂｂでキャリア濃度が過剰に低下するのを防ぐことができる。また、マイクロ波処理において、チャンバーに過剰な量の酸素が導入されないようにすることで、導電体２４２ａおよび導電体２４２ｂの側面が過剰に酸化されるのを防ぐことができる。
【0314】
図１３Ｂ乃至図１３Ｄに示すように、酸素を含む雰囲気でマイクロ波処理を行うことで、マイクロ波、またはＲＦ等の高周波を用いて酸素ガスをプラズマ化し、当該酸素プラズマを酸化物２３０ｂの導電体２４２ａと導電体２４２ｂの間の領域に作用させることができる。このとき、マイクロ波、またはＲＦ等の高周波を領域２３０ｂｃに照射することもできる。つまり、図２に示す領域２３０ｂｃに、マイクロ波、またはＲＦ等の高周波酸素プラズマなどを作用させることができる。プラズマ、マイクロ波などの作用により、領域２３０ｂｃのＶＯＨを分断し、水素Ｈを領域２３０ｂｃから除去することができる。つまり、領域２３０ｂｃにおいて、「ＶＯＨ→Ｈ＋ＶＯ」という反応が起きて、領域２３０ｂｃに含まれるＶＯＨを低減することができる。よって、領域２３０ｂｃ中の酸素欠損、およびＶＯＨを低減し、キャリア濃度を低下させることができる。また、領域２３０ｂｃで形成された酸素欠損に、上記酸素プラズマで発生した酸素ラジカル、または絶縁体２５０に含まれる酸素を供給することで、さらに、領域２３０ｂｃ中の酸素欠損を低減し、キャリア濃度を低下させることができる。
【0315】
一方、図２に示す領域２３０ｂａおよび領域２３０ｂｂ上には、導電体２４２ａおよび導電体２４２ｂが設けられている。図１３Ｂ乃至図１３Ｄに示すように、導電体２４２ａおよび導電体２４２ｂは、マイクロ波、またはＲＦ等の高周波酸素プラズマなどの作用を遮蔽するので、これらの作用は領域２３０ｂａおよび領域２３０ｂｂには及ばない。これにより、マイクロ波処理によって、領域２３０ｂａおよび領域２３０ｂｂで、ＶＯＨの低減、および過剰な量の酸素供給が発生しないので、キャリア濃度の低下を防ぐことができる。
【0316】
このようにして、酸化物半導体の領域２３０ｂｃで選択的に酸素欠損、およびＶＯＨを除去して、領域２３０ｂｃをｉ型または実質的にｉ型とすることができる。さらに、ソース領域またはドレイン領域として機能する領域２３０ｂａおよび領域２３０ｂｂに過剰な酸素が供給されるのを抑制し、ｎ型化を維持することができる。これにより、トランジスタ２００の電気特性の変動を抑制し、基板面内でトランジスタ２００の電気特性がばらつくのを抑制することができる。
【0317】
よって、トランジスタ特性のばらつきが少ない半導体装置を提供することができる。また、信頼性が良好な半導体装置を提供することができる。また、良好な電気特性を有する半導体装置を提供することができる。
【0318】
また、マイクロ波処理では、マイクロ波と酸化物２３０ｂ中の分子の電磁気的な相互作用により、酸化物２３０ｂに直接的に熱エネルギーを伝達する場合がある。この熱エネルギーにより、酸化物２３０ｂが加熱される場合がある。このような加熱処理をマイクロ波アニールと呼ぶ場合がある。マイクロ波処理を、酸素を含む雰囲気中で行うことで、酸素アニールと同等の効果が得られる場合がある。また、酸化物２３０ｂに水素が含まれる場合、この熱エネルギーが酸化物２３０ｂ中の水素に伝わり、これにより活性化した水素が酸化物２３０ｂから放出されることが考えられる。
【0319】
図１３に示す工程においては、絶縁膜２５０Ａの成膜後にマイクロ波処理を行ったが、本発明はこれに限られるものではない。例えば、絶縁膜２５０Ａの成膜前にマイクロ波処理をおこなってもよいし、絶縁膜２５０Ａの成膜前と成膜後の両方でマイクロ波処理を行ってもよい。また、例えば、絶縁膜２５０Ａを上述の２層構造とする場合、絶縁膜２５０Ａの下層を成膜し、マイクロ波処理を行って、それから絶縁膜２５０Ａの上層を成膜してもよい。
【0320】
例えば、絶縁膜２５０Ａの下層の酸化シリコンをＰＥＣＶＤ法で成膜し、マイクロ波処理を行って、それから絶縁膜２５０Ａの上層の酸化ハフニウムを熱ＡＬＤ法で成膜すればよい。また、例えば、マイクロ波処理を行って、絶縁膜２５０Ａの下層の酸化シリコンをＰＥＡＬＤ法で成膜し、絶縁膜２５０Ａの上層の酸化ハフニウムを熱ＡＬＤ法で成膜してもよい。ここで、上記マイクロ波処理、酸化シリコンの成膜、および酸化ハフニウムの成膜は、大気に暴露することなく、連続処理することが好ましい。例えば、マルチチャンバー方式の処理装置を用いればよい。また、上記マイクロ波処理を、ＰＥＡＬＤ装置の、プラズマ励起されたリアクタント（酸化剤）の処理で代替してもよい。ここで、リアクタント（酸化剤）としては、酸素ガスを用いればよい。
【0321】
また、マイクロ波処理後に減圧状態を保ったままで、加熱処理を行ってもよい。このような処理を行うことで、絶縁膜２５０Ａ中、酸化物２３０ｂ中、および酸化物２３０ａ中の水素を効率よく除去することができる。また、水素の一部は、導電体２４２（導電体２４２ａ、および導電体２４２ｂ）にゲッタリングされる場合がある。または、マイクロ波処理後に減圧状態を保ったままで、加熱処理を行うステップを複数回繰り返して行ってもよい。加熱処理を繰り返し行うことで、絶縁膜２５０Ａ中、酸化物２３０ｂ中、および酸化物２３０ａ中の水素をさらに効率よく除去することができる。なお、加熱処理温度は、３００℃以上５００℃以下とすることが好ましい。また、上記マイクロ波処理、すなわちマイクロ波アニールが該加熱処理を兼ねてもよい。マイクロ波アニールにより、酸化物２３０ｂなどが十分加熱される場合、該加熱処理を行わなくてもよい。
【0322】
また、マイクロ波処理を行って絶縁膜２５０Ａの膜質を改質することで、水素、水、不純物等の拡散を抑制することができる。従って、導電体２６０となる導電膜の成膜などの後工程、または熱処理などの後処理により、絶縁体２５０を介して、水素、水、不純物等が、酸化物２３０ｂ、酸化物２３０ａなどへ拡散することを抑制することができる。
【0323】
次に、導電体２６０ａとなる導電膜、導電体２６０ｂとなる導電膜を順に成膜する。導電体２６０ａとなる導電膜および導電体２６０ｂとなる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、ＡＬＤ法を用いて、導電体２６０ａとなる導電膜を成膜し、ＣＶＤ法を用いて導電体２６０ｂとなる導電膜を成膜する。
【0324】
次に、ＣＭＰ処理によって、絶縁膜２５０Ａ、導電体２６０ａとなる導電膜、および導電体２６０ｂとなる導電膜を絶縁体２８０が露出するまで研磨することによって、絶縁体２５０、および導電体２６０（導電体２６０ａ、および導電体２６０ｂ）を形成する（図１４Ａ乃至図１４Ｄ参照。）。これにより、絶縁体２５０は、酸化物２３０ｂに達する開口および酸化物２３０ｂの溝部の内壁（側壁、および底面）を覆うように配置される。また、導電体２６０は、絶縁体２５０を介して、上記開口および上記溝部を埋め込むように配置される。
【0325】
次に、上記の加熱処理と同様の条件で加熱処理を行ってもよい。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行う。該加熱処理によって、絶縁体２５０および絶縁体２８０中の水分濃度および水素濃度を低減させることができる。なお、上記加熱処理後、大気に曝すことなく連続して、次工程である絶縁体２８２の成膜を行ってもよい。
【0326】
次に、絶縁体２５０上、導電体２６０上、および絶縁体２８０上に、絶縁体２８２を形成する（図１５Ａ乃至図１５Ｄ参照。）。絶縁体２８２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。絶縁体２８２の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を用いなくてもよいスパッタリング法を用いることで、絶縁体２８２中の水素濃度を低減することができる。また、スパッタリング法を用いて、酸素を含む雰囲気で絶縁体２８２の成膜を行うことで、成膜しながら、絶縁体２８０に酸素を添加することができる。これにより、絶縁体２８０に過剰酸素を含ませることができる。このとき、基板加熱を行いながら、絶縁体２８２を成膜することが好ましい。
【0327】
本実施の形態では、絶縁体２８２として、酸素ガスを含む雰囲気でアルミニウムターゲットを用いて、パルスＤＣスパッタリング法で酸化アルミニウムを成膜する。パルスＤＣスパッタリング法を用いることで、膜厚分布をより均一にし、スパッタレート、および膜質を向上することができる。
【0328】
次に、絶縁体２８２上に、絶縁体２８３を形成する（図１６Ａ乃至図１６Ｄ参照。）。絶縁体２８３の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。絶縁体２８３の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を用いなくてもよいスパッタリング法を用いることで、絶縁体２８３中の水素濃度を低減することができる。また、絶縁体２８３は、多層としてもよい。例えば、スパッタリング法を用いて、窒化シリコンを成膜し、当該窒化シリコン上に、ＣＶＤ法を用いて窒化シリコンを成膜してもよい。バリア性の高い絶縁体２８３および絶縁体２１２でトランジスタ２００を包み込むことで、外部から水分、および水素が侵入するのを防止することができる。
【0329】
次に、加熱処理を行ってもよい。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行う。当該加熱処理によって、図２で示したように、絶縁体２８２の成膜によって添加された酸素を絶縁体２８０、絶縁体２５０へ拡散させ、酸化物２３０のチャネル形成領域へ選択的に供給することができる。なお、当該加熱処理は、絶縁体２８３の形成後に限らず、絶縁体２８２の成膜後などに行ってもよい。
【0330】
次に、絶縁体２７１、絶縁体２７３、絶縁体２７５、絶縁体２８０、絶縁体２８２、および絶縁体２８３に、導電体２４２に達する開口を形成する（図１６Ａ乃至図１６Ｄ参照。）。当該開口の形成は、リソグラフィー法を用いて行えばよい。なお、図１６Ａで当該開口の形状は、上面視において円形状にしているが、これに限られるものではない。例えば、当該開口が、上面視において、楕円などの略円形状、四角形などの多角形状、四角形等の多角形の角部を丸めた形状になっていてもよい。
【0331】
次に、絶縁体２４１となる絶縁膜を成膜し、当該絶縁膜を異方性エッチングして絶縁体２４１を形成する。（図１６Ａ乃至図１６Ｄ参照。）。絶縁体２４１となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。絶縁体２４１となる絶縁膜としては、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、ＡＬＤ法を用いて、酸化アルミニウムを成膜することが好ましい。または、ＰＥＡＬＤ法を用いて、窒化シリコンを成膜することが好ましい。窒化シリコンは水素に対するバリア性が高いので好ましい。
【0332】
また、絶縁体２４１となる絶縁膜の異方性エッチングとしては、例えばドライエッチング法などを用いればよい。開口の側壁部に絶縁体２４１を設けることで、外方からの酸素の透過を抑制し、次に形成する導電体２４０ａおよび導電体２４０ｂの酸化を防止することができる。また、導電体２４０ａおよび導電体２４０ｂから、水、水素などの不純物が外部に拡散することを防ぐことができる。
【0333】
次に、導電体２４０ａおよび導電体２４０ｂとなる導電膜を成膜する。導電体２４０ａおよび導電体２４０ｂとなる導電膜は、水、水素など不純物の透過を抑制する機能を有する導電体を含む積層構造とすることが望ましい。例えば、窒化タンタル、窒化チタンなどと、タングステン、モリブデン、銅など、と、の積層とすることができる。導電体２４０となる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【0334】
次に、ＣＭＰ処理を行うことで、導電体２４０ａおよび導電体２４０ｂとなる導電膜の一部を除去し、絶縁体２８３の上面を露出する。その結果、開口のみに、当該導電膜が残存することで上面が平坦な導電体２４０ａおよび導電体２４０ｂを形成することができる（図１６Ａ乃至図１６Ｄ参照。）。なお、当該ＣＭＰ処理により、絶縁体２８３の上面の一部および絶縁体２７４の上面の一部が除去される場合がある。
【0335】
次に、導電体２４６となる導電膜を成膜する。導電体２４６となる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【0336】
次に、導電体２４６となる導電膜をリソグラフィー法によって加工し、導電体２４０ａの上面と接する導電体２４６ａ、および導電体２４０ｂの上面と接する導電体２４６ｂを形成する（図１Ａ乃至図１Ｄ参照。）。この時、導電体２４６ａおよび導電体２４６ｂと、絶縁体２８３とが重ならない領域の絶縁体２８３の一部が除去されることがある。
【0337】
次に、導電体２４６上、および絶縁体２８３上に、絶縁体２８６を成膜する（図１Ａ乃至図１Ｄ参照。）。絶縁体２８６の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。また、絶縁体２８６は、多層としてもよい。例えば、スパッタリング法を用いて、窒化シリコンを成膜し、当該窒化シリコン上に、ＣＶＤ法を用いて窒化シリコンを成膜してもよい。
【0338】
以上により、図１Ａ乃至図１Ｄに示すトランジスタ２００を有する半導体装置を作製することができる。図４Ａ乃至図１６Ａ、図４Ｂ乃至図１６Ｂ、図４Ｃ乃至図１６Ｃ、および図４Ｄ乃至図１６Ｄに示すように、本実施の形態に示す半導体装置の作製方法を用いることで、トランジスタ２００を作製することができる。
【0339】
＜マイクロ波処理装置＞
以下では、上記半導体装置の作製方法に用いることができる、マイクロ波処理装置について説明する。
以下では、上記半導体装置の作製方法に用いることができる、マイクロ波処理装置について説明する。
【0340】
【0341】
図１７は、枚葉式マルチチャンバーの製造装置２７００の上面図を模式的に示している。製造装置２７００は、基板を収容するカセットポート２７６１と、基板のアライメントを行うアライメントポート２７６２と、を備える大気側基板供給室２７０１と、大気側基板供給室２７０１から、基板を搬送する大気側基板搬送室２７０２と、基板の搬入を行い、かつ室内の圧力を大気圧から減圧、または減圧から大気圧へ切り替えるロードロック室２７０３ａと、基板の搬出を行い、かつ室内の圧力を減圧から大気圧、または大気圧から減圧へ切り替えるアンロードロック室２７０３ｂと、真空中の基板の搬送を行う搬送室２７０４と、チャンバー２７０６ａと、チャンバー２７０６ｂと、チャンバー２７０６ｃと、チャンバー２７０６ｄと、を有する。
【0342】
また、大気側基板搬送室２７０２は、ロードロック室２７０３ａおよびアンロードロック室２７０３ｂと接続され、ロードロック室２７０３ａおよびアンロードロック室２７０３ｂは、搬送室２７０４と接続され、搬送室２７０４は、チャンバー２７０６ａ、チャンバー２７０６ｂ、チャンバー２７０６ｃおよびチャンバー２７０６ｄと接続する。
【0343】
なお、各室の接続部にはゲートバルブＧＶが設けられており、大気側基板供給室２７０１と、大気側基板搬送室２７０２を除き、各室を独立して真空状態に保持することができる。また、大気側基板搬送室２７０２には搬送ロボット２７６３ａが設けられており、搬送室２７０４には搬送ロボット２７６３ｂが設けられている。搬送ロボット２７６３ａおよび搬送ロボット２７６３ｂによって、製造装置２７００内で基板を搬送することができる。
【0344】
搬送室２７０４および各チャンバーの背圧（全圧）は、例えば、１×１０－４Ｐａ以下、好ましくは３×１０－５Ｐａ以下、さらに好ましくは１×１０－５Ｐａ以下とする。また、搬送室２７０４および各チャンバーの、質量電荷比（ｍ／ｚ）が１８である気体分子（原子）の分圧は、例えば、３×１０－５Ｐａ以下、好ましくは１×１０－５Ｐａ以下、さらに好ましくは３×１０－６Ｐａ以下とする。また、搬送室２７０４および各チャンバーの、ｍ／ｚが２８である気体分子（原子）の分圧は、例えば、３×１０－５Ｐａ以下、好ましくは１×１０－５Ｐａ以下、さらに好ましくは３×１０－６Ｐａ以下とする。また、搬送室２７０４および各チャンバーの、ｍ／ｚが４４である気体分子（原子）の分圧は、例えば、３×１０－５Ｐａ以下、好ましくは１×１０－５Ｐａ以下、さらに好ましくは３×１０－６Ｐａ以下とする。
【0345】
なお、搬送室２７０４および各チャンバー内の全圧および分圧は、質量分析計を用いて測定することができる。例えば、株式会社アルバック製四重極形質量分析計（Ｑ－ｍａｓｓともいう。）Ｑｕｌｅｅ ＣＧＭ－０５１を用いればよい。
【0346】
また、搬送室２７０４および各チャンバーは、外部リークまたは内部リークが少ない構成とすることが望ましい。例えば、搬送室２７０４および各チャンバーのリークレートは、３×１０－６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０－６Ｐａ・ｍ３／ｓ以下とする。また、例えば、ｍ／ｚが１８である気体分子（原子）のリークレートが１×１０－７Ｐａ・ｍ３／ｓ以下、好ましくは３×１０－８Ｐａ・ｍ３／ｓ以下とする。また、例えば、ｍ／ｚが２８である気体分子（原子）のリークレートが１×１０－５Ｐａ・ｍ３／ｓ以下、好ましくは１×１０－６Ｐａ・ｍ３／ｓ以下とする。また、例えば、ｍ／ｚが４４である気体分子（原子）のリークレートが３×１０－６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０－６Ｐａ・ｍ３／ｓ以下とする。
【0347】
なお、リークレートに関しては、前述の質量分析計を用いて測定した全圧および分圧から導出すればよい。リークレートは、外部リークおよび内部リークに依存する。外部リークは、微小な穴やシール不良などによって真空系外から気体が流入することである。内部リークは、真空系内のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレートを上述の数値以下とするために、外部リークおよび内部リークの両面から対策をとる必要がある。
【0348】
例えば、搬送室２７０４および各チャンバーの開閉部分はメタルガスケットでシールするとよい。メタルガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属を用いると好ましい。メタルガスケットはＯリングと比べ密着性が高く、外部リークを低減できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属の不動態を用いることで、メタルガスケットから放出される不純物を含む放出ガスが抑制され、内部リークを低減することができる。
【0349】
また、製造装置２７００を構成する部材として、不純物を含む放出ガスの少ないアルミニウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の部材を鉄、クロムおよびニッケルなどを含む合金に被覆して用いてもよい。鉄、クロムおよびニッケルなどを含む合金は、剛性があり、熱に強く、また加工に適している。ここで、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガスを低減できる。
【0350】
または、前述の製造装置２７００の部材をフッ化鉄、酸化アルミニウム、酸化クロムなどで被覆してもよい。
【0351】
製造装置２７００の部材は、極力金属のみで構成することが好ましく、例えば石英などで構成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸化アルミニウム、酸化クロムなどで薄く被覆するとよい。
【0352】
搬送室２７０４および各チャンバーに存在する吸着物は、内壁などに吸着しているために搬送室２７０４および各チャンバーの圧力に影響しないが、搬送室２７０４および各チャンバーを排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないものの、排気能力の高いポンプを用いて、搬送室２７０４および各チャンバーに存在する吸着物をできる限り脱離し、あらかじめ排気しておくことは重要である。なお、吸着物の脱離を促すために、搬送室２７０４および各チャンバーをベーキングしてもよい。ベーキングすることで吸着物の脱離速度を１０倍程度大きくすることができる。ベーキングは１００℃以上４５０℃以下で行えばよい。このとき、不活性ガスを搬送室２７０４および各チャンバーに導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。なお、導入する不活性ガスをベーキングの温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができる。ここで不活性ガスとして希ガスを用いると好ましい。
【0353】
または、加熱した希ガスなどの不活性ガスまたは酸素などを導入することで搬送室２７０４および各チャンバー内の圧力を高め、一定時間経過後に再び搬送室２７０４および各チャンバーを排気する処理を行うと好ましい。加熱したガスの導入により搬送室２７０４および各チャンバー内の吸着物を脱離させることができ、搬送室２７０４および各チャンバー内に存在する不純物を低減することができる。なお、この処理は２回以上３０回以下、好ましくは５回以上１５回以下の範囲で繰り返し行うと効果的である。具体的には、温度が４０℃以上４００℃以下、好ましくは５０℃以上２００℃以下である不活性ガスまたは酸素などを導入することで搬送室２７０４および各チャンバー内の圧力を０．１Ｐａ以上１０ｋＰａ以下、好ましくは１Ｐａ以上１ｋＰａ以下、さらに好ましくは５Ｐａ以上１００Ｐａ以下とし、圧力を保つ期間を１分以上３００分以下、好ましくは５分以上１２０分以下とすればよい。その後、搬送室２７０４および各チャンバーを５分以上３００分以下、好ましくは１０分以上１２０分以下の期間排気する。
【0354】
次に、チャンバー２７０６ｂおよびチャンバー２７０６ｃについて、図１８に示す断面模式図を用いて説明する。
【0355】
チャンバー２７０６ｂおよびチャンバー２７０６ｃは、例えば、被処理物にマイクロ波処理を行うことが可能なチャンバーである。なお、チャンバー２７０６ｂと、チャンバー２７０６ｃと、はマイクロ波処理を行う際の雰囲気が異なるのみである。そのほかの構成については共通するため、以下ではまとめて説明を行う。
【0356】
チャンバー２７０６ｂおよびチャンバー２７０６ｃは、スロットアンテナ板２８０８と、誘電体板２８０９と、基板ホルダ２８１２と、排気口２８１９と、を有する。また、チャンバー２７０６ｂおよびチャンバー２７０６ｃの外などには、ガス供給源２８０１と、バルブ２８０２と、高周波発生器２８０３と、導波管２８０４と、モード変換器２８０５と、ガス管２８０６と、導波管２８０７と、マッチングボックス２８１５と、高周波電源２８１６と、真空ポンプ２８１７と、バルブ２８１８と、が設けられる。
【0357】
高周波発生器２８０３は、導波管２８０４を介してモード変換器２８０５と接続している。モード変換器２８０５は、導波管２８０７を介してスロットアンテナ板２８０８に接続している。スロットアンテナ板２８０８は、誘電体板２８０９と接して配置される。また、ガス供給源２８０１は、バルブ２８０２を介してモード変換器２８０５に接続している。そして、モード変換器２８０５、導波管２８０７および誘電体板２８０９を通るガス管２８０６によって、チャンバー２７０６ｂおよびチャンバー２７０６ｃにガスが送られる。また、真空ポンプ２８１７は、バルブ２８１８および排気口２８１９を介して、チャンバー２７０６ｂおよびチャンバー２７０６ｃからガスなどを排気する機能を有する。また、高周波電源２８１６は、マッチングボックス２８１５を介して基板ホルダ２８１２に接続している。
【0358】
基板ホルダ２８１２は、基板２８１１を保持する機能を有する。例えば、基板２８１１を静電チャックまたは機械的にチャックする機能を有する。また、高周波電源２８１６から電力を供給される電極としての機能を有する。また、内部に加熱機構２８１３を有し、基板２８１１を加熱する機能を有する。
【0359】
真空ポンプ２８１７としては、例えば、ドライポンプ、メカニカルブースターポンプ、イオンポンプ、チタンサブリメーションポンプ、クライオポンプまたはターボ分子ポンプなどを用いることができる。また、真空ポンプ２８１７に加えて、クライオトラップを用いてもよい。クライオポンプおよびクライオトラップを用いると、水を効率よく排気できて特に好ましい。
【0360】
また、加熱機構２８１３としては、例えば、抵抗発熱体などを用いて加熱する加熱機構とすればよい。または、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、加熱する加熱機構としてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）またはＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）を用いることができる。ＧＲＴＡは、高温のガスを用いて加熱処理を行う。ガスとしては、不活性ガスが用いられる。
【0361】
また、ガス供給源２８０１は、マスフローコントローラを介して、精製機と接続されていてもよい。ガスは、露点が－８０℃以下、好ましくは－１００℃以下であるガスを用いることが好ましい。例えば、酸素ガス、窒素ガス、および希ガス（アルゴンガスなど）を用いればよい。
【0362】
誘電体板２８０９としては、例えば、酸化シリコン（石英）、酸化アルミニウム（アルミナ）または酸化イットリウム（イットリア）などを用いればよい。また、誘電体板２８０９の表面に、さらに別の保護層が形成されていてもよい。保護層としては、酸化マグネシウム、酸化チタン、酸化クロム、酸化ジルコニウム、酸化ハフニウム、酸化タンタル、酸化シリコン、酸化アルミニウムまたは酸化イットリウムなどを用いればよい。誘電体板２８０９は、後述する高密度プラズマ２８１０の特に高密度領域に曝されることになるため、保護層を設けることで損傷を緩和することができる。その結果、処理時のパーティクルの増加などを抑制することができる。
【0363】
高周波発生器２８０３では、例えば、０．３ＧＨｚ以上３．０ＧＨｚ以下、０．７ＧＨｚ以上１．１ＧＨｚ以下、または２．２ＧＨｚ以上２．８ＧＨｚ以下のマイクロ波を発生させる機能を有する。高周波発生器２８０３で発生させたマイクロ波は、導波管２８０４を介してモード変換器２８０５に伝わる。モード変換器２８０５では、ＴＥモードとして伝わったマイクロ波がＴＥＭモードに変換される。そして、マイクロ波は、導波管２８０７を介してスロットアンテナ板２８０８に伝わる。スロットアンテナ板２８０８は、複数のスロット孔が設けられており、マイクロ波は該スロット孔および誘電体板２８０９を通過する。そして、誘電体板２８０９の下方に電界を生じさせ、高密度プラズマ２８１０を生成することができる。高密度プラズマ２８１０には、ガス供給源２８０１から供給されたガス種に応じたイオンおよびラジカルが存在する。例えば、酸素ラジカルなどが存在する。
【0364】
このとき、基板２８１１が高密度プラズマ２８１０で生成されたイオンおよびラジカルによって、基板２８１１上の膜などを改質することができる。なお、高周波電源２８１６を用いて、基板２８１１側にバイアスを印加すると好ましい場合がある。高周波電源２８１６には、例えば、１３．５６ＭＨｚ、２７．１２ＭＨｚなどの周波数のＲＦ電源を用いればよい。基板側にバイアスを印加することで、高密度プラズマ２８１０中のイオンを基板２８１１上の膜などの開口部の奥まで効率よく到達させることができる。
【0365】
例えば、チャンバー２７０６ｂまたはチャンバー２７０６ｃで、ガス供給源２８０１から酸素を導入することで高密度プラズマ２８１０を用いた酸素ラジカル処理を行うことができる。
【0366】
次に、チャンバー２７０６ａおよびチャンバー２７０６ｄについて図１９に示す断面模式図を用いて説明する。
【0367】
チャンバー２７０６ａおよびチャンバー２７０６ｄは、例えば、被処理物に電磁波の照射を行うことが可能なチャンバーである。なお、チャンバー２７０６ａと、チャンバー２７０６ｄと、は電磁波の種類が異なるのみである。そのほかの構成については共通する部分が多いため、以下ではまとめて説明を行う。
【0368】
チャンバー２７０６ａおよびチャンバー２７０６ｄは、一または複数のランプ２８２０と、基板ホルダ２８２５と、ガス導入口２８２３と、排気口２８３０と、を有する。また、チャンバー２７０６ａおよびチャンバー２７０６ｄの外などには、ガス供給源２８２１と、バルブ２８２２と、真空ポンプ２８２８と、バルブ２８２９と、が設けられる。
【0369】
ガス供給源２８２１は、バルブ２８２２を介してガス導入口２８２３に接続している。真空ポンプ２８２８は、バルブ２８２９を介して排気口２８３０に接続している。ランプ２８２０は、基板ホルダ２８２５と向かい合って配置されている。基板ホルダ２８２５は、基板２８２４を保持する機能を有する。また、基板ホルダ２８２５は、内部に加熱機構２８２６を有し、基板２８２４を加熱する機能を有する。
【0370】
ランプ２８２０としては、例えば、可視光または紫外光などの電磁波を放射する機能を有する光源を用いればよい。例えば、波長１０ｎｍ以上２５００ｎｍ以下、５００ｎｍ以上２０００ｎｍ以下、または４０ｎｍ以上３４０ｎｍ以下にピークを有する電磁波を放射する機能を有する光源を用いればよい。
【0371】
例えば、ランプ２８２０としては、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプまたは高圧水銀ランプなどの光源を用いればよい。
【0372】
例えば、ランプ２８２０から放射される電磁波は、その一部または全部が基板２８２４に吸収されることで基板２８２４上の膜などを改質することができる。例えば、欠陥の生成もしくは低減、または不純物の除去などができる。なお、基板２８２４を加熱しながら行うと、効率よく、欠陥の生成もしくは低減、または不純物の除去などができる。
【0373】
または、例えば、ランプ２８２０から放射される電磁波によって、基板ホルダ２８２５を発熱させ、基板２８２４を加熱してもよい。その場合、基板ホルダ２８２５の内部に加熱機構２８２６を有さなくてもよい。
【0374】
真空ポンプ２８２８は、真空ポンプ２８１７についての記載を参照する。また、加熱機構２８２６は、加熱機構２８１３についての記載を参照する。また、ガス供給源２８２１は、ガス供給源２８０１についての記載を参照する。
【0375】
本実施の形態に用いることができるマイクロ波処理装置は、上記に限らない。図２０に示すマイクロ波処理装置２９００を用いることができる。マイクロ波処理装置２９００は、石英管２９０１、ガス供給源２８０１、バルブ２８０２、高周波発生器２８０３、導波管２８０４、ガス管２８０６、真空ポンプ２８１７、バルブ２８１８、および排気口２８１９を有する。また、マイクロ波処理装置２９００は、石英管２９０１内に、複数の基板２８１１（２８１１＿１乃至２８１１＿ｎ、ｎは２以上の整数）を保持する基板ホルダ２９０２を有する。また、マイクロ波処理装置２９００は、石英管２９０１の外側に、加熱手段２９０３を有していてもよい。
【0376】
高周波発生器２８０３で発生させたマイクロ波は、導波管２８０４を介して、石英管２９０１内に設けられた基板に照射される。真空ポンプ２８１７は、バルブ２８１８を介して排気口２８１９と接続されており、石英管２９０１内部の圧力を調整することができる。また、ガス供給源２８０１は、バルブ２８０２を介して、ガス管２８０６に接続されており、石英管２９０１内に所望のガスを導入することができる。また、加熱手段２９０３により、石英管２９０１内の基板２８１１を、所望の温度に加熱することができる。または、加熱手段２９０３により、ガス供給源２８０１から供給されるガスを加熱してもよい。マイクロ波処理装置２９００により、基板２８１１に対して、加熱処理と、マイクロ波処理を同時に行うことができる。また、基板２８１１を加熱した後に、マイクロ波処理を行うことができる。また、基板２８１１に対してマイクロ波処理を行った後に、加熱処理を行うことができる。
【0377】
基板２８１１＿１乃至基板２８１１＿ｎは、全て半導体装置、または記憶装置を形成する処理基板でもよいし、一部の基板をダミー基板としてもよい。例えば、基板２８１１＿１、および基板２８１１＿ｎをダミー基板とし、基板２８１１＿２乃至基板２８１１＿ｎ－１を処理基板としてもよい。また、基板２８１１＿１、基板２８１１＿２、基板２８１１＿ｎ－１、および基板２８１１＿ｎをダミー基板とし、基板２８１１＿３乃至基板２８１１＿ｎ－２を処理基板としてもよい。ダミー基板を用いることで、マイクロ波処理、または加熱処理の際、複数の処理基板が均一に処理され、処理基板間のばらつきを低減できるため好ましい。例えば、高周波発生器２８０３、および導波管２８０４に最も近い処理基板上にダミー基板を配置することで、該処理基板が直接マイクロ波に曝されることを抑制できるため、好ましい。
【0378】
以上の製造装置を用いることで、被処理物への不純物の混入を抑制しつつ、膜の改質などが可能となる。
【0379】
【0380】
各図Ａは半導体装置の上面図を示す。また、各図Ｂは、各図Ａに示すＡ１－Ａ２の一点鎖線で示す部位に対応する断面図である。また、各図Ｃは、各図ＡにＡ３－Ａ４の一点鎖線で示す部位に対応する断面図である。また、各図Ｄは、各図ＡにＡ５－Ａ６の一点鎖線で示す部位に対応する断面図である。各図Ａの上面図では、図の明瞭化のために一部の要素を省いている。
【0381】
なお、各図Ａ乃至Ｄに示す半導体装置において、＜半導体装置の構成例＞に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。なお、本項目においても、半導体装置の構成材料については＜半導体装置の構成例＞で詳細に説明した材料を用いることができる。
【0382】
＜半導体装置の変形例１＞
図２１Ａ乃至図２１Ｄに示す半導体装置は、図１Ａ乃至図１Ｄに示した半導体装置の変形例である。図２１Ａ乃至図２１Ｄに示す半導体装置は、図１Ａ乃至図１Ｄに示した半導体装置とは、絶縁体２８３の形状が異なる。また、絶縁体２８４および絶縁体２７４を有することが異なる。
図２１Ａ乃至図２１Ｄに示す半導体装置は、図１Ａ乃至図１Ｄに示した半導体装置の変形例である。図２１Ａ乃至図２１Ｄに示す半導体装置は、図１Ａ乃至図１Ｄに示した半導体装置とは、絶縁体２８３の形状が異なる。また、絶縁体２８４および絶縁体２７４を有することが異なる。
【0383】
図２１Ａ乃至図２１Ｄに示す半導体装置では、絶縁体２１４、絶縁体２１６、絶縁体２２２、絶縁体２２４、絶縁体２７５、絶縁体２８０、および絶縁体２８２がパターニングされている。また、絶縁体２８４は、絶縁体２１２、絶縁体２１４、絶縁体２１６、絶縁体２２２、絶縁体２２４、絶縁体２７５、絶縁体２８０、および絶縁体２８２を覆う構造になっている。つまり、絶縁体２８４は、絶縁体２８２の上面と、絶縁体２１４、絶縁体２１６、絶縁体２２２、絶縁体２２４、絶縁体２７５、および絶縁体２８０の側面と、絶縁体２１２の上面と、に接する。さらに、絶縁体２８４を覆って絶縁体２８４が配置されている。これにより、酸化物２３０などを含む、絶縁体２１４、絶縁体２１６、絶縁体２２２、絶縁体２２４、絶縁体２８０、および絶縁体２８２は、絶縁体２８３、絶縁体２８４、および絶縁体２１２によって、外部から隔離される。別言すると、トランジスタ２００は、絶縁体２８４、および絶縁体２１２で封止された領域内に配置される。
【0384】
例えば、絶縁体２１４、絶縁体２８２、および絶縁体２８４を、水素を捕獲および水素を固着する機能を有する材料を用いて形成すればよい。なお、絶縁体２８４は、絶縁体２８２と同様の絶縁体を用いることができる。また、絶縁体２１２、および絶縁体２８３を水素および酸素に対する拡散を抑制する機能を有する材料を用いて形成すればよい。代表的には、絶縁体２１４、絶縁体２８２、および絶縁体２８４としては、酸化アルミニウムを用いることができる。また、代表的には、絶縁体２１２、および絶縁体２８３としては、窒化シリコンを用いることができる。
【0385】
上記構成にすることで、上記封止された領域外に含まれる水素が、上記封止された領域内に混入することを抑制することができる。
【0386】
また、図２１Ａ乃至図２１Ｄに示すトランジスタ２００では、絶縁体２１２、および絶縁体２８３を、単層として設ける構成について示しているが、本発明はこれに限られるものではない。例えば、絶縁体２１２、および絶縁体２８３のそれぞれを２層以上の積層構造として設ける構成にしてもよい。
【0387】
絶縁体２７４は、絶縁体２８３を覆って設けられており、層間膜として機能する。絶縁体２７４は、絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。絶縁体２７４は、例えば、絶縁体２８０と同様の材料を用いて設けることができる。
【0388】
＜半導体装置の変形例２＞
図２２Ａ乃至図２２Ｄに示す半導体装置は、図２１Ａ乃至図２１Ｄに示した半導体装置の変形例である。図２２Ａ乃至図２２Ｄに示す半導体装置は、図２１Ａ乃至図２１Ｄに示した半導体装置とは、酸化物２３０ｃおよび酸化物２３０ｄを有することが異なる。また、絶縁体２８７を有することが異なる。また、絶縁体２７１、絶縁体２７２、絶縁体２７３、および絶縁体２８４を有しないことが異なる。
図２２Ａ乃至図２２Ｄに示す半導体装置は、図２１Ａ乃至図２１Ｄに示した半導体装置の変形例である。図２２Ａ乃至図２２Ｄに示す半導体装置は、図２１Ａ乃至図２１Ｄに示した半導体装置とは、酸化物２３０ｃおよび酸化物２３０ｄを有することが異なる。また、絶縁体２８７を有することが異なる。また、絶縁体２７１、絶縁体２７２、絶縁体２７３、および絶縁体２８４を有しないことが異なる。
【0389】
図２２Ａ乃至図２２Ｄに示す半導体装置では、さらに、酸化物２３０ｂ上の酸化物２３０ｃと、酸化物２３０ｃ上の酸化物２３０ｄと、を有する。酸化物２３０ｃおよび酸化物２３０ｄは、絶縁体２８０および絶縁体２７５に形成された開口の中に設けられる。また、酸化物２３０ｃは、酸化物２４３ａの側面、酸化物２４３ｂの側面、導電体２４２ａの側面、導電体２４２ｂの側面および絶縁体２７５の側面とそれぞれ接する。また、酸化物２３０ｃの上面、および酸化物２３０ｄの上面は、絶縁体２８２に接する。
【0390】
酸化物２３０ｃの上に、酸化物２３０ｄを配置することで、酸化物２３０ｄよりも上方に形成された構造物からの、酸化物２３０ｂまたは酸化物２３０ｃに対する不純物の拡散を抑制することができる。また、酸化物２３０ｃの上に、酸化物２３０ｄを配置することで、酸化物２３０ｂまたは酸化物２３０ｃからの酸素の上方拡散を抑制することができる。
【0391】
また、トランジスタのチャネル長方向の断面視において、酸化物２３０ｂに溝部を設け、当該溝部に、酸化物２３０ｃを埋め込むことが好ましい。このとき、酸化物２３０ｃは、当該溝部の内壁（側壁、および底面）を覆うように配置される。また、酸化物２３０ｃの膜厚は、当該溝部の深さと同程度であることが好ましい。このような構成にすることで、導電体２６０などを埋め込むための開口を形成する際に、開口の底部にあたる酸化物２３０ｂの表面に損傷領域が形成されても、当該損傷領域を除去することができる。これにより、損傷領域に起因するトランジスタ２００の電気特性の不良を抑制することができる。
【0392】
ここで、酸化物２３０ｃに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａまたは酸化物２３０ｄに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
【0393】
なお、酸化物２３０ｃをキャリアの主たる経路とする場合には、酸化物２３０ｃにおいて、主成分である金属元素に対するインジウムの原子数比が、酸化物２３０ｂにおける、主成分である金属元素に対するインジウムの原子数比より大きいことが好ましい。また、酸化物２３０ｃにおいて、元素Ｍに対するＩｎの原子数比が、酸化物２３０ｂにおける、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。インジウムの含有量が多い金属酸化物をチャネル形成領域に用いることで、トランジスタのオン電流を増大することができる。よって、酸化物２３０ｃにおいて、主成分である金属元素に対するインジウムの原子数比を、酸化物２３０ｂにおける、主成分である金属元素に対するインジウムの原子数比よりも大きくすることで、酸化物２３０ｃをキャリアの主たる経路とすることができる。また、酸化物２３０ｃの伝導帯下端は、酸化物２３０ａおよび酸化物２３０ｂの伝導帯下端より真空準位から離れていることが好ましい。言い換えると、酸化物２３０ｃの電子親和力は、酸化物２３０ａおよび酸化物２３０ｂの電子親和力より大きいことが好ましい。このとき、キャリアの主たる経路は酸化物２３０ｃとなる。
【0394】
また、酸化物２３０ｃとして、ＣＡＡＣ－ＯＳを用いることが好ましく、酸化物２３０ｃが有する結晶のｃ軸が、酸化物２３０ｃの被形成面または上面に概略垂直な方向を向いていることが好ましい。ＣＡＡＣ－ＯＳは、ｃ軸と垂直方向に酸素を移動させやすい性質を有する。したがって、酸化物２３０ｃが有する酸素を、酸化物２３０ｂに効率的に供給することができる。
【0395】
また、酸化物２３０ｄは、酸化物２３０ｃに用いられる金属酸化物を構成する金属元素の少なくとも一つを含むことが好ましく、当該金属元素を全て含むことがより好ましい。例えば、酸化物２３０ｃとして、Ｉｎ－Ｍ－Ｚｎ酸化物、Ｉｎ－Ｚｎ酸化物、またはインジウム酸化物を用い、酸化物２３０ｄとして、Ｉｎ－Ｍ－Ｚｎ酸化物、Ｍ－Ｚｎ酸化物、または元素Ｍの酸化物を用いるとよい。これにより、酸化物２３０ｃと酸化物２３０ｄとの界面における欠陥準位密度を低くすることができる。
【0396】
また、酸化物２３０ｄの伝導帯下端が、酸化物２３０ｃの伝導帯下端より真空準位に近いことが好ましい。言い換えると、酸化物２３０ｄの電子親和力は、酸化物２３０ｃの電子親和力より小さいことが好ましい。この場合、酸化物２３０ｄは、酸化物２３０ａまたは酸化物２３０ｂに用いることができる金属酸化物を用いることが好ましい。このとき、キャリアの主たる経路は酸化物２３０ｃとなる。
【0397】
具体的には、酸化物２３０ｃとして、Ｉｎ：Ｍ：Ｚｎ＝４：２：３［原子数比］もしくはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝５：１：３［原子数比］もしくはその近傍の組成、またはＩｎ：Ｍ：Ｚｎ＝１０：１：３［原子数比］もしくはその近傍の組成の金属酸化物、または、インジウム酸化物を用いればよい。また、酸化物２３０ｄとして、Ｉｎ：Ｍ：Ｚｎ＝１：３：４［原子数比］もしくはその近傍の組成、Ｍ：Ｚｎ＝２：１［原子数比］もしくはその近傍の組成、またはＭ：Ｚｎ＝２：５［原子数比］もしくはその近傍の組成の金属酸化物、または、元素Ｍの酸化物を用いればよい。なお、近傍の組成とは、所望の原子数比の±３０％の範囲を含む。また、元素Ｍとして、ガリウムを用いることが好ましい。
【0398】
なお、金属酸化物をスパッタリング法により成膜する場合、上記の原子数比は、成膜された金属酸化物の原子数比に限られず、金属酸化物の成膜に用いるスパッタリングターゲットの原子数比であってもよい。
【0399】
また、酸化物２３０ｄは、酸化物２３０ｃより、酸素の拡散または透過を抑制する金属酸化物であることが好ましい。絶縁体２５０と酸化物２３０ｃとの間に酸化物２３０ｄを設けることで、酸化物２３０ｃを介して、酸化物２３０ｂに効率的に酸素を供給することができる。
【0400】
また、酸化物２３０ｄに用いる金属酸化物において、主成分である金属元素に対するＩｎの原子数比が、酸化物２３０ｃに用いる金属酸化物における、主成分である金属元素に対するＩｎの原子数比より小さくすることで、Ｉｎが絶縁体２５０側に拡散するのを抑制することができる。例えば、酸化物２３０ｄにおいて、元素Ｍに対するＩｎの原子数比を、酸化物２３０ｃにおける、元素Ｍに対するＩｎの原子数比より小さくすればよい。絶縁体２５０は、ゲート絶縁体として機能するため、Ｉｎが絶縁体２５０などに混入した場合、トランジスタの特性不良となる。したがって、酸化物２３０ｃと絶縁体２５０との間に酸化物２３０ｄを設けることで、信頼性の高い半導体装置を提供することが可能となる。
【0401】
なお、酸化物２３０ｃは、トランジスタ２００毎に設けてもよい。つまり、トランジスタ２００の酸化物２３０ｃと、当該トランジスタ２００に隣接するトランジスタ２００の酸化物２３０ｃと、は、接しなくてもよい。また、トランジスタ２００の酸化物２３０ｃと、当該トランジスタ２００に隣接するトランジスタ２００の酸化物２３０ｃと、を、離隔してもよい。別言すると、酸化物２３０ｃが、トランジスタ２００と、当該トランジスタ２００に隣接するトランジスタ２００との間に配置されない構成としてもよい。
【0402】
複数のトランジスタ２００がチャネル幅方向に並んで配置されている半導体装置において、上記構成にすることで、トランジスタ２００に酸化物２３０ｃがそれぞれ独立して設けられる。よって、トランジスタ２００と、当該トランジスタ２００に隣接するトランジスタ２００との間に、寄生トランジスタが生じるのを抑制し、上記リークパスが生じるのを抑制することができる。したがって、良好な電気特性を有し、かつ、微細化または高集積化が可能な半導体装置を提供することができる。
【0403】
なお、絶縁体２８７は、絶縁体２８２または絶縁体２８４と同様の絶縁体を用いることができる。また、図２１に示す絶縁体２８４を成膜した後で、ドライエッチング法を用いて異方性エッチングすることで、図２２に示す、絶縁体２１４、絶縁体２１６、絶縁体２２２、絶縁体２２４、絶縁体２７５、絶縁体２８０、および絶縁体２８２の側面に接する絶縁体２８７を形成することができる。
【0404】
また、図２２に示すように、絶縁体２７１、および絶縁体２７３を設けない構成にした場合、導電体２４２の側面と導電体２４２の上面との間に、湾曲面を有する場合がある。つまり、側面の端部と上面の端部は、湾曲している場合がある。湾曲面は、例えば、導電体２４２の端部において、曲率半径が、３ｎｍ以上１０ｎｍ以下、好ましくは、５ｎｍ以上６ｎｍ以下とする。端部に角を有さないことで、以降の成膜工程における膜の被覆性が向上する。なお、本発明はこれに限られるものではなく、図２２に示す構成において、さらに、絶縁体２７１、絶縁体２７２、および絶縁体２７３を設ける構成にしてもよい。
【0405】
＜半導体装置の応用例＞
以下では、図２３Ａおよび図２３Ｂを用いて、先の＜半導体装置の構成例＞および先の＜半導体装置の変形例＞で示したものとは異なる、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について説明する。なお、図２３Ａおよび図２３Ｂに示す半導体装置において、＜＜半導体装置の変形例＞＞に示した半導体装置（図２１Ａ乃至図２１Ｄ参照。）を構成する構造と同機能を有する構造には、同符号を付記する。なお、本項目において、トランジスタ２００の構成材料については＜半導体装置の構成例＞および＜半導体装置の変形例＞で詳細に説明した材料を用いることができる。
以下では、図２３Ａおよび図２３Ｂを用いて、先の＜半導体装置の構成例＞および先の＜半導体装置の変形例＞で示したものとは異なる、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について説明する。なお、図２３Ａおよび図２３Ｂに示す半導体装置において、＜＜半導体装置の変形例＞＞に示した半導体装置（図２１Ａ乃至図２１Ｄ参照。）を構成する構造と同機能を有する構造には、同符号を付記する。なお、本項目において、トランジスタ２００の構成材料については＜半導体装置の構成例＞および＜半導体装置の変形例＞で詳細に説明した材料を用いることができる。
【0406】
図２３Ａおよび図２３Ｂに、複数のトランジスタ２００＿１乃至トランジスタ２００＿ｎを、絶縁体２８３と絶縁体２１２で、包括して封止した構成について示す。なお、図２３Ａおよび図２３Ｂにおいて、トランジスタ２００＿１乃至トランジスタ２００＿ｎは、チャネル長方向に並んでいるように見えるが、これにかぎられるものではない。トランジスタ２００＿１乃至トランジスタ２００＿ｎは、チャネル幅方向に並んでいてもよいし、マトリクス状に配置されていてもよい。また、設計に応じて、規則性を持たずに配置されていてもよい。
【0407】
図２３Ａに示すように、複数のトランジスタ２００＿１乃至トランジスタ２００＿ｎの外側において、絶縁体２８３と絶縁体２１２が接する部分（以下、封止部２６５と呼ぶ場合がある。）が形成されている。封止部２６５は、複数のトランジスタ２００＿１乃至トランジスタ２００＿ｎを囲むように形成されている。このような構造にすることで、複数のトランジスタ２００＿１乃至トランジスタ２００＿ｎを絶縁体２８３と絶縁体２１２で包み込むことができる。よって封止部２６５に囲まれたトランジスタ群が、基板上に複数設けられることになる。
【0408】
また、封止部２６５に重ねてダイシングライン（スクライブライン、分断ライン、又は切断ラインと呼ぶ場合がある）を設けてもよい。上記基板はダイシングラインにおいて分断されるので、封止部２６５に囲まれたトランジスタ群が１チップとして取り出されることになる。
【0409】
また、図２３Ａでは、複数のトランジスタ２００＿１乃至トランジスタ２００＿ｎを一つの封止部２６５で囲む例について示したが、これに限られるものではない。図２３Ｂに示すように、複数のトランジスタ２００＿１乃至トランジスタ２００＿ｎを複数の封止部で囲む構成にしてもよい。図２３Ｂでは、複数のトランジスタ２００＿１乃至トランジスタ２００＿ｎを封止部２６５ａで囲み、さらに外側の封止部２６５ｂでも囲む構成にしている。
【0410】
このように、複数の封止部で複数のトランジスタ２００＿１乃至トランジスタ２００＿ｎを囲む構成にすることで、絶縁体２８３と絶縁体２１２が接する部分が増えるので、絶縁体２８３と絶縁体２１２の密着性をより向上させることができる。これにより、より確実に複数のトランジスタ２００＿１乃至トランジスタ２００＿ｎを封止することができる。
【0411】
この場合、封止部２６５ａまたは封止部２６５ｂに重ねてダイシングラインを設けてもよいし、封止部２６５ａと封止部２６５ｂの間にダイシングラインを設けてもよい。
【0412】
なお、図２３Ａ、図２３Ｂに示すトランジスタでは、図２１に示すトランジスタ２００と異なり、絶縁体２７４の上面が、絶縁体２８３の上面と略一致する構成をとっている。また、絶縁体２８４を設けない構成としている。本発明はこれに限られるものではなく、例えば、絶縁体２７４が絶縁体２８３を覆う構成にしてもよいし、絶縁体２８４を設ける構成にしてもよい。
【0413】
本発明の一態様により、トランジスタ特性のばらつきが少ない半導体装置を提供することができる。または、本発明の一態様により、信頼性が良好な半導体装置を提供することができる。または、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、オン電流が大きい半導体装置を提供することができる。または、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、低消費電力の半導体装置を提供することができる。
【0414】
以上、本実施の形態に示す構成、方法などは、本実施の形態に示す他の構成、方法、他の実施の形態に示す構成、方法、または実施例に示す構成、方法などと適宜組み合わせて用いることができる。
【0415】
【0416】
［記憶装置１］
本発明の一態様に係る半導体装置（記憶装置）の一例を図２４に示す。本発明の一態様の半導体装置は、トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設けられている。なお、トランジスタ２００として、先の実施の形態で説明したトランジスタ２００を用いることができる。
本発明の一態様に係る半導体装置（記憶装置）の一例を図２４に示す。本発明の一態様の半導体装置は、トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設けられている。なお、トランジスタ２００として、先の実施の形態で説明したトランジスタ２００を用いることができる。
【0417】
トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ２００は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。
【0418】
図２４に示す半導体装置において、配線１００１はトランジスタ３００のソースと電気的に接続され、配線１００２はトランジスタ３００のドレインと電気的に接続されている。また、配線１００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線１００４はトランジスタ２００の第１のゲートと電気的に接続され、配線１００６はトランジスタ２００の第２のゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線１００５は容量素子１００の電極の他方と電気的に接続されている。
【0419】
また、図２４に示す記憶装置は、マトリクス状に配置することで、メモリセルアレイを構成することができる。
【0420】
＜トランジスタ３００＞
トランジスタ３００は、基板３１１上に設けられ、ゲートとして機能する導電体３１６、ゲート絶縁体として機能する絶縁体３１５、基板３１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
トランジスタ３００は、基板３１１上に設けられ、ゲートとして機能する導電体３１６、ゲート絶縁体として機能する絶縁体３１５、基板３１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
【0421】
ここで、図２４に示すトランジスタ３００はチャネルが形成される半導体領域３１３（基板３１１の一部）が凸形状を有する。また、半導体領域３１３の側面および上面を、絶縁体３１５を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
【0422】
なお、図２４に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
【0423】
＜容量素子１００＞
容量素子１００は、トランジスタ２００の上方に設けられる。容量素子１００は、第１の電極として機能する導電体１１０と、第２の電極として機能する導電体１２０、および誘電体として機能する絶縁体１３０とを有する。ここで、絶縁体１３０は、上記実施の形態に示す絶縁体２８６として用いることができる絶縁体を用いることが好ましい。
容量素子１００は、トランジスタ２００の上方に設けられる。容量素子１００は、第１の電極として機能する導電体１１０と、第２の電極として機能する導電体１２０、および誘電体として機能する絶縁体１３０とを有する。ここで、絶縁体１３０は、上記実施の形態に示す絶縁体２８６として用いることができる絶縁体を用いることが好ましい。
【0424】
また、例えば、導電体２４０上に設けた導電体１１２と、導電体１１０は、同時に形成することができる。なお、導電体１１２は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。また、導電体１１２および導電体１１０は、先の実施の形態に示す導電体２４６に相当する。
【0425】
図２４では、導電体１１２、および導電体１１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
【0426】
また、絶縁体１３０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。
【0427】
例えば、絶縁体１３０には、酸化窒化シリコンなどの絶縁耐力が大きい材料と、高誘電率（ｈｉｇｈ－ｋ）材料との積層構造を用いることが好ましい。当該構成により、容量素子１００は、高誘電率（ｈｉｇｈ－ｋ）の絶縁体を有することで、十分な容量を確保でき、絶縁耐力が大きい絶縁体を有することで、絶縁耐力が向上し、容量素子１００の静電破壊を抑制することができる。
【0428】
なお、高誘電率（ｈｉｇｈ－ｋ）材料（高い比誘電率の材料）の絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などがある。
【0429】
一方、絶縁耐力が大きい材料（低い比誘電率の材料）としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などがある。
【0430】
＜配線層＞
各構造体の間には、層間膜、配線、およびプラグ等が設けられた配線層が設けられていてもよい。また、配線層は、設計に応じて複数層設けることができる。ここで、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
各構造体の間には、層間膜、配線、およびプラグ等が設けられた配線層が設けられていてもよい。また、配線層は、設計に応じて複数層設けることができる。ここで、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
【0431】
例えば、トランジスタ３００上には、層間膜として、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１００、またはトランジスタ２００と電気的に接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線として機能する。
【0432】
また、層間膜として機能する絶縁体は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
【0433】
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図２４において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、または配線として機能する。
【0434】
同様に、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６には、導電体２１８、及びトランジスタ２００を構成する導電体（導電体２０５）等が埋め込まれている。なお、導電体２１８は、容量素子１００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。さらに、導電体１２０、および絶縁体１３０上には、絶縁体１５０が設けられている。
【0435】
ここで、上記実施の形態に示す絶縁体２４１と同様に、プラグとして機能する導電体２１８の側面に接して絶縁体２１７が設けられる。絶縁体２１７は、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６に形成された開口の内壁に接して設けられている。つまり、絶縁体２１７は、導電体２１８と、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６と、の間に設けられている。なお、導電体２０５は導電体２１８と並行して形成することができるので、導電体２０５の側面に接して絶縁体２１７が形成される場合もある。
【0436】
絶縁体２１７としては、例えば、窒化シリコン、酸化アルミニウム、または窒化酸化シリコンなどの絶縁体を用いればよい。絶縁体２１７は、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２２２に接して設けられるので、絶縁体２１０または絶縁体２１６などから水または水素などの不純物が、導電体２１８を通じて酸化物２３０に混入するのを抑制することができる。特に、窒化シリコンは水素に対するバリア性が高いので好適である。また、絶縁体２１０または絶縁体２１６に含まれる酸素が導電体２１８に吸収されるのを防ぐことができる。
【0437】
絶縁体２１７は、絶縁体２４１と同様の方法で形成することができる。例えば、ＰＥＡＬＤ法を用いて、窒化シリコンを成膜し、異方性エッチングを用いて導電体３５６に達する開口を形成すればよい。
【0438】
層間膜として用いることができる絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
【0439】
例えば、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
【0440】
例えば、絶縁体１５０、絶縁体２１０、絶縁体３５２、および絶縁体３５４等には、比誘電率の低い絶縁体を有することが好ましい。例えば、当該絶縁体は、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂との積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
【0441】
また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。従って、絶縁体２１４、絶縁体２１２および絶縁体３５０等には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
【0442】
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
【0443】
配線、プラグに用いることができる導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
【0444】
例えば、導電体３２８、導電体３３０、導電体３５６、導電体２１８、および導電体１１２等としては、上記の材料で形成される金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
【0445】
＜酸化物半導体が設けられた層の配線、またはプラグ＞
なお、トランジスタ２００に、酸化物半導体を用いる場合、酸化物半導体の近傍に過剰酸素領域を有する絶縁体が設けることがある。その場合、該過剰酸素領域を有する絶縁体と、該過剰酸素領域を有する絶縁体に設ける導電体との間に、バリア性を有する絶縁体を設けることが好ましい。
なお、トランジスタ２００に、酸化物半導体を用いる場合、酸化物半導体の近傍に過剰酸素領域を有する絶縁体が設けることがある。その場合、該過剰酸素領域を有する絶縁体と、該過剰酸素領域を有する絶縁体に設ける導電体との間に、バリア性を有する絶縁体を設けることが好ましい。
【0446】
例えば、図２４では、過剰酸素を有する絶縁体２２４および絶縁体２８０と、導電体２４０との間に、絶縁体２４１を設けるとよい。絶縁体２４１と、絶縁体２２２、絶縁体２７５、絶縁体２８２、および絶縁体２８３とが接して設けられることで、絶縁体２２４、およびトランジスタ２００は、バリア性を有する絶縁体により、封止する構造とすることができる。
【0447】
つまり、絶縁体２４１を設けることで、絶縁体２２４および絶縁体２８０が有する過剰酸素が、導電体２４０に吸収されることを抑制することができる。また、絶縁体２４１を有することで、不純物である水素が、導電体２４０を介して、トランジスタ２００へ拡散することを抑制することができる。
【0448】
なお、絶縁体２４１としては、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、窒化シリコン、窒化酸化シリコン、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。特に、窒化シリコンは水素に対するバリア性が高いため好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物などを用いることができる。
【0449】
また、上記実施の形態で示したように、トランジスタ２００は、絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８３で封止される構成にしてもよい。このような構成とすることで、絶縁体２７４、絶縁体１５０などに含まれる水素が絶縁体２８０などに混入するのを低減することができる。
【0450】
ここで絶縁体２８３、および絶縁体２８２には導電体２４０が、絶縁体２１４、および絶縁体２１２には導電体２１８が貫通しているが、上記の通り、絶縁体２４１が導電体２４０に接して設けられ、絶縁体２１７が導電体２１８に接して設けられている。これにより、導電体２４０および導電体２１８を介して、絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８３の内側に混入する水素を低減することができる。このようにして、絶縁体２１２、絶縁体２１４、絶縁体２８２、絶縁体２８３、絶縁体２４１、および絶縁体２１７でトランジスタ２００を封止し、絶縁体２７４等に含まれる水素などの不純物が外側から混入するのを低減することができる。
【0451】
＜ダイシングライン＞
以下では、大面積基板を半導体素子ごとに分断することによって、複数の半導体装置をチップ状で取り出す場合に設けられるダイシングライン（スクライブライン、分断ライン、又は切断ラインと呼ぶ場合がある）について説明する。分断方法としては、例えば、まず、基板に半導体素子を分断するための溝（ダイシングライン）を形成した後、ダイシングラインにおいて切断し、複数の半導体装置に分断（分割）する場合がある。
以下では、大面積基板を半導体素子ごとに分断することによって、複数の半導体装置をチップ状で取り出す場合に設けられるダイシングライン（スクライブライン、分断ライン、又は切断ラインと呼ぶ場合がある）について説明する。分断方法としては、例えば、まず、基板に半導体素子を分断するための溝（ダイシングライン）を形成した後、ダイシングラインにおいて切断し、複数の半導体装置に分断（分割）する場合がある。
【0452】
ここで、例えば、図２４に示すように、絶縁体２８３と、絶縁体２１２とが接する領域がダイシングラインと重なるように設計することが好ましい。つまり、複数のトランジスタ２００を有するメモリセルの外縁に設けられるダイシングラインとなる領域近傍において、絶縁体２８２、絶縁体２８０、絶縁体２７５、絶縁体２２４、絶縁体２２２、絶縁体２１６、および絶縁体２１４に開口を設ける。
【0453】
つまり、絶縁体２８２、絶縁体２８０、絶縁体２７５、絶縁体２２４、絶縁体２２２、絶縁体２１６、および絶縁体２１４に設けた開口において、絶縁体２１２と、絶縁体２８３とが接する。例えば、このとき、絶縁体２１２と、絶縁体２８３とを同材料及び同方法を用いて形成してもよい。絶縁体２１２、および絶縁体２８３を、同材料、および同方法で設けることで、密着性を高めることができる。例えば、窒化シリコンを用いることが好ましい。
【0454】
当該構造により、絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８３で、トランジスタ２００を包み込むことができる。絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８３の少なくとも一は、酸素、水素、及び水の拡散を抑制する機能を有しているため、本実施の形態に示す半導体素子が形成された回路領域ごとに、基板を分断することにより、複数のチップに加工しても、分断した基板の側面方向から、水素又は水などの不純物が混入し、トランジスタ２００に拡散することを防ぐことができる。
【0455】
また、当該構造により、絶縁体２８０、および絶縁体２２４の過剰酸素が外部に拡散することを防ぐことができる。従って、絶縁体２８０、および絶縁体２２４の過剰酸素は、効率的にトランジスタ２００におけるチャネルが形成される酸化物に供給される。当該酸素により、トランジスタ２００におけるチャネルが形成される酸化物の酸素欠損を低減することができる。これにより、トランジスタ２００におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
【0456】
なお、図２４に示す記憶装置では、容量素子１００の形状をプレーナ型としたが、本実施の形態に示す記憶装置はこれに限られるものではない。たとえば、図２５に示すように、容量素子１００の形状をシリンダ型にしてもよい。なお、図２５に示す記憶装置は、絶縁体１５０より下の構成は、図２４に示す半導体装置と同様である。
【0457】
図２５に示す容量素子１００は、絶縁体１３０上の絶縁体１５０と、絶縁体１５０上の絶縁体１４２と、絶縁体１５０および絶縁体１４２に形成された開口の中に配置された導電体１１５と、導電体１１５および絶縁体１４２上の絶縁体１４５と、絶縁体１４５上の導電体１２５と、導電体１２５および絶縁体１４５上の絶縁体１５２と、を有する。ここで、絶縁体１５０および絶縁体１４２に形成された開口の中に導電体１１５、絶縁体１４５、および導電体１２５の少なくとも一部が配置される。また、絶縁体１５２上に絶縁体１５４が配置され、絶縁体１５４上に導電体１５３と絶縁体１５６が配置される。ここで、導電体１４０は、絶縁体１３０、絶縁体１５０、絶縁体１４２、絶縁体１４５、絶縁体１５２、および絶縁体１５４に形成された開口の中に設けられている。
【0458】
導電体１１５は容量素子１００の下部電極として機能し、導電体１２５は容量素子１００の上部電極として機能し、絶縁体１４５は、容量素子１００の誘電体として機能する。容量素子１００は、絶縁体１５０および絶縁体１４２の開口において、底面だけでなく、側面においても上部電極と下部電極とが誘電体を挟んで対向する構成となっており、単位面積当たりの静電容量を大きくすることができる。よって、当該開口の深さを深くするほど、容量素子１００の静電容量を大きくすることができる。このように容量素子１００の単位面積当たりの静電容量を大きくすることにより、半導体装置の微細化または高集積化を推し進めることができる。
【0459】
絶縁体１５２は、絶縁体２８０に用いることができる絶縁体を用いればよい。また、絶縁体１４２は、絶縁体１５０の開口を形成するときのエッチングストッパとして機能することが好ましく、絶縁体２１４に用いることができる絶縁体を用いればよい。
【0460】
絶縁体１５０および絶縁体１４２に形成された開口を上面から見た形状は、四角形としてもよいし、四角形以外の多角形状としてもよいし、多角形状において角部を湾曲させた形状としてもよいし、楕円を含む円形状としてもよい。ここで、上面視において、当該開口とトランジスタ２００の重なる面積が多い方が好ましい。このような構成にすることにより、容量素子１００とトランジスタ２００を有する半導体装置の占有面積を低減することができる。
【0461】
導電体１１５は、絶縁体１４２、および絶縁体１５０に形成された開口に接して配置される。導電体１１５の上面は、絶縁体１４２の上面と略一致することが好ましい。また、導電体１１５の下面は、絶縁体１３０の開口を介して導電体１１０に接する。導電体１１５は、ＡＬＤ法またはＣＶＤ法などを用いて成膜することが好ましく、例えば、導電体２０５に用いることができる導電体を用いればよい。
【0462】
絶縁体１４５は、導電体１１５および絶縁体１４２を覆うように配置される。例えば、ＡＬＤ法またはＣＶＤ法などを用いて絶縁体１４５を成膜することが好ましい。絶縁体１４５は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ジルコニウム、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。例えば、絶縁体１４５として、酸化ジルコニウム、酸化アルミニウム、酸化ジルコニウムの順番で積層された絶縁膜を用いることができる。
【0463】
また、絶縁体１４５には、酸化窒化シリコンなどの絶縁耐力が大きい材料、または高誘電率（ｈｉｇｈ－ｋ）材料を用いることが好ましい。または、絶縁耐力が大きい材料と高誘電率（ｈｉｇｈ－ｋ）材料の積層構造を用いてもよい。
【0464】
なお、高誘電率（ｈｉｇｈ－ｋ）材料（高い比誘電率の材料）の絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する窒化物などがある。このようなｈｉｇｈ－ｋ材料を用いることで、絶縁体１４５を厚くしても容量素子１００の静電容量を十分確保することができる。絶縁体１４５を厚くすることにより、導電体１１５と導電体１２５の間に生じるリーク電流を抑制することができる。
【0465】
一方、絶縁耐力が大きい材料としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、樹脂などがある。例えば、ＡＬＤ法を用いて成膜した窒化シリコン（ＳｉＮｘ）、ＰＥＡＬＤ法を用いて成膜した酸化シリコン（ＳｉＯｘ）、ＡＬＤ法を用いて成膜した窒化シリコン（ＳｉＮｘ）の順番で積層された絶縁膜を用いることができる。このような、絶縁耐力が大きい絶縁体を用いることで、絶縁耐力が向上し、容量素子１００の静電破壊を抑制することができる。
【0466】
導電体１２５は、絶縁体１４２および絶縁体１５０に形成された開口を埋めるように配置される。また、導電体１２５は、導電体１４０、および導電体１５３を介して配線１００５と電気的に接続している。導電体１２５は、ＡＬＤ法またはＣＶＤ法などを用いて成膜することが好ましく、例えば、導電体２０５に用いることができる導電体を用いればよい。
【0467】
また、導電体１５３は、絶縁体１５４上に設けられており、絶縁体１５６に覆われている。導電体１５３は、導電体１１２に用いることができる導電体を用いればよく、絶縁体１５６は、絶縁体１５２に用いることができる絶縁体を用いればよい。ここで、導電体１５３は導電体１４０の上面に接しており、容量素子１００、トランジスタ２００、またはトランジスタ３００の端子として機能する。
【0468】
［記憶装置２］
本発明の一態様に係る半導体装置（記憶装置）の一例を図２６に示す。
本発明の一態様に係る半導体装置（記憶装置）の一例を図２６に示す。
【0469】
＜メモリデバイスの構成例＞
図２６は、メモリデバイス２９０を有する半導体装置の断面図である。図２６に示すメモリデバイス２９０は、図１Ａ乃至図１Ｄに示すトランジスタ２００に加えて、容量デバイス２９２を有する。図２６は、トランジスタ２００のチャネル長方向の断面図に相当する。
図２６は、メモリデバイス２９０を有する半導体装置の断面図である。図２６に示すメモリデバイス２９０は、図１Ａ乃至図１Ｄに示すトランジスタ２００に加えて、容量デバイス２９２を有する。図２６は、トランジスタ２００のチャネル長方向の断面図に相当する。
【0470】
容量デバイス２９２は、導電体２４２ｂと、導電体２４２ｂ上に設けられた絶縁体２７１ｂおよび絶縁体２７３ｂと、導電体２４２ｂの側面に接して設けられた絶縁体２７２ｂと、絶縁体２７３ｂ、および絶縁体２７２ｂを覆って設けられた絶縁体２７５と、絶縁体２７５上の導電体２９４と、を有する。すなわち、容量デバイス２９２は、ＭＩＭ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｍｅｔａｌ）容量を構成している。なお、容量デバイス２９２が有する一対の電極の一方、すなわち導電体２４２ｂは、トランジスタのソース電極を兼ねることができる。また、容量デバイス２９２が有する誘電体層は、トランジスタに設けられる保護層、すなわち絶縁体２７１、絶縁体２７２、および絶縁体２７５を兼ねることができる。したがって、容量デバイス２９２の作製工程において、トランジスタの作製工程の一部を兼用することができるため、生産性の高い半導体装置とすることができる。また、容量デバイス２９２が有する一対の電極の一方、すなわち導電体２４２ｂは、トランジスタのソース電極と兼ねているため、トランジスタと、容量デバイスとが配置される面積を低減させることが可能となる。
【0471】
なお、導電体２９４としては、例えば、導電体２４２に用いることのできる材料を用いればよい。
【0472】
＜メモリデバイスの変形例＞
以下では、図２７Ａ、図２７Ｂ、図２８、および図２９を用いて、先の＜メモリデバイスの構成例＞で示したものとは異なる、本発明の一態様に係るトランジスタ２００、および容量デバイス２９２を有する半導体装置の一例について説明する。なお図２７Ａ、図２７Ｂ、図２８、および図２９に示す半導体装置において、先の実施の形態および＜メモリデバイスの構成例＞に示した半導体装置（図２６参照。）を構成する構造と同機能を有する構造には、同符号を付記する。なお、本項目において、トランジスタ２００、および容量デバイス２９２の構成材料については、先の実施の形態および＜メモリデバイスの構成例＞で詳細に説明した材料を用いることができる。
以下では、図２７Ａ、図２７Ｂ、図２８、および図２９を用いて、先の＜メモリデバイスの構成例＞で示したものとは異なる、本発明の一態様に係るトランジスタ２００、および容量デバイス２９２を有する半導体装置の一例について説明する。なお図２７Ａ、図２７Ｂ、図２８、および図２９に示す半導体装置において、先の実施の形態および＜メモリデバイスの構成例＞に示した半導体装置（図２６参照。）を構成する構造と同機能を有する構造には、同符号を付記する。なお、本項目において、トランジスタ２００、および容量デバイス２９２の構成材料については、先の実施の形態および＜メモリデバイスの構成例＞で詳細に説明した材料を用いることができる。
【0473】
＜＜メモリデバイスの変形例１＞＞
以下では、本発明の一態様に係るトランジスタ２００ａ、トランジスタ２００ｂ、容量デバイス２９２ａ、および容量デバイス２９２ｂを有する半導体装置６００の一例について図２７Ａを用いて説明する。
以下では、本発明の一態様に係るトランジスタ２００ａ、トランジスタ２００ｂ、容量デバイス２９２ａ、および容量デバイス２９２ｂを有する半導体装置６００の一例について図２７Ａを用いて説明する。
【0474】
図２７Ａは、トランジスタ２００ａ、トランジスタ２００ｂ、容量デバイス２９２ａ、および容量デバイス２９２ｂを有する半導体装置６００のチャネル長方向の断面図である。ここで、容量デバイス２９２ａは、導電体２４２ａと、導電体２４２ａ上に設けられた絶縁体２７１ａ、および導電体２４２ａの側面に接して設けられた絶縁体２７２ａと、絶縁体２７１ａ、および絶縁体２７２ａを覆って設けられた導電体２９４ａと、を有する。また、容量デバイス２９２ｂは、導電体２４２ｂと、導電体２４２ｂ上に設けられた絶縁体２７１ｂ、および導電体２４２ｂの側面に接して設けられた絶縁体２７２ｂと、絶縁体２７１ｂ、および絶縁体２７２ｂを覆って設けられた導電体２９４ｂと、を有する。
【0475】
半導体装置６００は、図２７Ａに示すように、Ａ３－Ａ４の一点鎖線を対称軸とした線対称の構成となっている。トランジスタ２００ａのソース電極またはドレイン電極の一方と、トランジスタ２００ｂのソース電極またはドレイン電極の一方は、導電体２４２ｃが兼ねる構成となっている。なお、導電体２４２ｃ上には絶縁体２７１ｃが設けられ、絶縁体２７１ｃ上に絶縁体２７３ｃが設けられる。また、配線として機能する導電体２４６と、トランジスタ２００ａ、およびトランジスタ２００ｂとの接続もプラグとして機能する導電体２４０が、兼ねる構成となっている。このように、２つのトランジスタと、２つの容量デバイスと、配線とプラグとの接続を上述の構成とすることで、微細化または高集積化が可能な半導体装置を提供することができる。
【0476】
トランジスタ２００ａ、トランジスタ２００ｂ、容量デバイス２９２ａ、および容量デバイス２９２ｂのそれぞれの構成および効果については、図１Ａ乃至図１Ｄ、および図２６に示す半導体装置の構成例を参酌することができる。
【0477】
＜＜メモリデバイスの変形例２＞＞
上記においては、半導体装置の構成例としてトランジスタ２００ａ、トランジスタ２００ｂ、容量デバイス２９２ａおよび容量デバイス２９２ｂを挙げたが、本実施の形態に示す半導体装置はこれに限られるものではない。例えば、図２７Ｂに示すように半導体装置６００と、半導体装置６００と同様の構成を有する半導体装置が容量部を介して接続されている構成としてもよい。本明細書では、トランジスタ２００ａ、トランジスタ２００ｂ、容量デバイス２９２ａ、および容量デバイス２９２ｂを有する半導体装置をセルと称する。トランジスタ２００ａ、トランジスタ２００ｂ、容量デバイス２９２ａおよび容量デバイス２９２ｂの構成については、上述のトランジスタ２００ａ、トランジスタ２００ｂ、容量デバイス２９２ａおよび容量デバイス２９２ｂに係る記載を参酌することができる。
上記においては、半導体装置の構成例としてトランジスタ２００ａ、トランジスタ２００ｂ、容量デバイス２９２ａおよび容量デバイス２９２ｂを挙げたが、本実施の形態に示す半導体装置はこれに限られるものではない。例えば、図２７Ｂに示すように半導体装置６００と、半導体装置６００と同様の構成を有する半導体装置が容量部を介して接続されている構成としてもよい。本明細書では、トランジスタ２００ａ、トランジスタ２００ｂ、容量デバイス２９２ａ、および容量デバイス２９２ｂを有する半導体装置をセルと称する。トランジスタ２００ａ、トランジスタ２００ｂ、容量デバイス２９２ａおよび容量デバイス２９２ｂの構成については、上述のトランジスタ２００ａ、トランジスタ２００ｂ、容量デバイス２９２ａおよび容量デバイス２９２ｂに係る記載を参酌することができる。
【0478】
図２７Ｂは、トランジスタ２００ａ、トランジスタ２００ｂ、容量デバイス２９２ａ、および容量デバイス２９２ｂを有する半導体装置６００と、半導体装置６００と同様の構成を有するセルが容量部を介して接続されている断面図である。
【0479】
図２７Ｂに示すように、半導体装置６００が有する容量デバイス２９２ｂの一方の電極として機能する導電体２９４ｂは、半導体装置６００と同様の構成を有する半導体装置６０１が有する容量デバイスの一方の電極を兼ねる構成となっている。また、図示しないが、半導体装置６００が有する容量デバイス２９２ａの一方の電極として機能する導電体２９４ａが、半導体装置６００の左側、つまり図２７Ｂにおいて、Ａ１方向に隣接する半導体装置の容量デバイスの一方の電極を兼ねている。また、半導体装置６０１の右側、つまり、図２７Ｂにおいて、Ａ２方向のセルについても同様の構成となっている。つまりセルアレイ（メモリデバイス層ともいう。）を構成することができる。この様なセルアレイの構成とすることで、隣り合うセルの間隔を小さくすることができるので、セルアレイの投影面積を小さくすることができ、高集積化が可能となる。また、図２７Ｂに示すセルアレイの構成を、マトリクス状に配置することで、マトリクス状のセルアレイを構成することができる。
【0480】
上述のように、本実施の形態に示す構成で、トランジスタ２００ａ、トランジスタ２００ｂ、容量デバイス２９２ａおよび容量デバイス２９２ｂを形成することにより、セルの面積を低減し、セルアレイを有する半導体装置の微細化または高集積化を図ることができる。
【0481】
また、上記セルアレイを平面のみでなく積層する構成としてもよい。図２８にセルアレイ６１０をｎ層積層する構成の断面図を示す。図２８に示すように、複数のセルアレイ（セルアレイ６１０＿１乃至セルアレイ６１０＿ｎ）を積層することにより、セルアレイの占有面積を増やすことなく、セルを集積して配置することができる。つまり、３Ｄセルアレイを構成することができる。
【0482】
＜メモリデバイスの変形例３＞
図２９は、メモリユニット４７０がトランジスタ２００Ｔを有するトランジスタ層４１３と、４層のメモリデバイス層４１５（メモリデバイス層４１５＿１乃至メモリデバイス層４１５＿４）を有する例を示す。
図２９は、メモリユニット４７０がトランジスタ２００Ｔを有するトランジスタ層４１３と、４層のメモリデバイス層４１５（メモリデバイス層４１５＿１乃至メモリデバイス層４１５＿４）を有する例を示す。
【0483】
メモリデバイス層４１５＿１乃至メモリデバイス層４１５＿４は、それぞれ複数のメモリデバイス４２０を有する。
【0484】
メモリデバイス４２０は、導電体４２４、および導電体２０５を介して異なるメモリデバイス層４１５が有するメモリデバイス４２０、およびトランジスタ層４１３が有するトランジスタ２００Ｔと電気的に接続する。
【0485】
メモリユニット４７０は、絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８３により封止される（便宜的に、以下では封止構造と呼ぶ）。絶縁体２８３の周囲には絶縁体２７４が設けられる。また、絶縁体２７４、絶縁体２８３、および絶縁体２１２には導電体４４０が設けられ、素子層４１１と電気的に接続する。
【0486】
また、封止構造の内部には、絶縁体２８０が設けられる。絶縁体２８０は、加熱により酸素を放出する機能を有する。または、絶縁体２８０は、過剰酸素領域を有する。
【0487】
なお、絶縁体２１２、および絶縁体２８３は、水素に対するバリア性が高い機能を有する材料であると好適である。また、絶縁体２１４、および絶縁体２８２は、水素を捕獲、または水素を固着する機能を有する材料であると好適である。
【0488】
例えば、上記水素に対するバリア性が高い機能を有する材料は、窒化シリコン、または窒化酸化シリコンなどが挙げられる。また、上記水素を捕獲、または水素を固着する機能を有する材料は、酸化アルミニウム、酸化ハフニウム、並びにアルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などが挙げられる。
【0489】
なお、絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８３に用いる材料の結晶構造については、特に限定は無いが、非晶質または結晶性を有する構造とすればよい。例えば、水素を捕獲、または水素を固着する機能を有する材料として、非晶質の酸化アルミニウム膜を用いると好適である。非晶質の酸化アルミニウムは、結晶性の高い酸化アルミニウムよりも、水素の捕獲、および固着する量が大きい場合がある。
【0490】
また、トランジスタ層４１３とメモリデバイス層４１５の間、または各メモリデバイス層４１５の間にも、絶縁体２８２、および絶縁体２１４が設けられることが好ましい。また、絶縁体２８２、および絶縁体２１４の間に絶縁体２９６が設けられることが好ましい。絶縁体２９６は、絶縁体２８３と同様の材料を用いることができる。または、酸化シリコン、酸化窒化シリコンを用いることができる。または、公知の絶縁性材料を用いてもよい。
【0491】
ここで、絶縁体２８０中の過剰酸素は、絶縁体２８０と接する酸化物半導体中の水素の拡散に対し、下記のようなモデルが考えられる。
【0492】
酸化物半導体中に存在する水素は、酸化物半導体に接する絶縁体２８０を介して、他の構造体へと拡散する。当該水素の拡散により、絶縁体２８０中の過剰酸素が酸化物半導体中の水素と反応しＯＨ結合となり、絶縁体２８０中を拡散する。ＯＨ結合を有した水素原子は、水素を捕獲、または水素を固着する機能を有する材料（代表的には、絶縁体２８２）に到達した際に、水素原子は絶縁体２８２中の原子（例えば、金属原子など）と結合した酸素原子と反応し、絶縁体２８２中に捕獲、または固着する。一方、ＯＨ結合を有していた過剰酸素の酸素原子は、過剰酸素として絶縁体２８０中に残ると推測される。つまり、当該水素の拡散において、絶縁体２８０中の過剰酸素が、橋渡し的な役割を担う蓋然性が高い。
【0493】
上記のモデルを満たすためには、半導体装置の作製プロセスが重要な要素の一つとなる。
【0494】
一例として、酸化物半導体に、過剰酸素を有する絶縁体２８０を形成し、その後、絶縁体２８２を形成する。そのあとに、加熱処理を行うことが好ましい。当該加熱処理は、具体的には、酸素を含む雰囲気、窒素を含む雰囲気、または酸素と窒素の混合雰囲気にて、３５０℃以上、好ましくは４００℃以上の温度で行う。加熱処理の時間は、１時間以上、好ましくは４時間以上、さらに好ましくは８時間以上とする。
【0495】
上記の加熱処理によって、酸化物半導体中の水素が、絶縁体２８０、および絶縁体２８２を介して、外方に拡散することができる。つまり、酸化物半導体、及び当該酸化物半導体近傍に存在する水素の絶対量を低減することができる。
【0496】
上記加熱処理のあと、絶縁体２８３を形成する。絶縁体２８３は、水素に対するバリア性が高い機能を有する材料であるため、外方に拡散させた水素、または外部に存在する水素を、内部、具体的には、酸化物半導体、または絶縁体２８０側に入り込むのを抑制することができる。
【0497】
なお、上記の加熱処理については、絶縁体２８２を形成したあとに行う構成について、例示したが、これに限定されない。例えば、トランジスタ層４１３の形成後、またはメモリデバイス層４１５＿１乃至メモリデバイス層４１５＿３の形成後に、それぞれ上記加熱処理を行っても良い。また、上記加熱処理によって、水素を外方に拡散させる際には、トランジスタ層４１３の上方または横方向に水素が拡散される。同様に、メモリデバイス層４１５＿１乃至メモリデバイス層４１５＿３形成後に加熱処理をする場合においては、水素は上方または横方向に拡散される。
【0498】
なお、上記の作製プロセスとすることで、絶縁体２１２と、絶縁体２８３と、が接着することで、上述した封止構造が形成される。
【0499】
以上のように、上記の構造、及び上記の作製プロセスとすることで、水素濃度が低減された酸化物半導体を用いた半導体装置を提供することができる。従って、信頼性が良好な半導体装置を提供することができる。または、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。
【0500】
本実施の形態に示す構成、方法などは、本実施の形態に示す他の構成、方法、他の実施の形態に示す構成、方法、または実施例に示す構成、方法などと適宜組み合わせて用いることができる。
【0501】
（実施の形態３）
本実施の形態では、図３０Ａ、図３０Ｂおよび図３１Ａ乃至図３１Ｈを用いて、本発明の一態様に係る、酸化物を半導体に用いたトランジスタ（以下、ＯＳトランジスタと呼ぶ場合がある。）、および容量素子が適用されている記憶装置（以下、ＯＳメモリ装置と呼ぶ場合がある。）について説明する。ＯＳメモリ装置は、少なくとも容量素子と、容量素子の充放電を制御するＯＳトランジスタを有する記憶装置である。ＯＳトランジスタのオフ電流は極めて小さいので、ＯＳメモリ装置は優れた保持特性をもち、不揮発性メモリとして機能させることができる。
本実施の形態では、図３０Ａ、図３０Ｂおよび図３１Ａ乃至図３１Ｈを用いて、本発明の一態様に係る、酸化物を半導体に用いたトランジスタ（以下、ＯＳトランジスタと呼ぶ場合がある。）、および容量素子が適用されている記憶装置（以下、ＯＳメモリ装置と呼ぶ場合がある。）について説明する。ＯＳメモリ装置は、少なくとも容量素子と、容量素子の充放電を制御するＯＳトランジスタを有する記憶装置である。ＯＳトランジスタのオフ電流は極めて小さいので、ＯＳメモリ装置は優れた保持特性をもち、不揮発性メモリとして機能させることができる。
【0502】
＜記憶装置の構成例＞
図３０ＡにＯＳメモリ装置の構成の一例を示す。記憶装置１４００は、周辺回路１４１１、およびメモリセルアレイ１４７０を有する。周辺回路１４１１は、行回路１４２０、列回路１４３０、出力回路１４４０、およびコントロールロジック回路１４６０を有する。
図３０ＡにＯＳメモリ装置の構成の一例を示す。記憶装置１４００は、周辺回路１４１１、およびメモリセルアレイ１４７０を有する。周辺回路１４１１は、行回路１４２０、列回路１４３０、出力回路１４４０、およびコントロールロジック回路１４６０を有する。
【0503】
列回路１４３０は、例えば、列デコーダ、プリチャージ回路、センスアンプ、書き込み回路等を有する。プリチャージ回路は、配線をプリチャージする機能を有する。センスアンプは、メモリセルから読み出されたデータ信号を増幅する機能を有する。なお、上記配線は、メモリセルアレイ１４７０が有するメモリセルに接続されている配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路１４４０を介して、データ信号ＲＤＡＴＡとして記憶装置１４００の外部に出力される。また、行回路１４２０は、例えば、行デコーダ、ワード線ドライバ回路等を有し、アクセスする行を選択することができる。
【0504】
記憶装置１４００には、外部から電源電圧として低電源電圧（ＶＳＳ）、周辺回路１４１１用の高電源電圧（ＶＤＤ）、メモリセルアレイ１４７０用の高電源電圧（ＶＩＬ）が供給される。また、記憶装置１４００には、制御信号（ＣＥ、ＷＥ、ＲＥ）、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。アドレス信号ＡＤＤＲは、行デコーダおよび列デコーダに入力され、データ信号ＷＤＡＴＡは書き込み回路に入力される。
【0505】
コントロールロジック回路１４６０は、外部から入力される制御信号（ＣＥ、ＷＥ、ＲＥ）を処理して、行デコーダ、列デコーダの制御信号を生成する。制御信号ＣＥは、チップイネーブル信号であり、制御信号ＷＥは、書き込みイネーブル信号であり、制御信号ＲＥは、読み出しイネーブル信号である。コントロールロジック回路１４６０が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。
【0506】
メモリセルアレイ１４７０は、行列状に配置された、複数個のメモリセルＭＣと、複数の配線を有する。なお、メモリセルアレイ１４７０と行回路１４２０とを接続している配線の数は、メモリセルＭＣの構成、一列に有するメモリセルＭＣの数などによって決まる。また、メモリセルアレイ１４７０と列回路１４３０とを接続している配線の数は、メモリセルＭＣの構成、一行に有するメモリセルＭＣの数などによって決まる。
【0507】
なお、図３０Ａにおいて、周辺回路１４１１とメモリセルアレイ１４７０を同一平面上に形成する例について示したが、本実施の形態はこれに限られるものではない。例えば、図３０Ｂに示すように、周辺回路１４１１の一部の上に、メモリセルアレイ１４７０が重なるように設けられてもよい。例えば、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にしてもよい。
【0508】
【0509】
［ＤＯＳＲＡＭ］
図３１Ａ乃至図３１Ｃに、ＤＲＡＭのメモリセルの回路構成例を示す。本明細書等において、１ＯＳトランジスタ１容量素子型のメモリセルを用いたＤＲＡＭを、ＤＯＳＲＡＭ（登録商標、Ｄｙｎａｍｉｃ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と呼ぶ場合がある。図３１Ａに示す、メモリセル１４７１は、トランジスタＭ１と、容量素子ＣＡと、を有する。なお、トランジスタＭ１は、ゲート（トップゲートと呼ぶ場合がある。）、及びバックゲートを有する。
図３１Ａ乃至図３１Ｃに、ＤＲＡＭのメモリセルの回路構成例を示す。本明細書等において、１ＯＳトランジスタ１容量素子型のメモリセルを用いたＤＲＡＭを、ＤＯＳＲＡＭ（登録商標、Ｄｙｎａｍｉｃ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と呼ぶ場合がある。図３１Ａに示す、メモリセル１４７１は、トランジスタＭ１と、容量素子ＣＡと、を有する。なお、トランジスタＭ１は、ゲート（トップゲートと呼ぶ場合がある。）、及びバックゲートを有する。
【0510】
トランジスタＭ１の第１端子は、容量素子ＣＡの第１端子と接続され、トランジスタＭ１の第２端子は、配線ＢＩＬと接続され、トランジスタＭ１のゲートは、配線ＷＯＬと接続され、トランジスタＭ１のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＡの第２端子は、配線ＣＡＬと接続されている。
【0511】
配線ＢＩＬは、ビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＡの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、及び読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧＬは、トランジスタＭ１のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ１のしきい値電圧を増減することができる。
【0512】
【0513】
また、メモリセルＭＣは、メモリセル１４７１に限定されず、回路構成の変更を行うことができる。例えば、メモリセルＭＣは、図３１Ｂに示すメモリセル１４７２のように、トランジスタＭ１のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構成にしてもよい。また、例えば、メモリセルＭＣは、図３１Ｃに示すメモリセル１４７３ように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタＭ１で構成されたメモリセルとしてもよい。
【0514】
上記実施の形態に示す半導体装置をメモリセル１４７１等に用いる場合、トランジスタＭ１としてトランジスタ２００を用い、容量素子ＣＡとして容量素子１００を用いることができる。トランジスタＭ１としてＯＳトランジスタを用いることによって、トランジスタＭ１のリーク電流を非常に小さくすることができる。つまり、書き込んだデータをトランジスタＭ１によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に小さいため、メモリセル１４７１、メモリセル１４７２、メモリセル１４７３に対して多値データ、又はアナログデータを保持することができる。
【0515】
また、ＤＯＳＲＡＭにおいて、上記のように、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にすると、ビット線を短くすることができる。これにより、ビット線容量が小さくなり、メモリセルの保持容量を低減することができる。
【0516】
［ＮＯＳＲＡＭ］
図３１Ｄ乃至図３１Ｇに、２トランジスタ１容量素子のゲインセル型のメモリセルの回路構成例を示す。図３１Ｄに示す、メモリセル１４７４は、トランジスタＭ２と、トランジスタＭ３と、容量素子ＣＢと、を有する。なお、トランジスタＭ２は、トップゲート（単にゲートと呼ぶ場合がある。）、及びバックゲートを有する。本明細書等において、トランジスタＭ２にＯＳトランジスタを用いたゲインセル型のメモリセルを有する記憶装置を、ＮＯＳＲＡＭ（Ｎｏｎｖｏｌａｔｉｌｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＲＡＭ）と呼ぶ場合がある。
図３１Ｄ乃至図３１Ｇに、２トランジスタ１容量素子のゲインセル型のメモリセルの回路構成例を示す。図３１Ｄに示す、メモリセル１４７４は、トランジスタＭ２と、トランジスタＭ３と、容量素子ＣＢと、を有する。なお、トランジスタＭ２は、トップゲート（単にゲートと呼ぶ場合がある。）、及びバックゲートを有する。本明細書等において、トランジスタＭ２にＯＳトランジスタを用いたゲインセル型のメモリセルを有する記憶装置を、ＮＯＳＲＡＭ（Ｎｏｎｖｏｌａｔｉｌｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＲＡＭ）と呼ぶ場合がある。
【0517】
トランジスタＭ２の第１端子は、容量素子ＣＢの第１端子と接続され、トランジスタＭ２の第２端子は、配線ＷＢＬと接続され、トランジスタＭ２のゲートは、配線ＷＯＬと接続され、トランジスタＭ２のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＢの第２端子は、配線ＣＡＬと接続されている。トランジスタＭ３の第１端子は、配線ＲＢＬと接続され、トランジスタＭ３の第２端子は、配線ＳＬと接続され、トランジスタＭ３のゲートは、容量素子ＣＢの第１端子と接続されている。
【0518】
配線ＷＢＬは、書き込みビット線として機能し、配線ＲＢＬは、読み出しビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＢの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、データ保持の最中、データの読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧＬは、トランジスタＭ２のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ２のしきい値電圧を増減することができる。
【0519】
ここで、図３１Ｄに示すメモリセル１４７４は、図２４に示す記憶装置に対応している。つまり、トランジスタＭ２はトランジスタ２００に、容量素子ＣＢは容量素子１００に、トランジスタＭ３はトランジスタ３００に、配線ＷＢＬは配線１００３に、配線ＷＯＬは配線１００４に、配線ＢＧＬは配線１００６に、配線ＣＡＬは配線１００５に、配線ＲＢＬは配線１００２に、配線ＳＬは配線１００１に対応している。
【0520】
また、メモリセルＭＣは、メモリセル１４７４に限定されず、回路の構成を適宜変更することができる。例えば、メモリセルＭＣは、図３１Ｅに示すメモリセル１４７５のように、トランジスタＭ２のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構成にしてもよい。また、例えば、メモリセルＭＣは、図３１Ｆに示すメモリセル１４７６のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタＭ２で構成されたメモリセルとしてもよい。また、例えば、メモリセルＭＣは、図３１Ｇに示すメモリセル１４７７のように、配線ＷＢＬと配線ＲＢＬを一本の配線ＢＩＬとしてまとめた構成であってもよい。
【0521】
上記実施の形態に示す半導体装置をメモリセル１４７４等に用いる場合、トランジスタＭ２としてトランジスタ２００を用い、トランジスタＭ３としてトランジスタ３００を用い、容量素子ＣＢとして容量素子１００を用いることができる。トランジスタＭ２としてＯＳトランジスタを用いることによって、トランジスタＭ２のリーク電流を非常に小さくすることができる。これにより、書き込んだデータをトランジスタＭ２によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に小さいため、メモリセル１４７４に多値データ、又はアナログデータを保持することができる。メモリセル１４７５乃至メモリセル１４７７も同様である。
【0522】
なお、トランジスタＭ３は、チャネル形成領域にシリコンを有するトランジスタ（以下、Ｓｉトランジスタと呼ぶ場合がある）であってもよい。Ｓｉトランジスタの導電型は、ｎチャネル型としてもよいし、ｐチャネル型としてもよい。Ｓｉトランジスタは、ＯＳトランジスタよりも電界効果移動度が高くなる場合がある。よって、読み出しトランジスタとして機能するトランジスタＭ３として、Ｓｉトランジスタを用いてもよい。また、トランジスタＭ３にＳｉトランジスタを用いることで、トランジスタＭ３の上に積層してトランジスタＭ２を設けることができるので、メモリセルの占有面積を低減し、記憶装置の高集積化を図ることができる。
【0523】
また、トランジスタＭ３はＯＳトランジスタであってもよい。トランジスタＭ２およびトランジスタＭ３にＯＳトランジスタを用いた場合、メモリセルアレイ１４７０をｎ型トランジスタのみを用いて回路を構成することができる。
【0524】
また、図３１Ｈに３トランジスタ１容量素子のゲインセル型のメモリセルの一例を示す。図３１Ｈに示すメモリセル１４７８は、トランジスタＭ４乃至トランジスタＭ６、および容量素子ＣＣを有する。容量素子ＣＣは適宜設けられる。メモリセル１４７８は、配線ＢＩＬ、配線ＲＷＬ、配線ＷＷＬ、配線ＢＧＬ、および配線ＧＮＤＬに電気的に接続されている。配線ＧＮＤＬは低レベル電位を与える配線である。なお、メモリセル１４７８を、配線ＢＩＬに代えて、配線ＲＢＬ、配線ＷＢＬに電気的に接続してもよい。
【0525】
トランジスタＭ４は、バックゲートを有するＯＳトランジスタであり、バックゲートは配線ＢＧＬに電気的に接続されている。なお、トランジスタＭ４のバックゲートとゲートとを互いに電気的に接続してもよい。あるいは、トランジスタＭ４はバックゲートを有さなくてもよい。
【0526】
なお、トランジスタＭ５、トランジスタＭ６はそれぞれ、ｎチャネル型Ｓｉトランジスタまたはｐチャネル型Ｓｉトランジスタでもよい。或いは、トランジスタＭ４乃至トランジスタＭ６がＯＳトランジスタでもよい、この場合、メモリセルアレイ１４７０をｎ型トランジスタのみを用いて回路を構成することができる。
【0527】
上記実施の形態に示す半導体装置をメモリセル１４７８に用いる場合、トランジスタＭ４としてトランジスタ２００を用い、トランジスタＭ５、トランジスタＭ６としてトランジスタ３００を用い、容量素子ＣＣとして容量素子１００を用いることができる。トランジスタＭ４としてＯＳトランジスタを用いることによって、トランジスタＭ４のリーク電流を非常に小さくすることができる。
【0528】
なお、本実施の形態に示す、周辺回路１４１１、メモリセルアレイ１４７０等の構成は、上記に限定されるものではない。これらの回路、および当該回路に接続される配線、回路素子等の、配置または機能は、必要に応じて、変更、削除、または追加してもよい。
【0529】
一般に、コンピュータなどの半導体装置では、用途に応じて様々な記憶装置（メモリ）が用いられる。図３２に、各種の記憶装置を階層ごとに示す。上層に位置する記憶装置ほど速いアクセス速度が求められ、下層に位置する記憶装置ほど大きな記憶容量と高い記録密度が求められる。図３２では、最上層から順に、ＣＰＵなどの演算処理装置にレジスタとして混載されるメモリ、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、３Ｄ ＮＡＮＤメモリを示している。
【0530】
ＣＰＵなどの演算処理装置にレジスタとして混載されるメモリは、演算結果の一時保存などに用いられるため、演算処理装置からのアクセス頻度が高い。よって、記憶容量よりも速い動作速度が求められる。また、レジスタは演算処理装置の設定情報などを保持する機能も有する。
【0531】
ＳＲＡＭは、例えばキャッシュに用いられる。キャッシュは、メインメモリに保持されている情報の一部を複製して保持する機能を有する。使用頻繁が高いデータをキャッシュに複製しておくことで、データへのアクセス速度を高めることができる。
【0532】
ＤＲＡＭは、例えばメインメモリに用いられる。メインメモリは、ストレージから読み出されたプログラムやデータを保持する機能を有する。ＤＲＡＭの記録密度は、おおよそ０．１乃至０．３Ｇｂｉｔ／ｍｍ２である。
【0533】
３Ｄ ＮＡＮＤメモリは、例えばストレージに用いられる。ストレージは、長期保存が必要なデータや、演算処理装置で使用する各種のプログラムなどを保持する機能を有する。よって、ストレージには動作速度よりも大きな記憶容量と高い記録密度が求められる。ストレージに用いられる記憶装置の記録密度は、おおよそ０．６乃至６．０Ｇｂｉｔ／ｍｍ２である。
【0534】
本発明の一態様の記憶装置は、動作速度が速く、長期間のデータ保持が可能である。本発明の一態様の記憶装置は、キャッシュが位置する階層とメインメモリが位置する階層の双方を含む境界領域９０１に位置する記憶装置として好適に用いることができる。または、本発明の一態様の記憶装置は、メインメモリが位置する階層とストレージが位置する階層の双方を含む境界領域９０２に位置する記憶装置として好適に用いることができる。
【0535】
本実施の形態に示す構成は、他の実施の形態などに示す構成と適宜組み合わせて用いることができる。
【0536】
（実施の形態４）
本実施の形態では、図３３Ａおよび図３３Ｂを用いて、本発明の半導体装置が実装されたチップ１２００の一例を示す。チップ１２００には、複数の回路（システム）が実装されている。このように、複数の回路（システム）を一つのチップに集積する技術を、システムオンチップ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ：ＳｏＣ）と呼ぶ場合がある。
本実施の形態では、図３３Ａおよび図３３Ｂを用いて、本発明の半導体装置が実装されたチップ１２００の一例を示す。チップ１２００には、複数の回路（システム）が実装されている。このように、複数の回路（システム）を一つのチップに集積する技術を、システムオンチップ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ：ＳｏＣ）と呼ぶ場合がある。
【0537】
図３３Ａに示すように、チップ１２００は、ＣＰＵ１２１１、ＧＰＵ１２１２、一または複数のアナログ演算部１２１３、一または複数のメモリコントローラ１２１４、一または複数のインターフェース１２１５、一または複数のネットワーク回路１２１６等を有する。
【0538】
チップ１２００には、バンプ（図示しない）が設けられ、図３３Ｂに示すように、プリント基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）１２０１の第１の面と接続する。また、ＰＣＢ１２０１の第１の面の裏面には、複数のバンプ１２０２が設けられており、マザーボード１２０３と接続する。
【0539】
マザーボード１２０３には、ＤＲＡＭ１２２１、フラッシュメモリ１２２２等の記憶装置が設けられていてもよい。例えば、ＤＲＡＭ１２２１に先の実施の形態に示すＤＯＳＲＡＭを用いることができる。また、例えば、フラッシュメモリ１２２２に先の実施の形態に示すＮＯＳＲＡＭを用いることができる。
【0540】
ＣＰＵ１２１１は、複数のＣＰＵコアを有することが好ましい。また、ＧＰＵ１２１２は、複数のＧＰＵコアを有することが好ましい。また、ＣＰＵ１２１１、およびＧＰＵ１２１２は、それぞれ一時的にデータを格納するメモリを有していてもよい。または、ＣＰＵ１２１１、およびＧＰＵ１２１２に共通のメモリが、チップ１２００に設けられていてもよい。該メモリには、前述したＮＯＳＲＡＭや、ＤＯＳＲＡＭを用いることができる。また、ＧＰＵ１２１２は、多数のデータの並列計算に適しており、画像処理や積和演算に用いることができる。ＧＰＵ１２１２に、本発明の酸化物半導体を用いた画像処理回路や、積和演算回路を設けることで、画像処理、および積和演算を低消費電力で実行することが可能になる。
【0541】
また、ＣＰＵ１２１１、およびＧＰＵ１２１２が同一チップに設けられていることで、ＣＰＵ１２１１およびＧＰＵ１２１２間の配線を短くすることができ、ＣＰＵ１２１１からＧＰＵ１２１２へのデータ転送、ＣＰＵ１２１１、およびＧＰＵ１２１２が有するメモリ間のデータ転送、およびＧＰＵ１２１２での演算後に、ＧＰＵ１２１２からＣＰＵ１２１１への演算結果の転送を高速に行うことができる。
【0542】
アナログ演算部１２１３はＡ／Ｄ（アナログ／デジタル）変換回路、およびＤ／Ａ（デジタル／アナログ）変換回路の一、または両方を有する。また、アナログ演算部１２１３に上記積和演算回路を設けてもよい。
【0543】
メモリコントローラ１２１４は、ＤＲＡＭ１２２１のコントローラとして機能する回路、およびフラッシュメモリ１２２２のインターフェースとして機能する回路を有する。
【0544】
インターフェース１２１５は、表示装置、スピーカー、マイクロフォン、カメラ、コントローラなどの外部接続機器とのインターフェース回路を有する。コントローラとは、マウス、キーボード、ゲーム用コントローラなどを含む。このようなインターフェースとして、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）、ＨＤＭＩ（登録商標）（Ｈｉｇｈ－Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ）などを用いることができる。
【0545】
ネットワーク回路１２１６は、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）などとの接続を制御する機能を有する。また、ネットワークセキュリティー用の回路を有してもよい。
【0546】
チップ１２００には、上記回路（システム）を同一の製造プロセスで形成することが可能である。そのため、チップ１２００に必要な回路の数が増えても、製造プロセスを増やす必要が無く、チップ１２００を低コストで作製することができる。
【0547】
ＧＰＵ１２１２を有するチップ１２００が設けられたＰＣＢ１２０１、ＤＲＡＭ１２２１、およびフラッシュメモリ１２２２が設けられたマザーボード１２０３は、ＧＰＵモジュール１２０４と呼ぶことができる。
【0548】
ＧＰＵモジュール１２０４は、ＳｏＣ技術を用いたチップ１２００を有しているため、そのサイズを小さくすることができる。また、画像処理に優れていることから、スマートフォン、タブレット端末、ラップトップＰＣ、携帯型（持ち出し可能な）ゲーム機などの携帯型電子機器に用いることが好適である。また、ＧＰＵ１２１２を用いた積和演算回路により、ディープニューラルネットワーク（ＤＮＮ）、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニューラルネットワーク（ＲＮＮ）、自己符号化器、深層ボルツマンマシン（ＤＢＭ）、深層信念ネットワーク（ＤＢＮ）などの手法を実行することができるため、チップ１２００をＡＩチップ、またはＧＰＵモジュール１２０４をＡＩシステムモジュールとして用いることができる。
【0549】
本実施の形態に示す構成は、他の実施の形態などに示す構成と適宜組み合わせて用いることができる。
【0550】
（実施の形態５）
本実施の形態は、上記実施の形態に示す記憶装置などが組み込まれた電子部品および電子機器の一例を示す。
本実施の形態は、上記実施の形態に示す記憶装置などが組み込まれた電子部品および電子機器の一例を示す。
【0551】
【0552】
図３４Ａに電子部品７００および電子部品７００が実装された基板（実装基板７０４）の斜視図を示す。図３４Ａに示す電子部品７００は、モールド７１１内に記憶装置７２０を有している。図３４Ａは、電子部品７００の内部を示すために、一部を省略している。電子部品７００は、モールド７１１の外側にランド７１２を有する。ランド７１２は電極パッド７１３と電気的に接続され、電極パッド７１３は記憶装置７２０とワイヤ７１４によって電気的に接続されている。電子部品７００は、例えばプリント基板７０２に実装される。このような電子部品が複数組み合わされて、それぞれがプリント基板７０２上で電気的に接続されることで実装基板７０４が完成する。
【0553】
記憶装置７２０は、駆動回路層７２１と、記憶回路層７２２と、を有する。
【0554】
図３４Ｂに電子部品７３０の斜視図を示す。電子部品７３０は、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）またはＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）の一例である。電子部品７３０は、パッケージ基板７３２（プリント基板）上にインターポーザ７３１が設けられ、インターポーザ７３１上に半導体装置７３５、および複数の記憶装置７２０が設けられている。
【0555】
電子部品７３０では、記憶装置７２０を広帯域メモリ（ＨＢＭ：Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）として用いる例を示している。また、半導体装置７３５は、ＣＰＵ、ＧＰＵ、ＦＰＧＡなどの集積回路（半導体装置）を用いることができる。
【0556】
パッケージ基板７３２は、セラミック基板、プラスチック基板、ガラスエポキシ基板などを用いることができる。インターポーザ７３１は、シリコンインターポーザ、樹脂インターポーザなどを用いることができる。
【0557】
インターポーザ７３１は、複数の配線を有し、端子ピッチの異なる複数の集積回路を電気的に接続する機能を有する。複数の配線は、単層または多層で設けられる。また、インターポーザ７３１は、インターポーザ７３１上に設けられた集積回路をパッケージ基板７３２に設けられた電極と電気的に接続する機能を有する。これらのことから、インターポーザを「再配線基板」または「中間基板」と呼ぶ場合がある。また、インターポーザ７３１に貫通電極を設けて、当該貫通電極を用いて集積回路とパッケージ基板７３２を電気的に接続する場合もある。また、シリコンインターポーザでは、貫通電極として、ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）を用いることも出来る。
【0558】
インターポーザ７３１としてシリコンインターポーザを用いることが好ましい。シリコンインターポーザでは能動素子を設ける必要が無いため、集積回路よりも低コストで作製することができる。一方で、シリコンインターポーザの配線形成は半導体プロセスで行なうことができるため、樹脂インターポーザでは難しい微細配線の形成が容易である。
【0559】
ＨＢＭでは、広いメモリバンド幅を実現するために多くの配線を接続する必要がある。このため、ＨＢＭを実装するインターポーザには、微細かつ高密度の配線形成が求められる。よって、ＨＢＭを実装するインターポーザには、シリコンインターポーザを用いることが好ましい。
【0560】
また、シリコンインターポーザを用いたＳｉＰやＭＣＭなどでは、集積回路とインターポーザ間の膨張係数の違いによる信頼性の低下が生じにくい。また、シリコンインターポーザは表面の平坦性が高いため、シリコンインターポーザ上に設ける集積回路とシリコンインターポーザ間の接続不良が生じにくい。特に、インターポーザ上に複数の集積回路を横に並べて配置する２．５Ｄパッケージ（２．５次元実装）では、シリコンインターポーザを用いることが好ましい。
【0561】
また、電子部品７３０と重ねてヒートシンク（放熱板）を設けてもよい。ヒートシンクを設ける場合は、インターポーザ７３１上に設ける集積回路の高さを揃えることが好ましい。例えば、本実施の形態に示す電子部品７３０では、記憶装置７２０と半導体装置７３５の高さを揃えることが好ましい。
【0562】
電子部品７３０を他の基板に実装するため、パッケージ基板７３２の底部に電極７３３を設けてもよい。図３４Ｂでは、電極７３３を半田ボールで形成する例を示している。パッケージ基板７３２の底部に半田ボールをマトリクス状に設けることで、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）実装を実現できる。また、電極７３３を導電性のピンで形成してもよい。パッケージ基板７３２の底部に導電性のピンをマトリクス状に設けることで、ＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）実装を実現できる。
【0563】
電子部品７３０は、ＢＧＡおよびＰＧＡに限らず様々な実装方法を用いて他の基板に実装することができる。例えば、ＳＰＧＡ（Ｓｔａｇｇｅｒｅｄ Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、ＱＦＪ（Ｑｕａｄ Ｆｌａｔ Ｊ－ｌｅａｄｅｄ ｐａｃｋａｇｅ）、またはＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ－ｌｅａｄｅｄ ｐａｃｋａｇｅ）などの実装方法を用いることができる。
【0564】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【0565】
（実施の形態６）
本実施の形態では、先の実施の形態に示す半導体装置を用いた記憶装置の応用例について説明する。先の実施の形態に示す半導体装置は、例えば、各種電子機器（例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、デジタルカメラ（ビデオカメラも含む）、録画再生装置、ナビゲーションシステムなど）の記憶装置に適用できる。なお、ここで、コンピュータとは、タブレット型のコンピュータ、ノート型のコンピュータ、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。または、先の実施の形態に示す半導体装置は、メモリカード（例えば、ＳＤカード）、ＵＳＢメモリ、ＳＳＤ（ソリッド・ステート・ドライブ）等の各種のリムーバブル記憶装置に適用される。図３５Ａ乃至図３５Ｅにリムーバブル記憶装置の幾つかの構成例を模式的に示す。例えば、先の実施の形態に示す半導体装置は、パッケージングされたメモリチップに加工され、様々なストレージ装置、リムーバブルメモリに用いられる。
本実施の形態では、先の実施の形態に示す半導体装置を用いた記憶装置の応用例について説明する。先の実施の形態に示す半導体装置は、例えば、各種電子機器（例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、デジタルカメラ（ビデオカメラも含む）、録画再生装置、ナビゲーションシステムなど）の記憶装置に適用できる。なお、ここで、コンピュータとは、タブレット型のコンピュータ、ノート型のコンピュータ、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。または、先の実施の形態に示す半導体装置は、メモリカード（例えば、ＳＤカード）、ＵＳＢメモリ、ＳＳＤ（ソリッド・ステート・ドライブ）等の各種のリムーバブル記憶装置に適用される。図３５Ａ乃至図３５Ｅにリムーバブル記憶装置の幾つかの構成例を模式的に示す。例えば、先の実施の形態に示す半導体装置は、パッケージングされたメモリチップに加工され、様々なストレージ装置、リムーバブルメモリに用いられる。
【0566】
図３５ＡはＵＳＢメモリの模式図である。ＵＳＢメモリ１１００は、筐体１１０１、キャップ１１０２、ＵＳＢコネクタ１１０３および基板１１０４を有する。基板１１０４は、筐体１１０１に収納されている。例えば、基板１１０４には、メモリチップ１１０５、コントローラチップ１１０６が取り付けられている。メモリチップ１１０５などに先の実施の形態に示す半導体装置を組み込むことができる。
【0567】
図３５ＢはＳＤカードの外観の模式図であり、図３５Ｃは、ＳＤカードの内部構造の模式図である。ＳＤカード１１１０は、筐体１１１１、コネクタ１１１２および基板１１１３を有する。基板１１１３は筐体１１１１に収納されている。例えば、基板１１１３には、メモリチップ１１１４、コントローラチップ１１１５が取り付けられている。基板１１１３の裏面側にもメモリチップ１１１４を設けることで、ＳＤカード１１１０の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板１１１３に設けてもよい。これによって、ホスト装置とＳＤカード１１１０間の無線通信によって、メモリチップ１１１４のデータの読み出し、書き込みが可能となる。メモリチップ１１１４などに先の実施の形態に示す半導体装置を組み込むことができる。
【0568】
図３５ＤはＳＳＤの外観の模式図であり、図３５Ｅは、ＳＳＤの内部構造の模式図である。ＳＳＤ１１５０は、筐体１１５１、コネクタ１１５２および基板１１５３を有する。基板１１５３は筐体１１５１に収納されている。例えば、基板１１５３には、メモリチップ１１５４、メモリチップ１１５５、コントローラチップ１１５６が取り付けられている。メモリチップ１１５５はコントローラチップ１１５６のワークメモリであり、例えばＤＯＳＲＡＭチップを用いればよい。基板１１５３の裏面側にもメモリチップ１１５４を設けることで、ＳＳＤ１１５０の容量を増やすことができる。メモリチップ１１５４などに先の実施の形態に示す半導体装置を組み込むことができる。
【0569】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【0570】
（実施の形態７）
本発明の一態様に係る半導体装置は、ＣＰＵやＧＰＵなどのプロセッサ、またはチップに用いることができる。図３６Ａ乃至図３６Ｈに、本発明の一態様に係るＣＰＵやＧＰＵなどのプロセッサ、またはチップを備えた電子機器の具体例を示す。
本発明の一態様に係る半導体装置は、ＣＰＵやＧＰＵなどのプロセッサ、またはチップに用いることができる。図３６Ａ乃至図３６Ｈに、本発明の一態様に係るＣＰＵやＧＰＵなどのプロセッサ、またはチップを備えた電子機器の具体例を示す。
【0571】
＜電子機器・システム＞
本発明の一態様に係るＧＰＵまたはチップは、様々な電子機器に搭載することができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型またはノート型の情報端末用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機、などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、電子書籍端末、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。これらの電子機器に、本発明の一態様に係る半導体装置を設けることで、信頼性が良好な電子機器を提供することができる。または、本発明の一態様に係るＧＰＵまたはチップを電子機器に設けることにより、電子機器に人工知能を搭載することができる。
本発明の一態様に係るＧＰＵまたはチップは、様々な電子機器に搭載することができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型またはノート型の情報端末用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機、などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、電子書籍端末、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。これらの電子機器に、本発明の一態様に係る半導体装置を設けることで、信頼性が良好な電子機器を提供することができる。または、本発明の一態様に係るＧＰＵまたはチップを電子機器に設けることにより、電子機器に人工知能を搭載することができる。
【0572】
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
【0573】
本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
【0574】
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。図３６Ａ乃至図３６Ｈに、電子機器の例を示す。
【0575】
［情報端末］
図３６Ａには、情報端末の一種である携帯電話（スマートフォン）が図示されている。情報端末５１００は、筐体５１０１と、表示部５１０２と、を有しており、入力用インターフェースとして、タッチパネルが表示部５１０２に備えられ、ボタンが筐体５１０１に備えられている。
図３６Ａには、情報端末の一種である携帯電話（スマートフォン）が図示されている。情報端末５１００は、筐体５１０１と、表示部５１０２と、を有しており、入力用インターフェースとして、タッチパネルが表示部５１０２に備えられ、ボタンが筐体５１０１に備えられている。
【0576】
情報端末５１００は、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、会話を認識してその会話内容を表示部５１０２に表示するアプリケーション、表示部５１０２に備えるタッチパネルに対してユーザが入力した文字、図形などを認識して、表示部５１０２に表示するアプリケーション、指紋や声紋などの生体認証を行うアプリケーションなどが挙げられる。
【0577】
図３６Ｂには、ノート型情報端末５２００が図示されている。ノート型情報端末５２００は、情報端末の本体５２０１と、表示部５２０２と、キーボード５２０３と、を有する。
【0578】
ノート型情報端末５２００は、先述した情報端末５１００と同様に、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、設計支援ソフトウェア、文章添削ソフトウェア、献立自動生成ソフトウェアなどが挙げられる。また、ノート型情報端末５２００を用いることで、新規の人工知能の開発を行うことができる。
【0579】
なお、上述では、電子機器としてスマートフォン、およびノート型情報端末を例として、それぞれ図３６Ａ、図３６Ｂに図示したが、スマートフォン、およびノート型情報端末以外の情報端末を適用することができる。スマートフォン、およびノート型情報端末以外の情報端末としては、例えば、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、デスクトップ型情報端末、ワークステーションなどが挙げられる。
【0580】
［ゲーム機］
図３６Ｃは、ゲーム機の一例である携帯ゲーム機５３００を示している。携帯ゲーム機５３００は、筐体５３０１、筐体５３０２、筐体５３０３、表示部５３０４、接続部５３０５、操作キー５３０６等を有する。筐体５３０２、および筐体５３０３は、筐体５３０１から取り外すことが可能である。筐体５３０１に設けられている接続部５３０５を別の筐体（図示せず）に取り付けることで、表示部５３０４に出力される映像を、別の映像機器（図示せず）に出力することができる。このとき、筐体５３０２、および筐体５３０３は、それぞれ操作部として機能することができる。これにより、複数のプレイヤーが同時にゲームを行うことができる。筐体５３０１、筐体５３０２、および筐体５３０３の基板に設けられているチップなどに先の実施の形態に示すチップを組み込むことができる。
図３６Ｃは、ゲーム機の一例である携帯ゲーム機５３００を示している。携帯ゲーム機５３００は、筐体５３０１、筐体５３０２、筐体５３０３、表示部５３０４、接続部５３０５、操作キー５３０６等を有する。筐体５３０２、および筐体５３０３は、筐体５３０１から取り外すことが可能である。筐体５３０１に設けられている接続部５３０５を別の筐体（図示せず）に取り付けることで、表示部５３０４に出力される映像を、別の映像機器（図示せず）に出力することができる。このとき、筐体５３０２、および筐体５３０３は、それぞれ操作部として機能することができる。これにより、複数のプレイヤーが同時にゲームを行うことができる。筐体５３０１、筐体５３０２、および筐体５３０３の基板に設けられているチップなどに先の実施の形態に示すチップを組み込むことができる。
【0581】
また、図３６Ｄは、ゲーム機の一例である据え置き型ゲーム機５４００を示している。据え置き型ゲーム機５４００には、無線または有線でコントローラ５４０２が接続されている。
【0582】
携帯ゲーム機５３００、据え置き型ゲーム機５４００などのゲーム機に本発明の一態様のＧＰＵまたはチップを適用することによって、低消費電力のゲーム機を実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。
【0583】
更に、携帯ゲーム機５３００に本発明の一態様のＧＰＵまたはチップを適用することによって、人工知能を有する携帯ゲーム機５３００を実現することができる。
【0584】
本来、ゲームの進行、ゲーム上に登場する生物の言動、ゲーム上で発生する現象などの表現は、そのゲームが有するプログラムによって定められているが、携帯ゲーム機５３００に人工知能を適用することにより、ゲームのプログラムに限定されない表現が可能になる。例えば、プレイヤーが問いかける内容、ゲームの進行状況、時刻、ゲーム上に登場する人物の言動が変化するといった表現が可能となる。
【0585】
また、携帯ゲーム機５３００で複数のプレイヤーが必要なゲームを行う場合、人工知能によって擬人的にゲームプレイヤーを構成することができるため、対戦相手を人工知能によるゲームプレイヤーとすることによって、１人でもゲームを行うことができる。
【0586】
図３６Ｃ、図３６Ｄでは、ゲーム機の一例として携帯ゲーム機、および据え置き型ゲーム機を図示しているが、本発明の一態様のＧＰＵまたはチップを適用するゲーム機はこれに限定されない。本発明の一態様のＧＰＵまたはチップを適用するゲーム機としては、例えば、娯楽施設（ゲームセンター、遊園地など）に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。
【0587】
［大型コンピュータ］
本発明の一態様のＧＰＵまたはチップは、大型コンピュータに適用することができる。
本発明の一態様のＧＰＵまたはチップは、大型コンピュータに適用することができる。
【0588】
【0589】
スーパーコンピュータ５５００は、ラック５５０１と、複数のラックマウント型の計算機５５０２と、を有する。なお、複数の計算機５５０２は、ラック５５０１に格納されている。また、計算機５５０２には、複数の基板５５０４が設けられ、当該基板上に上記実施の形態で説明したＧＰＵまたはチップを搭載することができる。
【0590】
スーパーコンピュータ５５００は、主に科学技術計算に利用される大型コンピュータである。科学技術計算では、膨大な演算を高速に処理する必要があるため、消費電力が高く、チップの発熱が大きい。スーパーコンピュータ５５００に本発明の一態様のＧＰＵまたはチップを適用することによって、低消費電力のスーパーコンピュータを実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。
【0591】
図３６Ｅ、図３６Ｆでは、大型コンピュータの一例としてスーパーコンピュータを図示しているが、本発明の一態様のＧＰＵまたはチップを適用する大型コンピュータはこれに限定されない。本発明の一態様のＧＰＵまたはチップを適用する大型コンピュータとしては、例えば、サービスを提供するコンピュータ（サーバー）、大型汎用コンピュータ（メインフレーム）などが挙げられる。
【0592】
［移動体］
本発明の一態様のＧＰＵまたはチップは、移動体である自動車、および自動車の運転席周辺に適用することができる。
本発明の一態様のＧＰＵまたはチップは、移動体である自動車、および自動車の運転席周辺に適用することができる。
【0593】
図３６Ｇは、移動体の一例である自動車の室内におけるフロントガラス周辺を示す図である。図３６Ｇでは、ダッシュボードに取り付けられた表示パネル５７０１、表示パネル５７０２、表示パネル５７０３の他、ピラーに取り付けられた表示パネル５７０４を図示している。
【0594】
表示パネル５７０１乃至表示パネル５７０３は、スピードメーターやタコメーター、走行距離、燃料計、ギア状態、エアコンの設定などを表示することで、その他様々な情報を提供することができる。また、表示パネルに表示される表示項目やレイアウトなどは、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示パネル５７０１乃至表示パネル５７０３は、照明装置として用いることも可能である。
【0595】
表示パネル５７０４には、自動車に設けられた撮像装置（図示しない。）からの映像を映し出すことによって、ピラーで遮られた視界（死角）を補完することができる。すなわち、自動車の外側に設けられた撮像装置からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示パネル５７０４は、照明装置として用いることもできる。
【0596】
本発明の一態様のＧＰＵまたはチップは人工知能の構成要素として適用できるため、例えば、当該チップを自動車の自動運転システムに用いることができる。また、当該チップを道路案内、危険予測などを行うシステムに用いることができる。表示パネル５７０１乃至表示パネル５７０４には、道路案内、危険予測などの情報を表示する構成としてもよい。
【0597】
なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）なども挙げることができ、これらの移動体に本発明の一態様のチップを適用して、人工知能を利用したシステムを付与することができる。
【0598】
［電化製品］
図３６Ｈは、電化製品の一例である電気冷凍冷蔵庫５８００を示している。電気冷凍冷蔵庫５８００は、筐体５８０１、冷蔵室用扉５８０２、冷凍室用扉５８０３等を有する。
図３６Ｈは、電化製品の一例である電気冷凍冷蔵庫５８００を示している。電気冷凍冷蔵庫５８００は、筐体５８０１、冷蔵室用扉５８０２、冷凍室用扉５８０３等を有する。
【0599】
電気冷凍冷蔵庫５８００に本発明の一態様のチップを適用することによって、人工知能を有する電気冷凍冷蔵庫５８００を実現することができる。人工知能を利用することによって電気冷凍冷蔵庫５８００は、電気冷凍冷蔵庫５８００に保存されている食材、その食材の消費期限などを基に献立を自動生成する機能や、電気冷凍冷蔵庫５８００に保存されている食材に合わせた温度に自動的に調節する機能などを有することができる。
【0600】
電化製品の一例として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電子オーブン、炊飯器、湯沸かし器、ＩＨ調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。
【0601】
本実施の形態で説明した電子機器、その電子機器の機能、人工知能の応用例、その効果などは、他の電子機器の記載と適宜組み合わせることができる。
【0602】
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
【実施例0603】
本実施例では、先の実施の形態に示すトランジスタを作製し、電気特性の測定と、データ保持時間および動作周波数の見積もりを行った。データ保持時間および動作周波数の見積もりは、当該トランジスタに容量素子を設けたＤＯＳＲＡＭを想定して行った。
【0604】
本実施例では、図２２に示す、トランジスタ２００と同様の構成を有するトランジスタを２．０個／μｍ２の密度で配置したサンプル１を作製し、サンプル１の電気特性を測定した。さらに、電気特性からデータ保持時間および動作周波数の見積もりを行った。
【0605】
まず、サンプル１の構成について説明する。図２２に示すように、サンプル１は、基板（図示せず）の上に配置された絶縁体２１２と、絶縁体２１２上の絶縁体２１４と、絶縁体２１４の上に配置された絶縁体２１６と、絶縁体２１６に埋め込まれるように配置された導電体２０５と、絶縁体２１６および導電体２０５の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０ａと、酸化物２３０ａの上に配置された酸化物２３０ｂと、酸化物２３０ｂの上に離間して配置された酸化物２４３ａおよび酸化物２４３ｂと、酸化物２４３ａの上に配置された導電体２４２ａと、酸化物２４３ｂの上に配置された導電体２４２ｂと、導電体２４２ａ、導電体２４２ｂ、および絶縁体２２４の上に配置された絶縁体２７５と、絶縁体２７５の上に配置された絶縁体２８０と、酸化物２３０ｂの上に配置された酸化物２３０ｃと、酸化物２３０ｃの上に配置された酸化物２３０ｄと、酸化物２３０ｄの上に配置された絶縁体２５０と、絶縁体２５０の上に配置された導電体２６０と、絶縁体２８０および導電体２６０の上に配置された絶縁体２８２と、絶縁体２１４、絶縁体２１６、絶縁体２２２、絶縁体２２４、絶縁体２７５、絶縁体２８０、および絶縁体２８２の側面に接して配置された絶縁体２８７と、絶縁体２１２、絶縁体２８７、および絶縁体２８２を覆って配置された絶縁体２８３と、を有する。
【0606】
絶縁体２１２として膜厚６０ｎｍの窒化シリコンを用いた。絶縁体２１２は、シリコンターゲットを用いて、パルスＤＣスパッタリング法を用いて成膜した。絶縁体２１２の成膜には、成膜ガスとして、アルゴンガス３０ｓｃｃｍ（第１のガス供給口から２５ｓｃｃｍ、第２のガス供給口から５ｓｃｃｍ）、窒素ガス８５ｓｃｃｍを用い、成膜圧力を０．５Ｐａとし、基板温度を２００℃とし、ターゲットと基板との間隔を６２ｍｍとした。パルスＤＣ電源は、電力１ｋＷ、周波数１００ｋＨｚ、一周期中のオフ時間を４０１６ｎｓｅｃとした。
【0607】
絶縁体２１４として膜厚４０ｎｍの酸化アルミニウムを用いた。絶縁体２１４は、アルミニウムターゲットを用いて、パルスＤＣスパッタリング法を用いて成膜した。絶縁体２１４の成膜には、成膜ガスとして、アルゴンガス１４ｓｃｃｍ（第１のガス供給口から９ｓｃｃｍ、第２のガス供給口から５ｓｃｃｍ）、酸素ガス６９ｓｃｃｍを用い、成膜圧力を０．４Ｐａとし、基板温度を２００℃とし、ターゲットと基板との間隔を６２ｍｍとした。パルスＤＣ電源は、電力５ｋＷ、周波数１００ｋＨｚ、一周期中のオフ時間を９７６ｎｓｅｃとした。
【0608】
絶縁体２１６として膜厚８０ｎｍの酸化シリコンを用いた。絶縁体２１６は、シリコンターゲットを用いて、パルスＤＣスパッタリング法を用いて成膜した。絶縁体２１６の成膜には、成膜ガスとして、アルゴンガス３１ｓｃｃｍ（第１のガス供給口から２６ｓｃｃｍ、第２のガス供給口から５ｓｃｃｍ）、酸素ガス１２５ｓｃｃｍを用い、成膜圧力を０．７Ｐａとし、基板温度を２００℃とし、ターゲットと基板との間隔を６２ｍｍとした。パルスＤＣ電源は、電力３ｋＷ、周波数１００ｋＨｚ、一周期中のオフ時間を４０１６ｎｓｅｃとした。
【0609】
上記、絶縁体２１２、絶縁体２１４、および絶縁体２１６は、マルチチャンバー型のスパッタ装置を用いて、外気にさらさず、連続して成膜を行った。
【0610】
導電体２０５は、絶縁体２１６の開口の底面および側壁に接して導電体２０５ａが配置され、導電体２０５ａの上に導電体２０５ｂが配置され、導電体２０５ｂの上に導電体２０５ｃが配置される。ここで、導電体２０５ｃの側面は、導電体２０５ａに接して配置されている。つまり、導電体２０５ｂは、導電体２０５ａおよび導電体２０５ｃに包み込まれるように設けられている。
【0611】
導電体２０５ａおよび導電体２０５ｃは、メタルＣＶＤ法を用いて成膜された窒化チタンであり、導電体２０５ｂは、メタルＣＶＤ法を用いて成膜されたタングステンである。導電体２０５は、上記実施の形態において、図４乃至図８を用いて説明した方法で形成した。
【0612】
絶縁体２２２として、ＡＬＤ法を用いて成膜した、膜厚２０ｎｍの酸化ハフニウムを用いた。絶縁体２２４として、膜厚３０ｎｍの酸化窒化シリコンを用いた。
【0613】
酸化物２３０ａとして、ＤＣスパッタリング法を用いて成膜した、膜厚が５ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を用いた。なお、酸化物２３０ａの成膜には、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用い、成膜ガスとして酸素ガス４５ｓｃｃｍを用い、成膜圧力を０．７Ｐａとし、成膜電力を５００Ｗとし、基板温度を２００℃とし、ターゲットと基板との間隔を６０ｍｍとした。
【0614】
酸化物２３０ｂとして、ＤＣスパッタリング法を用いて成膜した、膜厚が１５ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を用いた。なお、酸化物２３０ｂの成膜には、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用い、成膜ガスとして酸素ガス４５ｓｃｃｍを用い、成膜圧力を０．７Ｐａとし、成膜電力を５００Ｗとし、基板温度を２００℃とし、ターゲットと基板との間隔を６０ｍｍとした。
【0615】
酸化物２４３ａおよび酸化物２４３ｂとして、ＤＣスパッタリング法を用いて成膜した、膜厚が２ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を用いた。なお、酸化物２３０ａの成膜には、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用い、成膜ガスとして酸素ガス４５ｓｃｃｍを用い、成膜圧力を０．７Ｐａとし、成膜電力を５００Ｗとし、基板温度を２００℃とし、ターゲットと基板との間隔を６０ｍｍとした。
【0616】
なお、酸化物２４３となる酸化膜を成膜した後で、窒素雰囲気で５００℃、１時間の熱処理を行い、連続して、酸素雰囲気で５００℃１時間の熱処理を行った。
【0617】
導電体２４２ａおよび導電体２４２ｂは、膜厚２５ｎｍの窒化タンタルを用いた。また、絶縁体２７５は、スパッタリング法を用いて成膜した膜厚５ｎｍの酸化アルミニウムと、その上にＡＬＤ法を用いて成膜した膜厚３ｎｍの酸化アルミニウムの積層膜とした。
【0618】
絶縁体２８０は、第１層と第１層上の第２層の積層膜とした。絶縁体２８０の第１層は、ＲＦスパッタリング法を用いて成膜した、膜厚が６０ｎｍの酸化シリコンを用いた。絶縁体２８０の第１層の成膜には、ＳｉＯ２ターゲットを用い、成膜ガスとして、酸素ガス５０ｓｃｃｍを用い、成膜圧力を０．７Ｐａとし、成膜電力を１５００Ｗとし、基板温度を１７０℃とし、ターゲットと基板との間隔を６０ｍｍとした。絶縁体２８０の第２層は、ＰＥＣＶＤ法を用いて成膜した酸化窒化シリコンを用いた。
【0619】
酸化物２３０ｃとして、ＤＣスパッタリング法を用いて成膜した、膜厚が３ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を用いた。なお、酸化物２３０ｃの成膜には、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用い、成膜ガスとして、酸素ガス４５ｓｃｃｍを用い、成膜圧力を０．７Ｐａとし、成膜電力を５００Ｗとし、基板温度を２００℃とし、ターゲットと基板との間隔を６０ｍｍとした。
【0620】
酸化物２３０ｄとして、ＤＣスパッタリング法を用いて成膜した、膜厚が３ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を用いた。なお、酸化物２３０ｄの成膜には、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用い、成膜ガスとして酸素ガス４５ｓｃｃｍを用い、成膜圧力を０．７Ｐａとし、成膜電力を５００Ｗとし、基板温度を２００℃とし、ターゲットと基板との間隔を６０ｍｍとした。
【0621】
絶縁体２５０として、膜厚６ｎｍの酸化窒化シリコンを用いた。絶縁体２５０の成膜後、マイクロ波処理を行った。マイクロ波処理は、処理ガスとしてアルゴンガス１５０ｓｃｃｍおよび酸素ガス５０ｓｃｃｍを用い、電力を４０００Ｗとし、圧力を４００Ｐａとし、処理温度を４００℃とし、処理時間を６００秒とした。
【0622】
導電体２６０ａとして、膜厚５ｎｍの窒化チタンを用いた。また、導電体２６０ｂとして、タングステンを用いた。
【0623】
絶縁体２８２として、膜厚４０ｎｍの酸化アルミニウムを用いた。絶縁体２８２は、アルミニウムターゲットを用いて、パルスＤＣスパッタリング法を用いて成膜した。絶縁体２８２の成膜には、成膜ガスとして、アルゴンガス１４ｓｃｃｍ（第１のガス供給口から９ｓｃｃｍ、第２のガス供給口から５ｓｃｃｍ）、酸素ガス６９ｓｃｃｍを用い、成膜圧力を０．４Ｐａとし、基板温度を２００℃とし、ターゲットと基板との間隔を６２ｍｍとした。パルスＤＣ電源は、電力５ｋＷ、周波数１００ｋＨｚとした。
【0624】
絶縁体２８７として、ＲＦスパッタリング法で成膜した酸化アルミニウムを用いた。成膜した酸化アルミニウム膜を、ドライエッチング法を用いて、異方性エッチングを行い、絶縁体２１４、絶縁体２１６、絶縁体２２２、絶縁体２２４、絶縁体２７５、絶縁体２８０、および絶縁体２８２の側面に接する絶縁体２８７を形成した。
【0625】
絶縁体２８３は、第１層と第１層上の第２層の積層膜とした。絶縁体２８３の第１層は、パルスＤＣスパッタリング法を用いて成膜した、膜厚が２０ｎｍの窒化シリコンを用いた。また、絶縁体２８３の第２層は、ＰＥＣＶＤ法を用いて成膜した、膜厚が２０ｎｍの窒化シリコンを用いた。
【0626】
以上のような構成を有するサンプル１は、チャネル長６０ｎｍ、チャネル幅６０ｎｍを狙って設計した。なお、サンプル１は、トランジスタ２００と同様に、上記構成に加えて、さらに、導電体２４０、絶縁体２４１、絶縁体２７４、および導電体２４６等を有する。また、サンプル１は、作製後に、窒素雰囲気で、温度４００℃、８時間の熱処理を行った。
【0627】
上記のように作製したサンプル１の２７素子について、キーサイトテクノロジー製半導体パラメータアナライザーを用いて、ＩＤ－ＶＧ特性（ドレイン電流－ゲート電圧特性）を測定した。ＩＤ－ＶＧ特性の測定は、ドレイン電位ＶＤを０．１Ｖまたは１．２Ｖとし、ソース電位ＶＳを０Ｖとし、ボトムゲート電位ＶＢＧを０Ｖとし、トップゲート電位ＶＧを－４．０Ｖから４．０Ｖまで０．１Ｖステップで掃引させた。
【0628】
図３７にサンプル１のＩＤ－ＶＧ特性の測定結果を示す。図３７は、横軸にトップゲート電位Ｖｇ［Ｖ］、第１の縦軸にドレイン電流Ｉｄ［Ａ］、第２の縦軸にＶＤ＝０．１Ｖにおける電界効果移動度μＦＥ［ｃｍ２／Ｖｓ］をとる。また、ＶＤ＝０．１Ｖのドレイン電流を細い実線で示し、ＶＤ＝１．２Ｖのドレイン電流を太い破線で示し、ＶＤ＝０．１Ｖの電界効果移動度を細い点線で示している。図３７に示すように、本実施例のサンプル１のトランジスタは、２７素子全部で良好な電気特性を示した。
【0629】
また、上記のＩＤ－ＶＧ測定の結果から、２７素子のシフト電圧Ｖｓｈをそれぞれ算出し、その標準偏差σ（Ｖｓｈ）を求めた。ここで、シフト電圧Ｖｓｈは、トランジスタのＩＤ－ＶＧカーブにおいて、カーブ上の傾きが最大である点における接線が、ＩＤ＝１ｐＡの直線と交差するＶＧで定義される。標準偏差σ（Ｖｓｈ）は３４ｍＶと極めて良好な値が得られた。このように、本実施例に示すサンプルは、電気特性のばらつきが少ないトランジスタであった。つまり、上記実施の形態に示す構造にすることで、トランジスタ特性のばらつきが少ない半導体装置を提供することができる。
【0630】
次に、サンプル１のトランジスタに容量素子（保持容量３．５ｆＦ）を設けたＤＯＳＲＡＭを想定して、データ保持時間および動作周波数の見積もりを行った。ＤＯＳＲＡＭのメモリセルとしては、図３１Ａに示す回路を想定した。ここで、サンプル１は図３１Ａに示すトランジスタＭ１に相当する。
【0631】
ＤＯＳＲＡＭの「データ保持時間」とは、ＤＯＳＲＡＭが有する容量素子にかかる電圧の変動量が変動許容電圧に達するまでに要する時間と言える。ここで、「変動許容電圧」とは、ＤＯＳＲＡＭの容量素子にかかる電圧がデータ書き込み後から変動する量の許容値である。本実施例では、「変動許容電圧」を０．２Ｖとし、「データ保持時間」を容量素子（保持容量３．５ｆＦ）にかかる電圧がデータ書き込み後の状態から０．２Ｖ低下するまでに要する時間とした。例えば、本実施例でＤＯＳＲＡＭのデータ保持が１時間という場合、ＤＯＳＲＡＭが有する容量素子にかかる電位が、データ書き込み後から０．２Ｖ低下するまでの時間が１時間であることを意味する。
【0632】
ＤＯＳＲＡＭのデータ保持時間は、ＤＯＳＲＡＭが有するトランジスタのオフ電流（Ｉｏｆｆと記す）の大きさに依存する。例えば、ＤＯＳＲＡＭのデータ保持特性が、ＤＯＳＲＡＭが有するトランジスタのＩｏｆｆのみに依存する場合、ＤＯＳＲＡＭのデータ保持時間は、ＤＯＳＲＡＭが有するトランジスタのＩｏｆｆに反比例する。
【0633】
ＤＯＳＲＡＭが有するトランジスタのＩｏｆｆが既知である場合、ＤＯＳＲＡＭのデータ保持時間は、データ保持中に容量素子から失われる電荷量（容量素子の保持容量（３．５ｆＦ）と容量素子にかかる電圧の低下分（０．２Ｖ）との積に相当する０．７ｆＣ）をＩｏｆｆで割ることによって算出することができる。また、目標とするＤＯＳＲＡＭの保持時間を設定し、前述した電荷量０．７ｆＣを当該保持時間で割ることで、ＤＯＳＲＡＭが有するトランジスタに求められるＩｏｆｆを見積ることもできる。保持時間の目標を１時間とする場合、トランジスタに求められるＩｏｆｆは約２００ｚＡ（２００×１０－２１Ａ）となった。Ｉｏｆｆが２００ｚＡとなるようにゲート電圧（Ｖｇ（ｏｆｆ）と記す）を調整することで、広い温度範囲で高い動作周波数を有するＤＯＳＲＡＭとすることができる。
【0634】
まず、サンプル１において、トランジスタのＩＤ－ＶＧ測定を行った。ＩＤ－ＶＧ測定は、トランジスタのドレイン電位ＶＤを＋１．２Ｖに、ソース電位ＶＳを０Ｖに、ゲート電位ＶＧを－１．０Ｖから＋３．３Ｖまで掃引することで行った。第２のゲート電圧ＶＢＧは－２．２Ｖ固定で行った。なお、第２のゲート電圧ＶＢＧ＝－２．２Ｖは、８５℃の測定において、サンプル１のトランジスタの保持時間が１時間以上になるように見積もったものである。測定温度は、－４０℃、２７℃、８５℃の３水準で行った。
【0635】
サンプル１は、測定対象となるトランジスタが形成された５インチ角基板を上記各温度に設定したサーモチャック上に固定した状態でトランジスタのＩＤ－ＶＧ測定を実施した。また、それぞれの設定温度に対し、１８素子ずつ測定を行った。
【0636】
得られたＩＤ－ＶＧカーブから、トランジスタのシフト電圧（Ｖｓｈ）及びサブスレッショルドスイング値（Ｓ値）を算出した。シフト電圧（Ｖｓｈ）とは、トランジスタのＩＤ－ＶＧカーブにおいて、カーブ上の傾きが最大である点における接線が、ＩＤ＝１ｐＡの直線と交差するＶＧと定義する。
【0637】
本トランジスタは、実施の形態１の＜半導体装置の作製方法＞で示したように、チャネル形成領域に金属酸化物を用いている。チャネル形成領域に金属酸化物を用いたトランジスタは、例えば、チャネル形成領域にＳｉを用いたトランジスタと比べて、非導通状態におけるリーク電流が極めて小さい。そのため、チャネル形成領域に金属酸化物を用いたトランジスタは、実測によりＩｏｆｆを検出することが困難な場合がある。本トランジスタにおいてもＩｏｆｆの実測は困難であったため、前述のＩＤ－ＶＧカーブから得られたＶｓｈ及びＳｖａｌｕｅから、式（１）を用いた外挿によってＩｏｆｆが２００ｚＡとなるＶｇ（ｏｆｆ）を見積もった。サンプル１については、Ｖｇ（ｏｆｆ）＝－０．７２Ｖとなった。なお、式（１）に示すように、トランジスタのオフ電流がＶＧ＝Ｖｇ（ｏｆｆ）に達するまで、Ｓｖａｌｕｅに従ってＩＤが単調減少すると仮定した。
【0638】
【数1】
【0639】
ここで、ＤＯＳＲＡＭ動作周波数の見積り方法について説明する。ＤＯＳＲＡＭ動作周波数とは、ＤＯＳＲＡＭのデータ書き込みサイクルの逆数とする。ＤＯＳＲＡＭのデータ書き込みサイクルは、ＤＯＳＲＡＭが有する容量素子の充電時間などによって設定されるパラメータである。本実施例では、ＤＯＳＲＡＭのデータ書き込みサイクル（ＤＯＳＲＡＭ動作周波数の逆数）の４０％に相当する時間を、ＤＯＳＲＡＭが有する容量素子の充電時間とする設定とした。
【0640】
ＤＯＳＲＡＭ動作周波数は、ＤＯＳＲＡＭが有する容量素子の充電時間に依存する。したがって、ＤＯＳＲＡＭ動作周波数を見積るに際して、まずＤＯＳＲＡＭが有する容量素子の充電時間を事前に知る必要がある。本実施例では、ＤＯＳＲＡＭが有する容量素子（保持容量３．５ｆＦ）に０．５２Ｖ以上の電位がかかった状態を、当該容量素子が「充電された状態」と定義した。したがって、本実施例では、ＤＯＳＲＡＭのデータ書き込み動作を開始してから、当該容量素子にかかる電位が０．５２Ｖに達するまでの時間が、ＤＯＳＲＡＭが有する容量素子の充電時間に相当する。
【0641】
ＤＯＳＲＡＭが有する容量素子の充電時間は、ＤＯＳＲＡＭデータ書き込み時における、ＤＯＳＲＡＭが有するトランジスタのＩＤの大きさに依存する。そこで本実施例では、ＤＯＳＲＡＭデータ書き込み時にＤＯＳＲＡＭが有するトランジスタにかかることが想定される電位（図３８Ａ参照）を、本発明の一態様に係るトランジスタに実際に印加することでＤＯＳＲＡＭデータ書き込み動作を再現し、このときのトランジスタのＩＤを測定した。図３８Ａは、容量素子ＣｓにトランジスタＴｒ１を介してデータを書き込む場合を想定している。それぞれＤはドレイン、Ｇはゲート、Ｓはソースを表している。トランジスタＴｒ１のソースの電位（容量素子Ｃｓに印加される電圧）をＶＳとする。トランジスタＴｒ１をオンにすることで、電流ＩＤが流れ、容量素子Ｃｓが充電される。サンプル１については、トランジスタがオンとなるゲート電位Ｖｇ（ｏｎ）をＶｇ（ｏｆｆ）＋２．９７Ｖとした。つまり、ゲート電位Ｖｇ（ｏｎ）を－０．７２Ｖ＋２．９７Ｖ＝＋２．２５Ｖとし、ドレイン電位Ｖｄを＋１．０８Ｖに、ソース電位Ｖｓを０Ｖから＋０．５２Ｖまで掃引することでトランジスタのＩＤ測定を行った。バックゲート電圧ＶＢＧは－２．２Ｖ固定とした。測定温度は、－４０℃、２７℃、８５℃の３水準で行った。
【0642】
ＤＯＳＲＡＭの充電が開始されてＶＳが書き込み判定電圧ＶＣＳに達した時に充電完了とする。この時の時間を充電時間ｔＷとする（図３８Ｂ参照）。ＤＯＳＲＡＭが有する保持容量Ｃｓ［Ｆ］の容量素子に充電される電荷をＱ［Ｃ］、充電時間をｔＷ［ｓｅｃ］、充電によって容量素子にかかる電位をＶｃｓ（＝Ｖｓ）［Ｖ］、ＤＯＳＲＡＭが有するトランジスタのドレイン電流をＩＤ［Ａ］とした場合、各パラメータの間には以下の式（２）の関係が成り立つ。
【0643】
【数2】
【0644】
式（２）を変形することで、ＤＯＳＲＡＭが有する容量素子の充電時間ｔＷを以下の式（３）で表すことができる（図３８Ｃ参照）。
【0645】
【数3】
【0646】
本実施例では、式（３）のＣｓに３．５ｆＦ、Ｖｃｓに＋０．５２Ｖ、前述のＩＤ－ＶＳ測定で得られたＩＤを代入し、ＤＯＳＲＡＭが有する容量素子の充電時間ｔＷを算出した。
【0647】
ＤＯＳＲＡＭの動作周波数ｆと充電時間ｔｗの関係を式（４）で表すことができる。
【0648】
【数4】
【0649】
式（４）においてＡは係数である。ＤＯＳＲＡＭにおいて、１回の動作時間のうち、書き込みに要する時間は４割と想定されることから、本実施例では係数Ａをｔｗが２．０ｎｓｅｃを超える場合は０．４固定とした。また、ｔｗが２．０ｎｓｅｃ以下となると、メモリの周辺回路の信号遅延の影響が無視できなくなるために、その影響を考慮して、係数Ａを設定する必要がある。メモリの周辺回路の信号遅延の影響を考慮して算出した結果を表１に示す。なお、周辺回路は、２．５ＧＨｚのクロックで動作する想定とした。
【0650】
【表1】
【0651】
以上の方法にて、サンプル１を測定し、動作周波数を算出した。図３９にサンプル１における、動作周波数とデータ保持時間の相関を示す。図３９では、横軸にデータ保持時間［ｓｅｃ］を、縦軸に動作周波数［ＭＨｚ］をとる。ここで、図３９の太い点線は保持時間１時間を示し、図３９の細い点線は動作周波数２００ＭＨｚを示す。図３９に示すように、サンプル１の１８素子全部で、８５℃測定におけるデータ保持時間が一時間以上であり、かつ－４０℃測定における動作周波数が２００ＭＨｚ以上であった。
【0652】
また、図４０Ａにサンプル１における、Ｓ値とＶｓｈの相関を示す。図４０Ａでは、横軸にＶｓｈ［Ｖ］を、縦軸にＳ値［Ｖ／ｄｅｃ］をとる。図４０Ａの点線はデータ保持時間が１時間以上の境界を示しており、当該点線より下に位置する素子はデータ保持時間が１時間以上である。図４０Ａに示すように、サンプル１の１８素子全部で、データ保持時間が１時間以上であった。
【0653】
また、図４０Ｂにサンプル１における、電界効果移動度μＦＥとしきい値Ｖｔｈの相関を示す。図４０Ｂでは、横軸にＶｔｈ［Ｖ］を、縦軸にμＦＥ［ｃｍ２／Ｖｓ］をとる。図４０Ｂに示すように、サンプル１の１８素子全部で、電界効果移動度μＦＥが１０ｃｍ２／Ｖｓ以上であり、しきい値Ｖｔｈが０．３Ｖ以上と、良好な電気特性を示していた。
【0654】
本実施例に示す構成、方法などは、少なくともその一部を、本明細書中に記載する他の実施の形態、他の実施例などと適宜組み合わせて実施することができる。
【実施例0655】
本実施例では、図４１Ａに示す構造を有するサンプル２Ａ、およびサンプル２Ｂ、ならびに図４１Ｂに示す構造を有するサンプル２Ｃ、およびサンプル２Ｄを作製し、これらのサンプルについてシート抵抗測定を行った結果について説明する。
【0656】
図４１Ａに示す構造は、基板１０と、基板１０上の酸化物１２と、酸化物１２上の酸化物１４と、酸化物１４上の導電体１６と、導電体１６上の絶縁体１８と、を有する。ここで、図４１Ａに示す構造は、図２２に示すトランジスタ２００のソースまたはドレイン近傍の構造に対応する。すなわち、酸化物１２は酸化物２３０ｂに、酸化物１４は酸化物２４３に、導電体１６は導電体２４２に、絶縁体１８は絶縁体２７５に対応する。
【0657】
また、図４１Ｂに示す構造は、基板１０と、基板１０上の酸化物１２と、酸化物１２上の酸化物２０と、酸化物２０上の酸化物２２と、酸化物２２上の絶縁体２４と、を有する。ここで、図４１Ｂに示す構造は、図２２に示すトランジスタ２００のチャネル形成領域近傍の構造に対応する。すなわち、酸化物１２は酸化物２３０ｂに、酸化物２０は酸化物２３０ｃに、酸化物２２は酸化物２３０ｄに、絶縁体２４は絶縁体２５０に対応する。
【0658】
まず、図４１Ａに示す、サンプル２Ａ、およびサンプル２Ｂの作製方法について説明する。
【0659】
まず、サンプル２Ａおよびサンプル２Ｂにおいて、基板１０として石英基板を準備した。それから、基板１０の上に酸化物１２としてＩｎ－Ｇａ－Ｚｎ酸化物を成膜し、外気にさらさず連続して酸化物１２の上に酸化物１４としてＩｎ－Ｇａ－Ｚｎ酸化物を成膜した。
【0660】
酸化物１２は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用い、ＤＣスパッタリング法で膜厚が１００ｎｍになるように成膜した。なお、酸化物１２の成膜では、成膜ガスとして酸素ガス４５ｓｃｃｍを用い、成膜圧力を０．７Ｐａとし、成膜電力を５００Ｗとし、基板温度を２００℃とし、ターゲットと基板との間隔を６０ｍｍとした。
【0661】
酸化物１４は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用い、ＤＣスパッタリング法で膜厚が２ｎｍになるように成膜した。なお、酸化物１４の成膜では、成膜ガスとして酸素ガス４５ｓｃｃｍを用い、成膜圧力を０．７Ｐａとし、成膜電力を５００Ｗとし、基板温度を２００℃とし、ターゲットと基板との間隔を６０ｍｍとした。
【0662】
次に、サンプル２Ａおよびサンプル２Ｂを、窒素雰囲気で、４００℃、１時間熱処理を行い、外気にさらさず連続して酸素雰囲気で、４００℃、１時間熱処理を行った。
【0663】
次に、サンプル２Ａおよびサンプル２Ｂにおいて、酸化物１４の上に導電体１６として窒化タンタルを成膜した。導電体１６は、窒素ガスを含む雰囲気で、タンタルのターゲットを用い、ＤＣスパッタリング法で膜厚が２０ｎｍになるように成膜した。
【0664】
次に、サンプル２Ａおよびサンプル２Ｂにおいて、導電体１６の上に絶縁体１８として酸化アルミニウムを成膜した。絶縁体１８は、スパッタリング法を用いて成膜した膜厚５ｎｍの酸化アルミニウムと、その上にＡＬＤ法を用いて成膜した膜厚３ｎｍの酸化アルミニウムとの積層膜とした。
【0665】
次に、サンプル２Ｂにマイクロ波処理を行った。マイクロ波処理は、処理ガスとしてアルゴンガス１５０ｓｃｃｍおよび酸素ガス５０ｓｃｃｍを用い、電力を４０００Ｗとし、圧力を４００Ｐａとし、処理温度を４００℃とし、処理時間を６００秒とした。ここで、マイクロ波処理に用いたマイクロ波処理装置のチャンバーの石英天板の面積は２０００ｃｍ２であった。よって、上記マイクロ波処理における電力密度ＰＤは、２Ｗ／ｃｍ２となる。
【0666】
次に、図４１Ｂに示す、サンプル２Ｃ、およびサンプル２Ｄの作製方法について説明する。
【0667】
酸化物１２を成膜するまでは、サンプル２Ａおよびサンプル２Ｂの作製方法と同じなので、当該作製方法を参照されたい。
【0668】
次に、サンプル２Ｃおよびサンプル２Ｄを、窒素雰囲気で、４００℃、１時間熱処理を行い、外気にさらさず連続して酸素雰囲気で、４００℃、１時間熱処理を行った。
【0669】
次に、サンプル２Ｃおよびサンプル２Ｄにおいて、酸化物１２の上に酸化物２０としてＩｎ－Ｇａ－Ｚｎ酸化物を成膜し、外気にさらさず連続して酸化物２０の上に酸化物２２としてＩｎ－Ｇａ－Ｚｎ酸化物を成膜した。
【0670】
酸化物２０は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用い、ＤＣスパッタリング法で膜厚が５ｎｍになるように成膜した。なお、酸化物２０の成膜では、成膜ガスとして酸素ガス４５ｓｃｃｍを用い、成膜圧力を０．７Ｐａとし、成膜電力を５００Ｗとし、基板温度を２００℃とし、ターゲットと基板との間隔を６０ｍｍとした。
【0671】
酸化物２２は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用い、ＤＣスパッタリング法で膜厚が５ｎｍになるように成膜した。なお、酸化物２２の成膜では、成膜ガスとして酸素ガス４５ｓｃｃｍを用い、成膜圧力を０．７Ｐａとし、成膜電力を５００Ｗとし、基板温度を２００℃とし、ターゲットと基板との間隔を６０ｍｍとした。
【0672】
次に、サンプル２Ｃおよびサンプル２Ｄにおいて、酸化物２２の上に絶縁体２４として酸化窒化シリコンを成膜した。絶縁体２４は、ＰＥＣＶＤ法で膜厚が１０ｎｍになるように成膜した。
【0673】
最後に、サンプル２Ｄにマイクロ波処理を行った。マイクロ波処理は、処理ガスとしてアルゴンガス１５０ｓｃｃｍおよび酸素ガス５０ｓｃｃｍを用い、電力を４０００Ｗとし、圧力を４００Ｐａとし、処理温度を４００℃とし、処理時間を６００秒とした。ここで、マイクロ波処理に用いたマイクロ波処理装置のチャンバーの石英天板の面積は２０００ｃｍ２であった。よって、上記マイクロ波処理における電力密度ＰＤは、２Ｗ／ｃｍ２となる。
【0674】
上記のように作製したサンプル２Ａ乃至サンプル２Ｄについて、それぞれのサンプルが酸化物１２の上面を露出するように、絶縁体１８、導電体１６、および酸化物１４、または、絶縁体２４、酸化物２２、および酸化物２０を、エッチングによって除去した。
【0675】
酸化物１２の上面が露出したサンプル２Ａ乃至サンプル２Ｄについて、酸化物１２の上面の一部除去と、シート抵抗測定を繰り返し行った。サンプル２Ａ、サンプル２Ｂ、サンプル２Ｃ、およびサンプル２Ｄにおける、酸化物１２の上面からの深さと、シート抵抗の相関について、図４２Ａ、図４２Ｂ、図４３Ａ、および図４３Ｂに示す。図４２Ａ、図４２Ｂ、図４３Ａ、および図４３Ｂは、横軸に酸化物１２上面からの深さ［ｎｍ］をとり、縦軸にシート抵抗［Ω／□］をとる。なお、図４２Ａ、図４２Ｂ、図４３Ａ、および図４３Ｂに示す点線は、シート抵抗測定器の測定上限（６．０×１０６Ω／□）を示す。
【0676】
【0677】
【0678】
また、サンプル２Ａ乃至サンプル２Ｄについて、ＳＩＭＳ分析装置を用いて、水素濃度の評価を行った。なお、分析は各サンプルの表面側より行っている。サンプル２Ａおよびサンプル２ＢのＳＩＭＳ分析の結果を図４４Ａに、サンプル２Ｃおよびサンプル２ＤのＳＩＭＳ分析の結果を図４４Ｂに示す。
【0679】
図４４Ａおよび図４４Ｂは、各サンプルの酸化物１２の、深さ方向の水素濃度プロファイルである。図４４Ａおよび図４４Ｂでは、横軸は、酸化物１２上面からの深さ［ｎｍ］であり、縦軸は、膜中の水素濃度［ａｔｏｍｓ／ｃｍ３］である。なお図４４Ａおよび図４４Ｂに示す点線Ｂ．Ｇは、ＳＩＭＳ分析のバックグラウンドレベルを示す。
【0680】
図４４Ａに示すように、酸化物１２が導電体１６で覆われている状態でマイクロ波処理を行っても、酸化物１２の内部における、水素濃度に変化は見られない。
【0681】
しかしながら、図４４Ｂに示すように、酸化物１２が導電体で覆われていない状態でマイクロ波処理を行うことで、酸化物１２の表面および内部における、水素濃度が低減される。
【0682】
本実施例冒頭に示したように、サンプル２Ａおよびサンプル２Ｂは、上記実施の形態で図２２に示すトランジスタ２００のソースまたはドレインに対応している。一方、サンプル２Ｃおよびサンプル２Ｄは、上記実施の形態で図２２に示すトランジスタ２００のチャネル形成領域に対応している。すなわち、酸化物２３０ｂにマイクロ波処理を行うことで、酸化物２３０ｂのソース電極またはドレイン電極と重畳する領域は、低抵抗が維持され、導電体と重畳しない、チャネル形成領域は高抵抗化することが示された。さらに、ソース電極またはドレイン電極と重畳する領域は、水素濃度が維持され、チャネル形成領域の水素濃度は低減されることが示された。つまり、マイクロ波処理によって、酸化物半導体のチャネル形成領域は、キャリア濃度が低減してｉ型になり、ソースまたはドレインは、キャリア濃度が維持されｎ型を維持することが示された。
【0683】
本実施例に示す構成、方法などは、少なくともその一部を、本明細書中に記載する他の実施の形態、他の実施例などと適宜組み合わせて実施することができる。
【実施例0684】
本実施例では、図４５に示す構造を有するサンプル３Ａ乃至サンプル３Ｉを作製し、これらのサンプルについてキャリア濃度を測定した結果について説明する。
【0685】
ここで、図４５に示す構造は、基板１０と、基板１０上の酸化物１２と、酸化物１２上の絶縁体２４と、を有する。ここで、図４５に示す構造は、図１に示すトランジスタ２００のチャネル形成領域近傍の構造に対応する。すなわち、酸化物１２は酸化物２３０ｂに、絶縁体２４は絶縁体２５０に対応する。
【0686】
次に、図４５に示す、サンプル３Ａ乃至サンプル３Ｉの作製方法について説明する。
【0687】
まず、サンプル３Ａ乃至サンプル３Ｉにおいて、基板１０として石英基板を準備し、基板１０の上に酸化物１２を成膜した。
【0688】
酸化物１２は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用い、ＤＣスパッタリング法で膜厚が３５ｎｍになるように成膜した。なお、酸化物１２の成膜では、成膜ガスとして酸素ガス４５ｓｃｃｍを用い、成膜圧力を０．７Ｐａとし、成膜電力を５００Ｗとし、基板温度を２００℃とし、ターゲットと基板との間隔を６０ｍｍとした。
【0689】
次に、サンプル３Ａ乃至サンプル３Ｉを、窒素雰囲気で、４００℃、１時間熱処理を行い、その後さらに、外気にさらさず連続して酸素雰囲気で、４００℃、１時間熱処理を行った。
【0690】
次に、サンプル３Ａ乃至サンプル３Ｉにおいて、酸化物１２の上に絶縁体２４を成膜した。絶縁体２４は、ＰＥＣＶＤ法で膜厚が１０ｎｍになるように成膜した。
【0691】
次に、サンプル３Ｂ乃至サンプル３Ｉにマイクロ波処理を行った。マイクロ波処理は、電力を４０００Ｗとし、圧力を４００Ｐａとし、処理温度を４００℃とし、処理時間を６００秒とした。ここで、マイクロ波処理に用いたマイクロ波処理装置のチャンバーの石英天板の面積は２０００ｃｍ２であった。よって、上記マイクロ波処理における電力密度ＰＤは、２Ｗ／ｃｍ２となる。また、処理ガスとしてアルゴンガスと酸素ガスを用いており、サンプル３Ｂ乃至サンプル３Ｉの、アルゴンガス流量、酸素ガス流量、および処理ガス中の酸素ガスの流量比を表２に示す。
【0692】
【表2】
【0693】
上記のように作製したサンプル３Ａ乃至サンプル３Ｉについて、それぞれのサンプルが酸化物１２の上面の一部を露出するように、絶縁体２４の一部をドライエッチングエッチング処理によって除去した。さらに、それぞれのサンプルで、露出した酸化物１２の一部に接して、電極として機能するＴｉ－Ａｌ合金膜を形成した。
【0694】
以上のようにして作製したサンプル３Ａ乃至サンプル３Ｉで、株式会社東陽テクニカ製ホール効果測定器「ＲｅｓｉＴｅｓｔ ８４００ ｓｅｒｉｅｓ」を用いて、キャリア濃度を測定した。サンプル３Ａ乃至サンプル３Ｉのキャリア濃度［１／ｃｍ３］を図４６に示す。
【0695】
図４６に示すように、酸素ガス流量比０％でマイクロ波処理を行ったサンプル３Ｂは、マイクロ波処理を行わなかったサンプル３Ａより、キャリア濃度が高くなった。一方、酸素ガス流量比を１０％以上にしてマイクロ波処理を行ったサンプル３Ｃ乃至サンプル３Ｉでは、キャリア濃度が測定下限（１．０×１０１２／ｃｍ３）以下になり、サンプルＢよりも著しく低いキャリア濃度になった。
【0696】
このように、酸素ガスを含む雰囲気、言い換えると酸素流量比が０％より大きく、１００％以下の雰囲気で、マイクロ波処理を行うことで、酸化物半導体のチャネル形成領域のキャリア濃度を低下させ、ｉ型または実質的にｉ型にすることができる。また、酸素流量比が０％より大きく、５０％以下の雰囲気で、より好ましくは、酸素流量比が１０％以上、４０％以下の雰囲気で、さらに好ましくは、酸素流量比が１０％以上、３０％以下の雰囲気で、マイクロ波処理を行えばよい。これにより、酸化物半導体のチャネル形成領域のキャリア濃度を十分に低下させ、且つ酸化物半導体、ソース電極、およびドレイン電極が過剰な量の酸素ガスにさらされるのを防ぐことができる。
【0697】
本実施例に示す構成、方法などは、少なくともその一部を、本明細書中に記載する他の実施の形態、他の実施例などと適宜組み合わせて実施することができる。
