特開 2025-29105 ＲＣ発振回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025029105

(43)【公開日】2025-03-05

(54)【発明の名称】ＲＣ発振回路

(51)【国際特許分類】

   H03K 3/0231 20060101AFI20250226BHJP

   H03K 3/354 20060101ALI20250226BHJP

【ＦＩ】

H03K3/0231

H03K3/354 Z

【審査請求】有

【請求項の数】7

【出願形態】ＯＬ

【公開請求】

(21)【出願番号】P 2024210762

(22)【出願日】2024-12-03

(31)【優先権主張番号】202410510806.9

(32)【優先日】2024-04-26

(33)【優先権主張国・地域又は機関】CN

(71)【出願人】

【識別番号】522499955

【氏名又は名称】四川和芯微電子股▲ふん▼有限公司

【氏名又は名称原語表記】ＩＰＧｏａｌ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ （Ｓｉｃｈｕａｎ） Ｃｏ．， Ｌｔｄ．

【住所又は居所原語表記】Ｒｏｏｍｓ ８０１， ９０１ ａｎｄ ９０２， Ｂｕｉｌｄｉｎｇ １， Ｎｏ． ３３， Ｊｉｔａｉ Ｒｏａｄ， Ｈｉｇｈ Ｔｅｃｈ Ｚｏｎｅ， Ｃｈｅｎｇｄｕ， Ｓｉｃｈｕａｎ， Ｃｈｉｎａ

(74)【代理人】

【識別番号】110002262

【氏名又は名称】ＴＲＹ国際弁理士法人

(72)【発明者】

【氏名】呂 亜蘭

(72)【発明者】

【氏名】郭 向陽

(57)【要約】      （修正有）

【課題】信頼性及び安定性が向上したＲＣ発振回路を提供する。
【解決手段】第１電流Ｉｒｅｆを出力する第１電流源ユニット、第２電流Ｉｃｈａｒｇｅ１、２を生成する第２電流源ユニット、発振抵抗Ｒｒｅｆ、第１発振コンデンサＣｉｎｔ１、第２発振コンデンサＣｉｎｔ２、２つの発振ＭＯＳ管Ｍｎ１、２、２つのコンパレータＣＯＭＰ１、２及びＲＳラッチを含むＲＣ発振回路であって、第１、第２電流源ユニットの入力端子は外部電源ＶＤＤに接続され、第１電流源ユニットの出力端子は発振抵抗の一端と、２つのコンパレータの正相入力端子に接続され、発振抵抗の他端は接地され、第２電流源ユニットの１つの出力端子は、第１発振コンデンサの一端と１つのコンパレータの逆相入力端子に接続され、第１発振コンデンサの他端は接地され、第２電流源ユニットのもう１つの出力端子は、第２発振コンデンサの一端と、もう１つのコンパレータの逆相入力端子に接続される。
【選択図】図２

【特許請求の範囲】

【請求項1】

第１電流源ユニット、第２電流源ユニット、発振抵抗、第１発振コンデンサ、第２発振コンデンサ、２つの発振ＭＯＳ管、２つのコンパレータ及びＲＳラッチを含むＲＣ発振回路であって、
前記第１電流源ユニット及び第２電流源ユニットの入力端子は、いずれも外部電源に接続され、前記第１電流源ユニットは、第１電流を生成し、前記第１電流源ユニットの出力端子は前記発振抵抗の一端と、２つのコンパレータの正相入力端子に接続され、前記発振抵抗の他端は接地され、前記第２電流源ユニットは、第２電流を生成しかつ２つの出力端子を有し、前記第２電流源ユニットの１つの出力端子は、前記第１発振コンデンサの一端と、１つの前記コンパレータの逆相入力端子に接続され、前記第１発振コンデンサの他端は、接地され、前記第２電流源ユニットのもう１つの出力端子は、前記第２発振コンデンサの一端と、もう１つの前記コンパレータの逆相入力端子に接続され、前記第２発振コンデンサの他端は、接地され、２つの発振ＭＯＳ管のソースは、いずれも接地され、２つの前記発振ＭＯＳ管のドレインは、対応する発振コンデンサの一端に接続され、２つの前記発振ＭＯＳ管のゲートは、ＲＳラッチ出力に接続され、２つのコンパレータの出力端子は、それぞれＲＳラッチの入力端子に接続され、前記ラッチは、クロック信号を出力し、
前記第１電流源ユニットは、第１ＭＯＳ管、第２ＭＯＳ管、第３ＭＯＳ管、第４ＭＯＳ管及び第１抵抗を含み、前記第１ＭＯＳ管、第２ＭＯＳ管のソースは、いずれも接地され、前記第１ＭＯＳ管のドレイン及び第２ＭＯＳ管のゲートは、共通に接続されるとともに前記第１抵抗の一端に接続され、前記第１抵抗の他端は、それぞれ第１ＭＯＳ管のゲート、第３ＭＯＳ管のドレインに接続され、前記第３ＭＯＳ管及び第４ＭＯＳ管のドレインは、いずれも外部電源に接続され、前記第４ＭＯＳ管のドレイン、ゲートは、共通に接続されるとともに、第３ＭＯＳ管のゲート、第２ＭＯＳ管のドレインに接続されることを特徴とする、ＲＣ発振回路。

【請求項2】

前記第２電流源ユニットは、第５ＭＯＳ管、第６ＭＯＳ管、第７ＭＯＳ管、第８ＭＯＳ管及び第２抵抗を含み、前記第５ＭＯＳ管、第６ＭＯＳ管のソースは、いずれも接地され、前記第５ＭＯＳ管のドレイン及び第７ＭＯＳ管のドレインは、共通に接続されるとともに前記第７ＭＯＳ管、第８ＭＯＳ管のゲートに接続され、前記第７ＭＯＳ管のソース及び第２抵抗の一端は、いずれも外部電源に接続され、前記第２抵抗の他端は、第８ＭＯＳ管のソースに接続され、前記第６ＭＯＳ管のドレイン、ゲートは、共通に接続されるとともに第５ＭＯＳ管のゲート、第８ＭＯＳ管のドレインに接続されることを特徴とする、請求項１に記載のＲＣ発振回路。

【請求項3】

前記第３ＭＯＳ管及び前記第４ＭＯＳ管は、アスペクト比が同じであることを特徴とする、請求項２に記載のＲＣ発振回路。

【請求項4】

第１ＭＯＳ管のゲートソース間電圧をＶ_ＧＳ１とし、第１電流源ユニットが生成する電流をＩ_ｒｅｆとし、第１抵抗の抵抗値をＲｓとし、第２ＭＯＳ管のゲートソース間電圧をＶ_ＧＳ２とし、第２ＭＯＳ管のドレイン電流をＩ_ｏｕｔとすると、ＫＶＬ式により、

が得られ、
式中、

は、第２ＭＯＳ管及び第１ＭＯＳ管のアスペクト比であり、第２ＭＯＳ管のアスペクト比と第１ＭＯＳ管のアスペクト比の値をＮ１とし、Ｖ_ＴＨ１及びＶ_ＴＨ２は第１ＭＯＳ管及び第２ＭＯＳ管の閾値電圧であり、μ_ｎはチャネル移動度であり、Ｃ_ｏｘは単位面積のゲート酸化層コンデンサであり、Ｉ_ｏｕｔ＝Ｉ_ｒｅｆの場合、第１電流源ユニットが生成する電流Ｉ_ｒｅｆ：

であることを特徴とする、請求項３に記載のＲＣ発振回路。

【請求項5】

第８ＭＯＳ管と第７ＭＯＳ管とのアスペクト比の値をＮ２とし、第２電流源ユニットが生成する電流をＩｃｈａｒｇｅとし、第２抵抗の抵抗値をＲｒとすると、

であり、ここで、Ｖ_Ｔは熱電圧であることを特徴とする、請求項４に記載のＲＣ発振回路。

【請求項6】

前記第１電流源ユニットが生成する電流及び第２電流源ユニットが生成する電流を等しい割合で複製し、前記第２電流源ユニットが生成する電流に２つの同じ複製電流を持たせ、複製した後の電流を対応するデバイスに入力することを特徴とする、請求項５に記載のＲＣ発振回路。

【請求項7】

式（１）及び式（２）を組み合わせることで、ＲＣ発振器の出力クロック信号の周波数Ｆが

であることが得られ、ここで、Ｒ_ｒｅｆは発振抵抗の抵抗値であることを特徴とする、請求項６に記載のＲＣ発振回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、集積回路の分野に関し、より具体的には、ＲＣ発振回路に関する。

【背景技術】

【0002】

ＲＣ発振器は、安定した交流信号を生成するための一般的な電子発振器である。それは、抵抗（Ｒ）とコンデンサ（Ｃ）から構成され、ＲＣネットワークの特性を利用して発振機能を実現する。したがって、ＲＣ発振器は、通信、コンピュータ、オーディオなどの分野で幅広く使用されている。

【0003】

ＲＣ発振器のコア素子は、抵抗とコンデンサから構成されるＲＣネットワークであり、連続した充放電プロセスにおける正帰還効果により回路に自励発振動作を生成する。その回路構造を図１に示す。図１に示すＲＣ発振器の動作過程において、電流Ｉｃｈａｒｇｅ１はコンデンサＣｉｎｔ１を充電し、Ｔｉｎｔ時間内にＶｒｅｆまで充電するとコンパレータＣＯＭＰ１が反転し、コンデンサＣｉｎｔ１の電荷がリセットされた後、コンパレータＣＯＭＰ１が再度反転し、さらにコンデンサＣｉｎｔ２を充電し、Ｔｉｎｔ時間内にＶｒｅｆまで充電するとコンパレータＣＯＭＰ２が反転し、コンデンサＣｉｎｔ２の電荷がリセットされた後、コンパレータＣＯＭＰ２がさらに反転する。これにより、ＲＣ発振回路が発振し始め、発振周期は２Ｔｉｎｔになる。

【0004】

前記ＲＣ発振回路において、コンパレータ及びパスの論理部分における遅延、コンパレータのマイナス端の寄生容量を無視し、電流Ｉｃｈａｒｇｅ及び電流Ｉｒｅｆが同一のバイアス回路に由来しかつ電流値の比がＫであると仮定すると、

かつＩｃｈａｒｇｅ１＝Ｉｃｈａｒｇｅ２＝Ｉｃｈａｒｇｅ、Ｃｉｎｔ１＝Ｃｉｎｔ２＝Ｃｉｎｔとなる。
さらに、電荷計算式：

により、充放電時間：

が得られる。
計算式（２）により出力周波数：

が得られる。
上記から分かるように、Ｉｃｈａｒｇｅ及びＩｒｅｆは同一のバイアス回路に由来しかつ比がＫであり、出力周波数：

が得られる。

【0005】

上記から分かるように、ＲＣ発振器の周波数Ｆは、抵抗Ｒｒｅｆ及びコンデンサＣｉｎｔの値に反比例する。また、抵抗及びコンデンサにプロセスのばらつきが存在し、特にプロセス温度が高くなると抵抗が増加し、電流Ｉｃｈａｒｇｅと電流Ｉｒｅｆを生成する際の基板バイアス効果も無視されるため、出力周波数Ｆが非常に不安定になり、製品の信頼性が低下する。

【0006】

そのため、改良されたＲＣ発振回路を提供して上記の欠陥を克服する必要がある。

【発明の概要】

【0007】

本発明の目的は、ＲＣ発振回路を提供することを目的とする。本発明のＲＣ発振回路は、出力クロック信号の周波数がＭＯＳ管の基板バイアス効果及び抵抗変化により影響されることがなく、出力クロック信号の周波数が安定しかつばらつきが小さく、ＲＣ発振回路の信頼性及び安定性が大幅に向上する。

【0008】

上記の目的を達成するために、本発明によれば、第１電流源ユニット、第２電流源ユニット、発振抵抗、第１発振コンデンサ、第２発振コンデンサ、２つの発振ＭＯＳ管、２つのコンパレータ及びＲＳラッチを含むＲＣ発振回路であって、前記第１電流源ユニット及び第２電流源ユニットの入力端子は、いずれも外部電源に接続され、前記第１電流源ユニットは、第１電流を生成し、その出力端子は前記発振抵抗の一端と、２つのコンパレータの正相入力端子に接続され、前記発振抵抗の他端は接地され、前記第２電流源ユニットは、第２電流を生成しかつ２つの出力端子を有し、前記第２電流源ユニットの１つの出力端子は、前記第１発振コンデンサの一端と、１つの前記コンパレータの逆相入力端子に接続され、前記第１発振コンデンサの他端は、接地され、前記第２電流源ユニットのもう１つの出力端子は、前記第２発振コンデンサの一端と、もう１つの前記コンパレータの逆相入力端子に接続され、前記第２発振コンデンサの他端は、接地され、２つの発振ＭＯＳ管のソースは、いずれも接地され、２つの前記発振ＭＯＳ管のドレインは、対応する発振コンデンサの一端に接続され、２つの前記発振ＭＯＳ管のゲートは、ＲＳラッチ出力に接続され、２つのコンパレータの出力端子は、それぞれＲＳラッチの入力端子に接続され、前記ラッチは、クロック信号を出力し、前記第１電流源ユニットは、第１ＭＯＳ管、第２ＭＯＳ管、第３ＭＯＳ管、第４ＭＯＳ管及び第１抵抗を含み、前記第１ＭＯＳ管、第２ＭＯＳ管のソースは、いずれも接地され、前記第１ＭＯＳ管のドレイン及び第２ＭＯＳ管のゲートは、共通に接続されるとともに前記第１抵抗の一端に接続され、前記第１抵抗の他端は、それぞれ第１ＭＯＳ管のゲート、第３ＭＯＳ管のドレインに接続され、前記第３ＭＯＳ管及び第４ＭＯＳ管のドレインは、いずれも外部電源に接続され、前記第４ＭＯＳ管のドレイン、ゲートは、共通に接続されるとともに、第３ＭＯＳ管のゲート、第２ＭＯＳ管のドレインに接続されるＲＣ発振回路が提供される。

【0009】

好ましくは、前記第２電流源ユニットは、第５ＭＯＳ管、第６ＭＯＳ管、第７ＭＯＳ管、第８ＭＯＳ管及び第２抵抗を含み、前記第５ＭＯＳ管、第６ＭＯＳ管のソースは、いずれも接地され、前記第５ＭＯＳ管のドレイン及び第７ＭＯＳ管のドレインは、共通に接続されるとともに前記第７ＭＯＳ管、第８ＭＯＳ管のゲートに接続され、前記第７ＭＯＳ管のソース及び第２抵抗の一端は、いずれも外部電源に接続され、前記第２抵抗の他端は、第８ＭＯＳ管のソースに接続され、前記第６ＭＯＳ管のドレイン、ゲートは、共通に接続されるとともに第５ＭＯＳ管のゲート、第８ＭＯＳ管のドレインに接続される。

【0010】

好ましくは、前記第３ＭＯＳ管及び前記第４ＭＯＳ管は、アスペクト比が同じである。

【0011】

好ましくは、第１ＭＯＳ管のゲートソース間電圧をＶ_ＧＳ１とし、第１電流源ユニットが生成する電流をＩ_ｒｅｆとし、第１抵抗の抵抗値をＲｓとし、第２ＭＯＳ管のゲートソース間電圧をＶ_ＧＳ２とし、第２ＭＯＳ管のドレイン電流をＩ_ｏｕｔとすると、ＫＶＬ式により、

が得られ、
式中、

は、第２ＭＯＳ管及び第１ＭＯＳ管のアスペクト比であり、それらの比の値をＮ１とし、Ｖ_ＴＨ１及びＶ_ＴＨ２は第１ＭＯＳ管及び第２ＭＯＳ管の閾値電圧であり、μ_ｎはチャネル移動度であり、Ｃ_ｏｘは単位面積のゲート酸化層コンデンサであり、Ｉ_ｏｕｔ＝Ｉ_ｒｅｆの場合、第１電流源ユニットが生成する電流Ｉ_ｒｅｆ：

である

【0012】

好ましくは、第８ＭＯＳ管と第７ＭＯＳ管とのアスペクト比の値をＮ２とし、第２電流源ユニットが生成する電流をＩｃｈａｒｇｅとし、第２抵抗の抵抗値をＲｒとすると、

であり、ここで、Ｖ_Ｔは熱電圧である。

【0013】

好ましくは、前記第１電流源ユニットが生成する電流及び第２電流源ユニットが生成する電流を等しい割合で複製し、前記第２電流源ユニットが生成する電流に２つの同じ複製電流を持たせ、複製した後の電流を対応するデバイスに入力する。

【0014】

好ましくは、式（１）及び式（２）を組み合わせることで、ＲＣ発振器の出力クロック信号の周波数Ｆが

であることが得られ、ここで、Ｒ_ｒｅｆは発振抵抗の抵抗値である。

【0015】

従来技術と比較して、本発明のＲＣ発振回路は、第１電流源ユニット及び第２電流源ユニットにおける第１ＭＯＳ管、第２ＭＯＳ管、第５ＭＯＳ管及びＭＯＳ管のソースがいずれも接地されることで、これらのＭＯＳ管の基板も直接接地され、これによって、これらのＭＯＳ管による電流は基板バイアス効果を引き起こすことがない。また、出力クロック信号の周波数を計算するときに、抵抗によるプロセス温度のばらつきも相殺される。したがって、本発明のＲＣ発振回路の出力クロック信号の周波数は、ＭＯＳ管の基板バイアス効果及び抵抗の変化により影響されることがなく、出力クロック信号の周波数が安定しかつばらつきが非常に小さく、ＲＣ発振回路の信頼性と安定性を大幅に向上させる。

【0016】

以下の説明及び図面により、本発明はより明確になる。これらの図面は、本発明の実施例を解釈するためのものである。

【図面の簡単な説明】

【0017】

【図1】従来技術におけるＲＣ発振回路の構造模式図である。

【図2】本発明のＲＣ発振回路の構造模式図である。

【図3】本発明のＲＣ発振回路の第１電流源ユニットの構造模式図である。

【図4】本発明のＲＣ発振回路の第２電流源ユニットの構造模式図である。

【発明を実施するための形態】

【0018】

以下、図面及び本発明の実施例を参照しながら詳しく説明する。図面における類似の符号は、類似の素子を示す。上記のように、本発明は、ＲＣ発振回路を提供する。本発明のＲＣ発振回路の出力クロック信号の周波数は、ＭＯＳ管の基板バイアス効果及び抵抗の変化により影響されることがなく、出力クロック信号の周波数が安定しかつばらつきが非常に小さく、ＲＣ発振回路の信頼性と安定性を大幅に向上させる。

【0019】

図２に示すように、本発明のＲＣ発振回路は、第１電流源ユニット、第２電流源ユニット、発振抵抗Ｒｒｅｆ、第１発振コンデンサＣｉｎｔ１、第２発振コンデンサＣｉｎｔ２、２つの発振ＭＯＳ管（Ｍｎ１、Ｍｎ２）、２つのコンパレータ（ＣＯＭＰ１、ＣＯＭＰ２）、及びＲＳラッチＤ１を含む。前記第１電流源ユニット及び第２電流源ユニットの入力端子は、いずれも外部電源ＶＤＤに接続される。前記第１電流源ユニットは、第１電流Ｉｒｅｆを出力し、かつ前記第１電流源ユニットの出力端子は、前記発振抵抗Ｒｒｅｆの一端と、２つのコンパレータ（ＣＯＭＰ１、ＣＯＭＰ２）の正相入力端子に接続され、これによって、前記第１電流Ｉｒｅｆを前記発振抵抗Ｒｒｅｆ及び２つのコンパレータ（ＣＯＭＰ１、ＣＯＭＰ２）の正相入力端子に出力する。前記発振抵抗Ｒｒｅｆの他端は接地される。前記第２電流源ユニットは第２電流Ｉｃｈａｒｇｅを生成しかつ２つの出力端子を有し、これによって、完全に同じである２つの電流Ｉｃｈａｒｇｅ１、Ｉｃｈａｒｇｅ２を出力する。前記第２電流源ユニットの１つの出力端子は、前記第１発振コンデンサＣｉｎｔ１の一端と、１つの前記コンパレータＣＯＭＰ１の逆相入力端子に接続され、これによって、前記第２電流Ｉｃｈａｒｇｅ１を前記第１発振コンデンサＣｉｎｔ１及び前記コンパレータＣＯＭＰ１の逆相入力端子に入力する。前記第１発振コンデンサＣｉｎｔ１の他端は接地され、前記第２電流源ユニットのもう１つの出力端子は前記第２発振コンデンサＣｉｎｔ２の一端と、もう１つの前記コンパレータＣＯＭＰ２の逆相入力端子に接続される。前記第２発振コンデンサの他端は接地され、これによって、前記第２電流Ｉｃｈａｒｇｅ２を前記第２発振コンデンサＣｉｎｔ２及び前記コンパレータＣＯＭＰ２の逆相入力端子に入力する。２つの発振ＭＯＳ管（Ｍｎ１、Ｍｎ２）のソースはいずれも接地される。２つの前記発振ＭＯＳ管（Ｍｎ１、Ｍｎ２）のドレインは、対応する発振コンデンサの一端に接続される。具体的には、発振ＭＯＳ管Ｍｎ１のドレインは、第１発振コンデンサＣｉｎｔ１の一端に接続され、発振ＭＯＳ管Ｍｎ２のドレインは、第２発振コンデンサＣｉｎｔ２の一端に接続され、２つの前記発振ＭＯＳ管（Ｍｎ１、Ｍｎ２）のゲートは、いずれもＲＳラッチ出力に接続され、２つのコンパレータの出力端子（ＣＯＭＰ１、ＣＯＭＰ２）は、それぞれＲＳラッチの入力端子に接続される。前記ラッチはクロック信号ＯＵＴ１を出力する。前記クロック信号ＯＵＴ１は、２つのインバータＩＮＶ１、ＩＮＶ２によって整形された後に最終クロック信号ＯＵＴ０として出力される。具体的には、図２に示すように、本発明のＲＣ発振回路において第２電流Ｉｃｈａｒｇｅ１は第１発振コンデンサＣｉｎｔ１を充電し、Ｔｉｎｔ時間内に所定の基準電圧Ｖｒｅｆまで充電した後、コンパレータＣＯＭＰ１は反転し、第１発振コンデンサＣｉｎｔ１の電荷がリセットされた後、コンパレータＣＯＭＰ１は再度反転し、さらに第２発振コンデンサＣｉｎｔ２を充電し、Ｔｉｎｔ時間内に電圧Ｖｒｅｆまで充電した後、コンパレータＣＯＭＰ２は反転し、第２発振コンデンサＣｉｎｔ２の電荷がリセットされた後、コンパレータＣＯＭＰ２は再度反転する。このように、ＲＣ発振回路全体は発振し始め、発振周期が２Ｔｉｎｔであり、最終的にクロック信号ＯＵＴ０を出力する。

【0020】

具体的には、図３及び図４に示すように、本発明において、前記第１電流源ユニットは、第１ＭＯＳ管Ｍ１、第２ＭＯＳ管Ｍ２、第３ＭＯＳ管Ｍ３、第４ＭＯＳ管Ｍ４及び第１抵抗Ｒｓを含む。前記第１ＭＯＳ管Ｍ１、第２ＭＯＳ管Ｍ２のソースはいずれも接地され、これによって、前記第１ＭＯＳ管Ｍ１、第２ＭＯＳ管Ｍ２の基板も接地される。前記第１ＭＯＳ管Ｍ１のドレイン及び第２ＭＯＳ管Ｍ２のゲートは、共通に接続されるとともに前記第１抵抗Ｒｓの一端に接続される。前記第１抵抗Ｒｓのは、それぞれ第１ＭＯＳ管Ｍ１のゲート、第３ＭＯＳ管Ｍ３のドレインに接続される。前記第３ＭＯＳ管Ｍ３及び第４ＭＯＳ管Ｍ４のドレインは、いずれも外部電源ＶＤＤに接続される。前記第４ＭＯＳ管Ｍ４のドレイン及びゲートは、共通に接続され、第３ＭＯＳ管Ｍ３のゲート、第２ＭＯＳ管Ｍ２のドレインに接続される。本発明の好ましい実施形態として、前記第３ＭＯＳ管Ｍ３及び前記第４ＭＯＳ管Ｍ４は、アスペクト比が同じである。例えば、第３ＭＯＳ管Ｍ３のアスペクト比を

とし、第４ＭＯＳ管Ｍ４のアスペクト比を

とすると、

である。また、外部電源ＶＤＤの電圧値を設定することによって、前記第１ＭＯＳ管Ｍ１、第２ＭＯＳ管Ｍ２、第３ＭＯＳ管Ｍ３、第４ＭＯＳ管Ｍ４はいずれも飽和領域で動作する。図３に示すように、第１電流源ユニットが生成する電流を計算する場合、第１ＭＯＳ管のゲートソース間電圧をＶＧＳ１とし、第１電流源ユニットが生成する電流を第１電流Ｉ_ｒｅｆとし、第１抵抗の抵抗値をＲｓとし、第２ＭＯＳ管のゲートソース間電圧をＶＧＳ２とし、第２ＭＯＳ管のドレイン電流をＩ_ｏｕｔとすると、

であるため、Ｉ_ｏｕｔ＝Ｉ_ｒｅｆとなる。さらに、ＫＶＬ（Ｋｉｒｃｈｈｏｆｆ’ｓ Ｖｏｌｔａｇｅ Ｌａｗ）式により、

が得られる。これによって、

が得られる。ここで、

は、第２ＭＯＳ管Ｍ２及び第１ＭＯＳ管Ｍ１のアスペクト比であり、第２ＭＯＳ管Ｍ２のアスペクト比と第１ＭＯＳ管Ｍ１のアスペクト比との比の値をＮ１、即ち、

とする。Ｖ_ＴＨ１及びＶ_ＴＨ２は、第１ＭＯＳ管Ｍ１及び第２ＭＯＳ管Ｍ２の閾値電圧であり、μ_ｎは、チャネル移動度であり、Ｃ_ｏｘは、単位面積のゲート酸化層コンデンサであり、μ_ｎ及びＣ_ｏｘは、いずれもプロセスに関連するパラメータであって定数であり、プロセスによって違いがあるが、デバイスに関係がない。また、Ｉ_ｏｕｔ＝Ｉ_ｒｅｆであることで、第１電流源ユニットが生成する第１電流Ｉ_ｒｅｆは、

である。

【0021】

上記から分かるように、前記第１ＭＯＳ管Ｍ１、第２ＭＯＳ管Ｍ２の基板が接地され、第３ＭＯＳ管Ｍ３、第４ＭＯＳ管Ｍ４の基板が電源に接続されることで、前記第１電流源ユニットが生成する第１電流Ｉ_ｒｅｆには基板バイアス効果がない。

【0022】

さらに、図４に示すように、前記第２電流源ユニットは、第５ＭＯＳ管Ｍ５、第６ＭＯＳ管Ｍ６、第７ＭＯＳ管Ｍ７、第８ＭＯＳ管Ｍ８及び第２抵抗Ｒｒを含む。前記第５ＭＯＳ管Ｍ５、第６ＭＯＳ管Ｍ６のソースはいずれも接地され、これによって、前記第５ＭＯＳ管Ｍ５、第６ＭＯＳ管Ｍ６の基板も接地される。前記第５ＭＯＳ管Ｍ５のドレイン及び第７ＭＯＳ管Ｍ７のドレインは、共通に接続されるとともに前記第７ＭＯＳ管Ｍ７、第８ＭＯＳ管Ｍ８のゲートに接続され、前記第７ＭＯＳ管Ｍ７のソース及び第２抵抗Ｒｒの一端は、いずれも外部電源ＶＤＤに接続され、前記第２抵抗Ｒｒの他端は、第８ＭＯＳ管Ｍ８のソースに接続される。前記第６ＭＯＳ管Ｍ６のドレイン及びゲートは、共通に接続されるとともに第５ＭＯＳ管Ｍ５のゲート、第８ＭＯＳ管Ｍ８のドレインに接続される。図４に示すように、第２電流源ユニットが生成する電流を計算する場合、第８ＭＯＳ管Ｍ８のアスペクト比と第７ＭＯＳ管Ｍ７のアスペクト比との比の値をＮ２、即ち、

とし、ここで、

は、それぞれ第８ＭＯＳ管Ｍ８及び第７ＭＯＳ管Ｍ７のアスペクト比であり、第２電流源ユニットが生成する電流を第２電流Ｉ_{ｃｈａｒｇｅ}とし、第２抵抗の抵抗値をＲｒとすると、

である。ここで、Ｖ_Ｔは熱電圧であり、プロセスに関連するパラメータであって定数であり、プロセスによって違いがあるが、デバイスに関係がない。上記から分かるように、前記第５ＭＯＳ管Ｍ５、第６ＭＯＳ管Ｍ６の基板が接地され、第７ＭＯＳ管Ｍ７の基板が電源に接続され、第８ＭＯＳ管Ｍ８の基板がＭ８の電源端に接続されるため、前記第２電流源ユニットが生成する第２電流Ｉｃｈａｒｇｅにも基板バイアス効果がない。

【0023】

上記から分かるように、基板バイアス効果がない第１電流Ｉ_ｒｅｆ及び第２電流Ｉ_{ｃｈａｒｇｅ}は、それぞれ前記第１電流源ユニット及び第２電流源ユニットによって生成されるが、この２つの電流を前記ＲＣ発振回路に入力する必要がある。そのため、本発明において、前記第１電流源ユニットが生成する第１電流Ｉ_ｒｅｆと第２電流源ユニットが生成する第２電流Ｉ_{ｃｈａｒｇｅ}を等しい割合で複製し、前記第２電流源ユニットが生成する電流を２つの同じ複製電流Ｉ_{ｃｈａｒｇｅ１}、Ｉ_{ｃｈａｒｇｅ２}を持たせ、複製後の電流を対応するデバイスに入力する。具体的には、図２に示すように、ＭＯＳ管Ｍ０は第４ＭＯＳ管Ｍ４上の電流をミラーする。第４ＭＯＳ管Ｍ４とＭＯＳ管Ｍ０のアスペクト比を同じにするだけで、第４ＭＯＳ管Ｍ４上の電流を等しい割合でミラーすることができる。また、ＭＯＳ管Ｍ９は、第６ＭＯＳ管Ｍ６上の電流をミラーする。第６ＭＯＳ管Ｍ６とＭＯＳ管Ｍ９のアスペクト比を同じにすることで第６ＭＯＳ管Ｍ６上の電流を等しい割合でミラーすることができる。ＭＯＳ管Ｍ９及びＭＯＳ管Ｍ１０のアスペクト比を設定することにより、ＭＯＳ管Ｍ９とＭＯＳ管Ｍ１０上の電流を同じにすることができ、即ち、ＭＯＳ管Ｍ１０上の電流と第６ＭＯＳ管Ｍ６上の電流は同じである。ＭＯＳ管Ｍ１１及びＭＯＳ管Ｍ１２はＭＯＳ管Ｍ１０の電流をミラーする。ＭＯＳ管Ｍ１０とＭＯＳ管Ｍ１１及びＭＯＳ管Ｍ１２のアスペクト比を同じにすることで、ＭＯＳ管Ｍ１０上の電流を等しい割合でミラーすることができる。如何に既存の電流を等しい割合で複製するかは、当業者の常套手段であるため、ここで説明を省略する。ＭＯＳ管Ｍ０が第４ＭＯＳ管Ｍ４上の電流（第１電流Ｉ_ｒｅｆ）がミラーした後、第１電流Ｉ_ｒｅｆを２つのコンパレータの正相入力端子に入力し、ＭＯＳ管Ｍ１１及びＭＯＳ管Ｍ１２はそれぞれＭＯＳ管Ｍ１０の電流（第２電流Ｉ_{ｃｈａｒｇｅ}）をミラーしてそれぞれ第２電流Ｉ_{ｃｈａｒｇｅ１}及び第２電流Ｉ_{ｃｈａｒｇｅ２}を形成する。即ち、ＭＯＳ管Ｍ１１及びＭＯＳ管Ｍ１２のソースは、それぞれ第２電流ユニットの２つの出力端子を形成し、かつ第２電流Ｉ_{ｃｈａｒｇｅ１}はそれぞれ第１発振コンデンサＣｉｎｔ１、発振ＭＯＳ管Ｍｎ１及びコンパレータＣＯＭＰ１の逆相入力端子に入力され、対応して第２電流Ｉ_{ｃｈａｒｇｅ２}は、それぞれ第２発振コンデンサＣｉｎｔ２、発振ＭＯＳ管Ｍｎ２及びコンパレータＣＯＭＰ２の逆相入力端子に入力される。

【0024】

上記のように、複製後の第１電流Ｉ_ｒｅｆ及び第２電流Ｉ_{ｃｈａｒｇｅ}を対応するデバイスに入力した後、（１）式、（２）式及び背景技術に記載の

（ここで、Ｒ_ｒｅｆは発振抵抗Ｒｒｅｆの抵抗値である。）を組み合わせることで、ＲＣ発振回路の出力クロック信号ＯＵＴ１の周波数Ｆが

であることが得られる。

【0025】

また、上記から分かるように、前記クロック信号ＯＵＴ１は、２つのインバータＩＮＶ１、ＩＮＶ２によって整形された後、最終クロック信号ＯＵＴ０として出力されるため、クロック信号ＯＵＴ０の周波数Ｆ０とクロック信号ＯＵＴ１の周波数Ｆは完全に同じである。さらに、計算式（３）から分かるように、本発明で最終的に得られたクロック信号ＯＵＴ１の周波数Ｆ（即ち、クロック信号ＯＵＴ０の周波数Ｆ０）は、基板バイアス効果が解消されるだけでなく、抵抗（発振抵抗Ｒｒｅｆ、第１抵抗Ｒｓ、第２抵抗Ｒｒ）が相殺されるため、各抵抗によるプロセス温度のばらつきも相殺される。ここで、Ｖ_Ｔは正の温度係数であり、μ_ｎは負の温度係数であり、温度特性も補償される。したがって、本発明のＲＣ発振回路の出力周波数Ｆ０は、基板バイアス効果及び抵抗の変化により影響されることがなく、出力クロック信号の周波数が安定しかつばらつきが非常に小さく、ＲＣ発振回路の信頼性と安定性を大幅に向上させる。

【0026】

以上、最適な実施例により本発明を説明したが、本発明は、上記の実施例に制限されず、本発明の本質に基づく修正及び同等組み合わせを含むべきである。

【図1】

【図2】

【図3】

【図4】