知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025030568
(43)【公開日】2025-03-07
(54)【発明の名称】位相同期装置、通信機器及び位相同期方法
(51)【国際特許分類】
H03L 7/085 20060101AFI20250228BHJP
【ＦＩ】
H03L7/085
【審査請求】有
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023135977
(22)【出願日】2023-08-24
(11)【特許番号】
(45)【特許公報発行日】2025-02-26
(71)【出願人】
【識別番号】000227205
【氏名又は名称】ＮＥＣプラットフォームズ株式会社
(74)【代理人】
【識別番号】100109313
【弁理士】
【氏名又は名称】机 昌彦
(74)【代理人】
【識別番号】100149618
【弁理士】
【氏名又は名称】北嶋 啓至
(72)【発明者】
【氏名】佐藤 康弘
(72)【発明者】
【氏名】増子 英克
【テーマコード（参考）】
5J106
【Ｆターム（参考）】
5J106AA05
5J106CC02
5J106CC21
5J106CC41
5J106CC52
5J106DD13
5J106GG04
5J106HH02
5J106JJ02
5J106KK06
5J106KK25
(57)【要約】
【課題】 出力クロック信号におけるＷａｎｄｅｒの発生を抑制できる位相同期装置等を提供する。
【解決手段】 本開示の一態様に係る位相同期装置は、リファレンスクロック信号が分周された分周リファレンスクロック信号とフィードバックされた出力クロック信号が分周された出力分周信号との位相の比較を行う位相比較部と、前記位相の比較の結果が示す値の所定値未満の部分である非主要部分の変動の範囲内の乱数値を生成する乱数生成部と、前記非主要部分が前記乱数値よりも大きい場合、前記位相の比較の結果が示す前記値の所定値以上の部分である主要部分に前記所定値を加算し、前記非主要部分が前記乱数値以下である場合、前記位相の比較の結果の前記主要部分に前記所定値を加算しない、加算処理を行う加算部と、デューティーを表す値として前記加算処理が行われた前記主要部分の値を用いて生成された矩形波を使用して生成された前記出力クロック信号を出力する出力部と、を備える。
【選択図】 図１
【解決手段】 本開示の一態様に係る位相同期装置は、リファレンスクロック信号が分周された分周リファレンスクロック信号とフィードバックされた出力クロック信号が分周された出力分周信号との位相の比較を行う位相比較部と、前記位相の比較の結果が示す値の所定値未満の部分である非主要部分の変動の範囲内の乱数値を生成する乱数生成部と、前記非主要部分が前記乱数値よりも大きい場合、前記位相の比較の結果が示す前記値の所定値以上の部分である主要部分に前記所定値を加算し、前記非主要部分が前記乱数値以下である場合、前記位相の比較の結果の前記主要部分に前記所定値を加算しない、加算処理を行う加算部と、デューティーを表す値として前記加算処理が行われた前記主要部分の値を用いて生成された矩形波を使用して生成された前記出力クロック信号を出力する出力部と、を備える。
【選択図】 図１
【特許請求の範囲】
【請求項1】
リファレンスクロック信号が分周された分周リファレンスクロック信号とフィードバックされた出力クロック信号が分周された出力分周信号との位相の比較を行う位相比較部と、
前記位相の比較の結果が示す値の所定値未満の部分である非主要部分の変動の範囲内の乱数値を生成する乱数生成部と、
前記非主要部分が前記乱数値よりも大きい場合、前記位相の比較の結果が示す前記値の所定値以上の部分である主要部分に前記所定値を加算し、前記非主要部分が前記乱数値以下である場合、前記位相の比較の結果の前記主要部分に前記所定値を加算しない、加算処理を行う加算部と、
デューティーを表す値として前記加算処理が行われた前記主要部分の値を用いて生成された矩形波を使用して生成された前記出力クロック信号を出力する出力部と、
を備える位相同期装置。
前記位相の比較の結果が示す値の所定値未満の部分である非主要部分の変動の範囲内の乱数値を生成する乱数生成部と、
前記非主要部分が前記乱数値よりも大きい場合、前記位相の比較の結果が示す前記値の所定値以上の部分である主要部分に前記所定値を加算し、前記非主要部分が前記乱数値以下である場合、前記位相の比較の結果の前記主要部分に前記所定値を加算しない、加算処理を行う加算部と、
デューティーを表す値として前記加算処理が行われた前記主要部分の値を用いて生成された矩形波を使用して生成された前記出力クロック信号を出力する出力部と、
を備える位相同期装置。
【請求項2】
前記位相比較部は、前記位相の比較の結果として、前記分周リファレンスクロック信号と前記出力分周信号との位相差を算出する
請求項１に記載の位相同期装置。
請求項１に記載の位相同期装置。
【請求項3】
前記非主要部分は、前記位相差を表す値の前記所定値未満の部分であり、
前記主要部分は、前記位相差を表す値の前記所定値以上の部分である
請求項２に記載の位相同期装置。
前記主要部分は、前記位相差を表す値の前記所定値以上の部分である
請求項２に記載の位相同期装置。
【請求項4】
前記非主要部分は、前記位相差を表す値を表すビット列の所定ビットよりも下位のビットが表す値であり、
前記主要部分は、前記位相差を表す値を表すビット列の前記所定ビットと当該所定ビットより上位のビットが表す値である
請求項２に記載の位相同期装置。
前記主要部分は、前記位相差を表す値を表すビット列の前記所定ビットと当該所定ビットより上位のビットが表す値である
請求項２に記載の位相同期装置。
【請求項5】
前記非主要部分は、前記位相差を表す値の１未満の部分であり、
前記主要部分は、前記位相差を表す値の整数の部分である
請求項２に記載の位相同期装置。
前記主要部分は、前記位相差を表す値の整数の部分である
請求項２に記載の位相同期装置。
【請求項6】
前記加算処理が行われた前記主要部分の値を、前記デューティーを表す値として使用して、前記矩形波を生成する矩形波生成部
をさらに備える請求項１又は２に記載の位相同期装置。
をさらに備える請求項１又は２に記載の位相同期装置。
【請求項7】
前記矩形波生成部は、前記加算処理が行われた前記主要部分の値を、前記矩形波の２つのレベルのうち高い方のレベルが継続する時間を表す値として使用して、前記矩形波を生成する
請求項６に記載の位相同期装置。
請求項６に記載の位相同期装置。
【請求項8】
前記リファレンスクロック信号を受信する受信部と、
前記リファレンスクロック信号を分周することによって前記分周リファレンスクロック信号を生成する第１分周部と、
前記フィードバックされた前記出力クロック信号を分周することによって前記出力分周信号を生成する第２分周部と、
前記非主要部分が前記乱数値以下であるか否かを判定する補正判定部と、
前記加算処理が行われた前記主要部分の値を、前記デューティーを表す値として使用して、前記矩形波を生成する矩形波生成部と、
前記矩形波に対してローパスフィルタを適用することによって、前記矩形波から電圧信号を生成するローパスフィルタ部と、
前記電圧信号が示す電圧に応じた周波数の前記出力クロック信号を生成する電圧制御発振部と、
をさらに備える請求項１又は２に記載の位相同期装置。
前記リファレンスクロック信号を分周することによって前記分周リファレンスクロック信号を生成する第１分周部と、
前記フィードバックされた前記出力クロック信号を分周することによって前記出力分周信号を生成する第２分周部と、
前記非主要部分が前記乱数値以下であるか否かを判定する補正判定部と、
前記加算処理が行われた前記主要部分の値を、前記デューティーを表す値として使用して、前記矩形波を生成する矩形波生成部と、
前記矩形波に対してローパスフィルタを適用することによって、前記矩形波から電圧信号を生成するローパスフィルタ部と、
前記電圧信号が示す電圧に応じた周波数の前記出力クロック信号を生成する電圧制御発振部と、
をさらに備える請求項１又は２に記載の位相同期装置。
【請求項9】
請求項１又は２に記載の位相同期装置を含み、
前記位相同期装置は、ＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）受信機からのクロック信号を前記リファレンスクロック信号として受信し、
前記出力クロック信号をクロック信号として使用する
通信機器。
前記位相同期装置は、ＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）受信機からのクロック信号を前記リファレンスクロック信号として受信し、
前記出力クロック信号をクロック信号として使用する
通信機器。
【請求項10】
リファレンスクロック信号が分周された分周リファレンスクロック信号とフィードバックされた出力クロック信号が分周された出力分周信号との位相の比較を行い、
前記位相の比較の結果が示す値の所定値未満の部分である非主要部分の変動の範囲内の乱数値を生成し、
前記非主要部分が前記乱数値よりも大きい場合、前記位相の比較の結果が示す前記値の所定値以上の部分である主要部分に前記所定値を加算し、前記非主要部分が前記乱数値以下である場合、前記位相の比較の結果の前記主要部分に前記所定値を加算しない、加算処理を行い、
デューティーを表す値として前記加算処理が行われた前記主要部分の値を用いて生成された矩形波を使用して生成された前記出力クロック信号を出力する、
位相同期方法。
前記位相の比較の結果が示す値の所定値未満の部分である非主要部分の変動の範囲内の乱数値を生成し、
前記非主要部分が前記乱数値よりも大きい場合、前記位相の比較の結果が示す前記値の所定値以上の部分である主要部分に前記所定値を加算し、前記非主要部分が前記乱数値以下である場合、前記位相の比較の結果の前記主要部分に前記所定値を加算しない、加算処理を行い、
デューティーを表す値として前記加算処理が行われた前記主要部分の値を用いて生成された矩形波を使用して生成された前記出力クロック信号を出力する、
位相同期方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、位相同期装置、通信機器及び位相同期方法に関する。
【背景技術】
【0002】
デジタルＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ；位相同期ループ）回路では、一般に、マスタークロックとスレーブクロックとの位相差を、分周されたクロックのカウントされたパルス数によって表すことがある。それによって、様々な問題が生じる可能性がある。
【0003】
特許文献１には、上述のパルス数を表す位相差検出値の範囲制限によって、引き込み動作が影響されないデジタルＰＬＬ回路を開示している。特許文献１のＰＬＬ回路の位相差検出器は、長さが２πの範囲内の値をとる位相差検出値を出力する。補正部は、位相差検出値を範囲に限定されない位相値に補正する。スレーブクロック生成部は、補正部の出力する位相値に応じてスレーブクロックを生成する。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１２－１９９８１５号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
デジタルＰＬＬ回路では、位相差の比較の結果に従って、矩形波のＤＵＴＹ（使用）が制御される。このＤＵＴＹは、例えば、矩形波においてＨｉｇｈの状態が継続する時間を表す。しかし、位相比較器における位相差のデジタル演算から、デジタル演算の結果を用いたＤＵＴＹ制御による矩形波の生成の過程において、デジタル誤差が発生する。
【0006】
具体的には、位相差を表す値は、例えば、上述のパルス数によって表される。そして、位相差がパルスの長さによって割り切れず、位相差に１パルスの長さの倍数の部分と、１パルスに満たない端数部分とが含まれている場合、端数部分は、例えば切り捨てられ、ＤＵＴＹ制御に使用されない。これにより、位相差出力器の、上述のマスタークロック（言い換えると、リファレンスクロック信号）とスレーブクロック（言い換えると、出力クロック信号）との位相差を表す出力は、必ずしも一定にならない。言い換えると、端数のプラスの誤差が蓄積され、蓄積された誤差が１パルスの長さを超えた場合、位相差は、１増加する。そして、端数のマイナスの誤差が加算されることによって誤差が減少し、蓄積された誤差が１パルスの長さを下回った場合、位相差は、１減少する。このように、位相差の増加と減少が緩やかに繰り返される。これにより、出力クロック信号にＷａｎｄｅｒが発生する。このＷａｎｄｅｒは、出力クロック信号の矩形波がＨｉｇｈの状態の継続時間が、周期的に増加と減少とを繰り返すことである。
【0007】
特許文献１の技術は、位相差検出値の範囲制限による引き込み動作の影響を抑制することができる。しかし、特許文献１の技術では、スレーブクロックの生成に、位相差のパルス数がそのまま使用される。従って、特許文献１の技術は、出力クロック信号におけるＷａｎｄｅｒの発生を抑制することはできない。
【0008】
本開示の目的の１つは、出力クロック信号におけるＷａｎｄｅｒの発生を抑制できる位相同期装置、通信機器及び位相同期方法を提供することである。
【課題を解決するための手段】
【0009】
本開示の一態様に係る位相同期装置は、リファレンスクロック信号が分周された分周リファレンスクロック信号とフィードバックされた出力クロック信号が分周された出力分周信号との位相の比較を行う位相比較部と、前記位相の比較の結果が示す値の所定値未満の部分である非主要部分の変動の範囲内の乱数値を生成する乱数生成部と、前記非主要部分が前記乱数値よりも大きい場合、前記位相の比較の結果が示す前記値の所定値以上の部分である主要部分に前記所定値を加算し、前記非主要部分が前記乱数値以下である場合、前記位相の比較の結果の前記主要部分に前記所定値を加算しない、加算処理を行う加算部と、デューティーを表す値として前記加算処理が行われた前記主要部分の値を用いて生成された矩形波を使用して生成された前記出力クロック信号を出力する出力部と、を備える。
【0010】
本開示の一態様に係る位相同期方法は、リファレンスクロック信号が分周された分周リファレンスクロック信号とフィードバックされた出力クロック信号が分周された出力分周信号との位相の比較を行い、前記位相の比較の結果が示す値の所定値未満の部分である非主要部分の変動の範囲内の乱数値を生成し、前記非主要部分が前記乱数値よりも大きい場合、前記位相の比較の結果が示す前記値の所定値以上の部分である主要部分に前記所定値を加算し、前記非主要部分が前記乱数値以下である場合、前記位相の比較の結果の前記主要部分に前記所定値を加算しない、加算処理を行い、デューティーを表す値として前記加算処理が行われた前記主要部分の値を用いて生成された矩形波を使用して生成された前記出力クロック信号を出力する。
【発明の効果】
【0011】
本開示には、出力クロック信号におけるＷａｎｄｅｒの発生を抑制できるという効果がある。
【図面の簡単な説明】
【0012】
【発明を実施するための形態】
【0013】
以下では、本開示の実施形態を説明する前に、本開示の比較例について図面を使用して詳細に説明する。
【0014】
＜比較例＞
図２は、本開示の比較例に係るデジタル位相同期回路の構成の例を表す図である。
図２は、本開示の比較例に係るデジタル位相同期回路の構成の例を表す図である。
【0015】
以下では、本開示の比較例に係るデジタル位相同期回路（以下、デジタルＰＬＬ回路とも表記）について、図２を使用して説明する。
【0016】
図２に示す例では、本比較例に係るデジタルＰＬＬ回路は、２つの分周器１と、位相比較器２と、矩形波生成器３と、アナログＬＰＦ（Ｌｏｗ－Ｐａｓｓ Ｆｉｌｔｅｒ）４と、ＶＣＯ（Ｖｏｌｔａｇｅ－Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌａｔｏｒ；電圧制御発振器）５とを含む。
【0017】
２つの分周器１には、それぞれ、追従の対象であるリファレンスクロック信号（以下、リファレンスクロックとも表記）と、出力クロック信号（以下、出力クロックとも表記）とが入力される。リファレンスクロックが入力された分周器１は、入力されたリファレンスクロックの分周を行うことによって、リファレンスクロックが分周された分周信号である分周リファレンスクロック信号を生成する。出力クロックが入力された分周器１は、入力された出力クロック信号の分周を行ことによって、出力クロック信号が分周された分周信号である分周出力クロック信号を生成する。２つの分周器１の分周比は同じである。
【0018】
位相比較器２は、分周リファレンスクロック信号の位相と、分周出力クロック信号の間の位相とを比較する。具体的には、位相比較器２は、分周リファレンスクロック信号と、分周出力クロック信号との間の位相差を、デジタル演算によって算出する。位相比較器２は、位相差として、分周リファレンスクロック信号の位相と、分周出力クロック信号の間の位相との間の実数によって表される位相差を丸めることによって整数とした位相差を出力する。位相比較器２による位相差を丸める処理は、例えば、切り捨て、四捨五入、切り上げのうちあらかじめ定められたいずれかの処理である。
【0019】
矩形波生成器３は、算出された位相差から、矩形波の信号である矩形信号を生成する。具体的には、矩形波生成器３は、ＤＵＴＹ（デューティーとも表記）が、算出された位相差に応じた値である矩形波を生成する。ＤＵＴＹは、矩形波において信号の値がＨｉｇｈである状態が継続する時間を示す値である。ＤＵＴＹの値は、例えば、位相差の値に所定の係数を掛けた値であってよい。
【0020】
アナログＬＰＦ４は、生成された矩形信号の、高周波成分を抑制する平滑化を行う。これにより、矩形信号は電圧に変換される。
【0021】
ＶＣＯ５は、アナログＬＰＦ４から出力された信号から、出力クロック信号として、その信号の電圧の高さに応じた周波数のクロック信号を生成する。
【0022】
出力クロックをリファレンスクロックに追従させるために、矩形波生成器３は、位相の比較の結果である位相差を用いて、矩形波のＤＵＴＹを制御する。位相差の単位は、適宜定められていてよい。例えば、「度」又は「ラジアン」等の実数倍が、本開示の説明における位相差の単位（すなわち、本開示の説明において１によって表される位相差）であってもよい。この位相差として、例えば、位相差の整数の部分が使用される。この場合の位相差は、例えば、実際は整数に限られない位相差を丸めた整数の位相差である。言い換えると、１に満たない端数部分は切り捨てられた位相差である。言い換えると、位相の比較の結果である位相差は、位相差を丸めることによって生じる１に満たない誤差（すなわちデジタル誤差）を含む位相差である。このデジタル誤差は、例えば、位相差を整数とみなすことによって、整数とみなされた位相差と実際の位相差との間に生じる誤差である。
【0023】
位相比較器２のデジタル演算による結果（すなわち位相差）を使用したＤＵＴＹ制御によって矩形波生成器３が矩形波を生成する過程において、デジタル演算によって発生したデジタル誤差による、矩形波への影響が生じる。実際の位相差と出力される位相差との差（すなわち、上述のデジタル誤差）は、蓄積される。言い換えると、次に算出されるデジタル誤差に加算される。実際の位相差が、位相比較器２によって出力される整数の位相差よりも大きい場合、実際のデジタル誤差は増加する。増加したデジタル誤差の値が１を超えると、出力される位相差は１増加する。実際の位相差が、位相比較器２によって出力される整数の位相差よりも小さい場合、デジタル誤差は減少する。減少したデジタル誤差が０を下回ると、出力される位相差は１減少する。このようにして、位相差の増加と減少が緩やかに繰り返される。これにより、出力クロック信号にＷａｎｄｅｒが発生する。このＷａｎｄｅｒは、出力クロック信号の周波数が高い状態と低い状態とを周期的に繰り返すことである。
【0024】
図３は、本開示の比較例に係るデジタル位相同期回路における信号を模式的に表す図である。
【0025】
図３の「リファレンスクロック（分周器出力）」は、分周リファレンスクロック信号の波形を表す。「出力クロック（分周器出力）」は、分周出力クロック信号の波形を表す。「位相比較器出力（ＤＵＴＹ）制御」は、位相比較器２によって出力される、位相差を表す値である。「矩形波」は、矩形波生成器３によって出力される矩形波の波形である。ＬＰＦ出力は、アナログＬＰＦ４から出力される信号の電圧の推移を表す。ＬＰＦ出力は、矩形波生成器３が出力する矩形波のＤＵＴＹが増加すると、アナログＬＰＦ４の平滑化によって、ゆっくり増加する。また、ＬＰＦ出力は、矩形波生成器３が出力する矩形波のＤＵＴＹが減少すると、アナログＬＰＦ４の平滑化によって、ゆっくり減少する。これにより、出力クロック信号にＷａｎｄｅｒが発生する。
【0026】
図３に示す例では、位相差が８である場合の周波数の出力クロック信号が出力される時間帯と、位相差の出力クロック信号が９である場合の周波数が出力される時間帯とが繰り返される、Ｗａｎｄｅｒが発生している。
【0027】
＜第１の実施形態＞
次に、本開示の第１の実施形態について、図面を使用して詳細に説明する。
次に、本開示の第１の実施形態について、図面を使用して詳細に説明する。
【0028】
＜構成＞
図１は、本開示の実施形態に係るデジタル位相同期回路の構成の例を表す図である。
図１は、本開示の実施形態に係るデジタル位相同期回路の構成の例を表す図である。
【0029】
以下では、本開示の第１の実施形態に係るデジタル位相同期回路の構成について、図１を使用して説明する。
【0030】
図１に示す例では、デジタルＰＬＬ回路は、２つの分周器１０と、位相比較器２０と、矩形波生成器３０と、アナログＬＰＦ４０と、ＶＣＯ５０と、を含む。デジタルＰＬＬ回路は、さらに、位相比較器２０と矩形波生成器３０との間に、乱数発生器６０と、補正判定器７０と、加算器８０とを含む。図１において、「＋１」によって示されている部分が、加算器８０である。
【0031】
２つの分周器１０には、それぞれ、追従の対象であるリファレンスクロック信号（上述のように、リファレンスクロックとも表記）と、出力クロック信号（上述のように、出力クロックとも表記）とが入力される。リファレンスクロックが入力された分周器１０は、入力されたリファレンスクロックの分周を行うことによって、リファレンスクロックが分周された分周信号である分周リファレンスクロック信号を生成する。出力クロックが入力された分周器１０は、入力された出力クロック信号の分周を行うことによって、出力クロック信号が分周された分周信号である分周出力クロック信号を生成する。
【0032】
位相比較器２０は、分周リファレンスクロック信号の位相と、分周出力クロック信号の間の位相とを比較する。具体的には、位相比較器２０は、分周リファレンスクロック信号と、分周出力クロック信号との間の位相差を、デジタル演算によって算出する。位相比較器２０は、位相差のうち、矩形波の生成に使用される部分（以下、主要部分とも表記）を、加算器８０に出力する。位相比較器２０は、位相差のうち、矩形波の生成に使用されない部分（以下、非主要部分とも表記）を、補正判定器７０に出力する。位相比較器２０によって算出される位相差の値は、主要部分の値と非主要部分の値との和によって表される。
【0033】
主要部分は、例えば、位相差の値を表す所定ビット長のビット列の、上位の所定ビット数によって表される値である。言い換えると、主要部分は、上位の所定ビット数のビット列が、位相差の値を表すビット列における上位の所定ビット数のビット列と同じであり、上位の所定ビット数を除く下位のビット列の各ビットの値が０である、所定ビット長のビット列によって表される。さらに言い換えると、主要部分は、位相差の値を表すビット列の所定ビット（上位から上述の所定ビット数番目のビット）以上のビット（所定ビット及び所定ビットよりも上位のビット）によって表される値である。
【0034】
非主要部分は、例えば、位相差の値を表す所定ビット長のビット列の、上位の所定ビット数を除く下位のビット列によって表される値である。言い換えると、非主要部分は、上位の所定ビット数のビット列の各ビットの値が０であり、上位の所定ビット数を除く下位のビット列が、位相差の値を表すビット列における下位のビット列と同じである、所定ビット長のビット列によって表される。さらに言い換えると、非主要部分は、位相差の値を表すビット列の所定ビット（上位から上述の所定ビット数番目のビット）よりも下位のビットによって表される値である。
【0035】
さらに言い換えると、主要部分は、位相差の値の所定値以上の部分である。そして、非主要部分は、位相差の値の所定値未満の部分である。この所定値は、例えば、上位から所定ビット数番目のビットが１であり、他のビットが０である、所定ビット長のビット列によって表される値である。この所定値は、例えば、矩形波生成器３０が生成する矩形波のＤＵＴＹの単位に対応する。ＤＵＴＹの単位は、ＤＵＴＹの値の変化の最小値である。例えば、ＤＵＴＹの値の単位が１である場合、位相差の値が所定値変化すると、ＤＵＴＹの値が１変化する。
【0036】
位相差を表すビット列が、固定小数点数によって表されている場合、主要部分は、整数の部分である。この場合、非主要部分は、小数の部分である。そして、この場合、上述の所定値は、１である。この所定値を、以下では、加算値とも表記する。
【0037】
乱数発生器６０は、非主要部分の値の可変範囲（言い換えると、非主要部分の値が取りうる値の範囲）と同じ範囲の乱数を発生する。乱数発生器６０は、上述の乱数として、疑似乱数を発生してもよい。乱数発生器６０が乱数を発生する頻度は、例えば、位相比較器２０が位相の比較を行う（すなわち、位相差を算出する頻度）と同じでよい。乱数発生器６０が乱数を発生する頻度は、例えば、位相比較器２０が位相の比較を行う（すなわち、位相差を算出する頻度）よりも高い頻度であってもよい。乱数発生器６０は、発生した乱数（具体的には、乱数の値を表すデータ）を、補正判定器７０に出力する。
【0038】
補正判定器７０は、乱数発生器６０が発生した乱数（すなわち乱数の値）と、位相比較器２０から出力された、位相差の非主要部分（具体的には、非主要部分の値）とを比較する。補正判定器７０は、乱数の値よりも非主要部分が大きい場合、加算器８０が、位相差の主要部分（すなわち、主要部分が表す値）に加算値を加算するように制御する。補正判定器７０は、位相差の非主要部分が乱数の値以下である場合、加算器８０が、位相差の主要部分（すなわち、主要部分が表す値）に加算値を加算しないように制御する。
【0039】
加算器８０は、補正判定器７０の制御に従って、非主要部分が乱数の値よりも大きい場合、位相差の主要部分（すなわち、主要部分が表す値）に上述の所定値（すなわち、加算値）を加算する。主要部分が位相差の整数部分であり、非主要部分が位相差の小数部分である場合、この加算値は、１である。この場合、加算器８０は、加算値が加算された位相差の主要部分（すなわち、位相差の主要部分と加算値との和を表す値）を示す信号を矩形波生成器３０に出力する。加算器８０は、補正判定器７０の制御に従って、位相差の非主要部分が乱数の値以下である場合、位相差の主要部分（すなわち、主要部分が表す値）に加算値を加算しない。この場合、加算器８０は、位相差の主要部分（すなわち、位相差の主要部分の値）を示す信号を矩形波生成器３０に出力する。
【0040】
矩形波生成器３０は、加算器８０が出力する位相差（補正位相差とも表記）の値から、矩形波の信号である矩形信号を生成する。上述のように、加算器８０が出力する位相差（すなわち、補正位相差）の値は、非主要部分が乱数の値よりも大きい場合、加算値が加算された位相差の主要部分（すなわち、位相比較器２０によって出力された位相差の主要部分と、加算値と、の和を表す値）である。加算器８０が出力する位相差の値は、位相差の非主要部分が乱数の値以下である場合、位相差の主要部分（すなわち、位相比較器２０によって出力された位相差の主要部分）の値である。
【0041】
具体的には、矩形波生成器３０は、ＤＵＴＹ（デューティーとも表記）が、加算器８０から出力された位相差の値に応じた値である矩形波を生成する。上述のようにＤＵＴＹは、矩形波において信号の値がＨｉｇｈである状態が継続する時間を示す値である。本実施形態では、ＤＵＴＹの値は、例えば、加算器８０が出力する位相差（すなわち、補正位相差）の値に所定の係数を掛けた値であってよい。
【0042】
アナログＬＰＦ４０は、生成された矩形信号の、高周波成分を抑制する平滑化を行う。これにより、矩形信号は電圧に変換される。
【0043】
ＶＣＯ５０は、アナログＬＰＦ４０から出力された信号から、出力クロック信号として、その信号の電圧の高さに応じた周波数のクロック信号を生成する。
【0044】
以上の処理によって、位相比較器２０によって生成される位相差の主要部分に加算値が加算される確率は、上述の所定値（すなわち、加算値）に対する位相差の非主要部分（例えば位相差の小数部分）の値の比となる。非主要部分が位相差の小数部分である場合、加算値は１である。そして、この確率は、１である加算値に対する、位相差の非主要部分の値の比、すなわち、位相差の非主要部分の値となる。アナログＬＰＦ４０へ入力される矩形波のＤＵＴＹは、平均すると、上述の所定値（すなわち、加算値。例えば１）に対する位相差の非主要部分（例えば位相差の小数部分）の値の比の割合でシフトする。この場合の、アナログＬＰＦ４０へ入力される矩形波のＤＵＴＹがシフトするとは、矩形波のＤＵＴＹが、位相差の主要部分によって定まるＤＵＴＹから、位相差の主要部分と加算値との和によって定まるＤＵＴＹに変化することである。そして、アナログＬＰＦ４０の出力は、平滑化によって、位相差の値（すなわち、位相差の主要部分と非主要部分との和）によって定まる電圧となる。
【0045】
図５は、本開示の実施形態に係るデジタル位相同期回路における信号を模式的に表す図である。
【0046】
図５のリファレンスクロック（分周器出力）は、分周リファレンスクロック信号の波形を表す。出力クロック（分周器出力）は、分周出力クロック信号の波形を表す。位相比較器出力（ＤＵＴＹ）制御は、位相比較器２０によって出力される、位相差を表す値である。矩形波は、矩形波生成器３０によって出力される矩形波の波形である。ＬＰＦ出力は、アナログＬＰＦ４０から出力される信号の電圧の推移を表す。図５に示す例では、ＬＰＦ出力は、アナログＬＰＦ４０の平滑化によって、位相差の値（すなわち、位相差の主要部分と非主要部分との和）によって定まる電圧となっている。図５に示す例では、出力クロック信号にＷａｎｄｅｒは発生していない。
【0047】
＜効果＞
以上で説明した本実施形態には、出力クロック信号におけるＷａｎｄｅｒの発生を抑制できるという効果がある。その理由は、加算器８０が、非主要部分が乱数の値よりも大きい場合、位相差の主要部分に加算値を加算し、位相差の非主要部分が乱数の値以下である場合、位相差の主要部分に加算値を加算しないからである。これにより、アナログＬＰＦ４０の出力が、出力クロック信号の連続する複数のパルスのタイミングでシフトする可能性が低下する。アナログＬＰＦ４０の出力は、平滑化によって、おおむね、主要部分と非主要部分との和に対する電圧になる。そして、ＶＣＯ５０によって出力されるクロック信号の周波数が、連続する複数のパルスで基本周波数よりも高い周波数になることが抑制される。この基本周波数は、矩形波生成器３０に入力される位相差の値が、位相差の主要部分の値である場合の、出力クロック信号の周波数である。言い換えると、出力クロック信号におけるＷａｎｄｅｒの発生が抑制される。
以上で説明した本実施形態には、出力クロック信号におけるＷａｎｄｅｒの発生を抑制できるという効果がある。その理由は、加算器８０が、非主要部分が乱数の値よりも大きい場合、位相差の主要部分に加算値を加算し、位相差の非主要部分が乱数の値以下である場合、位相差の主要部分に加算値を加算しないからである。これにより、アナログＬＰＦ４０の出力が、出力クロック信号の連続する複数のパルスのタイミングでシフトする可能性が低下する。アナログＬＰＦ４０の出力は、平滑化によって、おおむね、主要部分と非主要部分との和に対する電圧になる。そして、ＶＣＯ５０によって出力されるクロック信号の周波数が、連続する複数のパルスで基本周波数よりも高い周波数になることが抑制される。この基本周波数は、矩形波生成器３０に入力される位相差の値が、位相差の主要部分の値である場合の、出力クロック信号の周波数である。言い換えると、出力クロック信号におけるＷａｎｄｅｒの発生が抑制される。
【0048】
＜第１の実施形態の変形例＞
図４は、本開示の実施形態に係る通信システムの構成の例を表すブロック図である。
図４は、本開示の実施形態に係る通信システムの構成の例を表すブロック図である。
【0049】
図４に示す通信システムは、ＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）受信機１０１と、通信機器１０２とを含む。通信機器１０２は、デジタルＰＬＬ回路１０３と、信号処理回路部１０４とを含む。デジタルＰＬＬ回路１０３は、第１の実施形態に係るデジタルＰＬＬ回路である。
【0050】
ＧＰＳ受信機１０１は、クロック信号を、通信機器１０２のデジタルＰＬＬ回路１０３に出力する。
【0051】
デジタルＰＬＬ回路１０３は、リファレンスクロック信号として、ＧＰＳ受信機１０１からのクロック信号を受け取る。デジタルＰＬＬ回路１０３は、出力クロック信号を、信号処理回路部１０４に出力する。
【0052】
信号処理回路部１０４は、デジタルＰＬＬ回路１０３からの出力クロック信号をクロック信号として受信し、受け取ったクロック信号を使用した、あらかじめ定められている信号処理を行う。
【0053】
＜第２の実施形態＞
以下では、本開示の第２の実施形態について説明する。本実施形態は、第１の実施形態の主要部を表す。
以下では、本開示の第２の実施形態について説明する。本実施形態は、第１の実施形態の主要部を表す。
【0054】
【0055】
まず、本開示の第２の実施形態に係る位相同期装置について、図６を使用して説明する。本実施形態の位相同期装置は、デジタル位相同期回路（すなわち、デジタルＰＬＬ回路）として実現される。
【0056】
図６に示す例では、位相同期装置１００Ａは、位相比較部１２０と、乱数発生部１６０と、加算部１８０と、出力部１９２と、を備える。
【0057】
位相比較部１２０は、リファレンスクロック信号が分周された分周リファレンスクロック信号とフィードバックされた出力クロック信号が分周された出力分周信号との位相の比較を行う。
【0058】
乱数発生部１６０は、前記位相の比較の結果が示す値の所定値未満の部分である非主要部分の変動の範囲内の乱数の値（すなわち乱数値）を生成する。
【0059】
加算部１８０は、前記非主要部分が前記乱数値よりも大きい場合、前記位相の比較の結果が示す前記値の所定値以上の部分である主要部分に所定数を加算し、前記非主要部分が前記乱数値以下である場合、前記位相の比較の結果の前記主要部分に前記所定数を加算しない、加算処理を行う。
【0060】
出力部１９２は、デューティーを表す値として前記加算処理が行われた前記主要部分の値を使用して生成された矩形波を使用して生成された前記出力クロック信号を出力する。出力クロック信号を生成する方法は、第１の実施形態における出力クロック信号を生成する方法と同じである。
【0061】
本実施形態の位相比較部１２０、乱数発生部１６０、及び、加算部１８０は、それぞれ、第１の実施形態の位相比較器２０、乱数発生器６０、及び、加算器８０と同じである。本実施形態の位相比較部１２０、乱数発生部１６０、及び、加算部１８０は、それぞれ、第１の実施形態の位相比較器２０、乱数発生器６０、及び、加算器８０と同様に動作する。本実施形態の出力部１９２は、第１の実施形態のＶＣＯ５０が出力信号を出力する信号線に対応する。
【0062】
＜動作＞
図７は、本開示の実施形態に係る位相同期装置の動作の例を表すフローチャートである。
図７は、本開示の実施形態に係る位相同期装置の動作の例を表すフローチャートである。
【0063】
以下では、本実施形態に係る位相同期装置１００Ａの動作について、図７を使用して説明する。
【0064】
図７に示す例では、位相比較部１２０が、分周リファレンスクロック信号と出力分周信号と位相の比較を行う（ステップＳ１１）。次に、乱数発生部１６０が、位相の比較の結果が示す値の所定値未満の部分である非主要部分の変動の範囲内の乱数値を生成する（ステップＳ１２）。
【0065】
非主要部分が乱数値以下である場合（ステップＳ１３においてＹＥＳ）、加算部１８０は、位相の比較の結果が示す値の所定値以上の部分である主要部分に所定値を加算する（ステップＳ１４）。非主要部分が乱数値よりも大きい場合（ステップＳ１３においてＮＯ），加算部１８０は、ステップＳ１４の動作を行わない。
【0066】
そして、出力部１９２は、デューティーを表す値として主要部分の値を用いて生成された矩形波を使用して生成された出力クロック信号を出力する（ステップＳ１５）。
【0067】
＜効果＞
本実施形態には、第１の実施形態と同じ効果がある。その理由は、加算部１８０が、非主要部分が乱数値よりも大きい場合、主要部分に所定数を加算し、非主要部分が乱数値以下である場合、位相の比較の結果の主要部分に所定数を加算しない、加算処理を行うからである。上述のように、非主要部分は、位相の比較の結果が示す値の所定値未満の部分である。主要部分は、位相の比較の結果が示す値の所定値以上の部分である。そして、出力部１９２が、デューティーを表す値として加算処理が行われた主要部分の値を使用して生成された矩形波を使用して生成された出力クロック信号を出力するからである。これにより、例えば第１の実施形態の効果の説明において記述されているように、出力クロック信号におけるＷａｎｄｅｒの発生が抑制される。
本実施形態には、第１の実施形態と同じ効果がある。その理由は、加算部１８０が、非主要部分が乱数値よりも大きい場合、主要部分に所定数を加算し、非主要部分が乱数値以下である場合、位相の比較の結果の主要部分に所定数を加算しない、加算処理を行うからである。上述のように、非主要部分は、位相の比較の結果が示す値の所定値未満の部分である。主要部分は、位相の比較の結果が示す値の所定値以上の部分である。そして、出力部１９２が、デューティーを表す値として加算処理が行われた主要部分の値を使用して生成された矩形波を使用して生成された出力クロック信号を出力するからである。これにより、例えば第１の実施形態の効果の説明において記述されているように、出力クロック信号におけるＷａｎｄｅｒの発生が抑制される。
【0068】
＜第３の実施形態＞
本開示の第３の実施形態について、図面を使用して詳細に説明する。本実施形態は、第１の実施形態を模式的に表す。
本開示の第３の実施形態について、図面を使用して詳細に説明する。本実施形態は、第１の実施形態を模式的に表す。
【0069】
図８は、本開示の実施形態に係る位相同期装置の構成の例を表すブロック図である。
【0070】
以下では、本開示の第３の実施形態に係る位相同期装置１００について、図８を使用して説明する。
【0071】
図８に示す位相同期装置１００は、分周部１１０Ａと、分周部１１０Ｂと、位相比較部１２０と、矩形波生成部１３０と、アナログＬＰＦ部１４０と、ＶＣＯ部１５０と、乱数発生部１６０と、補正判定部１７０と、加算部１８０と、受信部１９１と、出力部１９２と、を含む。
【0072】
本実施形態の分周部１１０Ａと分周部１１０Ｂは、第１の実施形態の２つの分周器１０に対応する。本実施形態の位相比較部１２０、矩形波生成部１３０、アナログＬＰＦ部１４０、ＶＣＯ部１５０、乱数発生部１６０、補正判定部１７０、及び、加算部１８０は、それぞれ、第１の実施形態の位相比較器２０、矩形波生成器３０、アナログＬＰＦ４０、ＶＣＯ５０、乱数発生器６０、補正判定器７０、及び、加算器８０と同じである。本実施形態の受信部１９１は、第１の実施形態の、リファレンスクロック信号が分周器１に入力される信号線に対応する。本実施形態の出力部１９２は、第１の実施形態の、ＶＣＯ５０から出力クロック信号が出力される信号線に対応する。
【0073】
＜受信部１９１＞
受信部１９１は、リファレンスクロック信号を受信する。
受信部１９１は、リファレンスクロック信号を受信する。
【0074】
＜分周部１１０Ａ＞
分周部１１０Ａは、リファレンスクロック信号を所定の分周比で分周することによって、リファレンスクロック信号が分周された信号である分周リファレンスクロック信号を生成する。分周部１１０Ａは、第１分周部とも表記される。
分周部１１０Ａは、リファレンスクロック信号を所定の分周比で分周することによって、リファレンスクロック信号が分周された信号である分周リファレンスクロック信号を生成する。分周部１１０Ａは、第１分周部とも表記される。
【0075】
＜分周部１１０Ｂ＞
分周部１１０Ｂは、フィードバックされた出力クロック信号を所定の分周比で分周することによって、フィードバックされた出力クロック信号が分周された信号である分周出力クロック信号を生成する。分周部１１０Ｂの分周比は、分周部１１０Ａの分周比と同じである。分周部１１０Ａは、第２分周部とも表記される。
分周部１１０Ｂは、フィードバックされた出力クロック信号を所定の分周比で分周することによって、フィードバックされた出力クロック信号が分周された信号である分周出力クロック信号を生成する。分周部１１０Ｂの分周比は、分周部１１０Ａの分周比と同じである。分周部１１０Ａは、第２分周部とも表記される。
【0076】
＜位相比較部１２０＞
位相比較部１２０は、リファレンスクロック信号が分周された分周リファレンスクロック信号とフィードバックされた出力クロック信号が分周された出力分周信号との位相の比較を行う。
位相比較部１２０は、位相比較部は、位相の比較の結果として、分周リファレンスクロック信号と出力分周信号との位相差を算出する。位相比較部１２０は、位相差の主要部分の値を、加算部１８０に出力する。位相比較部１２０は、位相差の非主要部分の値を、補正判定部１７０に出力する。
位相比較部１２０は、リファレンスクロック信号が分周された分周リファレンスクロック信号とフィードバックされた出力クロック信号が分周された出力分周信号との位相の比較を行う。
位相比較部１２０は、位相比較部は、位相の比較の結果として、分周リファレンスクロック信号と出力分周信号との位相差を算出する。位相比較部１２０は、位相差の主要部分の値を、加算部１８０に出力する。位相比較部１２０は、位相差の非主要部分の値を、補正判定部１７０に出力する。
【0077】
非主要部分は、位相差を表す値の所定値未満の部分である。そして、主要部分は、位相差を表す値の所定値以上の部分である。非主要部分は、位相差を表す値を表すビット列の所定ビットよりも下位のビットが表す値であってもよい。主要部分は、位相差を表す値を表すビット列の所定ビットと当該所定ビットより上位のビットが表す値であってもよい。非主要部分は、位相差を表す値の１未満の部分（すなわち、位相差を表す値の小数の部分）であってもよい。主要部分は、位相差を表す値の整数の部分であってもよい。
【0078】
＜乱数発生部１６０＞
乱数発生部１６０は、位相の比較の結果が示す値の所定値未満の部分である非主要部分の変動の範囲内の乱数値を生成する。非主要部分の変動の範囲は、予め、乱数発生部１６０に与えられる。
乱数発生部１６０は、位相の比較の結果が示す値の所定値未満の部分である非主要部分の変動の範囲内の乱数値を生成する。非主要部分の変動の範囲は、予め、乱数発生部１６０に与えられる。
【0079】
＜補正判定部１７０＞
補正判定部１７０は、位相差の非主要部分が乱数値以下であるか否かを判定する。
補正判定部１７０は、位相差の非主要部分が乱数値以下であるか否かを判定する。
【0080】
＜矩形波生成部１３０＞
矩形波生成部１３０は、加算処理が行われた主要部分（すなわち、補正主要部分）の値を、ＤＵＴＹ（デューティー）を表す値として使用して、前記矩形波を生成する。矩形波生成部１３０が生成する矩形波の周波数は、あらかじめ定められていてよい。この場合、デューティーを表す値は、デューティー比を表す。
矩形波生成部１３０は、加算処理が行われた主要部分（すなわち、補正主要部分）の値を、ＤＵＴＹ（デューティー）を表す値として使用して、前記矩形波を生成する。矩形波生成部１３０が生成する矩形波の周波数は、あらかじめ定められていてよい。この場合、デューティーを表す値は、デューティー比を表す。
【0081】
＜アナログＬＰＦ部１４０＞
アナログＬＰＦ部１４０（ローパスフィルタ部とも表記）は、矩形波生成部１３０によって生成された矩形波に対してローパスフィルタを適用することによって、矩形波から電圧信号を生成する。矩形波生成部１３０によって生成される矩形波の周波数と、アナログＬＰＦ部１４０が透過させる周波数の帯域は、矩形波のデューティー比が一定である場合に、生成された電圧信号が、所定の基準では一定であるとみなされるように構成される。
アナログＬＰＦ部１４０（ローパスフィルタ部とも表記）は、矩形波生成部１３０によって生成された矩形波に対してローパスフィルタを適用することによって、矩形波から電圧信号を生成する。矩形波生成部１３０によって生成される矩形波の周波数と、アナログＬＰＦ部１４０が透過させる周波数の帯域は、矩形波のデューティー比が一定である場合に、生成された電圧信号が、所定の基準では一定であるとみなされるように構成される。
【0082】
＜ＶＣＯ部１５０＞
ＶＣＯ部１５０（電圧制御発振部とも表記）は、電圧信号が示す電圧に応じた周波数の出力クロック信号を生成する。ＶＣＯ部１５０は、生成した出力クロック信号を、出力部１９２に送出する。ＶＣＯ部１５０は、生成した出力クロック信号を、さらに、分周部１１０Ｂに送出する（言い換えると、フィードバックする）。
ＶＣＯ部１５０（電圧制御発振部とも表記）は、電圧信号が示す電圧に応じた周波数の出力クロック信号を生成する。ＶＣＯ部１５０は、生成した出力クロック信号を、出力部１９２に送出する。ＶＣＯ部１５０は、生成した出力クロック信号を、さらに、分周部１１０Ｂに送出する（言い換えると、フィードバックする）。
【0083】
＜出力部１９２＞
出力部１９２は、生成された出力クロック信号を出力する。
出力部１９２は、生成された出力クロック信号を出力する。
【0084】
【0085】
【0086】
【0087】
次に、分周部１１０Ａが、リファレンスクロック信号を分周することによって、分周リファレンスクロック信号を生成する（ステップＳ１０２）。また、分周部１１０Ｂが、フィードバックされた出力クロック信号を分周することによって、分周出力クロック信号を生成する（ステップＳ１０３）。ステップＳ1０２の動作と、ステップＳ１０３の動作は、並列に行われる。
【0088】
位相比較部１２０は、分周リファレンスクロック信号と分周出力クロック信号との位相の比較を行い、位相差を算出する（ステップＳ１０４）。
【0089】
乱数発生部１６０は、位相の比較の結果が示す値の所定値未満の部分である非主要部分の変動の範囲内の乱数値を生成する（ステップＳ１０５）。
【0090】
次に、位相同期装置１００は、加算処理を行う（ステップＳ１０６）。加算処理については、後で詳細に説明する。
【0091】
矩形波生成部１３０は、加算処理が行われた主要部分の値を用いて、矩形波を生成する（ステップＳ１０７）。
【0092】
次に、アナログＬＰＦ部１４０が、生成された矩形波にローパスフィルタを適用することによって、電圧信号を生成する（ステップＳ１０８）。
【0093】
ＶＣＯ部１５０は、電圧信号が示す電圧に応じた周波数の出力クロック信号を生成する（ステップＳ１０９）。ＶＣＯ部１５０は、分周部１１０Ｂに出力クロック信号をフィードバックする（ステップＳ１１０）と共に、出力クロック信号を出力部１９２に送出する。
【0094】
出力部１９２は、出力クロック信号を出力する（ステップＳ１１１）。
【0095】
図１１は、本開示の実施形態に係る位相同期装置の加算処理の動作を表すフローチャートである。
【0096】
以下では、本開示の第２の実施形態に係る位相同期装置１００の動作について、図１１を使用して説明する。
【0097】
図１１に示す例では、まず、補正判定部１７０が、非主要部分の値と乱数値とを比較する（ステップＳ１２１）。
【0098】
非主要部分が乱数値以下である場合（ステップＳ１２２においてＹＥＳ）、加算部１８０は、位相の比較の結果が示す値の所定値以上の部分である主要部分に所定値を加算する（ステップＳ１２３）。
【0099】
非主要部分が乱数値よりも大きい場合（ステップＳ１２２においてＮＯ）、位相同期装置１００は、ステップＳ１２３の動作を行わない。
【0100】
＜効果＞
以上で説明した本実施形態には、第２の実施形態の効果と同じ効果がある。その理由は、第２の実施形態の効果が生じる理由と同じである。
以上で説明した本実施形態には、第２の実施形態の効果と同じ効果がある。その理由は、第２の実施形態の効果が生じる理由と同じである。
【0101】
＜他の実施形態＞
本開示の実施形態に係る位相同期回路及び位相同期装置は、メモリにロードされたプログラムを実行するプロセッサを含むコンピュータによって実現することができる。本開示の実施形態に係る位相同期回路及び位相同期装置は、回路等の専用のハードウェアによって実現することもできる。本開示の実施形態に係る位相同期回路及び位相同期装置は、前述のコンピュータと回路等の専用のハードウェアとの組み合わせによって実現することもできる。以下では、位相同期回路を、位相同期装置とも表記する。
本開示の実施形態に係る位相同期回路及び位相同期装置は、メモリにロードされたプログラムを実行するプロセッサを含むコンピュータによって実現することができる。本開示の実施形態に係る位相同期回路及び位相同期装置は、回路等の専用のハードウェアによって実現することもできる。本開示の実施形態に係る位相同期回路及び位相同期装置は、前述のコンピュータと回路等の専用のハードウェアとの組み合わせによって実現することもできる。以下では、位相同期回路を、位相同期装置とも表記する。
【0102】
図１２は、本開示の実施形態に係る位相同期装置を実現することができる、コンピュータ１０００のハードウェア構成の一例を表す図である。図１２に示す例では、コンピュータ１０００は、プロセッサ１００１と、メモリ１００２と、記憶装置１００３と、Ｉ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）インタフェース１００４とを含む。また、コンピュータ１０００は、記憶媒体１００５にアクセスすることができる。メモリ１００２と記憶装置１００３は、例えば、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ハードディスクなどの記憶装置である。記憶媒体１００５は、例えば、ＲＡＭ、ハードディスクなどの記憶装置、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、可搬記憶媒体である。記憶装置１００３が記憶媒体１００５であってもよい。プロセッサ１００１は、メモリ１００２と、記憶装置１００３に対して、データやプログラムの読み出しと書き込みを行うことができる。プロセッサ１００１は、Ｉ／Ｏインタフェース１００４を介して、他の装置にアクセスすることができる。プロセッサ１００１は、記憶媒体１００５にアクセスすることができる。記憶媒体１００５には、コンピュータ１０００を、本開示の実施形態に係る位相同期装置として動作させるプログラムが格納されている。
【0103】
プロセッサ１００１は、記憶媒体１００５に格納されている、コンピュータ１０００を、本開示の実施形態に係る位相同期装置として動作させるプログラムを、メモリ１００２にロードする。そして、プロセッサ１００１が、メモリ１００２にロードされたプログラムを実行することにより、コンピュータ１０００は、本開示の実施形態に係る位相同期装置として動作する。
【0104】
分周器１０、位相比較器２０、矩形波生成器３０、アナログＬＰＦ４０、ＶＣＯ５０、乱数発生器６０、補正判定器７０、加算器８０は、例えば、メモリ１００２にロードされたプログラムを実行するプロセッサ１００１によって実現できる。分周部１１０、位相比較部１２０、矩形波生成部１３０、アナログＬＰＦ部１４０、ＶＣＯ部１５０、乱数発生部１６０、補正判定部１７０、加算部１８０、受信部１９１、出力部１９２は、例えば、メモリ１００２にロードされたプログラムを実行するプロセッサ１００１によって実現できる。
【0105】
分周器１０、位相比較器２０、矩形波生成器３０、アナログＬＰＦ４０、ＶＣＯ５０、乱数発生器６０、補正判定器７０、加算器８０の一部又は全部は、それらの機能を実現する専用の回路によって実現できる。分周部１１０、位相比較部１２０、矩形波生成部１３０、アナログＬＰＦ部１４０、ＶＣＯ部１５０、乱数発生部１６０、補正判定部１７０、加算部１８０、受信部１９１、出力部１９２の一部又は全部は、それらの機能を実現する専用の回路によって実現できる。
【0106】
また、上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
【0107】
（付記１）
リファレンスクロック信号が分周された分周リファレンスクロック信号とフィードバックされた出力クロック信号が分周された出力分周信号との位相の比較を行う位相比較部と、
前記位相の比較の結果が示す値の所定値未満の部分である非主要部分の変動の範囲内の乱数値を生成する乱数生成部と、
前記非主要部分が前記乱数値よりも大きい場合、前記位相の比較の結果が示す前記値の所定値以上の部分である主要部分に前記所定値を加算し、前記非主要部分が前記乱数値以下である場合、前記位相の比較の結果の前記主要部分に前記所定値を加算しない、加算処理を行う加算部と、
デューティーを表す値として前記加算処理が行われた前記主要部分の値を用いて生成された矩形波を使用して生成された前記出力クロック信号を出力する出力部と、
を備える位相同期装置。
リファレンスクロック信号が分周された分周リファレンスクロック信号とフィードバックされた出力クロック信号が分周された出力分周信号との位相の比較を行う位相比較部と、
前記位相の比較の結果が示す値の所定値未満の部分である非主要部分の変動の範囲内の乱数値を生成する乱数生成部と、
前記非主要部分が前記乱数値よりも大きい場合、前記位相の比較の結果が示す前記値の所定値以上の部分である主要部分に前記所定値を加算し、前記非主要部分が前記乱数値以下である場合、前記位相の比較の結果の前記主要部分に前記所定値を加算しない、加算処理を行う加算部と、
デューティーを表す値として前記加算処理が行われた前記主要部分の値を用いて生成された矩形波を使用して生成された前記出力クロック信号を出力する出力部と、
を備える位相同期装置。
【0108】
（付記２）
前記位相比較部は、前記位相の比較の結果として、前記分周リファレンスクロック信号と前記出力分周信号との位相差を算出する
付記１に記載の位相同期装置。
前記位相比較部は、前記位相の比較の結果として、前記分周リファレンスクロック信号と前記出力分周信号との位相差を算出する
付記１に記載の位相同期装置。
【0109】
（付記３）
前記非主要部分は、前記位相差を表す値の前記所定値未満の部分であり、
前記主要部分は、前記位相差を表す値の前記所定値以上の部分である
付記２に記載の位相同期装置。
前記非主要部分は、前記位相差を表す値の前記所定値未満の部分であり、
前記主要部分は、前記位相差を表す値の前記所定値以上の部分である
付記２に記載の位相同期装置。
【0110】
（付記４）
前記非主要部分は、前記位相差を表す値を表すビット列の所定ビットよりも下位のビットが表す値であり、
前記主要部分は、前記位相差を表す値を表すビット列の前記所定ビットと当該所定ビットより上位のビットが表す値である
付記２に記載の位相同期装置。
前記非主要部分は、前記位相差を表す値を表すビット列の所定ビットよりも下位のビットが表す値であり、
前記主要部分は、前記位相差を表す値を表すビット列の前記所定ビットと当該所定ビットより上位のビットが表す値である
付記２に記載の位相同期装置。
【0111】
（付記５）
前記非主要部分は、前記位相差を表す値の１未満の部分であり、
前記主要部分は、前記位相差を表す値の整数の部分である
付記２に記載の位相同期装置。
前記非主要部分は、前記位相差を表す値の１未満の部分であり、
前記主要部分は、前記位相差を表す値の整数の部分である
付記２に記載の位相同期装置。
【0112】
（付記６）
前記加算処理が行われた前記主要部分の値を、前記デューティーを表す値として使用して、前記矩形波を生成する矩形波生成部
をさらに備える付記１又は２に記載の位相同期装置。
前記加算処理が行われた前記主要部分の値を、前記デューティーを表す値として使用して、前記矩形波を生成する矩形波生成部
をさらに備える付記１又は２に記載の位相同期装置。
【0113】
（付記７）
前記矩形波生成部は、前記加算処理が行われた前記主要部分の値を、前記矩形波の２つのレベルのうち高い方のレベルが継続する時間を表す値として使用して、前記矩形波を生成する
付記６に記載の位相同期装置。
前記矩形波生成部は、前記加算処理が行われた前記主要部分の値を、前記矩形波の２つのレベルのうち高い方のレベルが継続する時間を表す値として使用して、前記矩形波を生成する
付記６に記載の位相同期装置。
【0114】
（付記８）
前記リファレンスクロック信号を受信する受信部と、
前記リファレンスクロック信号を分周することによって前記分周リファレンスクロック信号を生成する第１分周部と、
前記フィードバックされた前記出力クロック信号を分周することによって前記出力分周信号を生成する第２分周部と、
前記非主要部分が前記乱数値以下であるか否かを判定する補正判定部と、
前記加算処理が行われた前記主要部分の値を、前記デューティーを表す値として使用して、前記矩形波を生成する矩形波生成部と、
前記矩形波に対してローパスフィルタを適用することによって、前記矩形波から電圧信号を生成するローパスフィルタ部と、
前記電圧信号が示す電圧に応じた周波数の前記出力クロック信号を生成する電圧制御発振部と、
をさらに備える付記１又は２に記載の位相同期装置。
前記リファレンスクロック信号を受信する受信部と、
前記リファレンスクロック信号を分周することによって前記分周リファレンスクロック信号を生成する第１分周部と、
前記フィードバックされた前記出力クロック信号を分周することによって前記出力分周信号を生成する第２分周部と、
前記非主要部分が前記乱数値以下であるか否かを判定する補正判定部と、
前記加算処理が行われた前記主要部分の値を、前記デューティーを表す値として使用して、前記矩形波を生成する矩形波生成部と、
前記矩形波に対してローパスフィルタを適用することによって、前記矩形波から電圧信号を生成するローパスフィルタ部と、
前記電圧信号が示す電圧に応じた周波数の前記出力クロック信号を生成する電圧制御発振部と、
をさらに備える付記１又は２に記載の位相同期装置。
【0115】
（付記９）
付記１又は２に記載の位相同期装置を含み、
前記位相同期装置は、ＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）受信機からのクロック信号を前記リファレンスクロック信号として受信し、
前記出力クロック信号をクロック信号として使用する
通信機器。
付記１又は２に記載の位相同期装置を含み、
前記位相同期装置は、ＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）受信機からのクロック信号を前記リファレンスクロック信号として受信し、
前記出力クロック信号をクロック信号として使用する
通信機器。
【0116】
（付記１０）
リファレンスクロック信号が分周された分周リファレンスクロック信号とフィードバックされた出力クロック信号が分周された出力分周信号との位相の比較を行い、
前記位相の比較の結果が示す値の所定値未満の部分である非主要部分の変動の範囲内の乱数値を生成し、
前記非主要部分が前記乱数値よりも大きい場合、前記位相の比較の結果が示す前記値の所定値以上の部分である主要部分に前記所定値を加算し、前記非主要部分が前記乱数値以下である場合、前記位相の比較の結果の前記主要部分に前記所定値を加算しない、加算処理を行い、
デューティーを表す値として前記加算処理が行われた前記主要部分の値を用いて生成された矩形波を使用して生成された前記出力クロック信号を出力する、
位相同期方法。
リファレンスクロック信号が分周された分周リファレンスクロック信号とフィードバックされた出力クロック信号が分周された出力分周信号との位相の比較を行い、
前記位相の比較の結果が示す値の所定値未満の部分である非主要部分の変動の範囲内の乱数値を生成し、
前記非主要部分が前記乱数値よりも大きい場合、前記位相の比較の結果が示す前記値の所定値以上の部分である主要部分に前記所定値を加算し、前記非主要部分が前記乱数値以下である場合、前記位相の比較の結果の前記主要部分に前記所定値を加算しない、加算処理を行い、
デューティーを表す値として前記加算処理が行われた前記主要部分の値を用いて生成された矩形波を使用して生成された前記出力クロック信号を出力する、
位相同期方法。
【0117】
（付記１１）
前記位相の比較の結果として、前記分周リファレンスクロック信号と前記出力分周信号との位相差を算出する
付記１０に記載の位相同期方法。
前記位相の比較の結果として、前記分周リファレンスクロック信号と前記出力分周信号との位相差を算出する
付記１０に記載の位相同期方法。
【0118】
（付記１２）
前記非主要部分は、前記位相差を表す値の前記所定値未満の部分であり、
前記主要部分は、前記位相差を表す値の前記所定値以上の部分である
付記１１に記載の位相同期方法。
前記非主要部分は、前記位相差を表す値の前記所定値未満の部分であり、
前記主要部分は、前記位相差を表す値の前記所定値以上の部分である
付記１１に記載の位相同期方法。
【0119】
（付記１３）
前記非主要部分は、前記位相差を表す値を表すビット列の所定ビットよりも下位のビットが表す値であり、
前記主要部分は、前記位相差を表す値を表すビット列の前記所定ビットと当該所定ビットより上位のビットが表す値である
付記１１に記載の位相同期方法。
前記非主要部分は、前記位相差を表す値を表すビット列の所定ビットよりも下位のビットが表す値であり、
前記主要部分は、前記位相差を表す値を表すビット列の前記所定ビットと当該所定ビットより上位のビットが表す値である
付記１１に記載の位相同期方法。
【0120】
（付記１４）
前記非主要部分は、前記位相差を表す値の１未満の部分であり、
前記主要部分は、前記位相差を表す値の整数の部分である
付記１１に記載の位相同期方法。
前記非主要部分は、前記位相差を表す値の１未満の部分であり、
前記主要部分は、前記位相差を表す値の整数の部分である
付記１１に記載の位相同期方法。
【0121】
（付記１５）
前記加算処理が行われた前記主要部分の値を、前記デューティーを表す値として使用して、前記矩形波を生成する
付記１０又は１１に記載の位相同期方法。
前記加算処理が行われた前記主要部分の値を、前記デューティーを表す値として使用して、前記矩形波を生成する
付記１０又は１１に記載の位相同期方法。
【0122】
（付記１６）
前記加算処理が行われた前記主要部分の値を、前記矩形波の２つのレベルのうち高い方のレベルが継続する時間を表す値として使用して、前記矩形波を生成する
付記１５に記載の位相同期方法。
前記加算処理が行われた前記主要部分の値を、前記矩形波の２つのレベルのうち高い方のレベルが継続する時間を表す値として使用して、前記矩形波を生成する
付記１５に記載の位相同期方法。
【0123】
（付記１７）
前記リファレンスクロック信号を受信し、
前記リファレンスクロック信号を分周することによって前記分周リファレンスクロック信号を生成し、
前記フィードバックされた前記出力クロック信号を分周することによって前記出力分周信号を生成し、
前記非主要部分が前記乱数値以下であるか否かを判定し、
前記加算処理が行われた前記主要部分の値を、前記デューティーを表す値として使用して、前記矩形波を生成し、
前記矩形波に対してローパスフィルタを適用することによって、前記矩形波から電圧信号を生成し、
前記電圧信号が示す電圧に応じた周波数の前記出力クロック信号を生成する、
付記１０又は１１に記載の位相同期方法。
前記リファレンスクロック信号を受信し、
前記リファレンスクロック信号を分周することによって前記分周リファレンスクロック信号を生成し、
前記フィードバックされた前記出力クロック信号を分周することによって前記出力分周信号を生成し、
前記非主要部分が前記乱数値以下であるか否かを判定し、
前記加算処理が行われた前記主要部分の値を、前記デューティーを表す値として使用して、前記矩形波を生成し、
前記矩形波に対してローパスフィルタを適用することによって、前記矩形波から電圧信号を生成し、
前記電圧信号が示す電圧に応じた周波数の前記出力クロック信号を生成する、
付記１０又は１１に記載の位相同期方法。
【0124】
（付記１８）
付記１０又は１１に記載の位相同期方法を含み、
前記位相同期方法は、ＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）受信機からのクロック信号を前記リファレンスクロック信号として受信し、
前記出力クロック信号をクロック信号として使用する
通信方法。
付記１０又は１１に記載の位相同期方法を含み、
前記位相同期方法は、ＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）受信機からのクロック信号を前記リファレンスクロック信号として受信し、
前記出力クロック信号をクロック信号として使用する
通信方法。
【0125】
以上、実施形態を参照して本開示を説明したが、本開示は上記実施形態に限定されるものではない。本開示の構成や詳細には、本開示のスコープ内で当業者が理解し得る様々な変更をすることができる。
【符号の説明】
【0126】
１ 分周器
２ 位相比較器
３ 矩形波生成器
４ アナログＬＰＦ
５ ＶＣＯ
１０ 分周器
２０ 位相比較器
３０ 矩形波生成器
４０ アナログＬＰＦ
５０ ＶＣＯ
６０ 乱数発生器
７０ 補正判定器
８０ 加算器
１００ 位相同期装置
１００Ａ 位相同期装置
１０１ ＧＰＳ受信機
１０２ 通信機器
１０３ デジタルＰＬＬ回路
１０４ 信号処理回路部
１１０ 分周部
１１０Ａ 分周部
１１０Ｂ 分周部
１２０ 位相比較部
１３０ 矩形波生成部
１４０ アナログＬＰＦ部
１５０ ＶＣＯ部
１６０ 乱数発生部
１７０ 補正判定部
１８０ 加算部
１９１ 受信部
１９２ 出力部
１０００ コンピュータ
１００１ プロセッサ
１００２ メモリ
１００３ 記憶装置
１００４ Ｉ／Ｏインタフェース
１００５ 記憶媒体
２ 位相比較器
３ 矩形波生成器
４ アナログＬＰＦ
５ ＶＣＯ
１０ 分周器
２０ 位相比較器
３０ 矩形波生成器
４０ アナログＬＰＦ
５０ ＶＣＯ
６０ 乱数発生器
７０ 補正判定器
８０ 加算器
１００ 位相同期装置
１００Ａ 位相同期装置
１０１ ＧＰＳ受信機
１０２ 通信機器
１０３ デジタルＰＬＬ回路
１０４ 信号処理回路部
１１０ 分周部
１１０Ａ 分周部
１１０Ｂ 分周部
１２０ 位相比較部
１３０ 矩形波生成部
１４０ アナログＬＰＦ部
１５０ ＶＣＯ部
１６０ 乱数発生部
１７０ 補正判定部
１８０ 加算部
１９１ 受信部
１９２ 出力部
１０００ コンピュータ
１００１ プロセッサ
１００２ メモリ
１００３ 記憶装置
１００４ Ｉ／Ｏインタフェース
１００５ 記憶媒体
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【手続補正書】
【提出日】2024-11-08
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
リファレンスクロック信号が分周された分周リファレンスクロック信号とフィードバックされた出力クロック信号が分周された出力分周信号との位相の比較を行う位相比較部と、
前記位相の比較の結果が示す値の所定値未満の部分である非主要部分の変動の範囲内の乱数値を生成する乱数生成部と、
前記非主要部分が前記乱数値よりも大きい場合、前記位相の比較の結果が示す前記値の前記所定値以上の部分である主要部分に前記所定値を加算し、前記非主要部分が前記乱数値以下である場合、前記位相の比較の結果の前記主要部分に前記所定値を加算しない、加算処理を行う加算部と、
デューティーを表す値として前記加算処理が行われた前記主要部分の値を用いて生成された矩形波を平滑化することによって得られる電圧の高さに応じた周波数の前記出力クロック信号を出力する出力部と、
を備え、
前記所定値は、前記位相の比較の結果が示す値において前記矩形波の生成に使用される部分の最小値であり、
前記デューティーは、前記矩形波の信号の値が、前記矩形波の信号が示す二値のうち高い方の値である状態が継続する時間を示す値である、
位相同期装置。
前記位相の比較の結果が示す値の所定値未満の部分である非主要部分の変動の範囲内の乱数値を生成する乱数生成部と、
前記非主要部分が前記乱数値よりも大きい場合、前記位相の比較の結果が示す前記値の前記所定値以上の部分である主要部分に前記所定値を加算し、前記非主要部分が前記乱数値以下である場合、前記位相の比較の結果の前記主要部分に前記所定値を加算しない、加算処理を行う加算部と、
デューティーを表す値として前記加算処理が行われた前記主要部分の値を用いて生成された矩形波を平滑化することによって得られる電圧の高さに応じた周波数の前記出力クロック信号を出力する出力部と、
を備え、
前記所定値は、前記位相の比較の結果が示す値において前記矩形波の生成に使用される部分の最小値であり、
前記デューティーは、前記矩形波の信号の値が、前記矩形波の信号が示す二値のうち高い方の値である状態が継続する時間を示す値である、
位相同期装置。
【請求項2】
前記位相比較部は、前記位相の比較の結果として、前記分周リファレンスクロック信号と前記出力分周信号との位相差を算出する
請求項１に記載の位相同期装置。
請求項１に記載の位相同期装置。
【請求項3】
前記非主要部分は、前記位相差を表す値の前記所定値未満の部分であり、
前記主要部分は、前記位相差を表す値の前記所定値以上の部分である
請求項２に記載の位相同期装置。
前記主要部分は、前記位相差を表す値の前記所定値以上の部分である
請求項２に記載の位相同期装置。
【請求項4】
前記非主要部分は、前記位相差を表す値を表すビット列の所定ビットよりも下位のビットが表す値であり、
前記主要部分は、前記位相差を表す値を表すビット列の前記所定ビットと当該所定ビットより上位のビットが表す値である
請求項２に記載の位相同期装置。
前記主要部分は、前記位相差を表す値を表すビット列の前記所定ビットと当該所定ビットより上位のビットが表す値である
請求項２に記載の位相同期装置。
【請求項5】
前記非主要部分は、前記位相差を表す値の１未満の部分であり、
前記主要部分は、前記位相差を表す値の整数の部分である
請求項２に記載の位相同期装置。
前記主要部分は、前記位相差を表す値の整数の部分である
請求項２に記載の位相同期装置。
【請求項6】
前記加算処理が行われた前記主要部分の値を、前記デューティーを表す値として使用して、前記矩形波を生成する矩形波生成部
をさらに備える請求項１又は２に記載の位相同期装置。
をさらに備える請求項１又は２に記載の位相同期装置。
【請求項7】
前記矩形波生成部は、前記加算処理が行われた前記主要部分の値を、前記矩形波の２つのレベルのうち高い方のレベルが継続する時間を表す値として使用して、前記矩形波を生成する
請求項６に記載の位相同期装置。
請求項６に記載の位相同期装置。
【請求項8】
前記リファレンスクロック信号を受信する受信部と、
前記リファレンスクロック信号を分周することによって前記分周リファレンスクロック信号を生成する第１分周部と、
前記フィードバックされた前記出力クロック信号を分周することによって前記出力分周信号を生成する第２分周部と、
前記非主要部分が前記乱数値以下であるか否かを判定する補正判定部と、
前記加算処理が行われた前記主要部分の値を、前記デューティーを表す値として使用して、前記矩形波を生成する矩形波生成部と、
前記矩形波に対してローパスフィルタを適用することによって、前記矩形波から電圧信号を生成するローパスフィルタ部と、
前記電圧信号が示す電圧に応じた周波数の前記出力クロック信号を生成する電圧制御発振部と、
をさらに備える請求項１又は２に記載の位相同期装置。
前記リファレンスクロック信号を分周することによって前記分周リファレンスクロック信号を生成する第１分周部と、
前記フィードバックされた前記出力クロック信号を分周することによって前記出力分周信号を生成する第２分周部と、
前記非主要部分が前記乱数値以下であるか否かを判定する補正判定部と、
前記加算処理が行われた前記主要部分の値を、前記デューティーを表す値として使用して、前記矩形波を生成する矩形波生成部と、
前記矩形波に対してローパスフィルタを適用することによって、前記矩形波から電圧信号を生成するローパスフィルタ部と、
前記電圧信号が示す電圧に応じた周波数の前記出力クロック信号を生成する電圧制御発振部と、
をさらに備える請求項１又は２に記載の位相同期装置。
【請求項9】
請求項１又は２に記載の位相同期装置を含み、
前記位相同期装置は、ＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）受信機からのクロック信号を前記リファレンスクロック信号として受信し、
前記出力クロック信号をクロック信号として使用する
通信機器。
前記位相同期装置は、ＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）受信機からのクロック信号を前記リファレンスクロック信号として受信し、
前記出力クロック信号をクロック信号として使用する
通信機器。
【請求項10】
リファレンスクロック信号が分周された分周リファレンスクロック信号とフィードバックされた出力クロック信号が分周された出力分周信号との位相の比較を行い、
前記位相の比較の結果が示す値の所定値未満の部分である非主要部分の変動の範囲内の乱数値を生成し、
前記非主要部分が前記乱数値よりも大きい場合、前記位相の比較の結果が示す前記値の前記所定値以上の部分である主要部分に前記所定値を加算し、前記非主要部分が前記乱数値以下である場合、前記位相の比較の結果の前記主要部分に前記所定値を加算しない、加算処理を行い、
デューティーを表す値として前記加算処理が行われた前記主要部分の値を用いて生成された矩形波を平滑化することによって得られる電圧の高さに応じた周波数の前記出力クロック信号を出力し、
前記所定値は、前記位相の比較の結果が示す値において前記矩形波の生成に使用される部分の最小値であり、
前記デューティーは、前記矩形波の信号の値が、前記矩形波の信号が示す二値のうち高い方の値である状態が継続する時間を示す値である、
位相同期方法。
前記位相の比較の結果が示す値の所定値未満の部分である非主要部分の変動の範囲内の乱数値を生成し、
前記非主要部分が前記乱数値よりも大きい場合、前記位相の比較の結果が示す前記値の前記所定値以上の部分である主要部分に前記所定値を加算し、前記非主要部分が前記乱数値以下である場合、前記位相の比較の結果の前記主要部分に前記所定値を加算しない、加算処理を行い、
デューティーを表す値として前記加算処理が行われた前記主要部分の値を用いて生成された矩形波を平滑化することによって得られる電圧の高さに応じた周波数の前記出力クロック信号を出力し、
前記所定値は、前記位相の比較の結果が示す値において前記矩形波の生成に使用される部分の最小値であり、
前記デューティーは、前記矩形波の信号の値が、前記矩形波の信号が示す二値のうち高い方の値である状態が継続する時間を示す値である、
位相同期方法。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】００６５
【補正方法】変更
【補正の内容】
【0065】
非主要部分が乱数値よりも大きい場合（ステップＳ１３においてＮＯ）、加算部１８０は、位相の比較の結果が示す値の所定値以上の部分である主要部分に所定値を加算する（ステップＳ１４）。非主要部分が乱数値以下である場合（ステップＳ１３においてＹＥＳ）、加算部１８０は、ステップＳ１４の動作を行わない。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】００９８
【補正方法】変更
【補正の内容】
【0098】
非主要部分が乱数値よりも大きい場合（ステップＳ１２２においてＮＯ）、加算部１８０は、位相の比較の結果が示す値の所定値以上の部分である主要部分に所定値を加算する（ステップＳ１２３）。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】００９９
【補正方法】変更
【補正の内容】
【0099】
非主要部分が乱数値以下である場合（ステップＳ１２２においてＹＥＳ）、位相同期装置１００は、ステップＳ１２３の動作を行わない。
【手続補正5】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正の内容】
【図7】
【手続補正6】
【補正対象書類名】図面
【補正対象項目名】図１１
【補正方法】変更
【補正の内容】
【図11】