特開 2025-31501 プリント回路基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025031501

(43)【公開日】2025-03-07

(54)【発明の名称】プリント回路基板

(51)【国際特許分類】

   H01L 23/12 20060101AFI20250228BHJP

   H01L 23/15 20060101ALI20250228BHJP

   H05K 3/46 20060101ALI20250228BHJP

【ＦＩ】

H01L23/12 B

H01L23/14 C

H05K3/46 Q

【審査請求】未請求

【請求項の数】15

【出願形態】ＯＬ

(21)【出願番号】P 2024064690

(22)【出願日】2024-04-12

(31)【優先権主張番号】10-2023-0111716

(32)【優先日】2023-08-25

(33)【優先権主張国・地域又は機関】KR

【公序良俗違反の表示】

（特許庁注：以下のものは登録商標）

１．ＢＬＵＥＴＯＯＴＨ

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(72)【発明者】

【氏名】李 承恩

(72)【発明者】

【氏名】金 起煥

【テーマコード（参考）】

5E316

【Ｆターム（参考）】

5E316AA32

5E316AA43

5E316BB02

5E316BB03

5E316BB04

5E316CC09

5E316CC10

5E316CC18

5E316CC32

5E316CC33

5E316CC34

5E316CC37

5E316CC38

5E316CC39

5E316DD17

5E316DD23

5E316DD24

5E316EE33

5E316FF07

5E316FF08

5E316FF09

5E316FF10

5E316FF13

5E316FF14

5E316GG15

5E316GG17

5E316GG22

5E316HH11

5E316HH31

5E316JJ13

5E316JJ24

5E316JJ25

5E316JJ26

(57)【要約】      （修正有）

【課題】ガラス層の適用により、反り制御に優れたプリント回路基板を提供する。
【解決手段】プリント回路基板１００Ａは、ガラス層１１１と、ガラス層の上面又は下面からガラス層の一部をそれぞれ貫通する複数のブラインドキャビティＣ１～Ｃ４と、複数のブラインドキャビティにそれぞれ配置された複数の受動素子１５１～１５４と、ガラス層及び複数の受動素子のそれぞれの少なくとも一部を覆い、複数のブラインドキャビティのそれぞれの少なくとも一部を充填する絶縁層１１２と、を含む。複数のブラインドキャビティのうち少なくとも２つは、互いに異なる深さを有する。
【選択図】図３

【特許請求の範囲】

【請求項1】

ガラス層と、
前記ガラス層の上面又は下面から前記ガラス層の一部をそれぞれ貫通する複数のブラインドキャビティと、
前記複数のブラインドキャビティにそれぞれ配置された複数の受動素子と、
前記ガラス層及び前記複数の受動素子のそれぞれの少なくとも一部を覆い、前記複数のブラインドキャビティのそれぞれの少なくとも一部を充填する絶縁層と、を含み、
前記複数のブラインドキャビティのうち少なくとも２つは、互いに異なる深さを有する、プリント回路基板。

【請求項2】

前記ガラス層の上面及び下面の間を貫通する貫通キャビティと、
前記貫通キャビティに配置された電子部品と、をさらに含み、
前記絶縁層は前記電子部品をさらに覆い、前記貫通キャビティの少なくとも一部をさらに充填する、請求項１に記載のプリント回路基板。

【請求項3】

前記電子部品は、前記複数の受動素子のそれぞれより厚い、請求項２に記載のプリント回路基板。

【請求項4】

前記複数の受動素子はそれぞれシリコンキャパシタを含み、
前記電子部品はセラミックキャパシタを含む、請求項３に記載のプリント回路基板。

【請求項5】

前記複数のブラインドキャビティは、前記ガラス層の上面から前記ガラス層の一部をそれぞれ貫通する第１ブラインドキャビティ及び第２ブラインドキャビティ、並びに前記ガラス層の下面から前記ガラス層の一部をそれぞれ貫通する第３ブラインドキャビティ及び第４ブラインドキャビティを含み、
前記複数の受動素子は、前記第１ブラインドキャビティ～前記第４ブラインドキャビティにそれぞれ配置された第１受動素子～第４受動素子を含む、請求項２に記載のプリント回路基板。

【請求項6】

厚さ方向を基準に、
前記第１ブラインドキャビティ及び前記第３ブラインドキャビティは互いに少なくとも一部が重なり、
前記第２ブラインドキャビティ及び前記第４ブラインドキャビティは互いに少なくとも一部が重なる、請求項５に記載のプリント回路基板。

【請求項7】

前記第１ブラインドキャビティ及び前記第２ブラインドキャビティの底面上に配置された第１配線層と、
前記第３ブラインドキャビティ及び前記第４ブラインドキャビティの底面上に配置された第２配線層と、
前記ガラス層の上面及び下面上にそれぞれ配置された第３配線層及び第４配線層と、
前記絶縁層の上面及び下面上にそれぞれ配置された第５配線層及び第６配線層と、
前記第１ブラインドキャビティ及び前記第３ブラインドキャビティの間と前記第２ブラインドキャビティ及び前記第４ブラインドキャビティの間で前記ガラス層を貫通し、前記第１配線層及び前記第２配線層のそれぞれの少なくとも一部を互いに連結する第１ビア層と、
前記ガラス層の上面及び下面の間を貫通し、前記第３配線層及び前記第４配線層のそれぞれの少なくとも一部を互いに連結する第２ビア層と、
前記絶縁層の上側の一部を貫通し、前記第３配線層及び前記第５配線層のそれぞれの少なくとも一部を互いに連結する第３ビア層と、
前記絶縁層の下側の一部を貫通し、前記第４配線層及び前記第６配線層のそれぞれの少なくとも一部を互いに連結する第４ビア層と、をさらに含む、請求項６に記載のプリント回路基板。

【請求項8】

前記第１受動素子～前記第４受動素子はそれぞれシリコン貫通ビアを含み、
前記第１受動素子～前記第４受動素子のそれぞれのシリコン貫通ビアは、それぞれ第１電気連結金属を介して前記第１配線層及び前記第２配線層のそれぞれの少なくとも一部と連結された、請求項７に記載のプリント回路基板。

【請求項9】

前記第１配線層～前記第４配線層のそれぞれと前記ガラス層の間に配置された絶縁材と、
前記絶縁材を貫通し、前記第１配線層～前記第４配線層と前記第１ビア層及び前記第２ビア層のそれぞれの少なくとも一部を互いに連結する第５ビア層と、をさらに含む、請求項７に記載のプリント回路基板。

【請求項10】

前記絶縁材は、前記第１ブラインドキャビティ～前記第４ブラインドキャビティ及び前記貫通キャビティのそれぞれの壁面上に延びて配置された、請求項９に記載のプリント回路基板。

【請求項11】

前記絶縁層の上面及び下面上にそれぞれ配置された第１ビルドアップ絶縁層及び第２ビルドアップ絶縁層と、
前記第１ビルドアップ絶縁層の上面上に配置された第１ビルドアップ配線層と、
前記第２ビルドアップ絶縁層の下面上に配置された第２ビルドアップ配線層と、
前記第１ビルドアップ絶縁層を貫通し、前記第５配線層及び前記第１ビルドアップ配線層のそれぞれの少なくとも一部を互いに連結する第１ビルドアップビア層と、
前記第２ビルドアップ絶縁層を貫通し、前記第６配線層及び前記第２ビルドアップ配線層のそれぞれの少なくとも一部を互いに連結する第２ビルドアップビア層と、
前記第１ビルドアップ絶縁層の上面上に配置され、前記第１ビルドアップ配線層の少なくとも一部を覆う第１レジスト層と、
前記第２ビルドアップ絶縁層の下面上に配置され、前記第２ビルドアップ配線層の少なくとも一部を覆う第２レジスト層と、
前記第１レジスト層上に配置され、第２電気連結金属を介して前記第１ビルドアップ配線層と連結された半導体チップと、をさらに含む、請求項７に記載のプリント回路基板。

【請求項12】

前記ガラス層は板ガラス（ｐｌａｔｅ ｇｌａｓｓ）を含む、請求項１に記載のプリント回路基板。

【請求項13】

ガラス層と、
前記ガラス層の上面又は下面から前記ガラス層の一部を貫通するブラインドキャビティと、
前記ガラス層の上面及び下面の間を貫通する貫通キャビティと、
前記ブラインドキャビティに配置された受動素子と、
前記貫通キャビティに配置された電子部品と、
前記ガラス層と前記受動素子と前記電子部品のそれぞれの少なくとも一部を覆い、前記ブラインドキャビティ及び前記貫通キャビティのそれぞれの少なくとも一部を充填する絶縁層と、を含む、プリント回路基板。

【請求項14】

前記受動素子はシリコンキャパシタを含み、
前記電子部品はセラミックキャパシタを含む、請求項１３に記載のプリント回路基板。

【請求項15】

前記ブラインドキャビティの底面上に配置された第１配線層と、
前記ガラス層の上面及び下面上にそれぞれ配置された第３配線層及び第４配線層と、
前記絶縁層の上面及び下面上にそれぞれ配置された第１ビルドアップ絶縁層及び第２ビルドアップ絶縁層と、
前記第１ビルドアップ絶縁層の上面上に配置された第１ビルドアップ配線層と、
前記第２ビルドアップ絶縁層の下面上に配置された第２ビルドアップ配線層と、
前記第１ビルドアップ絶縁層の上面上に配置され、前記第１ビルドアップ配線層の少なくとも一部を覆う第１レジスト層と、
前記第２ビルドアップ絶縁層の下面上に配置され、前記第２ビルドアップ配線層の少なくとも一部を覆う第２レジスト層と、
前記第１レジスト層上に配置され、電気連結金属を介して前記第１ビルドアップ配線層と連結された半導体チップと、をさらに含む、請求項１４に記載のプリント回路基板。

【発明の詳細な説明】

【技術分野】

【0001】

本発明はプリント回路基板に関する。

【背景技術】

【0002】

半導体の高性能化に伴い、パッケージ基板のサイズは絶えず増加しており、大面積基板の反り（ｗａｒｐａｇｅ）を減少させるためにコアの厚さは持続的に増加している。最近は、コアに形成される貫通ビアのピッチを減少させるための目的でコアの厚さを薄くすることが求められているため、ガラスコアを適用することが考えられている。ガラスコアが適用される高性能半導体の場合、電力効率及びパワーインテグリティ特性などを改善するために受動素子の内蔵が必要であり、性能向上のためにはセラミックキャパシタやシリコンキャパシタのような様々な種類の受動素子が必要となり得る。

【発明の概要】

【発明が解決しようとする課題】

【0003】

本発明の様々な目的のうち一つは、ガラス層の適用により、反り制御に優れたプリント回路基板を提供することである。

【0004】

本発明の様々な目的のうち他の一つは、ガラス層に様々な種類の受動素子を埋め込むことができるプリント回路基板を提供することである。

【0005】

本発明の様々な目的のうち、さらに他の一つは、キャパシタンスの増加、寄生インダクタンス（ＥＳＬ）の減少、パワー経路の減少などが可能なプリント回路基板を提供することである。

【課題を解決するための手段】

【0006】

本発明を通じて提案するいくつかの解決手段の一つは、基板のコア層として適用されるガラス層に様々な深さのブラインドキャビティを形成し、必要に応じて、貫通キャビティをさらに形成し、ブラインドキャビティ及び貫通キャビティに様々な種類のキャパシタを含む受動素子や電子部品をそれぞれ配置して埋め込むことである。

【0007】

例えば、一例によるプリント回路基板は、ガラス層と、上記ガラス層の上面又は下面から上記ガラス層の一部をそれぞれ貫通する複数のブラインドキャビティと、上記複数のブラインドキャビティにそれぞれ配置された複数の受動素子と、上記ガラス層及び上記複数の受動素子のそれぞれの少なくとも一部を覆い、上記複数のブラインドキャビティのそれぞれの少なくとも一部を充填する絶縁層と、を含み、上記複数のブラインドキャビティのうち少なくとも２つは、互いに異なる深さを有するものであってもよい。

【0008】

例えば、一例によるプリント回路基板は、ガラス層と、上記ガラス層の上面又は下面から上記ガラス層の一部を貫通するブラインドキャビティと、上記ガラス層の上面及び下面の間を貫通する貫通キャビティと、上記ブラインドキャビティに配置された受動素子と、上記貫通キャビティに配置された電子部品と、上記ガラス層と上記受動素子と上記電子部品の少なくとも一部を覆い、上記ブラインドキャビティと上記貫通キャビティのそれぞれの少なくとも一部を充填する絶縁層と、を含むものであってもよい。

【発明の効果】

【0009】

本発明の様々な効果のうち一効果として、ガラス層の適用により、反り制御に優れたプリント回路基板を提供することができる。

【0010】

本発明の様々な効果のうち他の一効果として、ガラス層に様々な種類の受動素子を埋め込むことができるプリント回路基板を提供することができる。

【0011】

本発明の様々な効果のうち、さらに他の一効果として、キャパシタンスの増加、寄生インダクタンス（ＥＳＬ）の減少、パワー経路の減少などが可能なプリント回路基板を提供することができる。

【図面の簡単な説明】

【0012】

【図1】電子機器システムの例を概略的に示すブロック図である。

【図2】電子機器の一例を概略的に示す斜視図である。

【図3】プリント回路基板の一例を概略的に示す断面図である。

【図4】図３のプリント回路基板の変形例を概略的に示す断面図である。

【図5a】図３のプリント回路基板の製造の一例を概略的に示す工程断面図である。

【図5b】図３のプリント回路基板の製造の一例を概略的に示す工程断面図である。

【図5c】図３のプリント回路基板の製造の一例を概略的に示す工程断面図である。

【図5d】図３のプリント回路基板の製造の一例を概略的に示す工程断面図である。

【図5e】図３のプリント回路基板の製造の一例を概略的に示す工程断面図である。

【図5f】図３のプリント回路基板の製造の一例を概略的に示す工程断面図である。

【図5g】図３のプリント回路基板の製造の一例を概略的に示す工程断面図である。

【図6】プリント回路基板の他の一例を概略的に示す断面図である。

【図7】図６のプリント回路基板の変形例を概略的に示す断面図である。

【図8a】図６のプリント回路基板の製造の一例を概略的に示す工程断面図である。

【図8b】図６のプリント回路基板の製造の一例を概略的に示す工程断面図である。

【図8c】図６のプリント回路基板の製造の一例を概略的に示す工程断面図である。

【図8d】図６のプリント回路基板の製造の一例を概略的に示す工程断面図である。

【図8e】図６のプリント回路基板の製造の一例を概略的に示す工程断面図である。

【図8f】図６のプリント回路基板の製造の一例を概略的に示す工程断面図である。

【図8g】図６のプリント回路基板の製造の一例を概略的に示す工程断面図である。

【図8h】図６のプリント回路基板の製造の一例を概略的に示す工程断面図である。

【図9】プリント回路基板の他の一例を概略的に示す断面図である。

【図10】図９のプリント回路基板の変形例を概略的に示す断面図である。

【図11a】図９のプリント回路基板の製造の一例を概略的に示す工程断面図である。

【図11b】図９のプリント回路基板の製造の一例を概略的に示す工程断面図である。

【図11c】図９のプリント回路基板の製造の一例を概略的に示す工程断面図である。

【図11d】図９のプリント回路基板の製造の一例を概略的に示す工程断面図である。

【図11e】図９のプリント回路基板の製造の一例を概略的に示す工程断面図である。

【図11f】図９のプリント回路基板の製造の一例を概略的に示す工程断面図である。

【図11g】図９のプリント回路基板の製造の一例を概略的に示す工程断面図である。

【図11h】図９のプリント回路基板の製造の一例を概略的に示す工程断面図である。

【発明を実施するための形態】

【0013】

以下、添付の図面を参照して本発明について説明する。図面における要素の形状及びサイズなどは、より明確な説明のために誇張又は縮小することができる。

【0014】

電子機器
図１は、電子機器システムの例を概略的に示すブロック図である。

【0015】

図面を参照すると、電子機器１０００はメインボード１０１０を収容する。メインボード１０１０には、チップ関連部品１０２０、ネットワーク関連部品１０３０、及びその他の部品１０４０などが物理的及び／又は電気的に連結されている。これらは後述する他の電子部品とも結合して様々な信号ライン１０９０を形成する。

【0016】

チップ関連部品１０２０としては、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリなどのメモリチップ；セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラなどのアプリケーションプロセッサチップ；アナログ－デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ＩＣ）などのロジックチップなどが含まれるが、これらに限定されるものではなく、これら以外にもその他の異なる形態のチップ関連電子部品が含まれてもよいことは言うまでもない。また、これらのチップ関連部品１０２０を互いに組み合わせてもよいことは勿論である。チップ関連部品１０２０は、上述したチップや電子部品を含むパッケージ形態であってもよい。

【0017】

ネットワーク関連部品１０３０としては、Ｗｉ－Ｆｉ（ＩＥＥＥ ８０２．１１ファミリなど）、ＷｉＭＡＸ（ＩＥＥＥ ８０２．１６ファミリなど）、ＩＥＥＥ ８０２．２０、ＬＴＥ（ｌｏｎｇ ｔｅｒｍ ｅｖｏｌｕｔｉｏｎ）、Ｅｖ－ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ、ＧＰＳ、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ、３Ｇ、４Ｇ、５Ｇ、及びそれ以降のものとして指定された任意の他の無線及び有線プロトコルが含まれるが、これらに限定されるものではなく、これら以外にも、その他の異なる多数の無線又は有線標準やプロトコルのうち任意のものが含まれてもよい。また、ネットワーク関連部品１０３０をチップ関連部品１０２０と併せて互いに組み合わせてもよいことは言うまでもない。

【0018】

その他の部品１０４０としては、高周波インダクタ、フェライトインダクタ、パワーインダクタ、フェライトビーズ、ＬＴＣＣ（ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ－Ｆｉｒｉｎｇ Ｃｅｒａｍｉｃｓ）、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）フィルタ、ＭＬＣＣ（Ｍｕｌｔｉ－Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃｏｎｄｅｎｓｅｒ）などが含まれる。但し、これらに限定されるものではなく、これら以外にも、その他の異なる様々な用途のために使用されるチップ部品形態の受動素子などが含まれてもよい。また、その他の部品１０４０をチップ関連部品１０２０及び／又はネットワーク関連部品１０３０と互いに組み合わせてもよいことは言うまでもない。

【0019】

電子機器１０００の種類に応じて、電子機器１０００は、メインボード１０１０に物理的及び／又は電気的に連結されているか又はされていない他の電子部品を含むことができる。他の電子部品の例としては、カメラモジュール１０５０、アンテナモジュール１０６０、ディスプレイ１０７０、バッテリ１０８０などがある。但し、これらに限定されるものではなく、オーディオコーデック、ビデオコーデック、電力増幅器、羅針盤、加速度計、ジャイロスコープ、スピーカ、大容量記憶装置（例えば、ハードディスクドライブ）、ＣＤ（ｃｏｍｐａｃｔ ｄｉｓｋ）、ＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｋ）などであってもよい。これら以外にも、電子機器１０００の種類に応じて様々な用途のために使用されるその他の電子部品などが含まれてもよいことは言うまでもない。

【0020】

電子機器１０００は、スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）、個人用情報端末機（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、デジタルビデオカメラ（ｄｉｇｉｔａｌ ｖｉｄｅｏ ｃａｍｅｒａ）、デジタルスチルカメラ（ｄｉｇｉｔａｌ ｓｔｉｌｌ ｃａｍｅｒａ）、ネットワークシステム（ｎｅｔｗｏｒｋ ｓｙｓｔｅｍ）、コンピュータ（ｃｏｍｐｕｔｅｒ）、モニタ（ｍｏｎｉｔｏｒ）、タブレット（ｔａｂｌｅｔ）、ラップトップ（ｌａｐｔｏｐ）、ネットブック（ｎｅｔｂｏｏｋ）、テレビ（ｔｅｌｅｖｉｓｉｏｎ）、ビデオゲーム（ｖｉｄｅｏ ｇａｍｅ）、スマートウォッチ（ｓｍａｒｔ ｗａｔｃｈ）、オートモーティブ（Ａｕｔｏｍｏｔｉｖｅ）などであってもよい。但し、これらに限定されるものではなく、これら以外にも、データを処理する任意の他の電子機器であってもよいことは言うまでもない。

【0021】

図２は、電子機器の一例を概略的に示す斜視図である。

【0022】

図面を参照すると、電子機器は、例えば、スマートフォン１１００であってもよい。スマートフォン１１００の内部には、マザーボード１１１０が収容されており、このようなマザーボード１１１０には、様々な部品１１２０が物理的及び／又は電気的に連結されている。また、カメラモジュール１１３０及び／又はスピーカ１１４０のようにマザーボード１１１０に物理的及び／又は電気的に連結されているか又はされていない他の部品が内部に収容されている。部品１１２０の一部は、上述したチップ関連部品であってもよく、例えば、部品パッケージ１１２１であってもよいが、これに限定されるものではない。部品パッケージ１１２１は、能動部品及び／又は受動部品を含む電子部品が表面実装配置されたプリント回路基板の形態であってもよい。あるいは、部品パッケージ１１２１は、能動部品及び／又は受動部品が内蔵されたプリント回路基板の形態であってもよい。一方、電子機器は必ずしもスマートフォン１１００に限定されるものではなく、上述したように他の電子機器であってもよいことは言うまでもない。

【0023】

プリント回路基板
図３は、プリント回路基板の一例を概略的に示す断面図である。

【0024】

図面を参照すると、一例によるプリント回路基板１００Ａは、ガラス層１１１、ガラス層１１１の上面又は下面からガラス層１１１の一部をそれぞれ貫通する第１～第４ブラインドキャビティＣ１、Ｃ２、Ｃ３、Ｃ４、第１～第４ブラインドキャビティＣ１、Ｃ２、Ｃ３、Ｃ４のそれぞれに配置された第１～第４受動素子１５１、１５２、１５３、１５４、ガラス層１１１の上面及び下面の間を貫通する貫通キャビティＨ、貫通キャビティＨに配置された電子部品１５５、及びガラス層１１１と第１～第４受動素子１５１、１５２、１５３、１５４と電子部品１５５のそれぞれの少なくとも一部を覆い、第１～第４ブラインドキャビティＣ１、Ｃ２、Ｃ３、Ｃ４のそれぞれの少なくとも一部を充填する絶縁層１１２を含むことができる。第１～第４ブラインドキャビティＣ１、Ｃ２、Ｃ３、Ｃ４のうち少なくとも２つは互いに異なる深さを有することができる。厚さ方向を基準に、第１及び第３ブラインドキャビティＣ１、Ｃ３は互いに少なくとも一部が重なることができ、第２及び第４ブラインドキャビティＣ２、Ｃ４は互いに少なくとも一部が重なることができる。電子部品１５５は、第１～第４受動素子１５１、１５２、１５３、１５４のそれぞれより厚くてもよい。例えば、電子部品１５５は高容量のセラミックキャパシタを含むことができ、第１～第４受動素子１５１、１５２、１５３、１５４はそれぞれ寄生インダクタンス（ＥＳＬ）の低いシリコンキャパシタを含むことができる。

【0025】

このように、一例によるプリント回路基板１００Ａは、ガラス層１１１をコア層として含むことができるため、様々な状況でも反り制御が容易であり得る。また、ガラス層１１１に様々な深さの第１～第４ブラインドキャビティＣ１、Ｃ２、Ｃ３、Ｃ４を形成することができ、このような様々な深さの第１～第４ブラインドキャビティＣ１、Ｃ２、Ｃ３、Ｃ４に第１～第４受動素子１５１、１５２、１５３、１５４を適宜配置することができ、必要に応じて、貫通キャビティＨをさらに形成することができ、貫通キャビティＨに電子部品１５５を配置することができる。このとき、第１～第４受動素子１５１、１５２、１５３、１５４と電子部品１５５は様々な種類のキャパシタを含むことができる。したがって、基板内の様々な位置に様々な種類のキャパシタを配置することができるため、電力効率を改善することができ、信号完全性（ＳＩ）及びパワー完全性（ＰＩ）の特性を改善することができる。また、第１及び第３受動素子１５１、１５３を互いに並列に連結することができ、第２及び第４受動素子１５２、１５４を並列に連結することができる。したがって、キャパシタンスの増加、寄生インダクタンス（ＥＳＬ）の減少、パワー経路の減少などの効果を有することができる。

【0026】

一方、一例によるプリント回路基板１００Ａは、第１及び第２ブラインドキャビティＣ１、Ｃ２の底面上に配置された第１配線層１２１、第３及び第４ブラインドキャビティＣ３、Ｃ４の底面上に配置された第２配線層１２２、ガラス層１１１の上面及び下面上にそれぞれ配置された第３及び第４配線層１２３、１２４、絶縁層１１２の上面及び下面上にそれぞれ配置された第５及び第６配線層１２５、１２６、第１及び第３ブラインドキャビティＣ１、Ｃ３の間と第２及び第４ブラインドキャビティＣ２、Ｃ４の間でガラス層１１１を貫通する第１ビア層１３１、ガラス層１１１の上面及び下面の間を貫通する第２ビア層１３２、絶縁層１１２の上側の一部を貫通する第３ビア層１３３、及び絶縁層１１２の下側の一部を貫通する第４ビア層１３４をさらに含むことができる。第１～第４受動素子１５１、１５２、１５３、１５４はそれぞれシリコン貫通ビアｖを含むことができ、第１～第４受動素子１５１、１５２、１５３、１５４のそれぞれのシリコン貫通ビアｖは、第１電気連結金属１６０を介して第１及び第２配線層１２１、１２２のそれぞれの少なくとも一部と連結されることができる。第１～第４受動素子１５１、１５２、１５３、１５４はそれぞれ接続パッドｐを有することができ、第１～第４受動素子１５１、１５２、１５３、１５４のそれぞれの接続パッドｐは、第３及び第４ビア層１３３、１３４のそれぞれの少なくとも一部を介して第５及び第６配線層１２５、１２６のそれぞれの少なくとも一部と連結されることができる。電子部品１５５は外部電極Ｐを有することができ、電子部品１５５の外部電極Ｐは、第３及び第４ビア層１３３、１３４のそれぞれの少なくとも一部を介して第５及び第６配線層１２５、１２６のそれぞれの少なくとも一部と連結されることができる。

【0027】

このように、一例によるプリント回路基板１００Ａは、第１～第４ブラインドキャビティＣ１、Ｃ２、Ｃ３、Ｃ４のそれぞれの底面に第１及び第２配線層１２１、１２２が配置されることができ、第１～第４受動素子１５１、１５２、１５３、１５４が第１及び第２配線層１２１、１２２とそれぞれ連結されることができる。また、第１～第４受動素子１５１、１５２、１５３、１５４はそれぞれシリコン貫通ビアｖを含むことができる。したがって、シリコンキャパシタの間の並列連結をより容易に実現することができる。また、第１～第４受動素子１５１、１５２、１５３、１５４及び電子部品１５５をより容易に基板内の第１～第６配線層１２１、１２２、１２３、１２４、１２５、１２６と電気的に連結することができる。したがって、電力効率をより効果的に改善することができ、信号完全性（ＳＩ）及びパワー完全性（ＰＩ）の特性をより効果的に改善することができる。また、キャパシタンスの増加、寄生インダクタンス（ＥＳＬ）の減少、パワー経路の減少などをより効果的に実現することができる。

【0028】

以下では、図面を参照して一例によるプリント回路基板１００Ａの構成要素についてより詳細に説明する。

【0029】

ガラス層１１１は、非結晶質固体であるガラスを含むことができる。ガラスは、例えば、純粋な二酸化ケイ素（約１００％のＳｉＯ_２）、ソーダ石灰ガラス、ホウケイ酸塩ガラス、アルミノケイ酸塩ガラス（ａｌｕｍｉｎｏ－ｓｉｌｉｃａｔｅ ｇｌａｓｓ）などを含むことができる。但し、これに限定されるものではなく、代替的なガラス材料である、例えば、フッ素ガラス、リン酸ガラス、カルコゲンガラスなども材料として使用することができる。また、特定の物理的特性を有するガラスを形成するために、その他の添加剤をさらに含むこともできる。このような添加剤は、炭酸カルシウム（例えば、石灰）及び炭酸ナトリウム（例えば、ソーダ）だけでなく、マグネシウム、カルシウム、マンガン、アルミニウム、鉛、ホウ素、鉄、クロム、カリウム、硫黄及びアンチモンと、このような元素、並びに他の元素の炭酸塩及び／又は酸化物を含むことができる。ガラス層１１１は、ガラス繊維（Ｇｌａｓｓ Ｆｉｂｅｒ、Ｇｌａｓｓ Ｃｌｏｔｈ、Ｇｌａｓｓ Ｆａｂｒｉｃ）などを含む有機絶縁材料、例えば、ＣＣＬ（Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ）、ＰＰＧ（Ｐｒｅｐｒｅｇ）などとは区別される層であってもよい。例えば、ガラス層１１１は板ガラス（ｐｌａｔｅ ｇｌａｓｓ）を含むことができる。

【0030】

絶縁層１１２は絶縁物質を含むことができる。絶縁物質は、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、又は樹脂と共に無機フィラー、有機フィラー、及び／又はガラス繊維（Ｇｌａｓｓ Ｆｉｂｅｒ、Ｇｌａｓｓ Ｃｌｏｔｈ、Ｇｌａｓｓ Ｆａｂｒｉｃ）を含む材料を含むことができる。例えば、絶縁物質はＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ）、ＰＰＧ（Ｐｒｅｐｒｅｇ）などの非感光性絶縁材であってもよいが、これに限定されるものではなく、それ以外にも他の高分子素材が用いられてもよい。また、絶縁物質は、ＰＩＤ（Ｐｈｏｔｏ Ｉｍａｇｅａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ）などの感光性絶縁材であってもよい。絶縁層１１２は複数の層を含むことができるが、これらは硬化後の境界が不明瞭な場合がある。

【0031】

第１～第６配線層１２１、１２２、１２３、１２４、１２５、１２６はそれぞれ金属物質を含むことができる。金属物質は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、及び／又はこれらの合金などを含むことができる。好ましくは、銅（Ｃｕ）を含むことができるが、これに限定されるものではない。第１～第６配線層１２１、１２２、１２３、１２４、１２５、１２６は、それぞれ設計デザインに応じて様々な機能を行うことができる。例えば、信号パターン、パワーパターン、グランドパターンなどを含むことができる。これらのパターンはそれぞれライン、プレーン、パッドなど様々な形態を有することができる。第１～第６配線層１２１、１２２、１２３、１２４、１２５、１２６は、それぞれ無電解めっき層（又は化学銅）及び電解めっき層（又は電気銅）を含むことができる。あるいは、金属箔（又は銅箔）及び電解めっき層（又は電気銅）を含むことができる。あるいは、金属箔（又は銅箔）、無電解めっき層（又は化学銅）及び電解めっき層（又は電気銅）を含むことができる。無電解めっき層（又は化学銅）の代わりにスパッタリング層を含んでもよく、必要に応じて無電解めっき層（又は化学銅）及びスパッタリング層の両方を含んでもよい。

【0032】

第１及び第２ビア層１３１、１３２は金属物質を含むことができる。金属物質は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、及び／又はこれらの合金などを含むことができる。好ましくは、銅（Ｃｕ）を含むことができるが、これに限定されるものではない。第１及び第２ビア層１３１、１３２はガラス貫通ビアを含むことができる。例えば、第１ビア層１３１のガラス貫通ビアは、めっきにより、ガラス層１１１を貫通する第１貫通孔１３１ｖを上述の金属物質で充填して形成されたＰＴＨ（Ｐｌａｔｅｄ Ｔｈｒｏｕｇｈ Ｈｏｌｅ）を含むことができる。第２ビア層１３２のガラス貫通ビアは、ガラス層１１１を貫通する第２貫通孔１３２ｖの壁面に上述の金属物質がめっきによりコンフォーマルに形成され、その内部に絶縁材が充填されたＰＴＨ（Ｐｌａｔｅｄ Ｔｈｒｏｕｇｈ Ｈｏｌｅ）を含むことができる。第１及び第２ビア層１３１、１３２は、ガラス貫通ビアが当該層の設計デザインに応じて様々な機能を行うことができる。例えば、グランドビア、パワービア、信号ビアなどを含むことができる。第１及び第２ビア層１３１、１３２は、無電解めっき層（又は化学銅）及び電解めっき層（又は電気銅）を含むことができるが、これらに限定されるものではない。無電解めっき層の代わりにスパッタリング層が形成されてもよく、必要に応じて、無電解めっき層（又は化学銅）及びスパッタリング層の両方を含んでもよい。

【0033】

第３及び第４ビア層１３３、１３４はそれぞれ金属物質を含むことができる。金属物質は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、及び／又はこれらの合金などを含むことができる。好ましくは、銅（Ｃｕ）を含むことができるが、これに限定されるものではない。第３及び第４ビア層１３３、１３４はそれぞれマイクロビアを含むことができる。マイクロビアは、ビアホールを充填するフィルドビア（ｆｉｌｌｅｄ ＶＩＡ）であってもよく、又はビアホールの壁面に沿って配置されたコンフォーマルビア（ｃｏｎｆｏｒｍａｌ ＶＩＡ）であってもよい。マイクロビアはスタック型（ｓｔａｃｋｅｄ ｔｙｐｅ）及び／又はスタガ型（ｓｔａｇｇｅｒｅｄ ｔｙｐｅ）に配置されることができる。第３及び第４ビア層１３３、１３４のマイクロビアは、当該層の設計デザインに応じて様々な機能を行うことができる。例えば、グランドビア、パワービア、信号ビアなどを含むことができる。第３及び第４ビア層１３３、１３４は、それぞれ無電解めっき層（又は化学銅）及び電解めっき層（又は電気銅）を含むことができるが、これらに限定されるものではない。無電解めっき層の代わりにスパッタリング層が形成されてもよく、両方を含んでもよい。第３及び第４ビア層１３３、１３４は、互いに反対方向にテーパ形状を有することができる。

【0034】

第１ビア層１３１は、第１及び第３ブラインドキャビティＣ１、Ｃ３の間と第２及び第４ブラインドキャビティＣ２、Ｃ４の間でガラス層１１１を貫通して第１及び第２配線層１２１、１２２のそれぞれの少なくとも一部を互いに連結することができる。第２ビア層１３２は、ガラス層１１１の上面及び下面の間を貫通して第３及び第４配線層１２３、１２４のそれぞれの少なくとも一部を互いに連結することができる。第３ビア層１３３は、絶縁層１１２の上側の一部を貫通して第３及び第５配線層１２３、１２５のそれぞれの少なくとも一部を互いに連結することができる。第４ビア層１３４は、絶縁層１１２の下側の一部を貫通して第４及び第６配線層１２４、１２６のそれぞれの少なくとも一部を互いに連結することができる。

【0035】

第１～第４受動素子１５１、１５２、１５３、１５４はそれぞれチップ型のキャパシタを含むことができる。チップ型のキャパシタはシリコンキャパシタを含むことができる。それぞれのシリコンキャパシタは、接続パッドｐとシリコン貫通ビアｖとを含むことができる。接続パッドｐとシリコン貫通ビアｖはそれぞれ、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、及び／又はこれらの合金などの金属物質を含むことができる。第１～第４受動素子１５１、１５２、１５３、１５４は、互いに同一又は異なる厚さを有することができる。例えば、第１及び第３受動素子１５１、１５３は互いに実質的に厚さが同一であってもよい。また、第１及び第３受動素子１５１、１５３と第２及び第４受動素子１５２、１５４とは互いに厚さが異なってもよい。このような観点から、第１及び第３ブラインドキャビティＣ１、Ｃ３は互いに実質的に深さが同一であってもよい。また、第１及び第３ブラインドキャビティＣ１、Ｃ３と第２及び第４ブラインドキャビティＣ２、Ｃ４とは互いに深さが異なってもよい。但し、これは一例に過ぎず、第１～第４受動素子１５１、１５２、１５３、１５４及び第１～第４ブラインドキャビティＣ１、Ｃ２、Ｃ４、Ｃ４の厚さ及び深さがより多様な関係を有してもよいことは勿論である。第１～第４受動素子１５１、１５２、１５３、１５４がそれぞれ第１～第４ブラインドキャビティＣ１、Ｃ２、Ｃ３、Ｃ４に配置されることは、第１～第４受動素子１５１、１５２、１５３、１５４のそれぞれの少なくとも一部が、第１～第４ブラインドキャビティＣ１、Ｃ２、Ｃ３、Ｃ４内に配置されることを含むことができる。

【0036】

電子部品１５５はチップ型の部品であってもよく、能動部品又は受動部品であってもよい。例えば、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリなどのメモリチップ；セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラなどのアプリケーションプロセッサチップ；アナログ－デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ＩＣ）などのロジックチップなどの能動部品であってもよい。あるいは、高周波インダクタ、フェライトインダクタ、パワーインダクタ、フェライトビーズ、ＬＴＣＣ（ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ－Ｆｉｒｉｎｇ Ｃｅｒａｍｉｃｓ）、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）フィルタ、ＭＬＣＣ（Ｍｕｌｔｉ－Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃｏｎｄｅｎｓｅｒ）などの受動部品であってもよい。好ましくは、電子部品１５５は、ＭＬＣＣ（Ｍｕｌｔｉ－Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃｏｎｄｅｎｓｅｒ）のようなセラミックキャパシタであってもよい。電子部品１５５は、外部電極Ｐが銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、及び／又はこれらの合金などの金属物質を含むことができる。電子部品１５５が貫通キャビティＨに配置されることは、電子部品１５５の少なくとも一部が貫通キャビティＨ内に配置されることを含むことができる。

【0037】

第１電気連結金属１６０は、低融点金属、例えば、錫（Ｓｎ）－アルミニウム（Ａｌ）－銅（Ｃｕ）などの半田などで形成されてもよいが、これは一例に過ぎず、材質が特にこれに限定されるものではない。第１電気連結金属１６０は多重層又は単一層で形成されてもよい。多重層で形成される場合には、銅ピラー（ｐｉｌｌａｒ）及び半田を含むことができ、単一層で形成される場合には、錫－銀半田や銅を含むことができるが、やはりこれに限定されるものではない。

【0038】

図４は、図３のプリント回路基板の変形例を概略的に示す断面図である。

【0039】

図面を参照すると、変形例によるプリント回路基板５００Ａは、上述した一例によるプリント回路基板１００Ａにおいて、絶縁層１１２の上面及び下面上にそれぞれ配置された第１及び第２ビルドアップ絶縁層１１３、１１４、第１ビルドアップ絶縁層１１３の上面上に配置された第１ビルドアップ配線層１２７、第２ビルドアップ絶縁層１１４の下面上に配置された第２ビルドアップ配線層１２８、第１ビルドアップ絶縁層１１３を貫通する第１ビルドアップビア層１３５、第２ビルドアップ絶縁層１１４を貫通する第２ビルドアップビア層１３６、第１ビルドアップ絶縁層１１３の上面上に配置され、第１ビルドアップ配線層１２７の少なくとも一部を覆う第１レジスト層１４１、第２ビルドアップ絶縁層１１４の下面上に配置され、第２ビルドアップ配線層１２８の少なくとも一部を覆う第２レジスト層１４２、第１レジスト層１４１上に配置され、第２電気連結金属２１０を介して第１ビルドアップ配線層１２７と連結された半導体チップ２００をさらに含むことができる。

【0040】

このように、変形例によるプリント回路基板５００Ａは、上述した一例によるプリント回路基板１００Ａを、内部に第１～第４受動素子１５１、１５２、１５３、１５４及び電子部品１５５が内蔵されたパッケージ基板として含むことができ、その上に半導体チップ２００が実装された半導体パッケージの形態を有することができる。

【0041】

以下では、図面を参照して変形例によるプリント回路基板５００Ａの構成要素についてより詳細に説明する。

【0042】

第１及び第２ビルドアップ絶縁層１１３、１１４はそれぞれ絶縁物質を含むことができる。絶縁物質は、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、又は樹脂と共に無機フィラー、有機フィラー、及び／又はガラス繊維（Ｇｌａｓｓ Ｆｉｂｅｒ、Ｇｌａｓｓ Ｃｌｏｔｈ、Ｇｌａｓｓ Ｆａｂｒｉｃ）を含む材料を含むことができる。例えば、絶縁物質はＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ）、ＰＰＧ（Ｐｒｅｐｒｅｇ）等の非感光性絶縁材であってもよいが、これに限定されるものではなく、それ以外にも他の高分子素材が用いられてもよく、ＰＩＤ（Ｐｈｏｔｏ Ｉｍａｇｅａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ）などの感光性絶縁材であってもよい。

【0043】

第１及び第２ビルドアップ配線層１２７、１２８はそれぞれ金属物質を含むことができる。金属物質は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、及び／又はこれらの合金などを含むことができる。好ましくは、銅（Ｃｕ）を含むことができるが、これに限定されるものではない。第１及び第２ビルドアップ配線層１２７、１２８は、それぞれ設計デザインに応じて様々な機能を行うことができる。例えば、信号パターン、パワーパターン、グランドパターンなどを含むことができる。これらのパターンはそれぞれライン、プレーン、パッドなど様々な形態を有することができる。第１及び第２ビルドアップ配線層１２７、１２８は、それぞれ無電解めっき層（又は化学銅）及び電解めっき層（又は電気銅）を含むことができる。あるいは、金属箔（又は銅箔）及び電解めっき層（又は電気銅）を含むことができる。あるいは、金属箔（又は銅箔）、無電解めっき層（又は化学銅）及び電解めっき層（又は電気銅）を含むことができる。無電解めっき層（又は化学銅）の代わりにスパッタリング層を含んでもよく、必要に応じて両方を含んでもよい。

【0044】

第１及び第２ビルドアップビア層１３５、１３６はそれぞれ金属物質を含むことができる。金属物質は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、及び／又はこれらの合金などを含むことができる。好ましくは、銅（Ｃｕ）を含むことができるが、これに限定されるものではない。第１及び第２ビルドアップビア層１３５、１３６はそれぞれマイクロビアを含むことができる。マイクロビアは、ビアホールを充填するフィルドビア（ｆｉｌｌｅｄ ＶＩＡ）であってもよく、又はビアホールの壁面に沿って配置されたコンフォーマルビア（ｃｏｎｆｏｒｍａｌ ＶＩＡ）であってもよい。マイクロビアはスタック型（ｓｔａｃｋｅｄ ｔｙｐｅ）及び／又はスタガ型（ｓｔａｇｇｅｒｅｄ ｔｙｐｅ）に配置されることができる。第１及び第２ビルドアップビア層１３５、１３６のマイクロビアは、当該層の設計デザインに応じて様々な機能を行うことができる。例えば、グランドビア、パワービア、信号ビアなどを含むことができる。第１及び第２ビルドアップビア層１３５、１３６は、それぞれ無電解めっき層（又は化学銅）及び電解めっき層（又は電気銅）を含むことができるが、これらに限定されるものではない。無電解めっき層の代わりにスパッタリング層が形成されてもよく、両方を含んでもよい。第１及び第２ビルドアップビア層１３５、１３６は、互いに反対方向にテーパ形状を有することができる。第１ビルドアップビア層１３５は、第５配線層１２５及び第１ビルドアップ配線層１２７のそれぞれの一部を互いに連結することができる。第２ビルドアップビア層１３６は、第６配線層１２６及び第２ビルドアップ配線層１２８のそれぞれの一部を互いに連結することができる。

【0045】

第１及び第２レジスト層１４１、１４２は、それぞれ液状又はフィルム型の半田レジスト（Ｓｏｌｄｅｒ Ｒｅｓｉｓｔ）を含むことができるが、これに限定されるものではなく、ＡＢＦ等の他の種類の絶縁材を含むこともできる。第１及び第２レジスト層１４１、１４２は、それぞれ第１及び第２ビルドアップ配線層１２７、１２８のそれぞれの少なくとも一部を露出させる開口を有することができ、露出したパターン上には、必要に応じて表面処理層が形成されてもよい。

【0046】

半導体チップ２００は、数百～数百万個以上の素子が一つのチップ内に集積化された集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）ダイ（Ｄｉｅ）を含むことができる。このとき、集積回路は、例えば、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラ、アプリケーションプロセッサ（例えば、ＡＰ）、アナログ－デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ＩＣ）などのロジックチップであってもよいが、これらに限定されるものではなく、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、ＨＢＭ（Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）などのメモリチップ、又はＰＭＩＣ（Ｐｏｗｅｒ Ｍａｎａｇｅｍｅｎｔ ＩＣ）のような他の種類であってもよいことは言うまでもない。

【0047】

半導体チップ２００は、アクティブウエハに基づいて形成されたものであってもよく、この場合、それぞれの本体をなす母材としては、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡｓ）などが使用されてもよい。本体には様々な回路が形成されていてもよい。本体には接続パッドが形成されることができ、接続パッドはアルミニウム（Ａｌ）、銅（Ｃｕ）などの導電性物質を含むことができる。半導体チップ２００はベアダイ（ｂａｒｅ ｄｉｅ）であってもよく、この場合、接続パッド上には金属バンプが配置されてもよい。半導体チップ２００は、パッケージ化されたダイ（ｐａｃｋａｇｅｄ ｄｉｅ）であってもよく、この場合、接続パッド上にさらに再配線層が形成され、再配線層上に金属バンプが配置されてもよい。

【0048】

第２電気連結金属２１０は、低融点金属、例えば、錫（Ｓｎ）－アルミニウム（Ａｌ）－銅（Ｃｕ）などの半田などで形成されてもよいが、これは一例に過ぎず、材質が特にこれに限定されるものではない。第２電気連結金属２１０は、多重層又は単一層で形成されてもよい。多重層で形成される場合には、銅ピラー（ｐｉｌｌａｒ）及び半田を含むことができ、単一層で形成される場合には、錫－銀半田や銅を含むことができるが、やはりこれに限定されるものではない。

【0049】

その他の内容は、上述した一例によるプリント回路基板１００Ａで説明したものと実質的に同一であるため、重複説明は省略する。

【0050】

図５ａ～図５ｇは、図３のプリント回路基板の製造の一例を概略的に示す工程断面図である。

【0051】

図５ａを参照すると、ガラス層１１１を準備する。ガラス層１１１は板ガラス（ｐｌａｔｅ ｇｌａｓｓ）の形態であってもよい。次に、ガラス層１１１に第１～第４ブラインドキャビティＣ１、Ｃ２、Ｃ３、Ｃ４と貫通キャビティＨと第２貫通孔１３２ｖとを形成する。第１～第４ブラインドキャビティＣ１、Ｃ２、Ｃ３、Ｃ４と貫通キャビティＨと第２貫通孔１３２ｖは、マスクを用いるエッチングにより形成することができるが、これに限定されるものではない。一方、ガラス層１１１を用いる場合、第１～第４ブラインドキャビティＣ１、Ｃ２、Ｃ３、Ｃ４の深さを調節することが容易であり、様々な深さの形成が可能となり得る。また、ガラス層１１１は、高剛性の性質を有するため、第１～第４ブラインドキャビティＣ１、Ｃ２、Ｃ３、Ｃ４の間の間隔が狭くても、変形リスクを下げることができる。

【0052】

図５ｂを参照すると、ガラス層１１１に第１貫通孔１３１ｖを形成する。第１貫通孔１３１ｖもマスクを用いるエッチングにより形成することができるが、これに限定されるものではない。この場合にも、ガラス層１１１によって上述した効果を有することができる。

【0053】

図５ｃを参照すると、ガラス層１１１に第１及び第２配線層１２１、１２２と第１ビア層１３１とを形成する。第１及び第２配線層１２１、１２２と第１ビア層１３１は、めっき工程で形成することができ、例えば、ＡＰ（Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＳＡＰ（Ｓｅｍｉ ＡＰ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ ＳＡＰ）、ＴＴ（Ｔｅｎｔｉｎｇ）などを用いて形成することができる。

【0054】

図５ｄを参照すると、ガラス層１１１に第３及び第４配線層１２３、１２４と第２ビア層１３２とを形成する。第３及び第４配線層１２３、１２４と第２ビア層１３２もめっき工程で形成することができ、例えば、ＡＰ（Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＳＡＰ（Ｓｅｍｉ ＡＰ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ ＳＡＰ）、ＴＴ（Ｔｅｎｔｉｎｇ）などを用いて形成することができる。第２ビア層１３２を形成する際、めっき工程後にプラッギング工程をさらに行うことができる。

【0055】

図５ｅを参照すると、第１～第４ブラインドキャビティＣ１、Ｃ２、Ｃ３、Ｃ４に第１～第４受動素子１５１、１５２、１５３、１５４をそれぞれ配置する。このとき、第１～第４受動素子１５１、１５２、１５３、１５４は、第１電気連結金属１６０を介して第１及び第２配線層１２１、１２２と連結されてもよい。一方、ガラス層１１１を用いる場合、狭い間隔上で半田付けを行っても、熱による変形リスクを下げることができる。

【0056】

図５ｆを参照すると、電子部品１５５を貫通キャビティＨに配置する。例えば、ガラス層１１１の下側にテープ３１０を付着した後、電子部品１５５をテープ３１０に付着する方法で貫通キャビティＨに配置することができる。

【0057】

図５ｇを参照すると、絶縁層１１２を形成する。絶縁層１１２は、テープ３１０上に一部が形成され、テープ３１０を除去した領域に他の一部が形成される方法で形成されることができる。絶縁層１１２は、ＰＥＴ（ＰｏｌｙＥｔｈｙｌｅｎｅ Ｔｅｒｅｐｈｔｈａｌａｔｅ）などのフィルムに付着した状態で、ラミネーション工程で形成することができる。次に、絶縁層１１２に第５及び第６配線層１２５、１２６と第３及び第４ビア層１３３、１３４とを形成する。第３及び第４ビア層１３３、１３４を形成するためのビアホールは、レーザドリル等により形成することができる。第５及び第６配線層１２５、１２６と第３及び第４ビア層１３３、１３４もめっき工程で形成することができ、例えば、ＡＰ（Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＳＡＰ（Ｓｅｍｉ ＡＰ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ ＳＡＰ）、ＴＴ（Ｔｅｎｔｉｎｇ）などを用いて形成することができる。

【0058】

一連の過程を通じて、上述した一例によるプリント回路基板１００Ａを製造することができ、その他の重複説明は省略する。

【0059】

図６は、プリント回路基板の他の一例を概略的に示す断面図であり、図７は、図６のプリント回路基板の変形例を概略的に示す断面図である。

【0060】

図面を参照すると、他の一例によるプリント回路基板１００Ｂ及び変形例によるプリント回路基板５００Ｂは、上述した一例によるプリント回路基板１００Ａ及び変形例によるプリント回路基板５００Ａにおいて、第１～第４配線層１２１、１２２、１２３、１２４のそれぞれとガラス層１１１の間に配置された絶縁材１７０、及び絶縁材１７０を貫通し、第１～第４配線層１２１、１２２、１２３、１２４と第１及び第２ビア層１３１、１３２のそれぞれの少なくとも一部を互いに連結する第５ビア層１３７をさらに含むことができる。絶縁材１７０は、絶縁層１１２で説明した絶縁物質を含むことができる。絶縁材１７０を介してガラス層１１１を保護することができ、絶縁層１１２との密着力を改善することができる。また、第１～第４配線層１２１、１２２、１２３、１２４との密着力を改善することができ、第１～第４配線層１２１、１２２、１２３、１２４を形成するためのめっきをより容易に行うことができる。一方、第５ビア層１３７との電気的導通及びより容易な連結のために、第２ビア層１３２のガラス貫通ビアは、第１ビア層１３１のガラス貫通ビアと同様に、プラッギングなしにめっきのみで充填されてもよい。

【0061】

その他の内容は、上述の一例によるプリント回路基板１００Ａ及び変形例によるプリント回路基板５００Ａで説明したものと実質的に同一であるため、重複説明は省略する。

【0062】

図８ａ～図８ｈは、図６のプリント回路基板の製造の一例を概略的に示す工程断面図である。

【0063】

図８ａ及び図８ｂを参照すると、上述した図５ａ及び図５ｂで説明したように、ガラス層１１１を準備する。次に、ガラス層１１１に第１～第４ブラインドキャビティＣ１、Ｃ２、Ｃ３、Ｃ４と貫通キャビティＨと第１及び第２貫通孔１３１ｖ、１３２ｖとを形成する。

【0064】

図８ｃを参照すると、ガラス層１１１に第１及び第２ビア層１３１、１３２を形成する。第１及び第２ビア層１３１、１３２は、めっき工程を用いて、第１及び第２貫通孔１３１ｖ、１３２ｖを金属物質で充填して形成することができる。

【0065】

図８ｄを参照すると、絶縁材１７０を形成する。例えば、ガラス層１１１の上面及び下面と第１～第４ブラインドキャビティＣ１、Ｃ２、Ｃ３、Ｃ４のそれぞれの底面上に絶縁材１７０をコーティングする。

【0066】

図８ｅを参照すると、絶縁材１７０に第１～第４配線層１２１、１２２、１２３、１２４及び第５ビア層１３７を形成する。第１～第４配線層１２１、１２２、１２３、１２４及び第５ビア層１３７はめっき工程で形成することができ、例えば、ＡＰ（Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＳＡＰ（Ｓｅｍｉ ＡＰ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ ＳＡＰ）、ＴＴ（Ｔｅｎｔｉｎｇ）などを用いて形成することができる。

【0067】

図８ｆ～図８ｈを参照すると、上述した図５ｅ～図５ｇで説明したように、第１～第４ブラインドキャビティＣ１、Ｃ２、Ｃ３、Ｃ４に第１～第４受動素子１５１、１５２、１５３、１５４をそれぞれ配置する。次に、電子部品１５５を貫通キャビティＨに配置する。次に、絶縁層１１２を形成する。次に、絶縁層１１２に第５及び第６配線層１２５、１２６と第３及び第４ビア層１３３、１３４とを形成する。

【0068】

一連の過程を通じて、上述した他の一例によるプリント回路基板１００Ｂを製造することができ、その他の重複説明は省略する。

【0069】

図９は、プリント回路基板の他の一例を概略的に示す断面図であり、図１０は、図９のプリント回路基板の変形例を概略的に示す断面図である。

【0070】

図面を参照すると、他の一例によるプリント回路基板１００Ｃ及び変形例によるプリント回路基板５００Ｃは、上述した他の一例によるプリント回路基板１００Ｂ及び変形例によるプリント回路基板５００Ｂにおいて、絶縁材１７０が第１～第４ブラインドキャビティＣ１、Ｃ２、Ｃ３、Ｃ４及び貫通キャビティＨのそれぞれの壁面上に延びることができる。これにより、第１～第４ブラインドキャビティＣ１、Ｃ２、Ｃ３、Ｃ４及び貫通キャビティＨのそれぞれの壁面を保護することができ、絶縁層１１２との密着力をより改善することができる。

【0071】

その他の内容は、上述した一例によるプリント回路基板１００Ａ及び変形例によるプリント回路基板５００Ａ、並びに上述した他の一例によるプリント回路基板１００Ｂ及び変形例によるプリント回路基板５００Ｂで説明したものと実質的に同一であるため、重複説明は省略する。

【0072】

図１１ａ～図１１ｈは、図９のプリント回路基板の製造の一例を概略的に示す工程断面図である。

【0073】

図１１ａ～図１１ｃを参照すると、上述した図５ａ及び図５ｂと図８ａ～図８ｃで説明したように、ガラス層１１１を準備する。次に、ガラス層１１１に第１～第４ブラインドキャビティＣ１、Ｃ２、Ｃ３、Ｃ４と貫通キャビティＨと第１及び第２貫通孔１３１ｖ、１３２ｖとを形成する。次に、ガラス層１１１に第１及び第２ビア層１３１、１３２を形成する。

【0074】

図１１ｄを参照すると、絶縁材１７０を形成する。例えば、ガラス層１１１の上面及び下面と第１～第４ブラインドキャビティＣ１、Ｃ２、Ｃ３、Ｃ４のそれぞれの底面及び壁面と貫通キャビティＨの壁面上に絶縁材１７０をコーティングする。

【0075】

図１１ｅ～図１１ｈを参照すると、上述した図５ｅ～図５ｇ及び図８ｅ～図８ｈで説明したように、絶縁材１７０に第１～第４配線層１２１、１２２、１２３、１２４及び第５ビア層１３７を形成する。次に、第１～第４ブラインドキャビティＣ１、Ｃ２、Ｃ３、Ｃ４に第１～第４受動素子１５１、１５２、１５３、１５４をそれぞれ配置する。次に、電子部品１５５を貫通キャビティＨに配置する。次に、絶縁層１１２を形成する。次に、絶縁層１１２に第５及び第６配線層１２５、１２６と第３及び第４ビア層１３３、１３４とを形成する。

【0076】

一連の過程を通じて、上述した他の一例によるプリント回路基板１００Ｃを製造することができ、その他の重複説明は省略する。

【0077】

本発明において、「覆う」という表現は、全体的に覆う場合だけでなく、少なくとも一部を覆う場合を含むことができ、さらに、直接覆う場合だけでなく、間接的に覆う場合も含むことができる。また、「充填する」という表現は、完全に充填する場合だけでなく、概ね充填する場合を含むことができ、例えば、一部の空隙やボイドなどが存在する場合を含むことができる。

【0078】

本発明において、断面上における意味は、対象物を垂直に切断したときの断面形状、又は対象物を垂直に切断したときの断面形状、又は対象物をサイドビューで見たときの断面形状を意味することができる。また、平面上における意味は、対象物を水平に切断したときの平面形状、又は対象物をトップビュー又はボトムビューで見たときの平面形状を意味することができる。

【0079】

本発明において、「厚さ、幅、長さ、深さ」などは、それぞれプリント回路基板を研磨又は切断した断面を基準に走査顕微鏡や光学顕微鏡などで測定することができる。切断断面は垂直断面又は水平断面であることができ、必要な切断断面を基準にそれぞれの数値を測定することができる。数値が一定でない場合には、任意の５点で測定した値の平均値で数値を決定することができる。ビアやキャビティの上端部及び／又は下端部の幅は、基板において厚さ方向にビアの中心軸を切った断面上で測定することができる。ビアやキャビティの深さは、基板において厚さ方向に各対象の中心軸を切った断面上で各対象の上端部から下端部までの距離で測定することができる。

【0080】

本発明において、「下側、下部、下面」などは、便宜上、図面の断面を基準に下方の方向を意味するものとして使用し、「上側、上部、上面」などは、その反対方向を意味するものとして使用している。また、「側部、側面」などは、上面及び下面と垂直な方向を意味するものとして使用している。なお、厚さ方向は、下側、下部、下面、上側、上部、上面などと同様に、図面の断面を基準に下方及び／又は上方の方向を意味するものとして使用している。但し、これは説明の便宜上、方向を定義したものであり、特許請求の範囲の権利範囲がこのような方向に対する記載によって特に限定されるものではなく、上／下の概念はいつでも変更することができる。

【0081】

本発明において、「連結される」とは、直接連結されることだけでなく、接着剤層などを介して間接的に連結されることを含む概念である。また、「電気的に連結される」とは、物理的に連結された場合及び連結されていない場合の両方を含む概念である。さらに、「第１、第２」などの表現は、ある構成要素と他の構成要素とを区分するために使用されるものであって、当該構成要素の順序及び／又は重要度などを限定しない。場合によっては、権利範囲を逸脱しない範囲内で、第１構成要素は第２構成要素と命名されてもよく、同様に、第２構成要素は第１構成要素と命名されてもよい。

【0082】

本発明で使用される「一例」という表現は、互いに同じ実施形態を意味するものではなく、それぞれ互いに異なる固有の特徴を強調して説明するために提供されたものである。しかし、上記提示された一例は、他の一例の特徴と結合して実現されることを排除しない。例えば、特定の一例で説明された事項が、他の一例に説明されていなくても、他の一例において、その事項と反対又は矛盾する説明がない限り、他の一例に関連する説明として理解することができる。

【0083】

本発明で使用される用語は、単に一例を説明するために使用されたものであり、本発明を限定しようとする意図ではない。このとき、単数の表現は、文脈上明らかに異なる意味ではない限り、複数の表現を含む。

【符号の説明】

【0084】

１０００：電子機器
１０１０：メインボード
１０２０：チップ関連部品
１０３０：ネットワーク関連部品
１０４０：その他の部品
１０５０：カメラ
１０６０：アンテナ
１０７０：ディスプレイ
１０８０：バッテリ
１０９０：信号ライン
１１００：スマートフォン
１１１０：マザーボード
１１２０：部品
１１２１：部品パッケージ
１１３０：カメラモジュール
１１４０：スピーカ
１００Ａ、１００Ｂ、１００Ｃ、５００Ａ、５００Ｂ、５００Ｃ：プリント回路基板
１１１：ガラス層
１１２：絶縁層
１１３、１１４：ビルドアップ絶縁層
１２１、１２２、１２３、１２４、１２５、１２６：配線層
１２７、１２８：ビルドアップ配線層
１３１、１３２、１３３、１３４、１３７：ビア層
１３１ｖ、１３２ｖ：貫通孔
１３５、１３６：ビルドアップビア層
１４１、１４２：レジスト層
１５１、１５２、１５３、１５４：受動素子
１５５：電子部品
Ｃ１、Ｃ２、Ｃ３、Ｃ４：ブラインドキャビティ
Ｈ：貫通キャビティ
ｐ：接続パッド
ｖ：シリコン貫通ビア
Ｐ：外部電極
２００：半導体チップ
１６０、２１０：電気連結金属
３１０：テープ

【図1】

【図2】

【図3】

【図4】

【図5a】

【図5b】

【図5c】

【図5d】

【図5e】

【図5f】

【図5g】

【図6】

【図7】

【図8a】

【図8b】

【図8c】

【図8d】

【図8e】

【図8f】

【図8g】

【図8h】

【図9】

【図10】

【図11a】

【図11b】

【図11c】

【図11d】

【図11e】

【図11f】

【図11g】

【図11h】