特開 2025-3345 集積回路及びデータ記憶方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025003345

(43)【公開日】2025-01-09

(54)【発明の名称】集積回路及びデータ記憶方法

(51)【国際特許分類】

   G06F 21/57 20130101AFI20241226BHJP

   G06F 12/06 20060101ALI20241226BHJP

【ＦＩ】

G06F21/57 350

G06F12/06 515H

【審査請求】有

【請求項の数】24

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2024086330

(22)【出願日】2024-05-28

(31)【優先権主張番号】18/339,249

(32)【優先日】2023-06-22

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】512167426

【氏名又は名称】華邦電子股▲ふん▼有限公司

【氏名又は名称原語表記】Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ．

(74)【代理人】

【識別番号】100081961

【弁理士】

【氏名又は名称】木内 光春

(74)【代理人】

【識別番号】100112564

【弁理士】

【氏名又は名称】大熊 考一

(74)【代理人】

【識別番号】100163500

【弁理士】

【氏名又は名称】片桐 貞典

(74)【代理人】

【識別番号】230115598

【弁護士】

【氏名又は名称】木内 加奈子

(72)【発明者】

【氏名】アドモン イタイ

(72)【発明者】

【氏名】タッシャー ニル

【テーマコード（参考）】

5B160

【Ｆターム（参考）】

5B160MM03

5B160MM17

(57)【要約】      （修正有）

【課題】共通のパッケージに積層された複数のメモリダイへの安全なアクセスの管理を改善する。
【解決手段】集積回路は、プライマリメモリダイ及びセカンダリメモリダイを含む。プライマリメモリダイは、プライマリチップ選択ラインを介して、プライマリチップ選択信号を提供するバスに結合される。セカンダリメモリダイは、プライマリチップ選択ラインを含まないバスに結合され、プライマリメモリダイが提供するセカンダリチップ選択ラインに結合される。プライマリメモリダイは、プライマリチップ選択信号がアクティブであるとき、コマンドを受信し；コマンドがプライマリメモリダイに宛てである識別に応答して、プライマリメモリダイ内でコマンドを実行し；コマンドがセカンダリメモリダイに宛てである識別に応答して、プライマリチップ選択信号をセカンダリチップ選択ライン上で送信することにより、セカンダリメモリダイにコマンドを実行させる。
【選択図】図２

【特許請求の範囲】

【請求項1】

プライマリメモリダイに接続するプライマリチップ選択ラインを介して、プライマリチップ選択信号を提供するバスに結合される前記プライマリメモリダイと、
前記プライマリチップ選択ラインを含まない前記バスに結合され、前記プライマリメモリダイが提供するセカンダリチップ選択信号を伝送するセカンダリチップ選択ラインに結合されるセカンダリメモリダイと、
を含み、
前記プライマリメモリダイは、
前記プライマリチップ選択信号がアクティブである場合、前記バスを介してコマンドを受信し、
前記コマンドが前記プライマリメモリダイに宛てられたものであることの識別に応答して前記プライマリメモリダイ内で前記コマンドを実行し、
前記コマンドが前記セカンダリメモリダイに宛てられたものであることの識別に応答して、前記プライマリチップ選択信号を前記セカンダリチップ選択信号として前記セカンダリチップ選択ライン上で送信することにより、前記セカンダリメモリダイに前記コマンドを実行させる、
ように配置される、
集積回路。

【請求項2】

前記プライマリメモリダイは、ローカル有効ライン上で伝送されるローカル有效信号によって選択可能なローカルメモリを含み、前記プライマリメモリダイは、（ｉ）前記プライマリチップ選択信号を前記ローカル有效信号として前記ローカル有効ライン上で送信する；及び（ｉｉ）前記セカンダリメモリダイに提供された前記セカンダリチップ選択信号を非アクティブ化する動作を介して前記コマンドを実行するように構成される、
請求項１に記載の集積回路。

【請求項3】

前記集積回路は、前記プライマリチップ選択ラインを含まない前記バスに結合され、前記プライマリメモリダイが提供する別のセカンダリチップ選択信号を伝送する別のセカンダリチップ選択ラインに結合された別のセカンダリダイを含み、プライマリダイは、（ｉ）前記プライマリチップ選択信号を前記別のセカンダリチップ選択信号として前記別のセカンダリチップ選択ライン上で送信する；（ｉｉ）前記セカンダリダイに提供された前記セカンダリチップ選択信号を非アクティブ化する；及び（ｉｉｉ）前記プライマリダイに提供された前記ローカルメモリの前記ローカル有效信号を非アクティブ化する動作を介して前記別のセカンダリダイに前記コマンドを実行させるように構成される、
請求項２に記載の集積回路。

【請求項4】

前記プライマリメモリダイ及び前記セカンダリメモリダイは、対応する第１の異なるメモリタイプ及び第２の異なるメモリタイプを有し、各メモリタイプは、少なくとも：ｉ．ＮＡＮＤフラッシュメモリタイプ；及びｉｉ．ＮＯＲフラッシュメモリタイプを含むリストから選択される、
請求項１に記載の集積回路。

【請求項5】

前記プライマリメモリダイ及び前記セカンダリメモリダイは、対応する第１の異なるアクセスプロトコル及び第２の異なるアクセスプロトコルをサポートし、前記プライマリメモリダイは、前記バスに結合されたホストに前記セカンダリメモリダイに対する第２のアクセスプロトコルを提示するように構成される、
請求項１に記載の集積回路。

【請求項6】

前記プライマリメモリダイは、前記プライマリメモリダイと前記セカンダリメモリダイとの間で選択されたメモリダイを指定するダイ選択コマンドの受信に応答して、前記選択されたメモリダイに前記ダイ選択コマンドの後に受信した１又は複数のコマンドを実行させるように構成された、
請求項１に記載の集積回路。

【請求項7】

前記プライマリメモリダイ及び前記セカンダリメモリダイは、共通のアドレス空間の異なる対応するアドレスサブ範囲にマッピングされ、前記プライマリメモリダイは、前記受信したコマンド内のアドレスパラメータを識別し、前記アドレスパラメータが属するアドレス範囲に応じて、前記受信したコマンドを前記プライマリメモリダイ又は前記セカンダリメモリダイを通じて実行するように構成される、
請求項１に記載の集積回路。

【請求項8】

前記プライマリメモリダイは、前記プライマリメモリダイが第２のチップ選択信号を制御して、全ての受信コマンドの前記セカンダリメモリダイへのアクセスをブロックするアクセスモードに従って動作するように構成される、
請求項１に記載の集積回路。

【請求項9】

前記プライマリメモリダイは、前記プライマリメモリダイが第２のチップ選択信号を制御して、前記セカンダリメモリダイによりサポートされる前記コマンドの部分的なサブセットに対する前記セカンダリメモリダイへのアクセスを許可するアクセスモードに従って動作するように構成される、
請求項１に記載の集積回路。

【請求項10】

前記プライマリメモリダイは、前記プライマリメモリダイが第２のチップ選択信号を制御して、前記セカンダリメモリダイによりサポートされる全てのコマンドの前記セカンダリメモリダイへのフルアクセスを許可するアクセスモードに従って動作すると同時に、前記アクセスモードを修正するコマンドを選択的に実行するように構成される、
請求項１に記載の集積回路。

【請求項11】

前記プライマリメモリダイは、前記バスに結合されたホストのブートコードをローカルスに記憶し、記憶された前記ブートコードへの安全なアクセスを管理する、
請求項１に記載の集積回路。

【請求項12】

前記プライマリメモリダイは、前記セカンダリメモリダイに対する記憶動作を安全にするために、前記集積回路を含む基層システムのルートオブトラストとして機能するように配置される、
請求項１に記載の集積回路。

【請求項13】

集積回路において、前記集積回路は、プライマリメモリダイに接続するプライマリチップ選択ラインを介して、プライマリチップ選択信号を提供するバスに結合される前記プライマリメモリダイと、前記プライマリチップ選択ラインを含まない前記バスに結合され、前記プライマリメモリダイが提供するセカンダリチップ選択信号を伝送するセカンダリチップ選択ラインに結合されるセカンダリメモリダイと、を含み、
前記プライマリチップ選択信号がアクティブであるとき、前記プライマリメモリダイは、前記バスを介してコマンドを受信し、
前記コマンドが前記プライマリメモリダイに宛てられたものであることの識別に応答して前記プライマリメモリダイ内で前記コマンドを実行し、
前記コマンドが前記セカンダリメモリダイに宛てられたものであることの識別に応答して、前記プライマリチップ選択信号を前記セカンダリチップ選択信号として前記セカンダリチップ選択ライン上で送信することにより、前記セカンダリメモリダイに前記コマンドを実行させる、
データ記憶方法。

【請求項14】

前記プライマリメモリダイは、ローカル有効ライン上で伝送されるローカル有效信号によって選択可能なローカルメモリを含み、前記プライマリメモリダイ内で前記コマンドを実行することは、ｉ．前記プライマリチップ選択信号を前記ローカル有效信号として前記ローカル有効ライン上で送信する；及びｉｉ．前記セカンダリメモリダイに提供された前記セカンダリチップ選択信号を非アクティブ化する動作を介して前記コマンドを実行することを含む、
請求項１３に記載のデータ記憶方法。

【請求項15】

前記集積回路は、前記プライマリチップ選択ラインを含まない前記バスに結合され、前記プライマリメモリダイが提供する別のセカンダリチップ選択信号を伝送する別のセカンダリチップ選択ラインに結合された別のセカンダリダイを含み、前記方法は、ｉ．前記プライマリチップ選択信号を前記別のセカンダリチップ選択信号として前記別のセカンダリチップ選択ライン上で送信する；ｉｉ．前記セカンダリダイに提供された前記セカンダリチップ選択信号を非アクティブ化する；及びｉｉｉ．プライマリダイに提供された前記ローカルメモリの前記ローカル有效信号を非アクティブ化する動作を介して前記別のセカンダリダイに前記コマンドを実行させることを含む、
請求項１４に記載のデータ記憶方法。

【請求項16】

前記プライマリメモリダイ及び前記セカンダリメモリダイは、対応する第１の異なるメモリタイプ及び第２の異なるメモリタイプを有し、各メモリタイプは、少なくとも：ｉ．ＮＡＮＤフラッシュメモリタイプ；及びｉｉ．ＮＯＲフラッシュメモリタイプを含むリストから選択される、
請求項１３に記載のデータ記憶方法。

【請求項17】

前記プライマリメモリダイ及び前記セカンダリメモリダイは、対応する第１の異なるアクセスプロトコル及び第２の異なるアクセスプロトコルをサポートし、前記方法は、プライマリダイを介して、前記バスに結合されたホストに前記セカンダリメモリダイに対する第２のアクセスプロトコルを提示することを含む、
請求項１３に記載のデータ記憶方法。

【請求項18】

前記プライマリメモリダイと前記セカンダリメモリダイとの間で選択されたメモリダイを指定するダイ選択コマンドの受信に応答して、前記選択されたメモリダイに前記ダイ選択コマンドの後に受信した１又は複数のコマンドを実行させる、
請求項１３に記載のデータ記憶方法。

【請求項19】

前記プライマリメモリダイ及び前記セカンダリメモリダイは、共通のアドレス空間の異なる対応するアドレスサブ範囲にマッピングされ、前記方法は、前記受信したコマンド内のアドレスパラメータを識別し、前記アドレスパラメータが属するアドレス範囲に応じて、前記受信したコマンドを前記プライマリメモリダイ又は前記セカンダリメモリダイを通じて実行することを含む、
請求項１３に記載のデータ記憶方法。

【請求項20】

アクセスモードに応じた動作をさらに含み、前記アクセスモードにおいて、前記プライマリメモリダイは、第２のチップ選択信号を制御して、全ての受信コマンドに対する前記セカンダリメモリダイへのアクセスをブロックする、
請求項１３に記載のデータ記憶方法。

【請求項21】

アクセスモードに応じた動作をさらに含み、前記アクセスモードにおいて、前記プライマリメモリダイは、第２のチップ選択信号を制御して、前記セカンダリメモリダイによりサポートされる前記コマンドの部分的なサブセットに対する前記セカンダリメモリダイへのアクセスを許可する、
請求項１３に記載のデータ記憶方法。

【請求項22】

アクセスモードに応じた動作をさらに含み、前記アクセスモードにおいて、前記プライマリメモリダイは、第２のチップ選択信号を制御して、前記セカンダリメモリダイによりサポートされる全てのコマンドの前記セカンダリメモリダイへのフルアクセスを許可し、同時に、前記アクセスモードを修正するコマンドを選択的に実行する、
請求項１３に記載のデータ記憶方法。

【請求項23】

前記バスに結合されたホストのブートコードをローカルに記憶し、記憶された前記ブートコードへの安全なアクセスを管理することをさらに含む、
請求項１３に記載のデータ記憶方法。

【請求項24】

前記セカンダリメモリダイに対する記憶動作を安全にするために、前記集積回路を含む基層システムのルートオブトラストとして機能することをさらに含む、
請求項１３に記載のデータ記憶方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、安全なデータ記憶に関し、特に、マルチダイパッケージに用いる安全な記憶方法及びシステムに関する。

【背景技術】

【0002】

様々なシステムは、共通のパッケージに積層された複数のメモリダイを含む記憶装置にデータを記憶する。

【0003】

共通のパッケージに積層された複数のメモリダイを使用することは公知の技術である。例えば、米国特許９，２４５，５９０には、任意の数のシリアル・ペリフェラル・インターフェース（“Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ，ＳＰＩ”）フラッシュメモリダイを積層してパッケージ化し、ＳＰＩインターフェイスの利点を維持しながら、低ビットコスト、高密度ストレージ、ＲＡＭへのコードシャドウイング及び“インプレース実行”アプリケーションへの高速ランダムアクセスどの様々な機能のいずれか１つ又は組み合わせを実現することが記載されている。装置を製造するとき、積層された各ダイには、パッケージ内の他の積層されたダイに対して固有の識別記号又は“ダイＩＤ”が割り当てられる。通常の動作中、固有のダイＩＤはダイ選択コマンドによって使用され、積層された任意のダイの１つがＳＰＩインターフェイス上の後続のコマンドに応答できるようにし、パッケージ内の積層された他のダイが、ダイ選択コマンドを含むいくつかの“ユニバーサル”コマンドを除く、後続のコマンドに応答するのを防止し、積層されたダイによる平行作業を支持する。

【0004】

別の例として、米国特許第１１，１９４，７２６号には、メモリダイの積層及びアクセス動作の組み合わせのための方法、システム及び装置が記載されている。装置は、複数のメモリダイを含んで良い。一方のダイをマスター装置として構成し、もう一方のダイをスレーブ装置として構成することができる。マスター装置は、ホスト装置と通信することができる。スレーブ装置は、マスター装置に結合することができる。装置は、第１のダイ（例えば、マスター装置）及び第２のダイ（例えば、スレーブ装置）を含んで良い。第１のダイは、ホスト装置に結合され、読み取りコマンドに応答して、データセットを出力するように構成されて良い。第１のダイは、データの第１のサブセットを提供し、第２のダイからデータの第２のサブセットを取得することができる。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明の実施形態は、共通のパッケージに積層された複数のメモリダイ（ｄｉｅ）への安全なアクセスの管理のための改良を提供する。

【課題を解決するための手段】

【0006】

本明細書に記載される実施形態は、プライマリメモリダイ及びセカンダリメモリダイを含む集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ，ＩＣ）を提供する。プライマリメモリダイは、プライマリメモリダイに接続するプライマリチップ選択（Ｃｈｉｐ Ｓｅｌｅｃｔ，ＣＳ）ラインを介して、プライマリＣＳ信号を提供するバスに結合される。セカンダリメモリダイは、プライマリＣＳラインを含まないバスに結合され、プライマリメモリダイが提供するセカンダリＣＳ信号を搬送するセカンダリＣＳラインに結合される。プライマリメモリダイは、プライマリＣＳ信号がアクティブであるとき、バスを介してコマンドを受信し；コマンドがプライマリメモリダイに宛てられたものであることの識別に応答して、プライマリメモリダイ内でコマンドを実行し；コマンドがセカンダリメモリダイに宛てられたものであることの識別に応答して、プライマリＣＳ信号をセカンダリＣＳ信号としてセカンダリＣＳライン上で送信することにより、セカンダリメモリダイにコマンドを実行させる、ように構成される。

【0007】

いくつかの実施形態において、プライマリメモリダイは、ローカル有効ライン上で伝送されるローカル有效信号によって選択可能なローカルメモリを含み、プライマリメモリダイは、（ｉ）プライマリＣＳ信号をローカル有效信号としてローカル有効ライン上で送信する；（ｉｉ）セカンダリメモリダイに提供されたセカンダリＣＳ信号を非アクティブ化（ｄｅａｃｔｉｖａｔｉｎｇ）することによって、コマンドを実行するように構成される。その他の実施形態において、ＩＣは、別のセカンダリダイを含み、上記別のセカンダリダイは、プライマリＣＳラインを含まないバスに結合され、プライマリメモリダイが提供する別のセカンダリＣＳ信号を搬送する別のセカンダリＣＳラインに結合され、プライマリダイは、（ｉ）プライマリＣＳ信号を別のセカンダリＣＳ信号として別のセカンダリＣＳライン上で送信する；（ｉｉ）セカンダリダイに提供されたセカンダリＣＳ信号を非アクティブ化する；（ｉｉｉ）プライマリダイに提供されたローカルメモリのローカル有效信号を非アクティブ化することによって、別のセカンダリダイにコマンドを実行させるように構成される。その他の実施形態において、プライマリメモリダイ及びセカンダリメモリダイは、対応する第１の異なるメモリタイプ及び第２の異なるメモリタイプを有し、各メモリタイプは、少なくとも（ｉ）ＮＡＮＤフラッシュメモリタイプ；（ｉｉ）又はＮＯＲフラッシュメモリタイプを含むリストから選択される。

【0008】

一実施形態において、プライマリメモリダイ及びセカンダリメモリダイは、対応する第１の異なるアクセスプロトコル及び第２の異なるアクセスプロトコルをサポートし、プライマリメモリダイは、バスに結合されたホストにセカンダリメモリダイに対する第２のアクセスプロトコルを提示するように構成される。別の実施形態において、プライマリメモリダイは、プライマリメモリダイとセカンダリメモリダイの間で選択されたメモリダイを指定するダイ選択コマンドの受信に応答して、選択したメモリダイに、ダイ選択コマンドの後に受信した１又は複数のコマンドを実行させるように構成される。また別の実施形態において、プライマリメモリダイ及びセカンダリメモリダイは、共通のアドレス空間の異なる対応するアドレスサブ範囲にマッピングされ、プライマリメモリダイは、受信したコマンド内のアドレスパラメータを識別し、アドレスパラメータが属するアドレス範囲に応じて、受信したコマンドをプライマリメモリダイ又はセカンダリメモリダイを通じて実行するように構成される。

【0009】

いくつかの実施形態において、プライマリメモリダイは、プライマリメモリダイが第２のＣＳ信号を制御して、全ての受信コマンドに対するセカンダリメモリダイへのアクセスをブロックするアクセスモードに従って動作するように構成される。その他の実施形態において、プライマリメモリダイは、プライマリメモリダイが第２のＣＳ信号を制御して、セカンダリメモリダイによりサポートされるコマンドの部分的なサブセットに対するセカンダリメモリダイへのアクセスを許可するアクセスモードに従って動作するように構成される。また、別の実施形態において、プライマリメモリダイは、プライマリメモリダイが第２のＣＳ信号を制御して、セカンダリメモリダイによりサポートされる全てのコマンドに対するセカンダリメモリダイへのフルアクセスを可能にすると同時に、アクセスモードを修正するコマンドを選択的に実行するアクセスモードに従って動作するように構成される。

【0010】

一実施形態において、プライマリメモリダイは、バスに結合されたホストのブートコードをローカルに記憶し、記憶ブートコードへの安全なアクセスを管理するように構成される。別の実施形態において、プライマリメモリダイは、セカンダリメモリダイに対する記憶動作を安全にするために、ＩＣを含む基層システムのルートオブトラスト（Ｒｏｏｔ ｏｆ Ｔｒｕｓｔ，ＲｏＴ）として機能するように配置される。

【0011】

本明細書で説明される実施形態によれば、データ記憶方法がさらに提供される。この方法は、集積回路（ＩＣ）において、上記集積回路は、プライマリメモリダイに接続するプライマリＣＳラインを介して、プライマリチップ選択（ＣＳ）信号を提供するバスに結合されるプライマリメモリダイと、プライマリＣＳラインを含まないバスに結合され、プライマリメモリダイが提供するセカンダリＣＳ信号を搬送するセカンダリＣＳラインに結合されるセカンダリメモリダイと、を含み、プライマリＣＳ信号がアクティブであるとき、プライマリメモリダイは、バスを介してコマンドを受信する。コマンドがプライマリメモリダイに宛てられたものであることの識別に応答して、プライマリメモリダイ内でコマンドを実行し、コマンドがセカンダリメモリダイに宛てられたものであることの識別に応答して、プライマリＣＳ信号をセカンダリＣＳ信号としてセカンダリＣＳライン上で送信することにより、セカンダリメモリダイにコマンドを実行させる。

【発明の効果】

【0012】

本発明の実施形態は、共通のパッケージに積層された複数のメモリダイ（ｄｉｅ）への安全なアクセスの管理を改善することができる。

【図面の簡単な説明】

【0013】

【図1】本明細書に記載の実施形態による共通のパッケージ内に積層された複数のメモリダイを含むコンピュータシステムのブロック図を示す。

【図2】本明細書に記載の実施形態によるマルチダイ記憶装置におけるコマンド実行方法のフロー図を示す。

【図3】本明細書に記載の実施形態によるマルチダイ記憶装置における読み取りコマンドの実行期間に生成した信号のタイミング図を示す。

【発明を実施するための形態】

【0014】

本明細書の実施形態は、共通のパッケージに積層された複数のメモリダイ（ｄｉｅ）への安全なアクセスの管理の改良のための方法及びシステムを提供する。開示された実施形態において、１つのメモリダイは、それに対応するチップ選択（ＣＳ）入力を制御することにより、その他のメモリダイへのアクセスを制御する。開示された実施形態は、異なる対応するコマンドセットを有する、及び／又は、異なるアクセスプロトコルをサポートする異なるタイプのメモリダイに適用することができる。

【0015】

様々なシステムでは、ホストは、バスを介して複数のメモリダイを含む記憶装置に結合される。バスは通常、オペコード、アドレス及びデータを伝送する１又は複数の入力／出力（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ，ＩＯ）ラインと、コマンド中にアクティブになるＣＳ信号を含む。

【0016】

各メモリダイは、いずれもアクティブのときにコマンドの実行に用いる前記メモリダイを選択するためのＣＳ入力を有する。メモリダイは、そのＣＳ入力がコマンド中全体にわたってアクティブである場合、サポートされているコマンドの実行を完了することができ、通常、実行が完了する前にＣＳ入力が非アクティブになると、コマンドの実行を放棄する。メモリダイは通常、そのＣＳ入力がコマンド中全体にわたってアクティブである場合でも、サポートされていないコマンドを無視する。

【0017】

パッケージ内の個別メモリダイにアクセスするために各種構造を用いることができる。例えば、バスＣＳ信号を含むバス信号全体は、全てのメモリダイに並列に結合されて良い。この種のタイプの技術は、ウィンボンド・エレクトロニクス株式会社（Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ）よりＳｐｉＳｔａｃｋ（登録商標）という名称で提供されており、同社のＷ２５Ｍ製品シリーズ内で実施されている。バスを介してコマンドを送信する場合、全てのメモリダイは、最初にいずれもコマンドを受信し、且つ各メモリダイは、コマンドを実行するか、コマンドを放棄するかを独立して決定する。この並列バス手法では通常、メモリダイが同じメモリタイプであり、コマンドの実行又は放棄を決定するための共通規則を共有する必要があるため、パッケージ内に異なるタイプのメモリダイを混在させる場合には適していない。

【0018】

別の手法では、ホストバスを終端し、対応するＣＳ信号を含む個別のバス信号を異なるメモリダイに生成する仲介コントローラにホストバスを結合することができる。ホストは、コントローラを介してのみ間接的に各メモリダイと通信することができる。この手法は通常、コントローラがメモリダイごとに複数のフルバスを処理するため、高度に複雑で高価なものとなる。

【0019】

開示される実施形態において、バスは、メモリダイのうちの１つ（本明細書では“プライマリメモリダイ”という）にのみ接続されるＣＳ信号を除いて、複数のメモリダイに並列に結合される。プライマリメモリダイは、個別のＣＳ信号を各セカンダリダイに提供することにより、その他のメモリダイ（本明細書において“セカンダリダイ”ともいう）へのアクセスを制御する。

【0020】

１つのプライマリメモリダイ及び１又は複数のセカンダリメモリダイを含む集積回路（ＩＣ）を検討する。プライマリメモリダイは、プライマリメモリダイのみに接続するプライマリＣＳラインを介してプライマリチップ選択（ＣＳ）信号を提供するバスに結合される。セカンダリメモリダイは、プライマリＣＳラインを含まないバスに結合され、プライマリメモリダイが提供する対応するセカンダリＣＳ信号を伝送する対応するセカンダリＣＳラインに結合される。プライマリＣＳ信号がアクティブであるとき、プライマリメモリダイは、バスを介してコマンドを受信し、コマンドがプライマリメモリダイに宛てられたものであるとの識別に応答して、プライマリメモリダイ内でコマンドを実行する。さもなくば、コマンドがセカンダリメモリダイに宛てられたものであるとの識別に応答して、プライマリメモリダイは、プライマリＣＳ信号をセカンダリＣＳ信号として所与のセカンダリメモリダイのセカンダリＣＳライン上で送信することにより、所与のセカンダリメモリダイにコマンドを実行させる。

【0021】

以下の記載では、明確にするために、説明される実施形態のいくつかは、プライマリメモリダイ及び単一のセカンダリダイを含むパッケージに言及する。しかしながら、開示された技術は、複数のセカンダリメモリダイを含むパッケージにも同様に適用可能である。

【0022】

いくつかの実施形態において、プライマリメモリダイは、ローカル“有効ライン”上で伝送されるローカル“有效信号”によって選択可能なローカルメモリを含み、プライマリメモリダイは、（ｉ）プライマリＣＳ信号をローカル有效信号としてローカル有効ライン上で送信する；及び（ｉｉ）セカンダリメモリダイに提供されたセカンダリＣＳ信号を非アクティブ化することによってコマンドを実行する。

【0023】

その他の実施形態において、ＩＣは、プライマリＣＳラインを含まないバスに結合され、プライマリメモリダイが提供する別のセカンダリＣＳ信号を搬送する別のセカンダリＣＳラインに結合される別のセカンダリダイを含む。これらの実施形態において、プライマリダイは、（ｉ）プライマリＣＳ信号を別のセカンダリＣＳ信号として別のセカンダリＣＳライン上で送信する；（ｉｉ）セカンダリダイに提供されたセカンダリＣＳ信号を非アクティブ化する；及び（ｉｉｉ）プライマリダイに提供されたローカルメモリのローカル有效信号を非アクティブ化する動作を介して別のセカンダリダイにコマンドを実行させる。

【0024】

開示される構造において、プライマリメモリダイとセカンダリメモリダイの少なくとも一部は、メモリダイ異なる対応するメモリタイプであって良い，各メモリタイプは少なくとも（ｉ）ＮＡＮＤフラッシュメモリタイプ；及び（ｉｉ）ＮＯＲフラッシュメモリタイプを含むリストから選択される。

【0025】

一実施形態において、プライマリメモリダイ及びセカンダリメモリダイは、対応する第１の異なるアクセスプロトコル及び第２の異なるアクセスプロトコルをサポートし、プライマリメモリダイは、バスに結合されたホストにセカンダリメモリダイに対する第２のアクセスプロトコルを提示する。

【0026】

プライマリメモリダイは、任意の適当な方法（（例えば、専用のダイ選択コマンドに基づいて、又はコマンドに含まれるアドレス情報に基づいて）を使用して、受信したコマンド（又は１又は複数の後続コマンド）を実行するためのターゲットメモリダイを選択することができる。

【0027】

いくつかの実施形態において、プライマリダイは、“独立（Ｓｔａｎｄａｌｏｎｅ）”モード、“制限付アクセス（Ｒｅｓｔｒｉｃｔｅｄ－Ａｃｃｅｓｓ）”モード及び“フルアクセス（Ｆｕｌｌ－Ａｃｃｅｓｓ）”モードの３つのいずれかのアクセスモードで動作することができる。スタンドアロンモードでは、プライマリメモリダイが第２のＣＳ信号を制御して、全ての受信コマンドに対するセカンダリメモリダイへのアクセスをブロックする。制限付アクセスモードでは、プライマリメモリダイが第２のＣＳ信号を制御して、セカンダリメモリダイによりサポートされる対応するコマンドの部分的なサブセットに対するセカンダリメモリダイへのアクセスを可能にする。フルアクセスモードでは、プライマリメモリダイが第２のＣＳ信号を制御して、セカンダリメモリダイによりサポートされる全てのコマンドに対するセカンダリメモリダイへのフルアクセスを可能にすると同時に、アクセスモードを修正するコマンドを（プライマリメモリダイにより）選択的に実行する。

【0028】

開示される構造は、例えばセキュアブートに使用することができる。このような例示的な実施形態において、プライマリメモリダイは、バスに結合されたホストのブートコードをローカルに記憶し、ブートコードの記憶、更新、アップロード時など、記憶されたブートコードへの安全なアクセスを管理する。

【0029】

一実施形態において、プライマリメモリダイは、セカンダリメモリダイに対する記憶動作を安全にするために、ＩＣを含む基層システムのルートオブトラスト（ＲｏＴ）として機能する。例えば、プライマリメモリダイは、書き込み保護や、暗号化やデータ認証などの様々な暗号化サービスをセカンダリメモリダイに提供することができる。

【0030】

開示された技術において、プライマリメモリダイは、対応するＣＳ入力を制御することにより、セカンダリメモリダイへのアクセスを制御する。開示された構造及び関連する実施形態により、複雑さが軽減され、消費電力が低減され、セカンダリメモリダイへの高速アクセスが実現される。また、同一のパッケージ内でフラッシュＮＯＲダイとフラッシュＮＡＮＤダイを混合するなど、様々なストレージ技術のメモリダイをサポートする。プライマリダイが各コマンドダイの選択を管理するため、メモリダイは、共通の規則に従う必要がなく、及び／又は、ターゲットダイを選択するためにその他の方法で互いに協力する必要がなく、その結果、実施が簡素化され、柔軟になる。

【0031】

図１を参照すると、コンピュータシステム２０は、バス３２（リンク又はインターフェースともいう）を介して、本実施形態では記憶装置を実現する集積回路（ＩＣ）２８に結合されるホスト２４を含む。複数の（例えば、‘ｎ’個）の入力／出力（ＩＯ）ライン、“ＣＬＫ”で示されるクロックライン、及び“ＣＳ－０”で示されるチップ選択（ＣＳ）ラインを含む。バス３２は、例えば、シリアル・ペリフェラル・インタフェース（Ｓｅｒｉａｌ ｐｅｒｉｐｈｅｒａｌ ｉｎｔｅｒｆａｃｅ，ＳＰＩ）を含んで良い。あるいは、例えば、拡張ＳＰＩ、拡張ＳＰＩ（ｘＳＰＩ）や集積回路間（Ｉｎｔｅｒ－Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ，Ｉ２Ｃ）バスなど、その他の適当なバスのタイプを使用しても良い。

【0032】

コンピュータシステム２０において、ホスト２４は通常、バス３２と記憶装置２８を介してコマンドを送信する。通信は、オペコードの送信、アドレスの送信、データの送信及び／又はデータの受信を含んで良い。

【0033】

コンピュータシステム２０は、モノのインターネット（Ｉｎｔｅｒｎｅｔ ｏｆ Ｔｈｉｎｇ，ＩｏＴ）装置、自動車アプリケーション、ＰＣ／サーバ基本入出力システム（Ｂａｓｉｃ Ｉｎｐｕｔ－Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ，ＢＩＯＳ）、産業用コントローラなどの様々なアプリケーションで使用することができる。

【0034】

記憶装置２８は、ローカルメモリ４２及びＣＳ論理４６を含む、“ダイ－０”と示されるメモリダイ４０を含む。メモリダイ４０は、本明細書では“プライマリメモリダイ”というか、又は単に“プライマリダイ”という。記憶装置２８はさらに、１つ又は複数のメモリダイ５０を含み、各メモリダイ５０はメモリ５４を含む。メモリダイ５０は“ダイ－ｍ”と示され、‘ｍ’は０より大きい整数を表す。メモリダイ５０は、本明細書において“セカンダリメモリダイ”というか、又は単に“セカンダリダイ”という。

【0035】

プライマリダイ及び各セカンダリダイは、いずれもＣＳ入力を有し、上記ＣＳ入力はアクティブのとき、対応するメモリダイを選択する。なお、メモリダイの選択は、メモリダイの内部メモリへのアクセスを取得することを意味することに注意されたい。図１では、記憶装置２８は、ダイ－１及びダイ－２で示される２つのセカンダリダイを含むが、代替実施形態において、記憶装置２８は、単一のセカンダリダイ又は２つ以上のセカンダリダイを含んで良い。

【0036】

図１の構造において、バス３２のＣＬＫライン及びＩＯラインは、ホスト２４と各プライマリダイ及びセカンダリダイとの間で並列に接続される。比較すると、バス３２のＣＳ－０ライン（本明細書では“プライマリＣＳライン”ともいう）は、ホストとプライマリダイのＣＳ入力との間に接続されるが、セカンダリダイのＣＳ入力には接続されない。メモリ選択ライン（本明細書では“有効ライン”ともいう）は、ＣＳ論理とローカルメモリ４２との間に接続される。“ＣＳ－１”及び“ＣＳ－２”で示されるＣＳライン（本明細書では“セカンダリＣＳライン”ともいう）は、対応するセカンダリダイのＣＳ論理とＣＳ入力との間に接続される。上述の構造により、ＣＳ論理４６は、そのローカルメモリ（４２）並びにセカンダリダイ（５０）及びそのメモリ（５４）へのアクセスを制御することができる。

【0037】

以下の説明において、プライマリＣＳライン上で伝送されるＣＳ信号は、本明細書において“プライマリＣＳ信号”ともいい、セカンダリＣＳライン上で伝送されるＣＳ信号は、本明細書において“セカンダリＣＳ信号”ともいい、有効ライン上で伝送されるメモリ選択信号は、本明細書において“有效信号”ともいう。以下の説明において、ＣＳ論理は、プライマリダイのローカルメモリ４２にアクセスするための有效信号を制御し、セカンダリダイにアクセスするためのセカンダリＣＳ信号を制御する。

【0038】

プライマリダイ４０のローカルメモリ４２及びセカンダリダイ５０のメモリ５４は、任意の適切なタイプのメモリを含んで良い。一実施形態において、ダイ－０のローカルメモリ４２は、ＮＯＲフラッシュ装置を含み、ダイ－１及びダイ－２のメモリ５４は、ＮＡＮＤフラッシュ装置を含む。しかしながら、その他の実施形態では、メモリタイプのその他任意の適当な組み合わせを使用しても良い。例えば、プライマリダイのローカルメモリ４２及び全てのセカンダリダイのメモリ５４は、同一のメモリタイプであって良い。別の例として、セカンダリダイの２つ（又は２つ以上）のメモリ５４は、異なる対応するメモリタイプであって良い。本発明の説明において、使用される主なメモリタイプは、ＮＯＲダイ及びＮＡＮＤダイであるが、これは必須ではなく、その他の適当なメモリタイプ（揮発性又は不揮発性）を使用しても良い。

【0039】

ホスト２４がバスを介してコマンドを送信すると、プライマリダイは、プライマリＣＳ信号（ＣＳ－０ライン上で送信）がアクティブである間に、コマンドが最初にプライマリダイ及び全てのセカンダリダイによって受信されるように、有效信号及びセカンダリ信号を制御する。コマンドが進行するにつれて（例えば、オペコードパラメータを受信した後）、ＣＳ論理は、コマンドが送信されるターゲットダイを決定し、コマンドがターゲットダイにより実行され、全てのその他のメモリダイによって放棄されるように、有效信号及びセカンダリＣＳ信号を制御する。

【0040】

以下、ターゲットダイを決定する方法について詳しく説明する。

【0041】

マルチダイ記憶装置におけるコマンドの実行

【0042】

図２を参照すると、この方法は、図１の記憶装置２８のプライマリダイ（ダイ－０）によって実行されるものとして説明される。例えば、記憶装置の全てのメモリダイがいずれも同一のコマンドセット及びコマンドフォーマットをサポートする場合、図２の方法を適用することができる。

【0043】

この方法はコマンド受信ステップ１００で始まる。ここで、ダイ－０は、バス３２を介してホスト２４からコマンドを受信する。コマンドは、バスＣＬＫ信号を使用してバスＩＯライン上で伝送される。また、プライマリＣＳライン（ＣＳ－０）上で伝送されるプライマリＣＳ信号はコマンド中にアクティブであると仮定する。

【0044】

プライマリＣＳ信号に応答して、ダイ－０のＣＳ論理４６は、最初にローカルメモリ４２及び全てのセカンダリダイ５０（本実施形態ではダイ－１及びダイ－２）を選択する。この目的を達成するために、ＣＳ論理プライマリＣＳ信号を有效信号として内部有効ライン上で送信し、プライマリＣＳ信号をセカンダリＣＳ信号としてセカンダリダイのセカンダリＣＳライン上で伝送する。したがって、ダイ－０のローカルメモリ４２及びセカンダリダイのメモリ５４は、少なくともコマンドのオペコードパラメータを受信する。したがって、プライマリダイとセカンダリダイのそれぞれは、ターゲットダイとして選択された場合、コマンドを実行する準備ができている。

【0045】

ダイ選択ステップ１０４において、ダイ－０のＣＳ論理は、コマンドが送信されるターゲットダイを決定する。ダイ－０は、例えば、現在又は前のコマンド内のオペコードパラメータ及び／又はアドレスパラメータ（利用可能な場合）で伝送される情報に基づいて、ターゲットダイを決定することができる。

【0046】

ステップ１０４において、ダイ－０がターゲットダイとして選択された場合、上記方法は、プライマリダイ実行ステップ１０８に進む。さらに、ダイ－１又はダイ－２がターゲットダイとして選択された場合、上記方法は、セカンダリダイ実行ステップ１１２に進む。

【0047】

ステップ１０８において、ダイ－０は、（ｉ）（アクティブな）プライマリＣＳ信号を有效信号としてローカルメモリ４２のローカル有効ライン上で送信する；及び（ｉｉ）全てのセカンダリダイ（本実施形態ではダイ－１及びダイ－２）のセカンダリＣＳ信号を非アクティブ化することにより、ＣＳ論理によりコマンドを実行する。選択セカンダリダイの選択が取り消されるため、セカンダリダイはコマンドの実行を放棄する。

【0048】

ステップ１１２において、ダイ－０は、（ｉ）プライマリＣＳ信号をセカンダリＣＳ信号としてターゲットダイのセカンダリＣＳライン上で送信する；（ｉｉ）その他のセカンダリダイのセカンダリＣＳ信号を非アクティブ化する；及び（ｉｉｉ）ダイ－０のローカル有效信号を非アクティブ化することにより、ＣＳ論理によりターゲットダイ（本実施形態ではダイ－１又はダイ－２）にコマンドを実行させる。

【0049】

例えば、信号がローアクティブであるときに論理ＯＲゲート（ＯＲｇａｔｅ）を使用するか、又は、信号がハイアクティブであるときに論理ＡＮＤゲート（ＡＮＤｇａｔｅ）を使用するなど、任意の適当な方法により、有效信号又はセカンダリＣＳ信号の非アクティブ化を行うことができる。ステップ１０８及びステップ１１２の後、方法はステップ１００にループして、後続のコマンドを受信する。

【0050】

図２の方法は例として示されており、他の適当な方法を使用することもできる。例えば、コマンドがオペコードコマンド（例えば、配置コマンド）のみを含む場合、プライマリダイは、有效信号及びセカンダリＣＳ信号を制御して、複数のメモリダイに互いに並行してコマンドを実行させることができる。

【0051】

図３を参照すると、このタイミング図は、例えば図２の方法を使用してホスト２４が読み取りコマンドを実行するシステム（例えばシステム２０）について説明する。

【0052】

一実施形態において、バス３２はＳＰＩを含み、上記ＳＰＩは、コマンドを記憶装置２８に送信するためのＩＯ０ライン及び記憶装置からデータを受信するためのＩＯ１ラインを有する。図示されるように、コマンドは、最上位ビット（ｔｈｅ Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔｂｉｔ，ＭＳｂ）で始まり最下位ビット（ｔｈｅ Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ，ＬＳｂ）で終わる、送信される８ビットのオペコードパラメータ１５０を有する。オペコードパラメータの後には、最上位のアドレスビット（Ａ３１）で始まり最下位のアドレスビット（Ａ０）で終わる、送信される３２ビットのアドレスパラメータ１５４が続く。読み取りコマンドに応答して、記憶装置は、ターゲットダイから読み取ったデータのバイト－０……バイト－ｍをＩＯ１ライン経由でホストに送り返す。

【0053】

バスのプライマリＣＳライン（ＣＳ－０）を介してホストから送信されるプライマリＣＳ信号１５８は、コマンド中にアクティブになる。図３の実施形態において、プライマリＣＳ信号は、オペコードのＭＳｂ開始直前にアクティブになり（例えば、本実施形態ではハイレベルからローレベルに変化、メモリ装置がＩＯ１ライン経由でｍ番目のデータバイトの送信を完了するまで維持される。

【0054】

図３の実施形態において、ダイ－０は、アドレスパラメータのいくつかの上位アドレスビットに基づいて、タイムインスタンス１６２でターゲットダイを決定すると仮定する。タイミング図は、（ｉ）ターゲットダイがプライマリダイ－０（１７０）であり、且つ（ｉｉ）ターゲットダイがセカンダリダイ－２（１７４）である場合の有效信号及びセカンダリＣＳ信号を示す。

【0055】

プライマリＣＳ１５８信号がアクティブになると、ＣＳ論理は、まずプライマリＣＳ信号を有效信号としてダイ－０の有効ライン上で送信し、それをセカンダリ信号としてダイ－１及びダイ－２両方のセカンダリＣＳライン上で送信する。これにより、全てのメモリダイがオペコードパラメータ及びアドレスパラメータの少なくとも一部を受信することができる。

【0056】

ダイ－０がターゲットダイである場合、ＣＳ論理は、プライマリＣＳ信号を有效信号として有効ライン上で送信し続ける。また、ＣＳ論理によりセカンダリダイのセカンダリＣＳ信号を非アクティブ化することにより、ダイ－１及びダイ－２はコマンドを放棄する。ダイ－２（例えば）がターゲットダイである場合、ＣＳ論理によりプライマリＣＳ信号をセカンダリ信号としてダイ－２のセカンダリＣＳライン上で送信することにより、ダイ－２はコマンドを実行する。さらに、ＣＳ論理により、ダイ－１のセカンダリＣＳ信号及びダイ－０の有效信号をそれぞれ非アクティブ化することにより、ダイ－１及びダイ－０はコマンドを放棄する。

【0057】

図３に示され、上述されるタイミング図は、例として引用される。代替実施形態では、その他の適当なタイミング図を使用しても良い。例えば、いくつかの実施形態において、バス幅の動作モードはクワッド（Ｑｕａｄ）又はオクタルにすることができ、それに応じて別途のＩＯラインを追加することができる。この場合、クロックサイクルごとにコマンドの複数のビットを送信する。図３では、３２ビットのアドレスパラメータを示しているが、２４ビットのアドレスなどのその他のアドレス長を使用しても良い。別の例として、図３のタイミング図ではローアクティブＣＳ信号を図示しているが、代替実施形態では、ハイアクティブＣＳ信号を使用しても良い。

【0058】

記憶装置２８からコマンドを受信した後、プライマリダイは、記憶装置内のどのメモリダイがコマンドを実行するかを（例えば、ＣＳ論理４６を使用して）決定する。所与のコマンドを実行するために選択されたメモリダイを、本明細書では所与のコマンドの“ターゲットダイ”という。ターゲットダイは、プライマリダイ又はセカンダリダイの１つであって良い。一般に、コマンドシーケンスは、同一のメモリダイ又は２つ以上の異なるメモリダイに送信するコマンドを含んで良い。開示された実施形態において、プライマリダイ４０（ダイ－０）は、各コマンドの単一のターゲットダイの選択を処理する。

【0059】

プライマリダイは、以下に説明するように、様々な方法で所与のコマンドのターゲットダイを決定することができる。一実施形態では、各メモリダイには対応するダイ識別子が事前に割り当てられ、プライマリダイは、ターゲットダイの識別子を指定する專用ダイ選択コマンドに応答して、ターゲットダイを選択する。專用コマンドは、例えば、オペコードパラメータ内又はオペコードパラメータの後の別個のパラメータ内で、ダイ識別子を指定することができる。ダイ選択コマンドは、プライマリダイによって処理されるが、セカンダリダイによりサポートされるコマンドセットの一部ではないため、セカンダリダイによって無視される。

【0060】

一実施形態において、ダイ選択コマンドに応答して、プライマリダイは、有效信号及びセカンダリＣＳ信号を制御して、後続のコマンドがターゲットダイによって（通常はその他のダイによらずに）実行されるようにする。プライマリダイは、ターゲットダイがセカンダリダイである場合でも、その後受信したコマンドを監視し続け、別のダイ選択コマンドを受信すると、それに応じてターゲットダイを再選択する。

【0061】

読み取り、プログラミング、消去コマンドなどの一部のコマンドは、アドレスパラメータを含む。このようなコマンドの場合、プライマリダイは、アドレスパラメータに基づいてターゲットダイを決定することができる。この方法では、プライマリダイ及びセカンダリダイは、複数のアドレスサブ範囲に分割された共通のアドレス空間にマッピングされる。ここで、各メモリダイは、アドレス空間の対応するアドレスサブ範囲にマッピングされる。いくつかの実施形態において、アドレスパラメータを有するコマンドを受信した後、プライマリダイは、アドレスパラメータが属するアドレスサブ範囲を識別することにより、アドレスパラメータの少なくとも一部（例えば、アドレスの最上位（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ， ＭＳ）バイト）に基づいて、ターゲットダイを決定する。上述するアドレスに基づくターゲットダイの選択は、全てのメモリダイがいずれもコマンドセット及びコマンドフォーマットを共有する記憶装置に適用することができるが、これに限定されるものではない。

【0062】

図１で上述したように、記憶装置は、例えば、同一の記憶装置内でＮＯＲとＮＡＮＤフラッシュメモリ装置を混合する場合など、異なるコマンドセット、異なるコマンドフォーマット及び／又は異なるアクセスプロトコルに従う各種メモリタイプのメモリダイを含んで良い。このような実施形態において、ターゲットダイにアクセスするホストは、対応するターゲットダイによりサポートされるコマンドセットからのコマンドを使用する必要がある。代替的又は追加的に、プライマリダイは、プライマリダイとは異なるメモリタイプを有するセカンダリダイによって使用されるアクセスプロトコルをホストに提示することができる。これにより、ホストは共通のアクセスプロトコルを使用して全てのメモリダイと通信することができる。

【0063】

例えば、プライマリダイがＮＯＲフラッシュ装置であり、セカンダリダイがＮＡＮＤフラッシュ装置である記憶装置２８内で読み取り動作を行う場合を検討する。ＮＯＲフラッシュ装置の読み取り（又は書き込み）コマンドは通常、直接アクセス用のフルアドレスパラメータ（例えば、２４ビット又は３２ビットメモリアドレス）を伝送する。対照的に、ＮＡＮＤフラッシュ装置に適用される読み取り動作は通常間接的であり、“ページロード”コマンドとそれに続く１又は複数の“ページ読み取り”コマンドを含む。ターゲットＮＡＮＤ装置内において、ページロードコマンドにより、メモリからターゲットＮＡＮＤ装置のローカル読み取りバッファ（図示せず）にページをロードする。ページは、数千バイトのデータ（例えば、４千バイト又はその他の適切なサイズ）を含んで良い。ページ読み取りコマンドは、前のページロードコマンドによりロードされたデータを読み取りバッファから読み取る。ページロードコマンドは通常、アドレスパラメータの最上位１６ビット（例えば、Ａ３１……Ａ１６）のみを伝送し、ページ読み取りコマンドは通常、アドレスパラメータの下位１６ビット（例えば、Ａ１５……Ａ０）のみを伝送する。本実施形態において、ページロードコマンドで伝送されるアドレスの部分が所与のターゲットダイに割り当てられたサブ範囲内にある場合、プライマリダイは所与のターゲットダイを選択する。

【0064】

ページロードコマンドは通常、全てのセカンダリＮＡＮＤダイにより実行される。ＮＡＮＤターゲットダイを決定した後、プライマリダイは、後続のページ読み取りコマンドがターゲットＮＡＮＤダイのみにより実行され、プライマリダイ及びその他セカンダリダイによって放棄されるように、有效信号及びセカンダリＣＳ信号を制御する。また、プライマリダイは、バス経由で受信した後続のコマンドを監視し、後続のページロードコマンドを検出した後、上述の後続のページロードコマンドで伝送されるアドレスパラメータに基づいて、ターゲットダイを再選択する。

【0065】

２つ以上のメモリダイの対応するストレージサイズが異なる場合、様々なアドレスマッピングを使用することができる。例えば、１２８メガビットのプライマリＮＯＲダイ及び１又は複数の１ギガビットのセカンダリＮＡＮＤダイを含む記憶装置を検討する。この構造は、例えば、比較的小さなブートコードをＮＯＲ装置に記憶し、セカンダリＮＡＮＤダイを使用して記憶スペース全体を拡張する場合に適している。

【0066】

このような一実施形態では、プライマリダイはセカンダリＮＡＮＤダイに割り当てられたアドレスサブ範囲を超えたアドレスサブ範囲にマッピングされることができる。例えば、単一の１ギガビットのセカンダリＮＡＮＤダイの場合、ＮＡＮＤダイはアドレスサブ範囲００００＿００００ｈ－０７ＦＦ＿ＦＦＦＦｈにマッピングされ、１２８メガビットのプライマリＮＯＲはアドレス範囲０８００＿００００ｈ－０８ＦＦ＿ＦＦＦＦｈにマッピングされる。

【0067】

別の実施形態において、プライマリＮＯＲダイに割り当てられてられたアドレスサブ範囲とセカンダリＮＡＮＤダイに割り当てられてられたアドレス範囲は重複する。例えば、１２８メガビットのプライマリＮＯＲダイは００００＿００００ｈ－００ＦＦ＿ＦＦＦＦｈで指定されるアドレスサブ範囲にマッピングされ、単一の１ギガビットのセカンダリＮＡＮＤダイは０１００＿００００ｈ－０７ＦＦ＿ＦＦＦＦｈで指定されるアドレスサブ範囲にマッピングされる。この場合、セカンダリダイの下位１２８メガビットアドレスにはアクセスすることができない。

【0068】

いくつかの実施形態において、プライマリダイＮＯＲは、セカンダリダイＮＡＮＤのアクセスプロトコルをホストに提示する。この目的を達成するために、プライマリダイＮＯＲは、ＮＡＮＤダイのページロード及びページ読み取りコマンドを実施して、ＮＡＮＤフラッシュを有するコントローラのホストが同一のコマンドセット及びフォーマット（少なくとも読み取り操作に用いる場合）を使用して、プライマリダイＮＯＲ及びセカンダリダイＮＡＮＤにアクセスできるようにする。これらの実施形態において、プライマリダイＮＯＲのローカルメモリはホストにはＮＡＮＤ装置として見えるため、ホストによって実行されるソフトウェアは、モノリシック（シングルダイ）ＮＡＮＤフラッシュメモリ装置にアクセスするときに、記憶装置内のメモリにアクセスすることができる。いくつかの実施形態では、ＮＡＮＤフォーマットのプライマリダイ又はセカンダリＮＡＮＤダイのいずれかにアクセスする前に、ホストは、例えば記憶装置からアクセスＮＡＮＤメモリにアクセスするように設計された適当なドライバをロードする必要がある。

【0069】

いくつかのコマンドは短過ぎて、プライマリダイが、アドレスパラメータに基づいて、ターゲットダイを決定するのに十分な時間を確保できない可能性がある。例えば、ｘＳＰＩオクタルデュアル転送レート（Ｄｕａｌ Ｔｒａｎｓｆｅｒ Ｒａｔｅ，ＤＴＲ）バスモード（“８ｄ－８ｄ－８ｄ”モードともいい、コマンド、アドレス及びデータが８ビット幅のＤＴＲとして伝送されることを意味する）で発行されるＮＡＮＤ装置のブロック消去コマンドは、オペコードに１つのクロックサイクルを必要とし、その後に、アドレス用の追加のクロックサイクルが続く。この場合、セカンダリダイは、プライマリダイがアドレスパラメータに基づいて、ターゲットダイを決定する前に（オペコード及びアドレスパラメータに応答して）望ましくなく消去コマンドを実行する可能性がある。いくつかの実施形態では、このような誤ったコマンドの実行を回避するために、プライマリダイは、アドレスベースのターゲット選択方法の使用を、選択されたコマンド（例えば、読み取り操作のみ）に制限し、誤った実行を引き起こす可能性のあるコマンド（消去操作やプログラミング操作など）をブロックする。

【0070】

なお、消去コマンドやプログラムコマンドとは異なり、読み取りコマンドでは、ダイはアドレスを受信した後もコマンドの処理を継続し、応答を準備して、ホストへの応答の送信を開始する。これにより、ターゲットダイ以外のダイによるコマンドの終了に十分な時間が与えられる。

【0071】

いくつかの実施形態において、記憶装置に記憶されている内容を修正するコマンド（プログラミングコマンドや消去コマンドなど）の前には、書き込みイネーブル（Ｗｒｉｔｅ－Ｅｎａｂｌｅ）コマンドが行われる。プライマリダイは、バス経由で受信したコマンドを監視し、ターゲットダイがセカンダリダイの１つであるときに書き込みイネーブルコマンド（又はその他の条件）を検出すると、プライマリダイは、例えば、次のシステムリセットまで、又はプライマリダイ内で実施された事前定義に応じて、セカンダリダイへのさらなるアクセスをブロックする。したがって、プライマリダイは、書き込みイネーブルコマンドで始まり、その後にプログラミング又は消去コマンドが続くコマンドシーケンスをブロックする。これは、セカンダリダイが本質的に書き込み保護されていることを意味する。したがって、セカンダリダイ自身が固有の書き込み保護メカニズムをサポートしていない場合でも、プライマリダイセカンダリダイの書き込み保護を管理する。

【0072】

いくつかの実施形態において、プライマリダイは、セカンダリダイが固有のセキュリティ機能をサポートしていない場合でも、セカンダリダイに書き込み保護（及びその他のセキュリティ特徴）を提供するために用いるセキュリティ機能をサポートする。例えば、プライマリダイは、例えば、署名（ｓｉｇｎａｔｕｒｅ）、パスワード及び／又は他のユーザ認証機構によって保護されたセキュリティコマンドを実行して、セカンダリダイへのアクセスを得ることができる。

【0073】

いくつかの実施形態において、プライマリダイは、複数の事前定義モードから選択されたアクセスモードをサポートする。例示的な実施形態において、プライマリダイは、（ｉ）“スタンドアロンモード”、（ｉｉ）“制限付アクセス”モード及び（ｉｉｉ）“フルアクセス”モードを含む３つのアクセスモードをサポートする。一実施形態において、プライマリダイ４０は、ホスト２４の制御によってアクセスモードを切り替える。

【0074】

スタンドアロンモードにおいて、プライマリダイは、ローカルメモリへのアクセスのみを許可し、セカンダリダイへのアクセスをブロックする。このモードは、例えば、ホストがプライマリダイ（例えば、ＮＯＲフラッシュ装置）からブートするシステムで有用である。スタンドアロンモードでは、プライマリダイはすべての受信コマンドのターゲットダイとして自身を選択する。したがって、ターゲットのダイを動作中に決定する必要がない。

【0075】

ブートプロセスが完了した後、プライマリダイを制限付アクセスモードに切り替えても良い。制限付アクセスモードでは、プライマリダイ（例えば、ＮＯＲ）は、アドレスパラメータを含むいくつかのコマンドについて、セカンダリダイ（例えば、ＮＡＮＤ）へのアクセス（例えば、読み取りアクセス）を許可する。制限付アクセスモードでは、上述のように、プライマリダイはセカンダリダイのアクセスプロトコルをホストに提示することができる。

【0076】

フルアクセスモードにおいて、プライマリダイは、サポートされているすべてのコマンドについてセカンダリダイへのアクセスを許可する。このモードは、セカンダリダイのプログラミング、消去、及び／又は構成に使用することができる。フルアクセスモードでは、プライマリダイは受信したコマンドを監視し、アクセスモードを制限付アクセスモード又はスタンドアロンモードに修正する記憶コマンドにのみ応答する。

【0077】

いくつかの実施形態において、スタンドアロンモードは、リセット後のデフォルトのアクセスモードとして機能する。このような実施形態では、リセットイベントに応答して、プライマリダイは、スタンドアロンモードでの動作を自動的に開始し、ホストがプライマリダイ（例えば、ＮＯＲ）からブートできるようにする。後の適切な時点、たとえばブート完了後、ホストは、ＮＡＮＤダイにアクセスするためのドライバを含むファームウェア（Ｆｉｒｍｗａｒｅ，ＦＷ）コードを記憶装置からロードし、制限付アクセス又はフルアクセスモードに切り替える。その他の実施形態では、リセット後、制限付アクセスモード又はフルアクセスモードをデフォルトモードとして機能させても良い。この場合、リセット後、プライマリダイは制限付アクセスモード又はフルアクセスモードで動作を開始する。例えば、ホストがプライマリダイからではなくセカンダリダイからブートする場合、この実施形態は有用である。

【0078】

例示的な実施形態において、プライマリダイは、１つ又は複数のセカンダリダイと同一のパッケージ内に積層されたセキュリティ装置を含む。このような実施形態において、プライマリダイは、システムのルートオブトラスト（ＲｏＴ）として機能する。記憶装置は、プライマリダイのセキュリティ機能に依存して、プライマリダイに記憶されているブートコードを記憶、保護、及び更新することができる。

【0079】

上記の実施形態は例として提供するものであり、他の適切な実施形態を使用することもできる。例えば、上記のいくつかの実施形態では、ＮＯＲプライマリダイ及び１又は複数のＮＡＮＤセカンダリダイを含む記憶装置について言及しているが、この構造は必須ではなく、その他の実施形態では、ＮＯＲ、ＮＡＮＤ、及び／又は他のメモリの種類の他の適切な組み合わせを使用しても良い。

【0080】

コンピュータシステム２０の構成（ホスト２４、記憶装置２８と、プライマリダイ４０、ローカルメモリ４２、ＣＳ論理４６などのその構成要素、及びセカンダリダイ５０とそのメモリ５４を含む）は、専ら概念的に明確にするためにのみ示されている構成例である。代替実施形態では、他の任意の適当なコンピュータ、ホスト、及びメモリダイ構成を使用することができる。

【0081】

記憶装置２８の異なるサブユニットは、１又は複数の特定用途向け集積回路（Ａｐｐｌｉｃａｔｉｏｎ－Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ，ＡＳＩＣ）又はフィールドプログラマブルゲートアレイ（Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ，ＦＰＧＡ）などの適当なハードウェアを使用して実現するか、ソフトウェアを使用して実現するか、又はハードウェア要素とソフトウェア要素の組み合わせを使用し実現することができる。

【0082】

記憶装置２８は、本明細書で説明される機能を実行するためにソフトウェアでプログラムされた１又は複数の汎用プロセッサを含んで良い。ソフトウェアは、例えば、ネットワーク又はホストを介してプロセッサにダウンロードされる電子形式であっても良いし、代替的又は追加的に、（例えば、磁気、光学又は電子メモリ）などの非一時的な有形媒体に提供及び／又は記憶されても良い。

【産業上の利用可能性】

【0083】

本発明のマルチダイパッケージにおける安全な記憶方法及びシステムは、メモリ装置に適用することができる。

【符号の説明】

【0084】

２０：コンピュータシステム
２４：ホスト
２８：集積回路／記憶装置
３２：バス
４０：プライマリメモリダイ
４２：ローカルメモリ
４６：ＣＳ論理
５０：セカンダリメモリダイ
５４：メモリ
１００、１０４、１０８、１１２：ステップ
１５０：オペコードパラメータ
１５４：アドレスパラメータ
１５８：プライマリＣＳ信号
１６２：タイムインスタンス
Ａ０：最低アドレスビット
Ａ３１：最高アドレスビット
ＬＳｂ：最下位ビット
ＭＳｂ：最上位ビット

【図1】

【図2】

【図3】

【外国語明細書】