知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025033995
(43)【公開日】2025-03-13
(54)【発明の名称】情報処理システム
(51)【国際特許分類】
G06F 8/654 20180101AFI20250306BHJP
【ＦＩ】
G06F8/654
【審査請求】未請求
【請求項の数】6
【出願形態】ＯＬ
(21)【出願番号】P 2023140095
(22)【出願日】2023-08-30
(71)【出願人】
【識別番号】000005496
【氏名又は名称】富士フイルムビジネスイノベーション株式会社
(74)【代理人】
【識別番号】110001519
【氏名又は名称】弁理士法人太陽国際特許事務所
(72)【発明者】
【氏名】黒田 生喜
(72)【発明者】
【氏名】綱島 俊治
(72)【発明者】
【氏名】林 輝威
(72)【発明者】
【氏名】三好 伸和
【テーマコード（参考）】
5B376
【Ｆターム（参考）】
5B376CA82
(57)【要約】
【課題】本開示は、記録部に格納された更新済ファームウェアを不揮発性メモリ経由でメインメモリへ転送する場合と比して、更新済ファームウェアの実行開始を早める情報処理システムを提供することを目的とする。
【解決手段】情報処理システム１０が備えるサブプロセッサ４６は、記録部２０に格納された更新済ファームウェア８０Ａの少なくとも一部を、第一ダイレクトメモリアクセス制御部５０に記録部２０からメインメモリ４８へ転送させると共に、更新済ファームウェア８０Ａを、第一ダイレクトメモリアクセス制御部５０又は第二ダイレクトメモリアクセス制御部５２に記録部２０から不揮発性メモリ６０へ転送させ、更新済ファームウェア８０Ａのメインメモリ４８への転送が完了した場合に、更新済ファームウェア８０Ａの不揮発性メモリ６０への転送の完了以前に、メインメモリ４８に転送された更新済ファームウェア８０Ａを実行開始する。
【選択図】図１
【解決手段】情報処理システム１０が備えるサブプロセッサ４６は、記録部２０に格納された更新済ファームウェア８０Ａの少なくとも一部を、第一ダイレクトメモリアクセス制御部５０に記録部２０からメインメモリ４８へ転送させると共に、更新済ファームウェア８０Ａを、第一ダイレクトメモリアクセス制御部５０又は第二ダイレクトメモリアクセス制御部５２に記録部２０から不揮発性メモリ６０へ転送させ、更新済ファームウェア８０Ａのメインメモリ４８への転送が完了した場合に、更新済ファームウェア８０Ａの不揮発性メモリ６０への転送の完了以前に、メインメモリ４８に転送された更新済ファームウェア８０Ａを実行開始する。
【選択図】図１
【特許請求の範囲】
【請求項1】
メインメモリと、
不揮発性メモリと、
前記メインメモリに格納された更新前ファームウェアを実行するプロセッサと、
前記プロセッサに制御される第一ダイレクトメモリアクセス制御部と、
前記プロセッサに制御される第二ダイレクトメモリアクセス制御部と、
を備え、
前記プロセッサは、記録部に格納された更新済ファームウェアの少なくとも一部を、前記第一ダイレクトメモリアクセス制御部に前記記録部から前記メインメモリへ転送させると共に、前記更新済ファームウェアを、前記第一ダイレクトメモリアクセス制御部又は前記第二ダイレクトメモリアクセス制御部に前記記録部から前記不揮発性メモリへ転送させ、前記更新済ファームウェアの前記メインメモリへの転送が完了した場合に、前記更新済ファームウェアの前記不揮発性メモリへの転送の完了以前に、前記メインメモリに転送された前記更新済ファームウェアを実行開始する、
情報処理システム。
不揮発性メモリと、
前記メインメモリに格納された更新前ファームウェアを実行するプロセッサと、
前記プロセッサに制御される第一ダイレクトメモリアクセス制御部と、
前記プロセッサに制御される第二ダイレクトメモリアクセス制御部と、
を備え、
前記プロセッサは、記録部に格納された更新済ファームウェアの少なくとも一部を、前記第一ダイレクトメモリアクセス制御部に前記記録部から前記メインメモリへ転送させると共に、前記更新済ファームウェアを、前記第一ダイレクトメモリアクセス制御部又は前記第二ダイレクトメモリアクセス制御部に前記記録部から前記不揮発性メモリへ転送させ、前記更新済ファームウェアの前記メインメモリへの転送が完了した場合に、前記更新済ファームウェアの前記不揮発性メモリへの転送の完了以前に、前記メインメモリに転送された前記更新済ファームウェアを実行開始する、
情報処理システム。
【請求項2】
前記プロセッサは、前記更新済ファームウェアの少なくとも一部を、前記メインメモリにおいて前記プロセッサが実行する前記更新前ファームウェアが格納された記憶領域へ転送させ、前記更新済ファームウェアの全部を、前記第一ダイレクトメモリアクセス制御部に前記記録部から前記メインメモリへ転送させるのと並行して、前記更新済ファームウェアを、前記第二ダイレクトメモリアクセス制御部に前記記録部から前記不揮発性メモリへ転送させる、
請求項１に記載の、情報処理システム。
請求項１に記載の、情報処理システム。
【請求項3】
前記プロセッサは、前記更新済ファームウェアの一部分を、前記第一ダイレクトメモリアクセス制御部に前記メインメモリへ転送させると共に、前記更新済ファームウェアの他の部分を、前記第二ダイレクトメモリアクセス制御部に前記メインメモリへ転送させてから、前記更新済ファームウェアを、前記記録部から前記不揮発性メモリへ転送させる、
請求項１に記載の、情報処理システム。
請求項１に記載の、情報処理システム。
【請求項4】
前記プロセッサは、前記更新済ファームウェアの少なくとも一部を、前記メインメモリにおいて前記プロセッサが実行する前記更新前ファームウェアが格納された記憶領域へ転送させる、
請求項３に記載の、情報処理システム。
請求項３に記載の、情報処理システム。
【請求項5】
前記プロセッサは、前記第二ダイレクトメモリアクセス制御部の制御ができないと判断した場合に、前記更新済ファームウェアの全部を、前記第一ダイレクトメモリアクセス制御部に前記記録部から前記メインメモリに転送させた後に、さらに前記更新済ファームウェアを、前記記録部から前記不揮発性メモリへ転送させる、
請求項１に記載の、情報処理システム。
請求項１に記載の、情報処理システム。
【請求項6】
前記プロセッサは、前記メインメモリに転送された前記更新済ファームウェアの実行と並行して、前記更新済ファームウェアを、前記記録部から前記不揮発性メモリへ転送させる、
請求項５に記載の、情報処理システム。
請求項５に記載の、情報処理システム。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、情報処理システムに関する。
【背景技術】
【0002】
例えば特許文献１には、機器が単体で動作するための基本部分と、前記基本部分以外であるアプリケーション部分とを含むファームウエアを記憶する記憶手段と、新たなファームウエアで前記記憶手段に記憶されたファームウエアを更新する場合に、前記新たなファームウエアの前記基本部分を抽出する抽出手段と、前記抽出手段により抽出された前記基本部分により前記ファームウエアの前記基本部分を前記アプリケーション部分よりも先に更新する更新手段と、前記更新手段により更新された前記基本部分を有効とする処理を実行する実行手段と、を備えることを特徴とする情報処理装置が開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１３－２３２１００号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本開示は、記録部に格納された更新済ファームウェアを不揮発性メモリ経由でメインメモリへ転送する場合と比して、更新済ファームウェアの実行開始を早める情報処理システムを提供することを目的とする。
【課題を解決するための手段】
【0005】
第一態様の情報処理システムは、メインメモリと、不揮発性メモリと、前記メインメモリに格納された更新前ファームウェアを実行するプロセッサと、前記プロセッサに制御される第一ダイレクトメモリアクセス制御部と、前記プロセッサに制御される第二ダイレクトメモリアクセス制御部と、を備え、前記プロセッサは、記録部に格納された更新済ファームウェアの少なくとも一部を、前記第一ダイレクトメモリアクセス制御部に前記記録部から前記メインメモリへ転送させると共に、前記更新済ファームウェアを、前記第一ダイレクトメモリアクセス制御部又は前記第二ダイレクトメモリアクセス制御部に前記記録部から前記不揮発性メモリへ転送させ、前記更新済ファームウェアの前記メインメモリへの転送が完了した場合に、前記更新済ファームウェアの前記不揮発性メモリへの転送の完了以前に、前記メインメモリに転送された前記更新済ファームウェアを実行開始する。
【0006】
第二態様の情報処理システムは、第一態様に記載の情報処理システムにおいて、前記プロセッサは、前記更新済ファームウェアの少なくとも一部を、前記メインメモリにおいて前記プロセッサが実行する前記更新前ファームウェアが格納された記憶領域へ転送させ、前記更新済ファームウェアの全部を、前記第一ダイレクトメモリアクセス制御部に前記記録部から前記メインメモリへ転送させるのと並行して、前記更新済ファームウェアを、前記第二ダイレクトメモリアクセス制御部に前記記録部から前記不揮発性メモリへ転送させる。
【0007】
第三態様の情報処理システムは、第一態様に記載の情報処理システムにおいて、前記プロセッサは、前記更新済ファームウェアの一部分を、前記第一ダイレクトメモリアクセス制御部に前記メインメモリへ転送させると共に、前記更新済ファームウェアの他の部分を、前記第二ダイレクトメモリアクセス制御部に前記メインメモリへ転送させてから、前記更新済ファームウェアを、前記記録部から前記不揮発性メモリへ転送させる。
【0008】
第四態様の情報処理システムは、第三態様に記載の情報処理システムにおいて、前記プロセッサは、前記更新済ファームウェアの少なくとも一部を、前記メインメモリにおいて前記プロセッサが実行する前記更新前ファームウェアが格納された記憶領域へ転送させる。
【0009】
第五態様の情報処理システムは、第一態様に記載の情報処理システムにおいて、前記プロセッサは、前記第二ダイレクトメモリアクセス制御部の制御ができないと判断した場合に、前記更新済ファームウェアの全部を、前記第一ダイレクトメモリアクセス制御部に前記記録部から前記メインメモリに転送させた後に、さらに前記更新済ファームウェアを、前記記録部から前記不揮発性メモリへ転送させる。
【0010】
第六態様の情報処理システムは、第五態様に記載の情報処理システムにおいて、前記プロセッサは、前記メインメモリに転送された前記更新済ファームウェアの実行と並行して、前記更新済ファームウェアを、前記記録部から前記不揮発性メモリへ転送させる。
【発明の効果】
【0011】
第一態様に係る情報処理システムによれば、記録部に格納された更新済ファームウェアを不揮発性メモリ経由でメインメモリへ転送する場合と比して、更新済ファームウェアの実行開始を早めることができる。
【0012】
第二態様に係る情報処理システムによれば、プロセッサを停止させずに更新済ファームウェアを実行することができる。
【0013】
第三態様に係る情報処理システムによれば、更新済ファームウェアを全て第一ダイレクトメモリアクセス制御部が転送する場合と比べて、更新済ファームウェアの実行開始を早めることができる。
【0014】
第四態様に係る情報処理システムによれば、プロセッサを停止させずに更新済ファームウェアを実行することができる。
【0015】
第五態様に係る情報処理システムによれば、プロセッサが第二ダイレクトメモリアクセス制御部を制御できるまで待機する場合と比べて、更新済ファームウェアの転送完了を早めることができる。
【0016】
第六態様に係る情報処理システムによれば、プロセッサが更新済ファームウェアの実行を終了するまで更新済ファームウェアの不揮発性メモリへの転送をしない場合と比べて、更新済ファームウェアの不揮発性メモリへの転送完了を早めることができる。
【図面の簡単な説明】
【0017】
【図1】本開示の第一実施形態に係る情報処理システムの構成を説明するブロック図である。
【図2】本開示の第一実施形態に係る情報処理システムが通常ブートモードで起動する場合の動作を説明するタイミングチャートである。
【図3】本開示の第一実施形態に係る情報処理システムの動作を説明するシーケンス図である。
【図4】本開示の第一実施形態に係る情報処理システムがファームウェアを更新する場合の動作を説明するタイミングチャートである。
【図5】本開示の比較例に係る情報処理システムの構成を説明するブロック図である。
【図6】本開示の比較例に係る情報処理システムの動作を説明するシーケンス図である。
【図7】本開示の比較例に係る情報処理システムがファームウェアを更新する場合の動作を説明するタイミングチャートである。
【図8】本開示の第二実施形態に係る情報処理システムがメインメモリに格納されたファームウェアを更新する動作を説明する図である。
【図10】本開示の第三実施形態に係る情報処理システムがファームウェアを更新する場合の動作を説明するタイミングチャートである。
【図11】本開示の第四実施形態に係る情報処理システムがファームウェアを更新する場合の動作を説明するタイミングチャートである。
【発明を実施するための形態】
【0018】
以下、本開示の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において、同一又は等価な構成要素及び部品には同一の参照符号を付与している。
【0019】
［第一実施形態］
（情報処理システム）
図１は、本実施形態に係る情報処理システム１０の一例を示す図である。本実施形態に係る情報処理システム１０は、例えば、画像形成装置、産業機器、通信機器等のコンピュータ制御される機器に適用される。図１に示すように、本実施形態に示す情報処理システム１０は、記録部２０と、主制御部３０と、サブプロセッサ４６と、不揮発性メモリ６０と、を有する。また、図１に示される情報処理システム１０の各構成は、図示しない電源から電力を供給される。
（情報処理システム）
図１は、本実施形態に係る情報処理システム１０の一例を示す図である。本実施形態に係る情報処理システム１０は、例えば、画像形成装置、産業機器、通信機器等のコンピュータ制御される機器に適用される。図１に示すように、本実施形態に示す情報処理システム１０は、記録部２０と、主制御部３０と、サブプロセッサ４６と、不揮発性メモリ６０と、を有する。また、図１に示される情報処理システム１０の各構成は、図示しない電源から電力を供給される。
【0020】
（記録部２０）
記録部２０は、更新済ファームウェア８０Ａを記録する装置である。記録部２０は、更新済ファームウェア８０Ａを記録可能とされていれば、どのような装置とされてもよいが、一例としてＤＲＡＭ（Dynamic Random Access Memory）が用いられる。また、記録部２０は、チャネル２４を介して後述する主制御部３０と接続されている。
記録部２０は、更新済ファームウェア８０Ａを記録する装置である。記録部２０は、更新済ファームウェア８０Ａを記録可能とされていれば、どのような装置とされてもよいが、一例としてＤＲＡＭ（Dynamic Random Access Memory）が用いられる。また、記録部２０は、チャネル２４を介して後述する主制御部３０と接続されている。
【0021】
（主制御部３０）
主制御部３０は、第一インターフェース（Ｉ／Ｆ）３２と、第二インターフェース３４と、メインプロセッサ３６と、を有する。
主制御部３０は、第一インターフェース（Ｉ／Ｆ）３２と、第二インターフェース３４と、メインプロセッサ３６と、を有する。
【0022】
第一インターフェース３２は、チャネル２４を介して記録部２０と接続されている。また、第二インターフェース３４は、チャネル２６を介して後述する副制御部４０と接続されている。メインプロセッサ３６は、一例としてＣＰＵ（Central Processing Unit)であり、バス３８を介して第一インターフェース３２、及び第二インターフェース３４と接続されている。また、メインプロセッサ３６は、主制御部３０が有する図示しないメモリに格納されたプログラムを実行する。
【0023】
（副制御部４０）
副制御部４０は、第一インターフェース４２と、第二インターフェース４４と、サブプロセッサ４６と、メインメモリ４８と、第一ダイレクトメモリアクセス制御部５０と、第二ダイレクトメモリアクセス制御部５２と、を有する。また、副制御部４０は、さらにハッシュ計算部５４を有する。
副制御部４０は、第一インターフェース４２と、第二インターフェース４４と、サブプロセッサ４６と、メインメモリ４８と、第一ダイレクトメモリアクセス制御部５０と、第二ダイレクトメモリアクセス制御部５２と、を有する。また、副制御部４０は、さらにハッシュ計算部５４を有する。
【0024】
第一インターフェース４２は、チャネル２６を介して主制御部３０と接続されている。また、第二インターフェース４４は、チャネル２８を介して不揮発性メモリ６０と接続されている。サブプロセッサ４６は、一例としてＣＰＵであり、バス３８を介して第一インターフェース４２と、第二インターフェース４４と、メインメモリ４８と、に接続されている。また、サブプロセッサ４６は、メインメモリ４８に格納されたプログラムを実行する。また、本実施形態におけるサブプロセッサ４６は、本開示における「プロセッサ」の一例である。
【0025】
メインメモリ４８は、一例としてＳＲＡＭ（Static Random Access Memory）等の揮発性の記憶装置であり、バス３８を介して副制御部４０の各構成と接続されている。メインメモリ４８は、サブプロセッサ４６が実行中にデータが一時的に記憶される装置である。また、メインメモリ４８は、後述するようにサブプロセッサ４６が起動する場合にはファームウェアを記憶し、メインメモリ４８に記憶されたファームウェアをサブプロセッサ４６が実行する。なお、本実施形態に係るメインメモリ４８は、例えば、情報処理システム１０がシャットダウンした場合など、図示しない電源から電力の供給が停止した場合には、記憶したデータが失われる構成である。
【0026】
第一ダイレクトメモリアクセス制御部５０は、メインメモリ４８、第一インターフェース４２及び第二インターフェース４４とバス３８を介して接続されている。第一ダイレクトメモリアクセス制御部５０は、いわゆるＤＭＡＣ（Direct Memory Access Controller)であり、チャネル２６及び主制御部３０を介して記録部２０に格納された更新済ファームウェア８０Ａとアクセス可能である。また、第一ダイレクトメモリアクセス制御部５０は、チャネル２８を介して不揮発性メモリ６０とアクセス可能とされている。なお、本実施形態に係る第一ダイレクトメモリアクセス制御部５０は、サブプロセッサ４６の状態に関わらず、メインメモリ４８及び不揮発性メモリ６０に格納されたデータの読み込み及びメインメモリ４８及び不揮発性メモリ６０への書き込みが可能である。
【0027】
なお、第二ダイレクトメモリアクセス制御部５２は、第一ダイレクトメモリアクセス制御部５０と同様の構成である。すなわち、第二ダイレクトメモリアクセス制御部５２は、サブプロセッサ４６の状態に関わらずメインメモリ４８及び不揮発性メモリ６０に格納されたデータの読み込み及びメインメモリ４８及び不揮発性メモリ６０への書き込みが可能である。
【0028】
ハッシュ計算部５４は、バス３８を介してサブプロセッサ４６、第一ダイレクトメモリアクセス制御部５０及び第二ダイレクトメモリアクセス制御部５２と接続されている。また、ハッシュ計算部５４は、データを受付けた場合に、入力されたデータに対して一意に定まる計算結果であるハッシュ値を出力する計算機能を有している。
【0029】
（不揮発性メモリ６０）
不揮発性メモリ６０は、一例としてフラッシュメモリ（Flash Memory）等の記憶装置であり、チャネル２８を介して副制御部４０と接続されている。不揮発性メモリ６０は、サブプロセッサ４６が実行するファームウェアが記憶される装置であり、後述するようにサブプロセッサ４６が起動する場合には不揮発性メモリ６０が記憶する更新前ファームウェア８０Ｂを実行する。なお、本実施形態に係る不揮発性メモリ６０は、例えば、情報処理システム１０がシャットダウンした場合など、図示しない電源から電力の供給が停止した場合においても、記憶したデータを保つ機能を有している。
不揮発性メモリ６０は、一例としてフラッシュメモリ（Flash Memory）等の記憶装置であり、チャネル２８を介して副制御部４０と接続されている。不揮発性メモリ６０は、サブプロセッサ４６が実行するファームウェアが記憶される装置であり、後述するようにサブプロセッサ４６が起動する場合には不揮発性メモリ６０が記憶する更新前ファームウェア８０Ｂを実行する。なお、本実施形態に係る不揮発性メモリ６０は、例えば、情報処理システム１０がシャットダウンした場合など、図示しない電源から電力の供給が停止した場合においても、記憶したデータを保つ機能を有している。
【0030】
本実施形態に係る情報処理システム１０において、主制御部３０と、副制御部４０とは、それぞれ別個に制御動作を実行することが可能とされている。主制御部３０と、副制御部４０は、図１に示されるようにチャネル２６を介して接続されていれば、同じ機器に組み込まれていてもよく、別個の機器に組み込まれてもよい。また、チャネル２４、チャネル２６、及びチャネル２８は、図１に示されるように各構成同士を通信可能とされていれば、どのように通信しても構わない。
【0031】
なお、本実施形態において、主制御部３０は、副制御部４０の更新済ファームウェア８０Ａを提供可能とされている。より具体的には、メインプロセッサ３６は、副制御部４０のサブプロセッサ４６から指示を受付けた場合に、記録部２０に格納された更新済ファームウェア８０Ａを、副制御部４０に向けて転送する。また、メインプロセッサ３６は、第一ダイレクトメモリアクセス制御部５０、又は第二ダイレクトメモリアクセス制御部５２から指示を受付けた場合に、記録部２０に格納された更新済ファームウェア８０Ａを、副制御部４０に向けて転送する。
【0032】
次に、本実施形態に係る副制御部４０の具体的な動作を説明する。
【0033】
（通常ブートモードの動作）
図２は、本実施形態において、副制御部４０が不揮発性メモリ６０に記憶されたファームウェアを実行する、通常ブートモードのプロセスを示す図である。図２に示されるように通常ブートモードでは、サブプロセッサ４６は、シーケンスＮ１において不揮発性メモリ６０からメインメモリ４８にファームウェアを転送する。また、サブプロセッサ４６は、シーケンスＮ２において、メインメモリ４８に格納されたファームウェアがハッシュ計算部５４に転送する。また、ハッシュ計算部５４は、ハッシュ値を算出し、予め求められていたハッシュ値と比較されてデータとしての信頼性を検査する。そして、サブプロセッサ４６は、ハッシュ値に基づいてメインメモリ４８に格納されたファームウェアの信頼性が確保されていることが確認された場合に、メインメモリ４８に格納されたファームウェアを実行する。
図２は、本実施形態において、副制御部４０が不揮発性メモリ６０に記憶されたファームウェアを実行する、通常ブートモードのプロセスを示す図である。図２に示されるように通常ブートモードでは、サブプロセッサ４６は、シーケンスＮ１において不揮発性メモリ６０からメインメモリ４８にファームウェアを転送する。また、サブプロセッサ４６は、シーケンスＮ２において、メインメモリ４８に格納されたファームウェアがハッシュ計算部５４に転送する。また、ハッシュ計算部５４は、ハッシュ値を算出し、予め求められていたハッシュ値と比較されてデータとしての信頼性を検査する。そして、サブプロセッサ４６は、ハッシュ値に基づいてメインメモリ４８に格納されたファームウェアの信頼性が確保されていることが確認された場合に、メインメモリ４８に格納されたファームウェアを実行する。
【0034】
なお、上述の通常ブートモードとは、ファームウェアが不揮発性メモリ６０に格納されていた場合において実行される。すなわち、ファームウェアを更新する処理を行う場合、その処理の完了は、不揮発性メモリ６０に更新後のファームウェアが格納された状態を指す。
【0035】
（ファームウェア更新モードの動作）
続いて、図３及び図４を参照しながら、本実施形態において、副制御部４０が不揮発性メモリ６０に記憶されたファームウェアを更新する、ファームウェア更新モードの動作を説明する。図３は、本実施形態において、副制御部４０が不揮発性メモリ６０に記憶されたファームウェアを更新する、ファームウェア更新モードのシーケンス図である。また、図３は、図３に続けて副制御部４０が不揮発性メモリ６０に記憶されたファームウェアを更新する、ファームウェア更新モードのシーケンス図である。また、図４は、第一ダイレクトメモリアクセス制御部５０及び第二ダイレクトメモリアクセス制御部５２のプロセスを抜き出して説明するタイミングチャートである。
続いて、図３及び図４を参照しながら、本実施形態において、副制御部４０が不揮発性メモリ６０に記憶されたファームウェアを更新する、ファームウェア更新モードの動作を説明する。図３は、本実施形態において、副制御部４０が不揮発性メモリ６０に記憶されたファームウェアを更新する、ファームウェア更新モードのシーケンス図である。また、図３は、図３に続けて副制御部４０が不揮発性メモリ６０に記憶されたファームウェアを更新する、ファームウェア更新モードのシーケンス図である。また、図４は、第一ダイレクトメモリアクセス制御部５０及び第二ダイレクトメモリアクセス制御部５２のプロセスを抜き出して説明するタイミングチャートである。
【0036】
なお、本実施形態に係る情報処理システム１０では、図３に示すように、第一ダイレクトメモリアクセス制御部５０及び第二ダイレクトメモリアクセス制御部５２は、それぞれ並行して更新済ファームウェア８０Ａを転送する動作を行う。
【0037】
なお、以後の説明において、一つの構成が異なる二つの構成に対して、実質的に同時に同じ指示を要求する場合や、異なる二つの構成が一つの構成に対して、実質的に同時に同じ指示を要求する場合がある。これらの場合については、以後の説明及び図面にシーケンス名の末尾にＡ、Ｂの符号を付し、二つの処理が実質的に同時に開始されることを示す。なお、「実質的に同時」とは、情報処理システム１０の動作速度を考慮した場合に、許容できる時間内にそれぞれの処理が開始されることを含む。
【0038】
なお、以後のタイミングチャートにおいて、処理内容を示す四角形の図面における横方向の大きさは、該処理内容において必要とされる処理時間の長さを相対的に表している。例えば、図４において、シーケンスＦ５ＡからシーケンスＦ８までに行われる処理は、シーケンスＦ５ＢからシーケンスＦ１４までに行われる処理よりも処理時間を要することが示されている。
【0039】
まず、図３に示されるように、サブプロセッサ４６は、シーケンスＦ１において、第一ダイレクトメモリアクセス制御部５０及び第二ダイレクトメモリアクセス制御部５２の使用状態を確認する。具体的には、第一ダイレクトメモリアクセス制御部５０及び第二ダイレクトメモリアクセス制御部５２が待機中であること（他のプロセスを実行中ではないこと）を確認する。
【0040】
次に、サブプロセッサ４６は、シーケンスＦ２Ａにおいて、第一ダイレクトメモリアクセス制御部５０に更新済ファームウェア８０Ａを転送する指示を送信する。また、サブプロセッサ４６は、シーケンスＦ２Ｂにおいて、第二ダイレクトメモリアクセス制御部５２に更新済ファームウェア８０Ａを転送する指示を送信する。
【0041】
次に、第一ダイレクトメモリアクセス制御部５０は、シーケンスＦ３Ａにおいて、記録部２０に格納された更新済ファームウェア８０Ａの送信を要求する。また、第二ダイレクトメモリアクセス制御部５２は、シーケンスＦ３Ｂにおいて、記録部２０に格納された更新済ファームウェア８０Ａの送信を要求する。
【0042】
次に、記録部２０は、シーケンスＦ４Ａにおいて、更新済ファームウェア８０Ａを第一ダイレクトメモリアクセス制御部５０に送信する。また、記録部２０は、シーケンスＦ４Ｂにおいて、更新済ファームウェア８０Ａを第二ダイレクトメモリアクセス制御部５２に送信する。
【0043】
次に、第一ダイレクトメモリアクセス制御部５０は、シーケンスＦ５Ａにおいて、メインメモリ４８への更新済ファームウェア８０Ａの送信を開始する。また、第二ダイレクトメモリアクセス制御部５２は、シーケンスＦ５Ｂにおいて、不揮発性メモリ６０への更新済ファームウェア８０Ａの送信を開始する。
【0044】
ここで、本実施形態に係る情報処理システム１０において、メインメモリ４８と不揮発性メモリ６０は、それぞれ書き込み速度が異なる。言い換えれば、メインメモリ４８と不揮発性メモリ６０は、同じデータを記憶する指示を受付けてから、記憶が完了するまでに要する時間が異なる。具体的には、ＳＲＡＭであるメインメモリ４８は、フラッシュメモリである不揮発性メモリ６０よりも書き込み速度が大きい。
【0045】
このため、図３及び図４に示されるように、メインメモリ４８と不揮発性メモリ６０とが、同じ時期でデータを受信した場合に、それぞれのシーケンスが完了する時期が異なることになる。具体的には、図３及び図４に示されるように、メインメモリ４８への書き込み処理は、不揮発性メモリ６０への書き込み処理よりも先に完了する。
【0046】
そして図３に示されるように、メインメモリ４８は、更新済ファームウェア８０Ａの受信が完了した場合に、シーケンスＦ８において、第一ダイレクトメモリアクセス制御部５０に転送が完了したことを通知する。なお、図３及び図４に示される様に、シーケンスＦ８において、第二ダイレクトメモリアクセス制御部５２は、不揮発性メモリ６０への更新済ファームウェア８０Ａの送信を継続する。
【0047】
次に、第一ダイレクトメモリアクセス制御部５０は、シーケンスＦ９において、メインメモリ４８に格納された更新済ファームウェア８０Ａについて、ハッシュ計算部５４にハッシュ値を算出させる。そして、予め求められていたハッシュ値と、算出されたハッシュ値とを比較して、メインメモリ４８に送信された更新済ファームウェア８０Ａのデータとしての信頼性を確認する。
【0048】
次に、第一ダイレクトメモリアクセス制御部５０は、シーケンスＦ１０において、サブプロセッサ４６に、メインメモリ４８への更新済ファームウェア８０Ａの転送が完了したことを通知する。
【0049】
次に、サブプロセッサ４６は、シーケンスＦ１１において、メインメモリ４８から更新済ファームウェア８０Ａを読み込む。
【0050】
次に、メインメモリ４８は、シーケンスＦ１２において、更新済ファームウェア８０Ａをサブプロセッサ４６に送信する。
【0051】
次に、サブプロセッサ４６は、シーケンスＦ１３において、更新済ファームウェア８０Ａの実行を開始する。以後、サブプロセッサ４６は、更新済ファームウェア８０Ａを実行する。
【0052】
なお、本実施形態では、図３に示されるように、シーケンスＦ１３において更新済ファームウェア８０Ａが実行されたあとに不揮発性メモリ６０への更新済ファームウェア８０Ａの送信が完了する。そして、不揮発性メモリ６０は、更新済ファームウェア８０Ａの受信が完了した場合に、シーケンスＦ１４において、第二ダイレクトメモリアクセス制御部５２に転送が完了したことを通知する。
【0053】
次に、第二ダイレクトメモリアクセス制御部５２は、シーケンスＦ１５において、不揮発性メモリ６０に格納された更新済ファームウェア８０Ａについて、ハッシュ計算部５４にハッシュ値を算出させる。そして、予め求められていたハッシュ値と、算出されたハッシュ値とを比較して、不揮発性メモリ６０に送信された更新前ファームウェア８０Ｂのデータとしての信頼性を確認する。
【0054】
次に、第二ダイレクトメモリアクセス制御部５２は、シーケンスＦ１６において、サブプロセッサ４６に、不揮発性メモリ６０への更新済ファームウェア８０Ａの転送が完了したことを通知する。
【0055】
以上の手順が実行されることにより、副制御部４０による、不揮発性メモリ６０への更新済ファームウェア８０Ａの転送が完了する。なお、次回以降にサブプロセッサ４６が起動する場合、サブプロセッサ４６は、図２に示されるように、不揮発性メモリ６０に格納された更新済ファームウェア８０Ａをメインメモリ４８に転送してから、更新済ファームウェア８０Ａを実行する。
【0056】
（比較例の情報処理システム１１０）
ここで、図５に、本実施形態との比較例に係る情報処理システム１１０を示す。比較例に係る情報処理システム１１０と、比較例に係る情報処理システム１０との違いは、図１及び図５に示すように、ダイレクトメモリアクセス制御部の個数である。具体的には、本実施形態に係る情報処理システム１０は、二つのダイレクトメモリアクセス制御部を備えていることに対して、比較例に係る情報処理システム１１０は、第一ダイレクトメモリアクセス制御部５０の一つのダイレクトメモリアクセス制御部を備える。なお、その他の構成は、本実施形態に係る情報処理システム１０と同様である。以後の説明において、比較例に係る情報処理システム１１０と、本実施形態に係る情報処理システム１０とにおいて、同じ構成には、同じ符号を付して説明する。
ここで、図５に、本実施形態との比較例に係る情報処理システム１１０を示す。比較例に係る情報処理システム１１０と、比較例に係る情報処理システム１０との違いは、図１及び図５に示すように、ダイレクトメモリアクセス制御部の個数である。具体的には、本実施形態に係る情報処理システム１０は、二つのダイレクトメモリアクセス制御部を備えていることに対して、比較例に係る情報処理システム１１０は、第一ダイレクトメモリアクセス制御部５０の一つのダイレクトメモリアクセス制御部を備える。なお、その他の構成は、本実施形態に係る情報処理システム１０と同様である。以後の説明において、比較例に係る情報処理システム１１０と、本実施形態に係る情報処理システム１０とにおいて、同じ構成には、同じ符号を付して説明する。
【0057】
（比較例の情報処理システム１１０による、ファームウェア更新モードの動作）
続いて、図６及び図７を参照しながら、本実施形態において、副制御部４０が不揮発性メモリ６０に記憶されたファームウェアを更新する、ファームウェア更新モードの動作を説明する。図６は、本実施形態において、副制御部４０が不揮発性メモリ６０に記憶されたファームウェアを更新する、ファームウェア更新モードのシーケンス図である。また、図６は、図６に続けて副制御部４０が不揮発性メモリ６０に記憶されたファームウェアを更新する、ファームウェア更新モードのシーケンス図である。また、図７は、第一ダイレクトメモリアクセス制御部５０のプロセスを抜き出して説明するタイミングチャートである。
続いて、図６及び図７を参照しながら、本実施形態において、副制御部４０が不揮発性メモリ６０に記憶されたファームウェアを更新する、ファームウェア更新モードの動作を説明する。図６は、本実施形態において、副制御部４０が不揮発性メモリ６０に記憶されたファームウェアを更新する、ファームウェア更新モードのシーケンス図である。また、図６は、図６に続けて副制御部４０が不揮発性メモリ６０に記憶されたファームウェアを更新する、ファームウェア更新モードのシーケンス図である。また、図７は、第一ダイレクトメモリアクセス制御部５０のプロセスを抜き出して説明するタイミングチャートである。
【0058】
まず、図６に示されるように、サブプロセッサ４６は、シーケンスＦ１０１において、第一ダイレクトメモリアクセス制御部５０の使用状態を確認する。具体的には、第一ダイレクトメモリアクセス制御部５０が待機中であること（他のプロセスを実行中ではないこと）を確認する。
【0059】
次に、サブプロセッサ４６は、シーケンスＦ１０２において、第一ダイレクトメモリアクセス制御部５０に更新済ファームウェア８０Ａを転送する指示を送信する。
【0060】
次に、第一ダイレクトメモリアクセス制御部５０は、シーケンスＦ１０３において、記録部２０に格納された更新済ファームウェア８０Ａの送信を要求する。
【0061】
次に、記録部２０は、シーケンスＦ１０４において、更新済ファームウェア８０Ａを第一ダイレクトメモリアクセス制御部５０に送信する。
【0062】
次に、第一ダイレクトメモリアクセス制御部５０は、シーケンスＦ１０５において、不揮発性メモリ６０への更新済ファームウェア８０Ａの送信を開始する。
【0063】
次に、図６に示されるように、不揮発性メモリ６０は、更新済ファームウェア８０Ａの受信が完了した場合に、シーケンスＦ１０７において、第一ダイレクトメモリアクセス制御部５０に転送が完了したことを通知する。
【0064】
次に、第一ダイレクトメモリアクセス制御部５０は、シーケンスＦ１０８において、不揮発性メモリ６０に格納された更新済ファームウェア８０Ａについて、ハッシュ計算部５４にハッシュ値を算出させる。そして、予め求められていたハッシュ値と、算出されたハッシュ値とを比較して、不揮発性メモリ６０に送信された更新済ファームウェア８０Ａのデータとしての信頼性を確認する。
【0065】
次に、第一ダイレクトメモリアクセス制御部５０は、シーケンスＦ１０９において、メインメモリ４８への更新済ファームウェア８０Ａの送信を開始する。
【0066】
次に、メインメモリ４８は、更新済ファームウェア８０Ａの受信が完了した場合に、シーケンスＦ１１１において、第一ダイレクトメモリアクセス制御部５０に転送が完了したことを通知する。
【0067】
次に、第一ダイレクトメモリアクセス制御部５０は、シーケンスＦ１１２において、メインメモリ４８に格納された更新済ファームウェア８０Ａについて、ハッシュ計算部５４にハッシュ値を算出させる。そして、予め求められていたハッシュ値と、算出されたハッシュ値とを比較して、メインメモリ４８に送信された更新済ファームウェア８０Ａのデータとしての信頼性を確認する。
【0068】
次に、第一ダイレクトメモリアクセス制御部５０は、シーケンスＦ１１３において、サブプロセッサ４６に、メインメモリ４８への更新済ファームウェア８０Ａの転送が完了したことを通知する。
【0069】
次に、サブプロセッサ４６は、シーケンスＦ１１４において、メインメモリ４８から更新済ファームウェア８０Ａを読み込む。
【0070】
次に、メインメモリ４８は、シーケンスＦ１１５において、更新済ファームウェア８０Ａをサブプロセッサ４６に送信する。
【0071】
次に、サブプロセッサ４６は、シーケンスＦ１１６において、更新済ファームウェア８０Ａの実行を開始する。以後、サブプロセッサ４６は、更新済ファームウェア８０Ａを実行する。
【0072】
以上の手順が実行されることにより、比較例に係る情報処理システム１１０においても、副制御部４０による、不揮発性メモリ６０への更新済ファームウェア８０Ａの転送が完了する。なお、次回以降にサブプロセッサ４６が起動する場合、サブプロセッサ４６は、図２に示されるように、不揮発性メモリ６０に格納された更新済ファームウェア８０Ａをメインメモリ４８に転送してから、更新済ファームウェア８０Ａを実行する。
【0073】
【0074】
（作用効果）
言い換えれば、本実施形態に係る情報処理システム１０によれば、記録部２０に格納された更新済ファームウェア８０Ａを不揮発性メモリ６０経由でメインメモリ４８へ転送する場合と比して、更新済ファームウェア８０Ａの実行開始を早めることができる。
言い換えれば、本実施形態に係る情報処理システム１０によれば、記録部２０に格納された更新済ファームウェア８０Ａを不揮発性メモリ６０経由でメインメモリ４８へ転送する場合と比して、更新済ファームウェア８０Ａの実行開始を早めることができる。
【0075】
［第二実施形態］
続いて、本開示の第二実施形態に係る情報処理システム１０について、図８及び図９を参照しながら説明する。なお、本実施形態に係る情報処理システム１０の構成は、第一実施形態に係る情報処理システム１０の構成と同様であり、具体的な構成の説明を省略する。
続いて、本開示の第二実施形態に係る情報処理システム１０について、図８及び図９を参照しながら説明する。なお、本実施形態に係る情報処理システム１０の構成は、第一実施形態に係る情報処理システム１０の構成と同様であり、具体的な構成の説明を省略する。
【0076】
（第二実施形態の情報処理システム１０による、ファームウェア更新モードの動作）
本実施形態に係る情報処理システム１０では、図８及び図９に示されるように、更新済ファームウェア８０Ａがメインメモリ４８に転送される記憶領域が特定される。より具体的には、本実施形態に係る情報処理システム１０では、第一実施形態におけるシーケンスＦ５Ａにおいて、第一ダイレクトメモリアクセス制御部５０は、メインメモリ４８における更新前ファームウェア８０Ｂが格納された記憶領域に転送する。
本実施形態に係る情報処理システム１０では、図８及び図９に示されるように、更新済ファームウェア８０Ａがメインメモリ４８に転送される記憶領域が特定される。より具体的には、本実施形態に係る情報処理システム１０では、第一実施形態におけるシーケンスＦ５Ａにおいて、第一ダイレクトメモリアクセス制御部５０は、メインメモリ４８における更新前ファームウェア８０Ｂが格納された記憶領域に転送する。
【0077】
すなわち、本実施形態に係る情報処理システム１０では、サブプロセッサ４６は、第一ダイレクトメモリアクセス制御部５０によって更新済ファームウェア８０Ａの転送が完了した場合、更新済ファームウェア８０Ａを実行する。
【0078】
（作用効果）
本実施形態に係る情報処理システム１０によれば、プロセッサを停止させずに更新済ファームウェア８０Ａを実行することができる。言い換えれば、本実施形態に係る情報処理システム１０では、プロセッサが再起動せずに更新済ファームウェア８０Ａが実行されるため、第一実施形態に係る情報処理システム１０と比べて、さらに更新済ファームウェア８０Ａを実行する時期を早めることができる。
本実施形態に係る情報処理システム１０によれば、プロセッサを停止させずに更新済ファームウェア８０Ａを実行することができる。言い換えれば、本実施形態に係る情報処理システム１０では、プロセッサが再起動せずに更新済ファームウェア８０Ａが実行されるため、第一実施形態に係る情報処理システム１０と比べて、さらに更新済ファームウェア８０Ａを実行する時期を早めることができる。
【0079】
［第三実施形態］
続いて、本開示の第三実施形態に係る情報処理システム１０について、図１０を参照しながら説明する。なお、本実施形態に係る情報処理システム１０の構成は、第一実施形態に係る情報処理システム１０の構成と同様であり、具体的な構成の説明を省略する。また、図１０に示されるように、ファームウェア更新モードにおいて、第一実施形態と同様のシーケンスについては、第一実施形態と同じ符号を付し、具体的な説明を省略する。なお、本実施形態に係る情報処理システム１０では、更新済ファームウェア８０Ａは、サブプロセッサ４６が単体で動作するための基本部分と、基本部分以外であるアプリケーション部分とに分けることが可能とされている。
続いて、本開示の第三実施形態に係る情報処理システム１０について、図１０を参照しながら説明する。なお、本実施形態に係る情報処理システム１０の構成は、第一実施形態に係る情報処理システム１０の構成と同様であり、具体的な構成の説明を省略する。また、図１０に示されるように、ファームウェア更新モードにおいて、第一実施形態と同様のシーケンスについては、第一実施形態と同じ符号を付し、具体的な説明を省略する。なお、本実施形態に係る情報処理システム１０では、更新済ファームウェア８０Ａは、サブプロセッサ４６が単体で動作するための基本部分と、基本部分以外であるアプリケーション部分とに分けることが可能とされている。
【0080】
（第三実施形態の情報処理システム１０による、ファームウェア更新モードの動作）
図１０は、本実施形態のファームウェア更新モードにおける、第一ダイレクトメモリアクセス制御部５０及び第二ダイレクトメモリアクセス制御部５２のプロセスを抜き出して説明するタイミングチャートである。本実施形態に係る情報処理システム１０では、第一実施形態に係る情報処理システム１０がメインメモリ４８に更新済ファームウェア８０Ａを転送するシーケンスＦ５Ａは、さらにシーケンスＦ２０５Ａ１と、シーケンスＦ２０５Ａ２に分けられる。より具体的には、シーケンスＦ２０５Ａ１は、更新済ファームウェア８０Ａのうち、基本部分が転送されるシーケンスであり、シーケンスＦ２０５Ａ２は、更新済ファームウェア８０Ａのうち、アプリケーション部分が転送されるシーケンスである。
図１０は、本実施形態のファームウェア更新モードにおける、第一ダイレクトメモリアクセス制御部５０及び第二ダイレクトメモリアクセス制御部５２のプロセスを抜き出して説明するタイミングチャートである。本実施形態に係る情報処理システム１０では、第一実施形態に係る情報処理システム１０がメインメモリ４８に更新済ファームウェア８０Ａを転送するシーケンスＦ５Ａは、さらにシーケンスＦ２０５Ａ１と、シーケンスＦ２０５Ａ２に分けられる。より具体的には、シーケンスＦ２０５Ａ１は、更新済ファームウェア８０Ａのうち、基本部分が転送されるシーケンスであり、シーケンスＦ２０５Ａ２は、更新済ファームウェア８０Ａのうち、アプリケーション部分が転送されるシーケンスである。
【0081】
そして図１０に示されるように、本実施形態に係る情報処理システム１０では、シーケンスＦ２０５Ａ１は、第一ダイレクトメモリアクセス制御部５０が実行し、シーケンスＦ２０５Ａ２は、第二ダイレクトメモリアクセス制御部５２が実行する。言い換えれば、本実施形態に係る情報処理システム１０では、第二ダイレクトメモリアクセス制御部５２は、シーケンスＦ５Ｂを実行する前に、シーケンスＦ２０５Ａ２を実行する。すなわち、本実施形態に係る情報処理システム１０では、サブプロセッサ４６は、更新済ファームウェア８０Ａを、第二ダイレクトメモリアクセス制御部５２にメインメモリ４８へ転送させる。そしてサブプロセッサ４６は、さらに更新済ファームウェア８０Ａを、記録部２０から不揮発性メモリ６０へ転送させる。
【0082】
なお、本実施形態では、第一ダイレクトメモリアクセス制御部５０は、シーケンスＦ２０５Ａ１において、更新済ファームウェア８０Ａを、第二実施形態と同様に、メインメモリ４８における更新前ファームウェア８０Ｂが格納された記憶領域に転送する。また、第二ダイレクトメモリアクセス制御部５２は、シーケンスＦ２０５Ａ２において更新済ファームウェア８０Ａを、第二実施形態と同様に、メインメモリ４８における更新前ファームウェア８０Ｂが格納された記憶領域に転送する。なお、本実施形態に係るサブプロセッサ４６は、更新済ファームウェア８０Ａのうち基本部分を転送するシーケンスＦ２０５Ａ１が完了し次第、シーケンスＦ２０５Ａ２の完了を待たずに、更新済ファームウェア８０Ａを実行する。
【0083】
（作用効果）
本実施形態に係る情報処理システム１０によれば、更新済ファームウェア８０Ａを全て第一ダイレクトメモリアクセス制御部５０が転送する場合と比べて、更新済ファームウェア８０Ａの実行開始を早めることができる。また、本実施形態に係る情報処理システム１０では、プロセッサを停止させずに更新済ファームウェア８０Ａを実行することができる。言い換えれば、本実施形態に係る情報処理システム１０では、プロセッサが再起動せずに更新済ファームウェア８０Ａが実行されるため、第一実施形態及び第二実施形態に係る情報処理システム１０と比べて、さらに更新済ファームウェア８０Ａを実行する時期を早めることができる。
本実施形態に係る情報処理システム１０によれば、更新済ファームウェア８０Ａを全て第一ダイレクトメモリアクセス制御部５０が転送する場合と比べて、更新済ファームウェア８０Ａの実行開始を早めることができる。また、本実施形態に係る情報処理システム１０では、プロセッサを停止させずに更新済ファームウェア８０Ａを実行することができる。言い換えれば、本実施形態に係る情報処理システム１０では、プロセッサが再起動せずに更新済ファームウェア８０Ａが実行されるため、第一実施形態及び第二実施形態に係る情報処理システム１０と比べて、さらに更新済ファームウェア８０Ａを実行する時期を早めることができる。
【0084】
［第四実施形態］
続いて、本開示の第四実施形態に係る情報処理システム１０について、図１１を参照しながら説明する。なお、本実施形態に係る情報処理システム１０の構成は、第一実施形態に係る情報処理システム１０の構成と同様であり、具体的な構成の説明を省略する。
続いて、本開示の第四実施形態に係る情報処理システム１０について、図１１を参照しながら説明する。なお、本実施形態に係る情報処理システム１０の構成は、第一実施形態に係る情報処理システム１０の構成と同様であり、具体的な構成の説明を省略する。
【0085】
（第四実施形態の情報処理システム１０による、ファームウェア更新モードの動作）
本実施形態では、第一実施形態におけるシーケンスＦ１において、第二ダイレクトメモリアクセス制御部５２が他のプロセスを実行しており、更新済ファームウェア８０Ａの転送を実施できないと判断されている。そして、本実施形態では図１１に示されるように、サブプロセッサ４６は、第一実施形態と同様に、第一ダイレクトメモリアクセス制御部５０にシーケンスＦ３０５Ａ及びシーケンスＦ９を実行させる。
本実施形態では、第一実施形態におけるシーケンスＦ１において、第二ダイレクトメモリアクセス制御部５２が他のプロセスを実行しており、更新済ファームウェア８０Ａの転送を実施できないと判断されている。そして、本実施形態では図１１に示されるように、サブプロセッサ４６は、第一実施形態と同様に、第一ダイレクトメモリアクセス制御部５０にシーケンスＦ３０５Ａ及びシーケンスＦ９を実行させる。
【0086】
ここで、本実施形態では図１１に示されるように、サブプロセッサ４６は、第一ダイレクトメモリアクセス制御部５０がシーケンスＦ９の実行を完了した場合に、不揮発性メモリ６０への更新済ファームウェア８０Ａの送信させるシーケンスＦ３０５Ｂを実行させる。また、サブプロセッサ４６は、シーケンスＦ９の実行が完了した場合に、不揮発性メモリ６０に格納された更新済ファームウェア８０Ａについて、ハッシュ計算部５４にハッシュ値を算出させるシーケンスＦ３１５を第一ダイレクトメモリアクセス制御部５０に実行させる。言い換えれば、本実施形態では、サブプロセッサ４６は、第一ダイレクトメモリアクセス制御部５０がシーケンスＦ９の実行を完了した場合に、シーケンスＦ５Ｂ及びシーケンスＦ１５と同様の処理を第一ダイレクトメモリアクセス制御部５０に実行させる。
【0087】
（作用効果）
本実施形態に係る情報処理システム１０によれば、サブプロセッサ４６が第二ダイレクトメモリアクセス制御部５２を制御できるまで待機する場合と比べて、更新済ファームウェア８０Ａの転送完了を早めることができる。言い換えれば、本実施形態では、シーケンスＦ１の時点で第一ダイレクトメモリアクセス制御部５０又は第二ダイレクトメモリアクセス制御部５２のうちいずれか一方の制御ができないと判断した場合にも、ファームウェアの更新を可能とすることができる。
本実施形態に係る情報処理システム１０によれば、サブプロセッサ４６が第二ダイレクトメモリアクセス制御部５２を制御できるまで待機する場合と比べて、更新済ファームウェア８０Ａの転送完了を早めることができる。言い換えれば、本実施形態では、シーケンスＦ１の時点で第一ダイレクトメモリアクセス制御部５０又は第二ダイレクトメモリアクセス制御部５２のうちいずれか一方の制御ができないと判断した場合にも、ファームウェアの更新を可能とすることができる。
【0088】
（変形例）
なお、本実施形態においても、第一ダイレクトメモリアクセス制御部５０がシーケンスＦ５Ａ又はシーケンスＦ９を実行中に第二ダイレクトメモリアクセス制御部５２が制御可能となった場合には、他の実施形態と同様に、第二ダイレクトメモリアクセス制御部５２に、シーケンスＦ５Ｂを実行させてもよい。言い換えれば、本実施形態においても、メインメモリ４８に転送された更新済ファームウェア８０Ａの実行と並行して、更新済ファームウェア８０Ａを、記録部２０から不揮発性メモリ６０へ転送させてもよい。
なお、本実施形態においても、第一ダイレクトメモリアクセス制御部５０がシーケンスＦ５Ａ又はシーケンスＦ９を実行中に第二ダイレクトメモリアクセス制御部５２が制御可能となった場合には、他の実施形態と同様に、第二ダイレクトメモリアクセス制御部５２に、シーケンスＦ５Ｂを実行させてもよい。言い換えれば、本実施形態においても、メインメモリ４８に転送された更新済ファームウェア８０Ａの実行と並行して、更新済ファームウェア８０Ａを、記録部２０から不揮発性メモリ６０へ転送させてもよい。
【0089】
本変形例においても、プロセッサが更新済ファームウェア８０Ａの実行を終了するまで更新済ファームウェア８０Ａの不揮発性メモリ６０への転送をしない場合と比べて、更新済ファームウェア８０Ａの不揮発性メモリ６０への転送完了を早めることができる。
【0090】
以上、添付図面を参照しながら本開示の実施形態を説明したが、本開示の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例又は応用例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
【0091】
なお、以下に本開示の好ましい態様をさらに示す。
【0092】
（（（１）））
メインメモリと、
不揮発性メモリと、
前記メインメモリに格納された更新前ファームウェアを実行するプロセッサと、
前記プロセッサに制御される第一ダイレクトメモリアクセス制御部と、
前記プロセッサに制御される第二ダイレクトメモリアクセス制御部と、
を備え、
前記プロセッサは、記録部に格納された更新済ファームウェアの少なくとも一部を、前記第一ダイレクトメモリアクセス制御部に前記記録部から前記メインメモリへ転送させると共に、前記更新済ファームウェアを、前記第一ダイレクトメモリアクセス制御部又は前記第二ダイレクトメモリアクセス制御部に前記記録部から前記不揮発性メモリへ転送させ、前記更新済ファームウェアの前記メインメモリへの転送が完了した場合に、前記更新済ファームウェアの前記不揮発性メモリへの転送の完了以前に、前記メインメモリに転送された前記更新済ファームウェアを実行開始する、
情報処理システム。
メインメモリと、
不揮発性メモリと、
前記メインメモリに格納された更新前ファームウェアを実行するプロセッサと、
前記プロセッサに制御される第一ダイレクトメモリアクセス制御部と、
前記プロセッサに制御される第二ダイレクトメモリアクセス制御部と、
を備え、
前記プロセッサは、記録部に格納された更新済ファームウェアの少なくとも一部を、前記第一ダイレクトメモリアクセス制御部に前記記録部から前記メインメモリへ転送させると共に、前記更新済ファームウェアを、前記第一ダイレクトメモリアクセス制御部又は前記第二ダイレクトメモリアクセス制御部に前記記録部から前記不揮発性メモリへ転送させ、前記更新済ファームウェアの前記メインメモリへの転送が完了した場合に、前記更新済ファームウェアの前記不揮発性メモリへの転送の完了以前に、前記メインメモリに転送された前記更新済ファームウェアを実行開始する、
情報処理システム。
【0093】
（（（２）））
前記プロセッサは、前記更新済ファームウェアの少なくとも一部を、前記メインメモリにおいて前記プロセッサが実行する前記更新前ファームウェアが格納された記憶領域へ転送させ、前記更新済ファームウェアの全部を、前記第一ダイレクトメモリアクセス制御部に前記記録部から前記メインメモリへ転送させるのと並行して、前記更新済ファームウェアを、前記第二ダイレクトメモリアクセス制御部に前記記録部から前記不揮発性メモリへ転送させる、
（（（１）））に、情報処理システム。
前記プロセッサは、前記更新済ファームウェアの少なくとも一部を、前記メインメモリにおいて前記プロセッサが実行する前記更新前ファームウェアが格納された記憶領域へ転送させ、前記更新済ファームウェアの全部を、前記第一ダイレクトメモリアクセス制御部に前記記録部から前記メインメモリへ転送させるのと並行して、前記更新済ファームウェアを、前記第二ダイレクトメモリアクセス制御部に前記記録部から前記不揮発性メモリへ転送させる、
（（（１）））に、情報処理システム。
【0094】
（（（３）））
前記プロセッサは、前記更新済ファームウェアの一部分を、前記第一ダイレクトメモリアクセス制御部に前記メインメモリへ転送させると共に、前記更新済ファームウェアの他の部分を、前記第二ダイレクトメモリアクセス制御部に前記メインメモリへ転送させてから、前記更新済ファームウェアを、前記記録部から前記不揮発性メモリへ転送させる、
（（（１）））に、情報処理システム。
前記プロセッサは、前記更新済ファームウェアの一部分を、前記第一ダイレクトメモリアクセス制御部に前記メインメモリへ転送させると共に、前記更新済ファームウェアの他の部分を、前記第二ダイレクトメモリアクセス制御部に前記メインメモリへ転送させてから、前記更新済ファームウェアを、前記記録部から前記不揮発性メモリへ転送させる、
（（（１）））に、情報処理システム。
【0095】
（（（４）））
前記プロセッサは、前記更新済ファームウェアの少なくとも一部を、前記メインメモリにおいて前記プロセッサが実行する前記更新前ファームウェアが格納された記憶領域へ転送させる、
（（（３）））に、情報処理システム。
前記プロセッサは、前記更新済ファームウェアの少なくとも一部を、前記メインメモリにおいて前記プロセッサが実行する前記更新前ファームウェアが格納された記憶領域へ転送させる、
（（（３）））に、情報処理システム。
【0096】
（（（５）））
前記プロセッサは、前記第二ダイレクトメモリアクセス制御部の制御ができないと判断した場合に、前記更新済ファームウェアの全部を、前記第一ダイレクトメモリアクセス制御部に前記記録部から前記メインメモリに転送させた後に、さらに前記更新済ファームウェアを、前記記録部から前記不揮発性メモリへ転送させる、
（（（１）））に、情報処理システム。
前記プロセッサは、前記第二ダイレクトメモリアクセス制御部の制御ができないと判断した場合に、前記更新済ファームウェアの全部を、前記第一ダイレクトメモリアクセス制御部に前記記録部から前記メインメモリに転送させた後に、さらに前記更新済ファームウェアを、前記記録部から前記不揮発性メモリへ転送させる、
（（（１）））に、情報処理システム。
【0097】
（（（６）））
前記プロセッサは、前記メインメモリに転送された前記更新済ファームウェアの実行と並行して、前記更新済ファームウェアを、前記記録部から前記不揮発性メモリへ転送させる、
（（（５）））に、情報処理システム。
前記プロセッサは、前記メインメモリに転送された前記更新済ファームウェアの実行と並行して、前記更新済ファームウェアを、前記記録部から前記不揮発性メモリへ転送させる、
（（（５）））に、情報処理システム。
【0098】
（（（１）））に係る情報処理システムによれば、記録部に格納された更新済ファームウェアを不揮発性メモリ経由でメインメモリへ転送する場合と比して、更新済ファームウェアの実行開始を早めることができる。
（（（２）））に係る情報処理システムによれば、プロセッサを停止させずに更新済ファームウェアを実行することができる。
（（（３）））に係る情報処理システムによれば、更新済ファームウェアを全て第二ダイレクトメモリアクセス制御部が転送する場合と比べて、更新済ファームウェアの実行開始を早めることができる。
（（（４）））に係る情報処理システムによれば、プロセッサを停止させずに更新済ファームウェアを実行することができる。
（（（５）））に係る情報処理システムによれば、プロセッサが第二ダイレクトメモリアクセス制御部を制御できるまで待機する場合と比べて、更新済ファームウェアの転送完了を早めることができる。
（（（６）））に係る情報処理システムによれば、プロセッサが更新済ファームウェアの実行を終了するまで更新済ファームウェアの不揮発性メモリへの転送をしない場合と比べて、更新済ファームウェアの不揮発性メモリへの転送完了を早めることができる。
（（（２）））に係る情報処理システムによれば、プロセッサを停止させずに更新済ファームウェアを実行することができる。
（（（３）））に係る情報処理システムによれば、更新済ファームウェアを全て第二ダイレクトメモリアクセス制御部が転送する場合と比べて、更新済ファームウェアの実行開始を早めることができる。
（（（４）））に係る情報処理システムによれば、プロセッサを停止させずに更新済ファームウェアを実行することができる。
（（（５）））に係る情報処理システムによれば、プロセッサが第二ダイレクトメモリアクセス制御部を制御できるまで待機する場合と比べて、更新済ファームウェアの転送完了を早めることができる。
（（（６）））に係る情報処理システムによれば、プロセッサが更新済ファームウェアの実行を終了するまで更新済ファームウェアの不揮発性メモリへの転送をしない場合と比べて、更新済ファームウェアの不揮発性メモリへの転送完了を早めることができる。
【符号の説明】
【0099】
１０ 情報処理システム
２０ 記録部
２４ チャネル
２６ チャネル
２８ チャネル
３０ 主制御部
３２ 第一インターフェース
３４ 第二インターフェース
３６ メインプロセッサ
３８ バス
４０ 副制御部
４２ 第一インターフェース
４４ 第二インターフェース
４６ サブプロセッサ（プロセッサの一例）
４８ メインメモリ
５０ 第一ダイレクトメモリアクセス制御部
５２ 第二ダイレクトメモリアクセス制御部
５４ ハッシュ計算部
６０ 不揮発性メモリ
８０Ａ 更新済ファームウェア
８０Ｂ 更新前ファームウェア
１１０ 情報処理システム
２０ 記録部
２４ チャネル
２６ チャネル
２８ チャネル
３０ 主制御部
３２ 第一インターフェース
３４ 第二インターフェース
３６ メインプロセッサ
３８ バス
４０ 副制御部
４２ 第一インターフェース
４４ 第二インターフェース
４６ サブプロセッサ（プロセッサの一例）
４８ メインメモリ
５０ 第一ダイレクトメモリアクセス制御部
５２ 第二ダイレクトメモリアクセス制御部
５４ ハッシュ計算部
６０ 不揮発性メモリ
８０Ａ 更新済ファームウェア
８０Ｂ 更新前ファームウェア
１１０ 情報処理システム
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
