特開 2025-36116 積層型電子部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025036116

(43)【公開日】2025-03-14

(54)【発明の名称】積層型電子部品

(51)【国際特許分類】

   H01G 4/30 20060101AFI20250306BHJP

   H01C 7/18 20060101ALI20250306BHJP

   H01F 27/32 20060101ALI20250306BHJP

   H01F 27/29 20060101ALI20250306BHJP

   H01F 17/00 20060101ALI20250306BHJP

   H10N 30/50 20230101ALI20250306BHJP

   H10N 30/87 20230101ALI20250306BHJP

   H10N 30/853 20230101ALI20250306BHJP

【ＦＩ】

H01G4/30 201K

H01G4/30 201M

H01G4/30 201N

H01G4/30 512

H01G4/30 515

H01G4/30 201L

H01G4/30 201F

H01G4/30 513

H01C7/18

H01F27/32 101

H01F27/29 123

H01F17/00 D

H10N30/50

H10N30/87

H10N30/853

【審査請求】未請求

【請求項の数】17

【出願形態】ＯＬ

(21)【出願番号】P 2024105579

(22)【出願日】2024-06-28

(31)【優先権主張番号】10-2023-0114470

(32)【優先日】2023-08-30

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】ヨー、ジン イェオプ

(72)【発明者】

【氏名】パク、ジョン ピル

(72)【発明者】

【氏名】リー、チュン エウン

【テーマコード（参考）】

5E001

5E070

5E082

【Ｆターム（参考）】

5E001AB03

5E001AD02

5E001AD04

5E001AE02

5E001AE03

5E001AF06

5E001AG02

5E070AA01

5E070CB13

5E070DA15

5E070EA01

5E070EB04

5E082AA01

5E082AB03

5E082BC33

5E082EE04

5E082FF05

5E082FG04

5E082FG26

5E082GG10

5E082HH26

5E082HH43

5E082PP09

(57)【要約】      （修正有）

【課題】セラミック焼成過程で生じる応力によるクラックの発生を抑制する積層型電子部品を提供する。
【解決手段】積層型電子部品１００は、第１方向に交互に配置された誘電体層及び内部電極を含み、第１方向に向かい合う第１面１及び第２面２、第２方向に向かい合う第３面３及び第４面４、第３方向に向かい合う第５面５及び第６面６を含む本体と、第１面、第２面、第５面及び第６面に配置され、Ａｌ_２Ｏ_３及びＢＮのうち少なくとも一つを含む絶縁層１４０と、外部電極とを含み、本体の第１面及び第２面は、本体内部に凹状であり、これにより、逆圧電現象によって厚さ方向に膨脹してクラックが発生することを防止する。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１方向に交互に配置された誘電体層及び内部電極を含み、前記第１方向に向かい合う第１及び第２面、前記第１及び第２面と連結され、第２方向に連結される第３及び第４面、前記第１～第４面と連結され、第３方向に向かい合う第５及び第６面を含む本体と、
前記第１、第２、第５及び第６面に配置され、Ａｌ_２Ｏ_３及びＢＮのうち少なくとも一つを含む絶縁層と、
前記本体上に配置される外部電極とを含み、
前記第１及び第２面は本体内部に凹状である、積層型電子部品。

【請求項2】

前記第５及び第６面は、本体内部に凹状である、請求項１に記載の積層型電子部品。

【請求項3】

前記第３及び第４面は、本体内部に凹状である、請求項１に記載の積層型電子部品。

【請求項4】

前記絶縁層は、前記第３及び第４面の少なくとも一部まで延長して配置される、請求項１に記載の積層型電子部品。

【請求項5】

前記絶縁層は、前記第３面及び第４面において前記内部電極をカバーしないように配置される、請求項４に記載の積層型電子部品。

【請求項6】

前記絶縁層は、ＢＮを含む、請求項１に記載の積層型電子部品。

【請求項7】

前記誘電体層は、ＢａＴｉＯ_３、（Ｂａ_１－ｘＣａ_ｘ）ＴｉＯ_３（０＜ｘ＜１）、Ｂａ（Ｔｉ_１－ｙＣａ_ｙ）Ｏ_３（０＜ｙ＜１）、（Ｂａ_１－ｘＣａ_ｘ）（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｘ＜１、０＜ｙ＜１）及びＢａ（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｙ＜１）のうち一つ以上を含む、請求項１に記載の積層型電子部品。

【請求項8】

前記誘電体層は、前記絶縁層より焼成時に収縮率の小さい物質を主成分として含む、請求項１に記載の積層型電子部品。

【請求項9】

前記外部電極は、前記第３及び第４面に配置され、前記絶縁層の少なくとも一部上に配置される、請求項１に記載の積層型電子部品。

【請求項10】

前記外部電極は、前記内部電極と連結される電極層及び前記電極層上に配置されるめっき層を含み、前記絶縁層は、前記電極層とめっき層との間に延長して配置される、請求項１に記載の積層型電子部品。

【請求項11】

前記電極層は、前記内部電極と接しガラスを含む基礎電極層及び前記基礎電極層上に配置される樹脂を含む導電性樹脂層を含む、請求項１０に記載の積層型電子部品。

【請求項12】

前記外部電極は、前記内部電極と接しガラスを含む基礎電極層及び前記基礎電極層上に配置され樹脂を含む伝導性樹脂層を含み、前記絶縁層は、前記基礎電極層と伝導性樹脂層との間に延長して配置される、請求項１に記載の積層型電子部品。

【請求項13】

前記積層型電子部品の第２方向中央で第１及び第３方向に切断した断面において、前記積層型電子部品の第３方向中央部における第１方向最小大きさをＴｃ、第３方向端部における第１方向最大大きさをＴｅとする時、Ｔｃ／Ｔｅは１．０００未満０．９５０超である、請求項１に記載の積層型電子部品。

【請求項14】

前記積層型電子部品の第２方向中央で第１及び第３方向に切断した断面において、前記積層型電子部品の第１方向中央部における第３方向最小大きさをＷｃ、第３方向端部における第１方向最大大きさをＷｅとする時、Ｗｃ／Ｗｅは１．０００未満０．９５０超である、請求項１に記載の積層型電子部品。

【請求項15】

前記積層型電子部品の第３方向中央で第１及び第２方向に切断した断面において、
前記本体の第１方向中央部における第２方向最小大きさをＬｃ、第１方向端部における第２方向最大大きさをＬｅとする時、Ｌｃ／Ｌｅは１．０００未満０．９５０超である、請求項１に記載の積層型電子部品。

【請求項16】

前記本体は、前記絶縁層と隣接した領域に前記絶縁層に含まれた物質が含まれる、請求項１に記載の積層型電子部品。

【請求項17】

第１方向に交互に配置された誘電体層及び内部電極を含み、前記第１方向に向かい合う第１及び第２面、前記第１及び第２面と連結され、第２方向に連結される第３及び第４面、前記第１～第４面と連結され、第３方向に向かい合う第５及び第６面を含む本体と、
前記第１、第２、第５及び第６面に配置され、ＢＮを含む絶縁層と、
前記本体上に配置される外部電極とを含む、積層型電子部品。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層型電子部品に関する。

【背景技術】

【0002】

積層型電子部品の一つである積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ－ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの映像機器、コンピュータ、スマートフォン及び携帯電話などの様々な電子製品の印刷回路基板に装着され、電気を充電又は放電させる役割を果たすチップ型のコンデンサである。

【0003】

積層セラミックキャパシタは、小型でかつ高容量が保障され実装が容易であるという長所により、多様な電子装置の部品として使用されることができる。また、最近では、サーバ、自動車用電子部品など、その活用領域が広くなっている傾向にある。これにより、既存に要求された仕様より高い水準と信頼性を有するＭＬＣＣの開発が要求されている。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明の様々な目的の一つは、信頼性が向上した積層型電子部品を提供するためである。

【0005】

本発明の様々な目的の一つは、クラック発生が抑制した積層型電子部品を提供するためである。

【0006】

但し、本発明の目的は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されることができる。

【課題を解決するための手段】

【0007】

本発明の一実施形態による積層型電子部品は、第１方向に交互に配置された誘電体層及び内部電極を含み、上記第１方向に向かい合う第１及び第２面、上記第１及び第２面と連結され、第２方向に連結される第３及び第４面、上記第１～第４面と連結され、第３方向に向かい合う第５及び第６面を含む本体と、上記第１、第２、第５及び第６面に配置され、Ａｌ_２Ｏ_３及びＢＮのうち少なくとも一つを含む絶縁層と、上記本体上に配置される外部電極とを含み、上記第１及び第２面は本体内部に凹状であることができる。

【0008】

本発明の一実施形態による積層型電子部品は、第１方向に交互に配置された誘電体層及び内部電極を含み、上記第１方向に向かい合う第１及び第２面、上記第１及び第２面と連結され、第２方向に連結される第３及び第４面、上記第１～第４面と連結され、第３方向に向かい合う第５及び第６面を含む本体と、上記第１、第２、第５及び第６面に配置され、ＢＮを含む絶縁層と、上記本体上に配置される外部電極とを含むことができる。

【発明の効果】

【0009】

本発明の実施形態による様々な効果の一つは、本体の少なくとも一部表面に絶縁層を配置して本体の形状を制御することで積層型電子部品のクラック発生を抑制することができる。

【0010】

但し、本発明の実施形態による多様でかつ有益な長所と効果は上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されることができる。

【図面の簡単な説明】

【0011】

【図1】本発明の一実施形態による積層型電子部品の斜視図を概略的に示したものである。

【図2】図１のＩ－Ｉ'断面図を概略的に示したものである。

【図3】図１のＩＩ－ＩＩ'断面図を概略的に示したものである。

【図4】図２のＫ１領域を拡大した図面である。

【図5】比較例のＷ－Ｔ断面を概略的に示したものである。

【図6】一実施形態による図４に対応する図面である。

【図7】他の一実施形態による図４に対応する図面である。

【図8】また他の一実施形態による図４に対応する図面である。

【発明を実施するための形態】

【0012】

以下では、具体的な実施形態及び添付の図面を参照して本発明の実施形態を説明する。しかしながら、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は通常の技術者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどは、より明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがあり、図面上の同一の符号で示される要素は同一の要素である。

【0013】

そして、図面において本発明を明確に説明するために、説明と関係のない部分は省略し、図面で示された各構成の大きさ及び厚さは説明の便宜のため任意に示したため、本発明が必ずしも図示されたものに限定されるものではない。また、同一思想の範囲内の機能が同一である構成要素については、同一の参照符号を用いて説明する。さらに、明細書全体において、ある部分がある構成要素を「含む」というとき、これは特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。

【0014】

図面において、第１方向は積層方向または厚さＴ方向、第２方向は長さＬ方向、第３方向は幅Ｗ方向に定義されることができる。

【0015】

積層型電子部品
図１は、本発明の一実施形態による積層型電子部品の斜視図を概略的に示したものであり、図２は、図１のＩ－Ｉ'断面図を概略的に示したものであり、図３は、図１のＩＩ－ＩＩ'断面図を概略的に示したものであり、図４は、図２のＫ１領域を拡大した図面である。

【0016】

以下、図１～図４を参照して、本発明の一実施形態による積層型電子部品１００について詳しく説明する。また、積層型電子部品の一例として積層セラミックキャパシタ（Ｍｕｌｔｉ－ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ、以下「ＭＬＣＣ」という）について説明するが、本発明がこれに限定されるものではなく、セラミック材料を使用する多様な積層型電子部品、例えば、インダクタ、圧電体素子、バリスタ、またはサーミスタなどにも適用されることができる。

【0017】

本発明の一実施形態による積層型電子部品１００は、第１方向に交互に配置された誘電体層１１１及び内部電極１２１、１２２を含み、上記第１方向に向かい合う第１及び第２面１、２、上記第１及び第２面と連結され、第２方向に連結される第３及び第４面３、４、上記第１～第４面と連結され、第３方向に向かい合う第５及び第６面５、６を含む本体１１０と、上記第１、第２、第５及び第６面に配置される絶縁層１４０と、上記本体上に配置される外部電極１３１、１３２とを含むことができる。

【0018】

一実施形態において、上記絶縁層１４０はＢＮであることができる。

【0019】

一実施形態において、上記絶縁層１４０は、Ａｌ_２Ｏ_３及びＢＮのうち一つ以上を含むことができ、上記第１及び第２面は、本体内部に凹状であることができる。

【0020】

誘電体層１１１の材料として使用されるセラミックは、材料の種類を問わずその特性上、高温の焼成過程で粘性流動、焼成変形などの永久変形が発生するようになる。これは、チップの変形をもたらすという意味であり、変形による体積変化を伴う応力が発生する。この時の応力は、機械的応力と熱応力を複合的に含み、かかる応力によってチップにクラックが発生するかチップが破壊されるおそれがある。

【0021】

そこで、本発明では、本体の表面に本体と焼結時に収縮率が異なるセラミック材料を配置することで、セラミック材料の変形特性を逆利用して焼結時に応力を緩和してクラック発生を抑制し、本体の形状を制御しようとする。

【0022】

図５を参照すると、本体表面に絶縁層が配置されていない比較例である従来の一般的な本体１０は、焼結工程において内部電極パターンが収縮することで本体厚さが厚くなり、カバー部は凸状を有するようになってｃｏｖｅｒ ｃｏｎｖｅｘ現象が発生し、マージン部は、凹状を有するようになってｍａｒｇｉｎ ｃｏｎｃａｖｅ現象が発生する。従来の一般的な本体１０のようにカバー部が凸状である場合、ＭＬＣＣチップに電界がかかると、チップは逆圧電現象によりＴ方向（厚さ方向）に膨脹してクラック（ｃｒａｃｋ）が発生し得る。

【0023】

一方、本発明の一実施形態によると、本体表面に絶縁層を配置することで、焼結工程時に本体１１０のｃｏｖｅｒ ｃｏｎｖｅｘ現象を抑制してクラックの発生を抑制することができる。

【0024】

以下、本発明の一実施形態による積層型電子部品１００に含まれるそれぞれの構成について説明する。

【0025】

本体１１０は、誘電体層１１１及び内部電極１２１、１２２が交互に積層されることができる。

【0026】

本体１１０は、第１方向に向かい合う第１及び第２面１、２、上記第１及び第２面１、２と連結され、第２方向に向かい合う第３及び第４面３、４、第１及び第２面１、２と連結され、第３及び第４面３、４と連結され、第３方向に向かい合う第５及び第６面５、６を有することができる。

【0027】

一実施形態において、本体１１０の第１及び第２面１、２は、本体内部に凹状であることができる。本体１１０の第１及び第２面１、２が本体内部に凹状であることにより、逆圧電現象によってＴ方向（厚さ方向）に膨脹してクラック（ｃｒａｃｋ）が発生することを防止することができる。

【0028】

一実施形態において、積層型電子部品１００の第２方向中央で第１及び第３方向に切断した断面において、積層型電子部品１００の第３方向中央部における第１方向最小大きさをＴｃ、第３方向端部において第１方向最大大きさをＴｅとする時、Ｔｃ／Ｔｅは１．０００未満０．９５０超であることができる。

【0029】

上記第１及び第３方向断面において、積層型電子部品１００を第３方向に５等分して一番目または五番目の領域で均等な間隔を有する５個の地点で第１方向大きさを測定した後、最大大きさをＴｅとすることができ、三番目領域で均等な間隔を有する５個の地点で第１方向大きさを測定した後、最小大きさをＴｃとすることができる。

【0030】

一実施形態において、本体１１０の第５及び第６面５、６は、本体内部に凹状であることができる。

【0031】

また、積層型電子部品１００の第２方向中央から第１及び第３方向に切断した断面において、積層型電子部品１００の第１方向中央部における第３方向最小大きさをＷｃ、第１方向端部における第３方向最大大きさをＷｅとする時、Ｗｃ／Ｗｅは１．０００未満０．９５０超であることができる。

【0032】

上記第１及び第３方向断面において、積層型電子部品１００を第１方向に５等分して一番目または五番目の領域で均等な間隔を有する５個の地点で第３方向大きさを測定した後、最大大きさをＷｅとすることができ、三番目領域で均等な間隔を有する５個の地点で第３方向大きさを測定した後、最小大きさをＷｃとすることができる。

【0033】

一実施形態において、本体１１０の第３及び第４面３、４は、本体内部に凹状であることができる。

【0034】

また、積層型電子部品１００の第３方向中央で第１及び第２方向に切断した断面において、本体１１０の第１方向中央部における第２方向最小大きさをＷｃ、第１方向端部における第２方向最大大きさをＷｅとする時、Ｗｃ／Ｗｅは１．０００未満０．９５０超であることができる。

【0035】

上記第１及び第２方向断面において、積層型電子部品１００を第１方向に５等分して一番目または五番目の領域で均等な間隔を有する５個の地点で第２方向大きさを測定した後、最大大きさをＬｅとすることができ、三番目領域で均等な間隔を有する５個の地点で第３方向大きさを測定した後、最小大きさをＬｃとすることができる。

【0036】

本体１１０を形成する複数の誘電体層１１１は、焼成された状態であり、隣接する誘電体層１１１間の境界は走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認し難い程度に一体化されることができる。誘電体層の積層数は特に制限する必要はなく、積層型電子部品のサイズを考慮して決定することができる。例えば、誘電体層を４００層以上積層して本体を形成することができる。

【0037】

誘電体層１１１は、セラミック粉末、有機溶剤及びバインダーを含むセラミックスラリーを製造し、上記スラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥してセラミックグリーンシートを設けた後、上記セラミックグリーンシートを焼成することで形成することができる。セラミック粉末は、十分な静電容量が得られる限り特に制限されないが、例えば、セラミック粉末としてチタン酸バリウム（ＢａＴｉＯ_３）系粉末を使用することができる。より具体的な例を挙げると、セラミック粉末は、ＢａＴｉＯ_３、（Ｂａ_１－ｘＣａ_ｘ）ＴｉＯ_３（０＜ｘ＜１）、Ｂａ（Ｔｉ_１－ｙＣａ_ｙ）Ｏ_３（０＜ｙ＜１）、（Ｂａ_１－ｘＣａ_ｘ）（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｘ＜１、０＜ｙ＜１）及びＢａ（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｙ＜１）のうち一つ以上であることができる。

【0038】

一実施形態において、誘電体層１１１は、ＢａＴｉＯ_３、（Ｂａ_１－ｘＣａ_ｘ）ＴｉＯ_３（０＜ｘ＜１）、Ｂａ（Ｔｉ_１－ｙＣａ_ｙ）Ｏ_３（０＜ｙ＜１）、（Ｂａ_１－ｘＣａ_ｘ）（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｘ＜１、０＜ｙ＜１）及びＢａ（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｙ＜１）のうち一つ以上を含むことができる。これにより、絶縁層１４０との焼成時に収縮率の差異を容易に制御することができ、本体の形状をより容易に制御することができる。

【0039】

一実施形態において、誘電体層１１１は、絶縁層１４０より焼成時に収縮率が小さい物質を主成分として含むことができる。誘電体層１１１が絶縁層１４０より焼成時に収縮率が大きい場合は、焼結工程でｃｏｖｅｒ ｃｏｎｖｅｘ現象が過度に発生し得て、第１及び第２面が凸状を有し易い。一方、誘電体層１１１が絶縁層１４０より焼成時に収縮率が小さい場合は、焼結工程でｃｏｖｅｒ ｃｏｎｖｅｘ現象を抑制することができ、さらには、第１及び第２面が凹状を有し易い。

【0040】

誘電体層１１１の平均厚さは特に限定する必要はないが、誘電体層１１１のうち少なくとも一つの平均厚さは０．１μｍ以上１０μｍ以下であることができる。また、誘電体層１１１の平均厚さは所望の特性や用途に応じて任意に設定することができる。例えば、高電圧電装用電子部品の場合、誘電体層１１１のうち少なくとも一つの平均厚さは０．５μｍ以上であることができ、積層型電子部品の容量を実現するために誘電体層１１１のうち少なくとも一つの平均厚さは２．８μｍ未満であることができる。

【0041】

本体１１０は、本体１１０の内部に配置され、誘電体層１１１を挟んで互いに対向して配置される第１内部電極１２１及び第２内部電極１２２を含み、容量が形成される容量形成部Ａｃと、上記容量形成部Ａｃの第１方向上部及び下部に形成されたカバー部１１２、１１３とを含むことができる。

【0042】

また、上記容量形成部Ａｃは、キャパシタの容量形成に寄与する部分であり、誘電体層１１１を挟んで複数の第１及び第２内部電極１２１、１２２を繰り返して積層して形成されることができる。

【0043】

カバー部１１２、１１３は、上記容量形成部Ａｃの第１方向上部に配置される上部カバー部１１２及び上記容量形成部Ａｃの第１方向下部に配置される下部カバー部１１３を含むことができる。

【0044】

上記上部カバー部１１２及び下部カバー部１１３は、単一誘電体層または２個以上の誘電体層を容量形成部Ａｃの上下面にそれぞれ厚さ方向に積層して形成することができ、基本的に物理的または化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。

【0045】

上記上部カバー部１１２及び下部カバー部１１３は、内部電極を含まず、誘電体層１１１と同一の材料を含むことができる。

【0046】

すなわち、上記上部カバー部１１２及び下部カバー部１１３は、セラミック材料を含むことができ、例えばチタン酸バリウム（ＢａＴｉＯ_３）系セラミック材料を含むことができる。

【0047】

カバー部１１２、１１３の厚さは特に限定する必要はない。例えば、カバー部１１２、１１３の平均厚さは３００μｍ以下であるか、本体の第１方向大きさの１～２０％であることができる。ここで、カバー部１１２、１１３の平均厚さは、上部カバー部１１２及び下部カバー部１１３のそれぞれの平均厚さを意味する。カバー部１１２、１１３の平均厚さは、カバー部１１２、１１３の第１方向への平均大きさを意味することができ、本体１１０の第１方向及び第２方向断面において等間隔である５個の地点で測定した第１方向大きさを平均した値であることができる。

【0048】

また、上記容量形成部Ａｃの側面にはマージン部１１４、１１５が配置されることができる。

【0049】

マージン部１１４、１１５は、本体１１０の第５面５に配置された第１マージン部１１４と第６面６に配置された第２マージン部１１５とを含むことができる。すなわち、マージン部１１４、１１５は、上記セラミック本体１１０の幅方向両端面（ｅｎｄ ｓｕｒｆａｃｅｓ）に配置されることができる。

【0050】

マージン部１１４、１１５は、図３に示すように、上記本体１１０を幅－厚さＷ－Ｔ方向に切った断面（ｃｒｏｓｓ－ｓｅｃｔｉｏｎ）において、第１及び第２内部電極１２１、１２２の両末端と本体１１０の境界面間の領域を意味することができる。

【0051】

マージン部１１４、１１５は、基本的に物理的または化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。

【0052】

マージン部１１４、１１５は、セラミックグリーンシート上にマージン部が形成される所を除き、導電性ペーストを塗布して内部電極を形成することで形成されることができる。

【0053】

また、内部電極１２１、１２２による段差を抑制するために、積層後に内部電極が本体の第５及び第６面５、６に露出するように切断した後、単一誘電体層または２個以上の誘電体層を容量形成部Ａｃの両側面に第３方向（幅方向）に積層してマージン部１１４、１１５を形成することもできる。

【0054】

一方、マージン部１１４、１１５の幅は特に限定する必要はない。例えば、マージン部１１４、１１５の平均幅は４００μｍ以下であるか、本体の第３方向大きさの１～１５％であることができる。

【0055】

マージン部１１４、１１５の平均幅は、内部電極が第５面と離隔した領域の第３方向平均大きさ及び内部電極が第６面と離隔した領域の第３方向平均大きさを意味することができ、容量形成部Ａｃの側面において等間隔の５個の地点で測定したマージン部１１４、１１５の第３方向大きさを平均した値であることができる。

【0056】

内部電極１２１、１２２は、第１及び第２内部電極１２１、１２２を含むことができる。第１及び第２内部電極１２１、１２２は、本体１１０を構成する誘電体層１１１を挟んで互いに対向して交互に配置され、本体１１０の第３及び第４面３、４にそれぞれ露出することができる。

【0057】

第１内部電極１２１は、第４面４と離隔し第３面３を通じて露出し、第２内部電極１２２は、第３面３と離隔し第４面４を通じて露出することができる。本体の第３面３には、第１外部電極１３１が配置され第１内部電極１２１と連結され、本体の第４面４には、第２外部電極１３２が配置され第２内部電極１２２と連結されることができる。

【0058】

すなわち、第１内部電極１２１は、第２外部電極１３２とは連結されず第１外部電極１３１と連結され、第２内部電極１２２は、第１外部電極１３１とは連結されず第２外部電極１３２と連結される。よって、第１内部電極１２１は、第４面４において一定距離離隔して形成され、第２内部電極１２２は、第３面３において一定距離離隔して形成されることができる。また、第１及び第２内部電極１２１、１２２は、本体１１０の第５及び第６面と離隔して配置されることができる。

【0059】

内部電極１２１、１２２に含まれる導電性金属は、Ｎｉ、Ｃｕ、Ｐｄ、Ａｇ、Ａｕ、Ｐｔ、Ｉｎ、Ｓｎ、Ａｌ、Ｔｉ及びこれらの合金のうち一つ以上であることができ、本発明がこれに限定されるものではない。

【0060】

内部電極１２１、１２２を形成する方法は特に制限しない。例えば、内部電極１２１、１２２は、セラミックグリーンシート上に導電性金属を含む内部電極用導電性ペーストを塗布し焼成することで形成されることができる。内部電極用導電性ペーストの塗布方法は、スクリーン印刷法またはグラビア印刷法などを使用することができ、本発明がこれに限定されるものではない。

【0061】

他の例として、内部電極１２１、１２２は、スパッタリング工法、真空蒸着法及び／または化学気相蒸着法を用いて形成することもできる。

【0062】

内部電極１２１、１２２の平均厚さは特に限定する必要はないが、例えば３．０μｍ以下であることができる。また、内部電極１２１、１２２の平均厚さは所望の特性や用途に応じて任意に設定することができる。例えば、高電圧電装用電子部品の場合、内部電極１２１、１２２のうち少なくとも一つの平均厚さは０．１μｍ以上であることができ、積層型電子部品の容量を実現するために、内部電極１２１、１２２のうち少なくとも一つの平均厚さは１．０μｍ未満であることができる。

【0063】

誘電体層１１１の平均厚さ及び内部電極１２１、１２２の平均厚さは、それぞれ誘電体層１１１及び内部電極１２１、１２２の第１方向大きさを意味する。誘電体層１１１の平均厚さ及び内部電極１２１、１２２の平均厚さは、本体１１０の第１方向及び第２方向断面を１万倍率の走査電子顕微鏡（ＳＥＭ）でスキャンして測定することができる。より具体的に、誘電体層１１１の平均厚さは、一つの誘電体層１１１の多数の地点、例えば第２方向に等間隔である３０個の地点でその厚さを測定して平均値を測定することができる。また、内部電極１２１、１２２の平均厚さは、一つの内部電極１２１、１２２の多数の地点、例えば第２方向に等間隔である３０個の地点でその厚さを測定して平均値を測定することができる。上記等間隔である３０個の地点は、容量形成部で指定されることができる。一方、かかる平均値の測定をそれぞれ１０個の誘電体層１１１及び１０個の内部電極１２１、１２２に対して実施した後に平均値を測定すると、誘電体層１１１の平均厚さ及び内部電極１２１、１２２の平均厚さをさらに一般化することができる。

【0064】

絶縁層１４０は、本体の第１、第２、第５及び第６面に配置されることができる。これにより、本体１１０の微細な気孔及びクラックをカバーして耐湿信頼性を向上させることができ、熱により発生する応力を効果的に制御して本体１１０の形状を容易に制御することができる。

【0065】

一実施形態において、絶縁層１４０は、誘電体層１１１より焼成時に収縮率が大きい物質を含むことができる。これにより、焼結工程時に本体１１０のｃｏｖｅｒ ｃｏｎｖｅｘ現象を抑制してクラック発生を抑制することができる。

【0066】

一実施形態において、絶縁層１４０は、Ａｌ_２Ｏ_３（ａｌｕｍｉｎａ）及びＢＮ（ｂｏｒｏｎ ｎｉｔｒｉｄｅ）のうち一つ以上を含むことができる。これにより、絶縁層１４０は、本体１１０との密着力に優れ、焼結工程時に本体１１０のｃｏｖｅｒ ｃｏｎｖｅｘ現象を抑制することができる。さらに、本体１１０の第１及び第２面を本体内部に凹状で容易に制御することができる。

【0067】

一実施形態において、絶縁層１４０はＢＮを含むことができる。ＢＮは、焼結工程時に収縮率がＡｌ_２Ｏ_３より大きいため、より容易にｃｏｖｅｒ ｃｏｎｖｅｘ現象を抑制することができる。

【0068】

絶縁層１４０を形成する方法は特に制限しない。例えば、粒径３μｍのパウダーを水系バインダーなどと混合したコーティング液を製造し、か焼工程後、焼結工程前に本体１１０上に筆を用いてコーティング液を塗布し、焼結工程を経て絶縁層１４０を形成することができる。コーティング液を塗布する方法は、筆を用いる方法の他にも本体上にＥｌｅｃｔｒｏｎ Ｂｅａｍ Ｅｖａｐｏｒａｔｉｏｎまたはスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）などの物理的蒸着方法を利用することができる。また、か焼工程後、焼結工程前にコーティング液を塗布することが本体の形状を制御するためには最も容易であるが、これに制限されるものではなく、外部電極を形成するためのペースト塗布後またはめっき層形成前にコーティング液を塗布するか、導電性樹脂層の形成前に塗布することもできる。

【0069】

この時、上記コーティング液においてＢＮパウダー含量は９ｗｔ％以下であることができ、Ａｌ_２Ｏ_３パウダー含量は１８ｗｔ％以下であることができる。

【0070】

図４を参照すると、絶縁層１４０は、本体の第３及び第４面には配置されなくてもよい。

【0071】

但しこれに制限されるものではなく、図６を参照すると、一実施形態において絶縁層１４０'は、上記第３及び第４面の少なくとも一部まで延長して配置されることができる。この時、絶縁層１４０'は、上記第３面及び第４面において内部電極１２１、１２２をカバーしないように配置されることができる。これにより、内部電極１２１、１２２と外部電極１３１、１３２との間の電気的連結性を低下させずに耐湿信頼性をより向上させ、本体１１０の形状をより容易に制御することができる。

【0072】

一実施形態において、本体１１０は、絶縁層１４０と隣接した領域に絶縁層１４０に含まれた物質が含まれることができる。これは、焼結工程において絶縁層１４０に含まれた物質が本体１１０の内部に拡散することができるためである。

【0073】

一方、絶縁層１４０の平均厚さは特に限定せず、本体を所望の形状で得るために適切に調節することができる。例えば、絶縁層１４０の平均厚さは１０～３００μｍであることができる。絶縁層１４０の平均厚さは、本体１１０の第２方向中央で切断した第１及び第３方向断面を１万倍率の走査電子顕微鏡（ＳＥＭ）でスキャンして測定することができ、絶縁層１４０は、本体１１０と明暗差を有する層として区分可能である。第２面の第３方向中央部において等間隔である３０個の地点でその厚さを測定して、絶縁層１４０の平均値を測定することができる。

【0074】

外部電極１３１、１３２は、本体１１０上に配置されることができる。

【0075】

一方、本実施形態では、積層型電子部品１００が２個の外部電極１３１、１３２を有する構造を説明しているが、外部電極１３１、１３２の個数や形状などは、内部電極１２１、１２２の形態やその他の目的に応じて変わることができる。例えば、外部電極は、上記第３面に配置される第１外部電極、上記第４面に配置される第２外部電極及び上記第１、第２、第５及び第６面のうち少なくとも一つに配置される第３外部電極を含むことができる。

【0076】

一実施形態において、外部電極１３１、１３２は、本体１１０の第３及び第４面３、４にそれぞれ配置され、第１及び第２内部電極１２１、１２２とそれぞれ連結された第１及び第２外部電極１３１、１３２を含むことができる。また、第１及び第２外部電極は、第１及び第２面の一部に延長して配置されることができる。

【0077】

また、外部電極１３１、１３２は、サイドマージン部１１４、１１５の第２方向両端面を覆うように配置されることができる。

【0078】

一実施形態において、外部電極１３１、１３２は、第３及び第４面に配置され、絶縁層１４０の少なくとも一部上に配置されることができる。

【0079】

一方、外部電極１３１、１３２は、金属などのように電気伝導性を有するものであれば如何なる物質を使用して形成されてよく、電気的特性、構造的安定性などを考慮して具体的な物質が決められることができ、さらに多層構造を有することができる。

【0080】

例えば、外部電極１３１、１３２は、本体１１０に配置される電極層１３１ａ、１３２ａ及び電極層１３１ａ、１３２ａ上に形成されためっき層１３１ｂ、１３２ｂを含むことができる。

【0081】

めっき層１３１ｂ、１３２ｂは実装特性を向上させる役割を果たす。めっき層１３１ｂ、１３２ｂの種類は特に限定せず、Ｎｉ、Ｓｎ、Ｐｄ及びこれらの合金のうち一つ以上を含むめっき層であることができ、複数の層で形成されることができる。

【0082】

めっき層１３１ｂ、１３２ｂに対するより具体的な例を挙げると、めっき層１３１ｂ、１３２ｂは、Ｎｉめっき層またはＳｎめっき層であることができ、電極層１３１ａ、１３２ａ上にＮｉめっき層及びＳｎめっき層が順次に形成された形態であることができ、Ｓｎめっき層、Ｎｉめっき層及びＳｎめっき層が順次に形成された形態であることができる。また、めっき層１３１ｂ、１３２ｂは、複数のＮｉめっき層及び／または複数のＳｎめっき層を含むこともできる。

【0083】

図７を参照すると、一実施形態において、第１外部電極１３１は、内部電極１２１と連結される電極層１３１ａ及び上記電極層上に配置されるめっき層１３１ｂを含み、絶縁層１４０''は、電極層１３１ａとめっき層１３１ｂとの間で延長して配置されることができる。図７では、第１外部電極１３１のみを図示したが、第２外部電極１３２も対応する構成を有することができる。

【0084】

電極層１３１ａ、１３２ａに対するより具体的な例を挙げると、電極層１３１ａ、１３２ａは、導電性金属及びガラスを含む焼成（ｆｉｒｉｎｇ）電極であるか、導電性金属及び樹脂を含む樹脂系電極であることができる。また、電極層１３１ａは、内部電極と接しガラスを含む基礎電極層及び上記基礎電極層上に配置され樹脂を含む伝導性樹脂層を含む多層構造であることができる。

【0085】

また、電極層１３１ａ、１３２ａは、本体上に導電性金属を含むシートを転写する方式で形成されるか、焼成電極上に導電性金属を含むシートを転写する方式で形成されることができる。

【0086】

電極層１３１ａ、１３２ａに含まれる導電性金属として、電気伝導性に優れた材料を使用することができ、特に限定しない。例えば、導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）及びそれらの合金のうち一つ以上であることができる。

【0087】

図８を参照すると、一実施形態において、第１外部電極１３１は、第１内部電極１２１と接しガラスを含む基礎電極層１３１ａ１及び上記基礎電極層上に配置され樹脂を含む伝導性樹脂層１３１ａ２を含み、絶縁層１４０'''は、基礎電極層１３１ａ１と伝導性樹脂層１３１ａ２との間に延長して配置されることができる。また、第２外部電極１３２も第１外部電極１３１に対応する構成を有することができる。

【0088】

（実施形態）
内部電極パターンが印刷されたセラミックグリーンシートを積層及び圧着した後、単位チップサイズで切断した。以後、か焼を経た後、比較例の場合、本体表面に絶縁層を配置せず焼結工程を進行してサンプルチップを製作し、発明例１の場合、か焼工程後、本体表面にＢＮを９ｗｔ％含むコーティング液を塗布し焼結工程を進行してサンプルチップを製作し、発明例２の場合、か焼工程後、本体表面にＡｌ_２Ｏ_３を１８ｗｔ％含むコーティング液を塗布して焼結工程を進行してサンプルチップを製作した。比較例、発明例１及び発明例２のそれぞれ５個のサンプルチップを製作して、厚さ、幅及び長さを測定した。サンプルチップを第２方向中央で第１及び第３方向に切断した断面において、サンプルチップの第３方向中央部における第１方向最小大きさをＴｃ、第３方向端部における第１方向最大大きさをＴｅとして、下記表１に記載し、サンプルチップの第１方向中央部において第３方向最小大きさをＷｃ、第３方向端部における第１方向最大大きさをＷｅとして、下記表２に記載した。

【0089】

また、サンプルチップを第３方向中央で第１及び第２方向に切断した断面において、サンプルチップの第１方向中央部における第２方向最小大きさをＴｃ、第１方向端部における第２方向最大大きさをＴｅとして、下記表３に記載した。

【0090】

【表1】

【0091】

表１を参照すると、比較例の場合、５個のサンプルチップのうちＴｃ／Ｔｅが１．０００未満のサンプルは一つもなく、４個のサンプルにおいてＴｃ／Ｔｅが１．０００超で、本体の第１及び第２面が凸状であることを確認することができる。

【0092】

ＢＮを含む絶縁層を配置した発明例１の場合、５個のサンプルチップのＴｃ／Ｔｅが０．９７２～０．９８９と、本体の第１及び第２面が凹状であることを確認することができる。

【0093】

Ａｌ_２Ｏ_３を含む絶縁層を配置した発明例２の場合、５個のサンプルチップのうち４個のサンプルチップが０．９９５～０．９９８範囲にあり、本体の第１及び第２面が凹状であることを確認することができる。また、発明例２の試験番号５の場合も、比較例の試験番号２に比べて第１及び第２面の凸状が抑制されたことを確認することができる。

【0094】

【表2】

【0095】

表２を参照すると、比較例の場合、Ｗｃ／Ｗｅが１．０００未満のサンプルチップが２個、発明例１の場合、Ｗｃ／Ｗｅが１．０００未満のサンプルチップが５個、発明例２の場合、Ｗｃ／Ｗｅが１．０００未満のサンプルチップが３個と測定された。よって、Ａｌ_２Ｏ_３及びＢＮのうち少なくとも一つを含む絶縁層を配置する場合、本体の幅方向の形状も制御可能なことを確認することができる。

【0096】

【表3】

【0097】

表３を参照すると、比較例、発明例１及び発明例２のいずれもＬｃ／Ｌｅが１．０００未満で凹状を有した。但し、比較例に比べて発明例１及び２においてＬｃ／Ｌｅ値が低く、Ａｌ_２Ｏ_３及びＢＮのうち少なくとも一つを含む絶縁層を配置する場合、本体の長さ方向の形状も制御可能なことを確認することができる。

【0098】

以上で本発明の実施形態について詳しく説明したが、本発明は、上述した実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定する。よって、特許請求の範囲に記載された本発明の技術的思想を逸脱しない範囲内で当技術分野の通常の知識を有する者によって多様な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属するといえる。

【0099】

また、本発明で使用された「一実施形態」という表現は、互いに同一の実施形態を意味せず、それぞれ互いに異なる固有な特徴を強調して説明するために提供されたものである。しかし、上記提示された一実施形態は、他の一実施形態の特徴と結合して実現されることを排除しない。例えば、特定の一実施形態で説明された事項が他の一実施形態で説明されていなくとも、他の一実施形態でその事項と反対するか矛盾する説明がない限り、他の一実施形態と関連した説明として理解されることができる。

【0100】

本発明で使用された用語は、単に一実施形態を説明するために使用されたもので、本発明を限定しようとする意図ではない。この時、単数の表現は文脈上明らかに異なって意味しない限り、複数の表現を含む。

【符号の説明】

【0101】

１００：積層型電子部品
１１０：本体
１１１：誘電体層
１１２、１１３：カバー部
１１４、１１５：マージン部
１２１、１２２：内部電極
１３１、１３２：外部電極
１３１ａ、１３２ａ：電極層
１３１ｂ、１３２ｂ：めっき層
１４０：絶縁層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】