知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025042369
(43)【公開日】2025-03-27
(54)【発明の名称】ＬＬＣ方式ＤＣ／ＤＣコンバータ
(51)【国際特許分類】
H02M 3/28 20060101AFI20250319BHJP
H02M 3/335 20060101ALI20250319BHJP
【ＦＩ】
H02M3/28 Q
H02M3/28 H
H02M3/335 E
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2023149336
(22)【出願日】2023-09-14
(71)【出願人】
【識別番号】000004606
【氏名又は名称】ニチコン株式会社
(74)【代理人】
【識別番号】110000475
【氏名又は名称】弁理士法人みのり特許事務所
(72)【発明者】
【氏名】佐々木 幹雄
(72)【発明者】
【氏名】山口 雅史
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA15
5H730AS01
5H730AS04
5H730AS08
5H730AS17
5H730BB26
5H730BB27
5H730BB57
5H730BB66
5H730DD03
5H730DD16
5H730EE04
5H730EE07
5H730EE13
5H730EE59
5H730FD01
5H730FG05
5H730FG07
(57)【要約】
【課題】昇圧比が大きい場合にブースト電流が増加するのを抑制可能なＬＬＣ方式ＤＣ／ＤＣコンバータを提供する。
【解決手段】トランス回路Ｔｒと、１次側スイッチング回路１と、２次側スイッチング回路３と、共振インダクタンスＬｒおよび共振キャパシタンスＣｒを含む共振回路２と、制御部４とを備えるＬＬＣ方式ＤＣ／ＤＣコンバータ１０であって、制御部４は、主回路部に昇圧動作を行わせるブースト制御を行い、ブースト制御時の制御部４は、１次側スイッチング回路１から２次側スイッチング回路３への電力伝送を行わせる場合、１次側スイッチング素子Ｑ１～Ｑ４の駆動周波数を減少させるとともに、２次側スイッチング素子Ｑ５～Ｑ８のいずれかをオンさせて、２次側スイッチング回路３に短絡回路を形成させることを特徴とする。
【選択図】図１
【解決手段】トランス回路Ｔｒと、１次側スイッチング回路１と、２次側スイッチング回路３と、共振インダクタンスＬｒおよび共振キャパシタンスＣｒを含む共振回路２と、制御部４とを備えるＬＬＣ方式ＤＣ／ＤＣコンバータ１０であって、制御部４は、主回路部に昇圧動作を行わせるブースト制御を行い、ブースト制御時の制御部４は、１次側スイッチング回路１から２次側スイッチング回路３への電力伝送を行わせる場合、１次側スイッチング素子Ｑ１～Ｑ４の駆動周波数を減少させるとともに、２次側スイッチング素子Ｑ５～Ｑ８のいずれかをオンさせて、２次側スイッチング回路３に短絡回路を形成させることを特徴とする。
【選択図】図１
【特許請求の範囲】
【請求項1】
トランス回路と、前記トランス回路の１次側に設けられた１次側スイッチング素子を含む１次側スイッチング回路と、前記トランス回路の２次側に設けられた２次側スイッチング素子を含む２次側スイッチング回路と、共振インダクタンスおよび共振キャパシタンスを含む共振回路と、を備える主回路部と、
前記１次側スイッチング素子および前記２次側スイッチング素子のオンオフ制御を行うための制御信号を生成する制御部と、
を備えたＬＬＣ方式ＤＣ／ＤＣコンバータであって、
前記制御部は、前記主回路部に昇圧動作を行わせるブースト制御を行い、
前記ブースト制御時の前記制御部は、
前記主回路部に前記１次側スイッチング回路から前記２次側スイッチング回路への電力伝送を行わせる場合、
前記制御信号により、前記１次側スイッチング素子の駆動周波数を減少させるとともに、前記２次側スイッチング素子をオンさせて前記２次側スイッチング回路に短絡回路を形成する
ことを特徴とするＬＬＣ方式ＤＣ／ＤＣコンバータ。
前記１次側スイッチング素子および前記２次側スイッチング素子のオンオフ制御を行うための制御信号を生成する制御部と、
を備えたＬＬＣ方式ＤＣ／ＤＣコンバータであって、
前記制御部は、前記主回路部に昇圧動作を行わせるブースト制御を行い、
前記ブースト制御時の前記制御部は、
前記主回路部に前記１次側スイッチング回路から前記２次側スイッチング回路への電力伝送を行わせる場合、
前記制御信号により、前記１次側スイッチング素子の駆動周波数を減少させるとともに、前記２次側スイッチング素子をオンさせて前記２次側スイッチング回路に短絡回路を形成する
ことを特徴とするＬＬＣ方式ＤＣ／ＤＣコンバータ。
【請求項2】
前記ブースト制御時の前記制御部は、
前記主回路部に前記２次側スイッチング回路から前記１次側スイッチング回路への電力伝送を行わせる場合、
前記制御信号により、前記２次側スイッチング素子の駆動周波数を減少させるとともに、前記１次側スイッチング素子をオンさせて前記１次側スイッチング回路に短絡回路を形成する
ことを特徴とする請求項１に記載のＬＬＣ方式ＤＣ／ＤＣコンバータ。
前記主回路部に前記２次側スイッチング回路から前記１次側スイッチング回路への電力伝送を行わせる場合、
前記制御信号により、前記２次側スイッチング素子の駆動周波数を減少させるとともに、前記１次側スイッチング素子をオンさせて前記１次側スイッチング回路に短絡回路を形成する
ことを特徴とする請求項１に記載のＬＬＣ方式ＤＣ／ＤＣコンバータ。
【請求項3】
前記制御部は、
前記駆動周波数を前記共振回路の共振周波数以上の値で制御し、前記駆動周波数が予め定めたブースト開始周波数未満の場合、前記ブースト制御を行う
ことを特徴とする請求項１に記載のＬＬＣ方式ＤＣ／ＤＣコンバータ。
前記駆動周波数を前記共振回路の共振周波数以上の値で制御し、前記駆動周波数が予め定めたブースト開始周波数未満の場合、前記ブースト制御を行う
ことを特徴とする請求項１に記載のＬＬＣ方式ＤＣ／ＤＣコンバータ。
【請求項4】
前記制御部は、
前記駆動周波数が前記ブースト開始周波数以上の場合、前記駆動周波数を変調させる周波数変調制御を行い、
前記ブースト制御を行う場合、前記駆動周波数を用いて前記制御信号のブーストパルス幅を算出し、前記ブーストパルス幅の期間に前記短絡回路を形成する
ことを特徴とする請求項３に記載のＬＬＣ方式ＤＣ／ＤＣコンバータ。
前記駆動周波数が前記ブースト開始周波数以上の場合、前記駆動周波数を変調させる周波数変調制御を行い、
前記ブースト制御を行う場合、前記駆動周波数を用いて前記制御信号のブーストパルス幅を算出し、前記ブーストパルス幅の期間に前記短絡回路を形成する
ことを特徴とする請求項３に記載のＬＬＣ方式ＤＣ／ＤＣコンバータ。
【請求項5】
前記制御部は、
前記昇圧動作を行う昇圧比が小さいほど前記ブースト開始周波数が低い値となり、前記昇圧比が大きいほど前記ブースト開始周波数が高い値となるように、前記ブースト開始周波数を可変させる
ことを特徴とする請求項３に記載のＬＬＣ方式ＤＣ／ＤＣコンバータ。
前記昇圧動作を行う昇圧比が小さいほど前記ブースト開始周波数が低い値となり、前記昇圧比が大きいほど前記ブースト開始周波数が高い値となるように、前記ブースト開始周波数を可変させる
ことを特徴とする請求項３に記載のＬＬＣ方式ＤＣ／ＤＣコンバータ。
【請求項6】
前記制御部は、
前記制御信号のブーストパルス幅をＴｂ、前記駆動周波数をｆｓ、前記昇圧動作を行う昇圧比のゲインをＧとした場合、
第１式 （係数ａ／駆動周波数ｆｓ）－定数ｂ
第２式 ［（係数ａ／駆動周波数ｆｓ）－定数ｂ］×ゲインＧ
第３式 （－係数ａ×駆動周波数ｆｓ）＋定数ｂ
第４式 ［（－係数ａ×駆動周波数ｆｓ）＋定数ｂ］×ゲインＧ
のいずれか１つの式から前記ブーストパルス幅を算出し、前記ブーストパルス幅の期間に前記短絡回路を形成する
ことを特徴とする請求項１に記載のＬＬＣ方式ＤＣ／ＤＣコンバータ。
前記制御信号のブーストパルス幅をＴｂ、前記駆動周波数をｆｓ、前記昇圧動作を行う昇圧比のゲインをＧとした場合、
第１式 （係数ａ／駆動周波数ｆｓ）－定数ｂ
第２式 ［（係数ａ／駆動周波数ｆｓ）－定数ｂ］×ゲインＧ
第３式 （－係数ａ×駆動周波数ｆｓ）＋定数ｂ
第４式 ［（－係数ａ×駆動周波数ｆｓ）＋定数ｂ］×ゲインＧ
のいずれか１つの式から前記ブーストパルス幅を算出し、前記ブーストパルス幅の期間に前記短絡回路を形成する
ことを特徴とする請求項１に記載のＬＬＣ方式ＤＣ／ＤＣコンバータ。
【請求項7】
前記ゲインＧは、前記昇圧比が大きいほど大きい値となり、前記昇圧比が小さいほど小さい値となる
ことを特徴とする請求項６に記載のＬＬＣ方式ＤＣ／ＤＣコンバータ。
ことを特徴とする請求項６に記載のＬＬＣ方式ＤＣ／ＤＣコンバータ。
【請求項8】
前記１次側スイッチング回路および前記２次側スイッチング回路は、
ハーフブリッジ回路、フルブリッジ回路、または３相を含む多相ブリッジ回路であり、
前記２次側スイッチング回路の前記フルブリッジ回路および前記多相ブリッジ回路は、上アームの前記２次側スイッチング素子をダイオードに置き換えたブリッジレス回路を含む
ことを特徴とする請求項１に記載のＬＬＣ方式ＤＣ／ＤＣコンバータ。
ハーフブリッジ回路、フルブリッジ回路、または３相を含む多相ブリッジ回路であり、
前記２次側スイッチング回路の前記フルブリッジ回路および前記多相ブリッジ回路は、上アームの前記２次側スイッチング素子をダイオードに置き換えたブリッジレス回路を含む
ことを特徴とする請求項１に記載のＬＬＣ方式ＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ＬＬＣ方式ＤＣ／ＤＣコンバータに関する。
【背景技術】
【0002】
近年、カーボンニュートラルの実現に向け、電気自動車のバッテリー電力を家庭の負荷に供給するＶ２Ｈ（Vehicle to Home）システムや、太陽光発電装置と蓄電池とを組み合わせた分散電源システムの開発が進んでおり、これらのシステムに含まれる電源の小型化、低コスト化、高効率化が求められている。そのため、電源に使用される双方向ＤＣ／ＤＣコンバータとして、部品点数が少なく高効率化が可能な電流共振型のＤＣ／ＤＣコンバータであるＣＬＬＣ方式ＤＣ／ＤＣコンバータが採用されている。
【0003】
一方、電気自動車の充電規格であるＣＨＡｄｅＭＯ規格では、１５０［Ｖ］から４５０［Ｖ］と広範囲の電圧に対応することが要求されている。このため、Ｖ２Ｈシステムに含まれる電源は、ＤＣ／ＤＣコンバータが出力する直流電圧を、電気自動車のバッテリー電圧に合わせて降圧するだけでなく昇圧する必要がある。しかしながら、ＣＬＬＣ方式ＤＣ／ＤＣコンバータは、一般に周波数変調制御を行うことで出力電圧を制御するため、出力可能な電圧範囲が狭いという欠点がある。
【0004】
図１６に、従来のＣＬＬＣ方式ＤＣ／ＤＣコンバータ１０Ｃの主回路部を示す。ＣＬＬＣ方式ＤＣ／ＤＣコンバータ１０Ｃの主回路部は、双方向動作が可能な対称回路構成となっている。すなわち、主回路部は、トランスＴｒの１次側に１次側スイッチング回路１および１次側共振回路２ｃを備え、トランスＴｒの２次側に２次側共振回路５ｃおよび２次側スイッチング回路３を備える。１次側共振回路２ｃは、共振コイルＬｒ１１および共振コンデンサＣｒ１１を備え、２次側共振回路５ｃは、共振コイルＬｒ２１および共振コンデンサＣｒ２１を備える。
【0005】
ＣＬＬＣ方式ＤＣ／ＤＣコンバータは、ＬＬＣ方式ＤＣ／ＤＣコンバータを双方向化した回路構成であるため、順方向動作時の駆動回路側および逆方向動作時の駆動回路側の双方に順方向動作時および逆方向動作時に必要な入出力比を得るための共振インダクタンス（共振コイル）および共振キャパシタンス（共振コンデンサ）を備える。例えば、図１６のＣＬＬＣ方式ＤＣ／ＤＣコンバータ１０Ｃは、１次側共振回路２ｃと２次側共振回路５ｃとを備える。これら共振回路２ｃ、５ｃを構成する共振コイルは通常、コアと巻き線で構成されており、サイズ、重量が大きく、小型化と低コスト化に支障を来す。また、共振回路２ｃ、５ｃを構成する共振コンデンサには、通常、フィルムコンデンサや積層セラミックコンデンサが用いられるが、フィルムコンデンサの場合はサイズが大きく、積層セラミックコンデンサの場合は実装面積を広くとる必要があり、いずれの場合も小型化に支障を来す。このため、ＣＬＬＣ方式ＤＣ／ＤＣコンバータは、共振回路が駆動回路側にのみあるＬＬＣ方式ＤＣ／ＤＣコンバータと比較すると、共振回路が１次側および２次側（駆動回路側および整流回路側）の両方にあることにより、部品点数の増加による主回路部の大型化および高コスト化、整流回路側の共振回路による損失増加（電力変換効率の低下）の問題がある。
【0006】
特許文献１には、双方向動作が可能なＬＬＣ方式ＤＣ／ＤＣコンバータが開示されている。特許文献１に記載のＬＬＣ方式ＤＣ／ＤＣコンバータでは、入力側のスイッチトランジスタを駆動周波数固定かつデューティ５０％のモードで駆動させ、整流側の２つのハーフブリッジのスイッチトランジスタを位相シフト制御のモードで駆動させることで、ブースト動作を行わせている。特許文献１に記載のＬＬＣ方式ＤＣ／ＤＣコンバータは、位相シフト量を調整することによってブースト動作による昇圧比を調整し、ゲインを１より大きくすることができる。
【0007】
特許文献１に記載のＬＬＣ方式ＤＣ／ＤＣコンバータでは、共振回路が１つになるため、部品点数の削減による主回路部の小型化および低コスト化の利点があるが、主回路部のインダクタンス値が減少し、ブースト動作時に大きな短絡電流（ブースト電流）が短時間に流れるので、出力の制御が難しくなるという問題がある。さらに、主回路部の入出力電圧比（昇圧比）が大きくなると、ブースト比が大きくなり、より大きなブースト電流が流れるという問題がある。
【0008】
なお、ＬＬＣ方式ＤＣ／ＤＣコンバータは、短絡期間（ブースト期間）の長さが同じでも、ＬＬＣ方式の駆動周波数に依存した入出力特性により駆動周波数や入力電圧が異なればブースト電流の大きさが異なるので、最適な動作パラメータ（例えば、どのような駆動周波数でブースト動作を行わせるか）を決めるのが難しいという問題がある。
【0009】
特許文献２にも、双方向動作が可能なＬＬＣ方式ＤＣ／ＤＣコンバータが開示されている。特許文献２に記載のＬＬＣ方式ＤＣ／ＤＣコンバータでは、１次側のスイッチング素子と同期して２次側のスイッチング素子（短絡スイッチ）をオンさせることで、ブースト動作を行わせている。特許文献２に記載のＬＬＣ方式ＤＣ／ＤＣコンバータは、短絡スイッチのオンデューティを制御することで、ブースト動作による昇圧比を調整することができる。しかしながら、特許文献２に記載のＬＬＣ方式ＤＣ／ＤＣコンバータには、特許文献１に記載のＬＬＣ方式ＤＣ／ＤＣコンバータと同様の問題がある。
【0010】
非特許文献１には、ＬＬＣ方式ＤＣ／ＤＣコンバータにおけるブースト動作の制御方法が開示されている。非特許文献１に記載の制御方法は、入力電圧が低い領域において、入力電圧の低下に従い、ブースト角および駆動周波数を徐々に増加させる。しかしながら、入力電圧の低下に従い駆動周波数を増加させると、昇圧比が大きくなるに従い、ブースト比が大きくなり、より大きなブースト電流が流れるので、出力の制御が難しくなるという問題が生じる。
【先行技術文献】
【特許文献】
【0011】
【特許文献1】中国特許第１１１０３０４６４号明細書
【特許文献2】特開２００５－２２４０１２号公報
【非特許文献】
【0012】
【非特許文献1】Chunyang Zhao, et al., "Design and Control of a High-Power Wide-Gain-Range LLC Resonant Converter", 20-24 March 2022, 2022 IEEE Applied Power Electronics Conference and Exposition (APEC), pp.40-44
【発明の概要】
【発明が解決しようとする課題】
【0013】
本発明は上記事情に鑑みてなされたものであって、その課題とするところは、昇圧比が大きい場合にブースト電流が増加するのを抑制可能なＬＬＣ方式ＤＣ／ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【0014】
上記課題を解決するために、本発明に係るＬＬＣ方式ＤＣ／ＤＣコンバータは、
トランス回路と、前記トランス回路の１次側に設けられた１次側スイッチング素子を含む１次側スイッチング回路と、前記トランス回路の２次側に設けられた２次側スイッチング素子を含む２次側スイッチング回路と、共振インダクタンスおよび共振キャパシタンスを含む共振回路と、を備える主回路部と、
前記１次側スイッチング素子および前記２次側スイッチング素子のオンオフ制御を行うための制御信号を生成する制御部と、
を備えたＬＬＣ方式ＤＣ／ＤＣコンバータであって、
前記制御部は、前記主回路部に昇圧動作を行わせるブースト制御を行い、
前記ブースト制御時の前記制御部は、
前記主回路部に前記１次側スイッチング回路から前記２次側スイッチング回路への電力伝送を行わせる場合、
前記制御信号により、前記１次側スイッチング素子の駆動周波数を減少させるとともに、前記２次側スイッチング素子をオンさせて前記２次側スイッチング回路に短絡回路を形成することを特徴とする。
トランス回路と、前記トランス回路の１次側に設けられた１次側スイッチング素子を含む１次側スイッチング回路と、前記トランス回路の２次側に設けられた２次側スイッチング素子を含む２次側スイッチング回路と、共振インダクタンスおよび共振キャパシタンスを含む共振回路と、を備える主回路部と、
前記１次側スイッチング素子および前記２次側スイッチング素子のオンオフ制御を行うための制御信号を生成する制御部と、
を備えたＬＬＣ方式ＤＣ／ＤＣコンバータであって、
前記制御部は、前記主回路部に昇圧動作を行わせるブースト制御を行い、
前記ブースト制御時の前記制御部は、
前記主回路部に前記１次側スイッチング回路から前記２次側スイッチング回路への電力伝送を行わせる場合、
前記制御信号により、前記１次側スイッチング素子の駆動周波数を減少させるとともに、前記２次側スイッチング素子をオンさせて前記２次側スイッチング回路に短絡回路を形成することを特徴とする。
【0015】
この構成では、制御部は、ブースト制御時に２次側スイッチング素子を昇圧比に応じた時間オンさせるために、１次側スイッチング素子の駆動周波数を減少させるので、駆動周波数の減少に伴うＬＬＣ方式の出力特性により出力を上昇させることができる。したがって、この構成によれば、ブースト期間を短くすることができ、昇圧比が大きい場合にブースト電流が増加するのを抑制することができる。
【0016】
前記ＬＬＣ方式ＤＣ／ＤＣコンバータにおいて、
前記ブースト制御時の前記制御部は、
前記主回路部に前記２次側スイッチング回路から前記１次側スイッチング回路への電力伝送を行わせる場合、
前記制御信号により、前記２次側スイッチング素子の駆動周波数を減少させるとともに、前記１次側スイッチング素子をオンさせて前記１次側スイッチング回路に短絡回路を形成するよう構成できる。
前記ブースト制御時の前記制御部は、
前記主回路部に前記２次側スイッチング回路から前記１次側スイッチング回路への電力伝送を行わせる場合、
前記制御信号により、前記２次側スイッチング素子の駆動周波数を減少させるとともに、前記１次側スイッチング素子をオンさせて前記１次側スイッチング回路に短絡回路を形成するよう構成できる。
【0017】
前記ＬＬＣ方式ＤＣ／ＤＣコンバータにおいて、
前記制御部は、
前記駆動周波数を前記共振回路の共振周波数以上の値で制御し、前記駆動周波数が予め定めたブースト開始周波数未満の場合、前記ブースト制御を行うよう構成できる。
前記制御部は、
前記駆動周波数を前記共振回路の共振周波数以上の値で制御し、前記駆動周波数が予め定めたブースト開始周波数未満の場合、前記ブースト制御を行うよう構成できる。
【0018】
前記ＬＬＣ方式ＤＣ／ＤＣコンバータにおいて、
前記制御部は、
前記駆動周波数が前記ブースト開始周波数以上の場合、前記駆動周波数を変調させる周波数変調制御を行い、
前記ブースト制御を行う場合、前記駆動周波数を用いて前記制御信号のブーストパルス幅を算出し、前記ブーストパルス幅の期間に前記短絡回路を形成するよう構成できる。
前記制御部は、
前記駆動周波数が前記ブースト開始周波数以上の場合、前記駆動周波数を変調させる周波数変調制御を行い、
前記ブースト制御を行う場合、前記駆動周波数を用いて前記制御信号のブーストパルス幅を算出し、前記ブーストパルス幅の期間に前記短絡回路を形成するよう構成できる。
【0019】
前記ＬＬＣ方式ＤＣ／ＤＣコンバータにおいて、
前記制御部は、
前記昇圧動作を行う昇圧比が小さいほど前記ブースト開始周波数が低い値となり、前記昇圧比が大きいほど前記ブースト開始周波数が高い値となるように、前記ブースト開始周波数を可変させるよう構成できる。
前記制御部は、
前記昇圧動作を行う昇圧比が小さいほど前記ブースト開始周波数が低い値となり、前記昇圧比が大きいほど前記ブースト開始周波数が高い値となるように、前記ブースト開始周波数を可変させるよう構成できる。
【0020】
前記ＬＬＣ方式ＤＣ／ＤＣコンバータにおいて、
前記制御部は、
前記制御信号のブーストパルス幅をＴｂ、前記駆動周波数をｆｓ、前記昇圧動作を行う昇圧比のゲインをＧとした場合、
第１式 （係数ａ／駆動周波数ｆｓ）－定数ｂ
第２式 ［（係数ａ／駆動周波数ｆｓ）－定数ｂ］×ゲインＧ
第３式 （－係数ａ×駆動周波数ｆｓ）＋定数ｂ
第４式 ［（－係数ａ×駆動周波数ｆｓ）＋定数ｂ］×ゲインＧ
のいずれか１つの式から前記ブーストパルス幅を算出し、前記ブーストパルス幅の期間に前記短絡回路を形成するよう構成できる。
前記制御部は、
前記制御信号のブーストパルス幅をＴｂ、前記駆動周波数をｆｓ、前記昇圧動作を行う昇圧比のゲインをＧとした場合、
第１式 （係数ａ／駆動周波数ｆｓ）－定数ｂ
第２式 ［（係数ａ／駆動周波数ｆｓ）－定数ｂ］×ゲインＧ
第３式 （－係数ａ×駆動周波数ｆｓ）＋定数ｂ
第４式 ［（－係数ａ×駆動周波数ｆｓ）＋定数ｂ］×ゲインＧ
のいずれか１つの式から前記ブーストパルス幅を算出し、前記ブーストパルス幅の期間に前記短絡回路を形成するよう構成できる。
【0021】
前記ＬＬＣ方式ＤＣ／ＤＣコンバータにおいて、
前記ゲインＧは、前記昇圧比が大きいほど大きい値となり、前記昇圧比が小さいほど小さい値となるよう構成できる。
前記ゲインＧは、前記昇圧比が大きいほど大きい値となり、前記昇圧比が小さいほど小さい値となるよう構成できる。
【0022】
前記ＬＬＣ方式ＤＣ／ＤＣコンバータにおいて、
前記１次側スイッチング回路および前記２次側スイッチング回路は、
ハーフブリッジ回路、フルブリッジ回路、または３相を含む多相ブリッジ回路であり、
前記２次側スイッチング回路の前記フルブリッジ回路および前記多相ブリッジ回路は、上アームの前記２次側スイッチング素子をダイオードに置き換えたブリッジレス回路を含むよう構成できる。
前記１次側スイッチング回路および前記２次側スイッチング回路は、
ハーフブリッジ回路、フルブリッジ回路、または３相を含む多相ブリッジ回路であり、
前記２次側スイッチング回路の前記フルブリッジ回路および前記多相ブリッジ回路は、上アームの前記２次側スイッチング素子をダイオードに置き換えたブリッジレス回路を含むよう構成できる。
【発明の効果】
【0023】
本発明によれば、昇圧比が大きい場合にブースト電流が増加するのを抑制可能なＬＬＣ方式ＤＣ／ＤＣコンバータを提供することができる。
【図面の簡単な説明】
【0024】
【図1】第１実施形態に係るＬＬＣ方式ＤＣ／ＤＣコンバータの回路図の例である。
【図2】第１実施形態に係る各スイッチング素子の順方向動作時かつブースト制御時の制御タイミングを示す図の例である。
【図4】第１実施形態に係る各スイッチング素子の逆方向動作時かつブースト制御時の制御タイミングを示す図の例である。
【図5】第１実施形態における電流経路図であって、（Ａ）は図４のモード１Ｂ’の期間の図、（Ｂ）は図４のモード１’の期間の図、（Ｃ）は図４のモード２Ｂ’の期間の図、（Ｄ）は図４のモード２’の期間の図である。
【図8】第１実施形態に係るＬＬＣ方式ＤＣ／ＤＣコンバータの逆方向動作時の電流制御フロー図の例である。
【図9】第１実施形態に係るＬＬＣ方式ＤＣ／ＤＣコンバータの順方向動作時の電流制御フロー図の例である。
【図10】第１変形例に係るＬＬＣ方式ＤＣ／ＤＣコンバータの回路図の例である。
【図11】第１変形例に係る各スイッチング素子の順方向動作時かつブースト制御時の制御タイミングを示す図の例である。
【図12】第１変形例における電流経路図であって、（Ａ）は図１１のモード１Ｂの期間の図、（Ｂ）は図１１のモード１の期間の図、（Ｃ）は図１１のモード２Ｂの期間の図、（Ｄ）は図１１のモード２の期間の図である。
【図13】第２変形例に係るＬＬＣ方式ＤＣ／ＤＣコンバータの回路図の例である。
【図14】第２変形例に係る各スイッチング素子の順方向動作時かつブースト制御時の制御タイミングを示す図の例である。
【図16】従来のＣＬＬＣ方式ＤＣ／ＤＣコンバータの主回路図の例である。
【発明を実施するための形態】
【0025】
以下、添付図面を参照して、本発明に係るＬＬＣ方式ＤＣ／ＤＣコンバータの実施形態について説明する。
【0026】
図１に、本発明の一実施形態に係るＬＬＣ方式ＤＣ／ＤＣコンバータ１０を示す。ＬＬＣ方式ＤＣ／ＤＣコンバータ１０は、双方向動作が可能な電流共振型のＬＬＣ方式ＤＣ／ＤＣコンバータであって、一対の端子Ｔ１、Ｔ２と、コンデンサＣ１１と、１次側スイッチング回路１と、共振回路２と、トランスＴｒと、２次側スイッチング回路３と、コンデンサＣ２１と、一対の端子Ｔ３、Ｔ４と、制御部４とを備える。上記構成のうち制御部４を除く構成が、本発明の「主回路部」に相当する。
【0027】
端子Ｔ１、Ｔ２には、例えば、双方向インバータの直流側端子が接続され、端子Ｔ３、Ｔ４には、例えば、負荷であるバッテリー（例えば、電気自動車のバッテリー）が接続される。端子Ｔ１、Ｔ２側（１次側）から端子Ｔ３、Ｔ４側（２次側）への電力伝送を順方向電力伝送とすれば、順方向電力伝送時の動作（以下、順方向動作）は、端子Ｔ３、Ｔ４間に接続されたバッテリーへの充電動作となる。一方、端子Ｔ３、Ｔ４側（２次側）から端子Ｔ１、Ｔ２側（１次側）への電力伝送を逆方向電力伝送とすれば、逆方向電力伝送時の動作（以下、逆方向動作）は、端子Ｔ３、Ｔ４間に接続されたバッテリーからの放電動作となる。順方向動作時には、１次側スイッチング回路１が駆動回路となり、２次側スイッチング回路３が整流回路となる。一方、逆方向動作時には、２次側スイッチング回路３が駆動回路となり、１次側スイッチング回路１が整流回路となる。
【0028】
コンデンサＣ１１は、端子Ｔ１、Ｔ２間に接続され、逆方向動作時の出力リップル低減用のコンデンサとして機能する。コンデンサＣ２１は、端子Ｔ３、Ｔ４間に接続され、順方向動作時の出力リップル低減用のコンデンサとして機能する。
【0029】
１次側スイッチング回路１は、並列接続された第１レグおよび第２レグを含み、各レグが直列接続された上アームおよび下アームを含み、フルブリッジ回路を構成している。第１レグの上アームと第２レグの上アームとの接続点は、端子Ｔ１に接続される。第１レグの下アームと第２レグの下アームとの接続点は、端子Ｔ２に接続される。第１レグの上アームと第１レグの下アームとの接続点Ｘ１および第２レグの上アームと第２レグの下アームとの接続点Ｘ２は、共振回路２に接続される。
【0030】
第１レグの上アームはスイッチング素子Ｑ１、ダイオードＤ１、コンデンサＣ１を含む。同様に、第１レグの下アームはスイッチング素子Ｑ２、ダイオードＤ２、コンデンサＣ２を含み、第２レグの上アームはスイッチング素子Ｑ３、ダイオードＤ３、コンデンサＣ３を含み、第２レグの下アームはスイッチング素子Ｑ４、ダイオードＤ４、コンデンサＣ４を含む。スイッチング素子Ｑ１～Ｑ４は、本発明の「１次側スイッチング素子」に相当する。ダイオードＤ１～Ｄ４は、順方向動作時は還流用ダイオードとして機能し、逆方向動作時は整流用または逆流防止用ダイオードとして機能する。コンデンサＣ１～Ｃ４は、順方向動作時に部分共振用コンデンサとして機能する。
【0031】
スイッチング素子Ｑ１は、例えば、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、Ｓｉ（シリコン）、ＳｉＣ（炭化ケイ素）やＧａＮ（窒化ガリウム）を使用したＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）等の、高周波でスイッチングが可能な電力用半導体スイッチング素子を用いることができる。スイッチング素子Ｑ２～Ｑ４および後述するスイッチング素子Ｑ５～Ｑ８についても同様である。
【0032】
ダイオードＤ１は、スイッチング素子Ｑ１の電流路に逆方向に並列接続される。ダイオードＤ１は、スイッチング素子Ｑ１の寄生ダイオードでもよいし、スイッチング素子Ｑ１とは独立した外付けダイオードでもよいし、その両方でもよい。ダイオードＤ２～Ｄ４および後述するダイオードＤ５～Ｄ８についても同様である。
【0033】
コンデンサＣ１は、スイッチング素子Ｑ１の電流路およびダイオードＤ１に並列接続される。コンデンサＣ１は、スイッチング素子Ｑ１の寄生コンデンサでもよいし、スイッチング素子Ｑ１とは独立した外付けコンデンサでもよいし、その両方でもよい。コンデンサＣ２～Ｃ４および後述するコンデンサＣ５～Ｃ８についても同様である。
【0034】
共振回路２は、トランスＴｒの１次巻き線に直列接続された共振コイル（インダクタ）による共振インダクタンスＬｒおよび共振コンデンサによる共振キャパシタンスＣｒを含む。共振インダクタンスＬｒおよび共振キャパシタンスＣｒは、トランスＴｒの励磁インダクタンス（励磁コイル）とともに直列共振回路を構成する。動作上問題となるのは、共振インダクタンスＬｒおよび共振キャパシタンスＣｒ（共振部品）で決まる共振周波数なので、これらの共振部品の回路定数（インダクタンスＬｒおよび共振キャパシタンスＣｒ）を共振定数と呼んでいる。励磁インダクタンスは、トランスＴｒと別コイルで構成してもよいが、トランスＴｒに含まれるとして図示を省略している。共振インダクタンスＬｒは、トランスＴｒの漏れインダクタンスでもよく、個別のコアを有するコイルでもよく、その両方でもよい。共振キャパシタンスＣｒは、個別のコンデンサで構成してもよく、スイッチング素子Ｑ１～Ｑ４の寄生キャパシタンスでもよく、その両方でもよい。なお、共振インダクタンスＬｒおよび共振キャパシタンスＣｒは、トランスＴｒの１次巻き線に直列接続されて直列共振回路を構成するのであれば、その配置を適宜変更することができる。
【0035】
共振回路２の共振インダクタンスＬｒおよび共振キャパシタンスＣｒは、逆方向動作時の等価回路として、２次側からもトランスＴｒを介して直列共振回路を構成する。すなわち、共振回路２は、逆方向動作時もＬＬＣ共振動作を行うことができる。ただし、共振回路２の共振定数は、例えば順方向動作時用に最適化された値であれば、逆方向動作時には最適な値とはいえない場合がある値である。
【0036】
トランスＴｒは、本発明の「トランス回路」に相当し、１個または複数個の高周波絶縁トランスで構成される。トランスＴｒの１次巻き線は、共振回路２を介して１次側スイッチング回路１に接続される。トランスＴｒの２次巻き線は、２次側スイッチング回路３に接続される。トランスＴｒの１次巻き線と２次巻き線の巻き数比は入出力電圧比である昇圧比に関係しており、例えば順方向動作時用に最適化された値であれば、逆方向動作時には最適な値とはいえない場合がある値である。
【0037】
２次側スイッチング回路３は、並列接続された第３レグおよび第４レグを含み、各レグが直列接続された上アームおよび下アームを含み、フルブリッジ回路を構成している。第３レグの上アームと第４レグの上アームとの接続点は、端子Ｔ３に接続される。第３レグの下アームと第４レグの下アームとの接続点は、端子Ｔ４に接続される。第３レグの上アームと第３レグの下アームとの接続点Ｘ３は、トランスＴｒの２次巻き線の一端に接続され、第４レグの上アームと第４レグの下アームとの接続点Ｘ４は、トランスＴｒの２次巻き線の他端に接続される。
【0038】
第３レグの上アームはスイッチング素子Ｑ５、ダイオードＤ５、コンデンサＣ５を含む。同様に、第３レグの下アームはスイッチング素子Ｑ６、ダイオードＤ６、コンデンサＣ６を含み、第４レグの上アームはスイッチング素子Ｑ７、ダイオードＤ７、コンデンサＣ７を含み、第４レグの下アームはスイッチング素子Ｑ８、ダイオードＤ８、コンデンサＣ８を含む。スイッチング素子Ｑ５～Ｑ８は、本発明の「２次側スイッチング素子」に相当する。ダイオードＤ５～Ｄ８は、逆方向動作時は還流用ダイオードとして機能し、順方向動作時は整流用または逆流防止用ダイオードとして機能する。コンデンサＣ５～Ｃ８は、逆方向動作時に部分共振用コンデンサとして機能する。このように、２次側スイッチング回路３は、１次側スイッチング回路１と同様の構成である。
【0039】
制御部４は、スイッチング素子Ｑ１～Ｑ８のオンオフ制御を行うための制御信号を生成する処理部と、当該制御信号に基づいてスイッチング素子Ｑ１～Ｑ８をオンオフさせる駆動部とを含む。制御部４は、マイクロプロセッサやデジタルシグナルプロセッサ等のデジタル回路で構成されてもよいし、アナログ回路で構成されてもよいし、デジタル回路とアナログ回路とを組み合わせた回路で構成されてもよい。制御部４は、さらに検出部を含んでもよい。検出部は、例えば、制御部４の制御に必要な電流値および／または電圧値を検出する電流センサおよび／または電圧センサおよびその周辺回路を含む。
【0040】
順方向動作時の制御部４は、端子Ｔ１、Ｔ２側（１次側）への入力（入力電流、入力電圧または入力電力）および／または端子Ｔ３、Ｔ４側（２次側）からの出力（出力電流、出力電圧または出力電力）を監視し、出力が所望の値になるように、スイッチング素子Ｑ１～Ｑ８のオンオフ制御を行う。同様に、逆方向動作時の制御部４は、端子Ｔ３、Ｔ４側（２次側）への入力（入力電流、入力電圧または入力電力）および／または端子Ｔ１、Ｔ２側（１次側）からの出力（出力電流、出力電圧または出力電力）を監視し、出力が所望の値になるように、スイッチング素子Ｑ１～Ｑ８のオンオフ制御を行う。
【0041】
制御部４は、オンオフ制御として駆動回路のスイッチング素子の駆動周波数を変調させる周波数変調制御を行い、整流回路のスイッチング素子を駆動回路のスイッチング素子のオンタイミングに同期して制御することで同期整流制御を行う。周波数変調制御時の駆動周波数が予め設定されたブースト開始周波数未満の場合、制御部４は、整流回路を短絡させて主回路部に昇圧動作を行わせるブースト制御および同期整流制御を行う。
【0042】
詳細は後述するが、ブースト制御時の制御部４は、駆動回路のスイッチング素子の駆動周波数を減少させるとともに、整流回路のスイッチング素子（短絡させてブースト電流を流すための短絡用のスイッチング素子）をオンさせる。例えば、駆動周波数の減少に応じて短絡用のスイッチング素子のオン時間（ブースト期間）を増加させることで、所望の出力を得ることができる。
【0043】
図２に、順方向動作時かつブースト制御時におけるスイッチング素子Ｑ１～Ｑ８の制御タイミングの例を示す。スイッチング素子Ｑ１～Ｑ８は、図２に示す制御信号がハイレベルの時にオン状態となり、制御信号がローレベルの時にオフ状態となる（以下の制御タイミング図でも同様）。
【0044】
制御部４は、駆動回路である１次側スイッチング回路１のスイッチング素子Ｑ１～Ｑ４に対して、同一駆動周波数かつ同一オンデューティ（例えば、５０％）で、第１レグの上アーム（スイッチング素子Ｑ１）と第２レグの下アーム（スイッチング素子Ｑ４）とを同一タイミングでオンオフさせ、第１レグの下アーム（スイッチング素子Ｑ２）と第２レグの上アーム（スイッチング素子Ｑ３）とを同一タイミングでオンオフさせる。スイッチング素子Ｑ１とスイッチング素子Ｑ２はデッドタイムを除いて１８０°の位相差を有しており、スイッチング素子Ｑ３とスイッチング素子Ｑ４もデッドタイムを除いて１８０°の位相差を有している。
【0045】
制御部４は、整流回路である２次側スイッチング回路３のスイッチング素子Ｑ５～Ｑ８に対して、スイッチング素子Ｑ１～Ｑ４と同一駆動周波数かつ同一オンデューティで、第３レグの上アーム（スイッチング素子Ｑ５）と第４レグの下アーム（スイッチング素子Ｑ８）とを同一タイミングでオンオフさせ、第３レグの下アーム（スイッチング素子Ｑ６）と第４レグの上アーム（スイッチング素子Ｑ７）とを同一タイミングでオンオフさせる。スイッチング素子Ｑ５とスイッチング素子Ｑ６はデッドタイムを除いて１８０°の位相差を有しており、スイッチング素子Ｑ７とスイッチング素子Ｑ８もデッドタイムを除いて１８０°の位相差を有している。
【0046】
さらに、制御部４は、スイッチング素子Ｑ５～Ｑ８のオンオフタイミングを、スイッチング素子Ｑ１～Ｑ４のオンオフタイミングに対して位相差θ［°］（位相シフト量θ）だけ位相シフトさせる。具体的には、制御部４は、スイッチング素子Ｑ６、Ｑ７のターンオフのタイミングをスイッチング素子Ｑ１、Ｑ４のターンオンのタイミングよりも位相差θだけ遅らせ、スイッチング素子Ｑ５、Ｑ８のターンオフのタイミングをスイッチング素子Ｑ２、Ｑ３のターンオンのタイミングよりも位相差θだけ遅らせる位相シフト制御を行う。位相差θは０°から１８０°の値をとる（デッドタイム分を含まず）。
【0047】
なお、説明を簡単にするために、図２ではデッドタイムの記載を省略している（以下の制御タイミング図でも同様）。すなわち、実際の制御では、駆動回路における同一レグの上下アームのオフからオン時（例えば、スイッチング素子Ｑ２のターンオフからスイッチング素子Ｑ１のターンオン時、またはスイッチング素子Ｑ１のターンオフからスイッチング素子Ｑ２のターンオン時）に、ソフトスイッチングを行うための時間と貫通防止時間（例えば、スイッチング素子Ｑ１、Ｑ２の貫通防止時間）とが存在する。同様に、整流回路における同一レグの上下アームのオフからオン時（例えば、スイッチング素子Ｑ６のターンオフからスイッチング素子Ｑ５のターンオン時、またはスイッチング素子Ｑ５のターンオフからスイッチング素子Ｑ６のターンオン時）にも、ソフトスイッチングを行うための時間と貫通防止時間（例えば、スイッチング素子Ｑ５、Ｑ６の貫通防止時間）とが存在する。スイッチング素子Ｑ１～Ｑ８のオンデューティは、例えば、５０％からデッドタイム分減少し、または、スイッチング素子Ｑ１～Ｑ８のオフデューティは、例えば、５０％からデッドタイム分増加する。
【0048】
図３に、図２の制御タイミング図における各モード（Ｍｏｄｅ）の電流経路を示す。図３において、（Ａ）は図２のモード１Ｂの期間の図、（Ｂ）は図２のモード１の期間の図、（Ｃ）は図２のモード２Ｂの期間の図、（Ｄ）は図２のモード２の期間の図である。
【0049】
図３（Ａ）に示すモード１Ｂでは、モード開始時にスイッチング素子Ｑ２、Ｑ３がターンオフし、スイッチング素子Ｑ１、Ｑ４がターンオンするので、共振回路２に共振電流が流れ、トランスＴｒの２次側に電流が流れる。２次側ではスイッチング素子Ｑ６、Ｑ７がオンしているので、スイッチング素子Ｑ６とダイオードＤ８により短絡回路が形成され、スイッチング素子Ｑ７とダイオードＤ５により短絡回路が形成される。２次側の電流はこれらの短絡回路を流れるため、短時間で２次側に大きな短絡電流（ブースト電流）が流れ、１次側では共振回路２に大きな共振電流が流れ、共振インダクタンスＬｒに大きなエネルギーが蓄積される。モード１Ｂの期間はブースト期間となる。
【0050】
図３（Ｂ）に示すモード１では、モード開始時に２次側でスイッチング素子Ｑ６、Ｑ７がターンオフし、スイッチング素子Ｑ５、Ｑ８がターンオンするので、ブースト期間が終了し、スイッチング素子Ｑ５、Ｑ８による同期整流が行われ、共振インダクタンスＬｒに蓄積された大きなエネルギーが負荷電流として端子Ｔ３、Ｔ４に流れる。モード１の期間は同期整流期間となる。
【0051】
図３（Ｃ）に示すモード２Ｂでは、モード開始時にスイッチング素子Ｑ１、Ｑ４がターンオフし、スイッチング素子Ｑ２、Ｑ３がターンオンするので、共振回路２に逆向きの共振電流が流れ、トランスＴｒの２次側に逆向きの電流が流れる。２次側ではスイッチング素子Ｑ５、Ｑ８がオンしているので、スイッチング素子Ｑ５とダイオードＤ７により短絡回路が形成され、スイッチング素子Ｑ８とダイオードＤ６により短絡回路が形成される。２次側の電流はこれらの短絡回路を流れるため、短時間で２次側に大きな短絡電流（ブースト電流）が流れ、１次側では共振回路２に大きな共振電流が流れ、共振インダクタンスＬｒに大きなエネルギーが蓄積される。モード２Ｂの期間はブースト期間となる。
【0052】
図３（Ｄ）に示すモード２では、モード開始時に２次側でスイッチング素子Ｑ５、Ｑ８がターンオフし、スイッチング素子Ｑ６、Ｑ７がターンオンするので、ブースト期間が終了し、スイッチング素子Ｑ６、Ｑ７による同期整流が行われ、共振インダクタンスＬｒに蓄積された大きなエネルギーが負荷電流として端子Ｔ３、Ｔ４に流れる。モード２の期間は同期整流期間となる。
【0053】
このように、モード１Ｂおよびモード２Ｂのブースト期間に、２次側では短絡回路が形成されて大きな短絡電流（ブースト電流）が流れ、１次側では共振回路２に大きな共振電流が流れ、共振インダクタンスＬｒに大きなエネルギーが蓄積される。その後のモード１およびモード２の同期整流期間に、２次側で同期整流が行われ、端子Ｔ３、Ｔ４に大きな負荷電流が流れる。
【0054】
ＬＬＣ方式ＤＣ／ＤＣコンバータ１０では、制御部４が、ブースト制御時に、スイッチング素子Ｑ５～Ｑ８のオンオフタイミングをスイッチング素子Ｑ１～Ｑ４のオンオフタイミングに対して位相差θ（位相シフト量θ）だけ位相シフトさせる位相シフト制御を行うことで、ブースト期間と同期整流期間とを交互に生じさせる。そして、ＬＬＣ方式ＤＣ／ＤＣコンバータ１０では、ブースト期間に短絡回路を形成するブースト動作と、同期整流期間に負荷電流を出力する同期整流動作とが交互に行われることで、ブースト制御時の昇圧動作が行われる。
【0055】
なお、モード１Ｂおよびモード２Ｂのブースト期間に相当する位相シフト量θ［°］は、位相期間［時間］として表してもよいし、位相率［％］（駆動周期１周期分に対する割合）として表してもよい。また、位相シフト量θは、後述する「ブーストパルス幅Ｔｂ」のブースト期間［時間］に相当するため、駆動周期１周期分に対するブースト期間の割合として、ブースト率［％］あるいはブースト比で表してもよい。
【0056】
本実施形態では、スイッチング素子Ｑ５～Ｑ８の制御タイミングは、スイッチング素子Ｑ１～Ｑ４の制御タイミングに対して位相シフトさせただけであり、スイッチング素子Ｑ１～Ｑ４と同一駆動周波数かつ同一オンデューティである。このため、スイッチング素子Ｑ５～Ｑ８の制御タイミングに関する制御信号を生成するのは比較的容易である。
【0057】
本実施形態では、ブースト動作の後に同期整流動作を行っているが、仮に、ブースト動作のみで同期整流動作を行わない場合、ブースト動作後の整流は、整流回路のダイオードによるダイオードブリッジ整流となる。一般に、ダイオードのオン抵抗に比べて、スイッチング素子のオン抵抗は低いため、本実施形態のように、ブースト動作後に同期整流動作を行う方が、ブースト動作後にダイオードブリッジ整流動作を行うよりも低損失になり整流時の効率が高くなる。
【0058】
図４に、逆方向動作時かつブースト制御時におけるスイッチング素子Ｑ１～Ｑ８の制御タイミングの例を示す。
【0059】
逆方向動作時には、２次側スイッチング回路３が駆動回路となり、１次側スイッチング回路１が整流回路となることを除き、制御タイミングは順方向動作時と同様である。すなわち、制御部４は、スイッチング素子Ｑ１～Ｑ４のオンオフタイミングをスイッチング素子Ｑ５～Ｑ８のオンオフタイミングに対して位相差θだけ位相シフトさせる。これにより、制御部４は、ブースト期間（モード１Ｂ’およびモード２Ｂ’の期間）と同期整流期間（モード１’およびモード２’の期間）とを交互に生じさせて、主回路部に昇圧動作を行わせる。
【0060】
図５に、図４の制御タイミング図における各モードの電流経路を示す。図５において、（Ａ）は図４のモード１Ｂ’の期間の図、（Ｂ）は図４のモード１’の期間の図、（Ｃ）は図４のモード２Ｂ’の期間の図、（Ｄ）は図４のモード２’の期間の図である。
【0061】
図５（Ａ）に示すモード１Ｂ’では、モード開始時にスイッチング素子Ｑ６、Ｑ７がターンオフし、スイッチング素子Ｑ５、Ｑ８がターンオンするので、２次側に駆動電流が流れ、トランスＴｒを経由して１次側の共振回路２に共振電流が流れる。１次側ではスイッチング素子Ｑ２、Ｑ３がオンしているので、スイッチング素子Ｑ２とダイオードＤ４により短絡回路が形成され、スイッチング素子Ｑ３とダイオードＤ１により短絡回路が形成される。１次側の電流はこれらの短絡回路を流れるため、短時間で大きな共振電流が流れ、共振インダクタンスＬｒに大きなエネルギーが蓄積される。モード１Ｂ’の期間はブースト期間となる。
【0062】
図５（Ｂ）に示すモード１’では、モード開始時に１次側でスイッチング素子Ｑ２、Ｑ３がターンオフし、スイッチング素子Ｑ１、Ｑ４がターンオンするので、ブースト期間が終了し、スイッチング素子Ｑ１、Ｑ４による同期整流が行われ、共振インダクタンスＬｒに蓄積された大きなエネルギーが負荷電流として端子Ｔ１、Ｔ２に流れる。モード１’の期間は同期整流期間となる。
【0063】
図５（Ｃ）に示すモード２Ｂ’では、モード開始時にスイッチング素子Ｑ５、Ｑ８がターンオフし、スイッチング素子Ｑ６、Ｑ７がターンオンするので、２次側に逆向きの駆動電流が流れ、トランスＴｒを経由して１次側の共振回路２に逆向きの共振電流が流れる。１次側ではスイッチング素子Ｑ１、Ｑ４がオンしているので、スイッチング素子Ｑ１とダイオードＤ３により短絡回路が形成され、スイッチング素子Ｑ４とダイオードＤ２により短絡回路が形成される。１次側の電流はこれらの短絡回路を流れるため、短時間で大きな共振電流が流れ、共振インダクタンスＬｒに大きなエネルギーが蓄積される。モード２Ｂ’の期間はブースト期間となる。
【0064】
図５（Ｄ）に示すモード２’では、モード開始時に１次側でスイッチング素子Ｑ１、Ｑ４がターンオフし、スイッチング素子Ｑ２、Ｑ３がターンオンするので、ブースト期間が終了し、スイッチング素子Ｑ２、Ｑ３による同期整流が行われ、共振インダクタンスＬｒに蓄積された大きなエネルギーが負荷電流として端子Ｔ１、Ｔ２に流れる。モード２’の期間は同期整流期間となる。
【0065】
このように、モード１Ｂ’およびモード２Ｂ’のブースト期間に、１次側では短絡回路が形成されて大きな共振電流（ブースト電流）が流れ、共振インダクタンスＬｒに大きなエネルギーが蓄積される。その後のモード１’およびモード２’の同期整流期間に、１次側で同期整流が行われ、端子Ｔ１、Ｔ２に大きな負荷電流が流れる。すなわち、ＬＬＣ方式ＤＣ／ＤＣコンバータ１０では、ブースト期間に短絡回路を形成するブースト動作と、同期整流期間に負荷電流を出力する同期整流動作とが交互に行われることで、ブースト制御時の昇圧動作が行われる。
【0066】
図６に、図４の制御タイミングで逆方向動作させた場合における、スイッチング素子Ｑ５～Ｑ８の駆動周波数ｆｓ［ｋＨｚ］とブーストパルス幅Ｔｂ［μｓ］との関係例を示す。ブーストパルス幅Ｔｂは、図４の位相シフト量θに相当する。図中に示した電流値［Ａ］は、端子Ｔ３、Ｔ４に入力される入力電圧Ｖ２がＶ２＝３００［Ｖ］の時に端子Ｔ１、Ｔ２から出力される負荷電流（出力電流）の電流値の例である。
【0067】
逆方向動作時のＬＬＣ方式ＤＣ／ＤＣコンバータ１０では、制御部４の制御下で、入力電圧Ｖ２が１５０［Ｖ］から４５０［Ｖ］の範囲で制御され、端子Ｔ１、Ｔ２から出力される出力電圧Ｖ１［Ｖ］が３５０［Ｖ］一定に制御される。共振回路２の共振周波数は８０［ｋＨｚ］とする。
【0068】
制御部４は、駆動周波数ｆｓが２００［ｋＨｚ］以上の場合、周波数変調制御を行って出力を制御する一方、駆動周波数ｆｓが２００［ｋＨｚ］未満の場合、ブースト制御を行って出力を制御する。ブースト制御時の制御部４は、駆動周波数ｆｓの減少に伴い、ブーストパルス幅Ｔｂを増加させる制御を行う。すなわち、駆動周波数ｆｓが２００［ｋＨｚ］未満の場合でも、制御単位は駆動周波数ｆｓであり、駆動周波数ｆｓを下げることで、ブーストパルス幅Ｔｂを増加させてブースト動作を行い、ブースト制御を行う。
【0069】
図６の例では、制御部４は、端子Ｔ１、Ｔ２から出力される出力電流の電流値が所定の目標値に近づくように駆動周波数ｆｓを決定し、下記の式（１）で示す制御式に基づいて、ブーストパルス幅Ｔｂを制御する。
【数1】
【0070】
駆動周波数ｆｓは、共振周波数以上で、かつ上記制御式の値がゼロまたは正の値となる範囲で決定される。図６の例では、制御部４は、駆動周波数ｆｓを共振周波数である８０［ｋＨｚ］以上、２５０［ｋＨｚ］以下の範囲で決定する。駆動周波数ｆｓを共振周波数の８０［ｋＨｚ］以上としているのは、駆動周波数ｆｓが共振周波数以上であれば、ＬＬＣ方式ＤＣ／ＤＣコンバータ１０では主回路部の入出力ゲインが１以下となり、昇圧動作がブースト動作のみになる（ブースト動作のみで必要な昇圧比を得ることができる）。その結果、周波数変化に対する入出力ゲインの変化すなわち昇圧比がなだらかとなり、直線（１次関数）的になり、制御が簡単になるからである。
【0071】
なお、駆動周波数ｆｓが共振周波数未満の場合、ＬＬＣ方式の出力特性から入出力ゲインは１超になり、かつ駆動周波数ｆｓが共振周波数よりも大きい領域に比べて、周波数変化に対する入出力ゲインの変化の割合は大きく急峻となる。すなわち、駆動周波数ｆｓの減少に従い、ＬＬＣ方式の出力特性による入出力ゲインの変化が大きくなり、入出力ゲインの値も大きくなる。その結果、周波数変化に対する入出力ゲインの変化すなわち昇圧比が、直線（１次関数）的ではなくなり、制御が難しくなる。
【0072】
駆動周波数ｆｓの上限を２５０［ｋＨｚ］としているのは、駆動周波数ｆｓをあまり高くすると（２５０［ｋＨｚ］を超えると）、スイッチング素子Ｑ１～Ｑ８に加えてトランスＴｒおよび共振インダクタンスＬｒでの損失が大きくなり、発熱が大きくなるからである。
【0073】
ＬＬＣ方式ＤＣ／ＤＣコンバータ１０では、駆動周波数ｆｓが一定の範囲（８０［ｋＨｚ］以上、２５０［ｋＨｚ］以下の範囲）内で、必要な昇圧比を得ることができる。図６の例では、Ｖ２＝３００［Ｖ］の場合、ｆｓ＝１８０［ｋＨｚ］でＴｂ＝０．２８［μｓ］、ｆｓ＝１６０［ｋＨｚ］でＴｂ＝０．６３［μｓ］、ｆｓ＝１４０［ｋＨｚ］でＴｂ＝１．０７［μｓ］と、駆動周波数ｆｓの減少に伴い一定のゲインでブーストパルス幅Ｔｂが増加している。その結果、負荷電流は、３．０［Ａ］、１１．６［Ａ］、２０．９［Ａ］と増加している。
【0074】
制御部４は、駆動周波数ｆｓが２００［ｋＨｚ］未満で昇圧が必要になった場合、ブースト制御を開始して、駆動周波数ｆｓを減少させ、ブーストパルス幅Ｔｂを増加させる。制御部４は、ブースト制御時も周波数変調制御時と同様に駆動周波数ｆｓを制御単位として出力制御を行うことができるので、ブースト制御時に駆動周波数を固定してブーストパルス幅のみで出力を制御する従来のＬＬＣ方式ＤＣ／ＤＣコンバータに比べて、制御単位を切換える必要がなくなり、制御が簡単になる。
【0075】
また、駆動周波数ｆｓの減少に伴うＬＬＣ方式の出力特性により出力が上昇するため、ブースト制御時に駆動周波数を固定してブーストパルス幅のみで出力を制御する従来のＬＬＣ方式ＤＣ／ＤＣコンバータに比べて、ＬＬＣ方式ＤＣ／ＤＣコンバータ１０は、ブースト電流を抑制することができる。すなわち、ＬＬＣ方式ＤＣ／ＤＣコンバータ１０は、より少ないブーストパルス幅Ｔｂで、より少ないブースト電流で、出力を増加（昇圧）させることができる利点がある。
【0076】
図７に、図２の制御タイミングで順方向動作させた場合における、スイッチング素子Ｑ１～Ｑ４の駆動周波数ｆｓ［ｋＨｚ］とブーストパルス幅Ｔｂ［μｓ］との関係例を示す。ブーストパルス幅Ｔｂは、図２の位相シフト量θに相当する。図７（Ａ）中に示した電流値［Ａ］は、端子Ｔ３、Ｔ４から出力される出力電圧Ｖ２がＶ２＝３５０［Ｖ］の時に端子Ｔ３、Ｔ４から出力される負荷電流（出力電流）の電流値である。図７（Ｂ）中に示した電流値［Ａ］は、Ｖ２＝４５０［Ｖ］の時の負荷電流の電流値である。
【0077】
順方向動作時のＬＬＣ方式ＤＣ／ＤＣコンバータ１０では、制御部４の制御下で、端子Ｔ１、Ｔ２に入力される入力電圧Ｖ１が３５０［Ｖ］一定に制御され、出力電圧Ｖ２が１５０［Ｖ］から４５０［Ｖ］の範囲で制御される。共振回路２の共振周波数は８０［ｋＨｚ］とする。
【0078】
制御部４は、駆動周波数ｆｓが２００［ｋＨｚ］以上の場合、周波数変調制御を行って出力を制御する一方、駆動周波数ｆｓが２００［ｋＨｚ］未満の場合、ブースト制御を行って出力を制御する。ブースト制御時の制御部４は、駆動周波数ｆｓの減少に伴い、ブーストパルス幅Ｔｂを増加させる制御を行う。
【0079】
図７の例では、制御部４は、端子Ｔ３、Ｔ４から出力される出力電流の電流値が所定の目標値に近づくように駆動周波数ｆｓを決定し、下記の式（２）で示す制御式に基づいて、ブーストパルス幅Ｔｂを制御する。
【数2】
【0080】
駆動周波数ｆｓは、共振周波数の８０［ｋＨｚ］以上、上記制御式の値が正の値となる２００［ｋＨｚ］未満の範囲で決定され、出力電圧Ｖ２は、３００［Ｖ］超から４５０［Ｖ］（バッテリー電圧の上限電圧に相当）の範囲で制御される。なお、出力電圧Ｖ２が３００［Ｖ］以下１５０［Ｖ］以上の場合は、降圧動作となり、昇圧動作であるブースト制御を行う必要がないので、駆動周波数２００［ｋＨｚ］以上で周波数変調制御が行われる。
【0081】
図７（Ａ）に示すように、Ｖ２＝３５０［Ｖ］の場合、ｆｓ＝１８０［ｋＨｚ］でＴｂ＝０．１１［μｓ］、ｆｓ＝１７０［ｋＨｚ］でＴｂ＝０．１８［μｓ］、ｆｓ＝１６０［ｋＨｚ］でＴｂ＝０．２５［μｓ］、ｆｓ＝１５０［ｋＨｚ］でＴｂ＝０．３３［μｓ］、ｆｓ＝１４０［ｋＨｚ］でＴｂ＝０．４３［μｓ］、ｆｓ＝１３０［ｋＨｚ］でＴｂ＝０．５４［μｓ］と、駆動周波数ｆｓの減少に伴い一定のゲインでブーストパルス幅Ｔｂが増加している。その結果、負荷電流は、１．１［Ａ］、１．６［Ａ］、２．９［Ａ］、５．２［Ａ］、７．９［Ａ］、１１．９［Ａ］と増加している。
【0082】
図７（Ｂ）に示すように、Ｖ２＝４５０［Ｖ］の場合、ｆｓ＝１８０［ｋＨｚ］でＴｂ＝０．３３［μｓ］、ｆｓ＝１７０［ｋＨｚ］でＴｂ＝０．５３［μｓ］、ｆｓ＝１６０［ｋＨｚ］でＴｂ＝０．７５［μｓ］、ｆｓ＝１５０［ｋＨｚ］でＴｂ＝１．０［μｓ］と、駆動周波数ｆｓの減少に伴い一定のゲインでブーストパルス幅Ｔｂが増加している。その結果、負荷電流は、１．３［Ａ］、３．１［Ａ］、６．２［Ａ］、１１．０［Ａ］と、Ｖ２＝３５０［Ｖ］の場合に比べて大きく増加している。すなわち、ＬＬＣ方式ＤＣ／ＤＣコンバータ１０では、出力電圧Ｖ２（入出力電圧比あるいは昇圧比）の上昇に伴い、同じ駆動周波数ｆｓに対してブーストパルス幅Ｔｂが増加する。入出力電圧比（昇圧比）は、例えば、出力電圧／入力電圧で表すことができる。
【0083】
順方向動作時かつブースト制御時のＬＬＣ方式ＤＣ／ＤＣコンバータ１０では、上記逆方向動作時かつブースト制御時の利点に加え、次の利点がある。すなわち、ＬＬＣ方式ＤＣ／ＤＣコンバータ１０では、順方向動作時かつブースト制御時において、出力電圧Ｖ２が高くなると、ブーストパルス幅Ｔｂが増加し、出力電圧Ｖ２（入出力電圧比あるいは昇圧比）の値によってブースト制御のゲインが変わるので、出力電圧Ｖ２が高く、より大きな入出力電圧比（昇圧比）が必要な場合であっても、制御に適したブーストパルス幅Ｔｂで、入出力電圧比（昇圧比）に見合った負荷電流を得ることができる。
【0084】
ＬＬＣ方式ＤＣ／ＤＣコンバータ１０では、低い出力電圧Ｖ２を出力する場合であっても、高い出力電圧Ｖ２を出力する場合であっても、入出力電圧比に応じて、一定の駆動周波数範囲で、適切なブーストパルス幅Ｔｂを得ることができる。すなわち、入出力電圧比（昇圧比）に応じて、ブースト制御のゲインを変えない場合にくらべて、より狭い駆動周波数範囲で、適切なブーストパルス幅Ｔｂを得ることができる。よって、ＬＬＣ方式ＤＣ／ＤＣコンバータ１０では入出力電圧比とブーストパルス幅Ｔｂの最適な動作点を探す必要がなく、より広い範囲の入出力電圧比に対応することができる。
【0085】
図８に、ＬＬＣ方式ＤＣ／ＤＣコンバータ１０の逆方向動作時の制御フローの例を示す。逆方向動作は、端子Ｔ３、Ｔ４に接続されたバッテリーの放電時の動作に相当する。
【0086】
制御を開始した制御部４は、端子Ｔ１、Ｔ２から出力される出力電流に関する出力情報と、当該出力電流の目標値（目標電流）に関する目標情報とを取得する（Ｓ１０１）。目標電流の目標値は、例えば、制御部４で予め設定した電流値でもよいし、制御部４が主回路部の入出力条件から算出する電流値でもよいし、外部の装置から制御部４に入力される電流値でもよい。出力電流の電流値は、例えば、端子Ｔ１または端子Ｔ２に設けた検出部で検出された電流値である。なお、目標情報は、目標電流の替わりに、または目標電流に加えて、目標電圧および／または目標電力に関する情報でもよい。出力情報は、出力電流の替わりに、または出力電流に加えて、出力電圧および／または出力電力に関する情報でもよい。
【0087】
制御部４は、目標電流と出力電流とを比較し、出力電流が目標電流に近づくように、スイッチング素子Ｑ５～Ｑ８の駆動周波数ｆｓを決定して周波数変調制御を行う（Ｓ１０２）。周波数変調制御時の制御部４は、目標電流に比べて出力電流の方が小さい場合、出力電流を上昇させるために駆動周波数ｆｓを減少させる一方で、目標電流に比べて出力電流の方が大きい場合、出力電流を低下させるために駆動周波数ｆｓを増加させる。そのため、負荷が重く出力電流値が大きい場合は、駆動周波数ｆｓは低く、負荷が軽く出力電流値が小さい場合は、駆動周波数ｆｓは高くなる。
【0088】
制御部４は、現在の駆動周波数ｆｓ（ステップＳ１０２で決定した駆動周波数ｆｓ）が２００［ｋＨｚ］未満か否かを判定する（Ｓ１０３）。２００［ｋＨｚ］は、制御部４で予め設定されているブースト開始周波数である。駆動周波数ｆｓが２００［ｋＨｚ］未満の場合（Ｓ１０３でＹｅｓ）、制御部４は、駆動周波数ｆｓと式（１）の制御式とに基づいて、ブーストパルス幅Ｔｂを算出してブースト制御を行う（Ｓ１０４）。
【0089】
次いで、制御部４は、制御継続か否かを判定する（Ｓ１０５）。制御部４は、例えば、外部の装置から制御終了指令を受信したか否かに基づいて、ステップＳ１０５の判定を行う。制御部４は、制御終了指令を受信していない場合に制御を継続すると判定して（Ｓ１０５でＹｅｓ）、ステップＳ１０１に戻り、ステップＳ１０１以下の処理を繰り返す。この結果、ブースト制御を行うと、出力電流が目標電流に一致するように、駆動周波数ｆｓとともにブーストパルス幅Ｔｂが制御される。制御終了指令を受信した制御部４は、制御を継続しないと判定して（Ｓ１０５でＮｏ）、制御を終了させる。
【0090】
図９に、ＬＬＣ方式ＤＣ／ＤＣコンバータ１０の順方向動作時の制御フローの例を示す。順方向動作は、端子Ｔ３、Ｔ４に接続されたバッテリーの充電時の動作に相当する。
【0091】
制御を開始した制御部４は、端子Ｔ３、Ｔ４から出力される出力電流および出力電圧Ｖ２に関する出力情報と、当該出力電流の目標値（目標電流）に関する目標情報とを取得する（Ｓ２０１）。
【0092】
目標情報および出力情報を取得した制御部４は、目標電流と出力電流とを比較し、出力電流が目標電流に近づくように、スイッチング素子Ｑ１～Ｑ４の駆動周波数ｆｓを決定して周波数変調制御を行う（Ｓ２０２）。周波数変調制御時の制御部４は、目標電流に比べて出力電流の方が小さい場合、出力電流を上昇させるために駆動周波数ｆｓを減少させる一方で、目標電流に比べて出力電流の方が大きい場合、出力電流を低下させるために駆動周波数ｆｓを増加させる。そのため、負荷が重く出力電流値が大きい場合は、駆動周波数ｆｓは低く、負荷が軽く出力電流値が小さい場合は、駆動周波数ｆｓは高くなる。
【0093】
次いで、制御部４は、現在の出力電圧Ｖ２（ステップＳ２０１で取得した出力電圧Ｖ２）が予め設定された閾値（本実施形態では、３００［Ｖ］）を超えるか否かを判定する（Ｓ２０３）。出力電圧Ｖ２が３００［Ｖ］を超える場合（Ｓ２０３でＹｅｓ）、制御部４は、現在の駆動周波数ｆｓ（ステップＳ２０２で決定した駆動周波数ｆｓ）が２００［ｋＨｚ］未満か否かを判定する（Ｓ２０４）。駆動周波数ｆｓが２００［ｋＨｚ］未満の場合（Ｓ２０４でＹｅｓ）、制御部４は、駆動周波数ｆｓと式（２）の制御式とに基づいて、ブーストパルス幅Ｔｂを算出してブースト制御を行う（Ｓ２０５）。
【0094】
ステップＳ２０３で出力電圧Ｖ２が３００［Ｖ］以下の場合（Ｓ２０３でＮｏ）、ステップＳ２０４で駆動周波数ｆｓが２００［ｋＨｚ］以上の場合（Ｓ２０４でＮｏ）、およびステップＳ２０５のブースト制御を行った場合、制御部４は、逆方向動作時のステップＳ１０５と同様に、制御継続か否かを判定する（Ｓ２０６）。制御部４は、制御を継続すると判定した場合（Ｓ２０６でＹｅｓ）、ステップＳ２０１以下の処理を繰り返し、制御を継続しないと判定した場合（Ｓ２０６でＮｏ）、制御を終了させる。この結果、ブースト制御を行うと、出力電流が目標電流に一致するように、駆動周波数ｆｓとともにブーストパルス幅Ｔｂが制御される。
【0095】
ＬＬＣ方式ＤＣ／ＤＣコンバータ１０では、ブースト制御時であっても出力の増加に伴って駆動周波数ｆｓを減少させるので、駆動周波数ｆｓの減少に伴うＬＬＣ方式の出力特性により出力が上昇する。このため、ブースト制御時の駆動周波数を固定してブーストパルス幅のみで出力を制御する従来のＬＬＣ方式ＤＣ／ＤＣコンバータに比べて、ＬＬＣ方式ＤＣ／ＤＣコンバータ１０は、ブースト電流を抑制することができる。すなわち、ＬＬＣ方式ＤＣ／ＤＣコンバータ１０は、より少ないブーストパルス幅Ｔｂで、より少ないブースト電流で、出力を増加（昇圧）させることができる。さらに、ＬＬＣ方式ＤＣ／ＤＣコンバータ１０では、低い出力電圧Ｖ２を出力する場合であっても、高い出力電圧Ｖ２を出力する場合であっても、入出力電圧比（昇圧比）に応じて、一定の駆動周波数範囲で、適切なブーストパルス幅Ｔｂを得ることができる。よって、ＬＬＣ方式ＤＣ／ＤＣコンバータ１０では入出力電圧比とブーストパルス幅Ｔｂの最適な動作点を探す必要がなく、より広い範囲の入出力電圧比に対応することができる。
【0096】
なお、本実施形態では、１次側に共振回路２を設けたが、１次側ではなく２次側に共振回路２を設けてもよい。また、共振インダクタンスＬｒ、共振キャパシタンスＣｒは、そのいずれかあるいはその両方をそれぞれ分割して１次側と２次側に配置してもよい。例えば、共振回路２の共振インダクタンスＬｒを１次側と２次側とに分割して配置してもよいし、分割した１次側と２次側の共振インダクタンスＬｒをトランスＴｒにトランス結合させてもよい。ここで、共振回路２の共振インダクタンスＬｒを１次側と２次側とに分割して配置した場合のインダクタンス値と、図１６に示すように１次側と２次側に共振回路２ｃ、５ｃを備えるＣＬＬＣ方式の場合のインダクタンス値とを比較すると、前者の場合の方が、インダクタンス値を小さくすることができる。共振インダクタンスＬｒを分割すると実装面積が増加するが、インダクタンス値が減るので、１つのコイルで実現するよりも小型のコイルで済むため調達性、コスト、サイズ、放熱等が容易になる利点がある。よって、共振回路２の共振インダクタンスＬｒを１次側と２次側とに分割して配置した場合であっても、部品点数の増加による主回路部の大型化および高コスト化、整流回路側の共振回路による損失増加（電力変換効率の低下）の問題は解消される。また、共振キャパシタンスＣｒを１次側と２次側に分割すると、実装面積が増加するが、直流分のカットが行えるのでトランスTrの偏磁防止用キャパシタと共用することができる。後述する第１変形例に係るＬＬＣ方式ＤＣ／ＤＣコンバータ１０Ａの場合も、ＣＬＬＣ方式の場合と比較してインダクタンス値を小さくすることができる。
【0097】
本実施形態では、制御部４は、スイッチング素子Ｑ５～Ｑ８のオンオフタイミングを、スイッチング素子Ｑ１～Ｑ４のオンオフタイミングに対して位相差θだけ位相シフトさせることで、位相差θの期間（ブースト期間）に２次側スイッチング回路３を短絡させてブースト電流を流しているが、ブースト期間を生じさせるスイッチング素子Ｑ５～Ｑ８のオンオフタイミングは適宜変更することができる。すなわち、制御部４は、ブースト期間のみ整流回路で短絡回路が形成されるように、整流回路のスイッチング素子を制御してもよい。
【0098】
例えば、図３（Ａ）に示すモード１Ｂでは、スイッチング素子Ｑ６をオフにして、上アームのスイッチング素子Ｑ７とダイオードＤ５のみで短絡回路を形成してもよいし、スイッチング素子Ｑ７をオフにして、下アームのスイッチング素子Ｑ６とダイオードＤ８のみで短絡回路を形成してもよい。あるいは、スイッチング素子Ｑ６をオフ、スイッチング素子Ｑ５、Ｑ７をオンにして、上アームのスイッチング素子Ｑ５、Ｑ７のみで短絡回路を形成して短絡回路の導通損を下げてもよいし、スイッチング素子Ｑ７をオフ、スイッチング素子Ｑ６、Ｑ８をオンにして、下アームのスイッチング素子Ｑ６、Ｑ８のみで短絡回路を形成して短絡回路の導通損を下げてもよい。このようにすることで、短絡回路を構成するスイッチング素子が両方共オンすることにより、短絡回路に流れるブースト電流の導通損が低下し、効率が改善する。
【0099】
また、図３（Ｂ）に示すモード１で、例えば第３レグまたは第４レグに流れる電流を検出し、スイッチング素子Ｑ５、Ｑ８に流れる同期整流電流が正の期間のみスイッチング素子Ｑ５、Ｑ８をオンし、同期整流電流が一定値以下または０になった時点で、スイッチング素子Ｑ５、Ｑ８をオフしてもよい。なお、同期整流電流が正の期間の検出は、電流検出による方法以外に、スイッチング素子Ｑ５、Ｑ８の電圧を検出するなど他の方法でもよい。
【0100】
また、モード１でスイッチング素子Ｑ５をオンしているが、スイッチング素子Ｑ５をオフしてダイオードＤ５を導通することによって整流を行ってもよく、順方向動作のみであれば第３レグの上アームおよび第４レグの上アームをスイッチング素子Ｑ５、Ｑ７ではなく、ダイオードのみに置き換えた構成でもよい。
【0101】
【0102】
本実施形態では、逆方向動作時の制御部４は、式（１）で示す制御式に基づいて、ブーストパルス幅Ｔｂを制御しているが、これに限るものではなく、以下の式（３）で示す制御式（本発明の「第１式」に相当）に基づき、ブーストパルス幅Ｔｂを制御してもよい。式（３）で示す制御式を用いる場合、駆動周波数ｆｓは、共振回路２の共振周波数以上で、かつ制御式の値がゼロまたは正の値となる範囲で決定される。
【数3】
【0103】
係数ａ、定数ｂは、共振回路２の定数や主回路部の入出力電圧比（昇圧比）によって、予め設定される。係数ａは、駆動周波数ｆｓに対する反比例の割合、すなわち、駆動周波数ｆｓの低下に対するブーストパルス幅Ｔｂの増加の割合（ゲイン）に相当する。定数ｂは、ブースト制御を開始する駆動周波数ｆｓであるブースト開始周波数［ｋＨｚ］と係数ａから、以下の式（４）で得られる。
【数4】
【0104】
本実施形態では、順方向動作時の制御部４は、式（２）で示す制御式に基づいて、ブーストパルス幅Ｔｂを制御しているが、これに限るものではなく、以下の式（５）で示す制御式（本発明の「第２式」に相当）に基づき、ブーストパルス幅Ｔｂを制御してもよい。式（５）で示す制御式を用いる場合、駆動周波数ｆｓは、共振回路２の共振周波数以上で、かつ制御式の値がゼロまたは正の値となる範囲で決定される。
【数5】
【0105】
係数ａ、定数ｂは、式（４）と同様に、共振回路２の定数や主回路部の入出力電圧比（昇圧比）によって、予め設定される。Ｇは、入出力電圧比（昇圧比）に関するゲインであって、例えば、式（２）に示すように、ブースト制御を開始する３００［Ｖ］以上の出力電圧Ｖ２に対して、ブーストパルス幅Ｔｂを比例して増加させる関数である。式（２）の場合は、出力電圧Ｖ２が最低電圧の１５０［Ｖ］に対する割合として増加するようにしている。
【0106】
また、式（１）および式（２）の制御式は駆動周波数ｆｓに反比例する式で表現したが、駆動周波数ｆｓに負比例する式で表現してもよい。式（３）および式（５）の制御式についても同様である。すなわち、式（３）の制御式の替わりに以下の式（６）の制御式（本発明の「第３式」に相当）を用いてもよいし、式（５）の制御式の替わりに以下の式（７）の制御式（本発明の「第４式」に相当）を用いてもよい。
【数6】
【数7】
【0107】
ＬＬＣ方式ＤＣ／ＤＣコンバータ１０は、従来のＬＬＣ方式ＤＣ／ＤＣコンバータに比べて、より少ないブーストパルス幅Ｔｂで出力を増加（昇圧）させることができるため、ブーストパルス幅Ｔｂに上限を設けていないが、ブーストパルス幅Ｔｂに上限を設けて、駆動周波数ｆｓが低下してもブーストパルス幅Ｔｂが上限以上に大きくならないように制御を行い、ブースト電流を制限してもよい。
【0108】
図６の例では、逆方向動作時の出力電圧Ｖ１を３５０［Ｖ］一定として説明し、図７の例では、順方向動作時の入力電圧Ｖ１を３５０［Ｖ］一定として説明したが、これに限るものではない。制御部４は、電圧Ｖ２の変動に合わせて電圧Ｖ１を変動させるように、電圧Ｖ１と電圧Ｖ２との入出力電圧比（昇圧比）を制御してもよい。この場合、制御部４は、入出力電圧比に応じてブーストパルス幅Ｔｂを変動させるようにブースト制御を行う。すなわち、例えば逆方向動作時に入力電圧Ｖ２が３００［Ｖ］の時に、出力電圧Ｖ１を３５０［Ｖ］から３２０［Ｖ］にすれば、入力電圧が３５０［Ｖ］時に比べて入出力電圧比（昇圧比）が低下するので、ブーストパルス幅Ｔｂを図６より少なくすることができる。また順方向動作に出力電圧Ｖ２が４５０［Ｖ］の時には、入力電圧Ｖ１を３５０［Ｖ］から３８０［Ｖ］にすれば、入力電圧が３５０［Ｖ］時に比べて入出力電圧比（昇圧比）が低下するので、ブーストパルス幅Ｔｂを図７（Ｂ）より少なくすることができる。
【0109】
図６および図７の例では、逆方向動作時も順方向動作時も、駆動周波数ｆｓが２００［ｋＨｚ］未満でブースト制御を行うようにしたが、異なる駆動周波数ｆｓでブースト制御を開始させてもよい。さらに、図７の例では、出力電圧Ｖ２（バッテリー電圧）が３５０［Ｖ］の時も４５０［Ｖ］の時も、駆動周波数ｆｓが２００［ｋＨｚ］未満でブースト制御を行うようにしたが、出力電圧Ｖ２（入出力電圧比あるいは昇圧比）によって、ブースト制御を開始する駆動周波数ｆｓを変えてもよい。
【0110】
例えば、出力電圧Ｖ２が所定値（例えば、３５０［Ｖ］）よりも低い場合は、駆動周波数ｆｓが１７０［ｋＨｚ］未満でブースト制御を開始してもよい。入出力電圧比（昇圧比）が低い場合、ブースト開始周波数を低くして周波数変調制御を行う周波数範囲を広げても（ブースト制御を行う周波数範囲を狭くしても）、駆動周波数ｆｓの減少に対するブーストパルス幅Ｔｂの増加割合を大きく変えずに制御できる。すなわち、ブースト開始周波数を低くしても、ブースト制御時のゲインを大きく変えずに制御できる。
【0111】
図６および図７の例では、駆動周波数ｆｓが２００［ｋＨｚ］以上で周波数変調制御を行うようにしたが、周波数変調制御に限るものではなく、位相シフト制御、ＰＷＭ制御、バースト（間欠）制御等の他の制御を行ってもよく、周波数変調制御および他の制御のいずれかを組み合わせた制御を行ってもよい。
【0112】
図９の例では、式（２）の制御式に基づき、駆動周波数ｆｓと出力電圧Ｖ２（バッテリー電圧）とを用いてブーストパルス幅Ｔｂを算出しているが、これに限るものではない。例えば、充電中のバッテリー電圧の変化は小さいので、出力電圧Ｖ２（バッテリー電圧）の所定の範囲毎に、予め入出力電圧比に関するゲインを決めておき、当該ゲインを予め制御部４に記憶させてもよい。制御部４は、記憶したゲインに基づきブーストパルス幅Ｔｂを算出することができる。
【0113】
以上、本発明に係るＬＬＣ方式ＤＣ／ＤＣコンバータの実施形態について説明したが、本発明は上記実施形態に限定されるものではない。
【0114】
［第１変形例］
図１０に、第１変形例に係るハーフブリッジ回路構成のＬＬＣ方式ＤＣ／ＤＣコンバータ１０Ａを示す。ＬＬＣ方式ＤＣ／ＤＣコンバータ１０Ａは、双方向動作が可能な電流共振型のＬＬＣ方式ＤＣ／ＤＣコンバータであって、一対の端子Ｔ１、Ｔ２と、コンデンサＣ１１と、１次側スイッチング回路１ａと、共振回路２ａと、トランスＴｒと、２次側スイッチング回路３ａと、コンデンサＣ２１と、一対の端子Ｔ３、Ｔ４と、制御部４ａとを備える。上記構成のうち制御部４ａを除く構成が、本発明の「主回路部」に相当する。端子Ｔ１～Ｔ４、コンデンサＣ１１、Ｃ２１およびトランスＴｒは、上記実施形態と共通する。
図１０に、第１変形例に係るハーフブリッジ回路構成のＬＬＣ方式ＤＣ／ＤＣコンバータ１０Ａを示す。ＬＬＣ方式ＤＣ／ＤＣコンバータ１０Ａは、双方向動作が可能な電流共振型のＬＬＣ方式ＤＣ／ＤＣコンバータであって、一対の端子Ｔ１、Ｔ２と、コンデンサＣ１１と、１次側スイッチング回路１ａと、共振回路２ａと、トランスＴｒと、２次側スイッチング回路３ａと、コンデンサＣ２１と、一対の端子Ｔ３、Ｔ４と、制御部４ａとを備える。上記構成のうち制御部４ａを除く構成が、本発明の「主回路部」に相当する。端子Ｔ１～Ｔ４、コンデンサＣ１１、Ｃ２１およびトランスＴｒは、上記実施形態と共通する。
【0115】
１次側スイッチング回路１ａおよび２次側スイッチング回路３ａは、ハーフブリッジ回路の構成である点を除いて、上記実施形態と共通する。
【0116】
共振回路２ａは、１次側に共振インダクタンスＬｒおよび共振キャパシタンスＣｒ１、Ｃｒ２を含み、２次側に共振キャパシタンスＣｒ３、Ｃｒ４を含む。なお、共振回路２ａは、図示しないトランスＴｒの励磁インダクタンスも含むものとする。
【0117】
共振インダクタンスＬｒおよび共振キャパシタンスＣｒ１は、トランスＴｒの１次巻き線と端子Ｔ１との間で直列共振回路を構成し、共振インダクタンスＬｒおよび共振キャパシタンスＣｒ２は、トランスＴｒの１次巻き線と端子Ｔ２との間で直列共振回路を構成する。共振キャパシタンスＣｒ１、Ｃｒ２は、電圧Ｖ１を分圧する。
【0118】
共振キャパシタンスＣｒ３は、共振インダクタンスＬｒをトランスＴｒの巻き数比で２次側に変換したインダクタンスとともに直列共振回路を構成する。同様に、共振キャパシタンスＣｒ４は、共振インダクタンスＬｒをトランスＴｒの巻き数比で２次側に変換したインダクタンスとともに直列共振回路を構成する。共振キャパシタンスＣｒ３、Ｃｒ４は、電圧Ｖ２を分圧する。
【0119】
共振回路２ａは、上記の構成により、１次側から２次側への順方向動作時に加え、２次側から１次側への逆方向動作時にも、ＬＬＣ方式による電力伝送（ＬＬＣ共振動作）を行うことができる。
【0120】
制御部４ａは、スイッチング素子Ｑ１～Ｑ４のオンオフ制御を行うための制御信号を生成する処理部と、当該制御信号に基づいてスイッチング素子Ｑ１～Ｑ４をオンオフさせる駆動部とを含む。制御部４ａは、さらに検出部を含んでもよい。処理部、駆動部および検出部の構成は、上記実施形態と共通する。
【0121】
制御部４ａは、上記実施形態と同様に、オンオフ制御としてスイッチング素子Ｑ１～Ｑ４の駆動周波数ｆｓを変調させる周波数変調制御を行う。周波数変調制御時の駆動周波数ｆｓが予め設定されたブースト開始周波数未満の場合、制御部４ａは、上記実施形態と同様に、整流回路を短絡させて主回路部に昇圧動作を行わせるブースト制御を行う。
【0122】
図１１に、順方向動作時かつブースト制御時におけるスイッチング素子Ｑ１～Ｑ４の制御タイミングの例を示す。
【0123】
制御部４ａは、駆動回路側の１次側スイッチング回路１ａのスイッチング素子Ｑ１、Ｑ２に対して、同一駆動周波数、同一オンデューティ（例えば、５０％）かつ位相差１８０°でオンオフさせる。また、制御部４ａは、整流回路側の２次側スイッチング回路３ａのスイッチング素子Ｑ３、Ｑ４に対して、スイッチング素子Ｑ１、Ｑ２と同一駆動周波数、同一オンデューティかつ位相差１８０°でオンオフさせる。さらに、制御部４ａは、スイッチング素子Ｑ３、Ｑ４のオンオフタイミングを、スイッチング素子Ｑ１、Ｑ２のオンオフタイミングに対して位相差θだけ位相シフトさせる。なお、デッドタイムは上記実施形態時と同様、説明を簡単にするために省略している。
【0124】
図１２に、図１１の制御タイミング図における各モード（Ｍｏｄｅ）の電流経路を示す。図１２において、（Ａ）は図１１のモード１Ｂの期間の図、（Ｂ）は図１１のモード１の期間の図、（Ｃ）は図１１のモード２Ｂの期間の図、（Ｄ）は図１１のモード２の期間の図である。
【0125】
図１２（Ａ）に示すモード１Ｂでは、モード開始時にスイッチング素子Ｑ１がターンオンするので、共振インダクタンスＬｒと共振キャパシタンスＣｒ２に共振電流が流れ、トランスＴｒの２次側に電流が流れる。２次側ではスイッチング素子Ｑ４がオンしているので、スイッチング素子Ｑ４と共振キャパシタンスＣｒ４により短絡回路が形成される。これにより、短絡回路には大きな短絡電流（ブースト電流）が流れ、１次側では共振インダクタンスＬｒに大きなエネルギーが蓄積される。
【0126】
図１２（Ｂ）に示すモード１では、モード開始時に２次側でスイッチング素子Ｑ４がターンオフし、スイッチング素子Ｑ３がターンオンするので、スイッチング素子Ｑ３による同期整流が行われ、共振インダクタンスＬｒに蓄積された大きなエネルギーが負荷電流として端子Ｔ３、Ｔ４に流れる。
【0127】
図１２（Ｃ）に示すモード２Ｂでは、モード開始時にスイッチング素子Ｑ２がターンオンするので、共振インダクタンスＬｒと共振キャパシタンスＣｒ１に逆向きの共振電流が流れ、トランスＴｒの２次側に逆向き電流が流れる。２次側ではスイッチング素子Ｑ３がオンしているので、スイッチング素子Ｑ３と共振キャパシタンスＣｒ３により短絡回路が形成される。これにより、短絡回路には大きな短絡電流（ブースト電流）が流れ、１次側では共振インダクタンスＬｒに大きなエネルギーが蓄積される。
【0128】
図１２（Ｄ）に示すモード２では、モード開始時に２次側でスイッチング素子Ｑ３がターンオフし、スイッチング素子Ｑ４がターンオンするので、スイッチング素子Ｑ４による同期整流が行われ、共振インダクタンスＬｒに蓄積された大きなエネルギーが負荷電流として端子Ｔ３、Ｔ４に流れる。
【0129】
このように、モード１Ｂおよびモード２Ｂのブースト期間に、２次側では短絡回路が形成されて大きな短絡電流（ブースト電流）が流れ、１次側では共振インダクタンスＬｒに大きなエネルギーが蓄積される。その後のモード１およびモード２の同期整流期間に、２次側で同期整流が行われ、端子Ｔ３、Ｔ４に大きな電流が流れる。
【0130】
ＬＬＣ方式ＤＣ／ＤＣコンバータ１０Ａでは、制御部４ａが、ブースト制御時に、スイッチング素子Ｑ３、Ｑ４のオンオフタイミングをスイッチング素子Ｑ１、Ｑ２のオンオフタイミングに対して位相差θ（位相シフト量θ）だけ位相シフトさせる位相シフト制御を行うことで、ブースト期間と同期整流期間とを交互に生じさせる。そして、ＬＬＣ方式ＤＣ／ＤＣコンバータ１０Ａでは、ブースト期間に短絡回路を形成するブースト動作と、同期整流期間に負荷電流を出力する同期整流動作とが交互に行われることで、ブースト制御時の昇圧動作が行われる。
【0131】
【0132】
ＬＬＣ方式ＤＣ／ＤＣコンバータ１０Ａでは、ブースト制御時であっても駆動周波数ｆｓの低減に合わせてブーストパルス幅Ｔｂが増加するように変化させるので、駆動周波数ｆｓのみで制御を行うことができる。また、ブースト制御時であっても出力の増加に伴って駆動周波数ｆｓを減少させるので、駆動周波数ｆｓの減少に伴うＬＬＣ方式の出力特性により出力が上昇する。このため、ブースト制御時の駆動周波数を固定してブーストパルス幅のみで出力を制御する従来のＬＬＣ方式ＤＣ／ＤＣコンバータに比べて、ＬＬＣ方式ＤＣ／ＤＣコンバータ１０Ａは、ブースト電流を抑制することができる。なお、２次側から１次側への逆方向動作時にも、ＬＬＣ方式による電力伝送（ＬＬＣ共振動作）を行うことができるので、１次側では短絡回路が形成されて大きな短絡電流（ブースト電流）が流れ、２次側に変換した共振インダクタンスＬｒに大きなエネルギーが蓄積される。その後の同期整流期間に、１次側で同期整流が行われ、端子Ｔ１、Ｔ２に大きな電流が流れることは同様である。
【0133】
［第２変形例］
図１３に、第２変形例に係る３相ブリッジ回路構成のＬＬＣ方式ＤＣ／ＤＣコンバータ１０Ｂを示す。ＬＬＣ方式ＤＣ／ＤＣコンバータ１０Ｂは、双方向動作が可能な電流共振型のＬＬＣ方式ＤＣ／ＤＣコンバータであって、一対の端子Ｔ１、Ｔ２と、コンデンサＣ１１と、１次側スイッチング回路１ｂと、共振回路２ｂと、トランス回路（トランスＴｒ１～Ｔｒ３）と、２次側スイッチング回路３ｂと、コンデンサＣ２１と、一対の端子Ｔ３、Ｔ４と、制御部４ｂとを備える。上記構成のうち制御部４ｂを除く構成が、本発明の「主回路部」に相当する。端子Ｔ１～Ｔ４およびコンデンサＣ１１、Ｃ２１は、上記実施形態と共通する。
図１３に、第２変形例に係る３相ブリッジ回路構成のＬＬＣ方式ＤＣ／ＤＣコンバータ１０Ｂを示す。ＬＬＣ方式ＤＣ／ＤＣコンバータ１０Ｂは、双方向動作が可能な電流共振型のＬＬＣ方式ＤＣ／ＤＣコンバータであって、一対の端子Ｔ１、Ｔ２と、コンデンサＣ１１と、１次側スイッチング回路１ｂと、共振回路２ｂと、トランス回路（トランスＴｒ１～Ｔｒ３）と、２次側スイッチング回路３ｂと、コンデンサＣ２１と、一対の端子Ｔ３、Ｔ４と、制御部４ｂとを備える。上記構成のうち制御部４ｂを除く構成が、本発明の「主回路部」に相当する。端子Ｔ１～Ｔ４およびコンデンサＣ１１、Ｃ２１は、上記実施形態と共通する。
【0134】
１次側スイッチング回路１ｂは、並列接続された第１相、第２相、第３相の各レグを含み、２次側スイッチング回路３ｂも、並列接続された第１相、第２相、第３相の各レグを含む。１次側スイッチング回路１ｂおよび２次側スイッチング回路３ｂは、３相ブリッジ回路の構成である点を除いて、上記実施形態と共通する。
【0135】
共振回路２ｂは、共振インダクタンスＬｒ１および共振キャパシタンスＣｒ１を含む第１相の共振回路と、共振インダクタンスＬｒ２および共振キャパシタンスＣｒ２を含む第２相の共振回路と、共振インダクタンスＬｒ３および共振キャパシタンスＣｒ３を含む第３相の共振回路とを備える。各相の共振回路の一端は、１次側スイッチング回路１ｂの各レグを構成する上下アームの接続点に接続され、各相の共振回路の他端は、相互に接続（平衡点接続）される。図１３では、Ｙ結線接続されているが、Δ結線接続等の他の平衡点接続でもよい。すなわち共振回路２ｂは、１次側スイッチング回路１ｂとトランス回路（トランスＴｒ１～Ｔｒ３）間に接続されており、１次側スイッチング回路１ｂはトランス回路の１次側に設けられている。
【0136】
トランス回路は、第１相のトランスＴｒ１と、第２相のトランスＴｒ２と、第３相のトランスＴｒ３とを含む。トランスＴｒ１～Ｔｒ３の励磁インダクタンスは、トランスＴｒ１～Ｔｒ３に含まれるとして図示を省略している。トランスＴｒ１～Ｔｒ３の１次巻き線は、共振回路２ｂを介して１次側スイッチング回路１ｂに接続される。トランスＴｒ１～Ｔｒ３の２次巻き線は、一端が２次側スイッチング回路３ｂの各レグを構成する上下アームの接続点に接続され、他端が相互に接続（平衡点接続）される。図１３では、Ｙ結線接続されているが、Δ結線接続等の他の平衡点接続でもよい。
【0137】
制御部４ｂは、スイッチング素子Ｑ１～Ｑ１２のオンオフ制御を行うための制御信号を生成する処理部と、当該制御信号に基づいてスイッチング素子Ｑ１～Ｑ１２をオンオフさせる駆動部とを含む。制御部４ｂは、さらに検出部を含んでもよい。処理部、駆動部および検出部の構成は、上記実施形態と共通する。
【0138】
制御部４ｂは、上記実施形態と同様に、オンオフ制御としてスイッチング素子Ｑ１～Ｑ１２の駆動回路の駆動周波数ｆｓを変調させる周波数変調制御を行う。周波数変調制御時の駆動周波数ｆｓが予め設定されたブースト開始周波数未満の場合、制御部４ｂは、上記実施形態と同様に、整流回路を短絡させて主回路部に昇圧動作を行わせるブースト制御を行う。
【0139】
図１４に、順方向動作時かつブースト制御時におけるスイッチング素子Ｑ１～Ｑ１２の制御タイミングの例を示す。なお、デッドタイムを考慮しなければ、スイッチング素子Ｑ２はスイッチング素子Ｑ１に対して１８０°の位相差となり、スイッチング素子Ｑ４はスイッチング素子Ｑ３に対して１８０°の位相差となり、スイッチング素子Ｑ６はスイッチング素子Ｑ５に対して１８０°の位相差となるため、スイッチング素子Ｑ２、Ｑ４、Ｑ６の制御タイミングの記載は省略している。
【0140】
制御部４ｂは、スイッチング素子Ｑ１～Ｑ６に対して、同一駆動周波数かつ同一オンデューティ（例えば、５０％）でオンオフさせ、スイッチング素子Ｑ１、Ｑ２とスイッチング素子Ｑ３、Ｑ４との位相差を１２０°に固定し、スイッチング素子Ｑ３、Ｑ４とスイッチング素子Ｑ５、Ｑ６との位相差を１２０°に固定し、スイッチング素子Ｑ５、Ｑ６とスイッチング素子Ｑ１、Ｑ２との位相差を１２０°に固定する。
【0141】
また、制御部４ｂは、スイッチング素子Ｑ７～Ｑ１２に対して、スイッチング素子Ｑ１～Ｑ６と同一駆動周波数、同一オンデューティかつ位相差θだけ位相シフトさせてオンオフさせる。図１４では、制御部４ｂは、スイッチング素子Ｑ７、Ｑ８のオンオフタイミングをスイッチング素子Ｑ１、Ｑ２のオンオフタイミングに対して位相差θだけ位相シフトさせ、スイッチング素子Ｑ９、Ｑ１０のオンオフタイミングをスイッチング素子Ｑ３、Ｑ４のオンオフタイミングに対して位相差θだけ位相シフトさせ、スイッチング素子Ｑ１１、Ｑ１２のオンオフタイミングをスイッチング素子Ｑ５、Ｑ６のオンオフタイミングに対して位相差θだけ位相シフトさせる。
【0142】
【0143】
図１５（Ａ）に示すモード１Ｂでは、モード開始時にスイッチング素子Ｑ４がオンしている状態でスイッチング素子Ｑ１がターンオンするので、１次側では第１相の共振回路（共振インダクタンスＬｒ１、共振キャパシタンスＣｒ１、トランスＴｒ１の励磁インダクタンス）による共振電流が流れる。２次側ではスイッチング素子Ｑ８、Ｑ１０がオンしているので、スイッチング素子Ｑ８、Ｑ１０により短絡回路が形成される。これにより、短絡回路には大きな短絡電流（ブースト電流）が流れ、１次側では共振インダクタンスＬｒ１に大きなエネルギーが蓄積される。
【0144】
図１５（Ｂ）に示すモード１では、モード開始時にスイッチング素子Ｑ８がターンオフしてスイッチング素子Ｑ７がターンオンするので、スイッチング素子Ｑ７、Ｑ１０、Ｑ１１による同期整流が行われ、共振インダクタンスＬｒ１に蓄積された大きなエネルギーが負荷電流として端子Ｔ３、Ｔ４に流れる。
【0145】
同様にモード３Ｂでは、２次側に形成された短絡回路に短絡電流（ブースト電流）が流れることにより、１次側の共振インダクタンスＬｒ２に大きなエネルギーが蓄積される。モード３では、２次側で同期整流が行われ、共振インダクタンスＬｒ２に蓄積された大きなエネルギーが負荷電流として端子Ｔ３、Ｔ４に流れる。
【0146】
同様にモード５Ｂでは、２次側に形成された短絡回路に短絡電流（ブースト電流）が流れることにより、１次側の共振インダクタンスＬｒ３に大きなエネルギーが蓄積される。モード５では、２次側で同期整流が行われ、共振インダクタンスＬｒ３に蓄積された大きなエネルギーが負荷電流として端子Ｔ３、Ｔ４に流れる。
【0147】
ＬＬＣ方式ＤＣ／ＤＣコンバータ１０Ｂでは、制御部４ｂが、ブースト制御時に、スイッチング素子Ｑ７、Ｑ８、スイッチング素子Ｑ９、Ｑ１０、スイッチング素子Ｑ１１、Ｑ１２のオンオフタイミングをそれぞれスイッチング素子Ｑ１、Ｑ２、スイッチング素子Ｑ３、Ｑ４、スイッチング素子Ｑ５、Ｑ６のオンオフタイミングに対して位相差θだけ位相シフトさせる位相シフト制御を行うことで、ブースト期間および同期整流期間を生じさせる。そして、ＬＬＣ方式ＤＣ／ＤＣコンバータ１０Ｂでは、ブースト期間に短絡回路を形成するブースト動作と、同期整流期間に負荷電流を出力する同期整流動作とが行われることで、ブースト制御時の昇圧動作が行われる。
【0148】
【0149】
よって、ＬＬＣ方式ＤＣ／ＤＣコンバータ１０Ｂでは、ブースト制御時であっても駆動周波数ｆｓの低減に合わせてブーストパルス幅Ｔｂが増加するように変化させるので、駆動周波数ｆｓのみで制御を行うことができる。また、ブースト制御時であっても出力の増加に伴って駆動周波数ｆｓを減少させるので、駆動周波数ｆｓの減少に伴うＬＬＣ方式の出力特性により出力が上昇する。このため、ブースト制御時の駆動周波数を固定してブーストパルス幅のみで出力を制御する従来のＬＬＣ方式ＤＣ／ＤＣコンバータに比べて、ＬＬＣ方式ＤＣ／ＤＣコンバータ１０Ｂは、ブースト電流を抑制することができる。
【0150】
［その他の変形例］
本発明に係るＬＬＣ方式ＤＣ／ＤＣコンバータは、トランス回路と、トランス回路の１次側に設けられた１次側スイッチング素子を含む１次側スイッチング回路と、トランス回路の２次側に設けられた２次側スイッチング素子を含む２次側スイッチング回路と、共振インダクタンスおよび共振キャパシタンスを含む共振回路と、を備える主回路部と、１次側スイッチング素子および２次側スイッチング素子のオンオフ制御を行うための制御信号を生成する制御部と、を備えるＬＬＣ方式ＤＣ／ＤＣコンバータであって、制御部は、主回路部に昇圧動作を行わせるブースト制御を行い、ブースト制御時の制御部は、主回路部に１次側スイッチング回路から２次側スイッチング回路への電力伝送を行わせる場合、２次側スイッチング素子をオンさせて２次側スイッチング回路に短絡回路を形成するとともに、駆動周波数の低減に合わせてブーストパルス幅が増加するように変化させるのであれば、適宜構成を変更することができる。
本発明に係るＬＬＣ方式ＤＣ／ＤＣコンバータは、トランス回路と、トランス回路の１次側に設けられた１次側スイッチング素子を含む１次側スイッチング回路と、トランス回路の２次側に設けられた２次側スイッチング素子を含む２次側スイッチング回路と、共振インダクタンスおよび共振キャパシタンスを含む共振回路と、を備える主回路部と、１次側スイッチング素子および２次側スイッチング素子のオンオフ制御を行うための制御信号を生成する制御部と、を備えるＬＬＣ方式ＤＣ／ＤＣコンバータであって、制御部は、主回路部に昇圧動作を行わせるブースト制御を行い、ブースト制御時の制御部は、主回路部に１次側スイッチング回路から２次側スイッチング回路への電力伝送を行わせる場合、２次側スイッチング素子をオンさせて２次側スイッチング回路に短絡回路を形成するとともに、駆動周波数の低減に合わせてブーストパルス幅が増加するように変化させるのであれば、適宜構成を変更することができる。
【0151】
例えば、１次側スイッチング回路および／または２次側スイッチング回路は、３相以上の多相ブリッジ回路で構成することができる。また、１次側スイッチング回路および／または２次側スイッチング回路を構成するハーフブリッジ回路、フルブリッジ回路および多相ブリッジ回路は、各アームが複数のスイッチング素子を含むマルチレベル（例えば、３レベル）の構成であってもよい。また、整流回路（例えば、２次側スイッチング回路）は、整流回路の上アームを構成するスイッチング素子をダイオードに置き換えたブリッジレス構成の整流回路（ブリッジレス整流回路またはブリッジレス回路とも言う）でもよい。
【0152】
ブースト制御時の整流回路の短絡方法についても、ブリッジ整流回路の２つまたはブリッジレス整流回路の１つのスイッチング素子をオンさせて短絡回路を形成することで、ブースト電流の導通損を低減させることができる。
【0153】
上記実施形態では、整流回路の制御タイミングを位相差θだけ位相シフトさせる位相シフト制御信号による位相差θの期間をブースト期間としているが、制御部は、整流回路のスイッチング素子をオンオフさせる制御信号において、ブースト期間を生じさせる（短絡回路を形成する）ためのパルス幅（オンデューティ）制御信号と、ブースト期間後に同期整流を行わせるためのパルス幅（オンデューティ）制御信号とを、別々に生成してもよく、ブースト期間後整流回路のスイッチング素子をオフさせて、ダイオードブリッジ整流としてもよい。また、制御部は、位相シフト後に同期整流電流を測定し、同期整流電流が正方向の電流から一定値以下または０になった場合に、同期整流を行うスイッチング素子をオフしてもよい。同期整流電流の測定は、各レグに流れる電流を測定してもよいし、各スイッチング素子の電圧を測定してもよく、その他の方法でもよい。
【符号の説明】
【0154】
１０、１０Ａ、１０Ｂ ＬＬＣ方式ＤＣ／ＤＣコンバータ
１、１ａ、１ｂ １次側スイッチング回路
２、２ａ、２ｂ 共振回路
３、３ａ、３ｂ ２次側スイッチング回路
４、４ａ、４ｂ 制御部
１、１ａ、１ｂ １次側スイッチング回路
２、２ａ、２ｂ 共振回路
３、３ａ、３ｂ ２次側スイッチング回路
４、４ａ、４ｂ 制御部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】