知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025005593
(43)【公開日】2025-01-17
(54)【発明の名称】増幅回路
(51)【国際特許分類】
H03F 1/02 20060101AFI20250109BHJP
H03F 3/24 20060101ALI20250109BHJP
H03F 3/68 20060101ALI20250109BHJP
【ＦＩ】
H03F1/02 188
H03F3/24
H03F3/68 220
【審査請求】未請求
【請求項の数】12
【出願形態】ＯＬ
(21)【出願番号】P 2023105818
(22)【出願日】2023-06-28
(71)【出願人】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】100189430
【弁理士】
【氏名又は名称】吉川 修一
(74)【代理人】
【識別番号】100190805
【弁理士】
【氏名又は名称】傍島 正朗
(72)【発明者】
【氏名】徳田 郁実
【テーマコード（参考）】
5J500
【Ｆターム（参考）】
5J500AA01
5J500AA21
5J500AA41
5J500AA62
5J500AA63
5J500AA65
5J500AC21
5J500AC36
5J500AF07
5J500AF08
5J500AF15
5J500AH06
5J500AH10
5J500AH25
5J500AH32
5J500AH33
5J500AH35
5J500AK16
5J500AK29
5J500AK44
5J500AS14
5J500AT01
5J500AT02
5J500CK06
5J500CK07
(57)【要約】
【課題】電力効率の改善および信号歪みの抑制を実現できるドハティ型の増幅回路を提供する。
【解決手段】増幅回路１０は、キャリアアンプ１１およびピークアンプ２１と、移相線路４２と、第１端子および第２端子に入力される高周波信号を合成して第３端子から出力する電力合成器と、抵抗素子またはキャパシタであるインピーダンス素子と、を備え、キャリアアンプ１１は信号入力端子１２０と第１端子との間に接続され、ピークアンプ２１は信号入力端子１２０と移相線路４２の一端との間に接続され、移相線路４２の他端は第２端子に接続され、信号出力端子１１０は第３端子に接続され、インピーダンス素子の一端は第２端子に接続され、インピーダンス素子の他端は信号出力端子１１０に接続される。
【選択図】図１
【解決手段】増幅回路１０は、キャリアアンプ１１およびピークアンプ２１と、移相線路４２と、第１端子および第２端子に入力される高周波信号を合成して第３端子から出力する電力合成器と、抵抗素子またはキャパシタであるインピーダンス素子と、を備え、キャリアアンプ１１は信号入力端子１２０と第１端子との間に接続され、ピークアンプ２１は信号入力端子１２０と移相線路４２の一端との間に接続され、移相線路４２の他端は第２端子に接続され、信号出力端子１１０は第３端子に接続され、インピーダンス素子の一端は第２端子に接続され、インピーダンス素子の他端は信号出力端子１１０に接続される。
【選択図】図１
【特許請求の範囲】
【請求項1】
入力端子および出力端子と、
キャリアアンプおよびピークアンプと、
第１移相回路と、
第１端子および第２端子に入力される高周波信号を合成して第３端子から出力する電力合成器と、
抵抗素子またはキャパシタであるインピーダンス素子と、を備え、
前記キャリアアンプは、前記入力端子と前記第１端子との間に接続され、
前記ピークアンプは、前記入力端子と前記第１移相回路の一端との間に接続され、
前記第１移相回路の他端は前記第２端子に接続され、
前記出力端子は前記第３端子に接続され、
前記インピーダンス素子の一端は前記第２端子に接続され、
前記インピーダンス素子の他端は前記出力端子に接続される、
増幅回路。
キャリアアンプおよびピークアンプと、
第１移相回路と、
第１端子および第２端子に入力される高周波信号を合成して第３端子から出力する電力合成器と、
抵抗素子またはキャパシタであるインピーダンス素子と、を備え、
前記キャリアアンプは、前記入力端子と前記第１端子との間に接続され、
前記ピークアンプは、前記入力端子と前記第１移相回路の一端との間に接続され、
前記第１移相回路の他端は前記第２端子に接続され、
前記出力端子は前記第３端子に接続され、
前記インピーダンス素子の一端は前記第２端子に接続され、
前記インピーダンス素子の他端は前記出力端子に接続される、
増幅回路。
【請求項2】
前記キャリアアンプおよび前記ピークアンプのそれぞれは、反転増幅器であり、
前記第１移相回路は、入力信号を９０°遅らせる移相線路である、
請求項１に記載の増幅回路。
前記第１移相回路は、入力信号を９０°遅らせる移相線路である、
請求項１に記載の増幅回路。
【請求項3】
前記電力合成器は、第１コイルおよび第２コイルを有するトランスであり、
前記第１コイルの一端は前記第１端子に接続され、
前記第１コイルの他端は前記第２端子に接続され、
前記第２コイルの一端は前記第３端子に接続され、
前記第２コイルの他端はグランドに接続される、
請求項１または２に記載の増幅回路。
前記第１コイルの一端は前記第１端子に接続され、
前記第１コイルの他端は前記第２端子に接続され、
前記第２コイルの一端は前記第３端子に接続され、
前記第２コイルの他端はグランドに接続される、
請求項１または２に記載の増幅回路。
【請求項4】
前記電力合成器は、第１コイルおよび第２コイルを有するトランスであり、
前記第１コイルの一端および前記第２コイルの一端は前記第１端子に接続され、
前記第１コイルの他端は前記第２端子に接続され、
前記第２コイルの他端は前記第３端子に接続される、
請求項１または２に記載の増幅回路。
前記第１コイルの一端および前記第２コイルの一端は前記第１端子に接続され、
前記第１コイルの他端は前記第２端子に接続され、
前記第２コイルの他端は前記第３端子に接続される、
請求項１または２に記載の増幅回路。
【請求項5】
入力端子および出力端子と、
キャリアアンプおよびピークアンプと、
第１移相回路と、
第１端子および第２端子に入力される高周波信号を合成して第３端子から出力する電力合成器と、
抵抗素子またはキャパシタであるインピーダンス素子と、を備え、
前記キャリアアンプは、前記入力端子と前記第１端子との間に接続され、
前記ピークアンプは、前記入力端子と前記第１移相回路の一端との間に接続され、
前記第１移相回路の他端は前記第２端子に接続され、
前記出力端子は前記第３端子に接続され、
前記インピーダンス素子の一端は前記第１端子に接続され、
前記インピーダンス素子の他端は前記出力端子に接続される、
増幅回路。
キャリアアンプおよびピークアンプと、
第１移相回路と、
第１端子および第２端子に入力される高周波信号を合成して第３端子から出力する電力合成器と、
抵抗素子またはキャパシタであるインピーダンス素子と、を備え、
前記キャリアアンプは、前記入力端子と前記第１端子との間に接続され、
前記ピークアンプは、前記入力端子と前記第１移相回路の一端との間に接続され、
前記第１移相回路の他端は前記第２端子に接続され、
前記出力端子は前記第３端子に接続され、
前記インピーダンス素子の一端は前記第１端子に接続され、
前記インピーダンス素子の他端は前記出力端子に接続される、
増幅回路。
【請求項6】
前記キャリアアンプおよび前記ピークアンプのそれぞれは、反転増幅器であり、
前記第１移相回路は、入力信号を９０°遅らせる移相線路である、
請求項５に記載の増幅回路。
前記第１移相回路は、入力信号を９０°遅らせる移相線路である、
請求項５に記載の増幅回路。
【請求項7】
前記電力合成器は、第１コイルおよび第２コイルを有するトランスであり、
前記第１コイルの一端および前記第２コイルの一端は前記第１端子に接続され、
前記第１コイルの他端は前記第２端子に接続され、
前記第２コイルの他端は前記第３端子に接続される、
請求項５または６に記載の増幅回路。
前記第１コイルの一端および前記第２コイルの一端は前記第１端子に接続され、
前記第１コイルの他端は前記第２端子に接続され、
前記第２コイルの他端は前記第３端子に接続される、
請求項５または６に記載の増幅回路。
【請求項8】
入力端子および出力端子と、
キャリアアンプおよびピークアンプと、
第１移相回路と、
第１端子および第２端子に入力される高周波信号を合成して第３端子から出力する電力合成器と、
抵抗素子またはキャパシタであるインピーダンス素子と、を備え、
前記キャリアアンプは、前記入力端子と前記第１端子との間に接続され、
前記ピークアンプは、前記入力端子と前記第１移相回路の一端との間に接続され、
前記第１移相回路の他端は前記第２端子に接続され、
前記出力端子は前記第３端子に接続され、
前記インピーダンス素子の一端は前記第２端子に接続され、
前記インピーダンス素子の他端は前記第１端子に接続される、
増幅回路。
キャリアアンプおよびピークアンプと、
第１移相回路と、
第１端子および第２端子に入力される高周波信号を合成して第３端子から出力する電力合成器と、
抵抗素子またはキャパシタであるインピーダンス素子と、を備え、
前記キャリアアンプは、前記入力端子と前記第１端子との間に接続され、
前記ピークアンプは、前記入力端子と前記第１移相回路の一端との間に接続され、
前記第１移相回路の他端は前記第２端子に接続され、
前記出力端子は前記第３端子に接続され、
前記インピーダンス素子の一端は前記第２端子に接続され、
前記インピーダンス素子の他端は前記第１端子に接続される、
増幅回路。
【請求項9】
前記キャリアアンプおよび前記ピークアンプのそれぞれは、反転増幅器であり、
前記第１移相回路は、入力信号を９０°遅らせる移相線路である、
請求項８に記載の増幅回路。
前記第１移相回路は、入力信号を９０°遅らせる移相線路である、
請求項８に記載の増幅回路。
【請求項10】
前記電力合成器は、第１コイルおよび第２コイルを有するトランスであり、
前記第１コイルの一端および前記第２コイルの一端は前記第１端子に接続され、
前記第１コイルの他端は前記第２端子に接続され、
前記第２コイルの他端は前記第３端子に接続される、
請求項８または９に記載の増幅回路。
前記第１コイルの一端および前記第２コイルの一端は前記第１端子に接続され、
前記第１コイルの他端は前記第２端子に接続され、
前記第２コイルの他端は前記第３端子に接続される、
請求項８または９に記載の増幅回路。
【請求項11】
さらに、
前記入力端子と前記キャリアアンプの入力端および前記ピークアンプの入力端との間に接続された電力分配器と、
前記入力端子と前記ピークアンプの入力端との間に接続された第２移相回路と、を備える、
請求項１、５および８のいずれか１項に記載の増幅回路。
前記入力端子と前記キャリアアンプの入力端および前記ピークアンプの入力端との間に接続された電力分配器と、
前記入力端子と前記ピークアンプの入力端との間に接続された第２移相回路と、を備える、
請求項１、５および８のいずれか１項に記載の増幅回路。
【請求項12】
前記第２移相回路は、入力信号を９０°遅らせる移相線路である、
請求項１１に記載の増幅回路。
請求項１１に記載の増幅回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、増幅回路に関する。
【背景技術】
【0002】
特許文献１には、キャリアアンプおよびピークアンプを備えたドハティ増幅回路が開示されている。ドハティ増幅回路では、入力信号の電力レベルが大きくなるとピークアンプが動作することでキャリアアンプの出力端の負荷インピーダンスが調整される。これにより、ドハティ増幅回路の効率や線形性が向上する。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１６－１２７５６８号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ドハティ増幅回路の場合、ピークアンプ動作時にはキャリアアンプおよびピークアンプの合成出力信号がキャリアアンプから出力される。しかしながら、キャリアアンプの出力端の負荷インピーダンスが理想的とならないことにより、ピークアンプの出力信号の一部がキャリアアンプの出力信号と合成されずに単独でドハティ増幅回路の出力端子へ漏れてしまう場合がある。これにより、ドハティ増幅回路の電力効率が劣化し、また、利得の線形性が悪化して信号歪みが発生する場合がある。
【0005】
本発明は、上記課題を解決するためになされたものであって、電力効率の改善および信号歪みの抑制を実現できるドハティ型の増幅回路を提供することを目的とする。
【課題を解決するための手段】
【0006】
上記目的を達成するために、本発明の一態様に係る増幅回路は、入力端子および出力端子と、キャリアアンプおよびピークアンプと、第１移相回路と、第１端子および第２端子に入力される高周波信号を合成して第３端子から出力する電力合成器と、抵抗素子またはキャパシタであるインピーダンス素子と、を備え、キャリアアンプは、入力端子と第１端子との間に接続され、ピークアンプは、入力端子と第１移相回路の一端との間に接続され、第１移相回路の他端は第２端子に接続され、出力端子は第３端子に接続され、インピーダンス素子の一端は第２端子に接続され、インピーダンス素子の他端は出力端子に接続される。
【0007】
また、本発明の一態様に係る増幅回路は、入力端子および出力端子と、キャリアアンプおよびピークアンプと、第１移相回路と、第１端子および第２端子に入力される高周波信号を合成して第３端子から出力する電力合成器と、抵抗素子またはキャパシタであるインピーダンス素子と、を備え、キャリアアンプは、入力端子と第１端子との間に接続され、ピークアンプは、入力端子と第１移相回路の一端との間に接続され、第１移相回路の他端は第２端子に接続され、出力端子は第３端子に接続され、インピーダンス素子の一端は第１端子に接続され、インピーダンス素子の他端は出力端子に接続される。
【0008】
また、本発明の一態様に係る増幅回路は、入力端子および出力端子と、キャリアアンプおよびピークアンプと、第１移相回路と、第１端子および第２端子に入力される高周波信号を合成して第３端子から出力する電力合成器と、抵抗素子またはキャパシタであるインピーダンス素子と、を備え、キャリアアンプは、入力端子と第１端子との間に接続され、ピークアンプは、入力端子と第１移相回路の一端との間に接続され、第１移相回路の他端は第２端子に接続され、出力端子は第３端子に接続され、インピーダンス素子の一端は第２端子に接続され、インピーダンス素子の他端は第１端子に接続される。
【発明の効果】
【0009】
本発明によれば、電力効率の改善および信号歪みの抑制を実現できるドハティ型の増幅回路を提供することが可能となる。
【図面の簡単な説明】
【0010】
【図1】実施例１に係る増幅回路、高周波回路および通信装置の回路構成図である。
【図2】比較例に係る増幅回路の回路構成図である。
【図3】実施例および比較例に係る増幅回路の利得および負荷インピーダンスの特性を模式的に示すグラフである。
【図4】実施例２に係る増幅回路の回路構成図である。
【図5】実施例３に係る増幅回路の回路構成図である。
【図6】実施例４に係る増幅回路の回路構成図である。
【図7】実施例５に係る増幅回路の回路構成図である。
【発明を実施するための形態】
【0011】
以下、本発明の実施の形態について詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態等は、一例であり、本発明を限定する主旨ではない。以下の実施例および変形例における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさまたは大きさの比は、必ずしも厳密ではない。各図において、実質的に同一の構成については同一の符号を付し、重複する説明は省略または簡略化する場合がある。
【0012】
また、以下において、平行および垂直等の要素間の関係性を示す用語、矩形状等の要素の形状を示す用語、ならびに、数値範囲は、厳格な意味のみを表すのではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する。
【0013】
本開示の回路構成において、「接続される」とは、接続端子および／または配線導体で直接接続される場合だけでなく、他の回路素子を介して電気的に接続される場合も含む。「ＡとＢとの間に接続される」とは、ＡおよびＢの間でＡおよびＢの両方に接続されることを意味し、ＡおよびＢを結ぶ経路に直列接続されることに加えて、当該経路とグランドとの間に並列接続（シャント接続）されることを含む。
【0014】
また、本開示において、「信号経路」とは、高周波信号が伝搬する配線、当該配線に直接接続された電極、および当該配線または当該電極に直接接続された端子等で構成された伝送線路であることを意味する。
【0015】
また、本開示の回路接続構成において、「部品（素子）Ａが経路Ｂに直列配置される」とは、部品（素子）Ａの信号入力端および信号出力端の双方が、経路Ｂを構成する配線、電極、または端子に接続されていることを意味する。また、「複数の経路が並列接続される」とは、複数の経路のそれぞれの一端同士が、同一の配線、電極、または端子に接続されていることを意味する。
【0016】
（実施の形態）
［１．増幅回路１０、高周波回路１および通信装置４の回路構成］
本実施の形態の実施例１に係る増幅回路１０、高周波回路１および通信装置４の回路構成について、図１を参照しながら説明する。図１は、実施例１に係る増幅回路１０、高周波回路１および通信装置４の回路構成図である。
［１．増幅回路１０、高周波回路１および通信装置４の回路構成］
本実施の形態の実施例１に係る増幅回路１０、高周波回路１および通信装置４の回路構成について、図１を参照しながら説明する。図１は、実施例１に係る増幅回路１０、高周波回路１および通信装置４の回路構成図である。
【0017】
［１．１ 通信装置４の回路構成］
まず、通信装置４の回路構成について説明する。図１に示すように、実施例１に係る通信装置４は、高周波回路１と、アンテナ２と、ＲＦ信号処理回路（ＲＦＩＣ）３と、を備える。
まず、通信装置４の回路構成について説明する。図１に示すように、実施例１に係る通信装置４は、高周波回路１と、アンテナ２と、ＲＦ信号処理回路（ＲＦＩＣ）３と、を備える。
【0018】
高周波回路１は、アンテナ２とＲＦＩＣ３との間で高周波信号を伝送する。高周波回路１の詳細な回路構成については後述する。
【0019】
アンテナ２は、高周波回路１のアンテナ接続端子１００に接続され、高周波回路１から出力された高周波信号を送信し、また、外部から高周波信号を受信して高周波回路１へ出力する。
【0020】
ＲＦＩＣ３は、高周波信号を処理する信号処理回路の一例であり、高周波回路１の信号入力端子１２０および信号出力端子１３０に接続される。具体的には、ＲＦＩＣ３は、高周波回路１の受信経路を介して入力された受信信号をダウンコンバート等により信号処理し、当該信号処理して生成された受信信号をベースバンド信号処理回路（ＢＢＩＣ、図示せず）へ出力する。また、ＲＦＩＣ３は、ＢＢＩＣから入力された送信信号をアップコンバート等により信号処理し、当該信号処理して生成された送信信号を、高周波回路１の送信経路に出力する。また、ＲＦＩＣ３は、高周波回路１が有する回路部品を制御する制御部を有する。なお、ＲＦＩＣ３の制御部としての機能の一部または全部は、ＲＦＩＣ３の外部に実装されてもよく、例えば、ＢＢＩＣまたは高周波回路１に実装されてもよい。
【0021】
また、ＲＦＩＣ３は、高周波回路１が有する各アンプに供給される電源電圧およびバイアス電圧（またはバイアス電流）を制御する制御部としての機能も有する。具体的には、ＲＦＩＣ３は、制御信号を高周波回路１に出力する。高周波回路１の各アンプには、上記制御信号により制御された電源電圧およびバイアス電圧（またはバイアス電流）が供給される。
【0022】
なお、本実施例に係る通信装置４において、アンテナ２は、必須の構成要素ではない。
【0023】
［１．２ 高周波回路１の回路構成］
次に、高周波回路１の回路構成について説明する。図１に示すように、高周波回路１は、増幅回路１０と、フィルタ６１および６２と、低雑音増幅器３１と、キャパシタ７１と、インダクタ７２と、アンテナ接続端子１００と、信号入力端子１２０と、信号出力端子１３０と、を備える。
次に、高周波回路１の回路構成について説明する。図１に示すように、高周波回路１は、増幅回路１０と、フィルタ６１および６２と、低雑音増幅器３１と、キャパシタ７１と、インダクタ７２と、アンテナ接続端子１００と、信号入力端子１２０と、信号出力端子１３０と、を備える。
【0024】
フィルタ６１は、信号出力端子１１０およびアンテナ接続端子１００の間に接続され、増幅回路１０で増幅された送信信号のうち、バンドＡの送信信号を通過させる。フィルタ６２は、低雑音増幅器３１およびアンテナ接続端子１００の間に接続され、アンテナ２で受信した受信信号のうち、バンドＡの受信帯域の信号を通過させる。
【0025】
なお、フィルタ６１および６２は、バンドＡの信号を送受信するデュプレクサを構成していてもよいし、時分割複信（ＴＤＤ：Time Division Duplex）方式で伝送する１つのフィルタであってもよい。フィルタ６１および６２がＴＤＤ用のフィルタである場合には、上記１つのフィルタの前段および後段の少なくとも一方に、送信および受信を切り替えるスイッチが配置される。
【0026】
低雑音増幅器３１は、フィルタ６２および信号出力端子１３０の間に接続され、バンドＡの受信信号を増幅してＲＦＩＣ３へ出力する。
【0027】
キャパシタ７１は、信号出力端子１１０とフィルタ６１との間に直列配置されたインピーダンス整合用の回路素子である。なお、キャパシタ７１は、信号出力端子１１０とフィルタ６１とを結ぶ経路とグランドとの間に接続（シャント配置）されてもよく、また無くてもよい。
【0028】
インダクタ７２は、フィルタ６１とアンテナ接続端子１００とを結ぶ経路とグランドとの間に接続（シャント配置）されたインピーダンス整合用の回路素子である。なお、インダクタ７２は、フィルタ６１とアンテナ接続端子１００との間に直列配置されてもよく、また無くてもよい。
【0029】
なお、高周波回路１は、バンドＡと異なるバンドＢの送信信号をアンテナ２へ伝送する送信回路、および、アンテナ２から受信されたバンドＢの受信信号を、ＲＦＩＣ３へ伝送する受信回路を備えていてもよい。さらに、高周波回路１は、３以上のバンドの高周波信号を送受信する回路を構成していてもよい。
【0030】
［１．３ 実施例１に係る増幅回路１０の回路構成］
次に、増幅回路１０の回路構成について、詳細に説明する。
次に、増幅回路１０の回路構成について、詳細に説明する。
【0031】
図１に示すように、増幅回路１０は、信号入力端子１２０および信号出力端子１１０と、キャリアアンプ１１と、ピークアンプ２１と、移相線路４１および４２と、分配器５０と、トランス８０と、抵抗素子７０と、を備える。
【0032】
信号入力端子１２０は、入力端子の一例であり、ＲＦＩＣ３に接続されている。信号出力端子１１０は、出力端子の一例であり、キャパシタ７１およびフィルタ６１を介してアンテナ接続端子１００に接続されている。なお、信号入力端子１２０、信号出力端子１１０およびアンテナ接続端子１００のそれぞれは、金属電極および金属バンプなどの金属導体であってもよく、また、金属配線上の一点であってもよい。
【0033】
キャリアアンプ１１は、キャリアアンプ１１に入力される高周波信号を増幅する。キャリアアンプ１１は、例えばキャリアアンプ１１に入力される信号の全ての電力レベルに対して増幅動作可能なＡ級（またはＡＢ級）増幅回路であり、特に、低出力領域および中出力領域において高効率な増幅動作が可能である。キャリアアンプ１１は、例えば、反転増幅器であり、入力信号の位相を反転させて出力する。キャリアアンプの入力端は分配器５０を介して信号入力端子１２０に接続され、出力端はトランス８０に接続される。
【0034】
ピークアンプ２１は、ピークアンプ２１に入力される高周波信号を増幅する。ピークアンプ２１は、例えばピークアンプ２１に入力される信号の電力レベルが高い領域で増幅動作可能なＣ級増幅回路である。ピークアンプ２１が有する増幅トランジスタには、例えば、キャリアアンプ１１が有する増幅トランジスタに印加されるバイアス電圧よりも小さいバイアス電圧が印加される。これによれば、ピークアンプ２１に入力される信号の電力レベルが高くなるほど、出力インピーダンスが低くなる。これにより、ピークアンプ２１は、高出力領域において低歪の増幅動作が可能である。ピークアンプ２１は、例えば、反転増幅器であり、入力信号の位相を反転させて出力する。ピークアンプ２１の入力端は移相線路４１に接続され、出力端は移相線路４２に接続される。
【0035】
キャリアアンプ１１およびピークアンプ２１のそれぞれは、増幅トランジスタを有する。上記増幅トランジスタは、例えば、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Heterojunction Bipolar Transistor）等のバイポーラトランジスタ、または、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）等の電界効果トランジスタである。
【0036】
移相線路４２は、第１移相回路の一例であり、例えば１／４波長伝送線路である。移相線路４２は、その一端から入力された高周波信号の位相を９０°（１／４波長）遅らせてその他端から出力する。なお、移相線路４２（第１移相回路）は、移相線路という形態を有していなくてもよく、例えば、ピークアンプ２１とトランス８０とを結ぶ経路に直列配置されたインダクタ素子、または、インダクタおよびキャパシタで構成されたローパスフィルタであってもよい。移相線路４２の一端は、ピークアンプ２１の出力端に接続され、他端はトランス８０に接続される。
【0037】
移相線路４１は、第２移相回路の一例であり、例えば１／４波長伝送線路である。移相線路４１は、その一端から入力された高周波信号の位相を９０°（１／４波長）遅らせてその他端から出力する。なお、移相線路４１（第２移相回路）は、移相線路という形態を有していなくてもよく、例えば、分配器５０とピークアンプ２１とを結ぶ経路に直列配置されたインダクタ素子、または、インダクタおよびキャパシタで構成されたローパスフィルタであってもよい。移相線路４１の一端は、分配器５０を介して信号入力端子１２０に接続され、他端はピークアンプ２１の入力端に接続される。
【0038】
なお、移相線路４１および４２のそれぞれは、入力されたバンドＡの高周波信号の位相を厳密に９０°遅らせることに限定されず、入力されたバンドＡの高周波信号の位相を（９０°±２０°）の範囲で遅らせる回路であればよい。
【0039】
トランス８０は、電力合成器の一例であり、第１端子、第２端子および第３端子（図１に図示せず）を有し、第１端子および第２端子に入力される高周波信号を合成して第３端子から出力する。トランス８０は、互いに電磁界結合するコイル８０１（第１コイル）および８０２（第２コイル）を有する。コイル８０１の一端は第１端子を介してキャリアアンプ１１の出力端に接続され、コイル８０１の他端は第２端子を介して移相線路４２の他端に接続される。コイル８０２の一端は第３端子を介して信号出力端子１１０に接続され、コイル８０２の他端はグランドに接続される。なお、コイル８０１の一端が第１端子であり、コイル８０１の他端が第２端子であり、コイル８０２の一端が第３端子であってもよい。
【0040】
分配器５０は、電力分配器の一例であり、信号入力端子１２０と、キャリアアンプ１１の入力端およびピークアンプ２１の入力端と、の間に接続される。分配器５０は、第４端子、第５端子および第６端子（図１に図示せず）を有し、第４端子に入力された高周波信号を、所定の分配比で電力分配し、当該電力分配された高周波信号の一方を第５端子から出力し、当該電力分配された高周波信号の他方を第６端子から出力する。第４端子は信号入力端子１２０に接続され、第５端子はキャリアアンプ１１の入力端に接続され、第６端子は移相線路４１の一端に接続される。
【0041】
抵抗素子７０は、第１抵抗素子の一例であり、また、インピーダンス素子の一例である。抵抗素子７０の一端はコイル８０１の他端（第２端子）に接続され、抵抗素子７０の他端は信号出力端子１１０に接続されている。抵抗素子７０は、第２端子、コイル８０１および８０２、ならびに信号出力端子１１０を結ぶ経路と異なるバイパス経路に直列配置されている。
【0042】
ここで、キャリアアンプおよびピークアンプを有するドハティ型の増幅回路の動作について、比較例に係る増幅回路５００を参照して説明する。
【0043】
ドハティ型の増幅回路とは、複数の増幅器をキャリアアンプおよびピークアンプとして用いることで高効率を実現する増幅回路である。キャリアアンプとは、ドハティ型の増幅回路において、高周波信号（入力）の電力が低くても高くても動作する増幅器を意味する。ピークアンプとは、ドハティ型の増幅回路において、高周波信号（入力）の電力が高い場合に主として動作する増幅器を意味する。したがって、高周波信号の入力電力が低い場合は、高周波信号は主としてキャリアアンプで増幅され、高周波信号の入力電力が高い場合には、高周波信号はキャリアアンプおよびピークアンプで増幅され合成される。このような動作により、ドハティ型の増幅回路では、低出力電力領域においてキャリアアンプからみた負荷インピーダンスが増大し、低出力電力における効率が向上する。また、高出力電力領域においてキャリアアンプからみた負荷インピーダンスが低下し、高出力電力における線形性が向上する。
【0044】
図２は、比較例に係る増幅回路５００の回路構成図である。同図に示された増幅回路５００は、信号入力端子１２０および信号出力端子１１０と、キャリアアンプ１１と、ピークアンプ２１と、移相線路４１および４３と、分配器５０と、を備える。比較例に係る増幅回路５００は、実施例１に係る増幅回路１０と比較して、移相線路４２に代わって移相線路４３が付加されている点、および、トランス８０が配置されていない点が、構成として異なる。
【0045】
まず、キャリアアンプ１１およびピークアンプ２１が動作（ＯＮ）している場合（大信号入力時）のキャリアアンプ１１の負荷インピーダンスは、移相線路４３によりインピーダンス変換され、キャリアアンプ１１が動作（ＯＮ）し、ピークアンプ２１が動作していない（ＯＦＦ）場合（小信号入力時）のキャリアアンプ１１の負荷インピーダンスと比較して小さくなる。よって、大信号入力時には、キャリアアンプ１１およびピークアンプ２１が動作することで大電力信号を出力することができる。
【0046】
次に、キャリアアンプ１１が動作（ＯＮ）し、ピークアンプ２１が動作していない（ＯＦＦ）場合（小信号入力時）、ピークアンプ２１の負荷インピーダンスはオープン状態となり、大信号入力時に対して小信号入力時には、キャリアアンプ１１の負荷インピーダンスは高くなる。よって、小信号入力時には、キャリアアンプ１１の負荷インピーダンスが高くなることで、増幅回路５００は高効率動作することが可能となる。
【0047】
しかしながら、キャリアアンプ１１とピークアンプ２１とが動作しているとき（大信号入力時）、キャリアアンプ１１は有限のインピーダンスを有し、理想的なインピーダンスを有さないため、ピークアンプ２１の出力信号の一部がキャリアアンプ１１の出力信号と合成されずに、単独で信号出力端子１１０へ漏れてしまう場合がある。これにより、増幅回路５００の電力効率が劣化し、また、利得の線形性が悪化して信号歪みが発生する場合がある。
【0048】
これに対して、本実施例に係る増幅回路１０では、抵抗素子７０が設けられたバイパス経路により、ピークアンプ２１からトランス８０を経由して信号出力端子１１０に漏洩する信号を、上記バイパス経路を伝送する信号により相殺することで、ピークアンプ２１の動作による出力信号の歪みを抑制することができる。
【0049】
以下、本実施例に係る増幅回路１０の回路状態について、図１を参照して具体的に説明する。
【0050】
図１に示すように、まず、信号入力端子１２０から高周波主信号が入力される。ここで、信号入力端子１２０と分配器５０とを結ぶ経路上のノードｎ１において、高周波主信号の位相が０°であるとする。高周波主信号が分配器５０で電力分配され、キャリアアンプ１１側にキャリア主信号として出力され、ピークアンプ２１側にピーク信号およびピーク補助信号として出力されたとする。分配器５０とキャリアアンプ１１とを結ぶ経路上のノードｎ２において、キャリア主信号の位相は変化せず０°となる。一方、移相線路４１とピークアンプ２１とを結ぶ経路上のノードｎ４において、ピーク信号およびピーク補助信号の位相は移相線路４１により９０°遅れて－９０°となる。
【0051】
次に、キャリア主信号の位相は、キャリアアンプ１１で反転し、キャリアアンプ１１の出力端とコイル８０１とを結ぶ経路上のノードｎ３において、－１８０°となる。一方、ピーク信号およびピーク補助信号の位相は、ピークアンプ２１で反転し、ピークアンプ２１の出力端のノードｎ５において－２７０°となり、コイル８０１の他端のノードｎ６において、移相線路４２により９０°遅れて０°となる。
【0052】
次に、ピークアンプ２１で増幅される信号は、コイル８０１の他端でピーク信号およびピーク補助信号に分岐される。ピーク信号は、コイル８０１および８０２を経由してコイル８０２と信号出力端子１１０とを結ぶ経路上のノードｎ７に到達する。ピーク補助信号は、抵抗素子７０を経由してノードｎ７に到達する。ここで、ピーク信号は、コイル８０１の他端からコイル８０２の一端へと伝送されるので、ピーク信号の位相は反転し、ノードｎ７において－１８０°となる。一方、ピーク補助信号は、抵抗素子７０を通過し、位相シフトしないので、ノードｎ７において０°となる。つまり、ノードｎ７では、ピーク信号およびピーク補助信号の位相が逆相関係となるため、ピーク信号とピーク補助信号とはノードｎ７において略相殺される。
【0053】
なお、抵抗素子７０の抵抗値は、ノードｎ７においてピーク信号とピーク補助信号との振幅が略等しくなるよう決定される。
【0054】
これによれば、ピークアンプ２１の出力信号の一部が単独で信号出力端子１１０へ漏れてしまうことを抑制できる。
【0055】
図３は、実施例１および比較例に係る増幅回路の利得および負荷インピーダンスの特性を模式的に示すグラフである。同図の上段には、増幅回路の出力電力に対するキャリアアンプ１１およびピークアンプ２１の利得が示されており、同図の下段には、キャリアアンプ１１の出力端における負荷インピーダンスが示されている。
【0056】
図３に示すように、増幅回路の出力電力が高い領域ではピークアンプ２１がオン状態となる。これとともに、キャリアアンプ１１の負荷インピーダンスは低下し、キャリアアンプ１１は大電力信号を出力することができる。
【0057】
また、比較例に係る増幅回路５００では、ピークアンプ２１の出力信号が、単独で信号出力端子１１０へ漏洩するため、増幅回路５００としての利得が、出力電力の増加とともに上昇してしまう。よって、利得の線形性が悪化して信号歪みが大きくなる。
【0058】
これに対して、本実施例に係る増幅回路１０によれば、ピークアンプ２１の出力信号が単独で信号出力端子１１０へ漏れてしまうことを抑制できるので、増幅回路１０としての利得はキャリアアンプ１１の利得と略等しくなり、利得を一定に維持することができるので、信号歪みを抑制できる。
【0059】
［１．４ 実施例２に係る増幅回路１０Ａの回路構成］
次に、実施例２に係る増幅回路１０Ａの回路構成について、詳細に説明する。図４は、実施例２に係る増幅回路１０Ａの回路構成図である。同図に示すように、増幅回路１０Ａは、信号入力端子１２０および信号出力端子１１０と、キャリアアンプ１１と、ピークアンプ２１と、移相線路４１および４２と、分配器５０と、トランス８１と、抵抗素子７３と、を備える。本実施例に係る増幅回路１０Ａは、実施例１に係る増幅回路１０と比較して、トランス８１の構成が異なる。以下、本実施例に係る増幅回路１０Ａについて、実施例１に係る増幅回路１０と同じ構成については説明を省略し、異なる構成を中心に説明する。
次に、実施例２に係る増幅回路１０Ａの回路構成について、詳細に説明する。図４は、実施例２に係る増幅回路１０Ａの回路構成図である。同図に示すように、増幅回路１０Ａは、信号入力端子１２０および信号出力端子１１０と、キャリアアンプ１１と、ピークアンプ２１と、移相線路４１および４２と、分配器５０と、トランス８１と、抵抗素子７３と、を備える。本実施例に係る増幅回路１０Ａは、実施例１に係る増幅回路１０と比較して、トランス８１の構成が異なる。以下、本実施例に係る増幅回路１０Ａについて、実施例１に係る増幅回路１０と同じ構成については説明を省略し、異なる構成を中心に説明する。
【0060】
キャリアアンプ１１の入力端は分配器５０を介して信号入力端子１２０に接続され、出力端はトランス８１に接続される。ピークアンプ２１の入力端は移相線路４１に接続され、出力端は移相線路４２に接続される。
【0061】
移相線路４２は、第１移相回路の一例であり、例えば１／４波長伝送線路である。移相線路４２の一端は、ピークアンプ２１の出力端に接続され、他端はトランス８１に接続される。移相線路４１の一端は、分配器５０を介して信号入力端子１２０に接続され、他端はピークアンプ２１の入力端に接続される。
【0062】
トランス８１は、電力合成器の一例であり、第１端子、第２端子および第３端子（図４に図示せず）を有し、第１端子および第２端子に入力される高周波信号を合成して第３端子から出力する。トランス８１は、互いに電磁界結合するコイル８１１（第２コイル）および８１２（第１コイル）を有する。コイル８１１の一端およびコイル８１２の一端は第１端子を介してキャリアアンプ１１の出力端に接続される。コイル８１１の他端は第２端子を介して移相線路４２の他端に接続される。コイル８１２の一端は第３端子を介して信号出力端子１１０に接続される。なお、コイル８１１の一端およびコイル８１２の一端が第１端子であり、コイル８１２の他端が第２端子であり、コイル８１１の他端が第３端子であってもよい。
【0063】
なお、電力合成器は、トランス８１の代わりに、互いに電磁界結合する２本の伝送線路で構成された伝送線路トランスであってもよい。
【0064】
抵抗素子７３は、第１抵抗素子の一例であり、また、インピーダンス素子の一例である。抵抗素子７３の一端はコイル８１２の他端（第２端子）に接続され、抵抗素子７３の他端は信号出力端子１１０に接続されている。抵抗素子７３は、第２端子、コイル８１２および８１１、ならびに信号出力端子１１０を結ぶ経路と異なるバイパス経路に直列配置されている。
【0065】
本実施例に係る増幅回路１０Ａでは、抵抗素子７３が設けられたバイパス経路により、ピークアンプ２１からトランス８１を経由して信号出力端子１１０に漏洩する信号を、上記バイパス経路を伝送する信号により相殺することで、ピークアンプ２１の動作による出力信号の歪みを抑制することができる。
【0066】
以下、本実施例に係る増幅回路１０Ａの回路状態について、図４を参照して具体的に説明する。
【0067】
図４に示すように、まず、信号入力端子１２０から高周波主信号が入力される。ここで、信号入力端子１２０と分配器５０とを結ぶ経路上のノードｎ１において、高周波主信号の位相が０°であるとする。高周波主信号が分配器５０で電力分配され、キャリアアンプ１１側にキャリア主信号として出力され、ピークアンプ２１側にピーク信号およびピーク補助信号として出力されたとする。分配器５０とキャリアアンプ１１とを結ぶ経路上のノードｎ２において、キャリア主信号の位相は変化せず０°となる。一方、移相線路４１とピークアンプ２１とを結ぶ経路上のノードｎ４において、ピーク信号およびピーク補助信号の位相は移相線路４１により９０°遅れて－９０°となる。
【0068】
次に、キャリア主信号の位相は、キャリアアンプ１１で反転し、キャリアアンプ１１の出力端とコイル８１１とを結ぶ経路上のノードｎ３において、－１８０°となる。一方、ピーク信号およびピーク補助信号の位相は、ピークアンプ２１で反転し、ピークアンプ２１の出力端のノードｎ５において－２７０°となり、コイル８１２の他端のノードｎ６において、移相線路４２により９０°遅れて０°となる。
【0069】
次に、ピークアンプ２１で増幅される信号は、コイル８１２の他端でピーク信号およびピーク補助信号に分岐される。ピーク信号は、コイル８１２および８１１を経由してコイル８１１と信号出力端子１１０とを結ぶ経路上のノードｎ７に到達する。ピーク補助信号は、抵抗素子７３を経由してノードｎ７に到達する。ここで、ピーク信号は、コイル８１２の他端からコイル８１１の他端へと伝送されるのでピーク信号の位相は反転し、ノードｎ７において－１８０°となる。一方、ピーク補助信号は、抵抗素子７３を通過し、位相シフトしないので、ノードｎ７において０°となる。つまり、ノードｎ７では、ピーク信号およびピーク補助信号の位相が逆相関係となるため、ピーク信号とピーク補助信号とはノードｎ７において略相殺される。
【0070】
なお、抵抗素子７３の抵抗値は、ノードｎ７においてピーク信号とピーク補助信号との振幅が略等しくなるよう決定される。
【0071】
これによれば、ピークアンプ２１の出力信号の一部が単独で信号出力端子１１０へ漏れてしまうことを抑制できる。よって、電力効率が改善され、また、利得の線形性が向上して信号歪みが抑制された増幅回路１０Ａを提供できる。
【0072】
［１．５ 実施例３に係る増幅回路１０Ｂの回路構成］
次に、実施例３に係る増幅回路１０Ｂの回路構成について、詳細に説明する。図５は、実施例３に係る増幅回路１０Ｂの回路構成図である。同図に示すように、増幅回路１０Ｂは、信号入力端子１２０および信号出力端子１１０と、キャリアアンプ１１と、ピークアンプ２１と、移相線路４１および４２と、分配器５０と、トランス８１と、抵抗素子７４と、を備える。本実施例に係る増幅回路１０Ｂは、実施例２に係る増幅回路１０Ａと比較して、抵抗素子７４の接続構成が異なる。以下、本実施例に係る増幅回路１０Ｂについて、実施例２に係る増幅回路１０Ａと同じ構成については説明を省略し、異なる構成を中心に説明する。
次に、実施例３に係る増幅回路１０Ｂの回路構成について、詳細に説明する。図５は、実施例３に係る増幅回路１０Ｂの回路構成図である。同図に示すように、増幅回路１０Ｂは、信号入力端子１２０および信号出力端子１１０と、キャリアアンプ１１と、ピークアンプ２１と、移相線路４１および４２と、分配器５０と、トランス８１と、抵抗素子７４と、を備える。本実施例に係る増幅回路１０Ｂは、実施例２に係る増幅回路１０Ａと比較して、抵抗素子７４の接続構成が異なる。以下、本実施例に係る増幅回路１０Ｂについて、実施例２に係る増幅回路１０Ａと同じ構成については説明を省略し、異なる構成を中心に説明する。
【0073】
抵抗素子７４は、第１抵抗素子の一例であり、また、インピーダンス素子の一例である。抵抗素子７４の一端はコイル８１１の一端およびコイル８１２の一端（第１端子）に接続され、抵抗素子７４の他端は信号出力端子１１０に接続されている。抵抗素子７４は、コイル８１１と並列接続されている。
【0074】
本実施例に係る増幅回路１０Ｂでは、抵抗素子７４が設けられたバイパス経路により、ピークアンプ２１からコイル８１２および８１１を経由して信号出力端子１１０に漏洩する信号を、上記バイパス経路を伝送する信号により相殺することで、ピークアンプ２１の動作による出力信号の歪みを抑制することができる。
【0075】
以下、本実施例に係る増幅回路１０Ｂの回路状態について、図５を参照して具体的に説明する。
【0076】
図５に示すように、まず、信号入力端子１２０から高周波主信号が入力される。ここで、信号入力端子１２０と分配器５０とを結ぶ経路上のノードｎ１において、高周波主信号の位相が０°であるとする。高周波主信号が分配器５０で電力分配され、キャリアアンプ１１側にキャリア主信号として出力され、ピークアンプ２１側にピーク信号およびピーク補助信号として出力されたとする。分配器５０とキャリアアンプ１１とを結ぶ経路上のノードｎ２において、キャリア主信号の位相は変化せず０°となる。一方、移相線路４１とピークアンプ２１とを結ぶ経路上のノードｎ４において、ピーク信号およびピーク補助信号の位相は移相線路４１により９０°遅れて－９０°となる。
【0077】
次に、キャリア主信号の位相は、キャリアアンプ１１で反転し、キャリアアンプ１１の出力端とコイル８１１とを結ぶ経路上のノードｎ３において、－１８０°となる。一方、ピーク信号およびピーク補助信号の位相は、ピークアンプ２１で反転し、ピークアンプ２１の出力端のノードｎ５において－２７０°となり、コイル８１２の他端のノードｎ６において、移相線路４２により９０°遅れて０°となる。
【0078】
次に、ピークアンプ２１で増幅される信号は、コイル８１２の一端とコイル８１１の一端との接続点でピーク信号およびピーク補助信号に分岐される。ピーク信号は、コイル８１２および８１１を経由してコイル８１１と信号出力端子１１０とを結ぶ経路上のノードｎ７に到達する。ピーク補助信号は、コイル８１２および抵抗素子７４を経由してノードｎ７に到達する。ここで、ピーク信号は、互いに電磁界結合するコイル８１２および８１１を通過するので、ピーク信号の位相は反転し、ノードｎ７において－１８０°となる。一方、ピーク補助信号は、互いに電磁界結合しないコイル８１２および抵抗素子７４を通過し位相シフトしないので、ノードｎ７において０°となる。つまり、ノードｎ７では、ピーク信号およびピーク補助信号の位相が逆相関係となるため、ピーク信号とピーク補助信号とはノードｎ７において略相殺される。
【0079】
なお、抵抗素子７４の抵抗値は、ノードｎ７においてピーク信号とピーク補助信号との振幅が略等しくなるよう決定される。
【0080】
これによれば、ピークアンプ２１の出力信号の一部が単独で信号出力端子１１０へ漏れてしまうことを抑制できる。よって、電力効率が改善され、また、利得の線形性が向上して信号歪みが抑制された増幅回路１０Ｂを提供できる。
【0081】
なお、本実施例に係る増幅回路１０Ｂにおいて、抵抗素子７４に替えて、第１キャパシタが配置されてもよい。第１キャパシタは、インピーダンス素子の一例であり、第１キャパシタの一端はコイル８１１の一端およびコイル８１２の一端（第１端子）に接続され、第１キャパシタの他端は信号出力端子１１０に接続される。第１キャパシタは、コイル８１１と並列接続される。
【0082】
これによれば、ピークアンプ２１の出力信号の一部が単独で信号出力端子１１０へ漏れてしまうことを抑制できる。よって、電力効率が改善され、また、利得の線形性が向上して信号歪みが抑制された増幅回路１０Ｂを提供できる。
【0083】
［１．６ 実施例４に係る増幅回路１０Ｃの回路構成］
次に、実施例４に係る増幅回路１０Ｃの回路構成について、詳細に説明する。図６は、実施例４に係る増幅回路１０Ｃの回路構成図である。同図に示すように、増幅回路１０Ｃは、信号入力端子１２０および信号出力端子１１０と、キャリアアンプ１１と、ピークアンプ２１と、移相線路４１および４２と、分配器５０と、トランス８１と、抵抗素子７５と、を備える。本実施例に係る増幅回路１０Ｃは、実施例２に係る増幅回路１０Ａと比較して、抵抗素子７５の接続構成が異なる。以下、本実施例に係る増幅回路１０Ｃについて、実施例２に係る増幅回路１０Ａと同じ構成については説明を省略し、異なる構成を中心に説明する。
次に、実施例４に係る増幅回路１０Ｃの回路構成について、詳細に説明する。図６は、実施例４に係る増幅回路１０Ｃの回路構成図である。同図に示すように、増幅回路１０Ｃは、信号入力端子１２０および信号出力端子１１０と、キャリアアンプ１１と、ピークアンプ２１と、移相線路４１および４２と、分配器５０と、トランス８１と、抵抗素子７５と、を備える。本実施例に係る増幅回路１０Ｃは、実施例２に係る増幅回路１０Ａと比較して、抵抗素子７５の接続構成が異なる。以下、本実施例に係る増幅回路１０Ｃについて、実施例２に係る増幅回路１０Ａと同じ構成については説明を省略し、異なる構成を中心に説明する。
【0084】
抵抗素子７５は、第１抵抗素子の一例であり、また、インピーダンス素子の一例である。抵抗素子７５の一端はコイル８１２の他端（第２端子）に接続され、抵抗素子７５の他端はコイル８１１の一端およびコイル８１２の一端（第１端子）に接続されている。抵抗素子７５は、コイル８１２と並列接続されている。
【0085】
本実施例に係る増幅回路１０Ｃでは、抵抗素子７５が設けられたバイパス経路により、ピークアンプ２１からコイル８１２および８１１を経由して信号出力端子１１０に漏洩する信号を、上記バイパス経路を伝送する信号により相殺することで、ピークアンプ２１の動作による出力信号の歪みを抑制することができる。
【0086】
以下、本実施例に係る増幅回路１０Ｃの回路状態について、図６を参照して具体的に説明する。
【0087】
図６に示すように、まず、信号入力端子１２０から高周波主信号が入力される。ここで、信号入力端子１２０と分配器５０とを結ぶ経路上のノードｎ１において、高周波主信号の位相が０°であるとする。高周波主信号が分配器５０で電力分配され、キャリアアンプ１１側にキャリア主信号として出力され、ピークアンプ２１側にピーク信号およびピーク補助信号として出力されたとする。分配器５０とキャリアアンプ１１とを結ぶ経路上のノードｎ２において、キャリア主信号の位相は変化せず０°となる。一方、移相線路４１とピークアンプ２１とを結ぶ経路上のノードｎ４において、ピーク信号およびピーク補助信号の位相は移相線路４１により９０°遅れて－９０°となる。
【0088】
次に、キャリア主信号の位相は、キャリアアンプ１１で反転し、キャリアアンプ１１の出力端とコイル８１１とを結ぶ経路上のノードｎ３において、－１８０°となる。一方、ピーク信号およびピーク補助信号の位相は、ピークアンプ２１で反転し、ピークアンプ２１の出力端のノードｎ５において－２７０°となり、コイル８１２の他端のノードｎ６において、移相線路４２により９０°遅れて０°となる。
【0089】
次に、ピークアンプ２１で増幅される信号は、ノードｎ６でピーク信号およびピーク補助信号に分岐される。ピーク信号は、コイル８１２および８１１を経由してコイル８１１と信号出力端子１１０とを結ぶ経路上のノードｎ７に到達する。ピーク補助信号は、抵抗素子７５およびコイル８１１を経由してノードｎ７に到達する。ここで、ピーク信号は、互いに電磁界結合するコイル８１２およびコイル８１１を通過するのでピーク信号の位相は反転し、ノードｎ７において－１８０°となる。一方、ピーク補助信号は、互いに電磁界結合しないコイル８１２および抵抗素子７５を通過し位相シフトしないので、ノードｎ７において０°となる。つまり、ノードｎ７では、ピーク信号およびピーク補助信号の位相が逆相関係となるため、ピーク信号とピーク補助信号とはノードｎ７において略相殺される。
【0090】
なお、抵抗素子７５の抵抗値は、ノードｎ７においてピーク信号とピーク補助信号との振幅が略等しくなるよう決定される。
【0091】
これによれば、ピークアンプ２１の出力信号の一部が単独で信号出力端子１１０へ漏れてしまうことを抑制できる。よって、電力効率が改善され、また、利得の線形性が向上して信号歪みが抑制された増幅回路１０Ｃを提供できる。
【0092】
なお、本実施例に係る増幅回路１０Ｃにおいて、抵抗素子７５に替えて、第１キャパシタが配置されてもよい。第１キャパシタは、インピーダンス素子の一例であり、第１キャパシタの一端はコイル８１２の他端（第２端子）に接続され、第１キャパシタの他端はコイル８１１の一端およびコイル８１２の一端（第１端子）に接続される。第１キャパシタは、コイル８１２と並列接続される。
【0093】
これによれば、ピークアンプ２１の出力信号の一部が単独で信号出力端子１１０へ漏れてしまうことを抑制できる。よって、電力効率が改善され、また、利得の線形性が向上して信号歪みが抑制された増幅回路１０Ｃを提供できる。
【0094】
［１．７ 実施例５に係る増幅回路１０Ｄの回路構成］
次に、実施例５に係る増幅回路１０Ｄの回路構成について、詳細に説明する。図７は、実施例５に係る増幅回路１０Ｄの回路構成図である。同図に示すように、増幅回路１０Ｄは、信号入力端子１２０および信号出力端子１１０と、キャリアアンプ１１と、ピークアンプ２１と、移相線路４１および４２と、分配器５０と、トランス８１と、キャパシタ７６と、を備える。本実施例に係る増幅回路１０Ｄは、実施例２に係る増幅回路１０Ａと比較して、抵抗素子７３がキャパシタ７６に置き替えられたことのみが異なる。以下、本実施例に係る増幅回路１０Ｄについて、実施例２に係る増幅回路１０Ａと同じ構成については説明を省略し、異なる構成を中心に説明する。
次に、実施例５に係る増幅回路１０Ｄの回路構成について、詳細に説明する。図７は、実施例５に係る増幅回路１０Ｄの回路構成図である。同図に示すように、増幅回路１０Ｄは、信号入力端子１２０および信号出力端子１１０と、キャリアアンプ１１と、ピークアンプ２１と、移相線路４１および４２と、分配器５０と、トランス８１と、キャパシタ７６と、を備える。本実施例に係る増幅回路１０Ｄは、実施例２に係る増幅回路１０Ａと比較して、抵抗素子７３がキャパシタ７６に置き替えられたことのみが異なる。以下、本実施例に係る増幅回路１０Ｄについて、実施例２に係る増幅回路１０Ａと同じ構成については説明を省略し、異なる構成を中心に説明する。
【0095】
キャパシタ７６は、第１キャパシタの一例であり、また、インピーダンス素子の一例である。キャパシタ７６の一端はコイル８１２の他端（第２端子）に接続され、キャパシタ７６の他端は信号出力端子１１０に接続されている。キャパシタ７６は、第２端子、コイル８１２および８１１、ならびに信号出力端子１１０を結ぶ経路と異なるバイパス経路に直列配置されている。
【0096】
本実施例に係る増幅回路１０Ｄでは、キャパシタ７６が設けられたバイパス経路により、ピークアンプ２１からトランス８１を経由して信号出力端子１１０に漏洩する信号を、上記バイパス経路を伝送する信号により相殺することで、ピークアンプ２１の動作による出力信号の歪みを抑制することができる。
【0097】
以下、本実施例に係る増幅回路１０Ｄの回路状態について、図７を参照して具体的に説明する。
【0098】
図７に示すように、ピークアンプ２１で増幅される信号は、コイル８１２の他端でピーク信号およびピーク補助信号に分岐される。ピーク信号は、コイル８１２および８１１を経由してコイル８１１と信号出力端子１１０とを結ぶ経路上のノードｎ７に到達する。ピーク補助信号は、キャパシタ７６を経由してノードｎ７に到達する。ここで、ピーク信号は、コイル８１２の他端からコイル８１１の他端へと伝送されるのでピーク信号の位相は反転し、ノードｎ７において－１８０°となる。一方、ピーク補助信号は、キャパシタ７６を通過し位相シフトしないので、ノードｎ７において０°となる。つまり、ノードｎ７では、ピーク信号およびピーク補助信号の位相が逆相関係となるため、ピーク信号とピーク補助信号とはノードｎ７において略相殺される。
【0099】
なお、キャパシタ７６の容量値は、ノードｎ７においてピーク信号とピーク補助信号との振幅が略等しくなるよう決定される。
【0100】
これによれば、ピークアンプ２１の出力信号の一部が単独で信号出力端子１１０へ漏れてしまうことを抑制できる。よって、電力効率が改善され、また、利得の線形性が向上して信号歪みが抑制された増幅回路１０Ｄを提供できる。
【0101】
［２．効果など］
以上のように、実施例１に係る増幅回路１０、実施例２に係る増幅回路１０Ａおよび実施例５に係る増幅回路１０Ｄは、信号入力端子１２０および信号出力端子１１０と、キャリアアンプ１１およびピークアンプ２１と、移相線路４２と、第１端子および第２端子に入力される高周波信号を合成して第３端子から出力する電力合成器と、抵抗素子またはキャパシタであるインピーダンス素子と、を備え、キャリアアンプ１１は信号入力端子１２０と第１端子との間に接続され、ピークアンプ２１は信号入力端子１２０と移相線路４２の一端との間に接続され、移相線路４２の他端は第２端子に接続され、信号出力端子１１０は第３端子に接続され、インピーダンス素子の一端は第２端子に接続され、インピーダンス素子の他端は信号出力端子１１０に接続される。
以上のように、実施例１に係る増幅回路１０、実施例２に係る増幅回路１０Ａおよび実施例５に係る増幅回路１０Ｄは、信号入力端子１２０および信号出力端子１１０と、キャリアアンプ１１およびピークアンプ２１と、移相線路４２と、第１端子および第２端子に入力される高周波信号を合成して第３端子から出力する電力合成器と、抵抗素子またはキャパシタであるインピーダンス素子と、を備え、キャリアアンプ１１は信号入力端子１２０と第１端子との間に接続され、ピークアンプ２１は信号入力端子１２０と移相線路４２の一端との間に接続され、移相線路４２の他端は第２端子に接続され、信号出力端子１１０は第３端子に接続され、インピーダンス素子の一端は第２端子に接続され、インピーダンス素子の他端は信号出力端子１１０に接続される。
【0102】
これによれば、インピーダンス素子が設けられたバイパス経路により、ピークアンプ２１から電力合成器を経由して信号出力端子１１０に漏洩する信号を、上記バイパス経路を伝送する信号により相殺することで、ピークアンプ２１の動作による出力信号の歪みを抑制することができる。よって、電力効率が改善され、また、利得の線形性が向上して信号歪みが抑制された増幅回路１０、１０Ａおよび１０Ｄを提供できる。
【0103】
また例えば、増幅回路１０、１０Ａおよび１０Ｄにおいて、キャリアアンプ１１およびピークアンプ２１のそれぞれは、反転増幅器であり、移相線路４２は、入力信号を９０°遅らせる移相線路である。
【0104】
これによれば、低出力電力領域における効率、および、高出力電力領域における線形性が向上したドハティ型の増幅回路１０、１０Ａおよび１０Ｄを提供できる。
【0105】
また例えば、増幅回路１０において、電力合成器は、コイル８０１および８０２を有するトランス８０であり、コイル８０１の一端は第１端子に接続され、コイル８０１の他端は第２端子に接続され、コイル８０２の一端は第３端子に接続され、コイル８０２の他端はグランドに接続される。
【0106】
これによれば、電力効率が改善され、また、信号歪みが抑制された増幅回路１０を提供できる。
【0107】
また例えば、増幅回路１０Ａおよび１０Ｄにおいて、電力合成器は、コイル８１１および８１２を有するトランス８１であり、コイル８１１の一端およびコイル８１２の一端は第１端子に接続され、コイル８１２の他端は第２端子に接続され、コイル８１１の他端は第３端子に接続される。
【0108】
これによれば、電力効率が改善され、また、信号歪みが抑制された増幅回路１０Ａおよび１０Ｄを提供できる。
【0109】
また、実施例３に係る増幅回路１０Ｂは、信号入力端子１２０および信号出力端子１１０と、キャリアアンプ１１およびピークアンプ２１と、移相線路４２と、第１端子および第２端子に入力される高周波信号を合成して第３端子から出力する電力合成器と、抵抗素子またはキャパシタであるインピーダンス素子と、を備え、キャリアアンプ１１は信号入力端子１２０と第１端子との間に接続され、ピークアンプ２１は信号入力端子１２０と移相線路４２の一端との間に接続され、移相線路４２の他端は第２端子に接続され、信号出力端子１１０は第３端子に接続され、インピーダンス素子の一端は第１端子に接続され、インピーダンス素子の他端は信号出力端子１１０に接続される。
【0110】
これによれば、インピーダンス素子が設けられたバイパス経路により、ピークアンプ２１から電力合成器を経由して信号出力端子１１０に漏洩する信号を、上記バイパス経路を伝送する信号により相殺することで、ピークアンプ２１の動作による出力信号の歪みを抑制することができる。よって、電力効率が改善され、また、利得の線形性が向上して信号歪みが抑制された増幅回路１０Ｂを提供できる。
【0111】
また例えば、増幅回路１０Ｂにおいて、キャリアアンプ１１およびピークアンプ２１のそれぞれは、反転増幅器であり、移相線路４２は、入力信号を９０°遅らせる移相線路である。
【0112】
これによれば、低出力電力領域における効率、および、高出力電力領域における線形性が向上したドハティ型の増幅回路１０Ｂを提供できる。
【0113】
また例えば、増幅回路１０Ｂにおいて、電力合成器は、コイル８１１および８１２を有するトランス８１であり、コイル８１１の一端およびコイル８１２の一端は第１端子に接続され、コイル８１２の他端は第２端子に接続され、コイル８１１の他端は第３端子に接続される。
【0114】
これによれば、電力効率が改善され、また、信号歪みが抑制された増幅回路１０Ｂを提供できる。
【0115】
また、実施例４に係る増幅回路１０Ｃは、信号入力端子１２０および信号出力端子１１０と、キャリアアンプ１１およびピークアンプ２１と、移相線路４２と、第１端子および第２端子に入力される高周波信号を合成して第３端子から出力する電力合成器と、抵抗素子またはキャパシタであるインピーダンス素子と、を備え、キャリアアンプ１１は信号入力端子１２０と第１端子との間に接続され、ピークアンプ２１は信号入力端子１２０と移相線路４２の一端との間に接続され、移相線路４２の他端は第２端子に接続され、信号出力端子１１０は第３端子に接続され、インピーダンス素子の一端は第２端子に接続され、インピーダンス素子の他端は第１端子に接続される。
【0116】
これによれば、インピーダンス素子が設けられたバイパス経路により、ピークアンプ２１から電力合成器を経由して信号出力端子１１０に漏洩する信号を、上記バイパス経路を伝送する信号により相殺することで、ピークアンプ２１の動作による出力信号の歪みを抑制することができる。よって、電力効率が改善され、また、利得の線形性が向上して信号歪みが抑制された増幅回路１０Ｃを提供できる。
【0117】
また例えば、増幅回路１０Ｃにおいて、キャリアアンプ１１およびピークアンプ２１のそれぞれは、反転増幅器であり、移相線路４２は、入力信号を９０°遅らせる移相線路である。
【0118】
これによれば、低出力電力領域における効率、および、高出力電力領域における線形性が向上したドハティ型の増幅回路１０Ｃを提供できる。
【0119】
また例えば、増幅回路１０Ｃにおいて、電力合成器は、コイル８１１および８１２を有するトランス８１であり、コイル８１１の一端およびコイル８１２の一端は第１端子に接続され、コイル８１２の他端は第２端子に接続され、コイル８１１の他端は第３端子に接続される。
【0120】
これによれば、電力効率が改善され、また、信号歪みが抑制された増幅回路１０Ｃを提供できる。
【0121】
また例えば、増幅回路１０、１０Ａ、１０Ｂ、１０Ｃおよび１０Ｄは、さらに、信号入力端子１２０とキャリアアンプ１１の入力端およびピークアンプ２１の入力端との間に接続された分配器５０と、信号入力端子１２０とピークアンプ２１の入力端との間に接続された移相線路４１と、を備える。
【0122】
これによれば、入力される高周波信号を、所定の位相差を有する２つの高周波信号に分配することが可能となる。
【0123】
また例えば、増幅回路１０、１０Ａ、１０Ｂ、１０Ｃおよび１０Ｄにおいて、移相線路４１は、入力信号を９０°遅らせる移相線路である。
【0124】
これによれば、入力される高周波信号を、９０°の位相差を有する２つの高周波信号に分配することが可能となる。
【0125】
（その他の実施の形態など）
以上、本発明の実施の形態に係る増幅回路について、実施例を挙げて説明したが、本発明に係る増幅回路は、上記実施例に限定されるものではない。上記実施例における任意の構成要素を組み合わせて実現される別の実施例や、上記実施例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、上記増幅回路を内蔵した各種機器も本発明に含まれる。
以上、本発明の実施の形態に係る増幅回路について、実施例を挙げて説明したが、本発明に係る増幅回路は、上記実施例に限定されるものではない。上記実施例における任意の構成要素を組み合わせて実現される別の実施例や、上記実施例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、上記増幅回路を内蔵した各種機器も本発明に含まれる。
【0126】
また例えば、上記実施例に係る増幅回路、高周波回路および通信装置において、図面に開示された各回路素子および信号経路を接続する経路の間に、別の回路素子および配線などが挿入されていてもよい。
【0127】
以下に、上記各実施例に基づいて説明した増幅回路の特徴を示す。
【0128】
＜１＞
入力端子および出力端子と、
キャリアアンプおよびピークアンプと、
第１移相回路と、
第１端子および第２端子に入力される高周波信号を合成して第３端子から出力する電力合成器と、
抵抗素子またはキャパシタであるインピーダンス素子と、を備え、
前記キャリアアンプは、前記入力端子と前記第１端子との間に接続され、
前記ピークアンプは、前記入力端子と前記第１移相回路の一端との間に接続され、
前記第１移相回路の他端は前記第２端子に接続され、
前記出力端子は前記第３端子に接続され、
前記インピーダンス素子の一端は前記第２端子に接続され、
前記インピーダンス素子の他端は前記出力端子に接続される、増幅回路。
入力端子および出力端子と、
キャリアアンプおよびピークアンプと、
第１移相回路と、
第１端子および第２端子に入力される高周波信号を合成して第３端子から出力する電力合成器と、
抵抗素子またはキャパシタであるインピーダンス素子と、を備え、
前記キャリアアンプは、前記入力端子と前記第１端子との間に接続され、
前記ピークアンプは、前記入力端子と前記第１移相回路の一端との間に接続され、
前記第１移相回路の他端は前記第２端子に接続され、
前記出力端子は前記第３端子に接続され、
前記インピーダンス素子の一端は前記第２端子に接続され、
前記インピーダンス素子の他端は前記出力端子に接続される、増幅回路。
【0129】
＜２＞
前記キャリアアンプおよび前記ピークアンプのそれぞれは、反転増幅器であり、
前記第１移相回路は、入力信号を９０°遅らせる移相線路である、＜１＞に記載の増幅回路。
前記キャリアアンプおよび前記ピークアンプのそれぞれは、反転増幅器であり、
前記第１移相回路は、入力信号を９０°遅らせる移相線路である、＜１＞に記載の増幅回路。
【0130】
＜３＞
前記電力合成器は、第１コイルおよび第２コイルを有するトランスであり、
前記第１コイルの一端は前記第１端子に接続され、
前記第１コイルの他端は前記第２端子に接続され、
前記第２コイルの一端は前記第３端子に接続され、
前記第２コイルの他端はグランドに接続される、＜１＞または＜２＞に記載の増幅回路。
前記電力合成器は、第１コイルおよび第２コイルを有するトランスであり、
前記第１コイルの一端は前記第１端子に接続され、
前記第１コイルの他端は前記第２端子に接続され、
前記第２コイルの一端は前記第３端子に接続され、
前記第２コイルの他端はグランドに接続される、＜１＞または＜２＞に記載の増幅回路。
【0131】
＜４＞
前記電力合成器は、第１コイルおよび第２コイルを有するトランスであり、
前記第１コイルの一端および前記第２コイルの一端は前記第１端子に接続され、
前記第１コイルの他端は前記第２端子に接続され、
前記第２コイルの他端は前記第３端子に接続される、＜１＞または＜２＞に記載の増幅回路。
前記電力合成器は、第１コイルおよび第２コイルを有するトランスであり、
前記第１コイルの一端および前記第２コイルの一端は前記第１端子に接続され、
前記第１コイルの他端は前記第２端子に接続され、
前記第２コイルの他端は前記第３端子に接続される、＜１＞または＜２＞に記載の増幅回路。
【0132】
＜５＞
入力端子および出力端子と、
キャリアアンプおよびピークアンプと、
第１移相回路と、
第１端子および第２端子に入力される高周波信号を合成して第３端子から出力する電力合成器と、
抵抗素子またはキャパシタであるインピーダンス素子と、を備え、
前記キャリアアンプは、前記入力端子と前記第１端子との間に接続され、
前記ピークアンプは、前記入力端子と前記第１移相回路の一端との間に接続され、
前記第１移相回路の他端は前記第２端子に接続され、
前記出力端子は前記第３端子に接続され、
前記インピーダンス素子の一端は前記第１端子に接続され、
前記インピーダンス素子の他端は前記出力端子に接続される、増幅回路。
入力端子および出力端子と、
キャリアアンプおよびピークアンプと、
第１移相回路と、
第１端子および第２端子に入力される高周波信号を合成して第３端子から出力する電力合成器と、
抵抗素子またはキャパシタであるインピーダンス素子と、を備え、
前記キャリアアンプは、前記入力端子と前記第１端子との間に接続され、
前記ピークアンプは、前記入力端子と前記第１移相回路の一端との間に接続され、
前記第１移相回路の他端は前記第２端子に接続され、
前記出力端子は前記第３端子に接続され、
前記インピーダンス素子の一端は前記第１端子に接続され、
前記インピーダンス素子の他端は前記出力端子に接続される、増幅回路。
【0133】
＜６＞
前記キャリアアンプおよび前記ピークアンプのそれぞれは、反転増幅器であり、
前記第１移相回路は、入力信号を９０°遅らせる移相線路である、＜５＞に記載の増幅回路。
前記キャリアアンプおよび前記ピークアンプのそれぞれは、反転増幅器であり、
前記第１移相回路は、入力信号を９０°遅らせる移相線路である、＜５＞に記載の増幅回路。
【0134】
＜７＞
前記電力合成器は、第１コイルおよび第２コイルを有するトランスであり、
前記第１コイルの一端および前記第２コイルの一端は前記第１端子に接続され、
前記第１コイルの他端は前記第２端子に接続され、
前記第２コイルの他端は前記第３端子に接続される、＜５＞または＜６＞に記載の増幅回路。
前記電力合成器は、第１コイルおよび第２コイルを有するトランスであり、
前記第１コイルの一端および前記第２コイルの一端は前記第１端子に接続され、
前記第１コイルの他端は前記第２端子に接続され、
前記第２コイルの他端は前記第３端子に接続される、＜５＞または＜６＞に記載の増幅回路。
【0135】
＜８＞
入力端子および出力端子と、
キャリアアンプおよびピークアンプと、
第１移相回路と、
第１端子および第２端子に入力される高周波信号を合成して第３端子から出力する電力合成器と、
抵抗素子またはキャパシタであるインピーダンス素子と、を備え、
前記キャリアアンプは、前記入力端子と前記第１端子との間に接続され、
前記ピークアンプは、前記入力端子と前記第１移相回路の一端との間に接続され、
前記第１移相回路の他端は前記第２端子に接続され、
前記出力端子は前記第３端子に接続され、
前記インピーダンス素子の一端は前記第２端子に接続され、
前記インピーダンス素子の他端は前記第１端子に接続される、増幅回路。
入力端子および出力端子と、
キャリアアンプおよびピークアンプと、
第１移相回路と、
第１端子および第２端子に入力される高周波信号を合成して第３端子から出力する電力合成器と、
抵抗素子またはキャパシタであるインピーダンス素子と、を備え、
前記キャリアアンプは、前記入力端子と前記第１端子との間に接続され、
前記ピークアンプは、前記入力端子と前記第１移相回路の一端との間に接続され、
前記第１移相回路の他端は前記第２端子に接続され、
前記出力端子は前記第３端子に接続され、
前記インピーダンス素子の一端は前記第２端子に接続され、
前記インピーダンス素子の他端は前記第１端子に接続される、増幅回路。
【0136】
＜９＞
前記キャリアアンプおよび前記ピークアンプのそれぞれは、反転増幅器であり、
前記第１移相回路は、入力信号を９０°遅らせる移相線路である、＜８＞に記載の増幅回路。
前記キャリアアンプおよび前記ピークアンプのそれぞれは、反転増幅器であり、
前記第１移相回路は、入力信号を９０°遅らせる移相線路である、＜８＞に記載の増幅回路。
【0137】
＜１０＞
前記電力合成器は、第１コイルおよび第２コイルを有するトランスであり、
前記第１コイルの一端および前記第２コイルの一端は前記第１端子に接続され、
前記第１コイルの他端は前記第２端子に接続され、
前記第２コイルの他端は前記第３端子に接続される、＜８＞または＜９＞に記載の増幅回路。
前記電力合成器は、第１コイルおよび第２コイルを有するトランスであり、
前記第１コイルの一端および前記第２コイルの一端は前記第１端子に接続され、
前記第１コイルの他端は前記第２端子に接続され、
前記第２コイルの他端は前記第３端子に接続される、＜８＞または＜９＞に記載の増幅回路。
【0138】
＜１１＞
さらに、
前記入力端子と前記キャリアアンプの入力端および前記ピークアンプの入力端との間に接続された電力分配器と、
前記入力端子と前記ピークアンプの入力端との間に接続された第２移相回路と、を備える、＜１＞～＜１０＞のいずれかに記載の増幅回路。
さらに、
前記入力端子と前記キャリアアンプの入力端および前記ピークアンプの入力端との間に接続された電力分配器と、
前記入力端子と前記ピークアンプの入力端との間に接続された第２移相回路と、を備える、＜１＞～＜１０＞のいずれかに記載の増幅回路。
【0139】
＜１２＞
前記第２移相回路は、入力信号を９０°遅らせる移相線路である、＜１１＞に記載の増幅回路。
前記第２移相回路は、入力信号を９０°遅らせる移相線路である、＜１１＞に記載の増幅回路。
【産業上の利用可能性】
【0140】
本発明は、マルチバンド対応のフロントエンド部に配置される増幅回路として、携帯電話などの通信機器に広く利用できる。
【符号の説明】
【0141】
１ 高周波回路
２ アンテナ
３ ＲＦ信号処理回路（ＲＦＩＣ）
４ 通信装置
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、５００ 増幅回路
１１ キャリアアンプ
２１ ピークアンプ
３１ 低雑音増幅器
４１、４２、４３ 移相線路
５０ 分配器
６１、６２ フィルタ
７０、７３、７４、７５ 抵抗素子
７１、７６ キャパシタ
７２ インダクタ
８０、８１ トランス
１００ アンテナ接続端子
１１０、１３０ 信号出力端子
１２０ 信号入力端子
８０１、８０２、８１１、８１２ コイル
２ アンテナ
３ ＲＦ信号処理回路（ＲＦＩＣ）
４ 通信装置
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、５００ 増幅回路
１１ キャリアアンプ
２１ ピークアンプ
３１ 低雑音増幅器
４１、４２、４３ 移相線路
５０ 分配器
６１、６２ フィルタ
７０、７３、７４、７５ 抵抗素子
７１、７６ キャパシタ
７２ インダクタ
８０、８１ トランス
１００ アンテナ接続端子
１１０、１３０ 信号出力端子
１２０ 信号入力端子
８０１、８０２、８１１、８１２ コイル
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】