知財求人 - 知財ポータルサイト「IP Force」
特開2025-5622並列計算分配プログラム、並列計算分配システム、及び並列計算分配方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025005622
(43)【公開日】2025-01-17
(54)【発明の名称】並列計算分配プログラム、並列計算分配システム、及び並列計算分配方法
(51)【国際特許分類】
G06F 1/035 20060101AFI20250109BHJP
G06F 9/50 20060101ALI20250109BHJP
【ＦＩ】
G06F1/035 660
G06F9/50 150D
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2023105858
(22)【出願日】2023-06-28
(71)【出願人】
【識別番号】000005223
【氏名又は名称】富士通株式会社
(74)【代理人】
【識別番号】100121083
【弁理士】
【氏名又は名称】青木 宏義
(74)【代理人】
【識別番号】100138391
【弁理士】
【氏名又は名称】天田 昌行
(74)【代理人】
【識別番号】100074099
【弁理士】
【氏名又は名称】大菅 義之
(72)【発明者】
【氏名】グエン アイン ホアン ゴック
(57)【要約】
【課題】複数の計算部により行われる並列計算において、メモリベースコンピューティングのために各計算部が記憶する参照情報の情報量を削減する。
【解決手段】複数の計算部は、入力データに対応付けられた出力データを含む参照情報を用いて、入力データから出力データを求める並列計算を行う。並列計算分配プログラムは、複数の計算部それぞれに対して、入力データの範囲のうち一部の範囲に属する入力データから出力データを求める計算を割り当てる処理を、コンピュータに実行させる。複数の計算部各々は、参照情報のうち、一部の範囲に属する入力データに対応付けられた出力データを含む一部の参照情報を記憶し、一部の参照情報を用いて、一部の範囲に属する入力データから一部の範囲に属する入力データに対応付けられた出力データを求める。
【選択図】図９
【解決手段】複数の計算部は、入力データに対応付けられた出力データを含む参照情報を用いて、入力データから出力データを求める並列計算を行う。並列計算分配プログラムは、複数の計算部それぞれに対して、入力データの範囲のうち一部の範囲に属する入力データから出力データを求める計算を割り当てる処理を、コンピュータに実行させる。複数の計算部各々は、参照情報のうち、一部の範囲に属する入力データに対応付けられた出力データを含む一部の参照情報を記憶し、一部の参照情報を用いて、一部の範囲に属する入力データから一部の範囲に属する入力データに対応付けられた出力データを求める。
【選択図】図９
【特許請求の範囲】
【請求項1】
入力データに対応付けられた出力データを含む参照情報を用いて、前記入力データから前記出力データを求める並列計算を行う複数の計算部それぞれに対して、前記入力データの範囲のうち一部の範囲に属する入力データから出力データを求める計算を割り当てる、
処理をコンピュータに実行させ、
前記複数の計算部各々は、前記参照情報のうち、前記一部の範囲に属する入力データに対応付けられた出力データを含む一部の参照情報を記憶し、前記一部の参照情報を用いて、前記一部の範囲に属する入力データから前記一部の範囲に属する入力データに対応付けられた出力データを求めることを特徴とする並列計算分配プログラム。
処理をコンピュータに実行させ、
前記複数の計算部各々は、前記参照情報のうち、前記一部の範囲に属する入力データに対応付けられた出力データを含む一部の参照情報を記憶し、前記一部の参照情報を用いて、前記一部の範囲に属する入力データから前記一部の範囲に属する入力データに対応付けられた出力データを求めることを特徴とする並列計算分配プログラム。
【請求項2】
前記入力データの範囲は、複数の範囲に分割されており、
前記一部の範囲は、前記複数の範囲各々に対応し、
前記入力データに対応付けられた出力データを含む参照情報は、複数の部分に分割されており、
前記一部の参照情報は、前記複数の部分各々に対応し、
前記複数の計算部それぞれに対して、前記入力データの範囲のうち一部の範囲に属する入力データから出力データを求める計算を割り当てる処理は、
前記複数の計算部各々を、前記入力データに対応する基準データの複数の範囲それぞれに対応するグループのうち、何れかのグループに分類する処理と、
前記並列計算における複数の入力データのうち特定の入力データに対応する特定の基準データに基づいて、前記特定の基準データが属する特定の範囲に対応する特定のグループを求める処理と、
前記複数の計算部のうち前記特定のグループに属する計算部に対して、前記特定の入力データから出力データを求める計算を割り当てる処理と、
を含むことを特徴とする請求項１記載の並列計算分配プログラム。
前記一部の範囲は、前記複数の範囲各々に対応し、
前記入力データに対応付けられた出力データを含む参照情報は、複数の部分に分割されており、
前記一部の参照情報は、前記複数の部分各々に対応し、
前記複数の計算部それぞれに対して、前記入力データの範囲のうち一部の範囲に属する入力データから出力データを求める計算を割り当てる処理は、
前記複数の計算部各々を、前記入力データに対応する基準データの複数の範囲それぞれに対応するグループのうち、何れかのグループに分類する処理と、
前記並列計算における複数の入力データのうち特定の入力データに対応する特定の基準データに基づいて、前記特定の基準データが属する特定の範囲に対応する特定のグループを求める処理と、
前記複数の計算部のうち前記特定のグループに属する計算部に対して、前記特定の入力データから出力データを求める計算を割り当てる処理と、
を含むことを特徴とする請求項１記載の並列計算分配プログラム。
【請求項3】
前記複数の入力データそれぞれに対応する基準データのうち、前記特定の範囲に属する基準データの個数に基づいて、前記特定のグループに属する計算部の個数を決定する処理を、前記コンピュータにさらに実行させることを特徴とする請求項２記載の並列計算分配プログラム。
【請求項4】
前記入力データの範囲は、複数の範囲を含み、
前記複数の範囲のうち２つの範囲は、互いに重複する範囲を含み、
前記一部の範囲は、前記複数の範囲各々に対応し、
前記入力データに対応付けられた出力データを含む参照情報は、複数の部分を含み、
前記一部の参照情報は、前記複数の部分各々に対応し、
前記複数の計算部それぞれに対して、前記入力データの範囲のうち一部の範囲に属する入力データから出力データを求める計算を割り当てる処理は、
前記複数の計算部各々を、前記入力データに対応する基準データの複数の範囲それぞれに対応するグループのうち、何れかのグループに分類する処理と、
前記複数の入力データのうち前記重複する範囲に属する特定の入力データに対応する特定の基準データに基づいて、前記２つの範囲に対応する２つのグループを求める処理と、
前記複数の計算部のうち前記２つのグループに属する何れかの計算部に対して、前記特定の入力データから出力データを求める計算を割り当てる処理と、
を含むことを特徴とする請求項１記載の並列計算分配プログラム。
前記複数の範囲のうち２つの範囲は、互いに重複する範囲を含み、
前記一部の範囲は、前記複数の範囲各々に対応し、
前記入力データに対応付けられた出力データを含む参照情報は、複数の部分を含み、
前記一部の参照情報は、前記複数の部分各々に対応し、
前記複数の計算部それぞれに対して、前記入力データの範囲のうち一部の範囲に属する入力データから出力データを求める計算を割り当てる処理は、
前記複数の計算部各々を、前記入力データに対応する基準データの複数の範囲それぞれに対応するグループのうち、何れかのグループに分類する処理と、
前記複数の入力データのうち前記重複する範囲に属する特定の入力データに対応する特定の基準データに基づいて、前記２つの範囲に対応する２つのグループを求める処理と、
前記複数の計算部のうち前記２つのグループに属する何れかの計算部に対して、前記特定の入力データから出力データを求める計算を割り当てる処理と、
を含むことを特徴とする請求項１記載の並列計算分配プログラム。
【請求項5】
前記２つのグループのうち一方のグループに属する１つ又は複数の計算部の負荷と、前記２つのグループのうち他方のグループに属する１つ又は複数の計算部の負荷とに基づいて、前記何れかの計算部が選択されることを特徴とする請求項４記載の並列計算分配プログラム。
【請求項6】
入力データに対応付けられた出力データを含む参照情報を用いて、前記入力データから前記出力データを求める並列計算を行う複数の計算部と、
前記複数の計算部それぞれに対して、前記入力データの範囲のうち一部の範囲に属する入力データから出力データを求める計算を割り当てる割当部と、
を備え、
前記複数の計算部各々は、前記参照情報のうち、前記一部の範囲に属する入力データに対応付けられた出力データを含む一部の参照情報を記憶し、前記一部の参照情報を用いて、前記一部の範囲に属する入力データから前記一部の範囲に属する入力データに対応付けられた出力データを求めることを特徴とする並列計算分配システム。
前記複数の計算部それぞれに対して、前記入力データの範囲のうち一部の範囲に属する入力データから出力データを求める計算を割り当てる割当部と、
を備え、
前記複数の計算部各々は、前記参照情報のうち、前記一部の範囲に属する入力データに対応付けられた出力データを含む一部の参照情報を記憶し、前記一部の参照情報を用いて、前記一部の範囲に属する入力データから前記一部の範囲に属する入力データに対応付けられた出力データを求めることを特徴とする並列計算分配システム。
【請求項7】
入力データに対応付けられた出力データを含む参照情報を用いて、前記入力データから前記出力データを求める並列計算を行う複数の計算部それぞれに対して、前記入力データの範囲のうち一部の範囲に属する入力データから出力データを求める計算を割り当てる、
処理をコンピュータが実行し、
前記複数の計算部各々は、前記参照情報のうち、前記一部の範囲に属する入力データに対応付けられた出力データを含む一部の参照情報を記憶し、前記一部の参照情報を用いて、前記一部の範囲に属する入力データから前記一部の範囲に属する入力データに対応付けられた出力データを求めることを特徴とする並列計算分配方法。
処理をコンピュータが実行し、
前記複数の計算部各々は、前記参照情報のうち、前記一部の範囲に属する入力データに対応付けられた出力データを含む一部の参照情報を記憶し、前記一部の参照情報を用いて、前記一部の範囲に属する入力データから前記一部の範囲に属する入力データに対応付けられた出力データを求めることを特徴とする並列計算分配方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、並列計算分配技術に関する。
【背景技術】
【0002】
複数のプロセッシングエレメント（Processing Element，ＰＥ）を含む並列計算システムにおいて、すべてのＰＥに対して均等に計算タスクを分配するために、負荷分散（Load Balancing，ＬＢ）が行われることがある。
【0003】
並列計算システムに関して、ＰＩＭ（Processor-In-Memory）クラスタを含むＰＥが知られている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】米国特許出願公開第２０２２／０３２６９５８号明細書
【発明の概要】
【発明が解決しようとする課題】
【0005】
メモリベースコンピューティングは、科学技術計算等における複雑な計算の全体をメモリ内で実行する技術である。メモリベースコンピューティングによれば、ＣＰＵ（Central Processing Unit）による複雑な関数処理が削減され、低速なデータアクセスがなくなるため、処理性能が向上する。
【0006】
メモリベースコンピューティングの一例として、ルックアップテーブル（Look-Up Table，ＬＵＴ）を用いた計算が挙げられる。ＬＵＴは、メモリ内に設けられ、入力データをアドレスとして用いて、各入力データに対して事前に計算された出力データを格納する。
【0007】
並列計算システムにおいて、インメモリ計算部としてＬＵＴを各ＰＥに搭載することで、処理性能が向上する。メモリベースコンピューティングに用いられるＬＵＴは、ＦＰＧＡ（Field Programmable Gate Array）、ＣＧＲＡ（Coarse Grained Reconfigurable Array）、シストリックアレイ等のハードウェアアクセラレータにも適している。
【0008】
しかしながら、並列計算システムにおいて関数処理を効率的に実行するために、各ＰＥに大規模なＬＵＴを搭載すると、ハードウェアコストが増大する。
【0009】
なお、かかる問題は、ＬＵＴを用いた並列計算に限らず、メモリベースコンピューティングに用いられる様々な参照情報を用いた並列計算において生ずるものである。
【0010】
１つの側面において、本発明は、複数の計算部により行われる並列計算において、メモリベースコンピューティングのために各計算部が記憶する参照情報の情報量を削減することを目的とする。
【課題を解決するための手段】
【0011】
１つの案では、複数の計算部は、入力データに対応付けられた出力データを含む参照情報を用いて、入力データから出力データを求める並列計算を行う。
【0012】
並列計算分配プログラムは、複数の計算部それぞれに対して、入力データの範囲のうち一部の範囲に属する入力データから出力データを求める計算を割り当てる処理を、コンピュータに実行させる。
【0013】
複数の計算部各々は、参照情報のうち、一部の範囲に属する入力データに対応付けられた出力データを含む一部の参照情報を記憶する。そして、複数の計算部各々は、一部の参照情報を用いて、一部の範囲に属する入力データから、一部の範囲に属する入力データに対応付けられた出力データを求める。
【発明の効果】
【0014】
１つの側面によれば、複数の計算部により行われる並列計算において、メモリベースコンピューティングのために各計算部が記憶する参照情報の情報量を削減することができる。
【図面の簡単な説明】
【0015】
【図1】実施形態の並列計算分配システムの機能的構成図である。
【図2】並列計算システムの第１のハードウェア構成図である。
【図3】ホスト計算機の機能的構成図である。
【図4】ＦＰＧＡの構成図である。
【図5】ＬＵＴを示す図である。
【図6】原子対リストを示す図である。
【図7】計算回路の構成図である。
【図8】グループＧ１～グループＧ４に対するＬＵＴを示す図である。
【図9】第１のＬＢ処理のフローチャートである。
【図10】並列計算システムの第２のハードウェア構成図である。
【図11】重複する区間を含むＬＵＴを有する計算回路の構成図である。
【図12】選択装置の構成図である。
【図13】選択部の構成図である。
【図14】重複する区間を含むＬＵＴを示す図である。
【図15】第２のＬＢ処理のフローチャートである。
【図16】第１の情報処理装置のハードウェア構成図である。
【図17】第２の情報処理装置のハードウェア構成図である。
【発明を実施するための形態】
【0016】
以下、図面を参照しながら、実施形態を詳細に説明する。
【0017】
並列計算システムでは、負荷推定及び負荷分散を含むＬＢ処理をホスト計算機が行う。ＬＢ処理のアルゴリズムは、静的ＬＢと動的ＬＢに大別される。静的ＬＢでは、各ＰＥに対する負荷が事前に決定され、計算処理全体にわたって変更されない。
【0018】
一方、動的ＬＢでは、各ＰＥに対する負荷が計算処理の期間毎に推定され、計算処理の途中で負荷が再分配される。動的ＬＢは、分子動力学シミュレーション、適応有限要素法シミュレーション、気象シミュレーションのような、反復計算を用いる科学技術計算に適した柔軟なアルゴリズムである。
【0019】
反復計算を用いる科学技術計算では、平方根、指数関数等の複雑な関数処理が頻繁に発生する。ＣＧＲＡ、シストリックアレイ等の再構成可能アーキテクチャでは、これらの関数処理を効率的に実行するために、各ＰＥにＬＵＴが搭載されることがある。
【0020】
しかしながら、ＰＥのローカルメモリの記憶容量には限界があるため、各ＰＥが記憶できるＬＵＴのデータ量も限られてくる。また、ＰＥ間で負荷を分散させる場合、負荷を動的に変化させるとともに、発生する入力データの範囲を考慮することが重要である。全範囲の入力データに対するＬＵＴをすべてのＰＥに搭載すると、ハードウェアコストが増大する。
【0021】
【0022】
計算部１１２－１～計算部１１２－Ｎは、入力データに対応付けられた出力データを含む参照情報を用いて、入力データから出力データを求める並列計算を行う。
【0023】
割当部１１１は、各計算部１１２－ｉ（ｉ＝１～Ｎ）に対して、入力データの範囲のうち一部の範囲に属する入力データから出力データを求める計算を割り当てる。
【0024】
各計算部１１２－ｉは、参照情報のうち、一部の範囲に属する入力データに対応付けられた出力データを含む一部の参照情報を記憶する。そして、各計算部１１２－ｉは、一部の参照情報を用いて、一部の範囲に属する入力データから、一部の範囲に属する入力データに対応付けられた出力データを求める。
【0025】
図１の並列計算分配システム１０１によれば、計算部１１２－１～計算部１１２－Ｎにより行われる並列計算において、メモリベースコンピューティングのために各計算部１１２－ｉが記憶する参照情報の情報量を削減することができる。
【0026】
図２は、並列計算システムの第１のハードウェア構成例を示している。図２の並列計算システム２０１は、図１の並列計算分配システム１０１に対応し、ホスト計算機２１１及びＰＥ２１２－１～ＰＥ２１２－Ｎを含む。ホスト計算機２１１及びＰＥ２１２－ｉ（ｉ＝１～Ｎ）は、ハードウェアである。各ＰＥ２１２－ｉは、図１の計算部１１２－ｉに対応する。
【0027】
並列計算システム２０１は、反復計算を用いる科学技術計算等の並列計算を行う。科学技術計算は、例えば、分子動力学シミュレーション、適応有限要素法シミュレーション、又は気象シミュレーションである。
【0028】
ホスト計算機２１１は、情報処理装置（コンピュータ）であり、並列計算におけるＬＢ処理を行う。ＬＢ処理は、並列計算におけるＰＥ２１２－１～ＰＥ２１２－Ｎそれぞれの計算負荷を推定し、計算負荷が均等になるように、ＰＥ２１２－１～ＰＥ２１２－Ｎに対して計算タスクを分配する処理である。
【0029】
ＰＥ２１２－１～ＰＥ２１２－Ｎは、ＬＵＴを用いて並列計算を行う。ＬＵＴは、入力データに対応付けられた出力データを含む参照情報に対応する。各ＰＥ２１２－ｉは、ＬＵＴの一部に対応する部分的なＬＵＴを記憶する。部分的なＬＵＴは、入力データの範囲のうち一部の範囲に属する入力データをアドレスとして用いて、各入力データに対して事前に計算された出力データを格納する。
【0030】
【0031】
通信部３１２は、各ＰＥ２１２－ｉと通信する。制御部３１１は、ＬＢ処理を行う。ＬＢ処理において、制御部３１１は、各ＰＥ２１２－ｉが記憶するＬＵＴの範囲に属する入力データから出力データを求める計算を、そのＰＥ２１２－ｉに対して割り当てる。
【0032】
分子動力学シミュレーションは、創薬、材料探索等の研究開発において用いられ、原子及び分子の動き又は相互作用をシミュレートする。分子動力学シミュレーションの並列計算では、例えば、２点間の物理量が時間ステップ毎に計算される。２点間の物理量は、例えば、２つの原子の間に働く力である。特に、クーロン力、ファンデルワールス力等の非結合力の計算は、分子動力学シミュレーションにおける計算の大部分を占める。
【0033】
このような分子動力学シミュレーションでは、ＦＰＧＡ、ＡＳＩＣ（Application Specific Integrated Circuit）等のハードウェア回路をＰＥ２１２－ｉとして用いることで、非結合力の計算を高速化することができる。
【0034】
また、ＰＥ２１２－１～ＰＥ２１２－Ｎの構成として、ＣＧＲＡ、シストリックアレイ等の再構成可能アーキテクチャを採用することで、分子動力学シミュレーションをさらに高速化することができる。再構成可能アーキテクチャでは、ワード幅のデータパスによりＰＥ２１２－ｉを相互に接続することで、再構成可能マトリクスが形成される。
【0035】
図４は、分子動力学シミュレーションにおける非結合力計算のパイプラインを含むＦＰＧＡの構成例を示している。図４のＦＰＧＡ４０１は、図２のＰＥ２１２－ｉとして用いられ、原子対に含まれる原子Ａ１及び原子Ａ２の間に働く非結合力ｆを計算する。
【0036】
ＦＰＧＡ４０１は、２乗回路（Ｓｑｒ）４１１－１～２乗回路４１１－３、加算回路４１２、加算回路４１３、乗算回路４１４～乗算回路４１９、乗算回路４２０－１～乗算回路４２０－３、及び計算回路４２１～計算回路４２８を含む。これらの構成要素は、ハードウェアである。
【0037】
ｘ、ｙ、及びｚは、原子Ａ１の位置を始点とし、かつ、原子Ａ２の位置を終点とするベクトルｕのｘ成分、ｙ成分、及びｚ成分をそれぞれ表す。ｑ（１）は、原子Ａ１の電荷を表し、ｑ（２）は、原子Ａ２の粒子種を表す。ｔ（１）は、原子Ａ１の種類を表し、ｔ（２）は、原子Ａ２の種類を表す。ｆｘ、ｆｙ、及びｆｚは、非結合力ｆのｘ成分、ｙ成分、及びｚ成分をそれぞれ表す。非結合力ｆは、次式により表される。
【0038】
ｆ＝ｕ（φｃ＋φｖ）＝ｕφｃ＋ｕφｖ （１）
φｃ＝（（ｑ（１）ｑ（２））／ｒ３）ｇｃ（ｒ） （２）
ｒ＝（ｘ２＋ｙ２＋ｚ２）１／２ （３）
ｇｃ（ｒ）＝ｅｒｆｃ（αｒ）
＋（２αｒ／（π）１／２）ｅｘｐ（－α２ｒ２） （４）
φｖ＝（ε（１，２）／ｒ２）×
（１２（σ（１，２）／ｒ）１２－６（σ（１，２）／ｒ）６） （５）
ε（１，２）＝（ε（１，１）ε（２，２））１／２ （６）
σ（１，２）＝（１／２）（σ（１，１）＋σ（２，２）） （７）
φｃ＝（（ｑ（１）ｑ（２））／ｒ３）ｇｃ（ｒ） （２）
ｒ＝（ｘ２＋ｙ２＋ｚ２）１／２ （３）
ｇｃ（ｒ）＝ｅｒｆｃ（αｒ）
＋（２αｒ／（π）１／２）ｅｘｐ（－α２ｒ２） （４）
φｖ＝（ε（１，２）／ｒ２）×
（１２（σ（１，２）／ｒ）１２－６（σ（１，２）／ｒ）６） （５）
ε（１，２）＝（ε（１，１）ε（２，２））１／２ （６）
σ（１，２）＝（１／２）（σ（１，１）＋σ（２，２）） （７）
【0039】
ｕφｃは、原子Ａ１及び原子Ａ２の間に働くクーロン力を表し、ｕφｖは、原子Ａ１及び原子Ａ２の間に働くファンデルワールス力を表す。ｒは、原子Ａ１と原子Ａ２の間の距離を表す。αは、エバルト法のパラメータである。ｅｒｆｃ（）は、相補誤差関数を表し、ｅｘｐ（）は、自然指数関数を表す。
【0040】
ε（１，２）は、レナード－ジョーンズポテンシャルの粒子間ポテンシャルエネルギーの深さを表す異種粒子間パラメータである。ε（１，１）は、種類ｔ（１）の同種粒子間ポテンシャルエネルギーの深さを表し、ε（２，２）は、種類ｔ（２）の同種粒子間ポテンシャルエネルギーの深さを表す。
【0041】
σ（１，２）は、粒子間ポテンシャルエネルギーが０になる距離を表す異種粒子間パラメータである。σ（１，１）は、種類ｔ（１）の同種粒子間ポテンシャルエネルギーが０になる距離を表し、σ（２，２）は、種類ｔ（２）の同種粒子間ポテンシャルエネルギーが０になる距離を表す。
【0042】
ＦＰＧＡ４０１は、各原子対のｘ、ｙ、ｚ、ｑ（１）、ｑ（２）、ｔ（１）、及びｔ（２）を含む原子対データをホスト計算機２１１から受信し、ｆｘ、ｆｙ、及びｆｚを計算して、ホスト計算機２１１へ送信する。
【0043】
２乗回路４１１－１は、ｘを２乗することでｘ２を求めて、加算回路４１２へ出力する。２乗回路４１１－２は、ｙを２乗することでｙ２を求めて、加算回路４１２へ出力する。２乗回路４１１－３は、ｚを２乗することでｚ２を求めて、加算回路４１２へ出力する。
【0044】
加算回路４１２は、ｘ２、ｙ２、及びｚ２を加算することでｒ２を求めて、計算回路４２４及び計算回路４２７へ出力する。
【0045】
計算回路４２４は、ｒ２から１／ｒ２を計算して、計算回路４２５及び乗算回路４１８へ出力する。計算回路４２５は、１／ｒ２から１／ｒを計算して、計算回路４２６及び乗算回路４１７へ出力する。計算回路４２６は、１／ｒから１／ｒ３を計算して、乗算回路４１５へ出力する。
【0046】
乗算回路４１４は、ｑ（１）とｑ（２）を乗算することでｑ（１）ｑ（２）を求めて、乗算回路４１５へ出力する。乗算回路４１５は、ｑ（１）ｑ（２）と１／ｒ３を乗算することで（ｑ（１）ｑ（２））／ｒ３を求めて、乗算回路４１６へ出力する。
【0047】
計算回路４２７は、ｒ２からｇｃ（ｒ）を計算して、乗算回路４１６へ出力する。乗算回路４１６は、（ｑ（１）ｑ（２））／ｒ３とｇｃ（ｒ）を乗算することでφｃを求めて、加算回路４１３へ出力する。
【0048】
計算回路４２１は、ｔ（１）からε（１，１）及びσ（１，１）を計算して、計算回路４２３へ出力する。計算回路４２２は、ｔ（２）からε（２，２）及びσ（２，２）を計算して、計算回路４２３へ出力する。
【0049】
計算回路４２３は、σ（１，１）及びσ（２，２）からσ（１，２）を計算して、乗算回路４１７へ出力する。さらに、計算回路４２３は、ε（１，１）及びε（２，２）からε（１，２）を計算して、乗算回路４１８へ出力する。
【0050】
乗算回路４１７は、１／ｒとσ（１，２）を乗算することでσ（１，２）／ｒを求めて、計算回路４２８へ出力する。乗算回路４１８は、１／ｒ２とε（１，２）を乗算することでε（１，２）／ｒ２を求めて、乗算回路４１９へ出力する。
【0051】
計算回路４２８は、σ（１，２）／ｒから１２（σ（１，２）／ｒ）１２－６（σ（１，２）／ｒ）６を計算して、乗算回路４１９へ出力する。乗算回路４１９は、ε（１，２）／ｒ２と１２（σ（１，２）／ｒ）１２－６（σ（１，２）／ｒ）６を乗算することでφｖを求めて、加算回路４１３へ出力する。加算回路４１３は、φｃとφｖを加算することでφｃ＋φｖを求めて、乗算回路４２０－１～乗算回路４２０－３へ出力する。
【0052】
乗算回路４２０－１は、ｘとφｃ＋φｖを乗算することでｘ（φｃ＋φｖ）を求め、ｘ（φｃ＋φｖ）をｆｘとしてホスト計算機２１１へ出力する。乗算回路４２０－２は、ｙとφｃ＋φｖを乗算することでｙ（φｃ＋φｖ）を求め、ｙ（φｃ＋φｖ）をｆｙとしてホスト計算機２１１へ出力する。乗算回路４２０－３は、ｚとφｃ＋φｖを乗算することでｚ（φｃ＋φｖ）を求め、ｚ（φｃ＋φｖ）をｆｚとしてホスト計算機２１１へ出力する。
【0053】
計算回路４２４～計算回路４２８は、例えば、近似関数Ｆ（ｐ）を用いて補間を行うことで、入力ｐから出力Ｆ（ｐ）を計算する。一例としてニュートン補間を用いた場合、Ｆ（ｐ）は、次式により表される。
【0054】
Ｆ（ｐ）＝Σａ（ｉ，ｋ）Ｆ（ｋ，ｐ） （８）
Ｆ（ｋ，ｐ）＝Π（ｐ－ｐ（ｈ）） （９）
Ｆ（ｋ，ｐ）＝Π（ｐ－ｐ（ｈ）） （９）
【0055】
Ｆ（ｐ）は、ｐの多項式である。総和記号Σは、ｋ＝０～ｍ（ｍは１以上の整数）に関する総和を表す。総積記号Πは、ｈ＝０～ｋ－１に関する総積を表す。ただし、Ｆ（０，ｐ）＝１である。
【0056】
計算回路４２４の場合、ｐ＝ｒ２であり、Ｆ（ｐ）は、１／ｒ２＝１／ｐを表す。計算回路４２５の場合、ｐ＝１／ｒ２であり、Ｆ（ｐ）は、１／ｒ＝ｐ１／２を表す。計算回路４２６の場合、ｐ＝１／ｒであり、Ｆ（ｐ）は、１／ｒ３＝ｐ３を表す。
【0057】
計算回路４２７の場合、ｐ＝ｒ２であり、Ｆ（ｐ）は、ｇｃ（ｒ）＝ｅｒｆｃ（α（ｐ）１／２）＋（２α（ｐ）１／２／（π）１／２）ｅｘｐ（－α２ｐ）を表す。計算回路４２８の場合、ｐ＝σ（１，２）／ｒであり、Ｆ（ｐ）は、１２（σ（１，２）／ｒ）１２－６（σ（１，２）／ｒ）６＝１２ｐ１２－６ｐ６を表す。
【0058】
ｐ（ｈ）は、変数ｐの離散値を昇順に並べた場合のｈ番目（ｈは０以上の整数）の離散値を表す。ａ（ｉ，ｋ）は、ｐ（ｉ）≦ｐ＜ｐ（ｉ＋１）の区間に属するｐに対する、Ｆ（ｋ，ｐ）の係数を表す。ａ（ｉ，ｋ）は、ＬＵＴを用いて計算される。
【0059】
図５は、式（８）の係数ａ（ｉ，ｋ）を格納するＬＵＴの例を示している。この例では、ｍ＝３である。図５のＬＵＴは、ｐ（ｉ）を入力データとして用いて、各ｐ（ｉ）に対して事前に計算されたａ（ｉ，０）～ａ（ｉ，３）を、出力データとして格納する。
【0060】
計算回路４２４及び計算回路４２７の場合、ｐ（ｉ）として（ｒ（ｉ））２が用いられる。ｒ（ｉ）は、距離ｒのｉ番目の離散値である。計算回路４２５の場合、ｐ（ｉ）として１／（ｒ（ｉ））２が用いられる。計算回路４２６の場合、ｐ（ｉ）として１／ｒ（ｉ）が用いられる。計算回路４２８の場合、ｐ（ｉ）としてσ（１，２）／ｒ（ｉ）が用いられる。
【0061】
ホスト計算機２１１の制御部３１１は、シミュレーション対象の空間を複数の単位空間に分割し、各単位空間内の各原子対を対象として、次式によりｒ２を計算する。
【0062】
ｒ２＝ｘ２＋ｙ２＋ｚ２ （１０）
【0063】
次に、制御部３１１は、カットオフ距離Ｒを用いて、０＜ｒ２＜Ｒ２の区間に属するｒ２を有する原子対を抽出する。次に、制御部３１１は、抽出された各原子対を、異なる範囲の距離ｒに対応する複数のグループのうち、その原子対の距離ｒに対応するグループに分類する。そして、制御部３１１は、複数のグループそれぞれに属する原子対を示す原子対リストを生成して、記憶部３１３に格納する。距離ｒは、入力データに対応する基準データの一例である。
【0064】
【0065】
グループＧ１に含まれる原子対の距離ｒは、０＜ｒ≦Ｒ／４の区間に属し、グループＧ２に含まれる原子対の距離ｒは、Ｒ／４＜ｒ≦Ｒ／２の区間に属する。グループＧ３に含まれる原子対の距離ｒは、Ｒ／２＜ｒ≦３Ｒ／４の区間に属し、グループＧ４に含まれる原子対の距離ｒは、３Ｒ／４＜ｒ≦Ｒの区間に属する。各グループのｒの区間は、基準データが属する範囲の一例である。
【0066】
グループＧ１にはｎ１個の原子対が含まれ、グループＧ２にはｎ２個の原子対が含まれる。グループＧ３にはｎ３個の原子対が含まれ、グループＧ４にはｎ４個の原子対が含まれる。
【0067】
各原子対の距離ｒは、特定の入力データに対応する特定の基準データの一例である。各原子対を複数のグループの何れかに分類する処理は、特定の基準データが属する特定の範囲に対応する特定のグループを求める処理の一例である。
【0068】
図７は、図４の計算回路４２４～計算回路４２８として用いられる計算回路の構成例を示している。図７の計算回路７０１は、記憶部７１１及び補間部７１２を含む。記憶部７１１及び補間部７１２は、ハードウェアである。
【0069】
記憶部７１１は、例えば、ＲＡＭ（Random Access Memory）であり、原子対リストに含まれる何れかのグループに対するＬＵＴ７２１を記憶する。ＬＵＴ７２１は、所定区間に属するｐ（ｉ）を入力データとして用いて、各ｐ（ｉ）に対して事前に計算されたａ（ｉ，０）～ａ（ｉ，ｍ）を、出力データとして格納する。
【0070】
ｐ（ｉ）としては、何れかのグループの区間に属するｒ（ｉ）から計算された離散値が用いられる。したがって、ｐ（ｉ）が属する所定区間は、そのグループの区間に属するｒ（ｉ）の最小値及び最大値により決定される。
【0071】
ＬＵＴ７２１は、部分的なＬＵＴに対応し、ｐ（ｉ）が属する所定区間は、入力データの範囲のうち一部の範囲に対応する。複数のグループそれぞれに対する所定区間は、入力データの範囲を分割した複数の範囲の一例であり、各所定区間は、複数の範囲各々に対応する。複数のグループそれぞれに対するＬＵＴ７２１は、参照情報を分割した複数の部分の一例であり、各ＬＵＴ７２１は、参照情報の各部分に対応する。
【0072】
図８は、図６のグループＧ１～グループＧ４それぞれに対するＬＵＴ７２１の例を示している。グループＧ１に対するＬＵＴ８０１－１は、０＜ｒ≦Ｒ／４の区間に属するｒ（ｉ）から求められるｐ（ｉ）に対するａ（ｉ，０）～ａ（ｉ，３）を含む。グループＧ２に対するＬＵＴ８０１－２は、Ｒ／４＜ｒ≦Ｒ／２の区間に属するｒ（ｉ）から求められるｐ（ｉ）に対するａ（ｉ，０）～ａ（ｉ，３）を含む。
【0073】
グループＧ３に対するＬＵＴ８０１－３は、Ｒ／２＜ｒ≦３Ｒ／４の区間に属するｒ（ｉ）から求められるｐ（ｉ）に対するａ（ｉ，０）～ａ（ｉ，３）を含む。グループＧ４に対するＬＵＴ８０１－４は、３Ｒ／４＜ｒ≦Ｒの区間に属するｒ（ｉ）から求められるｐ（ｉ）に対するａ（ｉ，０）～ａ（ｉ，３）を含む。
【0074】
記憶部７１１は、入力データとして入力されるｐの値がｐ（ｉ）≦ｐ＜ｐ（ｉ＋１）の区間に属する場合、ＬＵＴ７２１内でｐ（ｉ）に対応付けられたａ（ｉ，０）～ａ（ｉ，ｍ）を、出力データとして出力する。
【0075】
補間部７１２は、入力されるｐの値と、記憶部７１１から出力されるａ（ｉ，０）～ａ（ｉ，ｍ）とを用いて、式（８）により補間を行うことで、Ｆ（ｐ）の値を計算する。そして、補間部７１２は、計算されたＦ（ｐ）の値を、後続する回路へ出力する。
【0076】
ホスト計算機２１１の制御部３１１は、各ＰＥ２１２－ｉを、複数のグループのうち何れかのグループに分類する。制御部３１１は、例えば、各グループに属する原子対の個数に基づいて、そのグループに属するＰＥ２１２－ｉの個数を決定し、決定された個数のＰＥ２１２－ｉを、そのグループに分類する。各グループに属する原子対の個数は、そのグループの区間に属するｒの個数と一致する。
【0077】
各グループに属する原子対の個数に基づいて、そのグループに属するＰＥ２１２－ｉの個数を決定することで、ＰＥ２１２－１～ＰＥ２１２－Ｎそれぞれの計算負荷が均等化される。
【0078】
各グループに属する原子対の個数は、特定の範囲に属する基準データの個数の一例であり、各グループに属するＰＥ２１２－ｉの個数は、特定のグループに属する計算部の個数の一例である。
【0079】
例えば、図６の原子対リストが生成された場合、制御部３１１は、ｎ１～ｎ４を用いて、次式により、各グループに属するＰＥ２１２－ｉの個数を計算する。
【0080】
Ｎ１＝Ｎ×（ｎ１／（ｎ１＋ｎ２＋ｎ３＋ｎ４）） （１１）
Ｎ２＝Ｎ×（ｎ２／（ｎ１＋ｎ２＋ｎ３＋ｎ４）） （１２）
Ｎ３＝Ｎ×（ｎ３／（ｎ１＋ｎ２＋ｎ３＋ｎ４）） （１３）
Ｎ４＝Ｎ×（ｎ４／（ｎ１＋ｎ２＋ｎ３＋ｎ４）） （１４）
Ｎ２＝Ｎ×（ｎ２／（ｎ１＋ｎ２＋ｎ３＋ｎ４）） （１２）
Ｎ３＝Ｎ×（ｎ３／（ｎ１＋ｎ２＋ｎ３＋ｎ４）） （１３）
Ｎ４＝Ｎ×（ｎ４／（ｎ１＋ｎ２＋ｎ３＋ｎ４）） （１４）
【0081】
Ｎ１は、グループＧ１に属するＰＥ２１２－ｉの個数を表す。Ｎ２は、グループＧ２に属するＰＥ２１２－ｉの個数を表す。Ｎ３は、グループＧ３に属するＰＥ２１２－ｉの個数を表す。Ｎ４は、グループＧ４に属するＰＥ２１２－ｉの個数を表す。
【0082】
制御部３１１は、各ＰＥ２１２－ｉの計算回路４２４～計算回路４２８それぞれのＬＵＴ７２１に、そのＰＥ２１２－ｉが属するグループのｐ（ｉ）に対するａ（ｉ，０）～ａ（ｉ，ｍ）を書き込む。
【0083】
例えば、図８の各ＬＵＴ８０１－ｊ（ｊ＝１～４）は、０＜ｒ≦Ｒの区間の１／４の区間に属するｒ（ｉ）から求められるｐ（ｉ）に対するａ（ｉ，０）～ａ（ｉ，３）のみを含んでいる。したがって、各ＬＵＴ８０１－ｊの情報量は、図５のＬＵＴの情報量の約１／４である。
【0084】
このように、図２の並列計算システム２０１によれば、メモリベースコンピューティングのために各ＰＥ２１２－ｉが記憶するＬＵＴの情報量を削減することができる。
【0085】
制御部３１１は、各グループに属する原子対に対する計算を、同じグループに属するＰＥ２１２－ｉに対して割り当てる。そして、制御部３１１は、その原子対のｘ、ｙ、ｚ、ｑ（１）、ｑ（２）、ｔ（１）、及びｔ（２）を含む原子対データを、割り当てられたＰＥ２１２－ｉへ出力する。
【0086】
各原子対を、その原子対の距離ｒが属する区間に対応するグループに分類しておくことで、ｒが属する区間に対応するＬＵＴ７２１を含むＰＥ２１２－ｉを容易に特定することができる。
【0087】
分子動力学シミュレーションの場合、１回のイタレーションで各原子の位置が更新されるため、後続するイタレーションにおいて、各原子対の距離ｒが変化し、元のグループのｒの区間に入らなくなることがある。この場合、各グループに属する原子対の個数が変化する。
【0088】
しかし、各グループに属するＰＥ２１２－ｉの個数は変化しないため、複数回のイタレーションが行われる間に、特定のグループのＰＥ２１２－ｉに割り当てられる計算が増加して、ＰＥ２１２－１～ＰＥ２１２－Ｎの計算負荷に不均衡が生じることがある。そこで、制御部３１１は、一定期間毎にＰＥ２１２－１～ＰＥ２１２－Ｎの計算負荷を推定し、推定結果に基づいて、各グループに属するＰＥ２１２－ｉの個数を変更する。
【0089】
【0090】
まず、制御部３１１は、分子動力学シミュレーションの時間ステップを示す制御変数Ｃに０を設定する（ステップ９０１）。そして、制御部３１１は、複数の単位空間のうち１つの単位空間を選択し、選択された単位空間内の１つの原子対を選択して、選択された原子対のｒ２を、式（１０）により計算する（ステップ９０２）。
【0091】
次に、制御部３１１は、ｒ２をＲ２と比較する（ステップ９０３）。ｒ２＜Ｒ２である場合（ステップ９０３，ＹＥＳ）、制御部３１１は、その原子対を、ｒが属する区間に対応するグループに分類し、その原子対の識別情報を、原子対リストの対応するグループに登録する（ステップ９０４）。
【0092】
次に、制御部３１１は、単位空間内のすべての原子対が選択されたか否かをチェックする（ステップ９０５）。ｒ２≧Ｒ２である場合（ステップ９０３，ＮＯ）、又は未選択の原子対が残っている場合（ステップ９０５，ＮＯ）、制御部３１１は、次の原子対を選択して、ステップ９０２以降の処理を繰り返す。
【0093】
すべての原子対が選択された場合（ステップ９０５，ＹＥＳ）、制御部３１１は、すべての単位空間が選択されたか否かをチェックする（ステップ９０６）。未選択の単位空間が残っている場合（ステップ９０６，ＮＯ）、制御部３１１は、次の単位空間を選択して、ステップ９０２以降の処理を繰り返す。
【0094】
すべての単位空間が選択された場合（ステップ９０６，ＹＥＳ）、制御部３１１は、Ｃの値をチェックする（ステップ９０７）。Ｃ＝０である場合（ステップ９０７，ＹＥＳ）、制御部３１１は、原子対リスト内の各グループに属する原子対の個数を求める（ステップ９０８）。これにより、各グループに対する計算負荷が推定される。そして、制御部３１１は、各グループに属する原子対の個数に基づいて、そのグループに属するＰＥ２１２－ｉの個数を決定する（ステップ９０９）。
【0095】
次に、制御部３１１は、各グループについて決定された個数のＰＥ２１２－ｉを、そのグループに分類する（ステップ９１０）。そして、制御部３１１は、通信部３１２を介して、各ＰＥ２１２－ｉの計算回路４２４～計算回路４２８それぞれのＬＵＴ７２１に、そのＰＥ２１２－ｉが属するグループのｐ（ｉ）に対するａ（ｉ，０）～ａ（ｉ，ｍ）を書き込む。
【0096】
次に、制御部３１１は、原子対リスト内の各原子対に対する計算を、原子対と同じグループに属する何れかのＰＥ２１２－ｉに対して割り当てる（ステップ９１１）。そして、制御部３１１は、通信部３１２を介して、各原子対の原子対データを、割り当てられたＰＥ２１２－ｉへ送信し、そのＰＥ２１２－ｉからｆｘ、ｆｙ、及びｆｚを受信する。
【0097】
次に、制御部３１１は、Ｃを１だけインクリメントして（ステップ９１２）、Ｃを所定値Ｔと比較する（ステップ９１３）。Ｃ＜Ｔである場合（ステップ９１３，ＮＯ）、制御部３１１は、ステップ９０２以降の処理を繰り返す。Ｃ＞０である場合（ステップ９０７，ＮＯ）、制御部３１１は、ステップ９１１以降の処理を行う。
【0098】
Ｃ＝Ｔである場合（ステップ９１３，ＹＥＳ）、制御部３１１は、ステップ９０１以降の処理を繰り返す。したがって、Ｔ回の時間ステップ毎に、ステップ９０８～ステップ９１０の処理が行われて、各グループに属するＰＥ２１２－ｉの個数が変更される。これにより、ＰＥ２１２－１～ＰＥ２１２－Ｎの計算負荷の不均衡を修正することができる。
【0099】
計算負荷の不均衡を修正するために、複数のグループそれぞれのｒの区間のうち、隣接する２つの区間が互いに重複するように、各グループのｒの区間を設定することも有効である。この場合、隣接する２つの区間それぞれに対応する２つのグループのＬＵＴも、互いに重複する区間を含む。
【0100】
図１０は、重複する区間を含むＬＵＴを用いた並列計算システムの第２のハードウェア構成例を示している。図１０の並列計算システム１００１は、図１の並列計算分配システム１０１に対応し、ホスト計算機１０１１、選択装置１０１２、及びＰＥ１０１３－１～ＰＥ１０１３－Ｎを含む。ホスト計算機１０１１、選択装置１０１２、及びＰＥ１０１３－ｉ（ｉ＝１～Ｎ）は、ハードウェアである。各ＰＥ１０１３－ｉは、図１の計算部１１２－ｉに対応する。
【0101】
【0102】
ホスト計算機１０１１の制御部３１１は、シミュレーション対象の空間を複数の単位空間に分割し、各単位空間内の原子を対象として、式（１０）によりｒ２を計算する。次に、制御部３１１は、カットオフ距離Ｒを用いて、０＜ｒ２＜Ｒ２の区間に属するｒ２を有する原子対を抽出し、抽出された原子対を、異なる範囲の距離ｒに対応する複数のグループに分類する。複数のグループそれぞれのｒの区間のうち、隣接する２つの区間は、互いに重複している。
【0103】
図１１は、重複する区間を含むＬＵＴを有する計算回路の構成例を示している。図１１の計算回路１１０１は、各ＰＥ１０１３－ｉの計算回路４２４～計算回路４２８として用いられ、受付部１１１１、記憶部１１１２、及び補間部１１１３を含む。受付部１１１１、記憶部１１１２、及び補間部１１１３は、ハードウェアである。
【0104】
記憶部１１１２は、例えば、ＲＡＭであり、何れかのグループに対するＬＵＴ１１２１を記憶する。ＬＵＴ１１２１は、所定区間に属するｐ（ｉ）を入力データとして用いて、各ｐ（ｉ）に対して事前に計算されたａ（ｉ，０）～ａ（ｉ，ｍ）を、出力データとして格納する。
【0105】
記憶部１１１２は、受付部１１１１から入力されるｐの値がｐ（ｉ）≦ｐ＜ｐ（ｉ＋１）の区間に属する場合、ＬＵＴ１１２１内でｐ（ｉ）に対応付けられたａ（ｉ，０）～ａ（ｉ，ｍ）を、出力データとして出力する。
【0106】
補間部１１１３は、入力されるｐの値と、記憶部１１１２から出力されるａ（ｉ，０）～ａ（ｉ，ｍ）とを用いて、式（８）により補間を行うことで、Ｆ（ｐ）の値を計算する。そして、補間部１１１３は、計算されたＦ（ｐ）の値を、後続する回路へ出力する。
【0107】
補間部１１１３は、“１”又は“０”の何れかの論理値を有するビジー信号を、受付部１１１１及び選択装置１０１２へ出力する。“１”は、使用中を示し、“０”は、空いている状態を示す。補間部１１１３は、Ｆ（ｐ）の計算を行っている間、“１”を示すビジー信号を出力する。
【0108】
ビジー信号が“０”を示しているとき、受付部１１１１は、入力データとして入力されるｐの値を受け付けて、記憶部１１１２へ出力する。ビジー信号が“１”を示しているとき、受付部１１１１は、入力されるｐの値を受け付けない。
【0109】
ホスト計算機１０１１の制御部３１１は、各原子対に対する計算を、その原子対の距離ｒが属する区間に対応するグループのＰＥ１０１３－ｉに対して割り当てる。距離ｒが１つのグループの区間のみに属する場合、制御部３１１は、そのグループのＰＥ１０１３－ｉに対して、その原子対に対する計算を割り当てる。距離ｒが２つのグループの重複区間に属する場合、制御部３１１は、それらの２つのグループのＰＥ１０１３－ｉに対して、その原子対に対する計算を割り当てる。
【0110】
２つのグループのＰＥ１０１３－ｉに対して計算を割り当てる処理は、重複する範囲に属する特定の入力データに対応する特定の基準データに基づいて、２つの範囲に対応する２つのグループを求める処理の一例である。
【0111】
そして、制御部３１１は、その原子対のグループ情報及び原子対データを選択装置１０１２へ出力する。原子対のグループ情報は、その原子対に対する計算が割り当てられたグループの識別情報を含み、原子対データは、ｘ、ｙ、ｚ、ｑ（１）、ｑ（２）、ｔ（１）、及びｔ（２）を含む。
【0112】
図１２は、図１０の選択装置１０１２の構成例を示している。図１２の選択装置１０１２は、制御部１２１１及び選択部１２１２－１～選択部１２１２－（Ｊ－１）（Ｊは２以上の整数）を含む。Ｊは、グループの個数を表す。制御部１２１１及び選択部１２１２－ｊ（ｊ＝１～Ｊ－１）は、ハードウェアである。
【0113】
グループＧ１～グループＧＪのうち、グループＧｊのｒの区間と、グループＧ（ｊ＋１）のｒの区間は、互いに重複している。グループＧｊのＰＥ１０１３－ｉが記憶するＬＵＴ１１２１は、ｒの重複区間に対応するｐ（ｉ）の重複区間を含む。また、グループＧ（ｊ＋１）のＰＥ１０１３－ｉが記憶するＬＵＴ１１２１は、グループＧｊのＬＵＴ１１２１と同じｐ（ｉ）の重複区間を含む。
【0114】
選択部１２１２－ｊは、グループＧｊ及びグループＧ（ｊ＋１）に対応して設けられている。例えば、選択部１２１２－１は、グループＧ１及びグループＧ２に対応して設けられており、選択部１２１２－２は、グループＧ２及びグループＧ３に対応して設けられている。
【0115】
原子対に対する計算がグループＧｊ（ｊ＝１～Ｊ－１）のみに割り当てられた場合、制御部１２１１は、その原子対の原子対データを、グループＧｊに対応する選択部１２１２－ｊへ出力する。そして、選択部１２１２－ｊは、グループＧｊに属する何れかのＰＥ１０１３－ｉを選択し、選択されたＰＥ１０１３－ｉへ原子対データを出力する。
【0116】
原子対に対する計算がグループＧＪのみに割り当てられた場合、制御部１２１１は、その原子対の原子対データを、グループＧ（Ｊ－１）に対応する選択部１２１２－（Ｊ－１）へ出力する。そして、選択部１２１２－（Ｊ－１）は、グループＧＪに属する何れかのＰＥ１０１３－ｉを選択し、選択されたＰＥ１０１３－ｉへ原子対データを出力する。
【0117】
原子対に対する計算がグループＧｊ及びグループＧ（ｊ＋１）に割り当てられた場合、制御部１２１１は、その原子対の原子対データを、グループＧｊ及びグループＧ（ｊ＋１）に対応する選択部１２１２－ｊへ出力する。そして、選択部１２１２－ｊは、グループＧｊ又はグループＧ（ｊ＋１）に属する何れかのＰＥ１０１３－ｉを選択し、選択されたＰＥ１０１３－ｉへ原子対データを出力する。グループＧｊ及びグループＧ（ｊ＋１）は、２つの範囲に対応する２つのグループの一例である。
【0118】
選択装置１０１２は、選択されたＰＥ１０１３－ｉからｆｘ、ｆｙ、及びｆｚを受信し、受信したｆｘ、ｆｙ、及びｆｚをホスト計算機１０１１へ送信する。
【0119】
図１３は、図１２の選択部１２１２－ｊの構成例を示している。図１３の選択部１２１２－ｊは、生成回路１３１１、選択回路１３１２、ＡＮＤ回路１３１３－１、及びＡＮＤ回路１３１３－２を含む。選択部１２１２－ｊは、ＯＲ回路１３１４－１～ＯＲ回路１３１４－Ｎａ（Ｎａは１以上の整数）及びＯＲ回路１３１５－１～ＯＲ回路１３１５－Ｎｂ（Ｎｂは１以上の整数）をさらに含む。これらの構成要素は、ハードウェアである。
【0120】
Ｎａは、グループＧｊに属するＰＥ１０１３－ｉの個数を表し、Ｎｂは、グループＧ（ｊ＋１）に属するＰＥ１０１３－ｉの個数を表す。
【0121】
ＯＲ回路１３１４－ｓ（ｓ＝１～Ｎａ）に入力される信号Ｂ（ｊ，ｓ，１）は、グループＧｊに属するｓ番目のＰＥ１０１３－ｉの計算回路４２４から出力されるビジー信号を表す。信号Ｂ（ｊ，ｓ，２）は、グループＧｊに属するｓ番目のＰＥ１０１３－ｉの計算回路４２５から出力されるビジー信号を表す。
【0122】
信号Ｂ（ｊ，ｓ，３）は、グループＧｊに属するｓ番目のＰＥ１０１３－ｉの計算回路４２６から出力されるビジー信号を表す。信号Ｂ（ｊ，ｓ，４）は、グループＧｊに属するｓ番目のＰＥ１０１３－ｉの計算回路４２７から出力されるビジー信号を表す。信号Ｂ（ｊ，ｓ，５）は、グループＧｊに属するｓ番目のＰＥ１０１３－ｉの計算回路４２８から出力されるビジー信号を表す。
【0123】
ＯＲ回路１３１４－ｓは、信号Ｂ（ｊ，ｓ，１）～信号Ｂ（ｊ，ｓ，５）の論理和を示す信号を、ＡＮＤ回路１３１３－１へ出力する。ＯＲ回路１３１４－ｓの出力信号が“１”を示すとき、グループＧｊに属するｓ番目のＰＥ１０１３－ｉの計算回路４２４～計算回路４２８のうち、１つ以上の計算回路が使用中である。したがって、そのＰＥ１０１３－ｉはビジー状態である。
【0124】
ＡＮＤ回路１３１３－１は、ＯＲ回路１３１４－１～ＯＲ回路１３１４－Ｎａの出力信号の論理積を示す信号を、生成回路１３１１へ出力する。
【0125】
ＡＮＤ回路１３１３－１の出力信号が“１”を示すとき、グループＧｊに属するすべてのＰＥ１０１３－ｉがビジー状態である。ＡＮＤ回路１３１３－１の出力信号が“０”を示すとき、グループＧｊに属する１つ以上のＰＥ１０１３－ｉが空き状態である。したがって、ＡＮＤ回路１３１３－１の出力信号は、グループＧｊに属する１つ又は複数のＰＥ１０１３－ｉの負荷を表している。
【0126】
ＯＲ回路１３１５－ｓ（ｓ＝１～Ｎｂ）に入力される信号Ｂ（ｊ＋１，ｓ，１）は、グループＧ（ｊ＋１）に属するｓ番目のＰＥ１０１３－ｉの計算回路４２４から出力されるビジー信号を表す。信号Ｂ（ｊ＋１，ｓ，２）は、グループＧ（ｊ＋１）に属するｓ番目のＰＥ１０１３－ｉの計算回路４２５から出力されるビジー信号を表す。
【0127】
信号Ｂ（ｊ＋１，ｓ，３）は、グループＧ（ｊ＋１）に属するｓ番目のＰＥ１０１３－ｉの計算回路４２６から出力されるビジー信号を表す。信号Ｂ（ｊ＋１，ｓ，４）は、グループＧ（ｊ＋１）に属するｓ番目のＰＥ１０１３－ｉの計算回路４２７から出力されるビジー信号を表す。信号Ｂ（ｊ＋１，ｓ，５）は、グループＧ（ｊ＋１）に属するｓ番目のＰＥ１０１３－ｉの計算回路４２８から出力されるビジー信号を表す。
【0128】
ＯＲ回路１３１５－ｓは、信号Ｂ（ｊ＋１，ｓ，１）～信号Ｂ（ｊ＋１，ｓ，５）の論理和を示す信号を、ＡＮＤ回路１３１３－２へ出力する。ＯＲ回路１３１５－ｓの出力信号が“１”を示すとき、グループＧ（ｊ＋１）に属するｓ番目のＰＥ１０１３－ｉの計算回路４２４～計算回路４２８のうち、１つ以上の計算回路が使用中である。したがって、そのＰＥ１０１３－ｉはビジー状態である。
【0129】
ＡＮＤ回路１３１３－２は、ＯＲ回路１３１５－１～ＯＲ回路１３１５－Ｎｂの出力信号の論理積を示す信号を、生成回路１３１１へ出力する。
【0130】
ＡＮＤ回路１３１３－２の出力信号が“１”を示すとき、グループＧ（ｊ＋１）に属するすべてのＰＥ１０１３－ｉがビジー状態である。ＡＮＤ回路１３１３－２の出力信号が“０”を示すとき、グループＧ（ｊ＋１）に属する１つ以上のＰＥ１０１３－ｉが空き状態である。したがって、ＡＮＤ回路１３１３－２の出力信号は、グループＧ（ｊ＋１）に属する１つ又は複数のＰＥ１０１３－ｉの負荷を表している。
【0131】
生成回路１３１１は、ＡＮＤ回路１３１３－１及びＡＮＤ回路１３１３－２の出力信号に基づいて選択信号を生成し、選択回路１３１２へ出力する。選択信号は、“０”、“１”、又は“２”の何れかの値を有する。“０”は、グループＧｊを示し、“１”は、グループＧ（ｊ＋１）を示す。“２”は、待機を示す。
【0132】
ＡＮＤ回路１３１３－１の出力信号が“０”を示し、かつ、ＡＮＤ回路１３１３－２の出力信号が“１”を示すとき、生成回路１３１１は、“０”を示す選択信号を生成する。
【0133】
ＡＮＤ回路１３１３－１の出力信号が“１”を示し、かつ、ＡＮＤ回路１３１３－２の出力信号が“０”を示すとき、生成回路１３１１は、“１”を示す選択信号を生成する。
【0134】
ＡＮＤ回路１３１３－１の出力信号が“０”を示し、かつ、ＡＮＤ回路１３１３－２の出力信号が“０”を示すとき、生成回路１３１１は、“０”又は“１”のうち所定値を示す選択信号を生成する。所定値は、例えば、“０”であってもよい。
【0135】
ＡＮＤ回路１３１３－１の出力信号が“１”を示し、かつ、ＡＮＤ回路１３１３－２の出力信号が“１”を示すとき、生成回路１３１１は、“２”を示す選択信号を生成する。
【0136】
ｊ＝１～Ｊ－１であり、かつ、原子対に対する計算がグループＧｊのみに割り当てられた場合、選択回路１３１２は、グループＧｊに属するＰＥ１０１３－ｉのうち、ビジー状態ではない何れかのＰＥ１０１３－ｉを選択する。そして、選択回路１３１２は、選択されたＰＥ１０１３－ｉへ原子対データを出力する。グループＧｊに属するすべてのＰＥ１０１３－ｉがビジー状態である場合、選択回路１３１２は、何れかのＰＥ１０１３－ｉが空き状態になるまで、原子対データの出力を遅延させる。
【0137】
ｊ＝Ｊ－１であり、かつ、原子対に対する計算がグループＧＪのみに割り当てられた場合、選択回路１３１２は、グループＧ（ｊ＋１）に属するＰＥ１０１３－ｉのうち、ビジー状態ではない何れかのＰＥ１０１３－ｉを選択する。そして、選択回路１３１２は、選択されたＰＥ１０１３－ｉへ原子対データを出力する。グループＧ（ｊ＋１）に属するすべてのＰＥ１０１３－ｉがビジー状態である場合、選択回路１３１２は、何れかのＰＥ１０１３－ｉが空き状態になるまで、原子対データの出力を遅延させる。
【0138】
ｊ＝１～Ｊ－１であり、かつ、原子対に対する計算がグループＧｊ及びグループＧ（ｊ＋１）に割り当てられた場合、選択回路１３１２は、選択信号に従ってＰＥ１０１３－ｉを選択する。
【0139】
選択信号が“０”を示すとき、選択回路１３１２は、グループＧｊに属するＰＥ１０１３－ｉのうち、ビジー状態ではない何れかのＰＥ１０１３－ｉを選択し、選択されたＰＥ１０１３－ｉへ原子対データを出力する。
【0140】
選択信号が“１”を示すとき、選択回路１３１２は、グループＧ（ｊ＋１）に属するＰＥ１０１３－ｉのうち、ビジー状態ではない何れかのＰＥ１０１３－ｉを選択し、選択されたＰＥ１０１３－ｉへ原子対データを出力する。
【0141】
選択信号が“２”を示すとき、選択回路１３１２は、グループＧｊ又はグループＧ（ｊ＋１）に属する何れかのＰＥ１０１３－ｉが空き状態になるまで、原子対データの出力を遅延させる。
【0142】
このように、ＡＮＤ回路１３１３－１及びＡＮＤ回路１３１３－２の出力信号に基づいて選択信号を生成することで、空き状態のＰＥ１０１３－ｉを、計算の割り当て先として自動的に選択することができる。
【0143】
図１４は、重複する区間を含むＬＵＴ１１２１の例を示している。グループＧ１に対するＬＵＴ１４０１－１は、０＜ｒ≦０．４Ｒの区間に属するｒ（ｉ）から求められるｐ（ｉ）に対するａ（ｉ，０）～ａ（ｉ，３）を含む。グループＧ２に対するＬＵＴ１４０１－２は、０．２Ｒ＜ｒ≦０．６Ｒの区間に属するｒ（ｉ）から求められるｐ（ｉ）に対するａ（ｉ，０）～ａ（ｉ，３）を含む。
【0144】
グループＧ３に対するＬＵＴ１４０１－３は、０．４Ｒ＜ｒ≦０．８Ｒの区間に属するｒ（ｉ）から求められるｐ（ｉ）に対するａ（ｉ，０）～ａ（ｉ，３）を含む。グループＧ４に対するＬＵＴ１４０１－４は、０．６Ｒ＜ｒ≦Ｒの区間に属するｒ（ｉ）から求められるｐ（ｉ）に対するａ（ｉ，０）～ａ（ｉ，３）を含む。
【0145】
この場合、ＬＵＴ１４０１－１とＬＵＴ１４０１－２の間では、０．２Ｒ＜ｒ≦０．４Ｒに対応するｐ（ｉ）の区間が重複している。ＬＵＴ１４０１－２とＬＵＴ１４０１－３の間では、０．４Ｒ＜ｒ≦０．６Ｒに対応するｐ（ｉ）の区間が重複している。ＬＵＴ１４０１－３とＬＵＴ１４０１－４の間では、０．６Ｒ＜ｒ≦０．８Ｒに対応するｐ（ｉ）の区間が重複している。
【0146】
各ＬＵＴ１４０１－ｊ（ｊ＝１～４）は、０＜ｒ≦Ｒの区間の２／５の区間に属するｒ（ｉ）から求められるｐ（ｉ）に対するａ（ｉ，０）～ａ（ｉ，３）のみを含んでいる。したがって、各ＬＵＴ１４０１－ｊの情報量は、図５のＬＵＴの情報量の約２／５である。
【0147】
このように、図１０の並列計算システム１００１によれば、メモリベースコンピューティングのために各ＰＥ１０１３－ｉが記憶するＬＵＴの情報量を削減することができる。
【0148】
また、複数のグループそれぞれのｒの区間のうち、隣接する２つの区間を重複させることで、重複区間に属するｒを有する原子対に対する計算の割り当て先を柔軟に変更することができ、イタレーション毎に計算負荷が再分配される。したがって、ＰＥ１０１３－１～ＰＥ１０１３－Ｎの計算負荷の不均衡を修正することができる。
【0149】
一例として、グループＧ１が３個のＰＥ１０１３－ｉを含み、グループＧ２が２個のＰＥ１０１３－ｉを含む場合を想定する。複数回のイタレーションの後、０．２Ｒ＜ｒ≦０．６Ｒの区間に属するｒを有する原子対が増加すると、グループＧ２の２個のＰＥ１０１３－ｉがビジー状態になり、グループＧ１の何れかのＰＥ１０１３－ｉが空き状態になることがある。
【0150】
この場合、０．２Ｒ＜ｒ≦０．４Ｒの重複区間に属するｒを有する原子対に対する計算が、グループＧ２ではなく、グループＧ１の空き状態のＰＥ１０１３－ｉに対して割り当てられる。したがって、グループ間における計算負荷の不均衡が修正され、ＰＥ１０１３－ｉの再利用性が向上する。
【0151】
【0152】
まず、制御部３１１は、ＰＥ１０１３－１～ＰＥ１０１３－Ｎ各々を、複数のグループのうち何れかのグループに分類する（ステップ１５０１）。そして、制御部３１１は、通信部３１２を介して、各ＰＥ１０１３－ｉの計算回路４２４～計算回路４２８それぞれのＬＵＴ１１２１に、そのＰＥ１０１３－ｉが属するグループのｐ（ｉ）に対するａ（ｉ，０）～ａ（ｉ，ｍ）を書き込む。
【0153】
次に、制御部３１１は、複数の単位空間のうち１つの単位空間を選択し、選択された単位空間内の１つの原子対を選択して、選択された原子対のｒ２を、式（１０）により計算する（ステップ１５０２）。
【0154】
次に、制御部３１１は、ｒ２をＲ２と比較する（ステップ１５０３）。ｒ２＜Ｒ２である場合（ステップ１５０３，ＹＥＳ）、制御部３１１は、その原子対に対する計算を、ｒが属する区間に対応するグループに対して割り当てる（ステップ１５０４）。
【0155】
距離ｒが１つのグループの区間のみに属する場合、制御部３１１は、そのグループに対して、原子対に対する計算を割り当てる。距離ｒが２つのグループの重複区間に属する場合、制御部３１１は、それらの２つのグループに対して、原子対に対する計算を割り当てる。
【0156】
次に、制御部３１１は、単位空間内のすべての原子対が選択されたか否かをチェックする（ステップ１５０５）。ｒ２≧Ｒ２である場合（ステップ１５０３，ＮＯ）、又は未選択の原子対が残っている場合（ステップ１５０５，ＮＯ）、制御部３１１は、次の原子対を選択して、ステップ１５０２以降の処理を繰り返す。
【0157】
すべての原子対が選択された場合（ステップ１５０５，ＹＥＳ）、制御部３１１は、すべての単位空間が選択されたか否かをチェックする（ステップ１５０６）。未選択の単位空間が残っている場合（ステップ１５０６，ＮＯ）、制御部３１１は、次の単位空間を選択して、ステップ１５０２以降の処理を繰り返す。
【0158】
すべての単位空間が選択された場合（ステップ１５０６，ＹＥＳ）、制御部３１１は、通信部３１２を介して、各原子対のグループ情報及び原子対データを選択装置１０１２へ送信する（ステップ１５０７）。そして、制御部３１１は、通信部３１２を介して、選択装置１０１２から各原子対のｆｘ、ｆｙ、及びｆｚを受信する。
【0159】
その後、制御部３１１は、次の時間ステップについて、ステップ１５０２以降の処理を繰り返す。
【0160】
【0161】
図１６は、ＰＥ２１２－ｉ及びＰＥ１０１３－ｉとして用いられる第１の情報処理装置のハードウェア構成例を示している。図１６の情報処理装置１６０１は、ＣＰＵ１６１１、メモリ１６１２、及び通信装置１６１３を含む。これらの構成要素はハードウェアであり、バス１６１４により互いに接続されている。
【0162】
メモリ１６１２は、例えば、ＲＯＭ（Read Only Memory）、ＲＡＭ、フラッシュメモリ等の半導体メモリであり、処理に用いられるプログラム及びデータを記憶する。メモリ１６１２が記憶しているデータは、図７のＬＵＴ７２１又は図１１のＬＵＴ１１２１を含む。
【0163】
ＣＰＵ１６１１（プロセッサ）は、例えば、メモリ１６１２を利用してプログラムを実行することにより、図４のＦＰＧＡ４０１と同様の計算を行う。ＣＰＵ１６１１は、メモリ１６１２内のＬＵＴ７２１又はＬＵＴ１１２１を参照しながら、各原子対に対する計算を行う。
【0164】
【0165】
図１の並列計算分配システム１０１の構成は一例に過ぎず、並列計算分配システム１０１の用途又は条件に応じて一部の構成要素を省略又は変更してもよい。
【0166】
図２の並列計算システム２０１及び図１０の並列計算システム１００１の構成は一例に過ぎず、並列計算システムの用途又は条件に応じて一部の構成要素を省略又は変更してもよい。図３のホスト計算機２１１の構成は一例に過ぎず、並列計算システムの用途又は条件に応じて一部の構成要素を省略又は変更してもよい。
【0167】
図４のＦＰＧＡ４０１の構成は一例に過ぎず、ＦＰＧＡ４０１の構成は、並列計算システムの用途に応じて変化する。
【0168】
図７の計算回路７０１及び図１１の計算回路１１０１の構成は一例に過ぎず、並列計算システムの用途又は条件に応じて一部の構成要素を省略又は変更してもよい。図１２の選択装置１０１２及び図１３の選択部１２１２－ｊの構成は一例に過ぎず、並列計算システムの用途又は条件に応じて一部の構成要素を省略又は変更してもよい。
【0169】
図１６の情報処理装置１６０１の構成は一例に過ぎず、並列計算システムの用途又は条件に応じて一部の構成要素を省略又は変更してもよい。
【0170】
【0171】
図５に示したＬＵＴは一例に過ぎず、ＬＵＴの入力データ及び出力データは、ＬＵＴを用いて行われる計算に応じて変化する。図６に示した原子対リストは一例に過ぎず、原子対リストは、各原子対の距離ｒが属する区間に応じて変化する。図８及び図１４に示したＬＵＴは一例に過ぎず、各グループのＬＵＴとして、距離ｒの別の区間に対応するＬＵＴを用いてもよい。
【0172】
式（１）～式（１４）は一例に過ぎず、並列計算システム２０１及び並列計算システム１００１は、別の計算式を用いて並列計算を行ってもよい。
【0173】
図１７は、図１の割当部１１１、図２のホスト計算機２１１、及び図１０のホスト計算機１０１１として用いられる第２の情報処理装置のハードウェア構成例を示している。図１７の情報処理装置は、ＣＰＵ１７０１、メモリ１７０２、入力装置１７０３、出力装置１７０４、補助記憶装置１７０５、媒体駆動装置１７０６、及びネットワーク接続装置１７０７を含む。これらの構成要素はハードウェアであり、バス１７０８により互いに接続されている。
【0174】
メモリ１７０２は、例えば、ＲＯＭ、ＲＡＭ、フラッシュメモリ等の半導体メモリであり、処理に用いられるプログラム及びデータを記憶する。メモリ１７０２は、図３の記憶部３１３として動作してもよい。
【0175】
【0176】
入力装置１７０３は、例えば、キーボード、ポインティングデバイス等であり、ユーザ又はオペレータからの指示又は情報の入力に用いられる。出力装置１７０４は、例えば、表示装置、プリンタ、スピーカ等であり、ユーザ又はオペレータへの問い合わせ又は処理結果の出力に用いられる。処理結果は、科学技術計算等の計算結果であってもよい。
【0177】
補助記憶装置１７０５は、例えば、磁気ディスク装置、光ディスク装置、光磁気ディスク装置、テープ装置等である。補助記憶装置１７０５は、ハードディスクドライブ又はＳＳＤ（Solid State Drive）であってもよい。情報処理装置は、補助記憶装置１７０５にプログラム及びデータを格納しておき、それらをメモリ１７０２にロードして使用することができる。補助記憶装置１７０５は、図３の記憶部３１３として動作してもよい。
【0178】
媒体駆動装置１７０６は、可搬型記録媒体１７０９を駆動し、その記録内容にアクセスする。可搬型記録媒体１７０９は、メモリデバイス、フレキシブルディスク、光ディスク、光磁気ディスク等である。可搬型記録媒体１７０９は、ＣＤ－ＲＯＭ（Compact Disk Read Only Memory）、ＤＶＤ（Digital Versatile Disk）、ＵＳＢ（Universal Serial Bus）メモリ等であってもよい。ユーザ又はオペレータは、可搬型記録媒体１７０９にプログラム及びデータを格納しておき、それらをメモリ１７０２にロードして使用することができる。
【0179】
このように、処理に用いられるプログラム及びデータを格納するコンピュータ読み取り可能な記録媒体は、メモリ１７０２、補助記憶装置１７０５、又は可搬型記録媒体１７０９のような、物理的な（非一時的な）記録媒体である。
【0180】
ネットワーク接続装置１７０７は、通信ネットワークに接続され、通信に伴うデータ変換を行う通信インタフェース回路である。情報処理装置は、プログラム及びデータを外部の装置からネットワーク接続装置１７０７を介して受信し、それらをメモリ１７０２にロードして使用することができる。ネットワーク接続装置１７０７は、図３の通信部３１２として動作してもよい。
【0181】
なお、情報処理装置が図１７のすべての構成要素を含む必要はなく、用途又は条件に応じて一部の構成要素を省略又は変更することも可能である。例えば、ユーザ又はオペレータとのインタフェースが不要である場合は、入力装置１７０３及び出力装置１７０４を省略してもよい。情報処理装置が可搬型記録媒体１７０９を利用しない場合は、媒体駆動装置１７０６を省略してもよい。
【0182】
開示の実施形態とその利点について詳しく説明したが、当業者は、特許請求の範囲に明確に記載した本発明の範囲から逸脱することなく、様々な変更、追加、省略をすることができるであろう。
【0183】
図１乃至図１７を参照しながら説明した実施形態に関し、さらに以下の付記を開示する。
（付記１）
入力データに対応付けられた出力データを含む参照情報を用いて、前記入力データから前記出力データを求める並列計算を行う複数の計算部それぞれに対して、前記入力データの範囲のうち一部の範囲に属する入力データから出力データを求める計算を割り当てる、
処理をコンピュータに実行させ、
前記複数の計算部各々は、前記参照情報のうち、前記一部の範囲に属する入力データに対応付けられた出力データを含む一部の参照情報を記憶し、前記一部の参照情報を用いて、前記一部の範囲に属する入力データから前記一部の範囲に属する入力データに対応付けられた出力データを求めることを特徴とする並列計算分配プログラム。
（付記２）
前記入力データの範囲は、複数の範囲に分割されており、
前記一部の範囲は、前記複数の範囲各々に対応し、
前記入力データに対応付けられた出力データを含む参照情報は、複数の部分に分割されており、
前記一部の参照情報は、前記複数の部分各々に対応し、
前記複数の計算部それぞれに対して、前記入力データの範囲のうち一部の範囲に属する入力データから出力データを求める計算を割り当てる処理は、
前記複数の計算部各々を、前記入力データに対応する基準データの複数の範囲それぞれに対応するグループのうち、何れかのグループに分類する処理と、
前記並列計算における複数の入力データのうち特定の入力データに対応する特定の基準データに基づいて、前記特定の基準データが属する特定の範囲に対応する特定のグループを求める処理と、
前記複数の計算部のうち前記特定のグループに属する計算部に対して、前記特定の入力データから出力データを求める計算を割り当てる処理と、
を含むことを特徴とする付記１記載の並列計算分配プログラム。
（付記３）
前記複数の入力データそれぞれに対応する基準データのうち、前記特定の範囲に属する基準データの個数に基づいて、前記特定のグループに属する計算部の個数を決定する処理を、前記コンピュータにさらに実行させることを特徴とする付記２記載の並列計算分配プログラム。
（付記４）
前記入力データの範囲は、複数の範囲を含み、
前記複数の範囲のうち２つの範囲は、互いに重複する範囲を含み、
前記一部の範囲は、前記複数の範囲各々に対応し、
前記入力データに対応付けられた出力データを含む参照情報は、複数の部分を含み、
前記一部の参照情報は、前記複数の部分各々に対応し、
前記複数の計算部それぞれに対して、前記入力データの範囲のうち一部の範囲に属する入力データから出力データを求める計算を割り当てる処理は、
前記複数の計算部各々を、前記入力データに対応する基準データの複数の範囲それぞれに対応するグループのうち、何れかのグループに分類する処理と、
前記複数の入力データのうち前記重複する範囲に属する特定の入力データに対応する特定の基準データに基づいて、前記２つの範囲に対応する２つのグループを求める処理と、
前記複数の計算部のうち前記２つのグループに属する何れかの計算部に対して、前記特定の入力データから出力データを求める計算を割り当てる処理と、
を含むことを特徴とする付記１記載の並列計算分配プログラム。
（付記５）
前記２つのグループのうち一方のグループに属する１つ又は複数の計算部の負荷と、前記２つのグループのうち他方のグループに属する１つ又は複数の計算部の負荷とに基づいて、前記何れかの計算部が選択されることを特徴とする付記４記載の並列計算分配プログラム。
（付記６）
入力データに対応付けられた出力データを含む参照情報を用いて、前記入力データから前記出力データを求める並列計算を行う複数の計算部と、
前記複数の計算部それぞれに対して、前記入力データの範囲のうち一部の範囲に属する入力データから出力データを求める計算を割り当てる割当部と、
を備え、
前記複数の計算部各々は、前記参照情報のうち、前記一部の範囲に属する入力データに対応付けられた出力データを含む一部の参照情報を記憶し、前記一部の参照情報を用いて、前記一部の範囲に属する入力データから前記一部の範囲に属する入力データに対応付けられた出力データを求めることを特徴とする並列計算分配システム。
（付記７）
前記入力データの範囲は、複数の範囲に分割されており、
前記一部の範囲は、前記複数の範囲各々に対応し、
前記入力データに対応付けられた出力データを含む参照情報は、複数の部分に分割されており、
前記一部の参照情報は、前記複数の部分各々に対応し、
前記割当部は、前記複数の計算部各々を、前記入力データに対応する基準データの複数の範囲それぞれに対応するグループのうち、何れかのグループに分類し、前記並列計算における複数の入力データのうち特定の入力データに対応する特定の基準データに基づいて、前記特定の基準データが属する特定の範囲に対応する特定のグループを求め、前記複数の計算部のうち前記特定のグループに属する計算部に対して、前記特定の入力データから出力データを求める計算を割り当てることを特徴とする付記６記載の並列計算分配システム。
（付記８）
前記割当部は、前記複数の入力データそれぞれに対応する基準データのうち、前記特定の範囲に属する基準データの個数に基づいて、前記特定のグループに属する計算部の個数を決定することを特徴とする付記７記載の並列計算分配システム。
（付記９）
前記入力データの範囲は、複数の範囲を含み、
前記複数の範囲のうち２つの範囲は、互いに重複する範囲を含み、
前記一部の範囲は、前記複数の範囲各々に対応し、
前記入力データに対応付けられた出力データを含む参照情報は、複数の部分を含み、
前記一部の参照情報は、前記複数の部分各々に対応し、
前記割当部は、前記複数の計算部各々を、前記入力データに対応する基準データの複数の範囲それぞれに対応するグループのうち、何れかのグループに分類し、前記複数の入力データのうち前記重複する範囲に属する特定の入力データに対応する特定の基準データに基づいて、前記２つの範囲に対応する２つのグループを求め、前記複数の計算部のうち前記２つのグループに属する何れかの計算部に対して、前記特定の入力データから出力データを求める計算を割り当てることを特徴とする付記６記載の並列計算分配システム。
（付記１０）
前記２つのグループのうち一方のグループに属する１つ又は複数の計算部の負荷と、前記２つのグループのうち他方のグループに属する１つ又は複数の計算部の負荷とに基づいて、前記何れかの計算部を選択する選択部をさらに備えることを特徴とする付記９記載の並列計算分配システム。
（付記１１）
入力データに対応付けられた出力データを含む参照情報を用いて、前記入力データから前記出力データを求める並列計算を行う複数の計算部それぞれに対して、前記入力データの範囲のうち一部の範囲に属する入力データから出力データを求める計算を割り当てる、
処理をコンピュータが実行し、
前記複数の計算部各々は、前記参照情報のうち、前記一部の範囲に属する入力データに対応付けられた出力データを含む一部の参照情報を記憶し、前記一部の参照情報を用いて、前記一部の範囲に属する入力データから前記一部の範囲に属する入力データに対応付けられた出力データを求める ことを特徴とする並列計算分配方法。
（付記１２）
前記入力データの範囲は、複数の範囲に分割されており、
前記一部の範囲は、前記複数の範囲各々に対応し、
前記入力データに対応付けられた出力データを含む参照情報は、複数の部分に分割されており、
前記一部の参照情報は、前記複数の部分各々に対応し、
前記複数の計算部それぞれに対して、前記入力データの範囲のうち一部の範囲に属する入力データから出力データを求める計算を割り当てる処理は、
前記複数の計算部各々を、前記入力データに対応する基準データの複数の範囲それぞれに対応するグループのうち、何れかのグループに分類する処理と、
前記並列計算における複数の入力データのうち特定の入力データに対応する特定の基準データに基づいて、前記特定の基準データが属する特定の範囲に対応する特定のグループを求める処理と、
前記複数の計算部のうち前記特定のグループに属する計算部に対して、前記特定の入力データから出力データを求める計算を割り当てる処理と、
を含むことを特徴とする付記１１記載の並列計算分配方法。
（付記１３）
前記複数の入力データそれぞれに対応する基準データのうち、前記特定の範囲に属する基準データの個数に基づいて、前記特定のグループに属する計算部の個数を決定する処理を、前記コンピュータがさらに実行することを特徴とする付記１２記載の並列計算分配方法。
（付記１４）
前記入力データの範囲は、複数の範囲を含み、
前記複数の範囲のうち２つの範囲は、互いに重複する範囲を含み、
前記一部の範囲は、前記複数の範囲各々に対応し、
前記入力データに対応付けられた出力データを含む参照情報は、複数の部分を含み、
前記一部の参照情報は、前記複数の部分各々に対応し、
前記複数の計算部それぞれに対して、前記入力データの範囲のうち一部の範囲に属する入力データから出力データを求める計算を割り当てる処理は、
前記複数の計算部各々を、前記入力データに対応する基準データの複数の範囲それぞれに対応するグループのうち、何れかのグループに分類する処理と、
前記複数の入力データのうち前記重複する範囲に属する特定の入力データに対応する特定の基準データに基づいて、前記２つの範囲に対応する２つのグループを求める処理と、
前記複数の計算部のうち前記２つのグループに属する何れかの計算部に対して、前記特定の入力データから出力データを求める計算を割り当てる処理と、
を含むことを特徴とする付記１１記載の並列計算分配方法。
（付記１５）
前記２つのグループのうち一方のグループに属する１つ又は複数の計算部の負荷と、前記２つのグループのうち他方のグループに属する１つ又は複数の計算部の負荷とに基づいて、前記何れかの計算部が選択されることを特徴とする付記１４記載の並列計算分配方法。
（付記１）
入力データに対応付けられた出力データを含む参照情報を用いて、前記入力データから前記出力データを求める並列計算を行う複数の計算部それぞれに対して、前記入力データの範囲のうち一部の範囲に属する入力データから出力データを求める計算を割り当てる、
処理をコンピュータに実行させ、
前記複数の計算部各々は、前記参照情報のうち、前記一部の範囲に属する入力データに対応付けられた出力データを含む一部の参照情報を記憶し、前記一部の参照情報を用いて、前記一部の範囲に属する入力データから前記一部の範囲に属する入力データに対応付けられた出力データを求めることを特徴とする並列計算分配プログラム。
（付記２）
前記入力データの範囲は、複数の範囲に分割されており、
前記一部の範囲は、前記複数の範囲各々に対応し、
前記入力データに対応付けられた出力データを含む参照情報は、複数の部分に分割されており、
前記一部の参照情報は、前記複数の部分各々に対応し、
前記複数の計算部それぞれに対して、前記入力データの範囲のうち一部の範囲に属する入力データから出力データを求める計算を割り当てる処理は、
前記複数の計算部各々を、前記入力データに対応する基準データの複数の範囲それぞれに対応するグループのうち、何れかのグループに分類する処理と、
前記並列計算における複数の入力データのうち特定の入力データに対応する特定の基準データに基づいて、前記特定の基準データが属する特定の範囲に対応する特定のグループを求める処理と、
前記複数の計算部のうち前記特定のグループに属する計算部に対して、前記特定の入力データから出力データを求める計算を割り当てる処理と、
を含むことを特徴とする付記１記載の並列計算分配プログラム。
（付記３）
前記複数の入力データそれぞれに対応する基準データのうち、前記特定の範囲に属する基準データの個数に基づいて、前記特定のグループに属する計算部の個数を決定する処理を、前記コンピュータにさらに実行させることを特徴とする付記２記載の並列計算分配プログラム。
（付記４）
前記入力データの範囲は、複数の範囲を含み、
前記複数の範囲のうち２つの範囲は、互いに重複する範囲を含み、
前記一部の範囲は、前記複数の範囲各々に対応し、
前記入力データに対応付けられた出力データを含む参照情報は、複数の部分を含み、
前記一部の参照情報は、前記複数の部分各々に対応し、
前記複数の計算部それぞれに対して、前記入力データの範囲のうち一部の範囲に属する入力データから出力データを求める計算を割り当てる処理は、
前記複数の計算部各々を、前記入力データに対応する基準データの複数の範囲それぞれに対応するグループのうち、何れかのグループに分類する処理と、
前記複数の入力データのうち前記重複する範囲に属する特定の入力データに対応する特定の基準データに基づいて、前記２つの範囲に対応する２つのグループを求める処理と、
前記複数の計算部のうち前記２つのグループに属する何れかの計算部に対して、前記特定の入力データから出力データを求める計算を割り当てる処理と、
を含むことを特徴とする付記１記載の並列計算分配プログラム。
（付記５）
前記２つのグループのうち一方のグループに属する１つ又は複数の計算部の負荷と、前記２つのグループのうち他方のグループに属する１つ又は複数の計算部の負荷とに基づいて、前記何れかの計算部が選択されることを特徴とする付記４記載の並列計算分配プログラム。
（付記６）
入力データに対応付けられた出力データを含む参照情報を用いて、前記入力データから前記出力データを求める並列計算を行う複数の計算部と、
前記複数の計算部それぞれに対して、前記入力データの範囲のうち一部の範囲に属する入力データから出力データを求める計算を割り当てる割当部と、
を備え、
前記複数の計算部各々は、前記参照情報のうち、前記一部の範囲に属する入力データに対応付けられた出力データを含む一部の参照情報を記憶し、前記一部の参照情報を用いて、前記一部の範囲に属する入力データから前記一部の範囲に属する入力データに対応付けられた出力データを求めることを特徴とする並列計算分配システム。
（付記７）
前記入力データの範囲は、複数の範囲に分割されており、
前記一部の範囲は、前記複数の範囲各々に対応し、
前記入力データに対応付けられた出力データを含む参照情報は、複数の部分に分割されており、
前記一部の参照情報は、前記複数の部分各々に対応し、
前記割当部は、前記複数の計算部各々を、前記入力データに対応する基準データの複数の範囲それぞれに対応するグループのうち、何れかのグループに分類し、前記並列計算における複数の入力データのうち特定の入力データに対応する特定の基準データに基づいて、前記特定の基準データが属する特定の範囲に対応する特定のグループを求め、前記複数の計算部のうち前記特定のグループに属する計算部に対して、前記特定の入力データから出力データを求める計算を割り当てることを特徴とする付記６記載の並列計算分配システム。
（付記８）
前記割当部は、前記複数の入力データそれぞれに対応する基準データのうち、前記特定の範囲に属する基準データの個数に基づいて、前記特定のグループに属する計算部の個数を決定することを特徴とする付記７記載の並列計算分配システム。
（付記９）
前記入力データの範囲は、複数の範囲を含み、
前記複数の範囲のうち２つの範囲は、互いに重複する範囲を含み、
前記一部の範囲は、前記複数の範囲各々に対応し、
前記入力データに対応付けられた出力データを含む参照情報は、複数の部分を含み、
前記一部の参照情報は、前記複数の部分各々に対応し、
前記割当部は、前記複数の計算部各々を、前記入力データに対応する基準データの複数の範囲それぞれに対応するグループのうち、何れかのグループに分類し、前記複数の入力データのうち前記重複する範囲に属する特定の入力データに対応する特定の基準データに基づいて、前記２つの範囲に対応する２つのグループを求め、前記複数の計算部のうち前記２つのグループに属する何れかの計算部に対して、前記特定の入力データから出力データを求める計算を割り当てることを特徴とする付記６記載の並列計算分配システム。
（付記１０）
前記２つのグループのうち一方のグループに属する１つ又は複数の計算部の負荷と、前記２つのグループのうち他方のグループに属する１つ又は複数の計算部の負荷とに基づいて、前記何れかの計算部を選択する選択部をさらに備えることを特徴とする付記９記載の並列計算分配システム。
（付記１１）
入力データに対応付けられた出力データを含む参照情報を用いて、前記入力データから前記出力データを求める並列計算を行う複数の計算部それぞれに対して、前記入力データの範囲のうち一部の範囲に属する入力データから出力データを求める計算を割り当てる、
処理をコンピュータが実行し、
前記複数の計算部各々は、前記参照情報のうち、前記一部の範囲に属する入力データに対応付けられた出力データを含む一部の参照情報を記憶し、前記一部の参照情報を用いて、前記一部の範囲に属する入力データから前記一部の範囲に属する入力データに対応付けられた出力データを求める ことを特徴とする並列計算分配方法。
（付記１２）
前記入力データの範囲は、複数の範囲に分割されており、
前記一部の範囲は、前記複数の範囲各々に対応し、
前記入力データに対応付けられた出力データを含む参照情報は、複数の部分に分割されており、
前記一部の参照情報は、前記複数の部分各々に対応し、
前記複数の計算部それぞれに対して、前記入力データの範囲のうち一部の範囲に属する入力データから出力データを求める計算を割り当てる処理は、
前記複数の計算部各々を、前記入力データに対応する基準データの複数の範囲それぞれに対応するグループのうち、何れかのグループに分類する処理と、
前記並列計算における複数の入力データのうち特定の入力データに対応する特定の基準データに基づいて、前記特定の基準データが属する特定の範囲に対応する特定のグループを求める処理と、
前記複数の計算部のうち前記特定のグループに属する計算部に対して、前記特定の入力データから出力データを求める計算を割り当てる処理と、
を含むことを特徴とする付記１１記載の並列計算分配方法。
（付記１３）
前記複数の入力データそれぞれに対応する基準データのうち、前記特定の範囲に属する基準データの個数に基づいて、前記特定のグループに属する計算部の個数を決定する処理を、前記コンピュータがさらに実行することを特徴とする付記１２記載の並列計算分配方法。
（付記１４）
前記入力データの範囲は、複数の範囲を含み、
前記複数の範囲のうち２つの範囲は、互いに重複する範囲を含み、
前記一部の範囲は、前記複数の範囲各々に対応し、
前記入力データに対応付けられた出力データを含む参照情報は、複数の部分を含み、
前記一部の参照情報は、前記複数の部分各々に対応し、
前記複数の計算部それぞれに対して、前記入力データの範囲のうち一部の範囲に属する入力データから出力データを求める計算を割り当てる処理は、
前記複数の計算部各々を、前記入力データに対応する基準データの複数の範囲それぞれに対応するグループのうち、何れかのグループに分類する処理と、
前記複数の入力データのうち前記重複する範囲に属する特定の入力データに対応する特定の基準データに基づいて、前記２つの範囲に対応する２つのグループを求める処理と、
前記複数の計算部のうち前記２つのグループに属する何れかの計算部に対して、前記特定の入力データから出力データを求める計算を割り当てる処理と、
を含むことを特徴とする付記１１記載の並列計算分配方法。
（付記１５）
前記２つのグループのうち一方のグループに属する１つ又は複数の計算部の負荷と、前記２つのグループのうち他方のグループに属する１つ又は複数の計算部の負荷とに基づいて、前記何れかの計算部が選択されることを特徴とする付記１４記載の並列計算分配方法。
【符号の説明】
【0184】
１０１ 並列計算分配システム
１１１ 割当部
１１２－１～１１２－Ｎ 計算部
２０１、１００１ 並列計算システム
２１１、１０１１ ホスト計算機
３１１、１２１１ 制御部
３１２ 通信部
３１３、７１１、１１１２ 記憶部
４０１ ＦＰＧＡ
４１２、４１３ 加算回路
４１４～４１９、４２０－１～４２０－３ 乗算回路
４２１～４２８、７０１、１１０１ 計算回路
７１２、１１１３ 補間部
１０１２ 選択装置
１１１１ 受付部
１２１２－１～１２１２－（Ｊ－１） 選択部
１３１１ 生成回路
１３１２ 選択回路
１３１３－１、１３１３－２ ＡＮＤ回路
１３１４－１～１３１４－Ｎａ、１３１５－１～１３１５－Ｎｂ ＯＲ回路
１６０１ 情報処理装置
１６１１、１７０１ ＣＰＵ
１６１２、１７０２ メモリ
１６１３ 通信装置
１６１４、１７０８ バス
１７０３ 入力装置
１７０４ 出力装置
１７０５ 補助記憶装置
１７０６ 媒体駆動装置
１７０７ ネットワーク接続装置
１７０９ 可搬型記録媒体
１１１ 割当部
１１２－１～１１２－Ｎ 計算部
２０１、１００１ 並列計算システム
２１１、１０１１ ホスト計算機
３１１、１２１１ 制御部
３１２ 通信部
３１３、７１１、１１１２ 記憶部
４０１ ＦＰＧＡ
４１２、４１３ 加算回路
４１４～４１９、４２０－１～４２０－３ 乗算回路
４２１～４２８、７０１、１１０１ 計算回路
７１２、１１１３ 補間部
１０１２ 選択装置
１１１１ 受付部
１２１２－１～１２１２－（Ｊ－１） 選択部
１３１１ 生成回路
１３１２ 選択回路
１３１３－１、１３１３－２ ＡＮＤ回路
１３１４－１～１３１４－Ｎａ、１３１５－１～１３１５－Ｎｂ ＯＲ回路
１６０１ 情報処理装置
１６１１、１７０１ ＣＰＵ
１６１２、１７０２ メモリ
１６１３ 通信装置
１６１４、１７０８ バス
１７０３ 入力装置
１７０４ 出力装置
１７０５ 補助記憶装置
１７０６ 媒体駆動装置
１７０７ ネットワーク接続装置
１７０９ 可搬型記録媒体
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】