知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025005635
(43)【公開日】2025-01-17
(54)【発明の名称】データ処理装置、プログラム及びデータ処理方法
(51)【国際特許分類】
G06N 99/00 20190101AFI20250109BHJP
【ＦＩ】
G06N99/00 180
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2023105888
(22)【出願日】2023-06-28
(71)【出願人】
【識別番号】000005223
【氏名又は名称】富士通株式会社
(74)【代理人】
【識別番号】110002918
【氏名又は名称】弁理士法人扶桑国際特許事務所
(72)【発明者】
【氏名】渡部 康弘
(72)【発明者】
【氏名】田村 泰孝
(57)【要約】
【課題】複数ビット遷移を効率よく評価する。
【解決手段】等価スピン保持回路２３は組合せ最適化問題の評価関数に含まれる異値または同値の２以上の２値変数からなる複数の変数群のそれぞれの、２以上の２値変数のうちの１つの値である代表値を保持する。等価結合係数メモリ２１は複数の変数群の間の相互作用の大きさを表す複数の第１結合係数を記憶する。ΔＥ算出回路２６は複数の変数群のそれぞれの代表値の変化に伴う評価関数の値の第１変化量の特定に用いられる第１局所場を用いて第１変化量を算出する。遷移等価スピン選択回路２９は第１変化量に基づき複数の変数群の何れかの代表値の変化を受け入れ、等価スピン更新回路２２は変化が受け入れられた第１変数群の代表値を更新する。等価局所場更新回路２４は複数の第１結合係数のうち、第１変数群の第１識別番号に基づいて読み出された第２結合係数を用いて第１局所場を更新する。
【選択図】図７
【解決手段】等価スピン保持回路２３は組合せ最適化問題の評価関数に含まれる異値または同値の２以上の２値変数からなる複数の変数群のそれぞれの、２以上の２値変数のうちの１つの値である代表値を保持する。等価結合係数メモリ２１は複数の変数群の間の相互作用の大きさを表す複数の第１結合係数を記憶する。ΔＥ算出回路２６は複数の変数群のそれぞれの代表値の変化に伴う評価関数の値の第１変化量の特定に用いられる第１局所場を用いて第１変化量を算出する。遷移等価スピン選択回路２９は第１変化量に基づき複数の変数群の何れかの代表値の変化を受け入れ、等価スピン更新回路２２は変化が受け入れられた第１変数群の代表値を更新する。等価局所場更新回路２４は複数の第１結合係数のうち、第１変数群の第１識別番号に基づいて読み出された第２結合係数を用いて第１局所場を更新する。
【選択図】図７
【特許請求の範囲】
【請求項1】
組合せ最適化問題の評価関数に含まれる異値または同値の２以上の２値変数からなる複数の変数群のそれぞれの、前記２以上の２値変数のうちの１つの値である代表値を保持する第１保持回路と、
前記複数の変数群の間の相互作用の大きさを表す複数の第１結合係数を記憶する第１メモリと、
前記複数の変数群のそれぞれの前記代表値の変化に伴う、前記評価関数の値の第１変化量の特定に用いられる第１局所場を保持する第２保持回路と、
前記第１局所場を用いて、前記第１変化量を、前記複数の変数群のそれぞれに対して算出する変化量算出回路と、
前記複数の変数群のそれぞれに対して算出された前記第１変化量に基づいて、前記複数の変数群の何れかの前記代表値の変化を受け入れる選択回路と、
前記複数の変数群のうち、前記代表値の変化が受け入れられた第１変数群の前記代表値を更新する第１更新回路と、
前記第１メモリに記憶されている前記複数の第１結合係数のうち、前記第１変数群の第１識別番号に基づいて読み出された第２結合係数を用いて、前記第１局所場を更新する第２更新回路と、
を有するデータ処理装置。
前記複数の変数群の間の相互作用の大きさを表す複数の第１結合係数を記憶する第１メモリと、
前記複数の変数群のそれぞれの前記代表値の変化に伴う、前記評価関数の値の第１変化量の特定に用いられる第１局所場を保持する第２保持回路と、
前記第１局所場を用いて、前記第１変化量を、前記複数の変数群のそれぞれに対して算出する変化量算出回路と、
前記複数の変数群のそれぞれに対して算出された前記第１変化量に基づいて、前記複数の変数群の何れかの前記代表値の変化を受け入れる選択回路と、
前記複数の変数群のうち、前記代表値の変化が受け入れられた第１変数群の前記代表値を更新する第１更新回路と、
前記第１メモリに記憶されている前記複数の第１結合係数のうち、前記第１変数群の第１識別番号に基づいて読み出された第２結合係数を用いて、前記第１局所場を更新する第２更新回路と、
を有するデータ処理装置。
【請求項2】
前記第１保持回路、前記第１メモリ、前記第２保持回路、前記変化量算出回路、前記選択回路、前記第１更新回路、前記第２更新回路と、を含む第１回路部と、
前記複数の変数群を含む、前記評価関数の複数の２値変数のそれぞれの値の変化に伴う、前記評価関数の値の第２変化量に基づいて、前記複数の２値変数の何れか１つの値の変化を受け入れる第２回路部と、
前記第１回路部による処理と、前記第２回路部による処理とを切り替える制御回路と、
を有する請求項１に記載のデータ処理装置。
前記複数の変数群を含む、前記評価関数の複数の２値変数のそれぞれの値の変化に伴う、前記評価関数の値の第２変化量に基づいて、前記複数の２値変数の何れか１つの値の変化を受け入れる第２回路部と、
前記第１回路部による処理と、前記第２回路部による処理とを切り替える制御回路と、
を有する請求項１に記載のデータ処理装置。
【請求項3】
前記第１識別番号に基づいて、前記第１変数群に含まれる前記２以上の２値変数を特定する２以上の第２識別番号を出力するデコーダ回路を、さらに有し、
前記第２回路部は、前記２以上の第２識別番号に対応する前記２以上の２値変数の値を更新する、
請求項２に記載のデータ処理装置。
前記第２回路部は、前記２以上の第２識別番号に対応する前記２以上の２値変数の値を更新する、
請求項２に記載のデータ処理装置。
【請求項4】
前記複数の変数群の前記代表値の変化を許容するか否かを示すイネーブル信号を生成するイネーブル判定回路をさらに有し、
前記イネーブル判定回路は、前記第２回路部が前記複数の２値変数のうち、第１の２値変数の値の変化を受け入れた場合、前記複数の変数群のうち、前記第１の２値変数を含む第２変数群に関する前記イネーブル信号の値を反転させる、
請求項２に記載のデータ処理装置。
前記イネーブル判定回路は、前記第２回路部が前記複数の２値変数のうち、第１の２値変数の値の変化を受け入れた場合、前記複数の変数群のうち、前記第１の２値変数を含む第２変数群に関する前記イネーブル信号の値を反転させる、
請求項２に記載のデータ処理装置。
【請求項5】
前記第２回路部は、
前記評価関数の、前記複数の２値変数のそれぞれの値を保持する第３保持回路と、
前記複数の２値変数のそれぞれの間の相互作用の大きさを表す複数の第３結合係数を記憶する第２メモリと、
前記第２変化量の特定に用いられる第２局所場を保持する第４保持回路と、
を有し、
前記データ処理装置は、前記第２回路部の処理により得られた、前記複数の２値変数の値と、前記複数の第３結合係数及び前記第２局所場を用いて、前記第１局所場の初期値を算出する初期値算出回路を、さらに有する、
請求項２に記載のデータ処理装置。
前記評価関数の、前記複数の２値変数のそれぞれの値を保持する第３保持回路と、
前記複数の２値変数のそれぞれの間の相互作用の大きさを表す複数の第３結合係数を記憶する第２メモリと、
前記第２変化量の特定に用いられる第２局所場を保持する第４保持回路と、
を有し、
前記データ処理装置は、前記第２回路部の処理により得られた、前記複数の２値変数の値と、前記複数の第３結合係数及び前記第２局所場を用いて、前記第１局所場の初期値を算出する初期値算出回路を、さらに有する、
請求項２に記載のデータ処理装置。
【請求項6】
前記第２回路部は、
前記評価関数の、前記複数の２値変数のそれぞれの値を保持する第３保持回路と、
前記複数の２値変数のそれぞれの間の相互作用の大きさを表す複数の第３結合係数を記憶する第２メモリと、
前記第２変化量の特定に用いられる第２局所場を保持する第４保持回路と、
を有し、
前記第１回路部は、
前記複数の第３結合係数のうち、前記複数の変数群に含まれる２値変数が関係する複数の第４結合係数を記憶する第３メモリをさらに有し、
前記第２更新回路は、前記第２回路部が前記複数の２値変数のうちの第１の２値変数の値の変化を受け入れたとき、前記第１の２値変数の値の変化量と、前記第１の２値変数が関係する前記複数の第４結合係数の何れかを用いて、前記第１局所場を更新する、
請求項２に記載のデータ処理装置。
前記評価関数の、前記複数の２値変数のそれぞれの値を保持する第３保持回路と、
前記複数の２値変数のそれぞれの間の相互作用の大きさを表す複数の第３結合係数を記憶する第２メモリと、
前記第２変化量の特定に用いられる第２局所場を保持する第４保持回路と、
を有し、
前記第１回路部は、
前記複数の第３結合係数のうち、前記複数の変数群に含まれる２値変数が関係する複数の第４結合係数を記憶する第３メモリをさらに有し、
前記第２更新回路は、前記第２回路部が前記複数の２値変数のうちの第１の２値変数の値の変化を受け入れたとき、前記第１の２値変数の値の変化量と、前記第１の２値変数が関係する前記複数の第４結合係数の何れかを用いて、前記第１局所場を更新する、
請求項２に記載のデータ処理装置。
【請求項7】
前記第１回路部と前記第２回路部の一部が共通化されている、請求項２に記載のデータ処理装置。
【請求項8】
組合せ最適化問題の評価関数に含まれる異値または同値の２以上の２値変数からなる複数の変数群のそれぞれの、前記２以上の２値変数のうちの１つの値である代表値を保持し、
前記複数の変数群の間の相互作用の大きさを表す複数の第１結合係数をメモリに記憶し、
前記複数の変数群のそれぞれの前記代表値の変化に伴う、前記評価関数の値の第１変化量の特定に用いられる第１局所場を保持し、
前記第１局所場を用いて、前記第１変化量を、前記複数の変数群のそれぞれに対して算出し、
前記複数の変数群のそれぞれに対して算出された前記第１変化量に基づいて、前記複数の変数群の何れかの前記代表値の変化を受け入れ、
前記複数の変数群のうち、前記代表値の変化が受け入れられた第１変数群の前記代表値を更新し、
前記メモリに記憶されている前記複数の第１結合係数のうち、前記第１変数群の第１識別番号に基づいて読み出された第２結合係数を用いて、前記第１局所場を更新する、
処理をコンピュータに実行させるプログラム。
前記複数の変数群の間の相互作用の大きさを表す複数の第１結合係数をメモリに記憶し、
前記複数の変数群のそれぞれの前記代表値の変化に伴う、前記評価関数の値の第１変化量の特定に用いられる第１局所場を保持し、
前記第１局所場を用いて、前記第１変化量を、前記複数の変数群のそれぞれに対して算出し、
前記複数の変数群のそれぞれに対して算出された前記第１変化量に基づいて、前記複数の変数群の何れかの前記代表値の変化を受け入れ、
前記複数の変数群のうち、前記代表値の変化が受け入れられた第１変数群の前記代表値を更新し、
前記メモリに記憶されている前記複数の第１結合係数のうち、前記第１変数群の第１識別番号に基づいて読み出された第２結合係数を用いて、前記第１局所場を更新する、
処理をコンピュータに実行させるプログラム。
【請求項9】
コンピュータが、
組合せ最適化問題の評価関数に含まれる異値または同値の２以上の２値変数からなる複数の変数群のそれぞれの、前記２以上の２値変数のうちの１つの値である代表値を保持し、
前記複数の変数群の間の相互作用の大きさを表す複数の第１結合係数をメモリに記憶し、
前記複数の変数群のそれぞれの前記代表値の変化に伴う、前記評価関数の値の第１変化量の特定に用いられる第１局所場を保持し、
前記第１局所場を用いて、前記第１変化量を、前記複数の変数群のそれぞれに対して算出し、
前記複数の変数群のそれぞれに対して算出された前記第１変化量に基づいて、前記複数の変数群の何れかの前記代表値の変化を受け入れ、
前記複数の変数群のうち、前記代表値の変化が受け入れられた第１変数群の前記代表値を更新し、
前記メモリに記憶されている前記複数の第１結合係数のうち、前記第１変数群の第１識別番号に基づいて読み出された第２結合係数を用いて、前記第１局所場を更新する、
データ処理方法。
組合せ最適化問題の評価関数に含まれる異値または同値の２以上の２値変数からなる複数の変数群のそれぞれの、前記２以上の２値変数のうちの１つの値である代表値を保持し、
前記複数の変数群の間の相互作用の大きさを表す複数の第１結合係数をメモリに記憶し、
前記複数の変数群のそれぞれの前記代表値の変化に伴う、前記評価関数の値の第１変化量の特定に用いられる第１局所場を保持し、
前記第１局所場を用いて、前記第１変化量を、前記複数の変数群のそれぞれに対して算出し、
前記複数の変数群のそれぞれに対して算出された前記第１変化量に基づいて、前記複数の変数群の何れかの前記代表値の変化を受け入れ、
前記複数の変数群のうち、前記代表値の変化が受け入れられた第１変数群の前記代表値を更新し、
前記メモリに記憶されている前記複数の第１結合係数のうち、前記第１変数群の第１識別番号に基づいて読み出された第２結合係数を用いて、前記第１局所場を更新する、
データ処理方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、データ処理装置、プログラム及びデータ処理方法に関する。
【背景技術】
【0002】
ノイマン型コンピュータが不得意とする大規模な離散最適化問題を計算する装置として、イジング型の評価関数を用いたイジングマシンがある。イジングマシンを用いる場合、組合せ最適化問題が磁性体のスピンの振る舞いを表すイジングモデルに変換される。イジングマシンは、疑似焼き鈍し法やレプリカ交換法（パラレルテンパリング法などとも呼ばれる）などのマルコフ連鎖モンテカルロ法により、イジング型の評価関数の値が極小になるイジングモデルの状態を探索する。以下、マルコフ連鎖モンテカルロ法を、ＭＣＭＣ（Markov-Chain Monte Carlo）法と略す。評価関数の極小値のうちの最小値になる状態が最適解となる。イジングモデルの状態は、複数の２値変数の値の組合せにより表現できる。各２値変数の値として、０または１を用いることができる。このため、２値変数はビットと表記されてもよい。
【0003】
イジング型の評価関数は、たとえば、以下の式（１）で定義される。
【0004】
【数1】
【0005】
右辺の１項目は、イジングモデルの全２値変数の全組合せについて、漏れと重複なく、２つの２値変数の値（０または１）と重み値（結合係数とも呼ばれる）との積を積算したものである。ｘｉは、識別番号がｉの２値変数、ｘｊは、識別番号がｊの２値変数であり、Ｗｉｊは、識別番号がｉとｊの２値変数間の相互作用の大きさを表す結合係数である。右辺の２項目は、各識別番号についてのバイアス係数と２値変数との積の総和を求めたものである。ｂｉは、識別番号＝ｉについてのバイアス係数を示している。
【0006】
また、ｘｉの値の変化に伴う評価関数の値の変化量（ΔＥｉ）は、以下の式（２）で表される。
【0007】
【数2】
【0008】
式（２）において、ｘｉが１から０に変化するとき、Δｘｉは－１となり、ｘｉが０から１に変化するとき、Δｘｉは１となる。なお、ｈｉは局所場と呼ばれ、ΔＥｉを特定する変数である。Δｘｉに応じてｈｉに符号（＋１または－１）を乗じたものがΔＥｉとなる。
【0009】
イジングマシンは、たとえば、ΔＥｉが、乱数と温度パラメータの値に基づいて得られるノイズ値より小さい場合、ｘｉの値を反転させ局所場を更新する、という処理を繰り返すことで解の探索を行う。なお、評価関数の符号を変えれば、評価関数の値が極大になる状態を探索することもできる。
【0010】
ΔＥｉの算出やｘｉの値を反転させるか否かの判定などの処理は、複数並列に行うことができるため、複数の２値変数に対する並列試行が可能である。
従来、ＭＣＭＣ法による処理の１試行あたりに２値変数の値の変化（以下、遷移ということもある）を許容する数を１とする処理（以下単一ビット遷移処理という）がある。しかし、単一ビット遷移処理では、解が局所解に嵌まった場合に、その局所解から脱出することが難しくなり、探索速度が低下する場合がある。
従来、ＭＣＭＣ法による処理の１試行あたりに２値変数の値の変化（以下、遷移ということもある）を許容する数を１とする処理（以下単一ビット遷移処理という）がある。しかし、単一ビット遷移処理では、解が局所解に嵌まった場合に、その局所解から脱出することが難しくなり、探索速度が低下する場合がある。
【0011】
そのため、複数ビットの遷移が生じる場合の評価関数の値の変化量の計算結果に基づいて、当該複数ビットの遷移の可否を判定し、遷移が許容された場合には複数ビットの遷移を生じさせる処理が提案されている（たとえば、特許文献１－３参照）。以下このような処理を複数ビット遷移処理という。複数ビット遷移処理によれば、解の局所解からの脱出が促進され、探索速度を促進することができる。
【先行技術文献】
【特許文献】
【0012】
【特許文献1】特開２０２０－０２１２０９号公報
【特許文献2】特開２０２０－０６４５３６号公報
【特許文献3】特開２０２１－１６５９６５号公報
【発明の概要】
【発明が解決しようとする課題】
【0013】
従来の複数ビット遷移処理では、複数ビットの遷移が生じる場合の評価関数の値の変化量を計算するための構成やデータを伝搬する構成などが複雑となるため、複数ビットの遷移を並列試行により効率よく評価することが困難であった。
【0014】
１つの側面では、本発明は、複数ビットの遷移を効率よく評価可能なデータ処理装置、プログラム及びデータ処理方法を提供することを目的とする。
【課題を解決するための手段】
【0015】
１つの実施態様では、組合せ最適化問題の評価関数に含まれる異値または同値の２以上の２値変数からなる複数の変数群のそれぞれの、前記２以上の２値変数のうちの１つの値である代表値を保持する第１保持回路と、前記複数の変数群の間の相互作用の大きさを表す複数の第１結合係数を記憶する第１メモリと、前記複数の変数群のそれぞれの前記代表値の変化に伴う、前記評価関数の値の第１変化量の特定に用いられる第１局所場を保持する第２保持回路と、前記第１局所場を用いて、前記第１変化量を、前記複数の変数群のそれぞれに対して算出する変化量算出回路と、前記複数の変数群のそれぞれに対して算出された前記第１変化量に基づいて、前記複数の変数群の何れかの前記代表値の変化を受け入れる選択回路と、前記複数の変数群のうち、前記代表値の変化が受け入れられた第１変数群の前記代表値を更新する第１更新回路と、前記第１メモリに記憶されている前記複数の第１結合係数のうち、前記第１変数群の第１識別番号に基づいて読み出された第２結合係数を用いて、前記第１局所場を更新する第２更新回路と、を有するデータ処理装置が提供される。
【0016】
また、１つの実施態様ではプログラムが提供される。
また、１つの実施態様ではデータ処理方法が提供される。
また、１つの実施態様ではデータ処理方法が提供される。
【発明の効果】
【0017】
１つの側面では、本発明は、複数ビットの遷移を効率よく評価できる。
【図面の簡単な説明】
【0018】
【図1】等価スピンの例を示す図である。
【図2】等価スピンとして選択される２値変数対の例を示す図である。
【図3】異値の等価スピンを用いた場合の状態遷移の例を示す図である。
【図4】同値の等価スピンを用いた場合の状態遷移の例を示す図である。
【図5】不等式制約に寄与するアイテムを表す行列と生成される近傍リストの一例を示す図である。
【図6】等価スピンを用いた並列試行の例を示す図である。
【図7】第１の実施の形態のデータ処理装置の一例を示す図である。
【図8】イネーブル信号の生成例を示す図である。
【図9】イネーブル信号の生成処理の一例の流れを示すフローチャートである。
【図10】第１の実施の形態のデータ処理装置の全体動作例を示すタイミングチャートである。
【図11】第１の実施の形態のデータ処理装置の全体の処理手順の一例を示すフローチャートである。
【図12】単一ビット遷移処理の処理手順の一例を示すフローチャートである。
【図13】等価スピン遷移処理の処理手順の一例を示すフローチャートである。
【図14】第２の実施の形態のデータ処理装置の一例を示す図である。
【図15】更新用結合係数メモリに記憶される結合係数を説明する図である。
【図16】第２の実施の形態のデータ処理装置の全体動作例を示すタイミングチャートである。
【図17】更新処理の処理タイミング例を示すタイミングチャートである。
【図18】第２の実施の形態のデータ処理装置の全体の処理手順の一例を示すフローチャートである。
【図19】第２の実施の形態のデータ処理装置の単一ビット遷移処理の処理手順の一例を示すフローチャートである。
【図20】第３の実施の形態のデータ処理装置の一例を示す図である。
【図21】第３の実施の形態のデータ処理装置の全体動作例を示すタイミングチャートである。
【図22】データ処理装置の一例であるコンピュータのハードウェア例を示す図である。
【発明を実施するための形態】
【0019】
以下、発明を実施するための形態を、図面を参照しつつ説明する。
以下に示す各実施の形態のデータ処理装置は、組合せ最適化問題の評価関数に含まれる異値または同値の２以上の２値変数からなる変数群を、１つのスピンに相当する２値変数として扱う。このため、以下では上記変数群を等価スピンと呼ぶ。
以下に示す各実施の形態のデータ処理装置は、組合せ最適化問題の評価関数に含まれる異値または同値の２以上の２値変数からなる変数群を、１つのスピンに相当する２値変数として扱う。このため、以下では上記変数群を等価スピンと呼ぶ。
【0020】
また、以下では、異値の２以上の２値変数からなる等価スピンを異値の等価スピン、同値の２以上の２値変数からなる等価スピンを同値の等価スピン、ということがある。このような２値変数群を等価スピンとして扱うことで、以下に説明するように、単一ビット遷移処理と同様の並列試行が可能となる。
【0021】
なお、以下の説明では、等価スピンは、２つの２値変数からなるものとして説明するが、等価スピンは、３つ以上の２値変数を含むものであってもよい。
図１は、等価スピンの例を示す図である。
図１は、等価スピンの例を示す図である。
【0022】
図１には、識別番号ｉ１，ｉ２で表される２つの２値変数からなる等価スピンが示されている。等価スピンは、ハット付きのｘｉで表記されている。以下の例では、等価スピンの値を式（３）で表す。
【0023】
【数3】
【0024】
すなわち、等価スピンの値は、等価スピンに含まれる２つの２値変数のうちの１つの値により代表される。このため、式（３）の値を２つの２値変数からなる変数群の代表値ということもできる。
【0025】
また、以下では、等価スピンの値の変化に伴う評価関数の値の変化量を特定する変数を等価局所場という。以下の例では、異値の等価スピンの等価局所場の値を式（４）で表し、同値の等価スピンの等価局所場の値を式（５）で表す。
【0026】
【数4】
【0027】
【数5】
【0028】
式（４），（５）において、ハット付きのｈに識別番号ｉ１を付した変数は、等価スピンに含まれる２つの２値変数の一方の値の変化に伴う評価関数の値の変化量を特定する等価局所場である。ハット付きのｈに識別番号ｉ２を付した変数は、等価スピンに含まれる２つの２値変数の他方の値の変化に伴う評価関数の値の変化量を特定する等価局所場である。
【0029】
また、以下では、複数の等価スピンの間の相互作用の大きさを表す結合係数（以下等価結合係数という）を式（６）で表す。
【0030】
【数6】
【0031】
式（６）において、Ｗに識別番号ｉ１ｊ１を付した結合係数は、識別番号ｉの等価スピンに含まれる第１の２値変数が、識別番号ｊの等価スピンに含まれる第１の２値変数に与える相互作用の大きさを示す。Ｗに識別番号ｉ１ｊ２を付した結合係数は、識別番号ｉの等価スピンに含まれる第１の２値変数が識別番号ｊの等価スピンに含まれる第２の２値変数に与える相互作用の大きさを示す。Ｗに識別番号ｉ２ｊ１を付した結合係数は、識別番号ｉの等価スピンに含まれる第２の２値変数が識別番号ｊの等価スピンに含まれる第１の２値変数に与える相互作用の大きさを示す。Ｗに識別番号ｉ２ｊ２を付した結合係数は、識別番号ｉの等価スピンに含まれる第２の２値変数が識別番号ｊの等価スピンに含まれる第２の２値変数に与える相互作用の大きさを示す。
【0032】
式（４），（５）において、右辺の２つの等価局所場は、それぞれ以下の式（７），（８）で表せる。
【0033】
【数7】
【0034】
【数8】
【0035】
式（７），（８）において、Ｄは、全２値変数の識別番号の集合を表す。ｈに識別番号ｉ１を付した変数は、識別番号ｉ１の２値変数の値の変化に伴う評価関数の値の変化量を特定する局所場である。ｈに識別番号ｉ２を付した変数は、識別番号ｉ２の２値変数の値の変化に伴う評価関数の値の変化量を特定する局所場である。式（７），（８）の等価局所場は、等価スピンに含まれる２つの２値変数間の結合係数を０とした場合の局所場と同じである。
【0036】
異値または同値の等価スピンの等価局所場の値は、等価スピンに含まれる２つの２値変数の値がどのように変化しても変化せず、その等価スピンとの間の等価結合係数が０でない等価スピンの値が変化した場合に変化する。等価スピンの等価局所場の初期値は、式（７）、式（８）を用いて算出される。等価スピンの値が変化した場合の等価スピンの等価局所場の値は、差分計算により更新可能である。
【0037】
異値の等価スピンの値の変化量は、以下の式（９）で表せる。
【0038】
【数9】
【0039】
異値の等価スピンの値の変化に伴う評価関数の値の変化量は、以下の式（１０）で表せる。
【0040】
【数10】
【0041】
式（１０）のように、等価スピンの値の変化に伴う評価関数の値の変化量は、等価スピンの等価局所場と、等価スピンの値の変化量との積により算出できる。
異値の等価スピンの変化に伴い、等価局所場は、以下の式（１１）にしたがって更新できる。
異値の等価スピンの変化に伴い、等価局所場は、以下の式（１１）にしたがって更新できる。
【0042】
【数11】
【0043】
同値の等価スピンの値の変化量は、以下の式（１２）で表せる。
【0044】
【数12】
【0045】
同値の等価スピンの値の変化に伴う評価関数の値の変化量は、以下の式（１３）で表せる。
【0046】
【数13】
【0047】
式（１３）のように、等価スピンの値の変化に伴う評価関数の値の変化量は、等価スピンの等価局所場と、等価スピンの値の変化量との積により算出できる。
同値の等価スピンの値の変化に伴い、等価局所場は、以下の式（１４）にしたがって更新できる。
同値の等価スピンの値の変化に伴い、等価局所場は、以下の式（１４）にしたがって更新できる。
【0048】
【数14】
【0049】
図２は、等価スピンとして選択される２値変数対の例を示す図である。
図２（Ａ）は、等価スピンの第１の選択例を示し、図２（Ｂ）は、等価スピンの第２の選択例を示している。第１の選択例では、ｘ１，ｘ２からなる等価スピン１、ｘ１，ｘ６からなる等価スピン２、ｘ４，ｘ５からなる等価スピン３、ｘ６，ｘ７からなる等価スピン４が得られている。第２の選択例では、ｘ２，ｘ３からなる等価スピン５、ｘ３，ｘ４からなる等価スピン６、ｘ５，ｘ９からなる等価スピン７、ｘ７，ｘ８からなる等価スピン８が得られている。
図２（Ａ）は、等価スピンの第１の選択例を示し、図２（Ｂ）は、等価スピンの第２の選択例を示している。第１の選択例では、ｘ１，ｘ２からなる等価スピン１、ｘ１，ｘ６からなる等価スピン２、ｘ４，ｘ５からなる等価スピン３、ｘ６，ｘ７からなる等価スピン４が得られている。第２の選択例では、ｘ２，ｘ３からなる等価スピン５、ｘ３，ｘ４からなる等価スピン６、ｘ５，ｘ９からなる等価スピン７、ｘ７，ｘ８からなる等価スピン８が得られている。
【0050】
以下に示す各実施の形態のデータ処理装置では、図２のように、全２値変数のうち、一部の２値変数が等価スピンとして選択される。また、データ処理装置は、等価スピンとして選択する２値変数を、第１の選択例から第２の選択例のように、解探索の途中で変更してもよい。なお、全２値変数が、何れかの等価スピンに属するように選択されてもよい。
【0051】
異値の等価スピンを用いるか、同値の等価スピンを用いるかについては、たとえば、以下の点を考慮して決定される。
図３は、異値の等価スピンを用いた場合の状態遷移の例を示す図である。縦軸は評価関数の値を表し、横軸は等価スピンの状態を表している。なお、この例では、評価関数の値がより小さくなる等価スピンの状態が、解として探索されるものとする。
図３は、異値の等価スピンを用いた場合の状態遷移の例を示す図である。縦軸は評価関数の値を表し、横軸は等価スピンの状態を表している。なお、この例では、評価関数の値がより小さくなる等価スピンの状態が、解として探索されるものとする。
【0052】
ナップサック問題のように、不等式制約をもつ組合せ最適化問題では、不等式制約で結びついた２値変数群を等価スピンとすることが有効である。なお、ナップサック問題は、価値と重さ（または容量）が与えられている複数のアイテムを重量制限（または容量制限）のあるナップサックに入れる場合に、総利益が最大となる入れ方を求める問題である。
【0053】
たとえば、重さの近いある２つのアイテムをナップサックに入れたか否かを表す２値変数対として、図３のように、識別番号ｉ１，ｉ２で表される２つの２値変数を用いることができる。以下の説明では、２値変数の値が１の場合、アイテムが選択されナップサックに入れられていることを表し、２値変数の値が０の場合、アイテムが選択されずナップサックに入れられていないことを表すものとする。
【0054】
上記２つの２値変数の値が１と０の状態から、２つの２値変数の値が共に１の状態に遷移する場合、図３の例では、評価関数の値が大きくなっている。この状態遷移は、２つのアイテムの両方がナップサックに入ることで、重量制限が満たされなくなり不等式制約違反を生じさせる状態遷移である可能性がある。
【0055】
このような場合、図３の２つの２値変数を異値の等価スピンとすることが好ましい。異値の等価スピンの値が反転する場合、２つの２値変数の値は、（１，０）または（０，１）に変化することになり、上記のような評価関数の値を増加させる状態遷移が避けられるためである。
【0056】
図４は、同値の等価スピンを用いた場合の状態遷移の例を示す図である。縦軸は評価関数の値を表し、横軸は等価スピンの状態を表している。
評価関数に含まれる不等式制約の制約項の係数の符号の決定の仕方など、評価関数の定式化の手法によっては、不等式制約をもつ組合せ最適化問題でも、同値の等価スピンを採用することが好ましい場合もある。
評価関数に含まれる不等式制約の制約項の係数の符号の決定の仕方など、評価関数の定式化の手法によっては、不等式制約をもつ組合せ最適化問題でも、同値の等価スピンを採用することが好ましい場合もある。
【0057】
図４のように２つの２値変数の値が共に１の状態から、２つの２値変数の値の一方が１、他方が０の状態に遷移する場合、図４の例では、評価関数の値が大きくなっている。
このような場合、図４の２つの２値変数を同値の等価スピンとすることが好ましい。同値の等価スピンの値が反転する場合、２つの２値変数の値は、（１，１）または（０，０）に変化することになり、上記のような評価関数の値を増加させる状態遷移が避けられるためである。
このような場合、図４の２つの２値変数を同値の等価スピンとすることが好ましい。同値の等価スピンの値が反転する場合、２つの２値変数の値は、（１，１）または（０，０）に変化することになり、上記のような評価関数の値を増加させる状態遷移が避けられるためである。
【0058】
複数の不等式制約がある場合、共通に寄与する不等式制約が多い２値変数群を優先的に、等価ペアとしてもよい。共通に寄与する不等式制約が多い状態変数を表す近傍リストを生成する方法の一例として、下記文献に記載されているような方法がある。
【0059】
（文献）S. Umetani, "Exploiting variable associations to configure efficient local search algorithms in large-scale binary integer programs," European Journal of Operational Research 263 (2017) 72-81
図５は、不等式制約に寄与するアイテムを表す行列と生成される近傍リストの一例を示す図である。
図５は、不等式制約に寄与するアイテムを表す行列と生成される近傍リストの一例を示す図である。
【0060】
図５では、１０個のアイテムに対して、不等式制約が６つある例が示されている。図５中、左側の行列では、１０個のアイテムのそれぞれが、６つの不等式制約のそれぞれに寄与しているか否かが示されている。行列要素ａｉｊの値は、ｊ番目のアイテムがｉ番目の不等式制約に寄与している場合には１、寄与していない場合には０となっている。図５の例では、１番目のアイテムは、２、３、５番目の不等式制約に寄与している。
【0061】
１番目のアイテムと共通に寄与する不等式制約の数は、２、７、８、１０番目のアイテムでは２つ、３～６番目のアイテムでは１つである。
この場合、２、７、８、１０番目のアイテムに対応する２値変数が、１番目のアイテムに対応する２値変数に対する近傍の２値変数として近傍リストに定義されている。なお、図５の例では、１～１０番目のアイテムに対応する２値変数はｘ１～ｘ１０と表記されている。
この場合、２、７、８、１０番目のアイテムに対応する２値変数が、１番目のアイテムに対応する２値変数に対する近傍の２値変数として近傍リストに定義されている。なお、図５の例では、１～１０番目のアイテムに対応する２値変数はｘ１～ｘ１０と表記されている。
【0062】
以上のような等価スピンを用いて、組合せ最適化問題をイジングモデルに変換することで、複数ビット遷移を、単一ビット遷移処理と同様の並列試行により可能となる。なお、イジングモデルに変換された問題は、ＱＵＢＯ（Quadratic Unconstrained Binary Optimization）と呼ばれる問題とほぼ同じであり相互に変換可能であるため、以降の説明では両者を区別しない。
【0063】
図６は、等価スピンを用いた並列試行の例を示す図である。図６にはＭ個の等価スピンを用いた並列試行の例が示されている。
並列試行は、たとえば、記憶回路１０ａ１，１０ａ２，…，１０ａＭ、変化量算出回路１０ｂ１，１０ｂ２，…，１０ｂＭ、選択回路１０ｃを用いて行われる。
並列試行は、たとえば、記憶回路１０ａ１，１０ａ２，…，１０ａＭ、変化量算出回路１０ｂ１，１０ｂ２，…，１０ｂＭ、選択回路１０ｃを用いて行われる。
【0064】
記憶回路１０ａ１～１０ａＭのそれぞれは、Ｍ個の等価スピンのうちの１つと、その他の等価スピンとの間の等価結合係数を格納する。たとえば、記憶回路１０ａ１は、識別番号１１，１２で表される２つの２値変数からなる等価スピンと、他の等価スピンとの間の等価結合係数を格納する。等価結合係数は、状態に依存しないため、予め計算しておくことが可能である。
【0065】
変化量算出回路１０ｂ１～１０ｂＭのそれぞれは、Ｍ個の等価スピンのそれぞれの値の変化に伴う評価関数の値の変化量を計算する。変化量の計算は、式（１０）または式（１３）に示したように、等価局所場と、等価スピンの値の変化量との積を算出することで行われる。異値の等価スピンが用いられる場合、式（４）で表される等価局所場が用いられる。同値の等価スピンが用いられる場合、式（５）で表される等価局所場が用いられる。
【0066】
選択回路１０ｃは、Ｍ個の変化量に基づいて、Ｍ個の等価スピンのうちの何れかを選択して、選択した等価スピンの識別番号ｊを出力する。ｊは、選択された等価スピンの値の変化に伴う等価局所場の更新の際、記憶回路１０ａ１～１０ａＭから等価結合係数を読み出すために用いられる。
【0067】
識別番号ｊの等価スピンの値が変化したとき、等価局所場は、以下の式（１５）にしたがって更新される。
【0068】
【数15】
【0069】
式（１５）において等価結合係数は、異値の等価スピンが用いられる場合、前述の式（６）で表される。等価結合係数は、同値２つの２値変数からなる等価スピンが用いられる場合、以下の式（１６）で表される。
【0070】
【数16】
【0071】
なお、異値の等価スピンと同値の等価スピンが混在していても、等価局所場の初期値、及び等価結合係数が異なるだけで、並列試行の処理内容は、上記と同じである。
異値の等価スピンの等価局所場の初期値は以下の式（１７）で表される。
異値の等価スピンの等価局所場の初期値は以下の式（１７）で表される。
【0072】
【数17】
【0073】
同値の等価スピンの等価局所場の初期値は以下の式（１８）で表される。
【0074】
【数18】
【0075】
異値の等価スピンと同値の等価スピンとの間の等価結合係数は、以下の式（１９），（２０）で表される。
【0076】
【数19】
【0077】
【数20】
【0078】
式（１９）は、ｊが異値の等価スピンの識別番号である場合の等価結合係数を表している。式（２０）は、ｊが同値の等価スピンの識別番号である場合の等価結合係数を表している。
【0079】
ｉが異値の等価スピンの識別番号である場合、上段が－で下段が＋の符号のうち、上段の符号が用いられる。ｉが同値の等価スピンの識別番号である場合、上段が－で下段が＋の符号のうち、下段の符号が用いられる。
【0080】
次に、第１の実施の形態のデータ処理装置を説明する。
（第１の実施の形態）
第１の実施の形態のデータ処理装置は、以下に示すように、単一ビット遷移処理を行う機能と、上記のような等価スピンを用いた遷移処理（以下、等価スピン遷移処理という）を行う機能とを含む。両機能は切り替え可能である。
（第１の実施の形態）
第１の実施の形態のデータ処理装置は、以下に示すように、単一ビット遷移処理を行う機能と、上記のような等価スピンを用いた遷移処理（以下、等価スピン遷移処理という）を行う機能とを含む。両機能は切り替え可能である。
【0081】
図７は、第１の実施の形態のデータ処理装置の一例を示す図である。
データ処理装置２０は、等価スピン遷移処理を行う等価スピン遷移回路部２０ａと、単一ビット遷移処理を行う単一ビット遷移回路部２０ｂとを有する。
データ処理装置２０は、等価スピン遷移処理を行う等価スピン遷移回路部２０ａと、単一ビット遷移処理を行う単一ビット遷移回路部２０ｂとを有する。
【0082】
等価スピン遷移回路部２０ａは、等価結合係数メモリ２１、等価スピン更新回路２２、等価スピン保持回路２３、等価局所場更新回路２４、等価局所場保持回路２５、ΔＥ算出回路２６、ΔＥ保持回路２７を有する。さらに、等価スピン遷移回路部２０ａは、イネーブル処理回路２８、遷移等価スピン選択回路２９を有する。
【0083】
単一ビット遷移回路部２０ｂは、結合係数メモリ３０、２値変数更新回路３１、２値変数保持回路３２、局所場更新回路３３、局所場保持回路３４、ΔＥ算出回路３５、ΔＥ保持回路３６、遷移２値変数選択回路３７を有する。
【0084】
さらに、データ処理装置２０は、等価スピンデコーダ回路３８、選択回路３９、等価スピンイネーブル判定回路４０、初期等価局所場算出回路４１を有する。これらは、単一ビット遷移処理と、等価スピン遷移処理との間の整合をとるために用いられる。
【0085】
また、データ処理装置２０は、ΔＥ選択回路４２、Ｅ更新保持回路４３、比較回路４４、最低値更新保持回路４５、制御回路４６を有する。
以下、各要素について説明する。
以下、各要素について説明する。
【0086】
等価結合係数メモリ２１は、複数（以下Ｍ個とする）の等価スピンのそれぞれの間の相互作用の大きさを表すＭ×Ｍ個の等価結合係数を記憶する。等価結合係数は、前述の式（６）、式（１６）、式（１９）または式（２０）で表される。等価結合係数メモリ２１は、図６の記憶回路１０ａ１～１０ａＭに相当する。等価結合係数メモリ２１は、たとえば、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）、または、レジスタなどの電子回路である揮発性の記憶装置などによって実現できる。等価結合係数メモリ２１は、フラッシュメモリなどの電子回路である不揮発性の記憶装置や、ＨＤＤ（Hard Disk Drive）などの記憶装置であってもよい。等価スピンの数（＝Ｍ）や、等価結合係数のビット数などに応じて、上記のような記憶装置の中から適宜、等価結合係数メモリ２１として適用される記憶装置が選択可能である。
【0087】
等価スピン更新回路２２は、Ｍ個の等価スピンのうち、値（等価スピンを構成する２以上の２値変数のうちの１つの値である代表値）の変化が受け入れられた等価スピンの値を更新する。等価スピン更新回路２２は、等価スピン保持回路２３に保持されているＭ個の等価スピンの値のうち、遷移等価スピン選択回路２９が出力する識別番号により指定される等価スピンの値を、１から０、または０から１に反転（フリップ）することで更新を行う。
【0088】
等価スピン保持回路２３は、たとえば、レジスタなどの保持回路を有し、Ｍ個の等価スピンの値を保持する。また、等価スピン保持回路２３は、等価局所場の更新や評価関数の変化量の計算に用いられる等価スピンの値の変化量を出力する。
【0089】
等価局所場更新回路２４は、遷移等価スピン選択回路２９が出力する識別番号に基づいて等価結合係数メモリ２１から読み出された等価結合係数を用いて、等価局所場保持回路２５に保持されている等価局所場を更新する。前述の式（１５）にしたがって等価局所場を更新するために、等価局所場更新回路２４は、たとえば、乗算器と加算器とを用いて実装可能である。
【0090】
等価局所場保持回路２５は、たとえば、レジスタなどの保持回路を有し、Ｍ個の等価局所場を保持する。異値の等価スピンの等価局所場は、前述の式（４）で表され、同値の等価スピンの等価局所場は、前述の式（５）で表される。
【0091】
ΔＥ算出回路２６は、等価局所場保持回路２５に保持されている等価局所場を用いて、評価関数の値の変化量を、Ｍ個の等価スピンのそれぞれに対して算出する。ΔＥ算出回路２６は、図６の変化量算出回路１０ｂ１～１０ｂＭに相当する。前述の式（１３）にしたがって変化量を算出するために、ΔＥ算出回路２６は、たとえば、乗算器を用いて実装可能である。
【0092】
ΔＥ保持回路２７は、たとえば、レジスタなどの保持回路を有し、Ｍ個の等価スピンのそれぞれに対して算出された、評価関数の値の変化量を保持する。
イネーブル処理回路２８は、後述のイネーブル信号に基づいて、値の変化が許容されていない等価スピンについては、次に説明する遷移等価スピン選択回路２９の処理を無効にする。
イネーブル処理回路２８は、後述のイネーブル信号に基づいて、値の変化が許容されていない等価スピンについては、次に説明する遷移等価スピン選択回路２９の処理を無効にする。
【0093】
遷移等価スピン選択回路２９は、Ｍ個の等価スピン（無効にされているものを除く）のそれぞれに対して算出された、評価関数の値の変化量に基づいて、Ｍ個の等価スピンの何れかの値の変化を受け入れる。遷移等価スピン選択回路２９は、ＭＣＭＣ法にしたがって、値の変化を受け入れる等価スピンを決定する。また、遷移等価スピン選択回路２９は、決定した等価スピンの識別番号と、その等価スピンの値の変化に伴う評価関数の値の変化量を出力する。
【0094】
たとえば、遷移等価スピン選択回路２９は、ある等価スピンの値の変化に伴う評価関数の値の変化量と０のうち大きい方が、乱数と温度パラメータの値に基づいて得られる閾値より小さい場合、その等価スピンの値の変化を許容する。閾値として、たとえば、－ｌｏｇ（ｒａｎｄ）×Ｔが用いられる。ｒａｎｄは０から１の範囲の一様乱数、Ｔは温度パラメータの値である。複数の等価スピンの値の変化が許容された場合、遷移等価スピン選択回路２９は、ランダムでまたは所定のルールにしたがって、１つの等価スピンを選択し、その識別番号を出力してもよい。
【0095】
遷移等価スピン選択回路２９は、評価関数の値のＭ個の変化量と、閾値に基づいて、値の変化を許容する等価スピンを１つ選択してもよい。このような選択手法は、リジェクションフリーと呼ばれることもある。この手法では、たとえば、遷移等価スピン選択回路２９は、Ｍ個の変化量のそれぞれについて、０と変化量のうち大きい値を出力するＭ個のｍａｘ関数値を計算する。遷移等価スピン選択回路２９は、Ｍ個のｍａｘ関数値のそれぞれに、Ｔｌｏｇ（－ｌｏｇ（ｒａｎｄｉ））を加算する。ここでｒａｎｄｉは、等価スピンごとに発生させた０から１の範囲の一様乱数である。そして、遷移等価スピン選択回路２９は、Ｍ個の等価スピンのうち、値が変化したときに最小となる加算結果をもたらす等価スピンの識別番号を出力する。
【0096】
結合係数メモリ３０は、評価関数に含まれる複数（以下Ｎ個とする）の２値変数のそれぞれの間の相互作用の大きさを表すＮ×Ｎ個の結合係数を記憶する。結合係数メモリ３０は、たとえば、ＤＲＡＭ、ＳＲＡＭ、または、レジスタなどの電子回路である揮発性の記憶装置などによって実現できる。結合係数メモリ３０は、フラッシュメモリなどの電子回路である不揮発性の記憶装置や、ＨＤＤなどの記憶装置であってもよい。
【0097】
２値変数更新回路３１は、値の変化が受け入れられた２値変数の値を更新する。２値変数更新回路３１は、２値変数保持回路３２に保持されているＮ個の２値変数の値のうち、遷移２値変数選択回路３７が出力する識別番号により指定される２値変数の値をフリップすることで更新を行う。
【0098】
２値変数保持回路３２は、たとえば、レジスタなどの保持回路を有し、Ｎ個の２値変数の値を保持する。また、２値変数保持回路３２は、局所場の更新や評価関数の変化量の計算に用いられる、２値変数の値の変化量を出力する。
【0099】
局所場更新回路３３は、遷移２値変数選択回路３７が出力する識別番号に基づいて結合係数メモリ３０から読み出された複数の結合係数の何れかを用いて、局所場を更新する。識別番号ｊの２値変数の値の変化に伴う局所場の更新は、式（２）に示したｈｉに、ＷｉｊΔｘｊを加えることで行われる。このような更新を行うために、局所場更新回路３３は、たとえば、乗算器と加算器とを用いて実装可能である。
【0100】
局所場保持回路３４は、たとえば、レジスタなどの保持回路を有し、Ｎ個の局所場を保持する。
ΔＥ算出回路３５は、局所場保持回路３４に保持されている局所場を用いて、評価関数の値の変化量を、Ｎ個の２値変数のそれぞれに対して算出する。前述の式（２）にしたがって変化量を算出するために、ΔＥ算出回路３５は、たとえば、乗算器を用いて実装可能である。
ΔＥ算出回路３５は、局所場保持回路３４に保持されている局所場を用いて、評価関数の値の変化量を、Ｎ個の２値変数のそれぞれに対して算出する。前述の式（２）にしたがって変化量を算出するために、ΔＥ算出回路３５は、たとえば、乗算器を用いて実装可能である。
【0101】
ΔＥ保持回路３６は、たとえば、レジスタなどの保持回路を有し、Ｎ個の２値変数のそれぞれに対して算出された、評価関数の値の変化量を保持する。
遷移２値変数選択回路３７は、Ｎ個の２値変数のそれぞれに対して算出された、評価関数の値の変化量に基づいて、Ｎ個の２値変数の何れかの値の変化を受け入れる。遷移２値変数選択回路３７は、ＭＣＭＣ法にしたがって、値の変化を受け入れる２値変数を決定する。また、遷移２値変数選択回路３７は、決定した２値変数の識別番号と、その２値変数の値の変化に伴う評価関数の値の変化量を出力する。
遷移２値変数選択回路３７は、Ｎ個の２値変数のそれぞれに対して算出された、評価関数の値の変化量に基づいて、Ｎ個の２値変数の何れかの値の変化を受け入れる。遷移２値変数選択回路３７は、ＭＣＭＣ法にしたがって、値の変化を受け入れる２値変数を決定する。また、遷移２値変数選択回路３７は、決定した２値変数の識別番号と、その２値変数の値の変化に伴う評価関数の値の変化量を出力する。
【0102】
たとえば、遷移２値変数選択回路３７は、ある２値変数の値の変化に伴う評価関数の値の変化量と０のうち大きい方が、乱数と温度パラメータの値に基づいて得られる閾値より小さい場合、その２値変数の値の変化を許容する。複数の２値変数の値の変化が許容された場合、遷移２値変数選択回路３７は、ランダムでまたは所定のルールにしたがって、１つの２値変数を選択し、その識別番号を出力してもよい。また、遷移２値変数選択回路３７は、前述のようなリジェクションフリー手法により、値の変化を受け入れる２値変数を決定する回路であってもよい。
【0103】
等価スピンデコーダ回路３８は、遷移等価スピン選択回路２９が出力した識別番号に基づいて、その識別番号の等価スピンに含まれる２つの２値変数の識別番号を生成し、出力する。等価スピンデコーダ回路３８は、たとえば、等価スピンの識別番号と２値変数の識別番号との対応関係を示す情報を保持する保持回路またはメモリなどを用いて実装可能である。
【0104】
選択回路３９は、単一ビット遷移処理が行われている場合には、遷移２値変数選択回路３７が出力する２値変数の識別番号を選択して出力する。選択回路３９は、等価スピンを用いた遷移処理が行われている場合には、等価スピンデコーダ回路３８が出力する２つの２値変数の識別番号を選択して出力する。選択回路３９は、たとえば、制御回路４６による制御のもと、上記の選択を行う。
【0105】
等価スピンイネーブル判定回路４０は、遷移２値変数選択回路３７または等価スピンデコーダ回路３８が出力する２値変数の識別番号に基づいて、各等価スピンの値の変更を許容するか否かを示すイネーブル信号を生成する。イネーブル信号の生成処理の例については後述する（図８、図９参照）。
【0106】
初期等価局所場算出回路４１は、単一ビット遷移処理から、等価スピン遷移処理に切り替わったときに、２値変数の値と、結合係数及び局所場とを用いて、たとえば、式（１７）または式（１８）で表される等価局所場の初期値を算出する。初期等価局所場算出回路４１は、たとえば、加算器と乗算器を用いて実装可能である。
【0107】
ΔＥ選択回路４２は、単一ビット遷移処理が行われている場合には、遷移２値変数選択回路３７が出力する評価関数の値の変化量を選択して出力する。ΔＥ選択回路４２は、等価スピンを用いた遷移処理が行われている場合には、遷移等価スピン選択回路２９が出力する評価関数の値の変化量を選択して出力する。ΔＥ選択回路４２は、たとえば、制御回路４６による制御のもと、上記の選択を行う。
【0108】
Ｅ更新保持回路４３は、レジスタなどの保持回路を有し、評価関数の値を保持する。Ｅ更新保持回路４３は、ΔＥ選択回路４２が選択した変化量を取得し、その変化量により評価関数の値を更新し、出力する。
【0109】
比較回路４４は、Ｅ更新保持回路４３に保持されている評価関数の値と、最低値更新保持回路４５に保持されている評価関数の最低値とを比較する。
最低値更新保持回路４５は、たとえば、レジスタなどの保持回路を有し、これまでに得られた評価関数の最低値を保持する。最低値更新保持回路４５は、比較回路４４が、これまでに得られた最低値よりも、Ｅ更新保持回路４３に保持されている評価関数の値が小さい旨の比較結果を出力した場合、その評価関数の値により最低値を更新する。また、最低値更新保持回路４５は、最低値が得られたときの、Ｎ個の２値変数の値を保持する。そして、たとえば、所定の終了条件が満たされたときに保持されているＮ個の２値変数の値が、組合せ最適化問題の解として出力される。
最低値更新保持回路４５は、たとえば、レジスタなどの保持回路を有し、これまでに得られた評価関数の最低値を保持する。最低値更新保持回路４５は、比較回路４４が、これまでに得られた最低値よりも、Ｅ更新保持回路４３に保持されている評価関数の値が小さい旨の比較結果を出力した場合、その評価関数の値により最低値を更新する。また、最低値更新保持回路４５は、最低値が得られたときの、Ｎ個の２値変数の値を保持する。そして、たとえば、所定の終了条件が満たされたときに保持されているＮ個の２値変数の値が、組合せ最適化問題の解として出力される。
【0110】
制御回路４６は、データ処理装置２０の各部を制御する。制御回路４６は、単一ビット遷移処理と、等価スピン遷移処理とを切り替える制御を行う。たとえば、制御回路４６は、単一ビット遷移処理において、２値変数の値の変化が、所定期間受け入れられなかった場合、解が局所解に嵌まっている可能性があるため、等価スピン遷移処理が行われるように切替を行う。
【0111】
制御回路４６は、外部から入力された評価関数情報を取得して、評価関数情報に含まれるＮ×Ｎ個の結合係数を結合係数メモリ３０に記憶してもよい。また、制御回路４６は、Ｎ×Ｎ個の結合係数に基づいて、前述の式（６）、式（１６）、式（１９）または式（２０）で表される等価結合係数を算出し、等価結合係数を等価結合係数メモリ２１に記憶してもよい。また、制御回路４６は、Ｎ個の２値変数の初期値を決定し、それらを２値変数保持回路３２に保持させてもよい。さらに制御回路４６は、Ｍ個の等価スピンを生成し、それらの初期値を決定し、決定した初期値を等価スピン保持回路２３に保持させてもよい。
【0112】
また、制御回路４６は、遷移等価スピン選択回路２９や遷移２値変数選択回路３７が、値の変化を受け入れる等価スピンまたは２値変数を決定する際に用いる閾値を生成してもよい。
【0113】
以上のようなデータ処理装置２０の各回路は、たとえば、ＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧＡ（Field Programmable Gate Array）などの電子回路で実現できる。
【0114】
【0115】
等価スピンイネーブル判定回路４０は、図８に示すように、等価スピンごとに、イネーブル信号を生成する。図８では、等価スピンに含まれる第１の２値変数と、第２の２値変数とが示されている。さらに、等価スピンのタイプ（異値の等価スピンであるか同値の等価スピンであるかを示す）が示されている。
【0116】
異値の等価スピンのイネーブル信号（Ｅｎｉ）は、識別番号がｉ１とｉ２の２値変数の値の排他的論理和により得られる。同値の等価スピンのイネーブル信号（Ｅｎｉ）は、下付きの識別番号がｉ１とｉ２の２値変数の値の否定排他的論理和により得られる。
【0117】
等価スピンイネーブル判定回路４０は、たとえば、イネーブル信号の情報を、図８に示すようなテーブルデータとして図示しないメモリに保持する。
等価スピンイネーブル判定回路４０は、遷移２値変数選択回路３７が出力する２値変数の識別番号が、等価スピンに含まれている２値変数を示す識別番号である場合、その等価スピンのイネーブル信号の値を反転する。
等価スピンイネーブル判定回路４０は、遷移２値変数選択回路３７が出力する２値変数の識別番号が、等価スピンに含まれている２値変数を示す識別番号である場合、その等価スピンのイネーブル信号の値を反転する。
【0118】
等価スピンイネーブル判定回路４０は、等価スピンデコーダ回路３８が出力する２つの２値変数の識別番号に応じて、等価スピンのイネーブル信号の値の反転処理を行う。この反転処理は、たとえば、以下のように行われる。
【0119】
２値変数Ｘ０，Ｘ１からなる同値の等価スピンＹ０と、２値変数Ｘ０，Ｘ１からなる異値の等価スピンＹ１と、２値変数ｘ１，ｘ２からなる異値の等価スピンＹ２と、２値変数Ｘ２，Ｘ３からなる異値の等価スピンＹ３があるとする。また、Ｙ０～Ｙ３のイネーブル信号がＥｎ０～Ｅｎ３であるとする。（Ｘ０，Ｘ１，Ｘ２，Ｘ３）＝（０，１，１，１）を初期値として考える場合、各等価スピンのイネーブル信号の初期値は、（Ｅｎ０，Ｅｎ１，Ｅｎ２，Ｅｎ３）＝（０，１，０，０）である。
【0120】
Ｙ１の値が変化する場合、２値変数の状態は、（Ｘ０，Ｘ１，Ｘ２，Ｘ３）＝（１，０，１，１）に遷移する。このとき、等価スピンイネーブル判定回路４０は、イネーブル信号を（Ｅｎ０，Ｅｎ１，Ｅｎ２，Ｅｎ３）＝（０，１，１，０）とする。
【0121】
等価スピンのイネーブル信号の値の反転処理では、ある等価スピンに含まれる２つの２値変数の一方が、他の等価スピンに含まれている場合、当該他の等価スピンのイネーブル信号の値の反転が行われる。上記の例では、Ｙ１に含まれるＸ０，Ｘ１のうち、一方（Ｘ１）を含むＹ２のイネーブル信号（Ｅｎ２）の値が反転されている。
【0122】
また、等価スピンのイネーブル信号の値の反転処理では、等価スピンのタイプが異なるだけで含まれる２つの２値変数が同じ２つの等価スピンの一方の値が反転した場合、イネーブル信号の値は反転されない。上記の例では、Ｙ０，Ｙ１はタイプが異なるだけで共にＸ０，Ｘ１を含んでいる。両等価スピンのイネーブル信号（Ｅｎ０，Ｅｎ１）の値は、０，１のままで反転されていない。なお、値の変化が許容された等価スピンに含まれる２つの２値変数の何れも含まない等価スピンのイネーブル信号（上記の例ではＹ３のＥｎ３）の値についても反転されない。
【0123】
以上のようなイネーブル信号の生成処理によって、適切なイネーブル信号が得られる。
図９は、イネーブル信号の生成処理の一例の流れを示すフローチャートである。
ステップＳ１０～Ｓ１４の処理は、データ処理装置２０の初期化処理において行われる。
図９は、イネーブル信号の生成処理の一例の流れを示すフローチャートである。
ステップＳ１０～Ｓ１４の処理は、データ処理装置２０の初期化処理において行われる。
【0124】
ステップＳ１０：Ｍ個の等価スピンに関するループ処理が開始する。ループ処理は、ｉ＝１から、ｉ＜Ｍ＋１を満たしている間、行われる。
ステップＳ１１：識別番号ｉの等価スピンのタイプが判定される。たとえば、制御回路４６は、予め生成した各等価スピンとそのタイプの情報に基づいて、識別番号ｉの等価スピンが、異値の等価スピンであるか、同値の等価スピンであるかを判定する。
ステップＳ１１：識別番号ｉの等価スピンのタイプが判定される。たとえば、制御回路４６は、予め生成した各等価スピンとそのタイプの情報に基づいて、識別番号ｉの等価スピンが、異値の等価スピンであるか、同値の等価スピンであるかを判定する。
【0125】
ステップＳ１２：等価スピンが異値の等価スピンであると判定された場合、Ｅｎｉの初期値が、識別番号ｉの等価スピンに含まれる識別番号がｉ１とｉ２の２値変数の値の排他的論理和により求められる。
【0126】
ステップＳ１３：等価スピンが同値の等価スピンであると判定された場合、Ｅｎｉの初期値が、識別番号がｉ１とｉ２の値の２値変数の否定排他的論理和により得られる。
ステップＳ１２，Ｓ１３の処理は、たとえば、制御回路４６が、識別番号がｉ１とｉ２の２値変数の初期値に対して、排他的論理和または否定排他的論理和の論理演算を行うことで行われる。得られたＥｎｉの初期値は、たとえば、図８に示したようなテーブルデータとして、等価スピンイネーブル判定回路４０の図示しないメモリに格納される。
ステップＳ１２，Ｓ１３の処理は、たとえば、制御回路４６が、識別番号がｉ１とｉ２の２値変数の初期値に対して、排他的論理和または否定排他的論理和の論理演算を行うことで行われる。得られたＥｎｉの初期値は、たとえば、図８に示したようなテーブルデータとして、等価スピンイネーブル判定回路４０の図示しないメモリに格納される。
【0127】
ステップＳ１４：ステップＳ１２，Ｓ１３の処理後、ｉ＜Ｍの場合には、ｉが＋１され、ステップＳ１１からの処理が繰り返される。
ステップＳ１５～Ｓ２５の処理は、データ処理装置２０による解の探索中に行われる。
ステップＳ１５～Ｓ２５の処理は、データ処理装置２０による解の探索中に行われる。
【0128】
ステップＳ１５：等価スピンイネーブル判定回路４０は、遷移２値変数選択回路３７の出力に基づいて、２値変数の値がフリップするか否かを判定する。等価スピンイネーブル判定回路４０は、たとえば、遷移２値変数選択回路３７が、値の変化を許容する２値変数の識別番号を出力した場合、２値変数の値がフリップすると判定する。等価スピンイネーブル判定回路４０は、２値変数の値がフリップすると判定した場合、ステップＳ１６の処理を行い、２値変数の値がフリップしないと判定した場合、ステップＳ２０の処理を行う。
【0129】
ステップＳ１６：Ｍ個の等価スピンに関するループ処理が開始する。ループ処理は、ｉ＝１から、ｉ＜Ｍ＋１を満たしている間、行われる。
ステップＳ１７：等価スピンイネーブル判定回路４０は、フリップする２値変数が、Ｍ個の等価スピンの何れかに含まれるか否かを判定する。たとえば、等価スピンイネーブル判定回路４０は、遷移２値変数選択回路３７が出力する２値変数の識別番号と、図８に示したようなテーブルデータに基づいて、上記判定を行うことができる。等価スピンイネーブル判定回路４０は、フリップする２値変数が、Ｍ個の等価スピンの何れかに含まれていると判定した場合、ステップＳ１８の処理を行う。等価スピンイネーブル判定回路４０は、フリップする２値変数が、Ｍ個の等価スピンの何れかに含まれていないと判定した場合、ステップＳ１９の処理を行う。
ステップＳ１７：等価スピンイネーブル判定回路４０は、フリップする２値変数が、Ｍ個の等価スピンの何れかに含まれるか否かを判定する。たとえば、等価スピンイネーブル判定回路４０は、遷移２値変数選択回路３７が出力する２値変数の識別番号と、図８に示したようなテーブルデータに基づいて、上記判定を行うことができる。等価スピンイネーブル判定回路４０は、フリップする２値変数が、Ｍ個の等価スピンの何れかに含まれていると判定した場合、ステップＳ１８の処理を行う。等価スピンイネーブル判定回路４０は、フリップする２値変数が、Ｍ個の等価スピンの何れかに含まれていないと判定した場合、ステップＳ１９の処理を行う。
【0130】
ステップＳ１８：等価スピンイネーブル判定回路４０は、Ｅｎｉの値を反転する。
ステップＳ１９：ステップＳ１７またはステップＳ１８の処理後、ｉ＜Ｍの場合には、ｉが＋１され、ステップＳ１７からの処理が繰り返される。
ステップＳ１９：ステップＳ１７またはステップＳ１８の処理後、ｉ＜Ｍの場合には、ｉが＋１され、ステップＳ１７からの処理が繰り返される。
【0131】
ステップＳ２０：等価スピンイネーブル判定回路４０は、等価スピンデコーダ回路３８の出力に基づいて、等価スピンの値がフリップするか否かを判定する。等価スピンイネーブル判定回路４０は、たとえば、等価スピンデコーダ回路３８が、値の変化を許容する等価スピンに含まれる２つの２値変数の識別番号を出力した場合、等価スピンの値がフリップすると判定する。等価スピンイネーブル判定回路４０は、等価スピンの値がフリップすると判定した場合、ステップＳ２１の処理を行い、等価スピンの値がフリップしないと判定した場合、ステップＳ２５の処理を行う。
【0132】
ステップＳ２１：Ｍ個の等価スピンに関するループ処理が開始する。ループ処理は、ｉ＝１から、ｉ＜Ｍ＋１を満たしている間、行われる。
ステップＳ２２：等価スピンイネーブル判定回路４０は、フリップする等価スピンに含まれる２つの２値変数の一方が、他の等価スピンに含まれるか否かを判定する。たとえば、等価スピンイネーブル判定回路４０は、等価スピンデコーダ回路３８が出力する２つの２値変数の識別番号と、図８に示したようなテーブルデータに基づいて、上記判定を行うことができる。等価スピンイネーブル判定回路４０は、フリップする等価スピンに含まれる２つの２値変数の一方が、他の等価スピンに含まれていると判定した場合、ステップＳ２３の処理を行う。等価スピンイネーブル判定回路４０は、フリップする等価スピンに含まれる２つの２値変数の一方が、他の等価スピンに含まれていないと判定した場合、ステップＳ２４の処理を行う。
ステップＳ２２：等価スピンイネーブル判定回路４０は、フリップする等価スピンに含まれる２つの２値変数の一方が、他の等価スピンに含まれるか否かを判定する。たとえば、等価スピンイネーブル判定回路４０は、等価スピンデコーダ回路３８が出力する２つの２値変数の識別番号と、図８に示したようなテーブルデータに基づいて、上記判定を行うことができる。等価スピンイネーブル判定回路４０は、フリップする等価スピンに含まれる２つの２値変数の一方が、他の等価スピンに含まれていると判定した場合、ステップＳ２３の処理を行う。等価スピンイネーブル判定回路４０は、フリップする等価スピンに含まれる２つの２値変数の一方が、他の等価スピンに含まれていないと判定した場合、ステップＳ２４の処理を行う。
【0133】
ステップＳ２３：等価スピンイネーブル判定回路４０は、Ｅｎｉの値を反転する。
ステップＳ２４：ステップＳ２２またはステップＳ２３の処理後、ｉ＜Ｍの場合には、ｉが＋１され、ステップＳ２２からの処理が繰り返される。
ステップＳ２４：ステップＳ２２またはステップＳ２３の処理後、ｉ＜Ｍの場合には、ｉが＋１され、ステップＳ２２からの処理が繰り返される。
【0134】
ステップＳ２５：制御回路４６は、解を探索する処理の所定の終了条件が満たされたか否かを判定する。所定の終了条件が満たされたと判定された場合、解を探索する処理が終了する。所定の終了条件が満たされていないと判定された場合、ステップＳ１５からの処理が繰り返される。
【0135】
なお、図９に示した処理の順序は一例であり、適宜処理の順序を入れ替えてもよい。
（データ処理装置２０の全体動作例）
図１０は、第１の実施の形態のデータ処理装置の全体動作例を示すタイミングチャートである。
（データ処理装置２０の全体動作例）
図１０は、第１の実施の形態のデータ処理装置の全体動作例を示すタイミングチャートである。
【0136】
図１０では、単一ビット遷移処理または等価スピン遷移処理を、最大８つのレプリカを用いて行う例が示されている。単一ビット遷移処理は１単位処理あたりＴ回繰り返され、等価スピン遷移処理は１単位処理あたりＴｐ回繰り返されている。８つのレプリカは、それぞれ同じ評価関数で表されるイジングモデルである。８つのレプリカでは同じ等価スピンが用いられる。各レプリカに対する処理は、図７に示したようなデータ処理装置２０で、パイプライン処理で行うことができる。
【0137】
タイミングｔ１～ｔ２では、単一ビット遷移処理が行われている。Ｔ回の単一ビット遷移処理が終了すると（タイミングｔ２）、タイミングｔ２～ｔ３の間で、局所場と等価局所場の初期化処理が行われる。局所場と等価局所場の初期化処理の間は、単一ビット遷移処理と等価スピン遷移処理の繰り返し処理は停止される。
【0138】
局所場と等価局所場の初期化処理が終わると（タイミングｔ３）、図１０の例では、レプリカ番号＝２，５のレプリカに対して等価スピン遷移処理が行われる（タイミングｔ３～ｔ４）。一方、等価スピン遷移処理が行われていない、レプリカ番号＝０，１，３，４，６，７のレプリカでは、レプリカ番号＝２，５のレプリカの等価スピン遷移処理と並列に、単一ビット遷移処理が行われている。
【0139】
等価スピン遷移処理においてレプリカ番号＝２またはレプリカ番号＝５のレプリカの等価スピンの値の変化が許容されたとする。このとき、２値変数保持回路３２に保持されている、レプリカ番号＝２またはレプリカ番号＝５のレプリカの当該等価スピンに含まれる２つの２値変数の値も更新される。また、局所場保持回路３４に保持されている、レプリカ番号＝２またはレプリカ番号＝５のレプリカのそれぞれのＮ個の局所場も、２つの２値変数の値の更新に対応して２回、更新される。レプリカ番号＝２またはレプリカ番号＝５のレプリカの上記更新処理は、繰り返し回数が１回分の単一ビット遷移処理の間に行われる。
【0140】
等価スピン遷移処理がＴｐ回繰り返され（タイミングｔ４）、レプリカ番号＝２，５のレプリカの等価スピンの値の変化などの単一ビット遷移処理側への反映が完了すると（タイミングｔ５）、再び、局所場と等価局所場の初期化処理が行われる。
【0141】
局所場と等価局所場の初期化処理が終わると（タイミングｔ６）、図１０の例では、レプリカ番号＝０，３，７のレプリカに対して等価スピン遷移処理が行われ、レプリカ番号＝１，２，４，５，６のレプリカでは、単一ビット遷移処理が行われている。
【0142】
図１１は、第１の実施の形態のデータ処理装置の全体の処理手順の一例を示すフローチャートである。
ステップＳ３０：まず、制御回路４６の制御のもと、初期化処理が行われる。初期化処理では、Ｎ個の２値変数の初期値の生成、評価関数の値の初期値や局所場の初期値の算出などが行われる。
ステップＳ３０：まず、制御回路４６の制御のもと、初期化処理が行われる。初期化処理では、Ｎ個の２値変数の初期値の生成、評価関数の値の初期値や局所場の初期値の算出などが行われる。
【0143】
ステップＳ３１：制御回路４６は、Ｍ個の等価スピンを生成する。たとえば、図３を用いて説明したように、ナップサック問題の解を探索する際、制御回路４６は、重さの近い２つのアイテムに対応する２つの２値変数を１つの等価スピンとしてもよい。また、図５を用いて説明したように、制御回路４６は、共通に寄与する不等式制約が多い２値変数群を優先的に、等価ペアとしてもよい。
【0144】
さらに、ステップＳ３１の処理では、制御回路４６は、等価結合係数の算出や、図９に示したイネーブル信号の初期値の算出などを行う。
ステップＳ３２：制御回路４６は、データ・動作設定を行う。たとえば、ステップＳ３２の処理では、制御回路４６は、Ｎ個の２値変数の初期値を２値変数保持回路３２に設定し、Ｎ個の局所場の初期値を局所場保持回路３４に設定し、評価関数の初期値をＥ更新保持回路４３や最低値更新保持回路４５に設定する。また、制御回路４６は、Ｍ個の等価スピンの初期値を等価スピン保持回路２３に設定し、Ｍ×Ｍ個の等価結合係数を等価結合係数メモリ２１に記憶させる。さらに、制御回路４６は、図８に示したようなイネーブル信号に関するテーブルデータを等価スピンイネーブル判定回路４０に設定する。
ステップＳ３２：制御回路４６は、データ・動作設定を行う。たとえば、ステップＳ３２の処理では、制御回路４６は、Ｎ個の２値変数の初期値を２値変数保持回路３２に設定し、Ｎ個の局所場の初期値を局所場保持回路３４に設定し、評価関数の初期値をＥ更新保持回路４３や最低値更新保持回路４５に設定する。また、制御回路４６は、Ｍ個の等価スピンの初期値を等価スピン保持回路２３に設定し、Ｍ×Ｍ個の等価結合係数を等価結合係数メモリ２１に記憶させる。さらに、制御回路４６は、図８に示したようなイネーブル信号に関するテーブルデータを等価スピンイネーブル判定回路４０に設定する。
【0145】
また、制御回路４６は、動作設定として、たとえば、解探索の終了条件などの動作条件の設定を行う。ＭＣＭＣ法として、疑似焼き鈍し法が行われる場合、たとえば、温度パラメータの開始値や終了値、所定の温度変更周期ごとに温度パラメータに乗じる値などの設定が行われる。ＭＣＭＣ法として、レプリカ交換法が行われる場合、たとえば、各レプリカへの温度パラメータの値の設定や、レプリカ交換周期などの設定が行われる。
【0146】
ステップＳ３３：制御回路４６の制御のもと、単一ビット遷移処理が行われる。単一ビット遷移処理の手順の例については後述する（図１２参照）。
ステップＳ３４：制御回路４６は、単一ビット遷移処理を終了するか否かを判定する。たとえば、制御回路４６は、所定の繰り返し回数の単一ビット遷移処理が終了した場合、単一ビット遷移処理を終了すると判定する。単一ビット遷移処理を終了すると判定された場合、ステップＳ３５の処理が行われ、単一ビット遷移処理を終了しないと判定された場合、ステップＳ３３の処理が繰り返される。
ステップＳ３４：制御回路４６は、単一ビット遷移処理を終了するか否かを判定する。たとえば、制御回路４６は、所定の繰り返し回数の単一ビット遷移処理が終了した場合、単一ビット遷移処理を終了すると判定する。単一ビット遷移処理を終了すると判定された場合、ステップＳ３５の処理が行われ、単一ビット遷移処理を終了しないと判定された場合、ステップＳ３３の処理が繰り返される。
【0147】
ステップＳ３５：制御回路４６は、等価スピン遷移処理を実行するか否かを判定する。たとえば、制御回路４６は、単一ビット遷移処理において、２値変数の値の変化が、所定期間受け入れられなかった場合、解が局所解に嵌まっている可能性があるため、等価スピン遷移処理を実行すると判定する。等価スピン遷移処理を実行すると判定された場合、ステップＳ３６の処理が行われ、等価スピン遷移処理を実行しないと判定された場合、ステップＳ４０の処理が行われる。
【0148】
ステップＳ３６：制御回路４６は、等価スピン保持回路２３に保持されているＭ個の等価スピンの値を、２値変数保持回路３２に保持されてるＮ個の２値変数の値に整合させる整合処理を行う。
【0149】
ステップＳ３７：初期等価局所場算出回路４１は、２値変数の値と、結合係数及び局所場を用いて、たとえば、式（１７）または式（１８）で表される等価局所場の初期値を算出する。算出された等価局所場の初期値は、等価局所場保持回路２５に保持される。
【0150】
ステップＳ３８：制御回路４６の制御のもと、等価スピン遷移処理が行われる。等価スピン遷移処理の手順の例については後述する（図１３参照）。
ステップＳ３９：制御回路４６は、等価スピン遷移処理を終了するか否かを判定する。たとえば、制御回路４６は、所定の繰り返し回数の等価スピン遷移処理が終了した場合、等価スピン遷移処理を終了すると判定する。等価スピン遷移処理を終了すると判定された場合、ステップＳ４０の処理が行われ、等価スピン遷移処理を終了しないと判定された場合、ステップＳ３８の処理が繰り返される。
ステップＳ３９：制御回路４６は、等価スピン遷移処理を終了するか否かを判定する。たとえば、制御回路４６は、所定の繰り返し回数の等価スピン遷移処理が終了した場合、等価スピン遷移処理を終了すると判定する。等価スピン遷移処理を終了すると判定された場合、ステップＳ４０の処理が行われ、等価スピン遷移処理を終了しないと判定された場合、ステップＳ３８の処理が繰り返される。
【0151】
なお、ＭＣＭＣ法として、疑似焼き鈍し法が行われる場合、単一ビット遷移処理または等価スピン遷移処理が繰り返される間、制御回路４６は、所定の温度パラメータ変更スケジュールにしたがって、前述の温度パラメータの値を小さくしていく。これにより、遷移等価スピン選択回路２９や遷移２値変数選択回路３７が用いる閾値が更新されていく。
【0152】
ＭＣＭＣ法として、レプリカ交換法が行われる場合、それぞれ異なる温度パラメータの値が設定された複数のレプリカのそれぞれにおいて、単一ビット遷移処理または等価スピン遷移処理が繰り返される。制御回路４６は、所定の繰り返し回数ごとに、レプリカ交換を行う。たとえば、制御回路４６は、複数のレプリカのうち２つをランダムに選択する。そして、制御回路４６は、選択された２つのレプリカの間で、レプリカ間の評価関数の値の差や温度パラメータの値の差に基づいた所定の交換確率で、温度パラメータの値を交換する。制御回路４６は、温度パラメータの値を交換する代わりに、選択された２つのレプリカの間で、Ｎ個の２値変数の値またはＭ個の等価スピンの値を交換してもよい。
【0153】
ステップＳ４０：制御回路４６は、解探索の終了条件が満たされたか否かを判定する。解探索の終了条件が満たされたと判定された場合、ステップＳ４１の処理が行われ、解探索の終了条件が満たされていないと判定された場合、ステップＳ３３からの処理が繰り返される。
【0154】
ステップＳ４１：制御回路４６の制御のもと、解探索の探索結果が出力される。その後、探索処理が終了する。ステップＳ４１の処理では、たとえば、終了条件が満たされたときに、最低値更新保持回路４５に保持されているＮ個の２値変数の値が、組合せ最適化問題の解として出力される。制御回路４６は、解を図示しない表示装置に表示させてもよいし、図示しない通信回路によって外部の装置へ解を送信させてもよい。
【0155】
（単一ビット遷移処理の処理手順）
図１２は、単一ビット遷移処理の処理手順の一例を示すフローチャートである。
ステップＳ５０：ΔＥ算出回路３５は、局所場保持回路３４に保持されている局所場を用いて、評価関数の値の変化量を、Ｎ個の２値変数のそれぞれに対して算出する。
図１２は、単一ビット遷移処理の処理手順の一例を示すフローチャートである。
ステップＳ５０：ΔＥ算出回路３５は、局所場保持回路３４に保持されている局所場を用いて、評価関数の値の変化量を、Ｎ個の２値変数のそれぞれに対して算出する。
【0156】
ステップＳ５１：遷移２値変数選択回路３７は、たとえば、Ｎ個の２値変数のそれぞれに対して算出された、評価関数の値の変化量に基づいて、Ｎ個の２値変数のそれぞれについて、値の変化の可否（遷移受入可否）を判定する。
【0157】
ステップＳ５２：遷移２値変数選択回路３７は、複数の２値変数の値の変化が許容された場合、ランダムでまたは所定のルールにしたがって、１つの２値変数を選択する。
ステップＳ５３：制御回路４６は、遷移２値変数選択回路３７の出力に基づいて、２値変数の値のフリップの可否を判定する。フリップが可と判定された場合、ステップＳ５４の処理が行われ、フリップが不可と判定された場合、１回の単一ビット遷移処理が終了する。
ステップＳ５３：制御回路４６は、遷移２値変数選択回路３７の出力に基づいて、２値変数の値のフリップの可否を判定する。フリップが可と判定された場合、ステップＳ５４の処理が行われ、フリップが不可と判定された場合、１回の単一ビット遷移処理が終了する。
【0158】
ステップＳ５４：２値変数更新回路３１は、遷移２値変数選択回路３７が選択した２値変数の値を更新する。
ステップＳ５５：Ｅ更新保持回路４３は、遷移２値変数選択回路３７が出力する評価関数の変化量を用いて、評価関数の値を更新する。
ステップＳ５５：Ｅ更新保持回路４３は、遷移２値変数選択回路３７が出力する評価関数の変化量を用いて、評価関数の値を更新する。
【0159】
ステップＳ５６：局所場更新回路３３は、遷移２値変数選択回路３７が出力する識別番号に基づいて結合係数メモリ３０から読み出された複数の結合係数の何れかを用いて、Ｎ個の局所場を更新する。
【0160】
ステップＳ５７：等価スピンイネーブル判定回路４０は、図９に示した処理にしたがって、イネーブル信号の更新を行う。
これにより、１回の単一ビット遷移処理が終了する。
これにより、１回の単一ビット遷移処理が終了する。
【0161】
（等価スピン遷移処理の処理手順）
図１３は、等価スピン遷移処理の処理手順の一例を示すフローチャートである。
ステップＳ６０：ΔＥ算出回路２６は、等価局所場保持回路２５に保持されている等価局所場を用いて、評価関数の値の変化量を、Ｍ個の等価スピンのそれぞれに対して算出する。
図１３は、等価スピン遷移処理の処理手順の一例を示すフローチャートである。
ステップＳ６０：ΔＥ算出回路２６は、等価局所場保持回路２５に保持されている等価局所場を用いて、評価関数の値の変化量を、Ｍ個の等価スピンのそれぞれに対して算出する。
【0162】
ステップＳ６１：遷移等価スピン選択回路２９は、たとえば、Ｍ個の等価スピンのそれぞれに対して算出された、評価関数の値の変化量に基づいて、イネーブル信号が１である等価スピンのそれぞれについて、値の変化の可否（遷移受入可否）を判定する。なお、イネーブル信号が０である等価スピンについては、遷移受入可否の判定は行われない。
【0163】
ステップＳ６２：遷移等価スピン選択回路２９は、複数の等価スピンの値の変化が許容された場合、ランダムでまたは所定のルールにしたがって、１つの等価スピンを選択する。
【0164】
ステップＳ６３：制御回路４６は、遷移等価スピン選択回路２９の出力に基づいて、等価スピンの値のフリップの可否を判定する。フリップが可と判定された場合、ステップＳ６４の処理が行われ、フリップが不可と判定された場合、１回の等価スピン遷移処理が終了する。
【0165】
ステップＳ６４：等価スピン更新回路２２は、遷移等価スピン選択回路２９が選択した等価スピンの値を更新する。
ステップＳ６５：Ｅ更新保持回路４３は、遷移等価スピン選択回路２９が出力する評価関数の変化量を用いて、評価関数の値を更新する。
ステップＳ６５：Ｅ更新保持回路４３は、遷移等価スピン選択回路２９が出力する評価関数の変化量を用いて、評価関数の値を更新する。
【0166】
ステップＳ６６：２値変数更新回路３１は、遷移等価スピン選択回路２９が選択した等価スピンに含まれる２つの２値変数の値を更新する。
ステップＳ６７：局所場更新回路３３は、等価スピンデコーダ回路３８が出力する２つの識別番号に基づいて結合係数メモリ３０から読み出された複数の結合係数の何れかを用いて、Ｎ個の局所場を２回更新する。さらに、等価局所場更新回路２４は、遷移等価スピン選択回路２９が出力する識別番号に基づいて等価結合係数メモリ２１から読み出された複数の等価結合係数の何れかを用いて、Ｍ個の等価局所場を更新する。
ステップＳ６７：局所場更新回路３３は、等価スピンデコーダ回路３８が出力する２つの識別番号に基づいて結合係数メモリ３０から読み出された複数の結合係数の何れかを用いて、Ｎ個の局所場を２回更新する。さらに、等価局所場更新回路２４は、遷移等価スピン選択回路２９が出力する識別番号に基づいて等価結合係数メモリ２１から読み出された複数の等価結合係数の何れかを用いて、Ｍ個の等価局所場を更新する。
【0167】
ステップＳ６８：等価スピンイネーブル判定回路４０は、図９に示した処理にしたがって、イネーブル信号の更新を行う。
これにより、１回の等価スピン遷移処理が終了する。
これにより、１回の等価スピン遷移処理が終了する。
【0168】
なお、図１１～図１３に示した処理の順序は一例であり、適宜処理の順序を入れ替えてもよい。
以上のようにデータ処理装置２０の等価スピン保持回路２３は、評価関数に含まれる異値または同値の２つの２値変数からなる複数の変数群（等価スピン）のそれぞれの、２以上の２値変数のうちの１つの値である代表値（等価スピンの値）を保持する。また、等価結合係数メモリ２１は、等価スピンのそれぞれの間の相互作用の大きさを表す複数の等価結合係数を記憶する。また、等価局所場保持回路２５は、複数の等価スピンのそれぞれの値の変化に伴う、評価関数の値の第１変化量の特定に用いられる等価局所場を保持する。ΔＥ算出回路２６は、等価局所場を用いて、第１変化量を、複数の等価スピンのそれぞれに対して算出する。また、遷移等価スピン選択回路２９は、複数の等価スピンのそれぞれに対して算出された上記変化量に基づいて、複数のスピンの何れかの値の変化を受け入れる。等価スピン更新回路２２は、複数の等価スピンのうち、値の変化が受け入れられた等価スピンの値を更新する。さらに、等価局所場更新回路２４は、等価結合係数メモリ２１に記憶されている複数の等価結合係数のうち、値の変化が受け入れられた等価スピンの識別番号に基づいて読み出された等価結合係数を用いて、等価局所場を更新する。
以上のようにデータ処理装置２０の等価スピン保持回路２３は、評価関数に含まれる異値または同値の２つの２値変数からなる複数の変数群（等価スピン）のそれぞれの、２以上の２値変数のうちの１つの値である代表値（等価スピンの値）を保持する。また、等価結合係数メモリ２１は、等価スピンのそれぞれの間の相互作用の大きさを表す複数の等価結合係数を記憶する。また、等価局所場保持回路２５は、複数の等価スピンのそれぞれの値の変化に伴う、評価関数の値の第１変化量の特定に用いられる等価局所場を保持する。ΔＥ算出回路２６は、等価局所場を用いて、第１変化量を、複数の等価スピンのそれぞれに対して算出する。また、遷移等価スピン選択回路２９は、複数の等価スピンのそれぞれに対して算出された上記変化量に基づいて、複数のスピンの何れかの値の変化を受け入れる。等価スピン更新回路２２は、複数の等価スピンのうち、値の変化が受け入れられた等価スピンの値を更新する。さらに、等価局所場更新回路２４は、等価結合係数メモリ２１に記憶されている複数の等価結合係数のうち、値の変化が受け入れられた等価スピンの識別番号に基づいて読み出された等価結合係数を用いて、等価局所場を更新する。
【0169】
このようなデータ処理装置２０によれば、２つの２値変数からなる等価スピンを１つの２値変数として扱えるため、２ビット遷移処理（等価スピンの値の変化は２ビット遷移に相当する）を、単一ビット遷移処理と同様の並列試行により処理できる。これにより、２ビットの遷移を並列試行により効率よく評価することが可能となる。また、並列試行が可能となるため、探索効率が上がり、求解性能が向上する。
【0170】
さらに、データ処理装置２０は、上記複数の変数群を含む、評価関数の複数の２値変数のそれぞれの値の変化に伴う、評価関数の値の変化量に基づいて、複数の２値変数の何れか１つの値の変化を受け入れる単一ビット遷移回路部２０ｂと、制御回路４６を有する。制御回路４６は、等価スピン遷移回路部２０ａによる等価スピン遷移処理と、単一ビット遷移回路部２０ｂによる単一ビット遷移処理とを切り替える。これにより、単一ビット遷移処理で解が局所解に嵌まったときに、等価スピン遷移処理に切り替えるなど、状況に応じた柔軟な探索を効率よく実行できる。
【0171】
また、データ処理装置２０は、遷移等価スピン選択回路２９が出力する識別番号に基づいて、その識別番号で特定される等価スピンに含まれる２つの２値変数を特定する識別番号を出力する等価スピンデコーダ回路３８を、さらに有する。そして、単一ビット遷移回路部２０ｂは、それらの識別番号に対応する２つの２値変数の値を更新する。これにより、等価スピン遷移回路部２０ａでの等価スピンの値の変化を、単一ビット遷移回路部２０ｂが扱う２値変数に反映させることができる。
【0172】
さらに、データ処理装置２０は、前述のように等価スピンイネーブル判定回路４０を有する。等価スピンイネーブル判定回路４０は、複数の等価スピンの値の変化を許容するか否かを示すイネーブル信号を生成する。等価スピンイネーブル判定回路４０は、単一ビット遷移回路部２０ｂが複数の２値変数のうち、ある２値変数の値の変化を受け入れた場合、複数の等価スピンのうち、その２値変数を含む等価スピンに関するイネーブル信号の値を反転させる。これにより、等価スピン遷移回路部２０ａが扱う２値変数と、単一ビット遷移回路部２０ｂが扱う異値または同値の等価スピンを整合させることができる。
【0173】
また、データ処理装置２０は、初期等価局所場算出回路４１を有している。初期等価局所場算出回路４１は、単一ビット遷移回路部２０ｂの処理により得られた、複数の２値変数の値と、複数の結合係数及び局所場を用いて、等価局所場の初期値を算出する。これにより、単一ビット遷移処理の結果を反映させた等価スピン遷移処理が可能になる。
【0174】
なお、データ処理装置２０は、３つ以上の２値変数からなる等価スピンを用いることで、３ビット以上の遷移処理に対応させることもできる。その場合、等価結合係数や、等価局所場を求める式を適宜変更すればよい。
【0175】
たとえば、データ処理装置２０は、まず、３つの２値変数のうち、異値または同値の２つの２値変数からなる等価スピンの等価結合係数、等価局所場を算出する。その後、データ処理装置２０は、この等価スピンを１つの２値変数と見做して、他の２値変数との間で、同様に等価結合係数、等価局所場を求めれば、３つの２値変数からなる等価スピンを実現できる。
【0176】
このようなデータ処理装置２０は、組合せ最適化問題に変換できる現代社会における様々な問題を解く際に、高速に精度のよい解を得るための手段として、役立つことが期待できる。
【0177】
（第２の実施の形態）
図１４は、第２の実施の形態のデータ処理装置の一例を示す図である。図１４において、図７に示したデータ処理装置２０と同じ要素については同一符号が付されている。なお、図１４において、図７に示したΔＥ選択回路４２、Ｅ更新保持回路４３、比較回路４４、最低値更新保持回路４５は図示が省略されている。
図１４は、第２の実施の形態のデータ処理装置の一例を示す図である。図１４において、図７に示したデータ処理装置２０と同じ要素については同一符号が付されている。なお、図１４において、図７に示したΔＥ選択回路４２、Ｅ更新保持回路４３、比較回路４４、最低値更新保持回路４５は図示が省略されている。
【0178】
第２の実施の形態のデータ処理装置５０は、単一ビット遷移処理中に、２値変数の値の変化が生じるたびに、等価スピンの値と等価局所場に、その変化を反映させる機能を有する。
【0179】
第２の実施の形態のデータ処理装置５０は、等価スピン遷移回路部５０ａが、第１の実施の形態のデータ処理装置２０の等価スピン遷移回路部２０ａと異なっている。
等価スピン遷移回路部５０ａは、等価結合係数メモリ２１と、更新用結合係数メモリ５１ａ，５１ｂを含むメモリ部５１と、２値変数対更新保持回路５２を有する。
等価スピン遷移回路部５０ａは、等価結合係数メモリ２１と、更新用結合係数メモリ５１ａ，５１ｂを含むメモリ部５１と、２値変数対更新保持回路５２を有する。
【0180】
更新用結合係数メモリ５１ａ，５１ｂは、Ｎ×Ｎ個の結合係数のうち、Ｍ個の等価スピンに含まれる２値変数が関係する複数の結合係数を記憶する。
図１５は、更新用結合係数メモリに記憶される結合係数を説明する図である。
図１５は、更新用結合係数メモリに記憶される結合係数を説明する図である。
【0181】
更新用結合係数メモリ５１ａは、Ｎ個の２値変数のうち、識別番号がｉ１の２値変数と、他の２値変数との間の相互作用の大きさを表す結合係数を記憶する。更新用結合係数メモリ５１ｂは、Ｎ個の２値変数のうち、識別番号がｉ２の２値変数と、他の２値変数との間の相互作用の大きさを表す結合係数を記憶する。
【0182】
これらの結合係数は、単一ビット遷移処理中に生じる２値変数の値の変化に応じて、等価局所場を更新する際に用いられる。
２値変数対更新保持回路５２は、Ｍ個の等価スピンのそれぞれに含まれる２つの２値変数（２値変数対）を保持する。さらに、２値変数対更新保持回路５２は、保持している２値変数のうち、選択回路３９が出力する１つまたは２つの識別番号に対応する２値変数の値を更新する。さらに、２値変数対更新保持回路５２は、単一ビット遷移処理中に生じる２値変数の値の変化量を出力する。
２値変数対更新保持回路５２は、Ｍ個の等価スピンのそれぞれに含まれる２つの２値変数（２値変数対）を保持する。さらに、２値変数対更新保持回路５２は、保持している２値変数のうち、選択回路３９が出力する１つまたは２つの識別番号に対応する２値変数の値を更新する。さらに、２値変数対更新保持回路５２は、単一ビット遷移処理中に生じる２値変数の値の変化量を出力する。
【0183】
等価局所場更新回路５３は、第１の実施の形態のデータ処理装置２０の等価局所場更新回路２４と同様に、等価スピンの値の変化に応じて等価局所場を更新する。
さらに、等価局所場更新回路５３は、単一ビット遷移処理による２値変数の値の変化に応じて等価局所場を更新する。等価局所場更新回路５３は、単一ビット遷移処理時に選択回路３９が選択する２値変数の識別番号に基づいて更新用結合係数メモリ５１ａ，５１ｂから読み出された結合係数を用いて、等価局所場保持回路２５に保持されている等価局所場を更新する。このとき選択された識別番号をｊとすると、以下の式（２１）に基づいて等価局所場が更新される。
さらに、等価局所場更新回路５３は、単一ビット遷移処理による２値変数の値の変化に応じて等価局所場を更新する。等価局所場更新回路５３は、単一ビット遷移処理時に選択回路３９が選択する２値変数の識別番号に基づいて更新用結合係数メモリ５１ａ，５１ｂから読み出された結合係数を用いて、等価局所場保持回路２５に保持されている等価局所場を更新する。このとき選択された識別番号をｊとすると、以下の式（２１）に基づいて等価局所場が更新される。
【0184】
【数21】
【0185】
等価スピンイネーブル判定回路５４は、選択回路３９が出力する１つまたは２つの識別番号に基づいて、第１の実施の形態のデータ処理装置２０の等価スピンイネーブル判定回路４０と同様に図９に示したような処理を行う。
【0186】
（データ処理装置５０の全体動作例）
図１６は、第２の実施の形態のデータ処理装置の全体動作例を示すタイミングチャートである。
図１６は、第２の実施の形態のデータ処理装置の全体動作例を示すタイミングチャートである。
【0187】
図１６では、単一ビット遷移処理または等価スピン遷移処理を、最大８つのレプリカを用いて行う例が示されている。単一ビット遷移処理と等価スピン遷移処理はそれぞれ１単位処理あたりＴ回繰り返されている。各レプリカに対する処理は、図１４に示したようなデータ処理装置５０で、パイプライン処理で行うことができる。
【0188】
タイミングｔ１０～ｔ１１では、単一ビット遷移処理が行われている。等価スピン遷移処理側では、単一ビット遷移処理による２値変数の値の変化に応じて、等価スピンに含まれる２値変数の値とＭ個の等価局所場の更新が行われている。ただし、等価スピン遷移処理自体は行われていない。
【0189】
Ｔ回の単一ビット遷移処理が終了すると（タイミングｔ１１）、局所場と等価局所場の初期化処理を行わず、次の単位処理（タイミングｔ１１～ｔ１２）が行われる。
図１６の例では、タイミングｔ１１～ｔ１２では、レプリカ番号＝２，５のレプリカに対して等価スピン遷移処理が行われる。一方、等価スピン遷移処理が行われていない、レプリカ番号＝０，１，３，４，６，７のレプリカでは、レプリカ番号＝２，５のレプリカの等価スピン遷移処理と並列に、単一ビット遷移処理が行われている。
図１６の例では、タイミングｔ１１～ｔ１２では、レプリカ番号＝２，５のレプリカに対して等価スピン遷移処理が行われる。一方、等価スピン遷移処理が行われていない、レプリカ番号＝０，１，３，４，６，７のレプリカでは、レプリカ番号＝２，５のレプリカの等価スピン遷移処理と並列に、単一ビット遷移処理が行われている。
【0190】
等価スピン遷移処理においてレプリカ番号＝２，５のレプリカの等価スピンの値の変化が許容されると、２値変数保持回路３２に保持されている、レプリカ番号＝２，５のレプリカの当該等価スピンに含まれる２つの２値変数の値も更新される。レプリカ番号＝２，５のレプリカの２つの２値変数の値の更新は、繰り返し回数が１回分の単一ビット遷移処理の間に行うことができる。同様に、２値変数対更新保持回路５２に保持されている、レプリカ番号＝２，５のレプリカの当該等価スピンに含まれる２つの２値変数の値も更新される。
【0191】
２値変数対更新保持回路５２に保持されているレプリカ番号＝０，１，３，４，６，７のレプリカの２値変数のうち、単一ビット遷移処理によって値が変化したものは更新される。また、その更新に伴い、等価局所場も更新される。
【0192】
図１６の例では、次の単位処理（タイミングｔ１２～）として、レプリカ番号＝０，３，７のレプリカに対して等価スピン遷移処理が行われ、レプリカ番号＝１，２，４，５，６のレプリカでは、単一ビット遷移処理が行われている。
【0193】
【0194】
単一ビット遷移処理における試行（遷移受入可否判定など）が行われ（タイミングｔ２０）、値の変化が許容された２値変数がある場合、その２値変数の値とＮ個の局所場が更新される（タイミングｔ２１）。このとき、等価スピン遷移処理側でも、単一ビット遷移処理による２値変数の値の変化に応じて、等価スピンに含まれる２値変数の値とＭ個の等価局所場の更新が行われる。
【0195】
等価スピン遷移処理における試行（タイミングｔ２２）で、値の変化が許容された等価スピンがある場合、その等価スピンの値とＭ個の等価局所場が更新される（タイミングｔ２３～ｔ２４）。このとき単一ビット遷移処理側においても、その等価スピンに含まれる２つの２値変数の値の更新と、Ｎ個の局所場の更新が行われる（タイミングｔ２３～ｔ２５）。
【0196】
【0197】
ステップＳ７３：制御回路４６の制御のもと、単一ビット遷移処理が行われる。単一ビット遷移処理の手順の例については後述する（図１９参照）。
ステップＳ７４：制御回路４６は、単一ビット遷移処理を終了するか否かを判定する。たとえば、制御回路４６は、所定の繰り返し回数の単一ビット遷移処理が終了した場合、単一ビット遷移処理を終了すると判定する。単一ビット遷移処理を終了すると判定された場合、ステップＳ７５の処理が行われ、単一ビット遷移処理を終了しないと判定された場合、ステップＳ７３の処理が繰り返される。
ステップＳ７４：制御回路４６は、単一ビット遷移処理を終了するか否かを判定する。たとえば、制御回路４６は、所定の繰り返し回数の単一ビット遷移処理が終了した場合、単一ビット遷移処理を終了すると判定する。単一ビット遷移処理を終了すると判定された場合、ステップＳ７５の処理が行われ、単一ビット遷移処理を終了しないと判定された場合、ステップＳ７３の処理が繰り返される。
【0198】
ステップＳ７５：制御回路４６は、等価スピン遷移処理を実行するか否かを判定する。等価スピン遷移処理を実行すると判定された場合、ステップＳ７６の処理が行われ、等価スピン遷移処理を実行しないと判定された場合、ステップＳ７８の処理が行われる。
【0199】
ステップＳ７６～Ｓ７９の処理は、図１１に示したステップＳ３８～Ｓ４１の処理と同じである。
（単一ビット遷移処理の処理手順）
図１９は、第２の実施の形態のデータ処理装置の単一ビット遷移処理の処理手順の一例を示すフローチャートである。
（単一ビット遷移処理の処理手順）
図１９は、第２の実施の形態のデータ処理装置の単一ビット遷移処理の処理手順の一例を示すフローチャートである。
【0200】
ステップＳ８０～Ｓ８６の処理は、図１２に示したステップＳ５０～Ｓ５６の処理と同じである。
ステップＳ８７：２値変数対更新保持回路５２は、保持している等価スピンに含まれる２値変数のうち、単一ビット遷移処理中に値が変化する２値変数の値を更新する。
ステップＳ８７：２値変数対更新保持回路５２は、保持している等価スピンに含まれる２値変数のうち、単一ビット遷移処理中に値が変化する２値変数の値を更新する。
【0201】
ステップＳ８８：等価局所場更新回路５３は、単一ビット遷移処理による２値変数の値の変化に応じて等価局所場を更新する。
ステップＳ８９：等価スピンイネーブル判定回路５４は、ステップＳ８７の処理で生じた２値変数の値の変化に応じて、イネーブル信号の更新を行う。これにより、１回の単一ビット遷移処理が終了する。
ステップＳ８９：等価スピンイネーブル判定回路５４は、ステップＳ８７の処理で生じた２値変数の値の変化に応じて、イネーブル信号の更新を行う。これにより、１回の単一ビット遷移処理が終了する。
【0202】
なお、図１８、図１９に示した処理の順序は一例であり、適宜処理の順序を入れ替えてもよい。
以上のような第２の実施の形態のデータ処理装置５０によれば、第１の実施の形態のデータ処理装置２０と同様の効果が得られる。さらに、等価スピン遷移回路部５０ａが、複数の結合係数のうち、等価スピンに含まれる２値変数が関係する複数の結合係数を記憶する更新用結合係数メモリ５１ａ，５１ｂを含む。そして、等価局所場更新回路５３は、単一ビット遷移回路部２０ｂが複数の２値変数のうちのある２値変数の値の変化を受け入れたとき、その２値変数の値の変化量と、その２値変数が関係する複数の結合係数の何れかを用いて、等価局所場を更新する。これにより、単一ビット遷移処理から等価スピン遷移処理に切り替わるときの、等価局所場の初期化処理が不要になる。
以上のような第２の実施の形態のデータ処理装置５０によれば、第１の実施の形態のデータ処理装置２０と同様の効果が得られる。さらに、等価スピン遷移回路部５０ａが、複数の結合係数のうち、等価スピンに含まれる２値変数が関係する複数の結合係数を記憶する更新用結合係数メモリ５１ａ，５１ｂを含む。そして、等価局所場更新回路５３は、単一ビット遷移回路部２０ｂが複数の２値変数のうちのある２値変数の値の変化を受け入れたとき、その２値変数の値の変化量と、その２値変数が関係する複数の結合係数の何れかを用いて、等価局所場を更新する。これにより、単一ビット遷移処理から等価スピン遷移処理に切り替わるときの、等価局所場の初期化処理が不要になる。
【0203】
（第３の実施の形態）
図２０は、第３の実施の形態のデータ処理装置の一例を示す図である。図２０において、図１４に示したデータ処理装置５０と同じ要素については同一符号が付されている。なお、図２０において、図７に示したＥ更新保持回路４３、比較回路４４、最低値更新保持回路４５は図示が省略されている。
図２０は、第３の実施の形態のデータ処理装置の一例を示す図である。図２０において、図１４に示したデータ処理装置５０と同じ要素については同一符号が付されている。なお、図２０において、図７に示したＥ更新保持回路４３、比較回路４４、最低値更新保持回路４５は図示が省略されている。
【0204】
第３の実施の形態のデータ処理装置６０は、図１４に示した等価スピン遷移回路部５０ａと単一ビット遷移回路部２０ｂの回路の一部を共通化したものである。
データ処理装置６０は、等価結合係数メモリ２１、結合係数メモリ３０、更新用結合係数メモリ５１ａ，５１ｂを含むメモリ部６１と、等価スピン／２値変数更新回路６２、等価スピン／２値変数保持回路６３を有する。さらに、データ処理装置６０は、等価局所場／局所場更新回路６４、等価局所場／局所場保持回路６５、ΔＥ算出回路６６、ΔＥ保持回路６７、遷移等価スピン／２値変数選択回路６８を有する。
データ処理装置６０は、等価結合係数メモリ２１、結合係数メモリ３０、更新用結合係数メモリ５１ａ，５１ｂを含むメモリ部６１と、等価スピン／２値変数更新回路６２、等価スピン／２値変数保持回路６３を有する。さらに、データ処理装置６０は、等価局所場／局所場更新回路６４、等価局所場／局所場保持回路６５、ΔＥ算出回路６６、ΔＥ保持回路６７、遷移等価スピン／２値変数選択回路６８を有する。
【0205】
等価スピン／２値変数更新回路６２は、図１４に示した等価スピン更新回路２２と２値変数更新回路３１とを共通化したものである。
等価スピン／２値変数保持回路６３は、図１４に示した等価スピン保持回路２３と２値変数保持回路３２とを合わせたものである。つまり、等価スピン／２値変数保持回路６３は、Ｍ個の等価スピンの値と、Ｎ個の２値変数の値とを保持する。
等価スピン／２値変数保持回路６３は、図１４に示した等価スピン保持回路２３と２値変数保持回路３２とを合わせたものである。つまり、等価スピン／２値変数保持回路６３は、Ｍ個の等価スピンの値と、Ｎ個の２値変数の値とを保持する。
【0206】
等価局所場／局所場更新回路６４は、図１４に示した等価局所場更新回路５３と、局所場更新回路３３とを共通化したものである。
等価局所場／局所場保持回路６５は、図１４に示した等価局所場保持回路２５と、局所場保持回路３４とを合わせたものである。つまり、等価局所場／局所場保持回路６５は、Ｍ個の等価局所場と、Ｎ個の局所場とを保持する。
等価局所場／局所場保持回路６５は、図１４に示した等価局所場保持回路２５と、局所場保持回路３４とを合わせたものである。つまり、等価局所場／局所場保持回路６５は、Ｍ個の等価局所場と、Ｎ個の局所場とを保持する。
【0207】
ΔＥ算出回路６６は、図１４に示したΔＥ算出回路２６，３５を共通化したものである。
ΔＥ保持回路６７は、図１４に示したΔＥ保持回路２７，３６を合わせたものである。つまり、ΔＥ保持回路６７は、Ｍ個の等価スピンのそれぞれの値の変化に伴う評価関数の変化量と、Ｎ個の２値変数のそれぞれの値の変化に伴う評価関数の値の変化量を保持する。
ΔＥ保持回路６７は、図１４に示したΔＥ保持回路２７，３６を合わせたものである。つまり、ΔＥ保持回路６７は、Ｍ個の等価スピンのそれぞれの値の変化に伴う評価関数の変化量と、Ｎ個の２値変数のそれぞれの値の変化に伴う評価関数の値の変化量を保持する。
【0208】
遷移等価スピン／２値変数選択回路６８は、図１４に示した遷移等価スピン選択回路２９と、遷移２値変数選択回路３７とを共通化したものである。
（データ処理装置６０の全体動作例）
図２１は、第３の実施の形態のデータ処理装置の全体動作例を示すタイミングチャートである。
（データ処理装置６０の全体動作例）
図２１は、第３の実施の形態のデータ処理装置の全体動作例を示すタイミングチャートである。
【0209】
第３の実施の形態のデータ処理装置６０では、単一ビット遷移処理における更新処理と、等価スピン遷移処理における更新処理とが時分割で行われる。図１６に示したタイミングチャートと同様に、図２１には、単一ビット遷移処理または等価スピン遷移処理が最大８つのレプリカを用いて行われている。
【0210】
図２１の例では、初めの単位処理では、全レプリカで単一ビット遷移処理が行われている。２番目の単位処理では、レプリカ番号＝２，５のレプリカで等価スピン遷移処理が行われ、それ以外のレプリカで単一ビット遷移処理が行われている。３番目の単位処理では、レプリカ番号＝０，３，７のレプリカで等価スピン遷移処理が行われ、それ以外のレプリカで単位ビット遷移処理が行われている。“Ｓ”は、単一ビット遷移処理に関する処理、“Ｐ”は等価スピンに関する処理を表している。
【0211】
初めの単位処理において、単一ビット遷移処理における試行（遷移受入可否判定など）が行われ（タイミングｔ３０）、値の変化が許容された２値変数がある場合、その値とＮ個の局所場が更新される（タイミングｔ３１～ｔ３２）。さらに、等価スピン遷移処理側でも、単一ビット遷移処理による２値変数の値の変化に応じて、等価スピンに含まれる２値変数の値と等価局所場の更新が行われる（タイミングｔ３２～ｔ３３）。なお、黒塗りの期間は、アイドル期間を表している。
【0212】
２番目の単位処理において、単一ビット遷移処理における２値変数の値の変化に伴う更新処理は、初めの単位処理と同様に行われる。等価スピン遷移処理における試行（タイミングｔ３４）で、値の変化が許容された等価スピンがある場合、その等価スピンの値とＭ個の等価局所場が更新される（タイミングｔ３５～ｔ３６）。そして、単一ビット遷移処理側においても、その等価スピンに含まれる２つの２値変数の値の更新と、Ｎ個の局所場の更新が行われる（タイミングｔ３６～ｔ３７）。
【0213】
以上のような第３の実施の形態のデータ処理装置６０によれば、第２の実施の形態のデータ処理装置５０と同様の効果が得られる。さらに、単位ビット遷移処理を行う回路と、等価スピン遷移処理を行う回路との共通化を図ることで、回路量（演算器の数など）を減らすことができる。
【0214】
なお、第１の実施の形態のデータ処理装置２０に対しても上記のような回路の共通化を図ってもよい。
なお、上記の各実施の形態の処理内容（たとえば、図９、図１１～図１３、図１８、図１９など）は、データ処理装置にプログラムを実行させることでソフトウェアにて実現できる。
なお、上記の各実施の形態の処理内容（たとえば、図９、図１１～図１３、図１８、図１９など）は、データ処理装置にプログラムを実行させることでソフトウェアにて実現できる。
【0215】
プログラムは、コンピュータ読み取り可能な記録媒体に記録しておくことができる。記録媒体として、たとえば、磁気ディスク、光ディスク、光磁気ディスク、半導体メモリなどを使用できる。磁気ディスクには、フレキシブルディスク（ＦＤ：Flexible Disk）及びＨＤＤが含まれる。光ディスクには、ＣＤ（Compact Disc）、ＣＤ－Ｒ（Recordable）／ＲＷ（Rewritable）、ＤＶＤ（Digital Versatile Disc）及びＤＶＤ－Ｒ／ＲＷが含まれる。プログラムは、可搬型の記録媒体に記録されて配布されることがある。その場合、可搬型の記録媒体から他の記録媒体にプログラムをコピーして実行してもよい。
【0216】
図２２は、データ処理装置の一例であるコンピュータのハードウェア例を示す図である。
コンピュータ７０は、プロセッサ７１、ＲＡＭ７２、ＨＤＤ７３、ＧＰＵ（Graphics Processing Unit）７４、入力インタフェース７５、媒体リーダ７６及び通信インタフェース７７を有する。上記ユニットは、バスに接続されている。
コンピュータ７０は、プロセッサ７１、ＲＡＭ７２、ＨＤＤ７３、ＧＰＵ（Graphics Processing Unit）７４、入力インタフェース７５、媒体リーダ７６及び通信インタフェース７７を有する。上記ユニットは、バスに接続されている。
【0217】
プロセッサ７１は、ＨＤＤ７３に記憶されたプログラムやデータの少なくとも一部をＲＡＭ７２にロードし、プログラムを実行する。なお、プロセッサ７１は、たとえば、複数のプロセッサコアを備えてもよい。また、コンピュータ７０は複数のプロセッサを備えてもよい。なお、複数のプロセッサの集合（マルチプロセッサ）を「プロセッサ」と呼んでもよい。プロセッサ７１として、ＣＰＵ（Central Processing Unit）、ＧＰＵ、ＤＳＰ（Digital Signal Processor）などを用いることができる。
【0218】
ＲＡＭ７２は、プロセッサ７１が実行するプログラムやプロセッサ７１が演算に用いるデータを一時的に記憶する揮発性の半導体メモリである。なお、コンピュータ７０は、ＲＡＭ７２以外の種類のメモリを備えてもよく、複数個のメモリを備えてもよい。
【0219】
ＨＤＤ７３は、ＯＳ（Operating System）やミドルウェアやアプリケーションソフトウェアなどのソフトウェアのプログラム、及び、データを記憶する不揮発性の記憶装置である。プログラムには、たとえば、前述のような組合せ最適化問題の解を探索する処理をコンピュータ７０に実行させるプログラムが含まれる。なお、コンピュータ７０は、フラッシュメモリやＳＳＤ（Solid State Drive）などの他の種類の記憶装置を備えてもよく、複数の不揮発性の記憶装置を備えてもよい。
【0220】
ＧＰＵ７４は、プロセッサ７１からの命令にしたがって、コンピュータ７０に接続されたディスプレイ７４ａに画像（たとえば、組合せ最適化問題の計算結果などを表す画像）を出力する。ディスプレイ７４ａとしては、ＣＲＴ（Cathode Ray Tube）ディスプレイ、液晶ディスプレイ（ＬＣＤ：Liquid Crystal Display）、プラズマディスプレイ（ＰＤＰ：Plasma Display Panel）、有機ＥＬ（ＯＥＬ：Organic Electro-Luminescence）ディスプレイなどを用いることができる。
【0221】
入力インタフェース７５は、コンピュータ７０に接続された入力デバイス７５ａから入力信号を取得し、プロセッサ７１に出力する。入力デバイス７５ａとしては、マウスやタッチパネルやタッチパッドやトラックボールなどのポインティングデバイス、キーボード、リモートコントローラ、ボタンスイッチなどを用いることができる。また、コンピュータ７０に、複数の種類の入力デバイスが接続されていてもよい。
【0222】
媒体リーダ７６は、記録媒体７６ａに記録されたプログラムやデータを読み取る読み取り装置である。記録媒体７６ａとして、たとえば、磁気ディスク、光ディスク、光磁気ディスク（ＭＯ：Magneto-Optical disk）、半導体メモリなどを使用できる。磁気ディスクには、ＦＤやＨＤＤが含まれる。光ディスクには、ＣＤやＤＶＤが含まれる。
【0223】
媒体リーダ７６は、たとえば、記録媒体７６ａから読み取ったプログラムやデータを、ＲＡＭ７２やＨＤＤ７３などの他の記録媒体にコピーする。読み取られたプログラムは、たとえば、プロセッサ７１によって実行される。なお、記録媒体７６ａは、可搬型記録媒体であってもよく、プログラムやデータの配布に用いられることがある。また、記録媒体７６ａやＨＤＤ７３を、コンピュータ読み取り可能な記録媒体ということがある。
【0224】
通信インタフェース７７は、ネットワーク７７ａに接続され、ネットワーク７７ａを介して他の情報処理装置と通信を行うインタフェースである。通信インタフェース７７は、スイッチなどの通信装置とケーブルで接続される有線通信インタフェースでもよいし、基地局と無線リンクで接続される無線通信インタフェースでもよい。
【0225】
以上、実施の形態に基づき、本発明のデータ処理装置、プログラム及びデータ処理方法の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。
【0226】
たとえば、上記の説明では、状態変数は０または１の値としたが、適宜式を変換することで、状態変数として－１または＋１の値をもつ変数を用いることもできる。
【符号の説明】
【0227】
１～８ 等価スピン
１０ａ１～１０ａＭ 記憶回路
１０ｂ１～１０ｂＭ 変化量算出回路
１０ｃ 選択回路
２０ データ処理装置
２０ａ 等価スピン遷移回路部
２０ｂ 単一ビット遷移回路部
２１ 等価結合係数メモリ
２２ 等価スピン更新回路
２３ 等価スピン保持回路
２４ 等価局所場更新回路
２５ 等価局所場保持回路
２６，３５ ΔＥ算出回路
２７，３６ ΔＥ保持回路
２８ イネーブル処理回路
２９ 遷移等価スピン選択回路
３０ 結合係数メモリ
３１ ２値変数更新回路
３２ ２値変数保持回路
３３ 局所場更新回路
３４ 局所場保持回路
３７ 遷移２値変数選択回路
３８ 等価スピンデコーダ回路
３９ 選択回路
４０ 等価スピンイネーブル判定回路
４１ 初期等価局所場算出回路
４２ ΔＥ選択回路
４３ Ｅ更新保持回路
４４ 比較回路
４５ 最低値更新保持回路
４６ 制御回路
１０ａ１～１０ａＭ 記憶回路
１０ｂ１～１０ｂＭ 変化量算出回路
１０ｃ 選択回路
２０ データ処理装置
２０ａ 等価スピン遷移回路部
２０ｂ 単一ビット遷移回路部
２１ 等価結合係数メモリ
２２ 等価スピン更新回路
２３ 等価スピン保持回路
２４ 等価局所場更新回路
２５ 等価局所場保持回路
２６，３５ ΔＥ算出回路
２７，３６ ΔＥ保持回路
２８ イネーブル処理回路
２９ 遷移等価スピン選択回路
３０ 結合係数メモリ
３１ ２値変数更新回路
３２ ２値変数保持回路
３３ 局所場更新回路
３４ 局所場保持回路
３７ 遷移２値変数選択回路
３８ 等価スピンデコーダ回路
３９ 選択回路
４０ 等価スピンイネーブル判定回路
４１ 初期等価局所場算出回路
４２ ΔＥ選択回路
４３ Ｅ更新保持回路
４４ 比較回路
４５ 最低値更新保持回路
４６ 制御回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】