特開 2025-56716 積層型電子部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025056716

(43)【公開日】2025-04-08

(54)【発明の名称】積層型電子部品

(51)【国際特許分類】

   H01G 4/30 20060101AFI20250331BHJP

【ＦＩ】

H01G4/30 201F

H01G4/30 201G

H01G4/30 513

H01G4/30 516

【審査請求】未請求

【請求項の数】12

【出願形態】ＯＬ

(21)【出願番号】P 2024122629

(22)【出願日】2024-07-29

(31)【優先権主張番号】10-2023-0129208

(32)【優先日】2023-09-26

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】リー、チェ ドン

(72)【発明者】

【氏名】ホワン、ジュン ウン

(72)【発明者】

【氏名】パク、スン キョウン

(72)【発明者】

【氏名】オ、ジ へ

【テーマコード（参考）】

5E001

5E082

【Ｆターム（参考）】

5E001AB03

5E001AF06

5E001AH01

5E001AH07

5E001AJ03

5E082AA01

5E082AB03

5E082BC19

5E082EE04

5E082EE23

5E082EE35

5E082FF05

5E082FG04

5E082FG26

5E082FG46

5E082GG10

5E082GG11

5E082GG12

5E082GG26

5E082GG28

5E082JJ03

5E082JJ05

5E082JJ06

5E082JJ12

5E082JJ13

5E082PP03

5E082PP09

(57)【要約】

【課題】外部からの水分やめっき液の浸透を防止して信頼性に優れた積層型電子部品を提供する。
【解決手段】
本発明の一実施形態は、誘電体層、及び上記誘電体層と交互に配置される内部電極を含む本体、上記内部電極と連結される基礎電極層を含む外部電極及び上記誘電体層の端部と上記基礎電極層との間に配置される界面層と、を含み、上記界面層はＢａ、Ｚｎ及びＳｉを含む第１ガラスを含み、上記基礎電極層はＢａ及びＳｉを含む第２ガラスを含み、上記第１ガラスに含まれたＳｉに対するＢａの平均モル比（Ｂａ／Ｓｉ）をＭ１、上記第２ガラスに含まれたＳｉに対するＢａの平均モル比（Ｂａ／Ｓｉ）をＭ２とするとき、上記Ｍ１及びＭ２はＭ１／Ｍ２≧１．５を満たす積層型電子部品を提供する。
【選択図】図５

【特許請求の範囲】

【請求項1】

誘電体層、及び前記誘電体層と交互に配置される内部電極を含む本体と、
前記内部電極と連結される基礎電極層を含む外部電極と、
前記誘電体層の端部と前記基礎電極層との間に配置される界面層と、を含み、
前記界面層は、Ｂａ、Ｚｎ及びＳｉを含む第１ガラスを含み、
前記基礎電極層は、Ｂａ及びＳｉを含む第２ガラスを含み、
前記第１ガラスに含まれたＳｉに対するＢａの平均モル比（Ｂａ／Ｓｉ）をＭ１、前記第２ガラスに含まれたＳｉに対するＢａの平均モル比（Ｂａ／Ｓｉ）をＭ２とするとき、
前記Ｍ１及び前記Ｍ２は、Ｍ１／Ｍ２≧１．５を満たす、積層型電子部品。

【請求項2】

前記Ｍ１は０．２以上３．５以下である、請求項１に記載の積層型電子部品。

【請求項3】

前記Ｍ２は０．０１以上０．２未満である、請求項１に記載の積層型電子部品。

【請求項4】

前記Ｍ１及び前記Ｍ２は、Ｍ１／Ｍ２≦８３を満たす、請求項１に記載の積層型電子部品。

【請求項5】

前記界面層の平均厚さは２μｍ超過８μｍ以下である、請求項１に記載の積層型電子部品。

【請求項6】

前記第２ガラスはＺｎを含み、
前記第１ガラスに含まれたＳｉに対するＺｎの平均モル比（Ｚｎ／Ｓｉ）は、前記第２ガラスに含まれたＳｉに対するＺｎの平均モル比（Ｚｎ／Ｓｉ）よりも大きい、請求項１に記載の積層型電子部品。

【請求項7】

前記第２ガラスの少なくとも一部は第１ガラスと接触する、請求項１に記載の積層型電子部品。

【請求項8】

前記第１ガラス及び前記第２ガラスは、それぞれＡｌ、Ｍｇ、Ｃａ、及びＳｒのうち１つ以上をさらに含む、請求項１に記載の積層型電子部品。

【請求項9】

前記界面層を構成する元素のうち、酸素を除く残りの元素の総モル数に対するＢａ、Ｚｎ及びＳｉの合計モル数は０．５以上である、請求項１に記載の積層型電子部品。

【請求項10】

前記基礎電極層は、Ｃｕを含む金属を含む、請求項１に記載の積層型電子部品。

【請求項11】

前記外部電極は、前記基礎電極層上に配置されるめっき層を含む、請求項１に記載の積層型電子部品。

【請求項12】

前記基礎電極層は前記内部電極と直接接触する、請求項１から１１のいずれか一項に記載の積層型電子部品。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層型電子部品に関するものである。

【背景技術】

【0002】

積層型電子部品の一つである積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ－Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの映像機器、コンピュータ、スマートフォン及び携帯電話などの様々な電子製品のプリント回路基板に装着されて電気を充電または放電させる役割を果たすチップ形態のコンデンサである。かかる積層セラミックキャパシタは、小型でありながらも高容量が保障され、実装が容易であるという利点により、様々な電子装置の部品として用いられることができる。

【0003】

現在、積層セラミックキャパシタの外部電極としては、Ｃｕなどの金属とガラスで構成された焼成電極を主に用いている。焼成電極の金属成分は、焼成電極に導電性を付与するのに対し、ガラスは焼成電極と本体との間に密着力を実現し、焼成電極内の隙間（ｖｏｉｄ）に浸透してｈｅｒｍｅｔｉｃ ｓｅａｌｉｎｇを保証する役割を果たすことができる。

【0004】

一般的に、焼成電極のガラス成分としてネットワーク形成剤（ｎｅｔｗｏｒｋ ｆｏｒｍｅｒ）であるＳｉ酸化物を用いている。Ｓｉ酸化物は耐食性が強い特徴を有し、これによりめっき液によるガラスの浸食及びこれによるめっき液の浸透を防止することができる。

【0005】

但し、Ｓｉ酸化物は軟化温度が高くて、銅（Ｃｕ）に対する濡れ性が低下し、これによって焼成電極内の隙間（ｖｏｉｄ）を十分に満たせず、焼成電極がｈｅｒｍｅｔｉｃ ｓｅａｌｉｎｇを保証することができないという問題点が生じることがある。

【0006】

このような問題点を解決するために、ネットワーク調整剤（ｎｅｔｗｏｒｋ ｍｏｄｉｆｉｅｒ）としての機能を果たす酸化物をガラス成分として適宜添加して、耐食性とシーリング性の全てを保証することができる積層セラミックキャパシタの外部電極に対する研究が進められている。

【発明の概要】

【発明が解決しようとする課題】

【0007】

本発明の様々な目的の一つは、外部からの水分やめっき液の浸透を防止して信頼性に優れた積層型電子部品を提供することである。

【0008】

但し、本発明の目的は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。

【課題を解決するための手段】

【0009】

本発明の一実施形態は、誘電体層、及び上記誘電体層と交互に配置される内部電極を含む本体、上記内部電極と連結される基礎電極層を含む外部電極及び上記誘電体層の端部と上記基礎電極層との間に配置される界面層を含み、上記界面層はＢａ、Ｚｎ及びＳｉを含む第１ガラスを含み、上記基礎電極層はＢａ及びＳｉを含む第２ガラスを含み、上記第１ガラスに含まれたＳｉに対するＢａの平均モル比（Ｂａ／Ｓｉ）をＭ１、上記第２ガラスに含まれたＳｉに対するＢａの平均モル比（Ｂａ／Ｓｉ）をＭ２とするとき、上記Ｍ１及びＭ２はＭ１／Ｍ２≧１．５を満たす積層型電子部品を提供する。

【発明の効果】

【0010】

本発明の様々な効果の一つとして、外部からの水分やめっき液の浸透を防止して、信頼性に優れた積層型電子部品を提供することができる。

【図面の簡単な説明】

【0011】

【図1】本発明の一実施形態による積層型電子部品を概略的に示した斜視図である。

【図2】図１の本体を概略的に示した分解斜視図である。

【図3】図１のＩ－Ｉ'線に沿った切断断面を概略的に示した断面図である。

【図4】図１のＩＩ－ＩＩ'線に沿った切断断面を概略的に示した断面図である。

【図5】図３のＫ１領域拡大図である。

【発明を実施するための形態】

【0012】

以下、具体的な実施形態及び添付の図面を参照して、本発明の実施形態を説明する。しかし、本発明の実施形態は、いくつかの他の形態に変形することができ、本発明の範囲が以下説明する実施形態に限定されるものではない。また、本発明の実施形態は、通常の技術者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがあり、図面上に同一符号で示される要素は同一要素である。

【0013】

尚、図面において本発明を明確に説明するために説明と関係ない部分は省略し、図示した各構成の大きさ及び厚さは、説明の便宜のために任意で示したものであるため、本発明は必ずしも図示により限定されない。また、同一の思想の範囲内の機能が同一である構成要素は、同一の参照符号を用いて説明することができる。さらに、明細書全体において、ある部分がある構成要素を「含む」というのは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。

【0014】

図面において、第１方向は厚さＴ方向、第２方向は長さＬ方向、第３方向は幅Ｗ方向と定義することができる。

【0015】

積層型電子部品
図１は、本発明の一実施形態による積層型電子部品を概略的に示した斜視図であり、図２は、図１の本体を概略的に示した分解斜視図であり、図３は、図１のＩ－Ｉ'線に沿った切断断面を概略的に示した断面図であり、図４は、図１のＩＩ－ＩＩ'線に沿った切断断面を概略的に示した断面図であり、図５は、図３のＫ１領域拡大図である。

【0016】

以下、図１～図５を参照して、本発明の一実施形態による積層型電子部品１００について詳細に説明する。また、積層型電子部品の一例として積層セラミックキャパシタについて説明するが、本発明がこれに限定されるものではなく、様々な積層型電子部品、例えば、インダクタ、圧電体素子、バリスタ、またはサーミスタなどにも適用されることができる。

【0017】

本発明の一実施形態による積層型電子部品１００は、誘電体層１１１及び内部電極１２１、１２２を含む本体１１０、外部電極１３１、１３２、及び界面層１４１、１４２を含むことができる。

【0018】

本体１１０の具体的な形状に特に制限はないが、図示のように本体１１０は六面体状やこれと類似した形状からなることができる。焼成過程で本体１１０に含まれたセラミック粉末の収縮やエッジ部の研磨により、本体１１０は完全な直線を有する六面体状ではないが、実質的に六面体状を有することができる。

【0019】

本体１１０は、第１方向に向かい合う第１面及び第２面１、２、第１面及び第２面１、２と連結され、第２方向に向かい合う第３面及び第４面３、４、第１面から第４面１、２、３、４と連結され、第３方向に向かい合う第５面及び第６面５、６を有することができる。

【0020】

本体１１０は、誘電体層１１１及び誘電体層１１１と交互に配置される内部電極１２１、１２２を含むことができる。本体１１０を形成する複数の誘電体層１１１は焼成された状態であり、隣接する誘電体層１１１間の境界は走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認しにくいほど一体化することができる。

【0021】

誘電体層１１１は、例えば、ＡＢＯ_３で表されるペロブスカイト型化合物を主成分として含むことができる。ＡＢＯ_３で表されるペロブスカイト型化合物は、例えば、ＢａＴｉＯ_３、ＢａＴｉＯ_３にＣａ（カルシウム）、Ｚｒ（ジルコニウム）などが一部固溶された（Ｂａ_１－ｘＣａ_ｘ）ＴｉＯ_３（０＜ｘ＜１）、Ｂａ（Ｔｉ_１－ｙＣａ_ｙ）Ｏ_３（０＜ｙ＜１）、（Ｂａ_１－ｘＣａ_ｘ）（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｘ＜１、０＜ｙ＜１）またはＢａ（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｙ＜１）などが挙げられる。

【0022】

内部電極１２１、１２２は、例えば、誘電体層１１１と第１方向に交互に配置されることができる。互いに異なる極性を有する一対の電極である第１内部電極１２１と第２内部電極１２２は、誘電体層１１１を挟んで互いに対向するように配置されることができる。第１内部電極１２１と第２内部電極１２２は、その間に配置された誘電体層１１１によって互いに電気的に分離されることができる。

【0023】

第１内部電極１２１は、第４面４と離隔し、第３面３側で第１外部電極１３１と連結されることができる。第２内部電極１２２は、第３面３と離隔し、第４面４側で第２外部電極１３２と連結されることができる。

【0024】

内部電極１２１、１２２に含まれる導電性金属は、Ｎｉ、Ｃｕ、Ｐｄ、Ａｇ、Ａｕ、Ｐｔ、Ｓｎ、Ｗ、Ｔｉ及びこれらの合金のうち一つ以上であることができ、より好ましくはＮｉを主成分として含むことができるが、本発明がこれに限定されるものではない。

【0025】

誘電体層１１１の平均厚さｔｄは、特に限定する必要はないが、例えば０．１μｍ～１０μｍであることができる。内部電極１２１、１２２の平均厚さｔｅは特に限定する必要はないが、例えば０．０５μｍ～３．０μｍであることができる。また、誘電体層１１１の平均厚さｔｄと内部電極１２１、１２２の平均厚さｔｅは、所望の特性や用途に応じて任意に設定することができる。例えば、小型化及び高容量化を達成するために高電圧電場用電子部品の場合、誘電体層１１１の平均厚さｔｄは２．８μｍ未満であることができ、内部電極１２１、１２２の平均厚さｔｅは、１μｍ未満であることができる。また、小型化及び高容量化を達成するために、小型ＩＴ用電子部品の場合、誘電体層１１１の平均厚さｔｄは０．４μｍ以下であることができ、内部電極１２１、１２２の平均厚さｔｅは０．４μｍ以下であることができる。

【0026】

誘電体層１１１の平均厚さｔｄ及び内部電極１２１、１２２の平均厚さｔｅは、それぞれ誘電体層１１１及び内部電極１２１、１２２の第１方向の大きさを意味する。誘電体層１１１の平均厚さｔｄ及び内部電極１２１、１２２の平均厚さｔｅは、本体１１０の第１方向及び第２方向の断面を１万倍率の走査電子顕微鏡（ＳＥＭ）でスキャンして測定することができる。より具体的には、誘電体層１１１の平均厚さｔｄは、１つの誘電体層１１１の多数の地点、例えば、第２方向に等間隔の３０の地点でその厚さを測定した後、その平均値をとることで測定することができる。また、内部電極１２１、１２２の平均厚さｔｅは、１つの内部電極１２１、１２２の多数の地点、例えば第２方向に等間隔の３０の地点でその厚さを測定した後、その平均値をとることで測定することができる。上記等間隔の３０の地点は容量形成部Ａｃで指定されることができる。一方、このような平均値測定をそれぞれ１０個の誘電体層１１１及び１０個の内部電極１２１、１２２について行った後、平均値を測定すると、誘電体層１１１の平均厚さｔｄ及び内部電極１２１、１２２の平均厚さｔｅをさらに一般化することができる。

【0027】

本体１１０は、本体１１０の内部に配置され、誘電体層１１１を挟んで互いに交互に配置される第１内部電極１２１及び第２内部電極１２２を含んで容量が形成される容量形成部Ａｃと容量形成部Ａｃの第１方向に向かい合う両面上にそれぞれ配置される第１カバー部１１２及び第２カバー部１１３を含むことができる。カバー部１１２、１１３は、基本的に物理的または化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。カバー部１１２、１１３は、内部電極を含まないことを除いては、誘電体層１１１と同じ構成を有することができる。

【0028】

カバー部１１２、１１３の平均厚さｔｃは、特に限定する必要はない。すなわち、カバー部１１２、１１３の平均厚さｔｃは、所望の特性や用途に応じて任意に設定することができる。例えば、積層型電子部品の小型化及び高容量化のために、カバー部１１２、１１３の平均厚さｔｃは、３００μｍ以下、１００μｍ以下、３０μｍ以下、又は２０μｍ以下であることができるが、本発明がこれに限定されるものではない。ここで、カバー部１１２、１１３の平均厚さｔｃは、第１カバー部１１２及び第２カバー部１１３のそれぞれの平均厚さを意味する。

【0029】

カバー部１１２、１１３の平均厚さｔｃは、カバー部１１２、１１３の第１方向への平均大きさを意味することができ、本体１１０の第１方向及び第２方向の断面で等間隔の５つの地点で測定した第１方向の大きさを平均した値であることができる。

【0030】

本体１１０は、容量形成部Ａｃの第３方向に向かい合う両面上にそれぞれ配置される第１マージン部１１４及び第２マージン部１１５を含むことができる。すなわち、マージン部１１４、１１５は、本体１１０を第１方向及び第３方向に切断した断面において内部電極１２１、１２２の両端と本体１１０の境界面との間の領域を意味することができる。

【0031】

マージン部１１４、１１５は、内部電極１２１、１２２を含まないことを除いては、誘電体層１１１と同じ材料を含むことができる。マージン部１１４、１１５は、基本的に物理的または化学的ストレスによる内部電極１２１、１２２の損傷を防止する役割を果たすことができる。

【0032】

マージン部１１４、１１５は、セラミックグリーンシート上にマージン部が形成されるところを除いて、内部電極用導電性ペーストを塗布して焼成することで形成されたものであることができる。または、内部電極１２１、１２２による段差を抑制するために、積層後に内部電極１２１、１２２が本体の第５面及び第６面５、６に露出するように切断した後、単一誘電体層または２つ以上の誘電体層を容量形成部Ａｃの第３方向に向かい合う両面上に積層することでマージン部１１４、１１５を形成することもできる。

【0033】

マージン部１１４、１１５の平均厚さｔｍは、特に限定する必要はない。すなわち、マージン部１１４、１１５の平均厚さｔｍは、所望の特性や用途に応じて任意に設定することができる。例えば、積層型電子部品の小型化及び高容量化のために、マージン部１１４、１１５の平均厚さｔｍは、１００μｍ以下、２０μｍ以下、または１５μｍ以下であることができるが、本発明がこれに限定されるものではない。ここで、マージン部１１４、１１５の平均厚さｔｍは、第１マージン部１１４及び第２マージン部１１５のそれぞれの平均厚さを意味する。

【0034】

マージン部１１４、１１５の平均厚さｔｍは、マージン部１１４、１１５の第３方向の平均大きさを意味することができ、本体１１０の第１方向及び第３方向の断面で等間隔の５つの地点で測定した第３方向の大きさを平均した値であることができる。

【0035】

外部電極１３１、１３２は、本体１１０の第３面及び第４面３、４に配置されることができ、第１面、第２面、第５面及び第６面１、２、５、６の一部上に延びることができる。外部電極１３１、１３２は、第３面３上に配置される第１外部電極１３１及び第４面４上に配置される第２外部電極１３２を含むことができる。

【0036】

外部電極１３１、１３２は、内部電極１２１、１２２と連結される基礎電極層１３１ａ、１３２ａ及び基礎電極層１３１ａ、１３２ａ上に配置されるめっき層１３１ｂ、１３２ｂを含むことができる。すなわち、第１外部電極１３１は、第１内部電極１２１と連結される第１基礎電極層１３１ａ及び第１基礎電極層１３１ａ上に配置される第１めっき層１３１ｂを含むことができ、第２外部電極１３２は、第２内部電極１２２と連結される第２基礎電極層１３２ａ及び第２基礎電極層１３２ａ上に配置される第２めっき層１３２ｂを含むことができる。

【0037】

図面では、積層型電子部品１００が２つの外部電極１３１、１３２を有する構造を説明しているが、これに限定されるものではなく、外部電極１３１、１３２の個数や形状などは内部電極１２１、１２２の形態やその他の目的に応じて変更することができる。

【0038】

界面層１４１、１４２は、誘電体層１１１の端部と基礎電極層１３１ａ、１３２ａとの間に配置されることができる。すなわち、界面層１４１、１４２は、第３面３と第１基礎電極層１３１ａとの間に配置される第１界面層１４１及び第４面４と第２基礎電極層１３２ａとの間に配置される第２界面層１４２を含むことができる。第１界面層１４１は第３面３と接するように配置されることができ、第２界面層１４２は第４面４と接するように配置されることができる。界面層１４１、１４２は、基本的に誘電体層１１１の端部上に配置されるが、内部電極１２１、１２２の一部を覆っていることもできる。また、第１方向及び第２方向の断面を観察したとき、界面層１４１、１４２が１つ以上の内部電極１２１、１２２の端部を完全に覆っていることもできるが、上記内部電極は第３方向にも延びるため、基礎電極層１４１ａ、１４２ａは内部電極１２１、１２２と直接接触して内部電極１２１、１２２と外部電極１３１、１３２との間の電気的連結を確保することができる。

【0039】

以下、図５を参照して基礎電極層と界面層についてより詳細に説明する。図５に示したＫ１領域は、第１基礎電極層１３１ａと第１界面層１４１の一部を拡大して示したが、第１基礎電極層１３１ａと第２基礎電極層１３２ａは互いに類似した構成を有し、第１界面層１４１と第２界面層１４２は互いに類似した構成を有するため、第１基礎電極層１３１ａ及び第１界面層１４１に関する説明は、第２基礎電極層１３２ａ及び第２界面層１４２に対する説明を全て含む。

【0040】

本発明の一実施形態によると、界面層１４１は、Ｂａ、Ｚｎ及びＳｉを含む第１ガラスを含むことができる。第１ガラスに含まれたＢａ、Ｚｎ及びＳｉはそれぞれ酸化物の形態で存在することができる。界面層１４１は、第１ガラスを主成分として含むことができ、誘電体層１１１、内部電極１２１、及び／または基礎電極層１３１ａに含まれた成分を一部含むこともできる。例えば、界面層１４１は、Ｍｇ、Ａｌ、Ｃｕ、Ｃａ、Ｂ、及びＳｒのうち１つ以上をさらに含むことができる。

【0041】

界面層１４１が第１ガラスを主成分として含むということは、内部電極１２１や基礎電極層１３１ａから拡散した金属を除けば、界面層１４１は意図的に添加された金属成分を含まないことを意味する。これにより、界面層１４１は、Ｂａ、Ｚｎ、及びＳｉを主成分として含むことができる。一実施形態において、界面層１４１を構成する元素のうち、酸素を除く残りの元素の総モル数に対するＢａ、Ｚｎ及びＳｉの合計モル数は０．５以上であることができる。

【0042】

基礎電極層１３１ａは金属３１を含むことができる。基礎電極層１３１ａに含まれた金属３１は、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｌ、Ｓｎ、及び／またはこれらを含む合金などを含むことができる。基礎電極層１３１ａに含まれた金属３１は、Ｃｕを含むことができ、Ｃｕを主成分として含むこともできるが、本発明がこれに限定されるものではない。

【0043】

基礎電極層１３１ａは第２ガラス３２を含むことができる。第２ガラス３２は、金属３１内に分散した形態を有することができる。第２ガラス３２はＢａ及びＳｉを含むことができ、より好ましくは、第２ガラス３２はＢａ、Ｚｎ及びＳｉを含むことができる。第２ガラスに含まれたＢａ、Ｚｎ及びＳｉはそれぞれ酸化物形態で存在することができる。一実施形態において、第２ガラス３２の少なくとも一部は第１ガラスと接触することができる。これにより、基礎電極層１３１ａと界面層１４１との間の接合強度が向上することができる。

【0044】

上述したように、第１ガラス及び第２ガラスに含まれたＳｉはネットワーク形成剤（ｎｅｔｗｏｒｋ ｆｏｒｍｅｒ）としての機能を果たし、耐食性が強くてめっき液によるガラスの浸食及びこれによるめっき液の浸透を防止することができる。但し、Ｓｉは軟化温度が高く、Ｃｕなどの金属に対する濡れ性が低い。これにより、第２ガラス３２がＳｉ酸化物のみからなると、第２ガラス３２は基礎電極層１３１ａ内の隙間（ｖｏｉｄ）を十分に満たせず、このような隙間（ｖｏｉｄ）は外部からの水分が本体１１０の内部に浸透する耐湿浸透経路になる可能性がある。

【0045】

第１ガラス及び第２ガラスに含まれたＢａ及びＺｎは、ネットワーク調整剤（ｎｅｔｗｏｒｋ ｍｏｄｉｆｉｅｒ）としての機能を実行することができる。Ｂａ及びＺｎはＳｉに比べて耐食性は劣るが、軟化温度を下げて基礎電極層１３１ａと界面層１４１のシーリング性を改善する役割を果たすことができる。一実施形態において、第１ガラス及び第２ガラスは、それぞれＡｌ、Ｍｇ、Ｃａ、及びＳｒのうち１つ以上をさらに含むことができる。Ａｌ、Ｍｇ、Ｃａ、及びＳｒは、Ｂａ及びＺｎと共にネットワーク調整剤としての機能を果たすことができる。

【0046】

一方、基礎電極層１３１ａはめっき層と接して配置されるため、基礎電極層１３１ａに含まれた第２ガラス３２は、界面層１４１に含まれた第１ガラスよりも耐食性特性がより重要である。これにより、第２ガラス３２は、第１ガラスよりもＳｉの濃度（ａｔ％）が高いことが好ましい場合がある。界面層１４１は、基礎電極層１３１ａよりも内側に配置されて、めっき層と接して配置されないため、シーリング性特性を実現するために、第１ガラスは第２ガラスよりＢａの濃度（ａｔ％）が高いことが好ましいことができる。

【0047】

これにより、第１ガラスに含まれたＳｉに対するＢａの平均モル比（Ｂａ／Ｓｉ）をＭ１、第２ガラスに含まれたＳｉに対するＢａの平均モル比（Ｂａ／Ｓｉ）をＭ２とするとき、Ｍ１＞Ｍ２を満たすことができる。すなわち、Ｓｉに対するＢａの平均モル比が比較的高い第１ガラスを含む界面層１４１は、本体１１０の表面を効果的にシーリングすることができ、Ｓｉに対するＢａの平均モル比が比較的低い第２ガラスを含む基礎電極層１３１ａは、めっき液の浸透を効果的に抑制することができる。

【0048】

本発明の一実施形態によると、上記Ｍ１及びＭ２はＭ１／Ｍ２≧１．５を満たすことができる。Ｍ１／Ｍ２が１．５以上であるとき、本発明の耐食性及びシーリング性の向上効果がより顕著になることがある。すなわち、Ｍ２に対してＭ１が低すぎると界面層１４１のシーリング性が低下する可能性があり、Ｍ１に対してＭ２が高すぎると基礎電極層１３１ａの耐食性が低下する可能性がある。

【0049】

上記Ｍ１／Ｍ２の上限は、特に限定する必要はないが、例えば、Ｍ１／Ｍ２≦８３を満たすことができる。Ｍ１が過度に高くなると、基礎電極層１３１ａの焼成過程で界面層１４１の第１ガラスが再軟化して既存の位置を離脱することがあり、これにより本体１１０の表面シーリング性が低下することがある。また、Ｍ１／Ｍ２が８３を超過すると、第１ガラスと第２ガラスとの軟化温度差によって焼成挙動差が激しく発生して、本発明の耐食性及びシーリング性の向上効果が低下することがある。

【0050】

上記Ｍ１及びＭ２のそれぞれは特に限定する必要はなく、Ｍ１／Ｍ２が１．５以上であれば良い。但し、上記Ｍ１は０．２以上３．５以下であることが好ましい。上記Ｍ１が０．２未満であると本発明のシーリング性の改善効果が僅かであり、上記Ｍ１が３．５超過であると、上述した第１ガラスの再軟化現象が発生することがある。

【0051】

また、上記Ｍ２は０．０１以上０．２未満であることが好ましい。上記Ｍ２が０．０１未満の場合、上述した焼成挙動差が発生する可能性があり、上記Ｍ２が０．２超過である場合、本発明の耐食性の改善効果が僅かである。

【0052】

上記Ｍ１及びＭ２を測定する方法の一例について説明する。まず、本体１１０の第３方向の中央を通る第１方向及び第２方向の断面を走査電子顕微鏡（ＳＥＭ）で撮影したイメージを得る。次に、第１ガラス内の任意の地点に対するエネルギー分散型分光分析法（ＥＤＳ）を介してＳｉ元素の含有量（ａｔ％）とＢａ元素の含有量（ａｔ％）を測定した後、測定されたＢａ元素の含有量をＳｉ元素の含有量で割ってＳｉに対するＢａのモル比を求める。このようなＥＤＳ測定を第１ガラス内の５か所以上の任意の地点で行った後、測定されたＳｉに対するＢａのモル比の平均値をとることにより、上記Ｍ１を測定することができる。また、第２ガラス内の任意の地点に対するエネルギー分散型分光分析法（ＥＤＳ）を介してＳｉ元素の含有量（ａｔ％）とＢａ元素の含有量（ａｔ％）を測定した後、測定されたＢａ元素の含有量をＳｉ元素の含有量で割ってＳｉに対するＢａのモル比を求める。このようなＥＤＳ測定を第２ガラス内の５ヶ所以上の任意の地点で行った後、測定されたＳｉに対するＢａのモル比の平均値をとることにより上記Ｍ２を測定することができる。

【0053】

一実施形態において、第１ガラスに含まれたＳｉに対するＺｎの平均モル比（Ｚｎ／Ｓｉ）は、第２ガラスに含まれたＳｉに対するＺｎの平均モル比（Ｚｎ／Ｓｉ）よりも大きいことができる。ＺｎはＢａのように、シーリング性を実現する役割を果たすことができる。すなわち、Ｓｉに対するＺｎの平均モル比が比較的高い第１ガラスを含む界面層１４１は、本体１１０の表面を効果的にシーリングすることができ、Ｓｉに対するＺｎの平均モル比が比較的低い第２ガラスを含む基礎電極層１３１ａは、めっき液の浸透を効果的に抑制することができる。

【0054】

界面層１４１の厚さは特に限定する必要はない。但し、界面層１４１の平均厚さｔｉは、２μｍ超過８μｍ以下であることが好ましい。界面層１４１の平均厚さｔｉが２μｍ以下であると、本発明のシーリング性の改善効果が僅かである。また、界面層１４１の平均厚さｔｉが８μｍ超過であると、内部電極１２１と基礎電極層１３１ａとの間の電気的連結性を低下させることがあり、これにより積層型電子部品１００の容量が低下するおそれがある。界面層１４１の平均厚さｔｉは、界面層１４１の第２方向の平均大きさを意味する。界面層１４１の平均厚さｔｉは、本体１１０の第３方向の中央を通る第１方向及び第２方向の断面を走査電子顕微鏡（ＳＥＭ）で撮影したイメージを得た後、１つの誘電体層１１１上に配置された界面層１４１の多数の地点、例えば、第１方向に等間隔の５つの地点でその厚さを測定した後、平均値をとることにより測定することができる。また、このような平均値測定をそれぞれ５個以上の誘電体層１１１上に配置された界面層１４１で行った後、平均値を測定すると（すなわち、合計２５個以上の地点で測定）、界面層１４１の平均厚さをより一般化することができる。

【0055】

めっき層１３１ｂ、１３２ｂは実装特性を向上させることができる。めっき層１３１ｂ、１３２ｂの種類は特に限定されず、Ｎｉ、Ｓｎ、Ｐｄ、Ｃｕ及び／またはこれらを含む合金などを含むめっき層であることができ、複数の層で形成されることもできる。めっき層１３１ｂ、１３２ｂは、例えば、Ｎｉめっき層またはＳｎめっき層であることができ、Ｎｉめっき層及びＳｎめっき層が順次形成された形態であることもできる。また、めっき層１３１ｂ、１３２ｂは、複数のＮｉめっき層及び／または複数のＳｎめっき層を含むこともできる。

【0056】

一方、図示してはいないが、必要に応じて基礎電極層１３１ａ、１３２ａとめっき層１３１ｂ、１３２ｂとの間には金属及び樹脂を含む導電性樹脂層が配置されることもできる。

【0057】

積層型電子部品１００の全体サイズは特に限定する必要はない。例えば、積層型電子部品１００の第２方向の大きさは０．１ｍｍ～４．５ｍｍであることができ、積層型電子部品１００の第３方向の大きさは０．０５ｍｍ～３．２ｍｍであることができ、積層型電子部品１００の第１方向の大きさは、０．０５ｍｍ～２．５ｍｍであることができる。

【0058】

以下、上述した積層型電子部品１００の製造方法の一例について説明する。

【0059】

まず、誘電体層１１１を形成するためのセラミック粉末を準備する。セラミック粉末としては、例えば、ＢａＴｉＯ_３粉末などが挙げられる。ＢａＴｉＯ_３粉末は、例えば、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料を反応させることにより合成されることができる。上記セラミック粉末の合成方法は、例えば、固相法、ゾル－ゲル法、水熱合成法などがあるが、本発明がこれに限定されるものではない。

【0060】

次に、用意したセラミック粉末を乾燥及び粉砕した後、エタノール等の有機溶剤及びポリビニルブチラール等のバインダーを混合してセラミックスラリーを製造することができ、上記セラミックスラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥してセラミックグリーンシートを用意する。

【0061】

次に、セラミックグリーンシート上に所定の厚さで金属粉末、バインダー等を含む内部電極用導電性ペーストをスクリーン印刷法またはグラビア印刷法等で印刷することで内部電極パターンを形成する。

【0062】

この後、内部電極パターンが印刷されたセラミックグリーンシートをキャリアフィルムから剥離した後、所定の層数だけ内部電極パターンが印刷されたセラミックグリーンシートを積層及び圧着してセラミック積層体を形成し、上記セラミック積層体を所定のチップサイズを有するように切断する。切断されたチップに含まれたバインダーなどは、好ましくは脱バインダー工程を介して除去されることができる。脱バインダー工程の条件は、用いたバインダーの種類によって異なることができ、特に制限されない。この後、脱バインダー処理されたチップを１０００℃以上１４００℃以下の温度で焼成して誘電体層１１１及び内部電極１２１、１２２を含む本体１１０を形成することができる。

【0063】

次に、第１ガラスフリット、バインダー及び溶剤を混合した界面層用ペーストを本体１１０の第３面及び第４面３、４に塗布した後、焼成することにより界面層１４１、１４２を形成することができる。界面層用ペーストを本体に塗布する方法は、特に限定する必要はなく、例えば、ディッピング（ｄｉｐｐｉｎｇ）や転写、蒸着など公知の方法を用いることができる。

【0064】

上記第１ガラスフリットは、ＢａＯ、ＺｎＯ及びＳｉＯ_２を含むことができ、必要に応じてＡｌ_２Ｏ_３、ＭｇＯ、ＣａＯ、ＳｒＯなどをさらに含むことができる。このとき、界面層用ペーストに添加されるＢａＯとＳｉＯ_２の含有量は、例えば、焼成後に界面層１４１、１４２のＢａ／Ｓｉ平均モル比（Ｍ１）が０．２～３．５になるように調整することができる。例えば、第１ガラスフリット全体１００モル基準で、ＢａＯは５モル～５０モル重量部、ＺｎＯは１モル～４０モル重量部、ＳｉＯ_２は５モル～１５モルであることができるが、本発明がこれに限定されるものではない。界面層用ペーストは、例えば、５５０℃～７５０℃の温度で焼成することができる。

【0065】

基礎電極層１３１ａ、１３２ａを形成する前に、内部電極１２１、１２２と基礎電極層１３１ａ、１３２ａを互いに接触させるために界面層１４１、１４２が形成された本体１１０の第２方向の両面を研磨することが好ましい。界面層１４１、１４２が形成された本体１１０の第２方向の両面を研磨する方法は、特に限定する必要はないが、例えばバレル研磨、サンドブラスト、及び／又はレーザ研磨等の方法を用いることができる。

【0066】

この後、金属粉末、第２ガラスフリット、バインダー及び溶剤を混合した基礎電極層用ペーストを界面層１４１、１４２上に塗布した後、焼成することにより基礎電極層１３１ａ、１３２ａを形成することができる。上記第２ガラスフリットは、ＢａＯ、ＺｎＯ及びＳｉＯ_２を含むことができ、必要に応じてＡｌ_２Ｏ_３、ＭｇＯ、ＣａＯ、ＳｒＯなどをさらに含むことができる。このとき、基礎電極層用ペーストに添加されたＢａＯとＳｉＯ_２の含有量は、焼成後に基礎電極層１３１ａ、１３２ａのＢａ／Ｓｉモル比が例えば０．０１以上０．２未満になるように調整することができる。例えば、第２ガラスフリット全体１００重量部基準で、ＢａＯは１モル～１０モル、ＺｎＯは１モル～１０モル、ＳｉＯ_２は３０モル～７０モルであることができるが、本発明がこれに限定されるものではない。一方、基礎電極層用ペーストは界面層用ペーストよりもＳｉＯ_２の含有量が高いため、界面層用ペーストが焼成される温度よりもさらに高い温度で焼成することが好ましいことができ、例えば、７５０℃～９００℃の温度で焼成することができるが、本発明がこれに限定されない。

【0067】

めっき層１３１ｂ、１３２ｂを形成する方法は、特に限定する必要はなく、例えば電解めっき法及び／または無電解めっき法などを用いることができる。

【0068】

但し、上述した製造方法は一例であり、積層型電子部品１００の製造方法が上述した製造方法に限定されるものではない。

【0069】

（実験例）
＜Ｍ１／Ｍ２による信頼性評価＞
下記試料番号１は、以下の方法で製作した。まず、ＢａＴｉＯ_３粉末、エタノール等の有機溶剤及びポリビニルブチラール等のバインダーを混合してセラミックスラリーを製造した後、上記セラミックスラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥してセラミックグリーンシートを用意した。次に、セラミックグリーンシート上に所定の厚さでＮｉ粉末、バインダーなどを含む内部電極用導電性ペーストを印刷して内部電極パターンを形成し、内部電極パターンが形成されたセラミックグリーンシートを積層及び切断した。この後、積層されたチップに対する脱バインダー及び焼成工程を進行して本体を形成した。

【0070】

この後、第１ガラスフリット、バインダー及び溶剤を混合した界面層用ペーストを本体１１０の第３面及び第４面３、４に塗布した後、６５０～７５０℃で焼成することで界面層１４１、１４２を形成した。上記界面層用ペーストに含まれたＢａＯ、ＺｎＯ及びＳｉＯ_２の含有量は、第１ガラスフリット全体１００モルを基準に、ＢａＯは５モル～５０モル重量部、ＺｎＯは１モル～４０モル重量部、ＳｉＯ_２は５モル～１５モルであった。

【0071】

次に、Ｃｕ粉末、第２ガラスフリット、バインダー及び溶剤を混合した基礎電極層用ペーストを界面層上に塗布した後、７００～８５０℃で焼成することで基礎電極層を形成した。上記基礎電極層用ペーストに含まれたＢａＯ、ＺｎＯ及びＳｉＯ_２の含有量は、第２ガラスフリット全体１００重量部基準で、ＢａＯは１モル～１０モル、ＺｎＯは１モル～１０モル、ＳｉＯ_２は３０モル～７０モルであった。

【0072】

この後、基礎電極層上にＮｉめっき層及びＳｎめっき層を順次形成して試料番号１のサンプルチップを設けた。試料番号１のサンプルチップは、１０ｕＦの容量を有する２０１２サイズ（第２方向の大きさが約２．０ｍｍ、第３方向の大きさが約１．２ｍｍ）で製作された。

【0073】

試料番号２～８は、上述した試料番号１と同様の方法で製作するが、界面層用ペーストに添加されたＢａＯ、ＺｎＯ及びＳｉＯ_２の含有量を変更して焼成後に界面層のＢａ／Ｓｉ平均モル比（Ｍ１）が試料番号１と異なるようにした。具体的には、試料番号２から試料番号８に行くほど界面層用ペーストに添加されたＳｉＯ_２に対するＢａＯの含有量が増加した。

【0074】

この後、各試料番号のサンプルチップの第３方向の中央を通る第１方向及び第２方向の断面を走査電子顕微鏡（ＳＥＭ）で撮影したイメージを得た後、界面層に含まれた第１ガラスに対するエネルギー分散型分光分析法（ＥＤＳ）を実施して、Ｓｉに対するＢａのモル比を測定した。このようなＥＤＳ測定を第１ガラス内の任意の５つの地点で行った後、測定されたＳｉに対するＢａのモル比の平均値をとることにより上記Ｍ１を測定した。同様の方法で、基礎電極層に含まれた第２ガラス内の任意の５つの地点でＥＤＳ測定を行った後、測定されたＳｉに対するＢａのモル比の平均値をとることで、上記Ｍ２を測定した。この後、各試料番号のサンプルチップのＭ１／Ｍ２値を下記表１に記載した。

【0075】

この後、各試料番号当たり２０つのサンプルチップについて、温度８５℃、相対湿度８５％条件で１．５Ｖｒの電圧を２４時間印加した後、ＩＲ（Ｉｎｓｕｌａｔｉｏｎ ｒｅｓｉｓｔａｎｃｅ）値が初期ＩＲ値の１０％以下に低下したサンプルが１つでも発生した場合を「×」、１つも発生していない場合を「○」と表した。

【0076】

【表1】

【0077】

上記表１を参照すると、Ｍ１／Ｍ２が１．５以上の試料番号３～７は、耐湿信頼性の評価時に不良が発生しないことが確認できる。これは、界面層が本体の表面をシーリングして本体の内部に外部からの水分が浸透することを防止したためである。但し、Ｍ１／Ｍ２が１．５未満の試料番号１～２とＭ１／Ｍ２が８３超過である試料番号８は、耐湿信頼性の評価時に不良が発生することが確認できる。

【0078】

＜界面層の厚さによる信頼性評価＞
界面層の厚さによる信頼性を評価するために、試料番号９～１３のサンプルチップを製作した。まず、試料番号９は試料番号１と同様の方法で製作するが、界面層用ペーストを塗布せずに直ちに基礎電極層を形成した。

【0079】

試料番号１０～１３は試料番号６と同様の方法で製作して、上記Ｍ１／Ｍ２が１５．９であった。但し、各試料番号別に界面層用ペーストの塗布量を調節して焼成後の界面層の平均厚さが互いに異なるようにした。界面層の平均厚さは、本体の第３方向の中央を通る第１方向及び第２方向の断面を走査電子顕微鏡（ＳＥＭ）で撮影したイメージを得た後、１つの誘電体層１１１上に配置された界面層のうち、第１方向に等間隔の５つの地点でその厚さを測定して平均値を測定した。また、５つの誘電体層１１１上に配置された界面層で上記平均値測定を行い、合計２５つの地点で測定した界面層１４１の平均厚さを下記表２に記載した。

【0080】

この後、各試料番号のサンプルチップに対する容量及び信頼性評価を行った。まず、ＬＣＲ ｍｅｔｅｒを用いて各試料番号当たり合計３０個のサンプルチップの容量を測定した。上記合計３０個のサンプルチップのうち、公称容量に対する測定容量が９５％未満のサンプルチップが一つでも発生した場合を「×」、一つも発生していない場合を「○」と表した。信頼性評価は上述した方法と同様に、ＩＲ（Ｉｎｓｕｌａｔｉｏｎ ｒｅｓｉｓｔａｎｃｅ）値が初期ＩＲ値の１０％以下に落ちた不良のサンプルが１つでも発生した場合を「×」、１つも発生していない場合を「○」と表した。

【0081】

【表2】

【0082】

上記表２を参照すると、界面層の平均厚さが２μｍ以下の場合、耐湿信頼性の評価時に不良が発生したことを確認することができる。これは、界面層が本体の表面を十分にシーリングできなかったためである。また、界面層の平均厚さが８μｍを超過する場合、容量が低下することが確認できる。これにより、界面層の平均厚さは２μｍ超過８μｍ以下であることが好ましい。

【0083】

本発明は、上述した実施形態及び添付された図面によって限定されるものではなく、添付された特許請求の範囲によって限定しようとする。したがって、特許請求の範囲に記載された本発明の技術的思想を逸脱しない範囲内で当技術分野の通常の知識を有する者によって多様な形態の置換、変形及び変更が可能であり、これもまた本発明の範囲に属するといえる。

【0084】

また、「一実施形態」という表現は、互いに同一の実施形態を意味するものではなく、それぞれ互いに異なる固有の特徴を強調して説明するために提供されたものである。しかしながら、上記提示された一実施形態は、他の一実施形態の特徴と組み合わせて実現されることを排除しない。例えば、特定の一実施形態で説明された事項が他の一実施形態で説明されていなくても、他の一実施形態でその事項と反対または矛盾する説明がない限り、他の一実施形態に関連した説明であると理解することができる。

【0085】

さらに、第１、第２などの表現は、ある構成要素と他の構成要素を区分するために用いられるものであって、該当構成要素の順序及び／または重要度などを限定しない。場合によっては、権利範囲から逸脱することなく、第１構成要素は第２構成要素と命名されることもでき、同様に第２構成要素は第１構成要素と命名されることもできる。

【符号の説明】

【0086】

１００ 積層型電子部品
１１０ 本体
１１１ 誘電体層
１１２、１１３ カバー部
１１４、１１５ マージン部
１２１、１２２ 内部電極
１３１、１３２ 外部電極
１３１ａ、１３２ａ 基礎電極層
１３１ｂ、１３２ｂ めっき層
１４１、１４２ 界面層
３１ 金属
３２ 第２ガラス

【図1】

【図2】

【図3】

【図4】

【図5】