知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025056718
(43)【公開日】2025-04-08
(54)【発明の名称】イメージセンサ
(51)【国際特許分類】
H10F 39/18 20250101AFI20250331BHJP
【ＦＩ】
H01L27/146 A
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2024123422
(22)【出願日】2024-07-30
(31)【優先権主張番号】10-2023-0129568
(32)【優先日】2023-09-26
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】110000051
【氏名又は名称】弁理士法人共生国際特許事務所
(72)【発明者】
【氏名】李 卿 徳
(72)【発明者】
【氏名】鄭 泰 燮
(72)【発明者】
【氏名】藤田 雅人
(72)【発明者】
【氏名】羅 允 何
(72)【発明者】
【氏名】白 承 起
(72)【発明者】
【氏名】薛 斗 植
(72)【発明者】
【氏名】安 成 ミン
(72)【発明者】
【氏名】鄭 勝 基
【テーマコード（参考）】
4M118
【Ｆターム（参考）】
4M118AA01
4M118AA10
4M118AB01
4M118BA14
4M118CA03
4M118CA22
4M118DD04
4M118FA06
4M118FA27
4M118FA28
4M118FA33
4M118GA02
4M118GC07
4M118GD03
4M118GD04
(57)【要約】
【課題】変換利得（ＣＧ）を向上させ、ピクセルトランジスタの配置効率及びサイズを増加させ、メタル配線層を減少させるイメージセンサを提供する。
【解決手段】本発明のイメージセンサは、第１方向の両側に配置された２個のフォトダイオード（ＰＤ）を備えたピクセルと、ピクセル内の２個のＰＤを互いに分離して第１方向に直交する第２方向に延びる内部深いトレンチ分離（ＤＴＩ）構造、及びピクセルを互いに分離して第１方向又は第２方向に延びる外部ＤＴＩ構造を備えたＤＴＩ構造と、第１方向に延びる外部ＤＴＩ構造の中央部分と内部ＤＴＩ構造のエッジとの間に配置されたフローティング拡散（ＦＤ）領域と、ＦＤ領域に隣接して配置されてＰＤに少なくとも１つずつ配置された伝送ゲート（ＴＧ）と、を備え、ピクセル内の２個のＰＤは、ＦＤ領域を共有する。
【選択図】図２
【解決手段】本発明のイメージセンサは、第１方向の両側に配置された２個のフォトダイオード（ＰＤ）を備えたピクセルと、ピクセル内の２個のＰＤを互いに分離して第１方向に直交する第２方向に延びる内部深いトレンチ分離（ＤＴＩ）構造、及びピクセルを互いに分離して第１方向又は第２方向に延びる外部ＤＴＩ構造を備えたＤＴＩ構造と、第１方向に延びる外部ＤＴＩ構造の中央部分と内部ＤＴＩ構造のエッジとの間に配置されたフローティング拡散（ＦＤ）領域と、ＦＤ領域に隣接して配置されてＰＤに少なくとも１つずつ配置された伝送ゲート（ＴＧ）と、を備え、ピクセル内の２個のＰＤは、ＦＤ領域を共有する。
【選択図】図２
【特許請求の範囲】
【請求項1】
イメージセンサであって、
第１方向の両側に配置された２個のフォトダイオード（ＰＤ：Ｐｈｏｔｏ Ｄｉｏｄｅ）を備えたピクセルと、
前記ピクセル内の２個の前記ＰＤを互いに分離して前記第１方向に直交する第２方向に延びる内部深いトレンチ分離（ＤＴＩ：Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造、及び前記ピクセルを互いに分離して前記第１方向又は前記第２方向に延びる外部ＤＴＩ構造を備えたＤＴＩ構造と、
前記第１方向に延びる前記外部ＤＴＩ構造の中央部分と前記内部ＤＴＩ構造のエッジとの間に配置されたフローティング拡散（ＦＤ：Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ）領域と、
前記ＦＤ領域に隣接して配置されて前記ＰＤに少なくとも１つずつ配置された伝送ゲート（ＴＧ：Ｔｒａｎｓｆｅｒ Ｇａｔｅ）と、を備え、
前記ピクセル内の２個の前記ＰＤは、前記ＦＤ領域を共有することを特徴とするイメージセンサ。
第１方向の両側に配置された２個のフォトダイオード（ＰＤ：Ｐｈｏｔｏ Ｄｉｏｄｅ）を備えたピクセルと、
前記ピクセル内の２個の前記ＰＤを互いに分離して前記第１方向に直交する第２方向に延びる内部深いトレンチ分離（ＤＴＩ：Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造、及び前記ピクセルを互いに分離して前記第１方向又は前記第２方向に延びる外部ＤＴＩ構造を備えたＤＴＩ構造と、
前記第１方向に延びる前記外部ＤＴＩ構造の中央部分と前記内部ＤＴＩ構造のエッジとの間に配置されたフローティング拡散（ＦＤ：Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ）領域と、
前記ＦＤ領域に隣接して配置されて前記ＰＤに少なくとも１つずつ配置された伝送ゲート（ＴＧ：Ｔｒａｎｓｆｅｒ Ｇａｔｅ）と、を備え、
前記ピクセル内の２個の前記ＰＤは、前記ＦＤ領域を共有することを特徴とするイメージセンサ。
【請求項2】
前記第２方向に互いに隣接する２個の前記ピクセルは、サブ共有ピクセルを構成し、
前記第１方向に互いに隣接する２個の前記サブ共有ピクセルは、共有ピクセルを構成し、
前記共有ピクセルは、前記第１方向及び第２方向に沿って２次元アレイ状に配置されることを特徴とする請求項１に記載のイメージセンサ。
前記第１方向に互いに隣接する２個の前記サブ共有ピクセルは、共有ピクセルを構成し、
前記共有ピクセルは、前記第１方向及び第２方向に沿って２次元アレイ状に配置されることを特徴とする請求項１に記載のイメージセンサ。
【請求項3】
前記ＦＤ領域は、前記サブ共有ピクセルの２個の前記ピクセル間に配置され、
前記サブ共有ピクセルの４個の前記ＰＤは、前記ＦＤ領域を共有することを特徴とする請求項２に記載のイメージセンサ。
前記サブ共有ピクセルの４個の前記ＰＤは、前記ＦＤ領域を共有することを特徴とする請求項２に記載のイメージセンサ。
【請求項4】
前記サブ共有ピクセルは、グラウンドコンタクト領域を含み、
前記グラウンドコンタクト領域は、
前記共有ピクセルにおいて、前記第１方向の外郭部分及び前記第２方向の中央部分に隣接して配置された第１配置構造と、
前記共有ピクセルにおいて、前記第１方向及び前記第２方向の中央部分に隣接して配置された第２配置構造と、
前記共有ピクセルにおいて、前記第１方向及び前記第２方向の外郭部分に隣接して配置された第３配置構造と、のうちのいずれか１つに配置されることを特徴とする請求項３に記載のイメージセンサ。
前記グラウンドコンタクト領域は、
前記共有ピクセルにおいて、前記第１方向の外郭部分及び前記第２方向の中央部分に隣接して配置された第１配置構造と、
前記共有ピクセルにおいて、前記第１方向及び前記第２方向の中央部分に隣接して配置された第２配置構造と、
前記共有ピクセルにおいて、前記第１方向及び前記第２方向の外郭部分に隣接して配置された第３配置構造と、のうちのいずれか１つに配置されることを特徴とする請求項３に記載のイメージセンサ。
【請求項5】
前記ＰＤに対応するアクティブ領域及びゲートは、前記第２方向の前記ピクセルの外郭部分に配置され、
前記第３配置構造において、前記グラウンドコンタクト領域は、前記ＰＤに対応するアクティブ領域に前記ゲートの代わりに配置され、
前記第３配置構造における前記ゲートの前記第１方向の長さは、前記第１配置構造又は前記第２配置構造における前記ゲートの前記第１方向の長さよりも長いことを特徴とする請求項４に記載のイメージセンサ。
前記第３配置構造において、前記グラウンドコンタクト領域は、前記ＰＤに対応するアクティブ領域に前記ゲートの代わりに配置され、
前記第３配置構造における前記ゲートの前記第１方向の長さは、前記第１配置構造又は前記第２配置構造における前記ゲートの前記第１方向の長さよりも長いことを特徴とする請求項４に記載のイメージセンサ。
【請求項6】
前記ＦＤ領域は、前記サブ共有ピクセルの中央部分に配置され、
前記サブ共有ピクセルの２個の前記内部ＤＴＩ構造は、前記ＦＤ領域によって前記第２方向に互いに離隔され、
前記第１方向に延びる前記外部ＤＴＩ構造は、前記ＦＤ領域によって前記中央部分で２個の部分に分離されることを特徴とする請求項３に記載のイメージセンサ。
前記サブ共有ピクセルの２個の前記内部ＤＴＩ構造は、前記ＦＤ領域によって前記第２方向に互いに離隔され、
前記第１方向に延びる前記外部ＤＴＩ構造は、前記ＦＤ領域によって前記中央部分で２個の部分に分離されることを特徴とする請求項３に記載のイメージセンサ。
【請求項7】
前記第２方向の２個の前記内部ＤＴＩ構造の間の離隔距離と前記第１方向の前記外部ＤＴＩ構造の２部分間の離隔距離とは、変更されることを特徴とする請求項６に記載のイメージセンサ。
【請求項8】
前記内部ＤＴＩ構造の前記第１方向の幅と前記外部ＤＴＩ構造の前記第１方向又は第２方向の幅とは、変更されることを特徴とする請求項２に記載のイメージセンサ。
【請求項9】
前記共有ピクセルの前記ピクセルのうちのいずれか１つに配置されて前記共有ピクセルの外郭部分に配置されたリセットゲート（ＲＧ：Ｒｅｓｅｔ Ｇａｔｅ）と、
前記共有ピクセルの前記ピクセルのうちの少なくとも他の１つに配置されて前記共有ピクセルの外郭部分の前記ＲＧに隣接して配置されたソースフォロワゲート（ＳＦ：Ｓｏｕｒｃｅ Ｆｏｌｌｏｗｅｒ ｇａｔｅ）と、を更に含み、
前記サブ共有ピクセルには、２個の前記ピクセルに対応して２個の前記ＦＤ領域が配置されるか、又は２個の前記ピクセルが共有する１個の前記ＦＤ領域が配置され、
前記共有ピクセルの２個又は４個の前記ＦＤ領域は、配線を介して前記ＳＦに連結されることを特徴とする請求項２に記載のイメージセンサ。
前記共有ピクセルの前記ピクセルのうちの少なくとも他の１つに配置されて前記共有ピクセルの外郭部分の前記ＲＧに隣接して配置されたソースフォロワゲート（ＳＦ：Ｓｏｕｒｃｅ Ｆｏｌｌｏｗｅｒ ｇａｔｅ）と、を更に含み、
前記サブ共有ピクセルには、２個の前記ピクセルに対応して２個の前記ＦＤ領域が配置されるか、又は２個の前記ピクセルが共有する１個の前記ＦＤ領域が配置され、
前記共有ピクセルの２個又は４個の前記ＦＤ領域は、配線を介して前記ＳＦに連結されることを特徴とする請求項２に記載のイメージセンサ。
【請求項10】
前記サブ共有ピクセルには、２個の前記ピクセルに対応して２個の前記ＦＤ領域が配置され、
前記共有ピクセルにおいて、前記第１方向の外郭部分及び前記第２方向の中央部分に隣接して前記ピクセルのグラウンドコンタクト領域が配置されることを特徴とする請求項２に記載のイメージセンサ。
前記共有ピクセルにおいて、前記第１方向の外郭部分及び前記第２方向の中央部分に隣接して前記ピクセルのグラウンドコンタクト領域が配置されることを特徴とする請求項２に記載のイメージセンサ。
【請求項11】
前記サブ共有ピクセルには、２個の前記ピクセルに対応して２個の前記ＦＤ領域が配置され、
前記共有ピクセルにおいて、前記第１方向及び前記第２方向の中央部分に前記共有ピクセルのグラウンドコンタクト領域が配置され、
前記共有ピクセルにおいて、前記第１方向に延びる前記外部ＤＴＩ構造と前記第２方向に延びる前記外部ＤＴＩ構造とは、それぞれ前記グラウンドコンタクト領域によって分離されることを特徴とする請求項２に記載のイメージセンサ。
前記共有ピクセルにおいて、前記第１方向及び前記第２方向の中央部分に前記共有ピクセルのグラウンドコンタクト領域が配置され、
前記共有ピクセルにおいて、前記第１方向に延びる前記外部ＤＴＩ構造と前記第２方向に延びる前記外部ＤＴＩ構造とは、それぞれ前記グラウンドコンタクト領域によって分離されることを特徴とする請求項２に記載のイメージセンサ。
【請求項12】
前記サブ共有ピクセルを覆うマイクロレンズを更に含み、
前記イメージセンサは、オートフォーカス（Ａｕｔｏ Ｆｏｃｕｓ）を遂行することを特徴とする請求項２に記載のイメージセンサ。
前記イメージセンサは、オートフォーカス（Ａｕｔｏ Ｆｏｃｕｓ）を遂行することを特徴とする請求項２に記載のイメージセンサ。
【請求項13】
前記ＴＧは、１個の前記ＰＤに２個配置されることを特徴とする請求項１に記載のイメージセンサ。
【請求項14】
第１方向の両側に配置された２個のフォトダイオード（ＰＤ）をそれぞれ備えた４個のピクセルで構成された共有ピクセルと、
前記ピクセル内の２個の前記ＰＤを互いに分離して前記第１方向に直交する第２方向に延びる内部深いトレンチ分離（ＤＴＩ）構造、及び前記ピクセルを互いに分離して前記第１方向又は前記第２方向に延びる外部ＤＴＩ構造を備えたＤＴＩ構造と、
前記第１方向に延びる前記外部ＤＴＩ構造の中央部分と前記内部ＤＴＩ構造のエッジとの間に配置されたフローティング拡散（ＦＤ）領域と、
前記ＦＤ領域に隣接して配置されて前記ＰＤに少なくとも１つずつ配置された伝送ゲート（ＴＧ）と、
前記共有ピクセルの前記ピクセルのうちのいずれか１つに配置されて前記共有ピクセルの外郭部分に配置されたリセットゲート（ＲＧ）と、
前記共有ピクセルの前記ピクセルのうちの少なくとも他の１つに配置されて前記共有ピクセルの外郭部分の前記ＲＧに隣接して配置されたソースフォロワゲート（ＳＦ）と、を備え、
前記ピクセル内の２個の前記ＰＤは、前記ＦＤ領域を共有することを特徴とするイメージセンサ。
前記ピクセル内の２個の前記ＰＤを互いに分離して前記第１方向に直交する第２方向に延びる内部深いトレンチ分離（ＤＴＩ）構造、及び前記ピクセルを互いに分離して前記第１方向又は前記第２方向に延びる外部ＤＴＩ構造を備えたＤＴＩ構造と、
前記第１方向に延びる前記外部ＤＴＩ構造の中央部分と前記内部ＤＴＩ構造のエッジとの間に配置されたフローティング拡散（ＦＤ）領域と、
前記ＦＤ領域に隣接して配置されて前記ＰＤに少なくとも１つずつ配置された伝送ゲート（ＴＧ）と、
前記共有ピクセルの前記ピクセルのうちのいずれか１つに配置されて前記共有ピクセルの外郭部分に配置されたリセットゲート（ＲＧ）と、
前記共有ピクセルの前記ピクセルのうちの少なくとも他の１つに配置されて前記共有ピクセルの外郭部分の前記ＲＧに隣接して配置されたソースフォロワゲート（ＳＦ）と、を備え、
前記ピクセル内の２個の前記ＰＤは、前記ＦＤ領域を共有することを特徴とするイメージセンサ。
【請求項15】
前記第２方向に互いに隣接する２個の前記ピクセルは、サブ共有ピクセルを構成し、
前記共有ピクセルは、前記第１方向に互いに隣接する２個の前記サブ共有ピクセルを備え、
前記ＦＤ領域は、前記サブ共有ピクセルの２個の前記ピクセル間に配置され、
前記サブ共有ピクセルの４個の前記ＰＤは、前記ＦＤ領域を共有することを特徴とする請求項１４に記載のイメージセンサ。
前記共有ピクセルは、前記第１方向に互いに隣接する２個の前記サブ共有ピクセルを備え、
前記ＦＤ領域は、前記サブ共有ピクセルの２個の前記ピクセル間に配置され、
前記サブ共有ピクセルの４個の前記ＰＤは、前記ＦＤ領域を共有することを特徴とする請求項１４に記載のイメージセンサ。
【請求項16】
前記サブ共有ピクセルは、グラウンドコンタクト領域を含み、
前記グラウンドコンタクト領域は、
前記共有ピクセルにおいて、前記第１方向の外郭部分及び前記第２方向の中央部分に隣接して配置された第１配置構造と、
前記共有ピクセルにおいて、前記第１方向及び前記第２方向の中央部分に隣接して配置された第２配置構造と、
前記共有ピクセルにおいて、前記第１方向及び前記第２方向の外郭部分に隣接して配置された第３配置構造と、のうちのいずれか１つに配置されることを特徴とする請求項１５に記載のイメージセンサ。
前記グラウンドコンタクト領域は、
前記共有ピクセルにおいて、前記第１方向の外郭部分及び前記第２方向の中央部分に隣接して配置された第１配置構造と、
前記共有ピクセルにおいて、前記第１方向及び前記第２方向の中央部分に隣接して配置された第２配置構造と、
前記共有ピクセルにおいて、前記第１方向及び前記第２方向の外郭部分に隣接して配置された第３配置構造と、のうちのいずれか１つに配置されることを特徴とする請求項１５に記載のイメージセンサ。
【請求項17】
前記サブ共有ピクセルには、２個の前記ピクセルに対応して２個の前記ＦＤ領域が配置され、
前記共有ピクセルにおいて、前記第１方向及び前記第２方向の中央部分に前記共有ピクセルのグラウンドコンタクト領域が配置され、
前記共有ピクセルにおいて、前記第１方向に延びる前記外部ＤＴＩ構造と前記第２方向に延びる前記外部ＤＴＩ構造とは、それぞれ前記グラウンドコンタクト領域によって分離されることを特徴とする請求項１５に記載のイメージセンサ。
前記共有ピクセルにおいて、前記第１方向及び前記第２方向の中央部分に前記共有ピクセルのグラウンドコンタクト領域が配置され、
前記共有ピクセルにおいて、前記第１方向に延びる前記外部ＤＴＩ構造と前記第２方向に延びる前記外部ＤＴＩ構造とは、それぞれ前記グラウンドコンタクト領域によって分離されることを特徴とする請求項１５に記載のイメージセンサ。
【請求項18】
前記共有ピクセルの２個又は４個の前記ＦＤ領域は、配線を介して前記ＳＦに連結されることを特徴とする請求項１４に記載のイメージセンサ。
【請求項19】
第１方向の両側に配置された２個のフォトダイオード（ＰＤ）をそれぞれ備えた４個のピクセルで構成された共有ピクセルと、
前記ピクセル内の２個の前記ＰＤを互いに分離して前記第１方向に直交する第２方向に延びる内部深いトレンチ分離（ＤＴＩ）構造、及び前記ピクセルを互いに分離して前記第１方向又は前記第２方向に延びる外部ＤＴＩ構造を備えたＤＴＩ構造と、
前記第１方向に延びる前記外部ＤＴＩ構造の中央部分と前記内部ＤＴＩ構造のエッジとの間に配置されたフローティング拡散（ＦＤ）領域と、
前記ＦＤ領域に隣接して配置されて前記ＰＤに少なくとも１つずつ配置された伝送ゲート（ＴＧ）と、を備え、
前記第２方向に互いに隣接する２個の前記ピクセルは、サブ共有ピクセルを構成し、
前記共有ピクセルは、前記第１方向に互いに隣接する２個の前記サブ共有ピクセルを備え、
前記ＦＤ領域は、前記サブ共有ピクセルの２個の前記ピクセル間に配置され、
前記サブ共有ピクセルの４個の前記ＰＤは、前記ＦＤ領域を共有することを特徴とするイメージセンサ。
前記ピクセル内の２個の前記ＰＤを互いに分離して前記第１方向に直交する第２方向に延びる内部深いトレンチ分離（ＤＴＩ）構造、及び前記ピクセルを互いに分離して前記第１方向又は前記第２方向に延びる外部ＤＴＩ構造を備えたＤＴＩ構造と、
前記第１方向に延びる前記外部ＤＴＩ構造の中央部分と前記内部ＤＴＩ構造のエッジとの間に配置されたフローティング拡散（ＦＤ）領域と、
前記ＦＤ領域に隣接して配置されて前記ＰＤに少なくとも１つずつ配置された伝送ゲート（ＴＧ）と、を備え、
前記第２方向に互いに隣接する２個の前記ピクセルは、サブ共有ピクセルを構成し、
前記共有ピクセルは、前記第１方向に互いに隣接する２個の前記サブ共有ピクセルを備え、
前記ＦＤ領域は、前記サブ共有ピクセルの２個の前記ピクセル間に配置され、
前記サブ共有ピクセルの４個の前記ＰＤは、前記ＦＤ領域を共有することを特徴とするイメージセンサ。
【請求項20】
前記サブ共有ピクセルは、グラウンドコンタクト領域を含み、
前記グラウンドコンタクト領域は、
前記共有ピクセルにおいて、前記第１方向の外郭部分及び前記第２方向の中央部分に隣接して配置された第１配置構造と、
前記共有ピクセルにおいて、前記第１方向及び前記第２方向の中央部分に隣接して配置された第２配置構造と、
前記共有ピクセルにおいて、前記第１方向及び前記第２方向の外郭部分に隣接して配置された第３配置構造と、のうちのいずれか１つに配置され、
前記共有ピクセルの２個の前記ＦＤ領域は、配線を介してソースフォロワゲート（ＳＦ）に連結されることを特徴とする請求項１９に記載のイメージセンサ。
前記グラウンドコンタクト領域は、
前記共有ピクセルにおいて、前記第１方向の外郭部分及び前記第２方向の中央部分に隣接して配置された第１配置構造と、
前記共有ピクセルにおいて、前記第１方向及び前記第２方向の中央部分に隣接して配置された第２配置構造と、
前記共有ピクセルにおいて、前記第１方向及び前記第２方向の外郭部分に隣接して配置された第３配置構造と、のうちのいずれか１つに配置され、
前記共有ピクセルの２個の前記ＦＤ領域は、配線を介してソースフォロワゲート（ＳＦ）に連結されることを特徴とする請求項１９に記載のイメージセンサ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、イメージセンサに係り、より詳細には、２フォトダイオード（ＰＤ：Ｐｈｏｔｏ Ｄｉｏｄｅ）ピクセル構造を含むイメージセンサに関する。
【背景技術】
【0002】
イメージセンサは、複数個の単位ピクセルが２次元アレイ状に配列されて構成される。一般的に、単位ピクセルは、１つのフォトダイオード及び複数のピクセルトランジスタで構成される。ここで、ピクセルトランジスタは、例えば伝送トランジスタ（Ｔｒａｎｓｆｅｒ Ｔｒａｎｓｉｓｔｏｒ）、リセットトランジスタ（Ｒｅｓｅｔ Ｔｒａｎｓｉｓｔｏｒ）、ソースフォロワトランジスタ（Ｓｏｕｒｃｅ Ｆｏｌｌｏｗｅｒ Ｔｒａｎｓｉｓｔｏｒ）、及び選択トランジスタ（Ｓｅｌｅｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ）を含む。最近、ピクセルサイズの微細化が進められることにより、フォトダイオードの面積を広げるためにピクセルトランジスタを複数のピクセルに共有させた、いわゆる共有ピクセル構造がイメージセンサに採用されている。そのような共有ピクセル構造において、それぞれのピクセルは、深いトレンチ分離（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ：ＤＴＩ）構造によって互いに分離される。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許第９６０９２５０号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、ピクセルトランジスタの配置効率及びサイズを増加させたイメージセンサを提供することにある。
【課題を解決するための手段】
【0005】
上記目的を達成するためになされた本発明の一態様によるイメージセンサは、第１方向の両側に配置された２個のフォトダイオード（ＰＤ：Ｐｈｏｔｏ Ｄｉｏｄｅ）を備えたピクセルと、前記ピクセル内の２個の前記ＰＤを互いに分離して前記第１方向に直交する第２方向に延びる内部深いトレンチ分離（ＤＴＩ：Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造、及び前記ピクセルを互いに分離して前記第１方向又は前記第２方向に延びる外部ＤＴＩ構造を備えたＤＴＩ構造と、前記第１方向に延びる前記外部ＤＴＩ構造の中央部分と前記内部ＤＴＩ構造のエッジとの間に配置されたフローティング拡散（ＦＤ：Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ）領域と、前記ＦＤ領域に隣接して配置されて前記ＰＤに少なくとも１つずつ配置された伝送ゲート（ＴＧ：Ｔｒａｎｓｆｅｒ Ｇａｔｅ）と、を備え、前記ピクセル内の２個の前記ＰＤは、前記ＦＤ領域を共有する。
【0006】
上記目的を達成するためになされた本発明の他の態様によるイメージセンサは、第１方向の両側に配置された２個のフォトダイオード（ＰＤ）をそれぞれ備えた４個のピクセルで構成された共有ピクセルと、前記ピクセル内の２個の前記ＰＤを互いに分離して前記第１方向に直交する第２方向に延びる内部深いトレンチ分離（ＤＴＩ）構造、及び前記ピクセルを互いに分離して前記第１方向又は前記第２方向に延びる外部ＤＴＩ構造を備えたＤＴＩ構造と、前記第１方向に延びる前記外部ＤＴＩ構造の中央部分と前記内部ＤＴＩ構造のエッジとの間に配置されたフローティング拡散（ＦＤ）領域と、前記ＦＤ領域に隣接して配置されて前記ＰＤに少なくとも１つずつ配置された伝送ゲート（ＴＧ）と、前記共有ピクセルの前記ピクセルのうちのいずれか１つに配置されて前記共有ピクセルの外郭部分に配置されたリセットゲート（ＲＧ：ｒｅｓｅｔ ｇａｔｅ）と、前記共有ピクセルの前記ピクセルのうちの少なくとも他の１つに配置されて前記共有ピクセルの外郭部分の前記ＲＧに隣接して配置されたソースフォロワゲート（ＳＦ：ｓｏｕｒｃｅ ｆｏｌｌｏｗｅｒ ｇａｔｅ）と、を備え、前記ピクセル内の２個の前記ＰＤは、前記ＦＤ領域を共有する。
【0007】
上記目的を達成するためになされた本発明の更に他の態様によるイメージセンサは、第１方向の両側に配置された２個のフォトダイオード（ＰＤ）をそれぞれ備えた４個のピクセルで構成された共有ピクセルと、前記ピクセル内の２個の前記ＰＤを互いに分離して前記第１方向に直交する第２方向に延びる内部深いトレンチ分離（ＤＴＩ）構造、及び前記ピクセルを互いに分離して前記第１方向又は前記第２方向に延びる外部ＤＴＩ構造を備えたＤＴＩ構造と、前記第１方向に延びる前記外部ＤＴＩ構造の中央部分と前記内部ＤＴＩ構造のエッジとの間に配置されたフローティング拡散（ＦＤ）領域と、前記ＦＤ領域に隣接して配置されて前記ＰＤに少なくとも１つずつ配置された伝送ゲート（ＴＧ）と、を備え、前記第２方向に互いに隣接する２個の前記ピクセルは、サブ共有ピクセルを構成し、前記共有ピクセルは、前記第１方向に互いに隣接する２個の前記サブ共有ピクセルを備え、前記ＦＤ領域は、前記サブ共有ピクセルの２個の前記ピクセル間に配置され、前記サブ共有ピクセルの４個の前記ＰＤは、前記ＦＤ領域を共有する。
【発明の効果】
【0008】
本発明のイメージセンサによれば、変換利得（ＣＧ）を向上させ、ピクセルトランジスタの配置効率及びサイズを増加させ、メタル配線層を減少させることができる。
【図面の簡単な説明】
【0009】
【図1】本発明の一実施形態によるイメージセンサの共有ピクセルに対応する等価回路図である。
【図3A】比較例のイメージセンサにおけるＦＤ領域の配線ルーチンを示す平面図である。
【図4A】本発明の一実施形態によるイメージセンサの共有ピクセルの第２例を示す平面図である。
【図4B】本発明の一実施形態によるイメージセンサの共有ピクセルの第３例を示す平面図である。
【図5A】本発明の一実施形態によるイメージセンサの共有ピクセルの第４例を示す平面図である。
【図5B】本発明の一実施形態による伝送ゲート部分の一例を示す断面図である。
【図5C】本発明の一実施形態による伝送ゲート部分の他の例を示す断面図である。
【図6A】本発明の一実施形態によるイメージセンサの共有ピクセルの第５例を示す平面図である。
【図6B】本発明の一実施形態によるＦＤ領域の配線ルーチンを示す平面図である。
【図7】本発明の一実施形態によるイメージセンサの共有ピクセルの第６例を示す平面図である。
【図8A】本発明の一実施形態によるイメージセンサの共有ピクセルのマイクロレンズの配置の一例を示す平面図である。
【図8B】本発明の一実施形態によるイメージセンサの共有ピクセルのマイクロレンズの配置の他の例を示す平面図である。
【図9】本発明の一実施形態によるイメージセンサの共有ピクセルのＤＴＩ構造の隔離距離を示す平面図である。
【図10】本発明の一実施形態によるイメージセンサの共有ピクセルのＤＴＩ構造の幅を示す平面図である。
【図11】本発明の一実施形態によるイメージセンサの共有ピクセルの第３例の変形例を示す平面図である。
【図13】本発明の一実施形態によるイメージセンサ全体を示すブロック構造図である。
【図14】本発明の一実施形態によるイメージセンサを含む電子装置を示すブロック構造図である。
【発明を実施するための形態】
【0010】
以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。図面において、同じ構成要素については、同じ参照符号を付し、それらについての重複説明は省略する。
【0011】
【0012】
図１及び図２を参照すると、本実施形態のイメージセンサ１００は、基板上に２次元アレイ状に配置された多数の共有ピクセルＳＰＸを含む。共有ピクセルＳＰＸは、２×２構造に配置された４個の単位ピクセルＰＸｓを含む。例えば、４個の単位ピクセルＰＸｓは、第１～第４単位ピクセル（ＰＸ１～ＰＸ４）を含む。以下、「単位ピクセル」を簡単に「ピクセル」と称する。
【0013】
第１～第４ピクセル（ＰＸ１～ＰＸ４）のそれぞれは、２個のフォトダイオード１１０（ＰｈｏｔｏＤｉｏｄｅ：ＰＤ）を含む。具体的に、第１ピクセルＰＸ１は第１及び第２ ＰＤ（ＰＤ１－１、ＰＤ１－２）を含み、第２ピクセルＰＸ２は第３及び第４ ＰＤ（ＰＤ２－１、ＰＤ２－２）を含み、第３ピクセルＰＸ３は第５及び第６ ＰＤ（ＰＤ３－１、ＰＤ３－２）を含み、第４ピクセルＰＸ４は第７及び第８ ＰＤ（ＰＤ４－１、ＰＤ４－２）を含む。
【0014】
４個のピクセルＰＸｓのそれぞれは、２個のＰＤ １１０、フローティング拡散（ＦＤ：Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ）領域１４０の一部、及びピクセルトランジスタのうちの少なくとも１つを含む。また、垂直な構造において、ピクセルトランジスタは基板（図５Ｃの１０１参照）の表面部分に配置され、ＰＤ １１０は基板１０１の内部に配置される。例えば、ＰＤ １１０は、ピクセルトランジスタを構成するアクティブ領域１６０の下部に配置される。したがって、図２において、ＤＴＩ（ｄｅｅｐ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）構造１２０とアクティブ領域１６０との間に露出した部分は素子分離膜１１５に該当し、ＰＤ １１０は外部に露出しない。ここで、ピクセルトランジスタは、例えば伝送トランジスタＴＸ、リセットトランジスタＲＸ、ソースフォロワトランジスタＳＦＸ、及び選択トランジスタＳＸを含む。基板１０１及びＰＤ １１０については、図５Ａ～図５Ｃの説明部分で更に詳細に説明する。
【0015】
参考までに、素子分離膜１１５は、基板１０１の前面（図５ＢのＦＳ参照）上に配置されてアクティブ領域１６０を定義する。一方、アクティブ領域１６０は、伝送ゲート１３０及びＦＤ領域１４０が配置された領域、ゲート１５０が配置された領域、グラウンドコンタクト１７０が配置された領域などを含む。素子分離膜１１５の底面は、ＰＤ １１０から離隔される。素子分離膜の深さは、ＤＴＩ構造１２０の深さよりも浅い。素子分離膜１１５は、例えばＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）膜である。ＤＴＩ構造１２０は、素子分離膜１１５の一部に重畳する。例えば、ＤＴＩ構造１２０は、素子分離膜１１５を貫通して拡張される。
【0016】
ピクセルＰＸは２個のＰＤ １１０を含み、ＰＤ １１０のそれぞれには２個の伝送ゲート１３０が配置される。例えば、第１ピクセルＰＸ１の第１及び第２ ＰＤ（ＰＤ１－１、ＰＤ１－２）のそれぞれは、第１伝送ゲート１３０－１及び第２伝送ゲート１３０－２を含む。第１伝送ゲート１３０－１及び第２伝送ゲート１３０－２は、対応するＰＤ １１０で生成された電荷を隣接するＦＤ領域１４０に伝達する。１つのＰＤ １１０に２個の伝送ゲート１３０が配置されることにより、電荷漏れが最小化される。参考までに、１つのＰＤ １１０、２個の伝送ゲート１３０、及びＦＤ領域１４０が１つの伝送トランジスタＴＸを構成する。また、２個の伝送ゲート１３０のそれぞれは、図５Ｃに類似してシングル垂直ゲート構造を有する。しかし、伝送ゲート１３０の構造がシングル垂直ゲート構造に限定されるものではない。
【0017】
４個のピクセルＰＸｓは、ＤＴＩ（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造１２０を介して互いに分離される。また、４個のピクセルＰＸｓのそれぞれの内部の２個のＰＤ １１０もＤＴＩ構造１２０を介して分離される。例えば、ＤＴＩ構造１２０は、ピクセルＰＸｓを互いに分離する外部ＤＴＩ構造１２０ｏｕｔと、ピクセルＰＸ内の２個のＰＤ １１０を互いに分離する内部ＤＴＩ構造１２０ｉｎを含む。
【0018】
外部ＤＴＩ構造１２０ｏｕｔは、Ｘ方向に拡張される部分及びｙ方向に拡張される部分を含む。外部ＤＴＩ構造１２０ｏｕｔのｙ方向に拡張される部分は、ｘ方向に隣接する２個のピクセルＰＸｓを完全に分離する。外部ＤＴＩ構造１２０ｏｕｔのｘ方向に拡張される部分は、ｙ方向に隣接する２個のピクセルＰＸｓを部分的に分離する。具体的に、外部ＤＴＩ構造１２０ｏｕｔのｘ方向に拡張される部分は、ＦＤ領域１４０の部分によって２部分に分けられる。
【0019】
内部ＤＴＩ構造１２０ｉｎは、ピクセルＰＸの内部に配置されてｙ方向に延び、２個のＰＤ １１０を互いに分離する。したがって、ピクセルＰＸ内において、２個のＰＤ １１０は、内部ＤＴＩ構造１２０ｉｎを挟んでｘ方向の両側に配置される。また、内部ＤＴＩ構造１２０ｉｎを挟んで２個ずつの伝送ゲート１３０がｘ方向の両側に配置される。ｙ方向に内部ＤＴＩ構造１２０ｉｎのエッジに隣接してＦＤ領域１４０が配置される。
【0020】
参考までに、ｘ方向及びｙ方向は、相対的な概念であって、共有ピクセルＳＰＸが９０°回転すると、ｘ方向はｙ方向になり、ｙ方向はｘ方向になる。したがって、上述した外部ＤＴＩ構造１２０ｏｕｔ及び内部ＤＴＩ構造１２０ｉｎの延長方向及び構造は、上述した方向及び構造に固定されない。
【0021】
一方、ＤＴＩ構造１２０は、特定ピクセルＰＸのＰＤ １１０に光が入射して生成された電荷が隣接するピクセルＰＸ又はＰＤ １１０に入ることを防止する。即ち、ＤＴＩ構造１２０は、隣接するピクセルＰＸｓ間の光学的クロストーク（ｏｐｔｉｃａｌ ｃｒｏｓｓｔａｌｋ）現象を防止する。ＤＴＩ構造１２０は、基板１０１の前面ＦＳから背面ＢＳに拡張されて基板１０１を貫通する。
【0022】
ＤＴＩ構造１２０について更に具体的に説明すると、ＤＴＩ構造１２０は、中心導電層と外郭絶縁層とを含む。中心導電層は、ＤＴＩ構造１２０の中心部分に配置され、例えば不純物でドーピングされたポリシリコンを含む。中心導電層には、グラウンド又はマイナス電圧が印加される。中心導電層にグラウンド又はマイナス電圧が印加されることにより、ピクセルＰＸで生成された正電荷が中心導電層の電圧に誘導されてグラウンドコンタクトを介して除去される。結果として、ＤＴＩ構造１２０は、中心導電層を介してイメージセンサ１００の暗電流特性を改善する。外郭絶縁層は、中心導電層を取り囲む形態でＤＴＩ構造１２０の外郭部分に配置される。外郭絶縁層は、中心導電層を基板１０１から絶縁させる。外郭絶縁層は、例えばシリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜などを含む。
【0023】
一部実施形態において、中心導電層の内部に埋込層が配置される。埋込層は、ＤＴＩ構造１２０内のボイドの形成を防止し、高温工程時に基板１０１に印加される引張応力を相殺させて基板１０１の撓み防止のために配置される。それにより、埋込層は、中心導電層とは熱膨脹係数が異なる物質を含む。例えば、埋込層は、金属酸化物、金属窒化物、金属、又はそれらの組み合わせを含む。これとは異なり、埋込層は、ＳｉＣＮ、ＳｉＯＮ、ＳｉＯＣのようなシリコン化合物を含み得る。
【0024】
ＤＴＩ構造１２０は、基板１０１に深いトレンチを形成して、トレンチ内部を絶縁物質及び導電物質で満たして形成される。ＤＴＩ構造１２０は、トレンチを基板１０１の前面ＦＳで形成するか又は背面ＢＳで形成するかによって、前面ＤＴＩ（ＦＤＴＩ）構造又は背面ＤＴＩ（ＢＤＴＩ）構造に区別される。また、ＤＴＩ構造１２０は、トレンチの形態によって多様な形態を有する。例えば、実施形態によって、ＤＴＩ構造１２０は、基板１０１を完全に貫通しない。本実施形態のイメージセンサ１００において、ＤＴＩ構造１２０は、ＦＤＴＩ構造を有する。しかし、ＤＴＩ構造１２０がそれに限定されるものではない。
【0025】
ＦＤ領域１４０は、ｙ方向に隣接する２個のピクセルＰＸｓ間に配置される。具体的に、ＦＤ領域１４０は、ｙ方向に隣接する２個のピクセルＰＸｓ間のアクティブ領域１６０内に高濃度不純物ドーピングを介して形成される。例えば、第１及び第２ピクセル（ＰＸ１、ＰＸ２）の間にＦＤ領域１４０が配置され、第３及び第４ピクセル（ＰＸ３、ＰＸ４）の間にＦＤ領域１４０が配置される。それにより、第１及び第２ピクセル（ＰＸ１、ＰＸ２）は、ＦＤ領域１４０を互いに共有して、第１サブ共有ピクセルＳＰＸｓ１を構成する。また、第３及び第４ピクセル（ＰＸ３、ＰＸ４）はＦＤ領域１４０を互いに共有して、第２サブ共有ピクセルＳＰＸｓ２を構成する。結果として、第１及び第２ピクセル（ＰＸ１、ＰＸ２）の４個のＰＤ １１０が１つのＦＤ領域１４０を共有し、第３及び第４ピクセル（ＰＸ３、ＰＸ４）の４個のＰＤ １１０が１つのＦＤ領域１４０を共有する。
【0026】
一方、２個のピクセルＰＸｓがサブ共有ピクセルを構成することにより、共有ピクセルＳＰＸは、ｘ方向に互いに隣接する２個のサブ共有ピクセル（ＳＰＸｓ１、ＳＰＸｓ２）を含む。また、２個のピクセルＰＸｓが１つのＦＤ領域１４０を互いに共有することで、共有ピクセルＳＰＸの配線連結関係が単純化される。共有ピクセルＳＰＸの配線連結関係については、図３Ａ及び図３Ｂの説明部分で更に詳細に説明する。
【0027】
共有ピクセルＳＰＸは、平面視において略方形を有する。しかし、共有ピクセルＳＰＸの平面視において方形に限定されるものではない。一方、マイクロレンズは、ピクセルＰＸｓのそれぞれに配置される構造、サブ共有ピクセル（ＳＰＸｓ１、ＳＰＸｓ２）のそれぞれに配置される構造、共有ピクセルＳＰＸ全体に配置される構造などで配置される。共有ピクセルＳＰＸ及びマイクロレンズの配置構造については、図８Ａ及び図８Ｂの説明部分で更に詳細に説明する。
【0028】
図２において、１つの共有ピクセルＳＰＸのみを図示しているが、本実施形態のイメージセンサ１００は、２次元アレイ状に配置された多数の共有ピクセルＳＰＸを含む。即ち、本実施形態のイメージセンサ１００において、共有ピクセルＳＰＸは、ｘ方向及びｙ方向に沿ってそれぞれ複数個ずつ配置される。共有ピクセルＳＰＸの２次元アレイ状については、図１２の説明部分で更に詳細に説明する。
【0029】
図１の等価回路図に基づき、ＰＤ １１０、ＦＤ領域１４０、及びピクセルトランジスタ間の連結関係を見ると、第１サブ共有ピクセルＳＰＸｓ１の４個のＰＤ（ＰＤ１－１、ＰＤ１－２、ＰＤ２－１、ＰＤ２－２）はそれぞれ対応する４個の伝送トランジスタ（ＴＸ１－１、ＴＸ１－２、ＴＸ２－１、ＴＸ２－２）のソース領域に連結され、第２サブ共有ピクセルＳＰＸｓ２の４個のＰＤ（ＰＤ３－１、ＰＤ３－２、ＰＤ４－１、ＰＤ４－２）はそれぞれ対応する４個の伝送トランジスタ（ＴＸ３－１、ＴＸ３－２、ＴＸ４－１、ＴＸ４－２）のソース領域に連結される。
【0030】
第１サブ共有ピクセルＳＰＸｓ１の伝送トランジスタ（ＴＸ１－１、ＴＸ１－２、ＴＸ２－１、ＴＸ２－２）及び第２サブ共有ピクセルＳＰＸｓ１２の伝送トランジスタ（ＴＸ３－１、ＴＸ３－２、ＴＸ４－１、ＴＸ４－２）のそれぞれのドレイン領域は、リセットトランジスタＲＸのソース領域に連結される。即ち、第１サブ共有ピクセルＳＰＸｓ１の伝送トランジスタ（ＴＸ１－１、ＴＸ１－２、ＴＸ２－１、ＴＸ２－２）の共通ドレイン領域が第１ ＦＤ領域ＦＤ１に該当し、第２サブ共有ピクセルＳＰＸｓ２の伝送トランジスタ（ＴＸ３－１、ＴＸ３－２、ＴＸ４－１、ＴＸ４－２）の共通ドレイン領域が第２ ＦＤ領域ＦＤ２に該当する。また、リセットトランジスタＲＸのソース領域は、配線で連結された２個のＦＤ領域１４０、即ち第１サブ共有ピクセルＳＰＸｓ１の第１ ＦＤ領域ＦＤ１及び第２サブ共有ピクセルＳＰＸｓ２の第２ ＦＤ領域ＦＤ２に該当する。第１ ＦＤ領域ＦＤ１及び第２ ＦＤ領域ＦＤ２は、配線を介してソースフォロワトランジスタＳＦＸのソースフォロワゲート（図３ＢのＳＦ参照）に連結される。図１に示したように、リセットトランジスタＲＸのドレイン領域及びソースフォロワトランジスタＳＦＸのドレイン領域が電源電圧Ｖｐｉｘに連結される。また、ソースフォロワトランジスタＳＦＸのソース領域と選択トランジスタＳＸのドレイン領域とが互いに連結される。一方、選択トランジスタＳＸのソース領域には、出力ラインが連結されて選択トランジスタＳＸのソース領域の電圧が出力電圧Ｖｏｕｔとして出力される。
【0031】
また、ピクセルトランジスタ、例えばソースフォロワトランジスタＳＦＸ、リセットトランジスタＲＸ、及び選択トランジスタＳＸは、共有ピクセルＳＰＸを構成するピクセルＰＸｓに配置されたゲート１５０及びアクティブ領域１６０を介して具現される。ソースフォロワトランジスタＳＦＸ、リセットトランジスタＲＸ、及び選択トランジスタＳＸの具体的な配置構造については、図３Ｂの説明部分で更に詳細に説明する。
【0032】
一方、ピクセルトランジスタのサイズは、ゲート１５０のサイズによって決定される。ゲート１５０のｘ方向の大きさがゲート１５０の幅になり、ゲート１５０のｙ方向の大きさがゲート１５０の長さになる。図２から分かるように、ゲート１５０の幅は、ＤＴＩ構造１２０によってある程度決定される。本実施形態のイメージセンサ１００において、ゲート１５０は、第１ゲート長Ｌｇ１を有する。また、ゲート１５０の第１ゲート長Ｌｇ１が変更されることにより、ピクセルトランジスタのサイズが変更される。本実施形態のイメージセンサ１００において、電荷伝送効率、ＣＧ（ｃｏｎｖｅｒｓｉｏｎ ｇａｉｎ）改善のためにピクセルトランジスタのサイズが適切に変更される。
【0033】
グラウンドコンタクト１７０は、第１及び第２サブ共有ピクセル（ＳＰＸｓ１、ＳＰＸｓ２）のそれぞれのアクティブ領域１６０に配置される。具体的に第１サブ共有ピクセルＳＰＸｓ１のグラウンドコンタクト１７０は、共有ピクセルＳＰＸ全体を基準にｘ方向の右側外郭部分及びｙ方向の中央部分に配置される。図２において、第１サブ共有ピクセルＳＰＸｓ１のグラウンドコンタクト１７０が第１ピクセルＰＸ１に配置されているが、第２ピクセルＰＸ２に配置され得る。同様に、第２サブ共有ピクセルＳＰＸｓ２のグラウンドコンタクト１７０は、共有ピクセルＳＰＸ全体を基準にｘ方向の左側外郭部分及びｙ方向の中央部分に配置される。また、第２サブ共有ピクセルＳＰＸｓ２のグラウンドコンタクト１７０は、第４ピクセルＰＸ４に配置される。
【0034】
一方、グラウンドコンタクトは、図２のイメージセンサ１００の共有ピクセルＳＰＸに配置された位置に限定されず、共有ピクセルの構造によって共有ピクセルの多様な位置に配置され得る。グラウンドコンタクトの多様な配置構造については、図４Ａ、図４Ｂ、図６Ａ、図７などの説明部分で更に詳細に説明する。
【0035】
図３Ａ及び図３Ｂは、比較例のイメージセンサ及び図１のイメージセンサにおけるＦＤ領域の配線ルーチンを示す平面図である。図１を共に参照して説明し、図１及び図２の説明部分で既に説明した内容は、簡単に説明するか又は省略する。
【0036】
図３Ａ及び図３Ｂを参照すると、比較例のイメージセンサＣｏｍ．において、共有ピクセルは、４個のピクセルを含む。また、ピクセルは２個のＰＤを含み、１つのＰＤに１つのＦＤ領域ＦＤが配置される。グラウンドコンタクトＧＮＤは、ピクセルのそれぞれの中央部分に配置される。したがって、比較例のイメージセンサＣｏｍ．の場合、共有ピクセル内に８個のＦＤ領域ＦＤが配置され、８個のＦＤ領域ＦＤは、配線を介してリセットトランジスタのソース領域及びソースフォロワトランジスタのソースフォロワゲートＳＦに連結される。結果として、比較例のイメージセンサＣｏｍ．において、ＦＤ領域ＦＤとピクセルトランジスタとの間の配線のルーチンは、非常に複雑になる。配線は一般的に銅（Ｃｕ）のようなメタルによって形成され、複雑な配線のルーチンは抵抗を上昇させて変換利得（Ｃｏｎｖｅｒｓｉｏｎ Ｇａｉｎ：ＣＧ）を減少させる。ここで、ＣＧは、ＰＤで生成された電荷がＦＤ領域に移動して蓄積され、該電荷がソースフォロワトランジスタを介して電圧に変わる比率を意味する。また、比較例のイメージセンサＣｏｍ．において、複雑な配線のルーチンは、ピクセルトランジスタの配置効率及びサイズの増加を妨害し、配線層を増加させる。
【0037】
一方、本実施形態のイメージセンサ１００において、共有ピクセルＳＰＸが４個のピクセルＰＸｓを含むが、２個のピクセルＰＸｓが１つのサブ共有ピクセルを構成しつつ、１つのＦＤ領域１４０を共有する構造を有する。したがって、共有ピクセルＳＰＸ内に２個のＦＤ領域ＦＤのみが配置され、２個のＦＤ領域ＦＤは、配線を介してリセットトランジスタＲＸのソース領域及びソースフォロワトランジスタＳＦＸのソースフォロワゲートＳＦに連結される。結果として、図３Ｂに示したように、本実施形態のイメージセンサ１００において、ＦＤ領域１４０とピクセルトランジスタとの間の配線のルーチンが単純化される。このような単純化された配線のルーチンは抵抗を減少させてＣＧを向上させる。また、本実施形態のイメージセンサ１００において、単純化された配線のルーチンは、ピクセルトランジスタの配置効率及びサイズの増加を可能にし、配線層を減少させるのに寄与する。ピクセルトランジスタの配置効率及びサイズの増加については、図４Ｂ又は図１１の説明部分で更に詳細に説明する。
【0038】
本実施形態のイメージセンサ１００において、ゲート１５０は、共有ピクセルＳＰＸの外郭部分にＰＤ １１０ １個当り１個ずつ配置される。したがって、共有ピクセルＳＰＸに８個のゲート１５０が配置される。８個のゲート１５０のうちの少なくとも３個は、共有ピクセルＳＰＸのピクセルトランジスタとして用いられる。例えば、第１ピクセルＰＸ１の左側のゲート１５０がリセットトランジスタＲＸのリセットゲートＲＧとして用いられる。また、第３ピクセルＰＸ３の右側のゲート１５０がソースフォロワトランジスタＳＦＸのソースフォロワゲートＳＦとして用いられ、左側のゲート１５０が選択トランジスタＳＸの選択ゲートＳＧとして用いられる。勿論、ピクセルトランジスタとして用いられるゲートの位置は上述した内容に限定されるものではない。例えば、リセットゲートＲＧが第３ピクセルＰＸ３に配置され、ソースフォロワゲートＳＦ及び選択ゲートＳＧが第１ピクセルＰＸ１に配置され得る。また、第２ピクセルＰＸ２及び第４ピクセルＰＸ４のゲート１５０がピクセルトランジスタのゲートとして用いられ得る。
【0039】
一方、ピクセルトランジスタを構成しないゲート１５０は、ダミーゲートに該当する。ダミーゲートは、イメージセンサ１００において、他の動作特性を具現するために用いられる。例えば、ダミーゲートは、共有ピクセルのデュアルＣＧやトリプルＣＧ具現のために用いられる。また、ダミーゲートは、ソースフォロワゲートＳＦを複数個構成する場合に、追加的なソースフォロワゲートＳＦとして用いられる。
【0040】
図４Ａ及び図４Ｂは、本発明の一実施形態によるイメージセンサの共有ピクセルの多様な例を示す平面図である。図１を共に参照して説明し、図１～図３Ｂの説明部分で既に説明した内容は、簡単に説明するか又は省略する。
【0041】
図４Ａを参照すると、本実施形態のイメージセンサ１００ａは、グラウンドコンタクト１７０ａの位置において、図２のイメージセンサ１００とは異なる。具体的に、本実施形態のイメージセンサ１００ａで、グラウンドコンタクト１７０ａは、共有ピクセルＳＰＸにおいて、ｘ方向及びｙ方向の中央部分に隣接して配置される。例えば、グラウンドコンタクト１７０ａは、外部ＤＴＩ構造１２０ｏｕｔが＋状に配置された共有ピクセルＳＰＸの中央部分に隣接して配置される。図４Ａにおいて、グラウンドコンタクト１７０ａが共有ピクセルＳＰＸの中央部分で第１ピクセルＰＸ１及び第３ピクセルＰＸ３に配置されているが、グラウンドコンタクト１７０ａの配置位置はそれに限定されるものではない。例えば、グラウンドコンタクト１７０ａは、共有ピクセルＳＰＸの中央部分で、第２ピクセルＰＸ２及び第４ピクセルＰＸ４、第１ピクセルＰＸ１及び第４ピクセルＰＸ４、又は第２ピクセルＰＸ２及び第３ピクセルＰＸ３に配置され得る。
【0042】
また、本実施形態のイメージセンサ１００ａにおいて、ＦＤ領域１４０とピクセルトランジスタとの配線連結構造は、図３Ｂで示した配線連結構造と実質的に同一である。以下、共有ピクセルが２個のサブ共有ピクセル（ＳＰＸｓ１、ＳＰＸｓ２）及び２個のＦＤ領域１４０を含む構造を有する場合、ＦＤ領域１４０とピクセルトランジスタとの配線連結構造は、図３Ｂで示した配線連結構造と実質的に同一である。
【0043】
図４Ｂを参照すると、本実施形態のイメージセンサ１００ｂは、グラウンドコンタクト１７０ｂの位置及びゲート１５０の配置形態において、図２のイメージセンサ１００とは異なる。具体的に、本実施形態のイメージセンサ１００ｂで、グラウンドコンタクト１７０ｂは、共有ピクセルＳＰＸにおいて、ｘ方向及びｙ方向の外郭部分に隣接して配置される。例えば、４個のピクセルＰＸｓが四分面を構成する場合、グラウンドコンタクト１７０ｂは、２四分面及び４四分面の外郭部分に配置される。グラウンドコンタクト１７０ｂの位置がそれに限定されるものではないということは言うまでもない。例えば、グラウンドコンタクト１７０ｂは、１四分面及び３四分面の外郭部分、１四分面及び２四分面の外郭部分、又は３四分面及び４四分面の外郭部分に配置され得る。
【0044】
また、本実施形態のイメージセンサ１００ｂにおいて、グラウンドコンタクト１７０ｂが共有ピクセルＳＰＸの外郭部分に配置されることにより、対応するアクティブ領域１６０の上部のゲートが省略される。一方、図示していないが、本実施形態のイメージセンサ１００ｂにおいて、第３ピクセルＰＸ３の右側のゲート１５０がリセットトランジスタＲＸのリセットゲートＲＧになり、第１ピクセルＰＸ１の右側のゲート１５０が選択トランジスタＳＸの選択ゲートＳＧになり、左側のゲート１５０がソースフォロワトランジスタＳＦＸのソースフォロワゲートＳＦになる。勿論、ピクセルトランジスタのゲートは第２ピクセルＰＸ２及び第４ピクセルＰＸ４に配置される。本実施形態のイメージセンサ１００ｂにおいて、グラウンドコンタクト１７０ｂの配置位置が多様化されて、ピクセルトランジスタの配置効率が増加する。
【0045】
図５Ａ～図５Ｃは、本発明の一実施形態によるイメージセンサの共有ピクセルの第４例を示す平面図、及び伝送ゲート部分の多様な例を示す断面図であり、図５Ｂ及び図５Ｃは、伝送ゲート部分をｘ方向に沿って切って見た断面図である。図１を共に参照して説明し、図１～図４Ｂの説明部分で既に説明した内容は、簡単に説明するか又は省略する。
【0046】
図５Ａ及び図５Ｂを参照すると、本実施形態のイメージセンサ１００ｃは、ＰＤ １１０ １個当り１個の伝送ゲート１３０ａが配置されるという点で図２のイメージセンサ１００とは異なる。具体的に、本実施形態のイメージセンサ１００ｃは、基板１０１、ＰＤ １１０、ＤＴＩ構造１２０、伝送ゲート１３０ａ、ＦＤ領域１４０、及びゲート１５０を含む。
【0047】
基板１０１は、前面（Ｆｒｏｎｔ Ｓｉｄｅ：ＦＳ）及びそれに対向する背面（Ｂａｃｋ Ｓｉｄｅ：ＢＳ）を含む。基板１０１の前面ＦＳ上に配線層が配置され、背面ＢＳ上に光透過層が配置される。光透過層は、例えばカラーフィルターやマイクロレンズなどを含む。光は、基板１０１の背面ＢＳの光透過層を経てフォトダイオード１１０に入射する。
【0048】
基板１０１は、第１導電型（例えば、ｐ型）のバルク（ｂｕｌｋ）シリコン基板上に第１導電型のエピ層が成長した基板である。実施形態によって、基板１０１は、バルクシリコン基板部分がいずれも除去されてエピ層のみを含む。一方、基板１０１は、第１導電型のウェルを含むバルクシリコン基板である。また、基板１０１は、第２導電型（例えば、ｎ型）のエピ層を含む基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板など多様な形態の基板を含み得る。
【0049】
ＰＤ １１０は、基板１０１の背面ＢＳを介して入射した光の強度、即ち入射した光量に比例して電荷を生成及び蓄積する。ＰＤ １１０は、例えば第１導電型（例えば、ｐ型）の不純物でドーピングされた第１不純物領域及び第２導電型（例えば、ｎ型）の不純物でドーピングされた第２不純物領域を含む。第１不純物領域及び第２不純物領域は、ｐ－ｎ接合（ｐ－ｎ ｊｕｎｃｔｉｏｎ）を構成する。一部実施形態において、基板１０１が第１不純物領域の役割を行う。そのような場合、第１不純物領域が不要になり、基板１０１及び第２不純物領域がＰＤ １１０を構成する。ＰＤ １１０は、ピクセルＰＸｘのそれぞれの中央部分の基板１０１の内部に配置される。例えば、図５Ｂに示したように、ＰＤ １１０は、伝送トランジスタＴＸの伝送ゲート１３０ａの下部の基板１０１の内部に配置される。
【0050】
本実施形態のイメージセンサ１００ｃにおいて、ＰＤ １１０ １個に１個の伝送トランジスタＴＸが配置され、伝送トランジスタＴＸは、伝送ゲート１３０ａを含む。トランジスタの機能的な側面を考慮すると、伝送ゲート１３０ａ、ＰＤ １１０、及びＦＤ領域１４０が伝送トランジスタＴＸを構成する。即ち、ＰＤ １１０／ＦＤ領域１４０が伝送トランジスタＴＸのソース／ドレインを構成する。
【0051】
伝送ゲート１３０ａは、ポリシリコンからなる。しかし、伝送ゲート１３０ａの材質はポリシリコンに限定されるものではない。例えば、伝送ゲート１３０ａは、バリア膜及び少なくとも１つのメタル層を備えた多重層構造からなる。伝送ゲート１３０ａは、例えばデュアル垂直ゲート構造を有する。それにより、伝送ゲート１３０ａは、２個の垂直拡張部分１３２及び連結部分１３４を含む。２個の垂直拡張部分１３２のそれぞれは、基板１０１の内部に垂直に拡張されて、ｘ方向に互いに離隔される。ここで、垂直は、基板１０１の上面に垂直なｚ方向を意味する。連結部分１３４は、基板１０１の上面上から２個の垂直拡張部分１３２を互いに連結する。参考までに、垂直拡張部分１３２と連結部分１３４とは説明のための形式的な区別に過ぎず、垂直拡張部分１３２と連結部分１３４とは、同一物質からなり、一体に結合された形態を有する。例えば、垂直拡張部分１３２と連結部分１３４とは、ポリシリコンによって一体に形成される。
【0052】
図５Ａに示したように、伝送ゲート１３０ａの水平断面は、長方形を有する。このような長方形は、ｚ方向の連結部分１３４以上のレベルにおける伝送ゲート１３０ａの水平断面に該当する。仮に、ｚ方向の連結部分１３４よりも低いレベルの場合、伝送ゲート１３０ａの水平断面は、垂直拡張部分１３２の２個の小さい長方形がｘ方向に互いに離隔された形態を有する。
【0053】
垂直拡張部分１３２の下面及び側面、そして連結部分１３４は、下面ゲート絶縁膜１３５によって取り囲まれる。例えば、ゲート絶縁膜１３５は、垂直拡張部分１３２と基板１０１との間、連結部分１３４と基板１０１との間、そしてｘ方向の伝送ゲート１３０ａの外部の基板１０１の上面上に配置される。
【0054】
本実施形態のイメージセンサ１００ｃにおいて、デュアル垂直ゲート構造の伝送ゲート１３０ａが配置されることにより、垂直ゲート構造の２個の伝送ゲート１３０が配置された構造と類似して電荷漏れが最小化される。また、伝送ゲート１３０ａは、上部に広い連結部分１３４を含むことにより、ゲートコンタクト１８０の面積の増加及びミスアライメント問題を解決することができる。更に具体的に説明すると、連結部分なしに２個の伝送ゲートのみが配置された場合、伝送ゲートのそれぞれにゲートコンタクトが配置されなければならないため、コンタクト面積が増加する問題がある。また、伝送ゲートのそれぞれの上面の幅が狭いため、ゲートコンタクトとのミスアライメント問題も発生する。一方、本実施形態のイメージセンサ１００ｃの場合、伝送ゲート１３０ａが連結部分１３４を含むことにより、１つのゲートコンタクト１８０のみが配置されてゲートコンタクト１８０の面積を減らし、且つ連結部分１３４の上面の面積が比較的広いため、ゲートコンタクト１８０とのミスアライメント問題も解決される。
【0055】
一方、一部実施形態において、伝送ゲート１３０ａの電位ハンプ（ｐｏｔｅｎｔｉａｌ ｈｕｍｐ）を除去するために、伝送ゲート１３０ａの連結部分１３４と基板１０１との間に一定厚さのスペーサが配置される。ここで、電位ハンプは、ゲートのベンディング部分に対応するアクティブ領域のエッジにフィールドが集中する現象を意味する。スペーサが配置される場合、スペーサの厚さほど伝送ゲート１３０ａの垂直拡張部分１３２の長さが増加する。したがって、スペーサの厚さは、伝送ゲート１３０ａの垂直拡張部分１３２の距離及び電位ハンプの除去効果を考慮して適切に決定される。
【0056】
図５Ａ及び図５Ｃを参照すると、本実施形態のイメージセンサ１００ｃ’は、ＰＤ １１０ １個当り１個の伝送ゲート１３０ａ’が配置されるという点において、図５Ｂのイメージセンサ１００ｃと類似する。しかし、本実施形態のイメージセンサ１００ｃ’において、伝送ゲート１３０ａ’がシングル垂直ゲート構造を有するという点で、図５Ｂのイメージセンサ１００ｃとは異なる。具体的に、本実施形態のイメージセンサ１００ｃ’は、基板１０１、ＰＤ １１０、ＤＴＩ構造１２０、伝送ゲート１３０ａ’、ＦＤ領域１４０、及びゲート１５０を含む。基板１０１、ＰＤ １１０、ＤＴＩ構造１２０、ＦＤ領域１４０、及びゲート１５０については、図２及び図５Ｂのイメージセンサ（１００、１００ｃ）の説明部分で説明した通りである。
【0057】
伝送ゲート１３０ａ’は、図５Ｃに示したように、シングル垂直ゲート構造を有する。それにより、伝送ゲート１３０ａ’は、垂直拡張部分１３２及び水平拡張部分１３６を含む。垂直拡張部分１３２は、基板１０１の内部に垂直に拡張される。水平拡張部分１３６は、基板１０１の上面上で垂直拡張部分１３２から水平方向に拡張される。伝送ゲート１３０ａ’の構造においても垂直拡張部分１３２と水平拡張部分１３６とは、説明のための形式的な区別のみであり、垂直拡張部分１３２と水平拡張部分１３６とは、同一物質からなり、一体に結合された形態を有する。
【0058】
本実施形態のイメージセンサ１００ｃ’において、伝送ゲート１３０ａ’の垂直拡張部分１３２は基板１０１の内部に垂直に拡張され、水平拡張部分１３６は基板１０１上に水平に拡張された構造を有する。それにより、垂直拡張部分１３２が小さくなっても、水平拡張部分３１６を介してゲートコンタクト１８０の面積を十分に確保することができる。結果として、ゲートコンタクト１８０の面積の増加及びミスアライメント問題を解決することができる。一方、一部実施形態において、伝送ゲート１３０ａ’の電位ハンプを除去するために、伝送ゲート１３０ａの水平拡張部分１３６と基板１０１との間に一定厚さのスペーサが配置される。
【0059】
図６Ａ及び図６Ｂは、本発明の一実施形態によるイメージセンサの共有ピクセルの多様な例を示す平面図、及びＦＤ領域の配線ルーチンを示す平面図である。図１を共に参照して説明し、図１～図５Ｃの説明部分で既に説明した内容は、簡単に説明するか又は省略する。
【0060】
図６Ａ及び図６Ｂを参照すると、本実施形態のイメージセンサ１００ｄは、２個の単位ピクセルＰＸｓがＦＤ領域１４０ａを共有しないという点で、図２のイメージセンサ１００とは異なる。具体的に、本実施形態のイメージセンサ１００ｄにおいて、共有ピクセルＳＰＸａは、４個のピクセル（ＰＸ１ａ～ＰＸ４ａ）を含むが、２個のピクセルＰＸｓによるサブ共有ピクセルの構成に関する概念はない。また、４個のピクセル（ＰＸ１ａ～ＰＸ４ａ）は、ＤＴＩ構造１２０ａ、例えば外部ＤＴＩ構造１２０ｏｕｔによって互いに完全に分離される。
【0061】
ピクセルＰＸ１ｓのそれぞれは、ＦＤ領域１４０ａを含む。したがって、ピクセルＰＸ１ｓのそれぞれの２個のＰＤ １１０がＦＤ領域１４０ａを共有する。このようなＦＤ領域１４０ａの配置構造によって、図６Ｂに示したように、共有ピクセルＳＰＸａにおいて、４個のＦＤ領域１４０ａが配線を介してリセットトランジスタＲＸのソース領域及びソースフォロワトランジスタＳＦＸのソースフォロワゲートＳＦに連結される。
【0062】
一方、グラウンドコンタクト１７０ｃは、ピクセルＰＸ１ｓのそれぞれに配置される。例えば、グラウンドコンタクト１７０ｃは、共有ピクセルＳＰＸａにおいて、ｘ方向の外郭部分及びｙ方向の中央部分に隣接してピクセルＰＸ１ｓのそれぞれに配置される。しかし、グラウンドコンタクト１７０ｃの配置位置はそれに限定されるものではない。例えば、グラウンドコンタクト１７０ｃは、共有ピクセルＳＰＸａにおいて、ｘ方向及びｙ方向の中央部分に隣接してピクセルＰＸ１ｓのそれぞれに配置され得る。
【0063】
本実施形態のイメージセンサ１００ｄのＦＤ領域１４０ａとピクセルトランジスタとの配線連結構造は、図３Ａの比較例のイメージセンサＣｏｍ．のＦＤ領域ＦＤの配線連結構造に比べて更に単純である。したがって、本実施形態のイメージセンサ１００ｄも、ＣＧ向上、ピクセルトランジスタの配置効率及びサイズの増加、並びに配線層の減少に寄与する。
【0064】
【0065】
図７を参照すると、本実施形態のイメージセンサ１００ｅは、共有ピクセルＳＰＸｂの構造において、図２のイメージセンサ１００とは異なる。具体的に、本実施形態のイメージセンサ１００ｅにおいて、共有ピクセルＳＰＸｂは、４個のピクセル（ＰＸ１ｂ～ＰＸ４ｂ）を含むが、２個のピクセルＰＸｓによるサブ共有ピクセルの構成に関する概念はない。それにより、ピクセルＰＸｓのそれぞれは、ＦＤ領域１４０ａを含む。したがって、ピクセルＰＸｓのそれぞれの２個のＰＤ １１０がＦＤ領域１４０ａを共有する。
【0066】
このようなＦＤ領域１４０ａの配置構造及び配線連結構造は、図６Ｂに示したＦＤ領域１４０ａの配置構造及び配線連結構造と実質的に同一である。以下、共有ピクセルでピクセルＳＸｓのそれぞれがＦＤ領域１４０ａを含む構造を有する場合、ＦＤ領域１４０ａとピクセルトランジスタとの配線連結構造は、図６Ｂで示した配線連結構造と実質的に同一である。
【0067】
一方、本実施形態のイメージセンサ１００ｅにおいて、共有ピクセルＳＰＸｂ内の４個のピクセル（ＰＸ１ｂ～ＰＸ４ｂ）は、ＤＴＩ構造１２０ｂ、例えば外部ＤＴＩ構造１２０ｏｕｔによって不完全に分離される。具体的に、共有ピクセルＳＰＸｂ全体に共通適用されるグラウンドコンタクト１７０ｄがｘ方向及びｙ方向で共有ピクセルＳＰＸｂの中心に配置される。共有ピクセルＳＰＸｂの中心に配置されたグラウンドコンタクト１７０ｄによって、ｘ方向に延びる外部ＤＴＩ構造１２０ｏｕｔはｘ方向の両方に分離され、ｙ方向に延びる外部ＤＴＩ構造１２０ｏｕｔはｙ方向の両方に分離される。
【0068】
図８Ａを参照すると、本実施形態のイメージセンサ１００において、共有ピクセルＳＰＸの４個のピクセルＰＸｓに対応して４個のマイクロレンズ１９０が配置される。上述したように、マイクロレンズ１９０は、基板１０１の下面上に配置される。それにより、図８Ａにおいて、マイクロレンズ１９０に対応する点線が表示されている。一方、マイクロレンズ１９０の平面形態がピクセルＰＸの平面形態に対応して方形として表示されているが、マイクロレンズ１９０の平面形態は、方形に限らず、円形や楕円形を有し得る。
【0069】
一方、ピクセルＰＸｓのそれぞれが２個のＰＤ １１０を含み、且つＰＤ １１０のそれぞれに対応して伝送トランジスタＴＸが配置されることにより、ピクセルＰＸｓのうちの少なくとも１つのピクセルＰＸは、ＡＦ（Ａｕｔｏ Ｆｏｃｕｓ）具現のために活用され得る。参考までに、ＡＦは、多様な方式で遂行される。例えば、ＡＦは、コントラストＡＦ、位相差ＡＦ、撮像面位相差ＡＦ、デュアルピクセルＡＦなどの方式によって遂行される。ここで、デュアルピクセルＡＦ方式は、２個以上のＰＤ １１０を集めて１つのＡＦ用ピクセルとして利用する方式であり、ＡＦ用ピクセル内のＰＤのそれぞれを個別的に制御してＡＦ情報を用いるときはＰＤのそれぞれの光感知信号を用いて位相差センサのように作動し、イメージ情報を用いるときにはＰＤの光感知信号が合わせられて１つのイメージ信号を出力する。本実施形態のイメージセンサ１００は、ピクセルＰＸ内の２個のＰＤ １１０を用いてデュアルピクセルＡＦ方式でＡＦを遂行することができる。
【0070】
図８Ｂを参照すると、本実施形態のイメージセンサ１００ｆにおいて、共有ピクセルＳＰＸの２個のサブ共有ピクセル（ＳＰＸｓ１、ＳＰＸｓ２）に対応して２個のマイクロレンズ１９０ａが配置される。マイクロレンズ１９０ａは、基板１０１の下面上に配置され、図８Ｂにおいて、マイクロレンズ１９０ａに対応する点線が表示されている。一方、マイクロレンズ１９０ａの平面形態は、サブ共有ピクセル（ＳＰＸｓ１、ＳＰＸｓ２）の平面形態に対応してｙ方向に長めな方形を有する。しかし、マイクロレンズ１９０の平面形態は、それに限定されず、ｙ方向に長めな楕円形態を有し得る。
【0071】
一方、本実施形態のイメージセンサ１００ｆにおいて、サブ共有ピクセル（ＳＰＸｓ１、ＳＰＸｓ２）のそれぞれが２個のピクセルＰＸｓを含む。したがって、サブ共有ピクセル（ＳＰＸｓ１、ＳＰＸｓ２）のそれぞれの上下ピクセルＰＸｓがＡＦ具現のために活用され得る。即ち、本実施形態のイメージセンサ１００ｆにおいて、サブ共有ピクセル（ＳＰＸｓ１、ＳＰＸｓ２）のうちの少なくとも１つは、２個のピクセルＰＸｓを用いてデュアルピクセルＡＦ方式でＡＦを遂行することができる。
【0072】
図９を参照すると、本実施形態のイメージセンサ１００ｇにおいて、共有ピクセルＳＰＸの構造は、図２のイメージセンサ１００の共有ピクセルＳＰＸの構造と実質的に同一である。例えば、共有ピクセルＳＰＸはＸ方向に隣接して配置された２個のサブ共有ピクセル（ＳＰＸｓ１、ＳＰＸｓ２）を含み、サブ共有ピクセル（ＳＰＸｓ１、ＳＰＸｓ２）のそれぞれはｙ方向に隣接する２個のピクセルＰＸｓを含む。
【0073】
本実施形態のイメージセンサ１００ｇにおいて、ＦＤ領域１４０は、サブ共有ピクセル（ＳＰＸｓ１、ＳＰＸｓ２）のそれぞれの中央部分に配置され、２個のピクセルＰＸｓによって共有される。また、ＦＤ領域１４０は、サブ共有ピクセル（ＳＰＸｓ１、ＳＰＸｓ２）のそれぞれの中央部分に配置されたアクティブ領域１６０内に形成される。
【0074】
ＦＤ領域１４０がサブ共有ピクセル（ＳＰＸｓ１、ＳＰＸｓ２）のそれぞれの中央部分に配置されることにより、サブ共有ピクセル（ＳＰＸｓ１、ＳＰＸｓ２）のそれぞれでｘ方向に延びる外部ＤＴＩ構造１２０ｏｕｔは、ＦＤ領域１４０を含むアクティブ領域１６０によってｘ方向の両側に２部分に分離される。分離された外部ＤＴＩ構造１２０ｏｕｔの２部分のｘ方向の離隔距離は、例えば第１隔離距離Ｓｘを有する。
【0075】
また、ＦＤ領域１４０がサブ共有ピクセル（ＳＰＸｓ１、ＳＰＸｓ２）のそれぞれの中央部分に配置されることにより、ｙ方向に隣接する２個のピクセルＰＸｓ内の内部ＤＴＩ構造１２０ｉｎがＦＤ領域１４０を含むアクティブ領域１６０によって互いに離隔される。ｙ方向に隣接する２個のピクセルＰＸｓの内部ＤＴＩ構造１２０ｉｎ間のｙ方向の離隔距離は、例えば第２隔離距離Ｓｙを有する。
【0076】
本実施形態のイメージセンサ１００ｇにおいて、第１隔離距離Ｓｘ及び第２隔離距離Ｓｙのうちの少なくとも１つは、隣接するピクセル間の電位障壁（ｐｏｔｅｎｔｉａｌ ｂａｒｒｉｅｒ）調節及び／又は光学的クロストーク防止のために調節される。例えば、第１隔離距離Ｓｘを狭くすることにより、サブ共有ピクセル（ＳＰＸｓ１、ＳＰＸｓ２）のそれぞれにおいて、ｙ方向に隣接するピクセルＰＸｓ間の電位障壁を高めて電気的孤立を強化し、光学的クロストークを減少させることができる。また、第２隔離距離Ｓｙを狭くすることにより、ピクセルＰＸｓのそれぞれにおいて、ｘ方向に隣接するＰＤ １１０間の電気的孤立を強化して光学的クロストークを減少させることができる。参考までに、第１隔離距離Ｓｘの調節はピクセル間（ｉｎｔｅｒ－ｐｉｘｅｌｓ）の調節に該当し、第２隔離距離Ｓｙの調節はピクセル内（ｉｎ－ｐｉｘｅｌ）の調節に該当する。
【0077】
図１０を参照すると、本実施形態のイメージセンサ１００ｈにおいて、共有ピクセルＳＰＸの構造は、図２のイメージセンサ１００の共有ピクセルＳＰＸの構造と実質的に同一である。例えば、共有ピクセルＳＰＸはＸ方向に隣接して配置された２個のサブ共有ピクセル（ＳＰＸｓ１、ＳＰＸｓ２）を含み、サブ共有ピクセル（ＳＰＸｓ１、ＳＰＸｓ２）のそれぞれはｙ方向に隣接する２個のピクセルＰＸｓを含む。
【0078】
本実施形態のイメージセンサ１００ｇにおいて、ＤＴＩ構造１２０のうちの内部ＤＴＩ構造１２０ｉｎは、Ｘ方向に第１幅Ｗｘを有する。また、ＤＴＩ構造１２０のうちの外部ＤＴＩ構造１２０ｏｕｔは、Ｘ方向又はｙ方向に所定幅を有する。特に、外部ＤＴＩ構造１２０ｏｕｔのうち、ｙ方向に延びる外部ＤＴＩ構造１２０ｏｕｔはサブ共有ピクセル（ＳＰＸｓ１、ＳＰＸｓ２）の中央に配置され、ｘ方向に延びる外部ＤＴＩ構造１２０ｏｕｔはｙ方向に第２幅Ｗｙを有する。
【0079】
本実施形態のイメージセンサ１００ｈにおいて、第１幅Ｗｘ及び第２幅Ｗｙのうちの少なくとも１つは、隣接するピクセル間の電位障壁調節及び／又は光学的クロストーク防止のために調節される。例えば、第１幅Ｗｘを広くすることにより、ｘ方向にＰＤ １１０間の電気的孤立を強化して光学的クロストークを減少させることができる。また、第２幅Ｗｙを広くすることにより、サブ共有ピクセル（ＳＰＸｓ１、ＳＰＸ２）のそれぞれにおいて、ｙ方向に隣接するピクセルＰＸｓ間の電気的孤立を強化して光学的クロストークを減少させることができる。参考までに、第１幅Ｗｘの調節はピクセル内の調節に該当し、第２幅Ｗｙの調節はピクセルの間の調節に該当する。
【0080】
図１１を参照すると、本実施形態のイメージセンサ１００ｉにおいて、共有ピクセルＳＰＸの構造は、図４Ｂのイメージセンサ１００ｂの共有ピクセルＳＰＸの構造に類似する。例えば、共有ピクセルＳＰＸにおいて、グラウンドコンタクト１７０ｂは、Ｘ方向及びｙ方向の外郭部分に配置される。また、グラウンドコンタクト１７０ｂが配置された部分のアクティブ領域１６０上には、ゲートが配置されない。
【0081】
一方、本実施形態のイメージセンサ１００ｉにおいて、共有ピクセルＳＰＸのゲート１５０ａのサイズは、図４Ｂのイメージセンサ１００ｂの共有ピクセルＳＰＸのゲート１５０のサイズよりも大きくなる。具体的に、本実施形態のイメージセンサ１００ｉにおいて、ゲート１５０ａは、ｙ方向に第２ゲート長Ｌｇ２を有する。第２ゲート長Ｌｇ２は、第１ゲート長Ｌｇ１よりも長くなる。したがって、ゲート１５０ａのサイズ増加を介してピクセルトランジスタ、例えばリセットトランジスタＲＸ、ソースフォロワトランジスタＳＦＸ、選択トランジスタＳＸのサイズを増加させることができる。
【0082】
本実施形態のイメージセンサ１００ｉにおいて、ゲート１５０ａは、第２ゲート長Ｌｇ２を有する。また、ゲート１５０ａの第２ゲート長Ｌｇ２が変更されることにより、ピクセルトランジスタのサイズが変更される。例えば、本実施形態のイメージセンサ１００において、ゲート１５０ａのサイズ増加及びそれによるピクセルトランジスタのサイズの増加を介して電荷伝送効率やＣＧなどを改善することができる。
【0083】
図１２は、図２のイメージセンサの共有ピクセルが２次元アレイ状に配列された構造を示す平面図である。図１及び図２を共に参照して説明し、図１～図１１の説明部分で既に説明した内容は、簡単に説明するか又は省略する。
【0084】
図１２を参照すると、本実施形態のイメージセンサ１００は、図２に示した共有ピクセルＳＰＸがｘ方向及びｙ方向に沿って配置された２次元アレイ構造を有する。ｘ方向及びｙ方向に互いに隣接する共有ピクセルＳＰＸは、ＤＴＩ構造１２０、例えば外部ＤＴＩ構造１２０ｏｕｔによって互いに分離される。一方、図１２は、図２の共有ピクセルＳＰＸが２次元アレイ状に配置されたイメージセンサ１００を示している。しかし、図３Ｂ～図５Ａ、及び図６Ａ～図１１のイメージセンサ１００ａ～１００ｉのそれぞれにおいても、共有ピクセル（ＳＰＸ、ＳＰＸａ、ＳＰＸｂ）が２次元アレイ状に配置される。
【0085】
【0086】
図１３を参照すると、本実施形態のイメージセンサ１０００は、ピクセルアレイ１１００、タイミングコントローラ（Ｔ／Ｃ）１０１０、ロウデコーダ１０２０、及び出力回路１０３０を含む。本実施形態のイメージセンサ１０００は、例えばＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサ、又はＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサである。
【0087】
一方、本実施形態のイメージセンサ１０００は、図２、図３Ｂ～図５Ａ、及び図６Ａ～図１１のイメージセンサ（１００、１００ａ～１００ｉ）のうちのいずれか１つである。それにより、ピクセルアレイ１１００は、複数のロウ及び複数のカラムに沿って２次元アレイ状に配列された複数の共有ピクセル（ＳＰＸ、ＳＰＸａ、ＳＰＸｂ）を含む。ロウデコーダ１０２０は、タイミングコントローラ１０１０から出力されたロウアドレス信号に応答して、ピクセルアレイ１１００の複数のロウのうちのいずれか１つのロウを選択する。出力回路１０３０は、選択されたロウに沿って配列された複数のピクセル及び／又は共有ピクセルＳＰＸからカラム単位でイメージ信号を出力する。出力回路１０３０は、Ａ／Ｄ（ａｎａｌｏｇ－ｔｏ－ｄｉｇｉｔａｌ）コンバータＡＤＣを含む。例えば、出力回路１０３０は、カラムデコーダとピクセルアレイ１１００との間でカラム別にそれぞれ配置された複数のＡ／ＤコンバータＡＤＣを含むか、又はカラムデコーダの出力端に配置された１つのＡ／ＤコンバータＡＤＣを含む。実施形態によって、タイミングコントローラ１０１０、ロウデコーダ１０２０、及び出力回路１０３０は、１つのチップとして具現されるか又はそれぞれ別個のチップとして具現される。
【0088】
本実施形態のイメージセンサ１０００において、共有ピクセルＳＰＸは、２個のサブ共有ピクセル（ＳＰＸｓ１、ＳＰＸｓ２）を含み、サブ共有ピクセル（ＳＰＸｓ１、ＳＰＸｓ２）のそれぞれは２個のピクセルＰＸ２を含み、１つのＦＤ領域１４０を含む。それにより、ＦＤ領域１４０とピクセルトランジスタとの配線連結関係が単純化され、ＣＧ向上、ピクセルトランジスタの配置効率及びサイズの増加、並びに配線層の減少に寄与する。
【0089】
図１４は、本発明の一実施形態によるイメージセンサを含む電子装置を示すブロック構造図である。図１、図２、及び図１３を共に参照して説明し、図１～図１２の説明部分で既に説明した内容は、簡単に説明するか又は省略する。
【0090】
図１４を参照すると、本実施形態のイメージセンサを含む電子装置２０００（以下、簡単に「電子装置」と称する）は、撮像部２１００、イメージセンサ１０００、及びプロセッサ（ＰＲＣ．）２２００を含む。電子装置２０００は、例えばカメラである。撮像部２１００は、被写体ＯＢＪから反射された光を集束して光学像（ｏｐｔｉｃａｌ ｉｍａｇｅ）を形成する。撮像部２１００は、対物レンズ２０１０、レンズ駆動部（Ｌ－ＤＲ．）２１２０、絞り（ＩＲＩＳ）２１３０、及び絞り駆動部（Ｉ－ＤＲ．）２１４０を含む。図１４において、便宜上、１枚のレンズのみが図示されているが、実際に対物レンズ２０１０は、大きさと形態とがそれぞれ異なる複数のレンズを含み得る。一部実施形態において、電子装置２０００は、モバイル用カメラであり、モバイル用カメラにおいて絞り２１３０及び絞り駆動部２１４０が省略され得る。
【0091】
レンズ駆動部２１２０は、プロセッサ２２００と焦点検出に関する情報を通信し、プロセッサ２２００から提供された制御信号によって対物レンズ２０１０の位置を調節する。レンズ駆動部１１２０は、対物レンズ２０１０を移動させて対物レンズ２０１０と被写体ＯＢＪとの距離を調節するか、又は対物レンズ２０１０内のそれぞれの個別レンズの位置を調節する。レンズ駆動部１１２０が対物レンズ２０１０を駆動させることにより、被写体ＯＢＪに対する焦点が調節される。また、レンズ駆動部１１２０は、焦点を合わせるためにＡＦ情報を受けて対物レンズ２０１０内の個別レンズの位置を調節する。
【0092】
絞り駆動部２１４０は、プロセッサ２２００と光量に関する情報を通信し、プロセッサ２２００から提供された制御信号によって絞り２１３０を調節する。例えば、絞り駆動部２１４０は、対物レンズ２０１０を介して電子装置２０００の内部に入射する光量によって絞り２１３０の口径を増加させるか又は減少させる。また、絞り駆動部２１４０は、絞り２１３０の開放時間を調節する。
【0093】
イメージセンサ１０００は、入射する光の強度に基づき電気的なイメージ信号を生成する。イメージセンサ１０００は、例えば図２、図３Ｂ～図５Ａ、及び図６Ａ～図１１のイメージセンサ（１００、１００ａ～１００ｉ）のうちのいずれか１つである。また、イメージセンサ１０００は、図１３のイメージセンサ１０００である。それにより、イメージセンサ１０００は、ピクセルアレイ１１００、タイミングコントローラ１０１０、及び出力回路１０３０を含む。また、図１４に示していないが、イメージセンサ１０００は、ロウデコーダ１０２０を更に含む。
【0094】
プロセッサ２２００は、電子装置２０００の全般的な動作を制御し、映像処理機能を遂行する。例えば、プロセッサ２２００は、レンズ駆動部２１２０、絞り駆動部２１４０、タイミングコントローラ１０１０などに各構成要素の動作のための制御信号を提供する。
【0095】
以上、本発明の実施形態について図面を参照しながら詳細に説明したが、本発明は上述の実施形態に限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で多様に変更実施することが可能である。
【符号の説明】
【0096】
１００、１００ａ～１００ｉ、１０００ イメージセンサ
１０１ 基板
１１０ フォトダイオード（Ｐｈｏｔｏ Ｄｉｏｄｅ：ＰＤ）
１１５ 素子分離膜
１２０、１２０ａ、１２０ｂ 深いトレンチ分離（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ：ＤＴＩ）構造
１２０ｉｎ 内部ＤＴＩ構造
１２０ｏｕｔ 外部ＤＴＩ構造
１３０、１３０ａ 伝送ゲート
１３０－１ 第１伝送ゲート
１３０－２ 第２伝送ゲート
１３２ 垂直拡張部分
１３４ 連結部分
１３５ ゲート絶縁膜
１３６ 水平拡張部分
１４０、１４０ａ フローティング拡散（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ：ＦＤ）領域
１５０、１５０ａ ゲート
１６０ アクティブ領域
１７０、１７０ａ～１７０ｄ グラウンドコンタクト
１８０ ゲートコンタクト
１９０、１９０ａ マイクロレンズ
１０１０ タイミングコントローラ（Ｔ／Ｃ）
１０２０ ロウデコーダ
１０３０ 出力回路（ＯＣ）
１１００ ピクセルアレイ（ＰＡ）
２０００ 電子装置
２０１０ 対物レンズ
２１２０ レンズ駆動部（Ｌ－ＤＲ．）
２１００ 撮像部
２１３０ 絞り（ＩＲＩＳ）
２１４０ 絞り駆動部（Ｉ－ＤＲ．）
２２００ プロセッサ（ＰＲＣ．）
ＢＳ 背面
ＦＤ１ 第１ ＦＤ領域
ＦＤ２ 第２ ＦＤ領域
ＦＳ 前面
ＧＮＤ グラウンドコンタクト
Ｌｇ１、Ｌｇ２ 第１、第２ゲート長
ＯＢＪ 被写体
ＰＤ１－１、ＰＤ１－２ 第１、第２ ＰＤ
ＰＤ２－１、ＰＤ２－２ 第３、第４ ＰＤ
ＰＤ３－１、ＰＤ３－２ 第５、第６ ＰＤ
ＰＤ４－１、ＰＤ４－２ 第７、第８ ＰＤ
ＰＸ 単位ピクセル
ＰＸ１、ＰＸ１ａ、ＰＸ１ｂ 第１単位ピクセル
ＰＸ２、ＰＸ２ａ、ＰＸ２ｂ 第２単位ピクセル
ＰＸ３、ＰＸ３ａ、ＰＸ３ｂ 第３単位ピクセル
ＰＸ４、ＰＸ４ａ、ＰＸ４ｂ 第４単位ピクセル
ＲＧ リセットゲート
ＲＸ リセットトランジスタ
ＳＦ ソースフォロワゲート
ＳＧ 選択ゲート
ＳＦＸ ソースフォロワトランジスタ
ＳＰＸ、ＳＰＸａ、ＳＰＸｂ 共有ピクセル
ＳＰＸｓ１、ＳＰＸｓ２ 第１、第２サブ共有ピクセル
ＳＸ 選択トランジスタ
Ｓｘ、Ｓｙ 第１、第２隔離距離
ＴＧ 伝送ゲート（Ｔｒａｎｓｆｅｒ Ｇａｔｅ：ＴＧ）
ＴＸ 伝送トランジス
ＴＸ１－１、ＴＸ１－２、ＴＸ２－１、ＴＸ２－２ 第１サブ共有ピクセルの伝送トランジスタ
ＴＸ３－１、ＴＸ３－２、ＴＸ４－１、ＴＸ４－２ 第２サブ共有ピクセルの伝送トランジスタ
Ｖｏｕｔ 出力電圧
Ｖｐｉｘ 電源電圧
Ｗｘ、Ｗｙ 第１、第２幅
１０１ 基板
１１０ フォトダイオード（Ｐｈｏｔｏ Ｄｉｏｄｅ：ＰＤ）
１１５ 素子分離膜
１２０、１２０ａ、１２０ｂ 深いトレンチ分離（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ：ＤＴＩ）構造
１２０ｉｎ 内部ＤＴＩ構造
１２０ｏｕｔ 外部ＤＴＩ構造
１３０、１３０ａ 伝送ゲート
１３０－１ 第１伝送ゲート
１３０－２ 第２伝送ゲート
１３２ 垂直拡張部分
１３４ 連結部分
１３５ ゲート絶縁膜
１３６ 水平拡張部分
１４０、１４０ａ フローティング拡散（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ：ＦＤ）領域
１５０、１５０ａ ゲート
１６０ アクティブ領域
１７０、１７０ａ～１７０ｄ グラウンドコンタクト
１８０ ゲートコンタクト
１９０、１９０ａ マイクロレンズ
１０１０ タイミングコントローラ（Ｔ／Ｃ）
１０２０ ロウデコーダ
１０３０ 出力回路（ＯＣ）
１１００ ピクセルアレイ（ＰＡ）
２０００ 電子装置
２０１０ 対物レンズ
２１２０ レンズ駆動部（Ｌ－ＤＲ．）
２１００ 撮像部
２１３０ 絞り（ＩＲＩＳ）
２１４０ 絞り駆動部（Ｉ－ＤＲ．）
２２００ プロセッサ（ＰＲＣ．）
ＢＳ 背面
ＦＤ１ 第１ ＦＤ領域
ＦＤ２ 第２ ＦＤ領域
ＦＳ 前面
ＧＮＤ グラウンドコンタクト
Ｌｇ１、Ｌｇ２ 第１、第２ゲート長
ＯＢＪ 被写体
ＰＤ１－１、ＰＤ１－２ 第１、第２ ＰＤ
ＰＤ２－１、ＰＤ２－２ 第３、第４ ＰＤ
ＰＤ３－１、ＰＤ３－２ 第５、第６ ＰＤ
ＰＤ４－１、ＰＤ４－２ 第７、第８ ＰＤ
ＰＸ 単位ピクセル
ＰＸ１、ＰＸ１ａ、ＰＸ１ｂ 第１単位ピクセル
ＰＸ２、ＰＸ２ａ、ＰＸ２ｂ 第２単位ピクセル
ＰＸ３、ＰＸ３ａ、ＰＸ３ｂ 第３単位ピクセル
ＰＸ４、ＰＸ４ａ、ＰＸ４ｂ 第４単位ピクセル
ＲＧ リセットゲート
ＲＸ リセットトランジスタ
ＳＦ ソースフォロワゲート
ＳＧ 選択ゲート
ＳＦＸ ソースフォロワトランジスタ
ＳＰＸ、ＳＰＸａ、ＳＰＸｂ 共有ピクセル
ＳＰＸｓ１、ＳＰＸｓ２ 第１、第２サブ共有ピクセル
ＳＸ 選択トランジスタ
Ｓｘ、Ｓｙ 第１、第２隔離距離
ＴＧ 伝送ゲート（Ｔｒａｎｓｆｅｒ Ｇａｔｅ：ＴＧ）
ＴＸ 伝送トランジス
ＴＸ１－１、ＴＸ１－２、ＴＸ２－１、ＴＸ２－２ 第１サブ共有ピクセルの伝送トランジスタ
ＴＸ３－１、ＴＸ３－２、ＴＸ４－１、ＴＸ４－２ 第２サブ共有ピクセルの伝送トランジスタ
Ｖｏｕｔ 出力電圧
Ｖｐｉｘ 電源電圧
Ｗｘ、Ｗｙ 第１、第２幅
【図1】
【図2】
【図3A】
【図3B】
【図4A】
【図4B】
【図5A】
【図5B】
【図5C】
【図6A】
【図6B】
【図7】
【図8A】
【図8B】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】