知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025005684
(43)【公開日】2025-01-17
(54)【発明の名称】光電変換装置、光電変換システムおよび移動体
(51)【国際特許分類】
H10F 39/18 20250101AFI20250109BHJP
H10F 39/12 20250101ALI20250109BHJP
H04N 25/70 20230101ALI20250109BHJP
H04N 25/707 20230101ALI20250109BHJP
H04N 25/79 20230101ALI20250109BHJP
H10F 30/20 20250101ALI20250109BHJP
【ＦＩ】
H01L27/146 F
H01L27/146 D
H04N25/70
H04N25/707
H04N25/79
H01L31/10 H
H01L31/10 G
【審査請求】未請求
【請求項の数】28
【出願形態】ＯＬ
(21)【出願番号】P 2023105955
(22)【出願日】2023-06-28
(71)【出願人】
【識別番号】000001007
【氏名又は名称】キヤノン株式会社
(74)【代理人】
【識別番号】100126240
【弁理士】
【氏名又は名称】阿部 琢磨
(74)【代理人】
【識別番号】100223941
【弁理士】
【氏名又は名称】高橋 佳子
(74)【代理人】
【識別番号】100159695
【弁理士】
【氏名又は名称】中辻 七朗
(74)【代理人】
【識別番号】100172476
【弁理士】
【氏名又は名称】冨田 一史
(74)【代理人】
【識別番号】100126974
【弁理士】
【氏名又は名称】大朋 靖尚
(72)【発明者】
【氏名】山崎 翔悟
(72)【発明者】
【氏名】古林 篤
【テーマコード（参考）】
4M118
5C024
5F149
【Ｆターム（参考）】
4M118AA10
4M118AB01
4M118BA09
4M118BA17
4M118BA19
4M118CA02
4M118CA34
4M118FA33
4M118FC06
4M118GD04
4M118GD10
4M118HA24
4M118HA35
5C024CY16
5C024EX25
5C024GX01
5C024GX16
5F149AA01
5F149BA30
5F149BB03
5F149BB07
5F149EA04
5F149EA07
5F149EA13
5F149FA05
5F149GA04
5F149HA03
5F149HA05
5F149HA20
5F149LA02
5F149LA09
5F149XB02
5F149XB04
(57)【要約】
【課題】 入射光の明度に対応する信号を生成する画素と、イベント信号を生成する画素の両方が設けられた光電変換装置における、電気的経路の好適な形態を提供する。
【解決手段】 第１半導体部品と、第２半導体部品と、を備え、第１半導体部品の半導体層は画素アレイ部を有し、第１半導体層とは別の半導体層に、第１素子および第２素子を有し、第１絶縁膜と第２絶縁膜は接合面にて接合され、第１金属部と第２金属部は接合面にて接合され、明度に対応する信号を生成する第１画素と第１素子は、第１金属部を介して接続され、イベント信号を生成する第２画素と第２素子は、第２金属部を介して接続され、第１電気的経路に含まれ、第１面と第４面との間の所定の層に位置する第１導電体と、第２電気的経路に含まれ、所定の層に位置する第２導電体とがあり、第１導電体と第２導電体の寸法が異なる。
【選択図】 図３
【解決手段】 第１半導体部品と、第２半導体部品と、を備え、第１半導体部品の半導体層は画素アレイ部を有し、第１半導体層とは別の半導体層に、第１素子および第２素子を有し、第１絶縁膜と第２絶縁膜は接合面にて接合され、第１金属部と第２金属部は接合面にて接合され、明度に対応する信号を生成する第１画素と第１素子は、第１金属部を介して接続され、イベント信号を生成する第２画素と第２素子は、第２金属部を介して接続され、第１電気的経路に含まれ、第１面と第４面との間の所定の層に位置する第１導電体と、第２電気的経路に含まれ、所定の層に位置する第２導電体とがあり、第１導電体と第２導電体の寸法が異なる。
【選択図】 図３
【特許請求の範囲】
【請求項1】
光の入射面である第１面および前記第１面に対向する第２面を有する第１半導体層と、第１配線構造体を含む第１半導体部品と、
第３面および前記第３面に対向する第４面を有する第２半導体層と、前記第１配線構造体と前記第３面との間に配された第２配線構造体を含む第２半導体部品と、
を備える光電変換装置であって、
前記第１半導体層は、それぞれが入射光の光量による明度に対応する信号を生成する複数の第１画素と、それぞれが入射光からイベント信号を生成する複数の第２画素とが配された画素アレイ部を有し、
前記第１半導体層とは別の半導体層にそれぞれ設けられた、第１素子および第２素子とを有し、
前記第１配線構造体は、凹部を備える第１絶縁膜を有し、前記第２配線構造体は、凹部を備える第２絶縁膜を有し、
前記第１絶縁膜の前記凹部の内部には第１金属部が設けられ、前記第２絶縁膜の前記凹部の内部には第２金属部が設けられ、
前記第１絶縁膜と前記第２絶縁膜は接合面にて接合され、前記第１金属部と前記第２金属部は前記接合面にて接合され、
前記第１画素と前記第１素子は、前記第１金属部を介する第１電気的経路によって接続されており、
前記第２画素と前記第２素子は、前記第２金属部を介する第２電気的経路によって接続されており、
前記第１電気的経路に含まれ、前記第１面と前記第４面との間の所定の層に位置する第１導電体と、前記第２電気的経路に含まれ、前記所定の層に位置する第２導電体とがあり、
前記第１導電体と前記第２導電体の寸法が異なることを特徴とする光電変換装置。
第３面および前記第３面に対向する第４面を有する第２半導体層と、前記第１配線構造体と前記第３面との間に配された第２配線構造体を含む第２半導体部品と、
を備える光電変換装置であって、
前記第１半導体層は、それぞれが入射光の光量による明度に対応する信号を生成する複数の第１画素と、それぞれが入射光からイベント信号を生成する複数の第２画素とが配された画素アレイ部を有し、
前記第１半導体層とは別の半導体層にそれぞれ設けられた、第１素子および第２素子とを有し、
前記第１配線構造体は、凹部を備える第１絶縁膜を有し、前記第２配線構造体は、凹部を備える第２絶縁膜を有し、
前記第１絶縁膜の前記凹部の内部には第１金属部が設けられ、前記第２絶縁膜の前記凹部の内部には第２金属部が設けられ、
前記第１絶縁膜と前記第２絶縁膜は接合面にて接合され、前記第１金属部と前記第２金属部は前記接合面にて接合され、
前記第１画素と前記第１素子は、前記第１金属部を介する第１電気的経路によって接続されており、
前記第２画素と前記第２素子は、前記第２金属部を介する第２電気的経路によって接続されており、
前記第１電気的経路に含まれ、前記第１面と前記第４面との間の所定の層に位置する第１導電体と、前記第２電気的経路に含まれ、前記所定の層に位置する第２導電体とがあり、
前記第１導電体と前記第２導電体の寸法が異なることを特徴とする光電変換装置。
【請求項2】
各々が前記第２金属部である複数の第２金属部を有し、
前記複数の第２金属部の１つが前記第１導電体であり、前記複数の第２金属部の別の１つが前記第２導電体であることを特徴とする請求項１に記載の光電変換装置。
前記複数の第２金属部の１つが前記第１導電体であり、前記複数の第２金属部の別の１つが前記第２導電体であることを特徴とする請求項１に記載の光電変換装置。
【請求項3】
各々が前記第１金属部である複数の第１金属部を有し、
前記複数の第１金属部の１つが前記第１導電体であり、前記複数の第１金属部の別の１つが前記第２導電体であることを特徴とする請求項１に記載の光電変換装置。
前記複数の第１金属部の１つが前記第１導電体であり、前記複数の第１金属部の別の１つが前記第２導電体であることを特徴とする請求項１に記載の光電変換装置。
【請求項4】
各々が前記第１金属部である複数の第１金属部を有し、
前記複数の第１金属部のうち、前記第１導電体である前記第２金属部と接合する１つの第１金属部と、前記第２導電体である前記第２金属部と接合する別の１つの第１金属部の、寸法が異なることを特徴とする請求項２に記載の光電変換装置。
前記複数の第１金属部のうち、前記第１導電体である前記第２金属部と接合する１つの第１金属部と、前記第２導電体である前記第２金属部と接合する別の１つの第１金属部の、寸法が異なることを特徴とする請求項２に記載の光電変換装置。
【請求項5】
前記複数の第１金属部のうち、前記第１導電体である前記第２金属部と接合する１つの第１金属部と、前記第２導電体である前記第２金属部と接合する別の１つの第１金属部の、平面寸法が異なることを特徴とする請求項４に記載の光電変換装置。
【請求項6】
前記第１素子と前記第２素子はそれぞれがゲート電極を備えるＭＯＳトランジスタであり、
前記第１素子であるＭＯＳトランジスタの前記ゲート電極が前記第１導電体であり、
前記第２素子であるＭＯＳトランジスタの前記ゲート電極が前記第２導電体であることを特徴とする請求項１に記載の光電変換装置。
前記第１素子であるＭＯＳトランジスタの前記ゲート電極が前記第１導電体であり、
前記第２素子であるＭＯＳトランジスタの前記ゲート電極が前記第２導電体であることを特徴とする請求項１に記載の光電変換装置。
【請求項7】
前記第１導電体よりも前記第２導電体の方が、前記第１面に対する平面視において面積が小さいことを特徴とする請求項１に記載の光電変換装置。
【請求項8】
前記第１導電体よりも前記第２導電体の方が、前記第１面に対する平面視において面積が小さいことを特徴とする請求項２に記載の光電変換装置。
【請求項9】
前記第１導電体よりも前記第２導電体の方が、前記第１面に対する平面視において面積が小さいことを特徴とする請求項３に記載の光電変換装置。
【請求項10】
前記第１導電体よりも前記第２導電体の方が、前記第１面に対する平面視において面積が小さく、前記１つの第１金属部よりも、前記別の１つの第１金属部の方が、前記第１面に対する平面視における面積が小さいことを特徴とする請求項４に記載の光電変換装置。
【請求項11】
前記第１導電体よりも前記第２導電体の方が、前記第１面に対する平面視において面積が小さいことを特徴とする請求項６に記載の光電変換装置。
【請求項12】
各々が前記第１金属部である複数の第１金属部と、
前記光電変換装置の外部に接続されるパッドを有し、
前記複数の第１金属部は、前記第１面に対する平面視において前記画素アレイ部の外周と前記パッドとの間の領域に配されていることを特徴とする請求項２に記載の光電変換装置。
前記光電変換装置の外部に接続されるパッドを有し、
前記複数の第１金属部は、前記第１面に対する平面視において前記画素アレイ部の外周と前記パッドとの間の領域に配されていることを特徴とする請求項２に記載の光電変換装置。
【請求項13】
各々が前記第１金属部である複数の第１金属部と、
前記光電変換装置の外部に接続されるパッドを有し、
前記画素アレイ部は、光が入射する開口領域を有し、
前記複数の第１金属部は、前記第１面に対する平面視において前記開口領域の外周と前記パッドとの間の領域に配されていることを特徴とする請求項２に記載の光電変換装置。
前記光電変換装置の外部に接続されるパッドを有し、
前記画素アレイ部は、光が入射する開口領域を有し、
前記複数の第１金属部は、前記第１面に対する平面視において前記開口領域の外周と前記パッドとの間の領域に配されていることを特徴とする請求項２に記載の光電変換装置。
【請求項14】
前記複数の第２金属部は、前記第１面に対する平面視において前記画素アレイ部と重なる位置に配されていることを特徴とする請求項２に記載の光電変換装置。
【請求項15】
前記複数の第２金属部は、前記第１面に対する平面視において前記画素アレイ部と重なる位置に配されていることを特徴とする請求項１３に記載の光電変換装置。
【請求項16】
前記第１金属部は、前記第１画素が出力する信号を伝送し、前記第２金属部は前記第２画素が出力する信号を伝送することを特徴とする請求項２に記載の光電変換装置。
【請求項17】
前記第１金属部は、前記第１画素に入力する信号を伝送し、前記第２金属部は前記第２画素に入力する信号を伝送することを特徴とする請求項２に記載の光電変換装置。
【請求項18】
前記第１半導体部品は前記複数の第１画素の信号をデジタル信号に変換するＡＤ変換回路を有し、
前記第１金属部が前記ＡＤ変換回路に接続されていることを特徴とする請求項３に記載の光電変換装置。
前記第１金属部が前記ＡＤ変換回路に接続されていることを特徴とする請求項３に記載の光電変換装置。
【請求項19】
前記複数の第２画素のそれぞれは、入射光の光量の変化に基づいて前記イベント信号を生成することを特徴とする請求項１に記載の光電変換装置。
【請求項20】
前記複数の第２画素のそれぞれは、前記イベント信号として複数のビットのデジタル信号を生成することを特徴とする請求項１８に記載の光電変換装置。
【請求項21】
ニューラルネットワークを用いた信号処理を行うニューラルネットワーク部を備え、
前記イベント信号が前記ニューラルネットワーク部に入力されることを特徴とする請求項１９に記載の光電変換装置。
前記イベント信号が前記ニューラルネットワーク部に入力されることを特徴とする請求項１９に記載の光電変換装置。
【請求項22】
前記ニューラルネットワーク部に入力される前記イベント信号がスパイク状の信号であることを特徴とする請求項２１に記載の光電変換装置。
【請求項23】
前記第１素子および前記第２素子が前記第２半導体層に設けられていることを特徴とする請求項１に記載の光電変換装置。
【請求項24】
さらに第３半導体層を備える第３半導体部品を有し、
前記第２半導体部品は、前記第１半導体部品と前記第３半導体部品の間に配されており、
前記第２素子が前記第２半導体層に設けられており、前記第１素子が前記第３半導体層に設けられていることを特徴とする請求項１に記載の光電変換装置。
前記第２半導体部品は、前記第１半導体部品と前記第３半導体部品の間に配されており、
前記第２素子が前記第２半導体層に設けられており、前記第１素子が前記第３半導体層に設けられていることを特徴とする請求項１に記載の光電変換装置。
【請求項25】
前記第１半導体層および前記第２半導体層のそれぞれが半導体基板であることを特徴とする請求項１に記載の光電変換装置。
【請求項26】
前記第１半導体層、前記第２半導体層、前記第３半導体層のそれぞれが半導体基板であることを特徴とする請求項２４に記載の光電変換装置。
【請求項27】
請求項１に記載の光電変換装置と、
前記光電変換装置から出力される信号を処理する信号処理部とを有することを特徴とする光電変換システム。
前記光電変換装置から出力される信号を処理する信号処理部とを有することを特徴とする光電変換システム。
【請求項28】
請求項１に記載の光電変換装置を有する移動体であって、
前記移動体の移動を制御する制御装置を備えることを特徴とする移動体。
前記移動体の移動を制御する制御装置を備えることを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、光電変換装置、光電変換装置を備える光電変換システムおよび移動体に関する。
【背景技術】
【0002】
複数の半導体部品が積層され、この複数の半導体部品の間に配置された複数の導電体部が接合された光電変換装置が知られている。特許文献１には、光電変換素子が設けられる受光基板と、受光基板に接合され、光電変換素子から出力される電圧変化を検出するアドレスイベント検出回路を有する回路基板を備える固体撮像素子が記載されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２２－１０６０２１号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１に記載の技術では、入射光の明度に対応する信号を生成する画素と、イベント信号を生成する画素の両方が設けられた光電変換装置における、電気的経路の好適な形態に関する検討が為されていない。
【0005】
本開示の技術は、入射光の明度に対応する信号を生成する画素と、イベント信号を生成する画素の両方が設けられた光電変換装置における、電気的経路の好適な形態を提供するものである。
【課題を解決するための手段】
【0006】
本開示の一の態様は、光の入射面である第１面および前記第１面に対向する第２面を有する第１半導体層と、第１配線構造体を含む第１半導体部品と、第３面および前記第３面に対向する第４面を有する第２半導体層と、前記第１配線構造体と前記第３面との間に配された第２配線構造体を含む第２半導体部品と、を備える光電変換装置であって、前記第１半導体層は、それぞれが入射光の光量による明度に対応する信号を生成する複数の第１画素と、それぞれが入射光からイベント信号を生成する複数の第２画素とが配された画素アレイ部を有し、前記第１半導体層とは別の半導体層にそれぞれ設けられた、第１素子および第２素子とを有し、前記第１配線構造体は、凹部を備える第１絶縁膜を有し、前記第２配線構造体は、凹部を備える第２絶縁膜を有し、前記第１絶縁膜の前記凹部の内部には第１金属部が設けられ、前記第２絶縁膜の前記凹部の内部には第２金属部が設けられ、前記第１絶縁膜と前記第２絶縁膜は接合面にて接合され、前記第１金属部と前記第２金属部は前記接合面にて接合され、前記第１画素と前記第１素子は、前記第１金属部を介する第１電気的経路によって接続されており、前記第２画素と前記第２素子は、前記第２金属部を介する第２電気的経路によって接続されており、前記第１電気的経路に含まれ、前記第１面と前記第４面との間の所定の層に位置する第１導電体と、前記第２電気的経路に含まれ、前記所定の層に位置する第２導電体とがあり、前記第１面に対する平面視において、前記第１導電体と前記第２導電体の寸法が異なることを特徴とする光電変換装置である。
【発明の効果】
【0007】
本開示の技術により、入射光の明度に対応する信号を生成する画素と、イベント信号を生成する画素の両方が設けられた光電変換装置における、電気的経路の好適な形態を実現することができる。
【図面の簡単な説明】
【0008】
【図1】光電変換装置の全体を示すブロック図
【図2】積層型の光電変換装置の構成を示す図
【図3】光電変換装置の断面を示す断面図
【図4】接合部の構造を示す平面図
【図5】接合部の構造を示す断面図
【図6】接合部の構造を示す断面図
【図7】接合部の構造を示す平面図
【図8】光電変換装置の構成を示すブロック図
【図9】光電変換装置の構成を示すブロック図
【図10】積層型の光電変換装置の構成を示す図
【図11】光電変換装置の断面を示す断面図
【図12】光電変換装置の全体を示すブロック図
【図13】光電変換装置の断面を示す断面図
【図14】トランジスタの構成を示す平面図
【図15】画素の構成を示すブロック図
【図16】画素の動作を示す図
【図17】光電変換装置の全体を示すブロック図
【図18】光電変換装置の全体を示すブロック図
【図19】光電変換装置の全体を示すブロック図
【図20】光電変換システムの構成を示す図
【図21】移動体の構成、動作を示す図
【発明を実施するための形態】
【0009】
以下、図面を参照しながら各実施例を説明する。
【0010】
以下に述べる各実施形態では、光電変換装置の一例として、撮像装置を中心に説明する。ただし、各実施形態は、撮像装置に限られるものではなく、光電変換装置の他の例にも適用可能である。例えば、測距装置（焦点検出やＴＯＦ（Ｔｉｍｅ Ｏｆ Ｆｌｉｇｈｔ）を用いた距離測定等の装置）、測光装置（入射光量の測定等の装置）などがある。
【0011】
なお、以下に述べる実施形態に記載されるトランジスタの導電型は一例のものであって、実施例中に記載された導電型のみに限定されるものでは無い。実施形態中に記載された導電型に対し、導電型は適宜変更できるし、この変更に伴って、トランジスタのゲート、ソース、ドレインの電位は適宜変更される。
【0012】
例えば、スイッチとして動作させるトランジスタであれば、ゲートに供給する電位のローレベルとハイレベルとを、導電型の変更に伴って、実施例中の説明に対し逆転させるようにすればよい。また、以下に述べる実施例中に記載される半導体領域の導電型についても一例のものであって、実施例中に記載された導電型のみに限定されるものでは無い。実施例中に記載された導電型に対し、導電型は適宜変更できるし、この変更に伴って、半導体領域の電位は適宜変更される。
【0013】
また、以下の実施形態では、回路の素子同士の接続を述べることがある。この場合、注目する素子同士の間に別の素子が介在する場合であっても、特に断りのない限り、注目する素子同士は電気的に接続されているとして扱う。例えば、複数のノードを持つ容量素子Ｃの一方のノードに素子Ａが接続され、他方のノードに素子Ｂが接続されているとする。このような場合であっても、素子Ａ、素子Ｂは、特に断りのない限り、電気的に接続されているものとして扱う。また、他の素子を介さずに素子同士が接続されている場合には、直接的に接続されていると表記することがある。上記の例では、素子Ａと容量素子Ｃの間に他の素子が設けられていない場合には、素子Ａと容量素子Ｃは直接的に接続されている、と言える。
【0014】
本明細書に記載される配線、パッドなどの金属部材は、ある１つの元素の金属単体から構成されていても良いし、混合物（合金）であってもよい。例えば、銅配線として説明される配線は、銅の単体によって構成されていても良いし、銅を主に含み、他の成分をさらに含んだ構成であっても良い。また、例えば、外部の端子と接続されるパッドは、アルミニウムの単体から構成されていても良いし、アルミニウムを主に含み、他の成分（例えば銅）をさらに含んだ構成であっても良い。ここに示した銅配線およびアルミニウムのパッドは一例であり、種々の金属に変更することができる。
【0015】
また、ここで示した配線およびパッドは光電変換装置において使用される金属部材の一例であり、他の金属部材にも適用されうる。
【0016】
以下、図面を参照しながら各実施形態を説明する。
【0017】
（第１実施形態）
図１は、本実施形態に係る光電変換装置のブロック図である。
図１は、本実施形態に係る光電変換装置のブロック図である。
【0018】
光電変換装置８００は、画素アレイ部８０１、読み出し部８０２、制御部８０３を有する。画素アレイ部８０１は、それぞれが入射光の明度に対応する信号を生成する第１画素である、Ｒ画素８１０、Ｇ画素８１１、Ｂ画素８１２を有する。Ｒ画素は、赤色に対応するカラーフィルタを透過した光が入射する第１画素である。また、Ｇ画素は、緑色に対応するカラーフィルタを透過した光が入射する第１画素である。また、Ｂ画素は、青色に対応するカラーフィルタを要化した光が入射する第１画素である。以下、この明度に対応する信号を生成する画素を明度画素と表記することがある。
【0019】
また、画素アレイ部８０１は、イベント信号を生成する第２画素である、イベント検出画素８１３を有する。第１画素と第２画素は、２行および２列のアレイにおいて、３つの第１画素（Ｒ画素８１０、Ｇ画素８１１、Ｂ画素８１２）と、１つの第２画素を含んで構成されている。画素アレイ部８０１は、２行および２列のアレイが周期的に配された構成を有する。なお、画素アレイ部８０１には遮光された画素が設けられていないが、遮光された画素を有するようにしても良い。この遮光された画素は、Ｒ画素８１０、Ｇ画素８１１、Ｂ画素８１２のそれぞれと同じ画素構成とし、それぞれが備える光電変換部を遮光した構成とすることができる。また、イベント検出画素８１３と同じ画素構成を備え、イベント検出画素８１３の光電変換部を遮光した遮光画素を含んでも良い。また、カラーフィルタが設けられていない画素（ホワイト画素）をさらに設けていても良い。また、Ｒ、Ｇ、Ｂのカラーフィルタは一例であり、捕色のカラーフィルタとしても良い。つまり、シアン、マゼンタ、イエローのカラーフィルタ配置としてもよい。
【0020】
読み出し部８０２は、画素アレイ部８０１から出力される信号に対し、各種の処理を行う。この各種の処理とは、アナログデジタル変換処理、相関二重サンプリング処理、複数の画素の信号同士の加算処理、信号の補正処理などがある。
【0021】
制御部８０３は、画素アレイ部８０１の画素の読み出しを制御する。制御部８０３は、画素行ごとに第１画素の制御を行うことで、対応する第１画素から信号を読み出す垂直走査を行う。また、制御部８０３は調停回路を備え、この調停回路は複数の第２画素のうち、イベントが検出された第２画素を順次選択する。これにより、複数の第２画素から順次、イベント信号が読み出し部８０２に読み出される。つまり、調停回路は、イベントが検出された複数の第２画素からの読み出し順序を調停する制御を行う回路である。
【0022】
図２は、本実施形態の光電変換装置の構成を示した図である。本実施形態の光電変換装置は、半導体部品１と半導体部品２が積層された積層センサの構造を有する。半導体部品１には、図１で説明した読み出し部８０２、制御部８０３が設けられている。半導体部品２には、図１で説明した画素アレイ部８０１が設けられている。なお、ここでは２つの半導体部品が積層された構造を示しているが、さらに別の半導体部品が積層された構造であっても良い。その場合には、読み出し部８０２の一部が１つの半導体部品に配され、別の一部が、別の半導体部品に配されるようにしても良い。この場合には、読み出し部８０２の一部として、複数の第１画素の信号（明度に対応する信号）を処理する回路が１つの半導体部品に配される。そして、読み出し部８０２の別の一部として、複数の第２画素の信号（イベント検出信号）を処理する回路が別の１つの半導体部品に配されるようにしても良い。
【0023】
【0024】
半導体部品１は、半導体層１００、配線構造体１０（第２配線構造体）を有する。半導体層１００には、読み出し部８０２あるいは制御部８０３が備える素子であるＭＯＳトランジスタＭ１、Ｍ２と、素子分離部１０１が設けられている。半導体層１００は、典型的には半導体基板である。この半導体基板は典型的には、単結晶シリコンで形成され、１００～８００μｍの厚みを有する。ＭＯＳトランジスタＭ１は半導体層１００が備える第１素子であり、ＭＯＳトランジスタＭ２は半導体層１００が備える第２素子である。なお、半導体層１００は、ＧａＡｓ基板などの化合物半導体基板であっても良い。
【0025】
配線構造体１０は、層間絶縁膜１０３、１０６、１０９と絶縁膜１１２を有する。層間絶縁膜１０３、１０６、１０９の層に対応して、配線層１０５、１０７、１１１が設けられている。層間絶縁膜１０３、１０６、１０９のそれぞれは、典型的には、シリコン酸化膜（ＳｉＯ２膜）と、炭化ケイ素膜（ＳｉＣ膜）を有する。なお、この材料に限定されるものではなく、シリコン窒化膜（Ｓｉ３Ｎ４膜）や、シリコン酸窒化膜（ＳｉｘＯｙＮｚ膜、ｘ、ｙ、ｚは任意の値）を含んだ膜としても良い。配線層１０５、１０７のそれぞれが含む配線は銅配線としている。一方で、配線層１１１が含む配線はアルミニウム配線としている。層間絶縁膜１０３、１０６、１０９の内部には、コンタクトプラグ１０４と、各配線層同士を接続するビアプラグ１０８１００が設けられている。コンタクトプラグ１０４はタングステンで形成されている。ビアプラグ１０８は銅で形成されている。なお、配線層１０７の配線とビアプラグ１０８は、デュアルダマシンプロセスによって一体的に形成される。ビアプラグ１１０は、タングステンで形成されている。
【0026】
絶縁膜１１２（第２絶縁膜）の内部には、さらにビア３１２、接合部材３１１が設けられている。接合部材３１１は、絶縁膜１１２の内部に形成された凹部の内部に設けられている。ビア３１２および接合部材３１１はともに銅を含む。また、接合部材３１１とビア３１２はデュアルダマシンプロセスにより、一体的に形成される。なお、図示を省略しているが、配線層１０５、１０７の銅配線、ビアプラグ１０８、ビア３１２、接合部材３１１のそれぞれに対し、それぞれの外周にバリアメタルが設けられていても良い。バリアメタルは、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、窒化タンタル、タングステン（Ｗ）のそれぞれ、あるいは複数を組み合わせた合金で形成することができる。これにより、配線層１０５、１０７の銅配線、ビアプラグ１０８、ビア３１２、接合部材４１１からの銅の拡散を抑制できる。なお、絶縁膜１１２の内部には、ビアに接続されない接合部材４１１がさらに配されている。接合部材４１１は電気的にフローティングとしてもよい。
【0027】
半導体部品２は、半導体層２００、配線構造体２０（第１配線構造体）を有する。
【0028】
半導体層２００には、第２画素の１つであるイベント検出画素８１３が有するフォトダイオード２３０、半導体領域２３１、ゲート電極２３２が設けられている。半導体領域２３１は、第２画素が備える第２素子であるＭＯＳトランジスタのソース、ドレインの一方である。なお、図示しているゲート電極２３２、半導体領域２３１を有するＭＯＳトランジスタは、Ｒ画素８１０が有する信号出力トランジスタであり、転送トランジスタには限られない。
【0029】
また、半導体層２００には、第１画素の１つであるＲ画素８１０を有するフォトダイオード２２０、半導体領域２２１、ゲート電極２２２が設けられている。半導体領域２２１は、第１画素が有する第１素子であるＭＯＳトランジスタのソース、ドレインの一方である。なお、図示しているゲート電極２２２、半導体領域２２１を有するＭＯＳトランジスタは、Ｒ画素８１０が有する信号出力トランジスタであり、転送トランジスタには限られない。
【0030】
フォトダイオード２２０、２３０のそれぞれには光学部材を介して光が入射する。この光学部材は、マイクロレンズ５１５、カラーフィルタ層５１４を有する。カラーフィルタ層５１４には、図１で示したように画素によって異なる色に対応するカラーフィルタが設けられる。カラーフィルタ層５１４と半導体層２００との間には、金属酸化膜５１１、反射防止膜５１２、絶縁膜５１３が設けられている。金属酸化膜５１１は、負の固定電荷を有する固定電荷膜（ピニング膜）とすることができる。例えば、酸化アルミニウム（Ａｌ２Ｏ３膜）とすることができる。金属酸化膜５１１を設けることで、半導体層２００における暗電流成分を低減することができる。反射防止膜５１２は、例えば酸化タンタル膜とすることができる。絶縁膜５１３は、例えばシリコン酸化膜とすることができるし、さらに別の材料の膜（シリコン窒化膜、シリコンさん窒化膜等）を含んでも良い。
【0031】
半導体層２００は、光が入射する入射面である第１面Ｆ１と、この第１面Ｆ１に対して対向する面である第２面Ｆ２を有する。第２面Ｆ２には、トランジスタのゲート電極が設けられる。
【0032】
半導体層１００は、第３面Ｆ３と、第３面に対向する第４面Ｆ４を有する。第３面Ｆ３と第２面Ｆ２の間に、配線構造体１０、配線構造体２０が設けられている。配線構造体１０と第３面Ｆ３との間に、配線構造体２０が設けられている。
【0033】
また、半導体層２００には、素子分離部２０１が設けられている。素子分離部２０１はＳＴＩ（Ｓｈａｌｌｏｗ Ｔｏｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）の構造で形成されている。ただし、この例に限定されるものではなく、ＤＴＩ（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）の構造や、ＬＯＣＯＳ（ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）の構造であってもよい。半導体層２００は、典型的には半導体基板である。半導体基板は、典型的には単結晶シリコンで形成され、１～１０μｍの厚みを有する。なお、半導体層２００は、ＧａＡｓ基板などの化合物半導体基板であっても良い。また、半導体層２００は、単結晶シリコンで形成された層の入射面の上にゲルマニウムなどの単結晶をさらに配置するようにしても良い。この構成とすることで、赤外光に対する感度をさらに向上させることができる。なお、ゲルマニウムは真性半導体として用いてもよいが、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）などの不純物をドープした不純物半導体であってもよい。また、ゲルマニウムは一例であって、シリコンとバンドギャップの異なる材料を用いることができる。例えばＩｎＧａＡｓ（インジウムガリウムヒ素）やＧｅＳｎ（ゲルマニウムすず）などであってもよい。
【0034】
配線構造体２０は、層間絶縁膜２０３、２０６、２０９と絶縁膜２１２を有する。層間絶縁膜２０３、２０６、２０９の各層に対応して、配線層２０５、２０７、２１１が設けられている。層間絶縁膜２０３、２０６、２０９のそれぞれは、典型的には、シリコン酸化膜（ＳｉＯ２膜）と、炭化ケイ素膜（ＳｉＣ膜）を有する。なお、この材料に限定されるものではなく、シリコン窒化膜（Ｓｉ３Ｎ４膜）や、シリコン酸窒化膜（ＳｉｘＯｙＮｚ膜、ｘ、ｙ、ｚは任意の値）を含んだ膜としても良い。配線層２０５、２０７、２１１のそれぞれが含む配線は銅配線としている。層間絶縁膜２０３、２０６、２０９の内部には、コンタクトプラグ２０４と、各配線層同士を接続するビアプラグ２０８、２１０が設けられている。コンタクトプラグ２０４はタングステンで形成されている。ビアプラグ２０８、２１０は銅で形成されている。なお、配線層２０７の配線とビアプラグ２０８は、デュアルダマシンプロセスによって一体的に形成される。また、配線層２１１の配線とビアプラグ２１０もまた、デュアルダマシンプロセスによって一体的に形成される。
【0035】
絶縁膜２１２（第１絶縁膜）の内部には、さらにビア３２２、接合部材３２１が設けられている。接合部材３２１は、絶縁膜２１２の内部に形成された凹部の内部に設けられている。ビア３２２および接合部材３２１はともに銅を含む。また、接合部材３２１とビア３２２はデュアルダマシンプロセスにより、一体的に形成される。なお、図示を省略しているが、配線層２０５、２０７、２１１の銅配線、ビアプラグ２０８、ビア３２２、接合部材３２１のそれぞれに対し、それぞれの外周にバリアメタルが設けられていても良い。バリアメタルは、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、窒化タンタル、タングステン（Ｗ）のそれぞれ、あるいは複数を組み合わせた合金で形成することができる。これにより、配線層２０５、２０７、２１１の銅配線、ビアプラグ２０８、ビア３２２、接合部材４２１からの銅の拡散を抑制できる。なお、絶縁膜２１２の内部には、ビアに接続されない接合部材４２１がさらに配されている。接合部材４２１は電気的にフローティングとしてもよい。また、接合部４１１と接合部４２１の一方のみにビアを接続して、所定の電位が与えられるようにしてもよい。なお、この場合には他方の接合部にはビアは接続されていない。
【0036】
半導体部品１、半導体部品２は接合面４００にて接合される。この接合面４００の接合は、絶縁膜１１２と絶縁膜２１２による絶縁膜同士の接合がなされる。そして。接続部材４１１と接続部材４２１、および接合部材３１１と接合部材３２１による金属部材同士の接合がなされる。このような絶縁膜同士の接合と、金属部材同士の接合が同一面においてなされる接合は、ハイブリッド接合とも呼ばれる。この金属部材同士の接合は、第１画素が出力する信号を伝送する接合部ＭＢ１、第２画素が出力する信号を伝送する接合部ＭＢ２がある。第１画素の１つであるＲ画素８１０と、半導体層１００に備わる第１素子であるＭＯＳトランジスタＭ１とは第１金属部である接合部ＭＢ１を介する第１電気的経路によって接続されている。この第１電気的経路は、配線層１０５、１０７、１１１、２０５、２０７、２１１および各配線層を接続するビアプラグを含む。第２画素の１つであるイベント検出画素８１３と、半導体層１００に備わる第２素子であるＭＯＳトランジスタＭ２とは第２金属部である接合部ＭＢ２を介する第２電気的経路によって接続されている。この第２電気的経路は、配線層１０５、１０７、１１１、２０５、２０７、２１１および各配線層を接続するビアプラグを含む。
【0037】
図３の構成では、第１画素の信号を伝送する接合部ＭＢ２の幅Ｓ２よりも、第２画素の信号を伝送する接合部ＭＢ１の幅Ｓ１を大きくしている。
【0038】
【0039】
図４（ａ）では、図３で示した接合部ＭＢ１が含む接合部材３１１と、接合部ＭＢ２が含む接合部材３１１は平面視における構造を示した平面図である。図４（ａ）に示している幅Ｓ１、幅Ｓ２は、図３に示している幅Ｓ１、幅Ｓ２と対応している。幅Ｓ１、幅Ｓ２はそれぞれ、第１方向である、図４（ａ）におけるＸ方向に沿った長さである。接合部ＭＢ１の接合部材３１１と、接合部ＭＢ２の接合部材３１１は、半導体層２００の第２面Ｆ２から所定の深さ位置に位置する所定の層にともに配されている。
【0040】
また、接合部ＭＢ１が含む接合部材３１１は、第２方向である、図４（ａ）におけるＹ方向に沿った長さである幅Ｔ１の長さを有する。また、接合部ＭＢ２が含む接合部材３１１は、第２方向である、図４（ａ）におけるＹ方向に沿った長さである幅Ｔ２の長さを有する。幅Ｔ１は幅Ｔ２よりも長い。つまり、Ｓ２＜Ｓ１、Ｔ２＜Ｔ１の関係となる。また、Ｓ１＝Ｔ１、Ｓ２＝Ｔ２の関係としても良いし、Ｓ１≠Ｔ１、Ｓ２≠Ｔ２の関係としても良い。つまり、接合部ＭＢ１の接合部材３１１と接合部ＭＢ２の接合部材３１１とで、長さと幅の少なくとも一方が異なっていればよい。接合部材３１１の寸法とは、長さ、幅を含む。また、寸法はさらに厚さを含んでもよい。この場合には、接合部ＭＢ１の接合部材３１１と接合部ＭＢ２の接合部材３１１の長さと幅は同じとしつつ、厚さを異ならせるようにしてもよい。なお、長さと幅に限った寸法を示す場合には、平面寸法と称することもある。また、接合部ＭＢ２の接合部材３１１および、接合部ＭＢ１の接合部材３１１のそれぞれの面積では、Ｓ２×Ｔ２＜Ｓ１×Ｔ１の関係である。この関係とすることにより、接合部ＭＢ２の抵抗を接合部ＭＢ１の抵抗よりも小さくすることができる。
【0041】
また、図４（ａ）では、接合部ＭＢ１、ＭＢ２ともに、接合部材３１１に対して４つのビア３１２が接続されている形態としている。一方で、図４（ｂ）では、接合部ＭＢ１において、接合部材３１１に接続されるビア３１２の数を２つに減らしている。この構成とすることにより、接合部ＭＢ２のサイズをより小さくすることができる。なお、図４（ａ）、（ｂ）では、接合部材３１１、ビア３１２に関する構造を記載したが、接合部材３２１、ビア３２２についても、接合部材３１１、ビア３１２と同じ構造とすることができる。
【0042】
図５は、図３に示した接合部ＭＢ１、ＭＢ２付近を拡大した断面図である。ビア３２２の長さＷ１は、ビア３１２の長さＷ２よりも短い構成としている。一方で、接合部ＭＢ１と接合部ＭＢ２のそれぞれでビア３１２の長さは長さＷ１で同じである。また、接合部ＭＢ１と接合部ＭＢ２のそれぞれでビア３２２の長さは長さＷ２で同じである。この構造とすることにより、接合部ＭＢ１、接合部ＭＢ２の形成を同時に行うことが可能である。一方で、別の見方をすれば、製造の容易さの観点で見れば、接合部ＭＢ１、接合部ＭＢ２でビア３１２、ビア３２２の長さを異ならせることは、製造プロセスの工程の増加に繋がり得る。よって、接合部ＭＢ１、ＭＢ２で抵抗を異ならせるには、ビアの長さで異ならせるよりも、接合部材３１１、３２１の寸法あるいは平面寸法を異ならせることが好ましい。
【0043】
別の接合部の形態を図６に示す。図５では接合部材３１１、３２１のそれぞれに対してビアが接続されていた。図６の形態では、接合部材３１１、３２１のそれぞれに対して、補助接合部ＺＢ１、ＺＢ２を有する構造としている。
【0044】
【0045】
図６、図７の構造では接合部材３１１は円形状である。接合部ＭＢ１、ＭＢ２のそれぞれの接合部材３１１の幅Ｓ１、幅Ｓ２は、それぞれ接合部材３１１の直径である。また、この場合の接合部材３１１の寸法は、接合部ＭＢ１、接合部ＭＢ２のそれぞれの接合図愛３１１の直径である。また、寸法は、上述したように、接合部材３１１の厚さを寸法に含んでもよい。なお、接合部材３１１の面積は、接合部ＭＢ１ではＳ１×Ｓ１×（１／４）×π、接合部ＭＢ２ではＳ２×Ｓ２×（１／４）×πとして与えられる。なお、ここでは接合部材３１１が正円であるとして扱っているが、楕円の形状であってもよい。この場合には、接合部材の寸法は長径と短径を含む。つまり、接合部ＭＢ１の接合部材と、接合部ＭＢ２の接合部材で、長径と短径の少なくとも一方を異ならせるようにしてもよい。また、接合部材が楕円形状の場合には、長径×短径×πで接合部材３１１の面積を得ることができる。接合部材３１１が正円、楕円のいずれの形状であっても、接合部ＭＢ１、接合部ＭＢ２で寸法あるいは平面寸法を異ならせればよい。また、接合部材３１１の面積に関して、接合部ＭＢ１＜接合部ＭＢ２とすれば良い。
【0046】
また、本実施形態では、明度に対応する信号を出力する明度画素の１つであるＲ画素８１０に接続される電気的経路に関する構造を説明したがＧ画素、Ｂ画素のそれぞれに接続される電気的経路に関する構造も同様とすることができる。なお、以降の本明細書の記載はＲ画素８１０に着もした説明を主に行うが、この構成は、Ｇ画素８１１、Ｂ画素８１２にも適用できるものである。
【0047】
一方で、補助接合部ＺＢ１、ＺＢ２は矩形状としている。この構造とすることで接合部ＭＢ１、ＭＢ２のそれぞれの接合面に適切な力を変えることができ、より精度の高い接合を形成することができる。
【0048】
【0049】
図８は、本実施形態の光電変換装置の回路ブロック図の一例である。図１に示した画素アレイ部のうち、１列の画素に関する構成を記載している。それぞれが明度画素である複数のＲ画素８１０に対して、信号線ＶＬ１が接続されている。また、複数のイベント検出画素８１３に対して、信号線ＶＬ２が接続されている。信号線ＶＬ１は、接合部ＭＢ１を介して、読み出し部８０２が有する読み出し回路８０２０に接続される。また、信号線ＶＬ２は接合部ＭＢ２を介して、読み出し部８０２が備える読み出し回路８０２１に接続される。この構成の場合、接合部ＭＢ２の寸法を接合部ＭＢ１の寸法よりも小さくすることで、接合部ＭＢ２に付随する寄生容量成分が少なくなり、信号線ＶＬ２の信号変化を高速にすることができる。よって、イベント検出画素８１３の信号読出しを高速に行うことができ、イベント検出をより高速に行うことができる。また、この構成により、イベント検出画素８１３の出力信号の最大振幅を、明度画素の出力信号の最大振幅よりも小さくすることが好適に行える。接合部ＭＢ２の寸法を小さくして寄生容量成分を小さくすることによって、出力信号の減衰、応答遅延を小さくすることができるため、最大振幅を小さくすることができる。これにより、イベント検出画素８１３の消費電力を小さくすることができる。
【0050】
ただし、この形態は一例である。例えば、接合部ＭＢ１の寸法が接合部ＭＢ２の寸法よりも大きいことで、抵抗値が小さくなり、信号線ＶＬ１の信号変化が高速となる場合も生じうる。このような構成では、明度画素の信号を高速に読み出すことができる効果が得られる。
【0051】
読み出し回路８０２０は、明度画素が出力する信号に対する相関二重サンプリング処理、増幅処理、アナログデジタル変換処理等を行うことができる。
【0052】
読み出し回路８０２１は、イベント検出回路として機能することができる。このイベント検出回路は、所定の時刻におけるイベント検出画素８１３の画素値と、所定の時刻よりも前のイベント検出画素８１３の画素値とを比較し、イベントの発生の有無を検知する機能を有する。
【0053】
別の回路ブロック図の一例を、図９に示す。図９の構成は、イベント検出画素８１３のそれぞれに対して接合部ＭＢ２が１つずつ接続される形態である。そして、複数の接合部ＭＢ２のそれぞれに対して、読み出し回路８０２１ａ、８０２１ｂが接続されている形態である。この読み出し回路８０２１ａ、８０２１ｂのそれぞれは、イベント検出回路として機能することができる。
【0054】
この図９に示した形態は、１列の画素列に対応して配されている接合部において、イベント検出画素８１３に対応する接合部ＭＢ２の方が、明度画素に対応する接合部ＭＢ１よりも多く設けられている形態である。イベント検出画素８１３が接続される接合部ＭＢ２の面積を小さくすることによって、接合部ＭＢ」１の配置の自由度を向上させることができる。また、別の見方をすれば、接合部ＭＢ２の面積を接合部ＭＢ１の面積と同じとした場合に比べて、接合部ＭＢ２をより多くの個数、設けることができる。よって、イベント検出画素８１３の信号をより多くの並列数で読み出すことができる。つまり、複数のイベント検出画素８１３に対応する信号を高速に読み出すことができる。
【0055】
なお、図９に示した構成は１つのイベント検出画素８１３に対して１つの接合部ＭＢ２が設けられていたが、この配置には限定されない。例えば、同じ列に位置する複数のイベント検出画素８１３で１つの接合部ＭＢ２を共有しても良い。また、同じ行に位置する複数のイベント検出画素８１３で１つの接合部ＭＢ２を共有しても良い。また、複数行および複数列に位置する複数のイベント検出画素８１３で１つの接合部ＭＢ２を共有しても良い。
【0056】
また、イベント検出画素８１３に接続される接合部ＭＢ２を、入射面である第１面Ｆ１に対する平面視において、図２に示した画素アレイ部８０１の内側の領域に配置することが容易となる。配置の例を図１０に示す。図１０では、入射面である第１面Ｆ１に対する平面視において接合部ＭＢ２を画素アレイ部８０１の内部に配置している。特に、図９に示した回路ブロック図の形態では、イベント検出画素８１３のそれぞれに対応して接合部ＭＢ２が設けられるため、画素アレイ部８０１の内側の領域に配置することが好適である。しかし、画素アレイ部８０１の内側の領域に配置する場合には、画素のピッチによって、接合部ＭＢ２を配列するピッチが制約される。本実施形態の場合、イベント検出画素に接続される接合部ＭＢ２の面積を小さくしているため、画素のピッチが狭まったとしても、好適に接合部ＭＢ２を配置することができる。一方で、接合部ＭＢ１は、図１０に示すように画素アレイ部８０１の領域の外部に配されていても良い。また、半導体部品１あるいは半導体部品２に、光電変換装置の外部に接続するためのパッドが設けられることがある。このパッドは、光電変換装置の信号を出力するパッドや、光電変換装置に電源電圧（ＶＤＤ、ＧＮＤなど）を供給するパッドや、クロック信号、制御信号などの信号を光電変換装置に入力するパッドで有り得る。このようなパッドは、半導体部品１もしくは半導体部品の外周部に設けられる。図１０では、このパッドＰＡＤが半導体部品２に設けられている例を示しているが、半導体部品１に設けられても良い。半導体部品１に設けられる場合には、典型的には、半導体部品２には半導体部品１にあるパッドと導通を取るためのパッド開口部が設けられる。パッドが半導体部品１、半導体部品２のいずれに設けられるにせよ、接合部ＭＢ１は、第１面Ｆ１に対する平面視において、パッドと画素アレイ部８０１の外周との間に配される形態となる。図１０では、半導体部品２に設けられたパッドＰＡＤと、画素アレイ部８０１の外周との間に接合部ＭＢ１が設けられている。このように配置することで、イベント検出画素に接続される接合部ＭＢ２の配置レイアウトの自由度を向上させることができる。なお、ここで説明したパッドＰＡＤは、アルミニウムを主に含んで構成することができる。典型的には、アルミニウムを主として含み、銅を少量含むパッドとすることができる。なお、画素アレイ部８０１の外周の一例は、光が入射する開口領域の外部に設けられた遮光画素が配された領域を備えることがあるが、この場合には遮光された画素が配された領域の端部を外周とすることができる。なお、パッドは、図３に示した第１面Ｆ１に設けられてもよいし、第１面Ｆ１よりもマイクロレンズ５１５側の領域に設けられていてもよい。また、パッドは、図３に示した第４面Ｆ４側から半導体層１００の内部に設けられた溝の内部に設けられていてもよい。
【0057】
また、図１０に示した接合部ＭＢ１の配置は、入射光が入射する開口領域の外周と、パッドＰＡＤとの間に接合部ＭＢ１が設けられているとも言える。この開口領域は、図１０に示した画素アレイ部８０１の全体とすることもできるし、画素アレイ部８０１の一部分を開口領域とし、他の部分を遮光された画素が設けられた領域とすることができる。
【0058】
なお、１列の明度画素に対して１つの信号線が配されている例を示しているが、さらに多くの信号線を有していても良い。
【0059】
本実施形態では、イベント検出画素８１３に接続される電気的経路に含まれる接合部の面積を、明度に対応する信号を生成する明度画素８１０～８１２に接続される電気的経路に含まれる接合部の面積よりも小さくしている。これにより、上述したように、イベント検出画素８１３の信号を高速に読み出すことができる効果を有する。
【0060】
また、本実施形態では、接合部ＭＢ１、ＭＢ２が、第１画素、第２画素が出力する信号を伝送する例を説明した。
【0061】
しかし、この例に限定されるものではなく、接合部ＭＢ１、ＭＢ２が、第１画素、第２画素を制御する信号を伝送するようにしても良い。この第１画素、第２画素を制御する信号とは、光電変換部や信号出力を行う出力トランジスタの入力ノードのリセット動作や、画素行ごとに信号を出力させる選択動作等を指す。この場合においても、第２画素に対する制御を高速に行うことができる効果がある。
【0062】
なお、本実施形態では接合部ＭＢ１、ＭＢ２のそれぞれの接合部材３１１の寸法あるいは平面寸法を比較したが、接合部材３２１同士の寸法あるいは平面寸法で比較するようにしても良い。
【0063】
（第２実施形態）
本実施形態について、第１実施形態と異なる点を中心に説明する。本実施形態では、明度画素に接続される接合部ＭＢ１の面積を、イベント検出画素に接続される接合部ＭＢ２の面積よりも小さくした形態である。
本実施形態について、第１実施形態と異なる点を中心に説明する。本実施形態では、明度画素に接続される接合部ＭＢ１の面積を、イベント検出画素に接続される接合部ＭＢ２の面積よりも小さくした形態である。
【0064】
【0065】
【0066】
本実施形態では、明度画素であるＲ画素８１０に接続される接合部ＭＢ１の接合部材３１１の幅Ｓ１を、イベント検出画素８１３に接続される接合部ＭＢ２の接合部材３１１の幅Ｓ２よりも小さくしている。その他の構造は、第１実施形態の図３で示した構造と同様である。
【0067】
なお、第１実施形態で説明した図４、図５、図６、図７のそれぞれの構造は、本実施形態にも適用することができる。この適用にあたっては、第１実施形態では接合部ＭＢ１＜ＭＢ２として説明していたが、逆の関係として適用すれば良い。図４（ｂ）の構造を持つ接合部は、第１実施形態では接合部ＭＢ２であったが、本実施形態では接合部ＭＢ１とすればよい。
【0068】
【0069】
本実施形態では、明度画素に接続される接合部ＭＢ２の面積を、イベント検出画素に接続される接合部ＭＢ１の面積よりも小さくしている。これにより、明度画素の信号をより高速に読み出すことができる。これにより、明度画素の信号を用いた画像の高解像度化、高フレームレート化の一方あるいは両方を実現することができる。
【0070】
（第３実施形態）
本実施形態について、第１実施形態と異なる点を中心に説明する。
本実施形態について、第１実施形態と異なる点を中心に説明する。
【0071】
本実施形態の光電変換装置の回路ブロック図を図１２に示す。本実施形態では、半導体部品２に、ＡＤ変換回路１１０１を有する。ＡＤ変換回路１１０１は、明度画素が出力する信号に対してアナログデジタル変換を行う。
【0072】
【0073】
【0074】
接合部ＭＢ１は、トランジスタ群ＭＧ１が出力するデジタル信号を、接合部ＭＢ１を介して、半導体層１００に設けられているトランジスタＭ２に出力する。なお、接合部ＭＢ１、接合部ＭＢ２はともに同じ幅Ｓ３を有する。なお、奥行き方向の長さは不図示であるが、本実施形態では接合部ＭＢ１、接合部ＭＢ２の備える接合部材３２１同士、接合部材３１１同士は互いに同じ面積としている。
【0075】
本実施形態では、接合部ＭＢ１、接合部ＭＢ２に接続されるＭＯＳトランジスタの平面寸法（ゲート長、ゲート幅）を異ならせる。つまりゲート長、ゲート幅の少なくとも一方を異ならせる形態である。また、ゲート長、ゲート幅の両方を異ならせてもよい。
【0076】
図１４では、接合部ＭＢ１に接続されるＭＯＳトランジスタの平面視における構造を示している。トランジスタＭＴ１、ＭＴ２が設けられた構成を示している。ここでは、論理回路の一部であるトランジスタとして、ＮＯＴゲート回路を形成するトランジスタＭＴ１、ＭＴ２が設けられている例を示している。トランジスタＭＴ１、ＭＴ２は共通のゲート電極６０１に接続されている。ただし、ここで示しているＮＯＴゲート回路は論理回路の一例であり、そのほかの論理回路であっても本実施形態を適用することができる。
【0077】
トランジスタＭＴ１は、Ｐ型のウエル領域に設けられている。また、トランジスタＭＴ１はＮ型トランジスタであり、そのソース、ドレインはＮ型の半導体領域となっている。トランジスタＭＴ１のソース、ドレインの一方は、グラウンド電位（ＧＮＤ電位）を供給する電源配線６０３に、コンタクトを介して接続されている。また、トランジスタＭＴ１のソース、ドレインの他方は、出力配線６０４に、コンタクトを介して接続されている。
【0078】
トランジスタＭＴ２はＮウエル領域ＮＷＬ領域に設けられている。トランジスタＭＴ２はＰ型トランジスタであり、そのソース、ドレインのそれぞれはＰ型の半導体領域となっている。トランジスタＭＴ２のソース、ドレインの一方は、電源電圧ＶＤＤが供給される電源配線６０２にコンタクトを介して接続されている。また、トランジスタＭＴ２のソース、ドレインの他方は、出力配線６０４に、コンタクトを介して接続されている。
【0079】
図１０に示したトランジスタＭ１、Ｍ２およびトランジスタ群ＭＧ１が含むトランジスタ、イベント検出画素８１３が有するトランジスタは、図１４に示したトランジスタＭＴ１、ＭＴ２のいずれかとして当てはめることが可能である。ここではトランジスタＭＴ１に当てはめて説明する。トランジスタＭＴ１のゲート幅は幅ＧＷである。また、トランジスタＭＴ１のゲート長は長さＧＬである。トランジスタのサイズは、ゲート幅×ゲート長として考えることができ、ここではＧＷ×ＧＬとして扱うことができる。
【0080】
本実施形態では、以下の表１に示す形態のいずれかとすることができる。表１のうち、（１）、（２）の列に対応する枠内に示す数字は、トランジスタのゲート幅を示しており、数字が大きくなるほどトランジスタのゲート幅が大きくなる。表１のうち、（３）、（４）の列に対応する枠内に示すアルファベットは、トランジスタのゲート幅を示しており、アルファベット順でＺに近づくほどトランジスタのゲート幅が大きくなる。以下の組合せのＮｏ．１～６で実施することができる。トランジスタのゲート幅が大きくなるほど、トランジスタの駆動力は大きくなる。
【0081】
【表1】
【0082】
なお、ここでは各トランジスタのゲート幅を異ならせる関係にて説明した。一方で、各トランジスタのゲート長を異ならせる関係としてもよい。つまり、上記の表１において、１）、（２）の列に対応する枠内に示す数字を、トランジスタのゲート長の関係とする。この場合、数字が大きくなるほどトランジスタのゲート長が小さくなる。そして、表１のうち、（３）、（４）の列に対応する枠内に示すアルファベットを、トランジスタのゲート長の関係とする。この場合、アルファベット順でＺに近づくほどトランジスタのゲート長が小さくなる。このような関係にて上述の組合せのＮｏ．１～６を実施することができる。ゲート長が小さくなるほど、トランジスタの駆動力は大きくなる。
【0083】
本実施形態では、第１電気的経路に含まれ、第１面と前記第４面との間の所定の層に位置する第１導電体と、第２電気的経路に含まれ、所定の層に位置する第２導電体とがあり、第１面に対する平面視において、第１導電体と第２導電体の平面寸法を異ならせる。
【0084】
上記の表１のうち、Ｎｏ．３、Ｎｏ．４、Ｎｏ．５、Ｎｏ．６では、図１３に示した第１面Ｆ１と第４面Ｆ４との間の所定の層である半導体層１００に設けられたトランジスタＭ１、Ｍ２の一方が第１導電体であり、他方が第２導電体である。
【0085】
上記の表１のうち、Ｎｏ．１、Ｎｏ．２、Ｎｏ．５、Ｎｏ．６を説明する。図１３に示した第１面Ｆ１と第４面Ｆ４との間の所定の層である半導体層２００に設けられた、トランジスタ群ＭＧ１のうちのトランジスタと、イベント検出画素８１３が含むトランジスタの一方が第１導電体であり、他方が第２導電体である。
【0086】
上記の表１のうち、Ｎｏ．１、Ｎｏ．３、Ｎｏ．５は、イベント検出画素８１３の出力信号に係るトランジスタのゲート幅を、Ｒ画素８１０の出力信号に係るトランジスタのゲート幅よりも大きくする形態である。この構成とすることにより、イベント検出画素８１３の出力信号を、高速に読み出すことができる。一方、上記の表１のうち、Ｎｏ．２、Ｎｏ．４、Ｎｏ．６は、Ｒ画素８１０の出力信号に係るトランジスタのゲート幅を、イベント検出画素８１３の出力信号に係るトランジスタのゲート幅よりも大きくする形態である。この構成とすることにより、Ｒ画素８１０の出力信号を、高速に読み出すことができる。なお、ゲート長を異ならせる形態とした場合には、Ｎｏ．１、Ｎｏ．３、Ｎｏ．５は、イベント検出画素８１３の出力信号に係るトランジスタのゲート長を、Ｒ画素８１０の出力信号に係るトランジスタのゲート長よりも小さくする形態である。この構成とすることにより、イベント検出画素８１３の出力信号を、高速に読み出すことができる。Ｎｏ．２、Ｎｏ．４、Ｎｏ．６は、Ｒ画素８１０の出力信号に係るトランジスタのゲート長を、イベント検出画素８１３の出力信号に係るトランジスタのゲート長よりも小さくする形態である。この構成とすることにより、Ｒ画素８１０の出力信号を、高速に読み出すことができる。
【0087】
また、ゲート長とゲート幅の両方を、Ｒ画素８１０の出力信号に係るトランジスタと、イベント検出画素８１３の出力信号に係るトランジスタとで異ならせてもよい。この場合には、例えば、Ｒ画素８１０の出力信号に係るトランジスタの駆動力を、イベント検出画素８１３の出力信号に係るトランジスタの駆動力よりも高く設定する。これにより、Ｒ画素８１０の出力信号を、高速に読み出すことができる。また、Ｒ画素８１０の出力信号に係るトランジスタの駆動力よりも、イベント検出画素８１３の出力信号に係るトランジスタの駆動力を高く設定する。これにより、イベント検出画素８１３の出力信号を、高速に読み出すことができる。
【0088】
このように、本実施形態の光電変換装置は、イベント検出画素８１３の出力信号に係るトランジスタと、明度画素の出力信号に係るトランジスタの平面寸法を異ならせることにより、好適な信号読出しを実現することができる。
【0089】
（第４実施形態）
本実施形態の光電変換装置について説明する。本実施形態は、イベント検出画素８１３がアバランシェフォトダイオード（ＡＰＤ）を含む画素とした形態である。
本実施形態の光電変換装置について説明する。本実施形態は、イベント検出画素８１３がアバランシェフォトダイオード（ＡＰＤ）を含む画素とした形態である。
【0090】
【0091】
ＡＰＤ１２０１は、光電変換により入射光に応じた電荷対を生成する。ＡＰＤ１２０１のアノードには、電圧ＶＬ（第１電圧）が供給される。また、ＡＰＤ１２０１のカソードには、アノードに供給される電圧ＶＬよりも高い電圧ＶＨ（第２電圧）が供給される。アノードとカソードには、ＡＰＤ１２０１がアバランシェ増倍動作をするような逆バイアス電圧が供給される。このような電圧を供給した状態とすることで、入射光によって生じた電荷がアバランシェ増倍を起こし、アバランシェ電流が発生する。
【0092】
尚、逆バイアスの電圧が供給される場合において、アノードおよびカソードの電位差が降伏電圧より大きいな電位差で動作させるガイガーモードと、アノードおよびカソードの電位差が降伏電圧近傍、もしくはそれ以下の電圧差で動作させるリニアモードがある。
【0093】
ガイガーモードで動作させるＡＰＤをＳＰＡＤと呼ぶ。例えば、電圧ＶＬ（第１電圧）は、－３０Ｖ、電圧ＶＨ（第２電圧）は、１Ｖである。ＡＰＤ１２０１は、リニアモードで動作させてもよいし、ガイガーモードで動作させてもよい。ＳＰＡＤの場合はリニアモードのＡＰＤに比べて電位差が大きくなり耐圧の効果が顕著となるため、ＳＰＡＤであることが好ましい。
【0094】
クエンチ素子１２０２は、電圧ＶＨを供給する電源とＡＰＤ１２０１に接続される。クエンチ素子１２０２は、アバランシェ増倍による信号増倍時に負荷回路（クエンチ回路）として機能し、ＡＰＤ１２０１に供給する電圧を抑制して、アバランシェ増倍を抑制する働きを持つ（クエンチ動作）。また、クエンチ素子１２０２は、クエンチ動作で電圧降下した分の電流を流すことにより、ＡＰＤ１２０１に供給する電圧を電圧ＶＨへと戻す働きを持つ（リチャージ動作）。
【0095】
信号処理部１１０３は、波形整形部１２１０、カウンタ回路１２１１、選択回路１２１２を有する。本明細書において、信号処理部１１０３は、波形整形部１２１０、カウンタ回路１２１１、選択回路１２１２のいずれかを有していればよい。
【0096】
波形整形部１２１０は、光子検出時に得られるＡＰＤ１２０１のカソードの電位変化を整形して、パルス信号を出力する。波形整形部１２１０としては、例えば、インバータ回路が用いられる。図１５では、波形整形部１２１０としてインバータを一つ用いた例を示したが、複数のインバータを直列接続した回路を用いてもよいし、波形整形効果があるその他の回路を用いてもよい。
【0097】
カウンタ回路１２１１は、波形整形部１２１０から出力されたパルス信号をカウントし、カウント値を保持する。また、駆動線１２１３を介して制御パルスｐＲＥＳが供給されたとき、カウンタ回路１２１１に保持された信号がリセットされる。このカウント値の変化を用いて、イベントの検出を行うことができる。つまり、以前の保持していたカウント値から所定の値分、カウント値が変化したことを検出することで、イベントが生じたことを検出することができる。
【0098】
選択回路１２１２には、図１に示した制御部８０３から図１５の駆動線１２１４を介して制御パルスｐＳＥＬが供給され、カウンタ回路１２１１と信号線１１１３との電気的な接続、非接続を切り替える。選択回路１２１２には、例えば、信号を出力するためのバッファ回路などを含む。
【0099】
クエンチ素子１２０２とＡＰＤ１２０１との間や、光電変換素子１１０２と信号処理部１１０３との間にトランジスタ等のスイッチを配して、電気的な接続を切り替えてもよい。同様に、光電変換素子１１０２に供給される電圧ＶＨまたは電圧ＶＬの供給をトランジスタ等のスイッチを用いて電気的に切り替えてもよい。
【0100】
本実施形態では、カウンタ回路１２１１を用いる構成を示した。しかし、カウンタ回路１２１１の代わりに、時間・デジタル変換回路（Ｔｉｍｅ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ：以下、ＴＤＣ）、メモリを用いて、パルス検出タイミングを取得する光電変換装置としてもよい。このとき、波形整形部１２１０から出力されたパルス信号の発生タイミングは、ＴＤＣによってデジタル信号に変換される。ＴＤＣには、パルス信号のタイミングの測定に、図１の制御部８０３から駆動線を介して、制御パルスｐＲＥＦ（参照信号）が供給される。ＴＤＣは、制御パルスｐＲＥＦを基準として、波形整形部１２１０を介して各画素から出力された信号の入力タイミングを相対的な時間としたときの信号をデジタル信号として取得する。
【0101】
図１６は、ＡＰＤの動作と出力信号との関係を模式的に示した図である。
【0102】
図１６（ａ）は、図１５のＡＰＤ１２０１、クエンチ素子１２０２、波形整形部１２１０を抜粋した図である。ここで、波形整形部１２１０の入力側をｎｏｄｅＡ、出力側をｎｏｄｅＢとする。図１６（ｂ）は、図１６（ａ）のｎｏｄｅＡの波形変化を、図１６（ｃ）は、図１６（ａ）のｎｏｄｅＢの波形変化をそれぞれ示す。
【0103】
時刻ｔ０から時刻ｔ１の間において、図１６（ａ）のＡＰＤ１２０１には、ＶＨ－ＶＬの電位差が印加されている。時刻ｔ１において光子がＡＰＤ１２０１に入射すると、ＡＰＤ１２０１でアバランシェ増倍が生じ、クエンチ素子１２０２にアバランシェ増倍電流が流れ、ｎｏｄｅＡの電圧は降下する。電圧降下量がさらに大きくなり、ＡＰＤ１２０１に印加される電位差が小さくなると、時刻ｔ２のようにＡＰＤ１２０１のアバランシェ増倍が停止し、ｎｏｄｅＡの電圧レベルはある一定値以上降下しなくなる。その後、時刻ｔ２から時刻ｔ３の間において、ｎｏｄｅＡには電圧ＶＬから電圧降下分を補う電流が流れ、時刻ｔ３においてｎｏｄｅＡは元の電位レベルに静定する。このとき、ｎｏｄｅＡにおいて出力波形がある閾値を越えた部分は、波形整形部１２１０で波形整形され、ｎｏｄｅＢで信号として出力される。
【0104】
このように、イベント検出画素８１３としてＡＰＤ１２０１を有する画素を使用することができる。
【0105】
また、明度画素８１０～８１２とイベント検出画素８１３の画素構成は本実施形態のみならず、すべての実施形態において同じとしてもよい。本実施形態で言えば、明度画素８１０～８１２についても、本実施形態で説明した光電変換素子１１０２の形態としても良い。明度画素８１０～８１２とイベント検出画素８１３の画素構成を同じとすることで、画素アレイ部８０１に対する、明度画素とイベント検出画素の割り振りを動的に変更することができる。つまり、あるフレームでは明度画素として動作した画素が、別のフレームではイベント検出画素として動作する。この割り振り方は、第１実施形態のように、イベント検出画素の高速読出しを優先するか、第２実施形態のように明度画素の信号読み出しを優先するかに応じて切り替えることが可能である。
【0106】
（第５実施形態）
本実施形態では、複数の半導体部品を備える積層センサにおける実施形態を説明する。
本実施形態では、複数の半導体部品を備える積層センサにおける実施形態を説明する。
【0107】
図１７は、第１実施形態～第４実施形態に対応する機能ブロック図である。図１７では、イベント検出画素が備える、半導体部品２に設けられた受光部７０３による出力が、半導体部品１に備わるイベント検出回路部７０４に入力される。また、明度画素が備える、半導体部品２に設けられた受光部７０１による出力が、半導体部品１に設けられた画像処理部７０２に入力される。上述した接合部ＭＢ１は、受光部７０１から画像処理部７０２への第１電気的経路に設けられている。また、上述した接合部ＭＢ２は、受光部７０１からイベント検出回路部７０４への第２電気的経路に設けられている。
【0108】
図１８は、図１７とは別の形態を示した機能ブロック図である。図１８の構成では、半導体部品２にイベント検出回路部７０４が設けられている。また、半導体部品１にはニューラルネットワーク部が設けられている。イベント検出回路部７０４が、入射光量の変化に対応するデジタル信号を出力する場合には、ニューラルネットワーク部はＣｏｎｖｏｌｕｔｉｏｎａｌ Ｎｅｕｒａｌ Ｎｅｔｗｏｒｋ（ＣＮＮ）の処理を行う。このデジタル信号は、複数のビットを有するデジタル信号とすることができる。一方で、イベント検出回路部７０４が入射光量の変化に対応してスパイク状の波形の信号を出力する場合には、ニューラルネットワーク部は、Ｓｐｉｋｉｎｇ Ｎｅｕｒａｌ Ｎｅｔｗｏｒｋ（ＳＮＮ）の処理を行う。スパイク状の波形の信号は、スパイク波が生成しているか否かを示す１ビットのデジタル信号として捉えることもできる。なお、ニューラルネットワーク部による処理はＣＮＮ、ＳＮＮに限られない。例えば、Ｒｅｃｕｒｒｅｎｔ Ｎｅｕｒａｌ Ｎｅｔｗｏｒｋ（ＲＮＮ）、Ｌｏｎｇ Ｓｈｏｒｔ Ｔｅｒｍ Ｍｅｍｏｒｙ（ＬＳＴＭ）による処理など、種々の処理が適用できる。また、ニューラルネットワーク部の代わりに、パターン認識処理機能を有する回路を備えるようにしてもよい。
【0109】
この図１８の形態の場合には、上述した接合部ＭＢ１は、受光部７０１から画像処理部７０２への第１電気的経路に設けられている。また、上述した接合部ＭＢ２は、イベント検出回路部７０４からニューラルネットワーク部７０５が備える素子（トランジスタ）への第２電気的経路に設けられている。
【0110】
図１９は、図１７、図１８とは異なり、３つの半導体部品が積層された３層積層センサの形態である。第１半導体部品１には、イベント検出回路部７０４が設けられている。第２半導体部品２には、イベント検出画素の受光部７０３と、明度画素の受光部７０１が設けられている。第３半導体部品３には、画像処理部７０２が設けられている。第１半導体部品１、第２半導体部品２、第３半導体部品３はそれぞれ順に、第１半導体層、第２半導体層、第３半導体層を備える。この第１半導体層、第２半導体層、第３半導体層のそれぞれは、典型的には半導体基板である。半導体基板は、典型的には単結晶シリコンで形成されるが、ＧａＡｓ基板などの化合物半導体基板であっても良い。
【0111】
この形態の場合には、典型的には、半導体部品１と半導体部品２との接合は、上述したハイブリッド接合によって行われる。一方で、半導体部品２と半導体部品３との接合は、ハイブリッド接合ではなく、絶縁膜同士のみでの接合によって行われる。半導体部品１が備える半導体層（典型的にはシリコン基板）を貫通する貫通電極を用いる。この貫通電極を設けるプロセスは、そして、Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ（ＴＳＶ）とも呼ばれる。この貫通電極により、半導体部品１と半導体部品３との電気的な接続が行われる。この形態の場合においても、受光部７０１と画像処理部７０２の間の電気的経路には、半導体部品１と半導体部品２のハイブリッド接合による接合部ＭＢ１が設けられる。そして、この接合部ＭＢ１と接続される半導体部品２が有する配線に対して、ＴＳＶで用いられる貫通電極が接続され、この貫通電極を介して半導体部品３に設けられている画像処理部７０２に信号が送られる。この形態においても、上述した接合部ＭＢ１は、受光部７０１から画像処理部７０２への第１電気的経路に設けられているといえる。また、上述した接合部ＭＢ２は、受光部７０１からイベント検出回路部７０４への第２電気的経路に設けられている。
【0112】
【0113】
【0114】
上記第１～第５実施形態で述べた光電変換装置（撮像装置）は、種々の光電変換システムに適用可能である。適用可能な光電変換システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、光電変換システムに含まれる。図２０には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。
【0115】
図２０に例示した光電変換システムは、光電変換装置の一例である撮像装置１００４、被写体の光学像を撮像装置１００４に結像させるレンズ１００２を有する。さらに光電変換システムは、レンズ１００２を通過する光量を可変にするための絞り１００３、レンズ１００２の保護のためのバリア１００１を有する。レンズ１００２及び絞り１００３は、撮像装置１００４に光を集光する光学系である。撮像装置１００４は、上記のいずれかの実施形態の光電変換装置（撮像装置）であって、レンズ１００２により結像された光学像を電気信号に変換する。
【0116】
光電変換システムは、また、撮像装置１００４より出力される出力信号の処理を行うことで画像を生成する画像生成部である信号処理部１００７を有する。信号処理部１００７は、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。信号処理部１００７は、撮像装置１００４が設けられた半導体基板に形成されていてもよいし、撮像装置１００４とは別の半導体基板に形成されていてもよい。また、撮像装置１００４と信号処理部１００７とが同一の半導体基板に形成されていてもよい。
【0117】
光電変換システムは、更に、画像データを一時的に記憶するためのメモリ部１０１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）１０１３を有する。更に光電変換システムは、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体１０１２、記録媒体１０１２に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）１０１１を有する。なお、記録媒体１０１２は、光電変換システムに内蔵されていてもよく、着脱可能であってもよい。
【0118】
更に光電変換システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部１００９、撮像装置１００４と信号処理部１００７に各種タイミング信号を出力するタイミング発生部１００８を有する。ここで、タイミング信号などは外部から入力されてもよく、光電変換システムは少なくとも撮像装置１００４と、撮像装置１００４から出力された出力信号を処理する信号処理部１００７とを有すればよい。
【0119】
撮像装置１００４は、撮像信号を信号処理部１００７に出力する。信号処理部１００７は、撮像装置１００４から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部１００７は、撮像信号を用いて、画像を生成する。
【0120】
このように、本実施形態によれば、上記のいずれかの実施形態の光電変換装置（撮像装置）を適用した光電変換システムを実現することができる。
【0121】
【0122】
図２１（ａ）は、車載カメラに関する光電変換システムの一例を示したものである。光電変換システム１３００は、撮像装置１３１０を有する。撮像装置１３１０は、上記のいずれかの実施形態に記載の光電変換装置（撮像装置）である。光電変換システム１３００は、撮像装置１３１０により取得された複数の画像データに対し、画像処理を行う画像処理部１３１２と、光電変換システム１３００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部１３１４を有する。また、光電変換システム１３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部１３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部１３１８と、を有する。ここで、視差取得部１３１４や距離取得部１３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部１３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
【0123】
光電変換システム１３００は車両情報取得装置１３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、光電変換システム１３００は、衝突判定部１３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ１３３０が接続されている。また、光電変換システム１３００は、衝突判定部１３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置１３４０とも接続されている。例えば、衝突判定部１３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ１３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置１３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
【0124】
本実施形態では、車両の周囲、例えば前方又は後方を光電変換システム１３００で撮像する。図２１（ｂ）に、車両前方（撮像範囲１３５０）を撮像する場合の光電変換システムを示した。車両情報取得装置１３２０が、光電変換システム１３００ないしは撮像装置１３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。
【0125】
上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、光電変換システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。この移動体は、主に当該移動体の移動に利用される駆動力を生成する駆動力生成部と、主に当該移動体の移動に利用される回転体の一方もしくは両方を含む。駆動力生成部は、エンジン、モーターなどで有り得る。回転体は、タイヤ、車輪、船舶のスクリュー、飛行体のプロペラなどで有り得る。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
【0126】
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
本発明は、上記実施形態に限らず種々の変形が可能である。
【0127】
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態に含まれる。
【0128】
また、上記第６実施形態、第７実施形態に示した光電変換システムは、光電変換装置を適用しうる光電変換システム例を示したものであって、本発明の光電変換装置を適用可能な光電変換システムは図１３及び図１４に示した構成に限定されるものではない。
【0129】
なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【0130】
以上、説明した実施形態は、技術思想を逸脱しない範囲において適宜変更が可能である。なお、本明細書の開示内容は、本明細書に記載したことのみならず、本明細書および本明細書に添付した図面から把握可能な全ての事項を含む。また本明細書の開示内容は、本明細書に記載した概念の補集合を含んでいる。すなわち、本明細書に例えば「ＡはＢよりも大きい」旨の記載があれば、「ＡはＢよりも大きくない」旨の記載を省略しても、本明細書は「ＡはＢよりも大きくない」旨を開示していると云える。なぜなら、「ＡはＢよりも大きい」旨を記載している場合には、「ＡはＢよりも大きくない」場合を考慮していることが前提だからである。
【0131】
本実施形態の開示は、以下の構成を含む。
【0132】
（構成１）
光の入射面である第１面および前記第１面に対向する第２面を有する第１半導体層と、第１配線構造体を含む第１半導体部品と、
第３面および前記第３面に対向する第４面を有する第２半導体層と、前記第１配線構造体と前記第３面との間に配された第２配線構造体を含む第２半導体部品と、
を備える光電変換装置であって、
前記第１半導体層は、それぞれが入射光の光量による明度に対応する信号を生成する複数の第１画素と、それぞれが入射光からイベント信号を生成する複数の第２画素とが配された画素アレイ部を有し、
前記第１半導体層とは別の半導体層にそれぞれ設けられた、第１素子および第２素子とを有し、
前記第１配線構造体は、凹部を備える第１絶縁膜を有し、前記第２配線構造体は、凹部を備える第２絶縁膜を有し、
前記第１絶縁膜の前記凹部の内部には第１金属部が設けられ、前記第２絶縁膜の前記凹部の内部には第２金属部が設けられ、
前記第１絶縁膜と前記第２絶縁膜は接合面にて接合され、前記第１金属部と前記第２金属部は前記接合面にて接合され、
前記第１画素と前記第１素子は、前記第１金属部を介する第１電気的経路によって接続されており、
前記第２画素と前記第２素子は、前記第２金属部を介する第２電気的経路によって接続されており、
前記第１電気的経路に含まれ、前記第１面と前記第４面との間の所定の層に位置する第１導電体と、前記第２電気的経路に含まれ、前記所定の層に位置する第２導電体とがあり、
前記第１導電体と前記第２導電体の寸法が異なることを特徴とする光電変換装置。
光の入射面である第１面および前記第１面に対向する第２面を有する第１半導体層と、第１配線構造体を含む第１半導体部品と、
第３面および前記第３面に対向する第４面を有する第２半導体層と、前記第１配線構造体と前記第３面との間に配された第２配線構造体を含む第２半導体部品と、
を備える光電変換装置であって、
前記第１半導体層は、それぞれが入射光の光量による明度に対応する信号を生成する複数の第１画素と、それぞれが入射光からイベント信号を生成する複数の第２画素とが配された画素アレイ部を有し、
前記第１半導体層とは別の半導体層にそれぞれ設けられた、第１素子および第２素子とを有し、
前記第１配線構造体は、凹部を備える第１絶縁膜を有し、前記第２配線構造体は、凹部を備える第２絶縁膜を有し、
前記第１絶縁膜の前記凹部の内部には第１金属部が設けられ、前記第２絶縁膜の前記凹部の内部には第２金属部が設けられ、
前記第１絶縁膜と前記第２絶縁膜は接合面にて接合され、前記第１金属部と前記第２金属部は前記接合面にて接合され、
前記第１画素と前記第１素子は、前記第１金属部を介する第１電気的経路によって接続されており、
前記第２画素と前記第２素子は、前記第２金属部を介する第２電気的経路によって接続されており、
前記第１電気的経路に含まれ、前記第１面と前記第４面との間の所定の層に位置する第１導電体と、前記第２電気的経路に含まれ、前記所定の層に位置する第２導電体とがあり、
前記第１導電体と前記第２導電体の寸法が異なることを特徴とする光電変換装置。
【0133】
（構成２）
各々が前記第２金属部である複数の第２金属部を有し、
前記複数の第２金属部の１つが前記第１導電体であり、前記複数の第２金属部の別の１つが前記第２導電体であることを特徴とする構成１に記載の光電変換装置。
各々が前記第２金属部である複数の第２金属部を有し、
前記複数の第２金属部の１つが前記第１導電体であり、前記複数の第２金属部の別の１つが前記第２導電体であることを特徴とする構成１に記載の光電変換装置。
【0134】
（構成３）
各々が前記第１金属部である複数の第１金属部を有し、
前記複数の第１金属部の１つが前記第１導電体であり、前記複数の第１金属部の別の１つが前記第２導電体であることを特徴とする構成１に記載の光電変換装置。
各々が前記第１金属部である複数の第１金属部を有し、
前記複数の第１金属部の１つが前記第１導電体であり、前記複数の第１金属部の別の１つが前記第２導電体であることを特徴とする構成１に記載の光電変換装置。
【0135】
（構成４）
各々が前記第１金属部である複数の第１金属部を有し、
前記複数の第１金属部のうち、前記第１導電体である前記第２金属部と接合する１つの第１金属部と、前記第２導電体である前記第２金属部と接合する別の１つの第１金属部の、寸法が異なることを特徴とする構成２に記載の光電変換装置。
各々が前記第１金属部である複数の第１金属部を有し、
前記複数の第１金属部のうち、前記第１導電体である前記第２金属部と接合する１つの第１金属部と、前記第２導電体である前記第２金属部と接合する別の１つの第１金属部の、寸法が異なることを特徴とする構成２に記載の光電変換装置。
【0136】
（構成５）
前記複数の第１金属部のうち、前記第１導電体である前記第２金属部と接合する１つの第１金属部と、前記第２導電体である前記第２金属部と接合する別の１つの第１金属部の、寸法が異なることを特徴とする構成４に記載の香典変換装置。
前記複数の第１金属部のうち、前記第１導電体である前記第２金属部と接合する１つの第１金属部と、前記第２導電体である前記第２金属部と接合する別の１つの第１金属部の、寸法が異なることを特徴とする構成４に記載の香典変換装置。
【0137】
（構成６）
前記第１素子と前記第２素子はそれぞれがゲート電極を備えるＭＯＳトランジスタであり、
前記第１素子であるＭＯＳトランジスタの前記ゲート電極が前記第１導電体であり、
前記第２素子であるＭＯＳトランジスタの前記ゲート電極が前記第２導電体であることを特徴とする構成１に記載の光電変換装置。
前記第１素子と前記第２素子はそれぞれがゲート電極を備えるＭＯＳトランジスタであり、
前記第１素子であるＭＯＳトランジスタの前記ゲート電極が前記第１導電体であり、
前記第２素子であるＭＯＳトランジスタの前記ゲート電極が前記第２導電体であることを特徴とする構成１に記載の光電変換装置。
【0138】
（構成７）
前記第１導電体よりも前記第２導電体の方が、前記第１面に対する平面視において面積が小さいことを特徴とする構成１乃至構成６のいずれか１つに記載の光電変換装置。
前記第１導電体よりも前記第２導電体の方が、前記第１面に対する平面視において面積が小さいことを特徴とする構成１乃至構成６のいずれか１つに記載の光電変換装置。
【0139】
（構成８）
前記第１導電体よりも前記第２導電体の方が、前記第１面に対する平面視において面積が小さく、前記１つの第１金属部よりも、前記別の１つの第１金属部の方が、前記第１面に対する平面視における面積が小さいことを特徴とする構成４または５に記載の光電変換装置。
前記第１導電体よりも前記第２導電体の方が、前記第１面に対する平面視において面積が小さく、前記１つの第１金属部よりも、前記別の１つの第１金属部の方が、前記第１面に対する平面視における面積が小さいことを特徴とする構成４または５に記載の光電変換装置。
【0140】
（構成９）
各々が前記第１金属部である複数の第１金属部と、
前記光電変換装置の外部に接続されるパッドを有し、
前記複数の第１金属部は、前記第１面に対する平面視において前記画素アレイ部の外周と前記パッドとの間の領域に配されていることを特徴とする構成２乃至８のいずれか１つに記載の光電変換装置。
各々が前記第１金属部である複数の第１金属部と、
前記光電変換装置の外部に接続されるパッドを有し、
前記複数の第１金属部は、前記第１面に対する平面視において前記画素アレイ部の外周と前記パッドとの間の領域に配されていることを特徴とする構成２乃至８のいずれか１つに記載の光電変換装置。
【0141】
（構成１０）
各々が前記第１金属部である複数の第１金属部と、
前記光電変換装置の外部に接続されるパッドを有し、
前記画素アレイ部は、光が入射する開口領域を有し、
前記複数の第１金属部は、前記第１面に対する平面視において前記開口領域の外周と前記パッドとの間の領域に配されていることを特徴とする構成２乃至８のいずれか１つに記載の光電変換装置。
各々が前記第１金属部である複数の第１金属部と、
前記光電変換装置の外部に接続されるパッドを有し、
前記画素アレイ部は、光が入射する開口領域を有し、
前記複数の第１金属部は、前記第１面に対する平面視において前記開口領域の外周と前記パッドとの間の領域に配されていることを特徴とする構成２乃至８のいずれか１つに記載の光電変換装置。
【0142】
（構成１１）
前記複数の第２金属部は、前記第１面に対する平面視において前記画素アレイ部と重なる位置に配されていることを特徴とする構成２乃至１０のいずれか１つに記載の光電変換装置。
前記複数の第２金属部は、前記第１面に対する平面視において前記画素アレイ部と重なる位置に配されていることを特徴とする構成２乃至１０のいずれか１つに記載の光電変換装置。
【0143】
（構成１２）
前記第１金属部は、前記第１画素が出力する信号を伝送し、前記第２金属部は前記第２画素が出力する信号を伝送することを特徴とする構成２乃至１１のいずれか１つに記載の光電変換装置。
前記第１金属部は、前記第１画素が出力する信号を伝送し、前記第２金属部は前記第２画素が出力する信号を伝送することを特徴とする構成２乃至１１のいずれか１つに記載の光電変換装置。
【0144】
（構成１３）
前記第１金属部は、前記第１画素に入力する信号を伝送し、前記第２金属部は前記第２画素に入力する信号を伝送することを特徴とする構成２乃至１１のいずれか１つに記載の光電変換装置。
前記第１金属部は、前記第１画素に入力する信号を伝送し、前記第２金属部は前記第２画素に入力する信号を伝送することを特徴とする構成２乃至１１のいずれか１つに記載の光電変換装置。
【0145】
（構成１４）
前記第１半導体部品は前記複数の第１画素の信号をデジタル信号に変換するＡＤ変換回路を有し、
前記第１金属部が前記ＡＤ変換回路に接続されていることを特徴とする構成３に記載の光電変換装置。
前記第１半導体部品は前記複数の第１画素の信号をデジタル信号に変換するＡＤ変換回路を有し、
前記第１金属部が前記ＡＤ変換回路に接続されていることを特徴とする構成３に記載の光電変換装置。
【0146】
（構成１５）
前記複数の第２画素のそれぞれは、入射光の光量の変化に基づいて前記イベント信号を生成することを特徴とする構成１乃至１４のいずれか１つに記載の光電変換装置。
前記複数の第２画素のそれぞれは、入射光の光量の変化に基づいて前記イベント信号を生成することを特徴とする構成１乃至１４のいずれか１つに記載の光電変換装置。
【0147】
（構成１６）
前記複数の第２画素のそれぞれは、前記イベント信号として複数のビットのデジタル信号を生成することを特徴とする構成１５に記載の光電変換装置。
前記複数の第２画素のそれぞれは、前記イベント信号として複数のビットのデジタル信号を生成することを特徴とする構成１５に記載の光電変換装置。
【0148】
（構成１７）
ニューラルネットワークを用いた信号処理を行うニューラルネットワーク部を備え、
前記イベント信号が前記ニューラルネットワーク部に入力されることを特徴とする構成１５に記載の光電変換装置。
ニューラルネットワークを用いた信号処理を行うニューラルネットワーク部を備え、
前記イベント信号が前記ニューラルネットワーク部に入力されることを特徴とする構成１５に記載の光電変換装置。
【0149】
（構成１８）
前記ニューラルネットワーク部に入力される前記イベント信号がスパイク状の信号であることを特徴とする構成１７に記載の光電変換装置。
前記ニューラルネットワーク部に入力される前記イベント信号がスパイク状の信号であることを特徴とする構成１７に記載の光電変換装置。
【0150】
（構成１９）
前記第１素子および前記第２素子が前記第２半導体層に設けられていることを特徴とする構成１乃至１８のいずれか１つに記載の光電変換装置。
前記第１素子および前記第２素子が前記第２半導体層に設けられていることを特徴とする構成１乃至１８のいずれか１つに記載の光電変換装置。
【0151】
（構成２０）
さらに第３半導体層を備える第３半導体部品を有し、
前記第２半導体部品は、前記第１半導体部品と前記第３半導体部品の間に配されており、
前記第２素子が前記第２半導体層に設けられており、前記第１素子が前記第３半導体層に設けられていることを特徴とする構成１乃至１８のいずれか１つに記載の光電変換装置。
さらに第３半導体層を備える第３半導体部品を有し、
前記第２半導体部品は、前記第１半導体部品と前記第３半導体部品の間に配されており、
前記第２素子が前記第２半導体層に設けられており、前記第１素子が前記第３半導体層に設けられていることを特徴とする構成１乃至１８のいずれか１つに記載の光電変換装置。
【0152】
（構成２１）
前記第１半導体層および前記第２半導体層のそれぞれが半導体基板であることを特徴とする構成１乃至２０のいずれか１つに記載の光電変換装置。
前記第１半導体層および前記第２半導体層のそれぞれが半導体基板であることを特徴とする構成１乃至２０のいずれか１つに記載の光電変換装置。
【0153】
（構成２２）
前記第１半導体層、前記第２半導体層、前記第３半導体層のそれぞれが半導体基板であることを特徴とする構成２０に記載の光電変換装置。
前記第１半導体層、前記第２半導体層、前記第３半導体層のそれぞれが半導体基板であることを特徴とする構成２０に記載の光電変換装置。
【0154】
（構成２３）
構成１乃至２２のいずれか１つに記載の光電変換装置と、
前記光電変換装置から出力される信号を処理する信号処理部とを有することを特徴とする光電変換システム。
構成１乃至２２のいずれか１つに記載の光電変換装置と、
前記光電変換装置から出力される信号を処理する信号処理部とを有することを特徴とする光電変換システム。
【0155】
（構成２４）
構成１乃至２２のいずれか１つに記載の光電変換装置を有する移動体であって、
前記移動体の移動を制御する制御装置を備えることを特徴とする移動体。
構成１乃至２２のいずれか１つに記載の光電変換装置を有する移動体であって、
前記移動体の移動を制御する制御装置を備えることを特徴とする移動体。
【符号の説明】
【0156】
１ 半導体部品
２ 半導体部品
１００ 半導体層
２００ 半導体層
ＭＢ１、ＭＢ２ 接合部
３１１、３２１、４１１、４２１ 接合部材
２ 半導体部品
１００ 半導体層
２００ 半導体層
ＭＢ１、ＭＢ２ 接合部
３１１、３２１、４１１、４２１ 接合部材
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】