特開 2025-5928 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025005928

(43)【公開日】2025-01-17

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H10D 30/66 20250101AFI20250109BHJP

   H10D 12/00 20250101ALI20250109BHJP

   H10D 84/80 20250101ALI20250109BHJP

   H10D 8/50 20250101ALI20250109BHJP

   H10D 62/10 20250101ALI20250109BHJP

   H10D 84/83 20250101ALI20250109BHJP

【ＦＩ】

H01L29/78 652R

H01L29/78 655G

H01L29/78 657F

H01L29/78 657A

H01L29/78 657D

H01L29/78 653C

H01L29/91 C

H01L29/78 652J

H01L29/78 652M

H01L29/78 652P

H01L29/06 301G

H01L29/06 301V

H01L29/78 655F

H01L27/06 102A

H01L27/088 E

【審査請求】未請求

【請求項の数】14

【出願形態】ＯＬ

(21)【出願番号】P 2023106371

(22)【出願日】2023-06-28

(71)【出願人】

【識別番号】000106276

【氏名又は名称】サンケン電気株式会社

(74)【代理人】

【識別番号】100083806

【弁理士】

【氏名又は名称】三好 秀和

(74)【代理人】

【識別番号】100111235

【弁理士】

【氏名又は名称】原 裕子

(74)【代理人】

【識別番号】100170575

【弁理士】

【氏名又は名称】森 太士

(72)【発明者】

【氏名】染矢 亮

【テーマコード（参考）】

5F048

【Ｆターム（参考）】

5F048AC06

5F048AC08

5F048AC10

5F048BB19

5F048BC03

5F048BC12

5F048BD07

5F048CB07

(57)【要約】

【課題】ＩＧＢＴ部とダイオードとの境界領域での電界集中を緩和し、ブレークダウンを低減した半導体装置を提供する。
【解決手段】実施の形態に係る半導体装置１００は、半導体基板１０１上に配置されたダイオード部２０と、ダイオード部の周囲に配置されたＩＧＢＴ部１０とを備える。ＩＧＢＴ部は、第１導電型の第１半導体領域６と、第１半導体領域上に設けられた第２導電型の第２半導体領域７と、第２半導体領域を深さ方向に貫通するトレンチ１４とを備える。ダイオード部は、第１半導体領域と、第１半導体領域上に設けられた第２導電型の第３半導体領域１２と、第３半導体領域を深さ方向に貫通する第２トレンチ１６とを備える。ＩＧＢＴ部の第１トレンチの延伸した第１方向の第１端１４ＥＧとダイオード部の第２トレンチの第１方向の第２端１６ＥＧとの間にＩＧＢＴ部の第２半導体領域よりも接合深さの深い第２導電型の第４半導体領域７０を備える。
【選択図】図２

【特許請求の範囲】

【請求項1】

半導体基板と、
前記半導体基板の上に配置されたダイオード部と、
前記半導体基板の上に前記ダイオード部の周囲に配置されたＩＧＢＴ部と
を備え、
前記ＩＧＢＴ部は、
前記半導体基板の上に配置された第１導電型の第１半導体領域と、
前記第１半導体領域の上に設けられた第２導電型の第２半導体領域と、
前記第２半導体領域を深さ方向に貫通するように設けられ
た第１トレンチと
を備え、
前記ダイオード部は、
前記第１半導体領域と、
前記第１半導体領域の上に設けられた第２導電型の第３半導体領域と、
前記第３半導体領域を深さ方向に貫通するように設けられた第２トレンチと
を備え、
前記ＩＧＢＴ部の前記第１トレンチの延伸した第１方向の第１端と前記ダイオード部の前記第２トレンチの前記第１方向の第２端との間に前記ＩＧＢＴ部の前記第２半導体領域よりも接合深さの深い第２導電型の第４半導体領域を備える、半導体装置。

【請求項2】

前記第４半導体領域の不純物濃度は、前記第２半導体領域の不純物濃度よりも低い、請求項１に記載の半導体装置。

【請求項3】

前記第４半導体領域の不純物濃度は、前記第３半導体領域の不純物濃度よりも低い、請求項１に記載の半導体装置。

【請求項4】

前記第４半導体領域は、前記第３半導体領域よりも接合深さが深い、請求項１に記載の半導体装置。

【請求項5】

前記ＩＧＢＴ部の前記第１トレンチの前記第１方向の延長線上に前記ダイオード部の前記第２トレンチが配置されている、請求項１に記載の半導体装置。

【請求項6】

前記ＩＧＢＴ部の前記第１トレンチから延伸した前記第１方向の前記第１端と前記ダイオード部の前記第２トレンチの前記第１方向の前記第２端との距離は、同じ前記ＩＧＢＴ部の前記第１トレンチの第２方向の隣り合う前記第１トレンチの間の距離と同じかそれ未満である、請求項１に記載の半導体装置。

【請求項7】

前記第４半導体領域の接合深さの深さは、前記ＩＧＢＴ部の前記第１トレンチの深さより浅い、請求項１に記載の半導体装置。

【請求項8】

前記第１方向に直交する第２方向に延伸する第１接続トレンチを備え、
前記ＩＧＢＴ部の前記第１トレンチから延伸した前記第１方向の前記第１端は、隣り合う前記第１トレンチから延伸した前記第１方向の前記第１端と前記第１接続トレンチを介して接続され、
前記第２方向に延伸する第２接続トレンチを備え、
前記ダイオード部の前記第２トレンチから延伸した前記第１方向の前記第２端は、隣り合う前記第２トレンチから延伸した前記第１方向の前記第２端と前記第２接続トレンチを介して接続されている、請求項１から７の何れか１項に記載の半導体装置。

【請求項9】

前記第２半導体領域の上に配置された第５半導体領域を備える、請求項１に記載の半導体装置。

【請求項10】

前記ダイオード部の側から見て、前記第４半導体領域と前記第５半導体領域との前記第１トレンチに沿う前記第１方向の距離は、前記第４半導体領域と前記第５半導体領域との前記第１方向に直交する第２方向の距離よりも長い、請求項９に記載の半導体装置。

【請求項11】

前記第５半導体領域は、前記第１方向に延伸する前記第２半導体領域の上に間欠的に配置される、請求項９に記載の半導体装置。

【請求項12】

前記ダイオード部の側から見て、前記第４半導体領域と前記第５半導体領域との間に、前記第１トレンチと並列して設けられた第３トレンチと
を備える、請求項９に記載の半導体装置。

【請求項13】

前記第２半導体領域の上に配置された第５半導体領域と、
前記第５半導体領域と電気的に接続した上部電極と
を備え、
前記第４半導体領域は、前記上部電極と抵抗を介して電気的に接続されている、請求項１に記載の半導体装置。

【請求項14】

前記半導体装置は、周辺部にリサーフ領域を備え、
前記第４半導体領域は、前記リサーフ領域と同時に形成可能である、請求項１に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関する。

【背景技術】

【0002】

従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）と還流用のダイオードとを一つの半導体基板に形成した半導体装置である逆導通ＩＧＢＴ（Reverse Conducting IGBT：ＲＣ－ＩＧＢＴ）が提案されている。また、半導体装置の外周領域にリサーフ領域と呼ばれる耐圧改善のための領域を設ける例も開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開2022-56498号公報

【特許文献2】特開2018-46187号公報

【特許文献3】特開2004-349556号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

実施の形態が解決しようとする課題は、ＩＧＢＴとダイオードとの境界領域での電界集中を緩和し、ブレークダウンを低減した半導体装置を提供することにある。

【課題を解決するための手段】

【0005】

実施の形態に係る半導体装置は、半導体基板と、半導体基板上に配置されたダイオード部と、半導体基板上にダイオード部の周囲に配置されたＩＧＢＴ部とを備える。ＩＧＢＴ部は、半導体基板上に配置された第１導電型の第１半導体領域と、第１半導体領域上に設けられた第２導電型の第２半導体領域と、第２半導体領域を深さ方向に貫通するように設けられた第１トレンチとを備える。ダイオード部は、第１半導体領域と、第１半導体領域上に設けられた第２導電型の第３半導体領域と、第３半導体領域を深さ方向に貫通するように設けられた第２トレンチとを備える。ＩＧＢＴ部の第１トレンチの延伸した第１方向の第１端とダイオード部の第２トレンチの第１方向の第２端との間にＩＧＢＴ部の第２半導体領域よりも接合深さの深い第２導電型の第４半導体領域を備える。

【発明の効果】

【0006】

本発明の実施の形態によれば、ＩＧＢＴとダイオードとの境界領域での電界集中を緩和し、ブレークダウンを低減した半導体装置を提供することができる。

【図面の簡単な説明】

【0007】

【図1】実施の形態に係る半導体装置の全体構造の上面図。

【図2】図１の一部分の拡大された上面図。

【図3】図２のＩ－Ｉ線に沿う断面図。

【図4】図２のＩＩ－ＩＩ線に沿う断面図。

【図5】図２のＩＩＩ－ＩＩＩ線に沿う断面図。

【図6】図２のＩＶ－ＩＶ線に沿う断面図。

【図7】図１のＶ－Ｖ線に沿う断面図。

【図8】実施の形態の変形例に係る半導体装置の断面図。

【図9】実施の形態に係る半導体装置のＩＧＢＴの一部分の上面図。

【発明を実施するための形態】

【0008】

次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各部の長さの比率などは現実のものとは異なることに留意すべきである。したがって、具体的な寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

【0009】

また、以下に示す実施形態は、この発明の技術的思想を具体化するための装置を例示するものであって、この発明の技術的思想は、構成部品の形状、構造、配置などを下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。尚、本発明において「上」、「下」などの上、下を特定する用語は、記載の便宜上使用しているのであって、側面上に設けられている場合であっても、本発明の構成要件と実質同一であれば、本発明の権利範囲に属するものである。また、「上」とは対象に接して形成される場合だけでなく、別の層を介して形成される場合をも含む。また、本発明において「接続」とは直接接続に限定されるものではなく、間に抵抗体等の何かを介在させて接続した場合であっても、本発明の構成要件と実質同一であれば、本発明の権利範囲に属するものである。

【0010】

以下の説明においては、半導体装置の方向をＸＹＺ軸で定義する。断面図で左右方向をＸ軸方向、紙面垂直方向をＹ軸方向、ＸＹ平面に垂直方向をＺ軸方向とする。尚、これらの方向については、一例である。パターンの配置によっては、適宜変更可能である。また、以下の説明においては、半導体装置としてＩＧＢＴを中心に記載するが、還流用のダイオードとを一つの半導体基板に形成した半導体装置であれば良く、ＩＧＢＴの代わりにＭＯＳＦＥＴであっても良い。また、電子注入促進型絶縁ゲートトランジスタ（ＩＥＧＴ：Injection Enhanced Gate Transistor）などの他の絶縁ゲート構造の素子であってもよい。また、スーパージャンクションＭＯＳＦＥＴ(Super Junction MOSFET)や相補型金属酸化物半導体電界効果トランジスタ（ＣＭＯＳＦＥＴ:Complementary Metal Oxide Semiconductor Field Effect Transistor）であっても良い。

【0011】

（実施の形態）
図１は、実施の形態に係る半導体装置１００の全体構造の上面図である。

【0012】

実施の形態に係る半導体装置１００は、図１に示すように、半導体基板１０１と、半導体基板１０１上に配置されたダイオード部２０と、半導体基板１０１上にダイオード部２０の周囲に配置されたＩＧＢＴ部１０とを備える。実施の形態に係る半導体装置１００は、ＩＧＢＴ部１０と還流用のダイオード部２０とを一つの半導体基板１０１に形成した逆導通ＩＧＢＴ（ＲＣ－ＩＧＢＴ）を構成する。半導体装置１００の外周部の終端領域４０には、リサーフ領域と呼ばれる耐圧改善のための領域が設けられている。半導体基板１０１上に島状に配置されたダイオード部２０の周辺にはＩＧＢＴ部１０が配置されている。ダイオード部２０の周囲には境界領域３０が設けられている。境界領域３０は、ダミー領域とも呼ばれる。また、図１に示す例では、半導体基板１０１上に制御パッド部５００も設けられている。また、図１には示されていないが、ＩＧＢＴ部１０又は／且つダイオード部２０上にエミッタパッド５１が設けられている。

【0013】

制御パッド部５００は、例えば、電流センスパッド５０、ゲートパッド５２、温度センスパッド５３、５４を備える。電流センスパッド５０は、半導体装置１００のセル領域に流れる電流を検知するための制御パッドである。

【0014】

ゲートパッド５２は、半導体装置１００をオンオフ制御するためのゲート駆動電圧が印加される制御パッドである。温度センスパッド５３、５４は、例えば、半導体装置１００に設けられた温度センスダイオードのアノード、カソードに電気的に接続された制御パッドである。

【0015】

図２は、図１の一部分の半導体装置１０２の拡大された上面図である。図２には、ダイオード部２０と、ダイオード部２０を取り囲む境界領域（ダミー部）３０と、境界領域３０を取り囲むＩＧＢＴ部１０とが配置される様子が示されている。破線ＦＬＲの内側は後述する第４半導体領域（ＦＬＲ領域）の設けられる領域（第４半導体領域の有無の境界線）を表している。破線ＤＭＹ１はダイオード部２０と境界領域３０との境界線を表している。また、破線ＤＭＹ２はＩＧＢＴ部１０と境界領域３０との境界線を表している。

【0016】

ＩＧＢＴ部１０では、複数のトレンチ１４が第１方向（長手方向、Ｙ方向）に延伸し、第２方向（短手方向、Ｘ方向）に並列している。一部のトレンチ１４の各々がＹ方向に境界領域３０のトレンチ１５の各々と接続されている。

【0017】

ダイオード部２０のトレンチ１６のＹ方向の端では、Ｙ方向に直交する第２方向に延伸する接続トレンチ１６Ｃ２が設けられている。複数のトレンチ１６はＹ方向に延伸し、第２方向（短手方向、Ｘ方向）に並列しており、接続トレンチ１６Ｃ２において、Ｔ字構造に終端されている。

【0018】

ダイオード部２０からＹ方向に見たダイオード部２０とＩＧＢＴ部１０との間の境界領域３０の部分において、トレンチ１５はＹ方向の延長線上にあるダイオード部２０のトレンチ１６や接続トレンチ１６Ｃ２と離間するよう端が設けられている。境界領域３０のトレンチ１５のＹ方向の端では、Ｘ方向に延伸する接続トレンチ１５Ｃ１が設けられている。境界領域３０では、複数のトレンチ１５がＹ方向に延伸しており、接続トレンチ１５Ｃ１において、Ｔ字構造に終端されている。

【0019】

トレンチ１５から延伸したＹ方向の第１端１５ＥＧは、隣り合うトレンチ１５から延伸したＹ方向の第１端１５ＥＧと接続トレンチ１５Ｃ１を介して接続されている。

【0020】

トレンチ１６から延伸したＹ方向の第２端１６ＥＧは、隣り合うトレンチ１６から延伸したＹ方向の第２端１６ＥＧと接続トレンチ１６Ｃ２を介して接続されている。

【0021】

トレンチ１５から延伸したＹ方向の第１端１５ＥＧとトレンチ１６から延伸したＹ方向の第２端１６ＥＧとの距離Ｙ１は、境界領域３０のトレンチ１５のＸ方向の隣り合うトレンチ１５間の距離Ｘ１と同じかそれ未満である。すなわち、Ｙ１＜＝Ｘ１が成立している。

【0022】

また、図２に示すように、ダイオード部２０からＸ方向に見たダイオード部２０とＩＧＢＴ部１０との間の境界領域３０の部分において、複数のトレンチ１５はＹ方向に延伸し、第２方向（短手方向、Ｘ方向）に並列している。そして、その境界領域３０の複数のトレンチ１５の各々は、Ｙ方向に存在するＩＧＢＴ部１０の複数のトレンチ１４の各々と接続し、トレンチ１５とトレンチ１４とが連続している。

【0023】

境界領域３０の不純物濃度の低いＰ型の第４半導体領域７０からダイオード部２０側のＩＧＢＴ部１０のエミッタ領域８までの距離に関し、トレンチ１４の長手方向（Ｙ方向）の距離ＷＬがＩＧＢＴ部１０のトレンチ１４の短手方向（Ｘ方向）の距離ＷＳよりも長くなるよう形成している。すなわち、ＷＬ＞ＷＳが成立している。ダイオード部２０から見てＸ方向（ＷＳ）のエミッタ領域８はダイオード部２０との間に複数のトレンチ１５があり、このトレンチ１５がエミッタ領域からダイオード部２０側へと電子が広がることを阻害することができ、距離ＷＳを距離ＷＬよりも短くすることができる。

【0024】

ＩＧＢＴ部１０において、Ｘ方向をトレンチ１４に挟まれたＰベース領域７上には孔があり、孔はＹ方向に延伸している。孔の底部下であってＰベース領域７のＺ方向上には、Ｐ型のエミッタコンタクト領域９Ｅが形成されている。ｎエミッタ領域８はトレンチ１４の開口部に形成され、孔の側面はｎエミッタ領域８が露出している。ｎエミッタ領域８は、図２に示すようにトレンチ１４に隣接すると共に、Ｙ方向では離散的に配置される。ｎエミッタ領域８はＹ方向に一定間隔毎に配置されているが、Ｙ方向では必ずしも規則性を持って配置される必要はない。ｎエミッタ領域８は、間欠的に配置されていても良い。このように、ＩＧＢＴ部１０においては、ｎエミッタ領域８が配置されている領域とｎエミッタ領域８が配置されていない領域が含まれていても良い。ＩＧＢＴ部１０においてｎエミッタ領域８を間欠的に配置することで、過剰な電子注入を抑制し、スイッチング時間を短縮することができる。

【0025】

図３は、図２のＩ－Ｉ線に沿う断面図である。図３では、ダイオード部２０、境界領域３０、ＩＧＢＴ部１０に跨る範囲のＸＺ面に沿う断面構造が示されている。図３において、Ｚ方向に延伸する破線ＤＭＹ１はダイオード部２０と境界領域３０との境界線を表している。また、Ｚ方向に延伸する破線ＤＭＹ２はＩＧＢＴ部１０と境界領域３０との境界線を表している。尚、図２では、Ｉ－Ｉ線に沿うトレンチ１４は一部が省略されていたが、図３では、５本示されている。

【0026】

半導体基板１０１は、図３に示すように、例えばＮ型の高抵抗のドリフト領域５と、ドリフト領域５上にＺ方向に形成され、ドリフト領域５よりも不純物濃度が高いＮ型の蓄積領域６と、蓄積領域６上にＺ方向に形成されるＰ型のベース領域７及びアノード領域１２と、ドリフト領域５の下方（マイナスＺ方向）に形成されるＮ型のバッファ領域４と、バッファ領域４の下方（マイナスＺ方向）に形成されるＰ型のコレクタ領域２及びＮ型のカソード領域３とを備える。

【0027】

ダイオード部２０は、Ｎ型の高抵抗のドリフト領域５と、ドリフト領域５上に配置されたＮ型の蓄積領域６と、蓄積領域６上に設けられたＰ型のアノード領域１２と、アノード領域１２を深さ方向（Ｚ方向）に貫通するように設けられたトレンチ１６とを備える。

【0028】

ダイオード部２０では、Ｙ方向に延伸するトレンチ１６に挟まれてアノード領域１２がＹ方向に延伸している。また、アノード領域１２のＺ方向上には孔が形成され、その底部にはＰ型のアノードコンタクト領域９Ａが設けられている。孔の内部はエミッタ電極（上部電極）１１が設けられており、アノードコンタクト領域９Ａは、エミッタ電極（上部電極）１１に接続されている。トレンチ１６は、トレンチ内電極１６ａと絶縁膜１６ｂを備える。トレンチ内電極１６ａは、エミッタ電極（上部電極）１１に接続されている。なお、トレンチ１６はアノード領域１２を貫通しているが、蓄積領域６を貫通していない。

【0029】

境界領域３０では、ドリフト領域５上にＮ型の蓄積領域６が配置され、Ｙ方向に延伸するトレンチ１５に挟まれてベース領域７がＹ方向に延伸している。また、ベース領域７のＺ方向上には、Ｐ型のダミーコンタクト領域９Ｄが配置されている。ベース領域７に接続されたダミーコンタクト領域９Ｄは、エミッタ電極（上部電極）１１に接続されている。トレンチ１５は、トレンチ内電極１５ａと絶縁膜１５ｂを備える。トレンチ内電極１５ａは、ＩＧＢＴ部１０のトレンチ内電極１４ａと電気的に接続されている。ベース領域７のＺ方向上には、ＩＧＢＴ部１０と異なり、トレンチ１５に接してエミッタ領域８が設けられていない。トレンチ１５はベース領域７を貫通しているが、蓄積領域６を貫通していない。

【0030】

ＩＧＢＴ部１０は、Ｎ型のドリフト領域５と、ドリフト領域５上に配置されたＮ型の蓄積領域６と、蓄積領域６上に設けられたＰ型のベース領域７と、ベース領域７を深さ方向（Ｚ方向）に貫通するように設けられたトレンチ１４とを備える。ここで、トレンチ１４は蓄積領域６を貫通していない。

【0031】

ＩＧＢＴ部１０では、Ｙ方向に延伸するトレンチ１４に挟まれてベース領域７がＹ方向に延伸している。また、ベース領域７のＺ方向上には、トレンチ１４に接してエミッタ領域８が設けられている。また、ベース領域７のＺ方向上には孔が彫られ、その底部にはＰ型のエミッタコンタクト領域９Ｅが配置されている。エミッタコンタクト領域９Ｅは、トレンチ１４に挟まれたベース領域７上をＹ方向に延伸している。エミッタ領域８及びエミッタコンタクト領域９Ｅは、エミッタ電極（上部電極）１１に接続されている。トレンチ１４は、トレンチ内電極１４ａと絶縁膜１４ｂを備える。トレンチ内電極１４ａは図２のゲートパッド５２と電気的に接続される。

【0032】

Ｘ方向をトレンチ１４に挟まれたベース領域７には、Ｎ型のエミッタ領域８とＰ型のエミッタコンタクト領域９Ｅが形成されている。尚、この詳細構造については、図９を用いて後述する。

【0033】

半導体基板１０１のマイナスＺ方向に設けられる裏面電極１は、ＩＧＢＴ部１０ではＰ型のコレクタ領域２に接続されたコレクタ電極、ダイオード部２０ではＮ型のカソード領域３に接続されたカソード電極となる。また、コレクタ領域２とカソード領域３との境界線ＢＬは、図３の例では、ダイオード部２０と境界領域３０との境界線上に設けられている。ダイオード部２０と境界領域３０との境界線は、破線ＤＭＹ1で示されている。また、破線ＢＬＣ１に示すように、コレクタ領域２とカソード領域３との境界線ＢＬは、境界領域３０内に設けられていても良い。また、破線ＢＬＣ２に示すように、コレクタ領域２とカソード領域３との境界線ＢＬは、ＩＧＢＴ部１０内に設けられていても良い。また、破線ＢＬＡに示すように、コレクタ領域２とカソード領域３との境界線ＢＬは、ダイオード部２０内に設けられていても良い。このように、コレクタ領域２とカソード領域３との境界線ＢＬの位置により、Ｐ型のコレクタ領域２とＮ型のカソード領域３との相対的な面積が変化する。このため、キャリアの注入量が変化するため、ＲＣ－ＩＧＢＴとしての半導体装置１００のスイッチング特性を用途に応じて適宜変更することが可能となる。

【0034】

図４は、図１のＩＩ－ＩＩ線に沿う断面図である。図４では、ダイオード部２０、境界領域（ダミー部）３０、ＩＧＢＴ部１０のエミッタ電極１１がＰ型のエミッタコンタクト領域９Ｅと接続される領域に跨る範囲のＹＺ面に沿う断面構造が示されている。図４において、Ｚ方向に延伸する破線ＤＭＹ１はダイオード部２０と境界領域３０との境界線を表している。また、Ｚ方向に延伸する破線ＤＭＹ２はＩＧＢＴ部１０と境界領域３０との境界線を表している。図４において、Ｚ方向に延伸する破線ＦＬＲは第４半導体領域７０の境界を表している。第４半導体領域７０は、破線ＦＬＲで区画される領域の内側に形成されている。つまり、第４半導体領域７０は接続トレンチ１５Ｃ１と接続トレンチ１６Ｃ２との間に挟まれた境界領域３０のベース領域７直下だけでなく、接続トレンチ１５Ｃ１の側壁よりもマイナスＹ方向の境界領域３０のベース領域７直下にも一部延伸して形成され、接続トレンチ１６Ｃ２の側壁よりもＹ方向のダイオード部２０のアノード領域１２直下にも一部延伸して形成されている。尚、破線ＤＬはＮ型の半導体領域６内に広がる熱平衡状態における空乏層を模式的に示している。境界領域３０の接続トレンチ１５Ｃ１は、トレンチ内電極１５ａと絶縁膜１５ｂを備える。ダイオード部２０の接続トレンチ１６Ｃ２は、トレンチ内電極１６ａと絶縁膜１６ｂを備える。図４で示すように、第４半導体領域７０を設けていることで、空乏層が接続トレンチ１５Ｃ１と接続トレンチ１６Ｃ２との間で挟まれた領域でＺ方向に入り込むことを低減されていることがわかる。

【0035】

また、接続トレンチ１５Ｃ１と接続トレンチ１６Ｃ２との間のベース領域７にはアノードコンタクト領域９Ａが形成されており、そのアノードコンタクト領域９Ａはエミッタ電極１１と電気的に接続している。

【0036】

図５は、図１のＩＩＩ－ＩＩＩ線に沿う断面図である。図５では、ダイオード部２０、ダミー部３０、ＩＧＢＴ部１０に跨る範囲の断面構造が示されている。すなわち、トレンチ１４及びトレンチ１６のＹＺ面に沿う断面構造が示されている。図５において、Ｚ方向に延伸する破線ＤＭＹ１はダイオード部２０と境界領域３０との境界線を表している。また、Ｚ方向に延伸する破線ＤＭＹ２はＩＧＢＴ部１０と境界領域３０との境界線を表している。図５において、Ｚ方向に延伸する破線ＦＬＲは第４半導体領域７０の境界を表している。尚、破線ＤＬはＮ型の半導体領域６内に広がる熱平衡状態における空乏層を模式的に示している。

【0037】

図５に示すように、境界領域３０のトレンチ１５の延伸したＹ方向の第１端１５ＥＧとダイオード部２０のトレンチ１６の延伸したＹ方向の第２端１６ＥＧとの間にダイオード部２０のＰアノード領域１２よりも接合深さの深い第２導電型の第４半導体領域７０が設けられている。図５で示すように、第４半導体領域７０を設けていることで、トレンチ１５の長手方向とトレンチ１６の長手方向との間のトレンチが形成されていない領域で、空乏層がＺ方向に入り込むことを低減されていることがわかる。

【0038】

図６は、図１のＩＶ－ＩＶ線に沿う断面図である。図６では、ダイオード部２０、境界領域３０、ＩＧＢＴ部１０に跨る範囲の断面構造が示されている。すなわち、アノード領域１２、第４半導体領域７０、Ｐベース領域７に沿う範囲のＹＺ面に沿う断面構造が示されている。尚、破線ＤＬはＮ型の半導体領域６内に空乏層の広がる熱平衡状態における空乏層を模式的に示している。図６で示すように、第４半導体領域７０を設けていることで、空乏層が接続トレンチ１５Ｃ１と接続トレンチ１６Ｃ２との間で挟まれた領域でＺ方向に入り込むことを低減されていることがわかる。

【0039】

第４半導体領域７０の不純物濃度ＮＰ（７０）は、第２半導体領域（ベース領域）７の不純物濃度ＮＰ（７）よりも低い。すなわち、ＮＰ（７０）＜ＮＰ（７）が成立している。また、第４半導体領域７０の不純物濃度ＮＰ（７０）は、第３半導体領域１２の不純物濃度ＮＰ（１２）よりも低い。すなわち、ＮＰ（７０）＜ＮＰ（１２）が成立している。

【0040】

また、図６に示すように、第４半導体領域７０の接合深さＺ４は、第３半導体領域１２の接合深さＺ３よりも深い。

【0041】

また、第４半導体領域７０の接合深さＺ４は、ＩＧＢＴ部１０のトレンチ１４の深さＺＴ１より浅い。

【0042】

また、第４半導体領域７０の接合深さＺ４は、ダイオード部２０のトレンチ１６の深さＺＴ２より浅い。

【0043】

実施の形態に係る半導体装置１００は、ダイオード部２０は島状に形成されており、ダイオード部２０の周りにＩＧＢＴ部１０が形成されている。尚、ＩＧＢＴ部１０から延伸したダミー部３０のトレンチ１５を有する部分はトレンチ１４から連続しているので、以下の記載では、ＩＧＢＴ部（ダミー部を含む）１０のトレンチ１４として説明する。ダミー部３０のトレンチ１４にはエミッタ領域８を備えていないが、ＩＧＢＴ部１０のトレンチ１４には、エミッタ領域８を備えている。

【0044】

絶縁膜１４ｂを挟んでトレンチ電極１４ａが内部に埋め込まれているＩＧＢＴ部（ダミー部を含む）１０のトレンチ１４の長手方向と、絶縁膜１６ｂを挟んでエミッタ電極１１と同電位のトレンチ電極１６ａが埋め込まれているダイオード部２０のトレンチ１６の長手方向が同じＹ方向に形成されているが、両トレンチは互いに離間している。ＩＧＢＴ部（ダミー部を含む）１０のトレンチ１４の長手方向の延長線上にダイオード部２０のトレンチ１６が配置されていることが望ましい。これにより、平面的に見て、境界領域３０での電界集中を緩和して、空乏層の広がりをなだらかにすることができる。

【0045】

また、ＩＧＢＴ部（ダミー部を含む）１０のトレンチ１４の長手方向の第１端１４ＥＧとダイオード部２０のトレンチ１６の長手方向の第２端１６ＥＧとの距離Ｙ１は同じＩＧＢＴ部（ダミー部を含む）１０のトレンチ１４の短手方向（Ｘ方向）の隣り合うトレンチ間の距離（ＩＧＢＴ部１０のトレンチ間隔）Ｘ１と同じかそれ未満であることが望ましい。

【0046】

ＩＧＢＴ部（ダミー部を含む）１０のトレンチ１４の長手方向の第１端１４ＥＧとダイオード部２０のトレンチ１６の長手方向の第２端１６ＥＧに至る境界領域３０のＮ型ドリフト領域５上にはＩＧＢＴ部１０のＰベース領域７よりも不純物濃度が低いＰ型半導体領域（ＦＬＲ領域：第４半導体領域７０）が形成されている。

【0047】

これにより、トレンチ１４の長手方向の第１端１４ＥＧとトレンチ１６の長手方向の第２端１６ＥＧに至るベース領域７下の蓄積領域６で、空乏層がＺ方向に入り込むことを低減されている。そして、ＩＧＢＴ部（ダミー部を含む）１０のトレンチ１４の長手方向の第１端１４ＥＧとダイオード部２０のトレンチ１６の長手方向の第２端１６ＥＧとの間に挟まれた境界領域３０の第４半導体領域７０を含む半導体領域の空乏層をより広がり易くすることができる。

【0048】

また、境界領域３０の不純物濃度が低いＰ型の第４半導体領域７０はＩＧＢＴ部１０のベース領域７よりも接合深さが深く、ダイオード部２０のアノード領域１２よりも接合深さが深いことが望ましい。ただし、境界領域３０の不純物濃度が低いＰ型の第４半導体領域７０はＩＧＢＴ部１０やダイオード部２０のトレンチの底部（トレンチ深さ）まで深くなくてもよい。なぜなら、ブレークダウンポイントを境界領域３０からＩＧＢＴ部１０側へずらすためである。

【0049】

この境界領域３０の不純物濃度が低いＰ型の第４半導体領域７０はＩＧＢＴ部（ダミー部を含む）１０のトレンチ１４の第１端１４ＥＧを含むように、トレンチ１４の第１端１４ＥＧよりも内部（トレンチ１４の第１端１４ＥＧよりもＩＧＢＴ部１０側であるマイナスＹ方向）にまで形成されている。同様に、第４半導体領域７０はダイオード部２０のトレンチ１６の第２端１６ＥＧを含むように、トレンチ１６の第２端１６ＥＧよりもダイオード部２０内部（Ｙ方向）にまで形成されている。

【0050】

トレンチ１５の第１端１５ＥＧは隣り合うトレンチ１５の第１端１５ＥＧと接続トレンチ１５Ｃ１でつながっている。つまり、トレンチ１５の第１端１５ＥＧはＴ字形状となっている。そして、トレンチ１５内のトレンチ内電極１５ａ、接続トレンチ１５Ｃ１内のトレンチ内電極１５ａを通じて、ＩＧＢＴ部１０内の隣り合うトレンチ内電極１４ａが接続される。これによりゲートバスラインを境界領域３０の半導体基板１０１上に形成しなくてもよく、半導体基板１０１上の上部電極１１をＩＧＢＴ部１０からダイオード部２０にわたって連続して形成する際にゲートバスラインで阻害されない。また、トレンチ内電極１５ａとトレンチ内電極１６ａがＸ方向に延びていることで、接続トレンチ１５Ｃ１と接続トレンチ１６Ｃ２で挟まれた領域のＸ方向の電界分布をより均一にすることができる。

【0051】

図２で示すように、破線ＦＬＲ（第４半導体領域７０）から見てＩＧＢＴ部１０のトレンチ１４の短手方向（Ｘ方向）において、境界領域３０の不純物濃度の低いＰ型の第４半導体領域７０がエミッタ領域８に接しない（到達しない）ように、境界領域３０の不純物濃度の低いＰ型の第４半導体領域７０とエミッタ領域８との間に、エミッタ領域８が形成されていないダミートレンチ１５がＩＧＢＴ部１０のトレンチ１４と並列に配置されている。

【0052】

Ｐコレクタ領域２とＮカソード領域３の境界ＢＬは境界領域３０の略Ｚ方向に形成されているが、Ｐコレクタ領域２とＮカソード領域３の境界ＢＬが境界領域３０の直下に形成されていなくてもよく、ズレていてもよい。例えば、Ｐコレクタ領域２とＮカソード領域３の境界ＢＬが境界領域３０の直下よりダイオード部２０側であってもよい。或いは、ＩＧＢＴ部１０側であってもよい。

【0053】

境界領域３０の不純物濃度の低いＰ型の第４半導体領域７０は上部電極（エミッタ電極）１１と接続されている。

【0054】

（リサーフ構造）
図７は、図１のＥ－Ｅ線に沿う断面図である。

【0055】

実施の形態に係る半導体装置１００は、第１リサーフ領域２２０及び第２リサーフ領域２３０を終端領域４０に備える。第１リサーフ領域２２０は耐圧改善のためＰベース領域７と接続されている。第２リサーフ領域２３０は、空乏層を介して第１リサーフ領域２２０と接続される。Ｚ方向に延伸する破線ＢＬＬは、ＩＧＢＴ部１０と終端領域４０との境界線を示す。裏面電極１は、ＩＧＢＴ部１０のＰ型のコレクタ領域２と接続される。また、裏面電極１は、終端領域４０のＮ型の半導体領域３３と接続されている。Ｎ型の半導体領域３３は、ダイオード部２０のカソード領域３と同電位である。また、Ｎ型の半導体領域３３は、終端部のＮ型のストッパ層２６０と同電位である。ＩＧＢＴ部１０のＰ型のコレクタ領域２とＮ型の半導体領域３３との境界はＢＬ３で示されている。

【0056】

半導体基板１０１は、その一面を構成するＮ型のドリフト領域５を有する。複数のリサーフ領域２２０、２３０は、Ｐベース領域７よりも低い不純物濃度を有するＰ型の半導体領域から構成され、ＩＧＢＴ部１０を包囲するように、ドリフト領域５の表面領域に形成されている。リサーフ領域２２０、２３０は、境界領域３０の不純物濃度の低いＰ型の第４半導体領域７０と同時に形成されるため、接合深さは、トレンチ１４よりも浅く、Ｐベース領域７よりも深く形成される。

【0057】

第２リサーフ領域２３０の更に外周には、フローティングリミッティングリング拡散層２４０、２５０が配置される。更に終端部には、Ｎ型のストッパ層２６０が配置される。ストッパ層２６０には、ストッパ電極１３０が接続されている。

【0058】

フローティングリミッティングリング拡散層２４０、２５０は、空乏層の形状を滑らかにし、電界集中を緩和するために設けられている。フローティングリミッティングリング拡散層２４０、２５０は、リサーフ領域２２０、２３０と同等又はそれよりも浅いＰ型の拡散層から形成されている。また、フローティングリミッティングリング拡散層２４０、２５０の不純物濃度は、リサーフ領域２２０、２３０の不純物濃度と同等又はそれよりも高く設定されている。

【0059】

境界領域３０の不純物濃度の低いＰ型の第４半導体領域７０は、第１リサーフ領域２２０及び第２リサーフ領域２３０と同時に形成することができる。このため、境界領域３０の不純物濃度の低いＰ型の第４半導体領域７０を追加で形成しても、それによる工数増加を抑制できる。

【0060】

実施の形態に係る半導体装置１００は、リサーフ領域２２０、２３０を備えることで、高い耐圧を容易に実現可能となる。

【0061】

（変形例）
図８は、実施の形態の変形例に係る半導体装置１０３の図３に対応する断面図である。実施の形態の変形例に係る半導体装置１０３は、境界領域３０のＰベース領域の７は、上部電極（エミッタ電極）１１との間に抵抗Ｒを介して接続されていても良い。また、境界領域３０に近いＩＧＢＴ部１０のＰベース領域７も、上部電極（エミッタ電極）１１との間に抵抗Ｒを介して接続されていても良い。また、境界領域３０に近いダイオード部２０のＰアノード領域１２も上部電極（エミッタ電極）１１と間に抵抗Ｒを介して接続されていても良い。

【0062】

境界領域３０の不純物濃度の低いＰ型の第４半導体領域７０は上部電極（エミッタ電極）１１と間に抵抗を介して接続されていても良い。例えばＰ型の第４半導体領域７０は不純物濃度が低く上部電極１１と比較的大きな接触抵抗で接続しているので、ダイオード部２０がオン時に境界領域３０のＰ型の第４半導体領域７０からＮ型のドリフト領域５へのホールの注入量を減少させ、ダイオード部２０の逆回復時間を短縮することができる。

【0063】

（エミッタコンタクト構造）
図９は、実施の形態に係る半導体装置の一部分の上面図である。

【0064】

ＩＧＢＴ部１０では、Ｙ方向に延伸するトレンチ１４に挟まれてＰベース領域７がＹ方向に延伸している。また、Ｐベース領域７のＺ方向上には、トレンチ１４に接してｎエミッタ領域８が配置されている。また、隣り合うトレンチ１４間には孔があり、孔の底部下であってＰベース領域７のＺ方向上には、Ｐ型のエミッタコンタクト領域９Ｅが配置されている。Ｐ型のエミッタコンタクト領域９Ｅは、トレンチ１４に挟まれたＰベース領域７上をＹ方向に延伸している。孔の側面に露出したｎエミッタ領域８及び孔の底部のエミッタコンタクト領域９Ｅは、孔内に埋め込まれたエミッタ電極（上部電極）１１に接続されている。

【0065】

Ｐ型のエミッタコンタクト領域９Ｅが形成されたＹ方向に孔の側面に露出したｎエミッタ領域８／ベース領域７／ｎエミッタ領域８からなる構造が形成されている。その構造は、孔のＺＹ平面上に配置される。ｎエミッタ領域８は、Ｙ方向では必ずしも規則性を持って配置される必要はない。ＩＧＢＴ部１０においてｎエミッタ領域８を間欠的に配置することで、過剰な電子注入を抑制し、スイッチング時間を短縮することができる。

【0066】

（その他の実施形態）
上記のように本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。例えば、トレンチ１４、１５、１６が蓄積領域６を貫通していない例で示したが、少なくとも１つのトレンチが蓄積領域６を貫通していてもよいし、ＩＧＢＴ部１０、ダイオード部２０、ダミー部３０の何れか１つの部分で蓄積領域６を設けなくてもよい。

【符号の説明】

【0067】

１…裏面電極（コレクタ電極、カソード電極）
２…コレクタ領域
３…カソード領域
４…バッファ領域
５…ドリフト領域
６…蓄積領域
７…ベース領域
８…エミッタ領域
９Ａ…アノードコンタクト領域
９Ｂ…ベースコンタクト領域
９Ｄ…ダミーコンタクト領域
９Ｅ…エミッタコンタクト領域
１０…ＩＧＢＴ部
１１…エミッタ電極（上部電極）
１２…アノード領域
１３…層間絶縁層
１４…第１トレンチ
１４ａ、１５ａ、１６ａ…トレンチ内電極
１４ｂ、１５ｂ、１６ｂ…絶縁膜
１４ＥＧ…第１端
１５…第３トレンチ（ダミートレンチ）
１６…第２トレンチ
１６ＥＧ…第２端
１４Ｃ１、１６Ｃ２…接続トレンチ
２０…ダイオード部
３０…境界領域（ダミー部）
３３…Ｎ型の半導体領域
４０…終端領域
５１、５２、５３、５４…パッド
７０…第４半導体領域
１００、１０２、１０３…半導体装置
１０１…半導体基板
１３０…ストッパ電極
２２０、２３０…リサーフ領域
２４０、２５０…フローティングリミッティングリング拡散層
２６０…ストッパ層
５００…制御パッド部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】