特開 2025-64939 積層型電子部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025064939

(43)【公開日】2025-04-17

(54)【発明の名称】積層型電子部品

(51)【国際特許分類】

   H01G 4/30 20060101AFI20250410BHJP

【ＦＩ】

H01G4/30 201F

H01G4/30 201G

H01G4/30 513

H01G4/30 516

【審査請求】未請求

【請求項の数】15

【出願形態】ＯＬ

(21)【出願番号】P 2024146195

(22)【出願日】2024-08-28

(31)【優先権主張番号】10-2023-0132538

(32)【優先日】2023-10-05

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】リー、ドン ヒェオン

(72)【発明者】

【氏名】アン、セウン ミン

(72)【発明者】

【氏名】ユン、ヒュン ドゥク

(72)【発明者】

【氏名】パク、チャエ ミン

(72)【発明者】

【氏名】クヮグ、 ジョーン フワン

(72)【発明者】

【氏名】ジェオン、ビュン ジュン

(72)【発明者】

【氏名】キム、ホン セオク

【テーマコード（参考）】

5E001

5E082

【Ｆターム（参考）】

5E001AC09

5E001AE02

5E001AE03

5E001AF06

5E001AH07

5E001AJ03

5E082AA01

5E082AB03

5E082EE04

5E082EE23

5E082EE35

5E082FF05

5E082FG04

5E082FG26

5E082FG46

5E082GG10

5E082GG11

5E082JJ03

5E082JJ12

(57)【要約】

【課題】信頼性に優れ、内部電極と外部電極との間の電気的連結性を向上させ、積層型電子部品の単位体積当たりの容量を向上させる。
【解決手段】
本発明の一実施形態による積層型電子部品は、誘電体層、及び上記誘電体層と交互に配置される内部電極を含む本体と、上記内部電極の端部に配置される界面めっき層と、上記内部電極間に配置された誘電体層の端部の少なくとも一部と接し、上記界面めっき層を覆うように配置され、導電性金属及び樹脂を含む導電性樹脂層を含む外部電極と、を含むことができる。
【選択図】図６

【特許請求の範囲】

【請求項1】

誘電体層、及び前記誘電体層と交互に配置される内部電極を含む本体と、
前記内部電極の端部に配置される界面めっき層と、
前記内部電極間に配置された誘電体層の端部の少なくとも一部と接し、前記界面めっき層を覆うように配置され、導電性金属及び樹脂を含む導電性樹脂層を含む外部電極と、を含む、積層型電子部品。

【請求項2】

前記本体は、前記内部電極の端部が前記本体の一面から離隔した溝部を含み、
前記界面めっき層は、前記溝部に配置された第１領域及び前記本体の一面上に突出した第２領域を含む、請求項１に記載の積層型電子部品。

【請求項3】

前記内部電極は前記誘電体層と第１方向に交互に配置され、前記本体は前記第１方向に向かい合う第１面及び第２面、前記第１面及び前記第２面と連結され、第２方向に向かい合う第３面及び第４面、前記第１面、前記第２面、前記第３面及び前記第４面と連結され、第３方向に向かい合う第５面及び第６面を含み、
前記積層型電子部品の第１方向及び第２方向の断面において、前記第２領域は半円形状を有する、請求項２に記載の積層型電子部品。

【請求項4】

前記内部電極の平均厚さをｔｅ、前記誘電体層の平均厚さをｔｄ、前記半円形状の半径をｒとするとき、ｔｅ／２≦ｒ≦（ｔｅ＋ｔｄ）／２を満たす、請求項３に記載の積層型電子部品。

【請求項5】

前記半円形状の半径をｒとするとき、前記ｒは４μｍ以下である、請求項３に記載の積層型電子部品。

【請求項6】

前記内部電極は複数個であり、複数の前記内部電極のいずれか一つの端部に配置された界面めっき層は、他の内部電極の端部に配置された界面めっき層から離隔して配置される、請求項１に記載の積層型電子部品。

【請求項7】

前記界面めっき層は非晶質構造を有する、請求項１に記載の積層型電子部品。

【請求項8】

前記界面めっき層はＮｉ及びＰを含む、請求項１に記載の積層型電子部品。

【請求項9】

前記界面めっき層に含まれたＮｉ含有量に対するＰ含有量の質量比は８％以上１５％以下である、請求項８に記載の積層型電子部品。

【請求項10】

前記界面めっき層はＮｉ及びＢを含む、請求項１に記載の積層型電子部品。

【請求項11】

前記界面めっき層に含まれたＮｉ含有量に対するＢ含有量の質量比は、２．５％以上１０％以下である、請求項１０に記載の積層型電子部品。

【請求項12】

前記導電性樹脂層に含まれた導電性金属は、Ｃｕ、Ａｇ、Ｓｎ及びそれらの合金のうち１つ以上を含む、請求項１に記載の積層型電子部品。

【請求項13】

前記導電性樹脂層に含まれた導電性金属は、複数の金属粒子、前記複数の金属粒子の少なくとも一部を連結する第１金属間化合物を含む、請求項１に記載の積層型電子部品。

【請求項14】

前記金属粒子は、Ａｇ及びＣｕのうち１つ以上を含み、
前記第１金属間化合物は、Ａｇ_３Ｓｎ、Ｃｕ_６Ｓｎ_５及びＣｕ_３Ｓｎのうち１つ以上を含む、請求項１３に記載の積層型電子部品。

【請求項15】

前記界面めっき層と外部電極の界面には、第２金属間化合物が配置され、前記第２金属間化合物はＮｉ及びＳｎを含む、請求項１から１４のいずれか一項に記載の積層型電子部品。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層型電子部品に関するものである。

【背景技術】

【0002】

積層型電子部品の一つである積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ－Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの映像機器、コンピュータ、スマートフォン及び携帯電話などの様々な電子製品のプリント回路基板に装着されて電気を充電または放電させる役割を果たすチップ形態のコンデンサである。

【0003】

積層セラミックキャパシタは、小型でありながらも高容量が保障され、実装が容易であるという利点により、様々な電子装置の部品として用いられることができる。

【0004】

最近では、電子機器の小型化及び高性能化に伴い、積層セラミックキャパシタも小型化及び高容量化する傾向にあり、このような流れにより積層セラミックキャパシタの高信頼性を確保する重要性が高まっている。

【0005】

このような積層セラミックキャパシタの高信頼性を確保するための方案として、機械的または熱的環境で発生する引張ストレス（ｓｔｒｅｓｓ）を吸収して、ストレスによって発生するクラック（ｃｒａｃｋ）の発生を防止するために、外部電極に導電性樹脂層を適用する技術が開示されている。

【0006】

このような導電性樹脂層は、一般的に焼結電極層とめっき層との間に配置している。しかしながら、この場合、積層セラミックキャパシタの単位体積当たりの容量が低下するおそれがある。一方、本体上に直接導電性樹脂層を配置する場合、内部電極と外部電極との間の電気的連結性が低下するおそれがある。

【0007】

したがって、内部電極と外部電極との間の電気的連結性を確保しながらも単位体積当たりの容量を向上させることができる方法が必要である。

【発明の概要】

【発明が解決しようとする課題】

【0008】

本発明の様々な目的の一つは、信頼性に優れた積層型電子部品を提供することである。

【0009】

本発明の様々な目的の一つは、内部電極と外部電極との間の電気的連結性を向上させることである。

【0010】

本発明の様々な目的の一つは、積層型電子部品の単位体積当たりの容量を向上させることである。

【0011】

但し、本発明の目的は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。

【課題を解決するための手段】

【0012】

本発明の一実施形態による積層型電子部品は、誘電体層、及び上記誘電体層と交互に配置される内部電極を含む本体と、上記内部電極の端部に配置される界面めっき層と、上記内部電極間に配置された誘電体層の端部の少なくとも一部と接し、上記界面めっき層を覆うように配置され、導電性金属及び樹脂を含む導電性樹脂層を含む外部電極と、を含むことができる。

【発明の効果】

【0013】

本発明の様々な効果の一つとして、内部電極の端部に界面めっき層を配置し、導電性樹脂層が内部電極間に配置された誘電体層の端部の少なくとも一部と接し、界面めっき層を覆うように配置することにより、積層型電子部品の信頼性を向上させることができる。

【0014】

本発明の様々な効果の一つとして、内部電極と外部電極との間の電気的連結性を向上させることができる。

【0015】

本発明の様々な効果の一つとして、積層型電子部品の単位体積当たりの容量を向上させることができる。

【0016】

但し、本発明の多様でありながらも有意義な利点及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程で、より容易に理解することができる。

【図面の簡単な説明】

【0017】

【図1】本発明の一実施形態による積層型電子部品の斜視図を概略的に示したものである。

【図2】図１のＩ－Ｉ'線に沿った断面図を概略的に示したものである。

【図3】図１のＩＩ－ＩＩ'線に沿った断面図を概略的に示したものである。

【図4】本体を分解して概略的に示したものである。

【図5】図２の本体の一部を概略的に示したものである。

【図6】図２のＫ１領域を拡大して示した拡大図である。

【発明を実施するための形態】

【0018】

以下、具体的な実施形態及び添付の図面を参照して、本発明の実施形態を説明する。しかし、本発明の実施形態は、いくつかの他の形態に変形することができ、本発明の範囲が以下説明する実施形態に限定されるものではない。また、本発明の実施形態は、通常の技術者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがあり、図面上に同一符号で示される要素は同一要素である。

【0019】

尚、図面において本発明を明確に説明するために説明と関係ない部分は省略し、図示した各構成の大きさ及び厚さは、説明の便宜のために任意で示したものであるため、本発明は必ずしも図示により限定されない。また、同一の思想の範囲内の機能が同一である構成要素は、同一の参照符号を用いて説明することができる。さらに、明細書全体において、ある部分がある構成要素を「含む」というのは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。

【0020】

図面において、第１方向は積層方向または厚さ（Ｔ）方向、第２方向は長さ（Ｌ）方向、第３方向は幅（Ｗ）方向と定義することができる。

【0021】

積層型電子部品
図１は、本発明の一実施形態による積層型電子部品の斜視図を概略的に示したものであり、図２は、図１のＩ－Ｉ'線に沿った断面図を概略的に示したものであり、図３は、図１のＩＩ－ＩＩ'線に沿った断面図を概略的に示したものであり、図４は、本体を分解して概略的に示したものであり、図５は、図２の本体の一部を概略的に示したものであり、図６は、図２のＫ１領域を拡大して示した拡大図である。

【0022】

以下、図１～図６を参照して、本発明の一実施形態による積層型電子部品１００について詳細に説明する。また、積層型電子部品の一例として積層セラミックキャパシタ（Ｍｕｌｔｉ－ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ、以下「ＭＬＣＣ」という）について説明するが、本発明はこれに限定されるものではなく、セラミック材料を用いる多様な積層型電子部品、例えば、インダクタ、圧電体素子、バリスタ、またはサーミスタなどにも適用されることができる。

【0023】

本発明の一実施形態による積層型電子部品１００は、誘電体層１１１、及び上記誘電体層と交互に配置される内部電極１２１、１２２を含む本体１１０と、上記内部電極の端部に配置される界面めっき層１４１、１４２と、上記内部電極間に配置された誘電体層の端部の少なくとも一部と接し、上記界面めっき層を覆うように配置され、導電性金属及び樹脂を含む導電性樹脂層１３１ａ、１３２ａを含む外部電極１３１、１３２と、を含むことができる。

【0024】

従来には、一般的に導電性樹脂層を本体上に配置された焼結電極層とめっき層との間に配置した。しかしながら、この場合、外部電極の厚さが厚くなって、積層セラミックキャパシタの単位体積当たりの容量が低下するおそれがある。一方、本体上に直接、導電性樹脂層を配置する場合、内部電極と外部電極との間の電気的連結性が低下するおそれがあった。

【0025】

本発明の一実施形態によると、内部電極の端部に界面めっき層を配置することにより、内部電極と外部電極との間の電気的連結性を向上させ、導電性樹脂層が内部電極間に配置された誘電体層の端部の少なくとも一部と接し、界面めっき層を覆うように配置することにより、外部電極と本体との間の接合力を確保して信頼性を向上させることができる。

【0026】

以下、本発明の一実施形態に係る積層型電子部品１００に含まれる各構成について説明する。

【0027】

本体１１０は、誘電体層１１１及び内部電極１２１、１２２が交互に積層されていることができる。

【0028】

本体１１０の具体的な形状に特に制限はないが、図示のように本体１１０は六面体状やこれと類似した形状からなることができる。焼成過程で本体１１０に含まれたセラミック粉末の収縮により、本体１１０は完全な直線を有する六面体状ではないが、実質的に六面体状を有することができる。

【0029】

本体１１０は、第１方向に向かい合う第１面１及び第２面２、上記第１面１及び第２面２と連結され、第２方向に向かい合う第３面３及び第４面４、第１面１及び第２面２と連結され、第３面３及び第４面４と連結され、第３方向に向かい合う第５面５及び第６面６を有することができる。

【0030】

誘電体層１１１上に内部電極１２１、１２２が配置されていないマージン領域が重なることによって、内部電極１２１、１２２の厚さによる段差が発生して、第１面と第３面～第５面を連結するコーナー及び／または第２面と第３面～第５面を連結するコーナーは、第１面または第２面を基準として見るとき、本体１１０の第１方向の中央側に収縮した形態を有することができる。または、本体の焼結過程での収縮挙動により、第１面１と第３面３、第４面４、第５面５及び第６面６を連結するコーナー及び／または第２面２と第３面３、第４面４、第５面５及び第６面６を連結するコーナーは、第１面または第２面を基準として見るとき、本体１１０の第１方向の中央側に収縮した形態を有することができる。または、チッピング不良などを防止するために本体１１０の各面を連結する角を別途の工程を行ってラウンド処理することで第１面と第３面～第６面を連結するコーナー及び／または第２面と第３面～第６面を連結するコーナーは、ラウンド形態を有することができる。

【0031】

一方、内部電極１２１、１２２による段差を抑制するために、積層後に内部電極が本体の第５面５及び第６面６に露出するように切断した後、単一誘電体層または２つ以上の誘電体層を容量形成部Ａｃの両側面に第３方向（幅方向）に積層してマージン部１１４、１１５を形成する場合には、第１面と第５面及び第６面を連結する部分及び第２面と第５面及び第６面を連結する部分が収縮した形態を有さないことができる。

【0032】

本体１１０を形成する複数の誘電体層１１１は焼成された状態であり、隣接する誘電体層１１１間の境界は走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認しにくいほど一体化することができる。誘電体層の積層数は特に制限する必要はなく、積層型電子部品のサイズを考慮して決定することができる。例えば、誘電体層を４００層以上積層して本体を形成することができる。

【0033】

誘電体層１１１は、セラミック粉末、有機溶剤及びバインダーを含むセラミックスラリーを製造し、上記スラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥してセラミックグリーンシートを設けた後、上記セラミックグリーンシートを焼成することで形成することができる。セラミック粉末は、十分な静電容量が得られる限り、特に制限されないが、例えば、セラミック粉末としてチタン酸バリウム系（ＢａＴｉＯ_３）系粉末を用いることができる。より具体的な例を挙げると、セラミック粉末は、ＢａＴｉＯ_３、（Ｂａ_１－ｘＣａ_ｘ）ＴｉＯ_３（０＜ｘ＜１）、Ｂａ（Ｔｉ_１－ｙＣａ_ｙ）Ｏ_３（０＜ｙ＜１）、（Ｂａ_１－ｘＣａ_ｘ）（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｘ＜１、０＜ｙ＜１）及びＢａ（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｙ＜１）のうち一つ以上であることができる。

【0034】

誘電体層１１１の平均厚さｔｄは特に限定する必要はないが、例えば０．０１μｍ～１０μｍであることができる。また、誘電体層１１１の平均厚さｔｄは、所望の特性や用途に応じて任意に設定することができ、例えば、小型ＩＴ用電子部品の場合、小型化及び高容量化を達成するために複数の誘電体層１１１の少なくとも１つの平均厚さｔｄは０．４μｍ以下であり得る。

【0035】

ここで、誘電体層１１１の平均厚さｔｄは、内部電極１２１、１２２の間に配置される誘電体層１１１の第１方向の大きさを意味することができる。誘電体層１１１の平均厚さは、本体１１０の第１方向及び第２方向の断面を１万倍率の走査電子顕微鏡（ＳＥＭ）でスキャンして測定することができる。より具体的には、１つの誘電体層１１１の多数の地点、例えば第２方向に等間隔の３０個の地点でその厚さを測定して平均値を測定することができる。上記等間隔の３０個の地点は、後述する容量形成部Ａｃで指定されることができる。また、このような平均値測定を１０個の誘電体層１１１に拡張して平均値を測定すると、誘電体層１１１の平均厚さをさらに一般化することができる。

【0036】

本体１１０は本体１１０の内部に配置され、誘電体層１１１を挟んで互いに対向するように配置される第１内部電極１２１及び第２内部電極１２２を含んで容量が形成される容量形成部Ａｃと上記容量形成部Ａｃの第１方向の上部及び下部に形成されたカバー部１１２、１１３を含むことができる。

【0037】

また、上記容量形成部Ａｃは、キャパシタの容量形成に寄与する部分であり、誘電体層１１１を挟んで複数の第１内部電極１２１及び第２内部電極１２２を繰り返し積層して形成されることができる。

【0038】

カバー部１１２、１１３は、上記容量形成部Ａｃの第１方向の上部に配置される上部カバー部１１２及び上記容量形成部Ａｃの第１方向の下部に配置される下部カバー部１１３を含むことができる。

【0039】

上記上部カバー部１１２及び下部カバー部１１３は、単一誘電体層または２つ以上の誘電体層を容量形成部Ａｃの上下面にそれぞれ厚さ方向に積層して形成することができ、基本的に物理的または化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。

【0040】

上記上部カバー部１１２及び下部カバー部１１３は内部電極を含まず、誘電体層１１１と同じ材料を含むことができる。

【0041】

すなわち、上記上部カバー部１１２及び下部カバー部１１３はセラミック材料を含むことができ、例えば、チタン酸バリウム（ＢａＴｉＯ_３）系セラミック材料を含むことができる。

【0042】

一方、カバー部１１２、１１３の厚さは特に限定する必要はない。但し、積層型電子部品の小型化及び高容量化をより容易に達成するために、カバー部１１２、１１３の厚さｔｃは１５μｍ以下であることができる。

【0043】

カバー部１１２、１１３の平均厚さｔｃは、第１方向の大きさを意味することができ、容量形成部Ａｃの上部または下部で等間隔の５個の地点で測定したカバー部１１２、１１３の第１方向の大きさを平均した値であることができる。

【0044】

また、上記容量形成部Ａｃの側面には、マージン部１１４、１１５が配置されることができる。

【0045】

マージン部１１４、１１５は、本体１１０の第５面５に配置された第１マージン部１１４と第６面６に配置された第２マージン部１１５を含むことができる。すなわち、マージン部１１４、１１５は、上記セラミック本体１１０の幅方向の両端面（ｅｎｄ ｓｕｒｆａｃｅｓ）に配置されることができる。

【0046】

マージン部１１４、１１５は、図３に示されたように、上記本体１１０を幅－厚さ（Ｗ－Ｔ）方向に切断した断面（ｃｒｏｓｓ－ｓｅｃｔｉｏｎ）において、第１内部電極１２１及び第２内部電極１２２の両端と本体１１０の境界面との間の領域を意味することができる。

【0047】

マージン部１１４、１１５は、基本的に物理的または化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。

【0048】

マージン部１１４、１１５は、セラミックグリーンシート上にマージン部が形成されるところを除いて導電性ペーストを塗布して内部電極を形成することにより形成されたものであることができる。

【0049】

また、内部電極１２１、１２２による段差を抑制するために、積層後の内部電極が本体の第５面５及び第６面６に露出するように切断した後、単一誘電体層または２つ以上の誘電体層を容量形成部Ａｃの両側面に第３方向（幅方向）に積層してマージン部１１４、１１５を形成することもできる。

【0050】

一方、マージン部１１４、１１５の幅は特に限定する必要はない。但し、積層型電子部品の小型化及び高容量化をより容易に達成するために、マージン部１１４、１１５の平均幅は１５μｍ以下であることができる。

【0051】

マージン部１１４、１１５の平均幅は、内部電極が第５面から離隔した領域の第３方向の平均大きさ及び内部電極が第６面から離隔した領域の第３方向の平均大きさを意味することができ、容量形成部Ａｃの側面で等間隔の５個の地点で測定したマージン部１１４、１１５の第３方向の大きさを平均した値であることができる。

【0052】

したがって、一実施形態において、内部電極１２１、１２２が第５面及び第６面から離隔した領域の第３方向の平均大きさはそれぞれ１５μｍ以下であり得る。

【0053】

一方、本体１１０に誘電体物質の代わりに磁性体物質を適用する場合、積層型電子部品はインダクタとして機能することができる。磁性体物質は、例えばフェライト及び／または金属磁性粒子であり得る。積層型電子部品がインダクタとして機能する場合、内部電極はコイル状導体であり得る。

【0054】

また、本体１１０に誘電体物質の代わりに圧電体物質を適用する場合、積層型電子部品は圧電体素子として機能することができる。圧電体物質は、例えば、ＰＺＴ（チタン酸ジルコン酸鉛）であり得る。

【0055】

また、本体１１０に誘電体物質の代わりにＺｎＯ系またはＳｉＣ系物質を適用する場合、積層型電子部品はバリスタとして機能することができ、本体１１０に誘電体物質の代わりにスピネル系物質を適用する場合、積層型電子部品はサーミスタとして機能することができる。

【0056】

すなわち、本発明の一実施形態による積層型電子部品１００は、本体１１０の材料や構造を適宜変更することで、積層セラミックキャパシタだけでなく、インダクタ、圧電体素子、バリスタまたはサーミスタとして機能することができる。

【0057】

内部電極１２１、１２２は、誘電体層１１１と交互に配置されることができ、例えば、互いに異なる極性を有する一対の電極である第１内部電極１２１と第２内部電極１２２が誘電体層１１１を挟んで互いに対向するように配置されることができる。第１内部電極１２１及び第２内部電極１２２は、その間に配置された誘電体層１１１によって互いに電気的に分離されることができる。このとき、内部電極１２１、１２２は、誘電体層１１１と第１方向に交互に配置されることができる。

【0058】

第１内部電極１２１は第４面４から離隔し、第３面３に向かって延びることができる。第２内部電極１２２は第３面３から離隔し、第４面４に向かって延びることができる。第１内部電極１２１は第３面３側で第１外部電極１３１と電気的に連結されることができ、第２内部電極１２２は第４面４側で第２外部電極１３２と電気的に連結されることができる。

【0059】

内部電極１２１、１２２に含まれる導電性金属は、Ｎｉ、Ｃｕ、Ｐｄ、Ａｇ、Ａｕ、Ｐｔ、Ｓｎ、Ｗ、Ｔｉ及びこれらの合金のうち１つ以上であることができ、より好ましくはＮｉを含むことができるが、本発明はこれに限定されない。

【0060】

内部電極１２１、１２２を形成する方法は特に制限されない。例えば、内部電極１２１、１２２は、セラミックグリーンシート上に導電性金属を含む内部電極用導電性ペーストを塗布して焼成することによって形成されることができる。内部電極用導電性ペーストの塗布方法としては、スクリーン印刷法またはグラビア印刷法などを用いることができるが、本発明はこれに限定されるものではない。

【0061】

内部電極１２１、１２２の平均厚さｔｅは特に限定する必要はないが、例えば０．０１μｍ～３μｍ以下であることができる。また、内部電極１２１、１２２の平均厚さｔｅは、所望の特性や用途に応じて任意に設定することができ、例えば、小型ＩＴ用電子部品の場合、小型化及び高容量化を達成するために複数の内部電極１２１、１２２の少なくとも１つの平均厚さｔｅは、０．４μｍ以下であり得る。

【0062】

ここで、内部電極の平均厚さｔｅは、本体１１０の第１方向及び第２方向の断面を１万倍率の走査電子顕微鏡（ＳＥＭ）でスキャンして測定することができる。より具体的には、１つの内部電極１２１、１２２の多数の地点、例えば、第２方向に等間隔の３０個の地点でその厚さを測定して平均値を測定することができる。上記等間隔の３０個の地点は容量形成部Ａｃで指定されることができる。また、このような平均値測定を１０個の内部電極１２１、１２２に拡張して平均値を測定すると、内部電極１２１、１２２の平均厚さをさらに一般化することができる。

【0063】

外部電極１３１、１３２は本体１１０に配置され、内部電極１２１、１２２と連結されることができる。

【0064】

図２に示されたように、本体１１０の第３面３及び第４面４にそれぞれ配置されて、界面めっき層１４１、１４２を介して第１内部電極１２１及び第２内部電極１２２とそれぞれ連結された第１外部電極１３１及び第２外部電極１３２を含むことができる。

【0065】

本実施形態では、積層型電子部品１００が２つの外部電極１３１、１３２を有する構造を説明しているが、外部電極１３１、１３２の個数や形状などは内部電極１２１、１２２の形態やその他の目的に応じて変更することができる。

【0066】

図６は、図２のＫ１領域を拡大して示した拡大図である。

【0067】

上記Ｋ１領域は、第１外部電極１３１が配置された部分の一部を拡大して示したが、第１外部電極１３１は第３面に配置され、第２外部電極１３２は第４面に配置されるという差異があるだけで、第１外部電極１３１と第２外部電極１３２の構成は類似するため、以下では、第１外部電極１３１を基準に説明するが、これは第２外部電極１３２に関する説明を含むものと見なす。また、界面電極層１４１、１４２も第１界面電極層１４１を基準に説明するが、これは第２界面電極層１４２に関する説明を含むものと見なす。

【0068】

界面めっき層１４１、１４２は、内部電極１２１、１２２の端部に配置されて、内部電極１２１、１２２と外部電極１３１、１３２との間の電気的連結性を向上させる役割を果たすことができる。また、外部電極１３１、１３２の金属成分が内部電極１２１、１２２に拡散することを防止して、内部電極の体積膨張による放射クラックを抑制する役割を果たすことができる。界面めっき層１４１、１４２は、第１内部電極１２１の端部に配置される第１界面めっき層１４１と第２内部電極１２２の端部に配置される第２界面めっき層１４２を含むことができる。

【0069】

一実施形態において、本体１１０は、内部電極１２１、１２２の端部が本体１１０の一面から離隔した溝部Ｇ１、Ｇ２を含み、界面めっき層１４１、１４２は溝部Ｇ１、Ｇ２に配置された第１領域及び上記本体の一面上に突出した第２領域を含むことができる。

【0070】

溝部Ｇ１、Ｇ２は、本体１１０の焼成過程で内部電極１２１、１２２と誘電体層１１１との間の収縮挙動の差異によって形成されることができる。内部電極１２１、１２２の焼成収縮率が誘電体層１１１よりも大きい場合、溝部Ｇ１、Ｇ２によって内部電極１２１、１２２と外部電極１３１、１３２との間の連結性が低下するという問題点が発生する可能性がある。従来には、このような問題点を解決するために、サンドブラスト法などを用いて突出した誘電体層を除去する工程を追加して、このような問題点を解決しようとした。一方、本発明の一実施形態によると、界面めっき層１４１、１４２が溝部Ｇ１、Ｇ２に配置された第１領域及び上記本体の一面上に突出した第２領域を含むため、別途の研磨過程なしで内部電極１２１、１２２と外部電極１３１、１３２との間の連結性を向上させることができる。

【0071】

一実施形態において、積層型電子部品１００の第１方向及び第２方向の断面において、上記第２領域は半円形状を有することができる。これにより、導電性樹脂層１３１ａ、１３２ａとの接触面積を最大限に確保して電気的連結性をより向上させることができる。

【0072】

一実施形態において、上記内部電極の平均厚さをｔｅ、上記誘電体層の平均厚さをｔｄ、上記半円形状の半径をｒとするとき、ｔｅ／２≦ｒ≦（ｔｅ＋ｔｄ）／２を満たすことができる。半円形状の半径ｒがｔｅ／２未満の場合には、外部電極と内部電極との間の連結性の向上効果が不十分であり、（ｔｅ＋ｔｄ）／２超過である場合には、界面めっき層１４１、１４２同士が連結されて、１つの層（ｌａｙｅｒ）形状になって、外部電極と本体との間の結合力が弱くなるおそれがある。

【0073】

一実施形態において、上記半円形状の半径ｒは４μｍ以下であり得る。半円形状の半径ｒが４μｍ超過である場合には、隣接する界面めっき層１４１、１４２同士が連結されて１つの層（ｌａｙｅｒ）形状になって、外部電極と本体との間の結合力が弱くなるおそれがある。

【0074】

半円形状の半径ｒは、本体１１０の第１方向及び第２方向の断面を１万倍率の走査電子顕微鏡（ＳＥＭ）でスキャンして測定することができる。また、任意の５つの界面電極層１４１、１４２で半円形状の半径ｒを測定して、その平均値を半円形状の半径ｒとすることができる。

【0075】

一実施形態において、上記内部電極１２１、１２２は複数個であり、上記複数の内部電極１２１、１２２のいずれか一つの端部に配置された界面めっき層１４１、１４２は他の内部電極の端部に配置された界面めっき層１４１、１４２から離隔して配置されることができる。これにより、導電性樹脂層１３１ａ、１３２ａが誘電体層１１１の端部の少なくとも一部と接して外部電極１３１、１３２と本体１１０との間の結合力を向上させることができる。

【0076】

一実施形態において、界面めっき層１４１、１４２は非晶質構造を有することができる。結晶質構造は、３次元上の格子構造に長距離の周期性（ｌｏｎｇ－ｒａｎｇｅ ｐｅｒｉｏｄｉｃｉｔｙ）があり、並進（ｔｒａｎｓｌａｔｉｏｎ）、回転（ｒｏｔａｔｉｏｎ）、反映（ｒｅｆｌｅｃｔｉｏｎ）、反転（ｉｎｖｅｒｓｉｏｎ）などの対称要素（ｓｙｍｍｅｔｒｙ ｅｌｅｍｅｎｔ）を用いて格子構造を表現することができる構造を意味する。一方、非晶質構造は、長距離の周期性（ｌｏｎｇ－ｒａｎｇｅ ｐｅｒｉｏｄｉｃｉｔｙ）を有しないが、基本単位となる原子構造が連結されて、短距離単位（ｓｈｏｒｔ－ｒａｎｇｅ ｏｒｄｅｒ）では反復的な構造を有することを意味することができる。

【0077】

界面めっき層１４１、１４２が非晶質構造を有することにより、外部電極１３１、１３２の金属成分が内部電極１２１、１２２に拡散することをより効果的に抑制することができる。

【0078】

一実施形態において、界面めっき層１４１、１４２はＮｉ及びＰを含むことができる。これにより、界面めっき層１４１、１４２が非晶質構造を有するように容易に制御することができ、外部電極の金属が内部電極に拡散することを容易に抑制することができる。

【0079】

このとき、界面めっき層１４１、１４２に含まれたＮｉ含有量に対するＰ含有量の質量比は、８％以上１５％以下であることができる。界面めっき層１４１、１４２に含まれたＮｉ含有量に対するＰ含有量の質量比が１５％超過である場合には、内部電極と外部電極との間のＥＳＲ（ｅｑｕｉｖａｌｅｎｔ ｓｅｒｉｅｓ ｒｅｓｉｓｔａｎｃｅ）が高くなるおそれがあり、８％未満の場合には界面めっき層１４１、１４２の熱膨張係数が高くなるにつれて、高温で本体との熱膨張係数の差が大きくなることがあり、これにより界面めっき層と本体との間の接合力が弱くなるおそれがある。

【0080】

一実施形態において、界面めっき層１４１、１４２はＮｉ及びＢを含むことができる。これにより、界面めっき層１４１、１４２が非晶質構造を有するように容易に制御することができ、外部電極の金属が内部電極に拡散することを容易に抑制することができる。

【0081】

このとき、界面めっき層１４１、１４２に含まれたＮｉ含有量に対するＢ含有量の質量比は、２．５％以上１０％以下であることができる。これにより、界面めっき層１４１、１４２の電荷伝達抵抗を増加させて、外部の湿気露出、水分浸透などによる耐食性を向上させることができる。

【0082】

一方、界面めっき層１４１、１４２に含まれた元素の分析は、本体１１０の第３方向の中央を通る第１方向及び第２方向の断面を走査電子顕微鏡（ＳＥＭ）及び分散型分光分析法（ＥＤＳ）を利用して測定することができる。５個以上の界面めっき層１４１、１４２の中央部をＥＤＳを用いて各元素の含有量を測定して各元素の平均値を求めた後、上記平均値を用いてＮｉ含有量に対するＰ含有量の質量比またはＮｉ含有量に対するＢ含有量の質量比を求めることができる。

【0083】

外部電極１３１、１３２は、内部電極間に配置された誘電体層１１１の端部の少なくとも一部と接し、界面めっき層１４１、１４２を覆うように配置され、導電性金属及び樹脂を含む導電性樹脂層１３１ａ、１３２ａを含むことができる。ここで、誘電体層１１１の端部は本体１１０の第３面または第４面を構成することができる。

【0084】

導電性樹脂層１３１ａ、１３２ａに含まれる導電性金属は、特に限定する必要はなく、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｄ、Ｐｔ、Ａｕ、Ａｇ、Ｐｂ及び／またはこれを含む合金等を含むことができ、より好ましくは、Ｃｕ、Ａｇ、Ｓｎ及びそれらの合金のうち１つ以上を含むことができる。

【0085】

導電性樹脂層１３１ａ、１３２ａは、めっき層１３１ｂ、１３２ｂと内部電極１２１、１２２を電気的に連結させる役割を果たし、電子部品を基板に実装する際に機械的または熱的環境で発生する引張ストレス（ｓｔｒｅｓｓ）を吸収してクラック（ｃｒａｃｋ）が発生することを防止し、基板の反り衝撃から積層セラミックキャパシタを保護する役割を果たすことができる。

【0086】

図６を参照すると、導電性樹脂層１３１ａは、導電性金属１３１ａ－１、１３１ａ－３及び樹脂１３１ａ－２を含むことができ、導電性樹脂層１３１ａに含まれた導電性金属は複数の金属粒子１３１ａ－１、上記複数の金属粒子の少なくとも一部を連結する第１金属間化合物１３１ａ－３を含むことができる。

【0087】

上記金属粒子１３１ａ－１は、Ａｇ及びＣｕのうち１つ以上を含むことができ、より好ましくはＡｇからなることができる。

【0088】

第１金属間化合物１３１ａ－３は、複数の金属粒子の少なくとも一部を連結して電気的連結性を向上させる役割を果たすことができる。また、第１金属間化合物１３１ａ－３は、複数の金属粒子１３２ａの少なくとも一部を囲む形態で配置されることができる。また、第１金属間化合物１３１ａ－３は、本体１１０の内部の応力を最小化させ、高温負荷と耐湿負荷特性を向上させることができる。

【0089】

第１金属間化合物１３１ａ－３は、低融点金属と金属粒子との間の金属間化合物であることができる。導電性樹脂層用ペーストに含まれた低融点金属が乾燥及び硬化熱処理工程を経る過程で一部溶融し、金属粒子の一部と第１金属間化合物１３１ａ－３を形成することができる。このとき、上記低融点金属は３００℃以下の融点を有することができる。

【0090】

より具体的な例を挙げると、上記低融点金属は、Ｓｎ、Ｓｎ_９６．５Ａｇ_３．０Ｃｕ_０．５、Ｓｎ_４２Ｂｉ_５８及びＳｎ_７２Ｂｉ_２８から選択された１種以上であることができる。導電性樹脂層用ペーストを本体上に塗布した後、乾燥及び硬化工程を経る過程でＳｎが溶融し、溶融したＳｎがＡｇまたはＣｕなどの高融点の金属粒子を毛細管現象により湿らせ、ＡｇまたはＣｕ金属粒子の一部と反応してＡｇ_３Ｓｎ、Ｃｕ_６Ｓｎ_５、Ｃｕ_３Ｓｎなどの第１金属間化合物１３１ａ－３を形成するようになる。反応に関与していないＡｇまたはＣｕは、図６に示されたように、金属粒子１３１ａ－１の形態で残る。また、乾燥及び硬化工程が完了されても一部Ｓｎは反応に関与せず、追って行われるめっき熱処理時にめっき層１３１ｂ、１３２ｂと反応して金属間化合物を形成することができる。また、めっき熱処理後にも一部の低融点金属は第１金属間化合物に含まれて残存することがある。

【0091】

また、上記低融点金属は界面めっき層１４１ａ、１４２ａと反応して界面めっき層１４１ａ、１４２ａと導電性樹脂層１３１ａ、１３２ａの界面に第２金属間化合物を形成することができる。このとき、第２金属間化合物はＮｉ及びＳｎを含むことができる。

【0092】

樹脂１３２ｃは、電気絶縁性を有する熱硬化性樹脂を含むことができる。

【0093】

このとき、上記熱硬化性樹脂は、例えばエポキシ樹脂であることができるが、本発明はこれに限定されるものではなく、例えば、ビスフェノールＡ樹脂、グリコールエポキシ樹脂、ノボラックエポキシ樹脂またはこれらの誘導体のうち分子量が小さくて、常温で液状の樹脂であることができる。

【0094】

外部電極１３１、１３２は、導電性樹脂層１３１ａ、１３２ａ上に配置されるめっき層１３１ｂ、１３２ｂを含むことができる。

【0095】

めっき層１３１ｂ、１３２ｂは実装特性を向上させる役割を果たす。めっき層１３１ｂ、１３２ｂの種類は特に限定されず、Ｎｉ、Ｓｎ、Ｐｄ及びこれらの合金のうち１つ以上を含むめっき層であることができ、複数の層で形成されることができる。

【0096】

めっき層１３１ｂ、１３２ｂに対するより具体的な例を挙げると、めっき層１３１ｂ、１３２ｂは、Ｎｉめっき層またはＳｎめっき層であることができ、電極層１３１ａ、１３２ａ上にＮｉめっき層及びＳｎめっき層が順次形成された形態であることができ、Ｓｎめっき層、Ｎｉめっき層、及びＳｎめっき層が順次形成された形態であることができる。また、めっき層１３１ｂ、１３２ｂは、複数のＮｉめっき層及び／または複数のＳｎめっき層を含むこともできる。

【0097】

以上、本発明の実施形態について詳細に説明したが、本発明は、上述の実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定される。したがって、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で、当技術分野における通常の知識を有する者によって多様な形態の置換、変形、及び変更が可能であり、これも本発明の範囲に属するといえる。

【0098】

また、本開示において用いされた「一実施形態」という表現は、互いに同一の実施形態を意味するものではなく、それぞれ互いに異なる固有の特徴を強調して説明するために提供されたものである。しかしながら、上記提示された一実施形態は、他の一実施形態の特徴と組み合わせて実現されることを排除しない。例えば、特定の一実施形態において説明された事項が他の一実施形態に説明されていなくても、他の一実施形態においてその事項と反対または矛盾する説明がない限り、他の一実施形態に関連する説明として理解することができる。

【0099】

本開示で用いられた用語は、単に一実施形態を説明するために用いられたものであり、本開示を限定する意図ではない。このとき、単数の表現は、文脈上明らかに異なるものを意味しない限り、複数の表現を含む。

【符号の説明】

【0100】

１００ 積層型電子部品
１１０ 本体
１１１ 誘電体層
１１２、１１３ カバー部
１１４、１１５ マージン部
１２１、１２２ 内部電極
１３１、１３２ 外部電極
１３１ａ、１３２ａ 電極層
１３１ｂ、１３２ｂ めっき層
１４１、１４２ 界面めっき層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】