知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025006553
(43)【公開日】2025-01-17
(54)【発明の名称】半導体装置、システムおよび半導体装置の製造方法
(51)【国際特許分類】
H10D 30/60 20250101AFI20250109BHJP
【ＦＩ】
H01L29/78 301X
【審査請求】未請求
【請求項の数】26
【出願形態】ＯＬ
(21)【出願番号】P 2023107423
(22)【出願日】2023-06-29
(71)【出願人】
【識別番号】523028541
【氏名又は名称】大熊ダイヤモンドデバイス株式会社
(74)【代理人】
【識別番号】110002066
【氏名又は名称】弁理士法人筒井国際特許事務所
(72)【発明者】
【氏名】梅沢 仁
(72)【発明者】
【氏名】川島 宏幸
(72)【発明者】
【氏名】山口 卓宏
(72)【発明者】
【氏名】金子 純一
(72)【発明者】
【氏名】桝村 匡史
【テーマコード（参考）】
5F140
【Ｆターム（参考）】
5F140BA04
5F140BB01
5F140BC12
5F140BD04
5F140BD05
5F140BD07
5F140BD09
5F140BD11
5F140BD12
5F140BF05
5F140BF07
5F140BF17
5F140BF21
5F140BG30
5F140BJ05
5F140BJ07
5F140BJ11
5F140BJ17
5F140BK18
5F140BK19
5F140BK29
5F140CC02
5F140CC11
(57)【要約】
【課題】水素終端領域を含むダイヤモンド層を有するＦＥＴにおいて、ノーマリオフ動作を実現する。
【解決手段】具現化態様では、チャネル形成領域１０５が第１領域Ｐ１と第２領域Ｐ２から構成されていることを前提として、ゲート電極１１１に「０Ｖ」のゲート電圧を印加する状態において、第１領域Ｐ１の正孔濃度が第２領域Ｐ２の正孔濃度よりも小さい。
【選択図】図１
【解決手段】具現化態様では、チャネル形成領域１０５が第１領域Ｐ１と第２領域Ｐ２から構成されていることを前提として、ゲート電極１１１に「０Ｖ」のゲート電圧を印加する状態において、第１領域Ｐ１の正孔濃度が第２領域Ｐ２の正孔濃度よりも小さい。
【選択図】図１
【特許請求の範囲】
【請求項1】
電界効果トランジスタを含む半導体装置であって、
前記電界効果トランジスタは、
水素終端領域を含むダイヤモンド層と、
前記ダイヤモンド層に形成されたチャネル形成領域と、
前記ダイヤモンド層の上面上に形成された絶縁膜と、
前記絶縁膜上に形成されたゲート電極と、
を有し、
前記チャネル形成領域は、
平面視において前記ゲート電極と重なる第１領域と、
平面視において前記ゲート電極と重ならない第２領域と、
を含み、
前記電界効果トランジスタのオフ状態において、
前記第１領域の正孔濃度は、前記第２領域の正孔濃度よりも小さい。
前記電界効果トランジスタは、
水素終端領域を含むダイヤモンド層と、
前記ダイヤモンド層に形成されたチャネル形成領域と、
前記ダイヤモンド層の上面上に形成された絶縁膜と、
前記絶縁膜上に形成されたゲート電極と、
を有し、
前記チャネル形成領域は、
平面視において前記ゲート電極と重なる第１領域と、
平面視において前記ゲート電極と重ならない第２領域と、
を含み、
前記電界効果トランジスタのオフ状態において、
前記第１領域の正孔濃度は、前記第２領域の正孔濃度よりも小さい。
【請求項2】
電界効果トランジスタを含む半導体装置であって、
前記電界効果トランジスタは、
水素終端領域を含むダイヤモンド層と、
前記ダイヤモンド層に形成されたチャネル形成領域と、
前記ダイヤモンド層の上面上に形成された絶縁膜と、
前記絶縁膜上に形成されたゲート電極と、
を有し、
前記絶縁膜は、
平面視において前記ゲート電極と重なる第１絶縁領域と、
平面視において前記ゲート電極と重ならない第２絶縁領域と、
を含み、
前記第２絶縁領域の負帯電量は、前記第１絶縁領域の負帯電量よりも大きい。
前記電界効果トランジスタは、
水素終端領域を含むダイヤモンド層と、
前記ダイヤモンド層に形成されたチャネル形成領域と、
前記ダイヤモンド層の上面上に形成された絶縁膜と、
前記絶縁膜上に形成されたゲート電極と、
を有し、
前記絶縁膜は、
平面視において前記ゲート電極と重なる第１絶縁領域と、
平面視において前記ゲート電極と重ならない第２絶縁領域と、
を含み、
前記第２絶縁領域の負帯電量は、前記第１絶縁領域の負帯電量よりも大きい。
【請求項3】
電界効果トランジスタを含む半導体装置であって、
前記電界効果トランジスタは、
水素終端領域を含むダイヤモンド層と、
前記ダイヤモンド層に形成されたチャネル形成領域と、
前記ダイヤモンド層の上面上に形成された絶縁膜と、
前記絶縁膜上に形成されたゲート電極と、
を有し、
前記絶縁膜は、
平面視において前記ゲート電極と重なる第１絶縁領域と、
平面視において前記ゲート電極と重ならない第２絶縁領域と、
を含み、
前記第１絶縁領域の正帯電量は、前記第２絶縁領域の正帯電量よりも大きい。
前記電界効果トランジスタは、
水素終端領域を含むダイヤモンド層と、
前記ダイヤモンド層に形成されたチャネル形成領域と、
前記ダイヤモンド層の上面上に形成された絶縁膜と、
前記絶縁膜上に形成されたゲート電極と、
を有し、
前記絶縁膜は、
平面視において前記ゲート電極と重なる第１絶縁領域と、
平面視において前記ゲート電極と重ならない第２絶縁領域と、
を含み、
前記第１絶縁領域の正帯電量は、前記第２絶縁領域の正帯電量よりも大きい。
【請求項4】
電界効果トランジスタを含む半導体装置であって、
前記電界効果トランジスタは、
水素終端領域を含むダイヤモンド層と、
前記ダイヤモンド層に形成されたチャネル形成領域と、
前記ダイヤモンド層の上面上に形成された絶縁膜と、
前記絶縁膜上に形成されたゲート電極と、
を有し、
前記電界効果トランジスタのオフ状態において、
前記チャネル形成領域の正孔濃度は、１０１２／ｃｍ２以下である。
前記電界効果トランジスタは、
水素終端領域を含むダイヤモンド層と、
前記ダイヤモンド層に形成されたチャネル形成領域と、
前記ダイヤモンド層の上面上に形成された絶縁膜と、
前記絶縁膜上に形成されたゲート電極と、
を有し、
前記電界効果トランジスタのオフ状態において、
前記チャネル形成領域の正孔濃度は、１０１２／ｃｍ２以下である。
【請求項5】
請求項１に記載の半導体装置において、
前記絶縁膜は、
平面視において前記ゲート電極と重なる第１絶縁領域と、
平面視において前記ゲート電極と重ならない第２絶縁領域と、
を含み、
前記第２絶縁領域の負帯電量は、前記第１絶縁領域の負帯電量よりも大きい。
前記絶縁膜は、
平面視において前記ゲート電極と重なる第１絶縁領域と、
平面視において前記ゲート電極と重ならない第２絶縁領域と、
を含み、
前記第２絶縁領域の負帯電量は、前記第１絶縁領域の負帯電量よりも大きい。
【請求項6】
請求項１に記載の半導体装置において、
前記電界効果トランジスタのオフ状態とは、前記ゲート電極に印加されるゲート電圧が０Ｖである状態を意味する。
前記電界効果トランジスタのオフ状態とは、前記ゲート電極に印加されるゲート電圧が０Ｖである状態を意味する。
【請求項7】
請求項１に記載の半導体装置において、
前記ダイヤモンド層の上面は、（００１）面である。
前記ダイヤモンド層の上面は、（００１）面である。
【請求項8】
請求項１に記載の半導体装置において、
前記ダイヤモンド層は、（００１）面に対して＜１１０＞方向に３度のオフ角を有する。
前記ダイヤモンド層は、（００１）面に対して＜１１０＞方向に３度のオフ角を有する。
【請求項9】
請求項１に記載の半導体装置において、
前記電界効果トランジスタのオフ状態において、
前記第１領域の正孔濃度は、１０１２／ｃｍ２以下である。
前記電界効果トランジスタのオフ状態において、
前記第１領域の正孔濃度は、１０１２／ｃｍ２以下である。
【請求項10】
請求項１に記載の半導体装置において、
前記電界効果トランジスタのオフ状態において、
前記第１領域の正孔濃度は、１０１１／ｃｍ２以下である。
前記電界効果トランジスタのオフ状態において、
前記第１領域の正孔濃度は、１０１１／ｃｍ２以下である。
【請求項11】
請求項１に記載の半導体装置において、
前記絶縁膜は、酸化アルミニウム膜、酸化シリコン膜、フッ化カルシウム膜、酸化ハフニウム膜、窒化アルミニウム膜、窒化ホウ素膜、窒化シリコン膜、酸窒化シリコン膜、酸化タンタル膜、酸化チタン膜、酸化タングステン膜、フッ化ランタン膜、あるいは、フッ化マグネシウム膜のいずれかを含む。
前記絶縁膜は、酸化アルミニウム膜、酸化シリコン膜、フッ化カルシウム膜、酸化ハフニウム膜、窒化アルミニウム膜、窒化ホウ素膜、窒化シリコン膜、酸窒化シリコン膜、酸化タンタル膜、酸化チタン膜、酸化タングステン膜、フッ化ランタン膜、あるいは、フッ化マグネシウム膜のいずれかを含む。
【請求項12】
請求項２に記載の半導体装置において、
前記チャネル形成領域は、
平面視において前記ゲート電極と重なる第１領域と、
平面視において前記ゲート電極と重ならない第２領域と、
を含み、
前記電界効果トランジスタのオフ状態において、
前記第１領域の正孔濃度は、前記第２領域の正孔濃度よりも小さい。
前記チャネル形成領域は、
平面視において前記ゲート電極と重なる第１領域と、
平面視において前記ゲート電極と重ならない第２領域と、
を含み、
前記電界効果トランジスタのオフ状態において、
前記第１領域の正孔濃度は、前記第２領域の正孔濃度よりも小さい。
【請求項13】
請求項２に記載の半導体装置において、
前記電界効果トランジスタのオフ状態とは、前記ゲート電極に印加されるゲート電圧が０Ｖである状態を意味する。
前記電界効果トランジスタのオフ状態とは、前記ゲート電極に印加されるゲート電圧が０Ｖである状態を意味する。
【請求項14】
請求項２に記載の半導体装置において、
前記ダイヤモンド層の上面は、（００１）面である。
前記ダイヤモンド層の上面は、（００１）面である。
【請求項15】
請求項２に記載の半導体装置において、
前記ダイヤモンド層は、（００１）面に対して＜１１０＞方向に３度のオフ角を有する。
前記ダイヤモンド層は、（００１）面に対して＜１１０＞方向に３度のオフ角を有する。
【請求項16】
請求項２に記載の半導体装置において、
前記電界効果トランジスタのオフ状態において、
前記第１領域の正孔濃度は、１０１２／ｃｍ２以下である。
前記電界効果トランジスタのオフ状態において、
前記第１領域の正孔濃度は、１０１２／ｃｍ２以下である。
【請求項17】
請求項２に記載の半導体装置において、
前記電界効果トランジスタのオフ状態において、
前記第１領域の正孔濃度は、１０１１／ｃｍ２以下である。
前記電界効果トランジスタのオフ状態において、
前記第１領域の正孔濃度は、１０１１／ｃｍ２以下である。
【請求項18】
請求項２に記載の半導体装置において、
前記絶縁膜は、酸化アルミニウム膜、酸化シリコン膜、フッ化カルシウム膜、酸化ハフニウム膜、窒化アルミニウム膜、窒化ホウ素膜、窒化シリコン膜、酸窒化シリコン膜、酸化タンタル膜、酸化チタン膜、酸化タングステン膜、フッ化ランタン膜、あるいは、フッ化マグネシウム膜のいずれかを含む。
前記絶縁膜は、酸化アルミニウム膜、酸化シリコン膜、フッ化カルシウム膜、酸化ハフニウム膜、窒化アルミニウム膜、窒化ホウ素膜、窒化シリコン膜、酸窒化シリコン膜、酸化タンタル膜、酸化チタン膜、酸化タングステン膜、フッ化ランタン膜、あるいは、フッ化マグネシウム膜のいずれかを含む。
【請求項19】
請求項４に記載の半導体装置において、
前記電界効果トランジスタのオフ状態において、
前記チャネル形成領域の正孔濃度は、１０１１／ｃｍ２以下である。
前記電界効果トランジスタのオフ状態において、
前記チャネル形成領域の正孔濃度は、１０１１／ｃｍ２以下である。
【請求項20】
請求項４に記載の半導体装置において、
平面視において、前記チャネル形成領域は、前記ゲート電極と重なる。
平面視において、前記チャネル形成領域は、前記ゲート電極と重なる。
【請求項21】
請求項１～２０のいずれか１項に記載の半導体装置を含むシステム。
【請求項22】
電界効果トランジスタを含む半導体装置の製造方法であって、
（ａ）水素終端領域を含むダイヤモンド層を形成する工程、
（ｂ）前記水素終端領域の正孔濃度を低減する工程、
を備える。
（ａ）水素終端領域を含むダイヤモンド層を形成する工程、
（ｂ）前記水素終端領域の正孔濃度を低減する工程、
を備える。
【請求項23】
請求項２２に記載の半導体装置の製造方法において、
前記（ｂ）工程は、前記水素終端領域に付着した表面吸着物を脱離する工程を含む。
前記（ｂ）工程は、前記水素終端領域に付着した表面吸着物を脱離する工程を含む。
【請求項24】
請求項２３に記載の半導体装置の製造方法において、
前記（ｂ）工程は、真空中において水素プラズマ処理を施す工程を含む。
前記（ｂ）工程は、真空中において水素プラズマ処理を施す工程を含む。
【請求項25】
請求項２２に記載の半導体装置の製造方法において、
（ｃ）前記ダイヤモンド層上に絶縁膜を形成する工程、
（ｄ）前記絶縁膜上にゲート電極を形成する工程、
（ｅ）前記ゲート電極から露出する前記絶縁膜の領域に帯電処理を施す工程、
を有する。
（ｃ）前記ダイヤモンド層上に絶縁膜を形成する工程、
（ｄ）前記絶縁膜上にゲート電極を形成する工程、
（ｅ）前記ゲート電極から露出する前記絶縁膜の領域に帯電処理を施す工程、
を有する。
【請求項26】
請求項２５に記載の半導体装置の製造方法において、
前記（ｅ）工程は、酸素プラズマ処理を施す工程を含む。
前記（ｅ）工程は、酸素プラズマ処理を施す工程を含む。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置、システムおよび半導体装置の製造技術に関し、例えば、ダイヤモンドを半導体材料として使用した電界効果トランジスタを含む半導体装置に適用して有効な技術に関する。
【背景技術】
【0002】
特開２０１８－６５７２号公報（特許文献１）には、動作特性がノーマリオフの電界効果トランジスタを含むダイヤモンド半導体装置に関する技術が記載されている。
【0003】
特開２０１７－５０４８５号公報（特許文献２）には、ノーマリオフ動作をする水素終端ダイヤモンドＦＥＴを得るための製造方法上の条件に関する技術が記載されている。
【0004】
特開２０２２－１０４８２６号公報（特許文献３）には、高い放射線耐性がありつつ、回路特性も確保可能な電界効果トランジスタに関する技術が記載されている。
【0005】
特開２０２０－１６１５８７号公報（特許文献４）には、キャリア移動度が高く、スイッチング特性に優れている一方、ゲートリーク電流が少ないノーマリオフ動作が可能な電界効果トランジスタを含む半導体装置に関する技術が記載されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開２０１８－６５７２号公報
【特許文献2】特開２０１７－５０４８５号公報
【特許文献3】特開２０２２－１０４８２６号公報
【特許文献4】特開２０２０－１６１５８７号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
例えば、シリコンよりもバンドギャップの大きなワイドバンドギャップ半導体材料を使用した電界効果トランジスタ（以下、ＦＥＴと呼ぶことがある）は、シリコンを使用したＦＥＴに比べて優れた特性を有している。このことから、ワイドバンドギャップ半導体材料を使用したＦＥＴは、次世代のＦＥＴとして期待されている。
【0008】
この点に関し、ダイヤモンドは、５．５ｅＶのバンドギャップを有するワイドバンドギャップ半導体材料であり、高絶縁破壊電圧、高熱伝導率および高移動度に代表される優れた特性を備えている。このことから、ダイヤモンドは、炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）に続く次世代のワイドバンドギャップ半導体材料として期待されている。
【0009】
ただし、ダイヤモンドを使用したＦＥＴは、性能を向上する観点から乗り越えるべきハードルがあり、実用化に向けた工夫が望まれている。例えば、ダイヤモンドを使用したＦＥＴでは、ノーマリオフ動作を実現することが困難であり、ノーマリオフ動作を実現化した実用レベルのＦＥＴを得るための工夫が望まれている。
【0010】
なお、「ノーマリオフ」とは、ゲート電極に０Ｖのゲート電圧を印加した際にＦＥＴがオフ状態にあることをいう。詳細には、ゲート電極に０Ｖのゲート電圧を印加した際、ゲート電極直下のチャネル形成領域にチャネルが形成されない構成のＦＥＴは、「ノーマリオフ型ＦＥＴ」と呼ばれる。一方、ゲート電極に０Ｖのゲート電圧を印加した際でも、ゲート電極直下のチャネル形成領域にチャネルが形成されている構成のＦＥＴは、「ノーマリオン型ＦＥＴ」と呼ばれる。また、本明細書では、ゲート電極に０Ｖのゲート電圧を印加していることを「ゲート電極にゲート電圧を印加していない」という場合がある。この場合、「ノーマリオフ」とは、ゲート電極にゲート電極を印加していないときにＦＥＴがオフ状態にあると表現することもできる。
【課題を解決するための手段】
【0011】
一実施の形態における半導体装置は、電界効果トランジスタを含む半導体装置であって、電界効果トランジスタは、水素終端領域を含むダイヤモンド層と、ダイヤモンド層に形成されたチャネル形成領域と、ダイヤモンド層の上面上に形成された絶縁膜と、絶縁膜上に形成されたゲート電極と、を有する。
【0012】
ここで、チャネル形成領域は、平面視においてゲート電極と重なる第１領域と、平面視においてゲート電極と重ならない第２領域と、を含む。そして、電界効果トランジスタのオフ状態において、第１領域の正孔濃度は、第２領域の正孔濃度よりも小さい。
【0013】
一実施の形態における半導体装置は、電界効果トランジスタを含む半導体装置であって、電界効果トランジスタは、水素終端領域を含むダイヤモンド層と、ダイヤモンド層に形成されたチャネル形成領域と、ダイヤモンド層の上面上に形成された絶縁膜と、絶縁膜上に形成されたゲート電極と、を有する。
【0014】
ここで、絶縁膜は、平面視においてゲート電極と重なる第１絶縁領域と、平面視においてゲート電極と重ならない第２絶縁領域と、を含む。そして、第２絶縁領域の負帯電量は、第１絶縁領域の負帯電量よりも大きい。または、第１絶縁領域の正帯電量は、第２絶縁領域の正帯電量よりも大きい。
【0015】
一実施の形態における半導体装置は、電界効果トランジスタを含む半導体装置であって、電界効果トランジスタは、水素終端領域を含むダイヤモンド層と、ダイヤモンド層に形成されたチャネル形成領域と、ダイヤモンド層の上面上に形成された絶縁膜と、絶縁膜上に形成されたゲート電極と、を有する。
【0016】
ここで、電界効果トランジスタのオフ状態において、チャネル形成領域の正孔濃度は、１０１２／ｃｍ２以下である。
【0017】
一実施の形態における半導体装置の製造方法は、電界効果トランジスタを含む半導体装置の製造方法であって、（ａ）水素終端領域を含むダイヤモンド層を形成する工程、（ｂ）前記水素終端領域の正孔濃度を低減する工程、を備える。
【発明の効果】
【0018】
一実施の形態によれば、水素終端領域を含むダイヤモンド層を有するＦＥＴにおいて、ノーマリオフ動作を実現することができる。
【図面の簡単な説明】
【0019】
【図1】具現化態様における表面伝導型ＦＥＴを説明する図である。
【図2】具現化態様における半導体装置の製造工程を示す図である。
【図9】正孔濃度調整工程を実施しないで製造された表面伝導型ＦＥＴのドレイン電流－ゲート電圧特性を示すグラフである。
【図10】正孔濃度調整工程を実施することにより製造された表面伝導型ＦＥＴのドレイン電流－ゲート電圧特性を示すグラフである。
【図11】変形例１における「オーバラップ構造」を有する表面伝導型ＦＥＴを模式的に示す図である。
【発明を実施するための形態】
【0020】
実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【0021】
＜半導体材料としてのダイヤモンドの有用性＞
例えば、将来の移動体通信、衛星通信または超小型レーダなどの分野では、高出力で高周波送信可能なＦＥＴが必要とされる。この点に関し、シリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）に代表される半導体材料は、数ＧＨｚ以上の周波数において、出力密度に限界を迎える。このため、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）およびダイヤモンドに代表されるワイドバンドギャップ半導体材料をＦＥＴに使用することが検討されている。特に、ダイヤモンドは、物質中最高の熱伝導率（ＳｉＣの４倍、ＧａＮの１６倍）および半導体材料中最高の絶縁破壊電界強度（ＳｉＣの３倍、ＧａＮの１０倍）を有している。さらに、ダイヤモンドにおける正孔移動度および正孔飽和速度は、シリコンにおける電子移動度および電子飽和速度と同等である。
例えば、将来の移動体通信、衛星通信または超小型レーダなどの分野では、高出力で高周波送信可能なＦＥＴが必要とされる。この点に関し、シリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）に代表される半導体材料は、数ＧＨｚ以上の周波数において、出力密度に限界を迎える。このため、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）およびダイヤモンドに代表されるワイドバンドギャップ半導体材料をＦＥＴに使用することが検討されている。特に、ダイヤモンドは、物質中最高の熱伝導率（ＳｉＣの４倍、ＧａＮの１６倍）および半導体材料中最高の絶縁破壊電界強度（ＳｉＣの３倍、ＧａＮの１０倍）を有している。さらに、ダイヤモンドにおける正孔移動度および正孔飽和速度は、シリコンにおける電子移動度および電子飽和速度と同等である。
【0022】
このことから、ダイヤモンドの高い熱伝導率によって放熱特性が優れているので、半導体装置の発熱を抑制することができるとともに半導体装置の高温動作も期待できる。また、ダイヤモンドの高い絶縁破壊電界強度によって高電圧を印加しても半導体装置が破壊されにくいことから、大電力用途の半導体装置に適している。さらには、ダイヤモンドが有する高いキャリア移動度は、ダイヤモンドが高周波用半導体装置としての高いポテンシャルを有していることを示唆している。
【0023】
以上のことから、半導体材料としてのダイヤモンドは、高出力で高周波動作可能なＦＥＴを含む次世代の半導体装置を実現するにあたって有望視されていることがわかる。
【0024】
＜ｎ型ダイヤモンドの作製困難性＞
上述したように、ダイヤモンドは、ワイドバンドギャップ半導体材料であり、ダイヤモンドにドナーと呼ばれるｎ型不純物を導入することにより、ｎ型ダイヤモンドを作製することができると考えられる。具体的には、ドナーのドナー準位からダイヤモンドの伝導帯に電子を供給することにより、ｎ型ダイヤモンドを実現できると考えられる。
上述したように、ダイヤモンドは、ワイドバンドギャップ半導体材料であり、ダイヤモンドにドナーと呼ばれるｎ型不純物を導入することにより、ｎ型ダイヤモンドを作製することができると考えられる。具体的には、ドナーのドナー準位からダイヤモンドの伝導帯に電子を供給することにより、ｎ型ダイヤモンドを実現できると考えられる。
【0025】
ここで、ドナーとしては窒素を挙げることができるが、ダイヤモンドにおいては、窒素のドナー準位が伝導帯の近傍に存在せず、伝導帯から離れた「深い準位」に存在している。具体的に、窒素のドナー準位は、ダイヤモンドの伝導帯から１．７ｅＶも低いエネルギー位置に存在する。このことは、ダイヤモンドでは、窒素のドナー準位からダイヤモンドの伝導帯に電子を励起させるための活性化エネルギーが大きくなることを意味する。
【0026】
このことから、ダイヤモンドにドナーである窒素を導入しても、伝導帯に供給される電子を増加させることが困難である結果、窒素を導入したダイヤモンドをｎ型ダイヤモンドとして機能させることは難しい。
【0027】
一方、ダイヤモンドにアクセプタと呼ばれるｐ型不純物を導入することにより、ｐ型ダイヤモンドを作製することができると考えられる。具体的には、ダイヤモンドの価電子帯からアクセプタのアクセプタ準位に電子を励起させることにより、ダイヤモンドの価電子帯に正孔を生じさせてｐ型ダイヤモンドを実現できると考えられる。
【0028】
ここで、アクセプタとしては硼素を挙げることができ、この硼素のアクセプタ準位は、ダイヤモンドの価電子帯の近傍に存在している。具体的に、アクセプタである硼素は、ダイヤモンドの価電子帯から０．３７ｅＶ高いエネルギー位置にアクセプタ準位を形成する。つまり、ダイヤモンドにおいて、硼素のアクセプタ準位は、窒素のドナー準位のような「深い準位」を構成していない。このことから、ダイヤモンドの価電子帯から硼素のアクセプタ準位に電子を励起させるための活性化エネルギーはそれほど大きくはならない。この結果、ダイヤモンドにおいてｐ型ダイヤモンドを作製することは、ｎ型ダイヤモンドを作製するよりも実現しやすい。
【0029】
したがって、ダイヤモンドを使用して製造されるＦＥＴとしては、一般的にｎ型ダイヤモンドが必要となるｎチャネル型ＦＥＴではなく、ｎ型ダイヤモンドよりも作製しやすいｐ型ダイヤモンドを使用するｐチャネル型ＦＥＴが採用されている。つまり、ダイヤモンドを使用して製造されるＦＥＴは、電子をキャリアとするＦＥＴではなく、正孔をキャリアとするＦＥＴとして実現されている。特に、ダイヤモンドを使用して製造されるＦＥＴとしては、「表面伝導型ＦＥＴ」と呼ばれるｐチャネル型ＦＥＴが存在する。以下では、この「表面伝導型ＦＥＴ」について説明する。
【0030】
＜表面伝導型ＦＥＴ＞
ダイヤモンドを水素終端すると、水素終端したダイヤモンドの表面に正孔（２次元正孔ガス）が誘起される現象がある。この現象を利用したＦＥＴが「表面伝導型ＦＥＴ」である。すなわち、「表面伝導型ＦＥＴ」とは、水素終端されたダイヤモンドの表面に誘起された２次元正孔ガスをＦＥＴのチャネルに利用し、ゲート電極に印加するゲート電圧を変化させることによって、チャネルの導通／非導通を制御してスイッチング動作を行うＦＥＴである。この「表面伝導型ＦＥＴ」によれば、高耐圧で高温動作が可能となる利点が得られる。なぜなら、ダイヤモンドを水素終端することによって、「Ｃ－Ｈ」結合が形成されるが、「Ｃ－Ｈ」結合は、ダイヤモンドの「Ｃ－Ｃ」結合よりも強固だからである。
ダイヤモンドを水素終端すると、水素終端したダイヤモンドの表面に正孔（２次元正孔ガス）が誘起される現象がある。この現象を利用したＦＥＴが「表面伝導型ＦＥＴ」である。すなわち、「表面伝導型ＦＥＴ」とは、水素終端されたダイヤモンドの表面に誘起された２次元正孔ガスをＦＥＴのチャネルに利用し、ゲート電極に印加するゲート電圧を変化させることによって、チャネルの導通／非導通を制御してスイッチング動作を行うＦＥＴである。この「表面伝導型ＦＥＴ」によれば、高耐圧で高温動作が可能となる利点が得られる。なぜなら、ダイヤモンドを水素終端することによって、「Ｃ－Ｈ」結合が形成されるが、「Ｃ－Ｈ」結合は、ダイヤモンドの「Ｃ－Ｃ」結合よりも強固だからである。
【0031】
水素終端したダイヤモンドの表面に正孔が誘起される現象のメカニズムは、完全には解明されていないが、２つの説が有力視されている。
【0032】
まず、１つの説は、「トランスファードーピングモデル」である。この説は、吸着物や表面のｐＨ変化に起因する化学ポテンシャルの差によって、ダイヤモンドの価電子帯に存在する電子が表面の化学ポテンシャルで決定された準位に移動することにより、この電子が抜けた表面近傍に正孔が生じるという説である。
【0033】
一方、もう１つの説は、「負イオンモデル」である。この説は、以下に示す説である。すなわち、ダイヤモンドを水素終端することにより生じた「Ｃ－Ｈ」結合において、電気陰性度の差によって、水素が正に帯電する一方、炭素が負に帯電する。この結果、大気中の負イオンが正に帯電している水素に吸着し、この吸着した負イオンによって、ダイヤモンドの表面に正孔が引き付けられるという説である。
【0034】
このように、メカニズムは完全には解明されていないが、実際に水素終端したダイヤモンドの表面に正孔が誘起される現象が生じる。そして、この現象を利用して「表面伝導型ＦＥＴ」という高耐圧で高温動作が可能となるという優れたＦＥＴが実現されている。
【0035】
ただし、「表面伝導型ＦＥＴ」では、ゲート電極にゲート電圧を印加しなくても、ダイヤモンド層の水素終端領域に２次元正孔ガスが誘起される。このことは、「表面伝導型ＦＥＴ」では、ゲート電極にゲート電圧を印加しない場合であっても、水素終端領域に２次元正孔ガスからなるチャネルが形成されていることを意味する。言い換えれば、「表面伝導型ＦＥＴ」では、ゲート電極に０Ｖのゲート電圧を印加する場合においても、水素終端領域に２次元正孔ガスからなるチャネルが形成されている。したがって、「表面伝導型ＦＥＴ」は、何らの工夫を施さないと、必然的に、「ノーマリオン型ＦＥＴ」となる傾向がある。すなわち、「表面伝導型ＦＥＴ」の主流は、「ノーマリオン型ＦＥＴ」である。
【0036】
＜「ノーマリオフ型ＦＥＴ」の有用性＞
この点に関し、「ノーマリオン型ＦＥＴ」と「ノーマリオフ型ＦＥＴ」とを比較すると、安全性や消費電力の観点から、「ノーマリオフ型ＦＥＴ」の方が望ましい。なぜなら、「ノーマリオフ型ＦＥＴ」では、（１）例えば、ゲート電極にゲート電圧が供給されなくなるといったシステム故障時において、通電しないことから、通電によるＦＥＴの暴走を抑制することができるからである。つまり、「ノーマリオフ型ＦＥＴ」は、フェイルセーフに優れており安全性が高い利点を有している。また、「ノーマリオフ型ＦＥＴ」では、（２）高温動作時における暗電流の低減およびノイズに起因する誤動作を抑制できる利点も有している。さらには、（３）ゲート電極にゲート電圧が供給されていないとき（すなわち、ゲート電極に０Ｖが印加されているとき）、通電していないことから、消費電力を低減することができる利点を有している。このように上述した（１）から（３）に示す利点によって、「ノーマリオフ型ＦＥＴ」は、システムの安全性や消費電力を低減する観点から、「ノーマリオン型ＦＥＴ」よりも優れていることがわかる。
この点に関し、「ノーマリオン型ＦＥＴ」と「ノーマリオフ型ＦＥＴ」とを比較すると、安全性や消費電力の観点から、「ノーマリオフ型ＦＥＴ」の方が望ましい。なぜなら、「ノーマリオフ型ＦＥＴ」では、（１）例えば、ゲート電極にゲート電圧が供給されなくなるといったシステム故障時において、通電しないことから、通電によるＦＥＴの暴走を抑制することができるからである。つまり、「ノーマリオフ型ＦＥＴ」は、フェイルセーフに優れており安全性が高い利点を有している。また、「ノーマリオフ型ＦＥＴ」では、（２）高温動作時における暗電流の低減およびノイズに起因する誤動作を抑制できる利点も有している。さらには、（３）ゲート電極にゲート電圧が供給されていないとき（すなわち、ゲート電極に０Ｖが印加されているとき）、通電していないことから、消費電力を低減することができる利点を有している。このように上述した（１）から（３）に示す利点によって、「ノーマリオフ型ＦＥＴ」は、システムの安全性や消費電力を低減する観点から、「ノーマリオン型ＦＥＴ」よりも優れていることがわかる。
【0037】
例えば、「ノーマリオフＦＥＴ」は、パワーデバイスにおいて最も重要である。具体的に、パワーデバイスは、自動車、鉄道車両あるいは飛行機といった大電力を利用した輸送機器に幅広く使用されている。このため、安全性は最も重視され、壊れたときに出力が「０」となる「ノーマリオフ型ＦＥＴ」は、パワーデバイスにとって最小限必要である。
【0038】
また、待機消費電力を低減する観点からも、オフ状態でリーク電流がほとんど流れない「ノーマリオフ型ＦＥＴ」は有効である。
【0039】
したがって、システムに「表面伝導型ＦＥＴ」を使用するためには、「表面伝導型ＦＥＴ」において、「ノーマリオフ型ＦＥＴ」を実現することが重要となる。すなわち、安全性に優れながら高性能であるシステムを構築するためには、「ノーマリオフ型ＦＥＴ」が必要不可欠であり、「ノーマリオン型ＦＥＴ」が主流の「表面伝導型ＦＥＴ」で「ノーマリオフ型ＦＥＴ」を実現するためには工夫が必要とされる。
【0040】
そこで、本発明者は、以下に示す知見を利用して、「表面伝導型ＦＥＴ」を「ノーマリオフ型ＦＥＴ」とするための工夫を施している。
【0041】
＜本発明者が利用した知見＞
以下では、本発明者が利用した知見について説明する。
以下では、本発明者が利用した知見について説明する。
【0042】
例えば、水素終端したダイヤモンド層の表面に一定電圧を印加しながら真空引きをすると電流値が減少する一方、大気雰囲気に曝すとほぼ元の電流値に回復する現象が知られている。これは、真空引きをすると、水素終端したダイヤモンド層に誘起される２次元正孔ガスが消滅する一方、大気雰囲気に曝すと２次元正孔ガスが生成されるということで理解できる。したがって、上述した現象から、水素終端したダイヤモンド層に２次元正孔ガスを誘起するためには、大気中に含まれる分子が必要であることが示唆される。すなわち、ダイヤモンド層を水素終端しただけでは導電性は発現せず、水素終端したダイヤモンド層に負イオンからなる表面吸着物が付着することによって初めて導電性が発現すると考えられる。この知見に基づいて、本発明者は、「表面伝導型ＦＥＴ」を「ノーマリオフ型ＦＥＴ」とするための工夫を施している。以下では、この工夫を施した本実施の形態における技術的思想について説明する。
【0043】
＜実施の形態における基本思想＞
本実施の形態における基本思想は、上述した知見に基づき、水素終端したダイヤモンド層の表面に付着する表面吸着物の付着量を制御することによって、水素終端したダイヤモンド層の導電性を制御できることを利用して、「表面伝導型ＦＥＴ」を「ノーマリオフ型ＦＥＴ」として実現する思想である。詳細に述べると、基本思想は、水素終端したダイヤモンド層に形成されるチャネル形成領域において、表面吸着物を脱離させることにより、チャネル形成領域の導電性を消滅させる思想である。言い換えれば、基本思想は、水素終端したダイヤモンド層に形成されるチャネル形成領域において、表面吸着物を脱離させることにより、チャネル形成領域の正孔濃度を低減する思想である。
本実施の形態における基本思想は、上述した知見に基づき、水素終端したダイヤモンド層の表面に付着する表面吸着物の付着量を制御することによって、水素終端したダイヤモンド層の導電性を制御できることを利用して、「表面伝導型ＦＥＴ」を「ノーマリオフ型ＦＥＴ」として実現する思想である。詳細に述べると、基本思想は、水素終端したダイヤモンド層に形成されるチャネル形成領域において、表面吸着物を脱離させることにより、チャネル形成領域の導電性を消滅させる思想である。言い換えれば、基本思想は、水素終端したダイヤモンド層に形成されるチャネル形成領域において、表面吸着物を脱離させることにより、チャネル形成領域の正孔濃度を低減する思想である。
【0044】
この基本思想によれば、ゲート電極にゲート電圧を印加していないオフ状態では、導電性を有しない程度にチャネル形成領域の正孔濃度を低減することができる。一方、ゲート電極に負電位のゲート電圧を印加すると、この負電位に引き付けられるように、ゲート電極の直下領域に位置するチャネル形成領域に２次元正孔ガスが誘起される。この結果、ゲート電極に負電位のゲート電圧を印加したオン状態では、導電性を有する程度にチャネル形成領域の正孔濃度を増加させることができる。このようにして、基本思想によれば、「表面伝導型ＦＥＴ」を「ノーマリオフ型ＦＥＴ」として実現することができる。
【0045】
以下では、上述した基本思想を具現化した具現化態様について説明する。なお、具現化態様は、基本思想を具現化した一例であって、本実施の形態における技術的思想は、以下に示す具現化態様に限定されないことは言うまでもない。
【0046】
【0047】
図１において、表面伝導型ＦＥＴ１００は、窒素が導入されたダイヤモンド基板１０１を有し、このダイヤモンド基板１０１上にノンドープ層１０２が設けられている。例えば、ノンドープ層１０２の上面は、（００１）面である。
【0048】
ここでは、窒素が導入されたダイヤモンド基板１０１を使用しているが、これに限定されず、例えば、ノンドープ層１０２からなる自立膜上に表面伝導型ＦＥＴ１００を製造するように構成されていてもよい。
【0049】
なお、ノンドープ層１０２は、（００１）面に対して＜１１０＞方向に数度（例えば、３度）のオフ角を有するように構成されていてもよい。
【0050】
ここで、本明細書でいうノンドープ層１０２とは、ダイヤモンド層中の窒素不純物濃度がＳＩＭＳ（Secondary Ion Mass Spectrometry：二次イオン質量分析法）を使用した測定装置の検出下限である１０１６／ｃｍ３未満であるダイヤモンド層をいう。
【0051】
そして、このノンドープ層１０２の表面には、水素終端領域１０３と酸素終端領域１０４が形成されている。この結果、ノンドープ層１０２の水素終端領域１０３には、２次元正孔ガスを有するチャネル形成領域１０５が形成されている。
【0052】
ここで、図１に示すように、チャネル形成領域１０５は、ゲート電極１１１と重なる第１領域Ｐ１と、ゲート電極１１１と重ならない第２領域Ｐ２とを有している。さらに言えば、チャネル形成領域１０５は、平面視においてゲート電極１１１と重なる第１領域Ｐ１と、平面視においてゲート電極１１１と重ならない第２領域Ｐ２とを含む。つまり、第１領域Ｐ１は、ゲート電極１１１の直下に位置する領域であり、第２領域Ｐ２は、第１領域Ｐ１を挟むように配置された領域である。
【0053】
このとき、表面伝導型ＦＥＴ１００のゲート電極に０Ｖのゲート電圧が印加されている状態において、第１領域Ｐ１の正孔濃度は、第２領域Ｐ２の正孔濃度よりも小さい。具体的に、表面伝導型ＦＥＴ１００のゲート電極に０Ｖのゲート電圧が印加されている状態において、第１領域Ｐ１の正孔濃度は、１０１２／ｃｍ２以下であり、望ましくは、１０１１／ｃｍ２以下である。一方、第２領域Ｐ２の正孔濃度は、１０１３／ｃｍ２程度以上である。
【0054】
次に、ノンドープ層１０２上には、互いに離間するコンタクト層１０６とコンタクト層１０７が設けられている。これらのコンタクト層１０６およびコンタクト層１０７のそれぞれは、例えば、ｐ型不純物（アクセプタ）である硼素が高濃度に導入されたｐ＋型ダイヤモンド層から構成されている。具体的に、コンタクト層１０６およびコンタクト層１０７のそれぞれには、ノンドープ層１０２とオーミック接触するように高濃度の硼素が導入されている。具体的に、硼素の濃度は、例えば、５×１０１９／ｃｍ３以上で、１×１０２２／ｃｍ３以下程度である。また、コンタクト層１０６およびコンタクト層１０７のそれぞれの厚さは、例えば、２０ｎｍ以上３００ｎｍ以下程度である。
【0055】
なお、コンタクト層１０６およびコンタクト層１０７は、必ずしも設ける必要はなく、例えば、水素終端したノンドープ層１０２上に直接金電極などからなるソース電極やドレイン電極を形成してオーミック接触を取るように構成してもよい。
【0056】
そして、コンタクト層１０６上には、ソース電極１０８が設けられている。一方、コンタクト層１０７上には、ドレイン電極１０９が設けられている。続いて、コンタクト層１０６とコンタクト層１０７の間のノンドープ層１０２上には、絶縁膜１１０が設けられており、この絶縁膜１１０上にゲート電極１１１が設けられている。
【0057】
図１に示すように、絶縁膜１１０は、ゲート電極１１１と重なる第１絶縁領域Ｒ１と、ゲート電極１１１と重ならない第２領域Ｒ２とを有している。さらに言えば、絶縁膜１１０は、平面視においてゲート電極１１１と重なる第１絶縁領域Ｒ１と、平面視においてゲート電極１１１と重ならない第２絶縁領域Ｒ２とを含む。つまり、第１絶縁領域Ｒ１は、ゲート電極１１１と接する領域であり、第２絶縁領域Ｒ２は、ゲート電極１１１と接しない領域である。このとき、絶縁膜１１０は、負帯電しており、第２絶縁領域Ｒ２の負帯電量は、第１絶縁領域Ｒ１の負帯電量よりも大きい。
【0058】
ここで、ソース電極１０８、ドレイン電極１０９およびゲート電極１１１のそれぞれの電極材料は、例えば、金（Ａｕ）、ルテニウム（Ｒｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、クロム（Ｃｒ）、鉛（Ｐｂ）、亜鉛（Ｚｎ）、プラチナ（Ｐｔ）またはこれらの組み合わせ（Ｔｉ／Ｍｏ／Ａｕなど）から構成されている。また、ソース電極１０８、ドレイン電極１０９およびゲート電極１１１のそれぞれの厚さは、例えば、１０ｎｍ以上５００ｎｍ以下程度である。
【0059】
一方、絶縁膜１１０は、例えば、酸化アルミニウム膜（Ａｌ２Ｏ３）、酸化シリコン膜（ＳｉＯ２）、フッ化カルシウム膜（ＣａＦ２）、酸化ハフニウム膜（ＨｆＯ２）、窒化アルミニウム膜（ＡｌＮ）、窒化ホウ素膜（ＢＮ）、窒化シリコン膜（Ｓｉ３Ｎ４）、酸窒化シリコン膜（ＳｉＯＮ）、酸化タンタル膜（Ｔａ２Ｏ５）、酸化チタン膜（ＴｉＯ２）、酸化タングステン膜（ＷＯ３）、フッ化ランタン膜（ＬａＦ３）、あるいは、フッ化マグネシウム膜（ＭｇＦ２）のいずれかを含むように構成されている。また、ゲート絶縁膜１１０の膜厚は、例えば、５ｎｍ以上１０００ｎｍ以下程度である。なお、微細な表面伝導型ＦＥＴ１００を製造する場合、ゲート絶縁膜１１０の膜厚は、１００ｎｍ以下の膜厚にすることが望ましい。
【0060】
このように構成されている表面伝導型ＦＥＴ１００は、「ノーマリオフ型ＦＥＴ」であり、例えば、図１に示すように、ゲート電極１１１は、コンタクト層１０６と非重複であり、また、ゲート電極１１１は、コンタクト層１０７とも非重複である。さらに言えば、平面視において、ゲート電極１１１は、コンタクト層１０６と非重複であり、平面視において、ゲート電極１１１は、コンタクト層１０７とも非重複である。
【0061】
以上のようにして、表面伝導型ＦＥＴ１００が構成されている。
【0062】
＜＜表面伝導型ＦＥＴの動作＞＞
続いて、表面伝導型ＦＥＴ１００の動作について説明する。
続いて、表面伝導型ＦＥＴ１００の動作について説明する。
【0063】
表面伝導型ＦＥＴ１００は、ｐチャネル型ＦＥＴであり、ノンドープ層１０２の表面近傍に２次元正孔ガスを有するチャネル形成領域１０５が形成されている。このチャネル形成領域１０５は、ゲート電極１１１の直下に位置する第１領域Ｐ１と、ゲート電極１１１の両端部の外側に位置する第２領域Ｐ２を有している。
【0064】
ここで、具現化態様における表面伝導型ＦＥＴでは、第１領域Ｐ１の正孔濃度は、第２領域Ｐ２の正孔濃度よりも低い。例えば、ゲート電極１１１に０Ｖを印加した状態で、第１領域Ｐ１の正孔濃度は、１０１２／ｃｍ２以下である一方、第２領域Ｐ２の正孔濃度は、１０１３／ｃｍ２以上である。なぜなら、図１に示すように、絶縁膜１１０の第２絶縁領域Ｒ２の負帯電量は、絶縁膜１１０の第１絶縁領域Ｒ１の負帯電量よりも大きく、これによって、第２絶縁領域Ｒ２と接する第２領域Ｐ２の方が第１絶縁領域Ｒ１と接する第１領域Ｐ２よりも正孔が引き付けられるからである。
【0065】
この結果、ゲート電極１１１に０Ｖを印加した状態では、第２領域Ｐ２は導電性を有する一方、第１領域Ｐ１は導電性を有さない。言い換えれば、第２領域Ｐ２には、２次元正孔ガスによるチャネルが形成される一方、第１領域Ｐ１には、導電性を有するのに充分なチャネルが形成されない。つまり、第１領域Ｐ１および第２領域Ｐ２を含むチャネル形成領域１０５の全体にわたってチャネルが形成されない。
【0066】
このため、ゲート電極１１１に０Ｖを印加した状態において、表面伝導型ＦＥＴ１００は、オフする。すなわち、ゲート電極１１１に０Ｖを印加した状態においては、ソース電極１０８とドレイン電極１０９との間に電位差を与えたとしても、チャネル形成領域１０５の第１領域Ｐ１にチャネルが形成されないことから、ソース電極１０８とドレイン電極１０９との間に正孔電流は流れない。したがって、具現化態様における表面伝導型ＦＥＴ１００は、「ノーマリオフ型ＦＥＴ」である。
【0067】
これに対し、ゲート電極１１１にしきい値電圧以上の負電位を印加すると、負電位のゲート電極１１１に正孔が引き付けられる結果、ゲート電極１１１の直下に位置する第１領域Ｐ１の正孔濃度が増加する。この結果、第２領域Ｐ２だけでなく、第１領域Ｐ１においても２次元電子ガスによるチャネルが形成される。すなわち、第１領域Ｐ１および第２領域Ｐ２を含むチャネル形成領域１０５の全体にわたってチャネルが形成される。
【0068】
この結果、ゲート電極１１１にしきい値電圧以上の電位を印加した状態で、例えば、ソース電極１０８に正電位を印加する一方、ドレイン電極１０９に基準電位である０Ｖを印加する。これにより、ソース電極１０８→コンタクト層１０６→チャネル形成領域１０５の第２領域Ｐ２→チャネル形成領域１０５の第１領域Ｐ１→チャネル形成領域１０５の第２領域Ｐ２→コンタクト層１０７→ドレイン電極１０９の経路で正孔電流が流れる。
【0069】
以上のようにして、ゲート電極１１１に印加するゲート電圧を制御することにより、表面伝導型ＦＥＴ１００のスイッチング動作（ＯＮ／ＯＦＦ動作）を実現できる。
【0070】
特に、具現化態様では、表面伝導型ＦＥＴ１００を「ノーマリオフ型ＦＥＴ」として動作させることができる。
【0071】
＜＜表面伝導型ＦＥＴの製造方法＞＞
次に、表面伝導型ＦＥＴを含む半導体装置の製造方法を説明する。
次に、表面伝導型ＦＥＴを含む半導体装置の製造方法を説明する。
【0072】
まず、図２に示すように、例えば、窒素を含有するダイヤモンド基板１０１上にノンドープ層１０２を形成する。ノンドープ層１０２は、ダイヤモンド層であり、例えば、ＭＰＣＶＤ法を使用することにより形成することができる。成膜条件としては、ＣＨ４／Ｈ２＝０．５％で、不純物の添加をしない条件を挙げることができる。また、ノンドープ層１０２の厚さは、例えば、数μｍ程度である。
【0073】
ここで、ノンドープ層の上面が（００１）面となるようにＣＶＤ法で層を成長させることが望ましい。なぜなら、平坦性を向上する観点などから、高品質な膜をＣＶＤ法で成長させるためには、（００１）面が優れており、結果的に高性能な表面伝導型ＦＥＴを含む半導体装置を製造しやすい利点が得られるからである。さらに、ＣＶＤ法によって高品質な膜を形成する観点から、数度のオフ角を付けることが望ましい。具体的に、具現化態様では、（００１）面に対して＜１１０＞方向に３度のオフ角を付けている。
【0074】
オフ角を付けることにより、ステップの数を増加させることができる。この結果、表面を流動する成長種は、ステップの端部にたどり着きやすくなり、ステップフロー成長が促進されて、異常成長の発生を抑制することができる。
【0075】
続いて、図３に示すように、ノンドープ層１０２上にコンタクト層１０６およびコンタクト層１０７を選択成長させる。コンタクト層１０６およびコンタクト層１０７のそれぞれは、ｐ＋型ダイヤモンド層から構成される。コンタクト層１０６およびコンタクト層１０７は、例えば、ＨＦＣＶＤ法を使用することにより形成することができる。このとき、ｐ型不純物として、硼素が導入される。硼素の不純物濃度は、例えば、１０２１／ｃｍ３程度である。コンタクト層１０６およびコンタクト層１０７のそれぞれの厚さは、例えば、０．２μｍ程度である。なお、この工程で水素終端領域１０３Ａが形成される。また、別途ＣＶＤ装置で発生させた水素プラズマなどにより水素終端処理を行ってもよい。
【0076】
次に、図４に示すように、フォトリソグラフィ技術および水素プラズマ処理を使用することにより、選択的に水素終端領域１０３（導電領域）を形成し、フォトリソグラフィ技術および酸素プラズマ処理を使用することにより、選択的に酸素終端領域１０４（絶縁領域）を形成する。なお、図３に示す工程において、水素終端領域１０３Ａが形成されている場合は、図４に示す水素終端領域１０３を形成する工程を省略してもよい。
【0077】
その後、ダイヤモンド基板１０１を大気中に曝すと、水素終端領域１０３に負イオンからなる表面吸着物１２０が吸着する。この結果、図４に示すように、チャネル形成領域１０５の全体にわたって２次元正孔ガスを構成する正孔が誘起される。
【0078】
そして、図５に示すように、水素終端領域１０３に誘起された正孔（２次元正孔ガス）の正孔濃度を低減する工程を実施する。具体的に、この工程は、水素終端領域１０３に付着した表面吸着物を脱離する工程によって実施される。なぜなら、水素終端領域１０３に表面吸着物が吸着すると正孔が誘起されることから、表面吸着物を脱離させることにより、水素終端領域１０３の正孔濃度を低減することができると考えられるからである。特に、水素終端領域１０３であるチャネル形成領域において、正孔濃度が低減される。
【0079】
水素終端領域１０３に付着した表面吸着物を脱離する工程は、例えば、真空中における水素プラズマ処理を実施することで実現することができる。これにより、チャネル形成領域の導電性がなくなる。なお、水素プラズマ処理の条件としては、５０ｍＴｏｒｒ（１Ｔｏｒｒ＝１．３３×１０２Ｐａ）、ＩＣＰ：５００Ｗ、バイアス：５０Ｗ、時間：１０ｍｉｎの条件を一例として挙げることができる。ただし、デバイス構造や使用する装置によって条件は大きく変わる可能性があるため、測定環境ごとに条件出しが必要である。
【0080】
なお、表面吸着物の脱離するために施される真空中における水素プラズマ処理は、水素終端領域１０３だけでなく、酸素終端領域１０４にも実施される。この点に関し、上述した真空中における水素プラズマ処理を酸素終端領域１０４に施しても、酸素終端領域１０４の絶縁特性は劣化しないことは確認済である（酸素終端領域１０４が保たれている）。すなわち、真空中における水素プラズマ処理では、酸素終端領域１０４の絶縁特性を劣化させるという副作用を充分に低減しながら、水素終端領域１０３に付着した表面吸着物を脱離することができることが確認されている。
【0081】
続いて、図６に示すように、水素終端領域１０３および酸素終端領域１０４を覆うように絶縁膜１１０を形成する。絶縁膜１１０は、例えば、酸化アルミニウム膜から構成され、成膜温度1が３００℃程度のＡＬＤ法を使用することにより形成できる。
【0082】
その後、フォトリソグラフィ技術およびエッチング技術を使用することにより、絶縁膜１１０をパターニングする。絶縁膜１１０のパターニングは、絶縁膜１１０に開口部を形成し、この開口部から露出する水素終端領域１０３を除去して、コンタクト層１０６およびコンタクト層１０７のそれぞれの上面の一部を露出するように行われる。
【0083】
次に、図７に示すように、パターニングした絶縁膜１１０上に金属膜を形成する。金属膜は、例えば、ルテニウム膜から形成され、スパッタリング法を使用することにより形成することができる。このとき、金属膜の膜厚は、例えば、１００ｎｍ程度である。
【0084】
そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、金属膜をパターニングする。これにより、金属膜からなるソース電極１０８、ドレイン電極１０９およびゲート電極１１１を形成することができる。
【0085】
続いて、図８に示すように、ゲート電極１１１から露出する絶縁膜１１０の領域（第２絶縁領域Ｒ２）に負帯電処理を施す。具体的には、絶縁膜１１０に対して酸素プラズマ処理を実施する。ここで、投入電力や処理時間は、使用する装置や、どの程度の帯電処理を実施するかによって調整することができる。
【0086】
このような酸素プラズマ処理によって、絶縁膜１１０を構成する酸化アルミニウム膜中に過剰の酸素が供給されたり、膜質が変化したりする結果、酸素プラズマに曝された絶縁膜１１０の第２絶縁領域Ｒ２は負に帯電する。一方、ゲート電極１１０と重なる絶縁膜１１０の第１絶縁領域Ｒ１は酸素プラズマに曝されないため、帯電しない。この結果、第２絶縁領域Ｒ２の負帯電量は、第１絶縁領域Ｒ１の負帯電量よりも大きくなる。
【0087】
したがって、図８に示すように、チャネル形成領域１０５のうち、平面視においてゲート電極１１１と重ならない第２領域Ｐ２は、負帯電量の大きな第２絶縁領域Ｒ２と接しているため、この負帯電量に正孔が引き付けられる結果、正孔濃度が大きくなる。これに対し、チャネル形成領域１０５のうち、平面視においてゲート電極１１１と重なる第１領域Ｐ１は、負帯電量がほとんどない第１絶縁領域Ｒ１と接しているため、小さな正孔濃度が維持される。このようにして、チャネル形成領域１０５は、電界効果トランジスタのオフ状態において、正孔濃度が小さい第１領域Ｐ１と、正孔濃度が大きい第２領域Ｐ２から構成されることになる。以上の結果、具現化態様における半導体装置を製造できる。
【0088】
具現化態様によれば、（１）表面吸着物を脱離する工程（真空中における水素プラズマ処理）と、（２）負帯電処理を施す工程（酸素プラズマ処理）を追加するだけで、表面伝導型ＦＥＴを「ノーマリオフ型ＦＥＴ」とすることができる。すなわち、具現化態様における半導体装置の製造方法は、簡易な製造プロセスで表面伝導型ＦＥＴを「ノーマリオフ型ＦＥＴ」とすることができる。そして、簡易な製造プロセスで製造できるということは、製造歩留まりの向上にも繋がるため、具現化態様における半導体装置の製造方法は、量産を視野に入れた実用化の観点から非常に有用である。
【0089】
＜＜具現化態様における特徴＞＞
例えば、図１に示すように、具現化態様における表面伝導型ＦＥＴ１００は、「ノンオーバラップ構造」をしている。「ノンオーバラップ構造」とは、図１に示すように、チャネル形成領域１０５全体がゲート電極１１１と重なっているのではなく、チャネル形成領域１０５にゲート電極１１１と平面的に重ならない領域が存在するＦＥＴ構造である。すなわち、「ノンオーバラップ構造」では、チャネル形成領域１０５が、ゲート電極１１１と重なる第１領域Ｐ１と、ゲート電極１１１と重ならない第２領域Ｐ２とを有している。このように構成されている「ノンオーバラップ構造」は、以下に示す利点を有している。
例えば、図１に示すように、具現化態様における表面伝導型ＦＥＴ１００は、「ノンオーバラップ構造」をしている。「ノンオーバラップ構造」とは、図１に示すように、チャネル形成領域１０５全体がゲート電極１１１と重なっているのではなく、チャネル形成領域１０５にゲート電極１１１と平面的に重ならない領域が存在するＦＥＴ構造である。すなわち、「ノンオーバラップ構造」では、チャネル形成領域１０５が、ゲート電極１１１と重なる第１領域Ｐ１と、ゲート電極１１１と重ならない第２領域Ｐ２とを有している。このように構成されている「ノンオーバラップ構造」は、以下に示す利点を有している。
【0090】
図１に示すように、「ノンオーバラップ構造」では、ゲート電極１１１とソース電極１０８との間の距離が大きくなる。このことは、ゲート電極１１１とソース電極１０８との間の寄生容量であるゲート－ソース間容量を低減できることを意味する。
【0091】
同様に、「ノンオーバラップ構造」では、ゲート電極１１１とドレイン電極１０９との間の距離が大きくなる。このことは、ゲート電極１１１とドレイン電極１０９との間の寄生容量であるゲート－ドレイン間容量を低減できることを意味する。
【0092】
したがって、「ノンオーバラップ構造」によれば、ゲート－ソース間容量およびゲート－ドレイン間容量を低減できることから、寄生容量に起因する信号遅延およびスイッチング速度の低下を抑制することができる。言い換えれば、「ノンオーバラップ構造」によれば、表面伝導型ＦＥＴ１００の周波数特性を改善することができる。これにより、例えば、増幅回路における増幅率の向上を図ることができる。このように、「ノンオーバラップ構造」を有する表面伝導型ＦＥＴ１００によれば、性能を向上できる利点が得られる。
【0093】
さらに、ゲート電極１１１とソース電極１０８との間の距離が大きくなるということは、ゲート－ソース間耐圧を向上できることを意味する。同様に、ゲート電極１１１とドレイン電極１０９との間の距離が大きくなるということは、ゲート－ドレイン間耐圧を向上できることを意味する。これにより、「ノンオーバラップ構造」を有する表面伝導型ＦＥＴ１００は、高い絶縁耐圧を有している結果、高電圧で駆動できる利点を有している。このため、「ノンオーバラップ構造」を有する表面伝導型ＦＥＴ１００は、高電圧駆動が要求されるパワーエレクトロニクス用トランジスタに適用して非常に有用である。
【0094】
以上のことから、「ノンオーバラップ構造」を有する表面伝導型ＦＥＴ１００は、優れた性能を有しており、さらに、この表面伝導型ＦＥＴ１００が「ノーマリオフ型ＦＥＴ」であれば、さらなる性能の向上を図ることができるため望ましい。
【0095】
そこで、具現化態様では、「ノンオーバラップ構造」を有する表面伝導型ＦＥＴ１００に対し、基本思想を具現化する工夫を施して、「ノーマリオフ型ＦＥＴ」を実現している。
【0096】
以下では、具現化態様で採用している特徴点について説明する。
【0097】
具現化態様における特徴点は、例えば、図１に示すように、チャネル形成領域１０５が第１領域Ｐ１と第２領域Ｐ２から構成されていることを前提として、ゲート電極１１１に「０Ｖ」のゲート電圧を印加している状態において、第１領域Ｐ１の正孔濃度が第２領域Ｐ２の正孔濃度よりも小さい点にある（表現Ａ）。詳細には、ゲート電極１１１に「０Ｖ」のゲート電圧を印加している状態において、第１領域Ｐ１の正孔濃度は導電性を有しない程度の低濃度となっている一方、第２領域Ｐ２の正孔濃度は導電性を有する程度の高濃度となっている。例えば、ゲート電極１１１に「０Ｖ」のゲート電圧を印加している状態で、第１領域Ｐ１の正孔濃度は１０１２／ｃｍ２以下（望ましくは、１０１１／ｃｍ２以下）の濃度となっている一方、第２領域Ｐ２の正孔濃度は１０１３／ｃｍ２以上の濃度となっている。
【0098】
これにより、特徴点によれば、ゲート電極１１１に「０Ｖ」のゲート電圧を印加している状態では、ゲート電極１１１の直下に位置する第１領域Ｐ１にチャネルが形成されない。このため、表面伝導型ＦＥＴ１００は、ゲート電極１１１に「０Ｖ」のゲート電圧を印加している状態ではオフ状態となる。すなわち、ゲート電極１１１に「０Ｖ」のゲート電圧を印加している状態において、第２領域Ｐ２の正孔濃度は導電性を有する程度に高濃度となっているため、第２領域Ｐ２にはチャネルが形成されるが、上述したように第１領域Ｐ１にはチャネルが形成されない。このため、ゲート電極１１１に「０Ｖ」のゲート電圧を印加している状態では、チャネル形成領域１０５全体にわたってチャネルが形成されていないことから、オフ状態となる。
【0099】
これに対し、ゲート電極１１１にしきい値電圧以上のゲート電圧（負電位）を印加すると、この負電位に正孔が引き付けられる。これにより、ゲート電極１１１の直下領域に位置する第１領域Ｐ１の正孔濃度が増加する。言い換えれば、第１領域Ｐ１に２次元正孔ガスが誘起される。この結果、ゲート電極１１１にしきい値電圧以上のゲート電圧（負電位）を印加した状態では、第１領域Ｐ１にチャネルが形成される。
【0100】
そして、ゲート電極１１１にしきい値電圧以上のゲート電圧を印加している状態においても、第２領域Ｐ２の正孔濃度は導電性を有する程度に高濃度となっているため、第２領域Ｐ２にはチャネルが形成されている。したがって、ゲート電極１１１にしきい値電圧以上のゲート電圧（負電位）を印加している状態では、チャネル形成領域１０５全体にわたってチャネルが形成されていることから、オン状態となる。
【0101】
このようにして、具現化態様における特徴点によれば、「ノンオーバラップ構造」を有する表面伝導型ＦＥＴ１００を「ノーマリオフ型ＦＥＴ」とすることができる。このことから、特徴点によれば、表面伝導型ＦＥＴ１００の性能を向上することができる。
【0102】
上述した具現化態様における特徴点は、例えば、（１）表面吸着物を脱離する工程（真空中における水素プラズマ処理）と、（２）絶縁膜１１０に負帯電処理を施す工程（酸素プラズマ処理）とを含む半導体装置の製造方法で実現されている。
【0103】
このことから、上述した具現化態様における特徴点は、以下に示す表現に言い換えることができる。すなわち、例えば、図１に示すように、具現化態様における特徴点は、絶縁膜１１０が、ゲート電極１１１と重なる第１絶縁領域Ｒ１と、ゲート電極１１１と重ならない第２絶縁領域Ｒ２と、を含むことを前提として、第２絶縁領域Ｒ２の負帯電量は、第１絶縁領域Ｒ１の負帯電量よりも大きい点にある（表現Ｂ）。
【0104】
このように表現できるのは、第１領域Ｐ１が第１絶縁領域Ｒ１の直下に配置されている一方、第２領域Ｐ２が第２絶縁領域Ｒ２の直下に配置されているためである。つまり、第１絶縁領域Ｒ１よりも負帯電量の大きな第２絶縁領域Ｒ２の下方に位置する第２領域Ｐ２では、負電荷に引き付けられる正孔が増加する。このため、第２領域Ｐ２の正孔濃度は第１領域Ｐ１の正孔濃度よりも増加する結果、表現Ｂの構成を採用すると、必然的に表現Ａの構成が実現されるからである。このように、具現化態様における特徴点は、表現Ａまたは表現Ｂとして表すことができる。
【0105】
なお、具現化態様では、水素終端領域１０３に付着している表面吸着物を脱離している。このことから、チャネルにおける正孔（キャリア）の移動度を向上することができる。なぜなら、チャネル形成領域１０５の上面に付着している表面吸着物が除去されているため、表面吸着物に起因する正孔（キャリア）のクーロン散乱が減少するからである。この結果、具現化態様によれば、正孔の移動度向上による周波数特性の改善を図ることができる。
【0106】
＜＜効果の検証＞＞
次に、具現化態様によれば、表面伝導型ＦＥＴを「ノーマリオフ型ＦＥＴ」として実現できることの検証結果について説明する。
次に、具現化態様によれば、表面伝導型ＦＥＴを「ノーマリオフ型ＦＥＴ」として実現できることの検証結果について説明する。
【0107】
具現化態様では、例えば、（１）表面吸着物を脱離する工程（真空中における水素プラズマ処理）と、（２）絶縁膜１１０に負帯電処理を施す工程（酸素プラズマ処理）とを含む半導体装置の製造方法で表面伝導型ＦＥＴを製造している。
【0108】
ここで、（１）工程および（２）工程を合わせて、正孔濃度調整工程と呼ぶ。
【0109】
まず、正孔濃度調整工程を実施しないで製造された表面伝導型ＦＥＴのドレイン電流－ゲート電圧特性について説明する。図９は、正孔濃度調整工程を実施しないで製造された表面伝導型ＦＥＴのドレイン電流－ゲート電圧特性を示すグラフである。
【0110】
図９において、横軸はゲート電圧（Ｖ）を示している一方、縦軸はドレイン電流（Ａ）を示している。図９に示すように、ゲート電圧が「０Ｖ」のとき、ドレイン電流がオフレベルよりも７桁も大きな電流値のドレイン電流が流れていることがわかる。このことは、正孔濃度調整工程を実施しないで製造された表面伝導型ＦＥＴが「ノーマリオン型ＦＥＴ」として製造されることを示している。
【0111】
続いて、正孔濃度調整工程を実施することにより製造された表面伝導型ＦＥＴのドレイン電流－ゲート電圧特性について説明する。図１０は、正孔濃度調整工程を実施することにより製造された表面伝導型ＦＥＴのドレイン電流－ゲート電圧特性を示すグラフである。図１０において、横軸はゲート電圧（Ｖ）を示している一方、縦軸はドレイン電流（Ａ）を示している。図１０に示すように、ゲート電圧が「０Ｖ」のとき、ドレイン電流が測定下限値よりも小さい電流値となっていることがわかる。このことは、正孔濃度調整工程を実施することにより製造された表面伝導型ＦＥＴが「ノーマリオフ型ＦＥＴ」として製造されることを示している。特に、図１０に示す結果は、複数の表面伝導型ＦＥＴで確認されており、具現化態様における正孔濃度調整工程を実施することにより、再現性よく「ノーマリオフ型ＦＥＴ」が実現されている。
【0112】
さらに、ホール効果測定やドレイン電流－ゲート電圧特性から、ゲート電圧が「０Ｖ」のときのゲート電極直下の正孔濃度を測定したところ、再現性よく正孔濃度が１０１１／ｃｍ２以下であることを実験的に確認した。また、オン／オフ比（オン電流とオフ電流の比）は、多少劣化するが、ゲート電圧が「０Ｖ」のときのゲート電極直下の正孔濃度が１０１２／ｃｍ２以下である表面伝導型ＦＥＴにおいても、実用的に「ノーマリオフ型ＦＥＴ」として利用できる可能性があることを確認した。
【0113】
以上のことから、具現化態様によれば、表面伝導型ＦＥＴを「ノーマリオフ型ＦＥＴ」として製造することができるとともに利用可能となることが裏付けられている。
【0114】
＜変形例１＞
具現化態様では、「ノンオーバラップ構造」を有する表面伝導型ＦＥＴに基本思想を適用して「ノーマリオフ型ＦＥＴ」を実現する例について説明した。この点に関し、本変形例１では、「オーバラップ構造」を有する表面伝導型ＦＥＴに基本思想を適用して「ノーマリオフ型ＦＥＴ」を実現する例について説明する。すなわち、基本思想は、「ノンオーバラップ構造」を有する表面伝導型ＦＥＴだけでなく、「オーバラップ構造」を有する表面伝導型ＦＥＴにも幅広く適用することができる。
具現化態様では、「ノンオーバラップ構造」を有する表面伝導型ＦＥＴに基本思想を適用して「ノーマリオフ型ＦＥＴ」を実現する例について説明した。この点に関し、本変形例１では、「オーバラップ構造」を有する表面伝導型ＦＥＴに基本思想を適用して「ノーマリオフ型ＦＥＴ」を実現する例について説明する。すなわち、基本思想は、「ノンオーバラップ構造」を有する表面伝導型ＦＥＴだけでなく、「オーバラップ構造」を有する表面伝導型ＦＥＴにも幅広く適用することができる。
【0115】
図１１は、本変形例１における「オーバラップ構造」を有する表面伝導型ＦＥＴ２００を模式的に示す断面図である。図１１において、「オーバラップ構造」とは、平面視においてチャネル形成領域１０５全体がゲート電極１１１と重なっているＦＥＴ構造である。
【0116】
このような「オーバラップ構造」を有する表面伝導型ＦＥＴ２００では、ゲート電極１１１に「０Ｖ」のゲート電圧を印加している状態において、チャネル形成領域１０５の正孔濃度は、導電性を有さない程度の低濃度となっている。具体的に、チャネル形成領域１０５の正孔濃度は、１０１２／ｃｍ２以下、望ましくは、１０１１／ｃｍ２以下の濃度となっている。これにより、ゲート電極１１１に「０Ｖ」のゲート電圧を印加している状態では、チャネル形成領域１０５にチャネルが形成されない。このため、「オーバラップ構造」を有する表面伝導型ＦＥＴ２００は、オフ状態となる。
【0117】
一方、ゲート電極１１１にしきい値電圧以上のゲート電圧（負電位）を印加すると、この負電位に正孔が引き付けられる。これにより、ゲート電極１１１と平面的に重なるチャネル形成領域１０５全体にわたって正孔濃度が導電性を有する程度の濃度に増加する。言い換えれば、チャネル形成領域１０５全体にわたって２次元正孔ガスが誘起される。この結果、ゲート電極１１１にしきい値電圧以上のゲート電圧（負電位）を印加した状態では、チャネル形成領域１０５全体にわたってチャネルが形成される。
【0118】
したがって、ゲート電極１１１にしきい値電圧以上のゲート電圧（負電位）を印加している状態では、チャネル形成領域１０５全体にわたってチャネルが形成されていることから、「オーバラップ構造」を有する表面伝導型ＦＥＴ２００は、オン状態となる。
【0119】
このようにして、本変形例１によれば、「オーバラップ構造」を有する表面伝導型ＦＥＴ２００を「ノーマリオフ型ＦＥＴ」として動作させることができる。
【0120】
ここで、本変形例１における「オーバラップ構造」を有する表面伝導型ＦＥＴ２００は、表面吸着物を脱離する工程（真空中における水素プラズマ処理）を追加するだけで製造することができる。すなわち、本変形例１における「オーバラップ構造」を有する表面伝導型ＦＥＴ２００は、絶縁膜１１０に負帯電処理を施す工程（酸素プラズマ処理）は必要とされない。なぜなら、「オーバラップ構造」を有する表面伝導型ＦＥＴ２００では、チャネル形成領域１０５全体がゲート電極１１１と重なっていることから、オン状態とするとき、ゲート電極１１１からのチャネル変調効果をチャネル形成領域１０５全体にわたって効かせることができるからである。つまり、本変形例１における「オーバラップ構造」を有する表面伝導型ＦＥＴ２００では、具現化態様における「ノンオーバラップ構造」を有する表面伝導型ＦＥＴ１００のように、チャネル変調効果の効かない第２領域Ｐ２（ゲート電極１１１と平面的に重ならない領域）が存在しないから、この第２領域Ｐ２の正孔濃度について導電性を有する程度に高濃度とする必要がないからである。
【0121】
このことから、本変形例１によれば、具現化態様よりもさらに簡易な製造プロセスによって、表面伝導型ＦＥＴ２００を「ノーマリオフ型ＦＥＴ」とすることができる。
【0122】
＜変形例２＞
＜＜基本思想の拡張＞＞
基本思想は、水素終端したダイヤモンド層に形成されるチャネル形成領域において、表面吸着物を脱離させることにより、チャネル形成領域の正孔濃度について導電性を有しない程度の濃度に低減する思想である。この点に関し、上述した基本思想は、表面吸着物を脱離させるという手段に限定されることなく、何らかの手段によって、チャネル形成領域の正孔濃度について導電性を有しない程度の濃度に低減する思想に拡張できる。
＜＜基本思想の拡張＞＞
基本思想は、水素終端したダイヤモンド層に形成されるチャネル形成領域において、表面吸着物を脱離させることにより、チャネル形成領域の正孔濃度について導電性を有しない程度の濃度に低減する思想である。この点に関し、上述した基本思想は、表面吸着物を脱離させるという手段に限定されることなく、何らかの手段によって、チャネル形成領域の正孔濃度について導電性を有しない程度の濃度に低減する思想に拡張できる。
【0123】
以下では、拡張された基本思想を具現化する例について説明する。具体的に、本変形例２では、チャネル形成領域の正孔濃度について導電性を有しない程度の濃度に低減するための手段として、表面吸着物を脱離させるという手段とは異なる手段を採用する。
【0124】
本変形例２では、水素終端領域に付着した表面吸着物を脱離することはしない。このことから、本変形例２における表面伝導型ＦＥＴでは、チャネル形成領域における正孔濃度は、導電性を有する程度の高濃度となる。つまり、ゲート電極に「０Ｖ」のゲート電圧を印加している状態において、チャネル形成領域にチャネルが形成される。したがって、この場合、「ノーマリオン型ＦＥＴ」となるため、何らかの手段によって、チャネル形成領域の正孔濃度について導電性を有しない程度の濃度に低減する必要がある。
【0125】
この点に関し、「ノンオーバラップ構造」に着目すると、本変形例２では、例えば、図１において、チャネル形成領域１０５の第１領域Ｐ１上に位置する絶縁膜１１０の第１絶縁領域Ｒ１を正帯電させる。これにより、第１領域Ｐ１に誘起されている正孔には、正帯電している第１絶縁領域Ｒ１から斥力が加わる。この結果、斥力によって第１領域Ｐ１から正孔が遠ざけられるため、第１領域Ｐ１の正孔濃度が導電性を有しない程度の濃度に低減する。すなわち、本変形例２では、チャネル形成領域１０５の正孔濃度について導電性を有しない程度の濃度に低減するための手段として、表面吸着物を脱離する手段に代えて、絶縁膜１１０の第１絶縁領域Ｒ１を正帯電させるという手段を採用している。
【0126】
これにより、本変形例２によれば、ゲート電極１１１に「０Ｖ」のゲート電圧を印加している状態において、チャネル形成領域１０５の正孔濃度が導電性を有しない程度の濃度に低減される。言い換えれば、本変形例２によれば、ゲート電極１１１に「０Ｖ」のゲート電圧を印加している状態では、チャネル形成領域１０５の第１領域Ｐ１にチャネルが形成されない。この結果、本変形例２によれば、表面伝導型ＦＥＴ１００を「ノーマリオフ型ＦＥＴ」とすることができる。なお、絶縁膜１１０の第２絶縁領域Ｒ２は正帯電していないため、チャネル形成領域１０５の第２領域Ｐ２においては、斥力が働かない。このことから、第２領域Ｐ２では、導電性を有する程度の正孔濃度が維持される。
【0127】
このように、本変形例２では、何らかの手段によって、チャネル形成領域１０５の正孔濃度について導電性を有しない程度の濃度に低減するという拡張された基本思想は、絶縁膜１１０の第１絶縁領域Ｒ１を正帯電させるという手段によって具現化される。
【0128】
この結果、本変形例２においても、例えば、図１に示すように、チャネル形成領域１０５が第１領域Ｐ１と第２領域Ｐ２から構成されていることを前提として、ゲート電極１１１に「０Ｖ」のゲート電圧を印加している状態において、第１領域Ｐ１の正孔濃度が第２領域Ｐ２の正孔濃度よりも小さくなる（表現Ａ）。詳細には、ゲート電極１１１に「０Ｖ」のゲート電圧を印加している状態において、第１領域Ｐ１の正孔濃度は導電性を有しない程度の低濃度となっている一方、第２領域Ｐ２の正孔濃度は導電性を有する程度の高濃度となっている。例えば、ゲート電極１１１に「０Ｖ」のゲート電圧を印加している状態で、第１領域Ｐ１の正孔濃度は１０１２／ｃｍ２以下（望ましくは、１０１１／ｃｍ２以下）の濃度となる一方、第２領域Ｐ２の正孔濃度は１０１３／ｃｍ２以上の濃度となる。
【0129】
上述した本変形例２における構成は、絶縁膜１１０の第１絶縁領域Ｒ１を正帯電させる工程を含む半導体装置の製造方法で実現することができる。
【0130】
このことから、上述した本変形例２における構成は、以下に示す表現に言い換えることができる。すなわち、例えば、図１に示すように、本変形例２における構成は、絶縁膜１１０が、ゲート電極１１１と重なる第１絶縁領域Ｒ１と、ゲート電極１１１と重ならない第２絶縁領域Ｒ２と、を含むことを前提として、第１絶縁領域Ｒ１の正帯電量は、第２絶縁領域Ｒ２の正帯電量よりも大きいと表現できる（表現Ｃ）。
【0131】
このように表現できるのは、第１領域Ｐ１が第１絶縁領域Ｒ１の直下に配置されている一方、第２領域Ｐ２が第２絶縁領域Ｒ２の直下に配置されているためである。つまり、第２絶縁領域Ｒ２よりも正帯電量の大きな第１絶縁領域Ｒ１の下方に位置する第１領域Ｐ１では、正電荷からの斥力によって正孔が減少する。このため、第１領域Ｐ１の正孔濃度は第２領域Ｐ２の正孔濃度よりも減少する結果、表現Ｃの構成を採用すると、必然的に表現Ａの構成が実現されるからである。このように、本変形例２における構成は、表現Ａまたは表現Ｃとして表すことができる。
【0132】
本変形例２における「ノンオーバラップ構造」を有する表面伝導型ＦＥＴ１００は、絶縁膜１１０の第１絶縁領域Ｒ１を正帯電させる工程を追加するだけで製造できる。このことから、本変形例２によれば、簡易な製造プロセスによって、「ノンオーバラップ構造」を有する表面伝導型ＦＥＴを「ノーマリオフ型ＦＥＴ」とすることができる。
【0133】
なお、本変形例２における技術的思想は、「ノンオーバラップ構造」を有する表面伝導型ＦＥＴだけでなく、「オーバラップ構造」を有する表面伝導型ＦＥＴにも適用できる。
【0134】
例えば、図１１に示す「オーバラップ構造」を有する表面伝導型ＦＥＴ２００において、絶縁膜１１０を正帯電させることによって、チャネル形成領域１０５の正孔濃度について導電性を有しない程度の濃度に低減するという拡張された基本思想を具現化できる。
【0135】
＜応用例＞
次に、本実施の形態における表面伝導型ＦＥＴの応用例について説明する。
次に、本実施の形態における表面伝導型ＦＥＴの応用例について説明する。
【0136】
本実施の形態における表面伝導型ＦＥＴは、半導体デバイスとして高いポテンシャルを有し、様々なシステムへの応用が期待される。以下では、本実施の形態における表面伝導型ＦＥＴを適用可能なシステムの一例について説明する。
【0137】
＜＜電力変換システムへの応用＞＞
持続可能な社会の実現における最も重要な課題は、エネルギー資源の枯渇と、二酸化炭素等の温室効果ガスの過量排出である。このため、エネルギー効率に優れ、かつ、二酸化炭素の排出量の少ない電力変換システムが重要となってきている。電力変換システムの多くは、スイッチング素子であるパワーエレクトロニクス用トランジスタと整流素子であるダイオードを並列接続したパワーモジュールで構成されている。
持続可能な社会の実現における最も重要な課題は、エネルギー資源の枯渇と、二酸化炭素等の温室効果ガスの過量排出である。このため、エネルギー効率に優れ、かつ、二酸化炭素の排出量の少ない電力変換システムが重要となってきている。電力変換システムの多くは、スイッチング素子であるパワーエレクトロニクス用トランジスタと整流素子であるダイオードを並列接続したパワーモジュールで構成されている。
【0138】
例えば、鉄道車両に適用される電力変換システムについて説明する。
【0139】
鉄道車両には、架線からパンタグラフを介して電力が供給される。架線からパンタグラフを介して鉄道車両に供給される高圧交流電圧は、絶縁型の主変圧器によって、例えば、交流電圧に降圧される。この降圧された交流電圧は、コンバータによって直流電圧に順変換される。その後、コンバータによって変換された直流電圧は、キャパシタを介してインバータによって、それぞれ位相が１２０度ずれた３相交流電圧に変換される。そして、インバータで変換された３相交流電圧は、３相モータに供給される。この結果、３相モータが駆動することにより、車輪を回転させることができ、これによって、鉄道車両を走行させることができる。
【0140】
このように、鉄道車両の電力変換システムには、インバータが含まれている。例えば、インバータは、６個のパワーエレクトロニクス用トランジスタと６個のフリーホイールダイオードとから構成されている。以上のように、パワーエレクトロニクス用トランジスタやフリーホイールダイオードなどのパワーデバイスは、スイッチング機能や整流機能を有する主要な構成部品として使用されている。
【0141】
この点に関し、パワーエレクトロニクス用トランジスタとして、本実施の形態における表面伝導型ＦＥＴを使用することができる。なぜなら、ダイヤモンドは、シリコンよりもバンドギャップが大きいことに起因して、シリコンよりも絶縁破壊電界強度が高いからである。つまり、ダイヤモンドを使用したパワーエレクトロニクス用トランジスタでは、シリコンよりも絶縁破壊電界強度が高いことから、シリコンを基板材料として使用したパワーエレクトロニクス用トランジスタよりも耐圧を確保しやすい。さらには、ダイヤモンドを使用した表面伝導型ＦＥＴでは、キャリア密度が大きいことから、オン抵抗の低減を図ることができる。つまり、ダイヤモンドを基板材料として使用した表面伝導型ＦＥＴでは、トレードオフの関係にある耐圧の確保とオン抵抗の低減の両立を図ることができる。
【0142】
ここで、例えば、「ノーマリオフＦＥＴ」は、パワーデバイスにおいて最も重要である。具体的に、パワーデバイスは、自動車、鉄道車両あるいは飛行機といった大電力を利用した電力変換システムに幅広く使用されており、電力変換システムにおいて、安全性は最も重視される。このため、電力変換システムでは、壊れたときに出力が「０」となる「ノーマリオフ型ＦＥＴ」は必要である。この点に関し、本実施の形態における表面伝導型ＦＥＴでは、「ノーマリオフ型ＦＥＴ」が実現されている。したがって、電力変換システムの構成要素であるパワーエレクトロニクス用トランジスタとして、本実施の形態における表面伝導型ＦＥＴを使用することは有用である。
【0143】
＜＜通信システムへの応用＞＞
近年では、情報通信のブロードバンド化が進み、通信システムを支える高周波用トランジスタの高周波化や高出力化が求められている。一方、省エネルギーの観点から、高周波用トランジスタのエネルギー効率化も求められている。この点に関し、上述した要件を満たす半導体材料としてダイヤモンドを挙げることができる。
近年では、情報通信のブロードバンド化が進み、通信システムを支える高周波用トランジスタの高周波化や高出力化が求められている。一方、省エネルギーの観点から、高周波用トランジスタのエネルギー効率化も求められている。この点に関し、上述した要件を満たす半導体材料としてダイヤモンドを挙げることができる。
【0144】
例えば、放送地上局、通信衛星、レーダの動作周波数および出力電力は、現在の半導体の性能を超えているため、進行波管と呼ばれる真空管が現在でも使用されており、半導体を使用することによる信頼性向上、高効率化および小型化が求められている。
【0145】
そこで、ダイヤモンドを半導体材料に使用した高周波用トランジスタが実用化されれば、放送地上局、通信衛星、レータなどを含む通信システムにおける高周波特性や高出力特性を飛躍的に向上することができる。したがって、上述した通信システムの構成要素である高周波用トランジスタとして、本実施の形態における表面伝導型ＦＥＴを使用することは、通信システムの高周波特性や高出力特性を改善する観点から非常に有用である。
【0146】
＜＜過酷環境システムへの応用＞＞
シリコンは、γ線や中性子への耐性が低い。これに対し、ダイヤモンドは、炭素による単元素結晶で、かつ、シリコンと同じ結晶構造を有する半導体である。ダイヤモンドは、結晶を構成する炭素元素同士の結合が強い。このため、ダイヤモンドは、大きなバンドギャップを有し、かつ、キャリア移動度が高く、かつ、高温でも低い真性キャリア密度を有しているといった特徴があり、これによって、ダイヤモンドを使用した半導体デバイスは、高速動作、低損失動作および高温動作が可能である。
シリコンは、γ線や中性子への耐性が低い。これに対し、ダイヤモンドは、炭素による単元素結晶で、かつ、シリコンと同じ結晶構造を有する半導体である。ダイヤモンドは、結晶を構成する炭素元素同士の結合が強い。このため、ダイヤモンドは、大きなバンドギャップを有し、かつ、キャリア移動度が高く、かつ、高温でも低い真性キャリア密度を有しているといった特徴があり、これによって、ダイヤモンドを使用した半導体デバイスは、高速動作、低損失動作および高温動作が可能である。
【0147】
さらに、ダイヤモンドを使用した半導体デバイスは、Ｘ線への耐性が１０ＭＧｙ以上であり、中性子への耐性もシリコンと比較して４桁以上高いという特性を有している。すなわち、ダイヤモンドは、高温下や放射線下での電子正孔対の発生が非常に少ない特性を有している。したがって、放射線耐性や高温耐性に優れたダイヤモンドを使用した本実施の形態における表面伝導型ＦＥＴは、放射線が存在する過酷環境に置かれた過酷環境システムや高温環境に置かれた過酷環境システムの構成要素である過酷環境用トランジスタとして使用することに適している。つまり、過酷環境システムに本実施の形態における表面伝導型ＦＥＴを使用することにより、過酷環境システムの性能を向上できる。
【0148】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【符号の説明】
【0149】
１００ 表面伝導型ＦＥＴ
２００ 表面伝導型ＦＥＴ
１０１ ダイヤモンド基板
１０２ ノンドープ層
１０３ 水素終端領域
１０３Ａ 水素終端領域
１０４ 酸素終端領域
１０５ チャネル形成領域
１０６ コンタクト層
１０７ コンタクト層
１０８ ソース電極
１０９ ドレイン電極
１１０ 絶縁膜
１１１ ゲート電極
１２０ 表面吸着物
Ｐ１ 第１領域
Ｐ２ 第２領域
Ｒ１ 第１絶縁領域
Ｒ２ 第２絶縁領域
２００ 表面伝導型ＦＥＴ
１０１ ダイヤモンド基板
１０２ ノンドープ層
１０３ 水素終端領域
１０３Ａ 水素終端領域
１０４ 酸素終端領域
１０５ チャネル形成領域
１０６ コンタクト層
１０７ コンタクト層
１０８ ソース電極
１０９ ドレイン電極
１１０ 絶縁膜
１１１ ゲート電極
１２０ 表面吸着物
Ｐ１ 第１領域
Ｐ２ 第２領域
Ｒ１ 第１絶縁領域
Ｒ２ 第２絶縁領域
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】