特開 2025-67079 積層セラミック電子部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025067079

(43)【公開日】2025-04-24

(54)【発明の名称】積層セラミック電子部品

(51)【国際特許分類】

   H01G 4/30 20060101AFI20250417BHJP

【ＦＩ】

H01G4/30 201M

H01G4/30 201K

H01G4/30 512

H01G4/30 515

H01G4/30 201L

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2023176770

(22)【出願日】2023-10-12

(71)【出願人】

【識別番号】000204284

【氏名又は名称】太陽誘電株式会社

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(72)【発明者】

【氏名】大木 偉裕

(72)【発明者】

【氏名】持木 雅希

(72)【発明者】

【氏名】津島 湧使

(72)【発明者】

【氏名】坂手 大輔

【テーマコード（参考）】

5E001

5E082

【Ｆターム（参考）】

5E001AB03

5E001AD02

5E001AE01

5E001AE02

5E001AE03

5E001AE04

5E001AH01

5E082AB03

5E082BC33

5E082EE35

5E082FG46

(57)【要約】

【課題】 容量部の構造欠陥を抑制することができる積層セラミック電子部品を提供する。
【解決手段】 積層セラミック電子部品は、複数の内部電極層および複数の誘電体層が積層された積層構造と、前記複数の内部電極層のうち最外層の内部電極層よりも外側に設けられた１対のカバー層と、を備え、前記１対のカバー層は、セラミックを主成分とし、前記１対のカバー層のうち少なくとも１層のカバー層は、前記積層構造における積層方向において、前記複数の誘電体層のうち少なくとも１層の誘電体層における平均グレイン数よりも少ない平均グレイン数を有する。
【選択図】 図５

【特許請求の範囲】

【請求項1】

複数の内部電極層および複数の誘電体層が積層された積層構造と、
前記複数の内部電極層のうち最外層の内部電極層よりも外側に設けられた１対のカバー層と、を備え、
前記１対のカバー層は、セラミックを主成分とし、
前記１対のカバー層のうち少なくとも１層のカバー層は、前記積層構造における積層方向において、前記複数の誘電体層のうち少なくとも１層の誘電体層における平均グレイン数よりも少ない平均グレイン数を有する、積層セラミック電子部品。

【請求項2】

前記少なくとも１層のカバー層における前記積層方向の平均グレイン数は、１００個以下である、請求項１に記載の積層セラミック電子部品。

【請求項3】

前記積層方向において、前記少なくとも１層の誘電体層における前記平均グレイン数は、１個以上である、請求項１に記載の積層セラミック電子部品。

【請求項4】

前記少なくとも１層のカバー層における前記積層方向の平均グレイン数は、前記少なくとも１層の誘電体層における前記積層方向の平均グレイン数の１倍未満である、請求項１に記載の積層セラミック電子部品。

【請求項5】

前記少なくとも１層のカバー層における平均グレイン径は、前記少なくとも１層の誘電体層における平均グレイン径よりも大きい、請求項１に記載の積層セラミック電子部品。

【請求項6】

前記少なくとも１層のカバー層における平均グレイン径は、０．０１μｍ以上である、請求項１に記載の積層セラミック電子部品。

【請求項7】

前記少なくとも１層のカバー層は、前記少なくとも１層の誘電体層よりも薄い、請求項１に記載の積層セラミック電子部品。

【請求項8】

前記少なくとも１層のカバー層の厚さは、１００μｍ以下である、請求項１に記載の積層セラミック電子部品。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層セラミック電子部品に関する。

【背景技術】

【0002】

携帯電話を代表とする高周波通信用システムなどにおいて、積層セラミックコンデンサ（ＭＬＣＣ：Multi-Layer ceramic capacitor）などの積層セラミック電子部品が用いられている（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１８－１３７２９８号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

外部から何らかの衝撃が加わった場合に、誘電体層に衝撃が伝わり、積層セラミック電子部品の容量部に構造欠陥が生じるおそれがある。

【0005】

本発明は、上記課題に鑑みなされたものであり、容量部の構造欠陥を抑制することができる積層セラミック電子部品を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明に係る積層セラミック電子部品は、複数の内部電極層および複数の誘電体層が積層された積層構造と、前記複数の内部電極層のうち最外層の内部電極層よりも外側に設けられた１対のカバー層と、を備え、前記１対のカバー層は、セラミックを主成分とし、前記１対のカバー層のうち少なくとも１層のカバー層は、前記積層構造における積層方向において、前記複数の誘電体層のうち少なくとも１層の誘電体層における平均グレイン数よりも少ない平均グレイン数を有する。

【0007】

上記積層セラミック電子部品において、前記少なくとも１層のカバー層における前記積層方向の平均グレイン数は、１００個以下であってもよい。

【0008】

上記積層セラミック電子部品の前記積層方向において、前記少なくとも１層の誘電体層における前記平均グレイン数は、１個以上であってもよい。

【0009】

上記積層セラミック電子部品において、前記少なくとも１層のカバー層における前記積層方向の平均グレイン数は、前記少なくとも１層の誘電体層における前記積層方向の平均グレイン数の１倍未満であってもよい。

【0010】

上記積層セラミック電子部品において、前記少なくとも１層のカバー層における平均グレイン径は、前記少なくとも１層の誘電体層における平均グレイン径よりも大きくてもよい。

【0011】

上記積層セラミック電子部品において、前記少なくとも１層のカバー層における平均グレイン径は、０．０１μｍ以上であってもよい。

【0012】

上記積層セラミック電子部品において、前記少なくとも１層のカバー層は、前記少なくとも１層の誘電体層よりも薄くてもよい。

【0013】

上記積層セラミック電子部品において、前記少なくとも１層のカバー層の厚さは、１００μｍ以下であってもよい。

【発明の効果】

【0014】

本発明によれば、容量部の構造欠陥を抑制することができる積層セラミック電子部品を提供することができる。

【図面の簡単な説明】

【0015】

【図1】積層セラミックコンデンサの部分断面斜視図である。

【図2】図１のＡ－Ａ線断面図である。

【図3】図１のＢ－Ｂ線断面図である。

【図4】（ａ）および（ｂ）は外部電極付近の拡大図である。

【図5】カバー層付近の拡大断面図である。

【図6】積層セラミックコンデンサの製造方法のフローを例示する図である。

【図7】（ａ）および（ｂ）は印刷工程を例示する図である。

【図8】圧着工程を例示する図である。

【図9】サイドマージンを貼り付ける工程を例示する図である。

【発明を実施するための形態】

【0016】

以下、図面を参照しつつ、実施形態について説明する。

【0017】

（第１実施形態）
図１は、第１実施形態に係る積層セラミックコンデンサ１００の部分断面斜視図である。図２は、図１のＡ－Ａ線断面図である。図３は、図１のＢ－Ｂ線断面図である。図１～図３で例示するように、積層セラミックコンデンサ１００は、略直方体形状を有する素体１０と、素体１０のいずれかの対向する２端面に設けられた外部電極２０ａ，２０ｂとを備える。なお、素体１０の当該２端面以外の４面のうち、積層方向の上面および下面以外の２面を側面と称する。外部電極２０ａ，２０ｂは、素体１０の積層方向の上面、下面および２側面に延在している。ただし、外部電極２０ａ，２０ｂは、互いに離間している。

【0018】

なお、図１～図３において、Ｚ軸方向（第１方向）は、積層方向であり、各内部電極層が対向する方向である。Ｘ軸方向（第２方向）は、素体１０の２端面が対向する方向であり、外部電極２０ａと外部電極２０ｂとが対向する方向である。Ｙ軸方向（第３方向）は、内部電極層の幅方向であり、素体１０の４側面のうち２端面以外の２側面が対向する方向である。Ｘ軸方向と、Ｙ軸方向と、Ｚ軸方向とは、互いに直交している。

【0019】

素体１０は、誘電体として機能するセラミック材料を含む誘電体層１１と、内部電極層１２とが、交互に積層された構成を有する。各内部電極層１２の一端は、素体１０の外部電極２０ａが設けられた端面と、外部電極２０ｂが設けられた端面とに、交互に引き出されている。それにより、各内部電極層１２は、外部電極２０ａと外部電極２０ｂとに、交互に導通している。その結果、積層セラミックコンデンサ１００は、複数の誘電体層１１が内部電極層１２を介して積層された構成を有する。また、誘電体層１１と内部電極層１２との積層構造において、積層方向の最外層には内部電極層１２が配置され、当該積層体の上面および下面は、カバー層１３によって覆われている。カバー層１３は、セラミック材料を主成分とする。例えば、カバー層１３は、誘電体層１１と組成が同じであっても、異なっていても構わない。

【0020】

積層セラミックコンデンサ１００のサイズは、例えば、長さ０．２５ｍｍ、幅０．１２５ｍｍ、高さ０．１２５ｍｍであり、または長さ０．４ｍｍ、幅０．２ｍｍ、高さ０．２ｍｍ、または長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．３ｍｍであり、または長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．５ｍｍであり、または長さ３．２ｍｍ、幅１．６ｍｍ、高さ１．６ｍｍであり、または長さ４．５ｍｍ、幅３．２ｍｍ、高さ２．５ｍｍであるが、これらのサイズに限定されるものではない。

【0021】

内部電極層１２は、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）等の卑金属を主成分とする。内部電極層１２として、白金（Ｐｔ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）などの貴金属やこれらを含む合金を用いてもよい。Ｚ軸方向における内部電極層１２の１層当たりの平均厚みは、例えば、４．０μｍ以下であり、２．０μｍ以下であり、０．７μｍ以下である。各内部電極層１２の厚みは、積層セラミックコンデンサ１００の断面をＳＥＭ（走査型電子顕微鏡）で観察し、異なる１０箇所の厚みを測定し、各測定点の平均値を導出することによって測定することができる。

【0022】

誘電体層１１は、例えば、一般式ＡＢＯ_３で表されるペロブスカイト構造を有するセラミック材料を主相とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたＡＢＯ_３－αを含む。例えば、当該セラミック材料として、チタン酸バリウム（ＢａＴｉＯ_３），ジルコン酸カルシウム（ＣａＺｒＯ_３），チタン酸カルシウム（ＣａＴｉＯ_３），チタン酸ストロンチウム（ＳｒＴｉＯ_３），チタン酸マグネシウム（ＭｇＴｉＯ_３），ペロブスカイト構造を形成するＢａ_{１-ｘ－ｙ}Ｃａ_ｘＳｒ_ｙＴｉ_１－ｚＺｒ_ｚＯ_３(０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１)等のうち少なくとも１つから選択して用いることができる。Ｂａ_{１-ｘ－ｙ}Ｃａ_ｘＳｒ_ｙＴｉ_１－ｚＺｒ_ｚＯ_３は、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸バリウム、チタン酸ジルコン酸バリウム、チタン酸ジルコン酸カルシウムおよびチタン酸ジルコン酸バリウムカルシウムなどである。例えば、誘電体層１１において、主成分セラミックは、９０ａｔ％以上含まれている。誘電体層１１の厚みは、例えば、２０．０μｍ以下であり、５．０μｍ以下であり、１．０μｍ以下である。誘電体層１１の厚みは、積層セラミックコンデンサ１００の断面をＳＥＭ（走査型電子顕微鏡）で観察し、各誘電体層１１についてそれぞれ１０点ずつ厚みを測定し、測定点の平均値を導出することによって測定することができる。

【0023】

誘電体層１１には、添加物が添加されていてもよい。誘電体層１１への添加物として、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、マグネシウム(Ｍｇ）、マンガン(Ｍｎ）、モリブデン（Ｍｏ）、バナジウム(Ｖ）、クロム(Ｃｒ）、希土類元素(イットリウム(Ｙ）、サマリウム（Ｓｍ）、ユーロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ)、ツリウム（Ｔｍ）およびイッテルビウム（Ｙｂ）)の酸化物、または、コバルト(Ｃｏ）、ニッケル(Ｎｉ）、リチウム（Ｌｉ）、ホウ素（Ｂ）、ナトリウム（Ｎａ）、カリウム（Ｋ）もしくはケイ素（Ｓｉ）を含む酸化物、または、コバルト、ニッケル、リチウム、ホウ素、ナトリウム、カリウムもしくはケイ素を含むガラスが挙げられる。

【0024】

図２で例示するように、外部電極２０ａに接続された内部電極層１２と外部電極２０ｂに接続された内部電極層１２とが対向する領域は、積層セラミックコンデンサ１００において電気容量を生じる領域である。そこで、当該電気容量を生じる領域を、容量部１４と称する。すなわち、容量部１４は、異なる外部電極に接続された隣接する内部電極層１２同士が対向する領域である。

【0025】

外部電極２０ａに接続された内部電極層１２同士が、外部電極２０ｂに接続された内部電極層１２を介さずに対向する領域を、エンドマージン１５と称する。また、外部電極２０ｂに接続された内部電極層１２同士が、外部電極２０ａに接続された内部電極層１２を介さずに対向する領域も、エンドマージン１５である。すなわち、エンドマージン１５は、同じ外部電極に接続された内部電極層１２が異なる外部電極に接続された内部電極層１２を介さずに対向する領域である。エンドマージン１５は、電気容量を生じない領域である。

【0026】

図３で例示するように、素体１０において、１対のサイドマージン１６は、誘電体層１１および内部電極層１２の２側面側の端部（Ｙ軸方向の端部）を覆うように設けられた領域である。すなわち、サイドマージン１６は、Ｙ軸方向において、容量部１４の外側に設けられた領域である。サイドマージン１６も、電気容量を生じない領域である。

【0027】

図４（ａ）は、外部電極２０ａ付近の拡大断面図である。図４（ｂ）は、外部電極２０ｂ付近の拡大断面図である。図４（ａ）および図４（ｂ）では、ハッチを省略している。図４（ａ）および図４（ｂ）で例示するように、外部電極２０ａ，２０ｂは、下地層２１上に、めっき層２２が設けられた構造を有している。下地層２１は、ニッケル、銅などを主成分とする。下地層２１は、共材としてセラミック粒子を含んでいてもよく、ガラス成分を含んでいてもよい。めっき層２２は、ニッケル、銅、アルミニウム、亜鉛、スズなどの金属またはこれらの２以上の合金を主成分とする。めっき層２２は、単一金属成分のめっき層でもよく、互いに異なる金属成分の複数のめっき層でもよい。例えば、めっき層２２は、下地層２１側から順に、第１めっき層２３、第２めっき層２４および第３めっき層２５が形成された構造を有する。第１めっき層２３は、例えば、銅めっき層である。第２めっき層２４は、例えば、ニッケルめっき層である。第３めっき層２５は、例えば、スズめっき層である。

【0028】

積層セラミックコンデンサにおいて、外部から衝撃が加わることがある。この場合において、衝撃が内部にまで伝わると、容量部１４に構造欠陥が生じるおそれがある。これに対して、本実施形態に係る積層セラミックコンデンサ１００は、容量部１４の構造欠陥を抑制することができる構成を有している。

【0029】

図５は、カバー層１３付近の拡大断面図である。図５では、一例としてＹＺ断面が描かれている。なお、図５では、断面を表すハッチを省略してある。図５で例示するように、カバー層１３は、複数のセラミックグレイン３１が焼結した構造を有している。誘電体層１１は、複数のセラミックグレイン３２が焼結した構造を有している。本実施形態においては、Ｚ軸方向において、カバー層１３における平均グレイン数が、誘電体層１１における平均グレイン数よりも少なくなっている。この構成によれば、カバー層１３における粒界の数が少なくなる。それにより、積層セラミックコンデンサ１００に外部から衝撃が加わった場合に、カバー層１３の破壊が優先して生じ、容量部１４にまで衝撃が伝わりにくくなる。その結果、容量部１４における構造欠陥を抑制することができる。

【0030】

カバー層１３において、Ｚ軸方向における平均グレイン数は、研磨によって、容量部１４上のカバー層１３のＹＺ断面を露出させてＳＥＭで撮影し、Ｙ軸方向の等間隔で異なる１０点においてＺ軸方向のグレイン数を測定してその平均値を算出することによって測定することができる。なお、誘電体層１１のＺ軸方向における平均グレイン数は、同様の測定手法を容量部１４内の誘電体層１１に適用することで測定することができる。

【0031】

カバー層１３において、Ｚ軸方向における平均グレイン数が十分に少なくないと、カバー層１３における粒界数を十分に少なくできないおそれがある。そこで、カバー層１３において、Ｚ軸方向における平均グレイン数に上限を設けることが好ましい。本実施形態においては、カバー層１３において、Ｚ軸方向における平均グレイン数は、１０００個以下であることが好ましく、１００個以下であることがより好ましく、５０個以下であることがさらに好ましい。

【0032】

また、Ｚ軸方向において、カバー層１３における平均グレイン数は、誘電体層１１における平均グレイン数の１倍未満であることが好ましく、０．８倍未満であることがより好ましく、０．５倍未満であることがさらに好ましい。

【0033】

誘電体層１１において、Ｚ軸方向における平均グレイン数に下限を設けることが好ましい。本実施形態においては、誘電体層１１において、Ｚ軸方向における平均グレイン数は、１個以上であることが好ましく、３個以上であることがより好ましく、５個以上であることがさらに好ましい。

【0034】

また、カバー層１３における平均グレイン径は、誘電体層１１における平均グレイン径よりも大きいことが好ましい。カバー層１３における平均グレイン径が小さいと、焼成時にカバー層１３と誘電体層１１との粒径差が小さくなるからである。なお、カバー層１３および誘電体層１１における平均グレイン径は、研磨によって、断面を露出させてＳＥＭで視野を定めて撮影し、画像ソフトなどで各グレインの直径を計測し、グレインの個数で割ることによって測定することができる。

【0035】

例えば、カバー層１３における平均グレイン径は、０．０１μｍ以上であることが好ましく、０．１μｍ以上であることがより好ましく、０．５μｍ以上であることがさらに好ましい。

【0036】

カバー層１３が薄く形成されているほど、限られたサイズにおいて容量部１４を大きくすることができる。そこで、カバー層１３は、誘電体層１１よりも薄く形成されていることが好ましい。例えば、カバー層１３の厚さは、１００μｍ以下であることが好ましく、５０μｍ以下であることがより好ましく、１０μｍ以下であることがさらに好ましい。

【0037】

なお、上記において、カバー層１３における平均グレイン数、平均グレイン径、厚さなどについて説明しているが、２層のカバー層１３のうちいずれか一方にのみ着目してもよい。また、上記において、誘電体層１１における平均グレイン数、平均グレイン径、厚さなどについて説明しているが、各誘電体層１１のうち少なくともいずれか１層にのみ着目してもよい。

【0038】

続いて、積層セラミックコンデンサ１００の製造方法について説明する。図６は、積層セラミックコンデンサ１００の製造方法のフローを例示する図である。

【0039】

（原料粉末作製工程）
まず、誘電体層１１を形成するための誘電体材料およびカバー層１３を形成するためのカバー材料を用意する。誘電体材料およびカバー材料は、ペロブスカイト構造を有するセラミック原料粉末を含む。例えば、チタン酸バリウムは、ペロブスカイト構造を有する正方晶化合物であって、高い比誘電率を示す。このチタン酸バリウムは、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。上記のセラミック原料粉末の合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル－ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。

【0040】

得られたセラミック原料粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、ジルコニウム、ハフニウム、マグネシウム、マンガン、モリブデン、バナジウム、クロム、希土類元素(イットリウム、サマリウム、ユーロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウムおよびイッテルビウム)の酸化物、または、コバルト、ニッケル、リチウム、ホウ素、ナトリウム、カリウムもしくはケイ素を含む酸化物、または、コバルト、ニッケル、リチウム、ホウ素、ナトリウム、カリウムもしくはケイ素を含むガラスが挙げられる。

【0041】

得られたセラミック原料粉末の粒径を調整し、誘電体材料およびカバー材料とすることができる。例えば、カバー材料の粒径を誘電体材料の粒径よりも大きくする。

【0042】

（塗工工程）
誘電体材料に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリを使用して、例えばダイコータ法やドクターブレード法により、基材上にセラミックグリーンシート５１を塗工して乾燥させる。基材は、例えば、ポリエチレンテレフタレート（ＰＥＴ）フィルムである。

【0043】

（印刷工程）
次に、図７（ａ）で例示するように、セラミックグリーンシート５１の表面に、有機バインダを含む内部電極形成用の金属導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、極性の異なる一対の外部電極に交互に引き出される内部電極パターン５２を配置する。金属導電ペーストには、共材としてセラミック粒子を添加する。セラミック粒子の主成分は、特に限定するものではないが、誘電体層１１の主成分セラミックと同じであることが好ましい。例えば、平均粒子径が５０ｎｍ以下のチタン酸バリウムを均一に分散させてもよい。

【0044】

次に、誘電体材料に、エチルセルロース系等のバインダと、ターピネオール系等の有機溶剤とを加え、ロールミルにて混練して逆パターンペーストを得る。図７（ａ）で例示するように、セラミックグリーンシート５１上において、内部電極パターン５２が印刷されていない周辺領域に逆パターンペーストを印刷することで逆パターン５３を配置し、内部電極パターン５２との段差を埋める。内部電極パターン５２および逆パターン５３が印刷されたセラミックグリーンシート５１を積層単位と称する。

【0045】

その後、図７（ｂ）で例示するように、内部電極層１２と誘電体層１１とが互い違いになるように、かつ内部電極層１２が誘電体層１１の長さ方向の両端面に端縁が交互に露出して極性の異なる一対の外部電極２０ａ，２０ｂに交互に引き出されるように、積層単位を積層していく。例えば、内部電極パターン５２の積層数を１００～１０００層とする。

【0046】

（圧着工程）
次に、カバー材料に、エチルセルロース系等のバインダと、ターピネオール系等の有機溶剤とを加え、ロールミルにて混練してカバーシート５４を得る。図８で例示するように、積層単位が積層された積層体の上下にカバーシート５４を所定数だけ積層して熱圧着する。その後、所定チップ寸法（例えば１．０ｍｍ×０．５ｍｍ）にカットする。

【0047】

（塗布工程）
このようにして得られたセラミック積層体を、Ｎ_２雰囲気、大気雰囲気、等で脱バインダ処理した後に外部電極２０ａ，２０ｂの下地層となる金属ペーストをディップ法で塗布する。

【0048】

（焼成工程）
その後、酸素分圧１０^－１０～１０^－７ａｔｍの還元雰囲気中でセラミック積層体を１１００℃～１３００℃で１０分～２時間焼成する。

【0049】

（再酸化処理工程）
その後、Ｎ_２ガス雰囲気中で６００℃～１０００℃で再酸化処理を行ってもよい。

【0050】

（めっき処理工程）
その後、外部電極２０ａ，２０ｂの下地層上に、めっき処理により、Ｃｕ，Ｎｉ，Ｓｎ等の金属コーティングを行う。以上の工程により、積層セラミックコンデンサ１００が完成する。

【0051】

サイドマージン部は、上記積層部分の側面に貼り付けまたは塗布してもよい。具体的には、図９で例示するように、セラミックグリーンシート５１と、当該セラミックグリーンシート５１と同じ幅の内部電極パターン５２とを交互に積層することで、積層部分を得る。次に、積層部分の側面に、逆パターンペーストで形成したシートをサイドマージン部５５として貼り付けてもよい。

【0052】

本実施形態に係る製造方法において、焼成温度や焼成雰囲気などの焼成条件を調整することによって、Ｚ軸方向において、カバー層１３における平均グレイン数を、誘電体層１１における平均グレイン数よりも少なくすることができる。または、最下層のセラミックグリーンシート５１に、誘電体材料の代わりにカバー材料を用いることで、Ｚ軸方向において、カバー層１３における平均グレイン数を、誘電体層１１における平均グレイン数よりも少なくすることができる。または、粒成長を促進する材料を、誘電体材料よりもカバー材料に多く含ませることによって、カバー層１３における平均グレイン数を、誘電体層１１における平均グレイン数よりも少なくすることができる。

【0053】

なお、上記各実施形態においては、積層セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、それに限られない。例えば、バリスタやサーミスタなどの、他の積層セラミック電子部品を用いてもよい。

【0054】

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

【符号の説明】

【0055】

１０ 素体
１１ 誘電体層
１２ 内部電極層
１３ カバー層
１４ 容量部
１５ エンドマージン
１６ サイドマージン
２０ａ，２０ｂ 外部電極
５１ セラミックグリーンシート
５２ 内部電極パターン
５３ 逆パターン
５４ カバーシート
５５ サイドマージン部
１００ 積層セラミックコンデンサ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】