知財求人 - 知財ポータルサイト「IP Force」
▶ 三菱電機エンジニアリング株式会社の特許一覧 ▶ 国立大学法人 熊本大学の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025006731
(43)【公開日】2025-01-17
(54)【発明の名称】推論モデル生成装置及び推論モデル生成方法
(51)【国際特許分類】
G06F 8/51 20180101AFI20250109BHJP
G06N 3/08 20230101ALI20250109BHJP
G06N 20/00 20190101ALI20250109BHJP
G06N 5/04 20230101ALI20250109BHJP
【ＦＩ】
G06F8/51
G06N3/08
G06N20/00
G06N5/04
【審査請求】未請求
【請求項の数】6
【出願形態】ＯＬ
(21)【出願番号】P 2023107706
(22)【出願日】2023-06-30
(71)【出願人】
【識別番号】591036457
【氏名又は名称】三菱電機エンジニアリング株式会社
(71)【出願人】
【識別番号】504159235
【氏名又は名称】国立大学法人 熊本大学
(74)【代理人】
【識別番号】110003166
【氏名又は名称】弁理士法人山王内外特許事務所
(72)【発明者】
【氏名】森下 有規
(72)【発明者】
【氏名】古川 巧
(72)【発明者】
【氏名】木山 真人
(72)【発明者】
【氏名】尼崎 太樹
【テーマコード（参考）】
5B081
【Ｆターム（参考）】
5B081BB08
(57)【要約】
【課題】推論モデルの推論精度の劣化を抑えつつ、推論速度を高めることができる推論モデル生成装置を得ることを目的とする。
【解決手段】浮動小数点型の重みパラメータを含んでいる推論モデルである浮動小数点型推論モデル１ｂの重みパラメータを量子化済みのＰｏｓｉｔ型の重みパラメータに変換することによって、量子化済みのＰｏｓｉｔ型の重みパラメータを含んでいる推論モデルであるＰｏｓｉｔ型推論モデル１ｄを生成する推論モデル生成部１と、推論モデル生成部１により生成されたＰｏｓｉｔ型推論モデル１ｄのアルゴリズムを示すソースコードを、ハードウェア記述言語によって表現されているソースコードに変換する言語変換部２とを備えるように、推論モデル生成装置を構成した。
【選択図】図１
【解決手段】浮動小数点型の重みパラメータを含んでいる推論モデルである浮動小数点型推論モデル１ｂの重みパラメータを量子化済みのＰｏｓｉｔ型の重みパラメータに変換することによって、量子化済みのＰｏｓｉｔ型の重みパラメータを含んでいる推論モデルであるＰｏｓｉｔ型推論モデル１ｄを生成する推論モデル生成部１と、推論モデル生成部１により生成されたＰｏｓｉｔ型推論モデル１ｄのアルゴリズムを示すソースコードを、ハードウェア記述言語によって表現されているソースコードに変換する言語変換部２とを備えるように、推論モデル生成装置を構成した。
【選択図】図１
【特許請求の範囲】
【請求項1】
浮動小数点型の重みパラメータを含んでいる推論モデルである浮動小数点型推論モデルの前記重みパラメータを量子化済みのＰｏｓｉｔ型の重みパラメータに変換することによって、前記量子化済みのＰｏｓｉｔ型の重みパラメータを含んでいる推論モデルであるＰｏｓｉｔ型推論モデルを生成する推論モデル生成部と、
前記推論モデル生成部により生成されたＰｏｓｉｔ型推論モデルのアルゴリズムを示すソースコードを、ハードウェア記述言語によって表現されているソースコードに変換する言語変換部と
を備えた推論モデル生成装置。
前記推論モデル生成部により生成されたＰｏｓｉｔ型推論モデルのアルゴリズムを示すソースコードを、ハードウェア記述言語によって表現されているソースコードに変換する言語変換部と
を備えた推論モデル生成装置。
【請求項2】
前記推論モデル生成部は、
学習データを浮動小数点型のディープラーニングフレームワークに与えることによって、前記ディープラーニングフレームワークから、前記浮動小数点型推論モデルを取得することを特徴とする請求項１記載の推論モデル生成装置。
学習データを浮動小数点型のディープラーニングフレームワークに与えることによって、前記ディープラーニングフレームワークから、前記浮動小数点型推論モデルを取得することを特徴とする請求項１記載の推論モデル生成装置。
【請求項3】
学習データをＰｏｓｉｔ型のディープラーニングフレームワークに与えることによって、前記Ｐｏｓｉｔ型のディープラーニングフレームワークから、前記量子化済みのＰｏｓｉｔ型の重みパラメータを含んでいる推論モデルであるＰｏｓｉｔ型推論モデルを取得する推論モデル生成部と、
前記推論モデル生成部により取得されたＰｏｓｉｔ型推論モデルのアルゴリズムを示すソースコードを、ハードウェア記述言語によって表現されているソースコードに変換する言語変換部と
を備えた推論モデル生成装置。
前記推論モデル生成部により取得されたＰｏｓｉｔ型推論モデルのアルゴリズムを示すソースコードを、ハードウェア記述言語によって表現されているソースコードに変換する言語変換部と
を備えた推論モデル生成装置。
【請求項4】
前記言語変換部は、
前記Ｐｏｓｉｔ型推論モデルのアルゴリズムを示すソースコードを、高位合成言語によって表現されているソースコードに変換し、ソースコード変換後の推論モデルを出力する第１の言語変換処理部と、
前記第１の言語変換処理部から出力された推論モデルのアルゴリズムを示すソースコードを、ハードウェア記述言語によって表現されたソースコードに変換する第２の言語変換処理部と
を備えていることを特徴とする請求項１から請求項３のうちのいずれか１項記載の推論モデル生成装置。
前記Ｐｏｓｉｔ型推論モデルのアルゴリズムを示すソースコードを、高位合成言語によって表現されているソースコードに変換し、ソースコード変換後の推論モデルを出力する第１の言語変換処理部と、
前記第１の言語変換処理部から出力された推論モデルのアルゴリズムを示すソースコードを、ハードウェア記述言語によって表現されたソースコードに変換する第２の言語変換処理部と
を備えていることを特徴とする請求項１から請求項３のうちのいずれか１項記載の推論モデル生成装置。
【請求項5】
推論モデル生成部が、浮動小数点型の重みパラメータを含んでいる推論モデルである浮動小数点型推論モデルの前記重みパラメータを量子化済みのＰｏｓｉｔ型の重みパラメータに変換することによって、前記量子化済みのＰｏｓｉｔ型の重みパラメータを含んでいる推論モデルであるＰｏｓｉｔ型推論モデルを生成し、
言語変換部が、前記推論モデル生成部により生成されたＰｏｓｉｔ型推論モデルのアルゴリズムを示すソースコードを、ハードウェア記述言語によって表現されているソースコードに変換する
推論モデル生成方法。
言語変換部が、前記推論モデル生成部により生成されたＰｏｓｉｔ型推論モデルのアルゴリズムを示すソースコードを、ハードウェア記述言語によって表現されているソースコードに変換する
推論モデル生成方法。
【請求項6】
推論モデル生成部が、学習データをＰｏｓｉｔ型のディープラーニングフレームワークに与えることによって、前記Ｐｏｓｉｔ型のディープラーニングフレームワークから、量子化済みのＰｏｓｉｔ型の重みパラメータを含んでいる推論モデルであるＰｏｓｉｔ型推論モデルを取得し、
言語変換部が、前記推論モデル生成部により取得されたＰｏｓｉｔ型推論モデルのアルゴリズムを示すソースコードを、ハードウェア記述言語によって表現されているソースコードに変換する
推論モデル生成方法。
言語変換部が、前記推論モデル生成部により取得されたＰｏｓｉｔ型推論モデルのアルゴリズムを示すソースコードを、ハードウェア記述言語によって表現されているソースコードに変換する
推論モデル生成方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、推論モデル生成装置及び推論モデル生成方法に関するものである。
【背景技術】
【0002】
推論モデルのアルゴリズムを示すソースコードを、ハードウェア記述言語によって表現されているソースコードに変換する推論モデル生成装置がある。
このような推論モデル生成装置として、例えば、特許文献１には、学習モデルのアルゴリズムを示すソースコードの記述言語をＣ言語等のプログラム言語からハードウェア記述言語に変換する装置が開示されている。Ｃ言語等のプログラム言語からハードウェア記述言語に変換されることによって、学習モデルの推論速度が高速化される。
このような推論モデル生成装置として、例えば、特許文献１には、学習モデルのアルゴリズムを示すソースコードの記述言語をＣ言語等のプログラム言語からハードウェア記述言語に変換する装置が開示されている。Ｃ言語等のプログラム言語からハードウェア記述言語に変換されることによって、学習モデルの推論速度が高速化される。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２１－１６４９７１号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１に開示されている装置は、記述言語の変換に伴う推論速度の高速化とは別個に、推論速度を更に高速化させることができないという課題があった。
【0005】
本開示は、上記のような課題を解決するためになされたもので、推論モデルの推論精度の劣化を抑えつつ、推論速度を高めることができる推論モデル生成装置を得ることを目的とする。
【課題を解決するための手段】
【0006】
本開示に係る推論モデル生成装置は、浮動小数点型の重みパラメータを含んでいる推論モデルである浮動小数点型推論モデルの重みパラメータを量子化済みのＰｏｓｉｔ型の重みパラメータに変換することによって、量子化済みのＰｏｓｉｔ型の重みパラメータを含んでいる推論モデルであるＰｏｓｉｔ型推論モデルを生成する推論モデル生成部と、推論モデル生成部により生成されたＰｏｓｉｔ型推論モデルのアルゴリズムを示すソースコードを、ハードウェア記述言語によって表現されているソースコードに変換する言語変換部とを備えたものである。
【発明の効果】
【0007】
本開示によれば、推論モデルの推論精度の劣化を抑えつつ、推論速度を高めることができる。
【図面の簡単な説明】
【0008】
【図1】実施の形態１に係る推論モデル生成装置を示す構成図である。
【図2】実施の形態１に係る推論モデル生成装置のハードウェアを示すハードウェア構成図である。
【図3】推論モデル生成装置が、ソフトウェア又はファームウェア等によって実現される場合のコンピュータのハードウェア構成図である。
【図4】推論モデル生成装置の処理手順である推論モデル生成方法を示すフローチャートである。
【図5】ディープラーニングフレームワーク１ａによる浮動小数点型推論モデル１ｂの生成例を示す説明図である。
【図6】Ｐｏｓｉｔの表現形式を示す説明図である。
【図7】記述変換ツール３ａによる推論モデルの変換アルゴリズムを示す説明図である。
【図8】高位合成に含まれている処理の１つであるカウンタの処理を示すビヘイビア記述の一例を示す説明図である。
【図9】高位合成に含まれている処理の１つであるカウンタの処理を示すＨＤＬ記述の一例を示す説明図である。
【図10】高位合成ツール４ａによる高位合成を示す説明図である。
【図11】実施の形態２に係る推論モデル生成装置を示す構成図である。
【図12】実施の形態２に係る推論モデル生成装置のハードウェアを示すハードウェア構成図である。
【図13】Ｐｏｓｉｔ型のディープラーニングフレームワーク１ｅによるＰｏｓｉｔ型推論モデル１ｄの生成例を示す説明図である。
【発明を実施するための形態】
【0009】
以下、本開示をより詳細に説明するために、本開示を実施するための形態について、添付の図面に従って説明する。
【0010】
実施の形態１．
図１は、実施の形態１に係る推論モデル生成装置を示す構成図である。
図２は、実施の形態１に係る推論モデル生成装置のハードウェアを示すハードウェア構成図である。
図１に示す推論モデル生成装置は、推論モデル生成部１及び言語変換部２を備えている。
図１は、実施の形態１に係る推論モデル生成装置を示す構成図である。
図２は、実施の形態１に係る推論モデル生成装置のハードウェアを示すハードウェア構成図である。
図１に示す推論モデル生成装置は、推論モデル生成部１及び言語変換部２を備えている。
【0011】
推論モデル生成部１は、例えば、図２に示す推論モデル生成回路１１によって実現される。
推論モデル生成部１は、後述する学習データを浮動小数点型のディープラーニングフレームワーク１ａに与えることによって、ディープラーニングフレームワーク１ａから、浮動小数点型の重みパラメータを含んでいる推論モデルである浮動小数点型推論モデル１ｂを取得する。
推論モデル生成部１は、例えば、量子化ライブラリ１ｃを参照して、浮動小数点型推論モデル１ｂの重みパラメータを量子化済みのＰｏｓｉｔ型の重みパラメータに変換することによって、量子化済みのＰｏｓｉｔ型の重みパラメータを含んでいる推論モデルであるＰｏｓｉｔ型推論モデル１ｄを生成する。
推論モデル生成部１は、Ｐｏｓｉｔ型推論モデル１ｄを言語変換部２に出力する。
推論モデル生成部１は、後述する学習データを浮動小数点型のディープラーニングフレームワーク１ａに与えることによって、ディープラーニングフレームワーク１ａから、浮動小数点型の重みパラメータを含んでいる推論モデルである浮動小数点型推論モデル１ｂを取得する。
推論モデル生成部１は、例えば、量子化ライブラリ１ｃを参照して、浮動小数点型推論モデル１ｂの重みパラメータを量子化済みのＰｏｓｉｔ型の重みパラメータに変換することによって、量子化済みのＰｏｓｉｔ型の重みパラメータを含んでいる推論モデルであるＰｏｓｉｔ型推論モデル１ｄを生成する。
推論モデル生成部１は、Ｐｏｓｉｔ型推論モデル１ｄを言語変換部２に出力する。
【0012】
ディープラーニングフレームワーク１ａは、学習データが与えられると、学習データを浮動小数点型推論モデル１ｂに与えて、浮動小数点型推論モデル１ｂに学習させるものである。
浮動小数点型推論モデル１ｂは、例えば、ＯＮＮＸ（Ｏｐｅｎ Ｎｅｕｒａｌ Ｎｅｔｗｏｒｋ Ｅｘｃｈａｎｇｅ）形式の推論モデルである。
浮動小数点型推論モデル１ｂに含まれている重みパラメータは、浮動小数点型の重みパラメータである。
重みパラメータは、例えば、ディープラーニングのネットワークにおける複数のノード間の結合度を示すパラメータである。
浮動小数点型推論モデル１ｂは、例えば、ＯＮＮＸ（Ｏｐｅｎ Ｎｅｕｒａｌ Ｎｅｔｗｏｒｋ Ｅｘｃｈａｎｇｅ）形式の推論モデルである。
浮動小数点型推論モデル１ｂに含まれている重みパラメータは、浮動小数点型の重みパラメータである。
重みパラメータは、例えば、ディープラーニングのネットワークにおける複数のノード間の結合度を示すパラメータである。
【0013】
量子化ライブラリ１ｃは、例えば、浮動小数点型の重みパラメータに対応する量子化済みのＰｏｓｉｔ型の重みパラメータを記憶している。量子化済みのＰｏｓｉｔ型の重みパラメータは、例えば、Ｐｏｓｉｔ型の重みパラメータの一部のビットが削除されている重みパラメータ、又は、Ｐｏｓｉｔ型の重みパラメータの小数点〇△以下が四捨五入されている重みパラメータである。
Ｐｏｓｉｔ型推論モデル１ｄは、量子化済みのＰｏｓｉｔ型の重みパラメータを含んでいる推論モデルである。
Ｐｏｓｉｔ型推論モデル１ｄは、量子化済みのＰｏｓｉｔ型の重みパラメータを含んでいる推論モデルである。
【0014】
言語変換部２は、例えば、図２に示す言語変換回路１２によって実現される。
言語変換部２は、第１の言語変換処理部３及び第２の言語変換処理部４を備えている。
言語変換部２は、推論モデル生成部１から、Ｐｏｓｉｔ型推論モデル１ｄを取得する。
言語変換部２は、Ｐｏｓｉｔ型推論モデル１ｄのアルゴリズムを示すソースコードを、ハードウェア記述言語によって表現されているソースコードに変換する。
言語変換部２は、ソースコードがハードウェア記述言語によって表現された推論モデル４ｂを、例えば、推論モデル４ｂをハードウェアに実装する装置（図示せず）に出力する。
言語変換部２は、第１の言語変換処理部３及び第２の言語変換処理部４を備えている。
言語変換部２は、推論モデル生成部１から、Ｐｏｓｉｔ型推論モデル１ｄを取得する。
言語変換部２は、Ｐｏｓｉｔ型推論モデル１ｄのアルゴリズムを示すソースコードを、ハードウェア記述言語によって表現されているソースコードに変換する。
言語変換部２は、ソースコードがハードウェア記述言語によって表現された推論モデル４ｂを、例えば、推論モデル４ｂをハードウェアに実装する装置（図示せず）に出力する。
【0015】
第１の言語変換処理部３は、推論モデル生成部１から、Ｐｏｓｉｔ型推論モデル１ｄを取得する。
第１の言語変換処理部３は、例えば、記述変換ツール３ａを用いて、Ｐｏｓｉｔ型推論モデル１ｄのアルゴリズムを示すソースコードを、高位合成言語によって表現されているソースコードに変換する。高位合成言語は、例えば、Ｃ言語、Ｃ＋＋言語、又は、ＳｙｓｔｅｍＣ言語である。
第１の言語変換処理部３は、ソースコード変換後の推論モデル３ｂを第２の言語変換処理部４に出力する。
第１の言語変換処理部３は、例えば、記述変換ツール３ａを用いて、Ｐｏｓｉｔ型推論モデル１ｄのアルゴリズムを示すソースコードを、高位合成言語によって表現されているソースコードに変換する。高位合成言語は、例えば、Ｃ言語、Ｃ＋＋言語、又は、ＳｙｓｔｅｍＣ言語である。
第１の言語変換処理部３は、ソースコード変換後の推論モデル３ｂを第２の言語変換処理部４に出力する。
【0016】
記述変換ツール３ａは、Ｐｏｓｉｔ型推論モデル１ｄのアルゴリズムを示すソースコードを、高位合成言語によって表現されているソースコードに変換するためのアプリケーションである。
推論モデル３ｂは、ソースコードが高位合成言語によって表現された推論モデルである。
図１に示す推論モデル生成装置では、一例として、高位合成言語がＣ＋＋言語である推論モデル３ｂが記載されている。
推論モデル３ｂは、ソースコードが高位合成言語によって表現された推論モデルである。
図１に示す推論モデル生成装置では、一例として、高位合成言語がＣ＋＋言語である推論モデル３ｂが記載されている。
【0017】
第２の言語変換処理部４は、第１の言語変換処理部３から、ソースコード変換後の推論モデル３ｂを取得する。
第２の言語変換処理部４は、例えば、高位合成ツール４ａを用いて、推論モデル３ｂのアルゴリズムを示すソースコードを、ハードウェア記述言語によって表現されたソースコードに変換する。ハードウェア記述言語は、例えば、ＨＤＬ（Ｈａｒｄｗａｒｅ Ｄｅｓｃｒｉｐｔｉｏｎ Ｌａｎｇｕａｇｅ）である。
第２の言語変換処理部４は、ソースコードがハードウェア記述言語によって表現された推論モデル４ｂを、例えば、推論モデル４ｂをハードウェアに実装する装置（図示せず）に出力する。
第２の言語変換処理部４は、例えば、高位合成ツール４ａを用いて、推論モデル３ｂのアルゴリズムを示すソースコードを、ハードウェア記述言語によって表現されたソースコードに変換する。ハードウェア記述言語は、例えば、ＨＤＬ（Ｈａｒｄｗａｒｅ Ｄｅｓｃｒｉｐｔｉｏｎ Ｌａｎｇｕａｇｅ）である。
第２の言語変換処理部４は、ソースコードがハードウェア記述言語によって表現された推論モデル４ｂを、例えば、推論モデル４ｂをハードウェアに実装する装置（図示せず）に出力する。
【0018】
高位合成ツール４ａは、推論モデル３ｂのアルゴリズムを示すソースコードを、ハードウェア記述言語によって表現された推論モデル４ｂに変換するためのアプリケーションである。
推論モデル４ｂは、ソースコードがハードウェア記述言語によって表現された推論モデルである。
図１に示す推論モデル生成装置では、一例として、ハードウェア記述言語がＨＤＬである推論モデル４ｂが記載されている。
推論モデル４ｂは、ソースコードがハードウェア記述言語によって表現された推論モデルである。
図１に示す推論モデル生成装置では、一例として、ハードウェア記述言語がＨＤＬである推論モデル４ｂが記載されている。
【0019】
図１では、推論モデル生成装置の構成要素である推論モデル生成部１及び言語変換部２のそれぞれが、図２に示すような専用のハードウェアによって実現されるものを想定している。即ち、推論モデル生成装置が、推論モデル生成回路１１及び言語変換回路１２によって実現されるものを想定している。
推論モデル生成回路１１及び言語変換回路１２のそれぞれは、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、又は、これらを組み合わせたものが該当する。
推論モデル生成回路１１及び言語変換回路１２のそれぞれは、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、又は、これらを組み合わせたものが該当する。
【0020】
推論モデル生成装置の構成要素は、専用のハードウェアによって実現されるものに限るものではなく、推論モデル生成装置が、ソフトウェア、ファームウェア、又は、ソフトウェアとファームウェアとの組み合わせによって実現されるものであってもよい。
ソフトウェア又はファームウェアは、プログラムとして、コンピュータのメモリに格納される。コンピュータは、プログラムを実行するハードウェアを意味し、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、中央処理装置、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、プロセッサ、あるいは、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）が該当する。
ソフトウェア又はファームウェアは、プログラムとして、コンピュータのメモリに格納される。コンピュータは、プログラムを実行するハードウェアを意味し、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、中央処理装置、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、プロセッサ、あるいは、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）が該当する。
【0021】
図３は、推論モデル生成装置が、ソフトウェア又はファームウェア等によって実現される場合のコンピュータのハードウェア構成図である。
推論モデル生成装置が、ソフトウェア又はファームウェア等によって実現される場合、推論モデル生成部１及び言語変換部２におけるそれぞれの処理手順をコンピュータに実行させるためのプログラムがメモリ２１に格納される。そして、コンピュータのプロセッサ２２がメモリ２１に格納されているプログラムを実行する。
推論モデル生成装置が、ソフトウェア又はファームウェア等によって実現される場合、推論モデル生成部１及び言語変換部２におけるそれぞれの処理手順をコンピュータに実行させるためのプログラムがメモリ２１に格納される。そして、コンピュータのプロセッサ２２がメモリ２１に格納されているプログラムを実行する。
【0022】
また、図２では、推論モデル生成装置の構成要素のそれぞれが専用のハードウェアによって実現される例を示し、図３では、推論モデル生成装置がソフトウェア又はファームウェア等によって実現される例を示している。しかし、これは一例に過ぎず、推論モデル生成装置における一部の構成要素が専用のハードウェアによって実現され、残りの構成要素がソフトウェア又はファームウェア等によって実現されるものであってもよい。
【0023】
次に、図１に示す推論モデル生成装置の動作について説明する。
図４は、推論モデル生成装置の処理手順である推論モデル生成方法を示すフローチャートである。
推論モデル生成部１の内部メモリには、例えば、図５に示すようなディープラーニングフレームワーク１ａが格納されている。
図５は、ディープラーニングフレームワーク１ａによる浮動小数点型推論モデル１ｂの生成例を示す説明図である。
図４は、推論モデル生成装置の処理手順である推論モデル生成方法を示すフローチャートである。
推論モデル生成部１の内部メモリには、例えば、図５に示すようなディープラーニングフレームワーク１ａが格納されている。
図５は、ディープラーニングフレームワーク１ａによる浮動小数点型推論モデル１ｂの生成例を示す説明図である。
【0024】
推論モデル生成部１が、浮動小数点型推論モデル１ｂとして、例えば、画像データに含まれている動物の種類を分類する推論モデルを生成する場合、学習データとして、学習用の画像データと、当該画像データに含まれている動物の種類を示す教師データである正解テンソルとがディープラーニングフレームワーク１ａに与えられる。
ディープラーニングフレームワーク１ａは、学習用の画像データと正解テンソルとが与えられると、学習用の画像データに含まれている動物の種類を浮動小数点型推論モデル１ｂに学習させ、学習済みの浮動小数点型推論モデル１ｂを出力する。
浮動小数点型推論モデル１ｂは、学習用の画像データに含まれている動物の種類を学習する際、浮動小数点型の演算を行うことによって、浮動小数点型の重みパラメータを更新する。
図５に示すディープラーニングフレームワーク１ａでは、浮動小数点型の演算として、浮動小数点型の線形関数が実行される例が示されている。図５に示すディープラーニングフレームワーク１ａでは、損失計算が行われており、その計算結果は、浮動小数点型の重みパラメータを示している。損失計算自体は、公知の技術であるため詳細な説明を省略する。
図５に示すディープラーニングフレームワーク１ａでは、浮動小数点型の演算の結果がＯＮＮＸ形式に変換され、その変換の結果が、浮動小数点型推論モデル１ｂとして出力されている。ＯＮＮＸ形式の変換処理自体は、公知の技術であるため詳細な説明を省略する。
ディープラーニングフレームワーク１ａは、学習用の画像データと正解テンソルとが与えられると、学習用の画像データに含まれている動物の種類を浮動小数点型推論モデル１ｂに学習させ、学習済みの浮動小数点型推論モデル１ｂを出力する。
浮動小数点型推論モデル１ｂは、学習用の画像データに含まれている動物の種類を学習する際、浮動小数点型の演算を行うことによって、浮動小数点型の重みパラメータを更新する。
図５に示すディープラーニングフレームワーク１ａでは、浮動小数点型の演算として、浮動小数点型の線形関数が実行される例が示されている。図５に示すディープラーニングフレームワーク１ａでは、損失計算が行われており、その計算結果は、浮動小数点型の重みパラメータを示している。損失計算自体は、公知の技術であるため詳細な説明を省略する。
図５に示すディープラーニングフレームワーク１ａでは、浮動小数点型の演算の結果がＯＮＮＸ形式に変換され、その変換の結果が、浮動小数点型推論モデル１ｂとして出力されている。ＯＮＮＸ形式の変換処理自体は、公知の技術であるため詳細な説明を省略する。
【0025】
推論モデル生成部１は、例えば、量子化ライブラリ１ｃを用いて、浮動小数点型推論モデル１ｂに含まれている浮動小数点型の重みパラメータを量子化済みのＰｏｓｉｔ型の重みパラメータに変換することによって、Ｐｏｓｉｔ型推論モデル１ｄを生成する（図４のステップＳＴ１）。
具体的には、推論モデル生成部１は、量子化ライブラリ１ｃから、浮動小数点型推論モデル１ｂに含まれている浮動小数点型の重みパラメータに対応する量子化済みのＰｏｓｉｔ型の重みパラメータを取得する。
そして、推論モデル生成部１は、浮動小数点型推論モデル１ｂに含まれている浮動小数点型の重みパラメータを、取得した量子化済みのＰｏｓｉｔ型の重みパラメータに変換することによって、Ｐｏｓｉｔ型推論モデル１ｄを生成する。
因みに、浮動小数点型推論モデル１ｂに含まれている浮動小数点型の重みパラメータを量子化すれば、浮動小数点型推論モデル１ｂの推論速度を高めることができる。浮動小数点型の重みパラメータを量子化する処理としては、例えば、重みパラメータの小数点〇△以下を四捨五入する処理がある。しかし、浮動小数点型の重みパラメータを量子化すれば、浮動小数点型推論モデル１ｂの推論精度が劣化する可能性がある。
推論モデル生成部１は、Ｐｏｓｉｔ型推論モデル１ｄを言語変換部２に出力する。
具体的には、推論モデル生成部１は、量子化ライブラリ１ｃから、浮動小数点型推論モデル１ｂに含まれている浮動小数点型の重みパラメータに対応する量子化済みのＰｏｓｉｔ型の重みパラメータを取得する。
そして、推論モデル生成部１は、浮動小数点型推論モデル１ｂに含まれている浮動小数点型の重みパラメータを、取得した量子化済みのＰｏｓｉｔ型の重みパラメータに変換することによって、Ｐｏｓｉｔ型推論モデル１ｄを生成する。
因みに、浮動小数点型推論モデル１ｂに含まれている浮動小数点型の重みパラメータを量子化すれば、浮動小数点型推論モデル１ｂの推論速度を高めることができる。浮動小数点型の重みパラメータを量子化する処理としては、例えば、重みパラメータの小数点〇△以下を四捨五入する処理がある。しかし、浮動小数点型の重みパラメータを量子化すれば、浮動小数点型推論モデル１ｂの推論精度が劣化する可能性がある。
推論モデル生成部１は、Ｐｏｓｉｔ型推論モデル１ｄを言語変換部２に出力する。
【0026】
Ｐｏｓｉｔの表現形式は、ＩＥＥ（Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ）標準の１つであるＩＥＥ７５４に記載されている浮動小数点の表現形式と異なるものである。
Ｐｏｓｉｔは、図６に示すように、４種類のビットフィールドを含むものである。４種類のビットフィールドは、“ｓｉｇｎ”、“ｒｅｇｉｍｅ”、“ｅｘｐｏｎｅｎｔ”及び“ｆｒａｃｔｉｏｎ”である。
図６は、Ｐｏｓｉｔの表現形式を示す説明図である。
Ｐｏｓｉｔは、図６に示すように、４種類のビットフィールドを含むものである。４種類のビットフィールドは、“ｓｉｇｎ”、“ｒｅｇｉｍｅ”、“ｅｘｐｏｎｅｎｔ”及び“ｆｒａｃｔｉｏｎ”である。
図６は、Ｐｏｓｉｔの表現形式を示す説明図である。
【0027】
Ｐｏｓｉｔは、数値のスケーリングを行う指数部が、“ｒｅｇｉｍｅ”のビットフィールドと“ｅｘｐｏｎｅｎｔ”のビットフィールドとによって表現される点で、ＩＥＥ７５４に記載されている浮動小数点と相違している。
また、Ｐｏｓｉｔは、それぞれのビットフィールドの長さが可変長である点で、ＩＥＥ７５４に記載されている浮動小数点と相違している。
Ｐｏｓｉｔのビット数と、ＩＥＥ７５４に記載されている浮動小数点のビット数とが同じである場合、表現できる値のレンジの広さが、ＩＥＥ７５４に記載されている浮動小数点よりもＰｏｓｉｔの方が劣るものの、０近傍の値の精度が、ＩＥＥ７５４に記載されている浮動小数点よりもＰｏｓｉｔの方が優れている。このため、Ｐｏｓｉｔは、表現対象のデータの精度の劣化を抑えつつ、データを量子化することが可能である。推論モデルに含まれる重みパラメータは、０近傍の値である。
したがって、Ｐｏｓｉｔ型推論モデル１ｄに含まれるＰｏｓｉｔ型の重みパラメータは、浮動小数点の重みパラメータを量子化するよりも、精度の劣化を招くことなく、量子化することが可能である。
また、Ｐｏｓｉｔは、それぞれのビットフィールドの長さが可変長である点で、ＩＥＥ７５４に記載されている浮動小数点と相違している。
Ｐｏｓｉｔのビット数と、ＩＥＥ７５４に記載されている浮動小数点のビット数とが同じである場合、表現できる値のレンジの広さが、ＩＥＥ７５４に記載されている浮動小数点よりもＰｏｓｉｔの方が劣るものの、０近傍の値の精度が、ＩＥＥ７５４に記載されている浮動小数点よりもＰｏｓｉｔの方が優れている。このため、Ｐｏｓｉｔは、表現対象のデータの精度の劣化を抑えつつ、データを量子化することが可能である。推論モデルに含まれる重みパラメータは、０近傍の値である。
したがって、Ｐｏｓｉｔ型推論モデル１ｄに含まれるＰｏｓｉｔ型の重みパラメータは、浮動小数点の重みパラメータを量子化するよりも、精度の劣化を招くことなく、量子化することが可能である。
【0028】
第１の言語変換処理部３は、推論モデル生成部１から、Ｐｏｓｉｔ型推論モデル１ｄを取得する。
第１の言語変換処理部３は、例えば、記述変換ツール３ａを用いて、Ｐｏｓｉｔ型推論モデル１ｄのアルゴリズムを示すソースコードを、高位合成言語によって表現されているソースコードに変換する（図４のステップＳＴ２）。
第１の言語変換処理部３は、ソースコード変換後の推論モデル３ｂを第２の言語変換処理部４に出力する。
第１の言語変換処理部３は、例えば、記述変換ツール３ａを用いて、Ｐｏｓｉｔ型推論モデル１ｄのアルゴリズムを示すソースコードを、高位合成言語によって表現されているソースコードに変換する（図４のステップＳＴ２）。
第１の言語変換処理部３は、ソースコード変換後の推論モデル３ｂを第２の言語変換処理部４に出力する。
【0029】
以下、記述変換ツール３ａによる推論モデルの変換アルゴリズムを説明する。
記述変換ツール３ａは、例えば、図７に示すようなＰｏｓｉｔ型推論モデル１ｄに係るニューラルネットワークに基づいて、Ｐｏｓｉｔ型推論モデル１ｄが行う複数の演算を認識する。複数の演算としては、例えば、畳み込みの計算、ＭＡＸプーリング及び活性化関数の演算がある。
図７は、記述変換ツール３ａによる推論モデルの変換を示す説明図である。
記述変換ツール３ａは、例えば、図７に示すようなＰｏｓｉｔ型推論モデル１ｄに係るニューラルネットワークに基づいて、Ｐｏｓｉｔ型推論モデル１ｄが行う複数の演算を認識する。複数の演算としては、例えば、畳み込みの計算、ＭＡＸプーリング及び活性化関数の演算がある。
図７は、記述変換ツール３ａによる推論モデルの変換を示す説明図である。
【0030】
記述変換ツール３ａは、それぞれの演算毎に、Ｐｏｓｉｔに対応している関数の呼び出しを行う。当該関数は、Ｐｏｓｉｔ型の演算を浮動小数点の演算に変換するものである。
記述変換ツール３ａは、それぞれの演算毎に、当該関数を実行することによって、Ｐｏｓｉｔ型の演算を浮動小数点の演算に変換する。
記述変換ツール３ａは、それぞれの演算を浮動小数点の演算に変換した推論モデルのソースコードを高位合成言語のソースコードに変換することによって、Ｐｏｓｉｔ型推論モデル１ｄを、ソースコードが高位合成言語によって表現された推論モデル３ｂに変換する。
図７の例では、高位合成言語がＣ＋＋言語である。
記述変換ツール３ａは、それぞれの演算毎に、当該関数を実行することによって、Ｐｏｓｉｔ型の演算を浮動小数点の演算に変換する。
記述変換ツール３ａは、それぞれの演算を浮動小数点の演算に変換した推論モデルのソースコードを高位合成言語のソースコードに変換することによって、Ｐｏｓｉｔ型推論モデル１ｄを、ソースコードが高位合成言語によって表現された推論モデル３ｂに変換する。
図７の例では、高位合成言語がＣ＋＋言語である。
【0031】
ここでは、記述変換ツール３ａが、Ｐｏｓｉｔ型の演算を浮動小数点の演算に変換し、浮動小数点の演算に変換した推論モデルのソースコードを高位合成言語のソースコードに変換している。しかし、これは一例に過ぎず、記述変換ツール３ａが、Ｐｏｓｉｔ型推論モデル１ｄのソースコードを、直接、高位合成言語のソースコードに変換することによって、Ｐｏｓｉｔ型推論モデル１ｄを、ソースコードが高位合成言語によって表現された推論モデル３ｂに変換するようにしてもよい。
【0032】
第２の言語変換処理部４は、第１の言語変換処理部３から、ソースコードが高位合成言語によって表現された推論モデル３ｂを取得する。
第２の言語変換処理部４は、例えば、高位合成ツール４ａを用いて、推論モデル３ｂのアルゴリズムを示すソースコードを、ハードウェア記述言語によって表現されているソースコードに変換する（図４のステップＳＴ３）。
第２の言語変換処理部４は、ソースコード変換後の推論モデル４ｂを、例えば、推論モデル４ｂをハードウェアに実装する装置（図示せず）に出力する。
第２の言語変換処理部４は、例えば、高位合成ツール４ａを用いて、推論モデル３ｂのアルゴリズムを示すソースコードを、ハードウェア記述言語によって表現されているソースコードに変換する（図４のステップＳＴ３）。
第２の言語変換処理部４は、ソースコード変換後の推論モデル４ｂを、例えば、推論モデル４ｂをハードウェアに実装する装置（図示せず）に出力する。
【0033】
以下、高位合成ツール４ａによる推論モデルの変換アルゴリズムを説明する。ただし、高位合成ツール４ａは、公知のツールであるため、高位合成ツール４ａによる推論モデルの変換アルゴリズムを簡単に説明する。
高位合成言語は、例えばビヘイビア記述であり、ハードウェア記述言語は、例えばＨＤＬ記述である。
図８は、高位合成に含まれている処理の１つであるカウンタの処理を示すビヘイビア記述の一例を示す説明図である。図９は、高位合成に含まれている処理の１つであるカウンタの処理を示すＨＤＬ記述の一例を示す説明図である。
高位合成ツール４ａは、ビヘイビア記述が与えられると、例えば、図１０に示すような高位合成を行うことによって、ＨＤＬ記述を出力する。
図１０は、高位合成ツール４ａによる高位合成を示す説明図である。
図１０の例では、高位合成として、アーキテクチャの自動探索、トップレベル記述の自動生成、高位合成用ライブラリの生成、スケジューリング、バインディング及び電力最適化が行われている。しかし、これは、あくまでも一例であり、これらと異なる高位合成であってもよい。
高位合成言語は、例えばビヘイビア記述であり、ハードウェア記述言語は、例えばＨＤＬ記述である。
図８は、高位合成に含まれている処理の１つであるカウンタの処理を示すビヘイビア記述の一例を示す説明図である。図９は、高位合成に含まれている処理の１つであるカウンタの処理を示すＨＤＬ記述の一例を示す説明図である。
高位合成ツール４ａは、ビヘイビア記述が与えられると、例えば、図１０に示すような高位合成を行うことによって、ＨＤＬ記述を出力する。
図１０は、高位合成ツール４ａによる高位合成を示す説明図である。
図１０の例では、高位合成として、アーキテクチャの自動探索、トップレベル記述の自動生成、高位合成用ライブラリの生成、スケジューリング、バインディング及び電力最適化が行われている。しかし、これは、あくまでも一例であり、これらと異なる高位合成であってもよい。
【0034】
以上の実施の形態１では、浮動小数点型の重みパラメータを含んでいる推論モデルである浮動小数点型推論モデル１ｂの重みパラメータを量子化済みのＰｏｓｉｔ型の重みパラメータに変換することによって、量子化済みのＰｏｓｉｔ型の重みパラメータを含んでいる推論モデルであるＰｏｓｉｔ型推論モデル１ｄを生成する推論モデル生成部１と、推論モデル生成部１により生成されたＰｏｓｉｔ型推論モデル１ｄのアルゴリズムを示すソースコードを、ハードウェア記述言語によって表現されているソースコードに変換する言語変換部２とを備えるように、推論モデル生成装置を構成した。したがって、推論モデル生成装置は、推論モデルの推論精度の劣化を抑えつつ、推論速度を高めることができる。
【0035】
実施の形態２．
実施の形態２では、Ｐｏｓｉｔ型のディープラーニングフレームワーク１ｅから、Ｐｏｓｉｔ型推論モデル１ｄを取得する推論モデル生成部５を備える推論モデル生成装置について説明する。
実施の形態２では、Ｐｏｓｉｔ型のディープラーニングフレームワーク１ｅから、Ｐｏｓｉｔ型推論モデル１ｄを取得する推論モデル生成部５を備える推論モデル生成装置について説明する。
【0036】
図１１は、実施の形態２に係る推論モデル生成装置を示す構成図である。図１１において、図１と同一符号は、同一又は相当部分を示すので、詳細な説明を省略する。
図１２は、実施の形態１に係る推論モデル生成装置のハードウェアを示すハードウェア構成図である。図１２において、図２と同一符号は、同一又は相当部分を示すので、詳細な説明を省略する。
図１１に示す推論モデル生成装置は、推論モデル生成部５及び言語変換部２を備えている。
図１２は、実施の形態１に係る推論モデル生成装置のハードウェアを示すハードウェア構成図である。図１２において、図２と同一符号は、同一又は相当部分を示すので、詳細な説明を省略する。
図１１に示す推論モデル生成装置は、推論モデル生成部５及び言語変換部２を備えている。
【0037】
推論モデル生成部５は、例えば、図１２に示す推論モデル生成回路１３によって実現される。
推論モデル生成部５は、学習データをＰｏｓｉｔ型のディープラーニングフレームワーク１ｅに与えることによって、Ｐｏｓｉｔ型のディープラーニングフレームワーク１ｅから、量子化済みのＰｏｓｉｔ型の重みパラメータを含んでいる推論モデルであるＰｏｓｉｔ型推論モデル１ｄを取得する。
推論モデル生成部５は、Ｐｏｓｉｔ型推論モデル１ｄを言語変換部２に出力する。
推論モデル生成部５は、学習データをＰｏｓｉｔ型のディープラーニングフレームワーク１ｅに与えることによって、Ｐｏｓｉｔ型のディープラーニングフレームワーク１ｅから、量子化済みのＰｏｓｉｔ型の重みパラメータを含んでいる推論モデルであるＰｏｓｉｔ型推論モデル１ｄを取得する。
推論モデル生成部５は、Ｐｏｓｉｔ型推論モデル１ｄを言語変換部２に出力する。
【0038】
Ｐｏｓｉｔ型のディープラーニングフレームワーク１ｅは、学習データが与えられると、学習データをＰｏｓｉｔ型推論モデル１ｄに与えて、Ｐｏｓｉｔ型推論モデル１ｄに学習させるものである。
【0039】
図１１では、推論モデル生成装置の構成要素である推論モデル生成部５及び言語変換部２のそれぞれが、図１２に示すような専用のハードウェアによって実現されるものを想定している。即ち、推論モデル生成装置が、推論モデル生成回路１３及び言語変換回路１２によって実現されるものを想定している。
推論モデル生成回路１３及び言語変換回路１２のそれぞれは、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ、ＦＰＧＡ、又は、これらを組み合わせたものが該当する。
推論モデル生成回路１３及び言語変換回路１２のそれぞれは、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ、ＦＰＧＡ、又は、これらを組み合わせたものが該当する。
【0040】
推論モデル生成装置の構成要素は、専用のハードウェアによって実現されるものに限るものではなく、推論モデル生成装置が、ソフトウェア、ファームウェア、又は、ソフトウェアとファームウェアとの組み合わせによって実現されるものであってもよい。
ソフトウェア又はファームウェアは、プログラムとして、コンピュータのメモリに格納される。コンピュータは、プログラムを実行するハードウェアを意味し、例えば、ＣＰＵ、ＧＰＵ、中央処理装置、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、プロセッサ、あるいは、ＤＳＰが該当する。
ソフトウェア又はファームウェアは、プログラムとして、コンピュータのメモリに格納される。コンピュータは、プログラムを実行するハードウェアを意味し、例えば、ＣＰＵ、ＧＰＵ、中央処理装置、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、プロセッサ、あるいは、ＤＳＰが該当する。
【0041】
推論モデル生成装置が、ソフトウェア又はファームウェア等によって実現される場合、推論モデル生成部５及び言語変換部２におけるそれぞれの処理手順をコンピュータに実行させるためのプログラムが図３に示すメモリ２１に格納される。そして、図３に示すプロセッサ２２がメモリ２１に格納されているプログラムを実行する。
【0042】
また、図１２では、推論モデル生成装置の構成要素のそれぞれが専用のハードウェアによって実現される例を示し、図３では、推論モデル生成装置がソフトウェア又はファームウェア等によって実現される例を示している。しかし、これは一例に過ぎず、推論モデル生成装置における一部の構成要素が専用のハードウェアによって実現され、残りの構成要素がソフトウェア又はファームウェア等によって実現されるものであってもよい。
【0043】
次に、図１１に示す推論モデル生成装置の動作について説明する。推論モデル生成部５以外は、図１に示す推論モデル生成装置と同様であるため、ここでは、推論モデル生成部５の動作のみを説明する。
推論モデル生成部５の内部メモリには、例えば、図１３に示すようなＰｏｓｉｔ型のディープラーニングフレームワーク１ｅが格納されている。
図１３は、Ｐｏｓｉｔ型のディープラーニングフレームワーク１ｅによるＰｏｓｉｔ型推論モデル１ｄの生成例を示す説明図である。
推論モデル生成部５の内部メモリには、例えば、図１３に示すようなＰｏｓｉｔ型のディープラーニングフレームワーク１ｅが格納されている。
図１３は、Ｐｏｓｉｔ型のディープラーニングフレームワーク１ｅによるＰｏｓｉｔ型推論モデル１ｄの生成例を示す説明図である。
【0044】
推論モデル生成部５が、Ｐｏｓｉｔ型推論モデル１ｄとして、例えば、画像データに含まれている動物の種類を分類する推論モデルを生成する場合、学習データとして、学習用の画像データと、当該画像データに含まれている動物の種類を示す教師データである正解テンソルとがＰｏｓｉｔ型のディープラーニングフレームワーク１ｅに与えられる。
Ｐｏｓｉｔ型のディープラーニングフレームワーク１ｅは、学習用の画像データと正解テンソルとが与えられると、学習用の画像データに含まれている動物の種類をＰｏｓｉｔ型推論モデル１ｄに学習させ、学習済みのＰｏｓｉｔ型推論モデル１ｄを出力する。
Ｐｏｓｉｔ型推論モデル１ｄは、学習用の画像データに含まれている動物の種類を学習する際、Ｐｏｓｉｔ型の演算を行うことによって、Ｐｏｓｉｔ型の重みパラメータを更新する。
図１３に示すＰｏｓｉｔ型のディープラーニングフレームワーク１ｅでは、Ｐｏｓｉｔ型の演算として、Ｐｏｓｉｔ型の線形関数が実行される例が示されている。図１３に示すＰｏｓｉｔ型のディープラーニングフレームワーク１ｅでは、損失計算が行われており、その計算結果は、Ｐｏｓｉｔ型の重みパラメータを示している。損失計算自体は、公知の技術であるため詳細な説明を省略する。
図１３に示すＰｏｓｉｔ型のディープラーニングフレームワーク１ｅでは、Ｐｏｓｉｔ型の演算の結果がＯＮＮＸ形式に変換され、その変換の結果が、Ｐｏｓｉｔ型推論モデル１ｄとして出力されている。ＯＮＮＸ形式の変換処理自体は、公知の技術であるため詳細な説明を省略する。
Ｐｏｓｉｔ型のディープラーニングフレームワーク１ｅは、学習用の画像データと正解テンソルとが与えられると、学習用の画像データに含まれている動物の種類をＰｏｓｉｔ型推論モデル１ｄに学習させ、学習済みのＰｏｓｉｔ型推論モデル１ｄを出力する。
Ｐｏｓｉｔ型推論モデル１ｄは、学習用の画像データに含まれている動物の種類を学習する際、Ｐｏｓｉｔ型の演算を行うことによって、Ｐｏｓｉｔ型の重みパラメータを更新する。
図１３に示すＰｏｓｉｔ型のディープラーニングフレームワーク１ｅでは、Ｐｏｓｉｔ型の演算として、Ｐｏｓｉｔ型の線形関数が実行される例が示されている。図１３に示すＰｏｓｉｔ型のディープラーニングフレームワーク１ｅでは、損失計算が行われており、その計算結果は、Ｐｏｓｉｔ型の重みパラメータを示している。損失計算自体は、公知の技術であるため詳細な説明を省略する。
図１３に示すＰｏｓｉｔ型のディープラーニングフレームワーク１ｅでは、Ｐｏｓｉｔ型の演算の結果がＯＮＮＸ形式に変換され、その変換の結果が、Ｐｏｓｉｔ型推論モデル１ｄとして出力されている。ＯＮＮＸ形式の変換処理自体は、公知の技術であるため詳細な説明を省略する。
【0045】
推論モデル生成部５は、学習データをＰｏｓｉｔ型のディープラーニングフレームワーク１ｅに与えることによって、Ｐｏｓｉｔ型のディープラーニングフレームワーク１ｅから、量子化済みのＰｏｓｉｔ型の重みパラメータを含んでいる推論モデルであるＰｏｓｉｔ型推論モデル１ｄを取得する。
推論モデル生成部５は、Ｐｏｓｉｔ型推論モデル１ｄを言語変換部２に出力する。
推論モデル生成部５は、Ｐｏｓｉｔ型推論モデル１ｄを言語変換部２に出力する。
【0046】
以上の実施の形態２では、学習データをＰｏｓｉｔ型のディープラーニングフレームワーク１ｅに与えることによって、Ｐｏｓｉｔ型のディープラーニングフレームワーク１ｅから、量子化済みのＰｏｓｉｔ型の重みパラメータを含んでいる推論モデルであるＰｏｓｉｔ型推論モデル１ｄを取得する推論モデル生成部５と、推論モデル生成部５により取得されたＰｏｓｉｔ型推論モデル１ｄのアルゴリズムを示すソースコードを、ハードウェア記述言語によって表現されているソースコードに変換する言語変換部２とを備えるように、推論モデル生成装置を構成した。したがって、推論モデル生成装置は、推論モデルの推論精度の劣化を抑えつつ、推論速度を高めることができる。
【0047】
なお、本開示は、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【0048】
１ 推論モデル生成部、１ａ ディープラーニングフレームワーク、１ｂ 浮動小数点型推論モデル、１ｃ 量子化ライブラリ、１ｄ Ｐｏｓｉｔ型推論モデル、１ｅ Ｐｏｓｉｔ型のディープラーニングフレームワーク、２ 言語変換部、３ 第１の言語変換処理部、３ａ 記述変換ツール、３ｂ 推論モデル、４ 第２の言語変換処理部、４ａ 高位合成ツール、４ｂ 推論モデル、５ 推論モデル生成部、１１ 推論モデル生成回路、１２ 言語変換回路、１３ 推論モデル生成回路、２１ メモリ、２２ プロセッサ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】