特開 2025-67811 印刷回路基板及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025067811

(43)【公開日】2025-04-24

(54)【発明の名称】印刷回路基板及びその製造方法

(51)【国際特許分類】

   H05K 3/00 20060101AFI20250417BHJP

   H05K 1/02 20060101ALI20250417BHJP

   H05K 3/46 20060101ALI20250417BHJP

   H05K 1/18 20060101ALN20250417BHJP

【ＦＩ】

H05K3/00 K

H05K1/02 C

H05K3/46 B

H05K1/18 Q

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

(21)【出願番号】P 2024151428

(22)【出願日】2024-09-03

(31)【優先権主張番号】10-2023-0137104

(32)【優先日】2023-10-13

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】110000051

【氏名又は名称】弁理士法人共生国際特許事務所

(72)【発明者】

【氏名】高 永 国

(72)【発明者】

【氏名】金 相 勳

(72)【発明者】

【氏名】尹 智 湖

(72)【発明者】

【氏名】金 圭 默

(72)【発明者】

【氏名】金 台 勳

(72)【発明者】

【氏名】金 海 星

【テーマコード（参考）】

5E316

5E336

5E338

【Ｆターム（参考）】

5E316AA12

5E316AA15

5E316AA32

5E316AA43

5E316EE31

5E316GG22

5E316HH21

5E316HH31

5E336AA04

5E336AA08

5E336BB03

5E336BC26

5E336CC31

5E336CC51

5E336GG30

5E338AA03

5E338BB19

5E338BB63

5E338EE31

5E338EE60

(57)【要約】

【課題】キャビティ周辺の回路パターンの損傷がなく、所望の深さを有して実装の正確度を高めることができるキャビティを形成する印刷回路基板及びその製造方法を提供する。
【解決手段】本発明の印刷回路基板は、第１絶縁層と、第１絶縁層に埋め込まれた第１配線層と、第１絶縁層に形成された第１ビアホール内に位置する第１ビアと、第１絶縁層の下に位置する第２絶縁層と、第２絶縁層に埋め込まれた第２配線層と、第１絶縁層の上に位置する第１ソルダレジスト層と、高さ方向に沿って第１ソルダレジスト層を貫通して第１絶縁層の一部分を貫通して形成されたキャビティと、を備え、キャビティは、それぞれ異なる幅を有する第１部分、第２部分、及び第３部分を含み、第１部分は、高さ方向に沿って第２部分の上に位置し、第３部分は、高さ方向に沿って第１部分の上に位置し、第１ビアは、キャビティの第２部分を通じて露出する。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１絶縁層と、
前記第１絶縁層に埋め込まれた第１配線層と、
前記第１絶縁層に形成された第１ビアホール内に位置する第１ビアと、
前記第１絶縁層の下に位置する第２絶縁層と、
前記第２絶縁層に埋め込まれた第２配線層と、
前記第１絶縁層の上に位置する第１ソルダレジスト層と、
高さ方向に沿って前記第１ソルダレジスト層を貫通して前記第１絶縁層の一部を貫通して形成されたキャビティと、を備え、
前記キャビティは、それぞれ異なる幅を有する第１部分、第２部分、及び第３部分を含み、
前記第１部分は、前記高さ方向に沿って前記第２部分の上に位置し、
前記第３部分は、前記高さ方向に沿って前記第１部分の上に位置し、
前記第１ビアは、前記キャビティの第２部分を通じて露出することを特徴とする印刷回路基板。

【請求項2】

前記キャビティの第２部分は、複数個であり、
前記キャビティの間の前記第１絶縁層の表面は、前記第１部分に向かって突出した複数の突出部を有することを特徴とする請求項１に記載の印刷回路基板。

【請求項3】

前記第１ビアホール及び前記第１ビアは、複数個であり、
前記複数個の前記第２部分は、前記高さ方向に沿って前記複数個の前記第１ビアに重畳することを特徴とする請求項２に記載の印刷回路基板。

【請求項4】

前記第１部分の第１幅、前記第２部分の第２幅、及び前記第３部分の第３幅は、それぞれ異なることを特徴とする請求項１に記載の印刷回路基板。

【請求項5】

前記第２部分の第２幅は、前記第１部分の第１幅及び前記第３部分の第３幅よりも小さいことを特徴とする請求項４に記載の印刷回路基板。

【請求項6】

前記第１部分の第１深さは、前記第１配線層の第１厚さと同じであり、
前記第２部分の第２深さは、前記第１ビアの第２厚さよりも小さいことを特徴とする請求項１に記載の印刷回路基板。

【請求項7】

前記第３部分の第３深さは、前記第１ソルダレジスト層の第３厚さと同じであることを特徴とする請求項６に記載の印刷回路基板。

【請求項8】

前記第２絶縁層に形成された第２ビアホール内に位置する第２ビアと、
前記第２絶縁層の下に位置する第３絶縁層と、
前記第３絶縁層に形成された第３ビアホール内に位置する第３ビアと、を更に含むことを特徴とする請求項１に記載の印刷回路基板。

【請求項9】

前記第１ソルダレジスト層によって埋め込まれた第１パッド層と、
前記第１ソルダレジスト層の切開部内に位置して前記第１パッド層に接触する第１追加パッド層と、
前記第１追加パッド層の上に位置する第２追加パッド層と、を更に含むことを特徴とする請求項８に記載の印刷回路基板。

【請求項10】

前記キャビティは、前記第２追加パッド層の側面に定義される第４部分を更に含むことを特徴とする請求項９に記載の印刷回路基板。

【請求項11】

前記第４部分の幅は、前記第１部分の第１幅、前記第２部分の第２幅、及び前記第３部分の第３幅とは異なることを特徴とする請求項１０に記載の印刷回路基板。

【請求項12】

第１配線層及び第１犠牲層を形成する段階と、
前記第１犠牲層の上に複数のダミーパターンを形成する段階と、
前記第１配線層、前記第１犠牲層、及び前記複数のダミーパターンを埋め込む第１絶縁層を積層する段階と、
前記第１配線層に重畳する第１ビアホール及び前記複数のダミーパターンに重畳する複数の第２ビアホールを前記第１絶縁層に形成する段階と、
前記第１絶縁層の前記第１ビアホール及び前記複数の第２ビアホールに第１ビア及び複数の第２ビアを形成する段階と、
前記第１犠牲層の上に第２犠牲層を形成する段階と、
前記第１犠牲層及び前記第２犠牲層をエッチングしてキャビティの第１部分を形成する段階と、
前記複数のダミーパターンを除去して前記複数の第２ビアを露出するように前記キャビティの第２部分を形成する段階と、を有することを特徴とする印刷回路基板の製造方法。

【請求項13】

前記第１犠牲層は、前記第１配線層と同じ層を含んで前記第１配線層と同じ厚さを有するように形成され、
前記複数のダミーパターンは、前記第１ビアとは異なる層を含んで前記第１ビアの厚さよりも小さい厚さを有するように形成されることを特徴とする請求項１２に記載の印刷回路基板の製造方法。

【請求項14】

前記第２犠牲層と同じ層として前記第１配線層の上にパッド層を形成する段階と、
前記パッド層を覆って前記第２犠牲層を露出して前記キャビティの第３部分を有する第１ソルダレジスト層を形成する段階と、を更に含むことを特徴とする請求項１３に記載の印刷回路基板の製造方法。

【請求項15】

前記第２絶縁層の下に位置する第３絶縁層を形成する段階と、
前記第３絶縁層に形成された第３ビアホール内に位置する第３ビアを形成する段階と、を更に含むことを特徴とする請求項１４に記載の印刷回路基板の製造方法。

【請求項16】

前記第１ソルダレジスト層の切開部内に位置して前記第１パッド層に接触する第１追加パッド層を形成する段階と、
前記第１追加パッド層の上に位置する第２追加パッド層を形成する段階と、を更に含むことを特徴とする請求項１５に記載の印刷回路基板の製造方法。

【請求項17】

前記キャビティは、前記第２追加パッド層の側面で定義される第４部分を更に含むように形成されることを特徴とする請求項１６に記載の印刷回路基板の製造方法。

【請求項18】

前記第１部分の第１幅、前記第２部分の第２幅、及び前記第３部分の第３幅は、それぞれ異なることを特徴とする請求項１７に記載の印刷回路基板の製造方法。

【請求項19】

前記第２部分の第２幅は、前記第１部分の第１幅及び前記第３部分の第３幅よりも小さいことを特徴とする請求項１８に記載の印刷回路基板の製造方法。

【請求項20】

前記第４部分の幅は、前記第１部分の第１幅、前記第２部分の第２幅、及び前記第３部分の第３幅とは異なるように形成されることを特徴とする請求項１９に記載の印刷回路基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、印刷回路基板及びその製造方法に関する。

【背景技術】

【0002】

印刷回路基板は、絶縁材に銅のような伝導性材料で回路パターンを形成したものであり、携帯電話機をはじめとするＩＴ分野の電子機器が小型化されるにつれて印刷回路基板にキャビティを形成し、キャビティ内にＩＣ、能動素子、又は受動素子などの電子部品を実装する方法が提案された。

【0003】

電子部品が実装される印刷回路基板のキャビティの深さによって、電子部品中の印刷回路基板内に実装される部分の高さも変化する。

【0004】

印刷回路基板のキャビティの深さが深いほど、電子部品の多くの部分がキャビティ内に実装可能であり、電子部品及び印刷回路基板をパッケージングした製品の全体の厚さが減少する。

【0005】

しかし、印刷回路基板にキャビティを形成する場合、キャビティの深さを調節しにくく、キャビティの深さを深く形成するために周辺の回路パターンが損傷することがある。

【0006】

また、キャビティ内に実装される電子部品と基板との間の実装用接続部の大きさが小さくなる場合、電子部品を基板に正確に実装しにくいことがある。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開２０２０－１４５４８２号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

本発明は、上記従来の問題点に鑑みてなされたものであって、本発明の目的は、実装の正確度を高めることができるキャビティを形成する印刷回路基板及びその製造方法を提供することにある。

【課題を解決するための手段】

【0009】

上記目的を達成するためになされた本発明の一態様による印刷回路基板は、第１絶縁層と、前記第１絶縁層に埋め込まれた第１配線層と、前記第１絶縁層に形成された第１ビアホール内に位置する第１ビアと、前記第１絶縁層の下に位置する第２絶縁層と、前記第２絶縁層に埋め込まれた第２配線層と、前記第１絶縁層の上に位置する第１ソルダレジスト層と、高さ方向に沿って前記第１ソルダレジスト層を貫通して前記第１絶縁層の一部分を貫通して形成されたキャビティと、を備え、前記キャビティは、それぞれ異なる幅を有する第１部分、第２部分、及び第３部分を含み、前記第１部分は、前記高さ方向に沿って前記第２部分の上に位置し、前記第３部分は、前記高さ方向に沿って前記第１部分の上に位置し、前記第１ビアは、前記キャビティの第２部分を通じて露出する。

【0010】

前記キャビティの第２部分は、複数個であり、前記キャビティの間の前記第１絶縁層の表面は、前記第１部分に向かって突出した複数の突出部を有し得る。
前記第１ビアホール及び前記第１ビアは、複数個であり、前記複数個の前記第２部分は、前記高さ方向に沿って前記複数個の前記第１ビアに重畳してもよい。
前記第１部分の第１幅、前記第２部分の第２幅、及び前記第３部分の第３幅は、それぞれ異なってもよい。
前記第２部分の第２幅は、前記第１部分の第１幅及び前記第３部分の第３幅よりも小さくてもよい。
前記第１部分の第１深さは、前記第１配線層の第１厚さと同じであり、前記第２部分の第２深さは、前記第１ビアの第２厚さよりも小さくてもよい。
前記第３部分の第３深さは、前記第１ソルダレジスト層の第３厚さと同じであってもよい。
前記印刷回路基板は、前記第２絶縁層に形成された第２ビアホール内に位置する第２ビアと、前記第２絶縁層の下に位置する第３絶縁層と、前記第３絶縁層に形成された第３ビアホール内に位置する第３ビアと、を更に含み得る。
前記印刷回路基板は、前記第１ソルダレジスト層によって埋め込まれた第１パッド層と、前記第１ソルダレジスト層の切開部内に位置して前記第１パッド層に接触する第１追加パッド層と、前記第１追加パッド層の上に位置する第２追加パッド層と、を更に含み得る。
前記キャビティは、前記第２追加パッド層の側面に定義される第４部分を更に含み得る。
前記第４部分の幅は、前記第１部分の第１幅、前記第２部分の第２幅、及び前記第３部分の第３幅はと異なってもよい。

【0011】

上記目的を達成するためになされた本発明の一態様による印刷回路基板の製造方法は、第１配線層及び第１犠牲層を形成する段階と、前記第１犠牲層の上に複数のダミーパターンを形成する段階と、前記第１配線層、前記第１犠牲層、及び前記複数のダミーパターンを埋め込む第１絶縁層を積層する段階と、前記第１配線層に重畳する第１ビアホール及び前記複数のダミーパターンに重畳する複数の第２ビアホールを前記第１絶縁層に形成する段階と、前記第１絶縁層の前記第１ビアホール及び前記複数の第２ビアホールに第１ビア及び複数の第２ビアを形成する段階と、前記第１犠牲層の上に第２犠牲層を形成する段階と、前記第１犠牲層及び前記第２犠牲層をエッチングしてキャビティの第１部分を形成する段階と、前記複数のダミーパターンを除去して前記複数の第２ビアを露出するように前記キャビティの第２部分を形成する段階と、を有する。

【0012】

前記第１犠牲層は、前記第１配線層の側面に位置して前記第１配線層と同じ厚さを有するように形成され、前記複数のダミーパターンは、前記第１ビアの側面に位置して前記第１ビアの厚さよりも小さい厚さを有するように形成され得る。
前記印刷回路基板の製造方法は、前記第２犠牲層と同じ層として前記第１配線層の上にパッド層を形成する段階と、前記パッド層を覆って前記第２犠牲層を露出して前記キャビティの第３部分を有する第１ソルダレジスト層を形成する段階と、を更に含み得る。
前記印刷回路基板の製造方法は、前記第２絶縁層の下に位置する第３絶縁層を形成する段階と、前記第３絶縁層に形成された第３ビアホール内に位置する第３ビアを形成する段階と、を更に含み得る。
前記印刷回路基板の製造方法は、前記第１ソルダレジスト層の切開部内に位置して前記第１パッド層に接触する第１追加パッド層を形成する段階と、前記第１追加パッド層の上に位置する第２追加パッド層を形成する段階と、を更に含み得る。
前記キャビティは、前記第２追加パッド層の側面で定義される第４部分を更に含むように形成され得る。
前記第１部分の第１幅、前記第２部分の第２幅、及び前記第３部分の第３幅は、それぞれ異なるように形成され得る。
前記第２部分の第２幅は、前記第１部分の第１幅及び前記第３部分の第３幅よりも小さく形成され得る。
前記第４部分の幅は、前記第１部分の第１幅、前記第２部分の第２幅、及び前記第３部分の第３幅とは異なるように形成され得る。

【発明の効果】

【0013】

本発明の印刷回路基板及びその製造方法によれば、キャビティ周辺の回路パターンが損傷なく、所望の深さを有して実装の正確度を高めることができるキャビティを形成することができる。

【図面の簡単な説明】

【0014】

【図1】一実施形態による印刷回路基板の断面図である。

【図2】一実施形態による印刷回路基板の製造方法を示した断面図である。

【図3】一実施形態による印刷回路基板の製造方法を示した断面図である。

【図4】一実施形態による印刷回路基板の製造方法を示した断面図である。

【図5】一実施形態による印刷回路基板の製造方法を示した断面図である。

【図6】一実施形態による印刷回路基板の製造方法を示した断面図である。

【図7】一実施形態による印刷回路基板の製造方法を示した断面図である。

【図8】一実施形態による印刷回路基板の製造方法を示した断面図である。

【図9】一実施形態による印刷回路基板の製造方法を示した断面図である。

【図10】一実施形態による印刷回路基板の製造方法を示した断面図である。

【図11】他の実施形態による印刷回路基板の断面図である。

【図12】更に他の実施形態による印刷回路基板の断面図である。

【発明を実施するための形態】

【0015】

以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。

【0016】

本発明は、様々な異なる形態に実現することができ、ここで説明する実施形態に限定されない。

【0017】

本発明を明確に説明するために説明上不必要な部分は省略し、明細書全体に亘って同一又は類似の構成要素については同一の参照符号を付けるようにする。

【0018】

また、図面は本明細書に開示した実施形態を容易に理解することができるようにするためのものに過ぎず、図面によって本明細書に開示した技術的思想は制限されず、本発明の思想及び技術範囲に含まれる全ての変更、均等物、又は代替物を含むものとして理解されなければならない。

【0019】

また、図面に示した各構成の大きさ及び厚さは説明の便宜のために任意に示したものであって、本発明は必ずしも図示したものに限定されない。図面において様々な層及び領域を明確に表現するために厚さを拡大して示した。そして図面において、説明の便宜のために、一部の層及び領域の厚さを誇張して示した。

【0020】

また、層、膜、領域、板などの部分が他の部分「の上に」又は「上に」あるという場合、これは他の部分「の直上に」ある場合だけでなく、その中間にまた他の部分がある場合も含む。逆に、ある部分が他の部分「の直上に」あるという場合には中間に他の部分がないことを意味する。また、基準になる部分「の上に」又は「上に」あるということは基準になる部分の上又は下に位置することであり、必ずしも重力の反対方向に向かって「の上に」又は「上に」位置することを意味するものではない。

【0021】

また、明細書全体で、ある部分がある構成要素を「含む」という場合、これは特に反対になる記載がない限り他の構成要素を除くのではなく他の構成要素を更に含むことができることを意味する。

【0022】

また、明細書全体で、「平面上」という場合、これは対象部分を上から見た場合を意味し、「断面上」という場合、これは対象部分を垂直に切断した断面を横から見た場合を意味する。

【0023】

また、明細書全体で、「連結される」という場合、これは二つ以上の構成要素が直接的に連結されることのみを意味するのではなく、二つ以上の構成要素が他の構成要素を通じて間接的に連結されること、物理的に連結されることだけでなく電気的に連結されること、又は位置や機能によって異なる名称で称するが、一体であることを意味する。

【0024】

以下では、図面を参照して多様な実施形態及びその変形例を詳細に説明する。

【0025】

図１は、一実施形態による印刷回路基板の断面図である。図１を参照して、一実施形態による印刷回路基板について説明する。

【0026】

図１を参照すると、本実施形態による印刷回路基板１００は、積層された複数の絶縁層ＩＬ、複数の絶縁層ＩＬ内に埋め込まれた複数の配線層ＭＬ及び複数の絶縁層ＩＬに形成された複数のビアホールＶＡ内に位置する複数のビアＭＶ、複数のパッド層ＭＰ、ソルダレジスト層ＰＬ、そして複数の絶縁層ＩＬの一部分に形成されたキャビティＣＶを含む。

【0027】

複数の絶縁層ＩＬは、第１絶縁層ＩＬ１、及び高さ方向ＤＲＨに沿って第１絶縁層ＩＬ１の上に位置する第２絶縁層ＩＬ２を含む。

【0028】

複数の配線層ＭＬは、第１絶縁層ＩＬ１によって埋め込まれる第１配線層ＭＬ１、そして第２絶縁層ＩＬ２によって埋め込まれる第２配線層ＭＬ２及び第３配線層ＭＬ２２を含む。

【0029】

複数のビアＭＶは、第１絶縁層ＩＬ１に形成された第１ビアホールＶＡ１内に位置する第１ビアＭＶ１、第１絶縁層ＩＬ１に形成された第２ビアホールＶＡ１１内に位置する第２ビアＭＶ１１、第２絶縁層ＩＬ２に形成された第３ビアホールＶＡ２内に位置する第３ビアＭＶ２、そして第２絶縁層ＩＬ２に形成された第４ビアホールＶＡ２２内に位置する第４ビアＭＶ２２を含む。

【0030】

複数のパッド層ＭＰは、第１絶縁層ＩＬ１の上に位置する第１パッド層ＭＰ１と、第２絶縁層ＩＬ２の下に位置する第２パッド層ＭＰ２及び第３パッド層ＭＰ２２とを含む。

【0031】

第１ビアＭＶ１を通じて第１配線層ＭＬ１の一部と第２配線層ＭＬ２の一部とが連結され、第２ビアＭＶ１１は第３配線層ＭＬ２２の一部に連結され、第３ビアＭＶ２を通じて第２配線層ＭＬ２の一部と第２パッド層ＭＰ２とが連結され、第１パッド層ＭＰ１は第１配線層ＭＬ１に連結され、第４ビアＭＶ２２を通じて第３配線層ＭＬ２２の一部に第３パッド層ＭＰ２２がそれぞれ連結される。

【0032】

ソルダレジスト層ＰＬは、第１絶縁層ＩＬ１の上に位置して第２開口部ＯＰ２を通じて第１パッド層ＭＰ１の一部を露出する第１ソルダレジスト層ＰＬ１、そして第２絶縁層ＩＬ２の下に位置して第３及び第４開口部（ＯＰ３Ａ、ＯＰ３Ｂ）を通じて第２パッド層ＭＰ２及び第３パッド層ＭＰ２２の一部を露出する第２ソルダレジスト層ＰＬ２を含む。

【0033】

キャビティＣＶは、第１絶縁層ＩＬ１に形成されてそれぞれ異なる幅及び高さを有する第１部分ＣＶ１及び第２部分ＣＶ２、そして第１ソルダレジスト層ＰＬ１に形成された第３部分ＣＶ３を含む。

【0034】

キャビティＣＶの第１部分ＣＶ１は第１配線層ＭＬ１の側面に位置し、キャビティＣＶの第２部分ＣＶ２は第１ビアＭＶ１の側面に位置して第２ビアＭＶ１１に重畳し、キャビティＣＶの第３部分ＣＶ３は第１ソルダレジスト層ＰＬ１の側面に位置する。

【0035】

高さ方向ＤＲＨに沿って、キャビティＣＶの第２部分ＣＶ２の上にキャビティＣＶの第１部分ＣＶ１が配置され、キャビティＣＶの第１部分ＣＶ１の上にキャビティＣＶの第３部分ＣＶ３が配置される。

【0036】

キャビティＣＶ内で、第２ビアＭＶ１１はキャビティＣＶの第２部分ＣＶ２を通じて露出する。高さ方向ＤＲＨに沿って、キャビティＣＶの第２部分ＣＶ２の下部面と第２ビアＭＶ１１の上部面とは実質的に同じ高さを有する。

【0037】

高さ方向ＤＲＨに垂直を成す平面方向ＤＲＷに沿って、第１絶縁層ＩＬ１に形成されたキャビティＣＶの第１部分ＣＶ１は第１幅Ｗ１を有し、第１絶縁層ＩＬ１に形成されたキャビティＣＶの第２部分ＣＶ２は第２幅Ｗ２を有し、第１ソルダレジスト層ＰＬ１の一部分に形成されたキャビティＣＶの第３部分ＣＶ３は第３幅Ｗ３を有する。

【0038】

キャビティＣＶの第１部分ＣＶ１の第１幅Ｗ１とキャビティＣＶの第２部分ＣＶ２の第２幅Ｗ２とは互いに異なる。

【0039】

キャビティＣＶの第２部分ＣＶ２は、複数個であり、複数の第２ビアＭＶ１１に重畳する。キャビティＣＶの第２部分ＣＶ２の第２幅Ｗ２は第２ビアＭＶ１１の幅よりも広い。

【0040】

高さ方向ＤＲＨに沿って、キャビティＣＶの第２部分ＣＶ２は、キャビティＣＶの第１部分ＣＶ１に重畳する。

【0041】

キャビティＣＶの第３部分ＣＶ３の第３幅Ｗ３は、キャビティＣＶの第１部分ＣＶ１の第１幅Ｗ１よりも大きい。

【0042】

高さ方向ＤＲＨに沿って、キャビティＣＶの側壁は、一列に配置されずに段差を有する。

【0043】

高さ方向ＤＲＨに沿って、キャビティＣＶの第１部分ＣＶ１の第１深さＨ１は第１絶縁層ＩＬ１によって埋め込まれる第１配線層ＭＬ１の第１厚さＤ１と実質的に同じであり、キャビティＣＶの第２部分ＣＶ２の第２深さＨ２は第１絶縁層ＩＬ１に形成された第１ビアホールＶＡ１内に位置する第１ビアＭＶ１の第２厚さＤ２よりも小さく、キャビティＣＶの第３部分ＣＶ３の第３深さＨ３は第１ソルダレジスト層ＰＬ１の第３厚さＤ３と実質的に同じである。

【0044】

図１で、平面方向ＤＲＷに平行な方向に表示した仮想の第１線Ｌ１を参照すると、キャビティＣＶの複数の第２部分ＣＶ２の間の第１絶縁層ＩＬ１は上に突出し、突出部の上部面の高さと第１配線層ＭＬ１の下部面の高さとは実質的に同じである。

【0045】

本実施形態による印刷回路基板によると、第１絶縁層ＩＬ１の一部分及び第２ソルダレジスト層ＰＬ２に形成されたキャビティＣＶの全体の深さＨＴは、第１絶縁層ＩＬ１によって埋め込まれる第１配線層ＭＬ１の第１厚さＤ１、第１絶縁層ＩＬ１に形成された第１ビアホールＶＡ１内の第１ビアＭＶ１の一部分の厚さ、そして第２ソルダレジスト層ＰＬ２の厚さの合計と実質的に同じである。キャビティＣＶ内の第２部分ＣＶ２の間の第１絶縁層ＩＬ１の表面が突出した複数の絶縁層ＩＬ内に埋め込まれた複数の配線層ＭＬがキャビティＣＶによって露出しないため、キャビティＣＶ周辺の回路パターンは損傷しない。

【0046】

また、キャビティＣＶの第２部分ＣＶ２の側面に位置する第１絶縁層ＩＬ１の表面が第２部分ＣＶ２よりも突出してキャビティＣＶの下部面の表面に複数の突出部ＰＲが位置し、突出部ＰＲはスペーサの役割を果たす。このように、キャビティＣＶ内に複数の突出部ＰＲを含むことによって、キャビティＣＶ内に電子部品を実装した場合、電子部品周辺に空間が発生するため、電子部品などによって発生した熱はこの空間を通じて拡散される。

【0047】

また、キャビティＣＶの複数の第２部分ＣＶ２は複数の第２ビアＭＶ１１に重畳し、キャビティＣＶ内に実装される電子部品と印刷回路基板１００との間の接続のための接続部が複数の第２部分ＣＶ２内に配置されるため、接続部の大きさが小さくなっても各接続部は複数の第２部分ＣＶ２のそれぞれの内に配置されて、電子部品と印刷回路基板１００との間の接続を安全に維持することができる。

【0048】

実装基板（図示せず）に電子部品を実装する時に、電子部品が印刷回路基板のキャビティＣＶ内に配置されることによって、キャビティＣＶの深さが深くなるほど電子部品パッケージの全体の厚さが低くなる。

【0049】

本実施形態による印刷回路基板によると、キャビティＣＶ周辺の回路パターンが損傷することなく所望の深さを有するキャビティＣＶを形成することができ、不良の発生がなく電子部品パッケージの全体の厚さを減らすことができる。

【0050】

図２～図１０は、一実施形態による印刷回路基板の製造方法を示した断面図である。以下、図１と共に図２～図１０を参照して、一実施形態による印刷回路基板の製造方法について説明する。

【0051】

図２を参照すると、コア部ＣＬとコア部ＣＬの両側に積層された薄膜金属層ＭＳとを含むキャリア基板ＣＳの上に第１銅箔層ＴＣ１及び第１配線層ＭＬ１を形成する。この時、キャビティＣＶが形成される位置に配置される第１犠牲層ＳＦ１を共に形成する。第１犠牲層ＳＦ１は、第１配線層ＭＬ１と共に形成されるため、第１配線層ＭＬ１と同じ物質からなり、第１配線層ＭＬ１の第１厚さＤ１と同じ厚さを有する。

【0052】

図３に示したように、第１犠牲層ＳＦ１の上に複数のダミーパターンＤＰを形成する。ダミーパターンＤＰは、配線層ＭＬ及びビアＭＶとは異なる層を含む。例えば、ダミーパターンＤＰはニッケルを含むが、実施形態はこれに限定されない。

【0053】

図４に示したように、第１配線層ＭＬ１、第１犠牲層ＳＦ１、及び複数のダミーパターンＤＰの上に第１絶縁層ＩＬ１を形成して埋め込み、第１絶縁層ＩＬ１に、第１配線層ＭＬ１に重畳する第１ビアホールＶＡ１及び複数のダミーパターンＤＰに重畳する第２ビアホールＶＡ１１を形成し、第１ビアホールＶＡ１内に位置する第１ビアＭＶ１及び第２ビアホールＶＡ１１内に位置する第２ビアＭＶ１１を形成し、第１ビアＭＶ１に重畳する第２配線層ＭＬ２及び第２ビアＭＶ１１に重畳する第３配線層ＭＬ２２を形成する。

【0054】

図５を参照すると、第２配線層ＭＬ２及び第３配線層ＭＬ２２の上に第２絶縁層ＩＬ２及び第２銅箔層ＴＣ２を形成して、第２配線層ＭＬ２及び第３配線層ＭＬ２２を第２絶縁層ＩＬ２で埋め込む。

【0055】

その次に、図６に示したように、キャリア基板ＣＳの両側から基板部ＳＵＢを剥離する。

【0056】

以下では、キャリア基板ＣＳから剥離された一つの基板部ＳＵＢについて説明する。

【0057】

図７に示したように、基板部ＳＵＢから第１銅箔層ＴＣ１を除去し、第１犠牲層ＳＦ１の上に第２犠牲層ＳＦ２を形成し、第１配線層ＭＬ１の上に第１パッド層ＭＰ１を形成する。また、第２絶縁層ＩＬ２に、第２配線層ＭＬ２に重畳する第３ビアホールＶＡ２及び第３配線層ＭＬ２２に重畳する第４ビアホールＶＡ２２を形成し、第３ビアホールＶＡ２内に第３ビアＭＶ２と第４ビアホールＶＡ２２内に第４ビアＭＶ２２とを形成し、第３ビアＭＶ２に重畳する第２パッド層ＭＰ２と第４ビアＭＶ２２に重畳する第３配線層ＭＬ２２とを形成する。

【0058】

本実施形態では、キャリア基板ＣＳの両側から基板部ＳＵＢを剥離した後、第３ビアホールＶＡ２及び第４ビアホールＶＡ２２、第３ビアＭＶ２及び第４ビアＭＶ２２、そして第２パッド層ＭＰ２及び第３配線層ＭＬ２２を形成することを示したが、実施形態はこれに限定されず、他の実施形態として、第３ビアホールＶＡ２及び第４ビアホールＶＡ２２、第３ビアＭＶ２及び第４ビアＭＶ２２、そして第２パッド層ＭＰ２及び第３配線層ＭＬ２２を、キャリア基板ＣＳの両側から基板部ＳＵＢを剥離する前に形成してもよい。

【0059】

図８を参照すると、第１絶縁層ＩＬ１の上に第１ソルダレジスト層ＰＬ１を形成し、第２絶縁層ＩＬ２の下に第２ソルダレジスト層ＰＬ２を形成する。

【0060】

第１ソルダレジスト層ＰＬ１は第２犠牲層ＳＦ２を全て露出する第１開口部ＯＰ１と第１パッド層ＭＰ１の少なくとも一部分に重畳する第２開口部ＯＰ２とを有し、第２ソルダレジスト層ＰＬ２は第２パッド層ＭＰ２に重畳する第３開口部ＯＰ３Ａと第３配線層ＭＬ２２に重畳する第４開口部ＯＰ３Ｂとを有する。

【0061】

図９に示したように、第１ソルダレジスト層ＰＬ１の上に第１ソルダレジスト層ＰＬ１の第２開口部ＯＰ２を覆い第１開口部ＯＰ１を露出する第１マスク層ＭＳＫ１と、第２ソルダレジスト層ＰＬ２の下に第３開口部ＯＰ３Ａ及び第４開口部ＯＰ３Ｂを覆うように第２マスク層ＭＳＫ２とを配置する。キャビティＣＶが形成される領域を除いた部分は全て第１マスク層ＭＳＫ１及び第２マスク層ＭＳＫ２によって覆われる。

【0062】

第１マスク層ＭＳＫ１及び第２マスク層ＭＳＫ２をエッチングマスクにして、キャビティＣＶが形成される領域に位置する第１犠牲層ＳＦ１及び第２犠牲層ＳＦ２をエッチングＥＴする。

【0063】

図１０を参照すると、第１マスク層ＭＳＫ１及び第２マスク層ＭＳＫ２を除去して、第１絶縁層ＭＬ１の一部分にキャビティＣＶの第１部分ＣＶ１と第１ソルダレジスト層ＰＬ１にキャビティＣＶの第３部分ＣＶ３とを形成する。

【0064】

その後、第１絶縁層ＭＬ１に埋め込まれた複数のダミーパターンＤＰを除去してキャビティＣＶの第２部分ＣＶ２を形成して、図１の印刷回路基板１００を形成する。

【0065】

第１絶縁層ＭＬ１に埋め込まれた複数のダミーパターンＤＰを除去することによって、キャビティＣＶ内で、第２ビアＭＶ１１がキャビティＣＶの第２部分ＣＶ２を通じて露出する。高さ方向ＤＲＨに沿って、キャビティＣＶの第２部分ＣＶ２の下部面と第２ビアＭＶ１１の上部面とは実質的に同じ高さを有する。

【0066】

本実施形態による印刷回路基板の製造方法によると、第１絶縁層ＩＬ１に埋め込まれるように複数のダミーパターンＤＰ及び第１犠牲層ＳＦ１を形成し、第１パッド層ＭＰ１と同じ層として第２犠牲層ＳＦ２を形成し、第１及び第２マスク層（ＭＳＫ１、ＭＳＫ２）をエッチングマスクにして、第２犠牲層ＳＦ２、第１犠牲層ＳＦ１、及び複数のダミーパターンＤＰをエッチングして印刷回路基板にキャビティＣＶを形成する。したがって、キャビティＣＶは第１ソルダレジスト層ＰＬ１及び第１絶縁層ＩＬ１の一部分に形成され、キャビティＣＶの深さＨＴは、第１絶縁層ＩＬ１によって埋め込まれる第１配線層ＭＬ１の第１厚さＤ１と第１ソルダレジスト層ＰＬ１の第３厚さＤ３との合計よりもキャビティＣＶの第２部分ＣＶ２の第２深さＨ２だけ大きい。

【0067】

キャビティＣＶの第３部分ＣＶ３及び第１部分ＣＶ１を形成する間、複数のダミーパターンＤＰで複数のビアＭＶ１１を覆って保護することによってキャビティＣＶの形成工程中にキャビティＣＶによって露出する複数のビアＭＶ１１が損傷することを防止することができ、これによってキャビティＣＶ内に電子部品を実装する時に、実装の正確度を高めることができる。

【0068】

キャビティＣＶ内に第１絶縁層ＩＬ１が残った複数の絶縁層ＩＬ内に埋め込まれた複数の配線層ＭＬが第１絶縁層ＩＬ１によって保護されることによってキャビティＣＶ周辺の回路パターンが損傷されず、第１絶縁層ＩＬ１によって埋め込まれる第１配線層ＭＬ１の厚さを調節することによってキャビティＣＶの全体の深さＨＴを調節することができ、キャビティＣＶの第２部分ＣＶ２の側面に位置する第１絶縁層ＩＬ１の表面を第２部分ＣＶ２よりも突出させてキャビティＣＶの下部面の表面に複数の突出部ＰＲを形成し、複数の突出部ＰＲがスペーサの役割を果たすことによって、キャビティＣＶ内に電子部品を実装した場合に、電子部品周辺に空間が発生し、電子部品などによって発生した熱がこの空間を通じて拡散される。

【0069】

また、キャビティＣＶの複数の第２部分ＣＶ２が複数の第２ビアＭＶ１１に重畳し、キャビティＣＶ内に実装される電子部品と印刷回路基板１００との間の接続のための接続部が複数の第３部分ＣＶ３内に配置されるため、接続部の大きさが小さくなっても各接続部が複数の第３部分ＣＶ３のそれぞれの内に配置されることによって電子部品と印刷回路基板１００との間の接続を安全に維持することができる。

【0070】

図１１は、他の実施形態による印刷回路基板の断面図である。以下、図１１を参照して、他の実施形態による印刷回路基板について説明する。

【0071】

図１１を参照すると、本実施形態による印刷回路基板１０１は図１を参照して説明した実施形態による印刷回路基板１００に類似する。同一の構成要素に関する具体的な説明は省略する。

【0072】

図１１を参照すると、本実施形態による印刷回路基板は、図１に示した実施形態による印刷回路基板とは異なり、第２絶縁層ＩＬ２の下に位置する第３絶縁層ＩＬ３、第３絶縁層ＩＬ３によって埋め込まれる第４配線層ＭＬ３及び第５配線層ＭＬ３３、そして第３絶縁層ＩＬ３の第５ビアホールＶＡ３及び第６ビアホールＶＡ３３に位置する第５ビアＭＶ３及び第６ビアＭＶ３３を更に含む。第２パッド層ＭＰ２は第５ビアＭＶ３に連結され、第３パッド層ＭＰ２２は第６ビアＭＶ３３に連結される。

【0073】

先に図１～図１０を参照して説明した実施形態による印刷回路基板１００及び印刷回路基板の製造方法の多くの特徴は、本実施形態による印刷回路基板１０１に全て適用可能である。

【0074】

図１２は、更に他の実施形態による印刷回路基板の断面図である。図１２を参照して、更に他の実施形態による印刷回路基板について説明する。

【0075】

図１２を参照すると、本実施形態による印刷回路基板１０２は先に説明した実施形態による印刷回路基板（１００、１０１）に類似する。同一の構成要素に関する具体的な説明は省略する。

【0076】

図１２を参照すると、本実施形態による印刷回路基板１０２は、図１に示した実施形態による印刷回路基板とは異なり、第２絶縁層ＩＬ２の下に位置する第３絶縁層ＩＬ３、第３絶縁層ＩＬ３によって埋め込まれる第４配線層ＭＬ３及び第５配線層ＭＬ３３、そして第３絶縁層ＩＬ３の第５ビアホールＶＡ３及び第６ビアホールＶＡ３３に位置する第５ビアＭＶ３及び第６ビアＭＶ３３を更に含む。第２パッド層ＭＰ２は第５ビアＭＶ３に連結され、第３パッド層ＭＰ２２は第６ビアＭＶ３３に連結される。

【0077】

また、本実施形態による印刷回路基板１０２は、先に説明した実施形態による印刷回路基板（１００、１０１）とは異なり、第１パッド層ＭＰ１の少なくとも一部分に重畳する第１ソルダレジスト層ＰＬ１の第２開口部ＯＰ２内に位置して第１パッド層ＭＰ１に接触する第１追加パッド層ＭＰ１１と、第１ソルダレジスト層ＰＬ１の上に位置して第１追加パッド層ＭＰ１１に接触する第２追加パッド層ＭＰ１２とを更に含む。

【0078】

また、キャビティＣＶは、第２追加パッド層ＭＰ１２で定義される第４部分ＣＶ４を更に含む。

【0079】

キャビティＣＶの第４部分ＣＶ４の第４幅Ｗ４は、第１絶縁層ＩＬ１に形成されたキャビティＣＶの第１部分ＣＶ１の第１幅Ｗ１及び第１ソルダレジスト層ＰＬ１の一部分に形成されたキャビティＣＶの第３部分ＣＶ３の第３幅Ｗ３とは異なる。

【0080】

キャビティＣＶの全体の深さＨＴは、第１絶縁層ＩＬ１によって埋め込まれる第１配線層ＭＬ１の第１厚さＤ１、第１絶縁層ＩＬ１に形成された第１ビアホールＶＡ１内の第１ビアＭＶ１の一部分の厚さ、第１ソルダレジスト層ＰＬ１の第３厚さＤ３、そして第２追加パッド層ＭＰ１２の厚さの合計と実質的に同じである。

【0081】

このように、第１パッド層ＭＰ１に接触する第１追加パッド層ＭＰ１１と第１追加パッド層ＭＰ１１に接触する第２追加パッド層ＭＰ１２とを更に含むことによって、キャビティＣＶの全体の深さＨＴを更に深く調節することができる。

【0082】

先に図１～図１０を参照して説明した実施形態による印刷回路基板１００及び印刷回路基板の製造方法の多くの特徴は本実施形態による印刷回路基板１０１に全て適用可能である。

【0083】

以上、本発明の実施形態について図面を参照しながら詳細に説明したが、本発明は上述の実施形態に限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で多様に変更実施することが可能である。

【符号の説明】

【0084】

１００、１０１、１０２ 印刷回路基板
ＣＬ コア部
ＣＳ キャリア基板
ＣＶ キャビティ
ＣＶ１、ＣＶ２、ＣＶ３、ＣＶ４ 第１～第４部分
ＤＰ ダミーパターン
ＥＴ エッチング
ＩＬ 絶縁層
ＩＬ１、ＩＬ２、ＩＬ３ 第１～第３絶縁層
ＭＬ 配線層
ＭＬ１、ＭＬ２、ＭＬ２２、ＭＬ３、ＭＬ３３ 第１～第５配線層
ＭＰ パッド層
ＭＰ１、ＭＰ２、ＭＰ２２ 第１～第３パッド層
ＭＳ 薄膜金属層
ＭＳＫ１、ＭＳＫ２ 第１、第２マスク層
ＭＶ ビア
ＭＶ１、ＭＶ１１、ＭＶ２、ＭＶ２２、ＭＶ３、ＭＶ３３ 第１～第６ビア
ＯＰ１、ＯＰ２、ＯＰ３Ａ、ＯＰ３Ｂ 第１～第４開口部
ＰＬ ソルダレジスト層
ＰＬ１、ＰＬ２ 第１、第２ソルダレジスト層
ＳＦ１、ＳＦ２ 第１、第２犠牲層
ＳＵＢ 基板部
ＴＣ１、ＴＣ２ 第１、第２銅箔層
ＶＡ ビアホール
ＶＡ１、ＶＡ１１、ＶＡ２、ＶＡ２２、ＶＡ３、ＶＡ３３ 第１～第６ビアホール

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】