特開 2025-72680 半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025072680

(43)【公開日】2025-05-09

(54)【発明の名称】半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/301 20060101AFI20250430BHJP

【ＦＩ】

H01L21/78 Q

H01L21/78 T

【審査請求】有

【請求項の数】1

【出願形態】ＯＬ

(21)【出願番号】P 2025026832

(22)【出願日】2025-02-21

(62)【分割の表示】P 2021205290の分割

【原出願日】2021-12-17

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(71)【出願人】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(71)【出願人】

【識別番号】520124752

【氏名又は名称】株式会社ミライズテクノロジーズ

(74)【代理人】

【識別番号】110001128

【氏名又は名称】弁理士法人ゆうあい特許事務所

(72)【発明者】

【氏名】南雲 裕司

(72)【発明者】

【氏名】植茶 雅史

(72)【発明者】

【氏名】津間 博基

(72)【発明者】

【氏名】熊澤 輝顕

(57)【要約】

【課題】シリコンよりも硬い半導体材料を用いた半導体装置の製造方法において、ダイシング工程に起因する半導体装置の残留応力を低減する。
【解決手段】シリコンよりも硬い半導体材料によりなる半導体ウェハ３０の一面を研削し、一面の研削前よりも表面粗さが大きい破砕層３２を形成する。その後、破砕層３２を形成した半導体ウェハ３０について、破砕層３２を介してクラックＣを形成する。これにより、鏡面状態の半導体ウェハに比べて、小さい力によりクラックＣを形成でき、半導体ウェハ３０に生じる残留応力を低減できる。
【選択図】図６Ｃ

【特許請求の範囲】

【請求項1】

シリコンよりも硬い半導体材料を用いた半導体ウェハ（３０）を用意することと、
前記半導体ウェハの一面（３０ｂ）を研削し、前記一面を研削する前よりも表面粗さが大きい破砕層（３２）を形成することと、
前記破砕層を介して前記半導体ウェハの表層にクラック（Ｃ）を形成することと、
前記クラックを形成した後に、前記破砕層を除去することと、
前記半導体ウェハのうち前記クラックを形成した裏面（３０ｃ）上に裏面電極（３３）を形成することと、
前記裏面電極を形成した後、前記半導体ウェハのうち前記裏面とは反対側の表面を押圧し、前記クラックを起点として前記半導体ウェハを劈開して個片化することとを含む、半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置の製造方法に関する。

【背景技術】

【0002】

従来の半導体装置は、半導体ウェハに半導体素子を備える複数の素子領域を形成した後、ブレードにより半導体ウェハを切断し、複数の素子領域を分割して個片化することで形成される。半導体ウェハを個片化するダイシング工程では、半導体チップにクラックが生じたり、ブレードが当接する裏面電極にバリが生じたりすることがある。

【0003】

このようなダイシング工程における半導体チップのクラックや裏面電極のバリの発生を抑制する半導体装置の製造方法としては、例えば、次のような特許文献１に記載のものが提案されている。この半導体装置の製造方法では、半導体ウェハの裏面にＶ字状のＶ溝および裏面電極をこの順に形成した後、半導体ウェハの表面のうち裏面のＶ溝上に位置する部分にＶ溝を形成する。そして、半導体ウェハにレーザー光を照射し、半導体ウェハの内部であって、表面および裏面のＶ溝の間に改質層を形成する。その後、半導体ウェハにダイシングテープを貼り付け、当該半導体ウェハをダイシングテープごと引き延ばすことで、Ｖ溝および改質層を起点に劈開して分割する。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００７－１６５３７１号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

さて、近年、ＩＧＢＴやＭＯＳＦＥＴなどのパワー半導体装置の分野では、炭化珪素（ＳｉＣ）を半導体材料として用いたものの開発が進められている。ＳｉＣは、シリコン（Ｓｉ）よりも低オン抵抗および高耐圧であるため、パワー半導体装置の性能向上の効果が期待されている。なお、ＩＧＢＴは、Insulated Gate Bipolar Transistorの略である。ＭＯＳＦＥＴは、Metal Oxide Semiconductor Field Effect Transistorの略である。

【0006】

しかし、ＳｉＣを用いた半導体装置は、ＳｉＣがシリコンよりも硬いため、ダイシング工程においてブレードに掛かる負荷が大きい。そこで、Ｓｉよりも硬い半導体材料を用いた半導体装置の製造方法として、スクライブ工程およびブレイク工程によりなるダイシング工程が提案されている。スクライブ工程は、半導体ウェハにブレードを押し当てて表層に垂直クラックを形成する工程である。ブレイク工程は、半導体ウェハのうち垂直クラックを形成した面とは反対面にプレート等を押し当て、三点曲げの要領で垂直クラックを起点として半導体ウェハを劈開して分割する工程である。以下、説明の簡便化のため、スクライブ工程およびブレイク工程によりなるダイシング工程を「スクライブ・ブレイク工程」と称することがある。

【0007】

本発明者らがこの種の半導体装置の製造方法について鋭意検討した結果、スクライブ・ブレイク工程により個片化された半導体チップは、ブレードによる切断方式に比べて、個片化により生じる端面近傍における残留応力が大きいことが判明した。また、この残留応力が大きいと、他の部材にはんだ等により搭載された半導体チップでは、熱応力によりクラックが生じることが判明した。

【0008】

一方、特許文献１に記載の製造方法をこの種の半導体装置に適用した場合、ブレードにより硬い半導体ウェハの表層を切断するため、ブレードに掛かる負荷が大きい。また、ブレードにより半導体ウェハの裏面に加えて、表面にもＶ溝を形成する工程およびレーザー光照射による改質層を形成する工程が必要であり、工程数が多くなり、製造コストが増大してしまう。さらに、レーザー光照射による改質層の形成工程により、半導体ウェハ内部の残留応力が大きくなることが懸念される。

【0009】

本発明は、上記の点に鑑み、シリコンよりも硬い半導体材料を用いた半導体装置の製造方法において、ダイシング工程に起因する半導体装置の残留応力を低減することを目的とする。

【課題を解決するための手段】

【0010】

上記目的を達成するため、請求項１に記載の半導体装置の製造方法は、シリコンよりも硬い半導体材料を用いた半導体ウェハ（３０）を用意することと、半導体ウェハの一面（３０ｂ）を研削し、一面を研削する前よりも表面粗さが大きい破砕層（３２）を形成することと、破砕層を介して半導体ウェハの表層にクラック（Ｃ）を形成することと、クラックを形成した後に、破砕層を除去することと、半導体ウェハのうちクラックを形成した裏面（３０ｃ）上に裏面電極（３３）を形成することと、裏面電極を形成した後、半導体ウェハのうち裏面とは反対側の表面を押圧し、クラックを起点として半導体ウェハを劈開して個片化することとを含む。

【0011】

この半導体装置の製造方法は、硬い半導体ウェハを研削することで破砕層を形成し、かつ裏面電極を形成する前に破砕層を介して半導体ウェハにクラックを形成する。これにより、鏡面とされた面にクラックを形成する場合に比べて、小さい圧力でのクラックの形成が可能となり、個片化された後においてクラック形状工程に起因する残留応力が低減された半導体装置を製造することが可能となる。また、クラックを形成後に破砕層を除去することで、破砕層に起因する抗折強度の低下を抑制でき、信頼性の低下が抑制される効果も得られる。

【0012】

なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。

【図面の簡単な説明】

【0013】

【図1】実施形態に係る半導体装置を用いた半導体モジュールの一例を示す上面レイアウト図である。

【図2】図１中のＩＩ－ＩＩ間の断面構成を示す断面図である。

【図3】従来のスクライブ・ブレイク工程の説明図である。

【図4】従来の切断方式およびスクライブ・ブレイク工程により得られた半導体装置の残留応力の測定結果を示す図である。

【図5】図２中のＶ領域の拡大図に相当するものであって、従来のスクライブ・ブレイク工程に起因する半導体装置の残留応力に伴うクラック発生の説明図である。

【図6A】実施形態に係る半導体装置のダイシング工程のうち支持基板への貼り付け工程を示す断面図である。

【図6B】図６Ａに続く工程を示す断面図である。

【図6C】図６Ｂに続く工程を示す断面図である。

【図6D】図６Ｃに続く工程を示す断面図である。

【図6E】図６Ｄに続く工程を示す断面図である。

【図6F】図６Ｅに続く工程を示す断面図である。

【図6G】図６Ｆに続く工程を示す断面図である。

【図6H】図６Ｇに続く工程を示す断面図である。

【図6I】図６Ｈに続く工程を示す断面図である。

【図7】図６Ｂに示す工程で形成された裏面側の断面を透過型電子顕微鏡（ＴＥＭ）により観察した結果を示す図である。

【図8】図６Ｅに示す工程後の裏面電極の断面をＴＥＭにより観察した結果を示す図である。

【図9A】図６Ｃに続く工程の他の例を示す断面図である。

【図9B】図９Ａに続く工程を示す断面図である。

【発明を実施するための形態】

【0014】

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

【0015】

（実施形態）
実施形態に係る半導体装置が用いられた半導体モジュールについて、図面を参照して説明する。この半導体装置は、例えば、主にＳｉＣ等のシリコンよりも硬い半導体材料により構成されたパワー半導体素子とされ、インバータ等に適用されうる。本明細書では、半導体装置がインバータを構成する半導体モジュールに適用された場合を代表例として説明するが、この例に限定されるものではなく、他の用途にも適用されうる。

【0016】

図１では、半導体モジュール１００の構成を分かり易くするため、後述する封止樹脂８の外郭を二点鎖線で示すと共に、半導体モジュール１００の構成部材の外郭のうち封止樹脂８以外の他の構成部材と重なった部分を破線で示している。

【0017】

以下、説明の便宜上、図１に矢印等で示すように、図１の紙面平面の左右方向に沿った方向を「ｘ方向」と称し、同平面上のうちｘ方向に垂直な方向を「ｙ方向」と称し、同平面すなわちｘｙ平面に対して直交する方向を「ｚ方向」と称する。図１以降の図に矢印等で示すｘ、ｙ、ｚの各方向は、図１のｘ、ｙ、ｚの各方向にそれぞれ対応している。

【0018】

〔半導体モジュール〕
半導体モジュール１００は、例えば図１に示すように、第１リードフレーム１と、第２リードフレーム２と、ｚ方向におけるリードフレーム１、２の間に配置される半導体装置３、導体ブロック４および接続部材６、７と、ワイヤ５と、封止樹脂８とを有してなる。

【0019】

第１リードフレーム１は、例えば、銅等の導電性材料で構成されると共に、正極端子Ｐを備える正極板１１と、出力端子Ｏを備える出力板１２と、負極端子Ｎを備える負極板１３と、複数の信号端子１４とを有してなる。第１リードフレーム１は、例えば、正極板１１、出力板１２、負極板１３および信号端子１４が図示しないバスバー等により連結されていた板材が半導体モジュール１００の製造工程において連結部分が除去されることでそれぞれ分離したものである。

【0020】

正極板１１は、例えば、ｙ方向に沿って封止樹脂８から突出する正極端子Ｐを有し、ｘ方向において出力板１２と離れて配置されると共に、図示しない接合材を介して第１の半導体装置３ａが搭載されている。正極板１１は、第１の半導体装置３ａ上に配置される第１の導体ブロック４ａを介して後述する第１接続板２１と電気的に接続されている。正極板１１のうち第１の半導体装置３ａが搭載されるアイランド部は、第１の半導体装置３ａと向き合う面の反対面が封止樹脂８から露出しており、図示しない冷却器等との接触による冷却が可能となっている。なお、このとき、図示しない冷却器とアイランド部の露出部分との間には図示しない絶縁部材が配置され、冷却器と半導体モジュール１００との間における電気的な絶縁が確保される。

【0021】

出力板１２は、例えば、正極端子Ｐと並行配置され、正極端子Ｐと同じ方向に向かって封止樹脂８から突出する出力端子Ｏを有し、第２の半導体装置３ｂが搭載されている。出力板１２は、例えば、正極板１１に向かい、かつｚ方向において後述する第１接続板２１に近づくように延設された突出部１２１を有し、突出部１２１上に配置される第１接続部材６を介して第１接続板２１と電気的に接続されている。出力板１２は、第２の半導体装置３ｂ上に配置される第２の導体ブロック４ｂを介して後述する第２接続板２２と電気的に接続されている。出力板１２は、正極板１１と同様に、第２の半導体装置３ｂが搭載されるアイランド部のうち第２の半導体装置３ｂ側とは反対側の面が封止樹脂８から露出しており、図示しない冷却器による冷却が可能となっている。

【0022】

負極板１３は、正極板１１と出力板１２との間において、これらとは離れて配置されている。負極板１３は、正極端子Ｐおよび出力端子Ｏと並行配置され、これらと同じ方向に向かって封止樹脂８から突出する負極端子Ｎを有する。負極板１３は、正極板１１と出力板１２との隙間であって、負極端子Ｎとは反対方向に延設される延設部１３１を有し、延設部１３１上に配置される第２接続部材７を介して第２接続板２２と電気的に接続されている。

【0023】

複数の信号端子１４は、第１の半導体装置３ａとワイヤ５を介して接続される複数の第１信号端子１４ａと、第２の半導体装置３ｂとワイヤ５を介して接続される複数の第２信号端子１４ｂとを有してなる。複数の信号端子１４は、正極板１１と出力板１２との間であって、端子Ｐ、Ｏ、Ｎとは反対側において他の部材から離れた位置に配置される。

【0024】

第２リードフレーム２は、例えば、第１接続板２１と、第２接続板２２とを有してなり、ｚ方向において半導体装置３および導体ブロック４を隔てて第１リードフレーム１と対向配置されている。第１接続板２１は、正極板１１と対向配置されると共に、第２接続板２２とは離れて配置されている。第１接続板２１は、例えば、第２接続板２２に向かって突出し、かつ出力板１２に向かうように一部が折り曲げられた突出部２１１を有する。第１接続板２１は、第１の半導体装置３ａがオン状態とされたとき、正極板１１、第１の半導体装置３ａ、第１の導体ブロック４ａおよび出力板１２を繋ぐ電流経路を構成する。第２接続板２２は、例えば、第１接続板２１と同様の形状とされ、第１接続板２１に向かって突出する突出部２２１を有する。第２接続板２２は、突出部２２１およびその直下に配置される第２接続部材７を介して、負極板１３に電気的に接続されている。第２接続板２２は、第２の半導体装置３ｂがオン状態とされたとき、出力板１２、第２の半導体装置３ｂ、第２の導体ブロック４ｂおよび負極板１３を繋ぐ電流経路を構成する。第１接続板２１および第２接続板２２は、それぞれ導体ブロック４側の面とは反対側の面のうち突出部２１１、２２１を除く部分が封止樹脂８から露出しており、正極板１１および出力板１２と同様に、図示しない冷却器による冷却が可能となっている。

【0025】

半導体装置３は、例えば、ＳｉＣ、窒化ガリウム（ＧａＮ）や酸化ガリウム（Ｇａ_２Ｏ_３）等のシリコンよりも硬い半導体材料によりなる半導体基板を用いて構成される。以下、説明の便宜上、シリコンよりも硬い半導体材料を「硬半導体材料」と称する。半導体装置３は、例えば、ＩＧＢＴやＭＯＳＦＥＴ等のスイッチング素子およびフリーホイールダイオード（ＦＷＤ）が形成されたパワー半導体素子を構成している。本明細書では、半導体装置３がＩＧＢＴおよびＦＷＤを有する場合を代表例として説明するが、この例に限定されるものではない。半導体装置３は、例えば、スイッチング素子の表面電極となるエミッタと裏面電極となるコレクタに対してＦＷＤのアノードとカソードとをそれぞれ電気的に接続した構造となっている。半導体装置３は、スイッチング素子の図示しないゲート電極にワイヤ５が接続されており、信号端子１４を介したオン／オフの制御がなされる。

【0026】

半導体装置３は、例えば図２に示すように、はんだ等によりなる接合材９を介して正極板１１または出力板１２に搭載されている。半導体装置３は、高剛性の硬半導体材料で構成された半導体ウェハに複数形成され、後述するスクライブ・ブレイク工程を経て個片化されて製造され、ダイシングに起因する残留応力が低減された状態となっている。この残留応力の低減およびその効果についての詳細は後述する。

【0027】

導体ブロック４は、例えば銅等の導電性材料により構成されると共に、半導体装置３のうち正極板１１または出力板１２の反対側に配置され、接合材９により半導体装置３に接合されている。導体ブロック４は、例えば図１に示すように、半導体装置３よりも小さい平面サイズとされ、半導体装置３のうちワイヤ５が接続される部位以外の部分に接続される。導体ブロック４は、正極板１１と第１接続板２１との間、および出力板１２と第２接続板２２との間にそれぞれ配置され、これらの隙間を確保し、ワイヤ５が接続板２１、２２に接触することを防ぐ役割を果たす。

【0028】

ワイヤ５は、例えば、金やアルミニウム等の導電性材料により構成され、ワイヤボンディングにより信号端子１４および半導体装置３にそれぞれ接続される。

【0029】

第１接続部材６および第２接続部材７は、例えば、銅等の導電性材料により構成され、突出部１２１と突出部２１１との間、延設部１３１と突出部２２１との間にそれぞれ配置され、これらを電気的に接続する。

【0030】

封止樹脂８は、例えば、エポキシ樹脂等の熱硬化性樹脂材料で構成され、任意の樹脂成型法により形成される。

【0031】

以上が、インバータとされた場合の半導体モジュール１００の基本的な構成である。半導体モジュール１００に用いられる半導体装置３は、硬半導体材料で構成された半導体ウェハが改良されたスクライブ・ブレイク工程により個片化されており、従来のスクライブ・ブレイク工程に比べて、残留応力が低減された状態となっている。

【0032】

〔半導体装置の残留応力〕
本発明者らの鋭意検討の結果、ＳｉＣ等の硬半導体材料で構成された半導体ウェハを従来のスクライブ・ブレイク工程により個片化した場合、個片化された半導体チップの残留応力が大きいことが判明した。

【0033】

ここで、従来のスクライブ・ブレイク工程について図３を参照して説明する。従来のスクライブ・ブレイク工程は、半導体ウェハＷに所定深さの垂直クラックＣを形成するスクライブ工程と、垂直クラックＣを起点に半導体ウェハＷを三点曲げの要領で劈開するブレイク工程とによりなる。スクライブ工程は、例えば、半導体ウェハＷの表面Ｗａを吸着テーブル等に仮固定した状態で、ブレードＢを裏面Ｗｂに押し当てることによりに裏面Ｗｂの表層に垂直クラックＣを形成するものである。ブレイク工程は、例えば、半導体ウェハＷの表面ＷａにテープＴを、裏面Ｗｂに保護フィルムＰＦを、それぞれ貼り付けた状態で台座に載せ、表面Ｗａのうち垂直クラックＣ上の位置をブレイクプレートＢＰで押圧する。このとき、半導体ウェハＷは、垂直クラックＣが形成された部位が台座から離れた中空状態とされると共に、ブレイクプレートＢＰによる押圧箇所を挟んだ両端が台座に支えられており、三点曲げの要領で垂直クラックＣを起点として劈開され、分割される。従来のスクライブ工程は、半導体ウェハＷの裏面ＷｂをＣＭＰ等の研磨工程により表面粗さが非常に小さい鏡面状態とし、この裏面Ｗｂ上に金属材料によりなる裏面電極を形成した状態で行われる。なお、ＣＭＰとは、Chemical Mechanical Polishingの略である。

【0034】

本発明者らの鋭意検討によれば、半導体ウェハＷが硬半導体材料で構成されている場合、スクライブ工程におけるブレード圧、すなわちスクライブ圧が大きくなり、個片化された後の半導体チップにおける残留応力が高くなることが判明した。

【0035】

具体的には、例えば図４に示すように、ＳｉＣで構成された半導体ウェハＷをブレードＢにより切断することで個片化された半導体チップのサンプルＳ１は、ダイシング領域における残留応力が最大で約２３ＭＰａであった。なお、サンプルＳ１は、ダイシングによるチップ端面からの距離が約２μｍの位置において残留応力が最大であった。

【0036】

これに対して、ＳｉＣで構成された半導体ウェハＷを上記した従来のスクライブ・ブレイク工程により個片化した半導体チップのサンプルＳ２は、ダイシング領域における残留応力が最大で約６８ＭＰａであった。これは、垂直クラックの形成において、半導体ウェハＷの裏面Ｗｂが鏡面かつ金属材料によりなる裏面電極で覆われた状態であるため、必要なスクライブ圧が約６Ｎと大きく、半導体ウェハＷのスクライブライン近傍に歪みとして残ることに起因すると考えられる。なお、サンプルＳ２は、ダイシングによるチップ端面からの距離が約６μｍの位置において残留応力が最大であった。なお、図４に示す半導体チップの残留応力は、ラマン散乱分光法により測定したものである。

【0037】

半導体チップの残留応力が大きい状態の場合、半導体チップは、他の部材に搭載された構成では、周囲の部材との熱膨張係数差に起因した熱応力がかかる。残留応力が大きい半導体チップＳＣ（半導体装置３に相当）を用いて上記した半導体モジュール１００を構成した場合には、半導体チップＳＣは、例えば図５に示すように、熱応力に起因して残留応力が大きい箇所を起点としてクラックが生じうる。このようなクラックが生じた場合、ＩＧＢＴ等の素子領域に向かってクラックが進展し、半導体モジュール１００の信頼性が低下してしまう。

【0038】

個片化した後の半導体チップにおける残留応力を低減するためには、ブレードによる切断方式を採用することも考えられる。しかし、ブレードによる切断方式は、半導体ウェハＷが硬半導体材料で構成されている場合、ブレードにかかる負荷が大きく、個片化に要する時間がスクライブ・ブレイク工程よりも長いため、製造コストの増大の原因となる。そこで、本発明者らは、スクライブ・ブレイク工程により個片化しつつ、個片化後の半導体チップにおける残留応力を低減する方法を考案した。

【0039】

〔スクライブ・ブレイク工程〕
次に、実施形態に係る半導体装置３の製造工程のうち半導体ウェハから個片化するダイシング工程であって、上記した残留応力を低減可能なスクライブ・ブレイク工程について説明する。なお、後述する半導体ウェハ３０におけるスイッチング素子やＦＷＤ等を備える素子領域３１の形成工程については、公知の半導体プロセスにより可能であるため、本明細書では、その詳細な説明を省略する。

【0040】

まず、図６Ａに示すように、ＳｉＣ等の硬半導体材料によりなる半導体ウェハ３０のうち素子領域３１が形成された他面３０ａ側を接着剤２０１で覆って保護した状態とし、支持基板２００に貼り付けて仮固定する。支持基板２００は、例えば、スリーエム社製のＬＴＨＣによりなる図示しない接着膜を有するガラス基板とされるが、半導体ウェハ３０を支持可能であればよく、保護テープであってもよい。なお、支持基板２００がガラス基板のように樹脂材料よりも剛性が高いもので構成されたほうが好ましい。これは、後のスクライブ工程において、半導体ウェハ３０にかかるブレードの押圧力が逃げにくく、スクライブ圧をより小さくできるためである。接着剤２０１は、例えば、紫外線硬化性および熱可塑性を有する任意の樹脂材料により構成される。

【0041】

次いで、図６Ｂに示すように、半導体ウェハ３０のうち支持基板２００とは反対側の一面３０ｂをグラインダー等の図示しない研削加工装置により研削し、半導体ウェハ３０を薄型化する。この研削加工では半導体ウェハ３０を砥石により粗く削って薄型化する工程であって、鏡面を形成するための研磨工程とは異なるため、一面３０ｂを研削して得られる裏面３０ｃの表層は、一面３０ｂの研削前よりも表面粗さが大きい破砕層３２となっている。具体的には、この研削工程後の半導体ウェハ３０の裏面３０ｃは、透過型電子顕微鏡（ＴＥＭ）により断面を観察した結果、例えば図７に示すように、表層からウェハの厚み方向において約５０ｎｍ程度の凹凸形状が形成された破砕層３２となっていた。

【0042】

続いて、図６Ｃに示すように、支持基板２００に貼り付けられた半導体ウェハ３０を台座３００上に載置し、ブレードＢを破砕層３２に押し当て、素子領域３１同士の間に位置するダイシング領域に垂直クラックＣを形成する。このとき、例えば、図示しないアライメントカメラ等によりブレードＢと半導体ウェハ３０のダイシング領域との位置合わせを行う。なお、垂直クラックＣは、半導体ウェハ３０の裏面３０ｃ側の表層に設けられ、半導体ウェハ３０の厚み方向に沿った亀裂である。

【0043】

なお、同様のスクライブ工程を鏡面状態であって、裏面電極を形成する前のＳｉＣウェハについて行う際に必要なスクライブ圧は約２Ｎであった。これに対して、破砕層３２を有する半導体ウェハ３０は、破砕層３２がＳｉＣで構成された基部よりも脆いため、スクライブ工程において必要なスクライブ圧が少なくとも２Ｎ未満となる。その結果、垂直クラック形成時に半導体ウェハ３０に生じる歪みが低減され、スクライブライン近傍の残留応力が小さくなる。

【0044】

そして、図６Ｄに示すように、半導体ウェハ３０の裏面３０ｃ上にスパッタリング等により裏面電極３３を形成する。裏面電極３３は、少なくとも破砕層３２に接する部分が、例えば、Ｎｉ（ニッケル）、Ｔｉ（チタン）、Ｍｏ（モリブデン）、Ｔａ（タンタル）、Ｐｔ（白金）、Ｃｏ（コバルト）等のシリサイド化する導電性の金属材料の少なくとも１つを主成分とされる。なお、ここでいう主成分とは、５０ｖｏｌ％を超える成分を意味する。例えば、裏面電極３３は、破砕層３２側からＮｉ／Ｔｉ／Ｎｉ／Ａｕ（金）といった積層構成とされ、少なくとも破砕層３２に接する領域が次の熱酸化工程によりシリサイド化した状態とされる。裏面電極３３は、例えば、破砕層３２の深さが５０ｎｍである場合には厚みが１００ｎｍといった具合に、少なくとも破砕層３２よりも厚い構成とされる。これは、次の工程において、破砕層３２のすべてを裏面電極３３とシリサイド化させ、破砕層３２を除去し、破砕層３２に起因する抗折強度の過度な低下を抑制するためである。なお、図６Ｄの工程で形成した裏面電極３３は、破砕層３２側からＮｉ／Ｔｉ／Ｎｉ／Ａｕの構成である場合、熱酸化後にはＮｉＳｉ／Ｔｉ／Ｎｉ／Ａｕとなる。

【0045】

その後、図６Ｅに示すように、半導体ウェハ３０の熱処理を行い、破砕層３２を裏面電極３３とシリサイド化させる。この熱処理は、加熱炉などにより半導体ウェハ３０の全体を加熱する方式であってもよいし、レーザー光を裏面電極３３に照射し、局所的に裏面３０ｃを加熱するレーザーアニールの方式であってもよく、公知の方法で行うことができる。この熱処理後の半導体ウェハ３０は、例えば図８に示すように、裏面電極３３が破砕層３２とシリサイド化して厚みが約１５０ｎｍとなり、かつ破砕層３２が除去された状態となっていた。これにより、破砕層３２が残存することによる半導体ウェハ３０の抗折強度の過度な低下が抑制され、信頼性が向上する効果が得られる。

【0046】

次いで、図６Ｆに示すように、半導体ウェハ３０の裏面電極３３側の面にダイシングテープＤＴを貼り付ける。そして、例えば、レーザー光を照射することにより、図６Ｇに示すように、半導体ウェハ３０と接着剤２０１および支持基板２００とを剥離し、他面３０ａを露出させる。

【0047】

続けて、図６Ｈに示すように、半導体ウェハ３０の他面３０ａ側に保護テープＰＴを貼り付け、ステージ４００上に半導体ウェハ３０を載置する。このとき、半導体ウェハ３０は、図示しないアライメントカメラ等により、垂直クラックＣを形成した箇所がステージ４００に設けられた隙間上に配置されるように位置合わせされる。そして、他面３０ａのうち垂直クラックＣが形成された箇所の上に位置する部位をブレイクプレートＢＰにより押圧し、三点曲げの要領で垂直クラックＣを半導体ウェハ３０の厚み方向に進展させ、半導体ウェハ３０を劈開する。このブレイク工程を垂直クラックＣが形成されたスクライブラインの数だけ繰り返すことで、半導体ウェハ３０は、複数の半導体装置３に分割された状態となる。

【0048】

上記のブレイク工程後、保護テープＰＴを剥離し、例えば、ダイシングテープＤＴに紫外線照射等により粘着力を低下させ、図６Ｉに示すように、図示しないピックアップ装置により分割された半導体装置３（半導体チップ）のピックアップを行う。

【0049】

以上のようなスクライブ・ブレイク工程により硬半導体材料によりなる半導体ウェハ３０を個片化することで、スクライブ圧が従来よりも低減され、個片化により得られた端部近傍における残留応力が低減された半導体装置３を得ることができる。この方式は、ブレードＢによる切断方式に比べて、ブレードＢにかかる負荷が抑制されると共に、個片化に要する時間が短縮される。また、レーザー光照射による改質層の形成も不要であり、半導体装置３の製造コストの低減効果も得られる。

【0050】

なお、上記では、破砕層３２の除去工程の一例として、裏面電極３３とのシリサイド化を挙げたが、これに限定されるものではない。例えば、図６Ｃに示すスクライブ工程の後、図９Ａに示すように、ＣＭＰ等の機械的な研磨工程により破砕層３２を除去してもよい。この場合、続けて、図９Ｂに示すように研磨後の半導体ウェハ３０の裏面３０ｃに裏面電極３３を形成し、熱処理を行う。以降の工程については、上記と同様である。このような工程を経た場合であっても、スクライブ工程におけるスクライブ圧が低減され、破砕層３２が除去された状態となるため、上記の図６Ａ～図６Ｉに示すダイシング工程を経た場合と同様の状態とされた半導体装置３が得られる。

【0051】

（他の実施形態）
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらの一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

【0052】

なお、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。

【符号の説明】

【0053】

３０ 半導体ウェハ
３０ａ 半導体ウェハの他面
３０ｂ 半導体ウェハの一面
３０ｃ 半導体ウェハの裏面
３２ 破砕層
３３ 裏面電極
Ｃ 垂直クラック

【図1】

【図2】

【図3】

【図4】

【図5】

【図6A】

【図6B】

【図6C】

【図6D】

【図6E】

【図6F】

【図6G】

【図6H】

【図6I】

【図7】

【図8】

【図9A】

【図9B】