知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2025007911
(43)【公開日】2025-01-17
(54)【発明の名称】プリント配線板
(51)【国際特許分類】
H05K 3/46 20060101AFI20250109BHJP
H01L 23/12 20060101ALI20250109BHJP
【ＦＩ】
H05K3/46 B
H05K3/46 N
H05K3/46 Q
H01L23/12 N
H01L23/12 Q
【審査請求】未請求
【請求項の数】2
【出願形態】ＯＬ
(21)【出願番号】P 2023109635
(22)【出願日】2023-07-03
(71)【出願人】
【識別番号】000000158
【氏名又は名称】イビデン株式会社
(74)【代理人】
【識別番号】110003096
【氏名又は名称】弁理士法人第一テクニカル国際特許事務所
(72)【発明者】
【氏名】池田 大介
【テーマコード（参考）】
5E316
【Ｆターム（参考）】
5E316AA01
5E316AA15
5E316AA32
5E316AA35
5E316AA43
5E316BB03
5E316BB04
5E316BB15
5E316EE31
5E316FF14
5E316HH07
5E316JJ26
5E316JJ28
(57)【要約】
【課題】再配線部上の電子部品の動作を確保し信頼性を高めるプリント配線板の提供。
【解決手段】プリント配線板は、コア基板と、第１ビルドアップ層と、第２ビルドアップ層と、ＩＣチップ、とを有する。第１ビルドアップ層は第１樹脂絶縁層と第１導体層と第１ビア導体を有し、第２ビルドアップ層は第２樹脂絶縁層と第２導体層と第２ビア導体を有し、第１導体層は複数の第１導体回路を有し、複数の第１導体回路の内、最小の幅を有する第１導体回路は最小の第１導体回路であって、第２導体層は複数の第２導体回路を有し、複数の第２導体回路の内、最小の幅を有する第２導体回路は最小の第２導体回路であって、最小の第２導体回路の幅は最小の第１導体回路の幅より小さく、第２樹脂絶縁層の厚みは第１樹脂絶縁層の厚みより薄く、第２ビア導体の径は第１ビア導体の径より小さく、第２導体層の厚みは第１導体層の厚みよりも薄い。
【選択図】図１
【解決手段】プリント配線板は、コア基板と、第１ビルドアップ層と、第２ビルドアップ層と、ＩＣチップ、とを有する。第１ビルドアップ層は第１樹脂絶縁層と第１導体層と第１ビア導体を有し、第２ビルドアップ層は第２樹脂絶縁層と第２導体層と第２ビア導体を有し、第１導体層は複数の第１導体回路を有し、複数の第１導体回路の内、最小の幅を有する第１導体回路は最小の第１導体回路であって、第２導体層は複数の第２導体回路を有し、複数の第２導体回路の内、最小の幅を有する第２導体回路は最小の第２導体回路であって、最小の第２導体回路の幅は最小の第１導体回路の幅より小さく、第２樹脂絶縁層の厚みは第１樹脂絶縁層の厚みより薄く、第２ビア導体の径は第１ビア導体の径より小さく、第２導体層の厚みは第１導体層の厚みよりも薄い。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１面と前記第１面と反対側の第２面と前記第１面から前記第２面に至る電子部品収容用の開口とを有するコア材と前記開口内に収容されている前記電子部品と前記第１面上に形成されているコア材上第１導体層と前記第２面上に形成されているコア材上第２導体層とを有するコア基板と、
前記第１面上に形成されている第１ビルドアップ層と、
前記第１ビルドアップ層上に形成されている第２ビルドアップ層と、
前記第２ビルドアップ層上に実装されているＩＣチップ、とを有するプリント配線板であって、
第１ビルドアップ層は前記第１面上に積層されている第１樹脂絶縁層と前記第１樹脂絶縁層上に形成されている第１導体層と前記第１樹脂絶縁層を貫通し前記第１導体層と前記コア材上第１導体層を電気的に接続している第１ビア導体を有し、第２ビルドアップ層は前記第１樹脂絶縁層と前記第１導体層上に積層されている第２樹脂絶縁層と前記第２樹脂絶縁層上に形成されている第２導体層と前記第２樹脂絶縁層を貫通し前記第２導体層と前記第１導体層を電気的に接続する第２ビア導体を有し、前記第１導体層は複数の第１導体回路を有し、前記複数の第１導体回路の内、最小の幅を有する前記第１導体回路は最小の第１導体回路であって、前記第２導体層は複数の第２導体回路を有し、前記複数の第２導体回路の内、最小の幅を有する前記第２導体回路は最小の第２導体回路であって、前記最小の第２導体回路の幅は前記最小の第１導体回路の幅より小さく、前記第２樹脂絶縁層の厚みは前記第１樹脂絶縁層の厚みより薄く、前記第２ビア導体の径は前記第１ビア導体の径より小さく、前記第２導体層の厚みは前記第１導体層の厚みよりも薄い。
前記第１面上に形成されている第１ビルドアップ層と、
前記第１ビルドアップ層上に形成されている第２ビルドアップ層と、
前記第２ビルドアップ層上に実装されているＩＣチップ、とを有するプリント配線板であって、
第１ビルドアップ層は前記第１面上に積層されている第１樹脂絶縁層と前記第１樹脂絶縁層上に形成されている第１導体層と前記第１樹脂絶縁層を貫通し前記第１導体層と前記コア材上第１導体層を電気的に接続している第１ビア導体を有し、第２ビルドアップ層は前記第１樹脂絶縁層と前記第１導体層上に積層されている第２樹脂絶縁層と前記第２樹脂絶縁層上に形成されている第２導体層と前記第２樹脂絶縁層を貫通し前記第２導体層と前記第１導体層を電気的に接続する第２ビア導体を有し、前記第１導体層は複数の第１導体回路を有し、前記複数の第１導体回路の内、最小の幅を有する前記第１導体回路は最小の第１導体回路であって、前記第２導体層は複数の第２導体回路を有し、前記複数の第２導体回路の内、最小の幅を有する前記第２導体回路は最小の第２導体回路であって、前記最小の第２導体回路の幅は前記最小の第１導体回路の幅より小さく、前記第２樹脂絶縁層の厚みは前記第１樹脂絶縁層の厚みより薄く、前記第２ビア導体の径は前記第１ビア導体の径より小さく、前記第２導体層の厚みは前記第１導体層の厚みよりも薄い。
【請求項2】
請求項１のプリント配線板であって、前記第１ビルドアップ層の配線密度（Ｌ／Ｓ）は７／７～３０／３０であり、前記第２ビルドアップ層の配線密度（Ｌ／Ｓ）は１／１～５／５である。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書によって開示される技術は、プリント配線板に関する。
【背景技術】
【0002】
特許文献１は、配線基板を開示している。特許文献１の図１に示されるように、特許文献１は、配線層及び絶縁層を有するベース配線基板と、絶縁層及び再配線層を有する再配線部、とを有する配線基板を開示している。再配線層は、シード層及びその上の金属めっき層から形成されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１４－１５４８００号公報
【発明の概要】
【0004】
＜特許文献１の課題＞
特許文献１の技術では、再配線部上に電子部品が実装される。そのため、再配線部上の電子部品に電源を供給するための経路の距離が長いと考えられる。再配線部内の配線は薄く細いので、配線抵抗が高いと考えられる。そのため、再配線部上の電子部品が電源不足に陥りやすいと考えられる。特許文献１の技術による配線基板では、再配線部上の電子部品が誤動作する、あるいは、電子部品が動作しないと考えられる。
特許文献１の技術では、再配線部上に電子部品が実装される。そのため、再配線部上の電子部品に電源を供給するための経路の距離が長いと考えられる。再配線部内の配線は薄く細いので、配線抵抗が高いと考えられる。そのため、再配線部上の電子部品が電源不足に陥りやすいと考えられる。特許文献１の技術による配線基板では、再配線部上の電子部品が誤動作する、あるいは、電子部品が動作しないと考えられる。
【課題を解決するための手段】
【0005】
本発明のプリント配線板は、第１面と前記第１面と反対側の第２面と前記第１面から前記第２面に至る電子部品収容用の開口とを有するコア材と前記開口内に収容されている前記電子部品と前記第１面上に形成されているコア材上第１導体層と前記第２面上に形成されているコア材上第２導体層とを有するコア基板と、前記第１面上に形成されている第１ビルドアップ層と、前記第１ビルドアップ層上に形成されている第２ビルドアップ層と、前記第２ビルドアップ層上に実装されているＩＣチップ、とを有する。第１ビルドアップ層は前記第１面上に積層されている第１樹脂絶縁層と前記第１樹脂絶縁層上に形成されている第１導体層と前記第１樹脂絶縁層を貫通し前記第１導体層と前記コア材上第１導体層を電気的に接続している第１ビア導体を有し、第２ビルドアップ層は前記第１樹脂絶縁層と前記第１導体層上に積層されている第２樹脂絶縁層と前記第２樹脂絶縁層上に形成されている第２導体層と前記第２樹脂絶縁層を貫通し前記第２導体層と前記第１導体層を電気的に接続する第２ビア導体を有し、前記第１導体層は複数の第１導体回路を有し、前記複数の第１導体回路の内、最小の幅を有する前記第１導体回路は最小の第１導体回路であって、前記第２導体層は複数の第２導体回路を有し、前記複数の第２導体回路の内、最小の幅を有する前記第２導体回路は最小の第２導体回路であって、前記最小の第２導体回路の幅は前記最小の第１導体回路の幅より小さく、前記第２樹脂絶縁層の厚みは前記第１樹脂絶縁層の厚みより薄く、前記第２ビア導体の径は前記第１ビア導体の径より小さく、前記第２導体層の厚みは前記第１導体層の厚みよりも薄い。
【0006】
本発明の実施形態では、コア基板の第１面上に第１ビルドアップ層が形成されている。第１ビルドアップ層上に第２ビルドアップ層が形成されている。第２ビルドアップ層上にＩＣチップが実装されている。第１ビルドアップ層は、第１樹脂絶縁層、第１導体層、第１ビア導体を有する。第２ビルドアップ層は、第２樹脂絶縁層、第２導体層、第２ビア導体を有する。第２導体層は複数の第２導体回路を有し、第１導体層は複数の第１導体回路を有する。第２導体回路の内最小の第２導体回路の幅は、第１導体回路の内最小の第１導体回路の幅よりも小さい。第２樹脂絶縁層の厚みは第１樹脂絶縁層の厚みよりも小さい。第２ビア導体の径は第１ビア導体の系よりも小さい。第２導体層の厚みは第１導体層の厚みよりも薄い。第２ビルドアップ層は、いわゆる再配線部を形成している。
コア基板の電子部品収容用の開口の中に電子部品が収容されている。そのため、再配線部である第２ビルドアップ層上のＩＣチップとコア基板内の電子部品間の距離は短い。そのため、ＩＣチップに対して、コア基板内の電子部品を介し電源を十分に供給可能である。実施形態のプリント配線板では、再配線部上のＩＣチップは誤動作しない。再配線部上のＩＣチップは正常に動作する。
コア基板の電子部品収容用の開口の中に電子部品が収容されている。そのため、再配線部である第２ビルドアップ層上のＩＣチップとコア基板内の電子部品間の距離は短い。そのため、ＩＣチップに対して、コア基板内の電子部品を介し電源を十分に供給可能である。実施形態のプリント配線板では、再配線部上のＩＣチップは誤動作しない。再配線部上のＩＣチップは正常に動作する。
【図面の簡単な説明】
【0007】
【発明を実施するための形態】
【0008】
＜実施形態＞
図１は、実施形態のプリント配線板１０の断面図である。図１に示されるように、プリント配線板１０は、コア基板３０と、上側のビルドアップ層Ｂｕ１と、下側のビルドアップ層Ｂｕ２と、第１ソルダーレジスト層９０Ｆと、第２ソルダーレジスト層９０Ｓ、とを有する。コア基板３０は、コア材２０を有する。コア材２０は、第１面Ｆと第１面Ｆと反対側の第２面Ｓを有する。上側のビルドアップ層Ｂｕ１はコア基板３０の第１面Ｆ上に形成されている。下側のビルドアップ層Ｂｕ２はコア基板３０の第２面Ｓ上に形成されている。第１ソルダーレジスト層９０Ｆは上側のビルドアップ層Ｂｕ１上に形成されている。第２ソルダーレジスト層９０Ｓは下側のビルドアップ層Ｂｕ２上に形成されている。
図１は、実施形態のプリント配線板１０の断面図である。図１に示されるように、プリント配線板１０は、コア基板３０と、上側のビルドアップ層Ｂｕ１と、下側のビルドアップ層Ｂｕ２と、第１ソルダーレジスト層９０Ｆと、第２ソルダーレジスト層９０Ｓ、とを有する。コア基板３０は、コア材２０を有する。コア材２０は、第１面Ｆと第１面Ｆと反対側の第２面Ｓを有する。上側のビルドアップ層Ｂｕ１はコア基板３０の第１面Ｆ上に形成されている。下側のビルドアップ層Ｂｕ２はコア基板３０の第２面Ｓ上に形成されている。第１ソルダーレジスト層９０Ｆは上側のビルドアップ層Ｂｕ１上に形成されている。第２ソルダーレジスト層９０Ｓは下側のビルドアップ層Ｂｕ２上に形成されている。
【0009】
上側のビルドアップ層Ｂｕ１は、ビルドアップ層５０Ｆ(第１ビルドアップ層)とビルドアップ層７０Ｆ(第２ビルドアップ層)で形成されている。ビルドアップ層５０Ｆはコア材２０の第１面Ｆ上に形成されている。ビルドアップ層７０Ｆはビルドアップ層５０Ｆ上に形成されている。ビルドアップ層７０Ｆにより再配線部１００が形成されている。
【0010】
コア材２０は複数の開口を有する。各開口内にビア導体２０Ａが形成されている。ビア導体２０Ａは、コア材２０を貫通し、第１面Ｆから第２面Ｓに至る。コア基板３０は、導体層２１（コア材上第１導体層）と導体層２２（コア材上第２導体層）を有する。導体層２１はコア材２０の第１面Ｆ上に形成されている。導体層２２はコア材２０の第２面Ｓ上に導体層２２が形成されている。コア材２０を挟んで隣接する導体層２１，２２は、当該隣接する導体層２１，２２に挟まれるビア導体２０Ａで接続される。
【0011】
コア材２０は、電子部品収納用の開口２３を有する。開口２３は、コア材２０を貫通し、第１面Ｆから第２面Ｓに至る。開口２３内に電子部品２００が収容されている。電子部品２００は、外部電極２０１と外部電極２０２を有する。外部電極２０１は開口２３内から第１面Ｆ外へ突出する。外部電極２０２は開口２３内から第２面Ｓ外へ突出する。
【0012】
ビルドアップ層５０Ｆは、第１樹脂絶縁層１５０Ｆと、第１導体層１５８Ｆと、第１ビア導体１５６Ｆ、とを有する。第１樹脂絶縁層１５０Ｆは、コア材２０の第１面Ｆ又は第１導体層１５８Ｆ上に形成されている。第１導体層１５８Ｆは第１樹脂絶縁層１５０Ｆ上に形成されている。第１ビア導体１５６Ｆは、第１樹脂絶縁層１５０Ｆを貫通し、第１導体層１５８Ｆに接続する。
【0013】
第１導体層１５８Ｆは、第１ビアランド１５６ＦＬを有する。第１ビアランド１５６ＦＬは、第１ビア導体１５６Ｆの直上と第１ビア導体１５６Ｆの周りに形成されている。第１ビアランド１５６ＦＬと第１ビア導体１５６Ｆは一体的に形成されている。第１ビア導体１５６Ｆ用の開口１５６ＦＯは、第１樹脂絶縁層１５０Ｆを貫通する。第１ビア導体１５６Ｆは開口１５６ＦＯ内に形成されている。
【0014】
図１の例では、第１樹脂絶縁層１５０Ｆの数と第１導体層１５８Ｆの数は複数である。第１樹脂絶縁層１５０Ｆの数は７であり、第１導体層１５８Ｆの数は７である。第１樹脂絶縁層１５０Ｆと第１導体層１５８Ｆは交互に積層されている。第１樹脂絶縁層１５０Ｆの数が複数の場合、第１ビア導体１５６Ｆは各第１樹脂絶縁層１５０Ｆ内に形成されている。第１樹脂絶縁層１５０Ｆを挟んでいる導体層は第１ビア導体１５６Ｆで電気的に接続されている。
【0015】
第１樹脂絶縁層の数が複数である場合、ビルドアップ層５０Ｆはコア材２０の直上に形成されている第１樹脂絶縁層１５０ＦＢとそれ以外の第１樹脂絶縁層１５０ＦＵを有する。
【0016】
第１樹脂絶縁層１５０ＦＢは第１導体層１５８Ｆと導体層２１又は外部電極２０１で挟まれている。第１樹脂絶縁層１５０ＦＢはコア材２０の第１面Ｆ上に形成されている。第１樹脂絶縁層１５０ＦＢを貫通する第１ビア導体１５６Ｆは、コア基板３０の導体層２１又は外部電極２０１と直上の第１導体層１５８Ｆを電気的に接続する。
【0017】
第１樹脂絶縁層１５０ＦＵは第１導体層１５８Ｆで挟まれている。第１樹脂絶縁層１５０ＦＵは、第１導体層１５８Ｆ上に形成されている。第１樹脂絶縁層１５０ＦＵを貫通する第１ビア導体１５６Ｆは、隣接する第１導体層１５８Ｆを電気的に接続する。
【0018】
ビルドアップ層５０Ｆの配線密度（Ｌ／Ｓ）は７／７～３０／３０である。配線密度(Ｌ／Ｓ）は、ビルドアップ層５０Ｆの第１導体層１５８Ｆのうち最小のＬ／Ｓで代表される。
【0019】
ビルドアップ層７０Ｆは、第２樹脂絶縁層１７０Ｆと、第２導体層１７８Ｆと、第２ビア導体３７６Ｆ、とを有する。第２樹脂絶縁層１７０Ｆは、ビルドアップ層５０Ｆを形成する第１樹脂絶縁層１５０Ｆと第１導体層１５８Ｆ上に形成されている。第２導体層１７８Ｆは、第２樹脂絶縁層１７０Ｆ上に形成されている。第２ビア導体３７６Ｆは、第２樹脂絶縁層１７０Ｆを貫通し、第２導体層１７８Ｆに接続する。
【0020】
第２導体層１７８Ｆは、第２ビアランド３７６ＦＬを有する。第２ビアランド３７６ＦＬは、第２ビア導体３７６Ｆの直上と第２ビア導体３７６Ｆの周りに形成されている。第２ビア導体３７６Ｆと第２ビアランド３７６ＦＬは一体的に形成されている。第２ビア導体３７６Ｆ用の開口３７６ＦＯは、第２樹脂絶縁層１７０Ｆを貫通する。第２ビア導体３７６Ｆは開口３７６ＦＯ内に形成されている。
【0021】
図１の例では、第２樹脂絶縁層１７０Ｆの数と第２導体層１７８Ｆの数は複数である。第２樹脂絶縁層１７０Ｆの数は６であり、第２導体層１７８Ｆの数は６である。第２樹脂絶縁層１７０Ｆと第２導体層１７８Ｆは交互に積層されている。第２樹脂絶縁層１７０Ｆの数が複数の場合、第２ビア導体３７６Ｆは各第２樹脂絶縁層１７０Ｆに形成されている。第２樹脂絶縁層１７０Ｆを挟んでいる導体層は第２ビア導体３７６Ｆで電気的に接続されている。
【0022】
第２樹脂絶縁層の数が複数である場合、ビルドアップ層７０Ｆはビルドアップ層５０Ｆの直上に形成されている第２樹脂絶縁層１７０ＦＢとそれ以外の第２樹脂絶縁層１７０ＦＵを有する。
【0023】
第２樹脂絶縁層１７０ＦＢは第２導体層１７８Ｆと第１導体層１５８Ｆで挟まれている。第２樹脂絶縁層１７０ＦＢは第１樹脂絶縁層１５０ＦＵと第１導体層１５８Ｆ上に形成されている。第２樹脂絶縁層１７０ＦＢを貫通する第２ビア導体３７６Ｆは第１導体層１５８Ｆと第２導体層１７８Ｆを電気的に接続する。
【0024】
第２樹脂絶縁層１７０ＦＵは第２導体層１７８Ｆで挟まれている。第２樹脂絶縁層１７０ＦＵは、第２導体層１７８Ｆ上に形成されている。第２樹脂絶縁層１７０ＦＵを貫通する第２ビア導体３７６Ｆは隣接する第２導体層１７８Ｆを電気的に接続する。
【0025】
ビルドアップ層７０Ｆの配線密度（Ｌ／Ｓ）は１／１～５／５である。配線密度(Ｌ／Ｓ）は、ビルドアップ層７０Ｆの第２導体層１７８Ｆのうち最小のＬ／Ｓで代表される。
【0026】
図２は図１の部分拡大図である。図２に示されるように、ビルドアップ層７０Ｆの第２樹脂絶縁層１７０Ｆは厚みｔ２を有する。ビルドアップ層５０Ｆの第１樹脂絶縁層１５０Ｆは厚みｔ１を有する。厚みｔ２は厚みｔ１より薄い。第２導体層１７８Ｆは厚みＴ２を有する。第１導体層１５８Ｆは厚みＴ１を有する。厚みＴ２は厚みＴ１よりも薄い。第２ビア導体３７６Ｆは径Ｄ２を有する。第１ビア導体１５６Ｆは径Ｄ１を有する。径Ｄ２は径Ｄ１より小さい。第１導体層１５８Ｆは複数の導体回路（第１導体回路）を有する。複数の第１導体回路の内、最小幅の第１導体回路は幅Ｌ１を有する。第２導体層１７８Ｆは複数の導体回路（第２導体回路）を有する。複数の第２導体回路の内、最小幅の第２導体回路は幅Ｌ２を有する。幅Ｌ２は幅Ｌ１より小さい。
【0027】
図１に示されるように、ビルドアップ層７０Ｆ上に第１ソルダーレジスト層９０Ｆが形成されている。第１ソルダーレジスト層９０Ｆは、第２導体層１７８Ｆを露出する第１開口９２Ｆを有する。
【0028】
プリント配線板１０は、金属ポスト９８Ｆを有する。金属ポスト９８Ｆは、第１開口９２Ｆから露出する第２導体層１７８Ｆ上に形成されている。金属ポスト９８Ｆ上には図示しないＩＣチップが実装されている。金属ポスト９８Ｆの上面にＮｉ／Ｐｄ／Ａｕから成る金属膜９４Ｆが形成されている。
【0029】
コア基板３０の電子部品収容用の開口２３の中に電子部品２００が収容されている。そのため、再配線部１００であるビルドアップ層７０Ｆ上のＩＣチップとコア基板３０内の電子部品２００間の距離は短い。そのため、ＩＣチップに対して、コア基板３０内の電子部品２００を介し電源を十分に供給可能である。実施形態のプリント配線板１０では、ビルドアップ層７０Ｆ上のＩＣチップは誤動作しない。ビルドアップ層７０Ｆ上のＩＣチップは正常に動作する。
【0030】
下側のビルドアップ層Ｂｕ２は、ビルドアップ層５０Ｓとビルドアップ層７０Ｓで形成されている。ビルドアップ層５０Ｓは、コア材２０の第２面Ｓ上に形成されている。ビルドアップ層７０Ｓはビルドアップ層５０Ｓ上に形成されている。
【0031】
ビルドアップ層５０Ｓは、第３樹脂絶縁層１５０Ｓと、第３導体層１５８Ｓと、第３ビア導体１５６Ｓ、とを有する。第３樹脂絶縁層１５０Ｓは、コア材２０の第２面Ｓ又は第３導体層１５８Ｓ上に形成されている。第３導体層１５８Ｓは第３樹脂絶縁層１５０Ｓ上に形成されている。第３ビア導体１５６Ｓは第３樹脂絶縁層１５０Ｓを貫通し、第３導体層１５８Ｓに接続する。
【0032】
図１の例では、第３樹脂絶縁層１５０Ｓの数と第３導体層１５８Ｓの数は複数である。第３樹脂絶縁層１５０Ｓの数は７であり、第３導体層１５８Ｓの数は７である。第３樹脂絶縁層１５０Ｓと第３導体層１５８Ｓは交互に積層されている。第３樹脂絶縁層１５０Ｓの数が複数の場合、第３ビア導体１５６Ｓは各第３樹脂絶縁層１５０Ｓに形成されている。第３樹脂絶縁層１５０Ｓを挟んでいる導体層は第３ビア導体１５６Ｓで電気的に接続される。第３樹脂絶縁層１５０Ｓと第１樹脂絶縁層１５０Ｆは同じ組成である。
【0033】
第３樹脂絶縁層の数が複数である場合、ビルドアップ層５０Ｓはコア材２０の直上に形成されている第３樹脂絶縁層１５０ＳＢと最外の第３樹脂絶縁層１５０ＳＭとそれ以外の第３樹脂絶縁層１５０ＳＵを有する。
【0034】
第３樹脂絶縁層１５０ＳＢは第３導体層１５８Ｓと導体層２２又は外部電極２０２で挟まれている。第３樹脂絶縁層１５０ＳＢはコア材２０の第２面Ｓ上に形成されている。第３樹脂絶縁層１５０ＳＢを貫通する第３ビア導体１５６Ｓは、コア基板３０の導体層２２又は外部電極２０２と直上の第３導体層１５８Ｓを電気的に接続する。
【0035】
第３樹脂絶縁層１５０ＳＵは第３導体層１５８Ｓで挟まれている。第３樹脂絶縁層１５０ＳＵは、第３導体層１５８Ｓ上に形成されている。第３樹脂絶縁層１５０ＳＵを貫通する第３ビア導体１５６Ｓは、隣接する第３導体層１５８Ｓを電気的に接続する。
【0036】
第３樹脂絶縁層１５０ＳＭは第３導体層１５８Ｓ上に形成されている。
【0037】
ビルドアップ層７０Ｓは、第４樹脂絶縁層１７０Ｓと、第４導体層１７８Ｓと、第４ビア導体３７６Ｓ、とを有する。第４樹脂絶縁層１７０Ｓは、ビルドアップ層５０Ｓを形成する第３樹脂絶縁層１５０ＳＭ上に形成されている。第４樹脂絶縁層１７０Ｓの数が複数である場合、ビルドアップ層７０Ｓは、第３樹脂絶縁層１５０ＳＭの直上に形成されている第４樹脂絶縁層１７０ＳＢと最外の第４樹脂絶縁層１７０ＳＭとそれ以外の第４樹脂絶縁層１７０ＳＵを有する。最外の第４樹脂絶縁層１７０ＳＭ上には第４導体層１７８Ｓが形成されている。
【0038】
第４ビア導体３７６Ｓは、最外の第１樹脂絶縁層１５０ＳＭ、第４樹脂絶縁層１７０ＳＢ、第４樹脂絶縁層１７０ＳＵ、第４樹脂絶縁層１７０ＳＭを貫通する。第４ビア導体３７６Ｓは、第１樹脂絶縁層１５０ＳＭ上の第３導体層１５８Ｓと第４導体層１７８Ｓを電気的に接続する。
【0039】
図１の例では、第４樹脂絶縁層１７０Ｓの数は複数である。第４樹脂絶縁層１７０Ｓの数は６である。第４樹脂絶縁層１７０Ｓと第２樹脂絶縁層１７０Ｆは同じ組成である。
【0040】
第４導体層１７８Ｓは、第４ビア導体３７６Ｓの直上に形成されている第４ビアランド３７６ＳＬを有する。第４ビアランド３７６ＳＬは第４ビア導体３７６Ｓの直上と第４ビア導体３７６Ｓの周りに形成されている。第４ビア導体３７６Ｓと第４ビアランド３７６ＳＬは同時に形成されていて、両者は一体的に形成されている。
【0041】
ビルドアップ層Ｂｕ２上に第２ソルダーレジスト層９０Ｓが形成されている。第２ソルダーレジスト層９０Ｓは、第４導体層１７８Ｓを露出する第２開口９２Ｓを有する。第４導体層１７８Ｓは、マザーボードと接続するための第２パッド９３Ｓを形成する。第２パッド９３Ｓの表面に金属膜９４Ｓが形成されている。
【符号の説明】
【0042】
１０ ：プリント配線板
２０ ：コア材
２０Ａ ：ビア導体
２１ ：導体層
２２ ：導体層
２３ ：開口
３０ ：コア基板
５０Ｆ ：ビルドアップ層
５０Ｓ ：ビルドアップ層
７０Ｆ ：ビルドアップ層
７０Ｓ ：ビルドアップ層
９０Ｆ ：第１ソルダーレジスト層
９０Ｓ ：第２ソルダーレジスト層
９２Ｆ ：第１開口
９２Ｓ ：第２開口
９３Ｓ ：第２パッド
９４Ｆ ：金属膜
９８Ｓ ：金属ポスト
１００ ：再配線部
１５０Ｆ ：第１樹脂絶縁層
１５０ＦＢ：第１樹脂絶縁層
１５０ＦＵ：第１樹脂絶縁層
１５０Ｓ ：第３樹脂絶縁層
１５０ＳＢ：第３樹脂絶縁層
１５０ＳＭ：第３樹脂絶縁層
１５０ＳＵ：第３樹脂絶縁層
１５６Ｆ ：第１ビア導体
１５６ＦＬ：第１ビアランド
１５６ＦＯ：開口
１５６Ｓ ：第３ビア導体
１５８Ｆ ：第１導体層
１５８Ｓ ：第３導体層
１７０Ｆ ：第２樹脂絶縁層
１７０ＦＢ：第２樹脂絶縁層
１７０ＦＵ：第２樹脂絶縁層
１７０Ｓ ：第４樹脂絶縁層
１７０ＳＢ：第４樹脂絶縁層
１７０ＳＭ：第４樹脂絶縁層
１７０ＳＵ：第４樹脂絶縁層
１７８Ｆ ：第２導体層
１７８Ｓ ：第４導体層
２００ ：電子部品
２０１ ：外部電極
２０２ ：外部電極
２５０Ｆ ：第２樹脂絶縁層
２５６Ｆ ：第２ビア導体
２５８Ｆ ：第２導体層
３７６Ｆ ：第２ビア導体
３７６ＦＬ：第２ビアランド
３７６ＦＯ：開口
３７６Ｓ ：第４ビア導体
３７６ＳＬ：第４ビアランド
Ｂｕ１ ：ビルドアップ層
Ｂｕ２ ：ビルドアップ層
Ｄ１ ：第１ビア導体の径
Ｄ２ ：第２ビア導体の径
Ｆ ：第１面
Ｌ ：配線密度
Ｌ１ ：最小幅の第１導体回路の幅
Ｌ２ ：最小幅の第２導体回路の幅
Ｓ ：第２面
Ｔ１ ：第１導体層の厚み
ｔ１ ：第１樹脂絶縁層の厚み
Ｔ２ ：第２導体層の厚み
ｔ２ ：第２樹脂絶縁層の厚み
２０ ：コア材
２０Ａ ：ビア導体
２１ ：導体層
２２ ：導体層
２３ ：開口
３０ ：コア基板
５０Ｆ ：ビルドアップ層
５０Ｓ ：ビルドアップ層
７０Ｆ ：ビルドアップ層
７０Ｓ ：ビルドアップ層
９０Ｆ ：第１ソルダーレジスト層
９０Ｓ ：第２ソルダーレジスト層
９２Ｆ ：第１開口
９２Ｓ ：第２開口
９３Ｓ ：第２パッド
９４Ｆ ：金属膜
９８Ｓ ：金属ポスト
１００ ：再配線部
１５０Ｆ ：第１樹脂絶縁層
１５０ＦＢ：第１樹脂絶縁層
１５０ＦＵ：第１樹脂絶縁層
１５０Ｓ ：第３樹脂絶縁層
１５０ＳＢ：第３樹脂絶縁層
１５０ＳＭ：第３樹脂絶縁層
１５０ＳＵ：第３樹脂絶縁層
１５６Ｆ ：第１ビア導体
１５６ＦＬ：第１ビアランド
１５６ＦＯ：開口
１５６Ｓ ：第３ビア導体
１５８Ｆ ：第１導体層
１５８Ｓ ：第３導体層
１７０Ｆ ：第２樹脂絶縁層
１７０ＦＢ：第２樹脂絶縁層
１７０ＦＵ：第２樹脂絶縁層
１７０Ｓ ：第４樹脂絶縁層
１７０ＳＢ：第４樹脂絶縁層
１７０ＳＭ：第４樹脂絶縁層
１７０ＳＵ：第４樹脂絶縁層
１７８Ｆ ：第２導体層
１７８Ｓ ：第４導体層
２００ ：電子部品
２０１ ：外部電極
２０２ ：外部電極
２５０Ｆ ：第２樹脂絶縁層
２５６Ｆ ：第２ビア導体
２５８Ｆ ：第２導体層
３７６Ｆ ：第２ビア導体
３７６ＦＬ：第２ビアランド
３７６ＦＯ：開口
３７６Ｓ ：第４ビア導体
３７６ＳＬ：第４ビアランド
Ｂｕ１ ：ビルドアップ層
Ｂｕ２ ：ビルドアップ層
Ｄ１ ：第１ビア導体の径
Ｄ２ ：第２ビア導体の径
Ｆ ：第１面
Ｌ ：配線密度
Ｌ１ ：最小幅の第１導体回路の幅
Ｌ２ ：最小幅の第２導体回路の幅
Ｓ ：第２面
Ｔ１ ：第１導体層の厚み
ｔ１ ：第１樹脂絶縁層の厚み
Ｔ２ ：第２導体層の厚み
ｔ２ ：第２樹脂絶縁層の厚み
【図1】
【図2】