特開 2025-7934 二重系制御システムのメモリ等価方式

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025007934

(43)【公開日】2025-01-17

(54)【発明の名称】二重系制御システムのメモリ等価方式

(51)【国際特許分類】

   G05B 19/05 20060101AFI20250109BHJP

   G05B 9/02 20060101ALI20250109BHJP

   G05B 19/048 20060101ALI20250109BHJP

【ＦＩ】

G05B19/05 S

G05B9/02 Z

G05B19/048

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2023109701

(22)【出願日】2023-07-04

(71)【出願人】

【識別番号】000006105

【氏名又は名称】株式会社明電舎

(74)【代理人】

【識別番号】100086232

【弁理士】

【氏名又は名称】小林 博通

(74)【代理人】

【識別番号】100092613

【弁理士】

【氏名又は名称】富岡 潔

(74)【代理人】

【識別番号】100104938

【弁理士】

【氏名又は名称】鵜澤 英久

(74)【代理人】

【識別番号】100210240

【弁理士】

【氏名又は名称】太田 友幸

(72)【発明者】

【氏名】杉平 和樹

【テーマコード（参考）】

5H209

5H220

【Ｆターム（参考）】

5H209DD04

5H209GG04

5H209HH02

5H209JJ03

5H209SS07

5H220BB09

5H220CC07

5H220HH03

5H220JJ12

5H220JJ42

5H220KK02

(57)【要約】      （修正有）

【課題】二重係制御システムの信頼性の向上を図る。
【解決手段】ＰＬＣ２，３は、ユーザ用データメモリ１０ｂ，１１ｂの状変を検出する状変検出機構部１０ｃ，１１ｃと、前記メモリ１０ｂの状変を前記メモリ１１ｂに等価させる二重化タスク１０ｄ，１１ｄと、前記メモリ１０ｂ，１１ｂのチェックサムを計算するＢＧタスク１０ｅ，１１ｅと、を備える。ＰＬＣ３側では前記メモリ１１ｂのチェックサムをＰＬＣ３側に伝送する。状変検出機構部１０ｃはチェックサム同士を比較し、両チェックサム間の情報が異なれば状変を検出する。二重化タスク１０ｄは、状変が検出されたブロックのメモリ情報を等価データとして二重化タスク１１ｄに等価伝送する。二重化タスク１１ｄは、等価伝送を受信すれば、前記メモリ１１ｂの情報を等価データに基づき更新する。
【選択図】図７

【特許請求の範囲】

【請求項1】

主系と従系の制御装置を備え、
前記主系の演算結果を前記従系に等価させる二重化制御システムのメモリ等価方式であって、
前記主系および前記従系は、
演算用のデータメモリと、
前記データメモリの情報変更を状変として検出する状変検出機構部と、
前記主系の前記状変を前記従系の前記データメモリに等価させる二重化タスクと、
前記データメモリのチェックサムを計算するバックグランドタスクと、
を備え、
前記主系の前記状変検出機構部は、それぞれの前記チェックサム同士を比較し、前記両チェックサム間の情報が異なれば前記状変を検出する
ことを特徴とする二重系制御システムのメモリ等価方式。

【請求項2】

前記従系は、前記主系に一定周期で前記チェックサムを伝送する一方、
前記主系は、前記チェックサムを受信すれば前記状変検出機構部にて前記比較を行う
ことを特徴とする請求項１記載の二重系制御システムのメモリ等価方式。

【請求項3】

前記各バックグランドタスクは、事前に定められた任意数に分割された前記データメモリの各ブロックについて前記チェックサムを計算し、
前記従系は、前記各ブロックのチェックサムと該当するブロック番号をセットして前記主系に伝送する一方、
前記主系の前記状変検出機構部は、前記従系から受信した前記チェックサムと、前記主系の前記データメモリの対応する前記ブロックの前記チェックサムとを比較し、
前記チェックサム同士の情報が異なれば、該当するブロックの前記状変を検出することを特徴とする請求項２記載の二重化制御システムのメモリ等価方式。

【請求項4】

前記主系の二重化タスクは、
前記状変が検出されたブロックのメモリ情報を等価データとして前記従系の二重化タスクに等価伝送する
ことを特徴とする請求項３記載の二重化制御システムのメモリ等価方式。

【請求項5】

前記従系の二重化タスクは、
前記等価伝送を受信すれば、自身の前記メモリデータの該当するブロックの情報を前記等価データに基づき更新する
ことを特徴とする請求項４記載の二重化制御システムのメモリ等価方式。

【請求項6】

前記バックグランドタスクは、他のタスクが動作していないタイミングで前記チェックサムを計算する
ことを特徴とする請求項１～５のいずれか記載の二重系制御システムのメモリ等価方式。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、主系の制御装置と従系の制御装置と備えた二重係制御システムのメモリ等価方式に関する。

【背景技術】

【0002】

プログラマブルロジックコントローラ（Programmable Logic Controller：以下、ＰＬＣと呼ぶ。）は、主に接続機器や設備などの制御装置として用いられ、シーケンス演算を主な動作とする。

【0003】

ＰＬＣについては異常発生時における動作継続のため、二重化システムを構築されることが少なくない。二重化システムでは、制御系（マスター／主系）となるアクティブＰＬＣ（アクティブ局）と、待機系（スレーブ／従系）となるスタンバイＰＬＣ（スタンバイ局）とを備え、正常時はアクティブＰＬＣの演算結果に基づき接続機器などの制御を実行する。

【0004】

一方、異常発生時に制御系をスタンバイＰＬＣに切り替え、アクティブＰＬＣの演算結果を等価データとしてスタンバイＰＬＣに反映させる等価処理を行うことで制御機器などの入出力情報をスタンバイＰＬＣに展開する。

【0005】

もっとも、異常時の高速切替のため、スタンバイＰＬＣも常に演算を行っているため、スタンバイＰＬＣの演算中に等価データが上書きされるおそれがある。そこで、演算中には等価処理を行うことができず、演算の不実行中に等価処理が行われている。この等価処理の技術として特許文献１が公知となっている。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２０２１－１５２８５５

【非特許文献】

【0007】

【非特許文献1】”チェックサム計算ツール” ２０２３年６月２７日検索 インタネットURL＜https://messy-soft.com/file/binary3＞

【発明の概要】

【発明が解決しようとする課題】

【0008】

特許文献１では、等価データを格納するユーザ用データメモリ（等価メモリ）を「１２８」ブロックに分割し、アクティブＰＬＣのシーケンス演算によって状変が発生したブロックのみをスタンバイＰＬＣに等価し、等価処理の高速化を図っている。

【0009】

しかしながら、アクティブＰＬＣのシーケンス演算によって状変が発生した場合のみスタンバイＰＬＣに等価するため、特定のシーケンス演算処理を実行した場合に両ＰＬＣ間で保持データが異なり、正常に等価されないおそれがある。

【0010】

図１～図６に基づき正常に等価されない場合の一例を説明する。図１はアクティブＰＬＣの実施するシーケンス演算を示し、図２（ａ）（ｂ）はそれぞれアクティブＰＬＣ・スタンバイＰＬＣのユーザ用データメモリを示している。

【0011】

図３に示すように、アクティブＰＬＣがタスクのシーケンス演算を実行するとユーザ用データメモリ４０００Ｈの値が「１０００Ｈ」から「２０００Ｈ」に書き換わる。そのため、アクティブＰＬＣ側で状変の発生を検出し、図４に示すように、ユーザ用データメモリ４０００ＨのメモリデータをスタンバイＰＬＣに等価する。

【0012】

このときスタンバイＰＬＣがシーケンス演算を実行すると、図５に示すように、ユーザ用データメモリ４０００Ｈの値が「２０００Ｈ」から「３０００Ｈ」に書き換わる。これにより図１中のラング２－４の条件が「ＴＲＵＥ」となり、ユーザ用データメモリ７ＦＤＡＨのビット０が「ＯＮ」となる。

【0013】

また、図６に示すように、下位装置からの通信などによりアクティブＰＬＣのユーザ用データメモリ１０００Ｈの値が「０」となり、スタンバイＰＬＣに等価される。ここでラング２－１の条件によれば、ユーザ用データメモリ１０００Ｈの値が「１０００」以上の場合にラング２－２の処理が行われる。

【0014】

図６の状況では、ラング２－１の条件が「ＦＡＬＳＥ」なため、アクティブＰＬＣがシーケンス演算を実行したときにユーザ用データメモリ４０００Ｈに状変が発生しなくなる。その結果、アクティブＰＬＣとスタンバイＰＬＣとの間で保持しているデータに差異が生じ、二重化システムの信頼性が損なわれるおそれがある。

【0015】

本発明は、このような従来の問題を解決するためになされ、二重係制御システムの信頼性の向上を図ることを解決課題としている。

【課題を解決するための手段】

【0016】

（１）本発明は、主系と従系の制御装置を備え、
前記主系の演算結果を前記従系に等価させる二重化制御システムのメモリ等価方式であって、
前記主系および前記従系は、
演算用のデータメモリと、
前記データメモリの情報変更を状変として検出する状変検出機構部と、
前記主系の前記状変を前記従系の前記データメモリに等価させる二重化タスクと、
前記データメモリのチェックサムを計算するバックグランドタスクと、
を備え、
前記主系の前記状変検出機構部は、それぞれの前記チェックサム同士を比較し、前記両チェックサム間の情報が異なれば前記状変を検出することを特徴としている。

【0017】

（２）本発明の一態様において、
前記従系は、前記主系に一定周期で前記チェックサムを伝送する一方、
前記主系は、前記チェックサムを受信すれば前記状変検出機構部にて前記比較を行うことを特徴としている。

【0018】

（３）本発明の他の態様において、
前記各バックグランドタスクは、事前に定められた任意数に分割された前記データメモリの各ブロックについて前記チェックサムを計算し、
前記従系は、前記各ブロックのチェックサムと該当するブロック番号をセットして前記主系に伝送する一方、
前記主系の前記状変検出機構部は、前記従系から受信した前記チェックサムと、前記主系の前記データメモリの対応する前記ブロックの前記チェックサムとを比較し、
前記チェックサム同士の情報が異なれば、該当するブロックの前記状変を検出することを特徴としている。

【0019】

（４）本発明のさらに他の態様において、
前記主系の二重化タスクは、
前記状変が検出されたブロックのメモリ情報を等価データとして前記従系の二重化タスクに等価伝送することを特徴としている。

【0020】

（５）本発明のさらに他の態様において、
前記従系の二重化タスクは、
前記等価伝送を受信すれば、自身の前記メモリデータの該当するブロックの情報を前記等価データに基づき更新することを特徴としている。

【0021】

（６）なお、前記バックグランドタスクは、他のタスクが動作していないタイミングで前記チェックサムを計算することができる。

【発明の効果】

【0022】

本発明によれば、二重係制御システムの信頼性の向上を図ることができる。

【図面の簡単な説明】

【0023】

【図1】アクティブＰＬＣの実施するシーケンス演算図。

【図2】（ａ）はアクティブＰＬＣのユーザ用データメモリ図、（ｂ）はスタンバイＰＬＣのユーザ用データメモリ図。

【図3】（ａ）はアクティブＰＬＣのタスク実行後のユーザ用データメモリ図、（ｂ）は同スタンバイＰＬＣのユーザ用データメモリ図。

【図4】（ａ）は等価実行後のアクティブＰＬＣのユーザ用データメモリ図、（ｂ）は同スタンバイＰＬＣのユーザ用データメモリ図。

【図5】（ａ）はアクティブＰＬＣのユーザ用データメモリ図、（ｂ）はスタンバイＰＬＣのタスク実行後のユーザ用データメモリ図。

【図6】（ａ）はオプションなどの受信によりアクティブＰＬＣのユーザ用データメモリ１０００Ｈの値が「０」となった状態図、（ｂ）は同スタンバイＰＬＣのユーザ用データメモリの状態図。

【図7】本発明の実施形態に係るＰＬＣ二重化システムの構成図。

【図8】同 アクティブ・スタンバイ間の伝送図。

【図9】同 アクティブＰＬＣにおけるチェックサム同士の比較図。

【図10】同 等価伝送図。

【発明を実施するための形態】

【0024】

以下、本発明の実施形態に係る二重系制御システムのメモリ等価方式を説明する。ここではＰＬＣ二重化システムに前記メモリ等価方式が適用され、アクティブＰＬＣとスタンバイＰＬＣとでお互いの等価領域（ユーザ用データメモリ）の情報を共有することで信頼性の向上を図っている。

【0025】

≪システム構成例≫
図７中の１は前記ＰＬＣ二重化システムを示し、制御系（マスター／主系）となるアクティブＰＬＣ（アクティブ局）２と、待機系（スレーブ／従系）となるスタンバイＰＬＣ（スタンバイ局）３とを備えている。

【0026】

ここではアクティブＰＬＣ２とスタンバイＰＬＣ３は、共にシーケンス演算を実行し、アクティブＰＬＣ２のユーザ用データメモリ１０ｂに状変があれば、メモリ等価機能によりスタンバイＰＬＣ３のユーザ用データメモリ１１ｂに等価する。

【0027】

具体的には各ＰＬＣ２，３は、コンピュータにより構成され、
（１）ユーザタスク１０ａ，１１ａ
（２）前記メモリ１０ｂ，１１ｂ
（３）状変検出機構部１０ｃ，１１ｃ
（４）二重化タスク１０ｄ，１１ｄ
（５）バックグランドタスク（以下、ＢＧタスクとする。）１０ｅ，１１ｅ
を実装する。

【0028】

ユーザタスク１０ａ，１１ａは、各ＰＬＣ２，３のシーケンス演算を実行する。このときユーザはシーケンス演算時に前記メモリ１０ｂ，１１ｂを自由に使用することができる。

【0029】

状変検出機構部１０ｃ，１１ｃは、主系の前記メモリ１０ｂの状変、即ちメモリ情報（メモリデータ）間の不一致を検出する。ここで二重化タスク１０ｄ，１１ｄは、主系の前記メモリ１０ｂに状変があれば、前記メモリ１１ｂに反映させる等価処理を実行する。なお、二重化タスク１０ｄ，１１ｄは、各ＰＬＣ２，３の生存を確認（正常動作の確認）するためにアクティブ・スタンバイ間伝送を２０ｍｓ周期で実施する。

【0030】

ＢＧタスク１０ｅ，１１ｅは、最低優先度のバックグランドで動作するタスクであって、それぞれ他のタスクが動作していないタイミングにて前記メモリ１０ｂ，１１ｂの各ブロックについてチェックサム（checksum／ＣＳＭ：誤り検出符号）を計算する。このチェックサムの計算には、例えば非特許文献１などの公知のツールを用いることができる。

【0031】

≪動作・処理≫
図８～図１０に基づき前記ＰＬＣ二重化システム１の動作処理例（Ｓ０１～Ｓ０３）を説明する。すなわち、前記ＰＬＣ２，３間において前記メモリ１０ｂ，１１ｂのチェックサム情報の不一致があれば状変を検出し、メモリ等価を実行する。

【0032】

ここでは前記各ＰＬＣ２，３の前記メモリ１０ｂ，１１ｂは１２８ブロックに分割され、ＢＧタスク１０ｅ，１１ｅは前記メモリ１０ｂ，１１ｂの各ブロックのチェックサムを計算する。

【0033】

Ｓ０１：両ＰＬＣ２，３の二重化タスク１０ｄ，１１ｄは、前述のように２０ｍｓ周期でアクティブ・スタンバイ間伝送を実施している。

【0034】

このとき二重化タスク１１ｄは、アクティブ・スタンバイ間伝送に前記メモリ１１ｂの各ブロックのチェックサムをブロック番号順にセットする。すなわち、（１）ブロック番号
（２）ブロック番号に対応するブロックのチェックサム
をアクティブ・スタンバイ間伝送毎に個々にセットする。

【0035】

例えば図８は、アクティブ・スタンバイ間伝送にブロック番号１のチェックサムがセットされ、二重化タスク１０ｄに伝送される状態を示している。

【0036】

Ｓ０２：アクティブＰＬＣ２側でＳ０１の伝送を受信すれば、状変検出機構部１０ｃが受信したチェックサムと前記メモリ１０ｂの対応するブロックのチェックサムとを比較する。例えば図９では、図８でアクティブ・スタンバイ伝送にセットされたブロック番号１のチェックサムと、前記メモリ１０ｂのブロック番号１のチェックサムとが比較されている。

【0037】

Ｓ０３：状変検出機構部１０ｃは、Ｓ０２の比較の結果、両チェックサムの情報が異なっていれば前記メモリ１０ｂの状変を検出し、二重化タスク１０ｄに等価処理を指令する。このとき二重化タスク１０ｄは、状変の検出された状変ブロックのメモリ情報を状変データ（等価データ）としてＰＬＣ３に等価伝送する。

【0038】

この等価伝送を受信したスタンバイＰＬＣ３の二重化タスク１１ｄは、状変データに基づき前記メモリ１１ｂ中の該当するブロック番号のブロックを上書きして更新し、状変データを前記メモリ１１ｂに反映させる。一方、両チェックサムの情報が異なっていなければ状変は検出されず、等価処理は指令されない。

【0039】

このようなＳ０１～Ｓ０３の処理をブロック番号１～１２８の順に繰り返して実施することで両ＰＬＣ２，３の前記メモリ１０ｂ，１１ｂのメモリ情報を一致させることが可能となる。この点で前記ＰＬＣ二重化システム１の信頼性を向上させることができる。

【0040】

このときＳＢＧタスク１０ｅ，１１ｅは、前述のように他のタスクが動作していないタイミングでのみ動作するため、通常のＰＬＣ動作に負荷的な影響を与えるおそれもない。

【0041】

また、ＰＬＣ２，３の主従が切り替わった場合（ＰＬＣ３がアクティブ，ＰＬＣ２がスタンバイ）には、ＰＬＣ２の二重化タスク１０ｄが前記メモリ１０ｂのチェックサムをＰＬＣ３の二重化タスク１１ｄにアクティブ・スタンバイ間伝送にセットする（Ｓ１１）。

【0042】

これにより前記メモリ１０ｂのチェックサムがＰＬＣ３に伝送され、ＰＬＣ３の状変検出機構部１１ｃにて状変が検出され（Ｓ１２）、二重化タスク１１ｄにて等価伝送が行われる（Ｓ１３）。

【0043】

なお、本発明は、上記実施形態に限定されるものではなく、各請求項に記載された範囲内で変形して実施することができる。例えばシステム構成などは図７に限定されず、チェックサムを用いたＰＬＣ２，３間の前記メモリ１０ｂ，１１ｂ間の比較処理を実施できれば適宜変更することが可能である。

【符号の説明】

【0044】

１…ＰＬＣ二重化システム
２…アクティブＰＬＣ
３…スタンバイＰＬＣ
１０ａ，１１ａ…ユーザタスク
１０ｂ，１１ｂ…ユーザ用データメモリ
１０ｃ，１１ｃ…状変検出機構部
１０ｄ，１１ｄ…二重化タスク
１０ｅ，１１ｅ…バックグランドタスク

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】