特開 2025-8085 ブリッジ回路の駆動装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2025008085

(43)【公開日】2025-01-20

(54)【発明の名称】ブリッジ回路の駆動装置

(51)【国際特許分類】

   H02M 1/08 20060101AFI20250109BHJP

【ＦＩ】

H02M1/08 A

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2023109952

(22)【出願日】2023-07-04

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(71)【出願人】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(71)【出願人】

【識別番号】520124752

【氏名又は名称】株式会社ミライズテクノロジーズ

(74)【代理人】

【識別番号】110000567

【氏名又は名称】弁理士法人サトー

(72)【発明者】

【氏名】杉浦 秀和

(72)【発明者】

【氏名】福田 裕司

【テーマコード（参考）】

5H740

【Ｆターム（参考）】

5H740AA05

5H740BA12

5H740BB10

5H740BC01

5H740BC02

5H740HH05

5H740JA01

5H740JB01

5H740KK01

5H740MM01

5H740MM08

5H740NN17

(57)【要約】      （修正有）

【課題】高電圧・大電流系に適用する場合でもデッドタイムを短縮するブリッジ回路の駆動装置を提供する。
【解決手段】駆動装置４において、残デッドタイム検出部１２は、ブリッジ回路の上下アームを構成するパワー素子１、２のゲート電圧Ｖｇｓが立下るタイミングから、ドレイン－ソース間電圧Ｖｄｓが立ち上がるタイミングまでの遅延時間を残デッドタイムとして検出する。最小残デッドタイム算出部１５は、遅延時間を閾値と比較して、自アームのスイッチングが駆動側、整流側の何れで行われたか判定し、整流側で検出された遅延時間を選択する。Ｖｇｓ前出し量算出部１６と疑似Ｖｇｓ信号生成部１７は、最小残デッドタイム算出部が選択した遅延時間に基いて制御量を設定し、設定した制御量だけ早いタイミングで立ち下がる疑似Ｖｄｓ信号を自アームに対向するアーム側に出力する。対向するアーム側の駆動部は、疑似Ｖｄｓ信号に応じてアームをターンオンさせる。
【選択図】図１

【特許請求の範囲】

【請求項1】

ブリッジ回路の上下アームを構成する直列接続された２つのパワー素子（１，２）の導通制御端子を駆動するもので、
前記導通制御端子に印加される駆動信号が立下るタイミングから、前記パワー素子の導通端子間電圧が立ち上がるタイミングまでの遅延時間を検出する遅延時間検出部（１２）と、
前記遅延時間を閾値と比較することで、自アームのスイッチングが駆動側、整流側の何れで行われたかを判定し、前記整流側で検出された遅延時間を選択する遅延時間選択部（１５）と、
この遅延時間選択部により選択された遅延時間に基いて制御量を設定し、設定した制御量だけ早いタイミングで立ち下がる疑似駆動信号を、自アームに対向するアーム側に出力する疑似駆動信号出力部（１６，１７、２４）と、
前記対向するアーム側に設けられ、前記疑似駆動信号に応じて前記対向するアームをターンオンさせる駆動部（８）と、を備えるブリッジ回路の駆動装置。

【請求項2】

前記疑似駆動信号出力部（２４）は、電気角１周期に亘って検出される遅延時間の何れかが規定値未満になると、前記制御量を増大させる請求項１記載のブリッジ回路の駆動装置。

【請求項3】

電源の電圧を検出する電圧検出部（２２）、及び温度を検出する温度検出部（２３）の何れか一方、又は双方を備え、
前記疑似駆動信号出力部は、前記規定値を、前記電圧又は前記温度に応じて設定する請求項２記載のブリッジ回路の駆動装置。

【請求項4】

前記疑似駆動信号出力部（２４）は、電気角１周期に亘って検出される遅延時間のうち、前記規定値以上で、且つ最短であるものを前記制御量として設定する請求項２又は３記載のブリッジ回路の駆動装置。

【請求項5】

前記疑似駆動信号出力部（１６）は、前記選択された遅延時間を限界値として、当該限界値以下となる範囲で前記制御量を設定する請求項１記載のブリッジ回路の駆動装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ブリッジ回路を構成するパワー素子を駆動する回路に関する。

【背景技術】

【0002】

例えばＭＯＳＦＥＴのようなパワー素子を上下アームとするブリッジ回路を構成し、それらを交互に駆動するインバータやコンバータでは、上下アームの同時オンを防止するため、それらを同時にオフにする時間としてデッドタイムが設けられる。このデッドタイム期間には、ＭＯＳＦＥＴに内蔵されるか又は並列に接続されるダイオードが導通するため、ＭＯＳＦＥＴをオンしている時よりも損失が増加する。したがって、デッドタイムはできるだけ短縮することが望ましい。

【0003】

例えば特許文献１には、上下アーム相互のゲートオフを検出し、ゲートオフ検知信号と駆動信号との論理積により、対向アームのオフをトリガとして自アームのオンタイミングを生成することで、上下アームの駆動信号にデッドタイムを付与することを必要とせず、短絡しない程度までデッドタイムを短縮する構成が開示されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００７－９７３４８号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ここで、特許文献１の構成を、例えば電気自動車；ＥＶにおけるインバータ制御等のように、高電圧・大電流系に適用することを想定すると、以下のような問題が発生する。このような高電圧・大電流系における上下アーム間は、絶縁されている。絶縁されたアーム間の信号伝達には、一般にはフォトカプラや磁気カプラのようなデジタルアイソレータが用いられるので、遅延時間が発生する。そのため、対向アームからのオフ検知信号が来るまでは自アームの駆動が出来ず、この伝達遅延時間分がデッドタイムとして残る。また、接続するパワー素子のゲート容量とドライバの駆動電圧、駆動電流能力により、パワー素子のゲートを駆動開始してから閾値電圧Ｖｔｈを超えるまでの駆動遅延時間分もデッドタイムとして残る。そのため、所定の回路条件下では、上記の伝達遅延時間と合わせて約５００ｎｓｅｃのデッドタイムが残ってしまう。

【0006】

本発明は上記事情に鑑みてなされたものであり、その目的は、高電圧・大電流系に適用する場合でも、デッドタイムをより短縮できるブリッジ回路の駆動装置を提供することにある。

【課題を解決するための手段】

【0007】

請求項１記載のブリッジ回路の駆動装置によれば、遅延時間検出部（１２）は、ブリッジ回路の上下アームを構成するパワー素子（１，２）の導通制御端子に印加される駆動信号が立下るタイミングから、前記パワー素子の導通端子間電圧が立ち上がるタイミングまでの遅延時間を検出する。尚、パワー素子とは、例えば上記のインバータのような電力変換回路を構成する、比較的大きな電力をスイッチングするのに対応した半導体素子である。

【0008】

遅延時間選択部（１５）は、前記遅延時間を閾値と比較することで、自アームのスイッチングが駆動側、整流側の何れで行われたかを判定し、整流側で検出された遅延時間を選択する。疑似駆動信号出力部（１６，１７、２４）は、遅延時間選択部により選択された遅延時間に基いて制御量を設定し、設定した制御量だけ早いタイミングで立ち下がる疑似駆動信号を、自アームに対向するアーム側に出力する。対向するアーム側の駆動部は、前記疑似駆動信号に応じてアームをターンオンさせる。

【0009】

すなわち、各アームに対応する駆動部は、対向するアーム側より入力された疑似駆動信号により規定されるタイミングで、つまり、上位の制御部より入力される駆動信号よりも早いタイミングで自アームをターンオンさせることができる。これにより、デッドタイムを短縮することが可能になる。

【図面の簡単な説明】

【0010】

【図1】第１実施形態であり、ブリッジ回路の駆動装置の構成を示す機能ブロック図

【図2】駆動装置の処理内容を示すフローチャート

【図3】残デッドタイムの検出処理を示すタイミングチャート

【図4】残デッドタイムの短縮処理を示すタイミングチャート

【図5】残デッドタイムの短縮処理を行わない場合の上下アームの駆動信号及びゲート電圧Ｖｇｓを示す波形図

【図6】残デッドタイムの短縮処理を行う場合の上下アームの駆動信号及びゲート電圧Ｖｇｓを示す波形図

【図7】第２実施形態であり、ブリッジ回路の駆動装置の構成を示す機能ブロック図

【図8】駆動装置の処理内容を示すフローチャート

【発明を実施するための形態】

【0011】

（第１実施形態）
図１に示すように、本実施形態の駆動装置は、例えば３相インバータを構成する１相の上下アーム、つまりブリッジ回路を駆動対象とする。各アームは、例えばＮチャネルＭＯＳＦＥＴ等のパワー素子１及び２が、直流電源線３Ｐ、３Ｎ間に接続された構成である。パワー素子１、２の導通制御端子であるゲートには、駆動装置４の駆動部４Ｐ、４Ｎにより、それぞれゲート電圧Ｖｇｓが与えられる。駆動部４Ｐ、４Ｎには、インバータ制御部５からの駆動信号が、絶縁部６Ｐ、６Ｎを介して入力される。絶縁部６Ｐ、６Ｎは、例えばフォトカプラや磁気カプラ等である。

【0012】

それぞれがパワー素子１、２に対応する駆動部４Ｐ、４Ｎの構成は対称であるから、以下ではパワー素子１について説明する。駆動信号は、ＡＮＤゲート７を介してドライバ８に入力されていると共に、疑似Ｖｇｓ信号生成部１７にも入力されている。ドライバ８は、パワー素子１のゲートにゲート電圧Ｖｇｓを出力する。パワー素子１には、コンデンサ９ａ及び９ｂの直列回路が並列に接続されている。コンパレータ１０の非反転入力端子はパワー素子１のゲートに接続され、コンパレータ１１の非反転入力端子はコンデンサ９ａ及び９ｂの共通接続点に接続されている。コンパレータ１０、１１の反転入力端子には、それぞれ参照電圧Ｖｇ－Ｒｅｆ，Ｖｄ－Ｒｅｆが与えられている。コンパレータ１０、１１の出力端子は、残デッドタイム検出部１２の各入力端子に接続されている。

【0013】

残デッドタイム検出部１２は、ゲート電圧Ｖｇｓの立下がりタイミングと、パワー素子１のドレイン－ソース間電圧Ｖｄｓの立上がりタイミングとの差をカウントし、ゲート電圧Ｖｇｓのレベルがオン側からオフ側に変化する際のデッドタイムを検出する。尚、ここで検出されるデッドタイムを「残デッドタイム」と称することがある。残デッドタイム検出部１２は、遅延時間検出部に相当する。

【0014】

残デッドタイム検出部１２の後段には、駆動／整流判定部１３及びカウンタ１４が配置されている。駆動／整流判定部１３は、上記の検出部１２により得られた残デッドタイムが閾値以上か未満かによって、パワー素子１のスイッチングが、駆動側／整流側の何れの場合に検出されたものかを判定する。そして、整流側の場合に取得した残デッドタイムを次段に出力する。カウンタ１４は、インバータの電気角１周期に相当するカウント動作を連続して行う。

【0015】

駆動／整流判定部１３及びカウンタ１４の後段には、最小残デッドタイム算出部１５が配置されている。最小残デッドタイム算出部１５は、カウンタ１４によりカウントされる電気角１周期毎に、各周期内で整流側の場合に取得された残デッドタイムのうち、長さが最小となるものを選択する。そして、選択した残デッドタイムを、次段のＶｇｓ前出し量算出部１６に出力する。最小残デッドタイム算出部１５は、遅延時間選択部に相当する。

【0016】

Ｖｇｓ前出し量算出部１６は、最小残デッドタイム算出部１５より取得した最小残デッドタイムから、対向するアームとなるパワー素子２側に、ゲート電圧Ｖｇｓのレベルをオフ側からオン側に変化させるタイミングを前出しする量、すなわちデッドタイム短縮制御量を決定する。この処理の詳細については後述する。

【0017】

次段の疑似Ｖｇｓ信号生成部１７は、そのデッドタイム短縮制御量を受けて疑似Ｖｇｓ信号を生成すると、当該信号を絶縁部１８Ｐを介して駆動部４Ｎ側のＡＮＤゲート７に出力する。駆動部４ＰのＡＮＤゲート７は、インバータ制御部５より入力される駆動信号と、駆動部４Ｎより入力される疑似Ｖｇｓ信号との双方がハイレベルになると、ドライバ８に出力する信号をハイレベルにする。Ｖｇｓ前出し量算出部１６及び疑似Ｖｇｓ信号生成部１７は、疑似駆動信号出力部に相当する。

【0018】

次に、本実施形態の作用について説明する。図２に示すように、駆動装置４は、デッドタイム短縮制御を開始すると、先ず、残デッドタイム検出部１３が残デッドタイムの検出を開始する（Ｓ１）。すなわち、ゲート電圧Ｖｇｓの立下がりタイミングとドレイン－ソース間電圧Ｖｄｓの立上がりタイミングとの差をカウントし、各スイッチング時の残デッドタイムを検出する（Ｓ２）。検出した残デッドタイムの値は、メモリに格納する（Ｓ３）。カウンタ１４により電気角１周期がカウントされるまでは（Ｓ４；Ｎｏ）、ステップＳ２に戻り残デッドタイムの検出を継続する。

【0019】

図３に示すように、下アームのスイッチングが駆動側、上アームのスイッチングが整流側の場合に、上アームについて検知される残デッドタイムは比較的長く、下アームについて検知される残デッドタイムは比較的短くなる。一方、上アームのスイッチングが駆動側、下アームのスイッチングが整流側の場合に、上記の関係は逆になる。したがって、検出される残デッドタイム長さを、両者の中間付近に設定する閾値によって判別すれば、自アームのスイッチングが駆動側、整流側の何れであるかを判別できる。尚、図３は、後述する残デッドタイム短縮処理を行わない場合を示している。

【0020】

電気角１周期がカウントされると（Ｓ４；Ｙｅｓ）、最小残デッドタイム算出部１５は、メモリに格納された残デッドタイム値から、スイッチングが駆動側で行われた際に検出されたものを除く。つまり、スイッチングが整流側で行われた際に検出された残デッドタイム値の内から最小値を選択し、それをＶｇｓ前出し量算出部１６に出力する（Ｓ５）。続いて、残デッドタイムの短縮を開始するが（Ｓ７）、その前準備として、Ｖｇｓ前出し量算出部１６は、自アームに対して入力される駆動信号の立下りから、自アームのゲート電圧Ｖｇｓが立ち下がるまでの時間をカウントしておく（Ｓ６）。そのため、図１には示さないが、Ｖｇｓ前出し量算出部１６には、上記の駆動信号と、コンパレータ１０の出力信号とが入力されている。

【0021】

Ｖｇｓ前出し量算出部１６は、ステップＳ５で選択された残デッドタイム値を最大短縮量として、デッドタイムを短縮する制御量を決定する。すなわち、「制御量」≦「最大短縮量」の範囲で決定する（Ｓ８）。疑似Ｖｇｓ信号生成部１７は、決定された制御量の分だけ早いタイミングで立ち下がる疑似Ｖｇｓ信号を生成する（Ｓ９）。そして、生成した疑似Ｖｇｓ信号を、対向するアーム側の駆動部に送信する（Ｓ１０）。すると、対向するアーム側では、疑似Ｖｇｓ信号に応じてゲート電圧Ｖｇｓがより早く立ち上がるようになり、残デッドタイムが短縮される（Ｓ１１）。

【0022】

図４は、図３に示すタイミングチャートに対して、上下アーム間で相互に疑似Ｖｇｓ信号を送信し合うことで、ゲート電圧Ｖｇｓが残デッドタイム分だけ早く立ち上る用になった結果、デッドタイムが短縮された状態を示している。図５及び図６は、上アームがオンすると共に、下アームがオフする場合の波形を拡大して示している。図５は、本実施形態のようにデッドタイムを短縮する制御を行なわない場合を示している。これに対して、図６に示すように、本実施形態では、下アーム側から上アーム側に送信される疑似Ｖｇｓ信号と、下アーム側から上アーム側に送信される疑似Ｖｇｓ信号とにより、対向するアーム側のゲート電圧Ｖｇｓの立ち上りがより早くなり、デッドタイムが短縮される。

【0023】

以上のように本実施形態によれば、駆動装置４において、残デッドタイム検出部１２は、ブリッジ回路の上下アームを構成するパワー素子１，２のゲートに印加されるゲート電圧Ｖｇｓが立下るタイミングから、ドレイン－ソース間電圧Ｖｄｓが立ち上がるタイミングまでの遅延時間を残デッドタイムとして検出する。

【0024】

最小残デッドタイム算出部１５は、前記遅延時間を閾値と比較することで、自アームのスイッチングが駆動側、整流側の何れで行われたかを判定し、整流側で検出された遅延時間を選択する。Ｖｇｓ前出し量算出部１６及び疑似Ｖｇｓ信号生成部１７は、最小残デッドタイム算出部１５により選択された遅延時間に基いて制御量を設定し、設定した制御量だけ早いタイミングで立ち下がる疑似Ｖｄｓ信号を、自アームに対向するアーム側に出力する。対向するアーム側の駆動部は、前記疑似Ｖｄｓ信号に応じてアームをターンオンさせる。

【0025】

すなわち、各アームに対応する駆動部４Ｐ、４Ｎは、対向するアーム側より入力された疑似Ｖｇｓ信号により規定されるタイミングで、つまり、上位の制御部より入力される駆動信号よりも早いタイミングで自アームをターンオンさせることができる。これにより、デッドタイムを短縮することが可能になる。前述した約５００ｎｓｅｃのデッドタイムがある構成と同じ条件に対しては、デッドタイムの検出誤差とクロック誤差のみとなることで、デッドタイムを約１００ｎｓｅｃにすることが可能になる。

【0026】

また、Ｖｇｓ前出し量算出部１６は、選択された遅延時間を限界値として、当該限界値以下となる範囲でデッドタイム短縮制御における制御量を設定する。これにより、上下アームの短絡の発生を回避しつつ、デッドタイムを短縮することができる。

【0027】

（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図７に示す第２実施形態の駆動装置２１は、直流電源線３Ｐ、３Ｎ間の電圧Ｖｄｃを検出する電圧検出部２２と、パワー素子１，２の温度Ｔｐｄを検出する温度検出部２３とを備えている。これらにより検出された電圧Ｖｄｃと温度Ｔｐｄとは、Ｖｇｓ前出し量算出部１６に替わるＶｇｓ前出し量算出部２４に入力されている。

【0028】

次に、第２実施形態の作用について説明する。図８に示す第２実施形態の処理では、第１実施形態の図２に示すステップＳ５に替えて、ステップＳ１２及びＳ１３を実行する。ステップＳ１２では、検出された電圧Ｖｄｃや温度Ｔｐｄ等の動作環境に基づいて、デッドタイムの規定値を決定する。続くステップＳ１３では、Ｖｇｓ前出し量算出部２４が、選択した残デッドタイムの値が、ステップＳ１２で決定された規定値を下回る際には、その規定値を上回る値となるように調整する。

【0029】

以上のように第２実施形態によれば、電圧検出部２２により直流電源の電圧Ｖｄｃを検出し、温度検出部２３によりパワー素子１，２の温度Ｔｐｄを検出する。Ｖｇｓ前出し量算出部２４は、検出された電圧Ｖｄｃや温度Ｔｐｄ等の動作環境に基づいて、デッドタイムの規定値を決定し、最小残デッドタイム算出部１５が選択した残デッドタイムの値が、決定した規定値を下回る際には、その規定値を上回る値となるように調整する。これにより、電圧Ｖｄｃや温度Ｔｐｄ等により検出される残デッドタイムの値が変動する場合でも、上下アームの短絡の発生を回避しながらデッドタイムを短縮することができる。

【0030】

（その他の実施形態）
パワー素子は、ＮチャネルＭＯＳＦＥＴに限らない。
第２実施形態において、電圧検出部２２又は温度検出部２３の何れか一方のみを備えて、電圧Ｖｄｃ又は温度Ｔｐｄの何れか一方のみに基づいて規定値を決定しても良い。
ブリッジ回路は、３相インバータを構成するものに限らず、単独のハーフブリッジ回路や、Ｈブリッジ回路を構成するものでも良い。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

【符号の説明】

【0031】

図面中、１及び２はパワー素子、１２は残デッドタイム検出部、１３は駆動／整流判定部、１４はカウンタ、最１５は小残デッドタイム検出部、１６はＶｇｓ前出し量算出部を示す。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】